KR20230088464A - 인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스 - Google Patents

인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스 Download PDF

Info

Publication number
KR20230088464A
KR20230088464A KR1020237016582A KR20237016582A KR20230088464A KR 20230088464 A KR20230088464 A KR 20230088464A KR 1020237016582 A KR1020237016582 A KR 1020237016582A KR 20237016582 A KR20237016582 A KR 20237016582A KR 20230088464 A KR20230088464 A KR 20230088464A
Authority
KR
South Korea
Prior art keywords
hole
ground
printed circuit
circuit board
signal via
Prior art date
Application number
KR1020237016582A
Other languages
English (en)
Inventor
웬리앙 리
용웨이 첸
수셍 리우
종 얀
제웬 왕
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20230088464A publication Critical patent/KR20230088464A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H05K7/1452—Mounting of connectors; Switching; Reinforcing of back panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

인쇄 회로 기판은 적층 방식(stackup manner)으로 배치된 복수의 층 구조를 포함하며, 인쇄 회로 기판은 배치면을 갖는다. 배치면에는 차동 쌍 유닛 및 차동 쌍 유닛을 차폐하기 위한 차폐 구조물이 배치된다. 차동 쌍 유닛은 2개의 신호 비아 홀을 포함하고, 각각의 신호는 비아 홀이 복수의 층 구조를 통과하며, 신호가 통과하는 접지 층에는 각각의 신호 비아 홀에 대응하는 안티-패드(anti-pad)가 배치된다. 접지 층의 금속 부분은 2개의 안티-패드 사이에서 이격되어 있다. 각각의 신호는 하나의 안티-패드에 대응하며, 안티-패드 사이에서 접지 층이 이격됨으로써, 안티-패드를 통과한 이후 신호 비아 홀의 신호의 트레이스에 대한 간섭 또는 인접 층의 트레이스에 대한 간섭을 감소시키고, 인쇄 회로 기판의 크로스토크 문제를 해결한다.

Description

인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스
관련 출원의 상호 참조
본 출원은 2020년 10월 29일에 중국 국가 지식 재산 관리국에 출원된 "PRINTED CIRCUIT BOARD, BACKPLANE ARCHITECTURE SYSTEM, AND COMMUNICATION DEVICE"라는 명칭의 중국 특허 출원 제202011180015.2호에 대한 우선권을 주장하며, 이 출원은 그 전체가 본 명세서에 참조로서 포함된다.
기술분야
본 출원은 통신 기술 분야에 관한 것으로서, 특히 인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스에 관한 것이다.
현재 전자 디바이스에서, 인쇄 회로 기판은 일반적으로 전자 구성요소의 캐리어로서 사용되며, 이 구성요소는 인쇄 회로 기판의 트레이스를 통해서 상호 연결된다. 구성요소는 압입 및 용접을 통해서 인쇄 회로 기판과의 안정적인 전기 연결 및 기계 연결을 형성한다.
구성요소가 인쇄 회로 기판에 연결되어야 하는 복수의 신호를 갖는 경우, 인쇄 회로 기판은 복수의 신호에 대응하는 복수의 핀에 연결된 충분한 패드 또는 비아 홀을 가져야 한다. 대표적인 시나리오는, BGA(Ball Grid Array) 패키지 형태를 가진 칩의 솔더 볼 핀이 인쇄 회로 기판의 어레이 패드에 연결되고, 고속 커넥터의 압입 어안 핀(pressfit fisheye pin)이 인쇄 회로 기판의 어레이 비아 홀에 연결되는 것이다.
복수의 신호의 멀티-핀 패키지의 경우, 보드 상의 칩의 면적과 보드 상의 커넥터의 면적을 최대한 줄이기 위해서, 핀 패드들 사이의 간격은 매우 작다. 칩 패드의 경우, 최소 간격은 약 0.4mm일 수 있고; 커넥터의 압입 핀 패드의 경우 최소 간격은 약 1.1mm일 수 있다. 칩 시나리오와 커넥터 시나리오 모두에서, 이들 신호의 경우, 트레이스의 팬아웃은 제한된 패키지 영역 내에서 수행되어야 한다. 이 경우, 보드의 각각의 층의 트레이스에 구성요소를 연결시키기 위해서는 많은 양의 비아 홀이 사용되어야 한다. 고밀도 패키지 영역에 많은 수의 신호 비아 홀 및 트레이스가 서로 인접되어 있어서, 크로스토크 문제가 발생한다.
본 출원은 백플레인 아키텍처 시스템의 크로스토크 문제를 해결하고 신호 전송 효과를 향상시킨 인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스를 제공한다.
제1 양상에 따라서, 인쇄 회로 기판이 제공된다. 인쇄 회로 기판은 백플레인 아키텍처 시스템에 적용되고, 인쇄 회로 기판은 적층 방식(stackup manner)으로 배치된 복수의 층 구조를 포함하며, 복수의 층 구조는 상이한 기능 층이다. 예를 들어, 복수의 층 구조는 교대로 배열된 접지 층 및 도체 층을 포함한다. 또한, 다른 디바이스와 함께 작동하기 위해, 인쇄 회로 기판 상에 다른 디바이스와 함께 작동하는 배치면이 배치되고, 배치면은 복수의 층 구조 중 최외각 층에 위치된 층 구조의 표면이다. 배치면에는 차동 쌍 유닛 및 차동 쌍 유닛을 차폐하기 위한 차폐 구조물이 배치된다. 차동 쌍 유닛은 2개의 신호 비아 홀을 포함하고, 각각의 신호 비아 홀은 접지 층 및 도체 층의 적어도 일부를 통과하며, 도체 층 중 하나의 트레이스에 연결된다. 또한, 신호 비아 홀이 통과하는 접지 층에는 각각의 신호 비아 홀에 대응하는 안티-패드(anti-pad)가 배치되어, 신호 비아 홀이 접지되는 것을 방지한다. 구체적으로 2개의 안티-패드가 배치되는 경우, 2개의 신호 비아 홀에 대응하는 안티-패드가 간격을 두고 배열되고, 2개의 안티-패드 사이에서 접지 층의 금속의 일부가 이격된다. 차폐 구조물은 배치면에 배치되는 2개의 주(primary) 접지 홀과 제1 보조(secondary) 접지 홀을 포함하고, 2개의 주 접지 홀은 차동 쌍 유닛의 양쪽에 위치되며, 제1 보조 접지 홀은 2개의 신호 비아 홀 사이에 위치된다. 주 접지 홀 및 제1 보조 접지 홀은 도체 층 및 접지 층의 일부를 개별적으로 통과하고, 주 접지 홀 및 제1 보조 접지 홀은 주 접지 홀 및 제1 보조 접지 홀이 통과하는 접지 층에 개별적으로 접지된다. 상술한 기술적 해결 방안에서, 각각의 신호는 하나의 안티-패드에 대응하고, 안티-패드 사이에서 접지 층이 이격됨으로써, 안티-패드를 통과한 이후 신호 비아 홀의 신호의 트레이스에 대한 간섭 또는 인접 층의 트레이스에 대한 간섭을 감소시키고, 인쇄 회로 기판의 크로스토크 문제를 해결한다. 나아가, 주 접지 홀과 제1 보조 접지 홀은 차폐 구조물을 형성해서, 차동 쌍 유닛과 다른 차동 쌍 유닛 사이의 크로스토크를 감소시키고 인쇄 회로 기판의 크로스토크 문제를 해결하며, 이로써 인쇄 회로 기판에 소켓의 조밀한 배열을 용이하게 한다.
특정 구현 가능한 해결 방안에서는, 제1 접지 층의 양쪽에 있는 도체 층의 트레이스는 제1 접지 층의 안티-패드 외부에 위치되고, 제1 접지 층은 각각의 신호 비아 홀이 통과하는 접지 층이다. 안티-패드의 중간에 있는 접지 층의 일부와 인접한 주 접지 비아 홀 및 보조 접지 비아 홀을 상호 연결함으로써, 양면의 도체 층의 트레이스들 사이의 상호 결합 간섭이 최소화되고, 인쇄 회로 기판의 효과가 향상된다.
특정 구현 가능한 해결 방안에서는, 안티-패드는 원형, 정사각형 또는 타원형과 같은 다양한 모양으로 되어 있으므로, 트레이스들 사이의 크로스토크를 개선하기 위해 서로 다른 안티-패드가 사용된다.
특정 구현 가능한 해결 방안에서는, 안티-패드는 원형이고, 안티-패드와 대응하는 신호 비아 홀은 동축이며(coaxial), 따라서 안티-패드의 면적을 더욱 감소시키고, 신호 비아 홀과 트레이스 사이의 크로스토크를 개선하고, 또한 트레이스 사이의 크로스토크를 개선한다.
특정 구현 가능한 해결 방안에서는, 차동 쌍 유닛이 복수 존재하며 인접한 차동 쌍 유닛은 주 접지 홀을 공유한다. 주 접지 홀의 양이 감소된다.
특정 구현 가능한 해결 방안에서는, 제1 방향에서의 각각의 주 접지 홀의 폭은 제1 방향에서의 각각의 신호 비아 홀의 폭보다 크고, 제1 방향은 배치면에 평행하고 2개의 신호 비아 홀의 배열 방향에 수직이다. 신호 비아 홀에 대한 차폐 효과가 개선된다.
특정 구현 가능한 해결 방안에서는, 각각의 주 접지 홀은 주 홀 및 주 홀을 둘러싸는 적어도 하나의 보조 홀을 포함하고, 주 홀은 각각의 보조 홀과 연통되고 전기적으로 연결된다. 신호 비아 홀에 대한 차폐 효과는 주 홀과 보조 홀이 함께 작동해서 개선된다.
특정 구현 가능한 해결 방안에서는, 각각의 주 접지 홀은 2개의 주 홀 및 2개의 주 홀 사이에 위치된 보조 홀을 포함하고, 보조 홀은 2개의 주 홀과 개별적으로 연통되고 전기적으로 연결된다. 신호 비아 홀에 대한 차폐 효과는 주 홀과 보조 홀이 함께 작동해서 개선된다.
특정 구현 가능한 해결 방안에서는, 주 홀은 원형, 정사각형 또는 타원형과 같은 다양한 형상의 비아 홀일 수 있다. 보조 홀은 원형, 정사각형 또는 타원형과 같은 다양한 형상의 비아 홀일 수 있다.
특정 구현 가능한 해결 방안에서는, 2개의 주 접지 홀과 제1 보조 접지 홀은 차동 쌍 유닛을 감싸는 C자형 차폐 구조물을 형성한다. 주 접지 홀과 제1 보조 접지 홀은 차동 쌍 유닛을 감싸는 C자형 형상을 형성하여, 차동 쌍 유닛에 대한 차폐 효과를 개선한다.
특정 구현 가능한 해결 방안에서는, 주 접지 홀이 주 홀 및 주 홀을 둘러싸는 적어도 하나의 보조 홀을 포함하는 경우, 2개의 주 접지 홀의 중심 점 연결 선은 2개의 신호 비아 홀의 중심 점 연결 선과 중첩된다. 이것은 주 접지 홀의 배열을 용이하게 한다.
특정 구현 가능한 해결 방안에서는, 제1 보조 접지 홀의 중심 점은 2개의 신호 비아 홀의 중심 점 연결 선의 한쪽에 위치된다. 이는 C자형 차폐 구조물의 형성을 용이하게 한다.
특정 구현 가능한 해결 방안에서는, 제1 보조 접지 홀은 2개 있고, 2개의 제1 보조 접지 홀의 중심 점은 2개의 신호 비아 홀의 중심 점 연결 선의 양쪽에 각각 위치된다. 이로써, 차동 쌍 유닛에 대한 차폐 효과가 개선된다.
특정 구현 가능한 해결 방안에서는, 차폐 구조물은 주 접지 홀과 인접한 신호 비아 홀 사이에 배치되는 제2 보조 접지 홀을 더 포함한다. 차동 쌍 유닛에 형성된 차폐 구조물의 차폐 효과는 더욱 개선된다.
제2 양상에 따르면, 백플레인 아키텍처 시스템이 제공된다. 백플레인 아키텍처 시스템은 백플레인 및 백플레인에 연결된 커넥터를 포함하고, 백플레인은 전술한 특정 구현 가능한 해결 방안 중 어느 하나에 따른 인쇄 회로 기판이다. 전술한 기술적 해결 방안에서는, 각각의 신호는 하나의 안티-패드에 대응하고, 안티-패드들 사이에서 접지 층이 이격됨으로써, 안티-패드를 통과한 이후 신호 비아 홀의 신호의 트레이스에 대한 간섭 또는 인접 층의 트레이스에 대한 간섭을 감소시키고, 인쇄 회로 기판의 크로스토크 문제를 해결한다. 나아가, 주 접지 홀과 제1 보조 접지 홀은 차폐 구조물을 형성해서, 차동 쌍 유닛과 다른 차동 쌍 유닛 사이의 크로스토크를 감소시키고 인쇄 회로 기판의 크로스토크 문제를 해결하며, 이로써 인쇄 회로 기판에 소켓의 조밀한 배열을 용이하게 한다.
제3 양상에 따르면, 통신 디바이스가 제공된다. 통신 디바이스는 전술한 특정 구현 가능한 해결 방안 중 어느 하나에 따른 인쇄 회로 기판 및 캐비닛을 포함하고, 인쇄 회로 기판은 캐비닛에 삽입된다. 특정 구현 가능한 해결 방안에서는, 각각의 신호는 하나의 안티-패드에 대응하고, 안티-패드들 사이에서 접지 층이 이격됨으로써, 안티-패드를 통과한 이후 신호 비아 홀의 신호의 트레이스에 대한 간섭 또는 인접 층의 트레이스에 대한 간섭을 감소시키고, 인쇄 회로 기판의 크로스토크 문제를 해결한다. 나아가, 주 접지 홀과 제1 보조 접지 홀은 차폐 구조물을 형성해서, 차동 쌍 유닛과 다른 차동 쌍 유닛 사이의 크로스토크를 감소시키고 인쇄 회로 기판의 크로스토크 문제를 해결하며, 이로써 인쇄 회로 기판에 소켓의 조밀한 배열을 용이하게 한다.
도 1은 백플레인 아키텍처 시스템의 개략 분해도이다.
도 2는 칩이 인쇄 회로 기판에 연결되는 시나리오의 개략도이다.
도 3은 본 출원의 실시예에 따른 인쇄 회로 기판의 개략 구조도이다.
도 4는 인쇄 회로 기판의 배치면의 개략도이다.
도 5는 본 출원의 실시예에 따른 주 접지 홀의 구조를 개략적으로 나타낸다.
도 6은 본 출원의 실시예에 따른 접지 층의 안티-패드를 배치하는 방법을 나타낸다.
도 7은 본 출원의 실시예에 따른 주 접지 홀과 보조 접지 홀에 의해 형성된 차폐 구조물을 나타낸 것이다.
도 8은 본 출원의 실시예에 따른 서로 다른 차동 쌍 유닛 사이의 크로스토크의 개략도이다.
도 9는 본 출원의 실시예에 따른 홀-트레이스 결합 크로스토크 및 트레이스-트레이스 결합 크로스토크가 발생하는 위치의 개략도이다.
도 10은 본 출원의 실시예에 따른 인쇄 회로 기판의 또 다른 개략도이다.
도 11은 본 출원의 실시예에 따른 차동 쌍 유닛의 배열의 개략도이다.
도 12는 본 출원의 실시예에 따른 차동 쌍 유닛 및 대응하는 차폐 구조물을 나타낸다.
도 13은 본 출원의 실시예에 따른 다른 차폐 구조물의 개략도이다.
도 14는 칩과 함께 작동하는 인쇄 회로 기판의 비아 홀 및 접지 홀의 배열에 대한 개략도이다.
도 15는 도 14에 도시된 인쇄 회로 기판의 3차원 모식도이다.
이하, 첨부된 도면을 참조하면서 본 출원의 실시예를 더 상세하게 설명한다.
먼저, 본 출원의 실시예에서 설명되는 몇 가지 개념을 설명한다.
크로스토크: 크로스토크는 어그레서 신호(aggressor signal)가 한 네트워크에서 다른 네트워크로 전송될 때 발생하는 결합 효과를 의미한다.
안티-패드: 커넥터 패키지 영역에서, 신호 트레이스 레이아웃 층을 제외한 인쇄 회로 기판의 모든 층 구조는 일반적으로 전원 층과 접지 층이다. 이 평면 층은 실제로는 금속 층이다. 수직 방향의 비아 홀, 비아 홀 패드, 모든 층의 패키지 패드 등을 우회하기 위해서는 서로 다른 네트워크의 접촉으로 인한 단락을 방지하기 위해 금속 평면 층(전원층 및 접지 층)를 중공화해야 한다. 이러한 금속층에서 중공 영역을 안티-패드라고 한다.
접지 홀: 접지 홀은 신호 반환 전류가 통과하는 비아 홀을 나타내며 신호 비아 홀의 기준이다(전류는 폐-루프를 형성함).
신호 비아 홀: 신호 비아 홀은 데이터 신호가 통과하는 비아 홀이다.
패키지: 본 출원의 이 실시예의 패키지는 인쇄 회로 기판 상의 칩 또는 커넥터와 같은 구성요소에 대응하는 핀을 매칭시키기 위해 사용되는 패드 및 비아 홀의 배열 방식을 나타낸다.
차동 신호: 싱글 엔드 신호가 배선을 통해서 송신기와 수신기 사이에 전송되어야 한다. 싱글 엔드 신호와 달리 차동 신호는 2개의 배선을 통해 전송되어야 한다. 두 배선 상의 신호는 크기가 같고 극성이 반대이다. 수신기에 의해 샘플링된 신호는 두 배선에 있는 신호들 사이의 차이의 절반이다. 차동 신호 전송 경로를 형성하는 한 쌍의 트레이스 또는 비아 홀을 차동 쌍이라고 한다.
SerDes: SerDes는 직렬화기/병렬화기(serializer/deserializer)의 약자이다. 구체적으로, 송신단에서 복수의 저속 병렬 신호가 고속 직렬 신호로 변환되고, 전송 매체를 통과한 이후에, 수신단에서 고속 직렬 신호가 저속 병렬 신호로 변환된다.
본 출원의 실시예에서 제공되는 인쇄 회로 기판의 이해를 용이하게 하기 위해, 본 출원의 실시예에서 제공되는 인쇄 회로 기판의 응용 시나리오가 먼저 설명되고, 본 출원의 실시예에서 제공되는 인쇄 회로 기판은 통신 시스템 내의 디바이스에 적용된다.
도 1은 백플레인 아키텍처 시스템의 개략 분해도이다. 백플레인 아키텍처 시스템은 백플레인(10), 수 커넥터(30), 암 커넥터(40) 및 보드(20)를 포함한다. 백플레인(10)에는 수 커넥터(30)에 대응하는 패키지(50)가 마련되어 있으며, 여기서 패키지(50)는 백플레인(10)의 일부이고, 구체적으로는 규칙적으로 배열된 비아 홀 및 대응하는 안티-패드의 그룹에 의해 형성된 영역이다. 시스템 구현예에서, 패키지(50) 내의 일부 비아 홀이 커넥터(30)의 압입 핀(70)을 수용함으로써, 커넥터(30)가 백플레인(10)에 설치 및 체결되어서 전기적 연결이 제공된다. 보드(20)에는, 암 커넥터(40)에 대응하는 패키지(60)가 마련되고, 여기서 패키지(60)는 보드(20)의 일부이며, 패키지(60)는 구체적으로 규칙적으로 배열된 비아 홀 및 대응하는 안티-패드의 그룹에 의해 형성된 영역이다. 시스템 구현예에서, 패키지(60) 내의 일부 비아 홀이 커넥터(40)의 압입 핀(80)을 수용함으로써, 커넥터(40)가 보드(20)에 설치 및 체결되어서, 전기적 상호 연결이 제공된다. 본 발명의 이러한 실시예에서 제공되는 인쇄 회로 기판은 백플레인 아키텍처 시스템에서의 기판일 수도 있고, 백플레인일 수도 있다.
도 2는 칩(100)이 인쇄 회로 기판(200)에 연결되는 시나리오의 개략도이다. 칩(100)은 솔더 볼 핀(101)을 갖고, 칩의 솔더 볼 핀(101)에 대응하는 패키지(201)가 인쇄 회로 기판(200) 상에 배치된다. 패키지(201)는 구체적으로 칩의 패키지 내의 솔더 볼 핀에 대응하는 표면 패드, 표면 패드에 대응하여 연결되어 이웃 영역에서 층 스위칭된 후에 트레이스의 팬아웃을 구현하는 비아 홀과 내부 층 트레이스, 및 안티-패드의 조합이다. 시스템 구현예에서, 패키지(201) 내의 일부 표면 패드는 칩(100)의 솔더 볼 핀(101)에 연결되어서, 칩(100)이 인쇄 회로 기판(200)에 설치 및 체결되어, 전기적 상호 연결이 제공된다.
도 1 및 도 2에 표시된 인쇄 회로 기판의 응용 시나리오에서, 신호 데이터 속도가 90 Gbps+로 증가하면, PAM4(4-레벨 펄스 진폭 변조)가 주로 신호에 사용되며, 4-레벨 펄스 진폭 변조 신호는, 차세대 데이터 센터에서의 고속 신호 상호 연결을 위한 인기있는 신호 전송 기술로서, 200G/400G 인터페이스에서의 전기 신호의 레벨 변조 또는 광 신호 전송에 널리 사용되어서, 속도 증가를 보장하고, 상호 연결 대역폭 또는 비용에 있어서의 문제를 줄인다. 그러나, PAM4 인코딩의 신호 전압 스텝은 NRZ(Non-Return-to-Zero) 신호의 1/3이지만 신호 대 잡음비 손실은 9.5 dB이다. 따라서, 데이터가 PAM4 인코딩을 통해 전송될 때 노이즈 성능에 대한 요구 사항이 더 엄격하다. NRZ 레벨 변조를 계속 사용해도, 속도 증가로 인해서 대역폭이 증가한다면, 이 높은 대역폭 내에서 잡음이 제한되어야 한다. 속도가 더 높은 경우에, 고속 신호 무결성에 관한 수동적 지표 중 하나인 크로스토크는 최적화하기가 더 어렵다. 나아가 SerDes 능동 회로의 크로스토크 억제 기능도 매우 제한되어 있기 때문에, 고속 설계에서는 일반적으로 크로스토크 최적화가 최우선 순위이다. 그러나, 종래의 기술에서는, 인쇄 회로 기판이 칩 또는 커넥터에 연결될 때, 구성요소의 고밀도의 패키지 영역에서, 신호 전송 경로 상에서의 전달은 인쇄 회로 기판 내부의 각 층에서 신호 비아 홀 및 트레이스의 팬아웃을 통해 수행되며, 이러한 고밀도 공간에서, 수직 방향의 비아 홀과 평면 방향의 트레이스는 모두 서로 결합 간섭을 일으킨다. 따라서, 본 출원의 실시예는, 인쇄 회로 기판이 사용될 때 비아 홀들 사이의 크로스토크나 또는 비아 홀과 트레이스 사이의 크로스토크를 개선한 인쇄 회로 기판을 제공한다.
도 3은 본 출원의 실시예에 따른 인쇄 회로 기판의 개략 구조도이다. 본 출원의 이 실시예에서 제공되는 인쇄 회로 기판 상의 구조들 사이의 상대적인 위치 관계를 이해하기 쉽도록 기준 좌표(XYZ)가 설정되며, 여기서 X 방향, Y 방향 및 Z 방향은 서로 수직이다. 인쇄 회로 기판의 인접한 3개의 측면 모서리는 각각 X 방향, Y 방향 및 Z 방향에 일대일 대응 방식으로 평행하다. 나아가, 인쇄 회로 기판의 배치면이 정의되고, 배치면은 XY 평면에 평행하다. 배치면은 다른 구성요소에 대응하여 연결되도록 구성된다. 예를 들어, 도 1에 도시된 백플레인 아키텍처 시스템에서, 배치면은 기판 또는 백플레인이 커넥터와 함께 작동하는 표면이고; 도 2에 도시된 칩에서, 배치면은 인쇄 회로 기판이 칩과 함께 작동하는 표면이다.
본 출원의 이 실시예에서 제공되는 인쇄 회로 기판(500)은 복수의 층 구조를 가지며, 복수의 층 구조는 Z 방향을 따라 적층 방식으로 배열된다. 복수의 층 구조는 서로 다른 기능을 갖는 층 구조일 수 있다. 예를 들어, 복수의 층 구조는 도체 층 및 접지 층(505)을 포함한다. 도체 층은 인쇄 회로 기판(500)의 내부 트레이스 레이아웃 층으로, 신호를 전달하기 위해 트레이스를 배열하도록 구성된다. 접지 층(505)은 인쇄 회로 기판(500)의 기준 접지 층으로서 사용되며, 접지 효과를 내도록 구성된다. 접지 층(505)은 적층 방식으로 배치되는 인쇄 회로 기판(500)의 층 구조에 트레이스를 배치하기 위한 기준 접지 층으로 사용되며, 접지 층(505)는 신호의 평면 복귀 경로를 제공한다.
인쇄 회로 기판(500)의 배치면은, 복수의 층 구조의 최외각 층에 위치하는 면이다. 예를 들어, 최외각 층이 접지 층(505)인 경우에는 배치면은 접지 층(505)의 노출된 표면이고; 또는 최외각 층이 도체 층인 경우에는 배치면은 도체 층의 노출된 표면이다.
인쇄 회로 기판(500)과 다른 부품(칩 또는 커넥터와 같은) 사이의 전기적 연결을 구현하기 위해서, 인쇄 회로 기판(500)의 배치면에 차동 쌍 유닛이 배치되고, 차동 쌍 유닛은 차동 신호를 전송하기 위한 2개의 신호 비아 홀(501)을 포함한다. 예를 들어, 2개의 신호 비아 홀(501)이 커넥터와 함께 작동할 때, 쌍을 이루는 2개의 압입 핀이 커넥터 상에 배치되고, 2개의 신호 비아 홀(501)이 일대일 대응 방식으로 2개의 압입 핀에 삽입 혹은 제거되어서, 페어링된 신호를 전송할 수 있다.
배치면 상에는 차동 쌍 유닛의 각각의 신호 비아 홀(501)의 개구가 위치되고, 각각의 신호 비아 홀(501)은 Z 방향을 따라 인쇄 회로 기판(500)의 내부 층으로 연장된다. Z 방향을 따라 연장될 때, 신호 비아 홀(501)은 접지 층(505) 및 도체 층 중 적어도 일부를 통과하고, 도체 층 중 하나에서 트레이스에 연결된다. 예를 들어, 두 개의 신호 비아 홀(501)은 일대일 대응 방식으로 동일한 도체 층의 2개의 트레이스에 각각 연결된다. 신호 비아 홀(501)과 트레이스는, 신호 비아 홀의 수직 방향에 따르는 것으로부터 인쇄 회로 기판(500)의 트레이스 평면 방향에 따르는 것으로의 전환을 구현하기 위해 사용된다.
신호 비아 홀(501)의 내측 벽은 전도성을 갖도록 금속화되어 있다. 인쇄 회로 기판(500)이 커넥터와 함께 작동할 때, 신호 비아 홀(501)은 인쇄 회로 기판(500)과 커넥터 사이의 신뢰성 있는 전기적 상호 연결을 완수하기 위해, 커넥터의 압입 핀을 수용할 필요가 있고, 인쇄 회로 기판(500)의 내부 층 트레이스로의 커넥터의 신호 전달을 구현하기 위해 수직(Z 방향으로) 신호 전달을 담당한다. 인쇄 회로 기판(500)이 칩과 함께 작동할 때, 신호 비아 홀(501)이 칩 패드를 인쇄 회로 기판(500)의 내부 층 트레이스와의 상호 연결을 담당해서, 수직 신호 전송 및 층 스위칭을 구현한다. 신호 비아 홀(501)이 구체적으로 배치될 때, 신호 비아 홀(501)의 깊이는, 통상적으로 인쇄 회로 기판(500)의 두께 이하이고, 신호 비아 홀(501)에 대응하여 연결되는 도체 층이 위치되는 층의 깊이보다 크다는 것을 이해해야 한다. 신호 비아 홀(501)이 접지 층(505)을 통과할 때, 신호 비아 홀(501)이 통과하는 접지 층(505) 상에 각각의 신호 비아 홀(501)에 대응하는 안티-패드(504)(도면에 도시되지 않음)가 배치되어서 신호 비아 홀(501)이 접지되는 것을 방지한다.
또한 도 4를 참조한다. 도 4는 인쇄 회로 기판의 배치면의 개략도이다. 복수의 차동 쌍 유닛인 경우, 통상, 기판 상의 칩 면적과 기판 상의 커넥터의 면적을 가능한 한 감소시키고, 다른 시스템 사양을 고려해서, 인쇄 회로 기판 상에 배치된 신호 비아 홀(501) 사이의 간격은 매우 작다. 칩에 대응하는 신호 비아 홀(501)의 경우, 최소 간격은 약 0.4 mm일 수 있고; 커넥터에 대응하는 신호 비아 홀(501)의 경우, 최소 간격은 약 1.1 mm일 수 있다.
도 4에 도시된 바와 같이, 신호 비아 홀(501)은 X 방향과 Y 방향을 따라 어레이로 배열된다. 신호 비아 홀(501)이 배치될 때, 많은 양의 신호 비아 홀(501)이 서로 인접하게 되어 크로스토크 문제가 발생할 수 있다. 신호 비아 홀(501)들 사이의 크로스토크 문제를 해결하기 위해서, 본 출원의 이 실시예에서 제공되는 인쇄 회로 기판의 배치면에, 차동 쌍 유닛을 차폐하기 위한 차폐 구조물이 배치된다. 차폐 구조물은 크로스토크 문제를 피하기 위해 인접한 차동 쌍 유닛을 격리하도록 구성된다. 설명의 편의를 위해, 이하에서는 간섭을 일으킬 수 있는 차동 쌍 유닛을 간섭 쌍(interfering pair)이라고 하고, 간섭받을 수 있는 차동 쌍 유닛을 피간섭 쌍(interfered pair)이라고 한다.
차폐 구조물은 배치면에 2개의 주 접지 홀(502) 및 제1 보조 접지 홀(503)을 포함하고, 2개의 주 접지 홀(502)은 차동 쌍 유닛의 양쪽에 위치되며, 2개의 신호 비아 홀(501) 사이에는 제1 보조 접지 홀(503)이 위치된다. 도 4에 도시된 바와 같이, 각각의 차동 쌍 유닛에 대응되는 주 접지 홀(502)과 차동 쌍 유닛의 2개의 신호 비아 홀(501)이 일렬로(X 방향을 따라) 배열된다. 주 접지 홀(502)이 배치될 때, 2개의 신호 비아 홀(501)의 배치 방향을 따라, 주 접지 홀(502)이 차동 쌍 유닛의 양쪽에 개별적으로 배치된다. 2개의 신호 비아 홀(501) 사이에 제1 보조 접지 홀(503)이 배치된다. 배치면에서, 2개의 주 접지 홀(502)과 제1 보조 접지 홀(503)은 2개의 신호 비아 홀(501)으로 감싸도록 "C"자형 차폐 구조물을 형성한다. 이하, 첨부된 도면을 참조하여 차폐 구조물을 상세히 설명한다.
도 3에 도시된 층 구조를 참조하면, 주 접지 홀(502)과 제1 보조 접지 홀(503)은 도체 층과 접지 층(505)의 일부를 개별적으로 통과하고, 주 접지 홀(502)과 제1 보조 접지 홀(503)은 주 접지 홀과 제1 보조 접지 홀이 통과하는 접지 층(505)에 개별적으로 접지된다. 신호 비아 홀(501)이 접지 층(505)를 통과할 때에는, 각각의 신호 비아 홀에 대응하는 안티-패드(504)가 접지 층(505) 상에 배치된다.
차동 쌍 유닛이 복수 존재하는 경우, 인접한 차동 쌍 유닛은 주 접지 홀(502)을 공유한다. 구체적으로, 동일 행의 차동 쌍 유닛에서, 인접한 2개의 차동 쌍 유닛 사이에는 하나의 주 접지 홀(502)만이 배치될 필요가 있고, 주 접지 홀(502)은 인접한 2개의 차동 쌍 유닛의 차폐 구조물에 있다. 이러한 방식으로, 배치되는 주 접지 홀(502)의 수가 감소된다.
또한 도 5를 참조한다. 도 5는 주 접지 홀(502)의 개략 구조도이다. 각각의 주 접지 홀(502)은 주-보조 접지 홀이며, Z 방향을 따라 주-보조 접지 홀은 인쇄 회로 기판의 각각의 층 구조를 관통하며, 인쇄 회로 기판에서 주 접지 홀(502)이 통과하는 각각의 접지 층을 연결한다. 신호 전송 동안에, 신호는 신호 비아 홀 및 이 신호 비아 홀에 연결된 트레이스를 통해 인쇄 회로 기판에서 전송된다. 주 접지 홀(502)은 신호의 복귀 전류를 전달하도록 구성되며, 신호 전파 경로의 중요한 구성요소이다.
주-보조 접지 홀은 인쇄 회로 기판 상의 다수의 연결된 접지 비아 홀의 조합으로, 각각의 주-보조 접지 홀은 적어도 하나의 주 홀(5021) 및 적어도 하나의 보조 홀(5022)을 포함하며, 주 홀(5021)은 각각의 보조 홀(5022)과 연통되고 전기적으로 연결된다. 칩의 응용 시나리오에서, 주-보조 접지 홀의 주 홀(5021)은 커넥터의 접지 핀을 수용해서, 인쇄 회로 기판과 커넥터 사이의 신뢰성 있는 전기적 상호 연결을 완수하고, 또한 인쇄 회로 기판에서 주 홀(5021)이 통과하는 접지 층을 연결한다. 주-보조 접지 홀의 보조 홀(5022)은 접지핀을 수용할 필요가 없다. 따라서, 일반적으로 더 작은 홀 직경이 사용될 수 있으며, 구체적으로, 보조 홀(5022)의 직경은 주 홀(5021)의 직경보다 작다. 보조 홀(5022)은 주 홀(5021)과 물리적으로 연결될 필요가 있으며, 인쇄 회로 기판에서 보조 홀(5022)이 통과하는 접지 층을 연결한다. 칩의 응용 시나리오에서, 주-보조 접지 홀은 칩의 접지 패드를 인쇄 회로 기판의 접지 기준 층과 상호 연결하는 역할을 한다. 접지 패드에 연결된 홀을 주 홀(5021)이라고 하고, 주 홀을 중심으로 사용해서 주위에 분포된 홀을 보조 홀(5022)이라고 한다. 주 홀(5021)과 보조 홀(5022)은 인쇄 회로 기판 내에서 주 홀(5021)과 보조 홀(5022)이 통과하는 접지 층을 연결한다. 전술한 응용 시나리오에 관계없이, 주-보조 접지 홀의 깊이는 신호 비아 홀의 깊이보다 작지 않다는 것을 이해해야 한다.
예를 들어, 도 5에 도시된 바와 같이, 주 접지 홀(502)은 적어도 1개의 주 홀(5021) 및 주 홀(5021) 부근에 4개의 보조 홀(5022)을 포함하고, 4개의 보조 홀(5022)은 주 홀(5021)을 중심으로 배치되며, 이는 "오엽(quincunx)" 형상의 구조로 배치된다. 주 홀(5021)의 측벽의 일부는 보조 홀(5022)의 측벽의 일부이다. 구체적인 구현예에서, 먼저, Z 방향을 따라 인쇄 회로 기판에 홀이 드릴링되어서 다수의 보조 홀(5022)을 형성하고 구리가 도금되며, 이후 수지 등의 재료를 이용해서 홀을 메운 후, 다수의 보조 홀(5022) 사이의 중심 위치에 홀이 드릴링되어서 주 홀(5021)을 형성한다.
선택적인 해결 방안으로, 주 홀(5021)은 원형, 정사각형 또는 타원형과 같은 상이한 형상의 비아 홀일 수 있다. 마찬가지로, 보조 홀(5022)은 원형, 정사각형 또는 타원형 등 다양한 형상의 비아 홀일 수 있다. 주 홀(5021)과 보조 홀(5022)이 구체적으로 배치되는 경우에는, 임의의 형상의 홀이 조합에 사용될 수 있다.
도 4를 계속 참조한다. 제1 보조 접지 홀(503)은 인쇄 회로 기판에서 작은 직경을 가진 보조 홀로서, 통상 두께-직경 비율(기판 두께/홀 직경, 구체적으로 홀 직경에 대한 인쇄 회로 기판의 두께의 비율)의 한계 조건 하에서, 인쇄 회로 기판에서 구현될 수 있는 최소 홀 직경을 갖는 비아 홀이다. 제1 보조 접지 홀(503)은 커넥터나 칩의 핀에 직접 연결되지 않고, 인쇄 회로 기판 내에서 제1 보조 접지 홀(503)이 통과하는 층으로 접지 층을 상호 연결한다. 사용시에, 제1 보조 접지 홀(503)은 주 접지 홀(502)과 함께 작동하여 차동 쌍 유닛을 차폐하는 차폐 구조물을 형성하고, 이는 패키지 영역에서의 크로스토크를 개선하는 데 도움을 준다. 선택적인 해결 방안에서, 제1 보조 접지 홀(503)의 수는 1개로 제한되지 않고, 대안적으로 2개일 수도 있다. 2개의 제1 보조 접지 홀이 존재하고, 2개의 제1 보조 접지 홀의 중심 점들이 각각 2개의 신호 비아 홀의 중심 점 연결 선의 양쪽에 위치해서 "O"자형 차폐 구조물을 형성함으로써, 차동 쌍 유닛에 대한 차폐 효과를 향상시킨다.
도 6은 접지 층(505)의 안티-패드(504)를 배치하는 방식을 나타낸다. 안티-패드(504)는, 신호 비아 홀(501)과 접지 층(505) 사이의 전기 전도를 방지하도록, 신호 비아 홀(501)이 통과하는 접지 층(505) 상에 신호 비아 홀(501)에 대응하여 배치된 중공(hollowed) 영역이다. 각각의 차동 쌍 유닛에 대해서, 차동 쌍 유닛에 포함된 2개의 신호 비아 홀(501)은 각각 하나의 안티-패드(504)에 대응한다. 2개의 신호 비아 홀(501)에 대응하는 안티-패드(504)들은 간격을 두고 배치되고, 2개의 안티-패드(504)들 사이에서 접지 층(505)의 금속 일부가 이격된다. 안티-패드(504)는 인쇄 회로 기판의 접지 층(505)에서 신호 비아 홀(501)을 우회하도록 설계된 금속층의 중공 영역이다. 안티-패드(504)는 신호 비아 홀(501)이 통과하는 임의의 접지 층(505)에 맞게 설계될 필요가 있다. 본 출원의 이 실시예에서, 안티-패드(504)는 이중 안티-패드(504)의 형태로 설계되며, 구체적으로, 각 차동 쌍 유닛에서 하나의 신호 비아 홀(501)은 하나의 안티-패드(504)에 대응한다.
선택적인 해결 방안에서, 안티-패드(504)는 원형, 정사각형, 또는 타원형과 같은 상이한 형상으로, 신호 비아 홀(501)과 접지 층(505) 사이의 갈바닉 분리(galvanic isolation)가 구현된다. 선택적인 해결 방안으로서, 안티-패드(504)는 원형의 형상으로, 안티-패드(504)와 그 대응하는 신호 비아 홀(501)은 동축이므로, 안티-패드(504)의 크기가 감소될 수 있다.
본 출원의 이 실시예에서, 인쇄 회로 기판에서의 크로스토크에 대해서, 본 출원의 이 실시예에서 제공되는 인쇄 회로 기판은 수직 방향으로 접지 홀 어레이(주 접지 홀 및 제1 보조 접지 홀)로 설계되고, 이중 안티-패드(504)와 결합되어 패키지 영역 내의 3차원 공간에 소형 그리드를 구성함으로써, 전자기장 전파 간섭을 최대한 제한하고 낮은 크로스토크 성능을 구현한다. 이하, 본 출원의 실시예에서 인쇄 회로 기판 내의 구조가 어떻게 신호를 차폐하는지를 상세히 설명한다.
인쇄 회로 기판의 패키지 영역에서의 크로스토크는 홀-홀 결합(차동 쌍 유닛 내의 신호 비아 홀(501)과 다른 차동 쌍 유닛 사이의 결합) 크로스토크, 홀-트레이스 결합(신호 비아 홀(501)과 트레이스 사이의 결합) 크로스토크, 및 트레이스-트레이스 결합(트레이스와 다른 트레이스 사이의 결합) 크로스토크로 구분될 수 있다. 패키지 영역의 본체는 신호 비아 홀(501) 및 접지 홀에 의해 결정되기 때문에, 통상적으로 홀-홀 결합 크로스토크가 주요 고려 대상이다. 홀-홀 결합은 전자기 결합 원리의 관점에서 전기장 결합과 자기장 결합으로 나눌 수 있다. 전기장 결합은 일반적으로 2개의 신호 비아 홀(501)이 서로 가까울 때 명백하다. 예를 들어, 동일한 행에 있는 신호 비아 홀(501)에서, 상이한 차동 쌍 유닛들의 인접한 신호 비아 홀(501)들 사이의 전기장 결합에 의해 야기된 간섭은 신호 비아 홀(501)들 사이의 상호 커패시턴스와 양의 상관 관계가 있다. 자기장 결합은 흔한 것으로, 자기장 결합에 의해 야기된 간섭은 신호 비아 홀(501)들 사이의 상호 인덕턴스와 양의 상관 관계가 있다.
간섭원으로부터, 전기장 결합은 상호 커패시턴스를 감소시킴으로써 억제되어야 한다. 그 주요 방식은 공격 홀(크로스토크 신호를 발생시키는 신호 비아 홀(501))과 희생 홀(victim hole)(크로스토크를 당하는 신호 비아 홀(501))의 중첩 영역을 감소시키거나 공격 홀과 희생 홀 사이의 거리를 연장하는 것이다. 자기장 결합은 상호 인덕턴스를 감소시킴으로써 억제되어야 한다. 그 주요 방식은, 복귀 전류가 교차하는 것 및 분할되는 것을 방지하고, 전자기장의 분포를 제한하는 가장 가까운 기준 접지 홀을 배치함으로써, 신호 비아 홀(501)의 역류(backflow)를 개선하는 것이다.
전술한 작동 원리에 기초하여, 도 7에 도시된 바와 같이, 본 출원의 이 실시예에서 제공되는 인쇄 회로 기판은 "C"자형 접지 홀 어레이(주 접지 홀(502) 및 제1 보조 접지 홀(503)의)를 구성하여, 신호 비아 홀(501)을 상이한 차동 쌍 유닛으로 분리하고, 신호 비아 홀(501)의 중첩 영역을 감소시킴으로써 전기장 결합을 감소시킨다. 나아가, 접지 홀 어레이가 사용되어서 신호 비아 홀(501)의 역류를 개선하며, 각각의 차동 쌍 유닛의 신호 비아 홀(501)의 전자기장은 "C"자형 접지 홀 어레이로 구속되어 자기장 결합을 감소시키고, 최종적으로 홀-홀 결합을 억제한다.
도 8은 서로 다른 차동 쌍 유닛들 사이의 크로스토크 상태의 예를 나타낸다. 설명을 용이하게 하기 위해서, 차동 쌍 유닛은 크로스토크 상태에 기초해서 간섭 쌍과 피간섭 쌍으로 나누어진다. 간섭 쌍은 다른 차동 쌍 유닛을 간섭하는 신호를 송신하는 차동 쌍 유닛을 의미하고, 피간섭 쌍은 다른 차동 쌍 유닛의 신호에 의해 간섭받는 차동 쌍 유닛을 의미한다.
같은 행에 있는 간섭 쌍과 피간섭 쌍 1에 대해서, 간섭 쌍 내의 하나의 신호 비아 홀 및 피간섭 쌍 1 내의 하나의 신호 비아 홀, 예를 들어, 간섭 쌍 내의 제1 신호 비아 홀(5011) 및 피간섭 쌍 1 내의 제2 신호 비아 홀(5012)은 서로 가깝다. 제1 신호 비아 홀(5011)과 제2 신호 비아 홀(5012) 사이에서 규칙적인 접지 홀이 이격되어 있다면, 분리 효과는 충분하지 않다. 따라서, 본 출원의 이 실시예에서는 "오엽(quincunx)" 형상의 주 접지 홀(502)이 사용되며, 주 홀에 더해서 보조 홀을 사용함으로써 단일 주 접지 홀(502)의 직경이 증가된다. 양쪽의 신호 비아 홀들(제1 신호 비아 홀(5011) 및 제2 신호 비아 홀(5012))의 관점에서, "오엽" 형상의 주 접지 홀(502)은 복귀 경로의 면적을 증가시키고, 주 접지 홀(502)의 양쪽의 신호 비아 홀들의 직접 전기장 결합에 대해서 더 큰 면적의 차폐가 구현된다. 따라서, "오엽" 형상의 주 접지 홀(502)은 피간섭 쌍 1에 대해서 간섭 쌍이 야기시키는 크로스토크를 상당히 감소시킨다.
이후, 피간섭 쌍 2에 대한 간섭 쌍의 크로스토크를 고려해서, 대부분의 패키지는 일반적으로 인접한 행의 차동 쌍들 사이의 크로스토크를 감소시키기 위해 인접 행을 시프트시키지만, 이러한 시프트는 속도가 50 Gbps+로 증가될 때 높은 대역폭에서 충분히 낮은 패키지 크로스토크 효과를 보장할 수 없다. 따라서, 제1 보조 접지 홀(503)은 차동 쌍 유닛의 2개의 신호 비아 홀의 중간으로부터 상향 시프트 이후 얻어지는 위치에 배치되며, 피간섭 쌍 2에 대해서 간섭 쌍에 의해 야기되는 크로스토크는 제1 보조 접지 홀(503)을 이용해서 효과적으로 분리된다.
"오엽" 형상의 주 접지 홀(502) 및 제1 보조 접지 홀(503)은 전술한 크로스토크를 감소시키는 기능을 가질 뿐만 아니라, 다른 기능도 갖는다는 점에 주의한다. 예를 들어, "오엽" 형상의 주 접지 홀(502)은 차동 쌍의 역류를 더 개선할 수 있으며, 대부분의 경우 차동 쌍의 전자기장이 차동 쌍 유닛 부근으로 국한됨으로써, 접지 홀(주 접지 홀(502) 또는 제1 보조 접지 홀(503))에 대한 기준을 다른 차동 쌍 유닛 부근으로 감소시킬 수 있다. 따라서, 분리되어 있는 행의 차등 쌍 유닛들 사이의 크로스토크도 감소될 수 있다.
본 출원의 이 실시예에서는, "오엽" 형상의 주 접지 홀(502) 및 제1 보조 접지 홀(503)이 전체적으로 고려될 필요가 있으며, 복수의 차동 쌍 유닛을 갖는 인쇄 회로 기판에서는, 예를 들어, 도 8에 도시된 "오엽" 형상의 주 접지 홀(502) 및 제1 보조 접지 홀(503)의 복수의 그룹으로 형성된 "C"자형 차폐 구조물이 복수의 차동 쌍 유닛을 개별적으로 둘러싸서, 신호가 인쇄 회로 기판의 배치면에 수직인 홀의 방향(Z 방향)을 따라 전파될 때, 차동 쌍 유닛 사이에 양호한 수직 차폐 구조물이 존재함으로써 크로스토크를 격리시키는 것을 보장할 수 있다.
전술한 설명으로부터, 본 출원에서 제공되는 "C"자형 차폐 구조물은 차동 쌍 유닛을 차폐하는 기능을 가질 수 있고, 주로 홀-홀 결합 크로스토크를 개선시킬 수 있다는 것을 알 수 있다. 그러나, 본 출원의 이 실시예의 인쇄 회로 기판에서, 크로스토크의 홀-홀 결합 부분이 고려될 뿐만 아니라, 홀-트레이스 결합 크로스토크 및 트레이스-트레이스 결합 크로스토크도 개선될 수 있다.
도 9는 홀-트레이스 결합 크로스토크 및 트레이스-트레이스 결합 크로스토크가 발생하는 위치의 개략도이다. 신호 비아 홀과 트레이스 사이의 크로스토크를 쉽게 나타내고 설명하기 위해서, 간섭 쌍(5051) 및 피간섭 쌍(5052)이 위치되는 행의 비아 홀(신호 비아 홀 및 접지 홀)만 도시하고, 다른 행의 비아 홀은 설명을 용이하게 하기 위해서 숨겨진다. 도 9에는, 설명을 위한 예로서 단 하나의 간섭 쌍(5051) 및 하나의 피간섭 쌍(5052)만이 사용된다는 것을 이해해야 한다. 인쇄 회로 기판에 차동 쌍 유닛이 복수 존재하는 경우, 도 9에 도시된 것과 유사한 구조가 복수개 존재할 수 있다. 홀-트레이스 결합 크로스토크 및 트레이스-트레이스 결합 크로스토크는 모든 인쇄 회로 기판에서 발생한다. 신호 속도가 낮으면, 유효 대역폭이 상대적으로 낮기 때문에 홀-트레이스 결합과 트레이스-트레이스 결합이 상대적으로 작다. 그러나 속도가 증가되고 크로스토크의 사양 요구 사항이 높아진 후에는, 홀-트레이스 결합 및 트레이스-트레이스 결합의 기능은 무시할 수 없으며 주요한 병목 현상이 될 수도 있다.
간섭 쌍(5051)과 피간섭 쌍(5052)이 인쇄 회로 기판 내의 트레이스에 연결될 때, 간섭 쌍(5051)의 신호 비아 홀은 트레이스(5062)에 연결되고, 피간섭 쌍(5052)의 신호 비아 홀은 트레이스(5061)에 연결된다. 트레이스(5062)와 트레이스(5061) 사이에서는 접지 층(505)은 이격된다. 다른 접지 층과 구별하기 위해서, 접지 층(505)는 제1 접지 층이라고 한다. 제1 접지 층의 양쪽에 있는 도체 층의 트레이스(5061 및 5062)는 제1 접지 층의 안티-패드(504)의 외부에 위치된다.
트레이스(5062)는 간섭 쌍(5051)에 비교적 가깝게 배치된다. 결합 크로스토크가 가장 심한 영역은 둘(간섭 쌍(5051) 및 트레이스(5062))의 교차 인접 위치에 위치된다. 간섭이 가장 강한 간섭 쌍(5051)의 부분은, 트레이스(5061) 중 간섭 쌍(5051) 부근의 위치를 지나는 부분이다. 트레이스(5061) 중 가장 심하게 간섭하는 부분은, 트레이스(5061) 중 간섭 쌍(5051) 부근의 위치를 지나는 부분이다. 간섭을 생성하는 간섭 쌍(5051)은 인쇄 회로 기판의 배치면에 수직이고, 간섭을 받는 트레이스(5061)는 인쇄 회로 기판에 배치면과 평행하게 배치된다. 따라서, 간섭의 전달 방향은 주로 3차원이다. 따라서 홀-트레이스 결합 크로스토크를 조정하고 개선하기 위해 접지 홀에 의해 형성된 차폐 구조물이 필요할뿐만 아니라, 수직 방향을 따라 전달되는 간섭 성분을 분리하기 위해 접지 층이 필요하다.
접지 층이 중공되어서(hollowed out) 얻어진 영역이 일반적으로 신호 비아 홀의 안티-패드(504)이다. 따라서, 접지 층에 의한 간섭을 분리하는 효과는 안티-패드(504)의 크기에 따라 달라진다. 안티-패드(504)의 크기가 크면 접지 층의 비금속 영역은 더 크고, 신호가 접지 층를 통과할 가능성이 더 높아서, 접지 층에 의한 간섭을 분리하는 효과는 더 나빠진다. 이와 달리, 안티-패드(504)의 크기가 작으면 접지 층 상의 금속 영역은 더 작아지고, 접지 층에 의한 간섭을 분리하는 효과는 더 좋아진다. 그러나, 본 출원의 이 실시예에서는, 차동 쌍 유닛 내의 신호 비아 홀 쌍에 대하여, 이중 안티-패드(504)가 사용되고, 한 쌍의 신호 비아 홀 사이의 접지 층 부분이 서로 연결되고 단절없이 연통됨으로써, 접지 층 중 중공 영역이 최소화되고, 수직 방향으로 전달되는 간섭 성분의 전달이 최대한 억제되어 "C"자형 차폐 구조물의 절연에 기초한 홀-트레이스 결합 크로스토크의 억제를 더욱 개선시킨다.
트레이스-트레이스 결합 크로스토크에서, 간섭받는 트레이스는 트레이스(5061)이고, 간섭하는 트레이스는 트레이스(5062)이며, 두 트레이스는 동일한 층에 있지 않고 접지 층(505)를 공유하는 것으로 간주된다. 안티-패드(504)가 접지 층 상의 신호 비아 홀에 대해 대응해서 배치될 필요가 있기 때문에, 접지 층(505)은 어떠한 개구도 없이 완전히 폐쇄될 수 없으며, 그 결과, 트레이스(5062)의 에너지는 안티-패드(504)를 통해 인접 층의 트레이스(5061)에 결합될 수 있다. 따라서, 안티-패드(504)의 개구의 영역은 트레이스-트레이스 결합에 큰 영향을 미친다. 본 출원의 이 실시예에서, 안티-패드(504)는 신호 비아 홀과 일대일로 대응되어, 안티-패드(504)의 개구가 상대적으로 작고, 상대적으로 짧은 파장의 신호만이 안티-패드(504)를 통과할 수 있으며, 비교적 긴 파장의 신호는 안티-패드(504)를 통과할 수 없다. 따라서 트레이스-트레이스 결합 간섭이 더욱 억제될 수 있다. 다른 관점에서, 이중 안티-패드(504)가 한 쌍의 신호 비아 홀 사이의 접지 층 부분들 사이의 접속을 유지하여, 신호 역류에 대한 안티-패드(504)의 간섭이 적고, 트레이스(5061)와 트레이스(5062)는 서로의 복귀 경로가 비교적 커서 상호의 인덕턴스가 비교적 강하기 때문에 비교적 작은 결합은 생성하지 않는다.
전술한 설명으로부터, 간섭 신호는 배치면에 수직인 방향을 따라서만 전파되는 것도 아니고, 배치면과 평행한 방향을 따라서만 전파되는 것도 아니라는 점을 알 수 있다. 간섭 신호의 전파 방향은 3차원이다. 따라서, 본 출원의 이 실시예에서 제공되는 인쇄 회로 기판에 있어서, 이중 안티-패드(504)와 접지 홀 어레이는 수직 방향의 간섭과 수평 방향의 간섭에 개별적으로 영향을 미치는 것은 아니다. 대신에, 이중 안티-패드(504) 및 접지 홀 어레이는 패키지 영역에서 3차원 전체 차폐 구조물을 형성하여, 제한된 공간에서 각각의 신호 방향에서의 가까운 역류 기준을 제공해서, 간섭 신호의 전달을 억제한다. 인쇄 회로 기판의 다층 공간에서, 이중 안티-패드(504)는 접지 층의 분할을 최적화하고, 평면 역류를 개선하며, 접지 홀 어레이는 수직 방향에서의 역류를 개선한다. 접지 홀 어레이 및 이중 안티-패드(504)를 사용하는 접지 층은 인쇄 회로 기판 내의 공간을 작은 크기의 그리드 유닛으로 분할하고, 각각의 그리드 유닛을 지나는 신호에 대한 양호한 역류 기준이 있으므로, 간섭이 외부로 전달되는 것을 억제한다.
도 10은 본 출원의 실시예에 따른 인쇄 회로 기판의 또 다른 개략도이다. 인쇄 회로 기판은 복수의 차동 쌍 유닛을 포함하고, 각각의 차동 쌍 유닛은 2개의 신호 비아 홀(601)을 포함하며, 신호 비아 홀(601)은 Z 방향을 따라 인쇄 회로 기판의 일부 층 구조를 통과한다.
도 11은 차동 쌍 유닛의 배열을 개략적으로 나타낸 도면이다. 복수의 차동 쌍 유닛이 어레이로 배열된다. 차동 쌍 유닛의 제1 행은 신호 비아 홀(A1, B1, C1, D1, E1 및 F1)을 포함하고, 차동 쌍 유닛의 제2 행은 신호 비아 홀(A2, B2, C2, D2, E2 및 F2)을 포함하며, 차동 쌍 유닛의 제3 행은 신호 비아 홀(A3, B3, C3, D3, E3 및 F3)을 포함한다. 도 11에서는 설명을 위한 예로서 단 3개의 차동 쌍 유닛의 행이 사용된다는 것을 이해해야 한다. 실제 인쇄 회로 기판에서는, 다른 수 차동 쌍 유닛의 행이 실제 필요에 따라 배치될 수도 있다.
또한 도 12를 참조한다. 도 12는 차동 쌍 유닛 및 대응하는 차폐 구조물을 나타낸다. 각각의 차동 쌍 유닛은 2개의 신호 비아 홀(601)을 포함한다. 신호 비아 홀(601)이 통과하는 각각의 접지 층 상에 대응하게 배치되는 원형 안티-패드(604)를 포함한다. 차폐 구조물은 주 접지 홀(602) 및 3개의 보조 접지 홀(603)을 포함한다. 3개의 보조 접지 홀(603)은 각각, 2개의 신호 비아 홀(601) 사이에 배치되는 제1 보조 접지 홀과 주 접지 홀(602)과 신호 비아 홀(601) 사이에 배치되는 제2 보조 접지 홀이다.
차동 쌍 유닛에서 신호 비아 홀(601)의 배열 방향이 제2 방향(X 방향)이고, 신호 비아 홀(601)의 수직 방향을 제1 방향(Y 방향)이라 하며, 구체적으로, 제1 방향은 배치면에 평행하고, 2개의 신호 비아 홀(601)의 배치 방향에 수직인 방향이다. 제2 방향을 따라 신호 비아 홀(601)의 양쪽에 각각 하나의 주 접지 홀(602)이 있다. 주 접지 홀(602)은 주 홀과 4개의 보조 홀을 포함한다. 보조 홀은 주 홀을 중심으로 접지 홀의 둘레에 분포되며, 어떤 보조 홀이든, 보조 홀의 금속화된 홀 벽을 이용해서 또는 보조 홀에 연결된 접지면을 이용해서 주 홀에 전기적으로 연결된다. 일부 예에서, 단일 주 홀에 대한 보조 홀의 수는 본 실시예의 경우보다 적을 수는 있지만, 보조 홀의 수는 1개 이상이어야 한다는 것을 이해해야 한다. 보조 홀이 분산되는 경우, 제1 방향에서의 주 접지 홀(602)의 전체 폭을 증가시킬 필요가 있으며, 따라서 제1 방향의 각각의 주 접지 홀(602)의 폭이 제1 방향에서의 각각의 신호 비아 홀(601)의 폭보다 커서, 차폐 효과를 개선할 수 있다. 나아가, 주 접지 홀(602)이 배치될 때, 2개의 주 접지 홀(602)의 중심 점 연결 선이 2개의 신호 비아 홀(601)의 중심 점 연결 선과 중첩됨으로써, 더 많은 차동 쌍 유닛의 배열을 용이하게 한다.
보조 접지 홀(603)이 배치될 때, 보조 접지 홀(603)의 중심 점이 2개의 신호 비아 홀(601)의 중심 점 연결 선의 한쪽에 위치되고, 보조 접지 홀(603)이 주 접지 홀(602)과 함께 작동해서 C자형 차폐 구조물을 형성하게 된다. 도 12에 도시된 바와 같이, 3개의 보조 접지 홀(603)은 신호 비아 홀(601)의 한쪽에 분포되어서, 주 접지 홀(602)과 C자형 차폐 구조물을 형성한다. 일부 구현예에서, 보조 접지 홀(603)의 보조 홀의 수는 본 실시예의 경우보다 적을 수는 있지만, 보조 접지 홀의 수는 1개 이상이어야 하며, 적어도 하나의 보조 접지 홀(603)이 차동 쌍 유닛 내의 2개의 신호 비아 홀(601) 사이에 위치되어서, 접지 홀을 가진 "C"자형 접지 홀 차폐 어레이를 형성한다.
도 11과 도 12를 함께 참조한다. 제2 방향을 따라 배열된 인접한 차동 쌍 유닛은 하나의 주 접지 홀(602)을 공유하고, 제2 방향에 따른 차동 쌍 유닛들 사이의 간격은 1.3mm일 수 있다. 홀의 중심을 기준으로 10.8mm 내에서 3개의 차동 쌍 디바이스를 한 행에 배열될 수 있다. 이 실시예에서, 인접한 행 사이의 간격은 1.8mm이다. 신호 비아 홀이 제1 방향에서 수직으로 서로 직접 마주할 때 야기되는 강한 크로스토크를 방지하기 위해서, 제2 행은 제1 행에 대해서 제2 방향으로 왼쪽으로 시프트된다. 예를 들어, 시프트 거리는 1mm일 수 있다. 행을 잘못 배치해서 야기되는 상이한 행의 차동 쌍 유닛들 사이의 크로스토크를 개선하는 것에 더해서, 인접한 행의 차동 쌍 유닛들 사이의 크로스토크가 보조 접지 홀(603)을 배치함으로써 더욱 감소된다. 제2 방향을 따라, 상이한 유닛의 복수의 보조 접지 홀(603) 및 복수의 주 접지 홀(602)이 접지 홀 어레이의 하나의 형을 형성하여, 행 사이의 크로스토크를 효과적으로 차폐한다. 전술한 설명으로부터, 보조 접지 홀(603)과 주 접지 홀(602)이 함께 작동하여 차동 쌍 유닛에 대한 "C"자형 차폐 구조물을 형성하고, 제1 방향을 따라 한쪽에서만 신호 비아 홀이 개방됨으로써, 트레이스 라우팅을 용이하게 한다는 것을 알 수 있다.
이 실시예에서는 신호 비아 홀(601)의 측벽을 금속으로 전기 도금해서 신호를 전달하는 도전층을 형성한다. 일부 구현예에서, 신호 비아 홀(601)의 금속 층은 전체 인쇄 회로 기판의 두께를 커버할 수도 있고, 혹은 블라인드 홀 또는 백드릴링 공정의 형태로 전체 인쇄 회로 기판의 두께를 커버하지 않을 수도 있다. 인쇄 회로 기판의 두께에 수직인 방향을 제3 방향(Z 방향)이라고 하고, 제2 방향과 제1 방향이 위치되는 평면에 수직이다. 주 접지 홀(602) 및 보조 접지 홀(603)의 경우, 주 접지 홀(602) 및 보조 접지 홀(603)의 측벽에 있는 금속 층의 길이가 제1 방향의 신호 비아 홀(601)의 길이보다 길어야 한다. 비아 홀의 측벽 상의 금속은 구리, 알루미늄, 은과 같은 전도성 금속 재료를 포함하지만 이것으로 한정되는 것은 아니며, 금속의 가공 공정은 전기도금, 증착, 스퍼터링, 무전해 도금 또는 기상 증착을 포함하지만 이것으로 한정되는 것은 아니다.
신호 기준으로서 사용되는 접지 층은 인쇄 회로 기판 내부에 배치된다. 차동 쌍 유닛의 경우, 차동 쌍 유닛 내의 각각의 신호 비아 홀에 대응하는 안티-패드(604)가 차동 쌍 유닛이 통과하는 각각의 접지 층에 적용되며, 즉 이중 안티-패드(604)가 차동 쌍 유닛 내의 신호 비아 홀(601)에 대응하는 데 사용된다. 이중 안티-패드(604)는 기준 신호를 우회시키고 접지 층에 의한 비아 홀의 임피던스를 제어하는 종래의 기능을 구현할 뿐만 아니라, 신호 비아 홀들 사이의 접지 층의 상호 연결을 유지함으로써, 단일 안티-패드(604)는 접지 층에 비교적 작은 개구를 가지며, 전술한 접지 홀 차폐 어레이와의 3차원 십자형 접지 상호 연결 그리드를 형성하고, 홀-홀 결합 크로스토크, 홀-트레이스 결합 크로스토크 및 트레이스-트레이스 결합 크로스토크에 대한 억제 효과가 개선된다. 일부 다른 구현예에서, 안티-패드의 형상은 원형, 직사각형, 정사각형, 타원형 등을 포함하지만 이것으로 제한되는 것은 아니며, 이중 안티-패드가 신호 비아 홀들 사이의 접지 층의 상호 연결을 유지하는 것을 보장해야 한다.
이 실시예에서, 주 접지 홀(602)의 주 홀은 압입 비아 홀이고, 주 홀 주위에 보조 홀이 분포된다. 보조 홀은 커넥터의 핀을 수용할 필요가 없기 때문에 보조 홀의 홀 직경을 더 작게 만들 수 있으며, 일반적으로 보조 홀의 비아 홀 패드는 상대적으로 작게 만들어진다.
도 13은 본 출원의 실시예에 따른 다른 차폐 구조물의 개략도이다. 인쇄 회로 기판 상의 비아 홀은 신호 비아 홀(6001), 주 접지 홀(6002) 및 보조 접지 홀(6003)을 포함한다. 주 접지 홀(6002)은 2개의 주 홀(60021) 및 1개의 보조 홀(60022)을 포함하는 주-보조 접지 홀이다. 보조 홀(60022)은 2개의 주 홀(60021) 사이에 위치되며, 개별적으로 주 홀(60021)과 연통하고, 전기적으로 접속된다. 예를 들어, 보조 홀(60022)은 2개의 주 홀(60021) 사이에 위치되고, 3개의 홀은 제1 방향으로 배열되거나, 혹은 제1 방향에 대해 기울어진 방향으로 배열된다.
2개의 주 홀(60021)은 커넥터의 접지 핀에 연결되며, 보조 홀(60022)은 커넥터의 핀에 직접 연결되지 않고 보조 홀(60022)의 측벽 금속을 사용해서 2개의 주 홀(60021)과 연결됨으로써, 제1 방향에서의 주-보조 접지 홀(6002) 전체의 폭이 제1 방향에서의 신호 비아 홀(6001)의 폭보다 훨씬 크며, 이로써 제1 방향에서 동일한 행에 있는 상이한 차동 쌍 유닛들 사이의 분리를 개선시킨다. 나아가, 보조 접지 홀은 제1 방향에서 차동 쌍 유닛의 2개의 신호 비아 홀(6001)의 중심에 있으며, 주 접지 홀(6002)과 함께 "C"자형 접지 홀 차폐 어레이를 형성한다. 특히, "C"자형 접지 홀 차폐 어레이와 함께 작동하기 위해, 이중 안티-패드(6004)가 신호 비아 홀(6001)이 통과하는 기준 접지면(6005)에 배치될 필요가 있다. 도 13에서, 안티-패드(6004)는 직사각형의 형상이다.
본 출원의 본 실시예에서 제공되는 인쇄 회로 기판의 신호 크로스토크에 대한 효과에 대한 이해를 용이하게 하기 위해서, 본 출원의 이 실시예에서 제공되는 인쇄 회로 기판 및 종래의 기술에서의 인쇄 회로 기판에 대해 전파(full-wave) 시뮬레이션이 수행된다. 시뮬레이션 결과는 표 1을 참고한다. 표 1에서는 도 10의 C2D2가 간섭 쌍으로서 사용되며, 간섭 쌍 주위의 8개의 차동 쌍이 동시에 근단(near-end) 크로스토크 또는 원단(far-end) 크로스토크를 유발하는 경우 포괄적인 크로스토크가 개별적으로 고려된다.
Figure pct00001
표 1로부터, 기존의 종래의 인쇄 회로 기판에 비해서, 이 실시예에서 제공되는 인쇄 회로 기판은 홀들 사이의 결합 크로스토크의 영향이 낮다는 것을 알 수 있다. 나아가, 본 실시예에서 사용되는 이중 안티-패드는, 층 시프트에 의해 야기되는 홀-트레이스 결합 및 트레이스-트레이스 결합의 저하를 최대로 억제한다.인쇄 회로 기판을 준비할 때, 각각의 층을 준비하는 동안의 편차로 인해서 안티-패드가 제2 방향으로 7밀리 벗어날 때, 종래의 단일 패드 중공형 방지 설계에 비해서 원형 이중 안티-패드가 "C"자형 차폐 접지 홀 어레이와 함께 작동한 이후에 얻어지는 홀-트레이스 결합 억제 이득은 3.6 dB@14 GHz 및 4.1 dB@28 GHz의 MDNEXT 이득 및 3.6 dB@14 GHz 및 4.8 dB@28 GHz의 MDFEXT 이득에 이른다.
층 시프트로 인해서 안티-패드가 제2 방향으로 7밀리미터 어긋나는 경우, 종래의 단일 원형 안티-패드 중공 설계에 비해서, 원형 이중 안티-패드가 "C"자형 차폐 접지 홀 어레이와 함께 작동한 후에 얻어지는 트레이스-트레이스 결합 억제 이득은 4.2 dB@14 GHz 및 6.1 dB@28 GHz의 MDNEXT 이득 및 6.6dB@14GHz 및 6.2dB@28GHz의 MDFEXT 이득에 이른다.
도 14는 칩과 함께 작동하는 인쇄 회로 기판의 비아 홀과 접지 홀의 배열을 개략적으로 나타낸 도면이다. 도 15는 도 14에 대응하는 3차원 구조의 개략도이다.
인쇄 회로 기판의 일부는 칩의 모든 핀의 패드 및 패드에 대응하는 비아 홀 영역에 대응하며, 인쇄 회로 기판은 복수의 차동 쌍 유닛 그룹을 갖는다. 도 14에 도시된 바와 같이, 이 실시예에서 칩 패드(2012)는 행 및 열로 4Х8의 등간격 행렬 방식으로 분배된다. 일부 다른 구현예에서, 칩 패드는 특정 규칙에 따라 등간격 방식으로 또는 비등간격 방식으로 주기적으로 분배될 수 있다. 4Х8 칩 패드(2012)에서, 8쌍의 차동 쌍 유닛이 고밀도로 배열될 수 있고, 신호 무결성 또한 양호하다. 서로 다른 할당된 신호 네트워크 속성에 따라서, 칩 패드(2012)는, 칩의 신호 핀 및 접지 핀에 각각 대응하는 신호 패드(20121) 및 접지 패드(20122)로 나누어진다. 설명의 편의를 위해서, 한 쌍의 신호 패드(20121)가 위치되는 직선은 제1 방향을 나타내고, 인쇄 회로 기판의 평면을 따라 제1 방향에 수직인 방향은 제2 방향을 나타낸다.
제1 방향을 따라서, 2개의 인접한 신호 패드(20121)는 차동 쌍 유닛의 그룹이고, 신호 패드(20121)의 양쪽면 각각에 접지 패드(20122)가 존재한다. 하나의 접지 패드(20122)는 차동 쌍 유닛들의 인접한 2개의 그룹들 사이에 이격된다. 제2 방향을 따라서, 가장 가까운 차동 쌍 유닛의 두 그룹은, 인접한 행에 있는 2개의 차동 쌍 유닛의 그룹이 서로 직접 마주할 때 발생하는 상대적으로 큰 크로스토크를 방지하기 위해서, 제1 방향에서 칩 패드 간격의 길이만큼 엇갈리게 배치된다.
전술한 배열은 접지 패드를 분리하고 인접한 행에서 차동 쌍 유닛을 엇갈리게 하는 방법을 사용해서 크로스토크를 가능한 한 많이 감소시켰지만, 좁은 공간에서는 링크 성능을 제한하는 신호 패드와 트레이스 사이에 여전히 비교적 명백한 패키지 크로스토크가 존재한다.
칩 패드 상의 신호를 인쇄 회로 기판의 다른 층의 트레이스로 유도하기 위해서, 신호 비아 홀(2013)이 신호 패드(20121) 사이에 배치되고, 비아 홀(2013)의 직경은 8밀리이다. 이것은 일반적으로 비아-인-패드(via-in-pad) 공정을 사용해서 완수된다. 상이한 차동 쌍 유닛의 신호 비아 홀(2013)들 사이의 크로스토크를 분리하고, 또한 신호 비아 홀(2013)을 통해 전송되는 신호에 대한 접지 복귀 경로를 제공하기 위해서, 주 접지 비아 홀(2014)이 접지 패드(20122)들 사이에 배치된다. 주 접지 비아 홀(2014)은 제2 방향으로 분포된 3개의 접지 비아 홀을 포함하고, 각각의 비아 홀의 직경은 8밀리이며, 제2 방향에서의 비아 홀들 사이의 중심 거리는 7밀리이다. 접지 패드(20122) 상에 위치된 비아 홀이 주 홀이고, 제2 방향을 따라 분포된 양쪽의 비아 홀이 보조 홀이며, 2개의 보조 홀 각각의 홀 벽 금속이 주 홀의 홀 벽 금속과 전기적으로 연결됨으로써, 제2 방향의 3개의 비아 홀에 의해 형성된 주 접지 비아 홀(2014)의 길이는 제2 방향의 신호 비아 홀(2013)의 길이보다 크며, 이로써 제1 방향을 따라 인접한 차동 쌍 유닛들 사이의 크로스토크를 효과적으로 분리시킨다.
나아가, 임의의 차동 쌍 유닛의 2개의 신호 패드(20121) 사이에는 제2 방향을 따라서 상방으로 7밀리 위치에 보조 접지 홀(2015)이 배치되고, 보조 접지 홀(2015)의 홀 직경은 8밀리이다. 보조 접지 홀(2015)은 인접한 열에서 차동 쌍 유닛들 사이의 크로스토크를 효과적으로 감소시킬 수 있다. 한 쌍의 차동 쌍 유닛에서, 보조 접지 홀(2015)은 양쪽의 주 접지 비아 홀(2014)과 함께 작동해서 "C"자형 접지 홀 차폐 구조물을 형성한다. 전체 패키지의 관점에서, 이러한 여러가지 조합은 패키지 내에 "C"자형 접지 홀 차폐 어레이를 형성하여, 홀-홀 결합 크로스토크를 효과적으로 감소시킨다.
이 실시예에서, 칩 패드(2012)가 위치되는 최상부 층에는 기준 접지 층이 배치되지 않고, 설계 요건에 따라 인쇄 회로 기판의 내부 층에 복수의 접지 층(2011)이 배치된다. 신호 비아 홀(2013)을 우회하기 위해, 신호 비아 홀(2013)이 통과하는 접지 층(2011) 상에는, 신호 비아 홀(2013)을 중심으로 해서 접지 층(2011)이 중공화됨으로써 안티-패드(2016)를 형성하여, 본 실시예의 안티-패드(2016)를 원형으로 형성한다. 주 접지 비아 홀(2014) 및 보조 접지 홀(2015)은 모두 기준 접지 층(2011)에 연결되어야 한다는 것을 이해해야 한다. 이중 안티-패드(2016)는 "C"자형 접지 홀 차폐 어레이와 함께 작동하여 패키지 영역에서 트레이스-트레이스 결합 크로스토크 및 홀-트레이스 결합 크로스토크를 효과적으로 개선할 수 있다.
본 출원의 실시예는 또한 백플레인 아키텍처 시스템을 제공한다. 백플레인 아키텍처 시스템은 백플레인 및 백플레인에 연결된 커넥터를 포함한다. 구체적인 연결 방식은 도 1의 연결 방식을 참조한다. 백플레인은 전술한 특정한 구현 가능한 해결 방안 중 어느 하나에 따른 인쇄 회로 기판이다. 전술한 기술적 해결 방안에서는, 각각의 신호는 하나의 안티-패드에 대응하고, 안티-패드들 사이에서 접지 층이 이격됨으로써, 안티-패드를 통과한 이후 신호 비아 홀의 신호의 트레이스에 대한 간섭 또는 인접 층의 트레이스에 대한 간섭을 감소시키고, 인쇄 회로 기판의 크로스토크 문제를 해결한다. 나아가, 주 접지 홀과 제1 보조 접지 홀은 차폐 구조물을 형성해서, 차동 쌍 유닛과 다른 차동 쌍 유닛 사이의 크로스토크를 감소시키고 인쇄 회로 기판의 크로스토크 문제를 해결하며, 이로써 인쇄 회로 기판에 소켓의 조밀한 배열을 용이하게 한다.
본 출원의 실시예는 또한 통신 디바이스를 제공한다. 통신 디바이스는 기지국과 같은 통신 디바이스 또는 장비실의 캐비닛일 수 있다. 통신 디바이스는 전술한 특정 구현 가능한 해결 방안 중 어느 하나에 따른 인쇄 회로 기판 및 캐비닛을 포함한다. 인쇄 회로 기판은 캐비닛에 삽입된다. 전술한 기술적 해결방안에서, 각각의 신호는 하나의 안티-패드에 대응하고, 안티-패드들 사이에서 접지 층이 이격됨으로써, 안티-패드를 통과한 이후 신호 비아 홀의 신호의 트레이스에 대한 간섭 또는 인접 층의 트레이스에 대한 간섭을 감소시키고, 인쇄 회로 기판의 크로스토크 문제를 해결한다. 나아가, 주 접지 홀과 제1 보조 접지 홀은 차폐 구조물을 형성해서, 차동 쌍 유닛과 다른 차동 쌍 유닛 사이의 크로스토크를 감소시키고 인쇄 회로 기판의 크로스토크 문제를 해결하며, 이로써 인쇄 회로 기판에 소켓의 조밀한 배열을 용이하게 한다.
당업자는 본 출원의 사상 및 범주를 벗어나지 않고 본 출원에 다양한 수정 및 변형을 할 수 있음이 명백하다. 본 출원은 본 출원의 이러한 수정 및 변형이 다음의 청구항 및 그와 동등한 기술에 의해 정의된 보호 범주 내에 속한다면 이들을 커버하도록 했다.

Claims (13)

  1. 적층 방식(stackup manner)으로 배치된 복수의 층 구조를 포함하는 인쇄 회로 기판으로서 - 상기 복수의 층 구조는 교대로 배열된 접지 층 및 도체 층을 포함하고, 상기 복수의 층 구조 중 최외각 층에 위치된 층 구조는 배치면을 가짐 - ,
    상기 인쇄 회로 기판은 상기 배치면에 배치된 차동 쌍 유닛 및 상기 차동 쌍 유닛을 차폐하는 차폐 구조물을 더 포함하며;
    상기 차동 쌍 유닛은 2개의 신호 비아 홀을 포함하고, 각각의 신호 비아 홀은 상기 접지 층과 상기 도체 층의 적어도 일부를 통과해서 상기 도체 층 중 하나에서 트레이스에 연결되며, 상기 신호 비아 홀이 통과하는 접지 층에는 각각의 신호 비아 홀에 대응하는 안티-패드(anti-pad)가 배치되고, 상기 2개의 신호 비아 홀에 대응하는 안티-패드가 간격을 두고 배치되며;
    상기 차폐 구조물은 상기 배치면에 배치되는 2개의 주(primary) 접지 홀 및 제1 보조(secondary) 접지 홀을 포함하고, 상기 2개의 주 접지 홀은 상기 차동 쌍 유닛의 양쪽에 위치되며, 상기 제1 보조 접지 홀은 상기 2개의 신호 비아 홀 사이에 위치되고, 상기 주 접지 홀 및 상기 제1 보조 접지 홀은 상기 도체 층 및 상기 접지 층의 일부를 개별적으로 통과하며, 상기 주 접지 홀 및 상기 제1 보조 접지 홀은 상기 주 접지 홀 및 상기 제1 보조 접지 홀이 통과하는 접지 층에 개별적으로 접지되는,
    인쇄 회로 기판.
  2. 제1항에 있어서,
    제1 접지 층의 양쪽에 있는 상기 도체 층의 트레이스는 상기 제1 접지 층의 안티-패드의 외부에 위치되고,
    상기 제1 접지 층은 각각의 신호 비아 홀이 통과하는 접지 층인,
    인쇄 회로 기판.
  3. 제1항에 있어서,
    상기 차동 쌍 유닛은 복수개 존재하되, 인접한 차동 쌍 유닛이 주 접지 홀을 공유하는,
    인쇄 회로 기판.
  4. 제3항에 있어서,
    제1 방향에서의 각각의 주 접지 홀의 폭은 상기 제1 방향에서의 각각의 신호 비아 홀의 폭보다 크고,
    상기 제1 방향은 상기 배치면에 평행하고 상기 2개의 신호 비아 홀의 배열 방향에 수직인,
    인쇄 회로 기판.
  5. 제4항에 있어서,
    각각의 주 접지 홀은 주 홀 및 상기 주 홀을 둘러싸는 적어도 하나의 보조 홀을 포함하고, 상기 주 홀은 각각의 보조 홀과 연통되고 전기적으로 연결되는,
    인쇄 회로 기판.
  6. 제4항에 있어서,
    각각의 주 접지 홀은 2개의 주 홀 및 상기 2개의 주 홀 사이에 위치된 보조 홀을 포함하고,
    상기 보조 홀은 상기 2개의 주 홀과 개별적으로 연통되고 전기적으로 연결되는,
    인쇄 회로 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 2개의 주 접지 홀과 상기 제1 보조 접지 홀은 상기 차동 쌍 유닛을 감싸는 C자형 차폐 구조물을 형성하는,
    인쇄 회로 기판.
  8. 제7항에 있어서,
    상기 주 접지 홀이 상기 주 홀 및 상기 주 홀을 둘러싸는 적어도 하나의 보조 홀을 포함하는 경우, 상기 2개의 주 접지 홀의 중심 점 연결 선은 상기 2개의 신호 비아 홀의 중심 점 연결 선과 중첩되는,
    인쇄 회로 기판.
  9. 제7항 또는 제8항에 있어서,
    상기 제1 보조 접지 홀의 중심 점은 상기 2개의 신호 비아 홀의 중심 점 연결 선의 한쪽에 위치되는,
    인쇄 회로 기판.
  10. 제7항 또는 제8항에 있어서,
    상기 제1 보조 접지 홀은 2개 있고, 상기 2개의 제1 보조 접지 홀의 중심 점은 상기 2개의 신호 비아 홀의 중심 점 연결 선의 양쪽에 각각 위치되는,
    인쇄 회로 기판.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 차폐 구조물은 상기 주 접지 홀과 인접한 신호 비아 홀 사이에 배치되는 제2 보조 접지 홀을 더 포함하는,
    인쇄 회로 기판.
  12. 백플레인 아키텍처 시스템으로서, 백플레인 및 상기 백플레인에 연결된 커넥터를 포함하고, 상기 백플레인은 제1항 내지 제11항 중 어느 한 항에 따른 상기 인쇄 회로 기판인,
    백플레인 아키텍처 시스템.
  13. 캐비닛 및 제1항 내지 제11항 중 어느 한 항에 따른 상기 인쇄 회로 기판을 포함하는 통신 디바이스로서,
    상기 인쇄 회로 기판은 상기 캐비닛에 삽입되는,
    통신 디바이스.
KR1020237016582A 2020-10-29 2021-10-28 인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스 KR20230088464A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011180015.2 2020-10-29
CN202011180015.2A CN114430608A (zh) 2020-10-29 2020-10-29 一种印制电路板及背板架构系统、通信设备
PCT/CN2021/127092 WO2022089542A1 (zh) 2020-10-29 2021-10-28 一种印制电路板及背板架构系统、通信设备

Publications (1)

Publication Number Publication Date
KR20230088464A true KR20230088464A (ko) 2023-06-19

Family

ID=81310002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237016582A KR20230088464A (ko) 2020-10-29 2021-10-28 인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스

Country Status (7)

Country Link
US (1) US20230269862A1 (ko)
EP (1) EP4221468A4 (ko)
JP (1) JP2023551095A (ko)
KR (1) KR20230088464A (ko)
CN (1) CN114430608A (ko)
CA (1) CA3196898A1 (ko)
WO (1) WO2022089542A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115767884A (zh) * 2022-11-25 2023-03-07 维沃移动通信有限公司 电路板组件及电路板组件的制备方法
CN116682800B (zh) * 2023-06-08 2024-02-23 合芯科技有限公司 一种导体结构、半导体封装结构及电路板
CN117059606B (zh) * 2023-10-11 2024-01-23 芯耀辉科技有限公司 一种半导体封装结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127439A (ja) * 1999-10-27 2001-05-11 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US7239526B1 (en) * 2004-03-02 2007-07-03 Xilinx, Inc. Printed circuit board and method of reducing crosstalk in a printed circuit board
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
WO2017155997A1 (en) * 2016-03-08 2017-09-14 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN113038694B (zh) * 2019-09-09 2022-09-23 华为机器有限公司 印刷电路板及通信设备

Also Published As

Publication number Publication date
EP4221468A4 (en) 2024-04-17
JP2023551095A (ja) 2023-12-07
CA3196898A1 (en) 2022-05-05
US20230269862A1 (en) 2023-08-24
WO2022089542A1 (zh) 2022-05-05
CN114430608A (zh) 2022-05-03
EP4221468A1 (en) 2023-08-02

Similar Documents

Publication Publication Date Title
KR20230088464A (ko) 인쇄 회로 기판, 백플레인 아키텍처 시스템 및 통신 디바이스
US10194524B1 (en) Anti-pad for signal and power vias in printed circuit board
US12058808B2 (en) Printed circuit board, communications device, and manufacturing method
US9930772B2 (en) Printed circuit and circuit board assembly configured for quad signaling
US9198280B2 (en) Via structure for transmitting differential signals
CN102265708B (zh) 高数据率连接器系统
US9554455B2 (en) Method and apparatus for reducing far-end crosstalk in electrical connectors
CN109038118A (zh) 线缆连接器组件
CN113573463B (zh) 电路板
CN213959256U (zh) 一种连接器、连接组件和背板互连系统
WO2023273757A1 (zh) 印刷电路板和电子设备
US10455691B1 (en) Grid array pattern for crosstalk reduction
US11490504B2 (en) High-speed trace breakout methods and systems
EP4171179A1 (en) Printed circuit board and electronic device with printed circuit board
WO2021184844A1 (zh) 一种光模块
US20240276634A1 (en) Shielding structure and circuit board
WO2023083095A1 (zh) 一种电路板封装结构、电路板组件以及电子设备
CN218514574U (zh) Pcb板防信号串扰的bga过孔结构
US20230413434A1 (en) Circuit board with lower dielectric constant and electrical connector having the same
CN117270120A (zh) 一种高速光发射组件及相应的光模块
CN117440594A (zh) 印制电路板、电子设备及控制差分对的传播延迟差的方法

Legal Events

Date Code Title Description
A201 Request for examination