KR20230076967A - 기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법 - Google Patents

기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법 Download PDF

Info

Publication number
KR20230076967A
KR20230076967A KR1020210162761A KR20210162761A KR20230076967A KR 20230076967 A KR20230076967 A KR 20230076967A KR 1020210162761 A KR1020210162761 A KR 1020210162761A KR 20210162761 A KR20210162761 A KR 20210162761A KR 20230076967 A KR20230076967 A KR 20230076967A
Authority
KR
South Korea
Prior art keywords
semiconductor
present
semiconductor substrate
manufacturing
lattice structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020210162761A
Other languages
English (en)
Inventor
김성준
강민재
신훈규
이남석
박영재
성민제
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020210162761A priority Critical patent/KR20230076967A/ko
Publication of KR20230076967A publication Critical patent/KR20230076967A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/198—Graphene oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L29/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 반도체 제조 공정 중 이온 주입 및 열처리 과정에서 발생할 수 있는 표면 거칠기를 완화시킬 수 있는 반도체 제조 방법 및 이를 이용하여 제조된 반도체에 관한 것이다. 구체적으로 본 발명은, 반도체 기판에 도펀트(dopant)를 주입(implant)하는 단계; 상기 도펀트가 주입된 반도체 기판 상에 2차원 벌집격자(honeycomb lattice) 구조의 물질을 캡핑(capping)하는 단계; 및 상기 캡핑된 반도체 기판을 열처리하는 단계; 및 상기 열처리된 반도체 기판 상에서 상기 2차원 벌집격자 구조의 물질을 제거하는 단계를 포함하되, 상기 2차원 벌집격자 구조의 물질은 기능화된 산화 그래핀 나노시트(functionalized graphene nanosheets)인 것을 특징으로 하는, 반도체 제조 방법에 관한 것이다.

Description

기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR WITH REDUCED SURFACE ROUGHNESS USING FUNCTIONALIZED GRAPHENE NANOSHEETS}
본 발명은 기능기가 부착된 그래핀 나노시트를 이용하여 도펀트를 도핑하는 반도체 제조 공정에서 발생할 수 있는 반도체 표면의 조도(거칠기)를 개선시킬 수 있는 제조 방법에 관한 것이다.
실리콘 카바이드(탄화규소, SiC) 전력 반도체 소자는 재료 고유의 물질적 특성이 우수하여, 고출력, 고효율 전력 변환 소자 분야에 있어서, 기존의 실리콘 등 타 반도체 소자에 비해 탁월한 장점을 갖는 소자로서 각광받고 있다.
실리콘 카바이드 전력 반도체 소자는 기존 실리콘 기반의 전력 반도체 소자에 비해 에너지 밴드 폭이 3배, 항복 전압 특성이 10배, 포화전자 속도가 2배, 열전도도 특성이 3배로 높아서, 고온, 고 전압에서의 소자 안정성이 우수하고 높은 동작 주파수에서의 동작이 가능하여 기존의 전기, 전자 시스템의 신뢰성을 향상시키고 전력 변환 효율을 높이며 시스템을 경량화 시킬 수 있다.
실리콘 카바이드를 이용한 반도체 소자는 단일 n 타입 또는 p 타입 실리콘 카바이드 반도체를 활용하기도 하지만, 그 용도에 따라 실리콘 카바이드 반도체에 도펀트(불순물)을 주입하여 p 타입 및 n 타입 영역을 전체적으로 또는 국소화 영역으로 형성한다. 실리콘 카바이드 반도체에 p 타입 SiC 영역을 형성하기 위해서 알루미늄 혹은 붕소를 주입하고 n 타입 SiC 영역을 형성하기 위해서 질소를 주입(implant)하며, 실리콘 카바이드의 경도 때문에 확산 공정이 아닌, 고 전류 이온 주입 공정을 활용해야 한다. 이렇게 주입된 불순물을 활성화하기 위하여 고온(약 1500 ~ 1800 °C)에서 장시간 활성화 열처리(anneal) 공정을 진행하게 되는데, 이 경우 SiC 표면에 스텝 번칭(Step bunching)이 발생하여 표면 조도(거칠기)가 높아지고, 규소-규소 결합, 탄소-탄소 결합, 규소 혹은 탄소의 단글링 본드(dangling bond)가 형성되어 전하를 포획한다.
이와 같이 표면에 형성된 결합들은 자유 전자를 포획하게 되고, 표면에 네거티브 차지(negative charge) 트랩을 형성하게 된다. 이렇게 트랩된 전자들은 자유 전자들을 쿨롱 분산시키는 산란중심 (scattering center)으로 작용하게 된다.
이러한 현상들에 의하여 반도체 계면 특성을 악화시키고, 제조된 반도체 소자의 특성에 바람직하지 않은 영향을 미치게 된다. 거칠기가 나빠진 표면은 누설 전류의 통로가 되어 반도체 소자의 특성을 악화시키는 것이다.
이러한 단점을 보완하기 위해서 현재는 활성화 열처리 공정 후, 질산 알루미 늄(AlN) 또는 경화된 포토 레지스터를 캡층으로 올린 이후, 수산화칼륨(KOH) 또는 산소 플라즈마 건식 에칭을 이용하여 상기 캡층을 제거하는데, 이 때 실리콘 카바이드의 표면에 습식 식각 손상, 플라즈마로 인한 손상이 발생하는 문제점이 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 도펀트 주입 공정 후 열처리 과정에서 발생할 수 있는 반도체 표면 조도를 최소화 시킬 수 있는 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 반도체 기판에 도펀트(dopant)를 주입(implant)하는 단계; 상기 도펀트가 주입된 반도체 기판 상에 2차원 벌집격자(honeycomb lattice) 구조의 물질을 캡핑(capping)하는 단계; 및 상기 캡핑된 반도체 기판을 열처리 하는 단계; 및 상기 열처리된 반도체 기판 상에서 상기 2차원 벌집격자 구조의 물질을 제거하는 단계를 포함하되, 상기 2차원 벌집격자 구조의 물질은 기능화된 산화 그래핀 나노시트(functionalized graphene nanosheets)인 것을 특징으로 하는, 반도체 제조 방법을 제공한다.
상기 산화 그래핀 나노시트에 부착된 기능기는, 수산기(hydroxyl, -OH), 카르복실산(carboxylic acids, -COOH) 및 에폭시드(epoxides) 중 적어도 하나를 포함할 수 있다.
상기 카르복실산의 밀도는 상기 산화 그래핀 나노시트의 엣지쪽에서 더 높고, 상기 수산기 및 에폭시드의 밀도는 상기 산화 그래핀 나노시트의 안쪽에서 더 높을 수 있다.
상기 산화 그래핀 나노시트에 부착된 기능기는, 상기 기판 상에 형성된 단글링 본드와 결합하여 표면 상태 밀도(surface state density)를 감소시킬 수 있다.
상기 반도체는 실리콘 카바이드 기반 MOSFET(SiC based MOSFET)일 수 있다.
본 발명에 따른 반도체 제조 방법의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 캡핑층으로 사용되는 그래핀 나노시트에 부착된 기능기들은 SiC 표면에 존재하는 단글링 본드들과 결합하여 열처리 동안 발생하는 스텝 번칭을 억제하여 표면 거칠기를 향상시킬 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, SiC 표면에서 표면 거칠기와 표면상태 밀도(Surface state density) 악화에 영향을 주는 단글링 본드 활성화를 감소시킬 수 있다는 장점이 존재한다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 반도체 제조 방법의 순서도를 도시하는 도면이다.
도 2는 본 발명의 일실시예에 따라 반도체 기판, 도 3은 본 발명의 일실시예에 따른 반도체 기판 상에 도펀트가 주입된 개념도를 도시하는 도면이다.
도 4는 본 발명의 일실시예에 따라 기능화된 그래핀 나노시트층(402)을 형성한 개념도를 도시하는 도면이다.
도 5는 본 발명의 일실시예에 따라 열처리 공정에 의해 주입된 도펀트가 활성화된 층을 도시하는 도면이다.
도 6은 본 발명의 일실시예에 따라 캡핑 제거 공정이 완료된 상태를 도시하는 도면이다.
도 7은 본 발명의 일실시예에 따른 그래핀 나노시트 제조 방법의 순서도를 도시하는 도면이다.
도 8은 본 발명의 일실시예에 따른 제조 방법에 따라 제조된 기능화된 산화그래핀의 도식도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
반도체 기판은 기판 상부에 형성될 반도체 영역과 실질적으로 반응하지 않으면서, 고온 하에 노출되어도 변형, 열화 등이 일어나지 않는 물질을 포함할 수 있으며, 통상적인 반도체 공정에서 사용되는 기판으로서, 예를 들어, 실리콘, 실리콘 산화물 (예: SiO2), 실리콘 질화물 (예: SiN), 실리콘 카바이드(SiC), 질화 반도체 (예: GaN), 금속 호일(metal foil, 예를 들면, 구리 호일, 알루미늄 호일, 니켈 호일, 팔라디움 호일, 스테인레스 스틸(stainless steel) 등), 금속 산화물, HOPG(Highly Ordered Pyrolytic Graphite), 육방정계 질화붕소(Hexagonal Boron Nitride:h-BN), c-plane 사파이어 웨이퍼 (c-plane sapphire wafer), 황화 아연 (Zinc Sulfide) 및 고분자 기판(polymer substrate)으로 이루어진 군으로부터 선택되는 하나 이상을 포함할 수 있으나, 바람직하게는, 실리콘 카바이드(SiC)일 수 있으며, 더욱 바람직하게는 육방정계(hexagonal) 구조의 실리콘 카바이드일 수 있다.
상기 반도체 기판의 예시에서, 상기 금속 호일은, 알루미늄 호일과 같이 녹는 점이 높으면서 탄소 박막 형성 촉매로는 작용하지 않는 물질 또는 구리 및 니켈 호일처럼 탄소 박막 형성 촉매로도 작용할 수 있는 물질일 수 있다.
상기 반도체 기판의 예시에서, 상기 금속 산화물의 보다 구체적인 예로는, 알루미늄 산화물, 몰리브덴 산화물, 마그네슘 산화물, 인듐 틴 옥사이드 등일 수 있으나 이에 한정되는 것은 아니다.
상기 실리콘 카바이드는 실리콘과 탄소의 화합물로 공유결합과 부분적 이온 결합으로 이루어진 인공화합물로서, 기존에 범용으로 사용되는 실리콘에 비해 에너지 밴드폭이 3배, 항복 전압 특성이 10배, 포화 전자 속도가 2 배, 열전도도 특성이 3배로 높아서 실리콘에 비해 약 8배 높은 전압을 견딜 수 있고, 전류는 100배 정도 흘릴 수 있다.
또한, 상기 실리콘 카바이드는 간접 천이 반도체로서, 단결정 제조 기술이 다른 기판에 비해 간이한 편이며, GaN과 격자 부정합이 적고 열특성이 우수하여 GaN 박막을 성장시키는 기판으로 활용될 수도 있다.
상기 실리콘 카바이드의 결정 구조는 1000 ℃ 내지 2700 ℃ 이상의 영역에 걸쳐 결정 구조가 다른 상이 존재할 수 있으며, 대표적인 안정상으로는 3C(Cubic), 4H(Hexagonal), 6H(Hexagonal), 15R(Rhombohedral) 등이며, 이외에도 200 여종이 넘는 동질 이상형이 존재하지만, 대형의 단결정 성장이 가능한 안정상으로 존재할 수 있는 다형으로서 바람직하게는 4단 육방정계(4H, 4층 육방정계) 구조일 수 있다.
상기 반도체 기판은 서로 다른 1 이상의 물질의 혼합물로 이루어진 단일층일 수도 있고, 서로 다른 2 이상의 물질로 이루어진 개별 층들이 적층된 다층 구조일 수도 있다.
본 발명의 일 실시예에 따를 때, 도펀트(불순물)가 주입된 실리콘 카바이드(SiC) 반도체 영역은, p 타입 반전 영역인 것일 수 있다.
상기 반도체 영역은, 실리콘 카바이드 기판에 용도에 따라 불순물을 주입하여, p 타입, n 타입을 전체적으로 혹은 국소적으로 형성시키는 것을 의미하며, p 타입 반전 또는 n 타입인 것일 수 있다.
본 발명의 일 실시예에는 반도체의 SiC/SiO2 계면 전하 포획 밀도를 감소시키기 위한 제조 방법이다. 상기 전하 포획 밀도의 감소는, 소자의 표면 누설 전류를 감소시켜서 소자 저항을 개선시킬 수 있다.
본 발명의 일 실시예에 따를 때, 상기 불순물은, 질소(N), 인(P), 붕소(B) 및 알루미늄(Al) 중 적어도 하나를 포함하는 것일 수 있다.
상기 p 타입 실리콘 카바이드 반도체 영역은, 실리콘 카바이드 반도체에 불순물인 알루미늄 또는 붕소를 주입한 것일 수 있으며, 상기 n 타입 실리콘 카바이드 반도체 영역은, 불순물로서, 질소 또는 인을 주입한 것일 수 있다.
상기 알루미늄 또는 붕소를 주입한 p 타입 실리콘 카바이드 반도체 영역은, 정공(hole)에 의해 전류가 흐르므로 정공이 메이저 캐리어가 되고, 자유 전자가 마이너 캐리어가 되는 것으로써, 알루미늄 또는 붕소 원자량을 증가시키면 정공이 증가할 수 있다.
상기 불순물은, 고온 이온 임플란터를 활용하여 주입할 수 있으며, 불순물 주입시 불순물 농도와 주변 온도, 주입 에너지는 최종적으로 요구되는 p 타입 반전 영역의 두께와 농도에 맞게 조절할 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 제조 방법의 순서도를 도시하는 도면이다. 도 2는 본 발명의 일실시예에 따라 반도체 기판, 도 3은 본 발명의 일실시예에 따른 반도체 기판 상에 도펀트가 주입된 개념도를 도시하는 도면이다.
도 4는 본 발명의 일실시예에 따라 기능화된 그래핀 나노시트층(402)을 형성한 개념도를 도시하는 도면이다.
도 5는 본 발명의 일실시예에 따라 열처리 공정에 의해 주입된 도펀트가 활성화된 층을 도시하는 도면이다.
도 6은 본 발명의 일실시예에 따라 캡핑 제거 공정이 완료된 상태를 도시하는 도면이다.
이하에서는, 도 1의 순서도 및 도 2 내지 도 6의 개념도를 함께 참조하여 설명한다.
도시된 도면을 참조하면, 에피택셜 층이 형성된 SiC 기판(201) 상에 도펀트(이온) 주입(implant) 공정(S101, 도 2 -> 도 3)이 이루어진다. 도 3을 참조하면, 불순물이 주입 후 활성화 되지 않은 SiC 우물 영역(301)이 도시된다.
n+-SiC를 위한 도펀트로는 질소 또는 인, p-body SiC를 위한 도펀트로는 알루미늄이나 붕소, p+-SiC를 위한 도펀트로는 알루미늄 또는 붕소가 있을 수 있다.
이와 같이 주입된 도펀트 영역(301)의 활성화를 위해서는 비활성 혹은 질소 분위기에서 약 1500 ~ 1800 °C에서 약 30 ~ 60분 정도 열처리(S103 단계)해야 한다.
하지만, 이러한 열처리 공정을 거치고 나면, SiC 표면에서 스텝 번칭을 유발하여 표면 거칠기가 상당히 나빠질 수 있다. 또한 SiC 표면의 스텝에 밀집되어 있는 단글링 본드(dangling bond)가 활성화되어 표면의 규소-규소 결합에 의해서 비정실 실리콘층이 형성되거나, 탄소-탄소 결합에 의해서 탄소 클러스터가 형성된다.
표면에 원하지 않은 규소-규소 결합, 탄소-탄소 결합이나 단글링 본드가 형성되면, 이러한 결합이 전자를 포획하게 된다. 포획된 전자들은 표면에 네거티브 차지를 형성하게 되고, 자유전자들에 쿨롱 힘을 작용하여 산란중심(scattering center)으로 역할하게 되어 결국, 소스로부터 드레인으로 흐르는 전류를 감소시킨다. 즉, 온 저항이 증가한다는 의미이다.
따라서, 본 발명에서는, 캡핑(Capping) 공정을 추가하여, 위와 같이 스텝 번칭으로 인한 표면 거칠기 증가를 최소화 시키도록 제안하는 것이다.
더 나아가, 본 발명은, 상기 단글링 본드에 결합될 수 있는 기능기 구조를 통하여, 단글링 본드의 활성화를 최소화시킬 수 있는 캡핑 공정을 제안한다. 즉, 본 발명에서는 단순하게 산화그래핀 나노시트가 아니라, 산화그래핀의 기능기 농도가 일반적인 경우 보다 더 높게 형성시킨 캡핑층을 도포한다. 이렇게 도포된 캡핑층의 기능기들은, 각각 SiC 표면에 존재하는 단글링 본드와 결합하게 되어, 열처리 동안 발생하는 스텝 번칭과 단글링 본드 활성화를 억제하여 표면 거칠기 향상과 전자 포획을 억제 시킬 수 있다.
상술한 규소-규소 결합, 탄소-탄소 결합 및 단글링 본드의 형성은 결국 표면에 위치하는 원자들이 고온에서 서로 결합하기 때문에 발생한다고 예상해 볼 수 있다. 따라서, 본 발명의 발명가(들)은, 열처리되는 동안 다른 물질을 표면의 원자들과 대체하여(alternatively) 결합시켜 서로 결합되지 않도록 예방하고, 열처리 후 그 결합된 물질들을 제거하고자 하는 것이다.
육방정계 구조의 SiC 기판에서는 이에 정확하게 매칭될 수 있는 구조의 물질로 캡핑할 경우, 가장 효과적으로 표면의 원자들과 결합될 수 있을 것이다. 이를 위하여 본 발명의 일실시예에서는, 이러한 구조로 2차원의 벌집격자(honeycomb lattice) 구조의 물질을 이용하도록 제안하는 것이다. 왜냐하면, 육방정계 구조의 상면과 상기 벌집격자 구조의 물질이 1:1로 매칭될 수 있기 때문이다.
이를 위하여 본 발명의 일실시예에 따른 캡핑 단계는, 상기 도펀트가 주입된 기판 상에 기능화된 그래핀 나노시트를 도포하도록 제안한다.
도 7은 본 발명의 일실시예에 따른 그래핀 나노시트 제조 방법의 순서도를 도시하는 도면이다.
먼저 S701 단계에서 본 발명의 제조 방법은, 질산과 황산을 혼합시킨다. 바람직하게는, 120mL의 질산 (17M)과 황산 (18M)을 1:3 비율로 섞어 혼합시킬 수 있다. 그 후 S702 단계에서 본 발명의 제조 방법은, 상기 혼합물에 초음파처리(ultrasonication)를 수행한다. 이때 상기 초음파 처리는 온도를 약 45°C로 유지하며 약 2시간 동안 진행시킬 수 있다.
이어서 본 발명의 제조 방법은, 초음파처리된 혼합액을 실온에 보관(S703)시킨다. 이때 바람직하게는, 분산액의 색깔이 차콜색상이 될때까지 실온에서 약 4일동안 유지시킬 수 있다.
그후 본 발명의 제조 방법은, 혼합액에 대해 워싱 작업(S704)을 수행할 수 있다. 워싱 작업이란 초순수(DI water)와 함께 원심분리(centrifugation)와 디캔테이션(decantation) 공정을 소정 횟수 반복하여 진행하는 프로세스를 의미한다.
그리고 본 발명의 제조 방법은, 혼합액을 에탄올에 분산(S705)시키고, 분산액을 건조(S706)시킨다. 바람직하게는, 분산액을 약 55 °C에서 약 12시간 동안 건조시킬 수 있다.
본 발명의 제조 방법은, 진회색을 가진 기능화된 산화 그래핀(S706에서 건조된)을 다시 에탄올에 분산(S707) 후 팁 소니케이션(tip-sonication) 공정(S708)을 진행하여 사이즈를 더 작게 만든다.
팁 소니케이션이 적용된 에탄올에 원심분리를 적용한 뒤 상청액을 수집(S709)할 수 있다. 바람직하게 원심분리는, 약 8000 rpm에서 30분간 이루어질 수 있다. 상청액을 수집하고 남은 침전물은 제거시킨다.
수집된 나노시트 형태의 기능화된 그래핀을 디메틸포름아마이드(DMF)에 분산 후 스핀코팅을 통해 표면에 코팅(S710)을 수행할 수 있다.
도 8은 본 발명의 일실시예에 따른 제조 방법에 따라 제조된 기능화된 산화그래핀의 도식도이다.
상술한 도 7의 제조 방법에 의해서 생성된 기능화된 그래핀 나노시트의 산화 기능기 종류는, 수산기(hydroxyl, -OH), 카르복실산(carboxylic acids, -COOH), 에폭시드(epoxides) 중 적어도 하나를 포함할 수 있다. 카르복실 그룹의 밀도가 엣지쪽에서 더 높으며 수산기, 에폭시드의 밀도는 안쪽에서 더 높은 것을 확인할 수 있다.
도 4는 본 발명의 일실시예에 따라 S710 단계의 스핀코팅을 이용하여 캡핑시킨 기능화된 그래핀 나노시트의 캡핑층(402)을 도시한다.
이와 같이 형성된 기능화된 그래핀 나노시트는 벌집격자 구조로 형성되어 1) 공정이 용이하고 비용이 낮으며 2) 육방정계 구조의 SiC 기판 표면의 원자들과 1:1 매칭될 수 있기 때문에, 표면 상태를 상당히 개선시킬 수 있다는 장점이 존재한다.
그 후 상술한 S103 단계의 열처리(annealing) 공정이 이루어질 수 있다. 열처리 공정이 이루어지면, 도 4의 도펀트(불순물)가 활성화 되지 않은 SiC 우물 영역(301)이 도 5의 활성화된 SiC 우물 영역(302)로 바뀔 수 있을 것이다.
다시 도 1로 복귀하여, 열처리가 이루어진 S103 단계 후에 캡핑층(402, 그래핀 나노시트층)을 제거(S104 단계)하여 표면 거칠기가 개선된 SiC 기판을 얻을 수 있다.
S104 단계에서 그래핀 나노시트 제거를 위하여 O2 플라즈마 애싱이 수행될 수 있다.
열처리 과정을 위하여 높은 온도가 유지되더라도 SiC 기판 표면에 원자들은 캡핑 층과 강하게 결합되어 있기 때문에, 표면에 위치한 원자들 서로 간에 결합되지 않을 것이다. 열처리 과정이 끝난 후 캡핑층(402)을 제거할 경우, 표면에 위치한 원자들은 서로 결합되지 않은 상태로 유지될 수 있어 표면에 거칠기가 개선될 수 있는 것이다.
이상으로 본 발명에 따른 SiC MOSFET 제조 방법 및 이를 이용한 SiC MOSFET의 실시예를 실시하였으나 이는 적어도 하나의 실시예로서 설명되는 것이며, 이에 의하여 본 발명의 기술적 사상과 그 구성 및 작용이 제한되지는 아니하는 것으로, 본 발명의 기술적 사상의 범위가 도면 또는 도면을 참조한 설명에 의해 한정／제한되지는 아니하는 것이다. 또한 본 발명에서 제시된 발명의 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로써 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에 의해 사용되어질 수 있을 것인데, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에 의한 수정 또는 변경된 등가 구조는 특허청구범위에서 기술되는 본 발명의 기술적 범위에 구속되는 것으로서, 특허청구범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능한 것이다.

Claims (5)

  1. 반도체 기판에 도펀트(dopant)를 주입(implant)하는 단계;
    상기 도펀트가 주입된 반도체 기판 상에 2차원 벌집격자(honeycomb lattice) 구조의 물질을 캡핑(capping)하는 단계; 및
    상기 캡핑된 반도체 기판을 열처리 하는 단계; 및
    상기 열처리된 반도체 기판 상에서 상기 2차원 벌집격자 구조의 물질을 제거하는 단계를 포함하되,
    상기 2차원 벌집격자 구조의 물질은 기능화된 산화 그래핀 나노시트(functionalized graphene nanosheets)인 것을 특징으로 하는,
    반도체 제조 방법.
  2. 제 1 항에 있어서, 상기 산화 그래핀 나노시트에 부착된 기능기는,
    수산기(hydroxyl, -OH), 카르복실산(carboxylic acids, -COOH) 및 에폭시드(epoxides) 중 적어도 하나를 포함하는,
    반도체 제조 방법.
  3. 제 2 항에 있어서,
    상기 카르복실산의 밀도는 상기 산화 그래핀 나노시트의 엣지쪽에서 더 높고,
    상기 수산기 및 에폭시드의 밀도는 상기 산화 그래핀 나노시트의 안쪽에서 더 높은 것을 특징으로 하는,
    반도체 제조 방법.
  4. 제 1 항에 있어서, 상기 산화 그래핀 나노시트에 부착된 기능기는,
    상기 기판 상에 형성된 단글링 본드와 결합하여 표면 거칠기와 표면 상태 밀도(surface state density)를 감소시키는 것을 특징으로 하는,
    반도체 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체는 실리콘 카바이드 MOSFET(SiC MOSFET)인 것을 특징으로 하는,
    반도체 제조 방법.
KR1020210162761A 2021-11-23 2021-11-23 기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법 Ceased KR20230076967A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210162761A KR20230076967A (ko) 2021-11-23 2021-11-23 기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210162761A KR20230076967A (ko) 2021-11-23 2021-11-23 기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법

Publications (1)

Publication Number Publication Date
KR20230076967A true KR20230076967A (ko) 2023-06-01

Family

ID=86770911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210162761A Ceased KR20230076967A (ko) 2021-11-23 2021-11-23 기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법

Country Status (1)

Country Link
KR (1) KR20230076967A (ko)

Similar Documents

Publication Publication Date Title
JP5771678B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
JP5199072B2 (ja) チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法
CN113196499B (zh) 垂直碳化硅功率mosfet和igbt及其制造方法
JP6168945B2 (ja) 半導体装置およびその製造方法
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6052911B2 (ja) セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するＳｉＣ ＭＯＳＦＥＴの形成
JP2009522823A (ja) 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造
JP5046083B2 (ja) 炭化珪素半導体装置の製造方法
JPWO2016075927A1 (ja) 新規な積層体
US10319819B2 (en) Semiconductor device and method for manufacturing the same
CN111192926B (zh) 氧化镓肖特基二极管及其制备方法
Kimoto et al. Ion implantation technology in SiC for power device applications
JP4957005B2 (ja) 炭化珪素半導体素子の製造方法
CN110869543A (zh) 半导体基板、半导体元件以及半导体基板的制造方法
JP6367434B2 (ja) 半導体装置およびその製造方法
KR20230076967A (ko) 기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법
KR102140112B1 (ko) 이황화몰리브덴을 이용하여 표면 조도가 개선된 반도체를 제조하는 방법 및 그것을 이용하여 제조된 반도체
KR102550957B1 (ko) 이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법
JP3697211B2 (ja) 炭化珪素半導体素子及びその絶縁膜の形成方法
KR102084085B1 (ko) 표면 조도가 개선된 반도체 제조 방법 및 그것을 이용하여 제조된 반도체
JP2020047782A (ja) 半導体装置、インバータ回路、駆動装置、車両、および昇降機
CN116666438B (zh) 一种栅极漏电可调控的GaN功率器件及其制备方法
Niwa et al. Experimental study on various junction termination structures applied to 15 kV 4H-SiC PiN diodes
CN117438315A (zh) 半导体结构及其形成方法
CN117637857A (zh) 一种引入表面正电荷的平面pin二极管及其制备方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20211123

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221117

Patent event code: PE09021S01D

PE0601 Decision on rejection of patent

Patent event date: 20230219

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20221117

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

Patent event date: 20230421

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20221117

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20230421

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20230405

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20230214

PG1501 Laying open of application