KR102550957B1 - 이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법 - Google Patents

이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법 Download PDF

Info

Publication number
KR102550957B1
KR102550957B1 KR1020210162763A KR20210162763A KR102550957B1 KR 102550957 B1 KR102550957 B1 KR 102550957B1 KR 1020210162763 A KR1020210162763 A KR 1020210162763A KR 20210162763 A KR20210162763 A KR 20210162763A KR 102550957 B1 KR102550957 B1 KR 102550957B1
Authority
KR
South Korea
Prior art keywords
semiconductor
present
molybdenum disulfide
sic
dopant
Prior art date
Application number
KR1020210162763A
Other languages
English (en)
Other versions
KR20230076968A (ko
Inventor
김성준
강민재
신훈규
이남석
박영재
성민제
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020210162763A priority Critical patent/KR102550957B1/ko
Publication of KR20230076968A publication Critical patent/KR20230076968A/ko
Application granted granted Critical
Publication of KR102550957B1 publication Critical patent/KR102550957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 제조 공정 중 이온 주입 및 열처리 과정에서 발생할 수 있는 표면 거칠기를 완화시킬 수 있는 반도체 제조 방법 및 이를 이용하여 제조된 반도체에 관한 것이다. 구체적으로 본 발명은, SiC 기판에 도펀트(dopant)를 주입(implant)하는 단계, 상기 도펀트가 주입된 SiC 기판 상에 2차원 벌집격자(honeycomb lattice) 구조의 물질을 캡핑(capping)하는 단계, 및 상기 캡핑된 SiC 기판을 열처리 하는 단계, 및 상기 열처리된 SiC 기판 상에서 상기 2차원 벌집격자 구조의 물질을 제거하는 단계를 포함하되, 상기 벌집격자 구조는 이황화몰리브덴 시트인 것을 특징으로 하는, 반도체 제조 방법에 관한 것이다.

Description

이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법{MANUFACTURING METHOD OF SEMICONDUCTOR WITH REDUCED SURFACE ROUGHNESS USING NANO-SHEET OF MOLYBDENUM DISULPHIDE}
본 발명은 이황화 몰리브덴 나노시트를 이용하여 도펀트를 도핑하는 반도체 제조 공정에서 발생할 수 있는 반도체 표면의 조도(거칠기)를 개선시킬 수 있는 제조 방법에 관한 것이다.
실리콘 카바이드(탄화규소, SiC) 전력 반도체 소자는 재료 고유의 물질적 특성이 우수하여, 고출력, 고효율 전력 변환 소자 분야에 있어서, 기존의 실리콘 등 타 반도체 소자에 비해 탁월한 장점을 갖는 소자로서 각광받고 있다.
실리콘 카바이드 전력 반도체 소자는 기존 실리콘 기반의 전력 반도체 소자에 비해 에너지 밴드 폭이 3배, 항복 전압 특성이 10배, 포화전자 속도가 2배, 열전도도 특성이 3배로 높아서, 고온, 고 전압에서의 소자 안정성이 우수하고 높은 동작 주파수에서의 동작이 가능하여 기존의 전기, 전자 시스템의 신뢰성을 향상시키고 전력 변환 효율을 높이며 시스템을 경량화시킬 수 있다.
실리콘 카바이드를 이용한 반도체 소자는 단일 n 타입 또는 p 타입 실리콘 카바이드 반도체를 활용하기도 하지만, 그 용도에 따라 실리콘 카바이드 반도체에 도펀트(불순물)을 주입하여 p 타입 및 n 타입 영역을 전체적으로 또는 국소화 영역으로 형성한다. 실리콘 카바이드 반도체에 p 타입 SiC 영역을 형성하기 위해서 알루미늄 혹은 붕소를 주입하고 n 타입 SiC 영역을 형성하기 위해서 질소를 주입(implant)하며, 실리콘 카바이드의 경도 때문에 확산 공정이 아닌, 고 전류 이온 주입 공정을 활용해야 한다. 이렇게 주입된 불순물을 활성화하기 위하여 고온(약 1500 ~ 1800 °C)에서 장시간 활성화 열처리(anneal) 공정을 진행하게 되는데, 이 경우 SiC 표면에 스텝 번칭(Step bunching)이 발생하여 표면 조도(거칠기)가 높아지고, 규소-규소 결합, 탄소-탄소 결합, 규소 혹은 탄소의 단글링 본드(dangling bond)가 형성되어 전하를 포획한다.
이와 같이 표면에 형성된 결합들은 자유 전자를 포획하게 되고, 표면에 네거티브 차지(negative charge) 트랩을 형성하게 된다. 이렇게 트랩된 전자들은 자유 전자들을 쿨롱 분산시키는 산란중심 (scattering center)으로 작용하게 된다.
이러한 현상들에 의하여 반도체 계면 특성을 악화시키고, 제조된 반도체 소자의 특성에 바람직하지 않은 영향을 미치게 된다. 거칠기가 나빠진 표면은 누설 전류의 통로가 되어 반도체 소자의 특성을 악화시키는 것이다.
이러한 단점을 보완하기 위해서 현재는 활성화 열처리 공정 후, 질산 알루미 늄(AlN) 또는 경화된 포토 레지스터를 캡층으로 올린 이후, 수산화칼륨(KOH) 또는 산소 플라즈마 건식 에칭을 이용하여 상기 캡층을 제거하는데, 이 때 실리콘 카바이드의 표면에 습식 식각 손상, 플라즈마로 인한 손상이 발생하는 문제점이 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 도펀트 주입 공정 후 열처리 과정에서 발생할 수 있는 반도체 표면 조도를 최소화 시킬 수 있는 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 반도체 기판에 도펀트(dopant)를 주입(implant)하는 단계; 상기 도펀트가 주입된 반도체 기판 상에 2차원 벌집격자(honeycomb lattice) 구조의 물질을 캡핑(capping)하는 단계; 및 상기 캡핑된 반도체 기판을 열처리 하는 단계; 및 상기 열처리된 반도체 기판 상에서 상기 2차원 벌집격자 구조의 물질을 제거하는 단계를 포함하되, 상기 2차원 벌집격자 구조의 물질은 이황화몰리브덴 나노시트인 것을 특징으로 하는, 반도체 제조 방법을 제공한다.
상기 이황화몰리브덴 나노시트는, 팁 소니케이션이 적용될 수 있다.
상기 팁 소니케이션이 적용된 이황화몰리브덴 나노시트의 직경은 20 nm ~ 30 nm일 수 있다.
상기 캡핑하는 단계는, 상기 이황화몰리브덴 나노시트가 분산된 에탄올 솔루션을 스핀코팅으로 코팅할 수 있다.
상기 반도체는 실리콘 카바이드 기반 MOSFET(SiC based MOSFET)일 수 있다.
본 발명에 따른 반도체 제조 방법 및 반도체의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 캡핑층으로 사용되는 이황화몰리브덴(MoS2) 나노시트는 벌집격자 구조로 형성되어 육방정계 구조의 SiC 기판 표면의 원자들과 1:1 매칭될 수 있기 때문에, 열처리 이후에도 표면 상태를 상당히 개선시킬 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 직경의 사이즈가 이황화몰리브덴(MoS2) 나노시트를 캡핑층으로 활용할 경우, 대면적의 이황화몰리브덴 나노시트의 불균일하거나 결함(defect)에 의해서 생길수 있는 캡핑층의 공백을 최소화시킬 수 있다는 장점이 존재한다.
그리고 본 발명의 실시 예들 중 적어도 하나에 의하면, 기판을 이루는 SiC의 격자상수(a: ~3.095 Å)와 MoS2의 격자 상수 특성 (a: ~3.16 Å)이 상당히 유사하여 캡으로 적용하여 후 열처리시 SiC의 표면 원자와 MoS2 의 원자가 1대 1 매칭이 용이하여 더욱 개선된 표면 개질 특성을 유도할 수 있다는 장점이 존재한다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 반도체 제조 방법의 순서도를 도시하는 도면이다.
도 2는 본 발명의 일실시예에 따라 반도체 기판, 도 3은 본 발명의 일실시예에 따른 반도체 기판 상에 도펀트가 주입된 개념도를 도시하는 도면이다.
도 4는 본 발명의 일실시에에 따라 이황화 몰리브덴 층(402)을 형성한 개념도를 도시하는 도면이다.
도 5는 본 발명의 일실시예에 따라 열처리 공정에 의해 주입된 도펀트가 활성화된 층을 도시하는 도면이다.
도 6은 본 발명의 일실시예에 따라 캡핑 제거 공정이 완료된 상태를 도시하는 도면이다.
도 7은 본 발명의 일실시예에 따른 이황화몰리브덴 나노시트 합성 방법의 순서도를 도시하는 도면이다.
도 8은 본 발명의 일실시예에 따른 이황화몰리브덴 나노시트 합성 개념도를 도시하는 도면이다.
도 9는 본 발명의 일실시예에 따라, 팁 소니케이션을 수행하기 전과 후에 이황화몰리브덴 나노시트의 크기를 비교하는 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
반도체 기판은 기판 상부에 형성될 반도체 영역과 실질적으로 반응하지 않으면서, 고온 하에 노출되어도 변형, 열화 등이 일어나지 않는 물질을 포함할 수 있으며, 통상적인 반도체 공정에서 사용되는 기판으로서, 예를 들어, 실리콘, 실리콘 산화물 (예: SiO2), 실리콘 질화물 (예: SiN), 실리콘 카바이드(SiC), 질화 반도체 (예: GaN), 금속 호일(metal foil, 예를 들면, 구리 호일, 알루미늄 호일, 니켈 호일, 팔라디움 호일, 스테인레스 스틸(stainless steel) 등), 금속 산화물, HOPG(Highly Ordered Pyrolytic Graphite), 헥사고날 보론 나이트라이드(Hexagonal Boron Nitride:h-BN), c-plane 사파이어 웨이퍼 (c-plane sapphire wafer), ZnS (Zinc Sulfide) 및 고분자 기판(polymer substrate)으로 이루어진 군으로부터 선택되는 하나 이상을 포함할 수 있으나, 바람직하게는, 실리콘 카바이드(SiC)일 수 있으며, 더욱 바람직하게는 육방정계(hexagonal) 구조의 실리콘 카바이드일 수 있다.
상기 반도체 기판의 예시에서, 상기 금속 호일은, 알루미늄 호일과 같이 녹는 점이 높으면서 탄소 박막을 형성촉매로는 작용하지 않는 물질 또는 구리 및 니켈 호일처럼 탄소 박막 형성 촉매로도 작용할 수 있는 물질일 수 있다.
상기 반도체 기판의 예시에서, 상기 금속 산화물의 보다 구체적인 예로는, 알루미늄 산화물, 몰리브덴 산화물, 마그네슘 산화물, 인듐 틴 옥사이드 등일 수 있으나 이에 한정되는 것은 아니다.
상기 실리콘 카바이드는 실리콘과 탄소의 화합물로 공유결합과 부분적 이온 결합으로 이루어진 인공화합물로서, 기존에 범용으로 사용되는 실리콘에 비해 에너지 밴드폭이 3배, 항복 전압 특성이 10배, 포화 전자 속도가 2 배, 열전도도 특성이 3배로 높아서 실리콘에 비해 약 8배 높은 전압을 견딜 수 있고, 전류는 100배 정도 흘릴 수 있다.
또한, 상기 실리콘 카바이드는 간접 천이 반도체로서, 단결정 제조 기술이 다른 기판에 비해 간이한 편이며, GaN과 격자 부정합이 적고 열특성이 우수하여 GaN 박막을 성장시키는 기판으로 활용될 수도 있다.
상기 실리콘 카바이드의 결정 구조는 1000 ℃ 내지 2700 ℃ 이상의 영역에 걸쳐 결정 구조가 다른 상이 존재할 수 있으며, 대표적인 안정상으로는 3C(Cubic), 4H(Hexagonal), 6H(Hexagonal), 15R(Rhombohedral) 등이며, 이외에도 200 여종이 넘는 동질 이상형이 존재하지만, 대형의 단결정 성장이 가능한 안정상으로 존재할 수 있는 다형으로서 바람직하게는 4단 육방정계(4H, 4층 육방정계) 구조일 수 있다.
상기 반도체 기판은 서로 다른 1 이상의 물질의 혼합물로 이루어진 단일층일 수도 있고, 서로 다른 2 이상의 물질로 이루어진 개별 층들이 적층된 다층 구조일 수도 있다.
본 발명의 일 실시예에 따를 때, 도펀트(불순물)가 주입된 실리콘 카바이드(SiC) 반도체 영역은, p 타입 반전 영역인 것일 수 있다.
상기 반도체 영역은, 실리콘 카바이드 기판에 용도에 따라 불순물을 주입하여, p 타입, n 타입을 전체적으로 혹은 국소적으로 형성시키는 것을 의미하며, p 타입 반전 또는 n 타입인 것일 수 있다.
본 발명의 일 실시예에는 반도체의 SiC/SiO2 계면 전하 포획 밀도를 감소시키기 위한 제조 방법이다. 상기 전하 포획 밀도의 감소는, 소자의 표면 누설 전류를 감소시켜서 소자 저항을 개선시킬 수 있다.
본 발명의 일 실시예에 따를 때, 상기 불순물은, 질소(N), 인(P), 붕소(B) 및 알루미늄(Al) 중 적어도 하나를 포함하는 것일 수 있다.
상기 p 타입 실리콘 카바이드 반도체 영역은, 실리콘 카바이드 반도체에 불순물인 알루미늄 또는 붕소를 주입한 것일 수 있으며, 상기 n 타입 실리콘 카바이드 반도체 영역은, 불순물로서, 질소 또는 인을 주입한 것일 수 있다.
상기 알루미늄 또는 붕소를 주입한 p 타입 실리콘 카바이드 반도체 영역은, 정공(hole)에 의해 전류가 흐르므로 정공이 메이저 캐리어가 되고, 자유 전자가 마이너 캐리어가 되는 것으로써, 알루미늄 또는 붕소의 양을 증가시키면 정공이 증가할 수 있다.
상기 불순물은, 고온 이온 임플란터를 활용하여 주입할 수 있으며, 불순물 주입시 불순물 농도와 주변 온도, 주입 에너지는 최종적으로 요구되는 p 타입 반전 영역의 두께와 농도에 맞게 조절할 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 제조 방법의 순서도를 도시하는 도면이다. 도 2는 본 발명의 일실시예에 따라 반도체 기판, 도 3은 본 발명의 일실시예에 따른 반도체 기판 상에 도펀트가 주입된 개념도를 도시하는 도면이다.
도 4는 본 발명의 일실시에에 따라 이황화 몰리브덴 층(402)을 형성한 개념도를 도시하는 도면이다.
도 5는 본 발명의 일실시예에 따라 열처리 공정에 의해 주입된 도펀트가 활성화된 층을 도시하는 도면이다.
도 6은 본 발명의 일실시예에 따라 캡핑 제거 공정이 완료된 상태를 도시하는 도면이다.
이하에서는, 도 1의 순서도 및 도 2 내지 도 6의 개념도를 함께 참조하여 설명한다.
도시된 도면을 참조하면, 에피택셜 층이 형성된 SiC 기판(201) 상에 도펀트(이온) 주입(implant) 공정(S101, 도 2 -> 도 3)이 이루어진다. 도 3을 참조하면, 불순물이 주입 후 활성화 되지 않은 SiC 우물 영역(301)이 도시된다.
n+-SiC를 위한 도펀트로는 질소 또는 인, p-body SiC를 위한 도펀트로는 알루미늄이나 붕소, p+-SiC를 위한 도펀트로는 알루미늄또는 붕소가 있을 수 있다.
이와 같이 주입된 도펀트 영역(301)의 활성화를 위해서는 비활성 혹은 질소 분위기에서 약 1500 ~ 1800 °C에서 약 30 ~ 60분 정도 열처리(S103 단계)해야 한다.
하지만, 이러한 열처리 공정을 거치고 나면, SiC 표면에서 스텝 번칭을 유발하여 표면 거칠기가 상당히 나빠질 수 있다. 또한 SiC 표면의 스텝에 밀집되어 있는 단글링 본드(dangling bond)가 활성화되어 표면의 규소-규소 결합에 의해서 비정실 실리콘층이 형성되거나, 탄소-탄소 결합에 의해서 탄소 클러스터가 형성된다.
표면에 원하지 않은 규소-규소 결합, 탄소-탄소 결합이나 단글링 본드가 형성되면, 이러한 결합이 전자를 포획하게 된다. 포획된 전자들은 표면에 네거티브 차지를 형성하게 되고, 자유전자들에 쿨롱 힘을 작용하여 산란중심(scattering center)으로 역할하게 되어 결국, 소스로부터 드레인으로 흐르는 전류를 감소시킨다. 즉, 온 저항이 증가한다는 의미이다.
따라서, 본 발명에서는, S103 단계의 열처리를 하기 전에 S102 단계의 캡핑(Capping) 공정을 추가하여, 위와 같이 스텝 번칭으로 인한 표면 거칠기 증가를 최소화시키도록 제안하는 것이다.
상술한 규소-규소 결합, 탄소-탄소 결합 및 단글링 본드의 형성은 결국 표면에 위치하는 원자들이 고온에서 서로 결합하기 때문에 발생한다고 예상해 볼 수 있다. 따라서, 본 발명의 발명가(들)은, 열처리 되는 동안 다른 물질을 표면의 원자들과 대체하여(alternatively) 결합시켜 서로 결합되지 않도록 예방하고, 열처리 후 그 결합된 물질들을 제거하고자 하는 것이다.
육방정계 구조의 SiC 기판에서는 이에 정확하게 매칭될 수 있는 구조의 물질로 캡핑할 경우, 가장 효과적으로 표면의 원자들과 결합될 수 있을 것이다. 이를 위하여 본 발명의 일실시예에서는, 이러한 구조로 2차원의 벌집격자(honeycomb lattice) 구조의 물질을 이용하도록 제안하는 것이다. 왜냐하면, 육방정계 구조의 상면과 상기 벌집격자 구조의 물질이 1:1로 매칭될 수 있기 때문이다.
이를 위하여 본 발명의 일실시예에 따른 캡핑 단계는, 상기 도펀트가 주입된 기판 상에 이황화몰리브덴(MoS2) 나노시트를 합성하도록 제안한다.
일반적으로 이황화몰리브덴(MoS2) 나노시트를 합성하기 위해, 화학 기상 증착법, 화학적 박리법이나 화학 용매 박리법을 적용한다.
화학 기상 증착법(Bottom-up)은, MoCl5(전이금속 클로라이드) 혹은 MoO3(전이금속 산화물)을 기반으로 황 파우더와 함께 고온에서 가열하여 합성시킨다.
화학적 박리법은, Li 이온 층을 삽입(intercalation)하는 방식에 의한 합성 방법이다.
이와 같은 일반적인 합성 방법에 의해서는, 합성 조건이 상당히 까다롭거나 대면적에 어려운 단점이 존재한다.
화학용매 박리법은 위 두 가지 방법을 개선한 방법으로서, 오일상의 화학용매를 이용한 두 단계의 열적 분해 박리법, 원심분리와 초음파 분산으로 디칼코제나이드 생성한다. 한 겹 혹은 여러 겹의 전이금속 디칼코제나이드 대량생산 가능하다는 장점이 있으나, 낮은 수율, 비효율적인 전사 방법이나 높은 생산 단가 등의 단점이 존재한다.
따라서, 본 발명에서는 아래와 같이 합성 방법을 개선시켜 적용할 수 있도록 제안한다.
도 7은 본 발명의 일실시예에 따른 이황화몰리브덴 나노시트 합성 방법의 순서도를 도시하는 도면이다. 도 8은 본 발명의 일실시예에 따른 이황화몰리브덴 나노시트 합성 개념도를 도시하는 도면이다.
도 7 및 도 8을 함께 참조하여 설명한다.
먼저 S801 단계에서 본 발명에 따른 합성 방법은 이황화몰리브덴 나노시트를 에탄올에 분산시킨다. 도 8 (a)의 예시에서와 같이 2g의 이황화몰리브덴 나노시트를 1L의 에탄올에 분산시킬 수 있다.
그리고 본 발명에 따른 합성 방법은 에탄올에 분산된 이황화몰리브덴 나노시트 솔루션에 팁 소니케이션 처리(S802)를 수행할 수 있다(도 8 (b)). 울트라 소니케이션은 배스 외부에 오슐레이터 건이 진동을 일으켜서 분산이나 전구체를 녹여주는 반면, 팁소니케이션은 오슐레이터 혼이 직접 용매에 담겨서 더 높은 프리퀀시로 진동을 일으켜 전해지는 파워가 더 크기 때문에 기계적 박리에 유리하다. 본 발명에서는 전처리 과정으로 울트라 소니케이션을 수행한 후, 분산된 용액을 팁 소니케이션 처리를 통해 MoS2 시트를 더 작은 나노 사이즈로 박리할 수 있다.
이어서 S803 단계에서 본 발명에 따른 합성 방법은 팁 소니케이션 처리된 이황화몰리브덴 나노시트 솔루션에 원심분리를 수행한다. 도 8 (c)에 도시된 예시에서 S803 단계는, 약 8000 rpm에서 약 30분간 원심분리를 수행한다.
특히, 상술한 방법에 의해서 생성된 이황화몰리브덴 나노시트는, 직경이 약 20 ~ 30nm의 균일한 사이즈로 획득될 수 있다는 장점이 존재한다. 이렇게 사이즈가 작고 균일하게 획득되는 이황화몰리브덴 나노시트는, 인접한 시트와 간격이 촘촘하게 형성될 수 있다. 이에 따라, 대면적 이황화몰리브덴 나노시트에서 발생되는 다양한 결함(defect), 불균형 및 불균일로 인하여 일부 커버리지에 공백이 생기게 되는 문제를 최소화 시킬 수 있다는 장점이 존재한다.
S804 단계에서 본 발명에 따른 합성 방법은, 원심분리가 이루어지고 난 솔루션에 상청액(표면에 뜨는 물질)을 수집하고 침전물은 제거한다. 이와 같이 원심분리 후 얻게 되는 최초 이황화몰리브덴 나노시트 농도는 약 100 ± 2.7 mg/L 정도이다.
S805 단계에서 본 발명에 따른 합성 방법은, 상기 상청액을 에탄올에 희석시킨다. 예를 들어, 0.2 mL 의 이황화몰리브덴 나노시트 상청액을 1 mL의 에탄올에 희석시킬 수 있다.
마지막으로, S806 단계에서 본 발명에 따른 합성 방법은, 에탄올에 희석된 이황화몰리브덴 나노시트 상청액을 이용하여 스핀코팅을 S102 단계의 캡핑 공정을 수행할 수 있다.
도 4는 본 발명의 일실시예에 따라 S806 단계의 스핀코팅을 이용하여 캡핑시킨 이황화몰리브덴(MoS2)의 캡핑층(402)을 도시한다.
이와 같이 형성된 이황화몰리브덴(MoS2) 나노시트는 벌집격자 구조로 형성되어 1) 공정이 용이하고 비용이 낮으며 2) 육방정계 구조의 SiC 기판 표면의 원자들과 1:1 매칭될 수 있기 때문에, 표면 상태를 상당히 개선시킬 수 있다는 장점이 존재한다.
더 나아가, 기판을 이루는 SiC의 격자상수(a: ~3.095 Å)와 MoS2의 격자 상수 특성 (a: ~3.16 Å)이 상당히 유사하여 캡으로 적용하여 후 열처리시 SiC의 표면 원자와 MoS2 의 원자가 1대 1 매칭이 용의하여 더욱 개선된 표면 개질 특성을 유도할 수 있다는 장점이 존재한다.
그 후 상술한 S103 단계의 열처리(annealing) 공정이 이루어질 수 있다. 열처리 공정이 이루어지면, 도 4의 도펀트(불순물)가 활성화 되지 않은 SiC 우물 영역(301)이 도 5의 활성화된 SiC 우물 영역(302)로 바뀔 수 있을 것이다.
다시 도 1로 복귀하여, 열처리가 이루어진 S103 단계 후에 캡핑층(402, 이황화몰리브덴(MoS2) 층)을 제거(S104 단계)하여 표면 거칠기가 개선된 SiC 기판을 얻을 수 있다. 더 나아가 본 발명의 일실시예에 따른 S104 단계는, 피라냐(Piranha) 세정이나 아쿠아 레기아(왕수, aqua regia, 진한 염산(HCl)과 진한 질산 (HNO3)을 3:1로 섞은 용액)를 이용하여 상기 캡핑층(402)을 제거시키도록 제안한다. 본 발명에서는, S104 단계에서 피라냐 세정을 이용하도록 제안한다. 왜냐하면 아쿠아 레기아 세정 방식을 이용하는 경우에는, SiC 기판에 손상(damage)을 줄 가능성이 존재하기 때문이다. 피라냐 세정을 위하여 먼저 황산(H2SO4)와 과산화수소(H2O2)를 4:1의 비율로 혼합한 뒤 약 120°C 정도로 끓이고 약 10분 정도 담근다. 그 후 초순수를 이용하여 약 10분 정도 세정 작업을 수행하여 피라냐 세정 용액을 세척해낸다.
도 9는 본 발명의 일실시예에 따라, 팁 소니케이션을 수행하기 전과 후에 이황화몰리브덴 나노시트의 크기를 비교하는 도면이다.
ㅇ
열처리 과정을 위하여 높은 온도가 유지되더라도 SiC 기판 표면에 원자들은 캡핑 층과 강하게 결합되어 있기 때문에, 표면에 위치한 원자들 서로 간에 결합되지 않을 것이다. 열처리 과정이 끝난 후 캡핑층(402)을 제거할 경우, 표면에 위치한 원자들은 서로 결합되지 않은 상태로 유지될 수 있어 표면에 거칠기가 개선될 수 있는 것이다.
이상으로 본 발명에 따른 SiC MOSFET 제조 방법 및 이를 이용한 SiC MOSFET의 실시예를 실시하였으나 이는 적어도 하나의 실시예로서 설명되는 것이며, 이에 의하여 본 발명의 기술적 사상과 그 구성 및 작용이 제한되지는 아니하는 것으로, 본 발명의 기술적 사상의 범위가 도면 또는 도면을 참조한 설명에 의해 한정／제한되지는 아니하는 것이다. 또한 본 발명에서 제시된 발명의 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로써 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에 의해 사용되어질 수 있을 것인데, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에 의한 수정 또는 변경된 등가 구조는 특허청구범위에서 기술되는 본 발명의 기술적 범위에 구속되는 것으로서, 특허청구범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능한 것이다.

Claims (5)

  1. 반도체 기판에 도펀트(dopant)를 주입(implant)하는 단계;
    상기 도펀트가 주입된 반도체 기판 상에 2차원 벌집격자(honeycomb lattice) 구조의 물질을 캡핑(capping)하는 단계; 및
    상기 캡핑된 반도체 기판을 열처리 하는 단계; 및
    상기 열처리된 반도체 기판 상에서 상기 2차원 벌집격자 구조의 물질을 제거하는 단계를 포함하되,
    상기 2차원 벌집격자 구조의 물질은 이황화몰리브덴 나노시트이고,
    상기 이황화몰리브덴 나노시트는, 팁 소니케이션이 적용된 것을 특징으로 하는,
    반도체 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 팁 소니케이션이 적용된 이황화몰리브덴 나노시트의 직경은 20nm ~ 30nm인 것을 특징으로 하는,
    반도체 제조 방법.
  4. 제 1 항에 있어서, 상기 캡핑하는 단계는,
    상기 이황화몰리브덴 나노시트가 분산된 에탄올 솔루션을 스핀코팅으로 코팅하는 것을 특징으로 하는,
    반도체 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체는 실리콘 카바이드 MOSFET(SiC MOSFET)인 것을 특징으로 하는,
    반도체 제조 방법.
KR1020210162763A 2021-11-23 2021-11-23 이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법 KR102550957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210162763A KR102550957B1 (ko) 2021-11-23 2021-11-23 이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210162763A KR102550957B1 (ko) 2021-11-23 2021-11-23 이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20230076968A KR20230076968A (ko) 2023-06-01
KR102550957B1 true KR102550957B1 (ko) 2023-07-04

Family

ID=86770799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210162763A KR102550957B1 (ko) 2021-11-23 2021-11-23 이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102550957B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140112B1 (ko) * 2018-12-19 2020-08-03 포항공과대학교 산학협력단 이황화몰리브덴을 이용하여 표면 조도가 개선된 반도체를 제조하는 방법 및 그것을 이용하여 제조된 반도체

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101863084B1 (ko) * 2018-04-03 2018-05-31 성균관대학교산학협력단 레이저를 이용한 금속 칼코게나이드 박막의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140112B1 (ko) * 2018-12-19 2020-08-03 포항공과대학교 산학협력단 이황화몰리브덴을 이용하여 표면 조도가 개선된 반도체를 제조하는 방법 및 그것을 이용하여 제조된 반도체

Also Published As

Publication number Publication date
KR20230076968A (ko) 2023-06-01

Similar Documents

Publication Publication Date Title
He et al. Recent advances in GaN‐based power HEMT devices
JP5777455B2 (ja) 半導体装置および半導体装置の製造方法
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
KR101800852B1 (ko) 반도체 장치
JP2015062248A (ja) 半導体装置
CN113196499B (zh) 垂直碳化硅功率mosfet和igbt及其制造方法
CN101252088A (zh) 一种新型增强型A1GaN/GaN HEMT器件的实现方法
US20090321746A1 (en) Silicon carbide semiconductor device and method for producing the same
JP6218062B2 (ja) 電力素子、電力制御機器、電力素子の製造方法
JP2020109792A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN111192926A (zh) 氧化镓肖特基二极管及其制备方法
JP6732821B2 (ja) 半導体装置の製造方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN105575814B (zh) 鳍式场效应晶体管及其形成方法
KR102140112B1 (ko) 이황화몰리브덴을 이용하여 표면 조도가 개선된 반도체를 제조하는 방법 및 그것을 이용하여 제조된 반도체
KR102550957B1 (ko) 이황화몰리브덴 나노시트를 이용하여 표면 조도가 개선된 반도체를 제조하는 방법
JP2008182070A (ja) 酸化珪素層の形成方法
KR102037589B1 (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
KR102084085B1 (ko) 표면 조도가 개선된 반도체 제조 방법 및 그것을 이용하여 제조된 반도체
KR20230076967A (ko) 기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법
CN110854062B (zh) 氧化镓半导体结构、mosfet器件及制备方法
KR102396072B1 (ko) GaN계 전자 소자의 오믹 접촉 형성 방법 및 이에 따라 제조된 GaN계 전자 소자의 오믹 접촉
JP2003209251A (ja) 炭化珪素半導体素子及びその絶縁膜の形成方法
WO2024060083A1 (zh) 半导体器件及其制备方法、电子设备
JP7072148B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant