KR20230072573A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230072573A
KR20230072573A KR1020210158739A KR20210158739A KR20230072573A KR 20230072573 A KR20230072573 A KR 20230072573A KR 1020210158739 A KR1020210158739 A KR 1020210158739A KR 20210158739 A KR20210158739 A KR 20210158739A KR 20230072573 A KR20230072573 A KR 20230072573A
Authority
KR
South Korea
Prior art keywords
conductive layer
thickness
insulating film
layer
insulating layer
Prior art date
Application number
KR1020210158739A
Other languages
English (en)
Inventor
정은애
김은혜
방기호
최원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210158739A priority Critical patent/KR20230072573A/ko
Priority to US17/870,921 priority patent/US20230154934A1/en
Priority to CN202211443062.0A priority patent/CN116137789A/zh
Publication of KR20230072573A publication Critical patent/KR20230072573A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer

Abstract

일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 비표시 영역에 위치하는 복수개의 패드, 상기 패드의 일부 영역과 중첩하는 절연막을 포함하고, 상기 패드는 상기 절연막과 중첩하는 중첩 영역 및 상기 절연막과 중첩하지 않는 미중첩 영역을 포함하고, 상기 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하고, 상기 절연막의 제2 부분은 상기 패드의 미중첩 영역과 상기 절연막의 제1 부분 사이에 위치한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것으로서, 보다 구체적으로 패드부의 단차를 최소화한 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 화소를 포함하는 표시 패널을 포함한다. 표시 패널에는 화소 외에도, 회로, 화소와 회로를 제어하는데 사용되는 신호를 입력하기 위한 패드가 형성되어 있고, 패드에 연결되어 신호를 전달하는 신호선이 형성되어 있다.
패드는 화소와 동일 공정에서 형성될 수 있으며, 화소와 유사한 적층 구조를 가질 수 있다.
실시예들은 패드부의 단차를 최소화한 표시 장치를 제공하기 위한 것이다.
본 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 비표시 영역에 위치하는 복수개의 패드, 상기 패드의 일부 영역과 중첩하는 절연막을 포함하고, 상기 패드는 상기 절연막과 중첩하는 중첩 영역 및 상기 절연막과 중첩하지 않는 미중첩 영역을 포함하고, 상기 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하고, 상기 절연막의 제2 부분은 상기 패드의 미중첩 영역과 상기 절연막의 제1 부분 사이에 위치한다.
상기 제2 부분의 길이는 20 ㎛ 내지 100 ㎛일 수 있다.
상기 제2 부분의 두께는 상기 제1 부분의 두께의 30% 내지 50%일 수 있다.
상기 패드는 제1 도전층, 제2 도전층 및 제3 도전층을 포함하고, 상기 절연막은 제1 도전층과 제2 도전층 사이에 위치하는 제1 절연막, 상기 제2 도전층과 상기 제3 도전층 사이에 위치하는 제2 절연막, 상기 제3 도전층 위에 위치하는 제3 절연막을 포함한다.
상기 제2 절연막의 단부가 상기 제1 절연막의 단부보다 상기 패드의 미중첩 영역에 가까이 위치할 수 있다.
상기 제3 절연막의 단부가 상기 제2 절연막의 단부보다 상기 패드의 미중첩 영역에 가까이 위치할 수 있다.
상기 제1 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함할 수 있다.
상기 제2 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함할 수 있다.
상기 제3 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함할 수 있다.
상기 표시 영역은 제1 데이터 도전층, 제2 데이터 도전층 및 데이터 도전층을 포함하고, 상기 패드의 제1 도전층은 상기 표시 영역의 제1 데이터 도전층과 동일 층에 위치하고, 상기 패드의 제2 도전층은 상기 표시 영역의 제2 데이터 도전층과 동일 층에 위치하고, 상기 패드의 제3 도전층은 상기 표시 영역의 제3 데이터 도전층과 동일 층에 위치할 수 있다.
상기 제1 데이터 도전층 및 상기 제2 데이터 도전층은 상기 제1 절연막의 개구에서 서로 접하고, 상기 제2 데이터 도전층 및 상기 제3 데이터 도전층은 상기 제2 절연막의 개구에서 서로 접할 수 있다.
상기 제1 데이터 도전층은 상기 표시 영역과 연결되어 있고, 상기 패드의 미중첩 영역에서 상기 제3 데이터 도전층이 노출될 수 있다.
상기 절연막은 상기 제2 두께보다 얇은 제3 두께를 갖는 제3 부분을 더 포함하고, 상기 절연막의 제3 부분은 상기 패드의 미중첩 영역과 상기 절연막의 제2 부분 사이에 위치할 수 있다.
상기 이웃하는 패드 사이에서 상기 제1 절연막이 제거된 제1 홈을 포함할 수 있다.
상기 제1 홈의 폭은 20 ㎛ 내지 100 ㎛일 수 있다.
상기 이웃하는 패드 사이에서 상기 제2 절연막이 제거된 제2 홈을 포함하고, 상기 제1 홈의 측면은 상기 제2 절연막에 의해 커버될 수 있다.
상기 제2 홈의 폭은 상기 제1 홈의 폭보다 작을 수 있다.
상기 제2 홈의 측면은 상기 제3 절연막에 의해 커버될 수 있다.
상기 제1 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하고, 상기 제2 부분은 상기 제1 부분과 상기 제1 홈 사이에 위치할 수 있다.
상기 제2 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하고, 상기 제2 부분은 상기 제1 부분과 상기 제2 홈 사이에 위치할 수 있다.
실시예들에 따르면, 패드부의 단차를 최소화한 표시 장치를 제공한다.
도 1은 일 실시예에 따른 표시 장치의 평면을 간략하게 도시한 것이다.
도 2는 패드 영역의 패드를 도시한 것이다.
도 3은 도 2의 III-III' 선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 6은 절연막이 다층인 구조에서 잔막이 발생하는 과정을 도시한 것이다.
도 7은 본 실시예에 따른 표시 장치의 절연막의 가장자리를 도시한 것이다.
도 8은 도 2의 도면에 대하여 제1 절연막, 제2 절연막 및 제3 절연막을 같이 도시한 것이다.
도 9는 도 8을 IX-I X'선을 따라 잘라 도시한 단면도이다.
도 10은 도 8을 X-X'선을 따라 잘라 도시한 단면도이다.
도 11은 다른 실시예에 대하여 도 9과 동일한 단면을 도시한 것이다.
도 12는 다른 실시예에 대하여 도 9과 동일한 단면을 도시한 것이다.
도 13은 다른 실시예에 대하여 도 9과 동일한 단면을 도시한 것이다.
도 14는 다른 실시예에 대하여 도 9과 동일한 단면을 도시한 것이다.
도 15는 다른 실시예에 대하여 도 10과 동일한 단면을 도시한 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면 이하에서 본 발명의 일 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면을 간략하게 도시한 것이다. 도 1을 참고로 하면 본 실시예에 따른 표시 장치는 화상을 표시하는 표시 패널(100), 표시 패널(100)에 연결되는 인쇄 회로 필름(300) 및 인쇄 회로 필름(300)에 연결된 메인 회로 보드(500)를 포함할 수 있다.
표시 패널(100)은 복수의 화소 영역을 포함하는 표시 영역(DA), 표시 영역(DA)의 주변에 배치된 비표시 영역(NA)을 포함한다. 표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 영역(DA)은 단변과 장변을 가질 수 있다. 표시 영역(DA)의 단변은 제2 방향(DR2)으로 연장된 변일 수 있다. 표시 영역(DA)의 장변은 제1 방향(DR1)으로 연장된 변일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다. 비표시 영역(NA)은 표시 영역(DA)의 양 단변 및 양 장변에 인접 배치될 수 있다. 이 경우, 표시 영역(DA)의 모든 변을 둘러싸고, 표시 영역(DA)의 테두리를 구성할 수 있다. 다만, 이에 제한되지 않고 비표시 영역(NA)은 표시 영역(DA)의 양 단변 또는 양 장변에만 인접 배치될 수도 있다.
표시 패널(100)의 비표시 영역(NA)은 패드 영역(PA)을 포함한다. 패드 영역(PA)은 표시 영역(DA)의 일측 단변 주변에 배치될 수 있지만, 이에 제한되지 않고 표시 영역(DA)의 양 단변 주변에 배치되거나 표시 영역(DA)의 양 단변 및 양 장변 주변에 배치될 수 있다.
표시 패널(100)의 각각의 화소(PX)는 복수개의 트랜지스터 및 이와 연결된 발광 소자를 포함할 수 있다. 각각의 화소(PX)는 반도체층 및 복수개의 도전층, 상기 도전층 사이에 위치하는 절연층을 포함할 수 있고, 이러한 도전층에 의해 신호가 인가되어 화소(PX)가 동작할 수 있다.
이때 화소(PX)는 3개의 데이터 도전층을 포함할 수 있다. 이렇게 3개의 데이터 도전층을 포함하는 화소(PX)는 1개 또는 2개의 데이터 도전층을 포함하는 화소에 비하여 발열을 감소시킬 수 있고, 화소(PX)의 배선 설계시 자유도를 높일 수 있으며, 화소(PX)를 더 작게 형성할 수 있다.
도 2는 패드 영역(PA)을 도시한 것이다. 패드 영역(PA)에는 복수개의 패드(PD)가 위치한다. 이때 패드(PD)는 3개의 데이터 도전층을 포함할 수 있다.
도 2를 참고로 하면 각각의 패드(PD)는 제1 데이터 도전층(SD1), 제2 데이터 도전층(SD2), 제3 데이터 도전층(SD3)을 포함할 수 있다. 이렇게 패드(PD)가 제1 데이터 도전층(SD1), 제2 데이터 도전층(SD2), 제3 데이터 도전층(SD3)의 다층 구조로 형성되는 경우, 패드(PD)의 두께가 두꺼워지는 것과 동일한 효과가 있으며 패드(PD)의 저항을 낮출 수 있다. 패드(PD)의 제1 데이터 도전층(SD1)은 표시 영역(DA)으로 연장되어 표시 영역(DA)의 화소(PX)와 연결되어 있을 수 있다. 제3 데이터 도전층(SD3) 상부에서 절연막이 제거되어 제3 데이터 도전층(SD3)이 인쇄 회로 필름(300)과 직접 접촉할 수 있다.
도 3은 도 2의 III-III' 선을 따라 잘라 도시한 단면도이다. 도 3을 참고로 하면, 기판(SUB) 위에 패드(PD)를 구성하는 각각의 제1 데이터 도전층(SD1), 제2 데이터 도전층(SD2) 및 제3 데이터 도전층(SD3) 사이에 절연막(VIA)이 위치한다. 절연막(VIA)은 제1 절연막(VIA1), 제2 절연막(VIA2) 및 제3 절연막(VIA3)을 포함할 수 있다.
구체적으로, 제1 데이터 도전층(SD1)과 제2 데이터 도전층(SD2) 사이에 제1 절연막(VIA1)이 위치하고 제2 데이터 도전층(SD2)과 제3 데이터 도전층(SD3) 사이에 제2 절연막(VIA2)이 위치할 수 있다. 또한, 제3 데이터 도전층(SD3) 위에 제3 절연막(VIA3)이 위치할 수 있다. 제1 절연막(VIA1)에 형성된 개구를 통해 제1 데이터 도전층(SD1) 및 제2 데이터 도전층(SD2)이 접하고, 제2 절연막(VIA2)에 형성된 개구를 통해 제2 데이터 도전층(SD2) 및 제3 데이터 도전층(SD3)이 접할 수 있다.
패드(PD)는 인쇄 회로 필름(300)과 접촉하여 연결되는 부분이기 때문에, 연결 부분에서 패드(PD)의 절연막(VIA)은 제거되어야 한다. 본 실시예에 따른 표시 장치는 3개의 데이터 도전층을 포함하고 이에 따라 절연막(VIA)도 삼층 구조인바 절연막(VIA)의 단차가 높고, 절연막(VIA)이 제거되는 가장자리 영역에서 잔막이 발생할 수 있다.
도 4 내지 도 6은 절연막(VIA)이 다층인 구조에서 잔막이 발생하는 과정을 도시한 것이다. 도 4에 도시된 바와 같이 제1 절연막(VIA1), 제2 절연막(VIA2) 및 제3 절연막(VIA3)이 순차적으로 적층된 구조에서 제1 절연막(VIA1)이 가장 내측에 위치하고, 제2 절연막(VIA2)이 제1 절연막(VIA1)을 덮으면서 위치하고 있다. 다음 제3 절연막(VIA3)이 제2 절연막(VIA2)을 덮으면서 위치한다.
제3 절연막(VIA3) 위에는 제1 전극 도전층(190)이 위치한다. 이는 표시 영역(DA)의 화소(PX)의 제1 전극(미도시) 형성시 제1 전극 도전층(190)을 표시 영역(DA) 및 비표시 영역(NA)에 고르게 형성한 후, 패터닝을 통해 제1 전극(미도시)을 형성하기 때문이다.
따라서 도 4에 도시된 바와 같이 제1 전극 도전층(190) 위에 포토 레지스트(PR)가 위치한다. 이때 도 4에 도시된 바와 같이 절연막(VIA)이 3층 구조 로 두껍기 때문에 단차가 발생한다. 이러한 단차 영역에서 포토 레지스트(PR)는 다른 영역보다 두껍게 형성될 수 있다.
다음, 도 5에서와 같이 포토 레지스트를 패터닝하여 현상한다. 이때 비표시 영역(NA)의 포토 레지스트(PR)는 전부 제거되어야 하지만 절연막(VIA) 단부의 단차 영역에서 포토 레지스트(PR)가 두껍게 형성되었는바, 일부 포토 레지스트(PR)가 제거되지 않고 남아있을 수 있다. 포토 레지스트(PR)의 제거시 전체 영역에서 동일한 노광을 통해 제거하기 때문에 포토 레지스트(PR)의 두께가 두꺼운 부분에서는 일부가 제거되지 않고 남아있을 수 있다. 도 5는 이렇게 절연막(VIA)의 단차 영역에서 일부 포토 레지스트(PR)가 제거되지 않고 남아 있는 구성을 도시하였다.
다음 도 6을 참고로 하면 제1 전극 도전층(190)을 패터닝한다. 이때 비표시 영역(NA)에서의 제1 전극 도전층(190)은 모두 제거되어야 한다. 그러나 도 6에 도시된 바와 같이 제1 전극 도전층(190) 중 일부 영역에 위에 포토 레지스트(PR)가 남아있고, 이렇게 포토 레지스트(PR)에 의해 가려진 제1 전극 도전층(190)은 제거되지 않고 잔존하게 된다. 이렇게 비표시 영역(NA)에 제1 전극 도전층(190)이 잔존하는 경우 이는 비표시 영역(NA)의 패드와 쇼트되어 불량을 유발할 수 있다.
그러나 본 실시예에 따른 표시 장치는 비표시 영역(NA)에서 절연막(VIA)의 가장자리 두께를 다르게 함으로서 이러한 단락 문제를 해결하였다.
도 7은 본 실시예에 따른 표시 장치의 절연막(VIA)의 가장자리를 도시한 것이다. 도 7을 참고로 하면 본 실시예에 따른 제2 절연막(VIA2) 및 제3 절연막(VIA3)의 가장자리의 두께가 다른 부분보다 얇다.
즉 제2 절연막(VIA2)은 두께가 두꺼운 제1 부분(VIA21) 및 두께가 얇은 제2 부분(VIA22)을 포함한다. 이때 제2 부분(VIA22)의 두께는 제1 부분(VIA21)의 두께의 30% 내지 50% 일 수 있다. 이러한 제2 부분(VIA22)은 제2 절연막(VIA2)의 패터닝 과정에서 가장자리에 하프톤 마스크를 사용하여 형성할 수 있다.
제2 절연막(VIA2)의 제2 부분(VIA22)의 제1 방향(DR1)으로의 길이(D2)는 20 ㎛ 내지 100 ㎛일 수 있다. 이는 단차를 효과적으로 감소시킬 수 있는 범위이다.
다음 제3 절연막(VIA3) 또한 두께가 두꺼운 제1 부분(VIA31) 및 두께가 얇은 제2 부분(VIA32)을 포함할 수 있다. 이때 제2 부분(VIA32)의 두께는 제1 부분(VIA31)의 두께의 30% 내지 65% 일 수 있다. 이러한 제2 부분(VIA32)은 제2 절연막(VIA2)의 패터닝 과정에서 가장자리에 하프톤 마스크를 사용하여 형성할 수 있다.
이때 제3 절연막(VIA3)의 제2 부분(VIA32)은 제2 절연막(VIA2)의 제2 부분(VIA22) 보다 바깥쪽에 위치할 수 있다. 즉 제2 절연막(VIA2)의 제2 부분(VIA22)의 일부는 제3 절연막(VIA3)의 제1 부분(VIA31)과 중첩할 수 있다. 그러나 이는 일 예시일 뿐이며, 다른 실시예에서 제3 절연막(VIA3)의 제2 부분(VIA32)은 제2 절연막(VIA2)의 제2 부분(VIA22) 보다 안쪽에 위치할 수 도 있다.
제3 절연막(VIA3)의 제2 부분(VIA22)의 제1 방향(DR1)으로의 길이(D3)는 20 ㎛ 내지 100 ㎛일 수 있다. 이는 단차를 효과적으로 감소시킬 수 있는 범위이다.
도 8은 도 2의 도면에 대하여 제1 절연막(VIA1), 제2 절연막(VIA2) 및 제3 절연막(VIA3)을 같이 도시한 것이다. 도 8을 참고로 하면 패드 영역(PA)에서 제1 절연막(VIA1), 제2 절연막(VIA2) 및 제3 절연막(VIA3)은 제거되어 패드(PD)가 노출될 수 있다. 이러한 패드(PD)는 도 1에서의 인쇄 회로 필름(300)과 접촉하게 된다.
도 9는 도 8을 X-X'선을 따라 잘라 도시한 단면도이다. 도 9를 참고로 하면 본 실시예에 따른 절연막(VIA)은 도 7에서와 같이 가장자리의 두께가 다른 부분보다 얇은 단차 구조를 갖는다. 즉 도 9에 도시된 바와 같이 제2 절연막(VIA2)은 두께가 두꺼운 제1 부분(VIA21) 및 두께가 얇은 제2 부분(VIA22)을 포함한다. 이때 제2 부분(VIA22)의 두께는 제1 부분(VIA21)의 두께의 30% 내지 50% 일 수 있다.
또한, 제3 절연막(VIA3)은 두께가 두께가 두꺼운 제1 부분(VIA31) 및 두께가 얇은 제2 부분(VIA32)을 포함할 수 있다. 이때 제2 부분(VIA32)의 두께는 제1 부분(VIA31)의 두께의 30% 내지 50% 일 수 있다
이때 제3 절연막(VIA3)의 제2 부분(VIA32)은 제2 절연막(VIA2)의 제2 부분(VIA22) 보다 안쪽에 위치할 수 있다. 즉 제3 절연막(VIA3)의 제2 부분(VIA32)의 일부는 제2 절연막(VIA2)의 제1 부분(VIA21)과 중첩할 수 있다.
이렇게 제2 절연막(VIA2) 및 제3 절연막(VIA3)이 가장자리 부분이 두께가 얇은 구조를 가지기 때문에, 절연막(VIA)의 가장자리 부근에서의 단차를 최소화할 수 있다. 따라서 앞서 도 4 내지 도 6에서와 같이 절연막(VIA) 부근에 포토 레지스트(PR) 잔막이 남는 문제 및 도전층(190)이 식각되지 않고 남아서 단락을 유발하던 문제를 해결할 수 있다.
이때, 제2 절연막(VIA2)의 제2 부분(VIA22)의 제1 방향(DR1)으로의 길이(D2)는 20 ㎛ 내지 100 ㎛일 수 있다. 또한 제3 절연막(VIA3)의 제2 부분(VIA32)의 제1 방향(DR1)으로의 길이(D3)는 20 ㎛ 내지 100 ㎛일 수 있다. 이는 절연막(VIA)이 차지하는 영역이 지나치게 많아지는 것을 방지하면서 단차를 효과적으로 감소시킬 수 있는 범위이다.
도 10은 도 8을 X-X'선을 따라 잘라 도시한 단면도이다. 도 10을 참고로 하면 본 실시예에 따른 표시 장치는 이웃하는 패드(PD) 사이의 영역에서 제1 절연막(VIA1)이 제거된 제1 홈(H1), 제2 절연막(VIA2)이 제거된 제2 홈(H2)이 위치한다. 제1 홈(H1) 및 제2 홈(H2)에 의해 형성된 단차에 의해 제3 절연막(VIA3)의 일부 또한 홈과 유사한 형상을 가질 수 있다.
이때, 제1 절연막(VIA1)의 측면은 제2 절연막(VIA2)에 의해 커버되어 있고, 제2 절연막(VIA)의 측면 또한 제3 절연막(VIA3)에 의해 커버되어 있다.
따라서 이웃하는 패드(PD) 사이의 영역에서 잔막이 발생하더라도, 각 층의 절연막에 의해 커버되어 단락을 방지할 수 있다. 일례로, 패드(PD)의 제2 데이터 도전층(SD3)의 잔막이 발생하더라도 이는 제3 절연막(VIA3)에 의해 커버되는바, 제3 데이터 도전층(SD3)과 쇼트되지 않는다. 마찬가지로 패드(PD)의 제1 데이터 도전층(SD1)의 잔막이 발생하더라도 이는 제2 절연막(VIA2)에 의해 커버되는바 제2 데이터 도전층(SD2) 또는 제3 데이터 도전층(SD3)과 쇼트되지 않는다.
이때, 도 10에서 제1 절연막(VIA1) 사이의 제1 이격 거리(H1)는 20 ㎛ 내지 100 ㎛ 일 수 있다. 또한 제2 절연막(VIA2) 사이의 제2 이격 거리(H2)는 20 ㎛ 내지 100 ㎛ 일 수 있다. 도 10에 도시된 바와 같이, 제1 이격 거리(H1)가 제2 이격 거리(H2) 보다 클 수 있다.
도 11은 다른 실시예에 대하여 도 9과 동일한 단면을 도시한 것이다. 도 11의 경우 제1 절연막(VIA1) 또한 제1 부분(VIA11) 및 제1 부분(VIA11) 보다 두께가 얇은 제2 부분(VIA12)을 포함한다는 점을 제외하고는 도 9와 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다. 도 11의 경우 제1 절연막(VIA1) 또한 제1 부분(VIA11) 및 제2 부분(VIA12)을 포함하는바 절연막(VIA)의 단차를 보다 완만히 감소시킬 수 있다.
도 12는 다른 실시예에 대하여 도 9과 동일한 단면을 도시한 것이다. 도 12를 참고로 하면 본 실시예에 따른 표시 장치는 제2 절연막(VIA2)이 서로 두께가 다른 제1 부분(VIA21), 제2 부분(VIA22) 및 제3 부분(VIA23)을 포함한다. 이렇게 제2 절연막(VIA2)이 3가지 두께를 갖는 경우 단차를 더욱 완만하게 감소시킬 수 있어 바람직하다.
도 13은 다른 실시예에 대하여 도 9과 동일한 단면을 도시한 것이다. 도 13을 참고로 하면 본 실시예에 따른 표시 장치는 제3 절연막(VIA3)이 서로 두께가 다른 제1 부분(VIA31), 제2 부분(VIA32) 및 제3 부분(VIA33)을 포함한다. 이렇게 제3 절연막(VIA3)이 3가지 두께를 갖는 경우 단차를 더욱 완만하게 감소시킬 수 있어 바람직하다.
도 14는 다른 실시예에 대하여 도 9과 동일한 단면을 도시한 것이다. 도 14를 참고로 하면 본 실시예에 따른 표시 장치는 제2 절연막(VIA2)이 서로 두께가 다른 제1 부분(VIA21), 제2 부분(VIA22) 및 제3 부분(VIA23)을 포함하고, 제3 절연막(VIA3)이 서로 두께가 다른 제1 부분(VIA31), 제2 부분(VIA32) 및 제3 부분(VIA33)을 포함한다. 이렇게 제2 절연막(VIA2) 및 제3 절연막(VIA3)이 모두 3가지 두께를 갖는 경우 단차를 더욱 완만히 감소시킬 수 있어 바람직하다.
도 15는 다른 실시예에 대하여 도 10과 동일한 단면을 도시한 것이다. 도 15를 참고로 하면 본 실시에에서 제1 절연막(VIA1)이 제1 부분(VIA11) 및 제1 부분(VIA11) 보다 두께가 얇은 제2 부분(VIA12)을 포함하고, 제2 절연막(VIA2)이 제1 부분(VIA21) 및 제1 부분(VIA21) 보다 두께가 얇은 제2 부분(VIA22)을 포함한다. 이렇게 제1 절연막(VIA1) 및 제2 절연막(VIA2)이 단차 구조를 포함하는 경우 절연막(VIA) 단부에서 단차를 완만하게 할 수 있고, 도전층 잔막의 발생 가능성을 감소시킬 수 있다.
이상과 같이 본 실시예에 따른 표시 장치는 비표시 영역(NA)의 패드 영역(PA)에서 절연막(VIA)이 다층이고, 각 층의 절연막(VIA)의 가장자리 부분의 두께가 얇다. 따라서 절연막(VIA)의 단부에서 절연막(VIA)의 단차를 최소화할 수 있으며, 단차에 의해 제1 전극 도전층의 잔막이 발생하는 문제를 해소할 수 있다. 또한, 복수개의 패드(PD) 사이 영역에서 각 층의 절연막(VIA)이 제거되는 폭이 상이하다. 즉, 제1 절연막(VIA1)의 측면은 제2 절연막(VIA2)으로 커버되어 있고, 제2 절연막(VIA2)의 측면은 제3 절연막(VIA3)으로 커버되어 있다. 따라서, 복수개의 패드(PD) 사이 영역에서 제1 데이터 도전층(SD1), 제2 데이터 도전층(SD2) 또는 제3 데이터 도전층(SD3)의 잔막이 발생하더라도 각 절연층에 의해 커버되는 바 쇼트를 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 표시 패널 DA: 표시 영역
NA: 비표시 영역 PA: 패드 영역
PD: 패드 VIA1: 제1 절연막
VIA2: 제2 절연막 VIA3: 제3 절연막

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 비표시 영역에 위치하는 복수개의 패드;
    상기 패드의 일부 영역과 중첩하는 절연막을 포함하고,
    상기 패드는 상기 절연막과 중첩하는 중첩 영역 및 상기 절연막과 중첩하지 않는 미중첩 영역을 포함하고,
    상기 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하고,
    상기 절연막의 제2 부분은 상기 패드의 미중첩 영역과 상기 절연막의 제1 부분 사이에 위치하는 표시 장치.
  2. 제1항에서,
    상기 제2 부분의 길이는 20 ㎛ 내지 100 ㎛인 표시 장치.
  3. 제1항에서,
    상기 제2 부분의 두께는 상기 제1 부분의 두께의 30% 내지 50%인 표시 장치.
  4. 제1항에서,
    상기 패드는 제1 도전층, 제2 도전층 및 제3 도전층을 포함하고,
    상기 절연막은 제1 도전층과 제2 도전층 사이에 위치하는 제1 절연막;
    상기 제2 도전층과 상기 제3 도전층 사이에 위치하는 제2 절연막;
    상기 제3 도전층 위에 위치하는 제3 절연막을 포함하는 표시 장치.
  5. 제4항에서,
    상기 제2 절연막의 단부가 상기 제1 절연막의 단부보다 상기 패드의 미중첩 영역에 가까이 위치하는 표시 장치.
  6. 제4항에서,
    상기 제3 절연막의 단부가 상기 제2 절연막의 단부보다 상기 패드의 미중첩 영역에 가까이 위치하는 표시 장치.
  7. 제4항에서,
    상기 제1 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하는 표시 장치.
  8. 제4항에서,
    상기 제2 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하는 표시 장치.
  9. 제4항에서,
    상기 제3 절연막은 제1 두께를 갖는 제1 부분 및 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하는 표시 장치.
  10. 제4항에서,
    상기 표시 영역은 제1 데이터 도전층, 제2 데이터 도전층 및 데이터 도전층을 포함하고,
    상기 패드의 제1 도전층은 상기 표시 영역의 제1 데이터 도전층과 동일 층에 위치하고,
    상기 패드의 제2 도전층은 상기 표시 영역의 제2 데이터 도전층과 동일 층에 위치하고,
    상기 패드의 제3 도전층은 상기 표시 영역의 제3 데이터 도전층과 동일 층에 위치하는 표시 장치.
  11. 제10항에서,
    상기 제1 데이터 도전층 및 상기 제2 데이터 도전층은 상기 제1 절연막의 개구에서 서로 접하고,
    상기 제2 데이터 도전층 및 상기 제3 데이터 도전층은 상기 제2 절연막의 개구에서 서로 접하는 표시 장치.
  12. 제11항에서,
    상기 제1 데이터 도전층은 상기 표시 영역과 연결되어 있고,
    상기 패드의 미중첩 영역에서 상기 제3 데이터 도전층이 노출된 표시 장치.
  13. 제1항에서,
    상기 절연막은 상기 제2 두께보다 얇은 제3 두께를 갖는 제3 부분을 더 포함하고,
    상기 절연막의 제3 부분은 상기 패드의 미중첩 영역과 상기 절연막의 제2 부분 사이에 위치하는 표시 장치.
  14. 제4항에서,
    상기 이웃하는 패드 사이에서 상기 제1 절연막이 제거된 제1 홈을 포함하는 표시 장치.
  15. 제14항에서,
    상기 제1 홈의 폭은 20 ㎛ 내지 100 ㎛인 표시 장치.
  16. 제14항에서,
    상기 이웃하는 패드 사이에서 상기 제2 절연막이 제거된 제2 홈을 포함하고,
    상기 제1 홈의 측면은 상기 제2 절연막에 의해 커버되는 표시 장치.
  17. 제16항에서,
    상기 제2 홈의 폭은 상기 제1 홈의 폭보다 작은 표시 장치.
  18. 제16항에서,
    상기 제2 홈의 측면은 상기 제3 절연막에 의해 커버되는 표시 장치.
  19. 제14항에서,
    상기 제1 절연막은 제1 두께를 갖는 제1 부분 및 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하고,
    상기 제2 부분은 상기 제1 부분과 상기 제1 홈 사이에 위치하는 표시 장치.
  20. 제16항에서,
    상기 제2 절연막은 제1 두께를 갖는 제1 부분 및 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 포함하고,
    상기 제2 부분은 상기 제1 부분과 상기 제2 홈 사이에 위치하는 표시 장치.
KR1020210158739A 2021-11-17 2021-11-17 표시 장치 KR20230072573A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210158739A KR20230072573A (ko) 2021-11-17 2021-11-17 표시 장치
US17/870,921 US20230154934A1 (en) 2021-11-17 2022-07-22 Display device
CN202211443062.0A CN116137789A (zh) 2021-11-17 2022-11-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210158739A KR20230072573A (ko) 2021-11-17 2021-11-17 표시 장치

Publications (1)

Publication Number Publication Date
KR20230072573A true KR20230072573A (ko) 2023-05-25

Family

ID=86324101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210158739A KR20230072573A (ko) 2021-11-17 2021-11-17 표시 장치

Country Status (3)

Country Link
US (1) US20230154934A1 (ko)
KR (1) KR20230072573A (ko)
CN (1) CN116137789A (ko)

Also Published As

Publication number Publication date
US20230154934A1 (en) 2023-05-18
CN116137789A (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
US10985348B2 (en) Display panel, manufacturing method thereof, and display device
JP6764575B2 (ja) マイクロｌｅｄモジュール及びその製造方法
KR20200116582A (ko) 표시 장치, 포토 마스크 및 표시 장치의 제조 방법
CN110993817B (zh) Oled显示面板
US20210318615A1 (en) Organic light-emitting display device and manufacturing method thereof
KR102106006B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20090256265A1 (en) Semiconductor integrated circuit device
KR102296743B1 (ko) 유기발광 표시장치 및 이를 제조하는 방법
KR20230072573A (ko) 표시 장치
JP5547427B2 (ja) 表示装置
KR101878188B1 (ko) 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법
US10332783B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US20200381456A1 (en) Array substrate and method for manufacturing the same, display device
US10593706B2 (en) Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus
KR100560968B1 (ko) 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
KR100375092B1 (ko) 액정표시장치 및 그 제조방법
KR20170054715A (ko) 표시장치
JP4876798B2 (ja) 電気光学装置の製造方法
KR100848084B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치
JP2008096760A (ja) 表示装置及びその製造方法
KR20190070377A (ko) 표시장치
CN213150774U (zh) 一种阵列基板、显示面板及显示装置
KR102317997B1 (ko) 어레이 기판
KR930007752B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
US10748848B2 (en) Electronic device