KR20230065136A - 적층된 ssd 반도체 디바이스 - Google Patents

적층된 ssd 반도체 디바이스 Download PDF

Info

Publication number
KR20230065136A
KR20230065136A KR1020220062754A KR20220062754A KR20230065136A KR 20230065136 A KR20230065136 A KR 20230065136A KR 1020220062754 A KR1020220062754 A KR 1020220062754A KR 20220062754 A KR20220062754 A KR 20220062754A KR 20230065136 A KR20230065136 A KR 20230065136A
Authority
KR
South Korea
Prior art keywords
semiconductor
solid state
state drive
chip carrier
carrier medium
Prior art date
Application number
KR1020220062754A
Other languages
English (en)
Inventor
후이 슈
김 리 복
라마 슈클라
총운 탄
융 타트 친
쉬리카르 바가트
Original Assignee
웨스턴 디지털 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨스턴 디지털 테크놀로지스, 인코포레이티드 filed Critical 웨스턴 디지털 테크놀로지스, 인코포레이티드
Publication of KR20230065136A publication Critical patent/KR20230065136A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/203—Cooling means for portable computers, e.g. for laptops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07733—Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0217—Mechanical details of casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

솔리드 스테이트 드라이브로도 지칭되는 반도체 메모리 디바이스는 반도체 패키지로부터 멀리 열을 끌어내기 위한 전도성 코팅과 같은 열전도성 구성요소를 포함한다. 코팅은 또한 전자기 간섭으로부터의 차폐 및 전자기 간섭의 흡수를 제공하기 위해 전기 전도성일 수 있다. 예에서, 기판을 포함하는 반도체 디바이스는 솔더 볼을 갖는 에지 커넥터 인쇄 회로 기판에 부착되어 솔리드 스테이트 드라이브를 형성할 수 있다. 추가 예에서, 기판은 생략될 수 있고, 반도체 메모리 다이, 컨트롤러 다이 및 다른 전자 구성요소는 에지 커넥터 인쇄 회로 기판에 직접 표면 실장되어 솔리드 스테이트 드라이브를 형성할 수 있다.

Description

적층된 SSD 반도체 디바이스{STACKED SSD SEMICONDUCTOR DEVICE}
휴대용 소비자 전자기기에 대한 수요의 강한 성장은 고용량 저장 디바이스들에 대한 필요성을 이끌고 있다. 디지털 정보 저장 및 교환에 대한 계속 증가하는 수요를 충족시키기 위해 비휘발성 반도체 메모리 디바이스가 널리 사용되고 있다. 비휘발성 반도체 메모리 디바이스의 높은 신뢰도 및 대용량성과 함께 휴대성, 범용성 및 견고한 디자인으로 인해, 이러한 메모리 디바이스는, 예를 들어 디지털 카메라, 디지털 뮤직 플레이어, 비디오 게임 콘솔, SSD(solid state drive), PDA 및 셀룰러 전화기를 비롯한 매우 다양한 전자 제품들에서 사용하기에 이상적이 되었다.
많은 다양한 패키징 구성들이 알려져 있지만, 플래시 메모리 반도체 디바이스는 대체적으로 SIP(system-in-a-package) 또는 MCM(multichip modules)으로서 조립될 수 있으며, 여기서 복수의 반도체 다이는 소형 풋프린트 기판의 상면에 장착되고 상호 접속된다. 기판은 대체적으로 일면 또는 양면 상에 패드 및 트레이스 패턴으로 식각된 전도층을 갖는 단단한 유전체 기재를 포함할 수 있다. 이어서, 하나 이상의 반도체 메모리 다이 및 컨트롤러 다이가 기판에 장착 및 전기적으로 결합되고, 이후 다이가 몰드(mold) 화합물 내에 봉지(encapsulation)된다.
반도체 패키지의 설계자는 현재 몇 가지 문제를 직면한다. 반도체 패키지가 더 작아지고 더 높은 주파수에서 작동함에 따라, 컨트롤러 다이에 의해 생성된 열은 심각한 문제가 될 수 있는데, 그 이유는 열이 반도체 패키지의 작동을 학화시킬 수 있기 때문이다. 또한, 반도체 패키지는 현재 LGA 메모리 카드에서 BGA SSD(solid state drive)까지 광범위한 애플리케이션에서 사용된다. 다양한 수의 반도체 다이와 함께 사용하기 위해 확장 가능하고 SSD를 포함한 다양한 애플리케이션에서 사용하기 위해 적용 가능한 반도체 패키지 디자인을 제공하는 것이 유리할 것이다.
도 1은 본 기술의 실시예에 따른 기판 및 그 기판을 사용하는 반도체 디바이스의 전체 제조 공정의 흐름도이다.
도 2은 본 기술의 일 실시예에 따른 기판 패널의 상면도이다.
도 3은 본 기술의 일 실시예에 따른 조립 공정의 제1 단계에서의 반도체 디바이스의 기판의 상면도이다.
도 4a는 본 기술의 일 실시예에 따른 조립 공정의 제1 단계에서의 반도체 디바이스의 기판의 저면도이다.
도 4b는 본 기술의 대안적인 실시예에 따른 조립 공정의 제1 단계에서의 반도체 디바이스의 기판의 저면도이다.
도 5는 본 기술의 실시예에 따른 기판 상에 장착된 다수의 메모리 다이의 측면도이다.
도 6은 본 기술의 실시예에 따른 기판 상에 장착된 다수의 메모리 다이, 컨트롤러 다이 및 열 확산기 블록의 측면도이다.
도 7은 본 기술의 실시예에 따른 기판에 와이어 본딩된 다수의 메모리 다이의 측면도이다.
도 8은 본 기술의 실시예에 따른 봉지된 반도체 디바이스의 측면도이다.
도 9는 본 기술의 실시예에 따른 디바이스의 표면에 노출된 열 확산기 블록을 가진 봉지된 반도체 디바이스의 측면도이다.
도 10 및 도 11은 각각 본 기술의 실시예에 따른 열전도성 코팅을 갖는 봉지된 반도체 디바이스의 측면도 및 사시도이다.
도 12는 본 기술의 대안적인 실시예에 따른 열전도성 코팅을 갖는 봉지된 반도체 디바이스의 측면도이다.
도 13은 LGA 패키지로 구성된 본 기술의 실시예에 따른 반도체 디바이스의 측면도이다.
도 14는 메모리 카드 내에서 사용되는 본 기술의 실시예에 따른 LGA 반도체 디바이스의 상면도이다.
도 15는 PCB와 같은 호스트(host) 디바이스에 장착된 BGA 패키지로 구성된 본 기술의 실시예에 따른 반도체 디바이스의 측면도이다.
도 16은 PCB와 같은 호스트 디바이스의 제1 표면에 장착된 본 기술의 실시예에 따른 다수의 BGA 반도체 디바이스의 측면도이다.
도 17은 PCB와 같은 호스트 디바이스의 제1 및 제2 대향면에 장착된 본 기술의 실시예에 따른 다수의 BGA 반도체 디바이스의 측면도이다.
도 18은 USB 메모리 저장 디바이스 내에 구성된 본 기술의 실시예에 따른 BGA 반도체 디바이스의 상면도이다.
도 19는 에지 커넥터 카드 상의 SSD 내에 구성된 본 기술의 실시예에 따른 BGA 반도체 디바이스의 상면도이다.
도 20은 SSD의 추가 예 내에 구성된 본 기술의 실시예에 따른 BGA 반도체 디바이스의 상면도이다.
도 21 내지 도 23은 다양한 수의 메모리 다이를 갖는 반도체 디바이스를 포함하는 호스트 디바이스의 다양한 구성의 측면도이다.
도 24 내지 도 26은 본 기술의 실시예에 따른 SSD 에지 커넥터 카드의 측면도 및 상면도이다.
본 기술은 이제, 실시예에서, 반도체 패키지로부터 멀리 열을 끌어내기 위해 전도성 코팅을 포함하는 열전도성 구성요소를 포함하는 반도체 메모리 디바이스에 관한 도면을 참조하여 설명될 것이다. 코팅은 또한 전자기 간섭으로부터의 차폐 및 전자기 간섭의 흡수를 제공하기 위해 전기 전도성일 수 있다. 본 기술의 반도체 디바이스는 상이한 구성으로 제조될 수 있다. 일례에서, 반도체 디바이스는 LGA(land grid array) 디바이스로 구성되고 메모리 카드로 패키징될 수 있다. 추가 예에서, 반도체 디바이스는 PCB(printed circuit board) 상에 장착된 BGA(ball grid array) 디바이스로 구성될 수 있다. 그리고, BGA 디바이스는 USB 드라이브로 사용되거나, 에지 커넥터에 의해 마더보드에 장착될 수 있다.
실시예에서, 기판을 포함하는 반도체 디바이스는 솔더 볼(solder ball)에 의해 에지 커넥터 PCB에 부착되어 SSD(solid state drive)를 형성할 수 있다. 추가 실시예에서, 기판은 생략될 수 있고, 반도체 메모리 다이, 컨트롤러 다이 및 다른 전자 부품은 에지 커넥터 PCB에 직접 표면 실장되어 SSD를 형성할 수 있다.
반도체 메모리 디바이스는, 예를 들어 상이한 수의 플래시 메모리 다이 및/또는 RAM(random access memory) 다이를 사용하여, 상이한 애플리케이션에 맞춰진 저장 용량으로 쉽게 스케일링되거나 조정될 수 있다. 본 기술의 반도체 메모리 디바이스는 단순화된 제조 조립 및 테스트 공정의 추가 이점을 제공한다.
본 발명은 많은 상이한 형태들로 구현될 수 있고 본 명세서에서 기술되는 실시예들로 제한되는 것으로 해석되어서는 안 된다는 것이 이해된다. 오히려, 이러한 실시예들은 본 개시내용이 철저하고 완전하도록 그리고 본 발명을 당업자에게 충분히 전달하도록 제공된다. 실제로, 본 발명은 첨부된 청구범위에 의해 정의되는 바와 같은 기술의 범주 및 사상 내에 포함되는 이러한 실시예들의 대안물, 수정물 및 등가물을 포함하고자 한다. 더욱이, 본 발명의 아래의 상세한 설명에서, 많은 구체적인 세부사항들이 본 발명의 철저한 이해를 제공하기 위해 기술된다. 그러나, 본 발명이 그러한 구체적인 세부사항들 없이 실시될 수 있다는 것은 당업자에게 명백할 것이다.
본 명세서에서 사용될 수 있는 바와 같은 "상단"과 "하단", "상부"와 "하부", 및 "수직"과 "수평"이라는 용어는 단지 예시로서 그리고 설명의 목적만을 위한 것이며, 언급된 항목이 위치 및 배향에서 교환될 수 있기 때문에 기술의 설명을 제한하고자 하는 것은 아니다. 또한, 본 명세서에서 사용된 바와 같이, "실질적으로", "대략" 및/또는 "약"이라는 용어는 특정된 치수 또는 파라미터가 주어진 응용예에 대해 허용가능한 제조 공차 내에서 달라질 수 있음을 의미한다. 일 실시예에서, 허용가능한 제조 공차는 주어진 치수의 ± 2.5%이다.
본 개시내용의 목적들을 위해, 접속은 직접 접속 또는 (예컨대, 하나 이상의 다른 부품들을 통한) 간접 접속일 수 있다. 일부 경우에서, 제1 요소가 제2 요소에 연결, 부착, 장착 또는 결합된 것으로 언급될 경우, 제1 및 제2 요소는 직접적으로 서로 연결, 부착, 장착 또는 결합될 수 있거나 간접적으로 서로 연결, 부착, 장착 또는 결합될 수 있다. 제1 요소가 제2 요소에 직접적으로 연결, 부착, 장착 또는 결합된 것으로 언급될 경우, 제1 요소와 제2 요소 사이에 (가능하게는 제1 및 제2 요소를 연결, 부착, 장착 또는 결합하는 데 사용되는 접착제 또는 용융된 금속 이외의) 개재 요소가 없다.
본 기술의 일 실시예가 도 1의 흐름도, 및 도 2 내지 도 26의 상면도, 측면도 및 사시도를 참조하여 이제 설명될 것이다. 반도체 디바이스(150)의 조립은 도 2에 도시된 바와 같이 200 단계에서 패널(102) 상에 연속적으로 형성된 복수의 기판(100)으로 시작한다. 도 2는 기판(100)의 패널(102)의 하나의 대표적인 것을 도시하지만, 추가 실시예에서 패널(102)은 매우 다양한 다른 구성 및 기판(100)의 개수를 가질 수 있다. 기준 마크(fiducial mark)(104)는 처리 도구에서 기판 패널의 머신 비전 정렬을 허용하도록 기판 패널(102) 상에 제공된다. 다시, 기준 마크는 예시일 뿐이며 다른 기판 패널에서 달라질 수 있다.
기판(100)은 도 3 내지 도 4b에 도시되어 있다. 기판(100)은, 아래에서 설명되는 바와 같이 칩 캐리어 매체에 장착된 하나 이상의 다이 및 호스트 디바이스 사이의 신호, 데이터 및/또는 정보를 전달하도록 제공되는 칩 캐리어 매체의 예이다. 그러나, PCB, 리드프레임 또는 TAB(tape automated bonded) 테이프를 포함하는 칩 캐리어 매체의 다른 예가 사용될 수 있는 것으로 이해된다. 칩 캐리어 매체가 PCB인 예는 아래에서 설명된다. 기판(100)이 기판인 경우, 기판은 하나 이상의 코어층으로 형성될 수 있으며, 각각은 2개의 전도층 사이에 끼워진다. 하나 이상의 코어층은, 예를 들어 폴리이미드 라미네이트(polyimide laminate), FR4 및 FR5를 포함하는 에폭시 수지, BT(bismaleimide triazine) 등과 같은 다양한 유전체 재료로 형성될 수 있다. 하나 이상의 코어층은 대안적인 실시예에서 세라믹 또는 유기체일 수 있다.
204 단계에서, 2개 이상의 전도층은 전기 커넥터를 포함하는 도전(conductance) 패턴으로 식각될 수 있다. 전기 커넥터는 전기 트레이스(108), 접촉 패드(110), 및 기판(100)의 상이한 전도층의 도전 패턴을 전기적으로 상호연결하는 관통홀 비아(via)(112)를 포함할 수 있다. 도 3에 도시된 도전 패턴은 예시일 뿐이며 추가 실시예에서 달라질 수 있다. 기판(100)이 (외부 상부 및 하부 전도층 사이의) 내부 전도층을 포함하는 경우, 하나 이상의 내부 전도층에서의 도전 패턴은 상기 층이 기판(100)에 조립되기 전에 형성될 수 있다. 다양한 층에서의 도전 패턴은 포토리소그래피, 스크린 프린팅 및 다른 방법에 의해 형성될 수 있다.
다양한 패턴의 전기 커넥터가 제공될 수 있지만, 일 실시예에서, 전기 커넥터는 상이한 구성요소를 물리적으로 또한 전기적으로 부착하기 위한 접촉 패드를 포함할 수 있다. 이러한 접촉 패드는, 이하에서 설명되는 바와 같이, 플래시 메모리 다이를 부착하기 위한 접촉 패드(110a), 컨트롤러 다이를 부착하기 위한 접촉 패드(110b), 및 DRAM(dynamic RAM)을 부착하기 위한 접촉 패드(110c)를 포함할 수 있다. 접촉 패드(110c)는 추가 실시예에서 생략될 수 있다. 접촉 패드(110)는, 아래에서 설명되는 바와 같이, 반도체 디바이스(150)의 EMI/RFI 차폐를 위해 디바이스 커버에 연결하기 위한 접지된 접촉 패드(110d)를 더 포함한다. 접촉 패드(110a, 110b, 100c 및/또는 110d)(일반적으로 접촉 패드(110)로 지칭됨)의 수는 예시일 뿐이며, 추가 실시예에서 달라질 수 있다. 접촉 패드(110) 및 전기 커넥터는 일반적으로 구리, 구리 합금, 도금 구리 합금, 합금 42 (42Fe/58Ni), 또는 다른 금속 및 재료와 같은 다양한 재료로 형성될 수 있다.
도 4a 및 도 4b는 기판(100) 하면의 2개의 대안적인 실시예의 저면도이다. 두 실시예는, 아래에서 설명된 바와 같이, 완료 시 및/또는 조립 중 반도체 디바이스(150)의 테스트를 가능하게 하는 테스트 패드(114)를 포함한다. 도 4a의 실시예는, 아래에서 설명되는 바와 같이, 솔더 볼을 수용하기 위한 솔더 볼 패드(115)를 포함하는 BGA(ball grid array) 디바이스로 구성될 수 있다. 솔더 볼 패드 및 솔더 볼은 완성된 반도체 디바이스(150)를 PCB와 같은 호스트 디바이스에 물리적으로 또한 전기적으로 장착될 수 있도록 한다. 솔더 볼 패드(115)의 개수 및 패턴은 예시일 뿐이며, 추가 실시예에서 달라질 수 있다. 도 4b의 실시예는 접촉 핑거(116)를 포함하는 LGA(land grid array) 디바이스로 구성된다. 접촉 핑거(116)는 완성된 반도체 디바이스(150)가 휴대폰, 랩톱 또는 다른 컴퓨팅 디바이스와 같은 호스트 디바이스의 슬롯 내에 제거 가능하게 삽입될 수 있도록 한다. 접촉 핑거(116)의 개수 및 패턴은 예시일 뿐이며, 추가 실시예에서 달라질 수 있다.
다시 도 1을 참조하면, 기판(100)은 다음으로 208 단계에서, 예를 들어 자동 광학 검사(AOI, automatic optical inspection)에서 검사될 수 있다. 일단 검사되면, 접촉 패드(110)는 212 단계에서, 공지된 전기 도금 또는 박막 증착 공정에서, 예를 들어 Ni/Au, 합금 42 등으로 도금될 수 있다. 다음으로, 기판(100)은 216 단계에서, 기판(100)이 적절하게 작동하도록 하기 위해 작동 테스트를 거칠 수 있다. 220 단계에서, 기판은 오염, 스크래치, 및 변색을 확인하기 위해, 예를 들어 AVI(automated visual inspection) 및 FVI(final visual inspection)를 비롯하여, 시각적으로 검사될 수 있다. 이러한 단계들 중 하나 이상은 추가 실시예들에서 생략되거나 상이한 순서로 수행될 수 있다. 예를 들어, 아래에서 설명되는 바와 같이, 일 실시예에서, SSD는 다이 및 다른 전자 구성요소를 에지 커넥터 PCB 상에 직접적으로 장착함으로써 형성된다. 이러한 일 실시예에서, 검사 단계(208 및 220)는 생략될 수 있고, 작동 테스트 단계(216)는 생략될 수 있다.
기판(100)이 검사를 통과한다고 가정하면, 다음으로 수동 구성요소(118)(도 3 및 도 5)가 224 단계에서 기판(100)에 부착될 수 있다. 하나 이상의 수동 컴포넌트들은, 예를 들어 하나 이상의 커패시터들, 저항기들 및/또는 인덕터들을 포함할 수 있지만, 다른 컴포넌트들이 고려된다. 도시된 수동 구성요소(118)는 예시일 뿐이며, 개수, 유형 및 위치는 추가 실시예에서 달라질 수 있다.
230 단계에서, 하나 이상의 반도체 다이(120)는, 도 5의 측면도에 도시된 바와 같이, 기판(100) 상에 장착될 수 있다. 반도체 다이(120)는, 예를 들어 2D NAND 플래시 메모리 또는 3D BiCS(Bit Cost Scaling), V-NAND 또는 다른 3D 플래시 메모리와 같은 메모리 다이를 포함할 수 있지만, 다른 유형의 다이(120)가 사용될 수 있다. 다수의 반도체 다이(120)가 포함되는 경우, 반도체 다이(120)는, 도시된 바와 같이, 다이 스택을 형성하기 위해 오프셋 계단형 구성으로 서로 상부에 적층될 수 있다. 스택에 도시된 다이(120)의 개수는 예시일 뿐이며, 실시예는 예를 들어 1, 2, 4, 8, 16, 32 또는 64개 다이를 포함하는 다양한 개수의 반도체 다이를 포함할 수 있다. 추가 실시예에서 다른 개수의 다이가 있을 수 있고, 그 적층은 도시된 오프셋 배열 상태일 필요가 없다. 다이(120)는 다이 부착 필름을 사용하여 기판에 및/또는 서로 부착될 수 있다. 일례로서, 다이 부착 필름을 B-스테이지로 경화시켜서 스택 내의 다이(120)를 예비 부착시키고, 후속으로, 최종 C-스테이지로 경화시켜서 다이(120)를 기판(100)에 영구적으로 부착시킬 수 있다.
선택적으로, 메모리 다이를 추가하는 것은 232 단계에서 기판(100) 상에 RAM 다이(122)를 표면 실장하는 것을 포함할 수 있다. RAM 다이(122)는 예를 들어 SDRAM, DDR SDRAM, LPDDR 및/또는 GDDR일 수 있다. RAM 다이(122)는 추가 실시예에서 생략될 수 있다. 포함되는 경우, RAM 다이(122)는 패드(110c) 에 플립칩(flip-chip) 장착될 수 있다.
234 단계에서, 컨트롤러 다이(124)는, 도 6에 도시된 바와 같이, 기판에 추가적으로 장착될 수 있다. 컨트롤러 다이(124)는, 예를 들어 메모리 다이(120) 및 RAM 다이(122)로/로부터 신호 및 데이터의 전달을 제어하기 위한 ASIC일 수 있다. 컨트롤러 다이(124)는 패드(110b)에 플립칩 장착될 수 있다.
배경기술 섹션에 나타낸 바와 같이, 컨트롤러 다이(124)는 불리하게도 열을 발생시킬 수 있다. 컨트롤러 다이로부터 멀리 열을 전도하기 위해, 236 단계에서 HSB(head spreader block)(126)는 컨트롤러 다이의 상부에 부착될 수 있다. HSB(126)는 구리 및 알루미늄과 같은 금속을 포함하는 다양한 열전도성 재료로 형성될 수 있다. 이는 실리콘을 포함하는 다른 재료로 만들어질 수 있다. HSB(126)는 적어도 컨트롤러 다이(124)의 길이 및 폭만큼 큰 길이 및 폭을 가질 수 있지만, HSB(126)의 길이 및/또는 폭은 추가 실시예에서 컨트롤러 다이(124)의 길이 및/또는 폭보다 더 크거나 더 작을 수 있다. HSB(126)의 높이는, 아래에서 설명되는 바와 같이, 반도체 다이를 봉지하는 몰드 화합물의 최종 상면과 같은 높이에 또는 약간 아래에 있도록 연장될 수 있다. HSB(126)는 다양한 열전도성 접착제 중 임의의 것을 사용하여 컨트롤러 다이(124)의 상면에 부착될 수 있다.
238 단계에서, 반도체 다이(120)는 서로 상호 연결되고 기판(102) 상의 접촉 패드(110a)에 전기적으로 상호 연결될 수 있다. 도 7은 스택 아래의 각 다이(120) 상의 대응하는 다이 본드 패드 사이에 형성된 다음, 기판(100) 상면 상의 접촉 패드(110a)에 접합되는 본드 와이어(128)의 측면도를 도시한다. 와이어 본드는, 공지된 기술 및 와이어 본딩 기계를 사용하여, 예컨대 와이어 본드 모세관(도시되지 않음)을 볼 범프(bump)를 접촉 패드 (110a) 상에 적용한 후, 다음 다이의 본드 패드에서 스티치 본드(stitch bond)를 만들기 위해 와이어를 풀어내는 볼-본딩 기술에 의해 형성될 수 있다. 다른 와이어 본딩 기술이 가능하다. 반도체 다이(120)는, TSV(through-silicon via) 및 플립칩 기술을 포함하여 추가 실시예에서 다른 방법에 의해 서로 및 기판(100)에 전기적으로 상호 연결될 수 있다.
기판(100) 대한 다이(120)의 전기적 상호연결을 형성한 이후에, 반도체 디바이스(150)는, 도 8의 측면도에 도시된 바와 같이, 240 단계에서 인클로저(enclosure) 내에 수용될 수 있다. 인클로저는 반도체 다이, 본드 와이어(128) 및 기판(100) 상의 다른 구성요소를 봉지하는 몰드 화합물(130)일 수 있다. 몰드 화합물(130)은, 예를 들어 고체 에폭시 수지, 페놀 수지, 용융 실리카, 결정질 실리카, 카본 블랙 및/또는 금속 수산화물을 포함할 수 있다. 다른 몰드 화합물이 고려된다. 몰드 화합물은 압축 성형, 이송 성형 또는 사출 성형 기법들을 비롯한 다양한 공지된 공정에 의해 적용될 수 있다. 반도체 디바이스(150)는, FFT(flow free thin) 성형을 포함하는 다른 방법에 의해 봉지될 수 있다. 위에서 언급한 바와 같이, HSB(126) 상면은 몰드 화합물(130)의 상면의 평면 내에 또는 그보다 약간 아래에 놓일 수 있다.
본 기술의 양태들에 따르면, 열전도성 코팅은 반도체 디바이스(150)의 적어도 상면에 걸쳐 도포될 수 있으며, 이러한 전도성 코팅은 HSB(126)의 상면과 접촉해 있다. 실시예에서, HSB(126)의 상면은 몰드 화합물(130)의 상부 평면 표면 약간 아래에 놓일 수 있다. 이러한 실시예에서, 도 9의 측면도에 도시된 바와 같이, 244 단계에서 몰드 화합물은 HSB(126) 위에서 제거되어, 몰드 화합물의 상면의 평면에 오목부(recess)(132)를 생성할 수 있다. HSB(126) 위의 몰드 화합물은 레이저, 화학적 식각 또는 연마를 포함하는 다양한 방법에 의해 제거될 수 있다.
열전도성 코팅(136)은, 도 10의 측면도에 도시된 바와 같이, 246 단계에서 반도체 디바이스(150)의 적어도 상면 위에 도포될 수 있다. 열전도성 코팅(136)은 오목부(132)를 채우며 HSB(126)의 상면과 접촉해 있다. 열전도성 코팅(136)은 또한 몰드 화합물(130) 표면 위에 두께 t 까지 도포될 수 있다. 예에서, 두께 t 는 5 내지 20 μm일 수 있지만, 추가 실시예에서 더 얇거나 더 두꺼울 수 있다. 이러한 일 실시예에서, 전도성 코팅(136)이 HSB(126) 위의 오목부(132)에만 도포된 상태에서는, 두께 t 는 0일 수 있다.
열전도성 코팅(136)은 예를 들어 그래핀, 탄화규소, CNT(Carbon nanotube), 탄소 나노물질 및 높은 열전도율을 갖는 다른 금속 또는 합금을 포함하는 다양한 열전도성 필름으로 형성될 수 있다. 열전도성 코팅(136)은, PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)와 같은 페인팅, 프린팅, 스퍼터링(sputtering), 도금 또는 박막 증착 기술을 포함하는 다양한 방법에 의해 반도체 디바이스의 상면에 도포될 수 있다. 실시예에서, 열전도성이외에, 코팅(136)은, 후술되는 바와 같이, 전기적으로 전도성이어서 EMI/RFI 차폐 및/또는 흡수를 제공할 수 있다.
조립에서의 이 단계에서, 개별 반도체 디바이스(150)는 여전히 패널(102)의 일부이므로, 열전도성 코팅(136)은 패널(102)의 전체 표면 위에 도포될 수 있다. 일단 열전도성 코팅(136)이 도포되면, 248 단계에서, 예를 들어 도 11 및 도 12의 사시도에 도시된 바와 같이, 개별 반도체 디바이스(150)는 패널(102)로부터 개별화될 수 있다. 개별 반도체 디바이스는 톱날, 레이저, 워터젯 또는 다른 방법을 포함하는 다양한 절단 방법 중 임의의 것을 사용하여 패널(102)부터 개별화될 수 있다.
도 11 및 도 12는 완성된 반도체 디바이스(150) 사시도이다. 전술한 바와 같이, 열전도성 코팅(136)은 기판 패널(102)의 전체 표면 위에 도포될 수 있고, 따라서 일단 개별화(singulation)되면, 코팅(136)은, 도 11에 도시된 바와 같이, 반도체 디바이스(150) 상면 상에 있다. 이러한 실시예에서, 컨트롤러 다이로부터의 열은 컨트롤러(124)로부터 HSB(126)로, 그리고 HSB(126)로부터 전도성 코팅(136)으로 전도되며, 여기서 열은 반도체 디바이스(150) 상면으로부터 디바이스(150)를 둘러싸는 주변 환경으로 방사된다. 추가 실시예에서, 개별화 후, 코팅(136)은, 도 12에 도시된 바와 같이, 반도체 디바이스(150)의 하나 이상의 측면 에지에도 도포될 수 있다. 하나 이상의 측면 에지 상에 코팅(136)을 제공함으로써 반도체 디바이스(150)부터의 방열을 더욱 향상시킬 수 있다.
전술한 바와 같이, 실시예에서, 완성된 반도체 디바이스(150)는 PCB와 같은 호스트 디바이스에 부착된 BGA 패키지로 사용될 수 있다. 이러한 실시예에 대해, 반도체 디바이스(150)를 호스트 디바이스에 솔더링하는 데 사용하기 위해, 240 단계에서, 도 11 및 도 12에 도시된 바와 같이, 솔더 볼(140)을 기판(100)의 하면 상의 접촉 패드(115)(도 4a)에 부착할 수 있다.
도 1의 흐름도는 조립 단계의 특정 순서를 도시하지만, 도 1의 단계 중 적어도 일부는 도시된 것과 다른 순서로 수행될 수 있는 것으로 이해된다. 예를 들어, 솔더 볼(140)은 개별화 전과 같은 디바이스 조립의 초기 단계에서 적용될 수 있다. 다이(120, 122 및 124)는 또한 상이한 순서로 적용될 수 있고, 상이한 순서로 기판에 전기적으로 연결될 수 있다. 전술한 바와 같이, 특정 조립 단계는 또한 추가 실시예에서 생략될 수 있다.
반도체 디바이스(150)는 솔더 볼(140)을 갖는 BGA 패키지, 또는 솔더 볼(140)이 생략되는 LGA 패키지로 구성될 수 있다. 도 13 및 도 14는 각각 디바이스(150)가 LGA 패키지로 구성되는 일례의 에지 및 저면도이다. 이러한 실시예에서, 반도체 디바이스(150)는 플라스틱 하우징(152)에 밀봉되고, 매우 다양한 표준 및 비표준 포맷 중 임의의 것에 따른 메모리 카드(154)로 사용될 수 있다. 반도체 디바이스(150)를 포함하는 메모리 카드(154)는 호스트 디바이스의 슬롯 내에 제거 가능하게 삽입되어, 반도체 디바이스(150)와 호스트 디바이스 사이의 데이터 교환을 가능하게 하도록 접촉 핑거(116)(도 4B 및 도 14)가 호스트 디바이스의 슬롯 내의 핀과 연결될 수 있다.
도 15는 솔더 볼(140)에 의해 호스트 디바이스(162) 내의 PCB(160)에 장착된 BGA 패키지로 구성된 반도체 디바이스(150)의 측면도이다. PCB(160)는, 도 15에 도시된 바와 같이, 단일 반도체 디바이스(150)를 가질 수 있다. 대안적으로, PCB(160)는, 도 16 및 도 17에 도시된 바와 같이, 그 위에 장착된 다수의 반도체 디바이스(150) 가질 수 있다. 도 16에서, 반도체 디바이스(150)는 PCB의 제1 표면(160a)에 장착된다. 도 17에서, 반도체 디바이스(150)는 PCB(160)의 대향면들(160a 및 160b) 모두에 장착된다. 예에서, 일면 또는 양면(160a, 160b) 상에 2, 4, 8 또는 16개의 반도체 디바이스(150)가 있을 수 있지만, 다른 개수의 디바이스(150)가 표면(160a 및/또는 160b) 상에 있을 수 있다. PCB(160)의 양면 상에 반도체 디바이스(150)를 제공함으로써 호스트 디바이스(162)의 전체 메모리 용량이 증가된다.
호스트 디바이스(162)는 광범위한 호스트 디바이스 중 임의의 것일 수 있다. 도 18은 호스트 디바이스(162)가 USB 디바이스인 일례를 도시한다. USB 디바이스(162)는, 전술한 바와 같이, PCB(160) 및 반도체 디바이스(150)를 포함한다. 도 18에서의 PCB(160)는, 전술한 바와 같이, PCB(160)의 일면 또는 양면 상에 위치된 하나 또는 다수의 반도체 디바이스(150)를 가질 수 있다. USB 디바이스(162)는 다른 디바이스의 슬롯 내로 꽂아 연결하기 위한 인터페이스 커넥터(164)를 포함한다. 인터페이스 커넥터(164)는 다양한 USB 표준들 중 임의의 것에 따라 형성될 수 있다.
도 19는, 호스트 디바이스(162)가 컴퓨팅 디바이스(미도시)의 마더보드에 장착되도록 구성된 에지 커넥터 카드인 일례를 도시한다. 에지 커넥터 카드(162)는 본원에서 에지 커넥터 PCB로도 지칭되는 PCB(165)로 형성된다. 다양한 전자 구성요소가 하나 이상의 반도체 디바이스(150)를 포함하는 에지 커넥터 PCB(165)에 장착될 수 있다. 도 24 내지 도 26과 관련하여 아래에서 설명되는 추가 실시예에서, 플래시 메모리 다이(120), 컨트롤러 다이(124) 및 다른 전자 구성요소는 (기판(100) 없이) 에지 커넥터 카드(162)의 에지 커넥터 PCB(165)에 직접 장착되고 몰드 화합물(130) 내에 봉지될 수 있다.
도 19의 실시예에서, 하나 이상의 반도체 디바이스(150)는, 도 19에 도시된 표면(165a) 상에, 및/또는 표면(165a) 반대편의, 도 19에 도시되지 않은 표면(165b) 상에 장착될 수 있다. 에지 커넥터 카드(162)의 에지 커넥터 PCB(165)에 장착된 다른 전자 구성요소 중 하나는 컨트롤러(166)일 수 있다. 컨트롤러(166)는 하나 이상의 반도체 디바이스(150)와 에지 커넥터 카드(162)가 연결되는 컴퓨팅 디바이스 사이에서 데이터 및 정보를 교환하는 데 사용될 수 있다. 추가 실시예에서, 컨트롤러(166)는 하나 이상의 반도체 디바이스(150) 내의 하나 이상의 컨트롤러 다이(124)(도 10)에 통합될 수 있다.
에지 커넥터 카드(162)는 호스트 컴퓨팅 디바이스의 에지 커넥터 슬롯 내에 제거 가능하게 감합(fit)되도록 구성된 에지 커넥터(170)를 포함할 수 있다. 에지 커넥터 카드(162)는 에지 커넥터 슬롯 안으로 및 에지 커넥터 슬롯으로부터 에지 커넥터 카드(162)의 삽입 및 제거를 용이하게 하기 위한 섬 그립(thumb grip)(172)을 더 포함할 수 있다. 일단 에지 커넥터 슬롯에 장착되면, 데이터 및 정보는 에지 커넥터 카드(162)와 호스트 컴퓨팅 디바이스 사이에서 교환될 수 있다. 에지 커넥터(170)는 매우 다양한 표준에 따라 구성될 수 있다.
실시예에서, 도 19에 도시된 에지 커넥터 카드는 그 자체가 SSD(solid state drive)로 사용될 수 있다. 추가 실시예에서, 도 19에 도시된 바와 같은 다수의 에지 커넥터 카드는 SSD (162)로서 함께 사용될 수 있다. SSD(162)는 추가 실시예에서 다른 구성요소로 형성될 수 있다. 예를 들어, 도 20은 PCB(160)에 장착된 3개의 반도체 디바이스(150)를 갖는 SSD(162)의 상면도이다. 추가 예에서, 도 20의 SSD(162) 내에 더 많거나 더 적은 반도체 디바이스(150)가 있을 수 있다. SSD(162)는 하우징(176) 내에 감싸진 (예를 들어, 컨트롤러와 같은) 다른 전자 구성요소(174)를 포함할 수 있고, 다른 디바이스에 연결하기 위한 커넥터 인터페이스(178)를 가질 수 있다.
전술한 바와 같이, 상이한 애플리케이션에 대해 원하는 대로 맞춤화 및 스케일링될 수 있는 메모리 용량을 반도체 디바이스(150) 및 호스트 디바이스(162)에 제공하는 것이 본 기술의 특징이다. 도 21은 PCB(160)의 제1 표면(160a) 상에 장착된 m 개의 반도체 디바이스(150)를 포함하는 호스트 디바이스(162)의 측면도이다. 각각의 반도체 디바이스는 n 개의 플래시 메모리 다이(120)를 포함할 수 있다. 반도체 디바이스(150)의 각각은 동일한 개수 또는 상이한 개수의 반도체 다이(120)를 가질 수 있다. 디바이스(162)의 저장 용량은 각각의 반도체 디바이스(150)에서 반도체 다이 개수 n 을 변화시키고/변화시키거나 반도체 디바이스(150)의 개수 m 을 변화시킴으로써 필요에 따라 특정 애플리케이션에 맞춰지고 맞춤화될 수 있다.
반도체 디바이스(150) 내의 플래시 메모리 다이(120)의 적층은, 호스트 디바이스(162)에 대한 맞춤화되고 증가된 저장 용량을 추가로 가능하도록, 다른 실시예에서 달라질 수 있다. 도 22는, 하나 이상의 반도체 디바이스(150)가 각각의 디바이스(150)에 총 2n 개 다이를 제공하도록 메모리 다이(120)의 2개의 개별 스택을 가질 수 있는 예시적인 호스트 디바이스(162)의 측면도이다. 스택은 도시된 바와 같이 서로를 향하도록 단차가 형성될 수 있고, 또는 스택은 동일한 방향으로 또는 서로 멀어지도록 단차가 형성될 수 있다. 주어진 호스트 디바이스(162)는 플래시 메모리 다이(120)의 2개의 개별 스택을 갖는 일부 반도체 디바이스(150), 및 플래시 메모리 다이(120)의 단일 스택을 갖는 다른 반도체 디바이스(150)를 포함할 수 있다.
도 23은 PCB(160)의 양면(160a 및 160b) 상에 m 개의 반도체 디바이스(150)를 포함하는 일 실시예를 보여준다. 각 디바이스(150)는 n 개의 플래시 메모리 다이(120)를 포함한다. 표면(160a 및 160b)은 동일한 개수 또는 상이한 개수의 반도체 디바이스(150) 를 가질 수 있고, 반도체 디바이스(150)는 동일한 개수 또는 상이한 개수의 플래시 메모리 다이(120)를 가질 수 있다. 다이(120)의 단일 스택이 도시되어 있지만, 하나 이상의 반도체 디바이스(150)는, 예를 들어 도 22에 도시된 바와 같이, 다이의 다중 스택을 가질 수 있다.
도 21 내지 도 23에 도시된 반도체 디바이스(150) 및 플래시 메모리 다이(120) 또는 이들의 조합을 사용함으로써 생성된 호스트 디바이스(162)의 저장 용량에서의 높은 유연성과 확장성이 제공된다. 이러한 방식으로, 호스트 디바이스(162)의 저장 용량은 특정 애플리케이션에 대해 쉽게 맞춤화될 수 있다. 예를 들어, 도 19에 도시된 바와 같은 에지 커넥터 카드 상에 배치될 때, 에지 커넥터 카드의 전면 및/또는 후면 상에 추가적인 반도체 디바이스(150)를 위한 공간을 허용하기 위해 에지 커넥터 카드의 풋프린트(길이 및/또는 폭)를 증가시킴으로써 저장 용량이 또한 증가될 수 있다.
도 21 내지 도 23에 도시된 반도체 패키지(150)의 일부 또는 전부가 RAM 다이(122)(도 10)를 포함할 수 있는 것은 본 기술의 추가 특징이다. 호스트 디바이스(162)에 다수의 RAM 다이(122)를 제공함으로써 단일 RAM 다이를 포함하는 디바이스와 비교하여 호스트 디바이스(162)에서의 판독/기록 속도를 보다 빠르게 할 수 있다.
전술한 실시예에서, 완성된 반도체 디바이스(150)(기판(100) 포함)는 에지 커넥터 카드(162) 상에 장착될 수 있다. 추가 실시예에서, 기판(100)은 생략될 수 있고, 다이 및 수동 구성요소는, 도 24 내지 도 26에 도시된 바와 같이, 에지 커넥터 PCB(165) 상에 직접 장착되어 SSD 에지 커넥터 카드(180)를 형성할 수 있다. 도 24의 측면도 및 도 25의 상면도에 도시된 바와 같이, 플래시 메모리 다이(120), (선택적으로) RAM 다이(122) 및 컨트롤러 다이(124)는 에지 커넥터 카드(180)의 에지 커넥터 PCB (165)의 표면(예를 들어, 표면(165a)) 상에 직접 장착될 수 있다. PCB(165)는, 에지 커넥터(170)를 포함하는, 도 19에서 전술한 PCB(165)와 동일할 수 있다. 4개의 플래시 메모리 다이(120)가 도시되어 있지만, 에지 커넥터 카드(180)는, 예를 들어 도 21 내지 도 23에 도시된 바와 같이, 전술한 플래시 메모리 다이의 임의의 개수와 구성을 가질 수 있다. 전술한 바와 같이, 수동 구성요소(118)는 또한 PCB(165)에 장착될 수 있고, HSB(126)는 컨트롤러 다이(124) 상부에 장착될 수 있다.
다이 및 구성요소가 PCB (165) 상에 장착되고 전술한 바와 같이 전기적으로 연결되면, 몰드 화합물(130)은 다이 및 수동 구성요소를 봉지하기 위해 PCB(165) 표면 위에 적용될 수 있다. HSB(126)가 몰드 화합물의 표면 아래로 패이는 경우, HSB(126) 위의 몰드 화합물은 전술한 바와 같이 제거될 수 있고, 열전도성 코팅(136)은, 도 26의 상면도에 도시된 바와 같이, 몰드 화합물(130)의 적어도 상면 위에 도포될 수 있다. 전술한 바와 같이, 열전도성 코팅(136)은 HSB(126) 위의 오목부를 채워 HSB(126) 및 몰드 화합물(130)의 상면과 접촉하여 있다. 그 후에, 도 26에 도시된 완성된 에지 커넥터 카드(180)는 컴퓨팅 디바이스의 에지 커넥터 슬롯에 플러그되고 SSD 디바이스로 사용될 수 있다. 추가 실시예에서, 도 26에 도시된 에지 커넥터 카드에서 HSB(126) 및 열전도성 코팅(136)을 생략하는 것이 가능하다.
도 24 내지 도 26에 도시된 에지 커넥터 카드(180)는 몇 가지 이점을 제공한다. 카드(180)는 도 1의 흐름도의 224 내지 246 단계를 사용하여 제조될 수 있으며, 여기서 PCB(165)가 기판(100) 및 기판 패널(102)을 대체한다. 기판(100)을 생략함으로써 재료를 절감하고 조립 단계를 감소를 축소한다. 유사하게, 기판의 패널이 없기 때문에, 패널로부터 완성된 성형 패키지를 개별화할 필요가 없다. 또한, 솔더 볼은 종래의 반도체 패키지의 하면에 부착될 수 있으며, 이러한 솔더 볼은 나중에 종래의 반도체 패키지를 PCB(160)와 같은 PCB에 부착하기 위해 사용된다. 도 24 내지 도 26의 실시예에서, 다이 및 구성요소는 PCB(165) 직접 표면 실장되고, 솔더 볼은 생략됨으로써, 재료를 절약하고 조립 단계를 축소할 수 있다.
또한, 종래의 반도체 패키지를 조립하는 동안, 몇 가지 공정 및 검사 단계가 기판, 개별 반도체 다이 및 완성된 패키지 상에서 수행된다. 에지 커넥터 카드(180)에서, 이러한 공정 및 검사 단계 중 일부가 단순화 및/또는 완전히 생략될 수 있다. 예를 들어, 기판의 검사와 관련된 검사 단계, 및 기판의 하면 상의 솔더 볼의 형성이 있다. 다시 말해, 기판 또는 솔더 볼이 존재하지 않기 때문에, 솔더 볼 주위에서 기판의 하면 상의 공간을 충전하는 단계를 포함하여, 기판 및 솔더 볼과 연관된 검사 및 공정 단계가 생략될 수 있다. 또한, 솔더 볼을 PCB에 접착시키기 위해 출하될 종래의 패키지를 준비하는 데 몇 가지 검사 단계 및 공정 단계가 존재한다. 이 실시예에서, 이러한 검사 및 공정 단계는 생략될 수 있다.
도 24 내지 도 26의 에지 커넥터 카드(180)는 에지 커넥터 카드 및 그 구성요소의 단순화된 테스트와 관련하여 이점을 추가로 제공한다. 통상적으로, 테스트는 각각이 기판 상에 장착되면 다이, 전기 접속부 및 다른 구성요소에 대해 수행되었다. 그 후, 완성된 반도체 디바이스를 다시 테스트하고, 일단 PCB에 장착하면 또 다시 테스트하였다. 여기서, 구성요소는 모두 PCB(165) 상에 장착된 후에 테스트될 필요가 있다. 또한, PCB(165)의 하면(165b)(도 25에 도시된 표면(165a)과 대향)은 도 4a 및 도 4b에 도시된 테스트 핀(114) 같은 테스트 핀의 패턴을 포함할 수 있다. 하면(165b) 상의 이러한 테스트 패드(114)는 PCB(165)의 저부로부터 PCB(165)의 모든 다이 및 가능한 다른 전자 구성요소의 테스트를 가능하도록 테스트 핀에 의해 액세스될 수 있다. 이는, 메모리 다이와 함께 각 에지 커넥터 카드의 에지 커넥터가 전용 테스트 소켓 내로 꽂아 연결되는 종래의 테스트 공정에 비해 개선된 것이다.
상기 설명으로부터 이해되는 바와 같이, "솔리드 스테이트 드라이브"또는 "SSD"라는 용어는 본원에서 사용되는 바와 같이, 일반적으로 회전 디스크 드라이브에서 통상적으로 발견되는 특정 가동 부품 없이 조립되는 매우 다양한 메모리 디바이스 또는 호스트 디바이스 중 임의의 것을 포함하도록 의도된다. 일 실시예에서, 반도체 디바이스(150)(예를 들어. 도 11 및 도 12)는 SSD의 일례이다. 추가 일례에서, PCB (160)에 장착된 하나 이상의 반도체 디바이스(150)를 포함하는 호스트 디바이스(예를 들어, 도 19 및 도 20)는 SSD의 일례이다. 다른 예에서, 하나 이상의 메모리 다이, 컨트롤러 다이 및 에지 커넥터 PCB(165)의 표면에 직접 장착된 다른 구성요소(예를 들어, 도 24 내지 도 26)는 SSD의 일례이다.
요약하면, 일례에서, 본 기술은 솔리드 스테이트 드라이브에 관한 것으로서, 상기 솔리드 스테이트 드라이브는 칩 캐리어 매체; 상기 칩 캐리어 매체에 장착된 하나 이상의 반도체 메모리 다이; 제1 표면 및 제2 표면을 갖고, 상기 제1 표면은 상기 칩 캐리어 매체에 장착되는 반도체 컨트롤러 다이; 제3 표면 및 제4 표면을 갖고, 상기 제3 표면은 상기 반도체 컨트롤러 다이의 제2 표면 상에 장착되고, 상기 반도체 컨트롤러 다이로부터 열을 제거하도록 구성된 열 확산기 블록; 적어도 상기 하나 이상의 반도체 메모리 다이 및 상기 반도체 컨트롤러 다이를 둘러싸고, 상기 열 확산기 블록의 제4 표면이 한 표면에서 노출되는 인클로저; 및 상기 인클로저의 표면 상에 및 상기 열 확산기 블록의 제4 표면과 접촉해 있고, 상기 열 확산기 블록으로부터 열을 제거하도록 구성된 상기 인클로저의 표면 상의 열전도성 필름을 포함한다.
다른 예에서, 본 기술은 솔리드 스테이트 드라이브에 관한 것으로, 상기 솔리드 스테이트 드라이브는, 에지 커넥터 소켓 내에서 정합하도록 구성된 에지 커넥터를 포함하는 에지 커넥터 PCB; 상기 에지 커넥터 PCB에 직접 표면 실장된 하나 이상의 반도체 메모리 다이; 상기 에지 커넥터 PCB에 직접 표면 실장된 반도체 컨트롤러 다이; 및 에지 커넥터 PCB에 부착되고 하나 이상의 반도체 메모리 다이 및 반도체 컨트롤러 다이를 감싸는 인클로저를 포함한다.
추가 예에서, 본 기술은 솔리드 스테이트 드라이버에 관한 것으로, 상기 솔리드 스테이트 드라이버는, 칩 캐리어 매체; 상기 칩 캐리어 매체에 장착된 하나 이상의 반도체 메모리 다이; 제1 표면 및 제2 표면을 갖고, 상기 제1 표면은 상기 칩 캐리어 매체에 장착된 반도체 컨트롤러 다이; 상기 반도체 컨트롤러 다이로부터 멀리 열을 전도하기 위한 블록 수단; 적어도 상기 하나 이상의 반도체 메모리 다이, 상기 반도체 컨트롤러 다이, 및 상기 블록 수단의 적어도 일부 주위를 둘러싸는 인클로저; 및 상기 인클로저의 적어도 일부 주위에서 상기 블록 수단과 연통하며, 상기 블록 수단으로부터 멀리 상기 고체 상태 드라이브를 둘러싸는 환경으로 열을 전도하는 필름 수단을 포함한다.
본 발명의 전술한 상세한 설명은 예시 및 설명의 목적으로 제시되었다. 그것은 본 발명을 개시된 정확한 형태로 제한하거나 망라하도록 의도되지 않는다. 상기의 교시 내용에 비추어 많은 수정 및 변형이 가능하다. 기술된 실시예들은 본 발명의 원리 및 그의 실제 응용을 가장 잘 설명하기 위해 선택되었고, 이에 의해, 당업자가 다양한 실시예들에서 그리고 고려된 특정 용도에 적합하게 된 바와 같은 다양한 수정예들로 본 발명을 가장 잘 활용할 수 있게 하였다. 본 발명의 범주는 명세서에 첨부된 청구범위에 의해 정의되는 것으로 의도된다.

Claims (20)

  1. 솔리드 스테이트 드라이브로서,
    칩 캐리어 매체;
    상기 칩 캐리어 매체에 장착된 하나 이상의 반도체 메모리 다이;
    제1 표면 및 제2 표면을 갖고, 상기 제1 표면은 상기 칩 캐리어 매체에 장착되는 반도체 컨트롤러 다이;
    제3 표면 및 제4 표면을 갖고, 상기 제3 표면은 상기 반도체 컨트롤러 다이의 제2 표면 상에 장착되고, 상기 반도체 컨트롤러 다이로부터 열을 제거하도록 구성된 열 확산기 블록;
    적어도 상기 하나 이상의 반도체 메모리 다이 및 상기 반도체 컨트롤러 다이를 둘러싸고, 상기 열 확산기 블록의 제4 표면이 한 표면에서 노출되는 인클로저; 및
    상기 인클로저의 표면 상에 및 상기 열 확산기 블록의 제4 표면과 접촉해 있고, 상기 열 확산기 블록으로부터 열을 제거하도록 구성된 상기 인클로저의 표면 상의 열전도성 필름을 포함하는, 솔리드 스테이트 드라이브.
  2. 제1항에 있어서, 상기 칩 캐리어 매체는 기판인, 솔리드 스테이트 드라이브.
  3. 제1항에 있어서, 상기 칩 캐리어 매체는 인쇄 회로 기판인, 솔리드 스테이트 드라이브.
  4. 제3항에 있어서, 상기 하나 이상의 반도체 메모리 다이 및 상기 컨트롤러 다이는 상기 인쇄 회로 기판의 표면에 직접 장착되는, 솔리드 스테이트 드라이브.
  5. 제1항에 있어서, 인쇄 회로 기판을 더 포함하되, 상기 칩 캐리어 매체는 기판이고, 상기 하나 이상의 반도체 메모리 다이와 상기 컨트롤러 다이는 상기 기판의 제1 표면에 직접 장착되고, 상기 기판의 제1 표면에 대향하는 상기 기판의 제2 표면은 상기 인쇄 회로 기판에 직접 장착되는, 솔리드 스테이트 드라이브.
  6. 제5항에 있어서, 상기 하나 이상의 반도체 메모리 다이는 서로 적층되는, 솔리드 스테이트 드라이브.
  7. 제1항에 있어서, 상기 인클로저의 표면은 평면 표면을 포함하고, 상기 열 확산기 블록의 제4 표면은 상기 평면 표면 안으로 형성된 오목부 내에 존재하고, 상기 열전도성 필름은 상기 열 확산기 블록의 제4 표면에 대해 상기 오목부 내에 존재하는, 솔리드 스테이트 드라이브.
  8. 제1항에 있어서, 상기 열전도성 필름은 또한 전자기 간섭을 흡수하고/하거나 전자기 간섭으로부터 상기 솔리드 스테이트 드라이브를 차폐하기 위해 전기 전도성인, 솔리드 스테이트 드라이브.
  9. 제1항에 있어서, 상기 인클로저는 상기 인클로저의 표면으로부터 비스듬히 연장되는 측면들을 더 포함하고, 상기 열전도성 필름은 상기 측면들 중 하나 이상에 더 제공되는, 솔리드 스테이트 드라이브.
  10. 제1항에 있어서, 상기 칩 캐리어 매체는 제1 및 제2 측면을 포함하고,
    상기 하나 이상의 반도체 메모리 다이는 상기 칩 캐리어 매체의 제1 측면에 장착된 하나 이상의 반도체 메모리 다이의 제1 그룹을 포함하고,
    상기 반도체 컨트롤러 다이는 상기 칩 캐리어 매체의 제1 측면에 장착된 제1 반도체 컨트롤러 다이를 포함하고,
    상기 인클로저는 상기 칩 캐리어 매체의 제1 측면에 부착된 제1 인클로저를 포함하고;
    상기 솔리드 스테이트 드라이브는,
    상기 칩 캐리어 매체의 제2 측면에 장착된 하나 이상의 반도체 메모리 다이의 제2 그룹;
    상기 칩 캐리어 매체의 제2 측면에 장착된 제2 반도체 컨트롤러 다이; 및
    상기 칩 캐리어 매체의 제2 측면에 부착되고, 적어도 상기 하나 이상의 반도체 메모리 다이의 제2 그룹 및 상기 제2 반도체 컨트롤러 다이를 감싸는 제2 인클로저를 더 포함하는, 솔리드 스테이트 드라이브.
  11. 제1항에 있어서, 상기 칩 캐리어 매체는 제1 및 제2 측면을 포함하고,
    상기 하나 이상의 반도체 메모리 다이는 상기 칩 캐리어 매체의 제1 측면에 장착된 하나 이상의 반도체 메모리 다이의 제1 그룹을 포함하고,
    상기 반도체 컨트롤러 다이는 상기 칩 캐리어 매체의 제1 측면에 장착된 제1 반도체 컨트롤러 다이를 포함하고,
    상기 인클로저는 상기 칩 캐리어 매체의 제1 측면에 부착된 제1 인클로저를 포함하고;
    상기 솔리드 스테이트 드라이브는,
    상기 칩 캐리어 매체의 제1 측면에 장착된 하나 이상의 반도체 메모리 다이의 제2 그룹;
    상기 칩 캐리어 매체의 제1 측면에 장착된 제2 반도체 컨트롤러 다이; 및
    상기 칩 캐리어 매체의 제1 측면에 부착되고, 적어도 상기 하나 이상의 반도체 메모리 다이의 제2 그룹 및 상기 제2 반도체 컨트롤러 다이를 감싸는 제2 인클로저를 더 포함하는, 솔리드 스테이트 드라이브.
  12. 제1항에 있어서, 상기 칩 캐리어 매체는 접촉 핑거를 포함하고, 상기 솔리드 스테이트 드라이브는 메모리 카드로 구성되는, 솔리드 스테이트 드라이브.
  13. 제1항에 있어서, 상기 칩 캐리어 매체는 솔더 볼을 포함하고, 상기 솔리드 스테이트 드라이브는 USB 디바이스 및 에지 커넥터 카드 중 하나로 구성되는, 솔리드 스테이트 드라이브.
  14. 솔리드 스테이트 드라이브로서,
    에지 커넥터 소켓 내에서 정합하도록 구성된 에지 커넥터를 포함하는 에지 커넥터 인쇄 회로 기판;
    상기 에지 커넥터 인쇄 회로 기판에 직접 표면 실장된 하나 이상의 반도체 메모리 다이;
    상기 에지 커넥터 인쇄 회로 기판에 직접 표면 실장된 반도체 컨트롤러 다이; 및
    상기 에지 커넥터 인쇄 회로 기판에 부착되고 상기 하나 이상의 반도체 메모리 다이 및 상기 반도체 컨트롤러 다이를 감싸는 인클로저를 포함하는, 솔리드 스테이트 드라이브.
  15. 제14항에 있어서, 상기 반도체 컨트롤러 다이는 제1 표면 및 제2 표면을 포함하고, 상기 반도체 컨트롤러 다이의 제1 표면은 상기 에지 커넥터 인쇄 회로 기판에 직접 장착되고, 상기 솔리드 스테이트 드라이브는
    제3 표면 및 제4 표면을 갖고, 상기 제3 표면은 상기 반도체 컨트롤러 다이의 제2 표면 상에 장착되고, 상기 반도체 컨트롤러 다이로부터 열을 제거하도록 구성되고, 상기 제4 표면은 상기 인클로저의 표면에 노출되는 열 확산기 블록; 및
    상기 인클로저의 표면 상에 및 상기 열 확산기 블록의 제4 표면과 접촉해 있고, 상기 열 확산기 블록으로부터 열을 제거하도록 구성된 상기 인클로저의 표면 상의 열전도성 필름을 더 포함하는, 솔리드 스테이트 드라이브.
  16. 제15항에 있어서, 상기 인클로저의 표면은 평면 표면을 포함하고, 상기 열 확산기 블록의 제4 표면은 상기 평면 표면 안으로 형성된 오목부 내에 존재하고, 상기 열전도성 필름은 상기 열전도성 블록의 제4 표면에 대해 상기 오목부 내에 존재하는, 솔리드 스테이트 드라이브.
  17. 제15항에 있어서, 상기 열전도성 필름은 또한 전자기 간섭을 흡수하고/하거나 전자기 간섭에 대해 상기 솔리드 스테이트 드라이브를 차폐하기 위해 전기 전도성인, 솔리드 스테이트 드라이브.
  18. 제14항에 있어서, 상기 에지 커넥터 인쇄 회로 기판은 제1 측면 및 상기 제1 측면과 대향하는 제2 측면을 포함하고, 상기 하나 이상의 반도체 메모리 다이 및 상기 컨트롤러 다이는 상기 에지 커넥터 인쇄 회로 기판의 제1 측면에 장착되고, 상기 솔리드 스테이트 드라이브는 상기 에지 커넥터 인쇄 회로 기판의 제2 표면에 노출되고, 상기 솔리드 스테이트 드라이브의 작동을 테스트하기 위해 테스트 핀을 수용하도록 구성된 테스트 패드를 더 포함하는, 솔리드 스테이트 드라이브.
  19. 제14항에 있어서, 상기 하나 이상의 반도체 메모리 다이는 하나 이상의 플래시 메모리 다이 및 랜덤 액세스 메모리 다이를 포함하는, 솔리드 스테이트 드라이브.
  20. 솔리드 스테이트 드라이브로서,
    칩 캐리어 매체;
    상기 칩 캐리어 매체에 장착된 하나 이상의 반도체 메모리 다이;
    제1 표면 및 제2 표면을 갖고, 상기 제1 표면은 상기 칩 캐리어 매체에 장착되는 반도체 컨트롤러 다이;
    상기 반도체 컨트롤러 다이로부터 멀리 열을 전도하기 위한 블록 수단;
    적어도 상기 하나 이상의 반도체 메모리 다이, 상기 반도체 컨트롤러 다이, 및 상기 블록 수단의 적어도 일부를 둘러싸는 인클로저; 및
    상기 인클로저의 적어도 일부 주위에서 상기 블록 수단과 연통하고, 상기 블록 수단으로부터 멀리 상기 솔리드 스테이트 드라이브 주위 환경으로 열을 전도하기 위한 필름 수단을 포함하는, 솔리드 스테이트 드라이브.
KR1020220062754A 2021-11-03 2022-05-23 적층된 ssd 반도체 디바이스 KR20230065136A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/517,911 US20230137512A1 (en) 2021-11-03 2021-11-03 Stacked ssd semiconductor device
US17/517,911 2021-11-03

Publications (1)

Publication Number Publication Date
KR20230065136A true KR20230065136A (ko) 2023-05-11

Family

ID=86146693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220062754A KR20230065136A (ko) 2021-11-03 2022-05-23 적층된 ssd 반도체 디바이스

Country Status (4)

Country Link
US (1) US20230137512A1 (ko)
JP (1) JP7375108B2 (ko)
KR (1) KR20230065136A (ko)
CN (1) CN116075113A (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423885B2 (en) * 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7468893B2 (en) * 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7579687B2 (en) * 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7423341B2 (en) 2006-08-16 2008-09-09 Agere Systems Inc. Plastic overmolded packages with mechanically decoupled lid attach attachment
KR101323978B1 (ko) * 2006-12-21 2013-10-30 에이저 시스템즈 엘엘시 회로 다이의 패키징 방법 및 전자 디바이스
WO2014107848A1 (en) * 2013-01-09 2014-07-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
JP6635034B2 (ja) 2014-07-02 2020-01-22 住友ベークライト株式会社 半導体装置
US10109617B2 (en) * 2016-07-21 2018-10-23 Samsung Electronics Co., Ltd. Solid state drive package
US10524370B2 (en) * 2017-06-28 2019-12-31 Seagate Technology Llc Electrostatic charge build-up prevention for data storage devices
US20200194332A1 (en) * 2017-09-28 2020-06-18 Intel Corporation Multi-piece heat spreader for multi-chip package
KR20190047444A (ko) * 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 단열벽을 포함하는 반도체 패키지
WO2020054004A1 (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 マイクロ波デバイス及び空中線
JP2020047651A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
US10734296B2 (en) * 2018-12-28 2020-08-04 Micron Technology, Inc. Electrical device with test pads encased within the packaging material
US20200350229A1 (en) * 2019-04-30 2020-11-05 Intel Corporation Integrated heat spreader with enhanced vapor chamber for multichip packages
KR20210001171A (ko) * 2019-06-27 2021-01-06 삼성전자주식회사 메모리 장치
JP7434114B2 (ja) * 2020-08-31 2024-02-20 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
US20230137512A1 (en) 2023-05-04
JP7375108B2 (ja) 2023-11-07
JP2023070012A (ja) 2023-05-18
CN116075113A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
US10825776B2 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
US6552423B2 (en) Higher-density memory card
US7435619B2 (en) Method of fabricating a 3-D package stacking system
KR101623880B1 (ko) 반도체 패키지
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
TWI478250B (zh) 具有可設置的積體電路晶粒之可設置的積體電路封裝件系統
US9218953B2 (en) Low profile wire bonded USB device
US8637963B2 (en) Radiation-shielded semiconductor device
US8067272B2 (en) Integrated circuit package system for package stacking and manufacturing method thereof
US9202742B1 (en) Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof
KR20090025593A (ko) 반도체 패키지가 삽입된 인쇄회로기판
KR20200033986A (ko) 집적 반도체 어셈블리 및 그의 제조 방법
US11139277B2 (en) Semiconductor device including contact fingers on opposed surfaces
US9236368B2 (en) Semiconductor device including embedded controller die and method of making same
CN110444528B (zh) 包含虚设下拉式引线键合体的半导体装置
JP7375108B2 (ja) スタック型ｓｓｄ半導体デバイス
TWI727262B (zh) 一體式模製ｕｓｂ裝置及其製造方法
JP7375107B2 (ja) 示差高さｐｃｂを含む半導体デバイス
US20230411340A1 (en) Semiconductor device including embedded memory dies and method of making same
US11784135B2 (en) Semiconductor device including conductive bumps to improve EMI/RFI shielding
US20230170312A1 (en) Semiconductor device including a suspended reinforcing layer and method of manufacturing same
TW421835B (en) Semiconductor package with enhanced heat dissipation and electric properties
KR20060003180A (ko) 스택 구조 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal