KR20210001171A - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR20210001171A
KR20210001171A KR1020190076832A KR20190076832A KR20210001171A KR 20210001171 A KR20210001171 A KR 20210001171A KR 1020190076832 A KR1020190076832 A KR 1020190076832A KR 20190076832 A KR20190076832 A KR 20190076832A KR 20210001171 A KR20210001171 A KR 20210001171A
Authority
KR
South Korea
Prior art keywords
disposed
module board
conductive plate
memory device
pad
Prior art date
Application number
KR1020190076832A
Other languages
English (en)
Inventor
유충현
곽인섭
구민우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190076832A priority Critical patent/KR20210001171A/ko
Priority to US16/822,242 priority patent/US11310905B2/en
Priority to CN202010580068.7A priority patent/CN112151508A/zh
Publication of KR20210001171A publication Critical patent/KR20210001171A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0031—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields combining different shielding materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Theoretical Computer Science (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리 장치가 제공된다. 메모리 장치는 하나 이상의 반도체 장치가 배치되는 모듈 보드; 및 상기 모듈 보드의 일면에 장착되는 전도성 플레이트를 포함하고, 상기 전도성 플레이트는 차폐 영역 및 비 차폐 영역을 포함하고, 상기 전도성 플레이트의 상기 차폐 영역에는 패드가 배치된다.

Description

메모리 장치{MEMORY DEVICE}
본 발명은 메모리 장치에 관한 것이다.
모듈 형태를 갖는 메모리 장치(예컨대 M.2 사양을 따르는 SSD(Solid State Drive))의 방열 특성을 개선하기 위해 고체 또는 액체 형태의 열 전달 물질(Thermal Interface Material, TIM)을 이용하거나, 금속성 물질로 이루어진 방열판을 부착하는 것이 일반적이다. 그런데 메모리 장치의 동작 속도가 높아지고 사용 전압이 낮아짐에 따라 모듈 형태를 갖는 메모리 장치에서 ESD(ElectroStatic Discharge) 특성을 향상시키기 위한 방안이 요구된다.
본 발명이 해결하고자 하는 기술적 과제는, 단순한 구조를 가지면서도 모듈 형태를 갖는 메모리 장치에서 ESD 특성을 효과적으로 향상시킬 수 있는 구조물을 제공하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제는 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 메모리 장치는, 하나 이상의 반도체 장치가 배치되는 모듈 보드, 및 모듈 보드의 일면에 장착되는 전도성 플레이트를 포함하고, 전도성 플레이트는 차폐 영역 및 비 차폐 영역을 포함하고, 전도성 플레이트의 차폐 영역에는 패드가 배치된다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 메모리 장치는, 메모리 컨트롤러가 배치되는 모듈 보드, 및 모듈 보드의 일면에 장착되는 전도성 백 플레이트를 포함하고, 전도성 백 플레이트는 차폐 영역 및 비 차폐 영역을 포함하고, 메모리 컨트롤러는 차폐 영역에 대응되는 위치에 배치된다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 메모리 장치는, 하나 이상의 반도체 장치가 배치되는 모듈 보드, 및 모듈 보드의 일면에 장착되는 전도성 플레이트를 포함하고, 전도성 플레이트는 전도성 플레이트 상에 형성된 차폐 벽 구조물을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드의 일면을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드의 타면을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 메모리 장치의 전도성 플레이트를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드에 전도성 플레이트가 장착된 실시예를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치의 전도성 백 플레이트를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드에 전도성 백 플레이트가 장착된 실시예를 설명하기 위한 도면이다.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드에 배치된 반도체 소자와 전도성 플레이트 간의 배치 관계를 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드의 일면을 설명하기 위한 도면이다. 그리고 도 2는 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드의 타면을 설명하기 위한 도면이다.
도 1 및 도 2를 함께 참조하면, 본 발명의 일 실시예에 따른 메모리 장치(1)의 모듈 보드(10)는 메모리 컨트롤러(20), 버퍼 메모리(30), 비휘발성 메모리(40, 42), 커넥터(50) 및 결합 홀(60)을 포함할 수 있다. 편의상 도 1에 도시된 메모리 장치(1)를 기준으로 본 발명에 대해 설명할 것이지만, 본 발명의 범위가 이에 제한되는 것은 아니다. 구체적인 구현 목적에 따라, 메모리 장치(1)의 구성 요소들의 일부가 생략되거나 도시되지 않은 새로운 구성 요소가 추가될 수 있으며, 메모리 장치(1)의 구성 요소들의 배치도 얼마든지 변경될 수 있다.
본 실시예에서, 메모리 장치(1)는 SSD일 수 있다. SSD는 PC(Personal Computer), 노트북 컴퓨터 등에서 사용되는 하드 드라이브를 대체하기 위한 용도로 사용될 수 있다. 또한, SSD는 스마트 폰, 태블릿 PC, 디지털 카메라, MP3 플레이어, PDA 등과 같은 모바일 기기 등에도 사용될 수 있다. 특히, 본 실시예에서, 메모리 장치(1)는 M.2 사양을 따르는 SSD일 수 있으나, 본 발명의 범위는 이에 제한되지 않고 임의의 사양을 따르도록 제조된 임의의 형태의 메모리 장치를 모두 포함할 수 있다.
모듈 보드(10)는 서로 마주보는 상부면과 하부면을 갖는 단층 또는 다층 회로 기판일 수 있다. 모듈 보드(10)는 예컨대 인쇄 회로 기판(Printed Circuit Board)일 수 있다. 모듈 보드(10) 상에는 하나 이상의 반도체 장치가 배치되며, 모듈 보드(10)는 그 표면 또는 그 내부에 형성된 배선들과 이들을 연결하기 위한 비아들을 포함할 수 있다. 이들 배선들은 모듈 보드(10) 상에 배치된 하나 이상의 반도체 장치들을 상호 연결하기 위한 인쇄 회로 패턴일 수 있다.
본 실시예에서, 모듈 보드(10)는 M.2 사양을 따르도록 설계되어 장방형 형상을 가질 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
메모리 컨트롤러(20)는 모듈 보드(10)의 일면 상에 배치되어 메모리 장치(1)를 전반적으로 제어한다. 특히 메모리 컨트롤러(20)는 SSD 컨트롤러일 수 있다. 이 경우 메모리 컨트롤러(20)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express(Peripheral Component Interconnect Express), ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등과 같은 인터페이스를 통해, 메모리 장치(1)를 제어하는 호스트 장치와 전기 신호를 주고받을 수 있다. 여기서, 메모리 컨트롤러(20)와 호스트 장치 사이에 주고받는 전기 신호는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 그리고 메모리 컨트롤러(20)는 호스트 장치로부터 수신한 전기 신호를 분석하고 처리할 수 있다.
버퍼 메모리(30)는 모듈 보드(10)의 일면 상에 배치되어, 호스트 장치로부터 전달받은 데이터를 임시로 저장하거나, 비휘발성 메모리 장치들(40, 42)로부터 읽어낸 데이터를 임시로 저장하는 버퍼 영역으로 사용될 수 있다. 또한, 버퍼 메모리(30)는 비휘발성 메모리 장치들(40, 42)에 대한 관리를 위해 사용되는 소프트웨어 또는 프로그램을 구동하기 위해 사용될 수 있다. 또한, 버퍼 메모리(30)는 호스트 장치로부터 입력받은 메타 데이터를 저장하거나, 캐시 데이터를 저장하기 위해 사용될 수 있다.
버퍼 메모리(30)는 하나 이상의 DRAM(Dynamic Random Access Memory) 패키지를 포함할 수 있다. DRAM 패키지는 패키지 기판 및 패키지 기판 상에 실장된 적어도 하나의 DRAM 칩을 포함할 수 있다. 이와 다르게, 버퍼 베모리(30)는 SRAM(Static Random Access Memory)를 포함하거나, 낸드 플래시 메모리(NAND flash memory), PRAM(Phase Change Random Access Memory), MRAM(Magnetic Random Access Memory), RRAM(Resistive Random Access Memory)(또는 ReRAM), FRAM(Ferroelectric Random Access Memory) 등의 비휘발성 메모리를 포함할 수 있다.
비휘발성 메모리(40, 42)는 모듈 보드(10)의 일면 상에 배치될 수 있다. 그러나 본 발명의 범위가 이에 제한되는 것은 아니고, 모듈 보드(10)의 타면 상에 비휘발성 메모리가 추가적으로 더 배치될 수 있다.
비휘발성 메모리(40, 42)는 메모리 장치(1)의 데이터 저장 공간으로 사용될 수 있다. 비휘발성 메모리(40, 42)는 적어도 하나의 채널(CH)을 통해 메모리 컨트롤러(20)와 연결될 수 있다. 본 발명의 몇몇의 실시예에서, 비휘발성 메모리(40, 42)는 낸드 플래시 메모리(NAND flash memory)를 포함할 수 있으나 본 발명의 범위가 이에 제한되는 것은 아니다. 이와 다르게, 비휘발성 메모리(40, 42)는 PRAM(Phase Change Random Access Memory), MRAM(Magnetic Random Access Memory), RRAM(Resistive Random Access Memory)(또는 ReRAM), FRAM(Ferroelectric Random Access Memory) 등의 비휘발성 메모리를 포함할 수도 있다.
커넥터(50)는 모듈 보드(10)의 일 측부에 제공된다. 커넥터(50)는 메모리 장치(1)를 제어하는 호스트 장치와 모듈 보드(10)를 전기적으로 접속시키기 위한 다수의 접속 단자들을 포함한다. 커넥터(50)는 호스트 장치의 보드 상에 형성된 소켓(socket)에 삽입되고, 이에 따라 모듈 보드(10)의 접속 단자가 호스트 장치와 전기적으로 접속되어 호스트 장치와 메모리 장치(1)는 서로 데이터를 주고받을 수 있다.
결합 홀(60)은, 모듈 보드(10)에 후술할 전도성 플레이트(100) 또는 전도성 백 플레이트(200)를 고정하기 위해, 모듈 보드(10)에 고정 볼트와 같은 체결 수단이 삽입될 수 있는 공간을 제공한다.
또한, 모듈 보드(10)는, 모듈 보드(10) 상에 배치된 하나 이상의 반도체 장치의 전력을 관리하기 위한 전력 관리 IC(Power Management Integrated Circuit, PMIC)를 더 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 메모리 장치의 전도성 플레이트를 설명하기 위한 도면이다. 그리고 도 4는 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드에 전도성 플레이트가 장착된 실시예를 설명하기 위한 도면이다.
도 3 및 도 4를 함께 참조하면, 본 발명의 일 실시예에 따른 메모리 장치(2)의 전도성 플레이트(100)는 모듈 보드(10)의 일면에 장착될 수 있다. 여기서 전도성 플레이트(100)는 높은 열 전도성을 갖는 금속을 포함할 수 있다. 예를 들어, 전도성 플레이트(100)는 알루미늄 또는 알루미늄 합금을 포함할 수 있다. 전도성 플레이트(100)는 모듈 보드(10)의 일면에 열적으로 접촉하여, 모듈 보드(10)에서 발생되는 열을 외부로 방출할 수 있다.
전도성 플레이트(100)는 차폐 영역(120) 및 비 차폐 영역(140)을 포함할 수 있다. 차폐 영역(120)은 ESD(ElectroStatic Discharge) 차폐를 위한 반도체 장치들이 배치되는 영역에 해당하고, 비 차폐 영역(140)은 차폐 영역(120)을 제외한 나머지 영역에 해당한다.
본 실시예에서, 전도성 플레이트(100)는, 전도성 플레이트(100) 상에 형성된 차폐 벽 구조물(110)을 포함한다. 차폐 벽 구조물(110)은 전도성 플레이트(100)로부터 돌출되도록 형성될 수 있다. 전도성 플레이트(100)의 차폐 영역(120)과 비 차폐 영역(140)은 차폐 벽 구조물(110)에 의해 구분될 수 있다.
그리고 차폐 벽 구조물(110)은 차폐 벽 접촉부(112)를 포함할 수 있다. 차폐 벽 접촉부(112)는 그 일면이 모듈 보드(10)에 직접 접촉하도록 형성될 수 있다. 특히, 차폐 벽 접촉부(112)는 그 일면이 모듈 보드(10)에 배치된 하나 이상의 반도체 장치의 적어도 일부를 둘러싸는 형상을 가질 수 있다.
그러나 본 발명의 범위가 이에 제한되는 것은 아니고, 차폐 벽 구조물(110) 및 차폐 벽 접촉부(112)의 형상은, 모듈 보드(10)에 하나 이상의 반도체 장치가 어떻게 배치되느냐에 따라 얼마든지 달라질 수 있다.
모듈 보드(10)에 배치된 하나 이상의 반도체 장치가 메모리 컨트롤러(20)를 포함하는 경우, 메모리 컨트롤러(20)는 전도성 플레이트(100)의 차폐 영역(120)에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
다르게 말하면, 메모리 컨트롤러(20)는 전도성 플레이트(100)의 차폐 벽 구조물(110) 내부에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.모듈 보드(10)에 배치된 하나 이상의 반도체 장치가 버퍼 메모리(30)를 포함하는 경우, 버퍼 메모리(30)는 전도성 플레이트(100)의 차폐 영역(120)에 포함되도록 모듈 보드(10)의 상기 일면에 배치될 수 있다.
다르게 말하면, 버퍼 메모리(30)는 전도성 플레이트(100)의 차폐 벽 구조물(110) 내부에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
모듈 보드(10)에 배치된 하나 이상의 반도체 장치가 비휘발성 메모리(40, 42)를 포함하는 경우, 비휘발성 메모리(40, 42)는 전도성 플레이트(100)의 비 차폐 영역(140)에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
다르게 말하면, 비휘발성 메모리(40, 42)는 전도성 플레이트(100)의 차폐 벽 구조물(110) 외부에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
본 실시예에서, 전도성 플레이트(100)의 차폐 영역(120)에는 패드(130)가 배치될 수 있다. 패드(130)는 EMI(ElectroMagnetic Interference) 흡수 물질을 포함할 수도 있고, 열 전달 물질(Thermal Interface Material, TIM)을 포함할 수도 있고, 이들 2 가지 물질을 모두 포함할 수도 있다. 여기서 EMI 흡수 물질은 모듈 보드(10)에 배치된 하나 이상의 반도체 장치에 대한 ESD(ElectroStatic Discharge) 차폐를 위한 물질에 해당하며, 열 전달 물질은 모듈 보드(10)의 방열을 위한 물질에 해당한다.
몇몇 실시예에서, 모듈 보드(10)에 배치된 하나 이상의 반도체 장치가 메모리 컨트롤러(20)를 포함하는 경우, 패드(130)는 전도성 플레이트(100) 상에서 메모리 컨트롤러(20)에 대응되는 위치에 형성될 수 있다. 특히, 패드(130)의 일면은 메모리 컨트롤러(20)에 직접 접촉하고, 패드(130)의 타면은 전도성 플레이트(100)에 직접 접촉할 수 있다.
다르게 말하면, 차폐 벽 구조물(110) 내부에는 패드(130)가 배치되고, 패드(130)의 일면은 메모리 컨트롤러(10)에 직접 접촉하고, 패드(130)의 타면은 전도성 플레이트(100)에 직접 접촉할 수 있다.
한편 몇몇 실시예에서, 패드(130)의 일면은 메모리 컨트롤러(20)에 접촉하지 않으나, 패드(130)의 타면은 전도성 플레이트(100)에 직접 접촉하도록 실시예가 변형되어 실시될 수도 있다. 이에 대한 보다 구체적인 설명은 후술한다.
모듈 보드(10)에 배치된 하나 이상의 반도체 장치가 버퍼 메모리(30)를 포함하는 경우, 패드(130)는 전도성 플레이트(100) 상에서 버퍼 메모리(30)에 대응되는 위치에 미형성, 즉 형성되지 않을 수 있다.
그러나 본 발명의 범위가 이에 제한되는 것은 아니고, 구체적인 구현 목적에 따라 버퍼 메모리(30)에 대응되는 위치에 추가적인 패드가 형성될 수도 있다.
한편, 전도성 플레이트(100)는 모듈 보드(10)의 방열을 위한 방열 구조물(150)을 더 포함할 수 있다. 방열 구조물(150)은 예를 들어 복수의 방열 핀을 포함할 수 있고, 복수의 방열 핀은 주변 환경과의 더 넓은 표면적을 제공하는 역할을 하여, 방열을 더 효과적으로 할 수 있도록 한다. 그러나 방열 구조물(150)의 형태가 방열 핀에 제한되는 것은 아니고, 방열 구조물(150)은 방열 표면적을 넓히기 위한 임의의 구조를 갖도록 구현될 수 있다.
한편, 전도성 플레이트(100)는 고정 볼드와 같은 체결 수단을 이용하여 모듈 보드(10)에 고정하기 위해 사용되는 결합 홀(160)을 더 포함할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 전도성 플레이트(100)에 따라, 단순한 구조만으로 모듈 형태를 갖는 메모리 장치에서 ESD 특성을 효과적으로 향상시킬 수 있을 뿐 아니라 방열 특성까지도 높일 수 있는 유리한 효과가 발생한다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치의 전도성 백 플레이트를 설명하기 위한 도면이다. 그리고 도 6은 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드에 전도성 백 플레이트가 장착된 실시예를 설명하기 위한 도면이다.
도 5 및 도 6을 함께 참조하면, 본 발명의 일 실시예에 따른 메모리 장치(3)의 전도성 백 플레이트(200)는 모듈 보드(10)의 타면에 장착될 수 있다. 여기서 전도성 백 플레이트(200)는 높은 열 전도성을 갖는 금속을 포함할 수 있다. 예를 들어, 전도성 백 플레이트(200)는 알루미늄 또는 알루미늄 합금을 포함할 수 있다. 전도성 백 플레이트(200)는 모듈 보드(10)의 타면에 열적으로 접촉하여, 모듈 보드(10)에서 발생되는 열을 외부로 방출할 수 있다.
전도성 백 플레이트(200)는 차폐 영역(220) 및 비 차폐 영역(240)을 포함할 수 있다. 차폐 영역(220)은 ESD 차폐를 위한 반도체 장치들이 배치되는 영역에 해당하고, 비 차폐 영역(240)은 차폐 영역(220)을 제외한 나머지 영역에 해당한다.
본 실시예에서, 전도성 백 플레이트(200)는, 전도성 백 플레이트(200) 상에 형성된 차폐 벽 구조물(210)을 포함한다. 차폐 벽 구조물(210)은 전도성 백 플레이트(200)로부터 함몰되도록 형성될 수 있다. 전도성 백 플레이트(200)의 차폐 영역(220)과 비 차폐 영역(240)은 차폐 벽 구조물(210)에 의해 구분될 수 있다.
그리고 차폐 벽 구조물(210)은 차폐 벽 접촉부를 포함할 수 있다. 차폐 벽 접촉부는 그 일면이 모듈 보드(10)에 직접 접촉하도록 형성될 수 있다. 특히, 차폐 벽 접촉부는 그 일면이 모듈 보드(10)에 배치된 하나 이상의 반도체 장치의 적어도 일부를 둘러싸는 형상을 가질 수 있다.
그러나 본 발명의 범위가 이에 제한되는 것은 아니고, 차폐 벽 구조물(210) 및 차폐 벽 접촉부의 형상은, 모듈 보드(10)에 하나 이상의 반도체 장치가 어떻게 배치되느냐에 따라 얼마든지 달라질 수 있다.
모듈 보드(10)에 배치된 하나 이상의 반도체 장치가 메모리 컨트롤러(20)를 포함하는 경우, 메모리 컨트롤러(20)는 전도성 백 플레이트(200)의 차폐 영역(220)에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
다르게 말하면, 메모리 컨트롤러(20)는 전도성 백 플레이트(200)의 차폐 벽 구조물(210) 내부에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
모듈 보드(10)에 배치된 하나 이상의 반도체 장치가 버퍼 메모리(30)를 포함하는 경우, 버퍼 메모리(30)는 전도성 백 플레이트(200)의 차폐 영역(220)에 포함되도록 모듈 보드(10)의 상기 일면에 배치될 수 있다.
다르게 말하면, 버퍼 메모리(30)는 전도성 백 플레이트(200)의 차폐 벽 구조물(210) 내부에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
모듈 보드(10)에 배치된 하나 이상의 반도체 장치가 비휘발성 메모리(40, 42)를 포함하는 경우, 비휘발성 메모리(40, 42)는 전도성 백 플레이트(200)의 비 차폐 영역(240)에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
다르게 말하면, 비휘발성 메모리(40, 42)는 전도성 백 플레이트(200)의 차폐 벽 구조물(210) 외부에 포함되도록 모듈 보드(10)의 일면에 배치될 수 있다.
한편, 전도성 백 플레이트(200)는 고정 볼드와 같은 체결 수단을 이용하여 모듈 보드(10)에 고정하기 위해 사용되는 결합 홀(260)을 더 포함할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 전도성 백 플레이트(200)에 따라, 단순한 구조만으로 모듈 형태를 갖는 메모리 장치에서 ESD 특성을 효과적으로 향상시킬 수 있을 뿐 아니라 방열 특성까지도 높일 수 있는 유리한 효과가 발생한다.
도 3의 전도성 플레이트(100)와 도 4의 전도성 백 플레이트(200)는 함께 사용될 수도 있고, 따로 따로 사용될 수도 있다. 즉, 모듈 보드(10)의 일면에는 전도성 플레이트(100)가 장착되고 모듈 보드(10)의 타면에는 전도성 백 플레이트(200)가 장착될 수 있다. 또는, 모듈 보드(10)의 일면에는 전도성 플레이트(100)가 장착되고 모듈 보드(10)의 타면에는 전도성 백 플레이트(200)가 장착되지 않을 수 있다. 또는 모듈 보드(10)의 타면에는 전도성 백 플레이트(200)가 장착되고 모듈 보드(10)의 일면에는 전도성 플레이트(100)가 장착되지 않을 수 있다.
도 3의 전도성 플레이트(100)와 도 4의 전도성 백 플레이트(200)는 함께 사용되는 경우, 전도성 백 플레이트(200)의 차폐 벽 구조물은 전도성 플레이트(100)의 차폐 벽 구조물(110)에 대응되도록 형성될 수 있다. 예를 들어, 전도성 백 플레이트(200)의 차폐 벽 구조물은 전도성 플레이트(100)의 차폐 벽 구조물(110)에 대응되는 형상으로 형성되거나, 형상이 다소 상이하더라도 서로 대응되는 위치에 형성될 수 있다.
이제까지 설명한 본 발명의 일 실시예에 따른 전도성 플레이트(100) 또는 전도성 백 플레이트(200)에 따라, 단순한 구조만으로 모듈 형태를 갖는 메모리 장치에서 ESD 특성을 효과적으로 향상시킬 수 있을 뿐 아니라 방열 특성까지도 높일 수 있는 유리한 효과가 발생할 수 있다.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 메모리 장치의 모듈 보드에 배치된 반도체 소자와 전도성 플레이트 간의 배치 관계를 설명하기 위한 도면들이다.
이하에서는 모듈 보드(10) 상에 배치된 반도체 소자의 예로, 앞서 설명한 메모리 컨트롤러(20)를 예로 들어 설명할 것이나, 실시예들이 이에 제한되는 것은 아니다. 또한, 이하에서는, 앞서 설명한 전도성 플레이트(140)의 패드(130)가 메모리 컨트롤러(20) 상에 배치되는 것을 예로 설명할 것이나, 역시 실시예들이 이에 제한되는 것은 아니다.
도 7을 참조하면, 모듈 보드(10)에 배치된 메모리 컨트롤러(20) 상에 패드(130)가 배치될 수 있다. 이 때, 패드(130)는 메모리 컨트롤러(20)를 최대한 많이 감싸도록 배치되어 ESD 차폐 효과를 극대화할 수 있다.
몇몇 실시예에서, 패드(130)의 폭(d2)은 메모리 컨트롤러(20)의 폭(d1)의 0.9 내지 1.5의 범위를 가질 수 있다. 패드(130)의 폭(d2)이 메모리 컨트롤러(20)의 폭(d1)의 0.9 이상의 범위를 가짐으로써 유의미한 ESD 차폐 효과를 발생시킬 수 있으며, 패드(130)의 폭(d2)이 메모리 컨트롤러(20)의 폭(d1)의 1.5 이하의 범위를 가짐으로써 패드(130)가 모듈 보드(10) 방향으로 쳐지는 것을 방지할 수 있다.
다음 도 8을 참조하면, 패드(130)는 EMI 흡수층(131)과 TIM층(132)을 포함할 수 있다.
몇몇 실시예에서, EMI 흡수층(131)은 TIM층(132) 상에 배치될 수 있다. 즉, 메모리 컨트롤러(20) 상에 TIM층(132)과 EMI 흡수층(131)이 순차적으로 배치될 수 있다.
EMI 흡수층(131)의 두께(T1)와 TIM층(132)의 두께(T2)는 패드(130)의 ESD 차폐 성능과 열 전달 성능 중 어느 성능에 가중치를 더 부여하느냐에 따라 다양하게 변형되어 실시될 수 있다. 몇몇 실시예에서, EMI 흡수층(131)의 두께(T1)는 도시된 것과 같이 TIM층(132)의 두께(T2)보다 작도록 형성될 수 있다.
다음 도 9를 참조하면, EMI 흡수층(131)과 TIM층(132)은 그 순서가 변경되어 형성될 수도 있다. 구체적으로, TIM층(132)이 EMI 흡수층(131) 상에 배치될 수 있다. 즉, 메모리 컨트롤러(20) 상에 EMI 흡수층(131)과 TIM층(132)이 순차적으로 배치될 수 있다. 이러한 EMI 흡수층(131)과 TIM층(132)의 배치 역시 패드(130)의 ESD 차폐 성능과 열 전달 성능 중 어느 성능에 가중치를 더 부여하느냐에 따라 다양하게 변형되어 실시될 수 있다.
몇몇 실시예에서, EMI 흡수층(131)의 두께(T4)는 도시된 것과 같이 TIM층(132)의 두께(T3)보다 크도록 형성될 수 있다.
다음 도 10을 참조하면, 패드(도 3의 130)은 EMI 흡수층(131) 만으로 이루어질 수도 있다. 다시 말해, 메모리 컨트롤러(20) 상에 TIM층(132)이 배치되지 않고, EMI 흡수층(131)만 배치되도록 본 발명의 기술적 사상이 실시될 수 있다.
다음 도 11을 참조하면, EMI 흡수층(131)은 메모리 컨트롤러(20)와 접촉하지 않은 상태로 배치될 수 있다. 구체적으로, EMI 흡수층(131)으로 이루어진 패드(도 3의 130)는 전도성 플레이트(140)의 일면에는 고정되되, 메모리 컨트롤러(20)와 소정 간극(d3)을 형성한 채로 메모리 컨트롤러(20) 상에 배치될 수 있다. 다시 말해, EMI 흡수층(131)의 하면과 메모리 컨트롤러(20)의 상면 상에 소정 간극(d3)이 형성된 채로, EMI 흡수층(131)이 메모리 컨트롤러(20) 상에 배치될 수 있다.이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2, 3: 메모리 장치 10: 모듈 보드
20: 메모리 컨트롤러 30: 버퍼 메모리
40, 42: 비휘발성 메모리 50: 커넥터
60, 160: 결합 홀 100: 전도성 플레이트
110, 210: 차폐 벽 구조물 112: 차폐 벽 접촉부
120, 220: 차폐 영역 130: 패드
140, 240: 비 차폐 영역 150: 방열 구조물
200: 전도성 백 플레이트

Claims (10)

  1. 하나 이상의 반도체 장치가 배치되는 모듈 보드; 및
    상기 모듈 보드의 일면에 장착되는 전도성 플레이트를 포함하고,
    상기 전도성 플레이트는 차폐 영역 및 비 차폐 영역을 포함하고,
    상기 전도성 플레이트의 상기 차폐 영역에는 패드가 배치되는 메모리 장치.
  2. 제1항에 있어서,
    상기 전도성 플레이트는 상기 전도성 플레이트 상에 형성된 제1 차폐 벽 구조물을 포함하고,
    상기 차폐 영역과 상기 비 차폐 영역은 상기 제1 차폐 벽 구조물에 의해 구분되는 메모리 장치.
  3. 제2항에 있어서,
    상기 제1 차폐 벽 구조물은 일면이 상기 모듈 보드에 직접 접촉하도록 형성된 차폐 벽 접촉부를 포함하고,
    상기 차폐 벽 접촉부는 상기 일면이 상기 모듈 보드에 배치된 상기 하나 이상의 반도체 장치의 적어도 일부를 둘러싸는 형상을 갖는 메모리 장치.
  4. 제1항에 있어서,
    상기 패드는,
    상기 하나 이상의 반도체 장치에 대한 ESD(ElectroStatic Discharge) 차폐를 위한 EMI(ElectroMagnetic Interference) 흡수층과, 상기 모듈 보드의 방열을 위한 TIM(Thermal Interface Material)층 중 적어도 하나를 포함하는 메모리 장치.
  5. 제4항에 있어서,
    상기 패드는,
    제1 두께를 갖는 TIM층과,
    상기 TIM층 상에 배치되고 상기 제1 두께보다 작은 제2 두께를 갖는 EMI 흡수층을 포함하는 메모리 장치.
  6. 제4항에 있어서,
    상기 패드는,
    제1 두께를 갖는 EMI 흡수층과,
    상기 EMI 흡수층 상에 배치되고 상기 제1 두께보다 작은 제2 두께를 갖는 TIM층을 포함하는 메모리 장치.
  7. 제4항에 있어서,
    상기 EMI 흡수층은, 상기 반도체 장치 상에 배치되되,
    상기 EMI 흡수층의 하면과 상기 반도체 장치의 상면 사이에 미리 정한 간극이 형성된 형태로 상기 반도체 장치 상에 배치되는 메모리 장치.
  8. 제1항에 있어서,
    상기 패드는, 상기 반도체 장치 상에 배치되되,
    상기 패드의 폭이 상기 반도체 장치의 폭의 0.9 내지 1.5의 범위를 갖도록 상기 반도체 장치 상에 배치되는 메모리 장치.
  9. 메모리 컨트롤러가 배치되는 모듈 보드; 및
    상기 모듈 보드의 일면에 장착되는 전도성 백 플레이트를 포함하고,
    상기 전도성 백 플레이트는 차폐 영역 및 비 차폐 영역을 포함하고,
    상기 메모리 컨트롤러는 상기 차폐 영역에 대응되는 위치에 배치되는 메모리 장치.
  10. 하나 이상의 반도체 장치가 배치되는 모듈 보드; 및
    상기 모듈 보드의 일면에 장착되는 전도성 플레이트를 포함하고,
    상기 전도성 플레이트는 상기 전도성 플레이트 상에 형성된 차폐 벽 구조물을 포함하는 메모리 장치.
KR1020190076832A 2019-06-27 2019-06-27 메모리 장치 KR20210001171A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190076832A KR20210001171A (ko) 2019-06-27 2019-06-27 메모리 장치
US16/822,242 US11310905B2 (en) 2019-06-27 2020-03-18 Memory device including a conductive plate with a shielding region
CN202010580068.7A CN112151508A (zh) 2019-06-27 2020-06-23 包括具有屏蔽区域的传导板的存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190076832A KR20210001171A (ko) 2019-06-27 2019-06-27 메모리 장치

Publications (1)

Publication Number Publication Date
KR20210001171A true KR20210001171A (ko) 2021-01-06

Family

ID=73888532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190076832A KR20210001171A (ko) 2019-06-27 2019-06-27 메모리 장치

Country Status (3)

Country Link
US (1) US11310905B2 (ko)
KR (1) KR20210001171A (ko)
CN (1) CN112151508A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11507310B2 (en) * 2019-09-02 2022-11-22 SK Hynix Inc. Memory controller and operating method thereof
JP2021170570A (ja) * 2020-04-14 2021-10-28 キオクシア株式会社 半導体記憶装置
US20230137512A1 (en) * 2021-11-03 2023-05-04 Western Digital Technologies, Inc. Stacked ssd semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2612339B2 (ja) 1989-04-18 1997-05-21 三菱電機株式会社 電子機器筐体
JP2944405B2 (ja) 1993-12-29 1999-09-06 日本電気株式会社 半導体素子の冷却構造および電磁遮蔽構造
US6128194A (en) 1997-08-05 2000-10-03 3Com Corporation PC card with electromagnetic and thermal management
TW379824U (en) 1998-12-28 2000-01-11 Foxconn Prec Components Co Ltd Heat radiating apparatus
US7301776B1 (en) 2004-11-16 2007-11-27 Super Talent Electronics, Inc. Light-weight flash hard drive with plastic frame
US6430043B1 (en) 2000-10-30 2002-08-06 Intel Corporation Heat sink grounding unit
US6873043B2 (en) * 2003-03-10 2005-03-29 Delphi Technologies, Inc. Electronic assembly having electrically-isolated heat-conductive structure
US6987671B2 (en) * 2003-06-26 2006-01-17 Intel Corporation Composite thermal interface devices and methods for integrated circuit heat transfer
US7215551B2 (en) 2004-09-29 2007-05-08 Super Talent Electronics, Inc. Memory module assembly including heat sink attached to integrated circuits by adhesive
CN101102655A (zh) 2006-07-07 2008-01-09 富准精密工业(深圳)有限公司 散热装置
US20090027859A1 (en) 2007-07-26 2009-01-29 Giacoma Lawrence M Surface mounted heat sink and electromagnetic shield
US8018734B2 (en) 2007-08-24 2011-09-13 Novatel Wireless, Inc. Electronic device and method of forming same
US8665601B1 (en) 2009-09-04 2014-03-04 Bitmicro Networks, Inc. Solid state drive with improved enclosure assembly
US9317079B2 (en) 2011-03-29 2016-04-19 Echostar Uk Holdings Limited Media content device with customized panel
KR101941024B1 (ko) * 2014-03-27 2019-01-22 삼성전자주식회사 쉴드 캔 조립체 및 그것을 갖는 전자 장치
US9823691B2 (en) * 2015-07-23 2017-11-21 Toshiba Memory Corporation Semiconductor storage device
TWI584720B (zh) 2016-06-15 2017-05-21 瑞昱半導體股份有限公司 電子裝置及其散熱及電磁屏蔽結構
US20190045674A1 (en) 2017-08-03 2019-02-07 Autel Robotics Co., Ltd. Electromagnetic shielding structure and electronic device having the same

Also Published As

Publication number Publication date
CN112151508A (zh) 2020-12-29
US11310905B2 (en) 2022-04-19
US20200413528A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
AU2018260954B2 (en) Thermal management for solid-state drive
US10551885B2 (en) Solid state drive apparatus
US10582644B1 (en) Solid state drive device and computer server system including the same
US10409338B2 (en) Semiconductor device package having an oscillator and an apparatus having the same
US9668377B2 (en) Storage device
US9858181B2 (en) Memory module having different types of memory mounted together thereon, and information processing device having memory module mounted therein
US11310905B2 (en) Memory device including a conductive plate with a shielding region
US9894805B2 (en) Heat sink and memory module having the same
US11277916B2 (en) Memory system and storage device including printed circuit board with subset of channels arranged in point-to-point topology and subset of channels arranged in daisy-chain topology
US10714405B2 (en) Semiconductor packages relating to thermal redistribution patterns
JP2016071269A (ja) 電子機器、及びシステム
EP3989691A1 (en) Semiconductor device
KR20200135105A (ko) 전자 장치 및 전자 장치의 제조 방법
US20220367428A1 (en) Electronic device including thermal interface material layer and semiconductor package
US20240194614A1 (en) Solid state drive apparatus and data storage apparatus including the same
CN116266983A (zh) 具有侧面i/o的增强型i/o半导体芯片封装和冷却组装件
KR20230173394A (ko) 반도체 장치
CN118173132A (zh) 固态驱动装置以及包括该固态驱动装置的数据存储装置
TW201933030A (zh) 固態儲存裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right