KR20230058430A - 반도체 막 두께 제어 - Google Patents

반도체 막 두께 제어 Download PDF

Info

Publication number
KR20230058430A
KR20230058430A KR1020237009232A KR20237009232A KR20230058430A KR 20230058430 A KR20230058430 A KR 20230058430A KR 1020237009232 A KR1020237009232 A KR 1020237009232A KR 20237009232 A KR20237009232 A KR 20237009232A KR 20230058430 A KR20230058430 A KR 20230058430A
Authority
KR
South Korea
Prior art keywords
resin film
film
recess
substrate
soluble
Prior art date
Application number
KR1020237009232A
Other languages
English (en)
Inventor
다니엘 풀포드
마이클 머피
조디 그르제스코위악
제프리 스미스
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230058430A publication Critical patent/KR20230058430A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)

Abstract

특정 실시형태에서, 반도체 기판을 처리하기 위한 방법은, 리세스를 한정하는 미세 가공 구조물을 갖는 기판 상에 수지 막을 증착하는 단계를 포함한다. 수지 막은 리세스를 충전하며, 미세 가공 구조물을 커버한다. 방법은, 리세스 내에서 각각의 제1 깊이로 수지 막을 제거하기 위해, 광산 생성기(PAG) 기반 공정을 사용하여, 수지 막의 국부적 제거를 수행하는 단계를 포함하며, 각각의 제1 깊이의 적어도 2개의 깊이는 상이한 깊이이다. 방법은, 리세스 내에서 실질적으로 균일한 깊이의 수지 막을 제거하기 위해, 열산 생성기(TAG) 기반 공정을 사용하여 그리고 미리 결정된 조건이 충족될 때까지, 수지 막의 잔여 부분의 균일한 제거를 반복적으로 수행하는 단계를 포함한다.

Description

반도체 막 두께 제어
관련 출원에 대한 상호 참조
본 출원은 2020년 9월 1일자로 출원된 미국 가출원 번호 제63/073,047호, 및 2020년 12월 17일자로 출원된 미국 정규출원 번호 제17/125,609호의 이익을 주장하며, 이들은 참조로 포함된다.
본 개시물은 일반적으로 반도체 제조에 관한 것이며, 특정 실시형태에서, 반도체 막 두께 제어에 관한 것이다.
전기 회로를 구성하는 단계는, 패터닝(patterning), 에칭, 및 충전 공정 뿐만 아니라, 다양한 형상부(feature) 또는 구조물에 걸쳐서 다수의 층상 재료를 증착하는 단계를 포함한다. 차세대 트랜지스터를 위한 설계 혁신이 더 작은 치수 및 수직 아키텍처로 이동함에 따라, 다이(die) 내에서 그리고 웨이퍼에 걸쳐서 막 두께를 정밀하게 제어하는 기술에 대한 요구가 증가하고 있다. 에칭 공정은 종료점 없이 막의 일부분을 제거하도록 시간 조절될 수 있지만, 이러한 공정은 불충분한 위치 제어 및 높은 가변성을 갖는다.
특정 실시형태에서, 반도체 기판을 처리하기 위한 방법은, 리세스(recess)를 한정하는 미세 가공 구조물을 갖는 기판을 수용하는 단계; 및 기판 상에 수지 막을 증착하는 단계를 포함한다. 수지 막은 리세스를 충전하며, 미세 가공 구조물을 커버하고, 초기에 용제에 의한 현상에 저항성이다. 방법은, 기판 상에 제1 오버코트 막(overcoat film)을 증착하는 단계를 포함한다. 제1 오버코트 막은, 화학 방사선에 응답하여, 제1 가용성 변화 작용제(solubility-changing agent)를 생성하는 제1 작용제 생성 성분을 포함한다. 방법은, 제1 오버코트 막 내에 제1 가용성 변화 작용제를 생성하기 위해, 충분한 제1 화학 방사선에 제1 오버코트 막을 노출시키는 단계를 포함한다. 방법은, 제1 가용성 변화 작용제를 수지 막 내로 미리 결정된 제1 깊이로 확산시켜서, 수지 막의 제1 부분이 제1 용제에 가용성이 되도록 하는 단계; 및 제1 용제를 사용하여, 수지 막의 제1 부분 및 제1 오버코트 막을 현상하는 단계를 포함한다. 방법은, 기판 상에 제2 오버코트 막을 증착하는 단계를 포함한다. 제2 오버코트 막은, 화학 방사선에 응답하여, 제1 가용성 변화 작용제를 생성하는 제1 작용제 생성 성분을 포함한다. 방법은, 제2 오버코트 막 내에 제1 가용성 변화 작용제를 생성하기 위해, 충분한 제2 화학 방사선에 제2 오버코트 막을 노출시키는 단계를 포함한다. 방법은, 제1 가용성 변화 작용제를 수지 막 내로 미리 결정된 제2 깊이로 확산시켜서, 수지 막의 제2 부분이 제1 용제에 가용성이 되도록 하는 단계; 및 제1 용제를 사용하여, 수지 막의 제2 부분 및 제2 오버코트 막을 현상함으로써, 수지 막이 리세스 내에서 각각의 조합된 제1 깊이로 함입되도록 하는 단계를 포함한다.
특정 실시형태에서, 반도체 기판을 처리하기 위한 방법은, 리세스를 한정하는 미세 가공 구조물을 갖는 기판을 수용하는 단계; 및 기판 상에 수지 막을 증착하는 단계를 포함한다. 수지 막은 리세스를 충전하며, 미세 가공 구조물을 커버하고, 초기에 제1 용제에 의한 현상에 저항성이다. 방법은, 기판 상에 제1 오버코트 막을 증착하는 단계를 포함한다. 제1 오버코트 막은, 화학 방사선에 응답하여, 제1 가용성 변화 작용제를 생성하는 제1 작용제 생성 성분을 포함한다. 방법은, 제1 오버코트 막 내에 제1 가용성 변화 작용제를 생성하기 위해, 충분한 화학 방사선에 제1 오버코트 막을 노출시키는 단계를 포함한다. 방법은, 제1 가용성 변화 작용제를 수지 막 내로 미리 결정된 제1 깊이로 확산시켜서, 수지 막의 제1 부분이 제1 용제에 가용성이 되도록 하는 단계; 및 제1 용제를 사용하여, 수지 막의 제1 부분을 현상하는 단계를 포함한다. 방법은, 기판 상에 제2 오버코트 막을 증착하는 단계를 포함한다. 제2 오버코트 막은, 기판의 가열에 응답하여, 제2 가용성 변화 작용제를 생성하는 제2 작용제 생성 성분을 포함한다. 방법은, 제2 오버코트 막 내에 제2 가용성 변화 작용제를 생성하고, 제2 가용성 변화 작용제를 수지 막 내로 미리 결정된 제2 깊이로 확산시켜서, 수지 막의 제2 부분이 제1 용제에 가용성이 되도록 하기에 충분하게 기판을 열처리(baking)하는 단계를 포함한다. 방법은, 제1 용제를 사용하여, 수지 막의 제2 부분을 현상함으로써, 수지 막이 리세스 내에서 각각의 조합된 깊이로 함입되도록 하는 단계를 포함한다.
특정 실시형태에서, 반도체 기판을 처리하기 위한 방법은, 리세스를 한정하는 미세 가공 구조물을 갖는 기판 상에 수지 막을 증착하는 단계를 포함한다. 수지 막은 리세스를 충전하며, 미세 가공 구조물을 커버한다. 방법은, 리세스 내에서 각각의 제1 깊이로 수지 막을 제거하기 위해, 광산 생성기(photoacid generator: PAG) 기반 공정을 사용하여, 수지 막의 국부적 제거를 수행하는 단계를 포함하며, 각각의 제1 깊이의 적어도 2개의 깊이는 상이한 깊이이다. 방법은, 리세스 내에서 실질적으로 균일한 깊이의 수지 막을 제거하기 위해, 열산 생성기(thermal acid generator: TAG) 기반 공정을 사용하여 그리고 미리 결정된 조건이 충족될 때까지, 수지 막의 잔여 부분의 균일한 제거를 반복적으로 수행하는 단계를 포함한다.
이제 본 개시물 및 이의 이점에 대한 보다 완전한 이해를 위해, 첨부된 도면과 함께 고려되는 이하의 설명을 참조하며, 첨부된 도면으로서:
도 1a 내지 도 1j는 기판을 처리하기 위한 예시적인 공정 동안의 예시적인 반도체 기판의 단면도 및 평면도를 도시한다;
도 2a 내지 도 2i는 기판을 처리하기 위한 예시적인 공정 동안의 예시적인 기판의 단면도 및 평면도를 도시한다;
도 3은 충전 재료 내로의 가용성 변화 작용제의 다양한 확산 깊이의 예시적인 효과를 도시한다;
도 4a 내지 도 4h는 기판 부분을 처리하기 위한 예시적인 공정 동안, 미리 패터닝된 형상부를 갖는 예시적인 기판 부분의 단면도를 도시한다;
도 5a 내지 도 5c는 기판 부분을 처리하기 위한 예시적인 공정의 부분 동안, 미리 패터닝된 형상부를 갖는 예시적인 기판 부분의 단면도를 도시한다;
도 6은 반도체 기판을 처리하기 위한 예시적인 방법을 도시한다;
도 7은 반도체 기판을 처리하기 위한 예시적인 방법을 도시한다;
도 8은 반도체 기판을 처리하기 위한 예시적인 방법을 도시한다;
도 9a 내지 도 9c는 오버코트 막에 사용될 수 있는 예시적인 PAG 및 TAG를 도시한다;
도 10a 및 도 10b는 오버코트 막 및/또는 충전 재료의 가용성의 예시적인 변경을 도시한다;
도 11은 n형 및 p형 실리콘-게르마늄(SiGe)을 선택적으로 성장시키기 위한 정밀한 막 높이 제어의 이점을 얻을 수 있는 적층형 트랜지스터 아키텍처의 실시예를 도시한다; 그리고
도 12a 및 도 12b는 자체 정렬 블록(self-aligned block: SAB) 공정 흐름의 단계가 스핀온(spin-on) 카본과 같은 특정 막의 부분적인 리세스로부터 이점을 얻을 수 있음을 도시한다.
반도체 소자를 형성하는 단계와 관련된 증착, 패터닝, 및 제거 공정 전반에 걸쳐서, 다양한 이유로 증착된 막의 높이를 제어하는 것이 바람직할 수 있다. 예를 들어, 트렌치 내에서 그러한 증착된 막의 일정 높이를 달성하기 위해, (예를 들어, 트렌치 내에서) 증착된 막의 일부분을 제거하는 것이 바람직할 수 있다. 증착된 층의 부분을 제거하기 위한, 시간 조절된 습식 또는 건식 에칭 공정과 같은 통상적인 제거 공정은 흔히 제어하기가 어렵고, 평탄화 문제와 같은 다른 문제를 겪는다. 처리되는 반도체 웨이퍼의 표면에 걸쳐서 형상부 크기가 계속 축소되거나 가변됨에 따라, 이러한 문제가 훨씬 더 만연하게 된다.
본 개시물의 실시형태는 반도체 기판에 대한 막 두께를 제어하기 위한 기술을 제공한다. 기판은, 예를 들어, 리세스를 한정하는 구조물을 포함하는 미리 패터닝된 형상부를 가질 수 있다. 제어되는 막은, 미리 패터닝된 형상부 위에 증착되고, 리세스를 충전하며, 구조물을 커버하는, 폴리머 수지와 같은 충전 재료일 수 있다. 기판을 포함하는 반도체 웨이퍼에 걸쳐서, 리세스 내에서 특정 타겟 높이(두께)로 충전 재료를 정밀하게 그리고 반복적으로 감소시키는 것이 요구될 수 있으며, 이러한 타겟 높이는 리세스 간에 달라질 수 있다. 특정 실시형태는, 막 높이의 제어가 요구되는 통상적인 에칭 기술에 사용되는 에칭 정지 층 또는 다른 시간 조절된 에칭 공정을 사용하지 않으면서, 이러한 막 두께 제어를 달성한다.
충전 재료는, 충전 재료의 일부분을 제거하는 데 사용될 용제(예를 들어, 현상제)에 의한 제거(예를 들어, 현상)에 초기에 저항성일 수 있다. 특정 실시형태는, 자극제에 응답하여, 오버코트 막 내에 작용제를 생성하는 작용제 생성기를 포함하는 오버코트 막을 증착하는 단계를 포함하는 주기적 공정을 사용한다. 그 다음, 작용제가 충전 재료 내로 미리 결정된 깊이로 확산됨으로써, 충전 재료의 일부분이 용제에 대하여 보호 해제(de-protected)(제거 가능/현상 가능)되도록 한다. 그 다음, 용제를 사용하여, 오버코트 막 및 충전 재료의 보호 해제된 부분이 제거된다. 리세스 내의 충전 재료가 하나 이상의 해당 타겟 높이에 도달할 때까지, 이러한 공정이 반복될 수 있다.
특정 실시형태는 PAG 기반 공정을 사용하여, 기판의 리세스 내에서 수지 막의 높이의 적어도 일부분을 감소시킨다. 예를 들어, 오버코트 막 내의 작용제 생성기는, 화학 방사선에 응답하여 활성화되는 광활성화 작용제 생성기(예를 들어, PAG)일 수 있다. (예를 들어, 리세스 내의) 타겟 막 높이가 달성될 때까지, 이러한 PAG 기반 공정은 적절한 횟수로 반복될 수 있다.
특정 실시형태는 TAG 기반 공정을 사용하여, 기판의 리세스 내에서 수지 막의 높이의 적어도 일부분을 감소시킨다. 예를 들어, 오버코트 막 내의 작용제 생성기는, 열에 응답하여 활성화되는 열활성화 작용제 생성기(예를 들어, TAG)일 수 있다. (예를 들어, 리세스 내의) 타겟 막 높이가 달성될 때까지, 이러한 TAG 기반 공정은 적절한 횟수로 반복될 수 있다.
특정 실시형태는, 수지 막 내의 높이 편차를 안정시키기 위한 PAG 기반 공정의 하나 이상의 반복을, (예를 들어, 리세스 내의) 타겟 막 높이가 달성될 때까지 막 높이 두께를 균일하게 추가로 감소시키기 위한 TAG 기반 공정의 하나 이상의 반복과 조합한다.
즉, 실시형태는, 오버코트로부터 산-보호 해제 가능 수지 내로의 산의 생성 및 확산 이후에 현상에 의해, 웨이퍼에 걸쳐서 위치별 막 두께 및 프로파일의 조절을 제공한다. 수지 막 내로의 산 보호 해제의 깊이는, 상부 오버코트에서 생성되어 상부 오버코트로부터 확산되는 산의 양에 의해 한정될 수 있다. 위치별 높이 제어는, 오버코트를 포함하는 광산 및/또는 열산 생성기를 사용하여 달성될 수 있다. 실시형태는 후면 오버레이 제어 기술과 함께 사용될 수 있을 뿐만 아니라, 전면 처리를 위한 위치 기반 임계 치수 최적화기 플랫폼과 함께 사용될 수 있다.
또한, 특정 실시형태는 개선된 평탄성을 제공한다. 예를 들어, 통상적인 특정 에칭 기술은, 특히 기판의 구조물 간의 피치, 또는 그러한 구조물의 폭이 가변됨에 따라, 평탄화 문제를 야기하거나 악화시킨다. 본 개시물의 특정 실시형태는, 기판의 가변 토포그래피(topography)에 의해 야기되는 영향이 거의 없거나 전혀 없이, 타겟 높이로 충전 재료의 제거를 제어할 수 있다.
도 1a 내지 도 1j는 특정 실시형태에 따라, 기판(100)을 처리하기 위한 예시적인 공정(102) 동안의 예시적인 반도체 기판(100)의 단면도 및 평면도를 도시한다. 공정(102)은 단계(104a 내지 104j)를 포함하지만, 공정(102)은 적절한 경우 더 많거나 더 적은 단계를 포함할 수 있다. 기판(100)은, 보다 대형 반도체 웨이퍼의 일부와 같이, 보다 대형 반도체 소자의 일부일 수 있다. 특정 실시형태에서, 공정(102)은, 충전 재료가 리세스 내에서 미리 결정된 높이일 때까지, 기판(100)의 리세스로부터 충전 재료를 제거하기 위해 PAG 기반 공정을 반복적으로 수행하는 단계를 포함한다.
도 1a에 도시된 바와 같이, 단계(104a)에서, 기판(100)은, 베이스 부분(106), 및 베이스 부분(106) 상에 형성된 미세 가공 구조물(108)을 포함한다. 구조물(108)은 리세스(110)를 한정한다. 본 개시물은 임의의 적합한 형상부로 패터닝되는 구조물(108)을 고려한다. 예를 들어, 본 개시물은 주로 "리세스"를 설명하지만, 본 개시물의 실시형태를 사용하여, ("리세스"로 간주되는지 여부와 관계없이) 라인, 홀, 트렌치, 비아, 및/또는 다른 적합한 구조물을 포함하는, 다른 적합한 형상부가 반도체 기판 내에 또는 상에 형성될 수 있다. 구조물(108) 및 리세스(110)는, 통상적인 리소그래피 공정 및/또는 다른 적합한 증착 및 에칭 공정을 사용하여 형성될 수 있다. 베이스 부분(106) 및 구조물(108)은, 필요에 따라, 동일하거나 상이한 재료(또는 재료의 조합물)를 포함할 수 있다.
기판(100)은 일반적으로 본 개시물의 실시형태에 따라 처리되는 소재(workpiece)를 지칭한다. 기판(100)은 소자, 특히 반도체 또는 다른 전자 소자의 임의의 재료 부분 또는 구조물을 포함할 수 있으며, 예를 들어, 반도체 웨이퍼와 같은 베이스 기판 구조물, 레티클, 또는 박막과 같이 베이스 기판 구조물 상에 있거나 위에 놓이는 층일 수 있다. 따라서, 기판(100)은 패터닝된 또는 패터닝되지 않은 임의의 특정 베이스 구조물, 하부층 또는 상부층으로 제한되는 것이 아니라, 오히려 임의의 그러한 층 또는 베이스 구조물, 그리고 층 및/또는 베이스 구조물의 임의의 조합물을 포함할 수 있다. 기판(100)은, 벌크 실리콘 기판과 같은 벌크 기판, 실리콘 온 절연체 기판, 또는 다양한 다른 반도체 기판일 수 있다.
구조물(108)은 각각의 상부 표면(112)을 가지며, 리세스(110)는 하부 표면(113)을 갖는다. 특정 실시형태에서, 구조물(108) 및 리세스(110)는, 서로에 대하여 높이가 상이하다. 예를 들어, 특정 실시형태에서, 리세스는 (베이스 부분(106)의 하부로부터 리세스(110)의 하부 표면(113)까지 z 방향으로) 높이(114)를 가지며, 구조물(108)은 (z 방향으로, 베이스 부분(106)의 하부로부터 구조물(108)의 상부 표면(112)까지) 제2 높이(116)를 갖는다. 특정 실시형태에서, 서로에 대한 구조물(108) 및 리세스(110)의 높이 차이는 10 nm 내지 100 nm일 수 있다(예를 들어, 50 nm 초과). 다른 실시형태에서, 예를 들어 깊은 개구부/트렌치의 경우, 높이 차이는 5 미크론 초과일 수 있다. 구조물(108)은, 주어진 적용예를 위한 임의의 적합한 폭(118)을 가질 수 있는 갭(예를 들어, 리세스(110)에 의해 한정됨)에 의해 분리된다.
도 1b에 도시된 바와 같이, 단계(104b)에서, 충전 재료(120)가 기판(100) 상에 증착되었다. 충전 재료(120)는 임의의 적합한 방식으로 증착될 수 있다. 예를 들어, 충전 재료(120)는, 스핀온(spin-on) 증착(또는 스핀 코팅), 스프레이 코팅, 롤 코팅, 화학 기상 증착(CVD), 또는 임의의 다른 적합한 증착 기술을 사용하여 증착될 수 있다. 충전 재료(120)는 리세스(110)를 충전하며, 구조물(108)을 커버한다. 후속 포토리소그래피 단계에서, 충전 재료(120)가 리세스(110) 내에서 특정 높이를 갖도록, 포토리소그래피 현상 기술을 통해, 리세스(110) 내로 충전 재료(120)를 함입하는 것이 바람직할 수 있다.
특정 실시형태에서, 충전 재료(120)는, 폴리머 수지와 같은 수지 막이다. 충전 재료(120)는 광 보호 해제 가능 특성을 가질 수 있으며, 증착될 때, 주어진 용제(현상제로도 지칭될 수 있음)에 의해 용해되는 것에 저항성일 수 있다. 그러나, 이후의 단계에서 설명되는 바와 같이, 특정 산에 노출된 후에, 충전 재료(120)는 가용성 변화를 겪을 수 있으며, 그 후에, 충전 재료(120)(또는 이의 일부)는 더 이상 용제로부터 보호되지 않고 용제에 용해될 것이다. 예를 들어, 특정 실시형태에서, 충전 재료(120)는 산 보호 해제 가능 폴리머이며, 폴리머의 일부분이 특정 종(예를 들어, 산)과 반응하여 분해됨으로써, 충전 재료(120)의 가용성을 변화시켜서, 특정 방식으로 보호 해제된 경우, 충전 재료(120)가 용해되거나 달리 유실될 것이다. 구체적인 실시예로서, 충전 재료(120)는, 다수의 유형의 모노머로 구성된 코폴리머(copolymer) 또는 터폴리머(terpolymer)일 수 있으며, 모노머 중 적어도 하나는 강산의 존재 하에서 분해될 수 있으므로, 카복실산 말단기와 같은 더 많은 극성기를 형성함으로써, 충전 재료(120)가 수성 매체 내에서 보다 가용성이 될 것이다. 구체적인 실시예로서, 충전 재료(120)는, tert-부틸 아크릴레이트 또는 메틸 아다만틸(adamantyl) 메타크릴레이트와 같은, 산 민감성 모노머를 포함하는 다수의 모노머 유형을 포함할 수 있다.
특정 실시형태에서, 충전 재료(120)는, 포지티브, 네거티브, 또는 하이브리드 톤(toned) 포토레지스트와 같은, 감광성 재료를 포함한다. 일 실시예에서, 충전 재료(120)는, 페놀 포름알데히드 수지 또는 디아조-나프토퀴논계 수지를 포함한다. 특정 실시형태에서, 충전 재료(120)는 화학적 증폭 레지스트를 포함할 수 있다. 다른 실시형태에서, 충전 재료(120)는, 폴리메틸 메타크릴레이트(PMMA) 또는 하이드로젠 실세스퀴옥산(Hydrogene SilsesQuioxance: HSQ)과 같은, 비-화학적 증폭 레지스트 재료를 포함할 수 있다.
충전 재료가 리세스(110) 내에서 미리 결정된 타겟 높이(121)를 갖도록, 리세스(110) 내를 포함하는, 충전 재료(120)의 일부분을 제거하는 것이 바람직할 수 있다. 이러한 실시예에서, 타겟 높이(121)는, 리세스(110)의 하부 표면(113)으로부터 측정되는 것으로 도시되지만, 리세스(110) 내의 충전 재료(120)의 타겟 높이는, 베이스 부분(106)의 하부와 같은, 임의의 적합한 위치로부터 측정될 수 있다. 또한, 타겟 높이(121)는, 충전 재료(120)의 타겟 두께로 간주될 수 있다. 충전 재료(120)는, 충전 재료(120)의 부분을 제거하기 위해 후속 공정에서 사용되는 하나 이상의 용제에 의한 현상에 초기에 저항성이다.
도 1c에 도시된 바와 같이, 단계(104c)에서, 오버코트 막(122)이 기판(100) 상에 증착되었다. 오버코트 막(122)은, 스핀온 증착(또는 스핀 코팅), 스프레이 코팅, 롤 코팅, CVD, 또는 임의의 다른 적합한 증착 기술을 포함하는, 임의의 적합한 방식으로 증착될 수 있다. 오버코트 막(122)은, 화학 방사선에 응답하여, 후속 제거 공정에서 사용될 하나 이상의 용제에 가용성이 되도록, 다른 재료(예를 들어, 오버코트 막(122)의 재료 및/또는 충전 재료(120))의 가용성을 변화시키기 위한 가용성 변화 작용제를 생성하는 광활성화 작용제 생성기를 포함한다. 특정 실시형태에서, 광활성화 작용제 생성기는 PAG이며, 가용성 변화 작용제는 산이다.
광활성화 작용제 생성기와는 별도로, 오버코트 막(122)은, 충전 재료(120)와 동일한 재료 또는 유사한 재료를 포함할 수 있거나 포함하지 않을 수 있다. 특정 실시형태에서, 광활성화 작용제 생성기와 더불어, 오버코트 막(122)은, 용제 내의 보호 해제된 충전 재료(120)의 가용성과 유사한 (리세스(110) 내의 충전 재료(120)의 보호 해제된 부분을 제거하기 위해 후속적으로 사용될) 용제 내의 가용성을 갖는 폴리머 수지를 포함할 수 있으므로, 충전 재료(120)의 보호 해제된 부분 및 오버코트 막(122)은 하나의 단계로 제거될 수 있다. 특정 실시형태에서, 오버코트 막(122)의 광활성화 작용제 생성기는, 오버코트 막(122)의 재료(예를 들어, 수지)에 미리 배합된다.
도 1d에 도시된 바와 같이, 단계(104d)에서, 오버코트 막(122)은, 적합한 시간 기간 동안 화학 방사선(124)에 노출된다. 특히, 오버코트 막(122)은 충분한 화학 방사선(124)에 노출되어, 오버코트 막(122) 내의 광활성화 작용제 생성기(예를 들어, PAG)가 오버코트 막(122) 내에 가용성 변화 작용제(126)(예를 들어, 산)를 생성하도록 함으로써, 이제 오버코트 막(122)은 가용성 변화 작용제(126)를 포함한다. 가용성 변화 작용제(126)는 오버코트 막(122)이 가용성이 되도록 함으로써, 이제 오버코트 막(122)은 후속 제거 공정에서 사용될 하나 이상의 용제에 가용성이다.
화학 방사선(124)은, 오버코트 막(122) 내의 광활성화 작용제 생성기(예를 들어, PAG)를 활성화시키기 위한 다른 적합한 특성을 갖고 적합한 파장의 광을 포함할 수 있으므로, 오버코트 막(122) 내의 광활성화 작용제 생성기가 오버코트 막(122) 내에 가용성 변화 작용제(126)(예를 들어, 산)를 생성하도록 한다. 오버코트 막(122) 내에 가용성 변화 작용제(126)를 생성하기 위해, 오버코트 막(122) 내의 광활성화 작용제 생성기가 활성화되는지 여부(그리고 어떤 양인지)에 영향을 줄 수 있는 화학 방사선(124)의 특성은, 오버코트 막(122)의 내용물, 광활성화 작용제 생성기의 유형, 화학 방사선(124)의 파장, 오버코트 막(122)이 화학 방사선(124)에 노출되는 시간 기간, 및 다른 적합한 요인을 포함한다.
미리 결정된 광활성화 작용제 생성기(예를 들어, PAG)는, 미리 결정된 파장 또는 미리 결정된 파장 범위에 민감성일 수 있으므로, 다양한 노광 소스를 사용할 수 있다. 단지 일 실시예로서, 화학 방사선(124)의 파장은 약 170 nm 내지 약 405 nm의 범위일 수 있으며, 노광 시간은 약 10초 내지 약 1분일 수 있다(도 1a 내지 도 1j에 도시된 이의 부분이 일부인 웨이퍼의 경우). 충전 재료 오버코트 막(122)의 폴리머는, 미리 결정된 파장에 대해 투명하거나 거의 투명할 수 있다.
그러나, 값 및 화학 방사선 소스는 단지 실시예로서만 제공된다는 것을 이해해야 한다. 특정 실시형태에서, 도 4b 및 도 4f를 참조하여 아래에 설명되는 바와 같이, 기판(100)은 보다 대형 기판의 일부이며, 화학 방사선(124)은, 보다 대형 기판 상의 오버코트 막(이의 오버코트 막(122)은 일부임)으로 지향되는 보다 큰 화학 방사선 패턴의 일부이다. 화학 방사선(예를 들어, 광)으로의 노광은, 단지 몇몇 실시예로서, 직접 기록 노광 단계 또는 플러드 노광(flood exposure)을 통해, 또는 마스크 기반 노광을 사용하여, 스캐너로 수행될 수 있다. 물리적 리소그래피 노광 스테퍼(stepper) 또는 스캐너도 사용될 수 있다. 다른 실시예에서, 웨이퍼의 표면에 걸쳐서 공간적으로 노광 에너지를 가변시킬 수 있는 비교적 간단한 스캐닝 레이저 시스템이 사용될 수 있다. 주어진 구현예를 위해 적합한 화학 방사선(124)의 특정 파장 및 노광 시간은, 레이저의 강도를 포함하는, 사용되는 도구에 의해 영향을 받을 수 있다.
도 1e에 도시된 바와 같이, 단계(104e)에서, 이후 제거 공정에서 사용될 용제에 가용성이 되도록 충전 재료(120)의 적어도 일부분을 변화시키기 위해, 가용성 변화 작용제(126)는 충전 재료(120) 내로 확산되어, 충전 재료(120)의 일부분(보호 해제된 부분(120a))이 이후 제거 공정에서 사용될 용제에 가용성이 되도록 한다. 일반적으로, 보호 해제된 부분(120a)은, 가용성 변화 작용제(126)가 확산된 충전 재료(120)의 부분으로서 도시된다. 충전 재료(120) 내로의 가용성 변화 작용제(126)의 확산으로 인해, 가용성 변화 작용제(126)가 충전 재료(120) 내로 확산되는 깊이까지(예를 들어, 미리 결정된 깊이까지), 충전 재료(120) 내의 가용성 변화 작용을 야기함으로써, 보호 해제된 부분(120a)을 야기한다. 그 다음, 충전 재료(120)의 보호 해제된 부분(120a)은, 현상제로도 지칭될 수 있는 하나 이상의 특정 용제에 가용성이 된다. 충전 재료(120)의 일부분 내로의 가용성 변화 작용제(126)의 확산으로 인해 기인하는 보호 해제 반응(보호 해제된 부분(120a)을 생성함)은, 충전 재료(120)의 부분 내의 가교 해제(de-crosslinking) 반응일 수 있다. 오버코트 막(122)이 가용성이 되도록 하기 위해, 오버코트 막(122) 내에서 유사한 반응이 발생할 수 있다.
가용성 변화 작용제(126)는, 임의의 적합한 공정을 사용하여 충전 재료(120) 내로 확산될 수 있다. 특정 실시형태에서, 가용성 변화 작용제(126)를 충전 재료(120)의 적어도 일부분 내로 확산시키기 위해, 열 공정(예를 들어, 열(127))이 사용된다. 예를 들어, 열(127)을 가하기 위해, 기판(100)이 열처리될 수 있으며, 기판(100)을 열처리하는 것과 관련된 열로 인해, 가용성 변화 작용제(126)가 충전 재료(120)의 적어도 일부분 내로 확산된다. 기판(100)은, 적합한 도구의 기판 플레이트를 통해, 적합한 도구의 기판 공정 챔버 내의 주변 열을 통해, 이들의 조합으로, 또는 임의의 다른 적합한 방식으로 열처리될 수 있다.
특정 실시형태에서, 가용성 변화 작용제(126)는 충전 재료(120) 내로 미리 결정된 깊이로 확산되어, 미리 결정된 깊이로 충전 재료(120)의 가용성을 변화시킨다. 미리 결정된 깊이는, 리세스(110) 내의 충전 재료(120)에 대한 타겟 높이(121)에 도달하기에 충분할 수 있거나 충분하지 않을 수 있다. 도시된 실시예에서, 단계(104e)의 미리 결정된 깊이는, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)로 충전 재료(120)를 함입시키기에는 불충분하다.
가용성 변화 작용제(126)가 충전 재료(120) 내로 확산되는 깊이는, 오버코트 막(122)의 내용물(오버코트 막(122) 내의 광활성화 작용제 생성기의 유형, 오버코트 막(122)의 다른 성분, 및 오버코트 막(122) 내의 광활성화 작용제 생성기의 농도를 포함함), 화학 방사선(124)의 특성(예를 들어, 단계(104d) 또는 이후의 단계에서 사용됨), 충전 재료(120)의 내용물, 높이(116 및 114) 간의 차이에 대한 폭(118)(이는 리세스(110)의 종횡비로 지칭될 수 있으며, 특히 충전 재료(120)가 이후의 단계에서 리세스(110) 내로 함입됨에 따라, 광활성화 작용제 생성기를 활성화시켜서 가용성 변화 작용제(126)를 생성할 수 있는 화학 방사선(124)의 능력에 영향을 줄 수 있음), 화학 방사선(124)의 조사 선량, 가열(예를 들어, 열처리) 시간 및 온도, 그리고 임의의 다양한 다른 요인을 포함하는, 다양한 요인을 사용하여 제어될 수 있거나/제어될 수 있고, 이에 의해 영향을 받을 수 있다.
도 1f에 도시된 바와 같이, 단계(104f)에서, 충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)은 제거되었다. 특정 실시형태에서, 용제(128)를 사용하여, 충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)이 현상됨으로써, 충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)이 기판(100)으로부터 제거되도록 한다.
본 개시물은 충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)을 제거하기 위한 임의의 적합한 물질을 포함하는 용제(128)를 고려한다. 단지 일 실시예로서, 용제(128)는, 산 보호 해제된 수지(예를 들어, 충전 재료(120)의 보호 해제된 부분(120a))를 가용성으로 할 수 있는 테트라메틸 암모늄 수산화물의 수용액을 포함할 수 있다. 용제(128)는 현상제로도 지칭될 수 있다.
충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)의 제거는, 조사 선량에 비례하여, 리세스(110) 내의 충전 재료(120)의 높이(예를 들어, 충전 재료(120) 내로의 가용성 변화 작용제(126)의 확산 깊이, 또는 충전 재료(120)의 보호 해제된 부분(120a)의 깊이)의 변화를 유발한다.
오버코트 막(122)을 증착하는 단계(단계(104c)), 화학 방사선(124)으로의 노광(단계(104d)), 시간 기간 동안의 열처리를 통한 확산(단계(104e)), 및 충전 재료(120)의 보호 해제된 부분의 현상(단계(104f))의 이러한 공정은, 충전 재료(120) 보호 해제 및 현상(제거)의 누적 깊이가 타겟 높이(121)에 도달하여, 리세스(110) 내의 잔여 충전 재료(120)가 거의 타겟 높이(121)에 있을 때까지 반복될 수 있다. 예를 들어, 도 1g 내지 도 1j는 이러한 실시예에서, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)를 달성하기에 충분한 이러한 주기적 공정의 제2 반복을 도시한다.
특히, 도 1g는 오버코트 막(122)이 기판(100) 상에 다시 증착된 단계(104g)를 도시한다. 또 다시, 오버코트 막(122)은, 화학 방사선에 응답하여, 후속 제거 공정에서 사용될 하나 이상의 용제에 가용성이 되도록, 오버코트 막(122)의 재료 및/또는 충전 재료(120)의 가용성을 변화시키기 위한 가용성 변화 작용제(예를 들어, 산)를 생성하는 광활성화 작용제 생성기(예를 들어, PAG)를 포함한다.
도 1h는 오버코트 막(122)이 화학 방사선(124)에 노출되어, 오버코트 막(122) 내의 광활성화 작용제 생성기가 오버코트 막(122) 내에 가용성 변화 작용제(126)를 생성하도록 함으로써, 이제 오버코트 막(122)이 가용성 변화 작용제(126)를 포함하고, 오버코트 막(122)이 가용성(후속 제거 공정에서 사용될 하나 이상의 용제에 가용성)이 되도록 하는 단계(104h)를 도시한다.
도 1i는 가용성 변화 작용제(126)가 충전 재료(120) 내로 확산되어, 충전 재료(120)의 추가적인 부분(보호 해제된 부분(120b))이 용제(예를 들어, 용제(128))에 가용성이 되도록 하는 단계(104i)를 도시한다. 일반적으로, 보호 해제된 부분(120b)은, 가용성 변화 작용제(126)가 확산된 충전 재료(120)의 부분으로서 도시된다. 전술한 바와 같이, 가용성 변화 작용제(126)는, 열공정(예를 들어, 기판(100)의 열처리)을 사용하여, 충전 재료(120) 내로 확산될 수 있다. 특정 실시형태에서, 가용성 변화 작용제(126)는 충전 재료(120) 내로 미리 결정된 깊이로 확산되어, 미리 결정된 깊이로 충전 재료(120)의 가용성을 변화시킨다. 이러한 실시예에서, 미리 결정된 깊이는, 타겟 높이(121)까지 충전 재료(120)를 보호 해제시키기에 충분하다.
도 1j는 충전 재료(120)의 보호 해제된 부분(120b) 및 오버코트 막(122)이 제거된 단계(104j)를 도시한다. 특정 실시형태에서, 용제(128)를 사용하여, 충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)이 현상됨으로써, 충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)이 기판(100)으로부터 제거되도록 한다. 이러한 실시예에서, 충전 재료(120)의 보호 해제된 부분(120b) 및 오버코트 막(122)의 제거는, 리세스(110) 내의 충전 재료(120)의 높이의 변화를 유발함으로써, 리세스(110) 내의 잔여 충전 재료(120)가 실질적으로 타겟 높이(121)에 있다.
도시된 실시예에서, 주기적 공정의 두 번의 반복은 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)를 달성하기에 충분하지만, 본 개시물은 주어진 적용예를 위한 타겟 높이(121)에 도달하기에 충분한 임의의 적합한 횟수의 반복을 고려한다. 예를 들어, 리세스(110) 내의 충전 재료의 타겟 높이(121)에 도달하기에 충분한 충전 재료(120)를 제거하기 위해, 2회 초과의 반복이 적절할 수 있다. 다른 실시예에서, (예를 들어, 단계(104b 내지 104f)의) 단일 반복은, 리세스(110) 내의 충전 재료의 타겟 높이(121)에 도달하기에 충분한 충전 재료(120)를 제거하기 위해 적절할 수 있다. 또한, 충전 재료(120) 내로의 가용성 변화 작용제(126)의 확산 및 충전 재료(120)의 보호 해제된 부분의 후속 제거의 미리 결정된 깊이는, 반복마다(그리고 잠재적으로 모든 반복에 걸쳐서) 동일할 수 있거나, 특정 필요에 따라, 반복마다(그리고 잠재적으로 모든 반복에 걸쳐서) 달라질 수 있다.
그 다음, 반도체 기판(100)에 대한 후속 공정이 수행될 수 있다. 예를 들어, 공정(102)은, 다양한 증착 및 에칭 공정을 사용하여 반도체 소자를 형성하기 위한 공정 내에 통합될 수 있다.
도 2a 내지 도 2i는 특정 실시형태에 따라, 기판(100)을 처리하기 위한 예시적인 공정(202) 동안의 기판(100)의 단면도 및 평면도를 도시한다. 특히, 공정(202)은, 충전 재료(120)의 부분의 위치별 보호 해제를 위한 PAG 기반 공정(예를 들어, 공정(102))을 사용하는 한 번 이상의 반복, 및 충전 재료(120)의 부분의 보호 해제를 위한 TAG 기반 공정의 한 번 이상의 후속 반복을 포함한다.
도 2a 내지 도 2f는 대체로 도 1a 내지 도 1f에 대응하며, 반복되지 않는 도 1a 내지 도 1f와 관련하여 전술한 세부 사항은 참조로 포함된다. 일반적으로, 도 2a 내지 도 2f는, 기판(100)을 수용하는 단계(단계(204a)); 기판(100) 위에 충전 재료(120)(리세스(110)를 충전하는 충전 재료(120))를 증착하여 구조물(108)을 커버하는 단계(단계(204b))로서, 충전 재료(120)는 용제(128)에 의한 현상에 대해 초기에 저항성인, 단계(단계(204b)); 화학 방사선(124)에 응답하여, 기판(100) 상에 가용성 변화 작용제(126)(예를 들어, 산)를 생성하는 광활성화 작용제 생성기(예를 들어, PAG)를 포함하는 오버코트 막(122)을 증착하는 단계(단계(204c)); 오버코트 막(122) 내에 가용성 변화 작용제(126)를 생성하기 위해, 오버코트 막(122)을 화학 방사선(124)에 노출시키는 단계(단계(204d)); (예를 들어, 기판(100)을 열에 노출시킴으로써) 가용성 변화 작용제(126)를 충전 재료(120) 내로 미리 결정된 깊이로 확산시킴으로써, 충전 재료(120)의 일부분(예를 들어, 보호 해제된 부분(120a))이 용제(128)에 가용성이 되도록 하는 단계(단계(204e)); 및 용제(128)를 사용하여, 충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)을 현상함으로써, 충전 재료(120)의 보호 해제된 부분(120a) 및 오버코트 막(122)이 기판(100)으로부터 제거되도록 하는 단계(단계(204f))의 반복을 도시한다. 즉, 도 2a 내지 도 2f는 리세스(110) 내의 충전 재료(120)의 일부분을 제거하기 위한 PAG 기반 공정의 반복을 도시한다.
도 2g 내지 도 2i는 타겟 높이(121)에 도달될 때까지, 리세스(110) 내의 충전 재료(120)의 추가적인 부분을 제거하기 위해, 1회 이상 수행될 수 있는 TAG 기반 공정을 도시한다. 도 2g에 도시된 바와 같이, 단계(204g)에서, 오버코트 막(222)이 기판(100) 상에 증착되었다. 오버코트 막(222)은, 스핀온 증착(또는 스핀 코팅), 스프레이 코팅, 롤 코팅, CVD, 또는 임의의 다른 적합한 증착 기술을 포함하는, 임의의 적합한 방식으로 증착될 수 있다. 오버코트 막(222)은, 열에 응답하여, 후속 제거 공정에서 사용될 하나 이상의 용제에 가용성이 되도록, 다른 재료(예를 들어, 오버코트 막(222)의 재료 및/또는 충전 재료(120))의 가용성을 변화시키기 위한 가용성 변화 작용제를 생성하는 열활성화 작용제 생성기를 포함한다. 특정 실시형태에서, 열활성화 작용제 생성기는 TAG이며, 가용성 변화 작용제는 산이다.
열활성화 작용제 생성기와는 별도로, 오버코트 막(222)은, 충전 재료(120)와 동일한 재료 또는 유사한 재료를 포함할 수 있거나 포함하지 않을 수 있다. 특정 실시형태에서, 광활성화 작용제 생성기와 더불어, 오버코트 막(222)은, 보호 해제된 충전 재료(120)의 용제 내의 가용성과 유사한 (충전 재료(120)의 보호 해제된 부분을 제거하기 위해 후속적으로 사용될) 용제 내의 가용성을 갖는 폴리머 수지를 포함할 수 있으므로, 충전 재료(120)의 보호 해제된 부분 및 오버코트 막(222)은 하나의 단계로 제거될 수 있다. 특정 실시형태에서, 오버코트 막(222)의 열활성화 작용제 생성기는, 오버코트 막(222)의 수지에 미리 배합된다.
도 2h에 도시된 바와 같이, 단계(204h)에서, 오버코트 막(222)은, 적합한 시간 기간 동안 열(127)에 노출된다. 특히, 오버코트 막(222)은 충분한 열(127)에 노출되어, 오버코트 막(222) 내의 열활성화 작용제 생성기(예를 들어, TAG)가 오버코트 막(222) 내에 가용성 변화 작용제(226)(예를 들어, 산)를 생성하도록 함으로써, 이제 오버코트 막(222)은 가용성 변화 작용제(226)를 포함한다. 가용성 변화 작용제(226)는 오버코트 막(222)이 가용성이 되도록 함으로써, 이제 오버코트 막(222)은 후속 제거 공정에서 사용될 하나 이상의 용제에 가용성이다. 특정 실시형태에서, 오버코트 막(222) 내의 열활성화 작용제 생성기를 활성화시키기 위해, 열 공정(예를 들어, 열(127))이 사용된다. 예를 들어, 열(127)을 가하기 위해, 기판(100)이 열처리될 수 있으며, 기판(100)을 열처리하는 것과 관련된 열로 인해, 열활성화 작용제 생성기가 오버코트 막(222) 내에 가용성 변화 작용제(226)를 생성한다. 기판(100)은, 적합한 도구의 기판 플레이트를 통해, 적합한 도구의 기판 공정 챔버 내의 주변 열을 통해, 이들의 조합으로, 또는 임의의 다른 적합한 방식으로 열처리될 수 있다.
도 2h의 단계(204h)를 계속하면, 오버코트 막(222) 내의 열활성화 작용제 생성기가 오버코트 막(222) 내에 가용성 변화 작용제(226)를 생성하도록 하는 단계와 더불어, 기판(100)(예를 들어, 기판(100)의 가열)에 적용될 열 공정은 또한 가용성 변화 작용제(226)가 충전 재료(120) 내로 미리 결정된 깊이로 확산되도록 한다. 충전 재료(120) 내로의 가용성 변화 작용제(226)의 확산은, 이후의 제거 공정에서 사용될 용제에 가용성이 되도록 충전 재료(120)의 적어도 일부분(보호 해제된 부분(220a))을 변화시킨다. 일반적으로, 보호 해제된 부분(220a)은, 가용성 변화 작용제(226)가 확산된 충전 재료(120)의 부분으로서 도시된다. 충전 재료(120) 내로의 가용성 변화 작용제(226)의 확산으로 인해, 가용성 변화 작용제(226)가 충전 재료(120) 내로 확산되는 깊이까지(예를 들어, 미리 결정된 깊이까지), 충전 재료(120) 내의 가용성 변화 작용을 야기함으로써, 보호 해제된 부분(220a)을 야기한다. 그 다음, 충전 재료(120)의 보호 해제된 부분(220a)은, 현상제로도 지칭될 수 있는 하나 이상의 특정 용제에 가용성이 된다. 충전 재료(120)의 일부분 내로의 가용성 변화 작용제(226)의 확산으로 인해 기인하는 보호 해제 반응(보호 해제된 부분(220a)을 생성함)은, 충전 재료(120)의 부분 내의 가교 해제 반응일 수 있다. 오버코트 막(222)이 가용성이 되도록 하기 위해, 오버코트 막(222) 내에서 유사한 반응이 발생할 수 있다.
특정 실시형태에서, 가용성 변화 작용제(226)는 충전 재료(120) 내로 미리 결정된 깊이로 확산되어, 미리 결정된 깊이로 충전 재료(120)의 가용성을 변화시킨다. 미리 결정된 깊이는, 리세스(110) 내의 충전 재료(120)에 대한 타겟 높이(121)에 도달하기에 충분할 수 있거나 충분하지 않을 수 있다. 도시된 실시예에서, 단계(204h)의 미리 결정된 깊이는, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)로 충전 재료(120)를 함입시키기에는 충분하다. 단계(204h)의 미리 결정된 깊이가 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)로 막 재료(120)를 함입시키기에 불충분한 실시형태에서, 단계(204g 내지 204i)의 한 번 이상의 추가적인 반복이 수행될 수 있다.
가용성 변화 작용제(226)가 충전 재료(120) 내로 확산되는 깊이는, 오버코트 막(222)의 내용물(오버코트 막(222) 내의 열활성화 작용제 생성기의 유형, 오버코트 막(222)의 다른 성분, 및 오버코트 막(222) 내의 열활성화 작용제 생성기의 농도를 포함함), 열(127)의 온도, 기판(100)이 열(127)에 노출되는 시간 길이(예를 들어, 열처리의 시간 기간), 충전 재료(120)의 내용물, 및 임의의 다양한 다른 요인을 포함하는, 다양한 요인을 사용하여 제어될 수 있거나/제어될 수 있고, 이에 의해 영향을 받을 수 있다.
특정 실시형태에서, 도 5a 내지 도 5c를 참조하여 아래에 설명되는 바와 같이, 기판(100)은 보다 대형 기판의 일부이며, 열(127)은 보다 대형 기판의 다수의 부분(그리고 잠재적으로 모든 부분)에 걸쳐서 가해진다. 열(127)에 노출됨으로 인해, 실질적으로 균일한 양의 가용성 변화 작용제(226)가 오버코트 막(222) 내에 생성될 수 있다. 또한, 열(127)에 노출됨으로 인해, 충전 재료(120) 내로의 가용성 변화 작용제(226)의 확산의 실질적으로 균일한 깊이를 유발할 수 있다.
도 2i에 도시된 바와 같이, 단계(204i)에서, 충전 재료(120)의 보호 해제된 부분(220a) 및 오버코트 막(222)은 제거되었다. 특정 실시형태에서, 용제(228)를 사용하여, 충전 재료(120)의 보호 해제된 부분(220a) 및 오버코트 막(222)이 현상됨으로써, 충전 재료(120)의 보호 해제된 부분(220a) 및 오버코트 막(222)이 기판(100)으로부터 제거되도록 한다.
본 개시물은 충전 재료(120)의 보호 해제된 부분(220a) 및 오버코트 막(222)을 제거하기 위한 임의의 적합한 물질을 포함하는 용제(228)를 고려한다. 단지 일 실시예로서, 용제(228)는, 산 보호 해제된 수지(예를 들어, 충전 재료(120)의 보호 해제된 부분(220a))를 가용성으로 할 수 있는 테트라메틸 암모늄 수산화물의 수용액을 포함할 수 있다. 특정 실시형태에서, 수지(예를 들어, 충전 재료(120))가 산 생성기 이외에 가용성 변화 작용제와 상호 작용하도록 설계된 경우, 용제(228)로서 유기 용제를 사용하는 것이 가능할 수 있다. 용제(228)는 용제(128)와 동일할 수 있거나 동일하지 않을 수 있다. 용제(228)는 현상제로도 지칭될 수 있다.
충전 재료(120)의 보호 해제된 부분(220a) 및 오버코트 막(222)의 제거는, 조사 선량에 비례하여, 리세스(110) 내의 충전 재료(120)의 높이(예를 들어, 충전 재료(120) 내로의 가용성 변화 작용제(226)의 확산 깊이, 또는 충전 재료(120)의 보호 해제된 부분(220a)의 깊이)의 변화를 유발한다. 이러한 실시예에서, 오버코트 막(122) 및 보호 해제된 부분(120b)의 제거는, 리세스(110) 내의 충전 재료(120)의 높이 변화를 유발함으로써, 리세스(110) 내의 잔여 충전 재료(120)가 실질적으로 타겟 높이(121)에 있다.
오버코트 막(222)을 증착하는 단계(단계(204g)), 기판(100)을 가열하는 단계(단계(204h)), 및 충전 재료(120)의 보호 해제된 부분(120a)의 후속 현상(단계(204i))의 이러한 공정은, 충전 재료(120) 보호 해제 및 현상의 누적 깊이가 타겟 높이(121)에 도달할 때까지 반복된다. 예를 들어, 도 2g 내지 도 2i는 이러한 실시예에서, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)를 달성하기에 충분한 이러한 주기적 TAG 기반 공정의 제1 반복을 도시한다. 다른 실시예에서, 리세스(110) 내의 충전 재료의 타겟 높이(121)에 도달하기에 충분한 충전 재료(120)를 제거하기 위해, TAG 기반의 추가적인 반복이 사용될 수 있다.
도 2a 내지 도 2i의 도시된 실시예에서, 광활성화 가용성 변화 작용제 생성 성분을 사용하는(PAG 기반 공정) 단일 반복이 도시되고 설명되지만, 본 개시물은 특정 필요에 따라, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)를 달성하기 위해, 열활성화 작용제 생성기를 사용하는(TAG 기반 공정) 한 번 이상의 반복 전에, 광활성화 가용성 변화 작용제 생성 성분을 사용하는 다수의 반복을 포함하는 공정(202)을 고려한다. 또한, PAG 기반 공정을 고려하든 또는 TAG 기반 공정을 고려하든 상관없이, 충전 재료(120) 내로의 가용성 변화 작용제(126/226)의 확산 및 충전 재료(120)의 보호 해제된 부분의 후속 제거의 미리 결정된 깊이는, 반복마다(그리고 잠재적으로 모든 반복에 걸쳐서) 동일할 수 있거나, 특정 필요에 따라, 반복마다(그리고 잠재적으로 모든 반복에 걸쳐서) 달라질 수 있다.
그 다음, 반도체 기판(100)에 대한 후속 공정이 수행될 수 있다. 예를 들어, 공정(202)은, 다양한 증착 및 에칭 공정을 사용하여 반도체 소자를 형성하기 위한 공정 내에 통합될 수 있다.
도 3은 특정 실시형태에 따라, 충전 재료(120) 내로의 가용성 변화 작용제(126/226)의 다양한 확산 깊이의 예시적인 효과를 도시한다. 일반적으로, 도 3은 특정 실시형태에 따라, 충전 재료(120) 내로의 가용성 변화 작용제(126/226)(예를 들어, 산)의 확산 깊이가 증가함에 따라, 후속 현상 공정 동안, 충전 재료(120)의 증가량이 제거되어, 리세스(110) 내의 현상후 충전 재료(120)의 높이를 감소시킨다는 것을 도시한다. 가용성 변화 작용제(126/226)(예를 들어, 산)가 확산되는 충전 재료(120)의 부분은 용제(128/228)에 가용성이 되므로, 용제(128/228)는, 충전 재료(120)가 용제(128/228)를 사용하여 현상되는 경우, 충전 재료(120)의 그러한 부분을 제거할 수 있다. 예시적인 실시형태는, 산 가용성 변화 가능 수지 층 내로의 산 확산을 통해 위치별 막 높이를 제어하며, 산 확산 정도가 더 클수록, 오버코트 사이클당 막 두께의 더 큰 변화를 야기한다. 따라서, 충전 재료(120) 내로의 가용성 변화 작용제(126/226)의 확산 깊이를 제어함으로써, 후속 제거 공정에서 제거되는 충전 재료(120)(예를 들어, 보호 해제된 부분(120a/120b/220a))의 양이 제어될 수 있다. 확산 깊이에 잠재적으로 영향을 미치는 요인은 위에 설명되어 있다.
도 4a 내지 도 4h는 특정 실시형태에 따라, 기판 부분(400a 내지 400d)을 처리하기 위한 (도 1a 내지 도 1j를 참조하여 위에 설명된) 예시적인 공정(102) 동안 미리 패터닝된 형상부를 갖는 예시적인 기판 부분(400a 내지 400d)의 단면도를 도시한다. 참조의 용이함을 위해, 기판 부분(400a 내지 400d)은 기판(400)으로 집합적으로 지칭될 수 있다. 기판 부분(400a 내지 400d)은 동일한 기판(400)의 일부일 수 있거나, 상이한 기판(400)의 일부일 수 있다. 기판(400)은, 보다 대형 반도체 웨이퍼의 일부와 같이, 보다 대형 반도체 소자의 일부일 수 있다. 또한, 기판 부분(400a 내지 400d)은, 동일한 반도체 웨이퍼 또는 하나 이상의 상이한 반도체 웨이퍼의 일부일 수 있다. 특정 실시형태에서, 공정(102)은, 충전 재료가 리세스(110) 내에서 미리 결정된 높이일 때까지, 기판(400)의 리세스(110)로부터 충전 재료를 제거하기 위해 PAG 기반 공정을 반복적으로 수행하는 단계를 포함한다. 반복되지 않는 정도까지, 도 1a 내지 도 1j(또는 다른 곳)를 참조하여 설명된 기판(100) 및 공정(102)과 관련된 세부 사항이 참조로 포함된다.
도 4a에 도시된 바와 같이, 베이스 부분(106)과 더불어, 기판(400)은, 다수의 리세스(110)를 한정하는 다수의 구조물(108)을 포함한다. 구조물(108)은 대체로 동일한 형상, 높이, 및 피치를 갖는 것으로 도시되지만, 구조물(108)은, 다양한 형상, 높이, 및/또는 피치를 포함하는, 임의의 적합한 형상, 높이, 및/또는 피치를 가질 수 있다. 추가적으로, 리세스(110)는 대체로 동일한 형상 및 깊이를 갖는 것으로 도시되지만, 리세스(110)는, 다양한 형상 및/또는 깊이를 포함하는, 임의의 적합한 형상 및/또는 깊이를 가질 수 있다. 본 개시물은 임의의 적합한 형상부로 패터닝되는 구조물(108)을 고려한다.
도 4a(단계(104c)에 해당함)에 도시된 바와 같이, 충전 재료(120)가 기판(400) 상에 증착되었으며, 충전 재료(120)는 리세스(110)를 충전하고 구조물(108)을 커버하며, 오버코트 막(122)이 기판(400) 상에 증착되었다. 후속 포토리소그래피 단계에서, 충전 재료(120)가 리세스(110) 내에서 특정 높이를 갖도록, 포토리소그래피 현상 기술을 통해, 리세스(110) 내로 충전 재료(120)를 함입하는 것이 바람직할 수 있다. 리세스(110) 내에 충전 재료(120)를 함입시키기 위한 타겟 높이(121)가 각각의 리세스(110)에 대해 표시된다. 이러한 실시예에서, 각각의 리세스(110)에 대해 상이한 타겟 높이(121)가 요구되며, 도 4a의 가장 우측 리세스(110)에 대해 충전 재료(120)의 함입이 거의 요구되지 않거나 전혀 요구되지 않는다. 그러나, 본 개시물은 둘 이상의(그리고 잠재적으로 모든) 리세스(110)에 대해 요구되는 동일한 타겟 높이(121)를 고려한다.
전술한 바와 같이, 오버코트 막(122)은, 화학 방사선(124)에 응답하여, 후속 제거 공정에서 사용될 하나 이상의 용제(예를 들어, 용제(128))에 가용성이 되도록, 오버코트 막(122) 및/또는 충전 재료(120)의 가용성을 변화시키기 위한 가용성 변화 작용제(126)(예를 들어, 산)를 생성하는 광활성화 작용제 생성기(예를 들어, PAG)를 포함한다.
도 4b(단계(104d)에 해당함)에 도시된 바와 같이, 오버코트 막(122)은 충분한 시간 기간 동안 충분한 화학 방사선(124)에 노출되어, 필요한 경우, 오버코트 막(122) 내의 광활성화 작용제 생성기(예를 들어, PAG)가 오버코트 막(122) 내에 가용성 변화 작용제(126)(예를 들어, 산)를 생성하도록 함으로써, 이제 오버코트 막(122)은 가용성 변화 작용제(126)를 포함한다. 도 4b의 실시예에서, 화학 방사선(124)은, 오버코트 막(122)으로 지향되는 화학 방사선의 패턴이다.
전술한 바와 같이, 화학 방사선(124)의 특성은, 활성화되는 오버코트 막(122) 내의 광활성화 작용제 생성기의 양에 영향을 준다. 즉, 특정 특성을 갖는 화학 방사선(124)은, 오버코트 막(122) 내의 더 많은 양의 광활성화 작용제 생성기가 활성화되도록 함으로써, 더 많은 양의 가용성 변화 작용제(126)가 오버코트 막(122)의 이러한 영역에 생성된다. 다른 특정 특성을 갖는 화학 방사선(124)은, 오버코트 막(122) 내의 더 적은 양의 광활성화 작용제 생성기가 활성화되도록 함으로써, 더 적은 가용성 변화 작용제(126)가 오버코트 막(122)의 이러한 영역에 생성된다. 오버코트 막(122)의 특정 영역 내의 가용성 변화 작용제(126)의 양은, 후속 가열 단계에서 충전 재료(120) 내로의 확산을 위해 이용 가능한 가용성 변화 작용제(126)의 양에 영향을 준다.
따라서, 화학 방사선(124)의 패턴은, 가용성 변화 작용제(126)의 확산 및 궁극적으로 충전 재료의 제거의 더 큰 깊이가 요구되는, 충전 재료(120)의 영역 위에 놓이는 오버코트 막(122) 내의 더 많은 양의 광활성화 작용제 생성기를 활성화시키도록 맞춤화될 수 있으며, 가용성 변화 작용제(126)의 확산 및 궁극적으로 충전 재료의 제거의 더 적은 깊이가 요구되는, 충전 재료(120)의 영역 위에 놓이는 오버코트 막(122) 내에서 더 적은 양의 광활성화 작용제 생성기를 활성화시키도록 맞춤화될 수 있다. 가용성 변화 작용제(126)의 확산 및 궁극적으로 충전 재료(120)의 제거의 깊이를 가변시키기 위한 화학 방사선(124)의 패턴의 사용이 설명되지만, 예를 들어, 오버코트 막(122)의 그러한 하나 이상의 부분 아래에 놓이는 리세스(110) 내의 충전 재료(120)에 대한 타겟 높이(121)가 실질적으로 동일한 경우, 화학 방사선(124)의 패턴은, 오버코트 막(122) 내의 광활성화 작용제 생성기가 오버코트 막(122)의 하나 이상의 부분 내에 실질적으로 동일한 양의 가용성 변화 작용제(126)를 생성하게 하도록 설계될 수 있다.
도 4b에 도시된 실시예에서, 화학 방사선(124)의 패턴은, 오버코트 막(122) 내의 광활성화 작용제 생성기가 기판 부분(400a) 위의 오버코트 막(122)으로부터(도 4a의 좌측) 기판 부분(400d) 위의 오버코트 막(122)(도 4a의 우측)으로 감소하는 양의 가용성 변화 작용제(126)를 생성하게 하도록 설계되며, 기판 부분(400d)의 리세스(110) 위에는 가용성 변화 작용제(126)가 거의 생성되지 않거나 전혀 생성되지 않는다(화학 방사선(124)이 기판 부분(400d) 위에 가해지지 않기 때문임). 특정 실시형태에서, (예를 들어, 화학 방사선(124)의 조사 선량을 조정함으로써) 오버코트 막(122) 내의 광활성화 작용제 생성기의 활성화 및 후속 확산을 제어할 수 있는 기능은, 노광 도구의 해상도 한계에 의해 영향을 받을 수 있다.
도 4c(단계(104e)에 해당함)에 도시된 바와 같이, 용제(128)에 가용성이 되도록 충전 재료(120)의 적어도 일부분을 변화시키기 위해, 가용성 변화 작용제(126)가 충전 재료(120) 내로 확산됨으로써, 충전 재료(120)의 일부분(보호 해제된 부분(420a))이 용제(128)에 가용성이 되도록 한다. 일반적으로, 보호 해제된 부분(420a)은, 가용성 변화 작용제(126)가 확산된 충전 재료(120)의 부분으로서 도시된다. 특정 실시형태에서, 가용성 변화 작용제(126)는, 열 공정(예를 들어, 적합한 시간 기간 동안 열(127)을 가함)을 사용하여, (보호 해제된 부분(420a)을 생성하는) 충전 재료(120)의 적어도 일부분 내로 확산되도록 된다. 도 4c에 도시된 실시예에서, 가용성 변화 작용제(126)는, 다양한 미리 결정된 깊이로 리세스(110) 내로 확산된다. 추가적으로, 이러한 실시예의 미리 결정된 깊이는, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)로 충전 재료(120)를 함입시키기에는 불충분하다.
도 4d(단계(104f)에 해당함)에 도시된 바와 같이, 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(122)은 제거되었다. 특정 실시형태에서, 용제(128)를 사용하여, 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(122)이 현상됨으로써, 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(122)이 기판(400)으로부터 제거되도록 한다. 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(122)의 제거는, 조사 선량에 비례하여, 리세스(110) 내의 충전 재료(120)의 높이(예를 들어, 충전 재료(120) 내로의 가용성 변화 작용제(126)의 확산 깊이, 또는 충전 재료(120)의 보호 해제된 부분(420a)의 깊이)의 변화를 유발한다.
오버코트 막(122)을 증착하는 단계, 화학 방사선(124)으로의 노광, 시간 길이 동안의 열처리를 통한 확산, 및 충전 재료(120)의 보호 해제된 부분(120a)의 후속 현상의 이러한 공정은, 각각의 리세스(110) 내의 충전 재료(120) 보호 해제 및 현상의 누적 깊이가 해당 타겟 높이(121)에 도달할 때까지 반복된다. 예를 들어, 도 4e 내지 도 4h는 이러한 실시예에서, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)를 달성하기에 충분한 이러한 주기적 공정의 제2 반복을 도시한다. 구체적인 구현예에서, 리세스(110) 내의 충전 재료의 타겟 높이(121)에 도달하기에 충분한 충전 재료(120)를 제거하기 위해, 추가적인 또는 더 적은 반복이 적절할 수 있다. 또한, 충전 재료(120) 내로의 가용성 변화 작용제(126)의 확산 및 충전 재료(120)의 보호 해제된 부분의 후속 제거의 미리 결정된 깊이는, 반복마다(그리고 잠재적으로 모든 반복에 걸쳐서) 동일할 수 있거나, 특정 필요에 따라, 반복마다(그리고 잠재적으로 모든 반복에 걸쳐서) 달라질 수 있다.
특히, 도 4e(단계(104g)에 해당함)에 도시된 바와 같이, 오버코트 막(122)이 기판(400) 상에 또 다시 증착되었다. 또 다시, 오버코트 막(122)은, 화학 방사선(124)에 응답하여, 용제(128)에 가용성이 되도록, 오버코트 막(122)의 재료 및/또는 충전 재료(120)의 가용성을 변화시키기 위한 가용성 변화 작용제(126)(예를 들어, 산)를 생성하는 광활성화 작용제 생성기(예를 들어, PAG)를 포함한다.
도 4f(단계(104h)에 해당함)에 도시된 바와 같이, 오버코트 막(122)이 화학 방사선(124)의 패턴에 노출되어, 오버코트 막(122) 내의 광활성화 작용제 생성기가 오버코트 막(122) 내에 가용성 변화 작용제(126)를 생성하게 함으로써, 이제 오버코트 막(122)은 가용성 변화 작용제(126)를 포함하고, 오버코트 막(122)이 가용성이 되도록(용제(128)에 가용성이 되도록) 한다. 도 4f에 사용된 화학 방사선(124)의 패턴은, 후속 공정 단계에서 충전 재료(120) 내로의 가용성 변화 작용제(126)의 미리 결정된 원하는 확산 깊이에 따라, 도 4b에 사용된 화학 방사선(124)의 패턴과 동일할 수 있거나 동일하지 않을 수 있음을 이해해야 한다.
도 4g(단계(104i)에 해당함)에 도시된 바와 같이, 가용성 변화 작용제(126)가 충전 재료(120) 내로 확산됨으로써, 충전 재료(120)의 추가적인 부분(보호 해제된 부분(420b))이 용제(128)에 가용성이 되도록 한다. 일반적으로, 보호 해제된 부분(420b)은, 가용성 변화 작용제(126)가 확산된 충전 재료(120)의 부분으로서 도시된다. 전술한 바와 같이, 가용성 변화 작용제(126)는, 열공정(예를 들어, 기판(400)의 열처리)을 사용하여, 충전 재료(120) 내로 확산될 수 있다. 특정 실시형태에서, 가용성 변화 작용제(126)는 충전 재료(120) 내로 미리 결정된 깊이로 확산되어, 미리 결정된 깊이로 충전 재료(120)의 가용성을 변화시키며, 이러한 실시예에서, 미리 결정된 깊이는, 리세스(110) 내에서 타겟 높이(121)로 충전 재료(120)를 보호 해제시키기에 충분하다.
도 4h(단계(104j)에 해당함)에 도시된 바와 같이, 충전 재료(120)의 보호 해제된 부분(420b) 및 오버코트 막(122)은 제거되었다. 특정 실시형태에서, 용제(128)를 사용하여, 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(122)이 현상됨으로써, 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(122)이 기판(400)으로부터 제거되도록 한다. 이러한 실시예에서, 충전 재료(120)의 보호 해제된 부분(120b) 및 오버코트 막(122)의 제거는, 리세스(110) 내의 충전 재료(120)의 높이의 변화를 유발함으로써, 리세스(110) 내의 잔여 충전 재료(120)가 실질적으로 타겟 높이(121)에 있다.
그 다음, 반도체 기판(400)에 대한 후속 공정이 수행될 수 있다. 예를 들어, 공정(102)은, 다양한 증착 및 에칭 공정을 사용하여 반도체 소자를 형성하기 위한 공정 내에 통합될 수 있다.
공정(102)은 하나 이상의 기술적 이점을 제공할 수 있다. 예를 들어, 오버코트 막(122) 내의 광활성화 작용제로부터 생성되는 가용성 변화 작용제(126)를 사용하여, 충전 재료(120)의 보호 해제된 부분을 생성함으로써 충전 재료(120)를 제거하는 것은, 충전 재료(120)의 높이를 변화시키기 위한 정밀한 방식을 제공할 수 있다. 다른 실시예로서, 오버코트 막(122)을 향해 화학 방사선(124)의 패턴을 지향시킬 수 있는 기능에 따라, 충전 재료(120)가 하나 이상의 리세스(110) 내에서 상이한 정밀한 깊이로 제거될 수 있으며, 궁극적으로, 상이한 타겟 높이(121)에 도달될 수 있다.
도 5a 내지 도 5c는 특정 실시형태에 따라, 기판 부분(400a 내지 400d)을 처리하기 위한 (도 2a 내지 도 1i를 참조하여 위에 설명된) 예시적인 공정(202)의 부분 동안 미리 패터닝된 형상부를 갖는 예시적인 기판 부분(400a 내지 400d)의 단면도를 도시한다. 특정 실시형태에서, 공정(202)은, 다양한 기판 부분(400a 내지 400d) 상의 충전 재료(120)의 잠재적으로 다양한 높이를 설정하기 위한(리세스(110) 내에서 충전 재료(120)를 다양한 깊이로 제거함으로써) PAG 기반 공정을 수행하는 단계의 한 번 이상의 반복, 및 다양한 기판 부분(400a 내지 400d) 상의 충전 재료(120)의 부분을 잠재적으로 균일하게 제거하기 위한 TAG 기반 공정을 수행하는 단계의 한 번 이상의 후속 반복을 포함한다. 반복되지 않는 정도까지, 도 2a 내지 도 2i 및/또는 도 4a 내지 도 4h(또는 다른 곳)를 참조하여 설명된 기판(100), 공정(202), 및 기판 부분(400a 내지 400d)/기판(400)과 관련된 세부 사항이 참조로 포함된다.
공정(202)의 단계(202a)에서 시작되는 대신에, 도 5a는 도 2g의 단계(204g)와 유사한 단계에서 시작된다. 즉, 도 5a는 리세스(110) 내에서 충전 재료(120)의 일부분을 미리 결정된 다양한 깊이까지 제거하여, 리세스(110) 내의 잔여 충전 재료(120)의 상이한 상대적 높이를 설정하기 위한 PAG 기반 공정의 적어도 한 번 반복 이후의 기판(400)을 도시한다. 예를 들어, 도 5a에 도시된 기판(400)의 상태 직전에, 기판(400)은 도 4d에 해당하는 상태에 있을 수 있다. 도 5a 내지 도 5c는 타겟 높이(121)에 도달될 때까지, 리세스(110) 내의 충전 재료(120)의 추가적인 부분을 제거하기 위해, 1회 이상 수행될 수 있는 TAG 기반 공정을 도시한다.
도 5a(단계(204g)에 해당함)에 도시된 바와 같이, 오버코트 막(222)이 기판(400) 상에 증착되었다. 오버코트 막(222)은, 열에 응답하여, 후속 제거 공정에서 사용될 용제(228)에 가용성이 되도록, 다른 재료(예를 들어, 오버코트 막(222)의 재료 및/또는 충전 재료(120))의 가용성을 변화시키기 위한 가용성 변화 작용제(226)(예를 들어, 산)를 생성하는 열활성화 작용제 생성기(예를 들어, TAG)를 포함한다.
도 5b(단계(204h)에 해당함)에 도시된 바와 같이, 오버코트 막(222)은 적합한 시간 기간 동안 충분한 열(127)에 노출되어, 오버코트 막(222) 내의 열활성화 작용제 생성기(예를 들어, TAG)가 오버코트 막(222) 내에 가용성 변화 작용제(226)(예를 들어, 산)를 생성하도록 함으로써, 이제 오버코트 막(222)은 가용성 변화 작용제(226)를 포함한다. 또한, 기판(400)(예를 들어, 기판(400)의 가열)에 적용되는 열 공정은, 가용성 변화 작용제(226)가 충전 재료(120) 내로 미리 결정된 깊이로 확산되도록 한다. 충전 재료(120) 내로의 가용성 변화 작용제(226)의 확산은, 용제(228)에 가용성이 되도록 충전 재료(120)의 적어도 일부분(보호 해제된 부분(520a))을 변화시킨다. 일반적으로, 보호 해제된 부분(520a)은, 가용성 변화 작용제(226)가 확산된 충전 재료(120)의 부분으로서 도시된다.
특정 실시형태에서, 가용성 변화 작용제(226)는 충전 재료(120) 내로 미리 결정된 깊이로 확산되어, 미리 결정된 깊이로 충전 재료(120)의 가용성을 변화시킨다. 미리 결정된 깊이는, 리세스(110) 내의 충전 재료(120)에 대한 타겟 높이(121)에 도달하기에 충분할 수 있거나 충분하지 않을 수 있다. 도시된 실시예에서, 미리 결정된 깊이는, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)로 충전 재료(120)를 함입시키기에는 충분하다. 미리 결정된 깊이가 리세스(110) 내에서 막 재료(120)를 타겟 높이(121)로 함입시키기에 불충분한 실시형태에서, 도 5a 내지 도 5c에 도시된 공정의 한 번 이상의 추가적인 반복이 수행될 수 있다.
특정 실시형태에서, 기판(400)에 걸쳐서 열(127)이 가해지며, 열(127)에 노출됨으로써, 실질적으로 균일한 양의 가용성 변화 작용제(226)가 오버코트 막(222) 내에 생성되도록 할 수 있다. 또한, 열(127)에 노출됨으로 인해, 충전 재료(120) 내로의 가용성 변화 작용제(226)의 확산의 실질적으로 균일한 깊이를 유발할 수 있다.
도 5c(단계(204i)에 해당함)에 도시된 바와 같이, 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(222)은 제거되었다. 특정 실시형태에서, 용제(228)를 사용하여, 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(222)이 현상됨으로써, 충전 재료(120)의 보호 해제된 부분(420a) 및 오버코트 막(222)이 기판(400)으로부터 제거되도록 한다. 이러한 실시예에서, 충전 재료(120)의 보호 해제된 부분(120b) 및 오버코트 막(122)의 제거는, 리세스(110) 내의 충전 재료(120)의 높이의 변화를 유발함으로써, 리세스(110) 내의 잔여 충전 재료(120)가 실질적으로 타겟 높이(121)에 있다.
오버코트 막(222)을 증착하는 단계, 기판(400)의 가열, 및 충전 재료(120)의 보호 해제된 부분(520a)의 후속 현상의 이러한 공정은, 리세스(110) 내의 충전 재료(120) 보호 해제 및 현상의 누적 깊이가 해당 타겟 높이(121)에 도달할 때까지 반복된다. 예를 들어, 도 5a 내지 도 5c는 이러한 실시예에서, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)를 달성하기에 충분한 이러한 주기적 공정의 제1 반복을 도시한다. 구체적인 구현예에서, 리세스(110) 내의 충전 재료의 타겟 높이(121)에 도달하기에 충분한 충전 재료(120)를 제거하기 위해, 추가적인 또는 더 적은 반복이 적절할 수 있다. 또한, 충전 재료(120) 내로의 가용성 변화 작용제(226)의 확산 및 충전 재료(120)의 보호 해제된 부분의 후속 제거의 미리 결정된 깊이는, 반복마다(잠재적으로 모든 반복에 걸쳐서) 동일할 수 있거나, 특정 필요에 따라, 반복마다(잠재적으로 모든 반복에 걸쳐서) 달라질 수 있다.
그 다음, 반도체 기판(400)에 대한 후속 공정이 수행될 수 있다. 예를 들어, 공정(202)은, 다양한 증착 및 에칭 공정을 사용하여 반도체 소자를 형성하기 위한 공정 내에 통합될 수 있다.
공정(202)은 하나 이상의 기술적 이점을 제공할 수 있으며, 이는 공정(102)을 참조하여 전술한 이점에 추가될 수 있다. 특정 실시형태에서, 리세스(110)는 높은 종횡비(예를 들어, 높이(116)와 높이(114) 간의 차이가 폭(118)보다 훨씬 더 큼)를 가지므로, 활성화를 위해 오버코트 막(122) 내의 광활성화 산 생성기에 도달하도록 오버코트 막(122) 내의 광활성화 작용제 생성기를 활성화시키기 위해 적합한 광(화학 방사선(124))의 파장을 위한 경로를 방해할 수 있다. 일반적으로, PAG 기반 공정은, 형상부(예를 들어, 리세스(110))의 측방향 치수가 충돌 방사선의 파장보다 훨씬 더 작은 경우, 오버코트 막(122) 내의 PAG를 활성화시킬 때 어려움에 직면하기 시작할 수 있다. 형상부(예를 들어, 리세스(110))의 종횡비가 더 클수록 그리고 이에 따라 화학 방사선(124)의 광자가 오버코트 막(122)과 상호 작용하는 깊이가 더 클수록, 화학 방사선(124)의 입사 파장 미만의 주어진 치수의 형상부 내의 광자 상호 작용의 효율이 더 낮아진다. 단지 일 실시예로서, 구조물(108) 간의 갭의 폭(118)은 약 20 nm일 수 있으며, 리세스(110)의 깊이는 그것의 약 5배 이상일 수 있다. 화학 방사선(124) 대신에 열(127)에 의해 활성화되는, 오버코트 막(222) 내의 열활성화 작용제 생성기는, 특정 파장의 광에 의존하지 않으며, 충분한 열에 응답하여, 실질적으로 균일한 양의 가용성 변화 작용제(226)를 생성한다.
공정(202) 시에, 리세스(110)의 위치에 기초하여, 리세스(110) 내의 타겟 높이(121)의 상대적 차이를 설정하기 위해, PAG 기반 공정의 한 번 이상의 반복이 수행될 수 있는 반면에, PAG 기반 공정의 한 번 이상의 반복을 사용하여 설정된 타겟 높이(121)의 상대적 차이를 유지하면서, 타겟 높이(121)에 도달될 때까지, 리세스(110) 내의 충전 재료(120)를 실질적으로 균일하게 계속 함입시키기 위해, TAG 기반 공정의 한 번 이상의 후속 반복이 수행될 수 있다. 또한, TAG 기반 공정은 특히 효율적이며, 이는 열활성화 작용제 생성기를 활성화시켜서 가용성 변화 작용제(226)를 생성하기 위해 사용되는 열 공정으로 인해, 가용성 변화 작용제(226)가 또한 화학 방사선(124)에 노출시키기 위한 별도의 단계(그리고 잠재적으로 별도의 도구)를 사용하지 않으면서 충전 재료(120) 내로 미리 결정된 깊이로 확산되기 때문이다.
도 6은 특정 실시형태에 따라, 반도체 기판을 처리하기 위한 예시적인 방법을 도시한다. 일반적으로, 도 6을 참조하여 설명되는 방법은, 도 1a 내지 도 1j 및 도 4a 내지 도 4h를 참조하여 전술한 공정(102)에 해당한다.
단계(600)에서, 리세스(110)를 한정하는 미세 가공 구조물(108)을 갖는 기판(100/400)이 수용된다. 단계(602)에서, 충전 재료(120)가 기판(100/400) 상에 증착되어, 리세스(110)를 충전하고, 미세 가공 구조물(108)을 커버한다. 충전 재료(120)는 수지일 수 있으며, 용제(128)에 의한 현상에 초기에 저항성이다. 단계(604)에서, 오버코트 막(122)이 기판(100/400) 상에 증착된다. 오버코트 막(122)은, 화학 방사선에 응답하여, 가용성 변화 작용제(126)(예를 들어, 산)를 생성하는 광활성화 작용제 생성기(예를 들어, PAG)를 포함한다.
단계(606)에서, 오버코트 막(122)은, 오버코트 막(122) 내의 광활성화 작용제 생성기가 오버코트 막(122) 내에 가용성 변화 작용제(126)를 생성하도록 하기에 충분한 화학 방사선(124)에 노출된다. 화학 방사선(124)은, 기판(100/400)에 지향되고, 리세스(110) 내의 충전 재료(120)의 제거의 미리 결정된 깊이(그리고 궁극적으로 잔여 높이)의 변화를 달성하도록 설계되는, 화학 방사선(124)의 패턴일 수 있다. 단계(608)에서, 가용성 변화 작용제(126)는 충전 재료(120) 내로 미리 결정된 깊이로 확산됨으로써, 충전 재료(120)의 보호 해제된 부분(120a/420a)이 용제(128)에 가용성이 되도록 한다. 이는 기판(100/400)에 걸친 미리 결정된 다수의 상이한 깊이를 포함할 수 있다. 특정 실시형태에서, 기판(100/400)은 열처리(또는 달리 가열)되어, 가용성 변화 작용제(126)가 충전 재료(120) 내로 미리 결정된 깊이로 확산되도록 한다. 단계(610)에서, 용제(128)를 사용하여, 충전 재료(120)의 보호 해제된 부분(120a/420a) 및 오버코트 막(122)이 현상된다.
단계(612)에서, 미리 결정된 조건이 충족되는지 여부에 관한 결정이 이루어진다. 일반적으로, 단계(612)에서 이루어지는 결정은, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)가 달성되었는지 여부와 관련된다. 예를 들어, 미리 결정된 조건은, 단계(604 내지 610)의 미리 결정된 수의 사이클이 수행되었는지 여부를 결정하는 단계를 포함할 수 있으며, 미리 결정된 수의 사이클은, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)를 달성하기에 충분하도록 미리 결정되었다. 다른 실시예로서, 미리 결정된 조건은, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)가 달성되었는지 여부를 결정하기 위한 기판(100/400)의 실시간 분석을 포함할 수 있다.
단계(612)에서, 미리 결정된 조건이 충족되지 않는 것으로 결정되는 경우, 방법은 단계(604)로 복귀하여, 단계(604 내지 610)의 다른 사이클을 수행한다. 단계(612)에서, 미리 결정된 조건이 충족된 것으로 결정되는 경우, 방법은 단계(614)로 진행하며, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)가 달성된다. 단계(614)에서, 후속 반도체 제조 공정이 수행될 수 있다.
도 7은 특정 실시형태에 따라, 반도체 기판을 처리하기 위한 예시적인 방법을 도시한다. 일반적으로, 도 7을 참조하여 설명되는 방법은, 도 2a 내지 도 2i 및 도 5a 내지 도 5c를 참조하여 전술한 공정(202)에 해당한다.
단계(700 내지 710)는 일반적으로 도 6과 관련하여 설명된 방법의 단계(600 내지 610)에 해당하므로, 단계(600 내지 610)의 세부 사항이 참조로 포함되며, 반복되지 않는다. 단계(712)에서, 미리 결정된 조건이 충족되는지 여부에 관한 결정이 이루어진다. 예를 들어, 미리 결정된 조건은, 단계(704 내지 710)의 미리 결정된 수의 사이클이 수행되었는지 여부를 결정하는 단계를 포함할 수 있다. 특정 실시형태에서, 미리 결정된 조건은, 단계(704 내지 710)(예를 들어, PAG 기반 공정)의 단일 사이클이 수행되었는지 여부이지만, 본 개시물은 단계(714)로 진행되기 전에 수행되는 단계(704 내지 710)(예를 들어, PAG 기반 공정)의 다수의 사이클을 고려한다.
단계(712)에서, 미리 결정된 조건이 충족되지 않는 것으로 결정되는 경우, 방법은 단계(704)로 복귀하여, 단계(704 내지 710)(예를 들어, PAG 기반 공정)의 다른 사이클을 수행한다. 단계(712)에서, 미리 결정된 조건이 충족된 것으로 결정되는 경우, 방법은 단계(714)로 진행한다. 단계(714)에서, 오버코트 막(222)이 기판(100/400) 상에 증착된다. 오버코트 막(222)은, 열에 응답하여, 가용성 변화 작용제(226)(예를 들어, 산)를 생성하는 열활성화 작용제 생성기(예를 들어, TAG)를 포함한다. 단계(716)에서, 기판(100/400)이 충분히 열처리되어, 오버코트 막(222) 내에 가용성 변화 작용제(226)를 생성하고, 충전 재료(120) 내로 미리 결정된 깊이로 가용성 변화 작용제(226)를 확산시킴으로써, 충전 재료(120)의 일부분(예를 들어, 보호 해제된 부분(220a/520a))이 용제(228)에 가용성이 되도록 한다. 단계(718)에서, 용제(228)를 사용하여, 충전 재료(120)의 보호 해제된 부분(220a/520a) 및 오버코트 막(122)이 현상된다.
단계(720)에서, 미리 결정된 조건이 충족되는지 여부에 관한 결정이 이루어진다. 일반적으로, 단계(720)에서 이루어지는 결정은, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)가 달성되었는지 여부와 관련되며, 도 6의 단계(612)에서 전술한 미리 결정된 조건과 유사할 수 있다. 단계(720)에서, 미리 결정된 조건이 충족되지 않는 것으로 결정되는 경우, 방법은 단계(714)로 복귀하여, 단계(714 내지 718)의 다른 사이클을 수행한다. 단계(720)에서, 미리 결정된 조건이 충족된 것으로 결정되는 경우, 방법은 단계(722)로 진행하며, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)가 달성된다. 단계(722)에서, 후속 반도체 제조 공정이 수행될 수 있다.
도 8은 특정 실시형태에 따라, 반도체 기판을 처리하기 위한 예시적인 방법을 도시한다. 단계(800)에서, 충전 재료(120)가 기판(100/400) 상에 증착되어, 리세스(110)를 충전하고, 기판(100/400)의 미세 가공 구조물(108)을 커버한다. 단계(802)에서, PAG 기반 공정을 사용하여, 충전 재료(120)의 국부적 제거가 수행됨으로써, 리세스(110) 내에서 각각의 제1 깊이로 충전 재료(120)를 제거한다. 단계(804)에서, 미리 결정된 조건이 충족되는지 여부에 관한 결정이 이루어진다. 예를 들어, 미리 결정된 조건은, 단계(802)의 미리 결정된 수의 사이클이 수행되었는지 여부를 결정하는 단계를 포함할 수 있다. 특정 실시형태에서, 미리 결정된 조건은 단계(802)의 단일 사이클이 수행되었는지 여부이지만, 본 개시물은 단계(806)로 진행되기 전에 수행되는 단계(802)의 다수의 사이클을 고려한다. 단계(804)에서, 미리 결정된 조건이 충족되지 않는 것으로 결정되는 경우, 방법은 단계(802)로 복귀하여, 단계(802)의 다른 사이클을 수행한다. 단계(804)에서, 미리 결정된 조건이 충족된 것으로 결정되는 경우, 방법은 단계(806)로 진행한다.
단계(806)에서, TAG 기반 공정을 사용하여, 충전 재료(120)의 잔여 부분의 균일한 에칭이 수행되어, 리세스(110) 내에서 실질적으로 균일한 깊이의 충전 재료(120)를 제거한다. 단계(808)에서, 미리 결정된 조건이 충족되는지 여부에 관한 결정이 이루어진다. 일반적으로, 단계(808)에서 이루어지는 결정은, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)가 달성되었는지 여부와 관련되며, 도 6 및 도 7의 단계(612 및 720)에서 각각 전술한 미리 결정된 조건과 유사할 수 있다. 단계(808)에서, 미리 결정된 조건이 충족되지 않는 것으로 결정되는 경우, 방법은 단계(806)로 복귀하여, 단계(806)의 다른 사이클을 수행한다. 단계(808)에서, 미리 결정된 조건이 충족된 것으로 결정되는 경우, 방법은 단계(810)로 진행하며, 리세스(110) 내의 충전 재료(120)의 타겟 높이(121)가 달성된다. 단계(810)에서, 후속 반도체 제조 공정이 수행될 수 있다.
도 9a 내지 도 9c는 특정 실시형태에 따라, 오버코트 막(122/222)에 사용될 수 있는 예시적인 PAG 및 TAG를 도시한다. 도 9a는 오버코트 막(122)의 광활성화 작용제 생성기로서 사용될 수 있는, 트리페닐술포늄 트리플레이트 및 비스(4-tert-부틸페닐)요오도늄 트리플레이트를 포함하는, 예시적인 이온성 PAG를 도시한다. 또한, 도 9a는 오버코트 막(122)의 광활성화 작용제 생성기로서 사용될 수 있는, N-히드록시나프탈이미드 트리플레이트 및 N-히드록시-5-노르보르넨-2,3-디카르복시이미드 퍼플루오로-1-부탄술포네이트를 포함하는, 예시적인 비-이온성 PAG를 도시한다. 일반적으로, 이온성이든 또는 비-이온성이든 관계없이, PAG는 특정 파장(또는 파장 범위)의 광에 노출 시에 분해되어, 강산을 생성할 수 있다. 도 9b는 오버코트 막(122)의 광활성화 작용제 생성기로서 사용될 수 있는 예시적인 폴리머 결합 PAG를 도시한다. 도 9c는 오버코트 막(222)의 열활성화 작용제 생성기로서 사용될 수 있는 예시적인 TAG를 도시한다. 이러한 TAG는 상승된 온도에서 분해되어, 강산을 생성할 수 있다. 특정 실시형태에서, TAG는, 단지 몇몇 실시예로서, 술포네이트 에스테르, 오늄 염, 또는 할로겐 함유 화합물을 포함할 수 있다.
도 10a 및 도 10b는 오버코트 막(122/222) 및/또는 충전 재료(120)의 가용성의 예시적인 변화를 도시한다. 특히, 도 10a 및 도 10b는 강산과의 폴리머 가용성 변화 상호 작용을 도시한다. 도 10a는 특정 포토레지스트에 사용될 수 있는, tert-부톡시카르보닐 (t-BOC) 보호 해제 화학 작용을 도시한다. 재료(t-BOC)는, 충전 재료(120) 및/또는 오버코트 막(122/222)의 폴리머를 구성하는 다수의 모노머 중 하나일 수 있다. 이러한 실시예에서, 보호된 폴리머는 소수성(t-부틸기)이며, 보호 해제된 폴리머는 수산화물, 카복실산이다. 도 10b는 특정 현상 가능한 하부 반사 방지 코팅(dBARC)에 사용될 수 있는 비닐 에테르 가교 해제를 도시한다. 특정 실시형태에서, 강산과의 상호 작용으로 인해, 가교 해제 반응이 발생함으로써, 막의 반응된 부분(예를 들어, 충전 재료(120) 및/또는 오버코트 막(122/222))이 주어진 현상제(예를 들어, 용제(128/228))에 더 가용성이 되도록 한다.
도 9a 내지 도 9c 및 도 10a 및 도 10b를 참조하여 전술한 예시적인 화학 물질 및 시스템은 실시예로서만 제공되며, 본 개시물은 임의의 적합한 화학 물질 및 시스템을 사용하는 것을 고려한다는 점을 이해해야 한다.
본 개시물은 (기판(100/400)의 하나 이상의 리세스(110) 내에서 충전 재료(120)를 타겟 높이(121)로 함입시키는) 구체적인 미세 가공 공정의 맥락에서 설명되었지만, 본 개시물은 임의의 적합한 미세 가공 공정과 함께 사용될 수 있다. 예를 들어, 본 개시물은 반도체 소자의 임의의 막 또는 다른 구조물/형상부의 높이를 제어하기 위해 본원에 설명된 기술을 사용하는 것을 고려한다(그러한 막 또는 다른 구조물/형상부가 전체적으로 또는 부분적으로 리세스 내에 있는지 여부와 관계없이).
본원의 실시형태의 구체적인 예시적인 적용예는, n형 전계 효과 트랜지스터(NFET) 및 p형 FET(PFET)가 서로 위에 적층되는 3차원 트랜지스터 아키텍처의 구성이다. 이는 측방향 게이트 전둘레(GAA) 트랜지스터의 수직 적층물을 포함할 수 있다. 전자가 풍부한(n형) 종으로 도핑된 에피택셜 실리콘 게르마늄(SiGe) 성장은, 노출된 실리콘의 상부 및 하부 층 둘 모두에서 발생할 수 있다. 그러나, 상부 실리콘 층은, 전자 결핍(p형) SiGe를 갖도록 설계될 수 있다. 따라서, n형 SiGe가 성장된 후에, p형 SiGe의 후속적인 실리콘 에칭 및 재성장을 위해, 상부 실리콘 레벨을 노출된 상태(커버되지 않은 상태)로 두면서, 하부 실리콘 레벨을 커버하는 깊이까지 해당 형상부가 충전된다. 본원의 막 높이 제어 실시형태의 사용은, 막 높이의 개선된 제어 및/또는 웨이퍼에 걸친 균일성을 제공할 수 있다. 도 11은 n형 및 p형 SiGe 둘 모두를 선택적으로 성장시키기 위한 정밀한 막 높이 제어의 이점을 얻을 수 있는 적층형 트랜지스터 아키텍처의 실시예를 도시한다.
SAB의 공정은, 진보된 공정 노드로 조밀한 형상부를 패터닝하기 위한 방법이다. SAB 공정 흐름의 단계는, 도 12a 및 도 12b에 도시된 바와 같은 스핀온 탄소 막과 같은, 특정 막의 부분적인 리세스로부터 이점을 얻을 수 있다. 이러한 막이 작은 마진만큼이라도 주변 스페이서에 비하여 과잉 또는 과소 에칭되는 경우, 공정 흐름의 최종 패턴이 정확하게 전사되지 않을 수 있으므로, 결함을 야기할 수 있다. 본원의 기술은 잠재적으로 웨이퍼 전체에 걸쳐서 매우 평탄한 표면을 제공하며, 이는 SAB 공정의 제어 및 재현성을 개선할 수 있다.
다양한 실시형태의 이해를 돕기 위해 다양한 기술이 다수의 별개의 작업으로 설명되었다. 설명의 순서는 이들 작업이 반드시 순서에 의존하는 것임을 의미하는 것으로 해석되어서는 안된다. 설명된 작업은 설명된 실시형태와 상이한 순서로 수행될 수 있다. 다양한 추가적인 작업이 추가적인 실시형태에서 수행될 수 있거나/수행될 수 있고, 설명된 작업이 추가적인 실시형태에서 생략될 수 있다.
본 개시물은 예시적인 실시형태를 참조하여 설명되었지만, 이러한 설명은 제한적인 의미로 해석되는 것으로 의도되지 않는다. 설명을 참조하면, 본 개시물의 다른 실시형태 뿐만 아니라, 예시적인 실시형태의 다양한 변경 및 조합은 당업자에게 명백할 것이다. 따라서, 첨부된 청구범위는 임의의 그러한 변경 또는 실시형태를 포함하는 것으로 의도된다.

Claims (21)

  1. 반도체 기판을 처리하기 위한 방법으로서,
    리세스를 한정하는 미세 가공 구조물을 갖는 기판을 수용하는 단계;
    상기 기판 상에 수지 막을 증착하는 단계로서, 상기 수지 막은, 상기 리세스를 충전하고 상기 미세 가공 구조물을 커버하며, 상기 수지 막은 초기에 제1 용제에 의한 현상에 저항성인, 단계;
    상기 기판 상에 제1 오버코트 막을 증착하는 단계로서, 상기 제1 오버코트 막은, 화학 방사선에 응답하여, 제1 가용성 변화 작용제를 생성하는 제1 작용제 생성 성분을 포함하는, 단계;
    상기 제1 오버코트 막 내에 상기 제1 가용성 변화 작용제를 생성하기 위해, 충분한 제1 화학 방사선에 상기 제1 오버코트 막을 노출시키는 단계;
    상기 제1 가용성 변화 작용제를 상기 수지 막 내로 미리 결정된 제1 깊이로 확산시킴으로써, 상기 수지 막의 제1 부분이 상기 제1 용제에 가용성이 되도록 하는 단계;
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제1 부분 및 상기 제1 오버코트 막을 현상하는 단계;
    상기 기판 상에 제2 오버코트 막을 증착하는 단계로서, 상기 제2 오버코트 막은, 화학 방사선에 응답하여, 상기 제1 가용성 변화 작용제를 생성하는 상기 제1 작용제 생성 성분을 포함하는, 단계;
    상기 제2 오버코트 막 내에 상기 제1 가용성 변화 작용제를 생성하기 위해, 충분한 제2 화학 방사선에 상기 제2 오버코트 막을 노출시키는 단계;
    상기 제1 가용성 변화 작용제를 상기 수지 막 내로 미리 결정된 제2 깊이로 확산시킴으로써, 상기 수지 막의 제2 부분이 상기 제1 용제에 가용성이 되도록 하는 단계; 및
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제2 부분 및 상기 제2 오버코트 막을 현상함으로써, 상기 수지 막이 상기 리세스 내에서 각각의 조합된 제1 깊이로 함입되도록 하는 단계를 포함하는,
    반도체 기판을 처리하기 위한 방법.
  2. 제1항에 있어서,
    상기 제1 가용성 변화 작용제를 상기 수지 막 내로 상기 미리 결정된 제1 깊이로 확산시키는 단계는, 상기 기판을 가열하는 단계를 포함하는, 방법.
  3. 제1항에 있어서,
    상기 제1 가용성 변화 작용제를 상기 수지 막 내로 미리 결정된 제2 깊이로 확산시킴으로써, 상기 수지 막의 제2 부분이 상기 제1 용제에 가용성이 되도록 하는 단계는,
    상기 제1 가용성 변화 작용제를 상기 리세스 중 제1 리세스 내로 제1 깊이로 확산시키는 단계; 및
    상기 제1 가용성 변화 작용제를 상기 리세스 중 제2 리세스 내로 제2 깊이로 확산시키는 단계를 포함하며,
    상기 제1 깊이는 상기 제2 깊이 초과이고,
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제2 부분을 현상함으로써, 상기 수지 막이 상기 제2 리세스 내의 상기 조합된 제1 깊이보다 더 큰 상기 제1 리세스 내의 조합된 제1 깊이로 함입되도록 하는, 방법.
  4. 제1항에 있어서,
    상기 제1 작용제 생성 성분은 광산 생성기를 포함하는, 방법.
  5. 제1항에 있어서,
    상기 충분한 제1 화학 방사선 및 상기 충분한 제2 화학 방사선은 실질적으로 유사한 특성을 갖는, 방법.
  6. 제1항에 있어서,
    상기 기판 상에 제3 오버코트 막을 증착하는 단계로서, 상기 제3 오버코트 막은, 상기 기판의 가열에 응답하여, 제2 가용성 변화 작용제를 생성하는 제2 작용제 생성 성분을 포함하는, 단계;
    상기 제2 오버코트 막 내에 상기 제2 가용성 변화 작용제를 생성하고, 상기 제2 가용성 변화 작용제를 상기 수지 막 내로 미리 결정된 제3 깊이로 확산시킴으로써, 상기 수지 막의 제3 부분이 상기 제1 용제에 가용성이 되도록 하기에 충분하게 상기 기판을 가열하는 단계; 및
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제3 부분을 현상함으로써, 상기 수지 막이 상기 리세스 내에서 각각의 조합된 제2 깊이로 함입되도록 하는 단계를 더 포함하는, 방법.
  7. 제1항에 있어서,
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제1 부분 및 상기 제1 오버코트 막을 현상하는 단계는, 상기 수지 막의 상기 제1 부분 및 상기 제1 오버코트 막을 제거하며,
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제2 부분 및 상기 제2 오버코트 막을 현상하는 단계는, 상기 수지 막의 상기 제2 부분 및 상기 제2 오버코트 막을 제거하는, 방법.
  8. 반도체 기판을 처리하기 위한 방법으로서,
    리세스를 한정하는 미세 가공 구조물을 갖는 기판을 수용하는 단계;
    상기 기판 상에 수지 막을 증착하는 단계로서, 상기 수지 막은, 상기 리세스를 충전하고 상기 미세 가공 구조물을 커버하며, 상기 수지 막은 초기에 제1 용제에 의한 현상에 저항성인, 단계;
    상기 기판 상에 제1 오버코트 막을 증착하는 단계로서, 상기 제1 오버코트 막은, 화학 방사선에 응답하여, 제1 가용성 변화 작용제를 생성하는 제1 작용제 생성 성분을 포함하는, 단계;
    상기 제1 오버코트 막 내에 상기 제1 가용성 변화 작용제를 생성하기 위해, 충분한 화학 방사선에 상기 제1 오버코트 막을 노출시키는 단계;
    상기 제1 가용성 변화 작용제를 상기 수지 막 내로 미리 결정된 제1 깊이로 확산시킴으로써, 상기 수지 막의 제1 부분이 상기 제1 용제에 가용성이 되도록 하는 단계;
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제1 부분을 현상하는 단계;
    상기 기판 상에 제2 오버코트 막을 증착하는 단계로서, 상기 제2 오버코트 막은, 상기 기판의 가열에 응답하여, 제2 가용성 변화 작용제를 생성하는 제2 작용제 생성 성분을 포함하는, 단계;
    상기 제2 오버코트 막 내에 상기 제2 가용성 변화 작용제를 생성하고, 상기 제2 가용성 변화 작용제를 상기 수지 막 내로 미리 결정된 제2 깊이로 확산시킴으로써, 상기 수지 막의 제2 부분이 상기 제1 용제에 가용성이 되도록 하기에 충분하게 상기 기판을 열처리하는 단계; 및
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제2 부분을 현상함으로써, 상기 수지 막이 상기 리세스 내에서 각각의 조합된 깊이로 함입되도록 하는 단계를 포함하는,
    반도체 기판을 처리하기 위한 방법.
  9. 제8항에 있어서,
    상기 수지 막이 상기 리세스 내에서 각각의 미리 결정된 두께일 때까지, 상기 수지 막의 추가적인 부분을 주기적으로 제거하는 단계를 더 포함하는, 방법.
  10. 제8항에 있어서,
    적어도 하나의 상기 리세스의 폭은 약 20 nm 이하이며,
    상기 기판 상의 상기 수지 막의 증착 전의 상기 적어도 하나의 상기 리세스의 깊이는, 상기 적어도 하나의 상기 리세스의 폭의 적어도 5배인, 방법.
  11. 제8항에 있어서,
    상기 제1 작용제 생성 성분은 광산 생성기를 포함하며,
    상기 제2 작용제 생성 성분은 열산 생성기를 포함하는, 방법.
  12. 제8항에 있어서,
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제1 부분 및 상기 제1 오버코트 막을 현상하는 단계는, 상기 수지 막의 상기 제1 부분 및 상기 제1 오버코트 막을 제거하며,
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제2 부분 및 상기 제2 오버코트 막을 현상하는 단계는, 상기 수지 막의 상기 제2 부분 및 상기 제2 오버코트 막을 제거하는, 방법.
  13. 반도체 기판을 처리하기 위한 방법으로서,
    기판 상에 수지 막을 증착하는 단계로서, 상기 기판은 리세스를 한정하는 미세 가공 구조물을 갖고, 상기 수지 막은, 상기 리세스를 충전하고 상기 미세 가공 구조물을 커버하는, 단계;
    상기 리세스 내에서 각각의 제1 깊이로 상기 수지 막을 제거하기 위해, 광산 생성기(PAG) 기반 공정을 사용하여, 상기 수지 막의 국부적 제거를 수행하는 단계로서, 상기 각각의 제1 깊이의 적어도 2개의 깊이는 상이한 깊이인, 단계; 및
    상기 리세스 내에서 실질적으로 균일한 깊이의 상기 수지 막을 제거하기 위해, 열산 생성기(TAG) 기반 공정을 사용하여 그리고 미리 결정된 조건이 충족될 때까지, 상기 수지 막의 잔여 부분의 균일한 제거를 반복적으로 수행하는 단계를 포함하는,
    반도체 기판을 처리하기 위한 방법.
  14. 제13항에 있어서,
    상기 PAG 기반 공정은,
    상기 기판 상에 제1 오버코트 막을 증착하는 단계로서, 상기 제1 오버코트 막은 PAG를 포함하는, 단계;
    제1 방사선 패턴에 따라 상기 PAG가 상기 제1 오버코트 막 내에 제1 산을 생성하도록 하기 위해, 상기 제1 오버코트 막을 상기 제1 방사선 패턴에 노출시키는 단계;
    상기 리세스 내에서 상기 각각의 제1 깊이로 상기 수지 막 내로 상기 제1 산을 확산시킴으로써, 상기 수지 막의 제1 부분이 제1 용제에 가용성이 되도록 하기에 충분하게 상기 기판을 가열하는 단계로서, 상기 제1 부분은 상기 리세스 내에서 상기 각각의 제1 깊이로 연장되는, 단계; 및
    상기 제1 용제를 사용하여, 상기 수지 막의 상기 제1 부분 및 상기 제1 오버코트 막을 현상함으로써, 상기 리세스 내에서 상기 각각의 제1 깊이로 상기 수지 막을 제거하는 단계를 포함하는, 방법.
  15. 제14항에 있어서,
    상기 TAG 기반 공정은,
    상기 기판 상에 제2 오버코트 막을 증착하는 단계로서, 상기 제2 오버코트 막은 TAG를 포함하는, 단계;
    상기 TAG가 상기 제2 오버코트 막 내에 제2 산을 생성하도록 하고, 상기 제2 산을 상기 수지 막의 잔여 부분 내로 제2 깊이로 확산시킴으로써, 상기 수지 막의 제2 부분이 제2 용제에 가용성이 되도록 하기에 충분하게 상기 기판을 가열하는 단계; 및
    제2 용제를 사용하여, 상기 수지 막의 상기 제2 부분 및 상기 제2 오버코트 막을 현상함으로써, 상기 수지 막이 상기 미세 가공 구조물에 의해 한정된 상기 리세스 내에서 미리 결정된 깊이로 함입되도록 하는 단계를 포함하는, 방법.
  16. 제15항에 있어서,
    상기 제1 용제 및 상기 제2 용제는 동일한 유형의 용제인, 방법.
  17. 제13항에 있어서,
    상기 리세스 내에서 상기 각각의 제1 깊이로 상기 수지 막을 제거하기 위해, 상기 PAG 기반 공정을 사용하여, 상기 수지의 국부적 제거를 수행하는 단계는, 상기 PAG 기반 공정을 적어도 두 번 반복하는 단계를 포함하는, 방법.
  18. 제13항에 있어서,
    상기 미리 결정된 조건을 충족시키는 단계는, 상기 TAG 기반 공정을 미리 결정된 횟수로 반복하는 단계를 포함하는, 방법.
  19. 제13항에 있어서,
    상기 TAG 기반 공정을 사용하여 그리고 상기 미리 결정된 조건이 충족될 때까지, 상기 수지 막의 상기 잔여 부분의 균일한 제거를 반복적으로 수행하는 단계는, 상기 TAG 기반 공정을 한 번 수행하는 단계를 포함하는, 방법.
  20. 제13항에 있어서,
    상기 미리 결정된 조건을 충족시키는 단계는, 상기 리세스 내에서 각각의 미리 결정된 깊이로 상기 수지 막을 제거하여, 각각의 미리 결정된 높이에 해당하는 상기 리세스 내의 수지 막의 각각의 높이를 남기는 단계를 포함하는, 방법.
  21. 제13항에 있어서,
    오버코트 막 내의 TAG의 농도는, 상기 TAG 기반 공정의 후속 수행 시와 상기 TAG 기반 공정의 제1 수행 시에 상이한, 방법.
KR1020237009232A 2020-09-01 2021-07-08 반도체 막 두께 제어 KR20230058430A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063073047P 2020-09-01 2020-09-01
US63/073,047 2020-09-01
US17/125,609 US11656550B2 (en) 2020-09-01 2020-12-17 Controlling semiconductor film thickness
US17/125,609 2020-12-17
PCT/US2021/040788 WO2022051025A1 (en) 2020-09-01 2021-07-08 Controlling semiconductor film thickness

Publications (1)

Publication Number Publication Date
KR20230058430A true KR20230058430A (ko) 2023-05-03

Family

ID=80356605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237009232A KR20230058430A (ko) 2020-09-01 2021-07-08 반도체 막 두께 제어

Country Status (5)

Country Link
US (1) US11656550B2 (ko)
JP (1) JP2023539512A (ko)
KR (1) KR20230058430A (ko)
TW (1) TW202226337A (ko)
WO (1) WO2022051025A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11776808B2 (en) * 2020-03-17 2023-10-03 Tokyo Electron Limited Planarization of spin-on films
US20240085795A1 (en) * 2022-09-13 2024-03-14 Tokyo Electron Limited Patterning a semiconductor workpiece
US20240147719A1 (en) * 2022-11-01 2024-05-02 Tokyo Electron Limited Fabricating three-dimensional semiconductor structures

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050255410A1 (en) 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US20070138699A1 (en) 2005-12-21 2007-06-21 Asml Netherlands B.V. Imprint lithography
JP2009042582A (ja) 2007-08-10 2009-02-26 Tokyo Ohka Kogyo Co Ltd 微細パターン形成方法及び被覆膜形成用材料
KR101439394B1 (ko) * 2008-05-02 2014-09-15 삼성전자주식회사 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
US20100015550A1 (en) * 2008-07-17 2010-01-21 Weihong Liu Dual damascene via filling composition
JP5011345B2 (ja) * 2009-05-15 2012-08-29 東京エレクトロン株式会社 レジストパターンのスリミング処理方法
JP5690710B2 (ja) * 2010-12-24 2015-03-25 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、並びに、この組成物を用いた感活性光線性又は感放射線性膜及びパターン形成方法
US8790867B2 (en) 2011-11-03 2014-07-29 Rohm And Haas Electronic Materials Llc Methods of forming photolithographic patterns by negative tone development
US10090376B2 (en) 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
KR102193680B1 (ko) * 2014-08-14 2020-12-21 삼성전자주식회사 반도체 소자의 제조 방법
TWI582536B (zh) 2014-10-31 2017-05-11 羅門哈斯電子材料有限公司 圖案形成方法
US10170354B2 (en) * 2015-04-12 2019-01-01 Tokyo Electron Limited Subtractive methods for creating dielectric isolation structures within open features
US10061199B2 (en) 2015-06-24 2018-08-28 Tokyo Electron Limited Methods of forming a mask for substrate patterning
KR20180118636A (ko) 2016-02-24 2018-10-31 닛산 가가쿠 가부시키가이샤 실리콘 함유 조성물을 이용한 반도체 기판의 평탄화방법
US9869933B2 (en) * 2016-03-07 2018-01-16 Rohm And Haas Electronic Materials Llc Pattern trimming methods
JP6750155B2 (ja) 2016-05-13 2020-09-02 東京エレクトロン株式会社 光剤を用いた限界寸法制御
US10241411B2 (en) 2016-10-31 2019-03-26 Rohm And Haas Electronic Materials Llc Topcoat compositions containing fluorinated thermal acid generators
US10684549B2 (en) 2016-12-31 2020-06-16 Rohm And Haas Electronic Materials Llc Pattern-formation methods
US11248086B2 (en) 2018-05-01 2022-02-15 Tokyo Ohka Kogyo Co., Ltd. Hard-mask forming composition and method for manufacturing electronic component
US11393694B2 (en) 2018-11-13 2022-07-19 Tokyo Electron Limited Method for planarization of organic films
US20210294148A1 (en) * 2020-03-17 2021-09-23 Tokyo Electron Limited Planarizing Organic Films
JP2022099428A (ja) * 2020-12-23 2022-07-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 犠牲層の上部を除去する方法、それに用いられる犠牲溶液および酸性水溶液

Also Published As

Publication number Publication date
US11656550B2 (en) 2023-05-23
TW202226337A (zh) 2022-07-01
JP2023539512A (ja) 2023-09-14
US20220066317A1 (en) 2022-03-03
WO2022051025A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
KR20230058430A (ko) 반도체 막 두께 제어
US9406526B2 (en) Method for patterning contact openings on a substrate
US10061199B2 (en) Methods of forming a mask for substrate patterning
KR101439394B1 (ko) 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
US10522428B2 (en) Critical dimension control by use of a photo agent
US7341939B2 (en) Method for patterning micro features by using developable bottom anti-reflection coating
KR19990016993A (ko) 화학 증폭형 포토레지스트의 패터닝 방법
US11682559B2 (en) Method to form narrow slot contacts
US20230251570A1 (en) Selective Deprotection via Dye Diffusion
US11747733B2 (en) Freeze-less methods for self-aligned double patterning
US20220388232A1 (en) Method for removing material overburden via enhanced freeze-less anti-spacer formation using a bilayer system
TW201729013A (zh) 微影方法
US20120302062A1 (en) Method for via formation in a semiconductor device
JPH0299959A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination