KR20230047274A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230047274A
KR20230047274A KR1020210130074A KR20210130074A KR20230047274A KR 20230047274 A KR20230047274 A KR 20230047274A KR 1020210130074 A KR1020210130074 A KR 1020210130074A KR 20210130074 A KR20210130074 A KR 20210130074A KR 20230047274 A KR20230047274 A KR 20230047274A
Authority
KR
South Korea
Prior art keywords
sensing
display
fingerprint
transistor
display area
Prior art date
Application number
KR1020210130074A
Other languages
English (en)
Inventor
조강빈
양동욱
이종현
김일남
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210130074A priority Critical patent/KR20230047274A/ko
Priority to PCT/KR2022/010673 priority patent/WO2023054871A1/ko
Priority to US17/814,151 priority patent/US20230108746A1/en
Publication of KR20230047274A publication Critical patent/KR20230047274A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers

Abstract

본 발명은 배치 공간이 부족함에도 불구하고, 표시 화소들과 광 감지 화소들을 모두 포함하는 표시 패널을 제공할 수 있는 표시 장치에 관한 것이다. 일 실시예에 따른 표시 장치는 화상을 표시하는 표시 영역과 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함하는 기판, 상기 표시 영역에 배치되는 발광 소자와 상기 발광 소자에 연결되는 화소 구동부를 각각 포함하는 표시 화소들, 및 수광 소자와 상기 수광 소자에 연결되는 감지 구동부를 각각 포함하는 광 감지 화소들을 구비한다. 상기 감지 구동부는 적어도 하나의 트랜지스터를 포함한다. 상기 수광 소자는 상기 표시 영역에 배치되며, 상기 감지 구동부의 상기 적어도 하나의 트랜지스터는 상기 비표시 영역에 배치된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 스마트폰(smart phone), 태블릿(tablet), 노트북 컴퓨터(notebook computer), 모니터(monitor), TV 등 다양한 전자 장치에 적용되고 있다. 최근에는 이동통신 기술의 발달로 인해 스마트폰, 태블릿, 노트북 컴퓨터과 같은 휴대용 전자 장치의 사용이 크게 늘어났다. 휴대용 전자 장치에는 개인 정보(privacy information)가 저장되어 있으므로, 휴대용 전자 장치의 개인 정보를 보호하기 위해 사용자의 생체 정보인 지문을 인증하는 지문 인증이 사용되고 있다.
예를 들어, 표시 장치는 광학 방식, 초음파 방식, 정전 용량 방식 등을 이용하여 사용자의 지문을 인증할 수 있다. 광학 방식은 사용자의 지문에서 반사된 광을 감지함으로써 사용자의 지문을 인증할 수 있다.
표시 장치는 광학 방식으로 사용자의 지문을 인증하기 위해, 화상을 표시하기 위한 표시 화소들과 광을 감지하는 광 감지 화소들을 포함하는 표시 패널을 구비할 수 있다. 이 경우, 표시 패널은 표시 화소들 뿐만 아니라, 광 감지 화소들이 배치되어야 하므로, 광 감지 화소들이 배치되는 공간이 부족할 수 있다.
본 발명이 해결하고자 하는 과제는 광 감지 화소들을 배치하는 공간을 마련하기 위해 표시 화소들의 공간을 축소할 필요가 없는 표시 패널을 제공할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 화상을 표시하는 표시 영역과 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함하는 기판, 상기 표시 영역에 배치되는 발광 소자와 상기 발광 소자에 연결되는 화소 구동부를 각각 포함하는 표시 화소들, 및 수광 소자와 상기 수광 소자에 연결되는 감지 구동부를 각각 포함하는 광 감지 화소들을 구비한다. 상기 감지 구동부는 적어도 하나의 트랜지스터를 포함한다. 상기 수광 소자는 상기 표시 영역에 배치되며, 상기 감지 구동부의 상기 적어도 하나의 트랜지스터는 상기 비표시 영역에 배치된다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 화상을 표시하는 표시 영역과 상기 표시 영역의 주변에 배치되는 기판, 및 수광 소자와 상기 수광 소자에 연결되는 감지 구동부를 각각 포함하는 광 감지 화소들을 구비한다. 상기 감지 구동부는 복수의 트랜지스터들을 포함한다. 상기 수광 소자는 상기 표시 영역에 배치되며, 상기 감지 구동부의 상기 복수의 트랜지스터들 중 적어도 하나는 상기 비표시 영역에 배치되고, 상기 복수의 트랜지스터들 중 또 다른 하나는 상기 표시 영역에 배치된다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 화상을 표시하는 표시 영역과 상기 표시 영역의 주변에 배치되는 기판, 상기 표시 영역에 배치되는 발광 소자와 상기 발광 소자에 연결되는 화소 구동부를 각각 포함하는 표시 화소들, 수광 소자와 상기 수광 소자에 연결되는 감지 구동부를 각각 포함하는 광 감지 화소들, 및 상기 비표시 영역에 배치되며, 상기 화소 구동부에 스캔 신호들을 인가하고, 상기 감지 구동부에 지문 스캔 신호들을 인가하는 스캔 구동부를 구비한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 광 감지부의 수광 소자들을 발광 부들의 발광 소자들과 같이 표시 영역에 형성하고, 감지 연결 배선들을 이용하여 비표시 영역에 배치되는 감지 구동부들에 일대일로 연결한다. 따라서, 감지 구동부들이 배치되는 공간을 마련하기 위해, 제1 내지 제4 화소 구동부들이 배치되는 공간을 축소할 필요가 없다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 패널과 표시 구동 회로를 보여주는 평면도이다.
도 3은 또 다른 실시예에 따른 표시 패널과 표시 구동 회로를 보여주는 평면도이다.
도 4는 또 다른 실시예에 따른 표시 패널과 표시 구동 회로를 보여주는 평면도이다.
도 5는 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 6은 일 실시예에 따른 표시 화소와 광 감지 화소를 보여주는 회로도이다.
도 7은 일 실시예에 따른 표시 스캔 구동부를 보여주는 예시 도면이다.
도 8은 일 실시예에 따른 광학 스캔 구동부를 보여주는 예시 도면이다.
도 9는 일 실시예에 따른 표시 화소와 광 감지 화소에 입력되는 스캔 신호들을 보여주는 파형도이다.
도 10은 일 실시예에 따른 화상 표시 영역을 보여주는 레이아웃 도이다.
도 11은 일 실시예에 따른 지문 감지 영역을 보여주는 레이아웃 도이다.
도 12는 일 실시예에 따른 지문 감지 영역의 광 감지부들과 감지 화소 구동부들을 보여주는 예시 도면이다.
도 13과 도 14는 도 11의 A 영역을 상세히 보여주는 레이아웃 도이다.
도 15a는 도 14의 A-A'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 15b는 도 14의 B-B'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 16은 또 다른 실시예에 따른 표시 화소와 광 감지 화소를 보여주는 회로도이다.
도 17은 또 다른 실시예에 따른 표시 화소의 제1 표시 화소와 광 감지 화소에 입력되는 스캔 신호들을 보여주는 파형도이다.
도 18은 또 다른 실시예에 따른 지문 감지 영역의 광 감지부들과 감지 화소 구동부들을 보여주는 예시 도면이다.
도 19는 또 다른 실시예에 따른 표시 화소와 광 감지 화소를 보여주는 회로도이다.
도 20은 또 다른 실시예에 따른 지문 감지 영역의 광 감지부들과 감지 화소 구동부들을 보여주는 예시 도면이다.
도 21은 또 다른 실시예에 따른 지문 감지 영역의 광 감지부들과 감지 화소 구동부들을 보여주는 예시 도면이다.
도 22는 또 다른 실시예에 따른 표시 패널을 보여주는 레이아웃 도이다.
도 23은 또 다른 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 24는 또 다른 실시예에 따른 지문 감지 영역의 광 감지부들과 감지 화소 구동부들을 보여주는 예시 도면이다.
도 25는 또 다른 실시예에 따른 지문 감지 영역의 광 감지부들과 감지 화소 구동부들을 보여주는 예시 도면이다.
도 26은 또 다른 실시예에 따른 지문 감지 영역의 광 감지부들과 감지 화소 구동부들을 보여주는 예시 도면이다.
도 27은 또 다른 실시예에 따른 지문 감지 영역의 광 감지부들과 감지 화소 구동부들을 보여주는 예시 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다. 도 2는 일 실시예에 따른 표시 패널과 표시 구동 회로를 보여주는 평면도이다.
도 1과 도 2를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 유기 발광 다이오드를 이용하는 유기 발광 표시 장치, 양자점 발광층을 포함하는 양자점 발광 표시 장치, 무기 반도체를 포함하는 무기 발광 표시 장치, 및 초소형 발광 다이오드(micro or nano light emitting diode(micro LED or nano LED))를 이용하는 초소형 발광 표시 장치와 같은 발광 표시 장치일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
표시 장치(10)는 표시 패널(100), 표시 구동 회로(200), 및 회로 보드(300)를 포함한다.
표시 패널(100)은 제1 방향(DR1)의 단변과 제1 방향(DR1)과 교차하는 제2 방향(DR2)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변이 만나는 코너(corner)는 직각으로 형성되거나 소정의 곡률을 갖도록 둥글게 형성될 수 있다. 표시 패널(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 패널(100)은 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외에, 표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 패널(100)의 기판(SUB)은 메인 영역(MA)과 서브 영역(SBA)을 포함할 수 있다.
메인 영역(MA)은 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화상을 표시하는 표시 화소(도 4의 SPX)들을 포함할 수 있다. 표시 영역(DA)은 메인 영역(MA)의 대부분의 영역을 차지할 수 있다. 표시 영역(DA)은 메인 영역(MA)의 중앙에 배치될 수 있다.
표시 영역(DA)은 화상 표시 영역(IDA)과 지문 감지 영역(FSA)을 포함할 수 있다. 지문 감지 영역(FSA)은 화상을 표시할 뿐만 아니라, 사용자의 지문을 감지하기 위해 광을 감지하는 광 감지 화소(도 4의 LSP)들 각각의 광 감지부(도 4의 PDU)를 포함하는 영역일 수 있다. 화상 표시 영역(IDA)은 표시 영역(DA)에서 지문 감지 영역(FSA)을 제외한 영역으로, 사용자의 지문을 감지하지 않고 화상만을 표시하는 영역일 수 있다.
지문 감지 영역(FSA)은 표시 영역(DA)의 일 부분일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 표시 영역(DA)은 화상 표시 영역(IDA) 없이 지문 감지 영역(FSA)만을 포함할 수 있다. 이 경우, 지문 감지 영역(FSA)은 표시 영역(DA)과 실질적으로 동일할 수 있다. 즉, 표시 영역(DA) 전체가 지문 감지 영역(FSA)일 수 있다.
지문 감지 영역(FSA)은 도 2와 같이 표시 영역(DA)의 일 측 가장자리, 예를 들어 상측 가장자리의 중앙에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 지문 감지 영역(FSA)은 표시 영역(DA)의 일 측 가장자리로부터 떨어져 배치될 수 있다. 또는, 지문 감지 영역(FSA)은 표시 영역(DA)의 일 측 가장자리에서 어느 한 측으로 치우쳐 배치될 수 있다. 예를 들어, 지문 감지 영역(FSA)은 표시 영역(DA)의 상측 가장자리의 좌측 또는 우측 영역에 배치될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 이웃하여 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)은 표시 패널(100)의 가장자리 영역일 수 있다.
지문 구동 영역(FDA)은 도 2와 같이 비표시 영역(NDA)에 배치될 수 있다. 지문 구동 영역(FDA)은 광 감지 화소(도 4의 LSP)들 각각의 감지 구동부(도 4의 FDU)를 포함하는 영역일 수 있다. 지문 구동 영역(FDA)은 비표시 영역(NDA)의 일 부분일 수 있다.
지문 구동 영역(FDA)은 지문 감지 영역(FSA)에 인접하게 배치될 수 있다. 예를 들어, 지문 구동 영역(FDA)은 도 2와 표시 영역(DA)의 지문 감지 영역(FSA)의 상측에 배치될 수 있다. 지문 구동 영역(FDA)은 지문 스캔 구동부(120)로부터 인가되는 지문 스캔 신호에 따라 광 감지 화소(도 4의 LSP)들 각각의 광 감지부(PDU)를 감지 배선에 연결할 수 있다.
감지 배선은 지문 구동 회로(400)에 연결될 수 있다. 지문 구동 회로(400)는 집적회로(IC)로 형성되어 회로 보드(300) 상에 부착될 수 있다.
서브 영역(SBA)은 메인 영역(MA)의 일 측으로부터 제2 방향(DR2)으로 돌출될 수 있다. 서브 영역(SBA)의 제2 방향(DR2)의 길이는 메인 영역(MA)의 제2 방향(DR2)의 길이보다 작을 수 있다. 서브 영역(SBA)의 제1 방향(DR1)의 길이는 메인 영역(MA)의 제1 방향(DR1)의 길이보다 작거나 메인 영역(MA)의 제1 방향(DR1)의 길이와 실질적으로 동일할 수 있다.
도 1과 도 2에서는 서브 영역(SBA)이 펼쳐진 것을 예시하였으나, 서브 영역(SBA)은 구부러질 수 있으며, 이 경우 메인 영역(MA)의 하부에 배치될 수 있다. 서브 영역(SBA)은 제3 방향(DR3)에서 메인 영역(MA)과 중첩할 수 있다.
서브 영역(SBA)은 제1 영역(A1), 제2 영역(A2), 및 벤딩 영역(BA)을 포함할 수 있다.
제1 영역(A1)은 메인 영역(MA)의 일 측으로부터 제2 방향(DR2)으로 돌출된 영역이다. 제1 영역(A1)의 일 측은 메인 영역(MA)의 비표시 영역(NDA)과 접하며, 제1 영역(A1)의 타 측은 벤딩 영역(BA)에 접할 수 있다.
제2 영역(A2)은 패드(DP)들과 표시 구동 회로(200)가 배치되는 영역이다. 표시 구동 회로(200)는 이방성 도전 필름(anisotropic conductive film)과 같은 도전성 접착 부재를 이용하여 제2 영역(A2)의 구동 패드들에 부착될 수 있다. 회로 보드(300)는 도전성 접착 부재를 이용하여 제2 영역(A2)의 패드(DP)들에 부착될 수 있다. 제2 영역(A2)의 일 측은 벤딩 영역(BA)과 접할 수 있다.
벤딩 영역(BA)은 구부러지는 영역이다. 벤딩 영역(BA)이 구부러지는 경우, 제2 영역(A2)은 제1 영역(A1)의 하부와 메인 영역(MA)의 하부에 배치될 수 있다. 벤딩 영역(BA)은 제1 영역(A1)과 제2 영역(A2) 사이에 배치될 수 있다. 벤딩 영역(BA)의 일 측은 제1 영역(A1)과 접하며, 벤딩 영역(BA)의 타 측은 제2 영역(A2)과 접할 수 있다.
표시 구동 회로(200)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 생성할 수 있다. 표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 부착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(200)는 COF(chip on film) 방식으로 회로 보드(300) 상에 부착될 수 있다.
회로 보드(300)는 표시 패널(100)의 서브 영역(SBA)의 일 단에 부착될 수 있다. 이로 인해, 회로 보드(300)는 표시 패널(100) 및 표시 구동 회로(200)와 전기적으로 연결될 수 있다. 표시 패널(100)과 표시 구동 회로(200)는 회로 보드(300)를 통해 디지털 비디오 데이터와, 타이밍 신호들, 및 구동 전압들을 입력 받을 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
표시 스캔 구동부(110)는 비표시 영역(NDA)에 배치될 수 있다. 표시 스캔 구동부(110)는 표시 패널(100)의 일 측(예를 들어, 좌측)에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 스캔 구동부(110)는 표시 패널(100)의 양 측(예를 들어, 좌우측)에 배치될 수 있다. 표시 스캔 구동부(110)는 스캔 팬 아웃 배선들을 통해 표시 구동 회로(200)에 전기적으로 연결될 수 있다. 표시 스캔 구동부(110)는 표시 구동 회로(200)로부터 스캔 제어 신호를 입력 받고, 스캔 제어 신호에 따라 스캔 신호들을 생성하여 스캔 배선들에 출력할 수 있다.
지문 스캔 구동부(120)는 비표시 영역(NDA)에 배치될 수 있다. 지문 스캔 구동부(120)는 지문 팬 아웃 배선들을 통해 표시 구동 회로(200)에 전기적으로 연결될 수 있다. 지문 스캔 구동부(120)는 표시 구동 회로(200)로부터 지문 제어 신호를 입력 받고, 지문 제어 신호에 따라 지문 스캔 신호들을 생성하여 지문 스캔 배선들에 출력할 수 있다.
한편, 지문 스캔 구동부(120)는 도 2와 같이 표시 영역(DA)의 좌측과 상측이 만나는 코너에 배치되며, 표시 스캔 구동부(110)의 상측에 배치될 수 있다. 또는, 지문 스캔 구동부(120)는 도 3과 같이 표시 영역(DA)의 상측에 배치되고, 지문 구동부(FDC)의 좌측에 배치될 수 있다. 또는, 지문 스캔 구동부(120)는 도 4와 같이 표시 스캔 구동부(110)의 상측과 표시 패널(100)의 상측에 배치되고, 지문 구동부(120)의 좌측에 배치될 수 있다.
도 5는 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 5를 참조하면, 일 실시예에 따른 표시 장치는 표시 패널(100), 표시 스캔 구동부(110), 지문 스캔 구동부(120), 표시 구동 회로(200), 및 전원 공급부(500)를 포함한다. 표시 구동 회로(200)는 데이터 구동부(210)와 타이밍 제어부(220)를 포함할 수 있다.
표시 패널(100)은 표시 영역(DA)에 배치되는 표시 화소(SPX)들, 광 감지 화소(LSP)들, 표시 기입 배선(GWL)들, 표시 초기화 배선(GIL)들, 표시 제어 배선(GCL)들, 발광 배선(EL)들, 데이터 배선(DL)들, 지문 스캔 배선(FSL)들, 감지 연결 배선(FCL)들, 및 감지 배선(RL)들을 포함할 수 있다. 표시 패널(100)은 비표시 영역(NDA)에 배치되는 표시 스캔 구동부(110), 지문 구동부(120), 및 지문 스캔 구동부(120)를 포함할 수 있다.
표시 기입 배선(GWL)들, 표시 초기화 배선(GIL)들, 표시 제어 배선(GCL)들, 발광 배선(EL)들, 및 지문 스캔 배선(FSL)들은 제1 방향(DR1)으로 연장될 수 있다. 데이터 배선(DL)들, 감지 연결 배선(FCL)들, 및 감지 배선(RL)들은 제2 방향(DR2)으로 연장될 수 있다.
표시 화소(SPX)들은 표시 영역(DA)에서 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열될 수 있다. 표시 화소(SPX)들 각각은 표시 기입 배선(GWL)들 중 어느 하나, 표시 초기화 배선(GIL)들 중 어느 하나, 표시 제어 배선(GCL)들 중 어느 하나, 및 발광 배선(EL)들 중 어느 하나에 연결될 수 있다. 표시 화소(SPX)들 각각은 표시 기입 배선(GWL)의 표시 기입 신호, 표시 초기화 배선(GIL)의 표시 초기화 신호, 표시 제어 배선(GCL)의 표시 제어 신호, 및 발광 배선(EL)의 발광 신호에 따라 데이터 배선(DL)의 데이터 전압을 공급받고, 데이터 전압에 따라 구동 전류를 발광 소자에 공급하여 광을 발광할 수 있다.
광 감지 화소(LSP)들 각각은 광 감지부(PDU)와 감지 구동부(FDU)를 포함할 수 있다. 광 감지 화소(LSP)들 각각의 광 감지부(PDU)는 지문 감지 영역(FSA)에 배치되고, 감지 구동부(FDU)는 지문 구동 영역(FDA)에 배치될 수 있다.
광 감지부(PDU)들은 지문 감지 영역(FSA)에서 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열될 수 있다. 광 감지부(PDU)들은 감지 연결 배선(FCL)들을 통해 감지 구동부(FDU)들에 일대일로 연결될 수 있다. 즉, 광 감지부(PDU)는 감지 연결 배선(FCL)을 통해 감지 구동부(FDU)에 연결될 수 있다.
감지 구동부(FDU)들 각각은 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열될 수 있다. 감지 구동부(FDU)들 각각은 지문 스캔 배선(FSL)들 중 어느 하나, 감지 연결 배선(FCL)들 중 어느 하나, 및 감지 배선(RL)들 중 어느 하나에 연결될 수 있다. 감지 구동부(FDU)들 각각은 지문 스캔 배선(FSL)의 지문 스캔 신호에 따라 광 감지부(PDU)에 연결된 감지 연결 배선(FCL)을 감지 배선(RL)에 연결할 수 있다.
지문 구동 회로(400)는 감지 배선(RL)들에 연결될 수 있다. 지문 구동 회로(400)는 감지 배선(RL)들의 감지 전압들에 따라 지문을 감지할 수 있다. 예를 들어, 표시 패널(100)에서 출력된 광은 지문 감지 영역(FSA)에 배치된 사용자의 손가락의 지문의 마루와 골에서 반사될 수 있다. 이때, 손가락의 지문의 마루에서 반사되는 광량과 골에서 반사되는 광량은 상이할 수 있다. 그러므로, 손가락의 지문의 마루에서 반사된 광인지와 지문의 골에서 반사된 광인지에 따라, 광 감지부(PDU)의 수광 소자의 애노드 전극의 전압(감지 전압)는 달라질 수 있다. 그러므로, 손가락(F)의 지문의 마루에서 반사된 광인지 또는 손가락(F)의 지문의 골에서 반사된 광인지에 따라 광 감지부(PDU)에 의해 감지되는 감지 전압은 달라질 수 있다. 지문 구동 회로(400)는 감지 배선(RL)들의 감지 전압들에 따라 손가락의 지문을 인식할 수 있다.
표시 스캔 구동부(110)는 표시 기입 배선(GWL)들, 표시 초기화 배선(GIL)들, 표시 제어 배선(GCL)들, 및 발광 배선(EL)들에 연결될 수 있다. 표시 스캔 구동부(110)는 표시 기입 배선(GWL)들에 인가되는 표시 기입 신호들, 표시 초기화 배선(GIL)들에 인가되는 표시 초기화 신호들, 및 표시 제어 배선(GCL)들에 인가되는 표시 제어 신호들을 출력하는 표시 신호 출력부와 발광 배선(EL)들에 인가되는 발광 신호들을 출력하는 발광 신호 출력부를 포함할 수 있다.
표시 스캔 구동부(110)는 타이밍 제어부(220)로부터 기입 제어 신호(WCS), 초기화 제어 신호(ICS), 스캔 제어 신호(CCS), 및 발광 제어 신호(ECS)를 입력 받을 수 있다. 표시 스캔 구동부(110)의 표시 신호 출력부는 기입 제어 신호(SCS)에 따라 표시 기입 신호들을 생성하여 표시 기입 배선(GWL)들에 출력할 수 있다. 또한, 표시 스캔 구동부(110)의 표시 신호 출력부는 초기화 제어 신호(ICS)에 따라 표시 초기화 신호들을 생성하여 표시 초기화 배선(GIL)들에 출력할 수 있다. 또한, 표시 스캔 구동부(110)의 표시 신호 출력부는 스캔 제어 신호(CCS)에 따라 표시 제어 신호들을 생성하여 표시 제어 배선(GCL)들에 출력할 수 있다. 나아가, 표시 스캔 구동부(110)의 발광 신호 출력부는 발광 제어 신호(ECS)에 따라 표시 발광 신호들을 생성하여 표시 발광 배선(EL)들에 출력할 수 있다.
지문 스캔 구동부(120)는 지문 스캔 배선(FSL)들에 연결될 수 있다. 지문 스캔 구동부(120)는 타이밍 제어부(220)로부터 지문 스캔 제어 신호(FSCS)를 입력 받을 수 있다. 지문 스캔 구동부(120)는 지문 스캔 제어 신호(FSCS)에 따라 지문 스캔 신호들을 생성하여 지문 스캔 배선(FSL)들에 출력할 수 있다.
데이터 구동부(210)는 디지털 비디오 데이터(DATA)를 데이터 전압들로 변환하여 데이터 배선(DL)들에 출력한다. 데이터 구동부(210)는 표시 기입 신호들에 동기화하여 데이터 전압들을 출력할 수 있다. 그러므로, 표시 스캔 구동부(110)의 표시 기입 신호들에 의해 표시 화소(SPX)들이 선택되며, 선택된 표시 화소(SPX)들 각각에 데이터 전압이 공급될 수 있다.
타이밍 제어부(220)는 외부의 그래픽 장치로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받는다. 예를 들어, 외부의 그래픽 장치는 컴퓨터의 그래픽 카드, 셋 톱 박스 등일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
타이밍 제어부(220)는 타이밍 신호들에 따라 표시 스캔 구동부(110)의 동작 타이밍을 제어하기 위한 기입 제어 신호(WCS), 초기화 제어 신호(ICS), 스캔 제어 신호(SCS), 및 발광 제어 신호(ECS)를 생성할 수 있다. 또한, 타이밍 제어부(220)는 타이밍 신호들에 따라 지문 스캔 구동부(120)의 동작 타이밍을 제어하기 위한 지문 스캔 제어 신호(FSCS)를 생성할 수 있다. 또한, 타이밍 제어부(220)는 타이밍 신호들에 따라 데이터 구동부(210)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다.
타이밍 제어부(220)는 기입 제어 신호(WCS), 초기화 제어 신호(ICS), 스캔 제어 신호(SCS), 및 발광 제어 신호(ECS)를 표시 스캔 구동부(110)로 출력한다. 타이밍 제어부(220)는 지문 스캔 제어 신호(FSCS)를 지문 스캔 구동부(120)로 출력한다. 타이밍 제어부(220)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(210)로 출력한다.
전원 공급부(500)는 복수의 구동 전압들을 생성하여 표시 패널(100)에 출력할 수 있다. 전원 공급부(500)는 제1 구동 전압(VDD), 제2 구동 전압(VSS), 및 제3 구동 전압(VINT)을 표시 패널(100)로 출력할 수 있다. 제1 구동 전압(VDD)은 고전위 구동 전압이고, 제2 구동 전압(VSS)은 저전위 구동 전압이며, 제3 구동 전압(VINT)은 표시 화소들 각각의 구동 트랜지스터의 게이트 전극을 초기화하기 위한 전압일 수 있다.
도 5와 같이, 지문 감지를 위한 광 감지 화소(LSP)들 각각의 광 감지부(PDU)는 표시 영역(DA)의 일부분인 지문 감지 영역(FSA)에 배치되고, 감지 구동부(FDU)는 비표시 영역(NDA)의 일부분인 지문 구동 영역(FDA)에 배치될 수 있다. 그러므로, 광 감지 화소(LSP)들이 배치되는 공간을 마련하기 위해, 표시 영역(DA)의 표시 화소(SPX)들의 공간을 축소할 필요가 없다.
도 6은 일 실시예에 따른 표시 화소와 광 감지 화소를 보여주는 회로도이다.
도 6을 참조하면, 일 실시예에 따른 표시 화소(SPX)는 제k(k는 양의 정수) 표시 초기화 배선(GILk), 제k 표시 기입 배선(GWLk), 및 제k 표시 제어 배선(GCLk)에 연결될 수 있다. 또한, 표시 화소(SPX)는 제1 구동 전압이 공급되는 제1 구동 전압 배선(VDL), 제2 구동 전압이 공급되는 제2 구동 전압 배선(VSL), 및 제3 구동 전압이 공급되는 제3 구동 전압 배선(VIL)에 연결될 수 있다.
표시 화소(SPX)는 발광부(ELU)와 화소 구동부(DDU)를 포함할 수 있다. 발광부(ELU)는 발광 소자(Light Emitting Element, LEL)를 포함할 수 있다. 화소 구동부(DDU)는 구동 트랜지스터(transistor)(DT), 스위치 소자들, 및 커패시터(CST1)를 포함할 수 있다. 스위치 소자들은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)을 포함한다.
구동 트랜지스터(DT)는 게이트 전극, 제1 전극, 및 제2 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Ids, 이하 "구동 전류"라 칭함)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Ids)는 수학식 1과 같이 구동 트랜지스터(DT)의 제1 전극과 게이트 전극 간의 전압(Vgs)과 문턱전압(threshold voltage) 간의 차이의 제곱에 비례한다.
Figure pat00001
수학식 1에서, k'는 구동 트랜지스터의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 구동 트랜지스터의 제1 전극과 게이트 전극 간의 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다.
발광 소자(LEL)는 구동 전류(Ids)에 따라 발광한다. 구동 전류(Ids)가 클수록 발광 소자(LEL)의 발광량은 커질 수 있다.
발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 마이크로 발광 다이오드(micro light emitting diode)를 포함하는 마이크로 발광 소자일 수 있다.
발광 소자(LEL)의 애노드 전극은 제4 트랜지스터(ST4)의 제1 전극과 제6 트랜지스터(ST6)의 제2 전극에 연결되며, 캐소드 전극은 제2 구동 전압 배선(VSL)에 연결될 수 있다. 발광 소자(LEL)의 애노드 전극과 캐소드 전극 사이에는 기생 용량(Cel)이 형성될 수 있다.
제1 트랜지스터(ST1)는 제k 표시 초기화 배선(GILk)의 초기화 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극을 제3 구동 전압 배선(VIL)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 제3 구동 전압 배선(VIL)의 제3 구동 전압(VINT)이 인가될 수 있다. 제1 트랜지스터(ST1)의 게이트 전극은 제k 표시 초기화 배선(GILk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되며, 제2 전극은 제3 구동 전압 배선(VIL)에 연결될 수 있다.
제2 트랜지스터(ST2)는 제k 표시 기입 배선(GWLk)의 표시 기입 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 제j 데이터 배선(Dj)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 제1 전극에는 제j 데이터 배선(Dj)의 데이터 전압이 인가될 수 있다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 표시 기입 배선(GWLk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 제1 전극에 연결되며, 제2 전극은 제j 데이터 배선(Dj)에 연결될 수 있다.
제3 트랜지스터(ST3)는 제k 표시 기입 배선(GWLk)의 표시 기입 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 연결시킨다. 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 연결되는 경우, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제3 트랜지스터(ST3)의 게이트 전극은 제k 표시 기입 배선(GWLk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결될 수 있다.
제4 트랜지스터(ST4)는 제k 표시 제어 배선(GCLk)의 표시 제어 신호에 의해 턴-온되어 발광 소자(LEL)의 애노드 전극을 제3 구동 전압 배선(VIL)에 연결시킨다. 발광 소자(LEL)의 애노드 전극에는 제3 구동 전압 배선(VIL)의 제3 구동 전압이 인가될 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 제k 표시 제어 배선(GCLk)에 연결되고, 제1 전극은 발광 소자(LEL)의 애노드 전극에 연결되며, 제2 전극은 제3 구동 전압 배선(VIL)에 연결된다.
제5 트랜지스터(ST5)는 제k 발광 배선(ELk)의 발광 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 제1 구동 전압 배선(VDL)에 연결시킨다. 제5 트랜지스터(ST5)의 게이트 전극은 제k 발광 배선(ELk)에 연결되고, 제1 전극은 제1 구동 전압 배선(VDL)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결된다.
제6 트랜지스터(ST6)는 구동 트랜지스터(DT)의 제2 전극과 발광 소자(LEL)의 애노드 전극 사이에 배치된다. 제6 트랜지스터(ST6)는 제k 발광 배선(ELk)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극을 발광 소자(LEL)의 애노드 전극에 연결시킨다. 제6 트랜지스터(ST6)의 게이트 전극은 제k 발광 배선(ELk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 연결되며, 제2 전극은 발광 소자(LEL)의 애노드 전극에 연결된다.
제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)가 모두 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극에 인가된 데이터 전압에 따른 구동 트랜지스터(DT)의 구동 전류(Ids)가 발광 소자(LEL)로 흐를 수 있다.
커패시터(CST1)는 구동 트랜지스터(DT)의 게이트 전극과 제1 구동 전압 배선(VDL) 사이에 형성된다. 커패시터(CST1)의 제1 커패시터 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되고, 제2 커패시터 전극은 제1 구동 전압 배선(VDL)에 연결될 수 있다.
제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 액티브층 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 도 6에서는 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT)는 P 타입 MOSFET으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT)는 N 타입 MOSFET으로 형성될 수도 있다. 또는, 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6) 중 적어도 하나는 N 타입 MOSFET으로 형성될 수 있다.
일 실시예에 따른 광 감지 화소(LSP)는 제p(p는 양의 정수) 지문 스캔 배선(FSLp)과 제q(q는 양의 정수) 감지 배선(RLq)에 연결될 수 있다. 또한, 표시 화소(SPX)는 제2 구동 전압이 공급되는 제2 구동 전압 배선(VSL)에 연결될 수 있다.
광 감지 화소(LSP)는 광 감지부(PDU)와 감지 구동부(FDU)를 포함할 수 있다. 광 감지부(PDU)는 수광 소자(PD)를 포함할 수 있다. 감지 구동부(FDU)는 제1 감지 트랜지스터(RT1)를 포함할 수 있다.
수광 소자(PD)에 입사되는 광에 따라 수광 소자(PD)의 감지 애노드 전극의 전압은 달라질 수 있다. 예를 들어, 수광 소자(PD)에 입사되는 광이 많을수록 수광 소자(PD)의 감지 애노드 전극의 전압은 높아질 수 있다.
수광 소자(PD)는 애노드 전극, PIN 반도체층, 및 캐소드 전극을 포함하는 포토 다이오드일 수 있다. 수광 소자(PD)의 감지 애노드 전극은 제1 감지 트랜지스터(RT1)의 제1 전극에 연결되며, 캐소드 전극은 제2 구동 전압 배선(VSL)에 연결될 수 있다. 광 감지 소자(PD)의 PIN 반도체층은 애노드 전극에 연결되는 P형 반도체층, 캐소드 전극에 연결되는 N형 반도체층, 및 P형 반도체층과 N형 반도체층 사이에 배치되는 I형 반도체층을 포함할 수 있다. 이 경우, I형 반도체층이 P형 반도체층(PL)과 N형 반도체층(NL)에 의해 공핍(depletion)이 되어 내부에 전기장이 발생하게 되고, 광에 의해 생성되는 정공 및 전자가 전기장에 의해 드리프트(drift)된다. 이로 인해, 정공은 P형 반도체층을 통해 애노드 전극으로 수집되고 전자는 N형 반도체층을 통해 캐소드 전극으로 수집될 수 있다.
제1 감지 트랜지스터(RT1)는 제p 지문 스캔 배선(FSLp)의 지문 스캔 신호에 의해 턴-온되어 수광 소자(PD)의 감지 애노드 전극을 제q 감지 배선(RLq)에 연결시킨다. 이로 인해, 제q 감지 배선(RLq)에는 수광 소자(PD)의 감지 애노드 전극의 전압이 인가될 수 있다. 제1 감지 트랜지스터(RT1)의 게이트 전극은 제p 지문 스캔 배선(FSLp)에 연결되고, 제1 전극은 수광 소자(PD)의 감지 애노드 전극에 연결되며, 제2 전극은 제q 감지 배선(RLq)에 연결될 수 있다.
도 7은 일 실시예에 따른 표시 스캔 구동부의 표시 신호 출력부를 보여주는 예시 도면이다.
도 7을 참조하면, 표시 스캔 구동부(110)의 표시 신호 출력부(111)는 복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1, m은 양의 정수)을 포함할 수 있다. 복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1) 각각은 스타트 신호 입력부(ST), 리셋 신호 입력부(RT), 클럭 신호 입력부(CKT), 표시 신호 출력부(SOUT), 및 캐리 신호 출력부(COUT)를 포함할 수 있다.
복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1) 각각의 스타트 신호 입력부(ST)는 스타트 배선(STRL) 또는 이전 표시 스테이지의 캐리 신호 출력부(COUT)에 연결될 수 있다. 예를 들어, 제1 표시 스테이지(STA1)의 스타트 신호 입력부(ST)는 표시 스타트 신호가 입력되는 표시 스타트 배선(STRL)에 연결될 수 있다. 또한, 제1 표시 스테이지(STA1)를 제외한 복수의 표시 스테이지들(STA2, STA3, STA4, …, STAm-1, STAm, STAm+1) 각각의 스타트 신호 입력부(ST)는 이전 표시 스테이지의 캐리 신호 출력부(COUT)에 연결될 수 있다. 예를 들어, 제2 표시 스테이지(STA2)의 스타트 신호 입력부(ST)는 제1 표시 스테이지(STA1)의 캐리 신호 출력부(COUT)에 연결되고, 제3 표시 스테이지(STA3)의 스타트 신호 입력부(ST)는 제2 표시 스테이지(STA2)의 캐리 신호 출력부(COUT)에 연결될 수 있다.
복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1)과 각각의 리셋 신호 입력부(RT)는 이후 표시 스테이지의 캐리 신호 출력부(COUT)에 연결될 수 있다. 예를 들어, 제1 표시 스테이지(STA1)의 리셋 신호 입력부(RT)는 제5 표시 스테이지(STA5)의 캐리 신호 출력부(COUT)에 연결될 수 있다.
복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1) 각각의 클럭 신호 입력부(CKT)는 클럭 배선들(CKL1, CKL2, CKL3, CKL4) 중 어느 하나에 연결될 수 있다.
복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1)은 클럭 배선들(CKL1, CKL2, CKL3, CKL4)에 교번하여 연결될 수 있다. 예를 들어, 제1 표시 스테이지(STA1)의 클럭 신호 입력부(CKT)는 제1 클럭 배선(CKL1)에 연결되고, 제2 표시 스테이지(STA2)의 클럭 신호 입력부(CKT)는 제2 클럭 배선(CKL2)에 연결될 수 있다. 제3 표시 스테이지(STA3)의 클럭 신호 입력부(CKT)는 제3 클럭 배선(CKL3)에 연결되고, 제4 표시 스테이지(STA4)의 클럭 신호 입력부(CKT)는 제4 클럭 배선(CKL4)에 연결될 수 있다.
복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1) 각각의 스캔 신호 출력부(SOUT)는 그에 대응되는 표시 기입 배선, 표시 초기화 배선, 및 표시 제어 배선에 연결될 수 있다. 예를 들어, 제1 표시 스테이지(STA1)는 제1 표시 초기화 배선(GIL1)과 제1 표시 제어 배선(GCL1)에 연결될 수 있다. 또한, 제2 표시 스테이지(STA2)는 제2 표시 초기화 배선(GIL2), 제2 표시 제어 배선(GCL2), 및 제1 표시 기입 배선(GWL1)에 연결될 수 있다. 또한, 제3 표시 스테이지(STA3)는 제3 표시 초기화 배선(GIL3), 제3 표시 제어 배선(GCL3), 및 제2 표시 기입 배선(GWL2)에 연결될 수 있다. 또한, 제4 표시 스테이지(STA4)는 제4 표시 초기화 배선(GIL4), 제4 표시 제어 배선(GCL4), 및 제3 표시 기입 배선(GWL3)에 연결될 수 있다. 또한, 제m-1 표시 스테이지(STAm-1)는 제m-1 표시 초기화 배선(GILm-1), 제m-1 표시 제어 배선(GCLm-1), 및 제m-2 표시 기입 배선(GWLm-2)에 연결될 수 있다. 또한, 제m 표시 스테이지(STAm)는 제m 표시 초기화 배선(GILm), 제m 표시 제어 배선(GCLm), 및 제m-1 표시 기입 배선(GWLm-1)에 연결될 수 있다. 나아가, 제m+1 표시 스테이지(STAm+1)는 제m 표시 기입 배선(GWLm)에 연결될 수 있다.
복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1) 각각의 캐리 신호 출력부(COUT)는 이전 표시 스테이지의 리셋 신호 입력부(RT)와 이후 표시 스테이지의 스타트 신호 입력부(ST)에 연결될 수 있다. 다만, 제1 표시 스테이지(STA1), 제2 표시 스테이지(STA2), 제3 표시 스테이지(STA3), 및 제4 표시 스테이지(STA4) 각각의 캐리 신호 출력부(COUT)는 이후 표시 스테이지의 스타트 신호 입력부(ST)에만 연결될 수 있다.
도 8은 일 실시예에 따른 지문 스캔 구동부를 보여주는 예시 도면이다.
도 8을 참조하면, 지문 스캔 구동부(120)는 복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi, i는 m보다 작은 정수)을 포함할 수 있다. 복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi) 각각은 지문 스타트 신호 입력부(FST), 지문 리셋 신호 입력부(FRT), 지문 클럭 신호 입력부(FCKT), 지문 스캔 신호 출력부(FOUT), 및 지문 캐리 신호 출력부(FCOUT)를 포함할 수 있다.
복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi) 각각의 지문 스타트 신호 입력부(FST)는 지문 스타트 배선(FTRL) 또는 이전 지문 스테이지의 지문 캐리 신호 출력부(FCOUT)에 연결될 수 있다. 예를 들어, 제1 지문 스테이지(FTA1)의 스타트 신호 입력부(ST)는 지문 스타트 신호가 입력되는 지문 스타트 배선(FTRL)에 연결될 수 있다. 또한, 제1 지문 스테이지(FTA1)를 제외한 복수의 지문 스테이지들(FTA2, FTA3, FTA4, …, FTAi-1, FTAi) 각각의 지문 스타트 신호 입력부(FST)는 이전 지문 스테이지의 지문 캐리 신호 출력부(FCOUT)에 연결될 수 있다. 예를 들어, 제2 지문 스테이지(FTA2)의 지문 스타트 신호 입력부(FST)는 제1 지문 스테이지(FTA1)의 지문 캐리 신호 출력부(FCOUT)에 연결되고, 제3 지문 스테이지(FTA3)의 지문 스타트 신호 입력부(FST)는 제2 지문 스테이지(FTA2)의 지문 캐리 신호 출력부(FCOUT)에 연결될 수 있다.
복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi)과 각각의 지문 리셋 신호 입력부(FRT)는 이후 지문 스테이지의 지문 캐리 신호 출력부(FCOUT)에 연결될 수 있다. 예를 들어, 제1 지문 스테이지(FTA1)의 지문 리셋 신호 입력부(FRT)는 제5 지문 스테이지(FTA5)의 지문 캐리 신호 출력부(FCOUT)에 연결될 수 있다.
복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi) 각각의 지문 클럭 신호 입력부(FCKT)는 지문 클럭 배선들(FCKL1, FCKL2, FCKL3, FCKL4) 중 어느 하나에 연결될 수 있다.
복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi)은 지문 클럭 배선들(FCKL1, FCKL2, FCKL3, FCKL4)에 교번하여 연결될 수 있다. 예를 들어, 제1 지문 스테이지(FTA1)의 지문 클럭 신호 입력부(FCKT)는 제1 지문 클럭 배선(FCKL1)에 연결되고, 제2 지문 스테이지(FTA2)의 지문 클럭 신호 입력부(FCKT)는 제2 지문 클럭 배선(FCKL2)에 연결될 수 있다. 제3 지문 스테이지(FTA3)의 지문 클럭 신호 입력부(FCKT)는 제3 지문 클럭 배선(FCKL3)에 연결되고, 제4 지문 스테이지(FTA4)의 지문 클럭 신호 입력부(FCKT)는 제4 지문 클럭 배선(FCKL4)에 연결될 수 있다.
복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi)은 지문 스캔 배선들(FSL1, FSL2, FSL3, FSL4, …, FSLi-1, FSLi)에 연결될 수 있다. 복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi) 각각의 지문 스캔 신호 출력부(FOUT)는 그에 대응되는 지문 스캔 배선에 연결될 수 있다. 예를 들어, 제1 지문 스테이지(FTA1)는 제1 지문 스캔 배선(FSL1)에 연결되고, 제2 지문 스테이지(FTA2)는 제2 지문 스캔 배선(FSL2)에 연결될 수 있다. 또한, 제3 지문 스테이지(FTA3)는 제3 지문 스캔 배선(FSL3)에 연결되고, 제4 지문 스테이지(FTA4)는 제4 지문 스캔 배선(FSL4)에 연결될 수 있다. 또한, 제i-1 지문 스테이지(FTAi-1)는 제i-1 지문 스캔 배선(FSLi-1)에 연결되고, 제i 지문 스테이지(FTAi)는 제i 지문 스캔 배선(FSLi)에 연결될 수 있다.
복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi) 각각의 지문 캐리 신호 출력부(COUT)는 이전 지문 스테이지의 지문 리셋 신호 입력부(RT)와 이후 지문 스테이지의 지문 스타트 신호 입력부(ST)에 연결될 수 있다. 다만, 제1 지문 스테이지(FTA1), 제2 지문 스테이지(FTA2), 제3 지문 스테이지(FTA3), 및 제4 지문 스테이지(FTA4) 각각의 캐리 신호 출력부(COUT)는 이후 지문 스테이지의 지문 스타트 신호 입력부(ST)에만 연결될 수 있다.
한편, 복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1)은 표시 영역(DA)의 표시 화소(SPX)들에 표시 기입 신호들, 표시 초기화 신호들, 및 표시 제어 신호들을 제공한다. 복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi)은 표시 영역(DA)의 일부분인 지문 감지 영역(FSA)의 광 감지부(PDU)들에 연결되는 감지 구동부(FDU)들에 지문 스캔 신호들을 제공한다. 지문 감지 영역(FSA)의 면적은 표시 영역(DA)의 면적보다 작으므로, 지문 스캔 배선들의 개수는 표시 기입 신호들의 개수, 표시 초기화 신호들의 개수, 및 표시 제어 신호들의 개수보다 적을 수 있다. 그러므로, 복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi)의 개수는 복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1)의 개수보다 적을 수 있다.
도 9는 일 실시예에 따른 표시 화소의 제1 표시 화소와 광 감지 화소에 입력되는 스캔 신호들을 보여주는 파형도이다.
도 9에는 제N-1 프레임 기간(FN-1)과 제N 프레임 기간(FN) 동안 제k 표시 발광 배선(ELk)에 인가되는 제k 표시 발광 신호(EMk), 제k 표시 초기화 배선(GILk)에 인가되는 제k 표시 초기화 신호(GIk), 제k 표시 제어 배선(GCLk)에 인가되는 제k 표시 제어 신호(GCk), 제k 표시 기입 배선(GWLk)에 인가되는 제k 표시 기입 신호(GWk), 및 제p 지문 스캔 배선(FSLp)에 인가되는 제p 지문 스캔 신호(FSp)가 나타나 있다.
제k 표시 초기화 신호(GIk)는 표시 화소(SPX)의 제1 트랜지스터(ST1)의 온오프를 제어하기 위한 신호이다. 제k 표시 제어 신호(GCk)는 표시 화소(SPX)의 제3 트랜지스터(ST3)의 온오프를 제어하기 위한 신호이다. 제k 표시 기입 신호(GWk)는 제2 트랜지스터(ST2)와 제4 트랜지스터(ST4)의 온오프를 제어하기 위한 신호이다. 제k 표시 발광 신호(EMk)는 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)의 온오프를 제어하기 위한 신호이다. 제p 지문 스캔 신호(FSp)는 제1 감지 트랜지스터(RT1)의 온오프를 제어하기 위한 신호이다.
제N-1 프레임 기간(FN-1)과 제N 프레임 기간(FN) 각각은 제1 기간(t1), 제2 기간(t2), 및 제3 기간(t3)을 포함할 수 있다. 제1 기간(t1)은 구동 트랜지스터(DT)의 게이트 전극을 제3 구동 전압(VINT)으로 초기화하는 기간이고, 제2 기간(t2)은 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하고 구동 트랜지스터(DT)의 문턱전압을 샘플링하는 기간이며, 제3 기간(t3)은 구동 트랜지스터(DT)의 게이트 전압에 따라 발광 소자(LEL)를 발광하는 기간이다. 또한, 제1 기간(t1)과 제3 기간(t3)은 수광 소자(PD)를 광에 노출하는 기간이고, 제2 기간(t2)은 수광 소자(PD)의 애노드 전압을 감지하는 기간이다.
제k 표시 발광 신호(EMk)는 제3 기간(t3) 동안 제1 레벨 전압(V1)을 가지며, 제1 기간(t1)과 제2 기간(t2) 동안 제2 레벨 전압(V2)을 갖는다. 제k 표시 기입 신호(GWk)는 제2 기간(t2) 동안 제1 레벨 전압(V1)을 가지며, 제1 기간(t1)과 제3 기간(t3) 동안 제2 레벨 전압(V2)을 갖는다.
제k 표시 초기화 신호(GIk)와 제k 표시 제어 신호(GCk)는 제1 기간(t1) 동안 제1 레벨 전압(V1)을 가지며, 제2 기간(t2)과 제3 기간(t3) 동안 제2 레벨 전압(V2)을 갖는다. 즉, 제k 표시 초기화 신호(GIk)와 제k 표시 제어 신호(GCk)는 실질적으로 동일할 수 있다.
제p 지문 스캔 신호(FSp)는 제1 기간(t1) 동안 제1 레벨 전압(V1)을 가지며, 제2 기간(t2)과 제3 기간(t3) 동안 제2 레벨 전압(V2)을 갖는다. 제p 지문 스캔 신호(FSp)는 제k 표시 초기화 신호(GIk)와 실질적으로 동일할 수 있다.
제1 기간(t1)과 제2 기간(t2) 각각은 1 수평 기간일 수 있다. 1 수평 기간은 표시 패널(100)의 1 수평 라인에 배치되는 표시 화소(SPX)들 각각에 데이터 전압이 공급되는 기간을 지시하므로, 1 수평 라인 스캔 기간으로 정의될 수 있다. 1 수평 라인에 배치되는 표시 화소(SPX)들은 하나의 표시 초기화 배선, 하나의 표시 기입 배선, 하나의 표시 제어 배선, 및 하나의 발광 배선에 연결되는 서브 화소들로 정의될 수 있다.
제1 레벨 전압(V1)은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)과 제1 감지 트랜지스터(RT1)를 턴-온시킬 수 있는 턴-온 전압일 수 있다. 제2 레벨 전압(V2)은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)과 제1 감지 트랜지스터(RT1)를 턴-오프시킬 수 있는 턴-오프 전압일 수 있다. 제2 레벨 전압(V2)은 제1 레벨 전압(V1)보다 높은 레벨을 가질 수 있다.
이하에서, 도 6 및 도 9를 결부하여 제1 기간(t1), 제2 기간(t2), 및 제3 기간(t3) 동안 표시 화소(SPX)의 동작을 설명한다.
첫 번째로, 제1 기간(t1)에서 제k 표시 초기화 배선(GILk)에는 제1 레벨 전압(V1)을 갖는 제k 표시 초기화 신호(GIk)가 공급되며, 제k 표시 제어 배선(GCLk)에는 제1 레벨 전압(V1)을 갖는 제k 표시 제어 신호(GCk)가 공급된다.
제1 기간(t1) 동안 제1 트랜지스터(ST1)는 제1 레벨 전압(V1)을 갖는 제k 표시 초기화 신호(GIk)에 의해 턴-온된다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 제3 구동 전압 배선(VIL)의 제3 구동 전압(VINT)이 인가된다. 제1 기간(t1) 동안 구동 트랜지스터(DT)의 게이트 전극에 초기화 전압(VINT)이 인가되는 경우, 구동 트랜지스터(DT)의 제1 전극과 게이트 전극 사이의 전압(Vsg)이 구동 트랜지스터(DT)의 문턱전압(Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 턴-온될 수 있다. 즉, 구동 트랜지스터(DT)에 온 바이어스(on bias)가 인가될 수 있으므로, 구동 트랜지스터(DT)의 히스테리시스 특성을 개선할 수 있다.
또한, 제1 기간(t1) 동안 제4 트랜지스터(ST4)는 제1 레벨 전압(V1)을 갖는 제k 표시 제어 신호(GCk)에 의해 턴-온된다. 그러므로, 제1 기간(t1) 동안 제4 트랜지스터(ST4)의 턴-온으로 인해, 발광 소자(LEL)의 애노드 전극은 제3 구동 전압 배선(VIL)의 제3 구동 전압(VINT)으로 초기화될 수 있다.
두 번째로, 제2 기간(t2) 동안 제k 표시 기입 배선(GWLk)에는 제1 레벨 전압(V1)을 갖는 제k 표시 기입 신호(GWk)가 공급된다. 그러므로, 제2 기간(t2) 동안 제2 트랜지스터(ST2)와 제3 트랜지스터(ST3) 각각은 제1 레벨 전압(V1)을 갖는 제k 표시 기입 신호(GWk)에 의해 턴-온된다.
제2 기간(t2) 동안 제3 트랜지스터(ST3)의 턴-온으로 인해 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 서로 연결되며, 구동 트랜지스터(DT)는 다이오드로 구동한다. 또한, 제2 기간(t2) 동안 제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제1 전극에는 데이터 전압(Vdata)이 공급된다. 이때, 구동 트랜지스터(DT)의 제1 전극과 게이트 전극 간의 전압(Vsg=Vdata-VINT)이 문턱전압(Vth)보다 작기 때문에, 구동 트랜지스터(DT)는 제1 전극과 게이트 전극 간의 전압(Vsg)이 문턱전압(Vth)에 도달할 때까지 전류패스를 형성하게 된다. 이로 인해, 제2 기간(t2) 동안 구동 트랜지스터(DT)의 게이트 전극과 제2 전극은 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱전압(Vth)의 차전압 (Vdata-Vth)까지 상승한다.
세 번째로, 제3 기간(t3) 동안 제k 발광 배선(ELk)에는 제1 레벨 전압(V1)을 갖는 제k 발광 신호(EMk)가 공급된다. 제3 기간(t3) 동안 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6) 각각은 제1 레벨 전압(V1)을 갖는 제k 발광 신호(EMk)에 의해 턴-온된다.
제5 트랜지스터(ST5)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제1 전극은 제1 구동 전압 배선(VDL)에 연결된다. 제6 트랜지스터(ST6)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제2 전극은 발광 소자(LEL)의 애노드 전극에 연결된다.
제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극의 전압에 따라 흐르는 구동 전류(Ids)가 발광 소자(LEL)에 공급될 수 있다. 구동 전류(Ids)는 수학식 2와 같이 정의될 수 있다.
Figure pat00002
수학식 2에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vth는 구동 트랜지스터(DT)의 문턱전압, VDD는 제1 구동 전압 배선(VDL)의 제1 구동 전압, Vdata는 데이터 전압을 가리킨다. 구동 트랜지스터(DT)의 게이트 전극의 전압은 (Vdata-Vth)이고, 제1 전극의 전압은 VDD이다. 수학식 2를 정리하면, 수학식 3이 도출된다.
Figure pat00003
결국, 수학식 3과 같이 구동 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터(DT)의 문턱전압(Vth)은 보상될 수 있다.
이하에서, 도 6과 도 9를 결부하여 제1 기간(t1), 제2 기간(t2), 및 제3 기간(t3) 동안 광 감지 화소(LSP)의 동작을 설명한다.
첫 번째로, 제1 기간(t1) 동안 제p 지문 스캔 배선(FSLp)에는 제1 레벨 전압(V1)을 갖는 제p 지문 스캔 신호(FSp)가 공급된다. 제1 감지 트랜지스터(RT1)는 제1 레벨 전압(V1)을 갖는 제p 지문 스캔 신호(FSp)에 의해 턴-온된다. 제1 감지 트랜지스터(RT1)의 턴-온으로 인해, 수광 소자(PD)의 감지 애노드 전극은 제q 감지 배선(RLq)에 연결될 수 있다. 그러므로, 지문 구동 회로(400)는 제q 감지 배선(RLq)을 통해 수광 소자(PD)의 감지 애노드 전극의 전압을 감지할 수 있다.
두 번째로, 제2 기간(t2)과 제3 기간(t3) 동안 제p 지문 스캔 배선(FSLp)에는 제2 레벨 전압(V2)을 갖는 제p 지문 스캔 신호(FSp)가 공급된다. 그러므로, 제2 기간(t2)과 제3 기간(t3) 동안 제1 감지 트랜지스터(RT1)는 턴-오프될 수 있다. 따라서, 제2 기간(t2)과 제3 기간(t3) 동안 입사되는 광에 따라 수광 소자(PD)의 감지 애노드 전극의 전압은 상승할 수 있다. 예를 들어, 수광 소자(PD)에 입사되는 광이 많을수록 수광 소자(PD)의 감지 애노드 전극의 전압은 높아질 수 있다.
도 9와 같이, 제k 표시 초기화 신호(GIk)와 제p 지문 스캔 신호(FSp)는 실질적으로 동일할 수 있다. 이를 위해, 도 8에 도시된 복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi)은 도 7에 도시된 복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1) 중에서 일부 표시 스테이지들과 실질적으로 동일한 타이밍으로 구동할 수 있다. 즉, 복수의 지문 스테이지들(FTA1, FTA2, FTA3, FTA4, …, FTAi-1, FTAi)은 복수의 표시 스테이지들(STA1, STA2, STA3, STA4, …, STAm-1, STAm, STAm+1) 중에서 제r(r은 m보다 작은 정수) 내지 제s(s는 r보다 크고 m 이하의 정수) 표시 스테이지들과 실질적으로 동일한 타이밍으로 구동할 수 있다. 이에 대한 설명은 도 12를 결부하여 후술한다.
또한, 제1 지문 스테이지(FTA1)의 지문 스타트 신호 입력부(FST)에 입력되는 지문 스타트 신호는 제r 표시 스테이지의 스타트 신호 입력부(ST)에 입력되는 이전 스테이지의 캐리 신호와 실질적으로 동일할 수 있다. 또한, 지문 클럭 배선들(FCKL1, FCKL2, FCKL3, FCKL4)에 인가되는 지문 클럭 신호들은 표시 클럭 배선들(CKL1, CKL2, CKL3, CKL4)에 인가되는 표시 클럭 신호들과 실질적으로 동일할 수 있다.
도 10은 일 실시예에 따른 화상 표시 영역을 보여주는 레이아웃 도이다.
도 10을 참조하면, 표시 영역(DA)은 제1 표시 화소(SPX1)들, 제2 표시 화소(SPX2)들, 제3 표시 화소(SPX3)들, 및 제4 표시 화소(SPX4)들을 포함할 수 있다. 표시 화소(SPX)들은 제1 표시 화소(SPX1)들, 제2 표시 화소(SPX2)들, 제3 표시 화소(SPX3)들, 및 제4 표시 화소(SPX4)들로 구분될 수 있다. 제1 표시 화소(SPX1), 제2 표시 화소(SPX2), 제3 표시 화소(SPX3), 및 제4 표시 화소(SPX4)는 단위 표시 화소(USPX)로 정의될 수 있다. 단위 표시 화소(USPX)는 화이트를 표시할 수 있는 최소 단위의 표시 화소들로 정의될 수 있다.
제1 표시 화소(SPX1)는 제1 광을 발광하는 제1 발광부(ELU1)와 제1 발광부(ELU1)의 발광 소자에 구동 전류를 인가하기 위한 제1 화소 구동부(DDU1)를 포함할 수 있다. 제1 광은 적색 파장 대역의 광일 수 있다. 예를 들어, 제1 광의 메인 피크 파장은 대략 600㎚ 내지 750㎚에 위치할 수 있다.
제2 표시 화소(SPX2)는 제2 광을 발광하는 제2 발광부(ELU2)와 제2 발광부(ELU2)의 발광 소자에 구동 전류를 인가하기 위한 제2 화소 구동부(DDU2)를 포함할 수 있다. 제2 광은 녹색 파장 대역의 광일 수 있다. 예를 들어, 제2 광의 메인 피크 파장은 대략 480㎚ 내지 560㎚에 위치할 수 있다.
제3 표시 화소(SPX3)는 제3 광을 발광하는 제3 발광부(ELU3)와 제3 발광부(ELU3)의 발광 소자에 구동 전류를 인가하기 위한 제3 화소 구동부(DDU3)를 포함할 수 있다. 제3 광은 청색 파장 대역의 광일 수 있다. 예를 들어, 제3 광의 메인 피크 파장은 대략 370㎚ 내지 460㎚에 위치할 수 있다.
제4 표시 화소(SPX4)는 제2 광을 발광하는 제4 발광부(ELU2)와 제4 발광부(ELU4)의 발광 소자에 구동 전류를 인가하기 위한 제4 화소 구동부(DDU4)를 포함할 수 있다.
단위 표시 화소(USPX)에서 제1 화소 구동부(DDU1)와 제2 화소 구동부(DDU2)는 제1 방향(DR1)으로 배치되고, 제3 화소 구동부(DDU3)와 제4 화소 구동부(DDU4)는 제1 방향(DR1)으로 배치될 수 있다. 단위 표시 화소(USPX)에서 제1 화소 구동부(DDU1)와 제3 화소 구동부(DDU3)는 제2 방향(DR2)으로 배치되고, 제2 화소 구동부(DDU2)와 제4 화소 구동부(DDU4)는 제2 방향(DR2)으로 배치될 수 있다.
제1 발광부(ELU1)는 제1 화소 구동부(DDU1)와 중첩하고, 제3 발광부(ELU3)는 제3 화소 구동부(DDU3)와 중첩할 수 있다. 제2 발광부(ELU2)와 제4 발광부(ELU4) 각각은 제2 화소 구동부(DDU2) 및 제4 화소 구동부(DDU4)와 중첩할 수 있다. 제2 발광부(ELU2)와 제4 발광부(ELU4) 각각은 제2 화소 구동부(DDU2) 및 제4 화소 구동부(DDU4)의 경계에 배치될 수 있다.
제1 발광부(ELU1), 제2 발광부(ELU2), 제3 발광부(ELU3), 및 제4 발광부(ELU4)는 팔각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 제1 발광부(ELU1), 제2 발광부(ELU2), 제3 발광부(ELU3), 및 제4 발광부(ELU4)는 마름모와 같은 사각형의 평면 형태, 또는 사각형과 팔각형 이외의 다른 다각형의 평면 형태를 가질 수 있다.
제1 발광부(ELU1), 제2 발광부(ELU2), 제3 발광부(ELU3), 및 제4 발광부(ELU4)의 배치 위치와 평면 형태로 인하여, 서로 이웃하는 제1 발광부(ELU1)의 중심(C1)과 제2 발광부(ELU2)의 중심(C2) 사이의 거리(D12), 서로 이웃하는 제2 발광부(ELU2)의 중심(C2)과 제3 발광부(ELU3)의 중심(C3) 사이의 거리(D23), 서로 이웃하는 제1 발광부(ELU1)의 중심(C1)과 제4 발광부(ELU4)의 중심(C4) 사이의 거리(D14), 및 서로 이웃하는 제3 발광부(ELU3)의 중심(C3)과 제4 발광부(ELU4)의 중심(C4) 사이의 거리(D34)는 실질적으로 동일할 수 있다.
도 11은 일 실시예에 따른 지문 감지 영역을 보여주는 레이아웃 도이다.
도 11에서는 지문 감지 영역(FSA)이 수광 소자(PD)를 포함하는 광 감지부(PDU)들을 더 포함하는 것에서 도 10에 도시된 화상 표시 영역(IDA)과 차이가 있다. 도 11에서는 도 10의 실시예와 중복된 설명은 생략한다.
광 감지부(PDU)들 각각은 제1 방향(DR1)에서 이웃하는 제1 발광부(ELU1)와 제3 발광부(ELU3) 사이에 배치되고, 제2 방향(DR2)에서 이웃하는 제2 발광부(ELU2)와 제4 발광부(ELU4) 사이에 배치될 수 있다.
단위 표시 화소(USPX)에는 적어도 하나의 광 감지부(PDU)가 배치될 수 있다. 광 감지부(PDU)는 제2 화소 구동부(DDU2) 또는 제4 화소 구동부(DDU4)와 중첩할 수 있다. 제2 방향(DR2)에서 제2 화소 구동부(DDU2)와 제4 화소 구동부(DDU4)가 교번하여 배치되므로, 제2 화소 구동부(DDU2)와 중첩하는 광 감지부(PDU)와 제4 화소 구동부(DDU4)와 중첩하는 광 감지부(PDU)가 제2 방향(DR2)에서 교번하여 배치될 수 있다.
광 감지부(PDU)들 각각은 팔각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 광 감지부(PDU)들 각각은 마름모와 같은 사각형의 평면 형태, 또는 사각형과 팔각형 이외의 다른 다각형의 평면 형태를 가질 수 있다.
또한, 제1 발광부(ELU1), 제2 발광부(ELU2), 제3 발광부(ELU3), 제4 발광부(ELU4), 및 광 감지부(PDU)의 배치 위치와 평면 형태로 인하여, 서로 이웃하는 제1 발광부(ELU1)의 중심(C1)과 광 감지부(PDU)의 중심(C5) 사이의 거리(D11), 서로 이웃하는 제2 발광부(ELU2)의 중심(C2)과 광 감지부(PDU)의 중심(C5) 사이의 거리(D22), 서로 이웃하는 제3 발광부(ELU3)의 중심(C3)과 광 감지부(PDU)의 중심(C5) 사이의 거리(D33), 및 서로 이웃하는 제4 발광부(ELU4)의 중심(C4)과 광 감지부(PDU)의 중심(C5) 사이의 거리(D44)는 실질적으로 동일할 수 있다.
도 12는 일 실시예에 따른 지문 감지 영역의 광 감지부들과 지문 구동 영역의 감지 구동부들을 보여주는 일 예시 도면이다.
도 12에서는 설명의 편의를 위해 제k 내지 제k+2 표시 기입 배선들(GWLk, GWLk+1, GWLk+2), 제k 내지 제k+2 표시 초기화 배선들(GILk, GILk+1, GILk+2), 제k 내지 제k+2 표시 제어 배선들(GCLk, GCLk+1, GCLk+2), 및 제k 내지 제k+2 발광 배선들(ELk, ELk+1, ELk+2)에 연결되는 제1 내지 제4 서브 화소들(SPX1, SPX2, SPX3, SPX4), 및 제p 내지 제p+2 지문 스캔 배선들(FSLp, FSLp+1, FSLp+2)에 연결되는 감지 구동부(FDU)들을 예시하였다.
도 12를 참조하면, 제p 지문 스캔 배선(FSLp)에 연결되는 감지 구동부(FDU)는 제k 표시 기입 배선(GWLk), 제k 표시 초기화 배선(GILk), 제k 표시 제어 배선(GCLk), 및 제k 발광 배선(ELk)에 연결되는 제2 화소 구동부(DDU2) 또는 제4 화소 구동부(DDU4)와 중첩하는 광 감지부(PDU)에 연결될 수 있다. 또한, 제p+1 지문 스캔 배선(FSLp+1)에 연결되는 감지 구동부(FDU)는 제k+1 표시 기입 배선(GWLk+1), 제k+1 표시 초기화 배선(GILk+1), 제k+1 표시 제어 배선(GCLk+1), 및 제k+1 발광 배선(ELk+1)에 연결되는 제2 화소 구동부(DDU2) 또는 제4 화소 구동부(DDU4)와 중첩하는 광 감지부(PDU)에 연결될 수 있다.
이로 인해, 제k 표시 초기화 배선(GILk)에 인가되는 제k 표시 초기화 신호와 제p 지문 스캔 배선(FSLp)에 인가되는 제p 지문 스캔 신호는 실질적으로 동일할 수 있다. 또한, 제k+1 표시 초기화 배선(GILk+1)에 인가되는 제k+1 표시 초기화 신호와 제p+1 지문 스캔 배선(FSLp+1)에 인가되는 제p+1 지문 스캔 신호는 실질적으로 동일할 수 있다.
이와 같이, 제k 표시 초기화 배선(GILk)에 인가되는 제k 표시 초기화 신호와 제p 지문 스캔 배선(FSLp)에 인가되는 제p 지문 스캔 신호는 실질적으로 동일한 경우, 제k 표시 초기화 배선(GILk)에 연결되는 서브 화소들(SPX1, SPX2, SPX3, SPX4)의 제1 내지 제4 발광부들(ELU1, ELU2, ELU3, ELU4)의 발광 기간(t3)을 그와 이웃하는 광 감지부(PDU)들의 수광 소자(PD)를 광에 노출하는 기간(t3)과 실질적으로 동일하게 맞출 수 있다. 즉, 광 감지부(PDU)의 수광 소자(PD)에 사용자의 손가락의 지문에서 반사된 광이 입사되는 기간을 그에 이웃하는 제1 내지 제4 발광부들(ELU1, ELU2, ELU3, ELU4)의 발광 기간과 최적화할 수 있다.
광 감지부(PDU)들의 수광 소자(PD)들과 감지 구동부(FDU)들의 제1 감지 트랜지스터(RT1)들은 감지 연결 배선(FCL)들을 통해 일대일로 연결될 수 있다. 감지 연결 배선(FCL)의 일 단은 광 감지부(PDU)의 수광 소자(PD)의 감지 애노드 전극에 연결되고, 타 단은 감지 구동부(FDU)의 제1 감지 트랜지스터(RT1)의 제2 전극에 연결될 수 있다.
감지 연결 배선(FCL)은 적어도 하나의 제2 화소 구동부(DDU2) 또는 제4 화소 구동부(DDU4)와 중첩할 수 있다. 또한, 감지 연결 배선(FCL)은 광 감지부(PDU)와 중첩할 수 있다. 또한, 지문 감지 영역(FSA)의 제2 방향(DR2)의 길이가 늘어남으로써, 감지 연결 배선(FCL)들의 개수는 증가하는 경우, 감지 연결 배선(FCL)은 제1 화소 구동부(DDU1) 또는 제3 화소 구동부(DDU3)와 중첩할 수도 있다.
도 12와 같이, 광 감지부(PDU)의 수광 소자(PD)들을 발광부들(ELU1, ELU2, ELU3, ELU4)의 발광 소자(LEL)들과 같이 표시 영역(DA)에 형성하고, 감지 연결 배선(FCL)들을 이용하여 비표시 영역(NDA)에 배치되는 감지 구동부(FDU)들에 일대일로 연결한다. 따라서, 감지 구동부(FDU)들이 배치되는 공간을 마련하기 위해, 제1 내지 제4 화소 구동부들(DDU1, DDU2, DDU3, DDU4)이 배치되는 공간을 축소할 필요가 없다.
도 13과 도 14는 도 11의 A 영역을 상세히 보여주는 레이아웃 도이다.
도 13에는 설명의 편의를 위해 제1 화소 구동부(PDU1)들, 제2 화소 구동부(PDU2)들, 제3 화소 구동부(PDU3)들, 및 제4 화소 구동부(PDU4)들을 예시하였고, 도 14에는 도 13에 추가로 제1 애노드 전극(AND1), 제1 발광부(ELU1), 제2 애노드 전극(AND2), 제2 발광부(ELU2), 제3 애노드 전극(AND3), 제3 발광부(ELU3), 제4 애노드 전극(AND4), 제4 발광부(ELU4), 광 감지부(PDU), 및 지문 연결 배선(FCL)들을 예시하였다.
도 13 및 도 14를 참조하면, 제1 화소 구동부(PDU1), 제2 화소 구동부(PDU2), 제3 화소 구동부(PDU3), 및 제4 화소 구동부(PDU4) 각각은 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터들(ST1~ST6), 커패시터(CST1), 제1 연결 전극(BE1), 제2 연결 전극(VIE), 제1 애노드 연결 전극(ANDE1), 및 제2 애노드 연결 전극(ANDE2)을 포함할 수 있다.
제k 및 제k+1 표시 기입 배선들(GWLk, GWLk+1), 제k 및 제k+1 표시 초기화 배선들(GILk, GILk+1), 제k 및 제k+1 표시 제어 배선들(GCLk, GCLk+1), 및 제k 및 제k+1 발광 배선들(ELk, ELk+1)은 제1 방향(DR1)으로 연장될 수 있다. 제j 내지 제j+3 데이터 배선들(Dj, Dj+1, Dj+2, Dj+3)은 제2 방향(DR2)으로 연장될 수 있다.
제k+1 표시 초기화 배선(GILk+1)은 제k 표시 제어 배선(GCLk)과 실질적으로 동일할 수 있다. 유사하게, 제k 표시 초기화 배선(GILk)은 제k-1 표시 제어 배선과 실질적으로 동일하며, 제k+2 표시 초기화 배선은 제k+1 표시 제어 배선(GCLk)과 실질적으로 동일할 수 있다.
제1 구동 전압 배선(VDL1)은 제1 서브 구동 전압 배선(SVDL1) 및 제2 서브 구동 전압 배선(SVDL2)을 포함할 수 있다. 제1 서브 구동 전압 배선(SVDL1)은 제2 방향(DR2)으로 연장되고, 제2 서브 구동 전압 배선(SVDL2)은 제1 방향(DR1)으로 연장될 수 있다. 제1 서브 구동 전압 배선(SVDL1)은 제1 방향(DR1)에서 제j 내지 제j+3 데이터 배선들(Dj, Dj+1, Dj+2, Dj+3) 각각과 제1 연결 전극(BE1) 사이에 배치될 수 있다. 제2 서브 구동 전압 배선(SVDL2)은 제2 방향(DR2)에서 제k 표시 기입 배선(GWLk)과 제k 발광 배선(ELk) 사이, 및 제k+1 표시 기입 배선(GWLk+1)과 제k+1 발광 배선(ELk+1) 사이에 배치될 수 있다. 제1 서브 구동 전압 배선(SVDL1)은 제8 콘택홀(CNT8)을 통해 제2 서브 구동 전압 배선(SVDL2)에 연결될 수 있다.
이하에서는, 제k 표시 기입 배선(GWLk)에 연결된 제1 화소 구동부(DDU1)에 대하여 상세히 설명한다. 제k 표시 기입 배선(GWLk)에 연결된 제2 화소 구동부(DDU2), 제3 화소 구동부(DDU3), 및 제4 화소 구동부(DDU4)는 제k 표시 기입 배선(GWLk)에 연결된 제1 화소 구동부(DDU1)와 실질적으로 동일하므로, 이들에 대한 설명은 생략한다. 또한, 제k+1 표시 기입 배선(GWLk+1)에 연결된 제1 화소 구동부(DDU1), 제2 화소 구동부(DDU2), 제3 화소 구동부(DDU3), 및 제4 화소 구동부(DDU4)는 제k 표시 기입 배선(GWLk)에 연결된 제1 화소 구동부(DDU1)와 실질적으로 동일하므로, 이들에 대한 설명은 생략한다.
구동 트랜지스터(DT)는 채널 영역(DT_ACT), 게이트 전극(DT_G), 제1 전극(DT_S), 및 제2 전극(DT_D)을 포함할 수 있다. 구동 트랜지스터(DT)의 채널 영역(DT_ACT)은 제3 방향(DR3)에서 구동 트랜지스터(DT)의 게이트 전극(DT_G)과 중첩할 수 있다. 게이트 전극(DT_G)은 구동 트랜지스터(DT)의 채널 영역(DT_ACT) 상에 배치될 수 있다.
게이트 전극(DT_G)은 제1 연결 콘택홀(BCNT1)을 통해 제1 연결 전극(BE1)과 연결될 수 있다. 제1 연결 전극(BE1)은 제2 연결 콘택홀(BCNT2)을 통해 제1-1 트랜지스터(ST1-1)의 제2 전극(D1-1)에 연결될 수 있다. 제1 연결 전극(BE1)은 제2 방향(DR2)으로 연장되므로, 제k 표시 기입 배선(GWLk)과 교차할 수 있다.
구동 트랜지스터(DT)의 제1 전극(DT_S)은 제2 트랜지스터(ST2)의 제1 전극(S2)에 연결될 수 있다. 구동 트랜지스터(DT)의 제2 전극(DT_D)은 제1-2 트랜지스터(ST1-2)의 제1 전극(S1-2)과 제6 트랜지스터(ST6)의 제1 전극(S6)에 연결될 수 있다.
제1 트랜지스터(ST1)는 듀얼 트랜지스터로 형성될 수 있다. 제1 트랜지스터(ST1)는 제1-1 트랜지스터(ST1-1)와 제1-2 트랜지스터(ST1-2)를 포함할 수 있다.
제1-1 트랜지스터(ST1-1)는 채널 영역(ACT1-1), 게이트 전극(G1-1), 제1 전극(S1-1), 및 제2 전극(D1-1)을 포함할 수 있다. 제1-1 트랜지스터(ST1-1)의 게이트 전극(G1-1)은 제k 표시 초기화 배선(GILk)의 일 부분으로, 제3 방향(DR3)에서 제1-1 트랜지스터(ST1-1)의 채널 영역(ACT1-1)과 제k 표시 초기화 배선(GILk)의 중첩 영역일 수 있다. 제1-1 트랜지스터(ST1-1)의 제1 전극(S1-1)은 제1-2 트랜지스터(ST1-2)의 제2 전극(D1-2)에 연결될 수 있다. 제1-1 트랜지스터(ST1-1)의 제2 전극(D1-1)은 제2 연결 콘택홀(BCNT2)을 통해 제1 연결 전극(BE1)에 연결될 수 있다.
제1-2 트랜지스터(ST1-2)는 채널 영역(ACT1-2), 게이트 전극(G1-2), 제1 전극(S1-2), 및 제2 전극(D1-2)을 포함할 수 있다. 제1-2 트랜지스터(ST1-2)의 게이트 전극(G1-2)은 제k 표시 초기화 배선(GILk)의 일 부분으로, 제3 방향(DR3)에서 제1-2 트랜지스터(ST1-2)의 채널 영역(ACT1-2)과 제k 표시 초기화 배선(GILk)의 중첩 영역일 수 있다. 제1-2 트랜지스터(ST1-2)의 제1 전극(S1-2)은 구동 트랜지스터(DT)의 제2 전극(DT_D)에 연결될 수 있다. 제1-2 트랜지스터(ST1-2)의 제2 전극(D1-2)은 제1-1 트랜지스터(ST1-1)의 제1 전극(S1-1)에 연결될 수 있다.
제2 트랜지스터(ST2)는 채널 영역(ACT2), 게이트 전극(G2), 제1 전극(S2), 및 제2 전극(D2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(G2)은 제k 표시 기입 배선(GWLk)의 일 부분으로, 제3 방향(DR3)에서 제2 트랜지스터(ST2)의 채널 영역(ACT2)과 제k 표시 기입 배선(GWLk)의 중첩 영역일 수 있다. 제2 트랜지스터(ST2)의 제1 전극(S2)은 구동 트랜지스터(DT)의 제1 전극(DT_S)에 연결될 수 있다. 제2 트랜지스터(ST2)의 제2 전극(D2)은 제3 콘택홀(CNT3)을 통해 제j 데이터 배선(Dj)에 연결될 수 있다.
제3 트랜지스터(ST3)는 듀얼 트랜지스터로 형성될 수 있다. 제3 트랜지스터(ST3)는 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)를 포함할 수 있다.
제3-1 트랜지스터(ST3-1)는 채널 영역(ACT3-1), 게이트 전극(G3-1), 제1 전극(S3-1), 및 제2 전극(D3-1)을 포함할 수 있다. 제3-1 트랜지스터(ST3-1)의 게이트 전극(G3-1)은 제k 표시 제어 배선(GCLk)의 일 부분으로, 제3-1 트랜지스터(ST3-1)의 채널 영역(ACT3-1)과 제k 표시 제어 배선(GCLk)의 중첩 영역일 수 있다. 제3-1 트랜지스터(ST3-1)의 제1 전극(S3-1)은 제2 연결 콘택홀(CNT2)을 통해 구동 트랜지스터(DT)의 제1 연결 전극(BE1)에 연결될 수 있다. 제3-1 트랜지스터(ST3-1)의 제2 전극(D3-1)은 제3-2 트랜지스터(ST3-2)의 제1 전극(S3-2)에 연결될 수 있다.
제3-2 트랜지스터(ST3-2)는 채널 영역(ACT3-2), 게이트 전극(G3-2), 제1 전극(S3-2), 및 제2 전극(D3-2)을 포함할 수 있다. 제3-2 트랜지스터(ST3-2)의 게이트 전극(G3-2)은 제k 표시 제어 배선(GCLk)의 일 부분으로, 제3-2 트랜지스터(ST3-2)의 채널 영역(ACT3-2)과 제k 표시 제어 배선(GCLk)의 중첩 영역일 수 있다. 제3-2 트랜지스터(ST3-2)의 제1 전극(S3-2)은 제3-1 트랜지스터(ST3-1)의 제2 전극(D3-1)에 연결될 수 있다. 제3-2 트랜지스터(ST3-2)의 제2 전극(D3-2)은 제4 콘택홀(CNT4)을 통해 제2 연결 전극(VIE)에 연결될 수 있다.
제4 트랜지스터(ST4)는 채널 영역(ACT4), 게이트 전극(G4), 제1 전극(S4), 및 제2 전극(D4)을 포함할 수 있다. 제4 트랜지스터(ST4)의 게이트 전극(G4)은 제k 표시 기입 배선(GWLk)의 일 부분으로, 제4 트랜지스터(ST4)의 채널 영역(ACT4)과 제k 표시 기입 배선(GWLk)의 중첩 영역일 수 있다. 제4 트랜지스터(ST4)의 제1 전극(S4)은 제6 콘택홀(CNT6)을 통해 제1 애노드 연결 전극(ANDE1)에 연결될 수 있다. 제2 애노드 연결 전극(ANDE2)은 애노드 콘택홀(AND_CNT1)을 통해 제1 애노드 연결 전극(ANDE1)에 연결될 수 있다. 제4 트랜지스터(ST4)의 제2 전극(D4)은 제4 콘택홀(CNT4)을 통해 제2 연결 전극(VIE)에 연결될 수 있다. 제3 구동 전압 배선(VIL)은 제5 콘택홀(CNT5)을 통해 제2 연결 전극(VIE)에 연결되고, 제2 연결 전극(VIE)은 제4 콘택홀(CNT4)을 통해 제3-2 트랜지스터(ST3-2)의 제2 전극(D3-2)과 제4 트랜지스터(ST4)의 제2 전극(D4)에 연결될 수 있다. 제2 연결 전극(VIE)은 제2 방향(DR2)으로 연장되며, 제k 표시 초기화 배선(GILk)과 교차하도록 배치될 수 있다.
제5 트랜지스터(ST5)는 채널 영역(ACT5), 게이트 전극(G5), 제1 전극(S5), 및 제2 전극(D5)을 포함할 수 있다. 제5 트랜지스터(ST5)의 게이트 전극(G5)은 제k 발광 배선(ELk)의 일 부분으로, 제5 트랜지스터(ST5)의 채널 영역(ACT5)과 제k 발광 배선(ELk)의 중첩 영역일 수 있다. 제5 트랜지스터(ST5)의 제1 전극(S5)은 제7 콘택홀(CNT7)을 통해 제1 서브 구동 전압 배선(SVDL1)에 연결될 수 있다. 제5 트랜지스터(ST5)의 제2 전극(D5)은 구동 트랜지스터(DT)의 제1 전극(DT_S)에 연결될 수 있다.
제6 트랜지스터(ST6)는 채널 영역(ACT6), 게이트 전극(G6), 제1 전극(S6), 및 제2 전극(D6)을 포함할 수 있다. 제6 트랜지스터(ST6)의 게이트 전극(G6)은 제k 발광 배선(ELk)의 일 부분으로, 제6 트랜지스터(ST6)의 채널 영역(ACT6)과 제k 발광 배선(ELk)의 중첩 영역일 수 있다. 제6 트랜지스터(ST6)의 제1 전극(S6)은 구동 트랜지스터(DT)의 제2 전극(DT_D)에 연결될 수 있다. 제6 트랜지스터(ST6)의 제2 전극(D6)은 제6 콘택홀(CNT6)을 통해 제1 애노드 연결 전극(ANDE1)에 연결될 수 있다.
커패시터(CST1)의 제1 전극(CE11)은 구동 트랜지스터(DT)의 제2 전극(DT_D)의 일 부분이며, 커패시터(CST1)의 제2 전극(CE12)은 제3 방향(DR3)에서 구동 트랜지스터(DT)의 제2 전극(DT_D)과 중첩하는 제2 서브 구동 전압 배선(SVDL2)의 일 부분일 수 있다.
제1 발광부(LEU1)는 제1 애노드 전극(AND1)과 뱅크(180)에 의해 정의되는 제1 발광부(ELU1)를 포함할 수 있다. 제1 애노드 전극(AND1)의 면적은 제1 발광부(ELU1)의 면적보다 클 수 있다. 제1 애노드 전극(AND1)은 제2 애노드 콘택홀(AND_CNT2)을 통해 제1 화소 구동부(DDU1)의 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다.
제2 발광부(LEU2)는 제2 애노드 전극(AND2)과 뱅크(180)에 의해 정의되는 제2 발광부(ELU2)를 포함할 수 있다. 제2 애노드 전극(AND2)의 면적은 제2 발광부(ELU2)의 면적보다 클 수 있다. 제2 애노드 전극(AND2)은 제2 애노드 콘택홀(AND_CNT2)을 통해 제2 화소 구동부(DDU2)의 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다.
제3 발광부(LEU3)는 제3 애노드 전극(AND3)과 뱅크(180)에 의해 정의되는 제3 발광부(ELU3)를 포함할 수 있다. 제3 애노드 전극(AND3)의 면적은 제3 발광부(ELU3)의 면적보다 클 수 있다. 제3 애노드 전극(AND3)은 제2 애노드 콘택홀(AND_CNT2)을 통해 제3 화소 구동부(DDU3)의 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다.
제4 발광부(LEU4)는 제4 애노드 전극(AND4)과 뱅크(180)에 의해 정의되는 제4 발광부(ELU4)를 포함할 수 있다. 제4 애노드 전극(AND4)의 면적은 제4 발광부(ELU4)의 면적보다 클 수 있다. 제4 애노드 전극(AND4)은 제2 애노드 콘택홀(AND_CNT2)을 통해 제4 화소 구동부(DDU4)의 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다.
광 감지부(PDU)들 각각은 감지 애노드 전극(SAND)과 뱅크(180)에 의해 정의되는 수광 영역(SLA)을 포함할 수 있다. 감지 애노드 전극(SAND)의 면적은 수광 영역(SLA)의 면적보다 클 수 있다. 감지 애노드 전극(SAND)은 제3 애노드 콘택홀(AND_CNT3)을 통해 감지 연결 배선(FCL)들 중 어느 하나에 연결될 수 있다.
감지 연결 배선(FCL)들 각각은 제2 방향(DR2)으로 연장될 수 있다. 감지 연결 배선(FCL)은 데이터 배선의 전압 변화에 의해 영향을 받는 것을 최소화하기 위해 제3 방향(DR3)에서 데이터 배선(Dj, Dj+1, Dj+2, Dj+3)과 중첩하지 않을 수 있다. 이 경우, 감지 연결 배선(FCL)은 제3 방향(DR3)에서 제1 전원 배선(VDL)과 중첩할 수 있다.
도 15는 도 14의 A-A'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 15를 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFE)이 순차적으로 형성될 수 있다.
박막 트랜지스터층(TFTL)은 제1 화소 구동부(DDU1), 제2 화소 구동부(DDU2), 제3 화소 구동부(DDU3), 및 제4 화소 구동부(DDU4) 각각의 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터들(ST1, ST6), 및 커패시터(CST1)가 형성되는 층일 수 있다. 박막 트랜지스터층(TFTL)은 차광층(BML), 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 제1 데이터 금속층(DTL1), 제2 데이터 금속층(DTL2), 버퍼막(BF), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 유기막(160), 및 제2 유기막(161)을 포함한다.
기판(SUB)의 일면 상에는 버퍼막(BF)이 형성될 수 있다. 버퍼막(BF)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 박막 트랜지스터들과 발광 소자층(EML)의 유기 발광층(172)을 보호하기 위해 기판(SUB)의 일면 상에 형성될 수 있다. 버퍼막(BF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(BF)은 생략될 수 있다.
버퍼막(BF) 상에는 액티브층(ACT)이 형성될 수 있다. 액티브층(ACT)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다.
액티브층(ACT)은 구동 트랜지스터(DT)의 채널 영역(DT_ACT), 소스 전극(DT_S), 및 드레인 전극(DT_D)을 포함할 수 있다. 채널 영역(DT_ACT)은 기판(SUB)의 두께 방향인 제3 방향(DR3)에서 구동 트랜지스터(DT)의 게이트 전극(DT_G)과 중첩하는 영역일 수 있다. 소스 전극(DT_S)은 채널 영역(DT_ACT)의 일 측에 배치되고, 드레인 전극(DT_D)은 채널 영역(DT_ACT)의 타 측에 배치될 수 있다. 소스 전극(DT_S)과 드레인 전극(DT_D)은 제3 방향(DR3)에서 게이트 전극(DT_G)과 중첩하지 않는 영역일 수 있다. 소스 전극(DT_S)과 드레인 전극(DT_D)은 실리콘 반도체 또는 산화물 반도체에 이온 또는 불순물이 도핑되어 도전성을 갖는 영역일 수 있다.
또한, 액티브층(ACT)은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)의 채널 영역들(ACT1~ACT6), 소스 전극들(S1~S6), 및 드레인 전극들(D1~D6)을 포함할 수 있다. 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)의 채널 영역들(ACT1~ACT6) 각각은 제3 방향(DR3)에서 게이트 전극들(G1~G6) 중에서 그에 대응되는 게이트 전극과 중첩할 수 있다. 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)의 소스 전극들(S1~S6)과 드레인 전극들(D1~D6)은 실리콘 반도체 또는 산화물 반도체에 이온 또는 불순물이 도핑되어 도전성을 갖는 영역일 수 있다.
액티브층(ACT) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 게이트층(GTL1)이 형성될 수 있다. 제1 게이트층(GTL1)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)을 포함할 수 있다. 또한, 제1 게이트층(GTL1)은 제1 내지 제6 스위칭 트랜지스터들(ST1~ST6)의 게이트 전극들(G1~G6), 표시 기입 배선들(GWLk, GWLk+1), 표시 초기화 배선들(GILk, GILk+1), 표시 제어 배선들(GCLk, GCLk+1), 및 발광 배선들(ELk, ELk+1)을 포함할 수 있다. 제1 게이트층(GTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트층(GTL1) 상에는 제1 층간 절연막(141)이 형성될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 층간 절연막(141)은 복수의 무기막을 포함할 수 있다.
제1 층간 절연막(141) 상에는 제2 게이트층(GTL2)이 형성될 수 있다. 제2 게이트층(GTL2)은 제3 구동 전압 배선(VIL)과 제2 서브 구동 전압 배선(SVDL2)을 포함할 수 있다. 제2 게이트층(GTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트층(GTL2) 상에는 제2 층간 절연막(142)이 형성될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막을 포함할 수 있다.
제2 층간 절연막(142) 상에는 제1 데이터 금속층(DTL1)이 형성될 수 있다. 제1 데이터 금속층(DTL1)은 제1 서브 구동 전압 배선(SVDL1), 제1 연결 전극(BE1), 제2 연결 전극(VIE), 및 제1 애노드 연결 전극(ANDE1)을 포함할 수 있다. 제1 데이터 금속층(DTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 데이터 금속층(DTL1) 상에는 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 및 제1 데이터 금속층(DTL1)으로 인한 단차를 평탄하게 하기 위한 제1 유기막(160)이 형성될 수 있다. 제1 유기막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 유기막(160) 상에는 제2 데이터 금속층(DTL2)이 형성될 수 있다. 제2 데이터 금속층(DTL2)은 제2 애노드 연결 전극(ANDE2)과 감지 연결 배선(FCL)들을 포함할 수 있다. 제2 데이터 금속층(DTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 데이터 금속층(DTL2) 상에는 단차를 평탄하게 하기 위한 제2 유기막(161)이 형성될 수 있다. 제2 유기막(161)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 연결 콘택홀(BCNT1)은 제1 층간 절연막(141)과 제2 층간 절연막(142)을 관통하여 구동 트랜지스터(DT)의 게이트 전극(DT_G)을 노출하는 홀일 수 있다. 제1 연결 전극(BE1)은 제1 연결 콘택홀(BCNT1)을 통해 구동 트랜지스터(DT)의 게이트 전극(DT_G)에 연결될 수 있다.
제2 연결 콘택홀(BCNT2)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제1-1 트랜지스터(ST1-1)의 제2 전극(D1-1)을 노출하는 홀일 수 있다. 제1 연결 전극(BE1)은 제2 연결 콘택홀(BCNT2)을 통해 제1-1 트랜지스터(ST1-1)의 제2 전극(D1-1)에 연결될 수 있다.
제1 콘택홀(CNT1)은 제1 유기막(160)을 관통하여 감지 연결 배선(FCL)을 노출하는 홀일 수 있다. 감지 애노드 전극(SAND)은 제1 콘택홀(CNT1)을 통해 감지 연결 배선(FCL)에 연결될 수 있다.
제3 콘택홀(CNT3)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제2 트랜지스터(ST2)의 제2 전극(D2)을 노출하는 홀일 수 있다. 데이터 배선들(Dj, Dj+1, Dj+2) 각각은 제3 콘택홀(CNT3)을 통해 제2 트랜지스터(ST2)의 제2 전극(D2)에 연결될 수 있다.
제4 콘택홀(CNT4)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제1 트랜지스터(ST1)의 제2 전극(D1)과 제4 트랜지스터(ST4)의 제2 전극(D4)을 노출하는 홀일 수 있다. 제2 연결 전극(VIE)은 제4 콘택홀(CNT4)을 통해 제1-2 트랜지스터(ST1-2)의 제1-2 전극(D1-2)과 제4 트랜지스터(ST4)의 제2 전극(D4)에 연결될 수 있다.
제5 콘택홀(CNT5)은 제2 층간 절연막(142)을 관통하여 제3 구동 전압 배선(VIL)을 노출하는 홀일 수 있다. 제2 연결 전극(VIE)은 제5 콘택홀(CNT5)을 통해 제3 구동 전압 배선 (VIL)에 연결될 수 있다.
제6 콘택홀(CNT6)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제6 트랜지스터(ST6)의 제2 전극(D6)을 노출하는 홀일 수 있다. 제1 애노드 연결 전극(ANDE)은 제6 콘택홀(CNT6)을 통해 제6 트랜지스터(ST6)의 제2 전극(D6)에 연결될 수 있다.
제7 콘택홀(CNT7)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제5 트랜지스터(ST5)의 제1 전극(S5)을 노출하는 홀일 수 있다. 제1 서브 구동 전압 배선(SVDL1)은 제7 콘택홀(CNT7)을 통해 제5 트랜지스터(ST5)의 제1 전극(S5)에 연결될 수 있다.
제8 콘택홀(CNT8)은 제2 층간 절연막(142)을 관통하여 제2 서브 구동 전압 배선(SVDL2)을 노출하는 홀일 수 있다. 제1 서브 구동 전압 배선(SVDL1)은 제8 콘택홀(CNT8)을 통해 제2 서브 구동 전압 배선(SVDL2)에 연결될 수 있다.
제1 애노드 콘택홀(AND_CNT1)은 제1 유기막(160)을 관통하여 제1 애노드 연결 전극(ANDE1)을 노출하는 홀일 수 있다. 제2 애노드 연결 전극(ANDE2)은 제1 애노드 콘택홀(AND_CNT1)을 통해 제1 애노드 연결 전극(ANDE1)에 연결될 수 있다.
제2 애노드 콘택홀(AND_CNT2)은 제2 유기막(161)을 관통하여 제2 애노드 연결 전극(ANDE2)을 노출하는 홀일 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 형성된다. 발광 소자층(EML)은 발광 소자(LEL)들, 수광 소자(PD)들, 및 뱅크(180)를 포함한다. 발광 소자(LEL)들, 수광 소자(PD)들, 및 뱅크(180)는 제2 유기막(161) 상에 형성된다.
발광 소자(LEL)들 각각은 애노드 전극(AND1/AND2/AND3/AND4), 유기 발광층(172), 및 캐소드 전극(173)을 포함할 수 있다. 수광 소자(PD)들 각각은 감지 애노드 전극(SAND), PIN 반도체층(PIN), 및 캐소드 전극(173)을 포함할 수 있다.
제1 발광부(LEU1)의 발광 소자(LEL)는 제1 애노드 전극(AND1)을 포함하고, 제2 발광부(LEU2)의 발광 소자(LEL)는 제2 애노드 전극(AND2)을 포함할 수 있다. 제3 발광부(LEU3)의 발광 소자(LEL)는 제3 애노드 전극(AND3)을 포함하며, 제4 발광부(LEU4)의 발광 소자(LEL)는 제4 애노드 전극(AND4)을 포함할 수 있다.
애노드 전극(AND1/AND2/AND3/AND4)과 감지 애노드 전극(SAND)은 제2 유기막(161) 상에 형성될 수 있다. 애노드 전극(AND1/AND2/AND3/AND4)은 제2 애노드 콘택홀(AND_CNT2)을 통해 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다. 감지 애노드 전극(SAND)은 제1 콘택홀(CNT1)을 통해 감지 연결 배선(FCL)에 연결될 수 있다. 애노드 전극(AND1/AND2/AND3/AND4)과 감지 애노드 전극(SAND)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(180)는 표시 화소들(SPX1, SPX2, SPX3, SPX4)의 발광 영역들(EA1, EA2, EA3, EA4)을 정의하기 위해 제2 유기막(161) 상에서 애노드 전극(AND1/AND2/AND3/AND4)과 감지 애노드 전극(SAND)을 구획하도록 형성될 수 있다. 뱅크(180)는 애노드 전극(AND1/AND2/AND3/AND4) 과 감지 애노드 전극(SAND)의 가장자리를 덮도록 형성될 수 있다. 뱅크(180)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
표시 화소들(SPX1, SPX2, SPX3, SPX4)의 발광 영역들(EA1, EA2, EA3, EA4)은 애노드 전극(AND1/AND2/AND3/AND4), 유기 발광층(172), 및 캐소드 전극(173)이 순차적으로 적층되어 애노드 전극(AND1/AND2/AND3/AND4)으로부터의 정공과 캐소드 전극(173)으로부터의 전자가 유기 발광층(172)에서 재결합되어 발광하는 영역을 나타낸다.
애노드 전극(AND1/AND2/AND3/AND4)과 뱅크(180) 상에는 유기 발광층(172)이 형성된다. 유기 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 유기 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 제1 발광부(ELU1)의 유기 발광층(172)은 제1 광을 발광하고, 제2 발광부(ELU2)의 유기 발광층(172)은 제2 광을 발광할 수 있다. 제3 발광부(ELU3)의 유기 발광층(172)은 제3 광을 발광하며, 제4 발광부(ELU4)의 유기 발광층(172)은 제2 광을 발광할 수 있다.
또는, 유기 발광층(172)이 표시 화소들(SPX1, SPX2, SPX3, SPX4)의 발광 영역들(EA1, EA2, EA3, EA4)에 공통적으로 형성되는 경우, 제1 발광부(ELU1)는 제1 광을 투과시키는 제1 컬러필터와 중첩하고, 제2 발광부(ELU2)는 제2 광을 투과시키는 제2 컬러필터와 중첩할 수 있다. 또한, 제3 발광부(ELU3)는 제3 광을 투과시키는 제3 컬러필터와 중첩하고, 제4 발광부(ELU4)는 제2 광을 투과시키는 제2 컬러필터와 중첩할 수 있다.
광 감지부(PDU)는 감지 애노드 전극(SAND), PIN 반도체층(PIN), 및 캐소드 전극(173)이 순차적으로 적층된 영역을 가리킨다. PIN 반도체층은 감지 애노드 전극(SAND)에 연결되는 P형 반도체층, 캐소드 전극(173)에 연결되는 N형 반도체층, 및 P형 반도체층과 N형 반도체층 사이에 배치되는 I형 반도체층을 포함할 수 있다. 이 경우, I형 반도체층이 P형 반도체층과 N형 반도체층에 의해 공핍(depletion)이 되어 내부에 전기장이 발생하게 되고, 광에 의해 생성되는 정공 및 전자가 전기장에 의해 드리프트(drift)된다. 이로 인해, 정공은 P형 반도체층을 통해 애노드 전극으로 수집되고 전자는 N형 반도체층을 통해 캐소드 전극으로 수집될 수 있다.
캐소드 전극(173)은 유기 발광층(172), PIN 반도체층(PIN), 및 뱅크(180) 상에 배치될 수 있다. 캐소드 전극(173)은 유기 발광층(172)과 PIN 반도체층(PIN)을 덮도록 형성될 수 있다. 캐소드 전극(173)은 발광 영역들(EA1, EA2, EA3, EA4)과 광 감지부(PDU)에 공통적으로 형성될 수 있다. 캐소드 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 캐소드 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 캐소드 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 소자층(EML) 상에는 봉지층(TFE)이 형성될 수 있다. 봉지층(TFE)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지층(TFE)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다.
도 13 내지 도 15와 같이, 광 감지부(PDU)의 수광 소자(PD)들을 발광 영역들(EA1, EA2, EA3, EA4)의 발광 소자(LEL)들과 같이 발광 소자층(EML)에 형성하고, 제1 유기막(160) 상에 배치되는 감지 연결 배선(FCL)들을 이용하여 비표시 영역(NDA)에 배치되는 감지 구동부(FDU)들에 일대일로 연결한다. 그러므로, 감지 구동부(FDU)들을 제1 내지 제4 화소 구동부들(DDU1, DDU2, DDU3, DDU4)이 형성되는 박막 트랜지스터층(TFTL)에 형성할 필요가 없다. 따라서, 감지 구동부(FDU)들이 배치되는 공간을 마련하기 위해, 제1 내지 제4 화소 구동부들(DDU1, DDU2, DDU3, DDU4)이 배치되는 공간을 축소할 필요가 없다.
도 16은 또 다른 실시예에 따른 표시 화소의 제1 표시 화소와 광 감지 화소를 보여주는 회로도이다.
도 16의 실시예는 광 감지 화소(LSP)의 감지 구동부(FDU)가 제2 감지 트랜지스터(RT2)를 더 포함하는 것에서 도 6의 실시예와 차이가 있다. 도 16에서는 도 6의 실시예와 중복된 설명은 생략한다.
도 16을 참조하면, 제2 감지 트랜지스터(RT2)는 제p 지문 초기화 배선(FILp)의 지문 초기화 신호에 의해 턴-온되어 수광 소자(PD)의 감지 애노드 전극을 제3 구동 전압 배선(VIL)에 연결시킨다. 이로 인해, 수광 소자(PD)의 감지 애노드 전극에는 제3 구동 전압 배선(VIL)의 제3 구동 전압이 인가될 수 있다. 제2 감지 트랜지스터(RT2)의 게이트 전극은 제p 지문 초기화 배선(FILp)에 연결되고, 제1 전극은 수광 소자(PD)의 감지 애노드 전극에 연결되며, 제2 전극은 제3 구동 전압 배선(VIL)에 연결될 수 있다.
도 17은 또 다른 실시예에 따른 표시 화소의 제1 표시 화소와 광 감지 화소에 입력되는 스캔 신호들을 보여주는 파형도이다.
도 17의 실시예는 제p 지문 초기화 배선(FILp)에 인가되는 제p 지문 초기화 신호(FIp)가 추가된 것에서 도 9의 실시예와 차이가 있다. 도 17에서는 도 9의 실시예와 중복된 설명은 생략한다.
도 17을 참조하면, 제p 지문 초기화 신호(FIp)는 제2 기간(t2) 동안 제1 레벨 전압(V1)을 가지며, 제1 기간(t1)과 제3 기간(t3) 동안 제2 레벨 전압(V2)을 갖는다. 제p 지문 초기화 신호(FIp)는 제k 표시 기입 신호(GWk) 또는 제k 표시 제어 신호(GCk)와 실질적으로 동일할 수 있다.
이하에서, 도 16과 도 17을 결부하여 제1 기간(t1), 제2 기간(t2), 및 제3 기간(t3) 동안 광 감지 화소(LSP)의 동작을 설명한다.
제1 기간(t1)의 동작은 도 6과 도 9를 결부하여 설명한 바와 실질적으로 동일하므로, 생략한다.
제2 기간(t2) 동안 제p 지문 초기화 배선(FILp)에는 제1 레벨 전압(V1)을 갖는 제p 지문 초기화 신호(FIp)가 공급된다. 제2 감지 트랜지스터(RT2)는 제1 레벨 전압(V1)을 갖는 제p 지문 초기화 신호(FIp)에 의해 턴-온된다. 제2 감지 트랜지스터(RT2)의 턴-온으로 인해, 수광 소자(PD)의 감지 애노드 전극은 제3 구동 전압 배선(VIL)에 연결될 수 있다. 그러므로, 수광 소자(PD)의 감지 애노드 전극은 제3 구동 전압 배선(VIL)의 제3 구동 전압으로 초기화될 수 있다.
제3 기간(t3) 동안 제p 지문 스캔 배선(FSLp)에는 제2 레벨 전압(V2)을 갖는 제p 지문 스캔 신호(FSp)가 공급되며, 제p 지문 초기화 배선(FILp)에는 제2 레벨 전압(V2)을 갖는 제p 지문 초기화 신호(FIp)가 공급된다. 이로 인해, 제1 감지 트랜지스터(RT1)와 제2 감지 트랜지스터(RT2)는 제3 기간(t3) 동안 턴-오프될 수 있다. 따라서, 제3 기간(t3) 동안 입사되는 광에 따라 수광 소자(PD)의 감지 애노드 전극의 전압은 상승할 수 있다. 예를 들어, 수광 소자(PD)에 입사되는 광이 많을수록 수광 소자(PD)의 감지 애노드 전극의 전압은 높아질 수 있다.
도 16 및 도 17과 같이, 제N-1 프레임 기간(FN-1)의 제3 기간(t3) 동안 수광 소자(PD)를 광에 노출시키고 나서, 제N 프레임 기간(FN)의 제1 기간(t1) 동안 제q 감지 배선(RLq)을 통해 수광 소자(PD)의 감지 애노드 전극의 전압을 감지할 수 있다. 또한, 제N 프레임 기간(FN)의 제2 기간(t2) 동안 수광 소자(PD)의 감지 애노드 전극의 전압을 제3 구동 전압 배선(VIL)의 제3 구동 전압으로 초기화할 수 있다. 즉, 수광 소자(PD)를 광에 노출시키기 전에 수광 소자(PD)의 감지 애노드 전극의 전압을 제3 구동 전압으로 초기화할 수 있다. 그러므로, 제3 기간(t3) 동안 입사되는 광에 따른 수광 소자(PD)의 감지 애노드 전극의 전압 변화량을 더욱 정확하게 감지할 수 있다.
도 18은 또 다른 실시예에 따른 지문 감지 영역의 수광 소자와 광 감지 화소 구동부를 보여주는 일 예시 도면이다.
도 18의 실시예는 감지 구동부(FDU)가 제p 지문 초기화 배선(FILp)의 제p 지문 초기화 신호(FIp)에 의해 제어되는 제2 감지 트랜지스터(RT2)를 더 포함하는 것에서 도 12의 실시예와 차이가 있다. 도 18에서는 도 12의 실시예와 중복된 설명은 생략한다.
도 18을 참조하면, 제p 지문 스캔 배선(FSLp)과 제p 지문 초기화 배선(FILp)에 연결되는 감지 구동부(FDU)는 제k 표시 기입 배선(GWLk), 제k 표시 초기화 배선(GILk), 제k 표시 제어 배선(GCLk), 및 제k 발광 배선(ELk)에 연결되는 제2 화소 구동부(DDU2) 또는 제4 화소 구동부(DDU4)와 중첩하는 광 감지부(PDU)에 연결될 수 있다. 또한, 제p+1 지문 스캔 배선(FSLp+1)과 제p+1 지문 초기화 배선(FILp+1)에 연결되는 감지 구동부(FDU)는 제k+1 표시 기입 배선(GWLk+1), 제k+1 표시 초기화 배선(GILk+1), 제k+1 표시 제어 배선(GCLk+1), 및 제k+1 발광 배선(ELk+1)에 연결되는 제2 화소 구동부(DDU2) 또는 제4 화소 구동부(DDU4)와 중첩하는 광 감지부(PDU)에 연결될 수 있다.
이로 인해, 제k 표시 기입 배선(GWLk)에 인가되는 제k 표시 기입 신호와 제p 지문 초기화 배선(FILp)에 인가되는 제p 지문 초기화 신호는 실질적으로 동일할 수 있다. 또한, 제k+1 표시 기입 배선(GWLk+1)에 인가되는 제k+1 표시 기입 신호와 제p+1 지문 초기화 배선(FILp+1)에 인가되는 제p+1 지문 초기화 신호는 실질적으로 동일할 수 있다.
또한, 제k 표시 초기화 배선(GILk)에 인가되는 제k 표시 초기화 신호와 제p 지문 스캔 배선(FSLp)에 인가되는 제p 지문 스캔 신호는 실질적으로 동일할 수 있다. 또한, 제k+1 표시 초기화 배선(GILk+1)에 인가되는 제k+1 표시 초기화 신호와 제p+1 지문 스캔 배선(FSLp+1)에 인가되는 제p+1 지문 스캔 신호는 실질적으로 동일할 수 있다.
이와 같이, 제k 표시 초기화 배선(GILk)에 인가되는 제k 표시 초기화 신호와 제p 지문 스캔 배선(FSLp)에 인가되는 제p 지문 스캔 신호는 실질적으로 동일하고, 제k 표시 기입 배선(GWLk)에 인가되는 제k 표시 기입 신호와 제p 지문 초기화 배선(FILp)에 인가되는 제p 지문 초기화 신호는 실질적으로 동일할 수 있다. 이 경우, 제k 표시 초기화 배선(GILk)과 제k 표시 기입 배선(GWLk)에 연결되는 서브 화소들(SPX1, SPX2, SPX3, SPX4)의 제1 내지 제4 발광부들(ELU1, ELU2, ELU3, ELU4)의 발광 기간(t3)은 그와 이웃하는 광 감지부(PDU)들의 수광 소자(PD)를 광에 노출하는 기간(t3)과 실질적으로 동일하게 맞출 수 있다. 즉, 광 감지부(PDU)의 수광 소자(PD)에 사용자의 손가락의 지문에서 반사된 광이 입사되는 기간을 그에 이웃하는 제1 내지 제4 발광부들(ELU1, ELU2, ELU3, ELU4)의 발광 기간과 최적화할 수 있다.
광 감지부(PDU)들의 수광 소자(PD)들과 감지 구동부(FDU)들의 제2 감지 트랜지스터(RT2)들은 감지 연결 배선(FCL)들을 통해 일대일로 연결될 수 있다. 감지 연결 배선(FCL)의 일 단은 광 감지부(PDU)의 수광 소자(PD)의 감지 애노드 전극에 연결되고, 타 단은 감지 구동부(FDU)의 제2 감지 트랜지스터(RT2)의 제2 전극에 연결될 수 있다.
도 18과 같이, 광 감지부(PDU)의 수광 소자(PD)들을 발광 영역들(EA1, EA2, EA3, EA4)의 발광 소자(LEL)들과 같이 표시 영역(DA)에 형성하고, 감지 연결 배선(FCL)들을 이용하여 비표시 영역(NDA)에 배치되는 감지 구동부(FDU)들에 일대일로 연결한다. 따라서, 감지 구동부(FDU)들이 배치되는 공간을 마련하기 위해, 제1 내지 제4 화소 구동부들(DDU1, DDU2, DDU3, DDU4)이 배치되는 공간을 축소할 필요가 없다.
도 19는 또 다른 실시예에 따른 표시 화소의 제1 표시 화소와 광 감지 화소를 보여주는 회로도이다.
도 19의 실시예는 광 감지 화소(LSP)의 감지 구동부(FDU)가 제1 내지 제3 감지 트랜지스터들(RT1, RT2, RT3)을 더 포함하는 것에서 도 6의 실시예와 차이가 있다. 도 19에서는 도 6의 실시예와 중복된 설명은 생략한다.
도 19를 참조하면, 제1 감지 트랜지스터(RT1)는 수광 소자(PD)의 감지 애노드 전극의 전압에 따라 제1 구동 전압 배선(VDL)으로부터 제q 감지 배선(RLq)으로 흐르는 감지 전류를 제어한다. 제1 감지 트랜지스터(RT1)의 게이트 전극은 감지 연결 배선(FCL)을 통해 수광 소자(PD)의 감지 애노드 전극에 연결되고, 제1 전극은 제1 구동 전압 배선(VDL)에 연결되며, 제2 전극은 제1 감지 트랜지스터(RT1)의 제1 전극에 연결될 수 있다.
제2 감지 트랜지스터(RT2)는 제p 지문 초기화 배선(FILp)의 지문 초기화 신호에 의해 턴-온되어 수광 소자(PD)의 감지 애노드 전극을 제k+1 표시 초기화 배선(GILk+1)에 연결시킨다. 이로 인해, 수광 소자(PD)의 감지 애노드 전극에는 제k+1 표시 초기화 배선(GILk+1)의 제k+1 표시 초기화 신호(GIk+1)가 인가될 수 있다. 제k+1 표시 초기화 배선(GILk+1)의 제k+1 표시 초기화 신호(GIk+1)는 제k 표시 기입 배선(GWLk)의 제k 표시 기입 신호(GWk)와 실질적으로 동일할 수 있다. 제2 감지 트랜지스터(RT2)의 게이트 전극은 제p 지문 초기화 배선(FILp)에 연결되고, 제1 전극은 수광 소자(PD)의 감지 애노드 전극에 연결되며, 제2 전극은 제k+1 표시 초기화 배선(GILk+1)에 연결될 수 있다.
제3 감지 트랜지스터(RT3)는 제p 지문 스캔 배선(FSLp)의 지문 스캔 신호에 의해 턴-온되어 제1 감지 트랜지스터(RT1)의 제2 전극을 제q 감지 배선(RLq)에 연결시킨다. 이로 인해, 제q 감지 배선(RLq)에는 수광 소자(PD)의 감지 애노드 전극의 전압에 따른 감지 전류가 흐르며, 이로 인해 제q 감지 배선(RLq)에는 감지 전압이 충전될 수 있다. 즉, 수광 소자(PD)의 감지 애노드 전극의 전압에 따라 제q 감지 배선(RLq)에는 감지 전압이 충전될 수 있다. 제3 감지 트랜지스터(RT3)의 게이트 전극은 제p 지문 스캔 배선(FSLp)에 연결되고, 제1 전극은 제1 감지 트랜지스터(RT1)의 제2 전극에 연결되며, 제2 전극은 제q 감지 배선(RLq)에 연결될 수 있다.
이하에서, 도 17과 도 19를 결부하여 제1 기간(t1), 제2 기간(t2), 및 제3 기간(t3) 동안 광 감지 화소(LSP)의 동작을 설명한다.
제1 기간(t1) 동안 제p 지문 스캔 배선(FSLp)에는 제1 레벨 전압(V1)을 갖는 제p 지문 스캔 신호(FSp)가 공급된다. 제3 감지 트랜지스터(RT3)는 제1 레벨 전압(V1)을 갖는 제p 지문 스캔 신호(FSp)에 의해 턴-온된다. 제3 감지 트랜지스터(RT3)의 턴-온으로 인해, 수광 소자(PD)의 감지 애노드 전극에 따라 제1 감지 트랜지스터(RT1)의 감지 전류는 제q 감지 배선(RLq)로 흐를 수 있다. 즉, 수광 소자(PD)의 감지 애노드 전극의 전압에 따라 제q 감지 배선(RLq)에는 감지 전압이 충전될 수 있다. 수광 소자(PD)의 감지 애노드 전극의 전압이 높을수록 제q 감지 배선(RLq)의 감지 전압은 높아질 수 있다. 그러므로, 지문 구동 회로(400)는 제q 감지 배선(RLq)을 통해 감지 전압을 감지함으로써, 수광 소자(PD)의 감지 애노드 전극의 전압을 산출할 수 있다.
제2 기간(t2) 동안 제p 지문 초기화 배선(FILp)에는 제1 레벨 전압(V1)을 갖는 제p 지문 초기화 신호(FIp)가 공급된다. 제2 감지 트랜지스터(RT2)는 제1 레벨 전압(V1)을 갖는 제p 지문 초기화 신호(FIp)에 의해 턴-온된다. 제2 감지 트랜지스터(RT2)의 턴-온으로 인해, 수광 소자(PD)의 감지 애노드 전극은 제3 구동 전압 배선(VIL)에 연결될 수 있다. 그러므로, 수광 소자(PD)의 감지 애노드 전극은 제3 구동 전압 배선(VIL)의 제3 구동 전압으로 초기화될 수 있다.
제3 기간(t3) 동안 제p 지문 스캔 배선(FSLp)에는 제2 레벨 전압(V2)을 갖는 제p 지문 스캔 신호(FSp)가 공급되며, 제p 지문 초기화 배선(FILp)에는 제2 레벨 전압(V2)을 갖는 제p 지문 초기화 신호(FIp)가 공급된다. 이로 인해, 제2 감지 트랜지스터(RT2)와 제3 감지 트랜지스터(RT3)는 제3 기간(t3) 동안 턴-오프될 수 있다. 따라서, 제3 기간(t3) 동안 입사되는 광에 따라 수광 소자(PD)의 감지 애노드 전극의 전압은 상승할 수 있다. 예를 들어, 수광 소자(PD)에 입사되는 광이 많을수록 수광 소자(PD)의 감지 애노드 전극의 전압은 높아질 수 있다.
도 17 및 도 19와 같이, 제N-1 프레임 기간(FN-1)의 제3 기간(t3) 동안 수광 소자(PD)를 광에 노출시키고 나서, 제N 프레임 기간(FN)의 제1 기간(t1) 동안 수광 소자(PD)의 감지 애노드 전극에 따라 제1 감지 트랜지스터(RT1)의 감지 전류를 제q 감지 배선(RLq)로 흐르게 함으로써, 제q 감지 배선(RLq)의 감지 전압을 감지할 수 있다. 또한, 제N 프레임 기간(FN)의 제2 기간(t2) 동안 수광 소자(PD)의 감지 애노드 전극의 전압을 제3 구동 전압 배선(VIL)의 제3 구동 전압으로 초기화할 수 있다. 즉, 수광 소자(PD)를 광에 노출시키기 전에 수광 소자(PD)의 감지 애노드 전극의 전압을 제3 구동 전압으로 초기화할 수 있다.
도 20은 또 다른 실시예에 따른 지문 감지 영역의 수광 소자와 광 감지 화소 구동부를 보여주는 일 예시 도면이다.
도 20의 실시예는 감지 구동부(FDU)가 제1 내지 제3 감지 트랜지스터들(RT1, RT2, RT3)를 포함하는 것에서 도 18의 실시예와 차이가 있을 뿐이므로, 도 20의 실시예에 대한 설명은 생략한다.
도 21은 또 다른 실시예에 따른 지문 감지 영역의 수광 소자와 광 감지 화소 구동부를 보여주는 일 예시 도면이다.
도 21의 실시예는 감지 구동부(FDU)의 제2 감지 트랜지스터(RT2)가 수광 소자(PD)를 포함하는 광 감지부(PDU)와 함께 지문 센서 영역(FSA)에 배치되는 것에서 도 20의 실시예와 차이가 있다.
도 21을 참조하면, 지문 감지 영역(FSA)에서 제1 내지 제4 화소 구동부들(DDU1, DDU2, DDU3, DDU4)을 축소하는 경우, 제2 감지 트랜지스터(RT2)가 배치되는 영역이 마련될 수 있다. 이 경우, 제2 감지 트랜지스터(RT2)는 박막 트랜지스터층(TFTL)에서 구동 트랜지스터(DT) 또는 제1 내지 제6 트랜지스터들(ST1~ST6)과 유사하게 형성될 수 있다.
도 21에서는 제2 감지 트랜지스터(RT2)가 지문 감지 영역(FSA)에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 감지 구동부(FDU)의 제1 감지 트랜지스터(RT1)가 지문 감지 영역(FSA)에 배치될 수 있다. 또는, 감지 구동부(FDU)의 제1 감지 트랜지스터(RT1)와 제2 감지 트랜지스터(RT2)가 지문 감지 영역(FSA)에 배치될 수 있다. 또는, 감지 구동부(FDU)의 제1 감지 트랜지스터(RT1)와 제3 감지 트랜지스터(RT2)가 지문 감지 영역(FSA)에 배치될 수 있다.
도 22는 또 다른 실시예에 따른 표시 패널과 표시 구동 회로를 보여주는 레이아웃 도이다. 도 23은 또 다른 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 22 및 도 23의 실시예는 지문 스캔 구동부(120)가 생략되고, 지문 구동 영역(FDA)의 감지 구동부(FDU)가 표시 스캔 구동부(110)에 연결되는 것에서 도 2 및 도 5의 실시예와 차이가 있다. 도 22 및 도 23에서는 도 2 및 도 5의 실시예와 중복된 설명은 생략한다.
구체적으로, 감지 구동부(FDU)가 도 24와 같이 제1 감지 트랜지스터(RT1)를 포함하는 경우, 제1 감지 트랜지스터(RT1)의 게이트 전극에 연결되는 제p 지문 스캔 배선(FSLp)의 제p 지문 스캔 신호는 제k 표시 초기화 배선(GILk)의 제k 표기 초기화 신호와 실질적으로 동일할 수 있다. 그러므로, 감지 구동부(FDU)는 제p 지문 스캔 배선(FSLp) 대신에, 도 24와 같이 표시 스캔 구동부(110)에 연결되는 제k 표시 초기화 배선(GILk)에 연결될 수 있다.
또는, 감지 구동부(FDU)가 도 25와 같이 제1 감지 트랜지스터(RT1)와 제2 감지 트랜지스터(RT2)를 포함할 수 있다. 이 경우, 제1 감지 트랜지스터(RT1)의 게이트 전극에 연결되는 제p 지문 스캔 배선(FSLp)의 제p 지문 스캔 신호는 제k 표시 초기화 배선(GILk)의 제k 표기 초기화 신호와 실질적으로 동일할 수 있다. 또한, 제2 감지 트랜지스터(RT2)의 게이트 전극에 연결되는 제p 지문 초기화 배선(FSLp)의 제p 지문 초기화 신호는 제k 표시 기입 배선(GWLk)의 제k 표시 기입 신호와 실질적으로 동일할 수 있다. 그러므로, 감지 구동부(FDU)는 제p 지문 스캔 배선(FSLp)과 제p 지문 초기화 배선(FILp) 대신에, 도 25와 같이 표시 스캔 구동부(110)에 연결되는 제k 표시 초기화 배선(GILk)에 연결될 수 있다.
또는, 감지 구동부(FDU)가 도 26과 같이 제1 감지 트랜지스터(RT1), 제2 감지 트랜지스터(RT2), 및 제3 감지 트랜지스터(RT3)를 포함할 수 있다. 이 경우, 제2 감지 트랜지스터(RT2)의 게이트 전극에 연결되는 제p 지문 초기화 배선(FSLp)의 제p 지문 초기화 신호는 제k 표시 기입 배선(GWLk)의 제k 표시 기입 신호와 실질적으로 동일할 수 있다. 또한, 제3 감지 트랜지스터(RT3)의 게이트 전극에 연결되는 제p 지문 스캔 배선(FSLp)의 제p 지문 스캔 신호는 제k 표시 초기화 배선(GILk)의 제k 표기 초기화 신호와 실질적으로 동일할 수 있다. 그러므로, 감지 구동부(FDU)는 제p 지문 스캔 배선(FSLp)과 제p 지문 초기화 배선(FILp) 대신에, 도 26과 같이 표시 스캔 구동부(110)에 연결되는 제k 표시 초기화 배선(GILk)에 연결될 수 있다.
한편, 감지 구동부(FDU)의 제2 감지 트랜지스터(RT2)는 도 27과 같이 광 감지부(PDU)와 함께 지문 감지 영역(FSA)에 배치될 수 있다. 지문 감지 영역(FSA)에서 제1 내지 제4 화소 구동부들(DDU1, DDU2, DDU3, DDU4)을 축소하는 경우, 제2 감지 트랜지스터(RT2)가 배치되는 영역이 마련될 수 있다. 이 경우, 제2 감지 트랜지스터(RT2)는 박막 트랜지스터층(TFTL)에서 구동 트랜지스터(DT) 또는 제1 내지 제6 트랜지스터들(ST1~ST6)과 유사하게 형성될 수 있다.
도 27에서는 제2 감지 트랜지스터(RT2)가 지문 감지 영역(FSA)에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 감지 구동부(FDU)의 제1 감지 트랜지스터(RT1)가 지문 감지 영역(FSA)에 배치될 수 있다. 또는, 감지 구동부(FDU)의 제1 감지 트랜지스터(RT1)와 제2 감지 트랜지스터(RT2)가 지문 감지 영역(FSA)에 배치될 수 있다. 또는, 감지 구동부(FDU)의 제1 감지 트랜지스터(RT1)와 제3 감지 트랜지스터(RT2)가 지문 감지 영역(FSA)에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
200: 표시 구동 회로 300: 회로 보드

Claims (22)

  1. 화상을 표시하는 표시 영역과 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함하는 기판;
    상기 표시 영역에 배치되는 발광 소자와 상기 발광 소자에 연결되는 화소 구동부를 각각 포함하는 표시 화소들; 및
    수광 소자와 상기 수광 소자에 연결되는 감지 구동부를 각각 포함하는 광 감지 화소들을 구비하고,
    상기 감지 구동부는 적어도 하나의 트랜지스터를 포함하며,
    상기 수광 소자는 상기 표시 영역에 배치되며, 상기 감지 구동부의 상기 적어도 하나의 트랜지스터는 상기 비표시 영역에 배치되는 표시 장치.
  2. 제1 항에 있어서,
    상기 감지 구동부는 상기 표시 영역의 제1 측에 배치되는 표시 장치.
  3. 제2 항에 있어서,
    상기 비표시 영역에 배치되며, 상기 화소 구동부에 스캔 신호들을 출력하는 표시 스캔 구동부; 및
    상기 비표시 영역에 배치되며, 상기 감지 구동부에 지문 스캔 신호들을 출력하는 지문 스캔 구동부를 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 표시 스캔 구동부는 상기 표시 영역의 제2 측에 배치되는 표시 장치.
  5. 제4 항에 있어서,
    상기 지문 스캔 구동부는 상기 표시 영역의 제1 측과 제2 측이 만나는 코너에 배치되는 표시 장치.
  6. 제3 항에 있어서,
    상기 지문 스캔 구동부는 상기 표시 영역의 제1 측에 배치되는 표시 장치.
  7. 제4 항에 있어서,
    상기 지문 스캔 구동부는 상기 표시 영역의 제1 측과 제2 측이 만나는 코너 및 상기 표시 영역의 제1 측에 배치되는 표시 장치.
  8. 제1 항에 있어서,
    상기 화소 구동부는,
    게이트 전극에 인가된 데이터 전압에 따라 상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터;
    표시 초기화 신호에 따라 상기 구동 트랜지스터의 게이트 전극을 구동 전압이 인가되는 구동 전압 배선에 연결하는 제1 트랜지스터;
    표시 기입 신호에 따라 상기 구동 트랜지스터의 소스 전극을 데이터 배선에 연결하는 제2 트랜지스터; 및
    표시 제어 신호에 따라 상기 발광 소자의 애노드 전극을 상기 구동 전압 배선에 연결하는 제3 트랜지스터를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 감지 구동부는 지문 스캔 배선의 지문 스캔 신호에 따라 상기 수광 소자의 수광 애노드 전극에 연결된 지문 연결 배선을 감지 배선에 연결하는 제1 감지 트랜지스터를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 지문 스캔 신호는 상기 표시 초기화 신호와 동일한 표시 장치.
  11. 제9 항에 있어서,
    상기 지문 스캔 신호는 상기 표시 제어 신호와 동일한 표시 장치.
  12. 제9 항에 있어서,
    상기 제1 감지 트랜지스터는 상기 비표시 영역에 배치되는 표시 장치.
  13. 제9 항에 있어서,
    상기 감지 구동부는 지문 초기화 배선의 지문 초기화 신호에 따라 상기 지문 연결 배선을 구동 전압이 인가되는 구동 전압 배선에 연결하는 제2 지문 트랜지스터를 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 감지 트랜지스터는 상기 비표시 영역에 배치되는 표시 장치.
  15. 제9 항에 있어서,
    상기 지문 초기화 신호는 상기 표시 기입 신호와 동일한 표시 장치.
  16. 제8 항에 있어서,
    상기 감지 구동부는,
    상기 수광 소자의 수광 애노드 전극의 전압에 따라 감지 배선으로 흐르는 감지 전류를 제어하는 제1 감지 트랜지스터;
    지문 초기화 배선의 지문 초기화 신호에 따라 상기 수광 애노드 전극을 초기화시키는 제2 광학 트랜지스터; 및
    지문 스캔 배선의 지문 스캔 신호에 따라 상기 제1 감지 트랜지스터의 드레인 전극을 상기 감지 배선에 연결하는 제3 감지 트랜지스터를 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 감지 트랜지스터, 상기 제2 감지 트랜지스터, 및 상기 제3 감지 트랜지스터는 상기 비표시 영역에 배치되는 표시 장치.
  18. 제16 항에 있어서,
    상기 제1 감지 트랜지스터와 상기 제3 감지 트랜지스터는 상기 비표시 영역에 배치되고, 상기 제2 감지 트랜지스터는 상기 표시 영역에 배치되는 표시 장치.
  19. 제16 항에 있어서,
    상기 지문 스캔 신호는 상기 표시 초기화 신호와 동일하고, 상기 지문 초기화 신호는 상기 표시 기입 신호와 동일한 표시 장치.
  20. 화상을 표시하는 표시 영역과 상기 표시 영역의 주변에 배치되는 기판; 및
    수광 소자와 상기 수광 소자에 연결되는 감지 구동부를 각각 포함하는 광 감지 화소들을 구비하고,
    상기 감지 구동부는 복수의 트랜지스터들을 포함하며,
    상기 수광 소자는 상기 표시 영역에 배치되며, 상기 감지 구동부의 상기 복수의 트랜지스터들 중 적어도 하나는 상기 비표시 영역에 배치되고, 상기 복수의 트랜지스터들 중 또 다른 하나는 상기 표시 영역에 배치되는 표시 장치.
  21. 화상을 표시하는 표시 영역과 상기 표시 영역의 주변에 배치되는 기판;
    상기 표시 영역에 배치되는 발광 소자와 상기 발광 소자에 연결되는 화소 구동부를 각각 포함하는 표시 화소들;
    수광 소자와 상기 수광 소자에 연결되는 감지 구동부를 각각 포함하는 광 감지 화소들; 및
    상기 비표시 영역에 배치되며, 상기 화소 구동부에 스캔 신호들을 인가하고, 상기 감지 구동부에 지문 스캔 신호들을 인가하는 스캔 구동부를 구비하는 표시 장치.
  22. 제21 항에 있어서,
    상기 감지 구동부는 적어도 하나의 트랜지스터를 포함하며,
    상기 수광 소자는 상기 표시 영역에 배치되며, 상기 감지 구동부의 상기 적어도 하나의 트랜지스터는 상기 비표시 영역에 배치되는 표시 장치.
KR1020210130074A 2021-09-30 2021-09-30 표시 장치 KR20230047274A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210130074A KR20230047274A (ko) 2021-09-30 2021-09-30 표시 장치
PCT/KR2022/010673 WO2023054871A1 (ko) 2021-09-30 2022-07-21 표시 장치
US17/814,151 US20230108746A1 (en) 2021-09-30 2022-07-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210130074A KR20230047274A (ko) 2021-09-30 2021-09-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20230047274A true KR20230047274A (ko) 2023-04-07

Family

ID=85775044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210130074A KR20230047274A (ko) 2021-09-30 2021-09-30 표시 장치

Country Status (3)

Country Link
US (1) US20230108746A1 (ko)
KR (1) KR20230047274A (ko)
WO (1) WO2023054871A1 (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341462B1 (ko) * 1999-12-18 2002-06-21 안준영 지문인식기가 내장된 정보단말기
KR100500692B1 (ko) * 2002-03-12 2005-07-12 비오이 하이디스 테크놀로지 주식회사 화상 표시 모드와 지문 인식 모드를 모두 수행하는 액정디스플레이 장치
CN101960372B (zh) * 2008-03-03 2012-07-18 夏普株式会社 带光传感器的显示装置
JP4650703B2 (ja) * 2008-12-25 2011-03-16 ソニー株式会社 表示パネルおよびモジュール並びに電子機器
WO2010150573A1 (ja) * 2009-06-25 2010-12-29 シャープ株式会社 表示装置
CN107004130B (zh) * 2015-06-18 2020-08-28 深圳市汇顶科技股份有限公司 用于屏幕上指纹感应的屏幕下光学传感器模块
KR102461694B1 (ko) * 2015-09-09 2022-11-02 엘지디스플레이 주식회사 지문센서 일체형 표시장치 및 그를 구동하는 방법과 장치
CN108604296B (zh) * 2016-04-28 2022-05-27 韩国科泰高科株式会社 发光指纹识别面板及包括其的指纹识别显示装置
KR102653578B1 (ko) * 2016-11-25 2024-04-04 엘지디스플레이 주식회사 이미지 센서 일체형 전계 발광 표시장치
KR102364418B1 (ko) * 2017-07-11 2022-02-18 삼성디스플레이 주식회사 지문 센서 일체형 터치 표시 장치
KR20190085660A (ko) * 2018-01-11 2019-07-19 삼성전자주식회사 지문 센서 패키지 및 이를 포함하는 디스플레이 장치
CN109117733B (zh) * 2018-07-17 2020-06-30 武汉华星光电半导体显示技术有限公司 一种指纹识别oled显示面板及显示装置
KR20200015869A (ko) * 2018-08-02 2020-02-13 삼성디스플레이 주식회사 표시장치
KR20200115832A (ko) * 2019-03-27 2020-10-08 삼성디스플레이 주식회사 지문 센서 및 이를 포함하는 표시 장치
KR20200137079A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 지문 센서 및 이를 포함하는 표시 장치
KR20210086907A (ko) * 2019-12-31 2021-07-09 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230108746A1 (en) 2023-04-06
WO2023054871A1 (ko) 2023-04-06

Similar Documents

Publication Publication Date Title
KR20210101347A (ko) 표시 장치
KR20210011545A (ko) 표시 장치
KR20200111873A (ko) 표시 장치
KR20200145882A (ko) 표시 장치
KR20190000023A (ko) 표시 장치 및 이의 제조 방법
KR20210041150A (ko) 표시 장치
US20230043940A1 (en) Display device and operating method therefor
CN114253429A (zh) 显示设备和驱动装置
KR20210057280A (ko) 표시 장치
KR20210030542A (ko) 표시 장치
US20220165834A1 (en) Display device
US20210384284A1 (en) Display device including a lower metal line
KR20230047274A (ko) 표시 장치
KR102395111B1 (ko) 표시장치
KR20210129765A (ko) 표시 장치
EP4109225A1 (en) Display device
US20230051888A1 (en) Display device and sensing system including the same
CN220342752U (zh) 显示装置
US20230037013A1 (en) Display device including sensor electrodes
US20230247870A1 (en) Display device
US20230221810A1 (en) Touch input device and display device using the same
US20230343289A1 (en) Display device
KR20220138514A (ko) 표시 장치
KR20230111640A (ko) 표시 패널 및 이의 제조방법
KR20240049097A (ko) 박막트랜지스터, 트랜지스터 어레이 기판 및 트랜지스터 어레이 기판의 제조 방법