KR20230040927A

KR20230040927A - 분산 전력 관리 회로

Info

Publication number: KR20230040927A
Application number: KR1020220116150A
Authority: KR
Inventors: 나딤 클라트
Original assignee: 코르보 유에스, 인크.
Priority date: 2021-09-16
Filing date: 2022-09-15
Publication date: 2023-03-23
Also published as: US20230081095A1; US11906992B2; CN115865591A; EP4152605A1

Abstract

분산 전력 관리 회로가 제공된다. 본원에 개시된 실시예에서, 분산 전력 관리 회로는 다수의 성능 향상 목표를 동시에 달성할 수 있다. 보다 구체적으로, 분산 전력 관리 회로는, 매우 짧은 스위칭 윈도우 내에서 하나의 전압 레벨로부터 다른 전압 레벨로 변조 전압을 스위칭하고, 변조 전압을 스위칭하는 데 필요한 돌입 전류(in-rush current)를 줄이고, 변조 전압에서 리플을 최소화하는 것을, 모두 동시에 하도록 설정될 수 있다. 결과적으로, 분산 전력 관리 회로는 무선 디바이스(예: 스마트폰)에 제공되어 전력 소비 및 전압 왜곡이 감소된 넓은 변조 대역폭(예: 400 MHz)에 걸쳐 매우 빠른 전압 스위칭을 가능하게 할 수 있다.

Description

분산 전력 관리 회로{DISTRIBUTED POWER MANAGEMENT CIRCUIT}

관련출원

본 출원은 2021년 9월 16일에 출원된 미국 특허 가출원 제63/245,142호의 이익을 주장하며, 이의 개시 내용은 그 전체가 참조로서 본원에 포함된다.

기술분야

본 개시의 기술은 일반적으로 다수의 다이(die)에 걸쳐 분포된 전력 관리 회로에 관한 것이다.

5세대(5G) NR(new radio)(5G-NR)은 현재의 3세대(3G) 및 4세대(4G) 기술을 넘어선 차세대 무선 통신 기술로 널리 알려져 왔다. 이와 관련하여, 5G-NR 무선 통신 기술을 지원할 수 있는 무선 통신 디바이스는 더 높은 데이터 속도, 개선된 커버리지 범위, 향상된 신호 효율, 및 감소된 대기 시간을 달성할 것으로 기대된다.

5G-NR 시스템의 다운링크 및 업링크 송신은 OFDM(orthogonal frequency division multiplexing) 기술에 광범위하게 기초한다. OFDM 기반 시스템에서, 물리적 무선 리소스는 주파수 영역에서의 다수의 서브캐리어 및 시간 영역에서의 다수의 OFDM 심볼로 분할된다. 서브캐리어는 서브캐리어 간격(SCS)에 의해 서로 직교하여 분리된다. OFDM 심볼은 CP(cyclic prefix)에 의해 서로 분리되며, 이는 OFDM 심볼 간의 심볼 간 간섭(ISI)을 극복하는 데 도움을 주는 가드 밴드로서 작용한다.

OFDM 기반 시스템에서 통신되는 무선 주파수(RF) 신호는 종종 주파수 영역에서의 다수의 서브캐리어 및 시간 영역에서의 다수의 OFDM 심볼로 변조된다. RF 신호에 의해 점유되는 다수의 서브캐리어는 RF 신호의 변조 대역폭을 집합적으로 정의한다. 한편, 다수의 OFDM 심볼은 RF 신호가 통신되는 동안 다수의 시간 간격을 정의한다. 5G-NR 시스템에서, RF 신호는 일반적으로 200 MHz를 초과하는(예: 1 GHz) 높은 변조 대역폭으로 변조된다.

OFDM 심볼의 지속 시간은 SCS 및 변조 대역폭에 따라 달라진다. 아래 표(표 1)에는 다양한 SCS 및 변조 대역폭에 대한 3GPP(3G partnership project) 표준에 의해 정의된 일부 OFDM 심볼 지속 시간이 나와 있다. 특히, 변조 대역폭이 높을수록, OFDM 심볼 지속 시간은 더 짧을 것이다. 예를 들어, SCS가 120 KHz이고 변조 대역폭이 400 MHz인 경우, OFDM 심볼 지속 시간은 8.93 μs이다.

SCS (KHz)	CP (μs)	OFDM 심볼 지속 시간 (μs)	변조 대역폭(MHz)
15	4.69	71.43	50
30	2.34	35.71	100
60	1.17	17.86	200
120	0.59	8.93	400

특히, 무선 통신 디바이스는 그의 작동 및 서비스에 전력을 공급하기 위해 배터리 셀(예: 리튬-이온 배터리)에 의존한다. 최근의 배터리 기술 발전에도 불구하고, 무선 통신 디바이스는 때때로 배터리 부족 상황에 처할 수 있다. 이와 관련하여, OFDM 심볼 간의 빠른 전압 변화를 가능하게 하는 동시에 배터리 수명을 연장하는 것이 바람직하다.

본 개시의 실시예는 분산 전력 관리 회로에 관한 것이다. 본원에 개시된 실시예에서, 분산 전력 관리 회로는 다수의 성능 향상 목표를 동시에 달성할 수 있다. 보다 구체적으로, 분산 전력 관리 회로는, 매우 짧은 스위칭 윈도우 내에서 하나의 전압 레벨로부터 다른 전압 레벨로 변조 전압을 스위칭하고, 변조 전압을 스위칭하는 데 필요한 돌입 전류(in-rush current)를 줄이고, 변조 전압에서 리플을 최소화하는 것을, 모두 동시에 하도록 설정될 수 있다. 결과적으로, 분산 전력 관리 회로는 무선 디바이스(예: 스마트폰)에 제공되어 전력 소비 및 전압 왜곡이 감소된 넓은 변조 대역폭(예: 400 MHz)에 걸쳐 매우 빠른 전압 스위칭을 가능하게 할 수 있다.

일 양태에서, 분산 전력 관리 회로가 제공된다. 분산 전력 관리 회로는 분산 전압 변조 회로를 포함한다. 분산 전압 변조 회로는 변조 전압을 출력하는 전압 출력을 포함한다. 분산 전압 변조 회로는 또한 전압 증폭기를 포함한다. 전압 증폭기는 변조 초기 전압을 생성하도록 설정된다. 분산 전압 변조 회로는 또한 전압 오프셋 회로를 포함한다. 전압 오프셋 회로는 전압 증폭기와 전압 출력 사이에 결합된다. 전압 오프셋 회로는 변조 초기 전압을 변조 오프셋 전압만큼 상승시켜 변조 전압을 생성하도록 설정된다. 분산 전압 변조 회로는 제어 회로도 포함한다. 제어 회로는 변조 전압이 현재 시간 간격의 현재 전압 레벨로부터 다가오는 시간 간격의 미래 전압 레벨로 변할 것임을 나타내는 변조 타깃 전압을 수신하도록 설정된다. 제어 회로는 또한 다가오는 시간 간격의 시작 전에 전압 증폭기를 활성화하여 변조 초기 전압을 다가오는 시간 간격의 시작부터 정의된 시간 제한 내에서 미래의 전압 레벨로 변경하도록 설정된다.

다른 양태에서, 분산 전압 변조 회로가 제공된다. 분산 전압 변조 회로는 변조 전압을 출력하는 전압 출력을 포함한다. 분산 전압 변조 회로는 또한 전압 증폭기를 포함한다. 전압 증폭기는 변조 초기 전압을 생성하도록 설정된다. 분산 전압 변조 회로는 또한 전압 오프셋 회로를 포함한다. 전압 오프셋 회로는 전압 증폭기와 전압 출력 사이에 결합된다. 전압 오프셋 회로는 변조 초기 전압을 변조 오프셋 전압만큼 상승시켜 변조 전압을 생성하도록 설정된다. 분산 전압 변조 회로는 제어 회로도 포함한다. 제어 회로는 변조 전압이 현재 시간 간격의 현재 전압 레벨로부터 다가오는 시간 간격의 미래 전압 레벨로 변할 것임을 나타내는 변조 타깃 전압을 수신하도록 설정된다. 제어 회로는 또한 다가오는 시간 간격의 시작 전에 전압 증폭기를 활성화하여 변조 초기 전압을 다가오는 시간 간격의 시작부터 정의된 시간 제한 내에서 미래의 전압 레벨로 변경하도록 설정된다.

또 다른 양태에서, 분산 전력 관리를 지원하는 방법이 제공된다. 상기 방법은 제1 유도성 트레이스 임피던스를 갖는 제1 전도성 트레이스를 통해 PMIC(power management integrated circuit)에 분산 전압 변조 회로를 결합시키는 단계를 포함한다. 상기 방법은 또한 제1 유도성 트레이스 임피던스보다 실질적으로 더 작은 제2 유도성 트레이스 임피던스를 갖는 제2 전도성 트레이스를 통해 하나 이상의 전력 증폭기 회로의 각각의 전압 입력에 분산 전압 변조 회로를 결합시키는 단계를 포함한다. 상기 방법은 또한, 분산 전압 변조 회로에서, 변조 전압이 현재 시간 간격의 현재 전압 레벨로부터 다가오는 시간 간격의 미래 전압 레벨로 변할 것임을 나타내는 변조 타깃 전압을 수신하는 단계를 포함한다. 상기 방법은 또한, 분산 전압 변조 회로에서, 변조 초기 전압이 다가오는 시간 간격의 시작으로부터 정의된 시간 제한 내에서 미래 전압 레벨로 변경될 수 있도록, 다가오는 시간 간격의 시작 전에 변조 초기 전압을 변경하는 단계를 포함한다.

당업자는 본 개시의 범주를 이해하고, 첨부된 도면과 연관하여 바람직한 실시예의 다음의 상세한 설명을 읽은 이후 이의 추가 양태를 실현할 것이다.

본 명세서에 포함되고 본 명세서의 일부를 형성하는 첨부 도면은 본 개시의 여러 양태를 나타내고, 본 설명과 함께 본 개시의 원리를 설명하는 역할을 한다.
도 1a는 5세대(5G) 시스템에서 광범위하게 지원되는 예시적인 시간 슬롯(들) 및 미니 시간 슬롯(들)을 도시한다.
도 1b는 전력 관리 회로가 종래의 접근법에 기초하여 변조 전압에서 전압 리플을 줄이도록 설정된, 예시적인 기존 송신 회로의 개략도이다.
도 1c는 도 1b의 전력 관리 회로의 예시적인 전기 모델의 개략도이다.
도 1d는 변조 주파수의 함수로서 크기 임피던스의 예시적인 도시를 제공하는 그래픽 도면이다.
도 2는 본 개시의 실시예에 따라 설정된 예시적인 분산 전력 관리 회로의 개략도이다.
도 3a는 현재의 OFDM(orthogonal frequency division multiplexing) 심볼의 현재 전압 레벨로부터 다가오는 OFDM 심볼의 미래 전압 레벨까지 변조 전압을 증가시키도록 설정된 도 2의 분산 전력 관리 회로의 예시적인 도시를 제공하는 타이밍도이다.
도 3b는 현재 OFDM 심볼의 현재 전압 레벨로부터 다가오는 OFDM 심볼의 미래 전압 레벨까지 평균 전력 추적(APT) 전압을 감소시키도록 설정된 도 2의 분산 전력 관리 회로의 예시적인 도면을 제공하는 타이밍도이다.
도 4는 도 2의 분산 전력 관리 회로에서 전압 증폭기 회로의 예시적인 도시를 제공하는 개략도이다.
도 5는 도 2의 분산 전력 관리 회로에 기초하여 분산 전력 관리를 지원하기 위한 예시적인 프로세스의 흐름도이다.

이하에서 설명되는 실시예는 당업자가 실시예를 수행하고 실시예를 실시하는 최상의 모드를 예시할 수 있게 하는 데 필요한 정보를 나타낸다. 첨부된 도면에 비추어 다음의 설명을 읽으면, 당업자는 본 개시의 개념을 이해할 것이고, 본원에서 특별히 언급되지 않은 이들 개념의 적용을 인식할 것이다. 이들 개념 및 적용은 본 개시의 범주 및 첨부된 청구범위 내에 속함을 이해해야 한다.

비록 제1, 제2 등의 용어가 다양한 요소를 설명하는 데 본원에서 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되지 않아야 함을 이해할 것이다. 이들 용어는 하나의 요소를 다른 요소와 구별하는 데에만 사용된다. 예를 들어, 제1 요소는 제2 요소로서 지칭될 수 있고, 유사하게, 제2 요소는 본 개시의 범주를 벗어나지 않으면 제1 요소로서 지칭될 수 있다. 본원에서 사용되는 바와 같이, 용어 "및/또는"은 연관된 열거 항목 중 하나 이상의 임의의 그리고 모든 조합을 포함한다.

층, 영역, 또는 기판과 같은 요소가 다른 요소 "상"에 있거나 또는 "상으로" 연장되는 것으로 지칭될 경우, 이는 다른 요소 상에 직접 또는 다른 요소 상으로 직접 연장될 수 있거나, 또는 개재 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소 "상에 바로" 또는 "상으로 바로" 연장되는 것으로 지칭되는 경우, 개재 요소는 존재하지 않는다. 마찬가지로, 층, 영역, 또는 기판과 같은 요소가 다른 요소 "위"에 있거나 또는 "위로" 연장되는 것으로 지칭될 경우, 이는 다른 요소 위에 직접 또는 다른 요소 위로 직접 연장될 수 있거나, 또는 개재 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소 "위에 바로" 또는 "위로 바로" 연장되는 것으로 지칭되는 경우, 개재 요소는 존재하지 않는다. 또한, 요소가 다른 요소에 "연결된" 또는 "결합된" 것으로 지칭될 경우, 다른 요소에 직접 연결되거나 결합될 수 있거나, 개재 요소가 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소에 "직접 연결된" 또는 "집접 결합된" 것으로 지칭될 경우, 개재 요소는 존재하지 않는다.

"아래" 또는 "위" 또는 "상부" 또는 "하부" 또는 "수평" 또는 "수직"과 같은 상대 용어는 도면에 나타낸 바와 같은 다른 요소, 층 또는 영역에 대한 하나의 요소, 층 또는 영역의 관계를 설명하기 위해 본원에서 사용될 수 있다. 이들 용어 및 위에서 논의된 것들은 도면에 도시된 배향에 더하여 디바이스의 상이한 배향을 포함하도록 의도되는 것으로 이해될 것이다.

본원에서 사용되는 용어는 단지 특정 실시예를 설명하기 위한 것이며, 본 개시를 제한하려는 것이 아니다. 본원에서 사용되는 바와 같이, 단수 형태 "일", "하나", 및 "특정 하나"는 문맥상 달리 명시되지 않는 한, 복수 형태를 또한 포함하도록 의도된다. 본원에서 사용될 경우, 용어 "포함하다", "포함하는", "포함한다", 및/또는 "포함한"은 언급된 특징, 정수, 단계, 작동, 요소, 및/또는 구성 요소의 존재를 명시하지만, 하나 이상의 다른 특징, 정수, 단계, 작동, 요소, 구성 요소, 및/또는 이의 그룹의 존재 또는 추가를 배제하지 않음이 또한 이해될 것이다.

달리 정의되지 않는 한, 본원에서 사용되는 모든 용어(기술적 및 과학적 용어 포함)는, 본 개시가 속하는 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본원에서 사용되는 용어는 본 명세서 및 관련 기술의 맥락에서의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본원에서 명시적으로 정의되지 않는 한 이상화되거나 지나치게 공식적인 의미로 해석되지 않을 것임을 추가로 이해할 것이다.

본 개시의 분산 전력 관리 회로를 논의하기 전에, 도 2에서 시작하여, 본 개시의 분산 전력 관리 회로에 의해 동시에 해결되어야 하는 여러 가지 기술적 문제를 이해하는 것을 돕기 위해 도 1a 내지 도 1d를 참조하여 간단한 논의가 먼저 제공된다.

도 1a는 5G(fifth generation) 및/또는 5G-NR(5G new-radio) 시스템에서 광범위하게 지원되는 예시적인 시간 슬롯(10) 및 한 쌍의 미니 시간 슬롯(12(1)~12(2))을 도시한다. 시간 슬롯(들)(10)은 OFDM(orthogonal frequency division multiplexing) 심볼와 같은 다수의 심볼(14(1)~14(14))을 포함하도록 설정된다. 미니 타임 슬롯(12(1)~12(2))은 각각 적어도 2개의 심볼(14(1)~14(14))을 포함할 수 있다. 도 1a에 도시된 예에서, 미니 시간 슬롯(12(1)~12(2))은 각각 4개의 심볼(14(1)~14(14))을 포함한다.

표 1에 이전에 나타낸 바와 같이, 각각의 심볼(14(1)~14(14))은 서브캐리어 간격(SCS)에 따라 달라지고, 그 지속 시간도 SCS에 따라 달라지는 CP(cyclic prefix)로 시작하는 심볼 지속 시간을 갖는다. 이와 관련하여, 일단 SCS가 선택되면, 심볼(14(1)~14(14))의 심볼 지속 시간 및 심볼(14(1)~14(14)) 각각에서 CP의 지속 시간이 이에 따라 결정될 것이다. 이하에서, 심볼(14(1)~14(14))의 심볼 지속 시간 및 심볼(14(1)~14(14)) 각각의 CP 지속 시간은 각각 "시간 간격(예: 현재 또는 다가오는 시간 간격)" 및 "시간 간격의 시작으로부터 정의된 시간 제한"을 정의하는 데 사용될 수 있다.

이해할 수 있게, 심볼(14(1)~14(14)) 각각의 CP는 심볼(14(1)~14(14)) 중 임의의 2개의 연속된 것 사이의 임의의 변화(예: 전압 변화)에 대한 완충 구역으로서 작용하도록 설계된다. 이와 같이, 본 개시의 분산 전력 관리 회로에 의해 해결될 기술적 문제 중 하나는, 심볼(14(1)~14(14)) 중 임의의 2개의 연속된 것 사이의 변조 전압 변화(증가 또는 감소)가 심볼(14(1)~14(14)) 각각의 CP 지속 시간 내에 이루어질 수 있도록 보장하는 것이다.

도 1b는 예시적인 기존 송신 회로(16)의 개략도이며, 여기서 전력 관리 회로(18)는 종래의 접근법에 기초하여 변조 전압 V_CC에서 전압 리플 V_CC-RP을 감소시키도록 설정된다. 전력 관리 회로(18)는 PMIC(power management integrated circuit)(20) 및 전력 증폭기 회로(22)를 포함한다. PMIC(20)는 변조 타깃 전압 V_TGT에 기초하여 변조 전압 V_CC를 생성하고, PMIC(20)의 전압 출력(26)과 전력 증폭기 회로(22)의 전력 증폭기 입력(28) 사이에 결합되는 전도성 경로(24)(예: 전도성 트레이스)를 통해 변조 전압 V_CC를 전력 증폭기 회로(22)에 제공하도록 설정된다. 전력 증폭기 회로(22)는 변조 전압 V_CC에 기초하여 RF(radio frequency) 신호(30)를 증폭하도록 설정된다.

특히, 전력 증폭기 입력(28)으로부터 전력 증폭기 회로(22)의 실제 전압 입력(32)(예: 콜렉터 노드)까지의 내부 라우팅 거리가 있을 수 있다. 내부 라우팅 거리가 전도성 경로(24)보다 훨씬 짧다는 것을 감안하여, 내부 라우팅 거리는 이하에서 무시된다. 따라서, 본원에 도시된 바와 같은 전력 증폭기 입력(28)은 전력 증폭기 회로(22)의 실제 전압 입력(32)과 동등할 수 있다.

전력 관리 회로(18)는 트랜스시버 회로(34)에 결합될 수 있다. 여기서, 트랜스시버 회로(34)는 RF 신호(30) 및 변조 타깃 전압 V_TGT를 생성하도록 설정된다.

전압 리플 V_CC-RP는 전력 관리 회로(18)의 등가 전기 모델에 기초하여 정량적으로 분석될 수 있다. 이와 관련하여, 도 1c는 도 1a의 전력 관리 회로(18)의 예시적인 등가 전기 모델 36의 개략도이다. 도 1b 및 도 1c 사이의 공통 요소는 공통 요소 번호와 함께 그 안에 도시되어 있고, 본원에서 다시 설명되지 않을 것이다.

PMIC(20)는 본질적으로 PMIC 인덕턴스 L_PMIC에 의해 모델링될 수 있는 유도성 임피던스 Z_PMIC를 갖는다. 전도성 경로(24)는 또한, 트레이스 인덕턴스 L_TRACE에 의해 모델링될 수 있는 유도성 트레이스 임피던스 Z_TRACE와 연관될 수 있다. 결과적으로, 전력 증폭기 입력(28)로부터 PMIC(20)을 향해서 보면, 전력 증폭기 회로(22)는 유도성 임피던스 Z_PMIC 및 유도성 트레이스 임피던스 Z_TRACE를 포함하는 출력 임피던스 Z_OUT(Z_OUT = Z_PMIC + Z_TRACE)을 볼 수 있을 것이다.

전력 증폭기 회로(22)는 전류원으로 모델링될 수 있다. 이와 관련하여, 전력 증폭기 회로(22)는 변조 전압 V_CC에 기초하여 부하 전류 I_LOAD를 변조시킬 것이다. 부하 전류 I_LOAD는 출력 임피던스 Z_OUT과 상호 작용하여 전력 증폭기 입력(28)에서 수신된 변조 전압 V_CC에서 전압 리플 V_CC-RP를 생성할 수 있다. 이와 관련하여, 전압 리플 V_CC-RP는 아래의 수학식(Eq. 1)에 표현된 바와 같이_, 변조 부하 전류 I_LOAD 및 출력 임피던스 Z_OUT의 함수이다.

V_CC-RP = I_LOAD * Z_OUT (Eq. 1)

특히 수학식(Eq. 1)에서, 전력 증폭기 입력부(28)에서 보이는 출력 임피던스 Z_OUT을 낮춤으로써 전압 리플 V_CC-RP를 감소시킬 수 있다. 이와 관련하여, 도 1b의 전력 관리 회로(18)에서 전압 리플 V_CC-RP를 감소시키기 위한 종래의 접근법은 전력 증폭기 회로(22) 내부에 디커플링 커패시터 C_PA를 추가하고 전력 증폭기 입력(28)에 가능한 한 근접하도록 하는 것이다. 디커플링 커패시터 C_PA를 추가함으로써, 출력 임피던스 Z_OUT은 수학식(Eq. 2)에서와 같이 간단하게 표현될 수 있다.

Z_OUT = Z_CPA || (Z_PMIC + Z_TRACE) (Eq. 2)

수학식(Eq. 2)에서, Z_CPA는 디커플링 커패시터 C_PA의 용량성 임피던스를 나타낸다. 용량성 임피던스 Z_CPA 및 유도성 임피던스 Z_PMIC 및 Z_TRACE는 각각 아래의 수학식(Eq. 3.1~3.3)에 따라 결정될 수 있다.

|Z_CPA| = 1 / 2πf*C_PA (Eq. 3.1)

|Z_PMIC| = 2πf *L_PMIC (Eq. 3.2)

|Z_TRACE| = 2πf * L_TRACE (Eq. 3.3)

수학식(Eq. 3.1~3.3)에서, f는 부하 전류 I_LOAD의 변조 주파수를 나타낸다. 이와 관련하여, 용량성 임피던스 Z_CPA, 유도성 임피던스 Z_PMIC, 및 유도성 트레이스 임피던스 Z_TRACE는 각각 변조 주파수 f의 함수이다. 도 1d는 진폭 임피던스 대 변조 주파수 f의 예시적인 도시를 제공하는 그래픽 도면이다.

변조 주파수 f가 10 MHz 미만일 때, 출력 임피던스 Z_OUT는 유도성 임피던스 Z_PMIC의 실수부 및 유도성 추적 임피던스 Z_TRACE의 실수부에 의해 지배된다. 10 MHz와 100 MHz 사이에서, 출력 임피던스 Z_OUT은 유도성 임피던스 Z_PMIC 및 유도성 트레이스 임피던스 Z_TRACE에 의해 지배된다. 1000 MHz를 초과하는 출력 임피던스 Z_OUT은 용량성 임피던스 Z_CPA에 의해 지배될 것이다.

여기에서, RF 신호(30)의 변조 대역폭 BW_MOD는 100 MHz 내지 1000 MHz(예: 100~500 MHz)로 떨어질 수 있다. 이 주파수 범위에서, 출력 임피던스 Z_OUT은 수학식(Eq. 2)으로 표현된 출력 임피던스 Z_OUT에 의해 결정될 것이다.

특히 수학식(Eq. 2 및 3.1)으로부터, 용량성 임피던스 Z_CPA, 및 따라서 출력 임피던스 Z_OUT는 커패시턴스 C_PA가 증가함에 따라 감소될 것이다. 이와 관련하여, 리플 전압 V_CC-RP를 감소시키기 위한 종래의 접근법은 더 큰 커패시턴스(예: 1~2 μF)를 갖는 디커플링 커패시터 C_PA를 추가하는 것에 주로 의존한다. 그러나, 그렇게 하면 몇 가지 명백한 문제가 발생할 수 있다.

이해할 수 있게도, 아래의 수학식(Eq. 4)에 나타낸 바와 같이, 변조 전압 V_CC의 변화율(△V_CC 또는 dV/dt)은 디커플링 커패시터 C_PA의 커패시턴스에 의해 역으로 영향을 받을 수 있다.

△V_CC = I_DC / C_PA (Eq. 4)

수학식(Eq. 4)에서, I_DC는 디커플링 커패시터 C_PA가 충전되거나 방전될 때 PMIC(20)에 의해 제공된 저주파 전류(돌입 전류)를 나타낸다. 이와 관련하여, 디커플링 커패시터 C_PA의 커패시턴스가 클수록, 필요한 변화율(△V_CC)에서 변조 전압 V_CC를 변경하는 데 더 많은 양의 저주파 전류 I_DC가 필요하다. 그 결과, 기존의 송신 회로(16)는 배터리 수명에 부정적인 영향을 줄 수 있다.

저주파 전류 I_DC가 배터리 수명을 연장시키기 위해 낮은 수준으로 유지되는 경우, 기존 송신 회로(16)는 요구되는 변화율(△V_CC)을 충족하기 어려울 수 있으며, 특히 RF 신호(30)가 밀리미터파(mmWave) 스펙트럼에서의 송신을 위한 OFDM에 기초하여 변조될 때 그러하다. 결과적으로, 기존의 송신 회로(16)는 심볼(14(1)~14(14)) 각각에서 CP 지속 시간 내에 만들어질 수 있는 심볼(14(1)~14(14)) 중 임의의 2개의 연속된 것 사이에서 변조 전압 V_CC를 변경할 수 없다.

한편, 디커플링 커패시터 C_PA의 커패시턴스가 감소되어 변조 전압 VCC의 변화율(△V_CC)을 개선하고 돌입 전류 I_DC를 감소시키는 데 도움이 되는 경우, 출력 임피던스 Z_OUT이 너무 커서 전압 리플 V_CC-RP를 야기할 수 없게 될 수 있다. 이와 관련하여, 본 개시의 분산 전력 관리 회로에 의해 해결되어야 할 또 다른 기술적 문제 중 다른 하나는 전압 리플 V_CC-RP를 야기하지 않고 돌입 전류를 감소시키는 것이다.

이와 관련하여, 도 2는 본 개시의 실시예에 따라 설정된 예시적인 분산 전력 관리 회로(38)의 개략도이다. 여기서, 분산 전력 관리 회로(38)은 PMIC(40), 분산 전압 변조 회로(42), 및 하나 이상의 전력 증폭기 회로(44(1)~44(N))를 포함한다. 일 실시예에서, PMIC(40) 및 분산 전압 변조 회로(42)는 상이한 다이로 제공된다. 한편, 전력 증폭기 회로(44(1)~44(N))는 동일한 다이 또는 다수의 상이한 다이로 제공될 수 있다.

분산 전압 변조 회로(42)는 RF 프론트 엔드(RFFE) 인터페이스를 통해 트랜스시버 회로(미도시)로부터 수신될 수 있는 변조 타깃 전압 V_TGT에 기초하여 전압 출력(46)에서 변조 전압 V_CC를 생성하도록 설정된다. PMIC(40)은 저주파 전류(돌입 전류라고도 함) I_DC를 생성하여 하나의 전압 레벨로부터 다른 레벨로 변조 전압 V_CC를 스위칭하는 것을 보조하도록 설정된다. 전력 증폭기 회로(44(1)~44(N))는 각각 변조 전압 V_CC에 기초하여 하나 이상의 RF 신호(47)를 증폭하도록 설정된다. 도 1b의 전력 증폭기 회로(22)와 유사하게, 전력 증폭기 회로(44(1)~44(N)) 각각은 각각의 전압 입력(48)에 존재하는 출력 임피던스 Z_OUT으로 인해 각각의 전압 입력(48)에서 리플 전압 V_CC-RP를 볼 수 있다.

이하에서 상세히 논의되는 바와 같이, 분산 전력 관리 회로(38)는 연속 시간 간격(예: OFDM 심볼) S_N-1, S_N의 임의의 쌍 사이에서 하나의 전압 레벨로부터 다른 전압 레벨로 변조 전압 V_CC를 스위칭할 수 있다. 분산 전력 관리 회로(38)은 또한 연속 시간 간격 S_N-1, S_N 사이에서 변조 전압 V_CC를 스위칭하는 데 필요한 돌입 전류 I_DC를 감소시킬 수 있다. 분산 전력 관리 회로(38)는 또한 전력 증폭기 회로(44(1)~44(N))에 의해 보이는 출력 임피던스 Z_OUT을 감소시킴으로써 리플 전압 V_CC-RP를 억제할 수 있다. 더욱 중요한 것은, 분산 전력 관리 회로(38)는, 변조 전압 V_CC의 빠른 스위칭을 수행하고, 돌입 전류 I_DC를 감소시키고, 리플 전압 V_CC-RP를 억제하는 것을 모두 동시에 할 수 있다. 이와 관련하여, 분산 전력 관리 회로(38)는 도 1b의 전력 관리 회로(18)에서 이전에 식별된 바와 같은 모든 기술적 문제를 해결할 수 있다.

PMIC(40)은 배터리 전압 V_BAT의 함수로서 저주파 전압 V_DC를 생성하도록 설정된 다중 레벨 충전 펌프(MCP)(50)를 포함한다. 예를 들어, MCP(50)는 듀티 사이클에 기초하여 버크 모드와 부스트 모드 사이를 토글하는 버크-부스트 DC(direct-current)-DC(DC-DC) 변환기일 수 있다. 버크 모드에서 작동할 때, MCP(50)는 0ХV_BAT 또는 1ХV_BAT에서 저주파 전압 V_DC를 생성할 수 있다. 부스트 모드에서 작동할 때, MCP(50)는 2ХV_BAT에서 저주파 전압 V_DC를 생성할 수 있다. 따라서, 듀티 사이클에 기초하여 0ХV_BAT, 1ХV_BAT, 및 2ХV B_AT 사이에서 토글함으로써, MCP(50)는 임의의 원하는 전압 수준에서 저주파 전압 V_DC를 생성할 수 있다. 비제한적인 예에서, 듀티 사이클은, 변조 전압 V_CC가 선행 시간 간격 S_N-1로부터 후속 시간 간격 S_N으로 어떻게 변화(증가 또는 감소)하는지를 나타내는 변조 타깃 전압 V_TGT에 기초하여 결정될 수 있다.

PMIC(40)는 또한 전력 인덕터(52)를 포함한다. 본원에서, 전력 인덕터(52)는 저주파 전류(돌입 전류라고도 함) I_DC를 생성하여 시간 간격 S_N-1에서의 현재 전압 레벨로부터 시간 간격 S_N에서의 미래 전압 레벨로 변조 전압 V_CC를 스위칭하는 것을 돕도록 설정된다.

분산 전압 변조 회로(42)는 전압 증폭기(54) 및 전압 오프셋 회로(56)를 포함한다. 이와 같이, 분산 전압 변조 회로(42)는 도 1b의 임피던스 Z_PMIC와 등가인 고유 임피던스 Z_DPMIC를 가질 수 있다. 전압 증폭기(54)는 변조 전압 V_TGT 및 공급 전압 V_SUP에 기초하여 변조 초기 전압 V_AMP를 생성하도록 설정된다. 전압 오프셋 회로(56)는 전압 증폭기(54)의 출력(58)과 전압 출력(46) 사이에 결합된다. 일 실시예에서, 전압 오프셋 회로(56)는 전압 증폭기(54)의 출력(58)과 전압 출력(46) 사이에 결합되는 오프셋 커패시터 C_OFF, 및 전압 증폭기(54)의 출력(58)과 접지(GND) 사이에 결합되는 바이패스 스위치 S_BYP를 포함한다.

오프셋 커패시터 C_OFF는 오프셋 전압 V_OFF만큼 변조 초기 전압 V_AMP를 상승시켜 전압 출력(46)에서 변조 전압 V_CC를 생성(V_CC = V_AMP + V_OFF)하도록 설정된다. 오프셋 전압 V_OFF는 변조 전압 V_CC의 증가 또는 감소에 따라 오프셋 커패시터 C_OFF를 충전 또는 방전시킴으로써 변조될 수 있다. 비제한적인 예에서, 오프셋 전압 V_OFF는 아래의 수학식(Eq. 5)에 따라 변조될 수 있다.

V_OFF = V_CC-MIN - N_HEAD (Eq. 5)

위의 수학식(Eq. 5)에서, V_CC-MIN은 본원에 도시된 시간 간격 S_N-2, S_N-1, S_N, 및 S_N+1과 같은 임의의 시간 간격에서 변조 전압 V_CC의 최소 레벨을 나타낸다. N_HEAD는 하부 헤드룸 전압을 나타낸다. N_HEAD가 통상적으로 고정된다는 점을 감안하면, 오프셋 전압 V_OFF는 V_CC-MIN에 따라 변동될 것이다. 이와 같이, 오프셋 커패시터 C_OFF는 V_CC-MIN이 증가할 때 충전되고 V_CC-MIN이 감소할 때 방전되어야 한다. 일 실시예에 따르면, 바이패스 스위치 S_BYP는 오프셋 커패시터 C_OFF가 충전될 수 있도록 폐쇄되고, 오프셋 커패시터 C_OFF가 방전될 수 있도록 개방된다.

분산 전압 변조 회로(42)는 또한, 일례로서, FPGA(field-programmable gate array), ASIC(application-specific integrated circuit), 또는 방-방(bang-bang) 제어기일 수 있는 제어 회로(60)를 포함한다. 도 3a 및 도 3b의 실시예에서 논의된 바와 같이, 제어 회로(60)는 선택적으로 전압 증폭기(54)를 활성화/비활성화하고 바이패스 스위치 S_BYP를 개방/폐쇄하여, 연속 시간 간격 S_N-1, S_N 사이에서 변조 전압 V_CC가 변화(증가 또는 감소)하게 할 수 있다. 비제한적인 예에서, 제어 회로(60)는 제어 신호(62)를 통해 전압 증폭기(54) 및 바이패스 스위치 S_BYP를 제어할 수 있다.

도 3a는 OFDM 심볼 S_N-1("현재 OFDM 심볼" 또는 "현재 시간 간격"으로도 지칭됨)의 현재 전압 레벨 VL_P로부터 OFDM 심볼 S_N("다가오는 OFDM 심볼" 또는 "다가오는 시간 간격"으로도 지칭됨)의 미래 전압 레벨 VL_F까지 변조 전압 V_CC를 증가시키도록 설정된 도 2의 분산 전력 관리 회로(38)의 예시적인 도시를 제공하는 타이밍도이다. 도 2 및 도 3a 사이의 공통 요소는 공통 요소 번호와 함께 그 안에 도시되어 있고, 본원에서 다시 설명되지 않을 것이다.

여기서, 제어 회로(60)은 OFDM 심볼 S_N-1 동안 및 OFDM 심볼 S_N의 시작 시간 T₁ 이전에 타깃 전압 V_TGT를 수신한다. 타깃 전압 V_TGT는, 변조 전압 V_CC가 OFDM 심볼 S_N-1의 현재 전압 레벨 VL_P(예: 1 V)로부터 OFDM 심볼 S_N의 미래 전압 레벨 VL_F(예: 5.5 V)까지 증가하도록 설정되었음을 나타낸다. 특히, OFDM 심볼 S_N-1 동안, 바이패스 스위치 S_BYP가 폐쇄되고 오프셋 커패시터 C_OFF가 충전되어 변조 전압 V_CC를 현재 전압 레벨 VL_P에서 유지한다.

OFDM 심볼 S_N의 시작 시간 T₁ 이전에(예: 시간 T₂에서), 제어 회로(60)은 전압 증폭기(54)를 활성화하여 변조 초기 전압 V_AMP를 생성하고 고주파 전류 I_AMP(예: 교류 전류)를 소싱한다. 비제한적인 예에서, 시간 T₂는 전압 증폭기(54)의 램프업 및 안정화 시간을 고려하여 그렇게 결정될 수 있다. 또한, 시간 T₂는 전압 증폭기(54)가 변조 초기 전압 V_AMP를 OFDM 심볼 S_N의 CP 지속 시간 내에 실질적으로 동일한 레벨(VL_F - V_OFF)로 램프업할 수 있음을 보장하도록 추가로 결정될 수 있다.

변조 초기 전압 V_AMP를 생성하여 변조 전압 V_CC를 (VL_F - V_OFF)의 레벨까지 빠르게 상승시키는 것과 동시에, 고주파 전류 I_AMP는 부하 커패시터 C_PA를 충전하여 (VL_F - V_OFF)의 레벨로 변조 전압 V_CC를 유지하는 데 도움을 준다. 전력 증폭기 회로(44(1)~44(N))의 각각의 내부 또는 외부에 제공될 수 있는 부하 커패시터 C_PA는 더 작은 커패시턴스(예: 100 pF)를 갖는다. 결과적으로, 수학식(Eq. 4)에 따르면, 저주파 전류 I_DC의 감소된 양으로 부하 커패시터 C_PA를 빠르게 충전하는 것이 가능하다.

OFDM 심볼 S_N의 시작 시간 T₁에서, 제어 회로(60)는, 오프셋 커패시터 C_OFF가 저주파 전류 I_DC에 의해 충전되어 현재 전압 레벨 VL_P로부터 미래 전압 레벨 VL_F로 오프셋 전압 V_OFF를 상승시킬 수 있도록, 바이패스 스위치 S_BYP를 개방한다. 변조 전압 V_CC가 전압 증폭기(54)에 의해 이미 상승되었고 부하 커패시터 C_PA에 의해 유지되었음을 감안하면, 따라서 저주파 전류 I_DC(일명, 러시 전류)에 대한 수요를 더욱 감소시키는 데 도움을 주기 위해 더 느린 속도로 오프셋 커패시터 C_OFF를 충전하는 것이 가능하다. 오프셋 전압 V_OFF가 점진적으로 증가함에 따라, 전압 증폭기(54)는, 변조 초기 전압 V_AMP와 오프셋 전압 V_OFF의 합이 미래 전압 레벨 VL_F와 같도록, 변조 초기 전압 V_AMP를 점진적으로 감소시킬 수 있다.

시간 T₃에서, 오프셋 전압 V_OFF는 미래 전압 값 VL_F로 상승된다. 이와 관련하여, 변조 초기 전압 V_AMP는 더 이상 필요하지 않다. 따라서, 제어 회로(60)는 바이패스 스위치 S_BYP를 폐쇄하고 전압 증폭기(54)를 비활성화시킬 수 있다. 일 실시예에서, 제어 회로(60)는 바이패스 스위치 S_BYP를 폐쇄하고 시간 T₃에 전압 증폭기(54)를 동시에 비활성화시킬 수 있다. 대안적으로, 제어 회로(60)는 바이패스 스위치 S_BYP를 폐쇄하는 것으로부터 타이밍 지연 T_DLY로 전압 증폭기(54)를 비활성화시킬 수 있다.

도 3b는 OFDM 심볼 S_N-1의 현재 전압 레벨 VL_P("현재 OFDM 심볼"로도 지칭됨)로부터 OFDM 심볼 S_N의 미래 전압 레벨 VL_F("미래의 OFDM 심볼"로도 지칭됨)까지 변조 전압 V_CC를 감소시키도록 설정된 도 2의 분산 전력 관리 회로(38)의 예시적인 도면을 제공하는 타이밍도이다. 도 2 및 도 3b 사이의 공통 요소는 공통 요소 번호와 함께 그 안에 도시되어 있고, 본원에서 다시 설명되지 않을 것이다.

여기서, 제어 회로(60)은 OFDM 심볼 S_N-1 동안 및 OFDM 심볼 S_N의 시작 시간 T₁ 이전에 타깃 전압 V_TGT를 수신한다. 타깃 전압 V_TGT는, 변조 전압 V_CC가 OFDM 심볼 S_N-1의 현재 전압 레벨 VL_P(예: 5.5 V)로부터 OFDM 심볼 S_N의 미래 전압 레벨 VL_F(예: 1 V)까지 감소하도록 설정되었음을 나타낸다. 특히, OFDM 심볼 S_N-1 동안, 바이패스 스위치 S_BYP가 폐쇄되고 오프셋 커패시터 C_OFF가 충전되어 변조 전압 V_CC를 현재 전압 레벨 VL_P에서 유지한다.

OFDM 심볼 S_N의 시작 시간 T₁ 이전에(예: 시간 T₂에서), 제어 회로(60)는 바이패스 스위치 S_BYP를 개방하여 오프셋 커패시터 C_OFF를 방전시켜 현재 전압 레벨 VL_P로부터 미래 전압 레벨 VL_F로 오프셋 전압 V_OFF를 감소시킨다. 시간 T₂는 오프셋 전압 V_OFF가 OFDM 심볼 S_N의 CP 지속 시간 내에 미래 전압 레벨 VL_F로 감소될 수 있도록 그렇게 결정될 수 있다.

특히, 분산 전압 변조 회로(42)는 오프셋 커패시터 C_OFF가 방전되어 오프셋 전압 V_OFF를 감소시키는 동안 OFDM 심볼 SN-1 동안 현재 전압 레벨 VL_P에서 변조 전압 V_CC를 여전히 유지할 필요가 있다. 이와 관련하여, 제어 회로(60)는 오프셋 커패시터 C_OFF를 방전하기 전에 현재 전압 레벨 VL_P에서 변조 전압 V_CC를 유지하는 것을 돕기 위해 전압 증폭기(54)를 활성화시키도록 추가로 설정된다. 또한, 전압 증폭기(54)는 오프셋 커패시터 C_OFF를 방전시키는 것과 관련된 방전 전류를 흡수하는 전류 싱크로서의 역할을 한다. 제어 회로(60)는 오프셋 커패시터 C_OFF 방전을 시작하기 위해 바이패스 스위치 S_BYP를 개방하기 전에 타이밍 전진 T_ADV로 전압 증폭기(54)를 활성화시킬 수 있다. 타이밍 전진 T_ADV는 전압 증폭기(54)가 시간 T₂에 의해 현재 전압 레벨 VL_P에서 변조 전압 V_CC를 유지하도록 램프업되고 안정활될 수 있도록 그렇게 결정될 수 있다.

시간 T₃에서, 오프셋 전압 V_OFF는 미래 전압 값 VL_F로 감소된다. 이와 관련하여, 변조 초기 전압 V_AMP는 더 이상 필요하지 않다. 따라서, 제어 회로(60)는 바이패스 스위치 S_BYP를 폐쇄하고 전압 증폭기(54)를 비활성화시킬 수 있다. 일 실시예에서, 제어 회로(60)는 바이패스 스위치 S_BYP를 폐쇄하고 시간 T₃에 전압 증폭기(54)를 동시에 비활성화시킬 수 있다. 대안적으로, 제어 회로(60)는 바이패스 스위치 S_BYP를 폐쇄하는 것으로부터 타이밍 지연 T_DLY로 전압 증폭기(54)를 비활성화시킬 수 있다.

도 2를 다시 참조하면, 전력 증폭기 회로(44(1)~44(N)) 각각은 각각의 증폭기 회로(64)를 포함한다. 특히, 각각의 증폭기 회로(64)는, MIMO(multiple-input multiple-output) 및 RF 빔포밍과 같은 송신 방식에 따라 다수의 안테나(미도시)를 통한 동시 송신을 위한 변조 전압 V_CC에 기초하여 RF 신호(47)를 동시에 증폭시키기 위한 하나 이상의 전력 증폭기(66)를 포함할 수 있다.

전력 증폭기 회로(44(1)~44(N))의 각각은 각각의 전압 입력(48)에 결합된 각각의 부하 커패시터 C_PA(일명 디커플링 커패시터)를 포함한다. 전술한 바와 같이, 부하 커패시터 C_PA는 OFDM 심볼 S_N-1과 S_N 사이에서 변조 전압 V_CC의 신속한 스위칭을 허용하도록 더 작게(예: 100 pF) 선택된다. 그러나, 더 작은 부하 커패시터 C_PA는 또한 더 작은 용량성 임피던스 Z_CPA를 가질 것이고, 이는 전압 입력(48)에서 제공되는 출력 임피던스 Z_OUT과 적절히 정합하기에 충분하지 않을 수 있다. 결과적으로, 리플 전압 V_CC-RP는 전압 입력(48)에서 수신된 변조 전압 V_CC에 생성될 수 있다. 이와 관련하여, 분산 전력 관리 회로(38)는 또한 리플 전압 V_CC-RP를 억제하도록 설정된다.

일 실시예에서, 분산 전압 변조 회로(42)에서 전압 출력(46)은 제1 유도성 트레이스 임피던스 Z_TRACE1을 갖는 제1 전도성 트레이스(68)를 통해 전력 인덕터(52)에 결합되고, 제2 유도성 트레이스 임피던스 Z_TRACE2를 갖는 제2 전도성 트레이스(70)을 통해 전력 증폭기 회로(44(1)~44(N)) 각각의 전압 입력(48)에 결합된다. 따라서, 각각의 전압 입력(48)에서 보이는 출력 임피던스 Z_OUT은, 분배된 전압 변조 회로(42)의 고유 임피던스 Z_DPMIC 및 제2 전도성 트레이스(70)의 제2 유도성 트레이스 임피던스 Z_TRACE2 둘 다를 포함할 것이다. 따라서, 리플 전압 V_CC-RP를 억제하기 위해 출력 임피던스 Z_OUT을 감소시키기 위해, 고유 임피던스 Z_DPMIC 및 제2 유도성 추적 임피던스 Z_TRACE2 둘 다를 감소시키는 것이 필요하다.

일 양태에서, 전력 증폭기 회로(44(1)~44(N))의 각각의 전압 입력(48)에 실질적으로 가까운 분산 전압 변조 회로(42)를 제공함으로써 제2 유도성 트레이스 임피던스 Z_TRACE2를 감소시킬 수 있다. 일 실시예에서, 제2 유도성 트레이스 임피던스 Z_TRACE2가 0.7 나노헨리(nH) 미만이 되도록, 분산 전압 변조 회로(42)가 각각의 전압 입력(48)에 충분히 가깝게 제공될 수 있다. 대조적으로, PMIC(40)는 저주파 전류 I_DC만을 제공하기 때문에, 제1 전도성 트레이스(68)는 제2 전도성 트레이스(70)보다 실질적으로 더 길(예: 50배 더 길) 수 있다. 즉, PMIC(40)는 각각의 전압 입력(48)으로부터 더 멀리 제공되어 더 많은 구현 유연성을 제공할 수 있다.

다른 양태에서, 전압 증폭기(54) 내부의 고유 임피던스 Z_DPMIC을 감소시키는 것이 가능하다. 이와 관련하여, 도 4는 도 2의 분산 전압 변조 회로(42)에서 전압 증폭기(54)의 내부 구조의 예시적인 도면을 제공하는 개략도이다. 도 2 및 도 4 사이의 공통 요소는 공통 요소 번호와 함께 그 안에 도시되어 있고, 본원에서 다시 설명되지 않을 것이다.

일 실시예에서, 전압 증폭기(54)는 입력/바이어스 스테이지(72) 및 출력 스테이지(74)를 포함한다. 입력/바이어스 스테이지(72)는 변조 전압 V_TGT 및 전압 출력(46)에서 변조 전압 V_CC를 나타내는 피드백 신호 V_CC-FB를 수신하도록 설정된다. 따라서, 입력/바이어스 스테이지(72)는 한 쌍의 바이어스 신호 76P(제1 바이어스 신호라고도 함), 76N(제2 바이어스 신호라고도 함)을 생성하여 출력 스테이지(74)를 제어한다.

일 실시예에서, 출력 스테이지(74)는 바이어스 신호(76P, 76N) 중 선택된 하나에 기초하여 출력(58)에서 변조 초기 전압 V_AMP를 생성하도록 설정된다. 출력 스테이지(74)는 또한 피드백 신호 V_CC-FB를 수신하도록 설정된다. 따라서, 출력 스테이지(74)는 피드백 신호 V_CC-FB에 기초하여 변조 초기 전압 V_AMP를 수정하여 고유 임피던스 Z_DPMIC를 감소시켜 출력 임피던스 Z _OUT을 감소시킬 수 있다.

일 실시예에서, 출력 스테이지(74)는 제1 트랜지스터(78P) 및 제2 트랜지스터(78N)를 포함한다. 비제한적인 예에서, 제1 트랜지스터(78P)는 pFET(p-type field-effect transistor)이고, 제2 트랜지스터(78N)는 nFET(n-type FET)이다. 이 예에서, 제1 트랜지스터(78P)는 제1 소스 전극(C₁), 제1 드레인 전극(D₁), 및 제1 게이트 전극(G₁)을 포함하고, 제2 트랜지스터(78N)는 제2 소스 전극(C₂), 제2 드레인 전극(D₂), 및 제2 게이트 전극(G₂)을 포함한다. 구체적으로, 제1 드레인 전극(D₁)은 공급 전압(V_SUP)을 수용하도록 설정되고, 제2 드레인 전극(D₂)은 접지(GND)에 결합되고, 제1 소스 전극(C₁) 및 제2 소스 전극(C₂)은 모두 전압 증폭기(54)의 출력(58)에 결합된다.

제1 게이트 전극(G₁)은 입력/바이어스 스테이지(72)에 결합되어 바이어스 신호(76P)를 수신하고, 제2 게이트 전극(G₂)은 입력/바이어스 스테이지(72)에 결합되어 바이어스 신호(76N)를 수신한다. 여기에서, 입력/바이어스 스테이지(72)는 변조 전압 V_CC의 증가에 응답하여 바이어스 신호(76P)를 생성하거나, 변조 전압 V_CC의 감소에 응답하여 바이어스 신호 76N을 생성하도록 설정된다. 구체적으로, 제1 트랜지스터(78P)는 턴온되어 변조 초기 전압 V_AMP를 출력하고, 바이어스 신호(76P)를 수신하는 것에 응답하여 공급 전압 V_SUP로부터 고주파 전류 I_AMP(예: 교류 전류)를 소싱하고, 제2 트랜지스터(78N)는 턴온되어 공급 전압 V_SUP로부터 변조 초기 전압 V_AMP를 출력하고, 바이어스 신호(76N)를 수신하는 것에 응답하여 GND로 고주파 전류 I_AMP를 싱크한다.

본 실시예에서, 출력 스테이지(74)는 또한 제1 밀러 커패시터 C_Miller1 및 제2 밀러 커패시터 C_Miller2를 포함한다. 구체적으로, 제1 밀러 커패시터 C_Miller1는 전압 증폭기(54)의 출력(58)과 제1 게이트 전극(G₁)사이에 결합되고, 제2 밀러 커패시터 C_Miller2는 전압 증폭기(54)의 출력(58)과 제2 게이트 전극(G₂) 사이에 결합된다. 이와 관련하여, 출력 스테이지(74)는 전형적인 클래스 AB 레일-레일 OpAmp 출력 스테이지로 간주될 수 있다. 제1 밀러 커패시터 C_Miller1 및 제2 밀러 커패시터 C_Miller2는 제1 트랜지스터(78P) 및 제2 트랜지스터(78N)의 제어를 안정화시킬 수 있을 뿐만 아니라(예: 이른바 밀러 효과를 완화함), 전압 증폭기(54)의 폐쇄 루프 출력 임피던스를 감소시킬 수도 있다.

특히, 제1 밀러 커패시터 C_Miller1 및 제2 밀러 커패시터 C_Miller2가 전압 증폭기54의 출력(58)에 각각 결합되기 때문에, 제1 밀러 커패시터 C_Miller1 및 제2 밀러 커패시터 C_Miller2는 출력 임피던스 Z _OUT의 일부인 고유 임피던스 Z_DPMIC를 감소시킬 수 있다.

일 실시예에서, 프로세스에 기초하여 전술한 실시예를 지원하도록 분산 전력 관리 회로(38)를 설정하는 것이 가능하다. 이와 관련하여, 도 5는 도 2의 분산 전력 관리 회로(38)에서 분산 전력 관리를 지원하기 위한 예시적인 프로세스(200)의 흐름도이다.

여기서, 분산 전압 변조 회로(42)는 제1 유도성 트레이스 임피던스 Z_TRACE1을 갖는 제1 전도성 트레이스(68)를 통해 PMIC(40)에 결합된다(202 단계). 다음으로, 분배된 전압 변조 회로(42)는 제1 유도성 트레이스 임피던스 Z_TRACE1보다 실질적으로 더 작은(예: 50배 더 작은) 제2 유도성 트레이스 임피던스 Z_TRACE2를 갖는 제2 전도성 트레이스(70)를 통해 전력 증폭기 회로(44(1)~44(N)) 각각의 전압 입력(48)에 결합된다(204 단계). 분산 전압 변조 회로(42)는 변조 타깃 전압 V_TGT를 수신하는데, 이는 변조 전압 V_CC가 현재 시간 간격 S_N-1에서의 현재 전압 레벨 VL_P로부터 다가오는 시간 간격 S_N에서의 미래 전압 레벨 VL_F로 변할 것임을 나타낸다(206 단계). 따라서, 분배된 전압 변조 회로(42)에서 전압 증폭기(54)는, 변조 초기 전압 V_AMP가 다가오는 시간 간격 S_N의 시작으로부터 정의된 시간적 제한을 갖는 미래 전압 레벨 VL_F로 변경될 수 있도록, 다가오는 시간 간격 S_N의 시작 전에 변조 초기 전압 V_AMP를 변경하도록 활성화될 것이다(208 단계).

당업자는 본 개시의 바람직한 실시예에 대한 개선 및 수정을 인식할 것이다. 이러한 모든 개선 및 수정은 본원에 개시된 개념 및 이어지는 청구범위의 범주 내에서 고려된다.

Claims

분산 전력 관리 회로로서,
분산 전압 변조 회로를 포함하며, 상기 분산 전압 변조 회로는:
변조 전압을 출력하는 전압 출력;
변조 초기 전압을 생성하도록 설정된 전압 증폭기;
상기 전압 증폭기와 상기 전압 출력 사이에 결합되고, 변조 오프셋 전압에 의해 상기 변조 초기 전압을 상승시켜 상기 변조 전압을 생성하도록 설정된 전압 오프셋 회로; 및
제어 회로를 포함하며, 상기 제어 회로는:
상기 변조 전압이 현재 시간 간격의 현재 전압 레벨로부터 다가오는 시간 간격의 미래 전압 레벨로 변화할 것을 나타내는 변조 타깃 전압을 수신하고;
상기 전압 증폭기를 상기 다가오는 시간 간격의 시작 전에 활성화시켜 상기 변조 초기 전압을 상기 다가오는 시간 간격의 시작으로부터 정의된 시간 제한 내에서 상기 미래 전압 레벨로 변경시키도록 구성되는, 분산 전력 관리 회로.
제1항에 있어서,
상기 현재 시간 간격은 한 쌍의 연속 OFDM(orthogonal frequency division multiplexing) 심볼 중 선행하는 하나에 상응하고;
상기 다가오는 시간 간격은 상기 한 쌍의 연속 OFDM 심볼 중 후속하는 하나에 상응하고;
상기 정의된 시간 제한은 상기 한 쌍의 연속 OFDM 심볼 각각에서의 CP(cyclic prefix)에 상응하는, 분산 전력 관리 회로.
제1항에 있어서,
제1 유도성 트레이스 임피던스를 갖는 제1 전도성 트레이스를 통해 상기 전압 출력에 결합된 PMIC(power management integrated circuit); 및
상기 제1 유도성 트레이스 임피던스보다 실질적으로 더 작은 제2 유도성 트레이스 임피던스를 갖는 제2 전도성 트레이스를 통해 상기 전압 출력에 결합된 각각의 전압 입력을 각각 포함하는 하나 이상의 전력 증폭기 회로를 더 포함하는, 분산 전력 관리 회로.
제3항에 있어서, 상기 PMIC 및 상기 분산 전압 변조 회로는 상이한 다이(die)로 제공되는, 분산 전력 관리 회로.
제3항에 있어서, 상기 PMIC는:
배터리 전압의 함수로서, 그리고 상기 변조 타깃 전압에 따라 결정된 듀티 사이클에 기초하여 저주파 전압을 생성하도록 설정된 MCP(multi-level charge pump); 및
상기 제1 전도성 트레이스를 통해 상기 전압 출력에 결합되고 상기 저주파 전압에 기초하여 저주파 전류를 유도하도록 설정되는 전력 인덕터를 포함하는, 분산 전력 관리 회로.
제5항에 있어서, 상기 전압 오프셋 회로는:
상기 전압 증폭기의 출력과 상기 전압 출력 사이에 결합되는 오프셋 커패시터; 및
상기 전압 증폭기의 출력과 접지 사이에 결합되는 바이패스 스위치를 포함하는, 분산 전력 관리 회로.
제6항에 있어서, 상기 제어 회로는:
상기 변조 전압이 상기 현재 전압 레벨로부터 상기 미래 전압 레벨로 증가할 것임을 나타내는 상기 변조 타깃 전압을 수신하고;
상기 전압 증폭기를 상기 다가오는 시간 간격의 시작 전에 활성화시켜 상기 변조 전압을 상기 현재 전압 레벨로부터 상기 정의된 시간 제한 내에서 상기 미래 전압 레벨로 상승시키고;
상기 전압 증폭기를 활성화한 후 상기 바이패스 스위치를 개방하여 상기 저주파 전류에 기초하여 상기 현재 전압 레벨에서 상기 미래 전압 레벨로 상기 오프셋 커패시터를 충전하고;
상기 오프셋 커패시터가 상기 미래 전압 레벨까지 충전되는 것에 응답하여 상기 바이패스 스위치를 폐쇄하고;
상기 바이패스 스위치를 폐쇄한 후 상기 전압 증폭기를 비활성화하도록 추가로 설정되는, 분산 전력 관리 회로.
제6항에 있어서, 상기 제어 회로는:
상기 변조 전압이 상기 현재 전압 레벨로부터 상기 미래 전압 레벨로 감소할 것임을 나타내는 상기 변조 타깃 전압을 수신하고;
상기 전압 증폭기를 상기 다가오는 시간 간격의 시작 전에 활성화시켜 상기 변조 전압을 상기 현재 전압 레벨로 유지하고;
상기 오프셋 커패시터가 상기 미래 전압 레벨까지 방전되는 것에 응답하여 상기 바이패스 스위치를 폐쇄하고;
상기 바이패스 스위치를 폐쇄한 후 상기 전압 증폭기를 비활성화하도록 추가로 설정되는, 분산 전력 관리 회로.
제3항에 있어서, 상기 전압 증폭기는 입력/바이어스 스테이지 및 출력 스테이지를 포함하되,
상기 입력/바이어스 스테이지는:
상기 변조 타깃 전압 및 상기 전압 출력에서 상기 변조 전압을 나타내는 피드백 신호를 수신하고;
상기 변조 타깃 전압 및 상기 피드백 신호에 표시된 상기 변조 전압에 기초하여 한 쌍의 바이어스 신호를 생성하도록 설정되고;
상기 출력 스테이지는:
상기 입력/바이어스 스테이지에 결합되고 상기 한 쌍의 바이어스 신호에 기초하여 상기 변조 초기 전압을 생성하도록 설정되는, 분산 전력 관리 회로.
제9항에 있어서, 상기 출력 스테이지는 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
상기 제1 트랜지스터는:
공급 전압을 수신하도록 설정된 제1 드레인 전극;
상기 한 쌍의 바이어스 신호 중 제1 바이어스 신호를 수신하도록 설정된 제1 게이트 전극; 및
상기 전압 증폭기의 출력에 결합된 제1 소스 전극을 포함하고;
상기 제2 트랜지스터는:
상기 전압 증폭기의 출력에 결합된 제2 소스 전극;
상기 한 쌍의 바이어스 신호 중 제2 바이어스 신호를 수신하도록 설정된 제2 게이트 전극; 및
접지에 결합된 제2 드레인 전극을 포함하되;
상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 선택된 하나는 상기 제1 바이어스 신호 및 상기 제2 바이어스 신호 중 선택된 하나에 의해 바이어스되어 상기 전압 증폭기의 출력에서 상기 변조 초기 전압을 출력하는, 분산 전력 관리 회로.
제10항에 있어서, 상기 출력 스테이지는:
상기 제1 게이트 전극과 상기 제1 소스 전극 사이에 결합되고, 상기 전압 출력에서 임피던스를 감소시켜, 상기 제1 트랜지스터가 상기 제1 바이어스 신호에 의해 바이어스될 때, 상기 분산 전압 변조 회로의 유도성 임피던스를 감소시키도록 설정되는 제1 밀러 커패시터; 및
상기 제2 게이트 전극과 상기 제2 소스 전극 사이에 결합되고, 상기 전압 출력에서의 임피던스를 감소시켜, 상기 제2 트랜지스터가 상기 제2 바이어스 신호에 의해 바이어스될 때, 상기 분산 전압 변조 회로의 유도성 임피던스를 감소시키도록 설정되는 제2 밀러 커패시터를 더 포함하는, 분산 전력 관리 회로.
분산 전압 변조 회로로서,
변조 전압을 출력하는 전압 출력;
변조 초기 전압을 생성하도록 설정된 전압 증폭기;
상기 전압 증폭기와 상기 전압 출력 사이에 결합되고, 변조 오프셋 전압에 의해 상기 변조 초기 전압을 상승시켜 상기 변조 전압을 생성하도록 설정된 전압 오프셋 회로; 및
제어 회로를 포함하며, 상기 제어 회로는:
상기 변조 전압이 현재 시간 간격의 현재 전압 레벨로부터 다가오는 시간 간격의 미래 전압 레벨로 변화할 것을 나타내는 변조 타깃 전압을 수신하고;
상기 전압 증폭기를 상기 다가오는 시간 간격의 시작 전에 활성화시켜 상기 변조 초기 전압을 상기 다가오는 시간 간격의 시작으로부터 정의된 시간 제한 내에서 상기 미래 전압 레벨로 변경시키도록 구성되는, 분산 전압 변조 회로.
제12항에 있어서, 상기 전압 오프셋 회로는:
상기 전압 증폭기의 출력과 상기 전압 출력 사이에 결합되는 오프셋 커패시터; 및
상기 전압 증폭기의 출력과 접지 사이에 결합되는 바이패스 스위치를 포함하는, 분산 전압 변조 회로.
제12항에 있어서, 상기 전압 증폭기는 입력/바이어스 스테이지 및 출력 스테이지를 포함하고,
상기 입력/바이어스 스테이지는:
상기 변조 타깃 전압 및 상기 전압 출력에서 상기 변조 전압을 나타내는 피드백 신호를 수신하고;
상기 변조 타깃 전압 및 상기 피드백 신호에 표시된 상기 변조 전압에 기초하여 한 쌍의 바이어스 신호를 생성하고;
상기 출력 스테이지는:
상기 입력/바이어스 스테이지에 결합되고 상기 한 쌍의 바이어스 신호에 기초하여 상기 변조 초기 전압을 생성하도록 설정되는, 분산 전압 변조 회로.
제14항에 있어서, 상기 출력 스테이지는 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
상기 제1 트랜지스터는:
공급 전압을 수신하도록 설정된 제1 드레인 전극;
상기 한 쌍의 바이어스 신호 중 제1 바이어스 신호를 수신하도록 설정된 제1 게이트 전극; 및
상기 전압 증폭기의 출력에 결합된 제1 소스 전극을 포함하고;
상기 제2 트랜지스터는:
상기 전압 증폭기의 출력에 결합된 제2 소스 전극;
상기 한 쌍의 바이어스 신호 중 제2 바이어스 신호를 수신하도록 설정된 제2 게이트 전극; 및
접지에 결합된 제2 드레인 전극을 포함하되;
상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 선택된 하나는 상기 제1 바이어스 신호 및 상기 제2 바이어스 신호 중 선택된 하나에 의해 바이어스되어 상기 전압 증폭기의 출력에서 상기 변조 초기 전압을 출력하는, 분산 전압 변조 회로.
제15항에 있어서, 상기 출력 스테이지는:
상기 제1 게이트 전극과 상기 제1 소스 전극 사이에 결합되고, 상기 전압 출력에서 임피던스를 감소시켜, 상기 제1 트랜지스터가 상기 제1 바이어스 신호에 의해 바이어스될 때, 상기 분산 전압 변조 회로의 유도성 임피던스를 감소시키도록 설정되는 제1 밀러 커패시터; 및
상기 제2 게이트 전극과 상기 제2 소스 전극 사이에 결합되고, 상기 전압 출력에서의 임피던스를 감소시켜, 상기 제2 트랜지스터가 상기 제2 바이어스 신호에 의해 바이어스될 때, 상기 분산 전압 변조 회로의 유도성 임피던스를 감소시키도록 설정되는 제2 밀러 커패시터를 더 포함하는, 분산 전압 변조 회로.
분산 전력 관리를 지원하는 방법으로서,
제1 유도성 트레이스 임피던스를 갖는 제1 전도성 트레이스를 통해 분산 전압 변조 회로를 PMIC(power management integrated circuit)에 결합시키는 단계;
상기 제1 유도성 트레이스 임피던스보다 실질적으로 더 작은 제2 유도성 트레이스 임피던스를 갖는 제2 전도성 트레이스를 통해 상기 분산 전압 변조 회로를 하나 이상의 전력 증폭기 회로의 각각의 전압 입력에 결합시키는 단계;
상기 분산 전압 변조 회로에서, 변조 전압이 현재 시간 간격의 현재 전압 레벨로부터 다가오는 시간 간격의 미래 전압 레벨로 변화할 것을 나타내는 변조 타깃 전압을 수신하는 단계; 및
상기 분산 전압 변조 회로에서, 변조 초기 전압이 상기 다가오는 시간 간격의 시작으로부터 정의된 시간 제한 내에서 상기 미래 전압 레벨로 변경될 수 있도록, 상기 다가오는 시간 간격의 시작 전에 상기 변조 초기 전압을 변경하는 단계를 포함하는, 방법.
제17항에 있어서, 상기 분산 전압 변조 회로는:
상기 변조 전압을 출력하는 전압 출력;
상기 변조 초기 전압을 생성하도록 설정된 전압 증폭기; 및
전압 오프셋 회로를 포함하며, 상기 전압 오프셋 회로는:
상기 전압 증폭기의 출력과 상기 전압 출력 사이에 결합되고, 변조 오프셋 전압에 의해 상기 변조 초기 전압을 상승시켜 상기 변조 전압을 생성하도록 설정된 오프셋 커패시터; 및
상기 전압 증폭기의 출력과 접지 사이에 결합되는 바이패스 스위치를 포함하는, 방법.
제18항에 있어서,
상기 변조 전압이 상기 현재 전압 레벨로부터 상기 미래 전압 레벨로 증가할 것임을 나타내는 상기 변조 타깃 전압을 수신하는 단계;
상기 전압 증폭기를 상기 다가오는 시간 간격의 시작 전에 활성화시켜 상기 변조 전압을 상기 현재 전압 레벨로부터 상기 정의된 시간 제한 내에서 상기 미래 전압 레벨로 상승시키는 단계;
상기 전압 증폭기를 활성화시킨 후 상기 바이패스 스위치를 개방하여 상기 현재 전압 레벨로부터 상기 미래 전압 레벨로 상기 오프셋 커패시터를 충전하는 단계;
상기 오프셋 커패시터가 상기 미래 전압 레벨까지 충전되는 것에 응답하여 상기 바이패스 스위치를 폐쇄하는 단계; 및
상기 바이패스 스위치를 폐쇄한 후에 상기 전압 증폭기를 비활성화시키는 단계를 더 포함하는, 방법.
제18항에 있어서,
상기 변조 전압이 상기 현재 전압 레벨로부터 상기 미래 전압 레벨로 감소할 것임을 나타내는 상기 변조 타깃 전압을 수신하는 단계;
상기 전압 증폭기를 상기 다가오는 시간 간격의 시작 전에 활성화시켜 상기 변조 전압을 상기 현재 전압 레벨로 유지하는 단계;
상기 오프셋 커패시터가 상기 미래 전압 레벨까지 방전되는 것에 응답하여 상기 바이패스 스위치를 폐쇄하는 단계; 및
상기 바이패스 스위치를 폐쇄한 후에 상기 전압 증폭기를 비활성화시키는 단계를 더 포함하는, 방법.