JP5822683B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP5822683B2 JP5822683B2 JP2011257502A JP2011257502A JP5822683B2 JP 5822683 B2 JP5822683 B2 JP 5822683B2 JP 2011257502 A JP2011257502 A JP 2011257502A JP 2011257502 A JP2011257502 A JP 2011257502A JP 5822683 B2 JP5822683 B2 JP 5822683B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- signal
- control signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 claims description 85
- 230000003111 delayed effect Effects 0.000 claims description 32
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 230000000630 rising effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 description 39
- 238000010586 diagram Methods 0.000 description 25
- 230000008859 change Effects 0.000 description 18
- 229920006395 saturated elastomer Polymers 0.000 description 17
- 230000000694 effects Effects 0.000 description 12
- 230000007423 decrease Effects 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 7
- 238000009499 grossing Methods 0.000 description 7
- 230000001186 cumulative effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
- H03F1/025—Stepped control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
- H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/301—CMOS common drain output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/301—CMOS common drain output SEPP amplifiers
- H03F3/3016—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/507—A switch being used for switching on or off a supply or supplying circuit in an IC-block amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/511—Many discrete supply voltages or currents or voltage levels can be chosen by a control signal in an IC-block amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Transmitters (AREA)
Description
送信機の電力増幅器への要求として、設置場所の制約や据付コストの低減のために、小型・軽量化が強く求められている。装置の体積・重量は、電力損失によって発生する熱を放熱するための放熱フィンが多くを占めるが、電力効率を改善することで放熱フィンを小さくすることが可能になり、小型・軽量化に寄与する。
電力効率を改善する方法として、電力増幅器に入力される信号の電圧振幅に応じて、電力増幅器に印加する電源電圧を制御するET(Envelop Tracking)方式や、飽和型の電力増幅器の電源電圧を変動させるEER(Envelop Elimination and Restoration)方式がある。
[ET方式の電力増幅器:図12(a)]
図12(a)に示すように、ET方式の電力増幅器は、入力端子1と、分配器2と、包絡線検波器3と、電源回路4と、主増幅器6と、出力端子7とを備えている。
具体的には、入力端子1と、分配器2と、主増幅器6と、出力端子7が直列に接続されており、分配器2には包絡線検波器3が接続され、包絡線検波器3には電源回路4が接続され、電源回路4は主増幅器6に接続されて電源を供給する構成となっている。
したがって、主増幅器6に印加される電源電圧と、出力信号振幅の差が小さく抑えられることになり、主増幅器6は電力ロスが小さい領域で動作することが可能となるものである。
図12(b)に示すように、EER方式の電力増幅器は、入力端子1と、分配器2と、包絡線検波器3と、電源回路4と、RFリミット増幅器5と、主増幅器6と、出力端子7とを備えている。
つまり、分配器2と主増幅器6との間にRFリミット増幅器5が設けられて主増幅器6への入力電圧を制限している点が(a)に示したET方式の電力増幅器とは異なっている。
分配器2で分配された他方のRF信号は、RFリミット増幅器5で振幅変動分が除去され、位相情報のみを保ちながら主増幅器6で増幅される。
主増幅器6の電源電圧は、包絡線検波器3からの振幅情報に従って変動するので、振幅情報は復元され、主増幅器6は常に飽和状態で動作するため高効率となる。
ところで、ET方式やEER方式の電力増幅器全体における効率を考えた場合、主増幅器6だけでなく、電源回路4の効率も重要になってくる。
W−CDMA(Wideband-Code Division Multiple Access)信号やOFDM(Orthogonal Frequency Division Multiplexing)信号のような広帯域信号の包絡線信号の帯域は広く、電源回路4は高速に動作する必要がある。
高速に動作する電源回路には、線形増幅回路としてプッシュプル増幅器を使用し、DC/DCコンバータとしてD級回路を使用したものがある。
このような電源回路の構成例について図13を用いて説明する。図13は、高速に動作する電源回路の例を示す構成図である。
尚、プッシュプル増幅器12は、請求項に記載したプッシュプル増幅部に相当する。
電流検出器25は、例えば抵抗から構成される。
また、DC/DCコンバータ11は、電圧電源と、スイッチ素子13と、ダイオード14と、インダクタンス15とを備えている。
プッシュプル増幅器12については後述する。
DC/DCコンバータ11の動作について簡単に説明する。
包絡線検波器3の出力がDC成分の場合、DC/DCコンバータ11は、追従モードで動作して、スイッチ素子13を自励周波数で周期的にオン/オフする。
また、包絡線検波器3の出力がDC成分と高い周波数のAC成分になると、DC/DCコンバータ11は、非追従モードで動作し、AC高周波成分を基本とする周波数でスイッチ素子13をオン/オフする。このとき、DC/DCコンバータ11は、DC成分のみを出力し、高い周波数のAC成分はプッシュプル増幅器12から出力される。
図13に示した高速動作用電源回路では、自励周波数を高くして追従できるAC成分を増やすことで、つまり、高効率なDC/DCコンバータ11から出力するエネルギーの割合を増やすことで、電源回路の高効率化を試みることが考えられる。
しかし、WiMAX(Worldwide Interoperability for Microwave Access)やLTE(Long Term Evolution)などの広帯域な通信システムでは、包絡線も広帯域になるため、DC/DCコンバータ11のスイッチング周波数を上げると、スイッチング損失が大きくなり、電源回路の効率は低下する。
ところで、主増幅器6の出力電力が大きい場合には、電源回路4からも多くの電流を供給する必要がある。
図13の高速動作用電源回路において、DC/DCコンバータ11では、スイッチ素子13、ダイオード14、インダクタンス15として、必要な電流を流せる部品を選択すればよい。
しかしながら、プッシュプル増幅器12に用いられるオペアンプについては、一般的に大電流を流せる部品はない。そこで、オペアンプの出力にNPNトランジスタとPNPトランジスタを接続して、出力できる電流の容量を増やしている。
次に、従来の高速動作用電源回路におけるプッシュプル増幅器(従来のプッシュプル増幅器)の構成について図13を用いて説明する。
図13に示すように、従来のプッシュプル増幅器12は、オペアンプ16と、バイアス回路を構成する抵抗器19、ダイオード20、ダイオード21、抵抗器22と、プッシュプル回路のNPNトランジスタ17、PNPトランジスタ18と、直流電圧源23と、直流電圧源24とで構成されている。
ダイオード20は、NPNトランジスタ17のベース−間の電圧降下を、ダイオード21はPNPトランジスタ18のベース−エミッタ間の電圧降下を補償するためのものであり、抵抗器19、抵抗器22と共にバイアス回路を構成する。
そして、NPNトランジスタ17は基準電圧よりも高い電圧を出力し、PNPトランジスタ18は基準電圧よりも低い電圧を出力する。
ここで、B級増幅器の電力変換効率について説明する。
B級増幅器が正弦波を出力するときの電力変換効率ηは、式1で表されることが知られている。
η=π/4×Vomax/Vdd (式1)
式1をNPNトランジスタ17について説明すると、Vddは直流電圧源23の電源電圧であり、Vomaxは、NPNトランジスタ17の出力電圧の最大値である。
図14では、出力電圧に対する電力変換効率ηを表しており、横軸のバックオフは、Vomax/Vddを対数で表したものである。
バックオフが0dBの点が飽和出力を示しており、このときの電力変換効率ηは、上述したように78.5%となり、バックオフが大きくなると(最大出力電圧Vomaxが低下すると)電力変換効率ηは低下し、バックオフが−8dBの時の電力変換効率ηは、30%となる。
式1及び図14では、NPNトランジスタ17について説明したが、PNPトランジスタ18についても同様のことが言えるため、プッシュプル増幅器12全体の特性も式1及び図14で表すことができるものである。
尚、プッシュプル増幅器12では、オペアンプ16やバイアス回路も電力を消費するが、NPNトランジスタ17及びPNPトランジスタ18の電流増幅率hfeが大きく、オペアンプ16の消費電力はプッシュプル増幅器12のそれと比較すると僅かであるため、プッシュプル増幅器12の電力変換効率は、図14に示した特性とほぼ一致する。
ここで、OFDM信号における包絡線信号の累積確率密度分布について図15を用いて説明する。図15は、OFDM信号における包絡線信号の累積確率密度分布の例を示す説明図である。
図15では、帯域幅10MHz、PAPR(Peak to Average Power Ratio):8dBのOFDM変調信号の包絡線を求め、電力の累積確率密度分布をDCから10MHzまでプロットしている。
OFDM信号での電源回路4の電力変換効率について説明する。
DC成分と低い周波数成分を供給するDC/DCコンバータ11の電力変換効率は、スイッチ素子13のオン抵抗や、スイッチング損失、ダイオードの順方向電圧、インダクタンス14の損失などで決まり、ηdとする。
ηs=1/(10%/ηb+90%/ηd) (式2)
仮に、ηb=30%、ηd=90%として計算すると、ηs=75%となる。
電源回路4全体の電力変換効率を改善するためには、電力変換効率の低いプッシュプル増幅器12の効率をあげることが必要である。
[実施の形態の概要]
本発明の実施の形態に係る電源回路は、プッシュプル増幅器に、スイッチと直流電圧源が直列に接続され、更にそれらに並列にダイオードが接続された回路部を1つの回路ブロックとして、複数の回路ブロックが直列に接続された第1と第2の電源電圧生成回路を備え、当該第1と第2の電源電圧生成回路が、それぞれNPNトランジスタのコレクタ端子及びPNPトランジスタのコレクタ端子に接続され、スイッチ制御部が、入力信号レベルに応じて、複数のブロックの直流電圧源をNPNトランジスタ又はPNPトランジスタのコレクタ端子に接続するスイッチのオン/オフを制御する制御信号を出力して、NPNトランジスタ及びPNPトランジスタのコレクタ電圧を入力信号レベルに応じて制御して、出力レベルに追従したコレクタ電圧とすることができ、出力レベルが低い場合でも飽和に近い動作を可能とし、電源回路全体の電力変換効率を改善することができるものである。
本発明の第1の実施の形態に係る電源回路は、図13に示した従来の電源回路と同様に、プッシュプル増幅器とDC/DCコンバータとを備えている。
本発明の第1の実施の形態に係る電源回路について図1を用いて説明する。図1は、本発明の第1の実施の形態に係る電源回路に用いられるプッシュプル増幅器の構成図である。
図1に示すように、本発明の第1の実施の形態に係る電源回路(第1の電源回路)に用いられるプッシュプル増幅器(第1のプッシュプル増幅器)は、図13に示した従来のプッシュプル増幅器と同様の部分として、入力端子8と、出力端子10と、オペアンプ16と、バイアス回路を構成する抵抗器19と、ダイオード20と、ダイオード21と、抵抗器22と、プッシュプル回路を構成するNPNトランジスタ17と、PNPトランジスタ18と、直流電圧源23と、直流電圧源24とを備えている。従来のプッシュプル増幅器と同様の構成部分は、請求項に記載したプッシュプル増幅部に相当する。
直流電圧源81,82の電圧をそれぞれV9,V10とする。
直流電圧源81及び複数の回路ブロックB1〜B4と、直流電圧源82及び複数の回路ブロックB5〜B8は請求項に記載した可変電源部に相当する。
NPNトランジスタ17側の回路ブロックB1〜B4の構成について説明する。
回路ブロックB1〜B4は、それぞれ、直流電圧源(51〜54)と、スイッチ(61〜64)と、ダイオード(71〜74)とを備え、各ブロックにおいて、ダイオードのアノードには直流電圧源の−側(負側)が接続され、カソードにはスイッチを介して直流電圧源の+側(正側)が接続されている。
直列に接続された回路ブロックB1〜B4から成る回路を第1の電源電圧生成回路とする。
つまり、スイッチで選択された直流電圧源と直流電圧源81とが直列接続となる。
尚、回路ブロックB1〜B4の直流電圧源51,52,53,54の電圧を、V1,V2,V3,V4とする。
同様に、PNPトランジスタ18側の回路ブロックB5〜B8は、それぞれ、直流電圧源(55〜58)と、スイッチ(65〜68)と、ダイオード(75〜78)とを備え、各ブロックにおいて、ダイオードのアノードには直流電圧源の−側が接続され、カソードにはスイッチを介して直流電圧源のプラス側が接続されている。
直列に接続された回路ブロックB5〜B8から成る回路を第2の電源電圧生成回路とする。
第1の電源電圧生成回路及び第2の電源電圧生成回路は、請求項に記載した可変電源部に相当する。
つまり、スイッチで選択された直流電圧源と直流電圧源82が直列接続となる。
尚、回路ブロックB5〜B8の直流電圧源55,56,57,58の電圧を、V5,V6,V7,V8とする。
スイッチ制御信号C1〜C4、C5〜C8は、請求項に記載した選択信号に相当する。
次に、第1のプッシュプル増幅器の特徴部分であるスイッチ制御部83について説明する。
スイッチ制御部83は、入力端子8から入力される信号(包絡線信号)に基づいて、NPNトランジスタ17のコレクタ端子に印加される電圧を適切な値とするよう、回路ブロックB1〜B4のスイッチ61,62,63,64のオン/オフを制御するスイッチ制御信号C1,C2,C3,C4を出力する。
スイッチ制御部83の各制御信号生成回路は、例えばコンパレータ回路によって構成される。
まず、回路ブロックB1〜B4,B5〜B8の動作について簡単に説明する。
各回路ブロックB1〜B4、B5〜B8では、ダイオードのアノード端子は直流電圧源の負側に、カソード端子は直流電圧源の正側に接続されている。このような回路ブロックB1〜B4、B5〜B8を直列に接続し、各スイッチのオン/オフを制御することにより、電圧を加算してNPNトランジスタ17、PNPトランジスタ18のコレクタ端子に印加することが可能となる。
また、スイッチがオフの場合には、当該回路ブロックの直流電圧源の回路が開放になっているため、電圧は加算されないが、電流はダイオードを流れ、回路は動作する。
これにより、入力電力レベルに応じて、基準電圧に対して正のコレクタ電圧をNPNトランジスタ17に印加し、基準電圧に対して負のコレクタ電圧をPNPトランジスタ18に印加するものである。
次に、第1のプッシュプル増幅器におけるスイッチ制御信号とトランジスタのコレクタ電圧の関係について図2を用いて説明する。図2は、第1のプッシュプル増幅器におけるスイッチ制御信号の一例と、それに伴うトランジスタのコレクタ電圧及び出力波形を示す説明図である。
図2の(a)には、スイッチ制御信号C1〜C8の例を示しており、スイッチ制御信号C1〜C8のそれぞれについて、各制御信号がスイッチをオンにする状態(Hレベル)であるか、或いはスイッチをオフにする状態(Lレベル)であるかを表している。
また、スイッチ制御信号C8は、時間T12まではLレベルであり、時間T12〜T13の期間はHレベルであり、時間T13以降はLレベルとなっている。
図2において、まず、ノードA電圧に着目して説明する。
時間が0からT1までの間は、スイッチ制御信号C1〜C4が全てLレベルであるため、スイッチ61〜64は全てオフである。
従って、電流は、直流電圧源51〜54には流れずダイオード71〜74を流れ、ノードAには直流電圧源81の電圧V9が印加される。
尚、本実施の形態では、ダイオード71〜78の順方向電圧はゼロとして説明する。
スイッチ61に対応する直流電圧源51と直流電圧源81は直列に接続されているので、ノードAの電圧は、V9+V1となる。
つまり、つまりスイッチがオンになる回路ブロックの直流電圧源の電圧が、直流電圧源81の電圧V9に加算され、当該加算された電圧がノードAに印加されることになる。
次に、スイッチ制御部83の動作について図1及び図2を用いて説明する。
上述したように、スイッチ制御部83は、入力信号から検出された包絡線信号に基づいて、スイッチ制御信号C1〜C8をHレベル又はLレベルとして出力する。
その結果、ノードAの電圧を制御するためのスイッチ61〜64を制御するスイッチ制御信号C1〜C4は、出力波形が正のときに変化する。
また、スイッチ制御部83は、スイッチ制御信号C2を出力波形の電圧がV9+V1よりも大きいときにHレベルとし、スイッチ制御信号C3を出力波形の電圧がV9+V1+V2よりも大きいときにHレベルとし、スイッチ制御信号C4を出力波形の電圧がV9+V1+V2+V3よりも大きいときにHレベルとする。
その他の条件では、スイッチ制御部83は、スイッチ制御信号C1〜C4をLレベルとする。
スイッチ制御部83は、入力される包絡線信号に基づいて、スイッチ制御信号C5を、出力波形の電圧が−V10よりも小さいときにHレベルとし、スイッチ制御信号C6を出力波形の電圧が−V10−V5よりも小さいときにHレベルとし、スイッチ制御信号C7を出力波形の電圧が−V10−V5−V6よりも小さいときにHレベルとし、スイッチ制御信号C8を出力波形の電圧が−V10−V5−V6−V7よりも小さいときにHレベルとする。
その他の条件では、スイッチ制御部83は、スイッチ制御信号C5〜C8をLレベルとする。
更に、ここではノードAの電圧及びノードBの電圧はそれぞれ5段階に変化するように構成されているが、何段であっても構わない。
次に、第1のプッシュプル増幅器の効率について図3を用いて説明する。図3は、第1のプッシュプル増幅器の電力変換効率特性を示す説明図である。
上述したように、第1のプッシュプル増幅器では、NPNトランジスタ17のコレクタ端子(ノードA電圧)及びPNPトランジスタ18のコレクタ端子(ノードB)電圧は、出力波形に応じて変化する。
例えば、OFDM信号に相当するバックオフ−8dBのときの電力変換効率は、図14の従来のプッシュプル増幅器では30%であったのが、第1のプッシュプル増幅器では55%に向上している。
次に、NPNトランジスタ17又はPNPトランジスタ18のコレクタ端子に直流電圧を供給する直流電圧源回路の構成について図4を用いて説明する。図4は、NPNトランジスタ17のコレクタ端子に直流電圧を供給する直流電圧源回路の構成例を示すブロック図である。尚、図1に示した直流電圧源51〜54に相当する部分は同一の符号を付してある。
また、ここでは、NPNトランジスタ17側の直流電圧源回路についてのみ説明するが、PNPトランジスタ18側の直流電圧源回路も同様の構成である。
入力端子201から電圧Vinが入力されると、平滑回路202により平滑化され、スイッチ回路203を介してトランス204の入力側に入力される。
トランス204の出力側には、各直流電圧源51〜54の電圧値に応じた巻き数のコイルが設けられ、巻き数に応じて変換された電圧が整流平滑回路205〜208を介して、それぞれ直流電圧源51〜54の出力電圧となる。
具体的には、直流電圧源54を監視し、誤差増幅器209で検出した直流電圧源54の電圧と目標電圧との差分である誤差信号をフォトカプラ210を介して制御回路211に入力し、制御回路211が、誤差信号が小さくなるようスイッチ回路203をオン/オフする信号のデューティー比を変えることにより、目標電圧V4とするよう制御する。
本発明の第1の実施の形態に係る電源回路によれば、プッシュプル増幅器に、スイッチと直流電圧源が直列に接続され、更にそれらに並列にダイオードが接続された回路部を1つの回路ブロックとして、複数の回路ブロックB1〜B4が直列に接続された第1の電源電圧生成回路と、複数の回路ブロックB5〜B8が直列に接続された第2の電源電圧生成回路とを備え、第1の電源電圧生成回路が、NPNトランジスタ17のコレクタ端子に接続され、第2の電源電圧生成回路が、PNPトランジスタ18のコレクタ端子に接続され、スイッチ制御部83が、包絡線検波器3からの入力信号の包絡線信号に応じて、複数の回路ブロックB1〜B8のスイッチ61〜68のオン/オフを制御するスイッチ制御信号C1〜C8を出力するようにしているので、NPNトランジスタ17及びPNPトランジスタ18のコレクタ電圧を入力信号レベルに応じて、出力信号レベルに追従するよう制御して、常に飽和に近い動作を可能とし、プッシュプル増幅器の出力レベルが低い場合の電力変換効率を改善し、電源回路全体の電力変換効率を向上させることができる効果がある。
次に、本発明の第2の実施の形態に係る電源回路について説明する。
[遷移時間を無視した場合のコレクタ電圧の例:図1、図5]
第2の実施の形態について具体的に説明する前に、図1に示した第1のプッシュプル増幅器において、コレクタ電圧の電位が、あるレベルから次のレベルに遷移する際の遷移時間がない場合の、出力信号波形とコレクタ電圧との関係について図1及び図5を用いて説明する。図5は、遷移時間がない場合の出力信号波形とコレクタ端子の電位との関係を示す説明図である。
尚、図5においては、各ブロックのダイオードの順方向電圧を考慮したコレクタ電圧を示している。
尚、図1の構成では、スイッチ制御部83は、入力信号の包絡線信号に基づいて、出力電圧としきい値との関係に応じた各スイッチ制御信号を生成している。
この場合のNPNトランジスタ17のコレクタ単位おける電圧Vcは、
Vc=V1+V2+V9−VF3−VF4
となる。
コレクタ端子とエミッタ端子の電位差が、トランジスタの飽和電圧よりも小さくなった場合、トランジスタが飽和して、プッシュプル増幅器から出力される信号に歪が生じる。
Vth1<V9−VF1−VF2−VF3−VF4−Vce(npn:sat)
Vth2<V9+V1−VF2−VF3−VF4−Vce(npn:sat)
Vth3<V9+V1+V2−VF3−VF4−Vce(npn:sat)
Vth4<V9+V1+V2+V3−VF4−Vce(npn:sat)
Vth5>−V10+VF5+VF6+VF7+VF8+Vce(pnp:sat)
Vth6>−V10−V5+VF6+VF7+VF8+Vce(pnp:sat)
Vth7>−V10−V5−V6+VF7+VF8+Vce(pnp:sat)
Vth8>−V10−V5−V6−V7+VF8+Vce(pnp:sat)
これにより、スイッチ制御部83からの制御信号によってどのコレクタ電圧値が選択された場合でも、NPNトランジスタ17及びPNPトランジスタ18のコレクタ端子とエミッタ端子の電位差を、トランジスタが飽和しない程度に確保できるものである。
次に、NPNトランジスタ17及びPNPトランジスタ18のコレクタに印加されるコレクタ電圧の遷移時間について図6を用いて説明する。図6は、NPNトランジスタ17のコレクタ電圧の遷移時間を示す説明図である。
図6では、プッシュプル増幅器12の出力波形例113に対するNPNトランジスタ17のコレクタ電圧の理想的な波形111と、実際の波形112の例を示している。
図6の例では、コレクタ電圧の電圧レベルを、プッシュプル増幅器の出力波形113のレベル増加に伴って、時刻tにおいてVc(i)から次の電圧レベルVc(i+1)に切り替え、出力波形113のレベル低下に伴って、再び電圧レベルVc(i)に切り替えている。
ここで、プッシュプル増幅器12に入力される信号が、広帯域なW−CDMA信号やOFDM信号の場合、出力波形113に示されるように急峻な立ち上がりや立下りを有する場合がある。
このような場合、コレクタ電圧の切り替えが間に合わずに、プッシュプル増幅器のコレクタ端の電位とエミッタ端の電位との差が飽和電圧を下回ると、トランジスタは飽和してプッシュプル増幅器12の出力信号波形に歪が発生してしまう。
そのため、コレクタ電圧の電圧レベルの遷移時間を短くする必要がある。
遷移時間は、スイッチ61〜68やスイッチ制御部83の応答速度や、回路の各部に内在する寄生容量や寄生インダクタンスなどにより決まり、応答速度の速い素子や、寄生容量・寄生インダクタンスの少ない素子を使用して、回路レイアウトを最適化することである程度の改善は可能である。
しかし、広帯域信号の包絡線の急峻な立ち上がり/立下りに反応できるよう、遷移時間を十分短くすることは依然として困難であった。
つまり、リンギングを許容範囲内としつつ、コレクタ電圧の遷移時間を十分短縮することは困難であった。
本発明の第2の実施の形態に係る電源回路は、第1の電源回路と同様に、プッシュプル増幅器とDC/DCコンバータとを備えている。
本発明の第2の実施の形態に係る電源回路で用いられるプッシュプル増幅器の構成について図7を用いて説明する。図7は、本発明の第2の実施の形態に係る電源回路に用いられるプッシュプル増幅器の構成図である。
図7に示すように、本発明の第2の実施の形態に係る電源回路(第2の電源回路)に用いられるプッシュプル増幅器(第2のプッシュプル増幅器)は、基本的な構成は、図1に示した第1のプッシュプル増幅器と同じであり、図1と同一の符号を付して説明する。
ここで、第2のプッシュプル増幅器の動作について簡単に説明する。
第2のプッシュプル増幅器は、コレクタ電圧の遷移時間を考慮して、入力信号を十分遅延させ、広帯域信号が入力された場合であってもコレクタ電圧が十分追随できるようにしているものである。
尚、実際には、コレクタ電圧の遷移時間は、電圧レベル毎に異なる時間となっている。
第2のプッシュプル増幅器の特徴部分について具体的に説明する。
[タイミング制御部121]
タイミング制御部121は、入力端子8から入力された信号を、予め設定された特定の遅延時間tdだけ遅延させて、オペアンプ16に出力する。
遅延時間tdは、コレクタ電圧の、どの電圧レベルにおける遷移時間よりも長い時間としている。
タイミング制御部121は、請求項に記載したタイミング調整部に相当する。
スイッチ制御部83′は、第1のプッシュプル増幅器におけるスイッチ制御部83と同様に、入力端子8から入力される包絡線信号に基づいて、スイッチ制御信号C1〜C8を生成するものであるが、スイッチ制御信号の出力(レベルの切り替え)のタイミングを第1のプッシュプル増幅器に比べて遅くしているものである。
尚、スイッチ制御部83′は、請求項に記載した制御部に相当する。
ここでは、各回路ブロックB1〜B8のダイオード71〜78の順方向電圧(VF1〜VF8)を考慮している。
Vc1=V9−VF1−VF2−VF3−VF4
Vc2=V9+V1−VF2−VF3−VF4
Vc3=V9+V1+V2−VF3−VF4
Vc4=V9+V1+V2+V3−VF4
Vc5=V9+V1+V2+V3+V5
Vc6=−V10+VF5+VF6+VF7+VF8
Vc7=−V10−V5+VF6+VF7+VF8
Vc8=−V10−V5−V6+VF7+VF8
Vc9=−V10−V5−V6−V7+VF8
Vc10=−V10−V5−V6−V7−V8
となる。
同様に、電圧レベルVc2からVc3への遷移時間をΔt2、電圧レベルVc3からVc4への遷移時間をΔt3、電圧レベルVc4からVc5への遷移時間をΔt4、電圧レベルVc6からVc7への遷移時間をΔt5、電圧レベルVc7からVc8への遷移時間をΔt6、電圧レベルVc8からVc9への遷移時間をΔt7、電圧レベルVc9からVc10への遷移時間をΔt8とする。
遷移時間Δt1〜Δt8の値は、プッシュプル増幅器の特性や回路を構成する各素子の特性や回路定数、更には電力増幅器の主増幅器6の特性などによって決まる値であり、設計段階で把握することが可能な値である。
尚、ここでは、遷移時間は、制御信号の立ち上がり時(スイッチをオンにする場合)のみについて考慮しており、立下り時の遷移時間は考慮していない。
つまり、スイッチ制御部83′では、各スイッチ制御信号C1〜C8の立ち上げ時の遷移時間をΔt1〜Δt8として記憶しているものである。
つまり、スイッチ制御部83′は、各スイッチ制御信号C1〜C8のそれぞれについて、立ち上げ時及び立ち下げ時のタイミングを遅延するタイミング遅延時間をメモリに記憶しているものである。
また、スイッチ制御信号の立下りの場合には、タイミング遅延時間として、タイミング制御部121における遅延時間tdを記憶している。
各スイッチ制御信号のタイミング遅延時間については後述する。
次に、第2のプッシュプル増幅器におけるスイッチ制御信号のタイミングについて図8を用いて説明する。図8は、第2のプッシュプル増幅器におけるスイッチ制御信号の制御タイミングを示す説明図である。
図8では、プッシュプル増幅器の入力端子8から入力信号131が入力された場合の、スイッチ制御信号C1〜C8を示している。スイッチ制御信号C1〜C8がLレベルの時には、対応するスイッチ61〜68がオフ状態となり、スイッチ制御信号C1〜C8がHレベルの時には、対応するスイッチ61〜68がオン状態となる。
また、信号波形131が、しきい値Vth5より小さくなる時刻をt9とし、Vth6,Vth7,Vth8よりも小さくなる時刻をそれぞれt10,t11,t12とする。
また、スイッチ制御部83′は、PNPトランジスタ18のコレクタ電圧を切り替えるスイッチ制御信号C5〜C6を、時刻t9〜t12よりタイミング遅延時間td9〜td12だけ遅らせてLレベルからHレベルに切り替える。
C1立ち上げ時:td1=td−Δt1
C2立ち上げ時:td2=td−Δt2
C3立ち上げ時:td3=td−Δt3
C4立ち上げ時:td4=td−Δt4
C4立ち下げ時:td5=td
C3立ち下げ時:td6=td
C2立ち下げ時:td7=td
C1立ち下げ時:td8=td
C5立ち上げ時:td9=td−Δt5
C6立ち上げ時:td10=td−Δt6
C7立ち上げ時:td11=td−Δt7
C8立ち上げ時:td12=td−Δt8
C8立ち下げ時:td13=td
C7立ち下げ時:td14=td
C6立ち下げ時:td15=td
C5立ち下げ時:td16=td
スイッチ制御部83′には、メモリに上述したタイミング遅延時間が記憶されており、スイッチ制御信号の切り替え時は、対応するタイミング遅延時間だけ遅らせてHレベル又はLレベルに切り替えた信号を出力する。
これにより、入力信号の立ち上がりに伴うスイッチ制御信号の立ち上げ時において、コレクタ電圧の切り替え時の遷移時間の影響を少なくすることができ、出力信号の歪特性の劣化を抑制することができるものである。
次に、第2のプッシュプル増幅器の入出力信号とコレクタ電圧との関係について図9を用いて説明する。図9は、第2のプッシュプル増幅器の入出力信号とコレクタ電圧との関係を示す説明図である。
図9(a)に示すように、プッシュプル増幅器の入力信号131に対して、(b)に示すように、出力信号141は、タイミング制御部121によって所定の遅延時間tdだけ遅延されて出力される。
同様に、出力信号141が基準電圧より小さい場合にPNPトランジスタ18に印加されるコレクタ電圧143も、出力信号141の変化に追従して段階的に変化している。
本発明の第2の実施の形態に係る電源回路によれば、第1の電源回路のスイッチ制御部83の代わりにスイッチ制御部83′を設け、入力信号を特定の遅延時間tdだけ遅延させるタイミング制御部121を設け、スイッチ制御部83′が、各スイッチ制御信号C1〜C8に対応して、当該スイッチ制御信号が立ち上げ/立ち下げによるNPNトランジスタ17又はPNPトランジスタ18のコレクタ電圧のレベル遷移に要する遷移時間Δtを記憶すると共に、各スイッチ制御信号C1〜C8に対応して、立ち上げ時と立ち下げ時のタイミング遅延時間を記憶しており、各スイッチ制御信号C1〜C8の立ち上げ時には、入力信号のタイミングから、当該スイッチ制御信号に対応して記憶されたタイミング遅延時間(td−Δt)だけ遅延させてHレベルに切り替え、スイッチ制御信号の立ち下げ時には、入力信号のタイミングから遅延時間tdだけ遅延させてLレベルに切り替えるようにしているので、タイミング制御部121で遅延された信号に対して、スイッチ制御信号の立ち上げ時のコレクタ電圧の遷移時間分、早くスイッチ制御信号を立ち上げることができ、コレクタ電圧の遷移時間の影響をなくして、広帯域信号の急な立ち上がりにも追随させることができ、出力信号における歪特性を改善することができる効果がある。
本発明の第3の実施の形態に係る電源回路(第3の電源回路)について説明する。
第3の電源回路は、プッシュプル増幅器とDC/DCコンバータとを備えており、第2の電源回路と同様の構成であるが、プッシュプル増幅器(第3のプッシュプル増幅器)12のスイッチ制御部83′におけるスイッチ制御信号の立ち上げ時の切り替えタイミングを、演算によって決定するようにしている。
まず、コレクタ電圧の遷移状態における傾きについて図10を用いて説明する。図10は、コレクタ電圧の遷移状態における傾きを直線近似する場合の説明図である。
図10に示すように、コレクタ電圧が、ある電圧レベルVciから次の電圧レベルVc(i+1)に切り替わる場合には、矩形波形とはならずに、遷移時間Δtjで緩やかな立ち上がりとなる。
s=(Vc(i+1)−Vci)/Δtj と表される。
コレクタ電圧の切り替えレベルに対応する遷移時間(Δt)は、上述したように、プッシュプル増幅器の特性や各素子の特性及び回路定数等により決定され、定数として予めスイッチ制御部83′に記憶されている。
従って、コレクタ電圧の切り替えレベルに対応する傾きs1〜s16も定数であり、予め記憶されている。
第3のプッシュプル増幅器の特徴部分について図5,図10,図16を用いて説明する。
第2のプッシュプル増幅器の説明と同様に、プッシュプル増幅器12におけるNPNトランジスタ17又はPNPトランジスタ18のコレクタ端子に印加される電圧をVc1〜Vc10とする。
また、入力信号波形131がVth1〜Vth4より大きくなる時刻を、それぞれt1〜t4とし、Vth5〜Vth8より小さくなる時刻を、それぞれt9〜t12とする。
まず、入力信号がしきい値Vth1より大きくなった時刻t1から遅延時間tdまでの間に含まれる任意の時刻及びその時の電圧レベルを、それぞれ時刻tn及び電圧レベルVnとする。
更に、NPNトランジスタ17が飽和しないためのマージンとなる電圧をVmとする。Vmとしては、NPNトランジスタ17の飽和電圧よりも大きい電圧値が設定される。
ta(n)=(Vc1−(Vn+Vm))/s1+tn (式3)
ここで、s1は、コレクタ端子に印加される電圧がVc1からVc2に変化する際の傾きを直線近似したものである。
また、Vmは、時刻tn時の信号の電圧値Vnに対して、トランジスタを飽和させないためのマージン電圧である。
ここで、第3のプッシュプル増幅器におけるスイッチ制御信号の立ち上げタイミングの算出方法について具体的に説明する。
時刻t1からt1+tdまでの間の任意の時刻tnにおけるta(n)の算出方法について、図16を用いて説明する。図16は、コレクタ電圧をVc1からVc2に切り替える場合の、スイッチ制御信号C1の立ち上げタイミングの求め方を示す説明図である。
説明を簡単にするために、図16では、この区間の任意の時刻T1、T2、T3の信号に基づいて、ta(n)を求める場合について示している。
同様にして、時刻T2についてta(2)が求められ、時刻T3についてta(3)が求められる。
そして、第3のプッシュプル増幅器のスイッチ制御部83′では、ta(1)〜ta(3)の中で最も早いタイミングであるta(2)をVc1からVc2への切り替えタイミングta1とするものである。
傾きs1〜s4は正の符号を持ち、傾きs9〜s12は負の符号を持つ。
また、スイッチ制御信号の立ち下げ時には、特定の遅延時間tdに合わせたタイミング遅延時間とする。
すなわち、第3のプッシュプル増幅器における各スイッチ制御信号の立ち上げ時(Lレベル→Hレベル)/立ち下げ時(Hレベル→Lレベル)のタイミング遅延時間は以下のようになる。
C1立ち上げ時:td1=td−(t1−ta1)
C2立ち上げ時:td2=td−(t2−ta2)
C3立ち上げ時:td3=td−(t3−ta3)
C4立ち上げ時:td4=td−(t4−ta4)
C4立ち下げ時:td5=td
C3立ち下げ時:td6=td
C2立ち下げ時:td7=td
C1立ち下げ時:td8=td
C5立ち上げ時:td9=td−(t9−ta9)
C6立ち上げ時:td10=td−(t10−ta10)
C7立ち上げ時:td11=td−(t11−ta11)
C8立ち上げ時:td12=td−(t12−ta12)
C8立ち下げ時:td13=td
C7立ち下げ時:td14=td
C6立ち下げ時:td15=td
C5立ち下げ時:td16=td
また、コレクタ電圧の立ち下がりが遷移時間によって遅くなっても、理想的なコレクタ電圧の波形を上回る電圧となるため、トランジスタが飽和することはない。
本発明の第3の実施の形態に係る電源回路によれば、スイッチ制御部83′が、コレクタ電圧の各レベルにおける遷移を直線近似した場合の傾きを予め記憶しておき、入力信号としきい値とを比較して、その大小と変化の向きに基づいて各スイッチ制御信号のHレベル/Lレベルを決定し、スイッチ制御信号を立ち上げる際に、コレクタ電圧が記憶された傾きで遷移した場合に信号電圧によりトランジスタが飽和しない最も早いタイミングである切り替えタイミングta(n)を演算により算出し、信号がしきい値を超えた時刻t(n)と当該切り替えタイミングとの差分(t(n)−ta(n))を、特定の遅延時間(td)から差し引いた時間を、スイッチ制御信号の遅延時間(タイミング遅延時間)としているので、タイミング制御部121でtdだけ遅延された信号に対して、コレクタ電圧の遷移時間を考慮してトランジスタが飽和しないよう、早めにスイッチ制御信号を立ち上げることができ、出力信号における歪特性を改善することができる効果がある。
また、第3の電源回路によれば、実際の入力波形信号に応じてスイッチをオンする最適なタイミングを決めることが可能であり、効率を一層向上させる効果がある。
また、予めメモリに遷移時間やタイミング遅延時間を記憶する必要がないので、メモリの容量を小さくできる効果がある。
更に、第3の電源回路を、図12に示したET方式やEER方式の電力増幅器の電源回路として用いることにより、電力増幅器全体の効率を一層向上させることができる効果がある。
次に、本発明の第4の実施の形態に係る電源回路(第4の電源回路)について説明する。
第4の電源回路は、プッシュプル増幅器(第4のプッシュプル増幅器)12のスイッチ制御部83′におけるスイッチ制御信号の切り替えタイミングを、立ち上げ時だけでなく立ち下げ時にも演算で決定するものである。
スイッチ制御部83′におけるスイッチ制御信号の立ち上げ時の切り替えタイミング(ta(n))とタイミング遅延時間(td(n))を算出する処理は、第3のプッシュプル増幅器と同様である。
第4のプッシュプル増幅器の特徴部分である、スイッチ制御信号の立ち下げ時のタイミングの算出方法について具体的に説明する。図17は、コレクタ電圧をVc2からVc1に切り替える場合の、スイッチ制御信号C1の立ち下げタイミングの求め方を示す説明図である。
第2、第3のプッシュプル増幅器の説明と同様に、プッシュプル増幅器12におけるNPNトランジスタ17又はPNPトランジスタ18のコレクタ端子に印加される電圧をVc1〜Vc10とし、入力信号波形がVth1〜Vth4より大きくなる時刻を、それぞれt1〜t4とし、Vth4〜Vth1より小さくなる時刻を、t5〜t8とし、Vth5〜Vth8より小さくなる時刻を、t9〜t12とし、Vth8〜Vth5より大きくなる時刻を、t13〜t16とする。
NPNトランジスタ17の立ち下げ時の傾きは、負の符号を持ち、コレクタ電圧が1段階下に遷移する場合の傾きと等しいか、又はそれより大きい傾きとしている。
PNPトランジスタ18立ち下げ時の傾きは、正の符号を持つ。
この間のコレクタ電圧の遷移を直線近似した場合の傾きはs5としている。
図17に示すように、まず、入力信号がしきい値Vth1より小さくなった(しきい値Vth1を下回った)時刻をt8とする。
更に、NPNトランジスタ17が飽和しないためのマージンとなる電圧をVmとする。
そして、スイッチ制御部83′は、当該区間の任意の時刻tnにおいて、
ta(n)=(Vc2−(Vn+Vm))/s5+tn
を算出する。
そして、第4のプッシュプル増幅器のスイッチ制御部83′は、ta(1)〜ta(4)の中で最も遅いタイミングであるta(4)をVc2からVc1への切り替えタイミングta8とするものである。
C1立ち上げ時:td1=td−(t1−ta1)
C2立ち上げ時:td2=td−(t2−ta2)
C3立ち上げ時:td3=td−(t3−ta3)
C4立ち上げ時:td4=td−(t4−ta4)
C4立ち下げ時:td5=td−(t5−ta5)
C3立ち下げ時:td6=td−(t6−ta6)
C2立ち下げ時:td7=td−(t7−ta7)
C1立ち下げ時:td8=td−(t8−ta8)
C5立ち上げ時:td9=td−(t9−ta9)
C6立ち上げ時:td10=td−(t10−ta10)
C7立ち上げ時:td11=td−(t11−ta11)
C8立ち上げ時:td12=td−(t12−ta12)
C8立ち下げ時:td13=td−(t13−ta13)
C7立ち下げ時:td14=td−(t14−ta14)
C6立ち下げ時:td15=td−(t15−ta15)
C5立ち下げ時:td16=td−(t16−ta16)
本発明の第4の実施の形態に係る電源回路によれば、スイッチ制御部83′が、コレクタ電圧の各レベルにおける立ち上がり/立ち下がりの遷移を直線近似した場合の傾きを予め記憶しておき、入力信号としきい値とを比較して、その大小と変化の向きに基づいて各スイッチ制御信号のHレベル/Lレベルを決定し、スイッチ制御信号を立ち上げる際には、信号電圧によりトランジスタが飽和しない最も早いタイミングを算出し、スイッチ制御信号を立ち下げる際には、信号電圧によりトランジスタが飽和しない最も遅いタイミングを算出して、そのタイミングを切り替えタイミングta(n)とし、信号がしきい値を超えた/下回った時刻t(n)と当該切り替えタイミングとの差分(t(n)−ta(n))を、特定の遅延時間(td)から差し引いた時間を、スイッチ制御信号の遅延時間(タイミング遅延時間)としているので、タイミング制御部121でtdだけ遅延された信号に対して、コレクタ電圧の遷移時間を考慮して最適な遅延時間でスイッチ制御信号の立ち上げ/立ち下げを行って、トランジスタを飽和させることなく、コレクタ電圧を出力信号に追随させることができ、出力信号における歪特性を改善することができる効果がある。
つまり、第4の電源回路では、実際の入力信号波形に応じてスイッチをオン/オフする最適なタイミングを決めることが可能であり、効率を一層向上させる効果がある。
また、第4の電源回路を、図12に示したET方式やEER方式の電力増幅器の電源回路として用いることにより、電力増幅器全体の効率を一層向上させることができる効果がある。
次に、上述した第1〜第4の電源回路に別の構成のプッシュプル増幅器を適用した例について図11を用いて説明する。図11は、第2の電源回路に用いられる別のプッシュプル増幅器の構成を示す説明図である。
図11に示すように、別のプッシュプル増幅器の構成は、図7に示した第2のプッシュプル増幅器の構成とほぼ同様であるが、NPNトランジスタ17にコレクタ電圧を供給する第1の電源電圧供給回路と、PNPトランジスタ18にコレクタ電圧を供給する第2の電源電圧供給回路において、図7のプッシュプル増幅器とはダイオードの接続が異なっている。
また、タイミング制御部121を備えない構成とすれば、第1のプッシュプル増幅器と同様に動作し、第1のプッシュプル増幅器の効果に加えて、どの状態でもダイオードの順方向電圧を一定にして電源を安定させることができる効果が得られるものである。
Claims (6)
- 電力増幅に用いられる電源回路であって、
入力信号をプッシュプル増幅方式で増幅するプッシュプル増幅部と、
制御信号により前記プッシュプル増幅部に提供する電源電圧の電圧レベルを複数の電源の選択接続によって可変とする可変電源部と、
前記プッシュプル増幅部に入力される入力信号を遅延させるタイミング調整部と、
前記可変電源部における複数の電源のそれぞれに対応し、前記入力信号に基づいて対応する電源の前記プッシュプル増幅部への接続/非接続を選択して前記電源電圧の電圧レベルを制御する複数の制御信号を出力する制御部とを備え、
前記可変電源部が、前記制御信号がハイレベルの場合に前記制御信号に対応する電源を接続し、ローレベルの場合に前記電源を非接続として、接続される前記電源の数に応じて前記電源電圧の電圧レベルを段階的に調整し、前記制御信号がローレベルからハイレベルに立ち上がると、対応する電源を接続して、前記電源電圧を、特定の遷移時間をかけて所定の電圧レベルにすると共に、前記制御信号がハイレベルからローレベルに立ち下がると、対応する電源を非接続として前記電源電圧を所定の電圧レベルにし、
前記制御部が、前記入力信号が前記電源電圧の電圧レベルを切り替えるしきい値に達した際に前記制御信号の立ち上げ又は立ち上げを行い、前記制御信号をローレベルからハイレベルに立ち上げる場合には、前記しきい値に達したタイミングを前記タイミング調整部での遅延時間だけ遅延させたタイミングよりも前記遷移時間に応じた時間分早いタイミングで制御信号を立ち上げ、前記制御信号をハイレベルからローレベルに立ち下げる場合には、前記しきい値に達したタイミングを前記遅延時間だけ遅延させたタイミングで制御信号を立ち下げることを特徴とする電源回路。 - 制御部が、複数の制御信号のそれぞれについて、前記各制御信号をローレベルからハイレベルに立ち上げる切り替えに対応して、タイミング調整部での遅延時間から遷移時間を差し引いた時間を立ち上げ用のタイミング遅延時間として記憶すると共に、ハイレベルからローレベルに立ち下げる切り替えに対応して、前記遅延時間を立ち下げ用のタイミング遅延時間として記憶しており、制御信号を立ち上げ/立ち下げる場合に、入力信号が前記電源電圧の電圧レベルを切り替えるしきい値に達したタイミングから前記立ち上げ用又は前記立ち下げ用のタイミング遅延時間だけ遅延させたタイミングで前記制御信号を立ち上げ/立ち下げることを特徴とする請求項1記載の電源回路。
- 制御部が、制御信号をローレベルからハイレベルに立ち上げる切り替えに対応する電源電圧の電圧レベルの遷移の傾きを記憶しており、前記制御信号をローレベルからハイレベルに立ち上げる場合に、検出された入力信号と前記傾きとに基づいて、プッシュプル増幅部を飽和させない電源電圧を供給するよう、前記制御信号を立ち上げるタイミングを算出して、前記算出されたタイミングで前記制御信号を立ち上げることを特徴とする請求項1記載の電源回路。
- 制御部が、制御信号をハイレベルからローレベルに立ち下げる切り替えに対応する電源電圧の電圧レベルの遷移の傾きを記憶しており、前記制御信号をハイレベルからローレベルに立ち下げる場合に、入力信号がしきい値に達したタイミングを遅延時間だけ遅延させたタイミングで制御信号を立ち下げる代わりに、検出された入力信号と前記傾きとに基づいて、プッシュプル増幅部を飽和させない電源電圧を供給するよう、前記制御信号を立ち下げるタイミングを算出して、前記算出されたタイミングで前記制御信号を立ち下げることを特徴とする請求項3記載の電源回路。
- ET方式の電力増幅器であって、
前記電力増幅器に入力された信号を検波する包絡線検波器と、
前記包絡線検波器の出力信号を入力すると共に、プッシュプル増幅部の出力段にD級回路を設けた請求項1乃至4のいずれか記載の電源回路と、
前記電力増幅器に入力された信号を増幅する主増幅器とを備え、
前記電源回路が、前記包絡線検波器で検出された包絡線に応じた電源電圧を前記主増幅器に供給することを特徴とする電力増幅器。 - EER方式の電力増幅器であって、
前記電力増幅器に入力された信号を検波する包絡線検波器と、
前記包絡線検波器の出力信号を入力すると共に、プッシュプル増幅部の出力段にD級回路を設けた請求項1乃至4のいずれか記載の電源回路と、
入力された信号を増幅する主増幅器と、
前記電力増幅器に入力された信号の電圧を制限して前記主増幅器に出力するリミット増幅器とを備え、
前記電源回路が、前記包絡線検波器で検出された包絡線に応じた電源電圧を前記主増幅器に供給することを特徴とする電力増幅器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011257502A JP5822683B2 (ja) | 2011-11-25 | 2011-11-25 | 電源回路 |
BR112014012553-8A BR112014012553B1 (pt) | 2011-11-25 | 2012-11-19 | circuito de fornecimento de energia, amplificador de potência do tipo et e amplificador de potência do tipo eer |
PCT/JP2012/079962 WO2013077290A1 (ja) | 2011-11-25 | 2012-11-19 | 電源回路 |
US14/360,439 US9172331B2 (en) | 2011-11-25 | 2012-11-19 | Power supply circuit |
CN201280057681.4A CN103947105B (zh) | 2011-11-25 | 2012-11-19 | 电源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011257502A JP5822683B2 (ja) | 2011-11-25 | 2011-11-25 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115482A JP2013115482A (ja) | 2013-06-10 |
JP5822683B2 true JP5822683B2 (ja) | 2015-11-24 |
Family
ID=48469734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011257502A Active JP5822683B2 (ja) | 2011-11-25 | 2011-11-25 | 電源回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9172331B2 (ja) |
JP (1) | JP5822683B2 (ja) |
CN (1) | CN103947105B (ja) |
BR (1) | BR112014012553B1 (ja) |
WO (1) | WO2013077290A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2598660B1 (en) | 2010-07-26 | 2017-03-15 | Biomatrica, INC. | Compositions for stabilizing dna, rna and proteins in blood and other biological samples during shipping and storage at ambient temperatures |
EP2598661B1 (en) | 2010-07-26 | 2017-09-27 | Biomatrica, INC. | Compositions for stabilizing dna, rna and proteins in saliva and other biological samples during shipping and storage at ambient temperatures |
US9725703B2 (en) | 2012-12-20 | 2017-08-08 | Biomatrica, Inc. | Formulations and methods for stabilizing PCR reagents |
CN103532532B (zh) * | 2013-08-27 | 2016-12-28 | 陕西中科天地航空模块有限公司 | 上下电时序控制电路 |
US9793860B2 (en) | 2013-09-06 | 2017-10-17 | Qorvo Us, Inc. | RF amplification device with power protection during high supply voltage conditions |
US9647610B2 (en) * | 2013-09-06 | 2017-05-09 | Qorvo Us, Inc. | RF amplification device with power protection during high supply voltage conditions |
WO2015191632A1 (en) | 2014-06-10 | 2015-12-17 | Biomatrica, Inc. | Stabilization of thrombocytes at ambient temperatures |
US9548733B2 (en) * | 2015-05-20 | 2017-01-17 | Ford Global Technologies, Llc | Proximity sensor assembly having interleaved electrode configuration |
CN113588501A (zh) | 2015-12-08 | 2021-11-02 | 生物马特里卡公司 | 降低红细胞沉降速率 |
WO2017145334A1 (ja) * | 2016-02-25 | 2017-08-31 | 株式会社日立ハイテクノロジーズ | 電源および質量分析装置 |
US9979352B2 (en) * | 2016-03-02 | 2018-05-22 | Qualcomm Incorporated | Systems and methods for linearizing operation of a power amplifier |
CN106505855B (zh) * | 2016-11-07 | 2019-09-06 | 南京工业大学 | 一种高宽带包络线跟踪电源及其控制方法 |
CN106533187B (zh) * | 2016-11-25 | 2018-12-11 | 广州金升阳科技有限公司 | 驱动控制方法及电路 |
US11387797B2 (en) | 2019-03-15 | 2022-07-12 | Skyworks Solutions, Inc. | Envelope tracking systems for power amplifiers |
US11374538B2 (en) | 2019-04-09 | 2022-06-28 | Skyworks Solutions, Inc. | Apparatus and methods for envelope tracking |
US10791010B1 (en) * | 2019-10-15 | 2020-09-29 | Rockwell Collins, Inc. | System and method for low probability of detection and low probability of intercept waveform |
US11558016B2 (en) | 2020-03-12 | 2023-01-17 | Qorvo Us, Inc. | Fast-switching average power tracking power management integrated circuit |
US11736076B2 (en) | 2020-06-10 | 2023-08-22 | Qorvo Us, Inc. | Average power tracking power management circuit |
US11579646B2 (en) | 2020-06-11 | 2023-02-14 | Qorvo Us, Inc. | Power management circuit for fast average power tracking voltage switching |
US11894767B2 (en) | 2020-07-15 | 2024-02-06 | Qorvo Us, Inc. | Power management circuit operable to reduce rush current |
US11349468B2 (en) | 2020-07-24 | 2022-05-31 | Qorvo Us, Inc. | Target voltage circuit for fast voltage switching |
US11539290B2 (en) | 2020-07-30 | 2022-12-27 | Qorvo Us, Inc. | Power management circuit operable with low battery |
US11619957B2 (en) | 2020-08-18 | 2023-04-04 | Qorvo Us, Inc. | Power management circuit operable to reduce energy loss |
US11482970B2 (en) * | 2020-09-03 | 2022-10-25 | Qorvo Us, Inc. | Power management circuit operable to adjust voltage within a defined interval(s) |
US11699950B2 (en) | 2020-12-17 | 2023-07-11 | Qorvo Us, Inc. | Fast-switching power management circuit operable to prolong battery life |
CN112448683B (zh) * | 2021-01-29 | 2021-06-11 | 广州慧智微电子有限公司 | 一种推挽式射频功率放大器和电路控制方法 |
US11906992B2 (en) | 2021-09-16 | 2024-02-20 | Qorvo Us, Inc. | Distributed power management circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55121713A (en) | 1979-03-14 | 1980-09-19 | Pioneer Electronic Corp | Power supply circuit for power amplifier |
JP2669199B2 (ja) | 1991-06-20 | 1997-10-27 | ヤマハ株式会社 | 増幅回路およびオーディオ信号増幅回路 |
JP2006254345A (ja) * | 2005-03-14 | 2006-09-21 | Mitsubishi Electric Corp | 送信機の電力増幅装置 |
JP5131201B2 (ja) * | 2007-01-24 | 2013-01-30 | 日本電気株式会社 | 電力増幅器 |
CN101340176B (zh) * | 2007-07-02 | 2011-04-13 | 矽创电子股份有限公司 | 增加运算放大器回转率的装置 |
WO2011142139A1 (ja) | 2010-05-14 | 2011-11-17 | パナソニック株式会社 | 増幅装置 |
US8698558B2 (en) * | 2011-06-23 | 2014-04-15 | Qualcomm Incorporated | Low-voltage power-efficient envelope tracker |
KR101784885B1 (ko) * | 2011-10-14 | 2017-10-13 | 삼성전자주식회사 | 전력증폭기에서 인터리빙 스위칭 장치 및 방법 |
-
2011
- 2011-11-25 JP JP2011257502A patent/JP5822683B2/ja active Active
-
2012
- 2012-11-19 US US14/360,439 patent/US9172331B2/en not_active Expired - Fee Related
- 2012-11-19 CN CN201280057681.4A patent/CN103947105B/zh active Active
- 2012-11-19 BR BR112014012553-8A patent/BR112014012553B1/pt active IP Right Grant
- 2012-11-19 WO PCT/JP2012/079962 patent/WO2013077290A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
BR112014012553A2 (pt) | 2017-06-06 |
US9172331B2 (en) | 2015-10-27 |
BR112014012553B1 (pt) | 2020-12-29 |
CN103947105A (zh) | 2014-07-23 |
US20140312970A1 (en) | 2014-10-23 |
WO2013077290A1 (ja) | 2013-05-30 |
JP2013115482A (ja) | 2013-06-10 |
CN103947105B (zh) | 2016-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5822683B2 (ja) | 電源回路 | |
US8030995B2 (en) | Power circuit used for an amplifier | |
US8253487B2 (en) | Tracking power supply, method for controlling power supply, and communication apparatus | |
US20150358486A1 (en) | Improved voltage boost for et modulator | |
KR20100108561A (ko) | 포락선 추적 전원 회로 및 그것을 포함하는 고주파 증폭기 | |
JP2010166157A (ja) | 包絡線追跡電源回路及び増幅装置 | |
JP5713145B2 (ja) | 高周波電力増幅回路用電源装置および高周波電力増幅装置 | |
US20160006396A1 (en) | Efficiency for linear amplifier of envelope tracking modulator | |
KR101664732B1 (ko) | 다중 출력 전압을 생성하는 동적 바이어스 변조기 및 이를 이용한 전력 증폭 장치 | |
US11431305B2 (en) | Power amplifier module and power amplification method | |
US8670731B2 (en) | Power amplification apparatus and power amplification method | |
CN108123597A (zh) | 操作半谐振电压转换器的方法 | |
KR101580375B1 (ko) | 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치 | |
JP2007081800A (ja) | ドハティ増幅器 | |
WO2014118344A2 (en) | Low power modes for 3g/4g envelope tracking modulator | |
WO2004055972A1 (en) | Self adaptable bias circuit for enabling dynamic control of quiescent current in a linear power amplifier | |
JP2014045335A (ja) | 変調電源回路 | |
US20210091733A1 (en) | Feedback-based power supply for radio-frequency power amplifier | |
Liu et al. | High bandwidth series-form switch-linear hybrid envelope tracking power supply with reduced bandwidth envelope and step-wave edge adjustment methods | |
US10312814B2 (en) | Power source apparatus supplying power to load | |
US9054650B2 (en) | Bias circuit and power amplifier with selection function of power mode | |
JP2013005691A (ja) | Dc−dcコンバータ及び電源電圧制御方法 | |
JP5336907B2 (ja) | 電源変調回路 | |
JP6720647B2 (ja) | 電力増幅装置及びその制御方法 | |
JP2011097504A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5822683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |