JP2014045335A - 変調電源回路 - Google Patents

Abstract

【課題】電力損失を回避しつつ、ＲＦＰＡの電源端子に供給するコレクタ電圧を昇圧すること
【解決手段】リニアアンプ部１１０は、入力エンベロープ信号を増幅した増幅信号をＲＦＰＡ２０の電源端子に供給する。ブートストラップ回路１２０は、入力エンベロープ信号の電圧が所定電圧以下の場合には前記所定電圧をリニアアンプ部１１０の電源端子に供給し、それ以外の場合に入力エンベロープ信号よりも高電圧の昇圧電圧をリニアアンプ部１１０の電源端子に供給する。
【選択図】図１

Description

本発明は、変調電源回路に関し、例えばエンベロープトラッキングに用いられる変調電源回路に関する。

ＬＴＥ（Long Term Evolution）、ＷＬＡＮ（Wireless LAN）、ＨＳＵＰＡ（High Speed Uplink Packet Access）、ＷＣＤＭＡ（Wideband Code Division Multiple Access）等のデータレートの高い通信システムでは、送受信される変調信号が多値の振幅を持つ。この変調信号の平均電力と最大電力の差はＰＡＰＲ（Peak to Average Radio）と呼称される。この変調信号を増幅する増幅器（ＲＦＰＡ（Radio Frequency Power Amplifire））は、最大電力の入力時にも出力信号の出力歪みが変調信号規格を満たすように、大きなバックオフを取って使用される。これらの一般的なＰＦＰＡにおいて、そのコレクタ（またはドレイン）バイアス電圧（以下、コレクタ電圧と記載する）は、最大電力時において出力信号の出力歪みが規格を満たせるように設定される。そのためこのコレクタ電圧は、平均電力の入力時には過剰な電圧となる。これにより効率劣化が生じる。

上述の効率劣化を改善する技術としてエンベロープトラッキング（Envelope Tracking）技術が挙げられる。エンベロープトラッキング技術とは、ＲＦＰＡに供給するコレクタ電圧を変調信号のエンベロープ信号に応じて変動させる技術である（特許文献１、非特許文献１）。

エンベロープトラッキング技術では、ＲＦＰＡと、ＲＦＰＡにコレクタ電圧を供給する変調電源回路と、を用いる。変調電源回路は、ＲＦＰＡに入力される変調信号のエンベロープ信号に応じて、ＲＦＰＡからの出力信号が出力歪みを生じない程度にコレクタ電圧を下げることにより高効率化が図れる。

当該変調電源回路は、エンベロープ信号を線形増幅する線形アンプを備え、エンベロープ信号に比例した電圧をＲＦＰＡに供給する。ＲＦＰＡは、エンベロープ信号の電圧に応じて電源電圧が制御される。

エンベロープトラッキング技術において更に電力効率を改善させる手法が特許文献２及び非特許文献２に開示されている。特許文献２に記載の増幅器（変調電源回路）は、エンベロープ信号の高周波成分をＢ級アンプにて増幅し、低周波成分をＳ級アンプにて増幅する。この際にＢ級アンプへの入力電圧（エンベロープ信号の高周波成分）のピークを検出し、検出した電圧を調整してＢ級アンプの電源端子に供給することにより変調電源効率を改善している。

非特許文献２には、変調電源回路内の線形アンプの電源端子に供給する電源電圧を昇圧し、ＲＦＰＡの電源端子に供給する電圧の最大値を上げる構成を持つ変調電源回路が開示されている。以下、変調電源回路内の線形アンプの電源端子に供給する電源電圧を昇圧する理由を述べる。

ＲＦＰＡのコレクタ電圧がニー電圧（Knee Voltage）以下になる場合、ＲＦＰＡの大幅な効率劣化と歪み劣化が生じることが知られている。そのため、一般的にＲＦＰＡのコレクタ電圧は、ニー電圧以上の電圧値を持つように調整される。この調整によりＲＦＰＡの出力変調信号（ＲＦＰＡによる増幅後の変調信号）がニー電圧以下となる領域では、出力変調信号に対して過剰なコレクタ電圧を供給していることになり、効率劣化が生じる。ここでＲＦＰＡのコレクタ電圧は、ＲＦＰＡから出力する最大出力電力と、コレクタ電圧を供給する変調電源回路から見たＲＦＰＡのコレクタ端の出力抵抗値と、により定義される。なおニー電圧とは、コレクタ電圧が下がった場合に効率（ＰＡＥ）やゲインが急峻に下がる閾値となる電圧である。

非特許文献２に記載の変調電源回路の構成では、ＲＦＰＡへのコレクタ電圧を昇圧した後にＲＦＰＡの電源端子に当該昇圧電圧に供給することにより、上述のコレクタ端における出力抵抗値を上げる。ＲＦＰＡのコレクタ端に供給する電流値は、上述のコレクタ端における出力抵抗値に反比例する。そのため、コレクタ電圧を昇圧することによりニー電圧以下となる領域における電力損失を低減することができる。

別の観点から説明する。非特許文献２に記載の変調電源回路の構成では、コレクタ電圧を昇圧してＲＦＰＡの電源端子に供給している。ここで昇圧前のコレクタ電圧をＶＢ、昇圧後のコレクタ電圧をＶＢ'、ニー電圧をＶｋとする。この場合、昇圧機構を持たない場合の電力損失を概念的に示すと（Ｖｋ／ＶＢ）^２となる。一方、非特許文献１に記載の構成の電力損失を概念的に示すと（Ｖｋ／ＶＢ'）^２となる。ここでＶＢ'は昇圧されているためＶＢよりも大きく、電力損失の割合を小さくすることができる。

特表２００３−５３３１１６号公報 特表２００１−５１９６１２号公報

George B Yundt, "Series- or Parallel-Connected Composite Amplifiers", IEEE Transactions on power electronics, Vol, PE-1, Issue 1, JAN 1986 D.Kim et al. "High efficiency and wideband envelope tracking power amplifier with sweet spot tracking", Radio Frequency Integrated Circuits Symposium (RFIC), 2010

上述の非特許文献２に記載のように、ＲＦＰＡの電源端子に供給するコレクタ電圧を昇圧することによりＲＦＰＡにおける電力損失を低減することができる。しかしながら、上述の非特許文献２の技術では、変調回路内の線形アンプに供給する電源電圧を常に昇圧している。これにより当該線形アンプ内の定常電流の影響により、変調回路内での消費電力が増加してしまう。

すなわち、上述の技術では、電力損失を回避しつつ、ＲＦＰＡの電源端子に供給するコレクタ電圧を昇圧することが出来ないという問題があった。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の態様によれば、変調電源回路は入力エンベロープ信号の電圧遷移を検出し、当該エンベロープ信号の電圧遷移に応じた電圧値に前記入力エンベロープ信号を昇圧し、当該昇圧信号をＲＦアンプの電源端子に供給する。

前記一実施の形態によれば、変調電源回路は、電力効率を改善したエンベロープトラッキングを実現した変調電源回路を提供することができる。

実施の形態１にかかる変調電源回路の構成を示すブロック図である。 実施の形態１にかかるブートストラップ回路の構成を示すブロック図である。 非特許文献２にかかる変調電源回路内における各電圧値の遷移を示すグラフである。 実施の形態１にかかる変調電源回路内における各電圧値の遷移を示すグラフである。 実施の形態２にかかるブートストラップ回路の構成を示すブロック図である。 実施の形態２にかかる変調電源回路内における各電圧値の遷移を示すグラフである。 実施の形態３にかかるブートストラップ回路の構成を示すブロック図である。 実施の形態３にかかる変調電源回路内における各電圧値の遷移を示すグラフである。 実施の形態１〜３にかかる変調電源回路を備えた通信機器の構成を示すブロック図である。 実施の形態１〜３にかかる変調電源回路を備えた通信機器の構成を示すブロック図である。

＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態にかかる変調電源回路の構成を示すブロック図である。変調電源回路１０は、線形アンプ部１１０（第１アンプ）、ブートストラップ回路１２０、コンパレータ部１３０、及びスイッチングアンプ部１４０を備える。変調電源回路１０は、ＲＦＰＡ（Radio Frequency Power Amplifire）２０の電源端子に対して電圧ＶＨを持つ信号を供給する。

リニアアンプ部１１０は、図示するように入力段回路１１１、ＰＭＯＳトランジスタ１１２、ＮＭＯＳトランジスタ１１３、ＰＭＯＳトランジスタ１１４、ＮＭＯＳトランジスタ１１５を有する。入力段回路１１１は、いわゆるＡＢ級の回路である。リニアアンプ部１１０の構成は図示するとおりであるが、ＰＭＯＳトランジスタ１１２及びＮＭＯＳトランジスタ１１３のトランジスタサイズは、ＰＭＯＳトランジスタ１１４及びＮＭＯＳトランジスタ１１５のＮ倍（例えば１００倍）である。このトランジスタサイズの違いにより、電流Ｉｌｉｎｅａｒ／Ｎがコンパレータ部１３０に供給され、電流ＩｌｉｎｅａｒがノードＮ３に供給される。

ブートストラップ回路１２０は、入力エンベロープ信号の電圧（以下、入力エンベロープ電圧とも呼称する）Ｖｅｎｖが電源電圧ＶＳｕｐｐｌｙ以下の場合には電源電圧ＶＳｕｐｐｌｙに基づく値を電圧ＶＨとして線形アンプ部１１０に供給し、それ以外の場合に入力エンベロープ電圧Ｖｅｎｖよりも高電圧の昇圧電圧（電圧ＶＨ）を線形アンプ部１１０に供給する。ブートストラップ回路１２０の内部構成は、図２を参照して後述する。

コンパレータ部１３０は、抵抗１３１〜１３４、及びヒステリシスコンパレータ１３５を備える。抵抗１３１の一端はＧＮＤと接続し、他端はノードＮ１と接続する。抵抗１３２の一端には電源電圧ＶＳｕｐｐｌｙが供給され、抵抗１３２の他端はノードＮ１と接続する。ノードＮ１は、線形アンプ部１１０、抵抗１３１の他端、抵抗１３２の他端、及びヒステリシスコンパレータ１３５の入力端子に接続する。

抵抗１３３の一端はＧＮＤと接続し、他端はノードＮ２と接続する。抵抗１３４の一端には電源電圧ＶＳｕｐｐｌｙが供給され、抵抗１３４の他端はノードＮ２と接続する。ノードＮ２は、抵抗１３３の他端、抵抗１３４の他端、及びヒステリシスコンパレータ１３５の入力端子に接続する。

ヒステリシスコンパレータ１３５の電源端子には、電源電圧ＶＳｕｐｐｌｙが供給される。ヒステリシスコンパレータ１３５は、両入力端子への電圧を比較し、比較結果に応じて出力値（ハイレベル／ローレベル）を切り替える。

スイッチングアンプ部１４０は、スイッチングアンプ１４１、及びインダクタ１４２を有する。スイッチングアンプ１４１の電源端子には、電源電圧ＶＳｕｐｐｌｙが供給される。スイッチングアンプ１４１は、ヒステリシスコンパレータ１３５の出力値に応じて、インダクタ１４２と接続する出力端子からの出力値（ハイレベル／ローレベル）を切り替える。インダクタ１４２の一端はスイッチングアンプ１４１の出力端子と接続し、他端がノードＮ３と接続する。インダクタ１４２からノードＮ３へのスイッチング電流ｌｓｗは、ヒステリシスコンパレータ１３５の比較結果に応じて増減する。ヒステリシスコンパレータ１３５の比較結果はリニアアンプ部１１０からの出力（Ｉｌｉｎｅａｒ／Ｎ）に応じて変化するため、リニアアンプ部１１０の効率を改善する。

続いて、図２を参照してブートストラップ回路１２０の詳細な構成について説明する。ブートストラップ回路１２０は、増幅アンプ１２０１（第２アンプ）、容量素子１２０２（第１容量素子）、及びダイオード１２０３を備える。増幅アンプ１２０１の入力端子には入力エンベロープ電圧Ｖｅｎｖが供給され、出力端子は容量素子１２０２の一端と接続する。容量素子１２０２の他端は、ノードＮ４と接続する。ノードＮ４は、ダイオード１２０３のカソード側と接続するとともにリニアアンプ部１１０と接続する。ダイオード１２０３のアノード側には電源電圧ＶＳｕｐｐｌｙが供給される。なお、以下の説明では増幅アンプ１２０１と容量素子１２０２との接続終端電位をＶＡと記載する。また、ダイオード１２０３の閾値電圧をＶＦと記載する。

入力エンベロープ電圧Ｖｅｎｖの電圧値が電源電圧ＶＳｕｐｐｌｙの電圧値よりも低い場合、ダイオード１２０３はオン状態（順方向に電流を流す状態）となる。そのため容量素子１２０２は、ＶＳｕｐｐｌｙ−ＶＦ−ＶＡで充電される。すなわち容量素子１２０２は、入力エンベロープ電圧Ｖｅｎｖの影響を受けることなく一定値で充電される。これにより、リニアアンプ部に供給する電圧ＶＨは一定値となる。

一方、入力エンベロープ電圧Ｖｅｎｖの電圧値が電源電圧ＶＳｕｐｐｌｙの電圧値よりも高い場合、ダイオード１２０３はオフ状態（順方向に電流を流さない状態）となる。これにより、電圧ＶＨは入力エンベロープ電圧Ｖｅｎｖに応じた電圧値となる。

入力エンベロープ電圧Ｖｅｎｖと電圧ＶＨの関係を図３を参照して説明する。図３Ａは、非特許文献２にかかる変調電源回路内のリニアアンプに供給される電圧ＶＨと、入力エンベロープ電圧Ｖｅｎｖと、の関係を示したグラフである。図示するように、リニアアンプに供給される電圧ＶＨは、入力エンベロープ電圧Ｖｅｎｖの増減に関わらず一定値、詳細には入力エンベロープ電圧Ｖｅｎｖよりも高い値で一定となる。なお、非特許文献２では、３．４Ｖの電源電圧ＶＳｕｐｐｌｙを５Ｖに常に昇圧することが記載されている。

一方、図３Ｂは、本実施の形態にかかる変調電源回路１０内のリニアアンプ部１１０に供給される電圧ＶＨと、入力エンベロープ電圧Ｖｅｎｖと、の関係を示したグラフである。図示するように電圧ＶＨは、入力エンベロープ電圧ＶｅｎｖがＶＳｕｐｐｌｙ−ＶＦよりも大きい場合、入力エンベロープ電圧Ｖｅｎｖに応じた電圧値（入力エンベロープ電圧Ｖｅｎｖと略同一値）となる。一方、入力エンベロープ電圧ＶｅｎｖがＶＳｕｐｐｌｙ−ＶＦよりも小さい場合、電圧ＶＨは、入力エンベロープ電圧Ｖｅｎｖに影響されることなく一定値（ＶＳｕｐｐｌｙ−ＶＦ）となる。

このように、本実施の形態にかかるブートストラップ回路１２０は、所定の電圧（上述の例ではＶＳｕｐｐｌｙ−ＶＦ）と入力エンベロープ電圧Ｖｅｎｖとの比較に応じて、リニアアンプ部１１０への供給電圧ＶＨを制御している。詳細には、ブートストラップ回路１２０は、入力エンベロープ電圧Ｖｅｎｖが所定の電圧よりも大きい場合には電圧ＶＨを入力エンベロープ電圧Ｖｅｎｖと略同一となるように制御し、入力エンベロープ電圧Ｖｅｎｖが所定の電圧よりも小さい場合には電圧ＶＨを所定電圧になるように制御している。ここで所定電圧は、後段のＲＦＰＡ２０が所望の増幅機能を実現できるように定めた最低限の電圧値である。そのためブートストラップ回路１２０は、入力エンベロープ電圧Ｖｅｎｖに応じた必要最小限の電圧をリニアアンプ部１１０に対して供給することができる。リニアアンプ部１１０への供給電圧が入力エンベロープ電圧Ｖｅｎｖに応じた必要最小限の電圧であるため、本実施の形態にかかる変調電源回路１０は、内部のリニアアンプ部１１０の電力損失を非特許文献２の構成と比べて改善することができる。これにより、変調電源回路１０内の電力効率を向上させることができる。

＜実施の形態２＞
本実施の形態にかかる変調電源回路は、内部のブートストラップ回路１２０をアナログスイッチで構成したことを特徴とする。以下、本実施の形態にかかる変調電源回路について実施の形態１と異なる点を説明する。

本実施の形態にかかる変調電源回路１０は、ブートストラップ回路１２０の内部構成を除いて図１に示す構成と同様であればよい。そのため、ブートストラップ回路１２０について以下に説明する。

図４は、本実施の形態にかかるブートストラップ回路１２０の構成を示すブロック図である。ブートストラップ回路１２０は、抵抗１２０４（第１抵抗）、抵抗１２０５（第２抵抗）、比較器１２０６、インバータ１２０７、アナログスイッチ１２０８（第１スイッチ）、アナログスイッチ１２０９（第２スイッチ）、アナログスイッチ１２１０（第３スイッチ）、及びコンデンサ１２１１（第２容量素子）を備える。

抵抗１２０４の一端はＧＮＤと接続し、他端がノードＮ５と接続する。抵抗１２０５の一端には電源電圧ＶＳｕｐｐｌｙが供給され、抵抗１２０５の他端はノードＮ５に接続する。ノードＮ５は、抵抗１２０４の他端及び１２０５の他端と接続するとともに比較器１２０６の正極側の入力端子に接続する。比較器１２０６の負極側の入力端子には入力エンベロープ電圧Ｖｅｎｖが供給される。

比較器１２０６は、両入力端子に入力された電圧を比較し、比較に応じた値をインバータ１２０７、アナログスイッチ１２０９のオン／オフ制御端子、及びアナログスイッチ１２１０のオン／オフ制御端子に供給する。詳細には入力エンベロープ電圧Ｖｅｎｖの電圧値が抵抗１２０４と抵抗１２０５の分圧電圧の電圧値よりも低い場合、比較器１２０６はハイレベルを出力する。この場合のインバータ１２０７の出力値は、ローレベルとなる。すなわちこの場合にアナログスイッチ１２０８のオン／オフ制御端子にはローレベルが入力される。

一方入力エンベロープ電圧Ｖｅｎｖの電圧値が抵抗１２０４と抵抗１２０５の分圧電圧の電圧値よりも高い場合、比較器１２０６はローレベルを出力する。この場合にはインバータ１２０７の出力値は、ハイレベルとなる。すなわちこの場合のアナログスイッチ１２０８のオン／オフ制御端子にはハイレベルが入力される。

インバータ１２０７の入力端子は比較器１２０６の出力端子と接続し、インバータ１２０７の出力端子はアナログスイッチ１２０８のオン／オフ制御端子と接続する。アナログスイッチ１２０８の一端には電源電圧ＶＳｕｐｐｌｙが供給され、アナログスイッチ１２０８の他端は容量素子１２１１（の他端）及びアナログスイッチ１２１０（の他端）と接続する。アナログスイッチ１２０９の一端には電源電圧ＶＳｕｐｐｌｙが供給される。アナログスイッチ１２０９の他端はリニアアンプ部１１０と接続する。アナログスイッチ１２１０の一端はＧＮＤと接続し、アナログスイッチ１２１０の他端は容量素子１２１１（の他端）と接続する。

アナログスイッチ１２０８〜１２１０は、オン／オフ制御端子にハイレベルの信号が供給された場合にオン状態となり、オン／オフ制御端子にローレベルの信号が供給された場合にオフ状態となる。

次に比較器１２０６の出力がハイレベルの場合の動作、及びローレベルの場合の動作について夫々説明する。比較器１２０６の出力がハイレベルの場合、アナログスイッチ１２０９及びアナログスイッチ１２１０がオンとなり、アナログスイッチ１２０８はオフとなる。アナログスイッチ１２０９がオンとなることにより、リニアアンプ部１１０に供給される電圧ＶＨは、電源電圧ＶＳｕｐｐｌｙと等しくなる。また容量素子１２１１は、電源電圧ＶＳｕｐｐｌｙで充電される。

一方、比較器１２０６の出力がローレベルの場合、アナログスイッチ１２０９及びアナログスイッチ１２１０がオフとなり、アナログスイッチ１２０８はオンとなる。容量素子１２１１には、アナログスイッチ１２０８を介して電源電圧ＶＳｕｐｐｌｙが供給される。ここで容量素子１２１１は、電源電圧ＶＳｕｐｐｌｙが充電された状態である。そのため、リニアアンプ部１１０に供給される電圧ＶＨは、電源電圧ＶＳｕｐｐｌｙに充電電圧ＶＳｕｐｐｌｙを足した電圧値（２×ＶＳｕｐｐｌｙ）となる。

上述したようにブートストラップ回路１２０は、実施の形態１と異なり内部に増幅アンプ１２０１を有さない構成である。実施の形態１の増幅アンプ１２０１は、入力エンベロープ電圧Ｖｅｎｖに応じた出力電圧を生成する。そのため、増幅アンプ１２０１は、入力エンベロープ信号の周波数に比べて広い動作帯域を必要とする。一方、本実施の形態にかかるブートストラップ回路１２０は、各アナログスイッチ１２０８〜１２１１を開閉することによりリニアアンプ部１１０の電源端子に対する電圧ＶＨを制御し、増幅アンプ１２０１を持たない構成である。そのため、比較器１２０６の最大動作周波数を入力エンベロープ信号の周波数と同じ値とすることができる。

続いて本実施の形態における入力エンベロープ電圧Ｖｅｎｖと電圧ＶＨの関係を図５を参照して説明する。図５は、本実施の形態にかかる変調電源回路１０内のリニアアンプ部１１０に供給される電圧ＶＨと、入力エンベロープ電圧Ｖｅｎｖと、の関係を示したグラフである。

図示するように電圧ＶＨは、入力エンベロープ電圧ＶｅｎｖがＶＳｕｐｐｌｙよりも大きい場合には（２×ＶＳｕｐｐｌｙ）となる。なお、電圧値（２×ＶＳｕｐｐｌｙ）は一般的に入力エンベロープ電圧Ｖｅｎｖの最大値よりも大きい。一方、入力エンベロープ電圧ＶｅｎｖがＶＳｕｐｐｌｙよりも小さい場合、電圧ＶＨはＶＳｕｐｐｌｙと等しくなる。すなわち、入力エンベロープ電圧ＶｅｎｖがＶＳｕｐｐｌｙよりも小さい場合には、電圧ＶＨは入力エンベロープ電圧Ｖｅｎｖに関わらず一定（ＶＳｕｐｐｌｙ）となる。

このように、本実施の形態にかかるブートストラップ回路１２０は、所定の電圧（上述の例ではＶＳｕｐｐｌｙ）と入力エンベロープ電圧Ｖｅｎｖとの比較に応じて、リニアアンプ部１１０への供給電圧ＶＨを制御している。そのため、常にリニアアンプへの電源電圧を昇圧する構成（図３Ａ）と比べて、本実施の形態にかかる変調電源回路１０は、内部のリニアアンプ部１１０の電力損失を非特許文献２の構成と比べて改善することができる。これにより、変調電源回路１０内の電力効率を向上させることができる。

ここで、本実施の形態のリニアアンプ部１１０の電力損失と、実施の形態１にかかるリニアアンプ部１１０の電力損失と、の比較を図３Ｂ及び図５を参照して行う。実施の形態１（図３Ｂ）では、所定電圧（ＶＳｕｐｐｌｙ−ＶＦ）よりも入力エンベロープ電圧Ｖｅｎｖが大きくなる場合、電圧ＶＨは入力エンベロープ電圧Ｖｅｎｖに沿うようになだらかに変化する。

一方、実施の形態２（図５）では、所定電圧（ＶＳｕｐｐｌｙ）よりも入力エンベロープ電圧Ｖｅｎｖが大きくなる場合、電圧ＶＨはＶＳｕｐｐｌｙから（２×ＶＳｕｐｐｌｙ）に急峻に変化する。これにより、電圧ＶＨと入力エンベロープ電圧Ｖｅｎｖとの電圧差が実施の形態１の方式（図３Ｂ）に比べて大きくなる。そのため、リニアアンプ部１１０の電力損失という観点では、実施の形態１の方式の方が若干良い。

＜実施の形態３＞
本実施の形態にかかる変調電源回路１０は、ブートストラップ回路を有さない構成であり、かつ上述の実施の形態と同様に変調電源回路１０内の電力効率を改善できることを特徴とする。本実施の形態にかかる変調電源回路１０について実施の形態１と異なる点を以下に説明する。

図６は、本実施の形態にかかる変調電源回路１０の構成を示すブロック図である。本実施の形態にかかる変調電源回路１０は、線形アンプ部１５０（第３アンプ部）、線形アンプ部１６０（第４アンプ部）、コンパレータ部１３０、スイッチングアンプ部１４０、抵抗分圧回路１７０、及び容量素子１８０（第３容量素子）を備える。なお線形アンプ部１５０の構成は、図１と略同様であればよい。

線形アンプ部１５０は、入力エンベロープ電圧Ｖｅｎｖと同じ電圧を出力するアンプである。線形アンプ１５０は、線形アンプ部１１０と同様に電流Ｉｌｉｎｅａｒ／Ｎをコンパレータ部１３０に入力し、電流Ｉｌｉｎｅａｒを抵抗分圧回路１７０に入力する。

線形アンプ部１６０の出力端子と容量素子１８０が接続する。線形アンプ部１６０は、入力エンベロープ電圧Ｖｅｎｖが入力され、増幅信号である電流Ｉｌｉｎｅａｒ２を容量素子１８０の一端に入力する。これにより容量素子１８０は充電される。ここで容量素子１８０は、ニー電圧Ｖｋｎｅｅ以上で充電されるように電流Ｉｌｉｎｅａｒ２を定める。容量素子１８０の他端は、ノードＮ４（第２ノード）と接続する。ノードＮ４は、一端がノードＮ３（抵抗分圧回路１７０とスイッチングアンプ部１４０との交点）と接続し、他端がＲＦＰＡ２０と接続する。

コンパレータ部１３０及びスイッチングアンプ部１４０の構成は図１と同様であり、スイッチングアンプ部１４０は、スイッチング電流ｌｓｗがノードＮ３（第１ノード）に入力される。ノードＮ３と抵抗分圧回路１７０が接続しているため、ノードＮ３の電圧Ｖｏｕｔは抵抗分圧回路１７０の分圧比により調整される。すなわち、スイッチングアンプ部１４０からの出力ＤＣ電位は、抵抗分圧回路１７０の分圧比により調整される。

この電圧Ｖｏｕｔを持つ信号がノードＮ４に入力され、かつニー電圧Ｖｋｎｅｅで充電された容量素子１８０がノードＮ４に接続する。これにより、ニー電圧以上の電圧値Ｖｏｕｔ'がＲＦＰＡ２０の電源端子に入力される。

図７は入力エンベロープ電圧ＶｅｎｖとＲＦＰＡ２０への入力電圧Ｖｏｕｔ'との関係を示すグラフである。上述のように変調電源回路１０は、容量素子１８０を有する構成であり、当該容量素子１８０はニー電圧Ｖｋｎｅｅ以上で充電される。そのため、図示するように常にニー電圧以上の電圧Ｖｏｕｔ'を持つようになる。更に電圧Ｖｏｕｔ'の遷移が入力電圧Ｖｅｎｖと略同一となり、常に一定値に昇圧を行う構成（非特許文献２の構成）と比べて電源効率を改善することができる。

以上、実施の形態１〜３において変調電源回路１０の構成について説明した。上述の構成はいずれも入力エンベロープ電圧の電圧波形を参照し、当該波形に応じて最小限の昇圧を行う構成とすることにより変調電源回路１０の電源効率を改善している。またブートストラップ回路を備える構成よりも本構成の方が回路構成を小さくできる。

＜変調電源回路１０の適用例＞
次に実施の形態１〜３に記載の変調電源回路１０の適用例について説明する。上述の変調電源回路１０は、エンベロープ信号を扱う様々な機器に適用することができる。例えば、上述の変調電源回路１０は、携帯電話やいわゆるスマートフォン等の通信機器やその他の機器に適用することができる。

以下の説明では、上述の変調電源回路１０を通信機器に適用する例について説明する。図８は、上述の変調電源回路１０を備える通信機器の第１の構成例を示すブロック図である。通信機器１は、変調電源回路１０、ＲＦＰＡ２０、ベースバンド処理部３０、ＲＦＩＣ４０、及びアンテナスイッチ５０、及びアンテナ６０を備える。

ベースバンド処理部３０は、アンテナ６０を介して送信する変調信号、及び当該変調信号に対応するエンベロープ信号（デジタル信号形式）を生成する。ベースバンド処理部４０は、生成した変調信号をＲＦＩＣ４０に供給し、生成したエンベロープ信号を変調電源回路１０に供給する。

ＲＦＩＣ４０は、ベースバンド処理部３０から供給された変調信号を高周波帯の信号に変換し、変換した信号をＲＦＰＡ１０に供給する。変調電源回路１０には図示しない電源電圧ＶＳｕｐｐｌｙが供給され、エンベロープ信号を基に、ＲＦＰＡ２０に供給するコレクタ電圧を生成する。なお変調電源回路１０は、実施の形態１または２に記載した構成（またはこれに相当する構成）であればよい。 ＲＦＰＡ２０は、ＲＦＩＣ４０の出力信号を増幅し、増幅した信号をアンテナスイッチ５０に供給する。なお、図示しないもののＲＦＰＡ２０の前段及び後段にはデュプレクサを設ける。

通信機器１がマルチバンド方式の通信を行う場合には、図６には図示しないものの複数のＲＦＰＡ２０が設けられ、各ＲＦＰＡ２０の出力端子はアンテナスイッチ５０と接続する。マルチバンド方式の場合、アンテナスイッチ５０は、複数のＲＦＰＡ２０の出力信号の選択を行い、選択した信号をアンテナ６０に供給する。

通信機器１がマルチバンド方式の通信を採用し、かつＧＳＭ（登録商標）／ＷＣＤＭＡに対応している場合、アンテナスイッチ５０は、ＧＳＭ（登録商標）形式の送信と受信、及びＷＣＤＭＡ形式の送信と受信を切り替える。

通信装置１がＴＤＭＡ方式の通信を行う場合には、送受信を時間単位で切り替える。そのためアンテナスイッチ５０は、送信系の制御と受信系の制御を切り替える。

当該構成において、変調電源回路１０内の構成を実施の形態１または実施の形態２の構成とすることにより、変調電源回路１０内の電力効率を向上することができる。

図９は、上述の変調電源回路１０を備える通信機器を示す第２の構成例を示すブロック図である。通信機器１内の各構成要素は図６に示す構成と同様である。以下、図６の構成と異なる点のみを説明する。

ベースバンド処理部３０は、アンテナ６０を介して送信する変調信号、及び当該変調信号に対応するエンベロープ信号（デジタル信号形式）を生成する。ベースバンド処理部３０は、生成した変調信号及びエンベロープ信号をＲＦＩＣ４０に供給する。

ＲＦＩＣ４０は、ベースバンド処理部３０から供給された変調信号を高周波数帯域の信号に変換し、ＲＦＰＡ２０の入力端子に供給する。さらにＲＦＩＣ４０は、デジタル形式のエンベロープ信号をＤＡ（Digital-Analog）変換し、変換したエンベロープ信号を変調電源回路１０に供給する。その他の処理部の処理については、図６と同様である。

図９の構成であっても、変調電源回路１０内の構成を実施の形態１または実施の形態２の構成とすることにより、変調電源回路１０内の電力効率を向上することができる。

以下、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨に逸脱しない範囲で種々の変更が可能であることは言うまでもない。

例えば実施の形態１では、ＶＳｕｐｐｌｙ−ＶＦを基準として電圧の昇圧制御を行い、実施の形態２では、ＶＳｕｐｐｌｙを基準として電圧の昇圧制御を行った。このように変調電源回路は、所定の電圧（上述の例ではＶＳｕｐｐｌｙ−ＶＦやＶＳｕｐｐｌｙ）を基準として昇圧制御を行う構成であれば、上述した構成以外であっても良いことは勿論である。ここで基準となる所定の電圧は、変調電源回路からＲＦＰＡの電源端子に供給される電圧がＲＦＰＡの所望の増幅機能を実現できるように定めた電圧値であれば上述の値（例えばＶＳｕｐｐｌｙ）に限られない。

１０ 変調電源回路
１１０ リニアアンプ部
１１１ 入力段回路
１１２ ＰＭＯＳトランジスタ
１１３ ＮＭＯＳトランジスタ
１１４ ＰＭＯＳトランジスタ
１１５ ＮＭＯＳトランジスタ
１２０ ブートストラップ回路
１２０１ 増幅アンプ
１２０２ 容量素子
１２０３ ダイオード
１２０４ 抵抗
１２０５ 抵抗
１２０６ 比較器
１２０７ インバータ
１２０８ アナログスイッチ
１２０９ アナログスイッチ
１２１０ アナログスイッチ
１２１１ コンデンサ
１３１ 抵抗
１３２ 抵抗
１３３ 抵抗
１３４ 抵抗
１３５ ヒステリシスコンパレータ
１４０ スイッチングアンプ部
１４１ スイッチングアンプ
１４２ インダクタ
１５０ 線形アンプ部
１６０ 線形アンプ部
１７０ 抵抗分圧回路
１８０ 容量素子
２０ ＲＦＰＡ
３０ ベースバンド処理部
４０ ＲＦＩＣ
５０ アンテナスイッチ
６０ アンテナ

Claims (8)

1. 入力エンベロープ信号の電圧遷移を検出し、当該エンベロープ信号の電圧遷移に応じた電圧値に前記入力エンベロープ信号を昇圧し、当該昇圧信号をＲＦアンプの電源端子に供給する、変調電源回路
2. 前記入力エンベロープ信号を増幅した増幅信号を前記ＲＦアンプの電源端子に供給する第１アンプと、
   前記入力エンベロープ信号の電圧が所定電圧以下の場合には前記所定電圧を前記第１アンプの電源端子に供給し、それ以外の場合に前記入力エンベロープ信号よりも高電圧の昇圧電圧を前記第１アンプの電源端子に供給するブートストラップ回路と、
   を備えた、請求項１に記載の変調電源回路。
3. 前記ブートストラップ回路は、
   前記入力エンベロープ信号を増幅する第２アンプと、
   前記第２アンプの出力端子に一端が接続された第１容量素子と、
   電源電圧がアノード側に供給され、カソード側のノードが前記第１容量素子の他端と接続するとともに前記第１アンプの前記電源端子に接続するダイオードを備える、請求項２に記載の変調電源回路。
4. 前記ブートストラップ回路は、
   一端がグランドと接続する第１抵抗と、
   一端に電源電圧が供給され、他端が前記第１抵抗と接続する第２抵抗と、
   第１端子に前記入力エンベロープ信号が入力され、第２端子が前記第１抵抗及び前記第２抵抗の接続端に接続し、前記第１端子への入力電圧と前記第２端子への入力電圧を比較して前記入力エンベロープ信号の電圧の方が大きい場合に第１値となりそれ以外の場合に第２値となる制御信号を出力する比較器と、
   一端に前記電源電圧が供給され、前記制御信号が前記第２値の場合にオンとなる第１スイッチと、
   一端が前記第１アンプの電源端子に接続し、他端が前記第１スイッチの一端と接続する第２容量素子と、
   一端に前記電源電圧が供給され、他端が前記第１アンプの電源端子に接続し、前記制御信号が前記第１値の場合にオンとなる第２スイッチと、
   一端がグランドと接続し、他端が前記第１スイッチの他端及び前記第２容量素子の他端と接続し、前記制御信号が前記第１値の場合にオンとなる第３スイッチと、を備える、請求項２に記載の変調電源回路。
5. 前記所定電圧は、外部から供給される電源電圧に応じて定まることを特徴とする請求項２に記載の変調電源回路。
6. 前記入力エンベロープ信号を増幅する第３アンプと、
   前記第３アンプの出力信号と電源電圧を比較するコンパレータ回路と、
   前記コンパレータ回路の比較結果に応じて出力値を切り替えるスイッチングアンプ部と、
   前記第３アンプの出力信号が入力され、前記スイッチングアンプ部の出力値が供給される第１ノードと接続する抵抗分圧回路と、
   前記入力エンベロープ信号を増幅する第４アンプと、
   一端が前記第４アンプと接続し、他端が第２ノードと接続する第３容量素子と、を備え、
   前記第２ノードは、前記第１ノードと接続するとともに、前記ＲＦアンプの電源端子と接続する、請求項１に記載の変調電源回路。
7. 送信対象となる変調信号、及び当該変調信号に対応する入力エンベロープ信号を生成するベースバンド処理部と、
   前記変調信号を高周波数帯域の信号に変換するＲＦＩＣと、
   前記ベースバンド処理部が生成した前記入力エンベロープ信号を基に前記増幅信号を生成する請求項１乃至６のいずれか１項に記載の変調電源回路と、
   前記変調電源回路が生成した前記増幅信号が電源端子に供給され、前記ＲＦＩＣが出力した信号を増幅して通信用回路に供給するＲＦアンプと、を備える通信装置。
8. 入力端子から入力エンベロープ信号が入力され、出力端子がＲＦアンプの電源端子と接続し、前記入力エンベロープ信号を増幅した増幅信号を出力端子から出力する第１アンプと、
   第１入力端子に前記入力エンベロープ信号が入力され、第２入力端子に所定電圧を持つ信号が入力され、出力端子が前記第１アンプの電源端子と接続し、前記入力エンベロープ信号の電圧が所定電圧以下の場合には前記所定電圧を持つ信号を出力端子から出力し、それ以外の場合に前記入力エンベロープ信号よりも高電圧の昇圧電圧を出力端子から出力するブートストラップ回路と、
   を備えた、変調電源回路。

Images