JP5336907B2 - 電源変調回路 - Google Patents

Description

本発明は、エンベロープトラッキング（ＥＴ：Envelope Tracking）方式を用いたパワーアンプの電源変調回路に関する。

従来のハイパワーアンプ（ＨＰＡ：High Power Amplifier）では、ＨＰＡを構成する高周波増幅デバイスに一定の電源電圧Ｖｄｃが供給されている。ここで、従来のＨＰＡでは、高周波出力信号の最大電圧に対応した高い電源電圧が高周波増幅デバイスに常時供給される。このため、送信時における大部分の時間では、瞬時送信電力に対して、過大な電源電圧が高周波増幅デバイスに供給されるため、損失（＝発熱）が大きくなってしまう。特に、送信信号のピーク電力対平均電力比（ＰＡＰＲ：Peak to Average Power Ratio）が大きい場合に、この損失が大きくなり、ＨＰＡの効率が低下する。

この損失を削減する方式として、エンベロープトラッキング（ＥＴ）方式が提案されている。ＥＴ方式は、送信信号の包絡線（エンベロープ信号）に応じて出力電源電圧を変化させることにより、熱（損失）となっていた無駄な電力消費を削減させ、ＨＰＡを高効率に動作させる方式である。具体的には、図１に示す高周波増幅システムでは、リミタ１２は、エンベロープを消去した送信信号Ｓ（ｔ）をＲＦ増幅器１４に供給する。一方、電力検出器１６が送信信号（高周波入力信号）Ｓ（ｔ）からエンベロープ信号を抽出し、エンベロープ増幅器２０（すなわち変調電源）がエンベロープ信号を増幅し、増幅したエンベロープ信号をＲＦ増幅器１４（すなわちＨＰＡ）に印加する。

ここで、ＥＴ方式用の変調電源の構成としていくつかの構成が考えられる。例えば、異なる電圧の複数のＤＣ電源を備え、入力信号に応じて、ＤＣ電源を切り替える構成が、現時点において実現性が最も高いと考えられている。この変調電源は、入力されるエンベロープ信号に応じて使用するＤＣ電源を切り替えて出力電圧波形を生成し、出力電圧波形をローパスフィルタ（ＬＰＦ：Low Pass Filter）に通すことで、高周波を含む階段状の出力電圧波形を滑らかな波形で出力する。このように、ＥＴ方式用の変調電源は、高効率のＤＣ電源を低損失な高速スイッチにより切り替えることで、高効率にＨＰＡを動作させることを実現する。

また、変調電源には、複数のＤＣ電源の接続の違いにより、複数のＤＣ電源を切り替える構成として並列接続型および直列接続型の構成がある。

並列接続型の変調電源では、例えば、出力電圧Ｖｏｕｔ＝１５Ｖ、２０Ｖ、２５Ｖおよび３０Ｖの４つのＤＣ電源を並列に接続し、スイッチにより出力電圧を切り替えることで、１５Ｖ、２０Ｖ、２５Ｖおよび３０Ｖのいずれか１つの出力電圧を出力する。ここで、並列接続型では、直列接続型と比較して、各ＤＣ電源の平均出力電力の差が小さいものの、出力電圧が高いＤＣ電源（例えば、最大出力電圧３０ＶのＤＣ電源）の瞬時最大出力電力が非常に大きい。そのため、変調電源の小型化の面で非常に不利である。また、基地局用のＨＰＡの電源として並列接続型の変調電源を考慮した場合、入力電源とＤＣ電源出力とを絶縁する必要があるため、並列型のメリットは少ない。

一方、直列接続型の変調電源では、例えば、出力電圧Ｖｏｕｔ＝１５Ｖ、５Ｖ、５Ｖおよび５Ｖの４つのＤＣ電源を直列に接続し、スイッチにより出力電圧を切り替えることで、１５Ｖ（下限電圧）、２０（＝１５＋５）Ｖ、２５（＝１５＋５＋５）Ｖおよび３０（＝１５＋５＋５＋５）Ｖのいずれか１つの出力電圧を出力する。ここで、直列接続型では、下限電圧を出力するＤＣ電源（例えば、出力電圧１５ＶのＤＣ電源）の出力電力は大きいが、他のＤＣ電源（例えば、５Ｖの３つのＤＣ電源）を小型化することが可能となる。また、直列接続型では、複数のＤＣ電源を縦積みする構成の代わりに、絶縁トランスから複数のＤＣ電圧を出力する構成を採ることが期待できる。このため、直列接続型の方が並列接続型よりもメリットが大きい。

また、出力電圧の安定化を図る従来技術として、直列接続型の電源変調回路において、絶縁トランスの複数の出力電圧部のうち、最小出力電圧部（すなわち、下限電圧を出力する出力電圧部）の電圧を、入力電圧のスイッチングを制御する制御部にフィードバックする構成が検討されている（例えば、特許文献１参照）。その制御部が、フィードバックされた電圧に応じてスイッチング周波数を制御することにより、出力電圧の安定化を図ることができる。ここで、最小出力電圧部の電圧（下限電圧）がフィードバックされるのは、直列接続型の電源変調回路を用いたＥＴ時において、最小出力電圧部の出力電力の使用頻度が最も高く、一定の安定した出力電力を取り出せるためである。

特公平７−０５８８７１号公報

ここで、上述した従来の電源変調回路の一例を図２に示す。図２は従来の直列接続型の電源変調回路の構成を示している。図２に示す電源変調回路は、スイッチ２の切替（スイッチング）制御を行う制御部１と、入力電圧（−４８Ｖｄｃ）の切替を行うスイッチ２と、多出力絶縁トランス３と、整流ダイオード４−１〜４−４と、平滑化コンデンサ５−１〜５−４と、出力電圧の切替制御に用いられる電圧の閾値（閾値電圧）を設定する閾値設定部６と、出力電圧の切替を制御する出力切替制御部７と、出力電圧の切替を行うスイッチ８−１〜８−３と、ＬＰＦ９と、から構成される。

図２に示すように、多出力絶縁トランス３の最小出力電圧部の電圧Ｖｆｂが制御部１にフィードバックされる。そして、制御部１は、フィードバックされた電圧Ｖｆｂに応じてスイッチング周波数を制御してスイッチング波形を生成し、スイッチ２は、スイッチング波形に応じて入力電圧を交流化し、多出力絶縁トランス３は任意の出力電圧を出力する。これにより、図２に示す電源変調回路は出力電圧の安定化を図る。一方、多出力絶縁トランス３の出力側において、出力切替制御部７は、入力されるエンベロープと、閾値設定部６が設定する閾値電圧とを比較し、比較結果に基づいてスイッチ８−１〜８−３の切替を制御する。ＬＰＦ９は、階段状の出力波形を整形する。

しかしながら、図２に示すような従来技術では、制御部１には最小出力電圧部の出力電圧Ｖｆｂしかフィードバックされない。つまり、最小出力電圧部の出力電圧Ｖｆｂのみしかモニターされない。そのため、図２に示す電源変調回路では、多出力絶縁トランス３の最大出力電圧Ｖｍａｘを補償することができない。よって、電源変調回路では、最大出力電圧Ｖｍａｘが所望の出力電圧よりも低くなってしまう場合も発生しうる。その結果、所望出力電圧をＨＰＡに供給できず、ＨＰＡの出力パワー低下およびＨＰＡの歪み特性の劣化が生じるという問題が発生する。

また、巻き線で構成される多出力絶縁トランス３は、相互結合または製造誤差により、各出力電圧のばらつきが生じる可能性がある。つまり、出力電圧と所望のエンベロープ信号との間に誤差が生じてしまう可能性がある。特に、出力電圧が、閾値設定部６に設定された各スイッチ（スイッチ８−１〜８−３）に対する閾値電圧よりも低い場合には、所望のエンベロープ信号を生成できなくなり、ＨＰＡの歪み特性の劣化が生じるという問題が発生する。

本発明は、かかる点を考慮してなされたものであり、ＥＴ動作時において、多出力絶縁トランスの出力電圧がばらつく場合でも、最大出力電圧を所望の電圧にすることができる電源変調回路を提供する。

本発明の電源変調回路は、多出力絶縁トランスの出力側の各出力電圧を切り替えて、入力されるエンベロープ信号に対応する出力電圧を供給する電源変調回路であって、前記多出力絶縁トランスの最大出力電圧部および最小出力電圧部に接続され、前記最大出力電圧部の電圧と予め設定された基準値との差分に基づいて、前記最小出力電圧部の電圧を調整する出力安定化手段と、入力電圧の切替を行う第１スイッチおよび前記出力安定化手段に接続され、調整された前記最小出力電圧部の電圧に基づいて、前記入力電圧の切替を制御する第１制御手段と、を具備する構成を採る。

本発明によれば、ＥＴ動作時において、多出力絶縁トランスの出力電圧がばらつく場合でも、最大出力電圧を所望の電圧にすることができる。

従来の高周波増幅システムの構成を示すブロック図 従来の電源変調回路の構成を示すブロック図 本発明の実施の形態１に係る電源変調回路の構成を示すブロック図 本発明の実施の形態２に係る電源変調回路の構成を示すブロック図

以下、本発明の実施の形態について図面を参照して詳細に説明する。

（実施の形態１）
図３に、本実施の形態に係る電源変調回路１００の構成を示す。

図３に示す電源変調回路１００の制御部１０１は、スイッチ１０２および出力安定化回路１１０に接続されている。制御部１０１は、出力安定化回路１１０から入力される制御情報に基づいて、スイッチ１０２のスイッチング周波数またはデューティー比（duty ratio）を制御する。

スイッチ１０２は、制御部１０１の指示に従って、スイッチの切替（オン／オフ）を行うことにより、入力電圧（−４８Ｖｄｃ）から交流信号を生成する。

多出力絶縁トランス１０３は、スイッチ１０２から入力される交流信号から、複数の出力電圧（交流電圧）を得る。そして、多出力絶縁トランス１０３の出力側では、出力される各出力電圧（交流電圧）は、整流ダイオード１０４−１〜１０４−４および平滑化コンデンサ１０５−１〜１０５−４をそれぞれ介して、直流電圧（ＤＣ出力電圧）に変換される。

閾値設定部１０６は、スイッチ１０８−１〜１０８−３の切替（オン／オフ）の基準となる閾値電圧を設定する。そして、閾値設定部１０６は、設定した閾値電圧を出力切替制御部１０７に出力する。

出力切替制御部１０７は、入力されるエンベロープ信号と、閾値設定部１０６から入力される閾値電圧とを比較し、比較結果に応じてスイッチ１０８−１〜１０８−３の切替をそれぞれ制御する。すなわち、出力切替制御部１０７は、比較結果に応じて、多出力絶縁トランス１０３の出力電圧（ＤＣ出力電圧）の切替を制御する。例えば、入力されるエンベロープ信号があるスイッチに対する閾値電圧以上の場合、出力切替制御部１０７は、そのスイッチをオンにするように制御する。

スイッチ１０８−１〜１０８−３は、出力切替制御部１０７からの指示に従って、スイッチの切替（オン／オフ）を行う。

ＬＰＦ１０９は、平滑化された各ＤＣ出力電圧（階段状の出力電圧波形）の高調波を除去し、滑らかな出力電圧（出力エンベロープ信号）を生成する。

一方、出力安定化回路１１０には、多出力絶縁トランス１０３の出力側において平滑化された各ＤＣ出力電圧のうち、最大出力電圧部（最大出力電圧Ｖｍａｘ）および最小出力電圧部（最小出力電圧Ｖｆｂ）が接続される。また、出力安定化回路１１０には、最大出力電圧の基準値を示す設定電圧Ｖｒｅｆが入力される。

出力安定化回路１１０は、設定電圧Ｖｒｅｆと最大出力電圧Ｖｍａｘとの差分（Ｖｒｅｆ−Ｖｍａｘ）に基づいて、最小出力電圧Ｖｆｂを調整し、調整結果（調整後の最小出力電圧）を制御情報として制御部１０１に出力する。具体的には、出力安定化回路１１０は、設定電圧Ｖｒｅｆと最大出力電圧Ｖｍａｘとの差分（Ｖｒｅｆ−Ｖｍａｘ）が正の場合、つまり、最大出力電圧Ｖｍａｘが設定電圧Ｖｒｅｆよりも低い場合には、その差分（Ｖｒｅｆ−Ｖｍａｘ）を最小出力電圧Ｖｆｂに加算（すなわち、Ｖｆｂ＋（Ｖｒｅｆ−Ｖｍａｘ））する。一方、出力安定化回路１１０は、設定電圧Ｖｒｅｆと最大出力電圧Ｖｍａｘとの差分（Ｖｒｅｆ−Ｖｍａｘ）が負の場合、つまり、最大出力電圧Ｖｍａｘが設定電圧Ｖｒｅｆよりも高い場合には、何もしない。

次に、本実施の形態に係る電源変調回路１００の動作について詳細に説明する。

以下の説明では、閾値設定部１０６は、スイッチ１０８−１に対する閾値電圧として３０Ｖを設定し、スイッチ１０８−２に対する閾値電圧として２５Ｖを設定し、スイッチ１０８−３に対する閾値電圧として２０Ｖを設定する。

つまり、出力切替制御部１０７は、入力されるエンベロープ信号が２０Ｖ以上の場合には、スイッチ１０８−３をオンにして、ＤＣ出力電圧２０Ｖを取り出す。同様に、出力切替制御部１０７は、入力されるエンベロープ信号が２５Ｖ以上の場合には、スイッチ１０８−２および１０８−３をオンにして、ＤＣ出力電圧２５Ｖを取り出す。同様に、出力切替制御部１０７は、入力されるエンベロープ信号が３０Ｖ以上の場合には、スイッチ１０８−１〜１０８−３をオンにして、ＤＣ出力電圧３０Ｖを取り出す。また、出力切替制御部１０７は、入力されるエンベロープ信号が２０Ｖ未満の場合には、スイッチ１０８−１〜１０８−３をオフにして、ＤＣ出力電圧１５Ｖを取り出す。

すなわち、電源変調回路１００では、図３に示す多出力絶縁トランス１０３から出力され、直流化および平滑化された各出力電圧のうち、最大出力電圧Ｖｍａｘは３０Ｖに設定され、最小出力電圧Ｖｆｂは１５Ｖに設定される。つまり、最大出力電圧の基準値として出力安定化回路１１０に入力される設定電圧Ｖｒｅｆは３０Ｖとなる。

ここで、出力安定化回路１１０にフィードバックされる最大出力電圧Ｖｍａｘが２９Ｖであり、最小出力電圧Ｖｆｂが１５Ｖである場合について説明する。

この場合、出力安定化回路１１０は、まず、設定電圧Ｖｒｅｆと最大出力電圧Ｖｍａｘとの差分（Ｖｒｅｆ−Ｖｍａｘ）を算出する。つまり、出力安定化回路１１０は、差分として１（＝３０−２９）Ｖを算出する。そして、出力安定化回路１１０は、差分（１Ｖ）が正であるので（最大出力電圧Ｖｍａｘが設定電圧Ｖｒｅｆよりも低いので）、最小出力電圧Ｖｆｂ（１５Ｖ）に差分（１Ｖ）を加算する。

そして、制御部１０１は、調整された最小出力電圧Ｖｆｂ（１６Ｖ）を用いて、スイッチ１０２のスイッチング周波数またはデューティー比を制御することで、入力電圧の切替を制御する。

これにより、多出力絶縁トランス１０３の出力側では、最小出力電圧Ｖｆｂが１６Ｖになるものの、最大出力電圧Ｖｍａｘは３０Ｖとなる。つまり、出力安定化回路１１０が、最大出力電圧Ｖｍａｘのばらつき（差分）に基づいて最小出力電圧Ｖｆｂを調整することにより、最大出力電圧Ｖｍａｘを補償することができる。

ここで、多出力絶縁トランス１０３の出力側の各ＤＣ出力電圧（ここでは、１５Ｖ、２０Ｖ、２５Ｖおよび３０Ｖ）において、出力電圧が大きいほど、出力電圧のばらつきは大きくなる。つまり、最大出力電圧Ｖｍａｘのばらつきが最も大きくなる。換言すると、最大出力電圧Ｖｍａｘ以外のＤＣ出力電圧のばらつきは、最大出力電圧Ｖｍａｘのばらつきよりも小さい。よって、出力安定化回路１１０は、最大出力電圧Ｖｍａｘのばらつき（差分（Ｖｒｅｆ−Ｖｍａｘ））に基づいて、最小出力電圧Ｖｆｂを調整して最大出力電圧Ｖｍａｘのばらつきを補償することで、各ＤＣ出力電圧すべてのばらつきを補償することが可能となる。つまり、出力安定化回路１１０は、最大出力電圧Ｖｍａｘ以外のＤＣ出力電圧（ここでは、２０Ｖおよび２５Ｖ）をフィードバックすること無く、すべてのＤＣ出力電圧を補償することができる。

このように、本実施の形態によれば、電源変調回路は、最大出力電圧が所望の電圧（閾値電圧または設定電圧）よりも低くなる場合に、最大出力電圧と所望の電圧との差分だけ、最大出力電圧を補償する。これにより、ＥＴ動作時において、多出力絶縁トランスの出力電圧がばらつき、最大出力電圧が低下した場合でも、最大出力電圧として所望の電圧を取り出すことができる。

（実施の形態２）
図４は、本実施の形態に係る電源変調回路２００の構成を示す。なお、図４において、図３と同一の構成要素には同一の符号を付し、その説明は重複するので省略する。

図４に示す電源変調回路２００の閾値設定部２０１には、設定電圧Ｖｒｅｆと最大出力電圧Ｖｍａｘとの差分（Ｖｒｅｆ−Ｖｍａｘ）が出力安定化回路１１０から入力される。

閾値設定部２０１は、出力安定化回路１１０から入力される差分（Ｖｒｅｆ−Ｖｍａｘ）に応じて、スイッチ１０８−１〜１０８−３に対する閾値電圧を設定する。具体的には、閾値設定部２０１は、差分（Ｖｒｅｆ−Ｖｍａｘ）が正の場合、つまり、最大出力電圧Ｖｍａｘが設定電圧Ｖｒｅｆよりも低い場合、スイッチ１０８−１〜１０８−３に対する閾値電圧を、差分（Ｖｒｅｆ−Ｖｍａｘ）の分だけ小さく設定する。

次に、本実施の形態に係る電源変調回路２００の動作について詳細に説明する。

以下の説明では、実施の形態１と同様、閾値設定部２０１は、スイッチ１０８−１に対する閾値電圧として３０Ｖを設定し、スイッチ１０８−２に対する閾値電圧として２５Ｖを設定し、スイッチ１０８−３に対する閾値電圧として２０Ｖを設定する。すなわち、電源変調回路２００では、最大出力電圧Ｖｍａｘは３０Ｖに設定され、最小出力電圧Ｖｆｂは１５Ｖに設定される。つまり、最大出力電圧の基準値として出力安定化回路１１０に入力される設定電圧Ｖｒｅｆは３０Ｖとなる。

ここで、多出力絶縁トランス１０３の出力側の各ＤＣ出力電圧が、出力電圧の大きい順に２９Ｖ、２４Ｖ、１９Ｖ、１５Ｖである場合について説明する。すなわち、出力安定化回路１１０には、最大出力電圧Ｖｍａｘ＝２９Ｖおよび最小出力電圧Ｖｆｂ＝１５Ｖがフィードバックされる。

この場合、出力安定化回路１１０は、設定電圧Ｖｒｅｆと最大出力電圧Ｖｍａｘとの差分（Ｖｒｅｆ−Ｖｍａｘ）＝１Ｖを算出する。そして、出力安定化回路１１０は、差分（１Ｖ）を閾値設定部２０１に出力する。

そして、閾値設定部２０１は、出力安定化回路１１０から出力される差分（１Ｖ）が正であるので（最大出力電圧Ｖｍａｘが設定電圧Ｖｒｅｆよりも低いので）、スイッチ１０８−１〜１０８−３に対する閾値電圧をそれぞれ１Ｖだけ小さく設定する。すなわち、閾値設定部２０１は、スイッチ１０８−１に対する閾値電圧として２９（＝３０−１）Ｖを設定し、スイッチ１０８−２に対する閾値電圧として２４（＝２５−１）Ｖを設定し、スイッチ１０８−３に対する閾値電圧として１９（＝２０−１）Ｖを設定する。

よって、出力切替制御部１０７は、各ＤＣ出力電圧に対応するスイッチ１０８−１〜１０８−３に対する閾値電圧として、２９Ｖ、２４Ｖ、１９Ｖをそれぞれ用いる。これにより、出力切替制御部１０７は、例えば、エンベロープ信号が１９Ｖの場合（閾値電圧１９Ｖ以上の場合）には、スイッチ１０８−３をオンにすることにより、ＤＣ出力電圧１９Ｖ、つまり、所望の電圧を取り出すことができる。同様に、出力切替制御部１０７は、例えば、エンベロープ信号が２４Ｖの場合（閾値電圧２４Ｖ以上の場合）には、スイッチ１０８−２および１０８−３をオンにすることにより、ＤＣ出力電圧２４Ｖ（所望の電圧）を取り出すことができる。エンベロープ信号が２９Ｖの場合も同様である。

このように、閾値設定部２０１は、設定された出力電圧と実際に得られるＤＣ出力電圧との差を閾値電圧に反映させる。これにより、エンベロープ信号がある閾値電圧以上の場合に、出力切替制御部１０７がスイッチ１０８−１〜１０８−３のいずれかをオンにしたにもかかわらず、得られるＤＣ出力電圧が閾値電圧よりも低くなることを防止することができる。つまり、スイッチ１０８−１〜１０８−３に対する各閾値電圧（２９Ｖ、２４Ｖ、１９Ｖ）は、各スイッチの切替によって取り出せるＤＣ出力電圧（２９Ｖ、２４Ｖ、１９Ｖ）以下となる。すなわち、各ＤＣ出力電圧は、対応する各閾値電圧以上となり、電源変調回路２００は、各ＤＣ出力電圧に対して所望の出力電圧を取り出すことが可能となるため、ＨＰＡ出力の歪み特性が劣化することを抑えることができる。

ここで、上述したように、多出力絶縁トランス１０３の出力側の各ＤＣ出力電圧において、出力電圧が大きいほど、出力電圧のばらつきは大きくなる。よって、閾値設定部２０１は、最大出力電圧Ｖｍａｘのばらつき（差分（Ｖｒｅｆ−Ｖｍａｘ））に基づいて、すべての閾値電圧を設定することで、すべてのＤＣ出力電圧が閾値電圧よりも低くなることを防止することができる。つまり、電源変調回路２００は、最大出力電圧Ｖｍａｘのばらつきに応じて、すべての閾値電圧を設定することで、所望のＤＣ出力電圧を取り出すことが可能となる。

このようにして、本実施の形態によれば、電源変調回路は、実施の形態１と同様、最大出力電圧の低下を補償して最大出力電圧を所望の電圧となるように制御することができる。さらに、本実施の形態によれば、電源変調回路は最大出力電圧のばらつきに応じて閾値電圧を設定することで、多出力絶縁トランスの出力側の各出力電圧が閾値電圧よりも低くなることを防止することができる。よって、本実施の形態によれば、ＥＴ動作時において、多出力絶縁トランスの出力電圧がばらつく場合でも、ＨＰＡの出力パワーの低下および歪み特性の劣化を改善することができる。

なお、上記実施の形態では、出力安定化回路が、Ｖｆｂ＋（Ｖｒｅｆ−Ｖｍａｘ）という処理を行う場合について説明した。しかし、本発明では、出力安定化回路は、例えば、Ｍ＊Ｖｆｂ＋Ｎ＊（Ｖｒｅｆ−Ｖｍａｘ）のように、係数Ｍ、Ｎを各項に乗じてもよい。また、設定電圧Ｖｒｅｆ、係数Ｍ、Ｎを多項式またはテーブル等で表現して用いてもよい。これにより、例えば、温度等への適応性を改善することができる。

また、上記実施の形態の電源変調回路（図３および図４）において、制御部１０１、スイッチ１０２、多出力絶縁トランス１０３、整流ダイオード１０４−１〜１０４−４等が１つのＤＣ／ＤＣコンバータブロックとして構成される場合でも、本発明を適用することができる。

また、上記実施の形態では、入力されるエンベロープ信号はアナログ信号に限らず、入力されるエンベロープ信号がデジタル信号の場合でも、本発明を適用することができる。

本発明の電源変調回路は、例えば、ＥＴ方式を用いたパワーアンプの電源変調回路に適用して好適である。

１００，２００ 電源変調回路
１０１ 制御部
１０２，１０８ スイッチ
１０３ 多出力絶縁トランス
１０４ 整流ダイオード
１０５ 平滑化コンデンサ
１０６，２０１ 閾値設定部
１０７ 出力切替制御部
１０９ ＬＰＦ
１１０ 出力安定化回路

Claims (2)

1. 多出力絶縁トランスの出力側の各出力電圧を切り替えて、入力されるエンベロープ信号に対応する出力電圧を供給する電源変調回路であって、
   前記多出力絶縁トランスの最大出力電圧部および最小出力電圧部に接続され、前記最大出力電圧部の電圧と予め設定された基準値との差分に基づいて、前記最小出力電圧部の電圧を調整する出力安定化手段と、
   入力電圧の切替を行う第１スイッチおよび前記出力安定化手段に接続され、調整された前記最小出力電圧部の電圧に基づいて、前記入力電圧の切替を制御する第１制御手段と、
   を具備する電源変調回路。
2. 前記多出力絶縁トランスの出力側の前記各出力電圧の切替を行う第２スイッチに接続され、前記エンベロープ信号と閾値との比較結果に基づいて、前記各出力電圧の切替を制御する第２制御手段と、
   前記出力安定化手段および前記第２制御手段に接続され、前記差分に応じて、前記閾値を設定する設定手段と、をさらに具備する、
   請求項１記載の電源変調回路。

Images