KR20220102902A - 전원 변조기 및 이를 포함하는 무선 통신 장치 - Google Patents

전원 변조기 및 이를 포함하는 무선 통신 장치 Download PDF

Info

Publication number
KR20220102902A
KR20220102902A KR1020210005395A KR20210005395A KR20220102902A KR 20220102902 A KR20220102902 A KR 20220102902A KR 1020210005395 A KR1020210005395 A KR 1020210005395A KR 20210005395 A KR20210005395 A KR 20210005395A KR 20220102902 A KR20220102902 A KR 20220102902A
Authority
KR
South Korea
Prior art keywords
output
output voltage
switching regulator
power
level
Prior art date
Application number
KR1020210005395A
Other languages
English (en)
Inventor
김동수
방준석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210005395A priority Critical patent/KR20220102902A/ko
Priority to US17/503,632 priority patent/US11652501B2/en
Publication of KR20220102902A publication Critical patent/KR20220102902A/ko
Priority to US18/300,006 priority patent/US11984921B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

전원 변조기 및 이를 포함하는 무선 통신 장치가 개시된다. 본 개시의 기술적 사상에 따른 전원 변조기는 평균 전력 추적 모드 및 이산 레벨 포락선 추적 모드 중 어느 하나의 추적 모드로 구동되어 전력 증폭기에 출력 전압을 제공하고, 다중 출력 전압 균형기, 스위칭 레귤레이터, 스위칭 레귤레이터 컨트롤러, 스위치 어레이, 이산 레벨 컨트롤러, 스위치 컨트롤러, 출력 필터 및 메인 컨트롤러를 포함한다.

Description

전원 변조기 및 이를 포함하는 무선 통신 장치{SUPPLY MODULATOR AND WIRELESS COMMUNICATION APPARATUS INCLUDING THE SAME}
본 개시의 기술적 사상은 전력 효율이 개선된 전원 변조기 및 이를 포함하는 무선 통신 장치에 관한 것이다.
스마트폰, 태블릿, IoT(Internet of Things) 장치와 같은 무선 통신 장치에서는, 고속 통신을 위해 WCDMA(3G), LTE(Long Term Evolution), LTE Advanced(4G) 또는 NR(New Radio; 5G) 기술이 사용되고 있다. 다만, 통신 기술이 발달할 수록 송/수신 신호의 높은 PAPR(Peak-to-Average Ratio) 및 높은 대역폭(Bandwidth)이 요구되고, 이로 인해, 전력 증폭기의 효율이 저하된다는 문제가 있다. 특히, 송신단의 전력 증폭기의 전원이 배터리에 연결되어 있는 경우, 전력 증폭기의 효율 저하 문제가 두드러진다. 이에 따라, 높은 PAPR 및 높은 대역폭에서 전력 증폭기의 전력 효율을 향상시키기 위해서, 평균 전력 추적 기술(Average Power Tracking; 이하, APT라 함) 또는 포락선 추적 기술(Envelope Tracking; 이하, ET라 함)이 사용된다. 이러한 평균 전력 추적 기술 및 포락선 추적 기술을 지원하는 칩 또는 부품을 전원 변조기(SM, Supply Modulator)라 한다.
본 개시의 기술적 사상이 해결하려는 과제는 전력 효율이 개선된 전원 변조기 및 이를 포함하는 무선 통신 장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일 측면에 따른 평균 전력 추적 모드 및 이산 레벨 포락선 추적 모드 중 어느 하나의 추적 모드로 구동되어 전력 증폭기에 출력 전압을 제공하는 전원 변조기에 있어서, 이산 레벨 포락선 추적 모드 또는 평균 전력 추적 모드에서 출력 전압을 생성하기 위해 동작하는 스위칭 레귤레이터, 이산 레벨 포락선 추적 모드에서 전력원으로부터의 전력 공급 없이 출력 전압을 생성하기 위해 스위칭 레귤레이터와 함께 동작하되, 스위칭 레귤레이터로부터 공급받는 전류를 토대로 복수개의 서로 다른 레벨의 전압 간 차이를 균등하게 조정하여 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압을 출력하는 다중 출력 전압 균형기, 이산 레벨 포락선 추적 모드에서 다중 출력 전압 균형기의 출력 전류를 센싱하고, 센싱값을 토대로 스위칭 레귤레이터를 제어하는 스위칭 레귤레이터 컨트롤러, 다중 출력 전압 균형기에서 출력되는 복수개의 서로 다른 레벨의 전압에 각각 대응되는 복수개의 스위치를 포함하되, 복수개의 서로 다른 레벨의 전압 중 하나를 선택하여 전력 증폭기에 제공하는 스위치 어레이, 외부로부터 제공받은 디지털 포락선 신호를 토대로 복수개의 포락선 레벨 정보를 포함하는 레벨 제어 신호를 생성하는 이산 레벨 컨트롤러, 이산 레벨 컨트롤러로부터 레벨 제어 신호를 제공받고, 제공받은 레벨 제어 신호를 토대로 복수개의 스위치의 개폐 동작을 제어하는 스위치 컨트롤러 및 추적 모드를 결정하고, 결정된 추적 모드를 토대로 다중 출력 전압 균형기, 스위치 컨트롤러, 스위칭 레귤레이터 컨트롤러, 및 이산 레벨 컨트롤러 중 적어도 하나를 제어하는 메인 컨트롤러를 포함한다.
또한 본 개시의 기술적 사상의 다른 측면에 따른 평균 전력 추적 모드 및 이산 레벨 포락선 추적 모드 중 적어도 하나의 추적 모드로 구동되어 제1 및 제2 전력 증폭기에 각각 제1 및 제2 출력 전압을 제공하는 전원 변조기에 있어서, 이산 레벨 포락선 추적 모드에서 전력원으로부터의 전력 공급 없이 제1 또는 제2 출력 전압을 생성하기 위해 동작하되, 복수개의 서로 다른 레벨의 전압 간 차이를 균등하게 조정하여 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압을 출력하는 다중 출력 전압 균형기, 이산 레벨 포락선 추적 모드에서 제1 출력 전압을 생성하기 위해 다중 출력 전압 균형기와 함께 동작하고, 평균 전력 추적 모드에서 제1 출력 전압을 생성하기 위해 동작하되, 다중 출력 전압 균형기로 전류를 공급하는 제1 스위칭 레귤레이터와, 이산 레벨 포락선 추적 모드에서 다중 출력 전압 균형기의 출력 전류를 센싱하고, 센싱값을 토대로 제1 스위칭 레귤레이터를 제어하는 제1 스위칭 레귤레이터 컨트롤러와, 다중 출력 전압 균형기에서 출력되는 복수개의 서로 다른 레벨의 전압에 각각 대응되는 복수개의 스위치를 포함하되, 복수개의 서로 다른 레벨의 전압 중 하나를 선택하여 제1 전력 증폭기에 제공하는 제1 스위치 어레이와, 외부로부터 제공받은 제1 디지털 포락선 신호를 토대로 복수개의 포락선 레벨 정보를 포함하는 제1 레벨 제어 신호를 생성하는 제1 이산 레벨 컨트롤러와, 제1 이산 레벨 컨트롤러로부터 제1 레벨 제어 신호를 제공받고, 제공받은 제1 레벨 제어 신호를 토대로 복수개의 스위치의 개폐 동작을 제어하는 제1 스위치 컨트롤러를 포함하는 제1 변조 회로, 이산 레벨 포락선 추적 모드에서 제2 출력 전압을 생성하기 위해 다중 출력 전압 균형기와 함께 동작하고, 평균 전력 추적 모드에서 제2 출력 전압을 생성하기 위해 동작하되, 다중 출력 전압 균형기로 전류를 공급하는 제2 스위칭 레귤레이터와, 이산 레벨 포락선 추적 모드에서 다중 출력 전압 균형기의 출력 전류를 센싱하고, 센싱값을 토대로 제2 스위칭 레귤레이터를 제어하는 제2 스위칭 레귤레이터 컨트롤러와, 다중 출력 전압 균형기에서 출력되는 복수개의 서로 다른 레벨의 전압에 각각 대응되는 복수개의 스위치를 포함하되, 복수개의 서로 다른 레벨의 전압 중 하나를 선택하여 제2 전력 증폭기에 제공하는 제2 스위치 어레이와, 외부로부터 제공받은 제2 디지털 포락선 신호를 토대로 복수개의 포락선 레벨 정보를 포함하는 제2 레벨 제어 신호를 생성하는 제2 이산 레벨 컨트롤러와, 제2 이산 레벨 컨트롤러로부터 제2 레벨 제어 신호를 제공받고, 제공받은 제2 레벨 제어 신호를 토대로 복수개의 스위치의 개폐 동작을 제어하는 제2 스위치 컨트롤러를 포함하는 제2 변조 회로 및 제1 및 제2 전력 증폭기 각각을 위한 추적 모드를 결정하고, 결정된 추적 모드를 토대로 제1 및 제2 스위칭 레귤레이터 컨트롤러, 제1 및 제2 스위치 컨트롤러, 제1 및 제2 이산 레벨 컨트롤러, 및 다중 출력 전압 균형기 중 적어도 하나를 제어하는 메인 컨트롤러를 포함한다.
본 개시의 기술적 사상에 따른 전원 변조기 및 이를 포함하는 무선 통신 장치는 저주파 성분의 전류를 공급하는 스위칭 레귤레이터와 고주파 성분의 전류를 공급하는 다중 출력 전압 균형기를 분리하여 구비함으로써 스위치 어레이에 흐르는 전류의 크기를 감소시킬 수 있고, 리플 전압(ripple voltage)도 감소시킬 수 있다. 이를 통해, 스위치의 저항 성분에 의한 열 손실(즉, 전력 손실)을 저감할 뿐만 아니라 스위치 어레이의 사이즈도 감소시킬 수 있다. 나아가, 스위치의 저항 성분에 의한 열 손실(즉, 전력 손실)을 저감함으로써 전력 효율을 개선할 수도 있다.
또한 본 개시의 기술적 사상에 따른 전원 변조기 및 이를 포함하는 무선 통신 장치는 다중 출력 전압 레귤레이터 대신 전력원(power source)이 없는 다중 출력 전압 균형기를 구비함으로써 전력원 구비시 필요한 각종 부품(예를 들어, 인덕터, 스위치 등)을 갖출 필요가 없는바, 회로 기판 면적을 줄일 수 있다. 나아가, 회로 기판 면적을 줄임으로써 제품 크기도 줄일 수 있다.
도 1은 본 개시의 일 실시예에 따른 무선 통신 장치를 설명하는 블록도이다.
도 2는 도 1에 도시된 디지털 송신 처리부의 신호 처리 과정을 설명하는 블록도이다.
도 3은 본 개시의 다른 실시예에 따른 무선 통신 장치를 설명하는 블록도이다.
도 4는 본 개시의 몇몇 실시예에 따른 무선 통신 장치에 포함되는 전원 변조기의 일 예를 설명하는 회로도이다.
도 5 내지 도 12는 도 4의 다중 출력 전압 균형기의 몇몇 예시들을 설명하는 도면들이다.
도 13은 추적 모드에 따른 출력 전압의 파형 특성을 설명하는 그래프이다.
도 14 내지 도 16은 이산 레벨 포락선 추적 모드에서의 출력 전압 생성 메커니즘을 설명하는 그래프들이다.
도 17은 도 4의 전원 변조기의 평균 전력 추적 모드 동작을 설명하는 도면이다.
도 18은 도 4의 전원 변조기의 이산 레벨 포락선 추적 모드 동작을 설명하는 도면이다.
도 19는 본 개시의 몇몇 실시예에 따른 무선 통신 장치에 포함되는 전원 변조기의 다른 예를 설명하는 회로도이다.
도 20은 본 개시의 몇몇 실시예에 따른 무선 통신 장치가 적용되는 이동 단말기를 도시하는 블록도이다.
이하, 첨부된 도면을 참조하여 본 개시의 실시예에 대해 상세히 설명하도록 한다.
본 개시의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 개시는 이하 도시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이고, 서로 교차 사용 가능하며, 단지 본 실시예들은 본 개시의 기재가 완전하도록 한다. 또한 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 개시의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 개시의 권리범위는 청구항의 범주에 의해 정의될 뿐이다. 그리고 본 개시의 각 실시예에만 기재되어 있는 특정 구성들은 다른 실시예에서도 사용될 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속(연결)된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속(연결)된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 개시의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 개시를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 개시의 일 실시예에 따른 무선 통신 장치를 도시하는 블록도이다. 도 2는 도 1에 도시된 디지털 송신 처리부의 신호 처리 과정을 도시하는 블록도이다.
도 1을 참조하면, 본 개시의 일 실시예에 따른 무선 통신 장치(1)는 모뎀(100), RFIC(200; Radio Frequency Integrated Circuit), 전원 변조기(300), 듀플렉서(400), 전력 증폭기(PA), 안테나(ANT)를 포함할 수 있다.
모뎀(100)은 디지털 송신 처리부(110), 디지털 수신 처리부(120), 디지털/아날로그 변환기(DAC; Digital to Analog Converter), 아날로그/디지털 변환기(ADC; Analog to Digital Converter) 및 MIPI(130; Mobile Industry Processor Interface)를 포함할 수 있다.
모뎀(100)은 디지털 송신 처리부(110)를 통해 송신하고자 하는 정보를 포함하는 기저 대역 신호(BB_T; 예를 들어, I 신호 및 Q 신호 포함)를 정해진 통신 방식에 따라 처리할 수 있다. 그리고 모뎀(100)은 수신받은 기저 대역 신호(BB_R)를 디지털 수신 처리부(120)를 통해 정해진 통신방식에 따라 처리할 수 있다. 예를 들어, 모뎀(100)은 OFDM(Orthogonal Frequency Division Multiplexing), OFDMA(Orthogonal Frequency Division Multiple access), WCDMA(Wideband Code Multiple Access), HSPA+(High Speed Packet Access+) 등의 통신 방식에 따라 송신하고자 하는 신호 또는 수신받은 신호를 처리할 수 있다. 이외에도, 모뎀(100)은 다양한 종류의 통신 방식(즉, 기저 대역 신호(BB_T 또는 BB_R)의 진폭(amplitude) 및/또는 주파수(frequency)를 변조 또는 복조하는 기술이 적용되는 다양한 통신 방식)에 따라 기저 대역 신호(BB_T 또는 BB_R)를 처리할 수 있다.
모뎀(100)은 디지털 송신 처리부(110)를 통해 기저 대역 신호(BB_T)의 포락선(envelope)을 추출하고, 추출된 포락선을 토대로 디지털 포락선 신호(D_ENV)를 생성할 수 있다. 여기에서, 추출된 포락선은 기저 대역 신호(BB_T)의 진폭 성분(즉, I 신호와 Q 신호의 크기)에 해당될 수 있다. 그리고 모뎀(100)은 메모리(예를 들어, 도 19의 2200)에 저장된 평균 전력 추적 테이블(즉, APT 테이블)을 토대로 평균 전력 신호(D_REF)를 생성할 수 있다.
참고로, APT 테이블에는 안테나(ANT)의 기대 출력 전력(또는 송신 전력)에 따른 전력 증폭기(PA)의 필요 전원 전압 정보가 저장되어 있고, 전력 증폭기(PA)의 필요 전원 전압에 대응되는 평균 전력 신호 정보가 저장되어 있을 수 있다. 이에 따라, 모뎀(100)은, 안테나(ANT)의 기대 출력 전력이 결정되면, APT 테이블을 이용하여 평균 전력 신호(D_REF)를 생성하고, 생성된 평균 전력 신호(D_REF)를 전원 변조기(300)에 기준 전압 신호로서 제공할 수 있다.
여기에서, 도 2를 참조하면, 디지털 송신 처리부(110)의 구체적인 신호 처리 과정이 도시되어 있다.
구체적으로, 디지털 송신 처리부(110)는 전술한 기저 대역 신호의 처리 작업, 포락선 추출 작업, 디지털 포락선 신호 생성 작업 외에도 CFR(111; Crest Factor Reduction), SF(112; Shaping Function), DPD(113; Digital Pre-Distortion), DELAY1(114), DELAY2(115), DELAY3(116), DELAY4(117) 등을 통해 다양한 작업을 수행할 수 있다.
CFR(111)은 통신 신호(예를 들어, 기저 대역 신호(BB_T))의 PAPR(Peak-to-average power ratio)을 감소시킬 수 있다. 그리고 SF(112)는 전력 증폭기(PA)의 효율 및 선형성이 개선되도록 디지털 포락선 신호(D_ENV)를 변형할 수 있다. 또한 SF(112)에서 변형된 디지털 포락선 신호(D_ENV)는 DPD(113)와 DELAY3(116)로 제공될 수 있다. 그리고 DPD(113)는 전력 증폭기(PA)의 왜곡(distortion)을 디지털 영역에서 보상하여 선형화할 수 있다. 참고로, 평균 전력 추적 모드에서는, 전력 증폭기(PA)로 공급되는 전원 전압에 따라 DPD(113)의 값이 변경될 수 있고, 이산 레벨 포락선 추적 모드에서는, SF(112)의 출력값에 따라 DPD(113)의 값이 변경될 수 있다. 또한 DELAY1(114) 및 DELAY2(115)는 각각 CFR(111)의 출력 신호의 지연(delay)을 보정하고, DELAY3(116)은 디지털 포락선 신호(D_ENV)의 지연(delay)을 보정하며, DELAY4(117)는 기저 대역 신호(BB_T)의 지연(delay)을 보정할 수 있다.
이와 같은 구성을 가지는 디지털 송신 처리부(110)는 디지털 포락선 신호(D_ENV)와 기저 대역 신호(BB_T)를 출력할 수 있다.
디지털 포락선 신호(D_ENV)는 디지털/아날로그 변환 없이 바로 전원 변조기(300)로 제공될 수 있다. 그리고 기저 대역 신호(BB_T)는 디지털/아날로그 변환기(DAC)를 통해 송신 신호(TX)로 변환되어 송신 회로(TXC)로 제공될 수 있다.
참고로, 디지털 포락선 신호(D_ENV)는 디지털/아날로그 변환기를 통해 아날로그 포락선 신호로 변환되어 전원 변조기(300)로 제공될 수도 있다. 다만, 본 개시의 실시예에서는, 디지털 포락선 신호(D_ENV)가 디지털/아날로그 변환 없이 바로 전원 변조기(300)로 제공되는 것을 예로 들어 설명하기로 한다.
나아가, 비록 도면에 도시되어 있지는 않지만, 디지털 송신 처리부(110) 내에는 전술한 작업(즉, 기저 대역 신호 처리, 포락선 추출, 디지털 포락선 신호 생성 등)을 처리하는 내부 구성이 더 포함될 수 있다. 또한 도 2에 도시된 디지털 송신 처리부(110)의 내부 구성은 예시적 실시예에 불과한바, 이에 한정되지 않는다.
다시 도 1을 참조하면, 모뎀(100)은 내부에 구비되는 디지털/아날로그 변환기(DAC)를 이용하여 기저 대역 신호(BB_T)에 대해 디지털/아날로그 변환을 수행하여 아날로그 신호인 송신 신호(TX)를 생성할 수 있다. 또한 모뎀(100)에서 출력되는 평균 전력 신호(D_REF)는 디지털 신호일 수 있다. 이에 따라, 평균 전력 신호(D_REF)는 MIPI(130)를 통해 전원 변조기(300) 내에 구비되는 디지털/아날로그 변환기로 제공되고, 전원 변조기(300) 내에 구비되는 디지털/아날로그 변환기를 통해 아날로그 신호, 예컨대 기준 전압 신호로 변환될 수 있다. 참고로, 모뎀(100)에 구비된 디지털/아날로그 변환기(DAC)는 전원 변조기(300)에 구비된 디지털/아날로그 변환기보다 상대적으로 고속으로 동작할 수 있다.
물론, 이에 한정되는 것은 아니며, 모뎀(100)은 내부에 구비된 디지털/아날로그 변환기를 통해 평균 전력 신호(D_REF)를 아날로그 신호로 변경하여 출력할 수도 있다. 이 경우, 모뎀(100)은 아날로그 신호로 변경된 평균 전력 신호를 전원 변조기(300)에 기준 전압 신호로서 제공할 수 있다.
다만, 설명의 편의를 위해, 본 개시의 실시예에서는, 모뎀(100)이 MIPI(130)를 통해 평균 전력 신호(D_REF)를 전원 변조기(300) 내에 구비되는 디지털/아날로그 변환기로 제공하는 것을 예로 들어 설명하기로 한다.
참고로, 송신 신호(TX)는 양의 신호 및 음의 신호를 포함하는 차동 신호일 수 있다.
모뎀(100)은 RFIC(200)로부터 아날로그 신호인 수신 신호(RX)를 제공받을 수 있다. 그리고 모뎀(100)은 내부에 구비된 아날로그/디지털 변환기(ADC; Analog to Digital Converter)를 통해 수신 신호(RX)를 아날로그/디지털 변환하여 디지털 신호인 기저 대역 신호(BB_R)를 추출할 수 있다. 여기에서, 수신 신호(RX)는 양의 신호 및 음의 신호를 포함하는 차동 신호일 수 있다.
RFIC(200)는 송신 신호(TX)에 대해 주파수 상향 변환(up-conversion)을 수행함으로써 RF 입력 신호(RF_IN)를 생성하거나 RF 수신 신호(RF_R)에 대해 주파수 하향 변환(down-conversion)을 수행함으로써 수신 신호(RX)를 생성할 수 있다.
구체적으로, RFIC(200)는 주파수 상향 변환을 위한 송신 회로(TXC), 주파수 하향 변환을 위한 수신 회로(RXC), 및 로컬 오실레이터(LO)를 포함할 수 있다.
여기에서, 송신 회로(TXC)는 제1 아날로그 기저 대역 필터(ABF1; Analog baseband filter), 제1 믹서(MX1), 증폭기(210)를 포함할 수 있다. 예를 들어, 제1 아날로그 기저 대역 필터(ABF1)는 로우 패스 필터(low pass filter)를 포함할 수 있다.
제1 아날로그 기저 대역 필터(ABF1)는 모뎀(100)으로부터 수신된 송신 신호(TX)를 필터링하여 제1 믹서(MX1)로 제공할 수 있다. 그리고 제1 믹서(MX1)는 로컬 오실레이터(LO)에 의해 제공된 주파수 신호를 통해 송신 신호(TX)의 주파수를 기저 대역에서 고주파수 대역으로 변환시키는 주파수 상향 변환(up-conversion)을 수행할 수 있다. 이와 같은 주파수 상향 변환을 통해 송신 신호(TX)는 RF 입력 신호(RF_IN)로서 증폭기(210)에 제공될 수 있고, 증폭기(210)는 RF 입력 신호(RF_IN)를 1차적으로 전력 증폭하여 전력 증폭기(PA)로 제공할 수 있다.
전력 증폭기(PA)는 전원 변조기(300)로부터 전원 전압(즉, 동적으로 가변하는 출력 전압)을 공급받을 수 있고, RF 입력 신호(RF_IN)의 전력을 2차적으로 증폭하여 RF 출력 신호(RF_OUT)를 생성할 수 있다. 그리고 전력 증폭기(PA)는 생성된 RF 출력 신호(RF_OUT)를 듀플렉서(400)에 제공할 수 있다.
수신 회로(RXC)는 제2 아날로그 기저 대역 필터(ABF2), 제2 믹서(MX2), 저잡음 증폭기(220; Low-Noise Amplifier)를 포함할 수 있다. 예를 들어, 제2 아날로그 기저 대역 필터(ABF2)는 로우 패스 필터(Low-pass filter)를 포함할 수 있다.
저잡음 증폭기(220)는 듀플렉서(400)로부터 제공받은 RF 수신 신호(RF_R)를 증폭하여 제2 믹서(MX2)로 제공할 수 있다. 그리고 제2 믹서(MX2)는 로컬 오실레이터(LO)에 의해 제공된 주파수 신호를 통해 수신 신호(RF_R)의 주파수를 고주파수 대역에서 기저 대역으로 변환시키는 주파수 하향 변환(down-conversion)을 수행할 수 있다. 이와 같은 주파수 하향 변환을 통해 RF 수신 신호(RF_R)는 수신 신호(RX)로서 제2 아날로그 기저 대역 필터(ABF2)로 제공될 수 있고, 제2 아날로그 기저 대역 필터(ABF2)는 수신 신호(RX)를 필터링하여 모뎀(100)으로 제공할 수 있다.
참고로, 무선 통신 장치(1)는 반송파 집적 기술(CA, Carrier Aggregation)을 사용하여 복수개의 주파수 대역을 통해 신호를 송수신할 수 있다. 또한 이를 위해, 무선 통신 장치(1)는 복수개의 반송파에 각각 대응하는 복수개의 RF 입력 신호의 전력을 증폭하는 복수개의 전력 증폭기를 포함할 수도 있다. 다만, 본 개시의 실시예에서는, 설명의 편의를 위해, 전력 증폭기(PA)가 한 개인 것을 예로 들어 설명하기로 한다.
전원 변조기(300)는 디지털 포락선 신호(D_ENV) 및 평균 전력 신호(D_REF)를 토대로 동적으로 레벨이 변하는 변조된 출력 전압을 생성하고, 이를 전력 증폭기(PA)에 전원 전압으로서 제공할 수 있다.
구체적으로, 전원 변조기(300)는 모뎀(100)으로부터 평균 전력 신호(D_REF) 및 디지털 포락선 신호(D_ENV)를 제공받을 수 있다. 그리고 전원 변조기(300)는 제공받은 평균 전력 신호(D_REF) 및 디지털 포락선 신호(D_ENV)를 토대로 평균 전력 추적 모드(이하, APT 모드; Average Power Tracking mode) 및 이산 레벨 포락선 추적 모드(이하, DL-ET 모드; Discrete Level-Envelope Tracking mode) 중 어느 하나의 추적 모드로 구동되어 동적으로 가변하는 출력 전압을 생성할 수 있다. 또한 전원 변조기(300)는 생성된 출력 전압을 전력 증폭기(PA)에 전원 전압으로서 공급할 수 있다.
물론, 전원 변조기(300)가 모뎀(100)으로부터 아날로그 포락선 신호(디지털 포락선 신호(D_ENV)를 디지털/아날로그 변환한 아날로그 신호)를 제공받는 경우, 해당 아날로그 포락선 신호를 토대로 연속 레벨 포락선 추적 모드(CL-ET 모드; Continuous Level-Envelope Tracking mode)로 구동되어 동적으로 가변하는 출력 전압을 생성할 수도 있다. 다만, 본 개시의 실시예에서는, 전원 변조기(300)가 APT 모드 및 DL-ET 모드 중 어느 하나의 추적 모드로 구동되는 것을 예로 들어 설명하기로 한다.
한편, 전원 변조기(300)는 DL-ET 모드로 구동시 모뎀(100)으로부터 디지털 포락선 신호(D_ENV)를 제공받을 수 있다. 또한 전원 변조기(300)는 내부 레지스터(미도시)에 평균 전력 신호를 업데이트 할 때 모뎀(100)으로부터 평균 전력 신호(D_REF)를 제공받을 수 있다.
물론, 전원 변조기(300)는 각 신호(D_ENV, D_REF)를 전술한 시기 외에 다른 시기에도 제공받을 수 있다. 다만, 본 개시의 실시예에서는, 설명의 편의를 위해, 전원 변조기(300)가 각 신호(D_ENV, D_REF)를 전술한 시기에 제공받는 것을 예로 들어 설명하기로 한다.
참고로, 전력 증폭기(PA)에 고정된 레벨의 전원 전압이 인가되는 경우, 전력 증폭기(PA)의 전력 효율이 저하된다. 따라서 전력 증폭기(PA)의 효율적 전력 관리를 위해, 전원 변조기(300)는 디지털 포락선 신호(D_ENV) 및 평균 전력 신호(D_REF) 중 적어도 하나를 토대로 입력 전압(즉, 배터리 등으로부터 제공되는 전원; 예를 들어, 도 4의 VIN)을 변조하고, 변조된 전압을 전력 증폭기(PA)에 전원 전압으로서 제공할 수 있다.
한편, 본 개시의 실시예에 따른 전원 변조기(300)는 전력 변환 효율 및 성능을 고려하여 2가지의 추적 모드(APT 모드, DL-ET 모드) 중 어느 하나의 추적 모드로 구동될 수 있다.
특히, 본 개시의 실시예에 따른 전원 변조기(300)는 저주파 성분의 전류를 공급하는 스위칭 레귤레이터와 고주파 성분의 전류를 공급하는 다중 출력 전압 균형기를 분리하여 구비할 수 있다. 이에 따라, 본 개시의 실시예에 따른 전원 변조기(300)는 DL-ET 모드로 구동시 스위치 어레이에 흐르는 전류의 크기를 감소시킬 수 있고, 이를 통해, 스위치의 저항 성분에 의한 열 손실(즉, 전력 손실)을 저감할 뿐만 아니라 스위치 어레이의 사이즈도 감소시킬 수 있다.
또한 본 개시의 실시예에 따른 전원 변조기(300)는 다중 출력 전압 레귤레이터 대신 전력원(power source)이 없는 다중 출력 전압 균형기를 구비함으로써 전력원 구비시 필요한 각종 부품(예를 들어, 인덕터, 스위치 등)을 갖출 필요가 없다.
반면에, 다중 출력 전압 레귤레이터(전력원 구비)를 이용하는 전원 변조기에서는, DL-ET 모드로 구동시, 다중 출력 전압 레귤레이터가 생성한 복수개의 서로 다른 레벨의 전압 중 어느 하나의 전압이 스위치를 거쳐 전력 증폭기(PA)에 출력 전압(즉, 출력 전류)으로 제공되는바, 출력 전류가 스위치를 거치면서 스위치의 저항 성분에 의한 열 손실(즉, 전력 손실)이 발생한다는 문제가 있다.
또한 이러한 문제를 해결하기 위해, 스위치의 크기(즉, 트랜지스터의 크기)를 증가시키는 경우, 스위치의 게이트 커패시턴스(gate capacitance)가 함께 증가하게 된다. 이에 따라, 스위치의 게이트 커패시터를 충방전하기 위해 발생하는 전력 손실도 증가한다는 문제가 있다.
그뿐만 아니라, 전원 변조기에 다중 출력 전압 레귤레이터가 적용되는 경우, 다중 출력 전압 레귤레이터용 전력원 구비를 위해 각종 부품(예를 들어, 인덕터, 스위치 등)이 구비되어야 하고, 이러한 각종 부품의 배치를 위해 일정 크기 이상의 회로 기판 면적이 확보되어야 한다는 문제도 있다.
그러나 본 개시의 실시예에 따른 전원 변조기(300)의 경우, 전술한 바와 같이, 저주파 성분의 전류(즉, 높은 출력의 전류)는 스위칭 레귤레이터를 통해 공급하고, 고주파 성분의 전류(즉, 낮은 출력의 전류)는 다중 출력 전압 균형기를 통해 공급할 수 있다. 이에 따라, 스위치에 흐르는 전류(즉, 다중 출력 전압 균형기에서 출력되어 스위치를 통과하는 전류)의 크기가 종래 대비 감소되어 스위치의 저항 성분에 의한 열 손실(즉, 전력 손실)도 종래 대비 감소될 수 있다.
또한, 본 개시의 실시예에 따른 전원 변조기(300)에서는, 스위치의 저항 성분에 의한 열 손실(즉, 전력 손실) 발생 문제를 해결하기 위해 스위치의 크기를 증가시킬 필요가 없는바, 종래 대비 스위치 어레이의 사이즈가 감소될 수 있다. 나아가, 본 개시의 실시예에 따른 전원 변조기(300)에서는 스위치의 저항 성분에 의한 열 손실(즉, 전력 손실)이 감소되는바, 전력 효율도 개선될 수 있다.
그리고 본 개시의 실시예에 따른 전원 변조기(300)의 경우, 다중 출력 전압 레귤레이터 대신 전력원(power source)이 없는 다중 출력 전압 균형기를 구비함으로써 전력원 구비시 필요한 각종 부품(예를 들어, 인덕터, 스위치 등)을 갖출 필요가 없는바, 회로 기판 면적을 줄일 수 있다. 나아가, 본 개시의 실시예에 따른 전원 변조기(300)는 회로 기판 면적을 줄임으로써 제품 크기도 줄일 수 있다.
전원 변조기(300)에 대한 보다 구체적인 내용은 후술하도록 한다.
듀플렉서(400)는 안테나(ANT)에 연결되어 송신 주파수와 수신 주파수를 분리할 수 있다. 구체적으로, 듀플렉서(400)는 전력 증폭기(PA)로부터 제공되는 RF 출력 신호(RF_OUT)를 주파수 대역별로 분리하여 대응하는 안테나(ANT)로 제공할 수 있다. 또한 듀플렉서(400)는 안테나(ANT)로부터 제공받은 외부 신호를 RFIC(200)의 수신 회로(RXC)의 저잡음 증폭기(220)로 제공할 수 있다. 예를 들어, 듀플렉서(400)는 FEMiD(front end module with integrated duplexer)를 포함할 수 있다.
안테나(ANT)는 듀플렉서(400)에 의해 주파수 분리된 RF 출력 신호(RF_OUT)를 외부로 송신하거나 외부로부터 수신된 RF 수신 신호(RF_R)를 듀플렉서(400)로 제공할 수 있다. 예를 들어, 안테나(ANT)는 어레이 안테나(array antenna)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
참고로, 모뎀(100), 전원 변조기(300), RFIC(200), 전력 증폭기(PA) 및 듀플렉서(400)는 개별적으로 각각 IC, 칩 또는 모듈로 구현될 수 있다. 또한 모뎀(100), 전원 변조기(300), RFIC(200), 전력 증폭기(PA) 및 듀플렉서(400)는 인쇄회로기판(Printed Circuit Board, PCB) 상에 함께 실장될 수 있다. 그러나, 본 개시의 기술적 사상은 이에 한정되지 않으며, 일부 실시예에서, 모뎀(100), 전원 변조기(300), RFIC(200), 전력 증폭기(PA) 및 듀플렉서(400) 중 적어도 일부는 단일 통신 칩으로 구현될 수도 있다.
나아가, 도 1에 도시된 무선 통신 장치(1)는 NR, LTE, LTE-Advanced 등과 같은 셀룰러 네트워크를 사용하는 무선 통신 시스템에 포함될 수도 있고, WiFi(wireless fidelity)와 같은 WLAN(Wireless Local Area Network) 시스템 또는 다른 임의의 무선 통신 시스템에 포함될 수도 있다. 참고로, 도 1에 도시된 무선 통신 장치(1)의 구성은 예시적 실시예에 불과한바, 이에 한정되지 않고, 통신 규약 또는 통신 방식에 따라 다양하게 구성될 수 있다.
도 3은 본 개시의 다른 실시예에 따른 무선 통신 장치를 도시하는 블록도이다.
무선 통신 장치(2)는 디지털 포락선 신호(D_ENV) 관련 내용을 제외하고는 도 1의 무선 통신 장치(1)와 구성, 기능, 효과 등이 동일한바, 차이점을 중심으로 설명하도록 한다.
도 3을 참조하면, 본 개시의 다른 실시예에 따른 무선 통신 장치(2)는 모뎀(100), RFIC(200), 전원 변조기(300), 듀플렉서(400), 전력 증폭기(PA), 안테나(ANT)를 포함할 수 있다.
모뎀(100)은 내부의 제1 디지털 송신 처리부(110)를 통해 기저 대역 신호(BB_T)를 정해진 통신 방식에 따라 처리할 수 있다. 그리고 모뎀(100)은 처리된 기저 대역 신호(BB_T)를 디지털 인터페이스(DI; Digital Interface)를 통해 RFIC(200)에 제공할 수 있다. 또한 모뎀(100)은 메모리(예를 들어, 도 19의 2200)에 저장된 평균 전력 추적 테이블(즉, 전술한 APT 테이블)을 토대로 평균 전력 신호(D_REF)를 생성할 수 있다.
여기에서, 평균 전력 신호(D_REF)는 전원 변조기(300)에 기준 전압 신호로서 제공될 수 있다. 즉, 모뎀(100)에서 출력되는 평균 전력 신호(D_REF)는 디지털 신호일 수 있다. 이에 따라, 평균 전력 신호(D_REF)는 MIPI(130)를 통해 전원 변조기(300) 내에 구비되는 디지털/아날로그 변환기로 제공되고, 전원 변조기(300) 내에 구비되는 디지털/아날로그 변환기를 통해 아날로그 신호, 예컨대 기준 전압 신호로 변환될 수 있다. 참고로, RFIC(200)에 구비된 디지털/아날로그 변환기(DAC)는 전원 변조기(300)에 구비된 디지털/아날로그 변환기보다 상대적으로 고속으로 동작할 수 있다.
RFIC(200)는 모뎀(100)으로부터 디지털 인터페이스(DI)를 통해 기저 대역 신호(BB_T)를 제공받을 수 있고, 기저 대역 신호(BB_T)는 RFIC(200) 내부의 제2 디지털 송신 처리부(205)로 제공될 수 있다. 제2 디지털 송신 처리부(205)는 기저 대역 신호(BB_T)의 포락선(envelope)을 추출하고, 추출된 포락선을 토대로 디지털 포락선 신호(D_ENV)를 생성 및 출력할 수 있다. 참고로, 제2 디지털 송신 처리부(205)는 디지털 인터페이스(DI)를 통해 제공받은 기저 대역 신호(BB_T)를 그대로 출력할 수도 있다.
제2 디지털 송신 처리부(205)에서 출력된 기저 대역 신호(BB_T)는 RFIC(200) 내부의 디지털/아날로그 변환기(DAC)로 제공될 수 있다. 그리고 디지털/아날로그 변환기(DAC)는 기저 대역 신호(BB_T)에 대해 디지털/아날로그 변환을 수행하여 아날로그 신호인 송신 신호(TX)를 생성할 수 있고, 생성된 송신 신호(TX)는 내부의 송신 회로(TXC)로 제공될 수 있다.
또한 제2 디지털 송신 처리부(205)에서 출력된 디지털 포락선 신호(D_ENV)는 디지털/아날로그 변환기를 거치지 않고 바로 전원 변조기(300)로 제공될 수 있다. 참고로, 디지털 포락선 신호(D_ENV)는 디지털/아날로그 변환기를 통해 아날로그 포락선 신호로 변환되어 전원 변조기(300)로 제공될 수도 있다. 다만, 본 개시의 실시예에서는, 디지털 포락선 신호(D_ENV)가 디지털/아날로그 변환 없이 바로 전원 변조기(300)로 제공되는 것을 예로 들어 설명하기로 한다.
RFIC(200)는 내부의 송신 회로(TXC)를 통해 송신 신호(TX)에 대해 주파수 상향 변환을 수행함으로써 RF 입력 신호(RF_IN)를 생성할 수 있고, 디지털 포락선 신호(D_ENV)를 전원 변조기(300)에 제공할 수 있다.
전원 변조기(300)는 디지털 포락선 신호(D_ENV) 및 평균 전력 신호(D_REF)를 토대로 동적으로 레벨이 변하는 변조된 전압을 생성하고, 이를 전력 증폭기(PA)에 전원 전압으로서 제공할 수 있다.
구체적으로, 전원 변조기(300)는 모뎀(100)으로부터 평균 전력 신호(D_REF)를 제공받고, RFIC(200)로부터 디지털 포락선 신호(D_ENV)를 제공받을 수 있다. 그리고 전원 변조기(300)는 제공받은 평균 전력 신호(D_REF) 및 디지털 포락선 신호(D_ENV)를 토대로 2가지의 추적 모드(APT 모드, DL-ET 모드) 중 어느 하나의 추적 모드로 구동되어 동적으로 가변하는 출력 전압을 생성할 수 있다. 또한 전원 변조기(300)는 생성된 출력 전압을 전력 증폭기(PA)에 전원 전압으로서 공급할 수 있다.
물론, 전원 변조기(300)가 RFIC(200)로부터 아날로그 포락선 신호(디지털 포락선 신호(D_ENV)를 디지털/아날로그 변환한 아날로그 신호)를 제공받는 경우, 해당 아날로그 포락선 신호를 토대로 연속 레벨 포락선 추적 모드(CL-ET 모드; Continuous Level-Envelope Tracking mode)로 구동되어 동적으로 가변하는 출력 전압을 생성할 수도 있다. 다만, 본 개시의 실시예에서는, 전원 변조기(300)가 APT 모드 및 DL-ET 모드 중 어느 하나의 추적 모드로 구동되는 것을 예로 들어 설명하기로 한다.
한편, 전원 변조기(300)는 DL-ET 모드로 구동시 RFIC(200)로부터 디지털 포락선 신호(D_ENV)를 제공받을 수 있다. 또한 전원 변조기(300)는 내부 레지스터(미도시)에 평균 전력 신호를 업데이트 할 때 모뎀(100)으로부터 평균 전력 신호(D_REF)를 제공받을 수 있다.
물론, 전원 변조기(300)는 각 신호(D_ENV, D_REF)를 전술한 시기 외에 다른 시기에도 제공받을 수 있다. 다만, 본 개시의 실시예에서는, 설명의 편의를 위해, 전원 변조기(300)가 각 신호(D_ENV, D_REF)를 전술한 시기에 제공받는 것을 예로 들어 설명하기로 한다.
참고로, 도 3에 도시된 무선 통신 장치(2)의 구성 역시 예시적 실시예에 불과한바, 이에 한정되지 않고, 통신 규약 또는 통신 방식에 따라 다양하게 구성될 수 있다.
이와 같이, 본 개시의 몇몇 실시예에 따른 무선 통신 장치들(1, 2)은 각각 전술한 구성 및 특징을 가지는바, 이하, 도 4 내지 도 16을 참조하여, 본 개시의 몇몇 실시예에 따른 무선 통신 장치들(1, 2)에 포함되는 전원 변조기의 일 예에 대해 설명하도록 한다.
도 4는 본 개시의 몇몇 실시예에 따른 무선 통신 장치에 포함되는 전원 변조기의 일 예를 설명하는 회로도이다. 도 5 내지 도 12는 도 4의 다중 출력 전압 균형기의 몇몇 예시들을 설명하는 도면들이다. 도 13은 추적 모드에 따른 출력 전압의 파형 특성을 설명하는 그래프이다. 도 14 내지 도 16은 이산 레벨 포락선 추적 모드에서의 출력 전압 생성 메커니즘을 설명하는 그래프들이다.
참고로, 이하에서는, 설명의 편의를 위하여, 전원 변조기(300-1)는 도 1에 도시된 무선 통신 장치(1)의 전원 변조기(300)로 구현되는 것으로 가정한다. 그리고 도 1도 함께 참조하여 도 4를 설명하도록 한다.
도 4를 참조하면, 본 개시의 실시예에 따른 전원 변조기의 일 예(300-1)는 다중 출력 전압 균형기(310; Multiple Output Voltage Balancer), 스위칭 레귤레이터(330; Switching Regulator), 스위칭 레귤레이터 컨트롤러(350; Switching Regulator Controller), 메인 컨트롤러(360; Main Controller), 스위치 어레이(370; Switch Array), 스위치 컨트롤러(380; Switch Controller), 및 이산 레벨 컨트롤러(390; Discrete Level Controller)를 포함할 수 있다.
참고로, 각각의 구성요소는 해당 구성요소 전용 컨트롤러(예를 들어, 스위칭 레귤레이터 컨트롤러(350))를 내부 또는 외부에 포함할 수 있고, 각각의 전용 컨트롤러는 메인 컨트롤러(360)에 의해 제어될 수 있다. 또한 적어도 둘 이상의 구성요소를 통합하여 제어하는 컨트롤러가 존재할 수도 있고, 해당 컨트롤러는 메인 컨트롤러(360)에 의해 제어될 수 있다.
다만, 이하에서는, 설명의 편의를 위해, 일부 구성요소들의 전용 컨트롤러에 대해서만 상세하게 설명하도록 한다.
그리고 전원 변조기(300-1)는 전력 증폭기(PA)로 제공되는 출력 전압(VET_APT)의 노이즈를 제거하는 출력 필터(395)를 더 포함할 수 있다. 이에 따라, 출력 필터(395)는 후술하는 ILF와 IHF의 합산 전류인 IET_APT의 노이즈를 제거하여IET_APT'를 생성하고, 생성된 IET_APT'에 의해 노이즈가 제거된 출력 전압(VET_APT)이 전력 증폭기(PA)로 제공될 수 있다.
여기에서, 출력 필터(395)는 위치 변경이 가능하다. 예를 들어, 출력 필터(395)는 현재 도면에 도시된 위치(스위치 어레이(370)와 스위칭 레귤레이터(330)의 출력단 사이의 노드(예컨대, 노드(ND))와 전원 변조기(300-1)의 출력단 사이)에 배치될 수 있다. 또한 도면에 도시되어 있지는 않지만, 출력 필터(395)는 스위치 어레이(370)와 노드(ND) 사이에 배치될 수도 있다.
물론, 출력 필터(395)의 위치에 따라 스위칭 레귤레이터(330)의 출력단의 연결 위치도 변경될 수 있다. 예를 들어, 도면에 도시된 바와 같이, 스위칭 레귤레이터(330)의 출력단은 스위치 어레이(370)와 출력 필터(395) 사이의 노드(ND)에 연결될 수 있다.
또한 도면에 도시되어 있지는 않지만, 출력 필터(395)가 스위치 어레이(370)와 노드(ND) 사이에 배치되는 경우, 스위칭 레귤레이터(330)의 출력단은 출력 필터(395)와 전력 증폭기(PA) 사이(즉, 출력 필터(395)와 전원 변조기(300-1)의 출력단 사이)에 연결될 수도 있다.
참고로, 출력 필터(395)가 스위치 어레이(370)와 노드(ND) 사이에 배치되는 경우(즉, 스위칭 레귤레이터(330)의 출력단이 출력 필터(395)와 전원 변조기(300-1)의 출력단 사이에 연결되는 경우), 스위칭 레귤레이터(330)의 출력 전류가 출력 필터(395)를 거치지 않고 전력 증폭기(PA)로 제공되는바, 출력 필터(395)로 인한 전력 손실이 방지될 수 있다.
또한 출력 필터(395)는 예를 들어, 로우 패스 필터(lowpass filter)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
그리고 상황에 따라, 전원 변조기(300-1)는 출력 필터(395)를 포함하지 않을 수도 있다.
다만, 이하에서는, 설명의 편의를 위해, 전원 변조기(300-1)가 출력 필터(395)를 포함하고, 출력 필터(395)가 도면에 도시된 위치(즉, 노드(ND)와 전원 변조기(300-1)의 출력단 사이)에 배치되는 것을 예로 들어 설명하기로 한다.
다중 출력 전압 균형기(310)는 DL-ET 모드에서 전력원(power source)으로부터의 전력 공급 없이 출력 전압(VET_APT)을 생성하기 위해 스위칭 레귤레이터(330)와 함께 동작하되, 스위칭 레귤레이터(330)로부터 공급받는 전류를 토대로 복수개의 서로 다른 레벨의 전압(V1~VN; N은 2 이상의 자연수이고, V1이 최고 레벨 전압, VN이 최저 레벨 전압) 간 차이를 균등하게 조정하여 상기 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압(V1~VN)을 출력할 수 있다. 또한 다중 출력 전압 균형기(310)는 메인 컨트롤러(360)에 의해 제어될 수 있다.
즉, 다중 출력 전압 균형기(310)는 스위칭 레귤레이터(330)와 병렬 연결되는바, DL-ET 모드에서 스위칭 레귤레이터(330)와 병렬 동작하여 출력 전압(VET_APT)을 생성할 수 있다.
참고로, 다중 출력 전압 레귤레이터와 달리, 다중 출력 전압 균형기(310)는 전압원으로부터 별도의 전력을 공급받지 못하는바, 전압원으로부터 제공되는 입력 전압(예를 들어, 배터리 등으로부터 제공되는 전원)을 승압 또는 감압하여 복수개의 서로 다른 레벨의 전압들을 생성하는 작업 역시 수행할 수 없다. 즉, 다중 출력 전압 균형기(310)는 복수개의 서로 다른 레벨의 전압들(V1~VN)을 출력할 수는 있지만, 직접 생성할 수는 없다.
그리고 복수개의 서로 다른 레벨의 전압(V1~VN)은 후술하는 스위칭 레귤레이터(330)의 ILF 증감 메커니즘을 통해 조정될 수 있다. 즉, 후술하는 스위칭 레귤레이터(330)의 ILF 증감 메커니즘을 통해 최고 레벨 전압인 V1의 절대값이 생성 및 조정되고, 다중 출력 전압 균형기(310)는 스위칭 레귤레이터(330)에 의해 생성 및 조정된 V1의 절대값을 기준으로 복수개의 서로 다른 레벨의 전압(V1~VN) 간 차이를 균등하게 조정하여 출력할 수 있다.
즉, 다중 출력 전압 균형기(310)는 복수개의 서로 다른 레벨의 전압들(V1~VN)을 출력하기 위해 스위칭 레귤레이터(330)로부터 전류를 공급받을 수 있고, 공급받은 전류를 토대로 내부에 구비된 복수개의 로드 커패시터(CL1~CLN; N은 2 이상의 자연수) 각각에 인가되는 전압을 균등하게 조정할 수 있다. 이를 통해, 각 로드 커패시터에 인가되는 전압(즉, 복수개의 서로 다른 레벨의 전압(V1~VN) 간 차이)이 균등하게 조정될 수 있고, 이에 따라, 다중 출력 전압 균형기(310)에서 상기 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압(V1~VN)이 출력될 수 있다. 또한 다중 출력 전압 균형기(310)는 내부에 구비된 복수개의 로드 커패시터(CL1~CLN)에 인가되는 총 전압의 합을 V1으로 조정하기 위해, 전류(후술하는 IHF)를 출력하거나 흡수할 수 있다.
참고로, 전원 변조기(300-1)의 초기 동작에서, 다중 출력 전압 균형기(310) 내 복수개의 로드 커패시터(CL1~CLN)는 스위칭 레귤레이터(330)에서 출력되는 전류에 의해 일정 레벨 이상의 전압으로 미리 충전될 수 있다. 그리고 이후에 전술한 스위칭 레귤레이터(330)의 ILF 증감 메커니즘을 통해, 다중 출력 전압 균형기(310)는 복수개의 서로 다른 레벨의 전압(V1~VN)을 조정 및 출력할 수 있다.
또한 후술하는 도 9 내지 도 12에 도시된 다중 출력 전압 균형기(310-5~310-8)에서는, 복수개의 로드 커패시터(CL1~CLN) 중 일부 로드 커패시터에 인가되는 전압이 나머지 로드 커패시터에 인가되는 전압과 다를 수도 있는바(즉, 각 로드 커패시터(CL1~CLN)에 인가되는 전압이 불균등할 수도 있음), 이에 대한 구체적인 내용은 후술하도록 한다.
그리고 다중 출력 전압 균형기(310)가 복수개의 서로 다른 레벨의 전압(V1~VN) 간 차이를 균등하게 조정하는 메커니즘 및 전류(후술하는 IHF)를 출력 또는 흡수하는 메커니즘에 대한 보다 구체적인 내용은 후술하도록 한다.
한편, 다중 출력 전압 균형기(310)와 전력 증폭기(PA) 간 연결은 스위치 어레이(370)에 의해 선택적으로 개폐될 수 있다. 즉, 스위치 어레이(370)의 개폐 동작에 의해 다중 출력 전압 균형기(310)에서 출력되는 복수개의 서로 다른 레벨의 전압(V1~VN) 중 어느 하나의 전압이 선택될 수 있고, 선택된 전압은 전력 증폭기(PA)로 제공될 수 있다.
그리고 다중 출력 전압 균형기(310)의 출력단은 복수개의 서로 다른 레벨의 전압(V1~VN) 간 차이에 각각 대응되는 복수개의 로드 커패시터(CL1~CLN)를 포함할 수 있다. 또한 복수개의 로드 커패시터(CL1~CLN)와 전력 증폭기(PA) 간 연결은 스위치 어레이(370) 내 복수개의 스위치(S1~SN; N은 2 이상의 자연수)에 의해 개별적으로 개폐될 수 있다.
참고로, 도면에는, 복수개의 로드 커패시터(CL1~CLN)가 다중 출력 전압 균형기(310)의 외부에 구비되어 있는 것으로 도시되어 있지만, 복수개의 로드 커패시터(CL1~CLN)는 다중 출력 전압 균형기(310)의 내부에 구비될 수도 있다.
그리고 다중 출력 전압 균형기(310)에 구비되는 복수개의 로드 커패시터(CL1~CLN)는 도면에 도시된 바와 같이, 적층 형태(즉, 복수개의 로드 커패시터(CL1~CLN)가 공통 접지 전압에 직렬 연결되는 형태)로 구현될 수 있으나, 이에 한정되는 것은 아니다. 즉, 복수개의 로드 커패시터(CL1~CLN) 각각이 독립적으로 접지에 연결된 형태로 구현될 수도 있다.
다만, 설명의 편의를 위해, 본 개시의 실시예에서는, 복수개의 로드 커패시터(CL1~CLN)가 적층 형태로 구현되는 것을 예로 들어 설명하기로 한다.
한편, 도 5 내지 도 12를 참조하면, 다중 출력 전압 균형기(310)의 다양한 구현 예(310-1~310-8)가 도시되어 있다. 참고로, 다중 출력 전압 균형기(310)에서 출력되는 복수개의 서로 다른 레벨의 전압(V1~VN)의 개수는 다양할 수 있으나, 설명의 편의를 위해, 각 구현 예(310-1~310-8)에서는 복수개의 서로 다른 레벨의 전압(V1~VN)의 개수가 4개(V1~V4), 3개(V1~V3), 또는 5개(V1-V5)인 경우를 예로 들어 설명하기로 한다.
먼저, 도 5를 참조하면, 다중 출력 전압 균형기(310-1)는 복수개의 서로 다른 레벨의 전압(V1~V4) 간 차이에 각각 대응되는 복수개의 로드 커패시터(Load capacitor; CL1~CL4)와, 복수개의 로드 커패시터(CL1~CL4)에 대응되는 복수개의 균형 스위치 세트(VS1~VS6, VS1'~VS6')와, 복수개의 균형 스위치 세트(VS1~VS6, VS1'~VS6')와 함께 복수개의 로드 커패시터(CL1~CL4)에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터(Flying Capacitor; CF1~CF3)를 포함할 수 있다. 또한 다중 출력 전압 균형기(310-1)는 복수개의 로드 커패시터(CL1~CL4) 중 적어도 하나의 로드 커패시터를 통해 스위칭 레귤레이터(도 4의 330)에서 출력되는 전류(예를 들어, 도 4의 ILF)를 제공받을 수 있다.
참고로, 복수개의 균형 스위치 세트(VS1~VS6, VS1'~VS6') 각각은 교대로 턴-온(turn-on) 및 턴-오프(turn-off)되는 한쌍의 균형 스위치를 포함할 수 있다. 여기에서, 한쌍의 균형 스위치에는, 예를 들어, phase A(ΦA)에서 동작하는 VS1과 phase B(ΦB; ΦA의 반대 위상)에서 동작하는 VS1'가 있을 수 있다. 즉, VS1과 VS1', VS2와 VS2', VS3와 VS3', VS4와 VS4', VS5와 VS5', VS6와 VS6'가 각각 한쌍의 균형 스위치를 구성할 수 있다.
보다 구체적으로, 예를 들어, phase A(ΦA)에서 VS1이 턴-온되고, VS1'가 턴-오프될 수 있다. 또한 phase B(ΦB)에서 VS1이 턴-오프되고, VS1'가 턴-온될 수 있다.
나아가, phase A(ΦA)에서 VS1~VS6가 동시에 턴-온되고, VS1'~VS6'가 동시에 턴-오프될 수도 있다. 또한 phase B(ΦB)에서 VS1~VS6가 동시에 턴-오프되고, VS1'~VS6'가 동시에 턴-온될 수도 있다.
물론, phase A(ΦA)에서 VS1~VS6의 일부만 동시에 턴-온되고, VS1'~VS6'의 일부만 턴-오프될 수도 있다. 또한 phase B(ΦB)에서 VS1~VS6의 일부만 동시에 턴-오프되고, VS1'~VS6'의 일부만 동시에 턴-온될 수도 있다.
다만, 설명의 편의를 위해, 본 개시의 실시예에서는, VS1~VS6이 동시에 턴-온 또는 턴-오프되고, VS1'~VS6'도 동시에 턴-오프 또는 턴-온되는 경우를 예로 들어 설명하기로 한다.
이와 같이 구성되는 다중 출력 전압 균형기(310-1)의 경우, 다음과 같은 구동 메커니즘을 가질 수 있다.
예를 들어, CF1은 ΦA에서는 CL1과 연결되고, ΦB에서는 CL2와 연결됨으로써 CL1과 CL2의 전압이 균등(즉, 동일)해질 수 있다.
구체적으로, 예를 들어, ΦA에서 CL1, CL2, CF1 각각에 인가된 전압이 1.1V, 0.9V, 1.1V인 경우, 다음 ΦB에서는, CL2와 CF1이 연결되면서 각각 1.0V, 1.0V가 될 수 있다. 그리고 다음 ΦA에서는, CL1과 CF1이 연결되면서 각각 1.05V, 1.05V가 될 수 있고, 다음 ΦB에서는, CL2와 CF1이 연결되면서 각각 1.025V, 1.025V가 될 수 있다. 이와 같은 과정을 반복하면서, CL1, CL2, CF1 각각에 인가된 전압이 균등(즉, 동일)해질 수 있다.
물론, 이와 같은 과정은 CL3, CL4, CF2 사이에서도 동일하게 수행될 수 있다. 나아가, CL1과 CL2의 합산 전압(즉, V1과 V3 사이의 전압 차이), CL3와 CL4의 합산 전압(즉, V3와 접지 사이의 전압 차이), CF3 사이에서도 상기의 메커니즘이 동일하게 수행될 수 있다.
전술한 메커니즘을 통해, 다중 출력 전압 균형기(310-1)는 복수개의 서로 다른 레벨의 전압(V1~VN) 간 차이를 균등하게 조정하여 상기 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압(V1~VN)을 출력할 수 있다.
이어서, 도 6을 참조하면, 다중 출력 전압 균형기(310-2)는 복수개의 서로 다른 레벨의 전압(V1~V4) 간 차이에 각각 대응되는 복수개의 로드 커패시터(CL1~CL4)와, 복수개의 로드 커패시터(CL1~CL4)에 대응되는 복수개의 균형 스위치 세트(VS1~VS12, VS1'~VS12')와, 복수개의 균형 스위치 세트(VS1~VS12, VS1'~VS12')와 함께 복수개의 로드 커패시터(CL1~CL4)에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터(CF1~CF6)를 포함할 수 있다. 또한 다중 출력 전압 균형기(310-2)는 복수개의 로드 커패시터(CL1~CL4) 중 적어도 하나의 로드 커패시터를 통해 스위칭 레귤레이터(도 4의 330)에서 출력되는 전류(예를 들어, 도 4의 ILF)를 제공받을 수 있다.
참고로, 도 6의 다중 출력 전압 균형기(310-2)는 도 5의 다중 출력 전압 균형기(310-1)와 동일한 메커니즘으로 동작하되, 도 5의 다중 출력 전압 균형기(310-1)를 로드 커패시터 라인(CL1~CL4를 연결하는 라인)을 기준으로 대칭적으로 미러링한 구조를 가질 수 있다.
이에 따라, 도 6의 다중 출력 전압 균형기(310-2)의 경우, 도 5의 다중 출력 전압 균형기(310-1)보다 전압 균등 조정 작업 속도가 빠를 수 있다. 다만, 도 6의 다중 출력 전압 균형기(310-2)는 도 5의 다중 출력 전압 균형기(310-1)보다 많은 균형 스위치 세트 및 플라잉 커패시터를 포함할 수 있다. 그리고 복수개의 균형 스위치 세트(VS1~VS12, VS1'~VS12') 중 로드 커패시터 라인(CL1~CL4)을 기준으로 좌측에 배치된 균형 스위치 세트(VS1~VS6, VS1'~VS6')와 우측에 배치된 균형 스위치 세트(VS7~VS12, VS7'~VS12')는 서로 반대 위상으로 동작할 수 있다. 예를 들어, VS1이 phase A(ΦA)에서 턴-온되고, VS1'가 phase B(ΦB)에서 턴-온되는데 반해, VS1, VS1'에 대해 각각 대칭 위치에 배치된 VS7, VS7'는 각각 phase B(ΦB), phase A(ΦA)에서 턴-온될 수 있다.
이어서, 도 7을 참조하면, 다중 출력 전압 균형기(310-3)는 복수개의 서로 다른 레벨의 전압(V1~V4) 간 차이에 각각 대응되는 복수개의 로드 커패시터(CL1~CL4)와, 복수개의 로드 커패시터(CL1~CL4)에 대응되는 복수개의 균형 스위치 세트(VS1~VS4, VS1'~VS4')와, 복수개의 균형 스위치 세트(VS1~VS4, VS1'~VS4')와 함께 복수개의 로드 커패시터(CL1~CL4)에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터(CF1~CF3)를 포함할 수 있다. 또한 다중 출력 전압 균형기(310-3)는 복수개의 로드 커패시터(CL1~CL4) 중 적어도 하나의 로드 커패시터를 통해 스위칭 레귤레이터(도 4의 330)에서 출력되는 전류(예를 들어, 도 4의 ILF)를 제공받을 수 있다.
참고로, 도 7의 다중 출력 전압 균형기(310-3)는 도 5의 다중 출력 전압 균형기(310-1)와 동일한 전압 균형 조정 메커니즘으로 동작하되, 도 5의 다중 출력 전압 균형기(310-1) 대비 균형 스위치 세트의 개수가 적고, CF3의 연결 위치가 다를 수 있다.
구체적으로, 도 5에서는, CF3와 관련된 전압 균형 조정 메커니즘이 CL1과 CL2의 합산 전압(즉, V1과 V3 사이의 전압 차이), CL3와 CL4의 합산 전압(즉, V3와 접지 사이의 전압 차이), CF3 사이에서 수행되는데 반해, 도 7에서는, CF3와 관련된 전압 균형 조정 메커니즘이 CL2, CL3, CF3 사이에서 수행될 수 있다.
그리고 도 5의 다중 출력 전압 균형기(310-1)의 경우, 총 6개의 균형 스위치 세트(VS1-VS1', VS2-VS2', VS3-VS3', VS4-VS4', VS5-VS5', VS6-VS6')를 포함하는데 반해, 도 7의 다중 출력 전압 균형기(310-3)의 경우, 총 4개의 균형 스위치 세트(VS1-VS1', VS2-VS2', VS3-VS3', VS4-VS4')를 포함할 수 있다.
이어서, 도 8을 참조하면, 다중 출력 전압 균형기(310-4)는 복수개의 서로 다른 레벨의 전압(V1~V4) 간 차이에 각각 대응되는 복수개의 로드 커패시터(CL1~CL4)와, 복수개의 로드 커패시터(CL1~CL4)에 대응되는 복수개의 균형 스위치 세트(VS1~VS8, VS1'~VS8')와, 복수개의 균형 스위치 세트(VS1~VS8, VS1'~VS8')와 함께 복수개의 로드 커패시터(CL1~CL4)에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터(CF1~CF6)를 포함할 수 있다. 또한 다중 출력 전압 균형기(310-4)는 복수개의 로드 커패시터(CL1~CL4) 중 적어도 하나의 로드 커패시터를 통해 스위칭 레귤레이터(도 4의 330)에서 출력되는 전류(예를 들어, 도 4의 ILF)를 제공받을 수 있다.
참고로, 도 8의 다중 출력 전압 균형기(310-4)는 도 7의 다중 출력 전압 균형기(310-3)와 동일한 메커니즘으로 동작하되, 도 7의 다중 출력 전압 균형기(310-3)를 로드 커패시터 라인(즉, CL1~CL4를 연결하는 라인)을 기준으로 대칭적으로 미러링한 구조를 가질 수 있다.
이에 따라, 도 8의 다중 출력 전압 균형기(310-4)의 경우, 도 7의 다중 출력 전압 균형기(310-3)보다 전압 균등 조정 작업 속도가 빠를 수 있다. 다만, 도 8의 다중 출력 전압 균형기(310-4)는 도 7의 다중 출력 전압 균형기(310-3)보다 많은 균형 스위치 세트 및 플라잉 커패시터를 포함할 수 있다. 그리고 복수개의 균형 스위치 세트(VS1~VS8, VS1'~VS8') 중 로드 커패시터 라인(CL1~CL4)을 기준으로 좌측에 배치된 균형 스위치 세트(VS1~VS4, VS1'~VS4')와 우측에 배치된 균형 스위치 세트(VS5~VS8, VS5'~VS8')는 서로 반대 위상으로 동작할 수 있다. 예를 들어, VS1이 phase A(ΦA)에서 턴-온되고, VS1'가 phase B(ΦB)에서 턴-온되는데 반해, VS1, VS1'에 대해 각각 대칭 위치에 배치된 VS5, VS5'는 각각 phase B(ΦB), phase A(ΦA)에서 턴-온될 수 있다.
이어서, 도 9를 참조하면, 다중 출력 전압 균형기(310-5)는 복수개의 서로 다른 레벨의 전압(V1~V3) 간 차이에 각각 대응되는 복수개의 로드 커패시터(CL1~CL3)와, 복수개의 로드 커패시터(CL1~CL3)에 대응되는 복수개의 균형 스위치 세트(VS1~VS4, VS1'~VS4')와, 복수개의 균형 스위치 세트(VS1~VS4, VS1'~VS4')와 함께 복수개의 로드 커패시터(CL1~CL3)에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터(CF1, CF2)를 포함할 수 있다. 또한 다중 출력 전압 균형기(310-5)는 복수개의 로드 커패시터(CL1~CL3) 중 적어도 하나의 로드 커패시터를 통해 스위칭 레귤레이터(도 4의 330)에서 출력되는 전류(예를 들어, 도 4의 ILF)를 제공받을 수 있다.
참고로, 도 9의 다중 출력 전압 균형기(310-5)는 도 5 내지 도 8의 다중 출력 전압 균형기(310-1~310-4)와 달리, 로드 커패시터들의 전압이 균일하지 않은 경우에 관한 것이다.
즉, 도 9의 다중 출력 전압 균형기(310-5)은, 매우 낮은 출력 전압은 필요하지 않고 상대적으로 높은 출력 전압만 필요한 경우에 적용되는 전압 균형기인바, 도 5 내지 도 8의 다중 출력 전압 균형기(310-1~310-4)보다 적은 수의 로드 커패시터, 플라잉 커패시터, 균형 스위치 세트를 포함할 수 있다.
물론, 도 9의 다중 출력 전압 균형기(310-5)는 기본적으로 도 5의 다중 출력 전압 균형기(310-1)와 동일한 전압 균형 조정 메커니즘으로 동작하지만, 전술한 바와 같이, 각 로드 커패시터들에 인가되는 전압이 균일하지 않게 설정될 수 있다.
구체적으로, 도 9의 다중 출력 전압 균형기(310-5)에서는, CL3에 인가되는 전압이 CL1 및 CL2에 각각 인가되는 전압의 합과 동일(즉, CL3의 전압 = CL1의 전압 + CL2의 전압)하고, CL1 및 CL2에 각각 인가되는 전압이 서로 동일할 수 있다.
이에 따라, 예를 들어, 도 5에서는, V1=4V, V2=3V, V3=2V, V4=1V라면, 도 9에서는, V1=4V, V2=3V, V3=2V일 수 있다.
즉, V1-V2가 CL1에 인가되는 전압(1V)이고, V2-V3가 CL2에 인가되는 전압(1V)이며, V3-접지전압이 CL3에 인가되는 전압(2V)인바, 각 로드 커패시터에 인가되는 전압이 균일하지 않다는 것을 알 수 있고, 매우 낮은 출력 전압(예를 들어, 2V 미만의 전압) 없이 상대적으로 높은 출력 전압들(예를 들어, 2~4V)만이 다중 출력 전압 균형기(310-5)에서 출력된다는 것을 알 수 있다.
이어서, 도 10을 참조하면, 다중 출력 전압 균형기(310-6)는 복수개의 서로 다른 레벨의 전압(V1~V3) 간 차이에 각각 대응되는 복수개의 로드 커패시터(CL1~CL3)와, 복수개의 로드 커패시터(CL1~CL3)에 대응되는 복수개의 균형 스위치 세트(VS1~VS8, VS1'~VS8')와, 복수개의 균형 스위치 세트(VS1~VS8, VS1'~VS8')와 함께 복수개의 로드 커패시터(CL1~CL3)에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터(CF1~CF4)를 포함할 수 있다. 또한 다중 출력 전압 균형기(310-6)는 복수개의 로드 커패시터(CL1~CL3) 중 적어도 하나의 로드 커패시터를 통해 스위칭 레귤레이터(도 4의 330)에서 출력되는 전류(예를 들어, 도 4의 ILF)를 제공받을 수 있다.
참고로, 도 10의 다중 출력 전압 균형기(310-6)는 도 9의 다중 출력 전압 균형기(310-5)와 동일한 메커니즘으로 동작하되, 도 9의 다중 출력 전압 균형기(310-5)를 로드 커패시터 라인(즉, CL1~CL3를 연결하는 라인)을 기준으로 대칭적으로 미러링한 구조를 가질 수 있다.
이에 따라, 도 10의 다중 출력 전압 균형기(310-6)의 경우, 도 9의 다중 출력 전압 균형기(310-5)보다 전압 균등 조정 작업 속도가 빠를 수 있다. 다만, 도 10의 다중 출력 전압 균형기(310-6)는 도 9의 다중 출력 전압 균형기(310-5)보다 많은 균형 스위치 세트 및 플라잉 커패시터를 포함할 수 있다. 그리고 복수개의 균형 스위치 세트(VS1~VS8, VS1'~VS8') 중 로드 커패시터 라인(CL1~CL3)을 기준으로 좌측에 배치된 균형 스위치 세트(VS1~VS4, VS1'~VS4')와 우측에 배치된 균형 스위치 세트(VS5~VS8, VS5'~VS8')는 서로 반대 위상으로 동작할 수 있다. 예를 들어, VS1이 phase A(ΦA)에서 턴-온되고, VS1'가 phase B(ΦB)에서 턴-온되는데 반해, VS1, VS1'에 대해 각각 대칭 위치에 배치된 VS5, VS5'는 각각 phase B(ΦB), phase A(ΦA)에서 턴-온될 수 있다.
이어서, 도 11을 참조하면, 다중 출력 전압 균형기(310-7)는 복수개의 서로 다른 레벨의 전압(V1~V5) 간 차이에 각각 대응되는 복수개의 로드 커패시터(CL1~CL5)와, 복수개의 로드 커패시터(CL1~CL5)에 대응되는 복수개의 균형 스위치 세트(VS1~VS8, VS1'~VS8')와, 복수개의 균형 스위치 세트(VS1~VS8, VS1'~VS8')와 함께 복수개의 로드 커패시터(CL1~CL5)에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터(CF1~CF4)를 포함할 수 있다. 또한 다중 출력 전압 균형기(310-7)는 복수개의 로드 커패시터(CL1~CL5) 중 적어도 하나의 로드 커패시터를 통해 스위칭 레귤레이터(도 4의 330)에서 출력되는 전류(예를 들어, 도 4의 ILF)를 제공받을 수 있다.
참고로, 도 11의 다중 출력 전압 균형기(310-7)의 경우, 도 9의 다중 출력 전압 균형기(310-5)와 동일한 전압 균형 메커니즘으로 동작하고, 매우 낮은 출력 전압은 필요하지 않고 상대적으로 높은 출력 전압만 필요한 경우에 적용되는 전압 균형기이며, 로드 커패시터들의 전압이 균일하지 않은 점에서 유사하다.
다만, 도 11의 다중 출력 전압 균형기(310-7)는 도 9의 다중 출력 전압 균형기(310-5)보다 출력 전압의 개수가 많은바, 이에 따라, 로드 커패시터, 균형 스위치 세트, 플라잉 커패시터의 개수도 많을 수 있다.
구체적으로, 도 11의 다중 출력 전압 균형기(310-7)에서는, CL5에 인가되는 전압이 CL1 내지 CL4에 각각 인가되는 전압의 합과 동일하고, CL1 내지 CL4에 각각 인가되는 전압이 서로 동일할 수 있다.
이에 따라, 예를 들어, 도 11에서는, V1=0.8V, V2=0.7V, V3=0.6V, V4=0.5V,V5=0.4V일 수 있다.
즉, V1-V2가 CL1에 인가되는 전압(0.1V)이고, V2-V3가 CL2에 인가되는 전압(0.1V)이며, V3-V4가 CL3에 인가되는 전압(0.1V)이고, V4-V5가 CL4에 인가되는 전압(0.1V)이며, V5-접지전압이 CL5에 인가되는 전압(0.4V)인바, 각 로드 커패시터에 인가되는 전압이 균일하지 않다는 것을 알 수 있고, 매우 낮은 출력 전압(예를 들어, 0.4V 미만의 전압) 없이 상대적으로 높은 출력 전압들(예를 들어, 0.4V~0.8V)만이 다중 출력 전압 균형기(310-7)에서 출력된다는 것을 알 수 있다.
마지막으로, 도 12를 참조하면, 다중 출력 전압 균형기(310-8)는 복수개의 서로 다른 레벨의 전압(V1~V5) 간 차이에 각각 대응되는 복수개의 로드 커패시터(CL1~CL5)와, 복수개의 로드 커패시터(CL1~CL5)에 대응되는 복수개의 균형 스위치 세트(VS1~VS16, VS1'~VS16')와, 복수개의 균형 스위치 세트(VS1~VS16, VS1'~VS16')와 함께 복수개의 로드 커패시터(CL1~CL5)에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터(CF1~CF8)를 포함할 수 있다. 또한 다중 출력 전압 균형기(310-8)는 복수개의 로드 커패시터(CL1~CL5) 중 적어도 하나의 로드 커패시터를 통해 스위칭 레귤레이터(도 4의 330)에서 출력되는 전류(예를 들어, 도 4의 ILF)를 제공받을 수 있다.
참고로, 도 12의 다중 출력 전압 균형기(310-8)는 도 11의 다중 출력 전압 균형기(310-7)와 동일한 메커니즘으로 동작하되, 도 11의 다중 출력 전압 균형기(310-7)를 로드 커패시터 라인(즉, CL1~CL5를 연결하는 라인)을 기준으로 대칭적으로 미러링한 구조를 가질 수 있다.
이에 따라, 도 12의 다중 출력 전압 균형기(310-8)의 경우, 도 11의 다중 출력 전압 균형기(310-7)보다 전압 균등 조정 작업 속도가 빠를 수 있다. 다만, 도 12의 다중 출력 전압 균형기(310-8)는 도 11의 다중 출력 전압 균형기(310-7)보다 많은 균형 스위치 세트 및 플라잉 커패시터를 포함할 수 있다. 그리고 복수개의 균형 스위치 세트(VS1~VS16, VS1'~VS16') 중 로드 커패시터 라인(CL1~CL5)을 기준으로 좌측에 배치된 균형 스위치 세트(VS1~VS8, VS1'~VS8')와 우측에 배치된 균형 스위치 세트(VS9~VS16, VS9'~VS16')는 서로 반대 위상으로 동작할 수 있다. 예를 들어, VS1이 phase A(ΦA)에서 턴-온되고, VS1'가 phase B(ΦB)에서 턴-온되는데 반해, VS1, VS1'에 대해 각각 대칭 위치에 배치된 VS9, VS9'는 각각 phase B(ΦB), phase A(ΦA)에서 턴-온될 수 있다.
이와 같이, 다중 출력 전압 균형기(310)는 다양한 구조로 구현될 수 있다. 물론, 다중 출력 전압 균형기(310)는 전술한 구조와 다른 구조(예를 들어, 전술한 구조들을 조합하거나 부분 변형한 구조)를 포함할 수도 있으나, 이에 대한 구체적인 설명은 생략하도록 한다.
다시 도 4를 참조하면, 스위칭 레귤레이터(330)는 DL-ET 모드에서 출력 전압(VET_APT)을 생성하기 위해 다중 출력 전압 균형기(310)와 함께 동작할 수 있다. 그리고 스위칭 레귤레이터(330)는 APT 모드에서 출력 전압(VET_APT)을 생성하기 위해 동작할 수 있다. 또한 스위칭 레귤레이터(330)는 스위칭 레귤레이터 컨트롤러(350)에 의해 제어될 수 있다.
구체적으로, 스위칭 레귤레이터(330)는 DL-ET 모드에서 다중 출력 전압 균형기(310)와 병렬 동작할 수 있다. 즉, 스위칭 레귤레이터(330)는 DL-ET 모드에서 스위칭 레귤레이터 컨트롤러(350)로부터 제공받은 스위칭 레귤레이터 제어 신호(SRC)를 토대로 내부에 구비된 스위치의 턴-온 또는 턴-오프를 제어함으로써 출력 전류(ILF)를 증가 또는 감소시킬 수 있다.
여기에서, DL-ET 모드에서 스위칭 레귤레이터(330)로 제공되는 스위칭 레귤레이터 제어 신호(SRC)는 스위칭 레귤레이터 컨트롤러(350) 내 보상 비교기(CCP)의 출력을 토대로 생성될 수 있다.
그리고, DL-ET 모드에서는, 스위칭 레귤레이터(330)의 출력 전류(ILF)와 다중 출력 전압 균형기(310)의 출력 전류(IHF)의 합산 전류(IET_APT)가 전력 증폭기(PA)에 제공될 수 있다. 이 경우, 스위칭 레귤레이터(330)의 출력 전류(ILF)는 다중 출력 전압 균형기(310)의 출력 전류(IHF)의 평균이 0에 근사하도록 스위칭 레귤레이터 제어 신호(SRC)를 토대로 제어될 수 있다. 물론, ILF와 IHF의 합산 전류(IET_APT)는 출력 필터(395)를 통해 노이즈가 제거된 상태(즉, IET_APT')로 전력 증폭기(PA)에 제공될 수 있다.
참고로, 스위칭 레귤레이터(330)의 출력 전류(ILF)는 저주파 성분(예를 들어, 1MHz보다 낮은 주파수)의 전류를 포함하고, 다중 출력 전압 균형기(310)의 출력 전류(IHF)는 고주파 성분(예를 들어, 1MHz보다 높은 주파수)의 전류를 포함할 수 있다.
한편, 인덕터(L)는 스위칭 레귤레이터(330)의 파워 인덕터일 수 있다. 이에 따라, 인덕터(L)는 스위칭 레귤레이터(330)의 출력단에 연결되어 연속적인(continuous) 전류 파형을 지원하는 역할을 수행할 수 있다.
참고로, 도면에는, 인덕터(L)가 스위칭 레귤레이터(330)의 외부에 구비되어 있는 것으로 도시되어 있지만, 인덕터(L)는 스위칭 레귤레이터(330)의 내부에 구비될 수도 있다. 다만, 설명의 편의를 위해, 본 개시의 실시예에서는, 인덕터(L)가 스위칭 레귤레이터(330)의 외부에 구비되는 것을 예로 들어 설명하기로 한다.
한편, 스위칭 레귤레이터(330)는 APT 모드에서 스위칭 레귤레이터 컨트롤러(350)로부터 제공받은 스위칭 레귤레이터 제어 신호(SRC)를 토대로 독립적으로 입력 전압(즉, 전력원(예를 들어, 배터리 등)으로부터 제공되는 전원(VIN))을 타겟 레벨로 레귤레이팅할 수 있다. 그리고 스위칭 레귤레이터(330)는 레귤레이팅된 전압(VSR)을 출력 전압(VET_APT)으로서 전력 증폭기(PA)에 제공할 수 있다. 물론, 스위칭 레귤레이터(330)에서 레귤레이팅된 전압(VSR)은 출력 필터(395)를 통해 노이즈가 제거된 후 출력 전압(VET_APT)으로서 전력 증폭기(PA)에 제공될 수 있다.
여기에서, APT 모드에서 스위칭 레귤레이터(330)로 제공되는 스위칭 레귤레이터 제어 신호(SRC)는 스위칭 레귤레이터 컨트롤러(350) 내 출력 비교기(OCP)의 출력을 토대로 생성될 수 있다.
참고로, 스위칭 레귤레이터(330)는 예를 들어, 듀얼-페이즈 하이브리드 벅-부스트 컨버터(Dual-phase Hybrid Buck-Boost Converter)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 즉, 스위칭 레귤레이터(330)는 벅 컨버터(Buck Converter), 부스트 컨버터(Boost Converter), 벅-부스트 컨버터(Buck-Boost Converter), 축 컨버터(Cuk Convertor) 또는 다른 DC-DC 변환기를 포함할 수도 있다.
그리고 전술한 바와 달리, DL-ET 모드, APT 모드 각각에서 본 명세서에서 기술된 구동 주체들이 아닌 다른 구동 주체들이 동작할 수도 있다.
다만, 설명의 편의를 위해, 본 개시의 실시예에서는, DL-ET 모드에서 스위칭 레귤레이터(330)와 다중 출력 전압 균형기(310)가 함께 동작하고, APT 모드에서 스위칭 레귤레이터(330)가 동작하는 것을 예로 들어 설명하기로 한다.
스위칭 레귤레이터 컨트롤러(350)는 DL-ET 모드에서 다중 출력 전압 균형기(310)의 출력 전류(IHF)를 센싱하고, 센싱값(SV)을 토대로 스위칭 레귤레이터(330)를 제어할 수 있다. 그리고 스위칭 레귤레이터 컨트롤러(350)는 메인 컨트롤러(360)에 의해 제어될 수 있다.
구체적으로, 스위칭 레귤레이터 컨트롤러(350)는 피드백 루프(FL), OTA(Operational Transconductance Amplifier), 멀티플렉서(MUX; Multiplexer), 합산기(ADD), 보상 비교기(CCP), 디지털/아날로그 변환기(DAC), 출력 비교기(OCP)를 포함할 수 있다.
피드백 루프(FL)는 다중 출력 전압 균형기(310)의 출력 전류(IHF)를 센싱할 수 있다.
즉, 피드백 루프(FL)는 DL-ET 모드에서 다중 출력 전압 균형기(310)의 출력 전류(IHF)를 센싱하고, 센싱값(SV)을 합산기(ADD)로 제공할 수 있다.
여기에서, 센싱값은 예를 들어, 전류값 또는 전압값일 수 있으나, 이에 한정되는 것은 아니다.
OTA(Operational Transconductance Amplifier)는 다중 출력 전압 균형기(310)에서 출력되는 복수개의 서로 다른 레벨의 전압(V1~VN) 중 어느 하나의 전압(예를 들어, V1)과 상기 전압에 대응되는 기준 출력 전압 신호(예를 들어, VREF1) 간 차이를 비교하여 차이값(DV)을 출력할 수 있다.
여기에서, OTA는 메인 컨트롤러(360)로부터 기준 출력 전압 신호(예를 들어, VREF1)를 제공받을 수 있다. 참고로, 모뎀(100)은 전력 증폭기(PA)의 출력 파워를 기준으로 기준 출력 전압 값들을 계산하고, 계산된 기준 출력 전압 값들을 메인 컨트롤러(360)에 제공할 수 있다. 그리고 메인 컨트롤러(360)는 제공받은 기준 출력 전압 값들을 토대로 복수개의 기준 출력 전압 신호(VREF1~VREFN)를 생성할 수 있고, 생성된 복수개의 기준 출력 전압 신호(VREF1~VREFN) 중 어느 하나의 신호를 스위칭 레귤레이터 컨트롤러(350)의 OTA에 제공할 수 있다.
만약, 다중 출력 전압 균형기(310)에서 OTA로 제공되는 전압이 V1인 경우, 이에 대응되는 VREF1이 기준 출력 전압 신호로서 메인 컨트롤러(360)에서 OTA로 제공될 수 있다. 또한 다중 출력 전압 균형기(310)에서 OTA로 제공되는 전압이 V3인 경우, 이에 대응되는 VREF3이 기준 출력 전압 신호로서 메인 컨트롤러(360)에서 OTA로 제공될 수 있다.
즉, OTA는 다중 출력 전압 균형기(310)로부터 출력되는 복수개의 서로 다른 레벨의 전압(V1~VN) 중 어느 하나의 전압(예를 들어, V1)에 관한 정보를 음의 단자(-)를 통해 제공받을 수 있다. 또한 OTA는 메인 컨트롤러(360)로부터 복수개의 기준 출력 전압 신호(VREF1~VREFN) 중 상기 전압(예를 들어, V1)에 대응되는 어느 하나의 신호(예를 들어, VREF1)에 관한 정보를 양의 단자(+)를 통해 제공받을 수 있다. 이에 따라, OTA는 특정 레벨의 전압을 이에 대응되는 특정 기준 출력 전압 신호와 비교하고, 비교 결과를 토대로 특정 레벨의 전압과 이에 대응되는 특정 기준 출력 전압 신호 간 차이값(DV)을 출력할 수 있다.
예를 들어, OTA는 제1 레벨의 전압(V1)을 제1 기준 출력 전압 신호(VREF1)와 비교하고, 그 비교 결과를 토대로 제1 레벨의 전압(V1)과 제1 기준 출력 전압 신호(VREF1) 간 차이값을 출력할 수 있다.
참고로, OTA에서 출력되는 차이값(DV)은 특정 레벨의 전압과 이에 대응되는 기준 출력 전압 간 차이에 비례하는 전류값 또는 전압값일 수 있으나, 이에 한정되는 것은 아니다. 또한 OTA의 양의 단자(+)와 음의 단자(-)로 각각 입력되는 값이 전술한 내용(즉, 도면에 도시된 값)과 반대로 서로 바뀌어 각각 음의 단자(-)와 양의 단자(+)로 입력될 수도 있으나, 본 개시의 실시예에서는, 전술한 내용의 값(즉, 도면에 도시된 값)이 OTA의 양의 단자(+)와 음의 단자(-)로 입력되는 것을 예로 들어 설명하기로 한다.
한편, 합산기(ADD)는 DL-ET 모드에서 OTA에서 출력된 차이값(DV) 및 피드백 루프(FL)에 의해 센싱된 다중 출력 전압 균형기(310)의 출력 전류(IHF)의 센싱값(SV)을 합산하여 보상값(CV)으로 출력할 수 있다. 그리고 출력된 보상값(CV)은 보상 비교기(CCP)로 제공될 수 있다.
참고로, 합산기(ADD)에서 출력되는 보상값(CV)의 형태는 전류값 또는 전압값일 수 있으나, 이에 한정되는 것은 아니다.
보상 비교기(CCP)는 합산기(ADD)에서 출력된 보상값(CV)을 기준값과 비교할 수 있다.
즉, 보상 비교기(CCP)는 양의 단자(+)를 통해 합산기(ADD)에서 출력된 보상값(CV)을 제공받고, 음의 단자(-)를 통해 기준값을 제공받을 수 있다. 그리고 보상 비교기(CCP)는 제공받은 보상값(CV)과 기준값 간 비교 결과를 멀티플렉서(MUX)로 출력할 수 있다.
보다 구체적으로, 보상값(CV)이 기준값보다 큰 경우, 보상 비교기(CCP)는 하이 레벨 신호(high level signal; 예를 들어, '1')를 출력하고, 보상값(CV)이 기준값보다 작은 경우, 보상 비교기(CCP)는 로우 레벨 신호(low level signal; 예를 들어, '0')를 출력할 수 있다.
참고로, 음의 단자(-)는 접지(ground)될 수 있고, 이 경우, 기준값은 0일 수 있다. 또한 보상 비교기(CCP)의 양의 단자(+)와 음의 단자(-)로 각각 입력되는 값이 전술한 내용(즉, 도면에 도시된 값)과 반대로 서로 바뀌어 각각 음의 단자(-)와 양의 단자(+)로 입력될 수도 있으나, 본 개시의 실시예에서는, 전술한 내용의 값(즉, 도면에 도시된 값)이 보상 비교기(CCP)의 양의 단자(+)와 음의 단자(-)로 입력되는 것을 예로 들어 설명하기로 한다.
디지털/아날로그 변환기(DAC)는 외부로부터 제공받은 평균 전력 신호(D_REF)를 기준 전압 신호(A_REF)로 변환할 수 있다.
즉, 디지털/아날로그 변환기(DAC)는 모뎀(100)으로부터 MIPI(130)를 통해 평균 전력 신호(D_REF)를 제공받고, 제공받은 평균 전력 신호(D_REF)를 기준 전압 신호(A_REF)로 변환하여 출력 비교기(OCP)로 제공할 수 있다.
출력 비교기(OCP)는 디지털/아날로그 변환기(DAC)에서 변환된 기준 전압 신호(A_REF)를 출력 전압(VET_APT)과 비교할 수 있다.
즉, 출력 비교기(OCP)는 양의 단자(+)를 통해 디지털/아날로그 변환기(DAC)에서 변환된 기준 전압 신호(A_REF)를 제공받고, 음의 단자(-)를 통해 출력 전압(VET_APT)을 피드백받을 수 있다. 그리고 출력 비교기(OCP)는 제공받은 기준 전압 신호(A_REF)와 출력 전압(VET_APT) 간 비교 결과를 멀티플렉서(MUX)로 출력할 수 있다.
참고로, 전원 변조기(300-1)의 출력단이 전력 증폭기(PA) 뿐만아니라 출력 비교기(OCP)의 음의 단자(-)에도 연결될 수 있다. 이 경우, 전원 변조기(300-1)에서 생성된 출력 전압(VET_APT)이 바로 출력 비교기(OCP)의 음의 단자(-)로 제공될 수 있다. 또한 전원 변조기(300-1) 내에 전원 변조기(300-1)의 출력단과 출력 비교기(OCP)의 음의 단자(-)를 연결하는 연결 회로(미도시; 예를 들어, 저항 및 커패시터로 구성된 회로)가 구비될 수 있다. 이 경우, 해당 연결 회로는 전원 변조기(300-1)에서 생성 및 출력된 출력 전압(VET_APT)의 크기를 감소시킨 후 크기가 감소된 출력 전압(VET_APT)을 출력 비교기(OCP)의 음의 단자(-)로 제공할 수 있다.
또한 출력 비교기(OCP)의 양의 단자(+)와 음의 단자(-)로 각각 입력되는 값이 전술한 내용(즉, 도면에 도시된 값)과 반대로 서로 바뀌어 각각 음의 단자(-)와 양의 단자(+)로 입력될 수도 있으나, 본 개시의 실시예에서는, 전술한 내용의 값(즉, 도면에 도시된 값)이 출력 비교기(OCP)의 양의 단자(+)와 음의 단자(-)로 입력되는 것을 예로 들어 설명하기로 한다.
멀티플렉서(MUX)는 보상 비교기(CCP) 및 출력 비교기(OCP)의 출력 중 하나를 스위칭 레귤레이터 제어 신호(SRC)로서 스위칭 레귤레이터(330)에 출력할 수 있다.
즉, 멀티플렉서(MUX)는 APT 모드에서 출력 비교기(OCP)의 출력을 스위칭 레귤레이터 제어 신호(SRC)로서 스위칭 레귤레이터(330)에 출력하고, DL-ET 모드에서 보상 비교기(CCP)의 출력을 스위칭 레귤레이터 제어 신호(SRC)로서 스위칭 레귤레이터(330)에 출력할 수 있다.
참고로, 보상 비교기(CCP)의 출력이 하이 레벨 신호인 경우, 스위칭 레귤레이터 제어 신호(SRC) 역시 하이 레벨 신호가 될 수 있다. 그리고 스위칭 레귤레이터(330)가 스위칭 레귤레이터 제어 신호(SRC)로서 하이 레벨 신호를 제공받는 경우, 스위칭 레귤레이터(330)에서 출력되는 전류(ILF)가 증가될 수 있다. 반면에, 보상 비교기(CCP)의 출력이 로우 레벨 신호인 경우, 스위칭 레귤레이터 제어 신호(SRC) 역시 로우 레벨 신호가 될 수 있다. 그리고 스위칭 레귤레이터(330)가 스위칭 레귤레이터 제어 신호(SRC)로서 로우 레벨 신호를 제공받는 경우, 스위칭 레귤레이터(330)에서 출력되는 전류(ILF)가 감소될 수 있다.
즉, 이와 같은 ILF 증감 메커니즘을 통해 IHF의 평균이 0에 근사하도록 ILF의 전류값이 조정되고, 이를 통해, 다중 출력 전압 균형기(310)의 내부에 구비된 복수개의 로드 커패시터(CL1~CLN)에 인가되는 총 전압의 합이 일정한 크기(예를 들어, 최고 레벨 전압인 V1)로 유지될 수 있다.
이와 같이, 스위칭 레귤레이터 컨트롤러(350)는 전술한 구성 및 특징을 토대로 DL-ET 모드에서 다중 출력 전압 균형기(310)의 출력 전류를 센싱하고, 센싱값(SV)을 토대로 스위칭 레귤레이터(330)를 제어할 수 있다.
참고로, 도면에 도시되어 있지는 않지만, 스위칭 레귤레이터 컨트롤러(350)는 다중 출력 전압 균형기(310)의 출력 전류가 아닌 다른 인자(factor)를 센싱하고, 해당 센싱값을 토대로 스위칭 레귤레이터(330)를 제어할 수도 있다. 즉, 피드백 루프(FL)는 다중 출력 전압 균형기(310)의 출력 전류가 아닌 다른 인자(factor)를 센싱하고, 센싱값을 합산기(ADD)로 제공할 수 있다. 물론, 피드백 루프(FL)가 다른 인자를 센싱하는 경우, 도 4에 도시된 경로와 다른 경로의 피드백 루프가 구성될 수 있다.
예를 들어, 스위칭 레귤레이터 컨트롤러(350)는 다음과 같은 인자(factor)를 센싱할 수도 있다.
1) 다중 출력 전압 균형기(310) 내부에 흐르는 전류
2) 다중 출력 전압 균형기(310)의 내부 전압
다만, 설명의 편의를 위하여, 본 개시의 실시예에서는, 스위칭 레귤레이터 컨트롤러(350)가 다중 출력 전압 균형기(310)의 출력 전류를 센싱하고, 센싱값(SV)을 토대로 스위칭 레귤레이터(330)를 제어하는 것을 예로 들어 설명하기로 한다.
스위치 어레이(370)는 다중 출력 전압 균형기(310)에서 출력되는 복수개의 서로 다른 레벨의 전압(V1~VN)에 각각 대응되는 복수개의 스위치(S1~SN; N은 2 이상의 자연수)를 포함할 수 있다. 그리고 스위치 어레이(370) 내 복수개의 스위치(S1~SN)의 개폐 동작은 스위치 컨트롤러(380)로부터 제공되는 스위치 제어 신호(SW)에 의해 제어될 수 있다. 이에 따라, 스위치 어레이(370)는 스위치 제어 신호(SW)를 토대로 복수개의 서로 다른 레벨의 전압(V1~VN) 중 하나를 선택하여 전력 증폭기(PA)에 제공할 수 있다.
이산 레벨 컨트롤러(390)는 외부로부터 제공받은 디지털 포락선 신호(D_ENV)를 토대로 복수개의 포락선 레벨 정보를 포함하는 레벨 제어 신호(ENV_LV)를 생성할 수 있다. 그리고 이산 레벨 컨트롤러(390)는 메인 컨트롤러(360)에 의해 제어될 수 있다.
구체적으로, 이산 레벨 컨트롤러(390)는 모뎀(100)으로부터 디지털 포락선 신호(D_ENV)를 제공받고, 제공받은 디지털 포락선 신호(D_ENV)를 토대로 복수개의 포락선 레벨 정보를 포함하는 레벨 제어 신호(ENV_LV)를 생성 및 출력할 수 있다. 그리고 출력된 레벨 제어 신호(ENV_LV)는 스위치 컨트롤러(380)로 제공될 수 있다.
스위치 컨트롤러(380)는 이산 레벨 컨트롤러(390)로부터 레벨 제어 신호(ENV_LV)를 제공받고, 제공받은 레벨 제어 신호(ENV_LV)를 토대로 복수개의 스위치(S1~SN)의 개폐 동작을 제어할 수 있다. 즉, 스위치 컨트롤러(380)는 스위치 어레이(370)의 개폐 동작을 제어하기 위한 스위치 제어 신호(SW)를 생성하고, 생성된 스위치 제어 신호(SW)를 스위치 어레이(370)에 제공할 수 있다. 그리고 스위치 컨트롤러(380)는 메인 컨트롤러(360)에 의해 제어될 수 있다.
구체적으로, DL-ET 모드에서, 스위치 컨트롤러(380)는 복수개의 서로 다른 레벨의 전압(V1~VN) 중 전력 증폭기(PA)로 제공되는 전압을 선택하기 위해 스위치 어레이(370)의 개폐 동작을 제어할 수 있다.
그리고 APT 모드에서, 스위치 컨트롤러(380)는 복수개의 스위치(S1~SN) 중 적어도 하나의 스위치를 제어하여 복수개의 로드 커패시터(CL1~CLN) 중 상기 제어된 스위치에 대응되는 로드 커패시터를 전력 증폭기(PA)에 연결시킬 수 있다.
이는, APT 모드에서는, 출력 전압(VET_APT)과 연결된 디커플링 커패시터(decoupling capacitor)가 필요하기 때문이다.
이에 따라, 스위치 컨트롤러(380)는 APT 모드에서 스위치 어레이(370)를 제어하여 다중 출력 전압 균형기(310)의 로드 커패시터들(CL1~CLN) 중 적어도 하나의 로드 커패시터를 전력 증폭기(PA)에 연결시킬 수 있다. 그리고 전력 증폭기(PA)에 연결된 로드 커패시터는 디커플링 커패시터로 사용될 수 있다.
메인 컨트롤러(360)는 복수개의 기준 출력 전압 신호(VREF1~VREFN) 중 어느 하나의 기준 출력 전압 신호를 스위칭 레귤레이터 컨트롤러(350)에 제공할 수 있다. 그리고 메인 컨트롤러(360)는 추적 모드를 결정하며, 결정된 추적 모드를 토대로 다중 출력 전압 균형기(310), 스위치 컨트롤러(380), 스위칭 레귤레이터 컨트롤러(350), 및 이산 레벨 컨트롤러(390) 중 적어도 하나를 제어할 수 있다.
구체적으로, 메인 컨트롤러(360)는 모뎀(100)으로부터 MIPI(도 1의 130)를 통해 추적 모드 결정 신호를 제공받고, 제공받은 추적 모드 결정 신호를 토대로 전원 변조기(300-1)의 추적 모드를 결정할 수 있다.
이에 따라, 추적 모드가 DL-ET 모드로 결정시, 메인 컨트롤러(360)는 다중 출력 전압 균형기(310)와 스위칭 레귤레이터(330)의 병렬 동작을 제어할 수 있다. 이 경우, 다중 출력 전압 균형기(310)와 스위칭 레귤레이터(330)는 DL-ET에 따른 변조 전압을 함께 생성하고, 생성된 변조 전압을 출력 전압(VET_APT)으로서 전력 증폭기(PA)에 제공할 수 있다.
그리고 추적 모드가 APT 모드로 결정시, 메인 컨트롤러(360)는 스위칭 레귤레이터(330)의 출력 전압 생성 동작을 제어할 수 있다. 이 경우, 스위칭 레귤레이터(330)는 APT에 따른 변조 전압을 생성하고, 생성된 변조 전압을 출력 전압(VET_APT)으로서 전력 증폭기(PA)에 제공할 수 있다.
물론, APT 모드에서, 복수개의 로드 커패시터(CL1~CLN) 중 일부를 디커플링 커패시터로 활성화하기 위해, 스위치 컨트롤러(380)는 스위치 어레이(370)의 개폐 동작을 제어할 수 있다.
한편, 메인 컨트롤러(360)는 모뎀(100)으로부터 MIPI(130)를 통해 추적 모드 결정 신호 외 다양한 신호(예를 들어, 출력 전압 크기 신호 등과 같은 다양한 제어 신호)를 제공받고, 제공받은 다양한 신호를 토대로 다중 출력 전압 균형기(310), 스위치 컨트롤러(380), 스위칭 레귤레이터 컨트롤러(350), 및 이산 레벨 컨트롤러(390)와 같은 구성요소들을 제어할 수 있다.
참고로, 도 4에서는, 메인 컨트롤러(360)가 다중 출력 전압 균형기(310), 스위치 컨트롤러(380), 스위칭 레귤레이터 컨트롤러(350), 및 이산 레벨 컨트롤러(390) 중 적어도 하나를 제어하는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 즉, 메인 컨트롤러(360)는 상기의 구성요소들 외 다른 구성요소들의 동작도 제어할 수 있다.
다만, 설명의 편의를 위해, 본 개시의 실시예에서는, 메인 컨트롤러(360)가 다중 출력 전압 균형기(310), 스위치 컨트롤러(380), 스위칭 레귤레이터 컨트롤러(350), 및 이산 레벨 컨트롤러(390) 중 적어도 하나를 제어하는 것을 예로 들어 설명하기로 한다.
한편, 전원 변조기(300-1)는 전술한 구성들 외에도, 추가 커패시터(미도시), 오실레이터(미도시; oscillator), 밴드갭 레퍼런스 회로(미도시; bandgap reference circuit) 등을 더 포함할 수 있다.
구체적으로, 추가 커패시터는 전원 변조기(300-1)의 출력단 근처에 연결되고, 전원 변조기(300-1)의 회로에 존재할 수 있는 고주파수 노이즈를 제거할 수 있다. 또한 오실레이터는 스위치(S1~SN)의 특성을 개선하기 위하여 NMOS 구조(즉, gate-boosted NMOS 구조)를 사용할 때 필요한 회로일 수 있다. 그리고 밴드갭 레퍼런스 회로는 각 구성요소들이 동작할 때 필요로 하는 기준 전압 또는 기준 전류를 공급하는 회로로써, 공정, 전압, 온도 변화 등에 거의 영향을 받지 않을 수 있다.
이와 같이, 전원 변조기(300-1)는 전술한 구성 및 특징을 가질 수 있다. 또한 이러한 구성 및 특징을 토대로 전원 변조기(300-1)는 DL-ET 모드 및 APT 모드 중 어느 하나의 추적 모드로 구동되어 전력 증폭기(PA)에 출력 전압(VET_APT)을 제공할 수 있다.
이어서, 도 13을 참조하면, 추적 모드에 따른 출력 전압의 파형 특성이 도시되어 있다.
구체적으로, 도 13에는, APT 모드에 따른 출력 전압 파형(APT), DL-ET 모드에 따른 출력 전압 파형(DL-ET)이 도시되어 있다. 참고로, 도 13에는, 일정 시간 간격(예를 들어, TTI(Transmission Time Interval))에서의 APT 모드 및 DL-ET 모드에 따른 출력 전압 파형 변화가 도시되어 있다.
여기에서, APT 모드는 일정 시간 간격(예를 들어, TTI(Transmission Time Interval))마다 RF 출력 신호(RF_OUT)의 포락선(RF_OUT_ENV)의 피크 레벨을 토대로 가변되는 변조 전압을 전력 증폭기(도 1의 PA)에 인가하는 추적 모드이다. 그리고 DL-ET 모드는 순시적으로 RF 출력 신호(RF_OUT)의 포락선(RF_OUT_ENV)의 레벨을 따라가는 변조 전압을 전력 증폭기(도 1의 PA)에 인가하되, 상기 변조 전압이 다중 출력 전압 균형기(310)에서 출력 가능한 복수개의 서로 다른 레벨의 전압 중 하나의 전압으로 결정되는 추적 모드이다.
참고로, RF 출력 신호(RF_OUT)의 포락선(RF_OUT_ENV)은 RF 출력 신호(RF_OUT)의 진폭(크기)을 토대로 생성될 수 있다.
이어서, 도 14 내지 도 16에는, 전원 변조기(300-1)가 DL-ET 모드에서 출력 전압(VET_APT)을 생성하는 다양한 메커니즘이 도시되어 있다.
도 14 내지 도 16을 설명하기 앞서, DL-ET 모드에서의 기본적인 출력 전압(VET_APT) 생성 메커니즘을 설명하면 다음과 같다.
구체적으로, DL-ET 모드에서, 스위칭 레귤레이터(330)는 스위칭 레귤레이터 제어 신호(SRC)를 토대로 저주파 성분의 전류(ILF)를 공급할 수 있다.
즉, 스위칭 레귤레이터(330)의 출력 전류(ILF)의 크기가 전력 증폭기(도 1의 PA)가 필요로 하는 전류(IET_APT)의 크기보다 작은 경우, 다중 출력 전압 균형기(310)는 전력 증폭기(도 1의 PA)에 추가 전류(즉, 고주파 성분의 전류(IHF))를 공급할 수 있다. 참고로, 스위칭 레귤레이터 제어 신호(SRC)가 로우 레벨 신호인 경우, 스위칭 레귤레이터(330)의 출력 전류(ILF)의 크기는 전력 증폭기(도 1의 PA)가 필요로 하는 전류(IET_APT)의 크기보다 작아질 수 있다.
반면에, 스위칭 레귤레이터(330)의 출력 전류(ILF)의 크기가 전력 증폭기(도 1의 PA)가 필요로 하는 전류(IET_APT)의 크기보다 큰 경우, 다중 출력 전압 균형기(310)는 잉여 전류(즉, 고주파 성분의 전류(IHF))를 흡수할 수 있다. 참고로, 스위칭 레귤레이터 제어 신호(SRC)가 하이 레벨 신호인 경우, 스위칭 레귤레이터(330)의 출력 전류(ILF)의 크기는 전력 증폭기(도 1의 PA)가 필요로 하는 전류(IET_APT)의 크기보다 커질 수 있다.
나아가, 스위칭 레귤레이터(330)의 출력 전류(ILF)는 다중 출력 전압 균형기(310)의 출력 전류(IHF)의 평균이 0에 근사하도록 스위칭 레귤레이터 제어 신호(SRC)를 토대로 제어될 수 있다. 참고로, IET_APT=ILF+IHF인바, IET_APT의 평균값이 일정한 경우, ILF의 평균값이 증가하면 IHF의 평균값이 감소하고, ILF의 평균값이 감소하면 IHF의 평균값이 증가할 수 있다.
이러한 DL-ET 모드에서의 기본적인 출력 전압(VET_APT) 생성 메커니즘을 토대로 다중 출력 전압 균형기(310)의 출력 전압 종류가 4개(V1~V4; V1(4V)>V2(3V)>V3(2V)>V4(1V))인 경우를 가정하여 이하에서, 도 14 내지 도 16을 설명하도록 한다.
먼저, 도 14를 참조하면, IHF의 평균값이 특정 구간(예를 들어, 1 TTI에 해당하는 시간)에서 0인 케이스가 도시되어 있다.
구체적으로, 다중 출력 전압 균형기(310) 내 복수개의 로드 커패시터에 인가되는 전압의 총 합이 정확하게 V1(4V)인 경우, 이 때의 IHF의 평균값은 0일 수 있고, 다중 출력 전압 균형기(310) 내 복수개의 로드 커패시터에 인가되는 전압의 총 합 역시 V1(4V)으로 유지될 수 있다.
이어서, 도 15를 참조하면, IHF의 평균값이 특정 구간(예를 들어, 1 TTI에 해당하는 시간)에서 양의 값(즉, +)인 케이스가 도시되어 있다.
구체적으로, 다중 출력 전압 균형기(310) 내 복수개의 로드 커패시터에 인가되는 전압의 총 합(예를 들어, 4.1V)이 V1(4V)보다 큰 경우, 스위칭 레귤레이터(330)에서 출력되는 전류(ILF)가 감소되고, 이에 따라, IHF의 평균값이 IHF=IET_APT-ILF에 의해 양의 값으로 증가될 수 있다. 이러한 과정을 통해, 다중 출력 전압 균형기(310) 내 복수개의 로드 커패시터에 인가되는 전압의 총 합이 4.1V보다 작아질 수 있다.
마지막으로, 도 16을 참조하면, IHF의 평균값이 특정 구간(예를 들어, 1 TTI에 해당하는 시간)에서 음의 값(즉, -)인 케이스가 도시되어 있다.
구체적으로, 다중 출력 전압 균형기(310) 내 복수개의 로드 커패시터에 인가되는 전압의 총 합(예를 들어, 3.9V)이 V1(4V)보다 작은 경우, 스위칭 레귤레이터(330)에서 출력되는 전류(ILF)가 증가되고, 이에 따라, IHF의 평균값이 IHF=IET_APT-ILF에 의해 음의 값으로 감소될 수 있다. 이러한 과정을 통해, 다중 출력 전압 균형기(310) 내 복수개의 로드 커패시터에 인가되는 전압의 총 합이 3.9V보다 커질 수 있다.
이와 같이, 본 개시의 실시예에 따른 전원 변조기(300-1)는 APT 모드 및 DL-ET 모드 중 어느 하나의 추적 모드에 따라 가변되는 변조 전압을 생성하여 전력 증폭기(도 1의 PA)에 전원 전압으로서 제공할 수 있다.
나아가, 상기의 특징을 토대로 전력 증폭기(도 1의 PA)의 RF 출력 신호(RF_OUT)와 전원 변조기(300-1)의 변조 전압(즉, 전력 증폭기(도 1의 PA)로 제공되는 출력 전압(VET_APT)) 사이의 전압 차이가 감소되는바, 에너지 낭비 최소화 및 배터리 수명 개선이 가능하다.
한편, 전력 증폭기(도 1의 PA)의 전력 효율의 경우, DL-ET 모드에서의 전력 효율이 APT 모드에서의 전력 효율보다 높다. 반면에, 전원 변조기(300-1)의 전력 효율의 경우, APT 모드에서의 전력 효율이 DL-ET 모드에서의 전력 효율보다 높다.
참고로, 전체 시스템의 전력 효율, 예컨대, 도 1의 무선 통신 장치(1)의 효율은 전원 변조기(300-1)의 전력 효율 및 전력 증폭기(예를 들어, 도 1의 PA)의 전력 효율의 곱에 비례할 수 있다.
이러한 이유로, RF 출력 신호(RF_OUT)의 전력 레벨(보다 구체적으로, 안테나(도 1의 ANT)의 송신 전력)이 높은 구간(High Power Region)에서는, APT 모드보다 DL-ET 모드인 경우 전체 시스템의 전력 효율이 높을 수 있다. 반면에, RF 출력 신호(RF_OUT)의 전력 레벨(보다 구체적으로, 안테나(도 1의 ANT)의 송신 전력)이 낮은 구간(Low Power Region)에서는, DL-ET 모드보다 APT 모드인 경우 전체 시스템의 전력 효율이 높을 수 있다.
참고로, DL-ET 모드는 RF 출력 신호(도 1의 RF_OUT)의 포락선(RF_OUT_ENV)을 추적하되, 전력 증폭기(도 1의 PA)에 공급하는 출력 전압(VET_APT)을 다중 출력 전압 균형기(310)에서 출력 가능한 복수개의 서로 다른 레벨의 전압(V1~VN)을 토대로 제한하는 방법으로, DL-ET 모드에서는 전원 변조기 자체의 전력 효율이 높을 수 있다. 또한 DL-ET 모드에서는, 선형 레귤레이터(Linear Regulator)가 사용되지 않는바, 출력 전압(VET_ATP)의 대역폭이 넓을 수 있다.
이에 따라, 전원 변조기(300-1)는 안테나(도 1의 ANT)의 송신 전력(TX Power)에 따라 선택적으로 DL-ET 모드 및 APT 모드 중 어느 하나의 추적 모드로 구동되어 출력 전압(VET_APT)을 생성할 수 있다. 즉, 메인 컨트롤러(360)는 상기의 상황을 고려하여 전체 시스템의 전력 효율을 높일 수 있는 방향으로 DL-ET 모드 및 APT 모드 중 어느 하나의 추적 모드를 결정할 수 있다.
이와 같이, 전원 변조기(300-1)는 전술한 원리를 토대로 APT 모드 또는 DL-ET 모드로 구동되어 출력 전압(VET_APT)을 생성하는바, 이하, 도 17 및 도 18을 참조하여, 추적 모드에 따른 전원 변조기(300-1)의 동작을 설명하도록 한다.
참고로, 도 17 및 도 18에서 각각 굵은 선으로 표시된 부분은 해당 도면에서의 동작 활성화 경로를 의미할 수 있다.
먼저, 도 17을 참조하면, APT 모드에서의 전원 변조기(300-1)의 동작이 도시되어 있다.
메인 컨트롤러(360)는 모뎀(100)으로부터 APT 모드 결정 신호를 제공받고, 제공받은 APT 모드 결정 신호를 토대로 전원 변조기(300-1)의 APT 모드를 결정할 수 있다.
이 경우, 메인 컨트롤러(360)는 결정된 추적 모드를 토대로 스위칭 레귤레이터 컨트롤러(350)를 제어하고, 스위칭 레귤레이터 컨트롤러(350)는 메인 컨트롤러(360)의 제어를 토대로 스위칭 레귤레이터(330)를 제어할 수 있다.
이에 따라, 스위칭 레귤레이터(330)는 APT 모드에 따른 변조 전압(VSR)을 생성하고, 생성된 변조 전압(VSR)은 출력 필터(395)를 통해 노이즈가 제거되며, 노이즈가 제거된 변조 전압(VSR)은 출력 전압(VET_APT)으로서 전력 증폭기(도 1의 PA)에 제공될 수 있다.
보다 구체적으로, APT 모드에 따른 변조 전압(VSR)을 생성하기 위해, 스위칭 레귤레이터 컨트롤러(350)의 디지털/아날로그 변환기(DAC)는 모뎀(100)으로부터 평균 전력 신호(D_REF)를 제공받고, 제공받은 평균 전력 신호(D_REF)를 기준 전압 신호(A_REF)로 변환할 수 있다. 디지털/아날로그 변환기(DAC)는 변환된 기준 전압 신호(A_REF)를 출력 비교기(OCP)로 제공하고, 출력 비교기(OCP)는 출력 전압(VET_APT)과 기준 전압 신호(A_REF)를 비교할 수 있다. 그리고 출력 비교기(OCP)는 비교 결과를 멀티플렉서(MUX)로 출력하고, 멀티플렉서(MUX)는 출력 비교기(OCP)의 출력을 스위칭 레귤레이터 제어 신호(SRC)로서 스위칭 레귤레이터(330)에 출력할 수 있다. 스위칭 레귤레이터(330)는 멀티플렉서(MUX)로부터 제공받은 스위칭 레귤레이터 제어 신호(SRC)를 토대로 APT 모드에 따른 변조 전압(VSR)을 생성하고, 생성된 변조 전압(VSR)을 출력 필터(395)로 제공할 수 있다. 출력 필터(395)는 제공받은 변조 전압(VSR)의 노이즈를 제거하고, 노이즈가 제거된 변조 전압(VSR)을 출력 전압(VET_APT)으로서 전력 증폭기(도 1의 PA)로 공급할 수 있다.
참고로, 본 개시의 실시예에서는, APT 모드에서 출력 비교기(OCP)를 이용하여 출력 전압(VET_APT)을 제어하는 방식(예를 들어, hysteretic (bang-bang) control 방식)이 도시되어 있으나, 이에 한정되는 것은 아니다. 즉, 본 개시의 실시예에서는, APT 모드에서 비교기가 아닌 보상기(compensator)를 이용하여 출력 전압(VET_APT)을 제어하는 방식(예를 들어, voltage mode control 방식)이 사용될 수도 있다. 다만, 설명의 편의를 위해, 본 개시의 실시예에서는, APT 모드에서 출력 비교기(OCP)를 토대로 출력 전압(VET_APT)을 제어하는 방식이 사용되는 것을 예로 들어 설명하기로 한다.
나아가, 메인 컨트롤러(360)는 결정된 추적 모드를 토대로 스위치 컨트롤러(380)를 제어하고, 스위치 컨트롤러(380)는 메인 컨트롤러(360)의 제어를 토대로 스위치 어레이(370)를 제어할 수 있다.
보다 구체적으로, 스위치 컨트롤러(380)는 메인 컨트롤러(360)의 제어를 토대로 복수개의 스위치(S1~SN) 중 일부의 개폐 동작을 제어할 수 있다. 이에 따라, 스위치 어레이(370)는 스위치 컨트롤러(380)의 제어를 토대로 복수개의 스위치(S1~SN) 중 어느 하나의 스위치(예를 들어, S1)를 턴-온할 수 있고, 턴-온되는 스위치(예를 들어, S1)에 연결된 로드 커패시터(예를 들어, CL1)는 APT 모드에서 디커플링 커패시터로 사용될 수 있다.
참고로, 도면에 도시되어 있지 않지만, 전원 변조기(300-1)의 출력단에 별개의 커패시터(미도시)가 더 구비될 수 있다. 이 경우, 전원 변조기(300-1)의 출력단에 연결된 커패시터가 APT 모드에서 디커플링 커패시터로 사용될 수도 있다.
다만, 설명의 편의를 위해, 본 개시의 실시예에서는, APT 모드에서, 복수개의 로드 커패시터(CL1~CLN) 중 어느 하나의 로드 커패시터가 디커플링 커패시터로 사용되는 것을 예로 들어 설명하기로 한다.
이어서, 도 18을 참조하면, DL-ET 모드에서의 전원 변조기(300-1)의 동작이 도시되어 있다.
메인 컨트롤러(360)는 모뎀(100)으로부터 DL-ET 모드 결정 신호를 제공받고, 제공받은 DL-ET 모드 결정 신호를 토대로 전원 변조기(300-1)의 DL-ET 모드를 결정할 수 있다.
이 경우, 메인 컨트롤러(360)는 결정된 추적 모드를 토대로 다중 출력 전압 균형기(310), 스위칭 레귤레이터 컨트롤러(350), 스위치 컨트롤러(380) 및 이산 레벨 컨트롤러(390)를 제어할 수 있다. 그리고 스위칭 레귤레이터 컨트롤러(350)는 스위칭 레귤레이터(330)를 제어하고, 스위치 컨트롤러(380)는 스위치 어레이(370)를 제어할 수 있다. 이에 따라, 스위칭 레귤레이터(330)와 다중 출력 전압 균형기(310)는 DL-ET 모드에 따른 변조 전압을 함께 생성하고, 생성된 변조 전압을 전력 증폭기(도 1의 PA)에 제공할 수 있다.
보다 구체적으로, 다중 출력 전압 균형기(310)는 스위칭 레귤레이터(330)로부터 공급받는 전류를 토대로 복수개의 서로 다른 레벨의 전압(V1~VN) 간 차이를 균등하게 조정하여 상기 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압(V1~VN)을 출력할 수 있다.
이산 레벨 컨트롤러(390)는 모뎀(100)으로부터 디지털 포락선 신호(D_ENV)를 제공받고, 제공받은 디지털 포락선 신호(D_ENV)를 토대로 복수개의 포락선 레벨 정보를 포함하는 레벨 제어 신호(ENV_LV)를 생성할 수 있다. 또한 이산 레벨 컨트롤러(390)는 생성된 레벨 제어 신호(ENV_LV)를 스위치 컨트롤러(380)로 제공할 수 있다.
스위치 컨트롤러(380)는 이산 레벨 컨트롤러(390)로부터 레벨 제어 신호(ENV_LV)를 제공받고, 제공받은 레벨 제어 신호(ENV_LV)를 토대로 복수개의 스위치(S1~SN)의 개폐 동작을 제어할 수 있다. 즉, 스위치 컨트롤러(380)는 복수개의 서로 다른 레벨의 전압(V1~VN) 중에서 전력 증폭기(PA)로 제공되는 전압을 선택하기 위해 스위치 어레이(370)의 개폐 동작을 제어할 수 있다.
이에 따라, 복수개의 스위치(S1~SN) 중 스위치 제어 신호(SW)에 의해 선택된 스위치(예를 들어, S1)가 턴-온되고, 턴-온된 스위치(예를 들어, S1)를 통해 해당 스위치에 대응되는 특정 레벨의 전압(예를 들어, V1)이 전력 증폭기(도 1의 PA)로 제공될 수 있다. 물론, 턴-온된 스위치(예를 들어, S1)를 통해 출력되는 특정 레벨의 전압(예를 들어, V1)은 출력 필터(395)를 통해 노이즈가 제거되어 최종 출력 전압(VET_APT)이 될 수 있고, 최종 출력 전압(VET_APT)이 전력 증폭기(도 1의 PA)로 제공될 수 있다.
참고로, 턴-온된 스위치를 통해 전력 증폭기(도 1의 PA)로 제공되는 다중 출력 전압 균형기(310)의 출력 전류(IHF)는 스위칭 레귤레이터 컨트롤러(350)의 피드백 루프(FL)를 통해 센싱되고, 센싱값(SV)은 합산기(ADD)로 제공될 수 있다.
한편, 스위칭 레귤레이터 컨트롤러(350) 내 OTA는 양의 단자(+)를 통해 메인 컨트롤러(360)로부터 특정 기준 출력 전압 신호(예를 들어, VREF1)를 제공받고, 음의 단자(-)를 통해 다중 출력 전압 균형기(310)로부터 특정 레벨의 전압(예를 들어, V1)을 제공받을 수 있다. 그리고 OTA는 특정 레벨의 전압(예를 들어, V1)을 이에 대응되는 특정 기준 출력 전압 신호(예를 들어, VREF1)와 비교하고, 비교 결과를 토대로 특정 레벨의 전압(예를 들어, V1)과 이에 대응되는 특정 기준 출력 전압 신호(예를 들어, VREF1) 간 차이값(DV)을 출력할 수 있다.
합산기(ADD)는 OTA에서 출력된 차이값(DV)과 피드백 루프(FL)에 의해 센싱된 다중 출력 전압 균형기(310)의 출력 전류(IHF)의 센싱값(SV)을 합산하여 보상값(CV)으로 출력할 수 있다. 또한 출력된 보상값(CV)은 보상 비교기(CCP)로 제공될 수 있다.
보상 비교기(CCP)는 양의 단자(+)를 통해 합산기(ADD)에서 출력된 보상값(CV)을 제공받고, 음의 단자(-)를 통해 기준값을 제공받을 수 있다. 또한 보상 비교기(CCP)는 제공받은 보상값(CV)과 기준값 간 비교 결과를 멀티플렉서(MUX)로 출력할 수 있다.
멀티플렉서(MUX)는 DL-ET 모드에서 보상 비교기(CCP)의 출력을 스위칭 레귤레이터 제어 신호(SRC)로서 스위칭 레귤레이터(330)에 출력할 수 있다.
스위칭 레귤레이터(330)는 멀티플렉서(MUX)로부터 제공받은 스위칭 레귤레이터 제어 신호(SRC)를 토대로 DL-ET 모드에 따른 변조 전압(VSR)을 생성 및 출력할 수 있다. 또한 스위칭 레귤레이터(330)는 DL-ET 모드에 따른 전류(ILF)를 생성 및 출력할 수 있고, 출력된 전류(ILF)는 인덕터(L)를 통해 출력 필터(395)로 공급될 수 있다.
출력 필터(395)는 스위칭 레귤레이터(330)에서 출력된 전류(ILF)와 다중 출력 전압 균형기(310)에서 출력된 전류(IHF)의 합산 전류(IET_APT)를 제공받고, 제공받은 합산 전류(IET_APT)의 노이즈를 제거할 수 있다. 또한 출력 필터(395)는 노이즈가 제거된 합산 전류(IET_APT')를 전력 증폭기(도 1의 PA)로 공급할 수 있다. 참고로, 출력 필터(395)는 주로 고주파수 노이즈를 제거하는바, 다중 출력 전압 균형기(310)에서 출력된 전류(IHF)의 노이즈를 주로 제거할 수 있다.
참고로, 스위칭 레귤레이터 제어 신호(SRC)를 토대로 출력되는 스위칭 레귤레이터(330)의 출력 전류(ILF)는 전술한 다중 출력 전압 균형기(310)의 출력 전류(IHF)와 조합되어 전력 증폭기(도 1의 PA)에 전원 전압(VET_APT)을 구성하는 전류(IET_APT)로서 제공될 수 있다.
물론, IET_APT 역시 출력 필터(395)를 통해 노이즈가 제거되는바, 노이즈가 제거된 전류(즉, IET_APT')가 최종적으로 전원 전압(VET_APT)을 구성하는 전류로서 전력 증폭기(도 1의 PA)에 제공될 수 있다.
이와 같이, 전원 변조기(300-1)는 전술한 원리를 토대로 APT 모드 또는 DL-ET 모드에 따라 동작하는바, 이하에서는, 도 19를 참조하여, 본 개시의 실시예에 따른 전원 변조기의 다른 예에 대해 설명하도록 한다.
도 19는 본 개시의 몇몇 실시예에 따른 무선 통신 장치에 포함되는 전원 변조기의 다른 예를 설명하는 회로도이다.
참고로, 이하, 설명의 편의를 위하여, 전원 변조기(300-2)는 도 1에 도시된 무선 통신 장치(1)의 전원 변조기(300)로 구현되는 것으로 가정한다. 또한 도 19의 전원 변조기(300-2)와 도 4의 전원 변조기(300-1)는 일부 구성 및 메커니즘을 제외하고는 동일한바, 차이점을 중심으로 설명하도록 한다.
도 19를 참조하면, 본 개시의 실시예에 따른 전원 변조기의 다른 예(300-2)는 다중 출력 전압 균형기(310), 제1 및 제2 스위칭 레귤레이터(330, 333), 제1 및 제2 스위칭 레귤레이터 컨트롤러(350, 353), 메인 컨트롤러(360), 제1 및 제2 스위치 어레이(370, 373), 제1 및 제2 스위치 컨트롤러(380, 383), 제1 및 제2 이산 레벨 컨트롤러(390, 393), 제1 및 제2 출력 필터(395, 397)를 포함할 수 있다.
구체적으로, 도 19의 전원 변조기(300-2)의 경우, 복수개의 전력 증폭기(도 1의 PA가 복수개인 경우; 예를 들어, 제1 및 제2 전력 증폭기)에 각각 출력 전압들(VET_APT1, VET_APT2)을 공급하는 것을 목적으로 할 수 있다.
이에 따라, 도 19의 전원 변조기(300-2)의 경우, 도 4의 전원 변조기(300-1)보다 스위칭 레귤레이터, 스위칭 레귤레이터 컨트롤러, 스위치 어레이, 스위치 컨트롤러, 이산 레벨 컨트롤러, 출력 필터의 개수가 1개씩 더 많을 수 있다.
또한 도 19의 전원 변조기(300-2)는 도 4의 전원 변조기(300-1)보다 필요한 신호가 더 많은바, 제1 및 제2 평균 전력 신호(D_REF1, DREF2), 제1 및 제2 디지털 포락선 신호(D_ENV1, D_ENV2)를 모뎀(도 1의 100)으로부터 제공받을 수 있다.
그리고 도 19의 전원 변조기(300-2)에서, 다중 출력 전압 균형기(310)는 DL-ET 모드에서 전력원으로부터의 전력 공급 없이 제1 또는 제2 출력 전압(VET_APT1, VET_APT2)을 생성하기 위해 동작하되, 복수개의 서로 다른 레벨의 전압(V1~VN) 간 차이를 균등하게 조정하여 상기 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압(V1~VN)을 출력할 수 있다.
또한 다중 출력 전압 균형기(310)는 제1 및 제2 스위칭 레귤레이터들(330, 333) 중 DL-ET 모드로 동작하는 스위칭 레귤레이터와 병렬 동작할 수 있다.
그리고 다중 출력 전압 균형기(310)의 로드 커패시터들(CL1~CLN)이 제1 및 제2 전력 증폭기 양측에 모두 연결되는바, 제1 및 제2 출력 전압(VET_APT1, VET_APT2) 각각의 생성 작업에 다중 출력 전압 균형기(310)의 로드 커패시터들(CL1~CLN)이 공유될 수 있다.
이에 따라, 본 개시의 실시예에서는, 전원 변조기의 출력단 개수를 확장하고자 할 때, 다중 출력 전압 균형기(310)의 개수를 증가시킬 필요 없이 출력단 개수에 비례하여 스위칭 레귤레이터의 개수만 증가시키면 되는바, 출력단 개수 확장이 용이하다는 특징이 있다.
한편, 메인 컨트롤러(360)는 각각의 출력 전압(VET_APT1, VET_APT2)을 위한 기준 출력 전압 신호(VREF1~VREFN)를 공통으로 생성할 수 있다. 그리고 메인 컨트롤러(360)는 생성된 복수개의 기준 출력 전압 신호(VREF1~VREFN) 중 어느 하나의 신호(예를 들어, VREF1)를 제1 및 제2 스위칭 레귤레이터 컨트롤러(350, 353)에 제공할 수 있다.
참고로, 제1 스위칭 레귤레이터 컨트롤러(350) 내 제1 OTA(OTA1)로 제공되는 특정 기준 출력 전압 신호와 제2 스위칭 레귤레이터 컨트롤러(353) 내 제2 OTA(OTA2)로 제공되는 특정 기준 출력 전압 신호는 서로 동일할 수도 있고, 서로 다를 수도 있다.
마찬가지로, 제1 스위칭 레귤레이터 컨트롤러(350) 내 제1 OTA(OTA1)로 제공되는 다중 출력 전압 균형기(310)의 특정 레벨의 전압과 제2 스위칭 레귤레이터 컨트롤러(353) 내 제2 OTA(OTA2)로 제공되는 다중 출력 전압 균형기(310)의 특정 레벨의 전압 역시 서로 동일할 수도 있고, 서로 다를 수도 있다.
다만, 설명의 편의를 위해, 본 개시의 실시예에서는, 제1 스위칭 레귤레이터 컨트롤러(350) 내 제1 OTA(OTA1)로 제공되는 특정 기준 출력 전압 신호(예를 들어, VREF1) 및 다중 출력 전압 균형기(310)의 특정 레벨의 전압(예를 들어, V1)과, 제2 스위칭 레귤레이터 컨트롤러(353) 내 제2 OTA(OTA2)로 제공되는 특정 기준 출력 전압 신호(예를 들어, VREF1) 및 다중 출력 전압 균형기(310)의 특정 레벨의 전압(예를 들어, V1)이 서로 동일한 경우를 예로 들어 설명하기로 한다.
이와 같이, 본 개시의 실시예에서는, 다수개의 전력 증폭기용 전원 전압을 생성하는 경우에도, 회로 면적 중 큰 비중을 차지하는 로드 커패시터의 개수가 단일 전력 증폭기용 전원 전압을 생성하는 경우와 동일한바, 회로 면적 증가를 최소화할 수 있다.
한편, 설명의 편의를 위해, 제1 스위칭 레귤레이터(330), 제1 스위칭 레귤레이터 컨트롤러(350), 제1 스위치 어레이(370), 제1 이산 레벨 컨트롤러(390), 제1 스위치 컨트롤러(380), 제1 출력 필터(395)가 제1 변조 회로를 구성하고, 제2 스위칭 레귤레이터(333), 제2 스위칭 레귤레이터 컨트롤러(353), 제2 스위치 어레이(373), 제2 이산 레벨 컨트롤러(393), 제2 스위치 컨트롤러(383), 제2 출력 필터(397)가 제2 변조 회로를 구성한다고 가정하면, 전원 변조기(300-2)의 각 구성에 대한 간략한 설명은 다음과 같다.
제1 변조 회로는 DL-ET 모드에서 제1 출력 전압(VET_APT1)을 생성하기 위해 다중 출력 전압 균형기(310)와 함께 동작하고, APT 모드에서 제1 출력 전압(VET_APT1)을 생성하기 위해 동작하되, 다중 출력 전압 균형기(310)로 전류를 공급하는 제1 스위칭 레귤레이터(330)를 포함할 수 있다. 그리고 제1 변조 회로는 DL-ET 모드에서 다중 출력 전압 균형기(310)의 출력 전류(IHF1)를 센싱하고, 센싱값(SV1)을 토대로 제1 스위칭 레귤레이터(330)를 제어하는 제1 스위칭 레귤레이터 컨트롤러(350)와, 다중 출력 전압 균형기(310)에서 출력되는 복수개의 서로 다른 레벨의 전압(V1~VN)에 각각 대응되는 복수개의 스위치(S1~SN)를 포함하되, 복수개의 서로 다른 레벨의 전압(V1~VN) 중 하나를 선택하여 제1 전력 증폭기에 제공하는 제1 스위치 어레이(370)를 포함할 수 있다. 또한 제1 변조 회로는 외부로부터 제공받은 제1 디지털 포락선 신호(D_ENV1)를 토대로 복수개의 포락선 레벨 정보를 포함하는 제1 레벨 제어 신호(ENV_LV1)를 생성하는 제1 이산 레벨 컨트롤러(390)와, 제1 이산 레벨 컨트롤러(390)로부터 제1 레벨 제어 신호(ENV_LV1)를 제공받고, 제공받은 제1 레벨 제어 신호(ENV_LV1)를 토대로 복수개의 스위치(S1~SN)의 개폐 동작을 제어하는 제1 스위치 컨트롤러(380)를 포함할 수 있다. 그리고 제1 변조 회로는 제1 전력 증폭기로 제공되는 제1 출력 전압(VET_APT1)의 노이즈를 제거하는 제1 출력 필터(395)를 포함할 수 있다.
제2 변조 회로는 DL-ET 모드에서 제2 출력 전압(VET_APT2)을 생성하기 위해 다중 출력 전압 균형기(310)와 함께 동작하고, APT 모드에서 제2 출력 전압(VET_APT2)을 생성하기 위해 동작하되, 다중 출력 전압 균형기(310)로 전류를 공급하는 제2 스위칭 레귤레이터(333)를 포함할 수 있다. 그리고 제2 변조 회로는 DL-ET 모드에서 다중 출력 전압 균형기(310)의 출력 전류(IHF2)를 센싱하고, 센싱값(SV2)을 토대로 제2 스위칭 레귤레이터(333)를 제어하는 제2 스위칭 레귤레이터 컨트롤러(353)와, 다중 출력 전압 균형기(310)에서 출력되는 복수개의 서로 다른 레벨의 전압(V1~VN)에 각각 대응되는 복수개의 스위치(S1~SN)를 포함하되, 복수개의 서로 다른 레벨의 전압(V1~VN) 중 하나를 선택하여 제2 전력 증폭기에 제공하는 제2 스위치 어레이(373)를 포함할 수 있다. 또한 제2 변조 회로는 외부로부터 제공받은 제2 디지털 포락선 신호(D_ENV2)를 토대로 복수개의 포락선 레벨 정보를 포함하는 제2 레벨 제어 신호(ENV_LV2)를 생성하는 제2 이산 레벨 컨트롤러(393)와, 제2 이산 레벨 컨트롤러(393)로부터 제2 레벨 제어 신호(ENV_LV2)를 제공받고, 제공받은 제2 레벨 제어 신호(ENV_LV2)를 토대로 복수개의 스위치(S1~SN)의 개폐 동작을 제어하는 제2 스위치 컨트롤러(383)를 포함할 수 있다. 그리고 제2 변조 회로는 제2 전력 증폭기로 제공되는 제2 출력 전압(VET_APT2)의 노이즈를 제거하는 제2 출력 필터(397)를 포함할 수 있다.
참고로, 제1 및 제2 출력 필터(395, 397)는 각각 예를 들어, 로우 패스 필터를 포함할 수 있다. 또한 제1 및 제2 출력 필터(395, 397)의 위치는 다양하게 변경될 수 있다.
구체적으로, 예를 들어, 도면에 도시된 바와 같이, 제1 출력 필터(395)가 제1 스위칭 레귤레이터(330)의 출력단과 제1 스위치 어레이(370) 사이에 연결되고, 제2 출력 필터(397)가 제2 스위칭 레귤레이터(333)의 출력단과 제2 스위치 어레이(373) 사이에 연결될 수 있다. 이 경우, 제1 스위칭 레귤레이터(330)의 출력단은 제1 스위치 어레이(370)와 제1 출력 필터(395) 사이에 연결되고, 제2 스위칭 레귤레이터(333)의 출력단은 제2 스위치 어레이(373)와 제2 출력 필터(397) 사이에 연결될 수 있다.
또한 예를 들어, 제1 출력 필터(395)는 제1 스위칭 레귤레이터(330)의 출력단과 제1 전력 증폭기 사이에 연결되고, 제2 출력 필터(397)는 제2 스위칭 레귤레이터(333)의 출력단과 제2 전력 증폭기 사이에 연결될 수도 있다. 이 경우, 제1 스위칭 레귤레이터(330)의 출력단은 제1 출력 필터(395)와 제1 전력 증폭기 사이에 연결되고, 제2 스위칭 레귤레이터(333)의 출력단은 제2 출력 필터(397)와 제2 전력 증폭기 사이에 연결될 수 있다.
또한 예를 들어, 제1 출력 필터(395)가 제1 스위칭 레귤레이터(330)의 출력단과 제1 스위치 어레이(370) 사이에 연결되고, 제2 출력 필터(397)는 제2 스위칭 레귤레이터(333)의 출력단과 제2 전력 증폭기 사이에 연결될 수도 있다. 이 경우, 제1 스위칭 레귤레이터(330)의 출력단은 제1 스위치 어레이(370)와 제1 출력 필터(395) 사이에 연결되고, 제2 스위칭 레귤레이터(333)의 출력단은 제2 출력 필터(397)와 제2 전력 증폭기 사이에 연결될 수 있다.
물론, 제1 변조 회로와 제2 변조 회로 중 적어도 하나는 출력 필터 자체를 포함하지 않을 수도 있다.
다만, 설명의 편의를 위해, 본 개시의 실시예에서는, 제1 출력 필터(395)가 제1 스위칭 레귤레이터(330)의 출력단과 제1 스위치 어레이(370) 사이에 연결되고, 제2 출력 필터(397)가 제2 스위칭 레귤레이터(333)의 출력단과 제2 스위치 어레이(373) 사이에 연결되는 것을 예로 들어 설명하기로 한다.
한편, 메인 컨트롤러(360)는 복수개의 기준 출력 전압 신호(VREF1~VREFN)를 생성하고, 생성된 복수개의 기준 출력 전압 신호(VREF1~VREFN) 중 어느 하나의 기준 출력 전압 신호(예를 들어, VREF1)를 제1 및 제2 스위칭 레귤레이터 컨트롤러(350, 353)에 제공할 수 있다. 그리고 메인 컨트롤러(360)는 제1 및 제2 전력 증폭기 각각을 위한 추적 모드를 결정할 수 있다. 즉, 메인 컨트롤러(360)는 제1 및 제2 전력 증폭기 각각을 위한 서로 다른 추적 모드를 결정할 수도 있고, 동일한 추적 모드를 결정할 수도 있다. 그리고 메인 컨트롤러(360)는 결정된 추적 모드를 토대로 제1 및 제2 스위치 컨트롤러(380, 383), 제1 및 제2 스위칭 레귤레이터 컨트롤러(350, 353), 제1 및 제2 이산 레벨 컨트롤러(390, 393), 및 다중 출력 전압 균형기(310) 중 적어도 하나를 제어할 수 있다.
물론, 각각의 구성요소는 해당 구성요소 전용 컨트롤러(예를 들어, 스위칭 레귤레이터 컨트롤러(350, 353))를 내부 또는 외부에 포함할 수 있고, 각각의 전용 컨트롤러는 메인 컨트롤러(360)에 의해 제어될 수 있다. 또한 적어도 둘 이상의 구성요소를 통합하여 제어하는 컨트롤러가 존재할 수도 있고, 해당 컨트롤러는 메인 컨트롤러(360)에 의해 제어될 수 있다.
이와 같이, 전원 변조기(300-2)는 전술한 구성 및 특징을 토대로 도 4의 전원 변조기(300-1)와 동일한 원리로 DL-ET 모드, 및 APT 모드 중 적어도 하나의 추적 모드로 구동되어 제1 및 제2 전력 증폭기에 각각 제1 및 제2 출력 전압들(VET_APT1, VET_APT2)을 제공할 수 있다.
참고로, 전원 변조기(300-2)는 다중 출력 전압 균형기(310)를 기준으로 좌우 대칭의 구성 요소들을 포함하는 것으로 도시되어 있다. 그러나 도 19의 전원 변조기(300-2)는 다중 출력 전압 균형기(310)를 기준으로 좌우 비대칭의 구성 요소들을 포함할 수도 있다. 예를 들어, 도면의 좌측에는 스위칭 레귤레이터, 스위칭 레귤레이터 컨트롤러, 스위치 어레이, 스위치 컨트롤러, 이산 레벨 컨트롤러, 출력 필터 등이 2개씩 제공될 수 있으나, 도면의 우측에는 도시된 바와 같이, 스위칭 레귤레이터, 스위칭 레귤레이터 컨트롤러, 스위치 어레이, 스위치 컨트롤러, 이산 레벨 컨트롤러, 출력 필터 등이 1개씩 제공될 수도 있다. 다만, 설명의 편의를 위해, 전원 변조기(300-2)가 다중 출력 전압 균형기(310)를 기준으로 좌우 대칭의 구성 요소들을 포함하는 케이스를 예로 들어 설명하였다.
도 20은 본 개시의 몇몇 실시예에 따른 무선 통신 장치가 적용되는 이동 단말기를 도시하는 블록도이다.
도 20을 참조하면, 이동 단말기(2000)는 애플리케이션 프로세서(2100; 이하 AP라고 함) 및 메모리(2200; Memory), 디스플레이(2300; Display) 및 RF 모듈(2400; RF Module)을 포함할 수 있다. 이외에도 이동 단말기(2000)는 렌즈, 센서, 오디오 모듈 등 다양한 구성 요소를 더 포함할 수 있다.
AP(2100)는 시스템 온 칩(SoC)으로 구현될 수 있으며, CPU(2110; central processing unit), RAM(2120), PMU(2130; power management unit), 메모리 인터페이스(2140; Memory I/F), 디스플레이 컨트롤러(2150; DCON), 모뎀(2160; MODEM) 및 버스(2170; System BUS)를 포함할 수 있다. AP(2100)는 이외에도 다양한 IP들을 더 포함할 수 있다. AP(2100)는 그 내부에 모뎀 칩의 기능이 통합됨에 따라 ModAP으로 지칭될 수 있다.
CPU(2110)는 AP(2100) 및 이동 단말기(2000)의 동작을 전반적으로 제어할 수 있다. CPU(2110)은 AP(2100)의 각 구성 요소의 동작을 제어할 수 있다. 또한 CPU(2110)는 멀티-코어로 구현될 수 있다. 멀티-코어는 두 개 또는 그 이상의 독립적인 코어들(cores)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이다.
RAM(2120)은 프로그램들, 데이터, 또는 명령들(instructions)을 일시적으로 저장할 수 있다. 예컨대, 메모리(2200)에 저장된 프로그램들 및/또는 데이터는 CPU(2110)의 제어 또는 부팅 코드(booting code)에 따라 RAM(2120)에 일시적으로 저장될 수 있다. RAM(2120)은 DRAM또는 SRAM으로 구현될 수 있다.
PMU(2130)는 AP(2100)의 각 구성요소의 전력을 관리할 수 있다. PMU(2130)는 또한 AP(2100)의 각 구성 요소의 동작 상황을 판단하고 동작을 제어할 수 있다.
메모리 인터페이스(2140)는 메모리(2200)의 동작을 전반적으로 제어하며, AP(2100)의 각 구성 요소와 메모리(2200)의 데이터 교환을 제어할 수 있다. 메모리 인터페이스(2140)는 CPU(2110)의 요청에 따라 메모리(2200)에 데이터를 쓰거나 메모리(2200)로부터 데이터를 독출할 수 있다.
디스플레이 컨트롤러(2150)는 디스플레이(2300)에 표시하고자 하는 영상 데이터를 디스플레이(2300)에 전송할 수 있다. 디스플레이(2300)는 액정 디스플레이 (Liquid Crystal Display, LCD), OLED(Organic Light Emitting Diode) 등의 평판 디스플레이 또는 플렉서블 디스플레이로 구현될 수 있다.
모뎀(2160)은 무선 통신을 위하여, 전송하고자 하는 데이터를 무선 환경에 적합하게 변조하고, 수신되는 데이터를 복구할 수 있다. 모뎀(2160)은 RF 모듈(2410)과 디지털 통신을 수행할 수 있다.
참고로, 이러한 모뎀(2160)에는, 도 1 내지 도 3을 참조하여 전술된 모뎀(100)이 구현될 수 있다.
RF 모듈(2410)은 안테나를 통해 수신된 고주파수(high frequency) 신호를 저주파수(low frequency) 신호로 변환하고, 변환된 저주파수 신호를 모뎀(2160)에 전송할 수 있다. 또한, RF 모듈(2410)은 모뎀(2160)으로부터 수신된 저주파수 신호를 고주파수 신호로 변환하고, 변환된 고주파 신호를 안테나를 통해 이동 단말기(2000)의 외부로 전송할 수 있다. 또한, RF 모듈(2410)은 신호를 증폭하거나 필터링할 수 있다.
참고로, 이러한 RF 모듈(2410)에는, 도 1 내지 도 3을 참조하여 전술된 RFIC(200), 전원 변조기(300), 전력 증폭기(PA), 듀플렉서(400), 안테나(ANT)가 구현될 수 있다. 이에 따라, RF 모듈(2410)에는, 도 4 내지 도 19를 참조하여 전술된 전원 변조기(300-1, 300-2)도 구현될 수 있다.
이러한 이유로, 이동 단말기(2000)에서는, 광대역 통신이 가능하면서도 통신을 위한 소비 전력이 감소될 수 있다.
본 개시는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (19)

  1. 평균 전력 추적 모드 및 이산 레벨 포락선 추적 모드 중 어느 하나의 추적 모드로 구동되어 전력 증폭기에 출력 전압을 제공하는 전원 변조기에 있어서,
    상기 이산 레벨 포락선 추적 모드 또는 상기 평균 전력 추적 모드에서 상기 출력 전압을 생성하기 위해 동작하는 스위칭 레귤레이터;
    상기 이산 레벨 포락선 추적 모드에서 전력원으로부터의 전력 공급 없이 상기 출력 전압을 생성하기 위해 상기 스위칭 레귤레이터와 함께 동작하되, 상기 스위칭 레귤레이터로부터 공급받는 전류를 토대로 복수개의 서로 다른 레벨의 전압 간 차이를 균등하게 조정하여 상기 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압을 출력하는 다중 출력 전압 균형기;
    상기 이산 레벨 포락선 추적 모드에서 상기 다중 출력 전압 균형기의 출력 전류를 센싱하고, 상기 센싱값을 토대로 상기 스위칭 레귤레이터를 제어하는 스위칭 레귤레이터 컨트롤러;
    상기 다중 출력 전압 균형기에서 출력되는 상기 복수개의 서로 다른 레벨의 전압에 각각 대응되는 복수개의 스위치를 포함하되, 상기 복수개의 서로 다른 레벨의 전압 중 하나를 선택하여 상기 전력 증폭기에 제공하는 스위치 어레이;
    외부로부터 제공받은 디지털 포락선 신호를 토대로 복수개의 포락선 레벨 정보를 포함하는 레벨 제어 신호를 생성하는 이산 레벨 컨트롤러;
    상기 이산 레벨 컨트롤러로부터 상기 레벨 제어 신호를 제공받고, 상기 제공받은 레벨 제어 신호를 토대로 상기 복수개의 스위치의 개폐 동작을 제어하는 스위치 컨트롤러; 및
    상기 추적 모드를 결정하고, 상기 결정된 추적 모드를 토대로 상기 다중 출력 전압 균형기, 상기 스위치 컨트롤러, 상기 스위칭 레귤레이터 컨트롤러, 및 상기 이산 레벨 컨트롤러 중 적어도 하나를 제어하는 메인 컨트롤러를 포함하는
    전원 변조기.
  2. 제1항에 있어서,
    상기 스위칭 레귤레이터 컨트롤러는,
    상기 다중 출력 전압 균형기의 출력 전류를 센싱하는 피드백 루프와,
    상기 다중 출력 전압 균형기에서 출력되는 상기 복수개의 서로 다른 레벨의 전압 중 어느 하나의 전압과 상기 전압에 대응되는 기준 출력 전압 신호 간 차이를 비교하여 차이값을 출력하는 OTA(Operational Transconductance Amplifier)와,
    상기 OTA에서 출력된 상기 차이값과 상기 피드백 루프에 의해 센싱된 상기 다중 출력 전압 균형기의 출력 전류의 센싱값을 합산하여 보상값으로 출력하는 합산기와,
    상기 합산기에서 출력된 상기 보상값을 기준값과 비교하는 보상 비교기와,
    외부로부터 제공받은 평균 전력 신호를 기준 전압 신호로 변환하는 디지털/아날로그 변환기와,
    상기 디지털/아날로그 변환기에서 변환된 상기 기준 전압 신호를 상기 출력 전압과 비교하는 출력 비교기와,
    상기 보상 비교기 및 상기 출력 비교기의 출력 중 하나를 스위칭 레귤레이터 제어 신호로서 상기 스위칭 레귤레이터에 출력하는 멀티플렉서를 포함하는
    전원 변조기.
  3. 제2항에 있어서,
    상기 추적 모드가 상기 이산 레벨 포락선 추적 모드로 결정된 경우,
    상기 멀티플렉서는 상기 보상 비교기의 출력을 상기 스위칭 레귤레이터 제어 신호로서 상기 스위칭 레귤레이터에 출력하는
    전원 변조기.
  4. 제2항에 있어서,
    상기 추적 모드가 상기 평균 전력 추적 모드로 결정된 경우,
    상기 멀티플렉서는 상기 출력 비교기의 출력을 상기 스위칭 레귤레이터 제어 신호로서 상기 스위칭 레귤레이터에 출력하는
    전원 변조기.
  5. 제2항에 있어서,
    상기 이산 레벨 포락선 추적 모드에서, 상기 스위칭 레귤레이터의 출력 전류와 상기 다중 출력 전압 균형기의 출력 전류의 합산 전류가 상기 전력 증폭기에 제공되되,
    상기 스위칭 레귤레이터의 출력 전류는 상기 다중 출력 전압 균형기의 출력 전류의 평균이 0에 근사하도록 상기 스위칭 레귤레이터 제어 신호를 토대로 제어되는
    전원 변조기.
  6. 제5항에 있어서,
    상기 스위칭 레귤레이터의 출력 전류는 저주파 성분의 전류를 포함하고,
    상기 다중 출력 전압 균형기의 출력 전류는 고주파 성분의 전류를 포함하는
    전원 변조기.
  7. 제1항에 있어서,
    상기 다중 출력 전압 균형기는,
    상기 복수개의 서로 다른 레벨의 전압 간 차이에 각각 대응되는 복수개의 로드 커패시터와,
    상기 복수개의 로드 커패시터에 대응되는 복수개의 균형 스위치 세트와,
    상기 복수개의 균형 스위치 세트와 함께 상기 복수개의 로드 커패시터에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터를 포함하되,
    상기 복수개의 균형 스위치 세트 각각은 교대로 턴-온(turn-on) 및 턴-오프(turn-off)되는 한쌍의 균형 스위치를 포함하는
    전원 변조기.
  8. 제7항에 있어서,
    상기 평균 전력 추적 모드에서,
    상기 스위치 컨트롤러는 상기 복수개의 스위치 중 적어도 하나의 스위치를 제어하여 상기 복수개의 로드 커패시터 중 대응되는 로드 커패시터를 상기 전력 증폭기에 연결시키는
    전원 변조기.
  9. 제1항에 있어서,
    상기 전력 증폭기로 제공되는 상기 출력 전압의 노이즈를 제거하는 출력 필터를 더 포함하는
    전원 변조기.
  10. 제9항에 있어서,
    상기 스위칭 레귤레이터의 출력단은 상기 스위치 어레이와 상기 출력 필터 사이에 연결되는
    전원 변조기.
  11. 제9항에 있어서,
    상기 스위칭 레귤레이터의 출력단은 상기 출력 필터와 상기 전력 증폭기 사이에 연결되는
    전원 변조기.
  12. 제9항에 있어서,
    상기 출력 필터는 로우 패스 필터(Lowpass filter)를 포함하는
    전원 변조기.
  13. 평균 전력 추적 모드 및 이산 레벨 포락선 추적 모드 중 적어도 하나의 추적 모드로 구동되어 제1 및 제2 전력 증폭기에 각각 제1 및 제2 출력 전압을 제공하는 전원 변조기에 있어서,
    상기 이산 레벨 포락선 추적 모드에서 전력원으로부터의 전력 공급 없이 상기 제1 또는 제2 출력 전압을 생성하기 위해 동작하되, 복수개의 서로 다른 레벨의 전압 간 차이를 균등하게 조정하여 상기 차이가 균등하게 조정된 복수개의 서로 다른 레벨의 전압을 출력하는 다중 출력 전압 균형기;
    상기 이산 레벨 포락선 추적 모드에서 상기 제1 출력 전압을 생성하기 위해 상기 다중 출력 전압 균형기와 함께 동작하고, 상기 평균 전력 추적 모드에서 상기 제1 출력 전압을 생성하기 위해 동작하되, 상기 다중 출력 전압 균형기로 전류를 공급하는 제1 스위칭 레귤레이터와, 상기 이산 레벨 포락선 추적 모드에서 상기 다중 출력 전압 균형기의 출력 전류를 센싱하고, 상기 센싱값을 토대로 상기 제1 스위칭 레귤레이터를 제어하는 제1 스위칭 레귤레이터 컨트롤러와, 상기 다중 출력 전압 균형기에서 출력되는 상기 복수개의 서로 다른 레벨의 전압에 각각 대응되는 복수개의 스위치를 포함하되, 상기 복수개의 서로 다른 레벨의 전압 중 하나를 선택하여 상기 제1 전력 증폭기에 제공하는 제1 스위치 어레이와, 외부로부터 제공받은 제1 디지털 포락선 신호를 토대로 복수개의 포락선 레벨 정보를 포함하는 제1 레벨 제어 신호를 생성하는 제1 이산 레벨 컨트롤러와, 상기 제1 이산 레벨 컨트롤러로부터 상기 제1 레벨 제어 신호를 제공받고, 상기 제공받은 제1 레벨 제어 신호를 토대로 상기 복수개의 스위치의 개폐 동작을 제어하는 제1 스위치 컨트롤러를 포함하는 제1 변조 회로;
    상기 이산 레벨 포락선 추적 모드에서 상기 제2 출력 전압을 생성하기 위해 상기 다중 출력 전압 균형기와 함께 동작하고, 상기 평균 전력 추적 모드에서 상기 제2 출력 전압을 생성하기 위해 동작하되, 상기 다중 출력 전압 균형기로 전류를 공급하는 제2 스위칭 레귤레이터와, 상기 이산 레벨 포락선 추적 모드에서 상기 다중 출력 전압 균형기의 출력 전류를 센싱하고, 상기 센싱값을 토대로 상기 제2 스위칭 레귤레이터를 제어하는 제2 스위칭 레귤레이터 컨트롤러와, 상기 다중 출력 전압 균형기에서 출력되는 상기 복수개의 서로 다른 레벨의 전압에 각각 대응되는 복수개의 스위치를 포함하되, 상기 복수개의 서로 다른 레벨의 전압 중 하나를 선택하여 상기 제2 전력 증폭기에 제공하는 제2 스위치 어레이와, 외부로부터 제공받은 제2 디지털 포락선 신호를 토대로 복수개의 포락선 레벨 정보를 포함하는 제2 레벨 제어 신호를 생성하는 제2 이산 레벨 컨트롤러와, 상기 제2 이산 레벨 컨트롤러로부터 상기 제2 레벨 제어 신호를 제공받고, 상기 제공받은 제2 레벨 제어 신호를 토대로 상기 복수개의 스위치의 개폐 동작을 제어하는 제2 스위치 컨트롤러를 포함하는 제2 변조 회로; 및
    상기 제1 및 제2 전력 증폭기 각각을 위한 추적 모드를 결정하고, 상기 결정된 추적 모드를 토대로 상기 제1 및 제2 스위칭 레귤레이터 컨트롤러, 상기 제1 및 제2 스위치 컨트롤러, 상기 제1 및 제2 이산 레벨 컨트롤러, 및 상기 다중 출력 전압 균형기 중 적어도 하나를 제어하는 메인 컨트롤러를 포함하는
    전원 변조기.
  14. 제13항에 있어서,
    상기 다중 출력 전압 균형기는,
    상기 복수개의 서로 다른 레벨의 전압 간 차이에 각각 대응되는 복수개의 로드 커패시터와,
    상기 복수개의 로드 커패시터에 대응되는 복수개의 균형 스위치 세트와,
    상기 복수개의 균형 스위치 세트와 함께 상기 복수개의 로드 커패시터에 인가되는 전압의 균형을 조정하는 복수개의 플라잉 커패시터를 포함하되,
    상기 복수개의 균형 스위치 세트 각각은 교대로 턴-온(turn-on) 및 턴-오프(turn-off)되는 한쌍의 균형 스위치를 포함하는
    전원 변조기.
  15. 제13항에 있어서,
    상기 제1 전력 증폭기로 제공되는 상기 제1 출력 전압의 노이즈를 제거하는 제1 출력 필터; 및
    상기 제2 전력 증폭기로 제공되는 상기 제2 출력 전압의 노이즈를 제거하는 제2 출력 필터를 더 포함하는
    전원 변조기.
  16. 제15항에 있어서,
    상기 제1 스위칭 레귤레이터의 출력단은 상기 제1 스위치 어레이와 상기 제1 출력 필터 사이에 연결되고,
    상기 제2 스위칭 레귤레이터의 출력단은 상기 제2 스위치 어레이와 상기 제2 출력 필터 사이에 연결되는
    전원 변조기.
  17. 제15항에 있어서,
    상기 제1 스위칭 레귤레이터의 출력단은 상기 제1 출력 필터와 상기 제1 전력 증폭기 사이에 연결되고,
    상기 제2 스위칭 레귤레이터의 출력단은 상기 제2 출력 필터와 상기 제2 전력 증폭기 사이에 연결되는
    전원 변조기.
  18. 제15항에 있어서,
    상기 제1 스위칭 레귤레이터의 출력단은 상기 제1 스위치 어레이와 상기 제1 출력 필터 사이에 연결되고,
    상기 제2 스위칭 레귤레이터의 출력단은 상기 제2 출력 필터와 상기 제2 전력 증폭기 사이에 연결되는
    전원 변조기.
  19. 제15항에 있어서,
    상기 제1 및 제2 출력 필터는 각각 로우 패스 필터를 포함하는
    전원 변조기.
KR1020210005395A 2021-01-14 2021-01-14 전원 변조기 및 이를 포함하는 무선 통신 장치 KR20220102902A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210005395A KR20220102902A (ko) 2021-01-14 2021-01-14 전원 변조기 및 이를 포함하는 무선 통신 장치
US17/503,632 US11652501B2 (en) 2021-01-14 2021-10-18 Supply modulator and wireless communication apparatus including the same
US18/300,006 US11984921B2 (en) 2021-01-14 2023-04-13 Supply modulator and wireless communication apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210005395A KR20220102902A (ko) 2021-01-14 2021-01-14 전원 변조기 및 이를 포함하는 무선 통신 장치

Publications (1)

Publication Number Publication Date
KR20220102902A true KR20220102902A (ko) 2022-07-21

Family

ID=82322139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210005395A KR20220102902A (ko) 2021-01-14 2021-01-14 전원 변조기 및 이를 포함하는 무선 통신 장치

Country Status (2)

Country Link
US (2) US11652501B2 (ko)
KR (1) KR20220102902A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018212463A1 (de) * 2018-07-26 2020-01-30 Continental Automotive Gmbh Spannungsvariation und Phasensteuerung im Zwischenkreis
GB2602750B (en) * 2019-09-27 2023-06-21 Skyworks Solutions Inc Multi-level envelope tracking systems with adjusted voltage steps
US11223324B2 (en) * 2019-09-27 2022-01-11 Skyworks Solutions, Inc. Multi-level envelope tracking with analog interface
US11595005B2 (en) * 2020-01-10 2023-02-28 Skyworks Solutions, Inc. Apparatus and methods for envelope tracking
US11736076B2 (en) * 2020-06-10 2023-08-22 Qorvo Us, Inc. Average power tracking power management circuit
US11894767B2 (en) 2020-07-15 2024-02-06 Qorvo Us, Inc. Power management circuit operable to reduce rush current
US11699950B2 (en) 2020-12-17 2023-07-11 Qorvo Us, Inc. Fast-switching power management circuit operable to prolong battery life
KR20220102902A (ko) 2021-01-14 2022-07-21 삼성전자주식회사 전원 변조기 및 이를 포함하는 무선 통신 장치
US11906992B2 (en) 2021-09-16 2024-02-20 Qorvo Us, Inc. Distributed power management circuit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119961B2 (ja) 2008-02-08 2013-01-16 住友電気工業株式会社 包絡線追跡電源回路及びそれを含む高周波増幅器
US9634577B2 (en) * 2008-11-11 2017-04-25 Massachusetts Institute Of Technology Inverter/power amplifier with capacitive energy transfer and related techniques
GB2465552B (en) 2008-11-18 2015-12-09 Nujira Ltd Power supply arrangement for multi-stage amplifier
WO2012047738A1 (en) 2010-09-29 2012-04-12 Rf Micro Devices, Inc. SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS
US8432219B1 (en) * 2010-10-07 2013-04-30 Passif Semiconductor Corp. Amplitude control system and method for communication systems
EP2608401B1 (fr) * 2011-12-21 2019-03-27 EM Microelectronic-Marin SA Circuit de transmission de signaux RF ASK avec adaptation des flancs des signaux de données
US9473023B2 (en) * 2012-08-10 2016-10-18 Texas Instruments Incorporated Switched mode assisted linear regulator with seamless transition between power tracking configurations
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9755672B2 (en) 2013-09-24 2017-09-05 Eta Devices, Inc. Integrated power supply and modulator for radio frequency power amplifiers
US9813088B2 (en) * 2015-07-31 2017-11-07 Washington State University Supply modulators with voltage and frequency partitioning
US10333477B2 (en) * 2016-09-08 2019-06-25 The Regents Of The University Of California Switched capacitor house of cards power amplifier
EP3759813A4 (en) * 2018-03-01 2021-10-13 Telefonaktiebolaget Lm Ericsson (Publ) ENVELOPE FOLLOW-UP SUPPLY MODULATOR FOR A POWER AMPLIFIER
KR102656703B1 (ko) * 2019-01-03 2024-04-11 삼성전자주식회사 전원 변조기 및 이를 포함하는 무선 통신 장치
US11595005B2 (en) * 2020-01-10 2023-02-28 Skyworks Solutions, Inc. Apparatus and methods for envelope tracking
US11677356B2 (en) * 2020-02-19 2023-06-13 Samsung Electronics Co., Ltd. Supply modulator and wireless communication apparatus including the same
US11949384B2 (en) * 2020-06-29 2024-04-02 Samsung Electronics Co., Ltd. Supply modulator and wireless communication apparatus including the same
KR20220102510A (ko) * 2021-01-13 2022-07-20 삼성전자주식회사 멀티 레벨의 전원 전압을 출력하는 전원 변조기 및 이의 동작 방법
KR20220102902A (ko) 2021-01-14 2022-07-21 삼성전자주식회사 전원 변조기 및 이를 포함하는 무선 통신 장치

Also Published As

Publication number Publication date
US20230246662A1 (en) 2023-08-03
US11652501B2 (en) 2023-05-16
US20220224364A1 (en) 2022-07-14
US11984921B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
KR20220102902A (ko) 전원 변조기 및 이를 포함하는 무선 통신 장치
US11677356B2 (en) Supply modulator and wireless communication apparatus including the same
US11949384B2 (en) Supply modulator and wireless communication apparatus including the same
US9948350B2 (en) Multi-mode radio frequency circuitry
EP1671197B1 (en) Hybrid switched mode/linear power amplifier power supply for use in polar transmitter
US9407476B2 (en) Apparatus and method for power amplification
US11522456B2 (en) Supply modulator for power amplifier
US9628118B2 (en) Adaptive envelope tracking for biasing radio frequency power amplifiers
KR101784885B1 (ko) 전력증폭기에서 인터리빙 스위칭 장치 및 방법
US11567519B2 (en) Voltage dividing capacitor circuits, supply modulators and wireless communication devices
KR20220063574A (ko) 전원 변조기 및 이를 포함하는 무선 통신 장치
KR20220001308A (ko) 전원 변조기 및 이를 포함하는 무선 통신 장치
US20220224289A1 (en) Supply modulator providing multi-level supply voltage and operating method thereof
US20230050531A1 (en) Voltage dividing capacitor circuits and supply modulators including the same
JP6342676B2 (ja) 電力増幅装置及び制御方法
US20230006543A1 (en) Power noise filter and supply modulator including the same
US10879857B2 (en) Power amplifier, radio remote unit, and base station
CN110719073A (zh) 应用于射频功率放大器的混合包络调制方法及其电路
KR102065991B1 (ko) 다중 전력증폭기를 위한 포락선 추적 전원변조장치
KR20210105792A (ko) 전원 변조기 및 이를 포함하는 무선 통신 장치
KR20220032996A (ko) 전압 분배 커패시터 회로, 전원 변조기 및 이를 포함하는 무선 통신 장치

Legal Events

Date Code Title Description
A201 Request for examination