KR20230030436A - 모니터링 회로, 모니터링 회로를 포함하는 집적 회로 및 모니터링 회로의 동작 방법 - Google Patents
모니터링 회로, 모니터링 회로를 포함하는 집적 회로 및 모니터링 회로의 동작 방법 Download PDFInfo
- Publication number
- KR20230030436A KR20230030436A KR1020210112655A KR20210112655A KR20230030436A KR 20230030436 A KR20230030436 A KR 20230030436A KR 1020210112655 A KR1020210112655 A KR 1020210112655A KR 20210112655 A KR20210112655 A KR 20210112655A KR 20230030436 A KR20230030436 A KR 20230030436A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- signal
- monitoring
- voltage
- devices
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 153
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 23
- 230000002265 prevention Effects 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 238000004458 analytical method Methods 0.000 description 23
- 238000012545 processing Methods 0.000 description 14
- 238000004891 communication Methods 0.000 description 10
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 9
- 101150091805 DUT1 gene Proteins 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 102100023933 Deoxyuridine 5'-triphosphate nucleotidohydrolase, mitochondrial Human genes 0.000 description 3
- 101000904652 Homo sapiens Deoxyuridine 5'-triphosphate nucleotidohydrolase, mitochondrial Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000001537 neural effect Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000011165 process development Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000896042 Homo sapiens Enoyl-CoA delta isomerase 2 Proteins 0.000 description 1
- 101000870728 Homo sapiens Probable ATP-dependent RNA helicase DDX27 Proteins 0.000 description 1
- 102100033405 Probable ATP-dependent RNA helicase DDX27 Human genes 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 201000001385 autosomal dominant Robinow syndrome 1 Diseases 0.000 description 1
- 201000001390 autosomal dominant Robinow syndrome 3 Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
- G05B19/0425—Safety, monitoring
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 개시의 기술적 사상에 따른 모니터링 회로는 복수의 디바이스들 및 상기 복수의 디바이스들 중에서 모니터링 대상 디바이스를 선택하는 선택 회로를 포함하는 센서 회로, 입력 디지털 데이터에 기초하여 상기 모니터링 대상 디바이스에 제1 신호를 인가하는 입력 회로 및 상기 센서 회로에서 생성된 제2 신호를 기초로 출력 디지털 데이터를 생성하는 출력 회로를 포함한다. 상기 입력 회로는 디지털-아날로그 변환기를 포함하고, 상기 출력 회로는 아날로그-디지털 변환기를 포함한다.
Description
본 개시의 기술적 사상은 모니터링 회로에 관한 것으로서, 칩상에서 원하는 디바이스에 대한 특성을 확인하기 위해 디지털-아날로그 변환기, 아날로그-디지털 변환기, 전류-전압 컨버터, DUT(Device Under Test)를 포함하는 모니터링 회로 및 모니터링 회로의 동작 방법에 관한 것이다.
최근 반도체 공정이 미세화 되고 복잡도가 올라감에 따라 제품 개발 시 공정 특성의 영향이 크게 증가하고 있으며, 공정 특성을 정확하게 측정하고 분석하지 못함으로 인해 제품 불량이 발생하고 있다. 또한 제품의 집적도 및 복잡도가 증가함에 따라 분석의 난이도도 함께 증가하고 있어, 공정 특성에 대한 분석 능력 및 분석 정확도 향상에 대한 요구가 지속적으로 증가하고 있다. 이로 인해, 온도 센서, 전압 센서, 공정 센서 등 제품의 다양한 환경 특성을 모니터링 하는 회로들이 개발되어 제품에 함께 탑재되고 있다. 탑재된 센서들로부터 얻어진 데이터들은 제품의 특성을 예측 및 분석하는데 사용되거나, 회로 및 공정 개선 방향을 포함하는 전반적인 제품 특성 개선 방향을 결정하는 등 광범위한 범위에 사용되고 있다.
공정 센서를 통해 공정의 상태를 확인하는 방법에 대해 다양한 연구가 진행 중에 있으며, 디지털 로직 특성을 기반으로 분석하는 방법과 소자 및 회로의 아날로그 특성을 기반으로 분석하는 방법을 포함할 수 있다.
디지털 로직 특성을 기반으로 분석하는 방법은 실제 제품에 함께 탑재되어 실제 제품과 동일한 환경에서 분석이 가능하며 디지털 인터페이스를 사용하여 제품에 쉽게 집적이 가능하다는 장점을 가진다. 하지만 디지털 로직 특성을 기반으로 분석하는 방법은 디바이스의 공정에 대한 한정된 정보 외에는 확인 가능한 정보가 부족하며, 또한 아날로그 회로 등에 사용되는 입출력 디바이스 및 수동 디바이스들에 대한 분석이 어렵다는 단점을 가지고 있다. 또한 디지털 로직 특성을 기반으로 분석하는 방법은 디바이스 각각이 가지는 다양한 파라미터들을 개별적으로 확인이 불가능하며, 실제 공정 개발 및 분석 결과와 차이가 있어 공정을 정확하게 대변한다고 보기 어렵다.
반면 아날로그 특성을 기반으로 분석하는 방법의 경우 디바이스에 원하는 바이어스 전압을 직접 인가하여 디바이스 자체가 가지는 다양한 파라미터들을 확인할 수 있으며, 확인 결과는 공정 개발 및 분석에 사용되는 실제 분석 패턴과 동일하다는 장점이 있다. 이렇게 분석된 파라미터들은 다양한 분석에 폭넓게 활용이 가능하다. 그러나 현재까지 사용되고 있는 아날로그 방식의 분석 방법은 직접 프로빙(direct probing)을 위해 많은 패드의 사용이 필요하며, 아날로그 인터페이스를 사용하기 때문에 측정 가능한 디바이스 및 파라미터 대비 큰 면적이 필요하고, 제품에 탑재가 어렵다는 단점을 가지고 있다. 결국 제품과는 독립적인 위치에 탑재가 되고 있으며, 이 경우 분석 결과가 실제 제품의 실제 상황을 대변한다고 보기에는 어려움이 있다.
본 개시의 기술적 사상이 해결하려는 과제는, 원하는 디바이스들에 대한 공정 특성을 정확하게 모니터링 하는 칩 내부에 탑재되는 모니터링 회로를 제공하는 데 있다.
본 개시의 기술적 사상에 따른 모니터링 회로는 복수의 디바이스들 및 상기 복수의 디바이스들 중에서 모니터링 대상 디바이스를 선택하는 선택 회로를 포함하는 센서 회로, 입력 디지털 데이터에 기초하여 상기 모니터링 대상 디바이스에 제1 신호를 인가하는 입력 회로 및 상기 센서 회로에서 생성된 제2 신호를 기초로 출력 디지털 데이터를 생성하는 출력 회로를 포함한다. 상기 입력 회로는 디지털-아날로그 변환기를 포함하고, 상기 출력 회로는 아날로그-디지털 변환기를 포함한다.
본 개시의 기술적 사상에 따른 집적 회로는 상기 집적 회로에 포함된 디바이스의 공정 특성을 모니터링하기 위한 모니터링 회로 및 제어 회로를 포함한다. 상기 모니터링 회로는, 복수의 디바이스들 및 상기 복수의 디바이스들 중에서 모니터링 대상 디바이스를 선택하는 선택 회로를 포함하는 센서 회로, 입력 디지털 데이터에 기초하여 상기 모니터링 대상 디바이스에 제1 신호를 인가하는 입력 회로 및 상기 센서 회로에서 생성된 제2 신호를 기초로 출력 디지털 데이터를 생성하는 출력 회로를 포함한다. 상기 입력 회로는 디지털-아날로그 변환기를 포함하고, 상기 출력 회로는 아날로그-디지털 변환기를 포함한다.
본 개시의 기술적 사상에 따른 모니터링 회로에 의해 수행되는 공정 특성 모니터링 방법은, 복수의 디바이스들 및 상기 복수의 디바이스들 중에서 모니터링 대상 디바이스를 선택하는 단계, 입력 디지털 데이터에 기초하여 아날로그 신호인 제1 신호를 생성하고, 상기 모니터링 대상 디바이스에 상기 제1 신호를 인가하는 단계 및 상기 모니터링 대상 디바이스에서 생성된 제2 신호를 기초로 출력 디지털 데이터를 생성하는 단계를 포함한다.
본 개시의 기술적 사상에 따른 모니터링 회로는 실제 칩 상황에서 원하는 디바이스의 공정 특성에 대한 모니터링 결과의 정확도가 향상될 수 있다.
또한 모니터링 데이터 분석을 통해 공급 전압 또는 공급 주파수를 안정적으로 보상할 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 2는 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 3은 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 4a 및 도 4b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 디바이스 어레이를 설명하기 위한 도면이다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 디바이스 어레이를 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전압 오차를 보상하기 위한 회로를 설명하기 위한 도면이다.
도 7은 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 8a 및 도 8b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 누설 전류에 따른 오차를 보상하기 위한 회로를 설명하기 위한 도면이다.
도 9는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전류 전압 컨버터를 설명하기 위한 도면이다.
도 10은 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전압 증폭 회로를 설명하기 위한 도면이다.
도 11은 본 개시의 예시적 실시예에 따른 링 오실레이터 기반 디지털 방식 모니터링 회로를 설명하기 위한 도면이다.
도 12는 본 개시의 예시적 실시예에 따른 모니터링 방법을 설명하기 위한 순서도이다.
도 13은 본 개시의 예시적 실시예에 따른 집적 회로 및 이를 포함하는 장치를 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 3은 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 4a 및 도 4b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 디바이스 어레이를 설명하기 위한 도면이다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 디바이스 어레이를 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전압 오차를 보상하기 위한 회로를 설명하기 위한 도면이다.
도 7은 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 8a 및 도 8b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 누설 전류에 따른 오차를 보상하기 위한 회로를 설명하기 위한 도면이다.
도 9는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전류 전압 컨버터를 설명하기 위한 도면이다.
도 10은 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전압 증폭 회로를 설명하기 위한 도면이다.
도 11은 본 개시의 예시적 실시예에 따른 링 오실레이터 기반 디지털 방식 모니터링 회로를 설명하기 위한 도면이다.
도 12는 본 개시의 예시적 실시예에 따른 모니터링 방법을 설명하기 위한 순서도이다.
도 13은 본 개시의 예시적 실시예에 따른 집적 회로 및 이를 포함하는 장치를 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 개시의 예시적 실시예에 따른 전자 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 전자 시스템(10)은 입력 회로(110), 센서 회로(120) 및 출력 회로(130)를 포함하는 모니터링 회로(100)를 포함할 수 있다. 본 발명에서는 모니터링 회로(100)는 모니터링 대상인 센서 회로(120)를 포함하는 것으로 기재하였으나, 모니터링 회로(100)와 센서(120)회로는 집적회로에 각각 따로 위치할 수도 있다. 이외에도 전자 시스템(10)은 컨트롤러(140), 메모리(150), 통신 모듈(160), 비디오 모듈(예컨대, 카메라 인터페이스, JPEG(Joint Photographic Experts Group) 프로세서, 비디오 프로세서, 또는 믹서 등), 3D 그래픽 코어, 오디오 시스템, 디스플레이 드라이버, GPU(Graphic Processing Unit), DSP(Digital signal Processor) 등과 같은 다른 범용적인 구성요소들을 더 포함할 수 있다.
입력 회로(110)는 디지털-아날로그 변환기(112)를 포함할 수 있다. 디지털-아날로그 변환기(112)는 디지털 신호를 아날로그 신호로 변환시키는 장치이며, 전자 시스템(10)에서 제공하는 입력 디지털 데이터(DID)를 입력 아날로그 신호(AIS)로 변환해서 출력할 수 있다. 예를 들어, 입력 아날로그 신호(AIS)는 제1 신호일 수 있다.
센서 회로(120)는 DUT(Device under test) 어레이(122) 및 선택 회로(124)를 포함할 수 있다. DUT 어레이(122)는 디바이스 어레이를 포함할 수 있다. 일 실시예에서, 피검사 장치(DUT)는 임의의 집적 회로(Integrated Circuit; IC) 및/또는 반도체 소자일 수 있다. DUT 어레이(122)는 복수의 DUT가 어레이 형태로 구성된 것일 수 있다. 선택 회로(124)는 적어도 하나의 멀티플렉서를 포함할 수 있다. 선택 회로(124)는 멀티플렉서를 통해 모니터링 대상 DUT를 선택할 수 있다. 본 발명에서 DUT는 디바이스, 모니터링 대상 디바이스, 피검사 장치 등 다양한 표현으로 기재될 수 있다.
센서 회로(120)는 선택된 피검사 장치에 입력 아날로그 신호(AIS)를 인가하고 출력 아날로그 신호(AOS)를 생성할 수 있다. 예를 들어, 입력 아날로그 신호(AIS)는 트랜지스터의 게이트 단자에 인가되는 전압 신호이고, 출력 아날로그 신호(AOS)는 트랜지스터의 드레인 단자에 흐르는 전류 신호일 수 있다.
출력 회로(130)는 아날로그-디지털 변환기(132) 및 전류 전압 컨버터(134)를 포함할 수 있다. 전류 전압 컨버터(134)는 전류 신호인 출력 아날로그 신호(AOS)를 출력 전압 신호(VS)로 변환할 수 있다. 전류 전압 컨버터(134)는 아날로그-디지털 변환기(132)의 정확도를 높이기 위해 출력 전압 신호(VS)를 증폭하는 회로를 더 포함할 수 있다. 아날로그-디지털 변환기(132)는 출력 전압 신호(VS)를 출력 디지털 데이터(DOD)로 변환할 수 있다.
컨트롤러(140)는 전자 시스템(10)의 전반적인 동작을 제어할 수 있다. 일 예로서, 컨트롤러(140)는 중앙 프로세싱 유닛(Central Processing Unit; CPU)일 수 있다. 컨트롤러(140)는 하나의 코어(Single Core)를 포함하거나, 복수의 코어들(Multi-Core)을 포함할 수 있다. 컨트롤러(140)는 메모리(150)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 예를 들어, 컨트롤러(140)는 메모리(150)에 저장된 프로그램들을 실행함으로써 모니터링 회로(100)가 모니터링 동작을 수행하도록 제어하고, 모니터링 데이터를 생성하도록 제어할 수 있다.
통신 모듈(160)은 외부 장치와 통신할 수 있는 다양한 유선 또는 무선 인터페이스를 구비할 수 있다. 통신 모듈(160)은 서버로부터 학습된 타겟 뉴럴 네트워크를 수신할 수 있으며, 또한 강화 학습을 통하여 생성되는 센서 대응 네트워크를 수신할 수 있다. 통신 모듈(160)은 유선 근거리통신망(Local Area Network; LAN), Wi-fi(Wireless Fidelity)와 같은 무선 근거리 통신망 (Wireless Local Area Network; WLAN), 블루투스(Bluetooth)와 같은 무선 개인 통신망(Wireless Personal Area Network; WPAN), 무선 USB (Wireless Universal Serial Bus), Zigbee, NFC (Near Field Communication), RFID (Radio-frequency identification), PLC(Power Line communication), 또는 3G (3rd Generation), 4G (4th Generation), LTE (Long Term Evolution) 등 이동 통신망(mobile cellular network)에 접속 가능한 통신 인터페이스 등을 포함할 수 있다.
전자 시스템(10)은 다양한 종류의 IP 블록들(170)을 포함할 수 있다. 예를 들어, IP 블록들(170)은 프로세싱 유닛(processing unit), 프로세싱 유닛에 포함된 복수의 코어들(cores), MFC(Multi-Format Codec), 비디오 모듈(예컨대, 카메라 인터페이스, JPEG(Joint Photographic Experts Group) 프로세서, 비디오 프로세서, 또는 믹서 등), 3D 그래픽 코어, 오디오 시스템, 드라이버, 디스플레이 드라이버, 휘발성 메모리, 비휘발성 메모리(non-volatile memory), 메모리 컨트롤러(memory controller), 입출력 인터페이스 블록(input and output interface block), 또는 캐시 메모리(cache memory) 등을 포함할 수 있다.
IP들을 연결하기 위한 기술에는 시스템 버스(System Bus)를 기반으로 한 연결 방식이 있다. 예를 들어, 표준 버스 규격으로서, ARM(Advanced RISC Machine) 사의 AMBA(Advanced Microcontroller Bus Architecture) 프로토콜이 적용될 수 있다. AMBA 프로토콜의 버스 타입에는 AHB(Advanced High-Performance Bus), APB(Advanced Peripheral Bus), AXI(Advanced eXtensible Interface), AXI4, ACE(AXI Coherency Extensions) 등이 포함될 수 있다. 전술된 버스 타입들 중 AXI는 IP들 사이의 인터페이스 프로토콜로서, 다중 아웃스탠딩 어드레스(multiple outstanding address) 기능과 데이터 인터리빙(data interleaving) 기능 등을 제공할 수 있다. 이외에도, 소닉사(SONICs Inc.)의 uNetwork 나 IBM사의 CoreConnect, OCP-IP의 오픈 코어 프로토콜(Open Core Protocol) 등 다른 타입의 프로토콜이 시스템 버스에 적용되어도 무방할 것이다.
도 2는 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 2를 참조하면, 모니터링 회로(200)는 디지털-아날로그 변환기(210), 센서 회로(240), 전류-전압 컨버터(220), 아날로그-디지털 변환기(230)를 포함할 수 있다.
예를 들어, 디지털-아날로그 변환기(210)는 센서 회로(240)에 포함된 트랜지스터(242)의 게이트 단자(G1)에 입력하기 위한 신호를 생성할 수 있다. 전류-전압 컨버터(220)는 트랜지스터(242)의 드레인 단자(D1)에 흐르는 전류를 기초로 전압(V1)을 생성할 수 있다. 아날로그-디지털 변환기(230)는. 전류-전압 컨버터(220)에서 생성된 전압(V1)을 기초로 디지털 신호를 생성할 수 있다.
센서 회로(240)는 공정 특성을 측정하기 위한 다양한 종류와 크기의 디바이스들을 포함할 수 있다. 예를 들어, 센서 회로(240)는 특성을 모니터링하기 위한 트랜지스터(242)를 포함할 수 있다. 센서 회로(240)는 복수의 디바이스들이 포함된DUT 어레이를 포함할 수 있다. 센서 회로(240)는 DUT 어레이 중에서 원하는 DUT를 선택하고 원하는 바이어스 전압을 인가할 수 있다.
도 3은 본 개시의 예시적 실시예에 따른 모니터링 회로를 설명하기 위한 도면이다.
기존의 아날로그 공정 분석 방식의 경우 기본적으로 DUT 각각에 패드를 배치하여 직접 바이어스 전압을 인가하고 패드를 통해 결과값을 측정할 수 있다. 이 경우, 다양한 파라미터들의 상태를 정확하게 측정할 수는 있으나, 디바이스 하나를 분석하기 위해서 다수의 패드가 필요하므로, 많은 디바이스들을 집적하기는 어렵게 된다. 따라서 기존의 아날로그 공정 분석 방식을 사용하는 경우, 디바이스 모니터링을 위해 제품의 외곽 또는 독립적인 공간을 사용하게 되어, 실제 제품의 정확한 특성 파악이 어렵게 된다.
본 발명의 모니터링 회로(300)는 제품에 집적하기 위해 내부에 디지털-아날로그 변환기, 아날로그- 디지털 변환기, 피드백 앰프, 전류-전압 컨버터를 포함하며, 디지털 신호를 받아 분석을 진행하고 그 결과를 다시 디지털 값으로 변환하여 출력하는 방식을 사용할 수 있다. 모니터링 회로(300)는 DUT 어레이(310) 및 메인 프로세서(320)를 포함할 수 있다.
모니터링 회로(300)는 측정하고자 하는 다양한 종류와 크기의 디바이스들을 하나로 모은 DUT 어레이(310)를 포함할 수 있다. DUT 어레이(310)는 제1 트랜지스터(313) 및 제1 저항(315)를 포함할 수 있다. 제1 트랜지스터(313)의 드레인 단자는 전압 오차를 보상하기 위해 제1 스위치(311) 및 제2 스위치(312)에 연결될 수 있으며, 전압 오차 보상에 대한 상세한 동작은 도 5b에서 설명한다.
모니터링 회로(300)는 DUT 어레이(310)에서 원하는 DUT를 선택할 수 있다. 메인 프로세서(320)는 원하는 바이어스 전압을 인가하기 위한 블럭들과 DUT의 출력 정보를 디지털화 하기 위한 블록들을 포함할 수 있다. 모니터링 회로(300)는 작은 면적에서 측정 가능한 DUT의 개수를 늘리고, 파라미터의 종류 및 분석 커버리지를 넓히기 위해 하나의 메인 프로세서(320)로 다수의 DUT들을 선택하여 측정할 수 있도록 구성될 수 있다.
메인 프로세서(320)는 디지털 신호를 받아 측정하고자 하는 DUT를 선택할 수 있다. 메인 프로세서(320)는 원하는 바이어스 전압을 생성하기 위한 디지털-아날로그 변환기(322)와 DUT에서 출력되는 정보를 디지털 출력으로 변환하기 위한 아날로그-디지털 변환기(330)를 포함할 수 있다 메인 프로세서(320)는 DUT에 정확한 전압을 인가하기 위한 피드백 앰프(324), DUT로 흐르는 전류 형태의 정보를 아날로그-디지털 변환기(330)가 인식할 수 있도록 변환해주는 전류-전압 컨버터(328)를 포함할 수 있고, 측정 조건 및 환경에 따라 분석의 정확도를 최적화 하기 위한 오토 캘리브레이션 회로(326)를 더 포함할 수 있다.
도 4a 및 도 4b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 디바이스 어레이를 설명하기 위한 도면이다.
도 4a 및 도4b를 참조하면, 모니터링 회로에서 복수의 디바이스들은 디바이스 어레이 형태로 구성될 수 있다. 모니터링 회로는 한정된 면적에서 분석 가능한 디바이스의 개수를 늘리기 위해 디바이스들을 어레이 형태로 배치하고 멀티플렉서를 사용하여 선택하고 분석할 수 있다.
예를 들어, 도 4a를 참조하면 모니터링 회로는 어레이 형태로 배치된 복수의 트랜지스터들을 포함할 수 있다. 모니터링 회로는 어레이의 열을 선택하기 위한 제1 멀티플렉서(410) 및 어레이의 행을 선택하기 위한 제2 멀티플렉서(420)를 포함할 수 있다. 모니터링 회로는 제1 멀티플렉서(410)에 드레인 바이어스 전압을 입력하고, 제1 디바이스 선택 신호(DS1)를 통해 어레이의 열을 선택할 수 있다. 모니터링 회로는 제2 멀티플렉서(420)에 게이트 바이어스 전압을 입력하고, 제2 디바이스 선택 신호(DS2)를 통해 어레이의 행을 선택할 수 있다. 따라서 모니터링 회로는 선택된 트랜지스터의 드레인 단자에 드레인 바이어스 전압을 인가하고, 선택된 트렌지스터의 게이트 단자에 게이트 바이어스 전압을 인가할 수 있다.
도 4b를 참조하면, 멀티플렉서에 사용되는 스위치들의 저항 성분에 의해 전압 강하 또는 상승이 발생할 수 있다. 이로 인해 모니터링 회로에서 디바이스에 인가되는 최종 바이어스 전압이 이상적인 값과 오차를 가질 수 있고, 그 결과 분석 결과의 정확도가 저하될 수 있다. 예를 들어, 모니터링 회로에서 제1 트랜지스터(TR1)를 선택하여 모니터링 하는 경우, 제1 멀티플렉서(411)에 포함된 제1 스위치의 저항 성분(R1)에 의해 분석 오차가 발생할 수 있다. 분석 오차는 제1 스위치의 저항 성분(R1)에 제1 트랜지스터(TR1)의 드레인에 흐르는 전류(IDUT)를 곱한 값일 수 있다. 이 경우, 모니터링 회로의 분석 결과에 대한 신뢰도가 감소하며, 분석 결과의 활용 범위가 제한적이게 된다. 분석 오차를 해결하기 위한 방안은 도 5a 및 도 5b에서 설명한다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 디바이스 어레이를 설명하기 위한 도면이다.
도 5a 및 도 5b를 참조하면, 모니터링 회로는 멀티플렉서에 사용되는 스위치들의 저항 성분에 의한 전압 강하 또는 상승 오차를 해결하기 위해 피드백 증폭기(510)를 더 포함할 수 있다.
피드백 증폭기(510)는 피드백 루프에 의해 피드백 증폭기(510)의 네거티브 입력 단자와 출력 단자에 인가되는 전압을 포지티브 입력 단자에 인가되는 전압과 동일한 값으로 설정할 수 있다.
도 5b를 참조하면, 모니터링 회로에서 제1 트랜지스터(TR1)이 선택되면 피드백 루프 상에 제1 트랜지스터(TR1)가 연결된다. 모니터링 회로의 제1 트랜지스터(TR1)에서 발생하는 전류는 피드백 증폭기(510)의 출력 단자(DRS3) 방향으로 흐르게 되고, 네거티브 입력 단자(DRS2) 방향으로는 전류가 발생하지 않을 수 있다. 이때 멀티플렉서의 스위치를 피드백 루프 안에 위치시키게 되면, 네거티브 입력(DRS2) 경로에 포함된 제1 스위치(S1)의 저항과 상관없이 포지티브 입력(DRS1)에 인가된 전압과 동일한 전압 값이 제1 트랜지스터(TR1)에 인가될 수 있다. 따라서 멀티플렉서에 포함된 스위치의 저항 성분에 의한 전압 강하 또는 상승 오차를 제거할 수 있다.
피드백 증폭기(510)를 사용하더라도, 피드백 루프에서부터 모니터링 대상 디바이스까지 형성되는 라우팅 저항에 의해 전압 강하 또는 상승 오차가 발생할 수 있다. 이를 해소하기 위한 방안은 도 6a 및 도6b에서 설명한다.
도 6a 및 도 6b는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전압 오차를 보상하기 위한 회로를 설명하기 위한 도면이다.
모니터링 회로는 피드백 루프에서 모니터링 대상 디바이스까지 형성되는 라우팅 저항에 의한 전압 강하 또는 상승 오차를 제거하기 위해 전압 오차 보상 라우팅 방법을 제공할 수 있다.
예를 들어, 도 6a 및 도 6b를 참조하면, 피드백 증폭기(610) 는 제1 디바이스(DUT1), 제2 디바이스(DUT2), 제3 디바이스(DUT3) 또는 제4 디바이스(DUT4)와 연결될 수 있다. 이 경우 각 디바이스까지 형성되는 경로의 길이가 차이가 있고, 각 경로는 서로 다른 저항 성분을 포함할 수 있다. 따라서, 모니터링 회로에서 제1 디바이스(DUT1), 제2 디바이스(DUT2), 제3 디바이스(DUT3) 또는 제4 디바이스(DUT4)까지 경로에 포함된 저항 성분에 따른 전압 강하 또는 상승 오차가 발생할 수 있다. 이를 해소하기 위해, 모니터링 회로는 디바이스 어레이에 포함된 디바이스 중에서 피드백 증폭기(610)와 가장 멀리 위치한 디바이스 위치에서 피드백 루프를 형성할 수 있다.
예를 들어, 모니터링 회로는 제1 디바이스(DUT1), 제2 디바이스(DUT2), 제3 디바이스(DUT3) 및 제4 디바이스(DUT4)를 포함할 수 있고, 피드백 증폭기(610)와 가장 먼 제4 디바이스(DUT4)를 기준으로 피드백 루프를 형성할 수 있다. 도 6a를 참조하면, 모니터링 회로가 제1 디바이스(DUT1)를 선택하는 경우, 피드백 증폭기(610)의 출력 단자에서 제1 디바이스(DUT1)까지 형성된 제1 경로(RT1)로 드레인 전류가 흐를 수 있다. 피드백 증폭기(610)의 네거티브 입력 단자에서 제1 디바이스(DUT1)까지 형성된 제2 경로(RT2)에는 전류가 흐르지 않는다. 따라서, 피드백 증폭기(610)의 공급 전압(VF)은 전압 손실 없이 그대로 제1 디바이스(DUT1)에 전달될 수 있다.
도 6b를 참조하면, 모니터링 회로가 제4 디바이스(DUT4)를 선택하는 경우, 피드백 증폭기(610)의 출력 단자에서 제4 디바이스(DUT4)까지 형성된 제3 경로(RT3)로 드레인 전류가 흐를 수 있다. 피드백 증폭기(610)의 네거티브 입력 단자에서 제4 디바이스(DUT4)까지 형성된 제4 경로(RT4)에는 전류가 흐르지 않는다. 따라서, 피드백 증폭기(610)의 공급 전압(VF)은 전압 손실 없이 그대로 제4 디바이스(DUT4)에 전달될 수 있다.
도 7은 비교예에 따른 모니터링 회로를 설명하기 위한 도면이다.
도 7을 참조하면, 피드백 증폭기(710)는 제1 디바이스(DUT1), 제2 디바이스(DUT2), 제3 디바이스(DUT3) 및 제4 디바이스(DUT4)와 연결될 수 있다. 이 경우 각 디바이스까지 형성되는 경로의 길이가 차이가 있고, 각 경로는 서로 다른 저항 성분을 포함할 수 있다. 따라서, 모니터링 회로에서 제1 디바이스(DUT1), 제2 디바이스(DUT2), 제3 디바이스(DUT3) 또는 제4 디바이스(DUT4)까지 경로에 포함된 저항 성분에 따른 전압 강하 또는 상승 오차가 발생할 수 있다. 모니터링 회로가 제4 디바이스(DUT4)를 선택하는 경우, 피드백 증폭기(710)의 출력 단자에서 제4 디바이스(DUT4)까지 형성된 제5 경로(RT5)로 드레인 전류가 흐를 수 있다. 피드백 증폭기(710)의 공급 전압(VF)은 라우팅 경로에 형성된 저항과 드레인 전류에 의해 전압 손실이 발생할 수 있다.
도 8a는 비교예이고 도 8b는 본 개시의 예시적 실시예에 따른 모니터링 장치에서 누설 전류에 따른 오차를 보상하기 위한 회로를 설명하기 위한 도면이다.
모니터링 회로가 디바이스 어레이에서 모니터링 대상 디바이스를 선택하는 경우, 선택하지 않은 나머지 경로에서 누설 전류가 발생할 수 있다. 도 8a를 참조하면, 모니터링 회로에서 제1 트랜지스터(TR1)을 선택하는 경우, 제2 스위치(SW2)를 통해 선택하지 않은 제2 트랜지스터(TR2)로 연결되는 경로에서 누설전류(ILK)가 발생할 수 있다. 누설전류(ILK)는 드레인 바이어스 전압(VD1) 과 제2 트랜지스터(TR2)의 드레인 단자의 전압(VD3)의 차이에 제2 스위치(SW2)가 열린 상태의 저항성분(RS2)을 나눈 값일 수 있다. 예를 들어, 제2 스위치(SW2)는 트랜지스터일 수 잇다. 모니터링 회로는 누설전류(ILK)로 인해 실제 측정하고자 하는 제1 트랜지스터(TR1)에 흐르는 전류를 정확하게 측정하기 어려울 수 있다.
도 8b를 참조하면, 모니터링 회로는 누설 전류 방지 회로(810)를 더 포함할 수 있다. 누설 전류 방지 회로(810)는 버퍼(812)를 포함할 수 있다. 모니터링 회로는 제1 트랜지스터(TR1)을 선택하는 경우에도, 누설 전류 방지 회로(810)를 제2 스위치(SW2)를 통해 선택하지 않은 제2 트랜지스터(TR2)로 연결되는 경로에 병렬로 연결할 수 있다. 모니터링 회로는 누설 전류 방지 회로(810)를 통해 드레인 바이어스 전압(VD1)을 센싱하여 제2 트랜지스터(TR2)의 드레인 단자에 전달할 수 있다. 따라서 모니터링 회로는 드레인 바이어스 전압(VD1)과 제2 트랜지스터(TR2)의 드레인 단자의 전압(VD3)의 차이를 제거하고, 누설 전류(ILK)를 방지할 수 있다. 모니터링 회로는 누설 전류 방지 회로(810)를 통해 디바이스 어레이 구조에서 모니터링 대상 디바이스의 특성을 더 정확하게 측정할 수 있다.
도 9는 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전류 전압 컨버터를 설명하기 위한 도면이다.
도 9를 참조하면, 모니터링 회로(900)는 피드백 증폭기(910), 전류-전압 컨버터(920), 제1 오토 캘리브레이션 회로(930), 제2 오토 캘리브레이션 회로(940), 아날로그-디지털 변환기(960)를 포함할 수 있다.
예를 들어, 모니터링 회로(900)는 제1 트랜지스터(TR1)에 원하는 바이어스 전압을 인가할 수 있고, 제1 트랜지스터(TR1)의 드레인 단자에 흐르는 드레인 전류(IDUT)를 전류-전압 컨버터(920)를 통해 전압으로 변환할 수 있다. 모니터링 회로(900)는 변환된 제1 전압(ADC_IN)을 아날로그-디지털 변환기(960)를 통해 디지털 신호로 변환할 수 있다.
전류-전압 컨버터(920)는 전류 정보를 전압 정보로 변경해 주기 위해 내부 저항 어레이(Internal resistor array)를 포함할 수 있다. 제1 트랜지스터(TR1)의 드레인 단자에 흐르는 드레인 전류(IDUT)는 제1 저항(922)에 곱해져 제1 전압(ADC_IN)이 되고, 아날로그-디지털 변환기(960)에 입력될 수 있다.
이때 드레인 전류(IDUT)와 제1 저항(922)에 기초하여 생성된 제1 전압(ADC_IN)의 값이 큰 값을 가질수록 아날로그-디지털 변환기(960)에서 발생하는 오차의 영향이 감소할 수 있다. 따라서, 모니터링 회로(900)는 아날로그-디지털 변환기(960)의 오차의 영향을 최소화 하기 위해 제1 전압(ADC_IN)의 크기를 제어할 수 있다. 모니터링 회로(900)는 제1 전압(ADC_IN)의 크기를 최적화 하기 위해 제1 저항(922)으로 가변 저항(RM)을 사용할 수 있다.
추가적으로 모니터링 회로(900)는 아날로그-디지털 변환기(960)의 오차를 최소화 하기 위한 최적의 저항값을 찾기 위해 제1 오토 캘리브레이션 회로(930) 또는 제2 오토 캘리브레이션 회로(940)중 적어도 하나를 포함할 수 있다.
예를 들어, 제1 오토 캘리브레이션 회로(930)는 모니터링 대상 디바이스가 NMOS 트랜지스터인 경우 동작할 수 있다. 제1 오토 캘리브레이션 회로(930)는 제1 비교기(932)를 포함할 수 있다. 제1 오토 캘리브레이션 회로(930)는 제1 비교기(932)의 연산 결과에 따라 제1 저항(922)의 저항값을 설정하기 위한 시프트 로직(950)을 더 포함할 수 있다.
제1 오토 캘리브레이션 회로(930)는 제1 전압(ADC_IN)을 제1 비교기(932)의 제1 입력(IN)으로 수신하고, 제1 기준값(OVF)을 제1 비교기(932)의 제2 입력으로 수신할 수 있다. 제1 오토 캘리브레이션 회로(930)는 제1 전압(ADC_IN)이 제1 기준값(OVF)보다 작은 경우 시프트 로직(950)을 통해 제1 저항(922)의 저항값을 순차적으로 변경할 수 있다. 제1 오토 캘리브레이션 회로(930)는 제1 전압(ADC_IN)이 제1 기준값(OVF)보다 커지면 그 직전 값을 제1 저항(922)의 저항값으로 설정할 수 있다.
예를 들어, 제2 오토 캘리브레이션 회로(940)는 모니터링 대상 디바이스가 PMOS 트랜지스터인 경우 동작할 수 있다. 제2 오토 캘리브레이션 회로(940)는 제2 비교기(942)를 포함할 수 있다. 제2 오토 캘리브레이션 회로(940)는 제2 비교기(942)의 연산 결과에 따라 제1 저항(922)의 저항값을 설정하기 위한 시프트 로직(950)을 더 포함할 수 있다. 제1 오토 캘리브레이션 회로(930) 및 제2 오토 캘리브레이션 회로(940)는 시프트 로직(950)을 공유할 수 있다.
제2 오토 캘리브레이션 회로(940)는 제1 전압(ADC_IN)을 제2 비교기(942)의 제1 입력(IN)으로 수신하고, 제2 기준값(UDF)을 제1 비교기(932)의 제2 입력으로 수신할 수 있다. 제2 오토 캘리브레이션 회로(940)는 제1 전압(ADC_IN)이 제2 기준값(UDF)보다 작은 경우 시프트 로직(950)을 통해 제1 저항(922)의 저항값을 순차적으로 변경할 수 있다. 제2 오토 캘리브레이션 회로(940)는 제1 전압(ADC_IN)이 제2 기준값(UDF)보다 커지면 그 직전 값을 제1 저항(922)의 저항값으로 설정할 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 모니터링 회로에서 전압 증폭 회로를 설명하기 위한 도면이다.
도 11을 참조하면, 모니터링 회로(1000)는 전류-전압 컨버터(1010), 게인 증폭 회로(1020), 제3 오토 캘리브레이션 회로(1030), 아날로그 디지털 컨버터(1040)를 포함할 수 있다.
모니터링 회로(1000)는 디바이스에 흐르는 전류 정보를 전류-전압 컨버터(1010)를 통해 전압 정보로 변환한 이후, 아날로그 디지털 컨버터(1040)에서 발생 가능한 에러를 최소화 하기 위해 게인 증폭 회로(1020)를 사용할 수 있다. 게인 증폭 회로(1020)는 PGA(Programmable Gain Amplifier)일 수 있고, 전류-전압 컨버터(1010)를 통해 변환된 전압 정보를 다시 한번 증폭할 수 있다. 이때 게인 증폭 회로(1020)의 게인은 전류-전압 컨버터(1010)의 출력 전압의 크기에 따라 시스템이 동작 가능한 범위 내에서 가장 큰 전압 값으로 변환될 수 있도록 x1에서 x32까지 선택 가능할 수 있다.
게인 증폭 회로(1020)는 제1 가변 저항(RS1), 제2 가변 저항(RS2), 제3 저항(RF1), 제4 저항(RF2) 및 차동 증폭기(1022)를 포함할 수 있다. 게인 증폭 회로(1020)는 게인을 제어하기 위해 제3 오토 캘리브레이션 회로(1030)를 통해 제1 가변 저항(RS1) 또는 제2 가변 저항(RS2)의 값을 변경할 수 있다.
제3 오토 캘리브레이션 회로(1030)는 제3 비교기(1032)를 포함할 수 있다. 제3 오토 캘리브레이션 회로(1030)는 제3 비교기(1032)의 연산 결과에 따라 제1 가변 저항(RS1) 또는 제2 가변 저항(RS2)의 저항값을 설정하기 위한 시프트 로직(1034)을 더 포함할 수 있다.
제3 오토 캘리브레이션 회로(1030)는 게인 증폭 회로(1020)의 출력 전압(VO)을 제3 비교기(1032)의 제1 입력(IN)으로 수신하고, 제3 기준값(OVF)을 제3 비교기(1032)의 제2 입력으로 수신할 수 있다. 제3 오토 캘리브레이션 회로(1030)는 게인 증폭 회로(1020)의 출력 전압(VO)이 제3 기준값(OVF)보다 작은 경우 시프트 로직(1034)을 통해 제1 가변 저항(RS1) 또는 제2 가변 저항(RS2)의 저항값을 순차적으로 변경할 수 있다. 제3 오토 캘리브레이션 회로(1030)는 게인 증폭 회로(1020)의 출력 전압(VO)이 제3 기준값(OVF)보다 커지면 그 직전 값을 제1 가변 저항(RS1) 또는 제2 가변 저항(RS2)의 저항값으로 설정할 수 있다.
도 11은 본 개시의 예시적 실시예에 따른 링 오실레이터 기반 디지털 방식 모니터링 회로를 설명하기 위한 도면이다.
디지털 방식 모니터링 회로(1100)는 디코더(1110), 링 오실레이터(1120), 멀티플렉서(1130), 주파수 분주기(1440)을 포함할 수 있다.
디지털 방식 모니터링 회로(1100)는 기본 동작 원리를 포함하는 로직들로 구성되어있는 링 오실레이터를 동작 시켜, 발생하는 출력의 셋업 타임 또는 홀드 타임을 확인하여 로직이 느리게 타게팅 되었는지, 빠르게 타게팅 되었는지 분석하고, 공정의 타게팅을 예측할 수 있다. 디지털 방식 모니터링 회로(1100)는, 로직의 AC 특성 기반의 분석 방법을 사용하며, AC 특성의 경우 디바이스들의 파라미터 특성들이 복합적으로 합쳐진 결과일 수 있다. 또한 디지털 방식 모니터링 회로(1100)는 링 오실레이터를 구성하는 과정에서 로직들의 배치와 연결에서 발생하는 요인들로 인해 모니터링 결과에 영향을 받을 수 있다.
본 발명에서 설명하는 모니터링 회로와, 디지털 방식 모니터링 회로(1100)를 병행해서 사용하는 경우 집적 회로에 포함된 디바이스들의 파라미터들을 더 정확하게 모니터링하고 분석할 수 있다.
도 12는 본 개시의 예시적 실시예에 따른 모니터링 방법을 설명하기 위한 순서도이다.
모니터링 회로는 복수의 디바이스들 중에서 모니터링 대상 디바이스를 선택할 수 있다(S110). 모니터링 회로에서 복수의 디바이스들은 디바이스 어레이 형태로 구성될 수 있다. 모니터링 회로는 한정된 면적에서 분석 가능한 디바이스의 개수를 늘리기 위해 디바이스들을 어레이 형태로 배치하고 멀티플렉서를 사용하여 선택하고 분석할 수 있다. 상기 복수의 디바이스들은 어레이 형태로 배치되고, 상기 선택 회로는 상기 어레이의 행을 선택하는 제1 멀티플렉서 및 상기 어레이의 열을 선택하는 제2 멀티플렉서를 포함할 수 있다.
복수의 디바이스들은 NMOS 트랜지스터, PMOS 트랜지스터, 저항 또는 그외 다양한 디바이스 중 하나일 수 있다.
모니터링 회로는 입력 디지털 데이터에 기초하여 모니터링 대상 디바이스에 제1 신호를 인가할 수 있다(S120). 모니터링 회로는 디지털-아날로그 변환기를 통해 모니터링 대상 디바이스인 트랜지스터의 게이트 단자에 입력하기 위한 신호를 생성할 수 있다.
모니터링 회로는 멀티플렉서에 사용되는 스위치들의 저항 성분에 의한 전압 강하 또는 상승 오차를 해결하기 위해 피드백 증폭기를 더 포함할 수 있다. 피드백 증폭기는 피드백 루프에 의해 피드백 증폭기의 네거티브 입력 단자와 출력 단자에 인가되는 전압을 포지티브 입력에 인가되는 전압과 동일한 값으로 설정할 수 있다. 예를 들어, 모니터링 회로에서 제1 트랜지스터가 선택되면 피드백 루프 상에 제1 트랜지스터가 연결된다. 모니터링 회로의 제1 트랜지스터에서 발생하는 전류는 피드백 증폭기의 출력 단자 방향으로 흐르게 되고, 네거티브 입력 단자 방향으로는 전류가 발생하지 않을 수 있다. 이때 멀티플렉서의 스위치를 피드백 루프 안에 위치시키게 되면, 네거티브 입력 경로에 포함된 제1 스위치의 저항과 상관없이 포지티브 입력에 인가된 전압과 동일한 전압 값이 제1 트랜지스터에 인가될 수 있다. 따라서 멀티플렉서에 포함된 스위치의 저항 성분에 의한 전압 강하 또는 상승 오차를 제거할 수 있다.
모니터링 회로는 피드백 루프에서 모니터링 대상 디바이스까지 형성되는 라우팅 저항에 의한 전압 강하 또는 상승 오차를 제거하기 위해 전압 오차 보상 라우팅 방법을 제공할 수 있다.
모니터링 회로는 누설 전류 방지 회로를 더 포함할 수 있다. 누설 전류 방지 회로는 버퍼를 포함할 수 있다. 모니터링 회로는 제1 트랜지스터를 선택하는 경우에도, 누설 전류 방지 회로를 제2 스위치를 통해 선택하지 않은 제2 트랜지스터로 연결되는 경로에 병렬로 연결할 수 있다. 모니터링 회로는 누설 전류 방지 회로를 통해 드레인 바이어스 전압을 센싱하여 제2 트랜지스터의 드레인 단자에 전달할 수 있다. 따라서 모니터링 회로는 드레인 바이어스 전압과 제2 트랜지스터의 드레인 단자의 전압의 차이를 제거하고, 누설 전류를 방지할 수 있다. 모니터링 회로는 누설 전류 방지 회로를 통해 디바이스 어레이 구조에서 모니터링 대상 디바이스의 특성을 더 정확하게 측정할 수 있다.
모니터링 회로는 센서 회로에서 생성된 제2 신호를 기초로 출력 디지털 데이터를 생성할 수 있다(S130).
예를 들어, 모니터링 회로는 제1 트랜지스터에 원하는 바이어스 전압을 인가할 수 있고, 제1 트랜지스터의 드레인 단자에 흐르는 드레인 전류를 전류-전압 컨버터를 통해 전압으로 변환할 수 있다. 모니터링 회로는 변환된 제1 전압을 아날로그-디지털 변환기를 통해 디지털 신호로 변환할 수 있다. 추가적으로 모니터링 회로는 아날로그-디지털 변환기의 오차를 최소화 하기 위한 최적의 저항값을 찾기 위해 오토 캘리브레이션 회로를 포함할 수 있다.
오토 캘리브레이션 회로는 비교기를 포함할 수 있다. 오토 캘리브레이션 회로는 비교기의 연산 결과에 따라 전류 전압 컨버터에 포함된 가변 저항의 저항값을 설정하기 위한 시프트 로직을 더 포함할 수 있다.
모니터링 회로는 디바이스에 흐르는 전류 정보를 전류-전압 컨버터를 통해 전압 정보로 변환한 이후, 아날로그 디지털 컨버터에서 발생 가능한 에러를 최소화 하기 위해 추가적으로 전압을 증폭하기 위한 게인 증폭 회로를 사용할 수 있다.
도 13은 본 개시의 예시적 실시예에 따른 집적 회로 및 이를 포함하는 장치를 나타내는 블록도이다.
장치(2000)는 집적 회로(1000) 및, 집적 회로(1000)에 연결되는 구성들, 예컨대 센서(1510), 디스플레이 장치(1610), 메모리(1710)를 포함할 수 있다. 장치(2000)는 모니터링 회로를 포함하는 장치일 수 있다. 예를 들어, 장치(2000)는 스마트 폰, 게임 장치, 웨어러블 장치 등과 같은 모바일 장치일 수 있다.
본 개시의 예시적 실시예에 따른 집적 회로(1000)는 CPU(1100), RAM(1200), GPU(1300), 뉴럴 프로세싱 유닛(1400), 센서 인터페이스(1500), 디스플레이 인터페이스(1600) 및 메모리 인터페이스(1700)를 포함할 수 있다. 이 외에도 집적 회로(1000)는 통신 모듈, DSP, 비디오 모듈 등 다른 범용적인 구성요소들을 더 포함할 수 있으며, 집적 회로(1000)의 각 구성(CPU(1100), RAM(1200), GPU(1300), 뉴럴 프로세싱 유닛(1400), 센서 인터페이스(1500), 디스플레이 인터페이스(1600) 및 메모리 인터페이스(1700))은 버스(1800)를 통해 서로 데이터를 송수신할 수 있다. 실시예에 있어서, 집적 회로(1000)는 애플리케이션 프로세서일 수 있다. 실시예에 있어서, 집적 회로(1000)는 시스템 온 칩(SoC)로서 구현될 수 있다.
CPU(1100)는 집적 회로(1000)의 전반적인 동작을 제어할 수 있다. CPU(1100)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. CPU(1100)는 메모리(1710)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 실시예에 있어서, CPU(1100)는 메모리(1710)에 저장된 프로그램들을 실행함으로써, 모니터링 유닛(1400)의 기능을 제어할 수 있다.
RAM(1200)은 프로그램들, 데이터, 및/또는 명령들(instructions)을 일시적으로 저장할 수 있다. 실시 예에 따라, RAM(1200)은 DRAM 또는 SRAM으로 구현될 수 있다. RAM(1200)은 인터페이스들(1500, 1600)을 통해 입출력되거나, GPU(1300) 또는 CPU(1100)에서 생성되는 데이터, 예컨대 이미지 데이터를 일시적으로 저장할 수 있다.
실시예에 있어서, 집적 회로(1000)는 ROM(Read Only Memory)을 더 구비할 수 있다. ROM은 지속적으로 사용되는 프로그램들 및/또는 데이터를 저장할 수 있다. ROM은 EPROM(erasable programmable ROM) 또는 EEPROM(electrically erasable programmable ROM) 등으로 구현될 수 있다.
GPU(1300)는 영상 데이터에 대한 이미지 처리를 수행할 수 있다. 예컨대 GPU(1300)는 센서 인터페이스(1500)를 통해 수신되는 영상 데이터에 대한 이미지 처리를 수행할 수 있다. GPU(1300)에서 처리된 영상 데이터는 메모리(1710)에 저장되거나 또는 디스플레이 인터페이스(1600)를 통해 디스플레이 장치(1610)로 제공될 수 있다. 메모리(1710)에 저장된 영상 데이터는 뉴럴 프로세싱 유닛(1400)에 제공될 수 있다.
센서 인터페이스(1500)는 집적 회로(1000)에 연결되는 센서(1510)로부터 입력되는 데이터(예컨대, 영상 데이터, 음성 데이터 등)를 인터페이싱할 수 있다.
디스플레이 인터페이스(1600)는 디스플레이 장치(1610)로 출력되는 데이터(예컨대, 이미지)를 인터페이싱할 수 있다. 디스플레이 장치(1610)는 이미지 또는 영상에 대한 데이터를 LCD(Liquid-crystal display), AMOLED(active matrix organic light emitting diodes) 등의 디스플레이를 통해 출력할 수 있다.
메모리 인터페이스(1700)는 집적 회로(1000)의 외부에 있는 메모리(1710)로부터 입력되는 데이터 또는 메모리(1710)로 출력되는 데이터를 인터페이싱할 수 있다. 실시예에 따라, 메모리(1710)는 DRAM이나 SRAM 등의 휘발성 메모리 또는 ReRAM, PRAM 또는 NAND flash 등의 비휘발성 메모리로 구현될 수 있다. 메모리(1710)는 메모리 카드(MMC, eMMC, SD, micro SD) 등으로 구현될 수도 있다.
도 1에서 설명한 모니터링 회로(100)가 모니터링 유닛(1400)으로서 적용될 수 있다. 모니터링 유닛(1400)은 DAC, ADC, I-V 컨버터, DUT를 포함하고, 집적 회로의 다양한 특성을 모니터링 할 수 있다. 이에 따라, 장치(2000) 또는 장치(2000)에 포함된 집적 회로(1000)의 모니터링 데이터 처리 편의성 및 정확도가 증가될 수 있다.
상기 본 실시예들에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.
본 실시 예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 실시 예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 실시 예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시 예들이 개시되었다. 본 개시에서 사용된 모든 예들 또는 예시적인 용어(예들 들어, 등등)는 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다.
Claims (20)
- 복수의 디바이스들 및 상기 복수의 디바이스들 중에서 모니터링 대상 디바이스를 선택하는 선택 회로를 포함하는 센서 회로;
입력 디지털 데이터에 기초하여 상기 모니터링 대상 디바이스에 제1 신호를 인가하는 입력 회로; 및
상기 센서 회로에서 생성된 제2 신호를 기초로 출력 디지털 데이터를 생성하는 출력 회로;를 포함하고,
상기 입력 회로는 상기 입력 디지털 데이터를 상기 제1 신호로 변환하는 디지털-아날로그 변환기를 포함하고, 상기 출력 회로는 아날로그-디지털 변환기를 포함하는 것을 특징으로 하는 모니터링 회로. - 제1 항에 있어서,
상기 복수의 디바이스들은 NMOS 트랜지스터, PMOS 트랜지스터 또는 저항 중 적어도 하나를 포함하는 것을 특징으로 하는 모니터링 회로. - 제1 항에 있어서,
상기 복수의 디바이스들은 어레이 형태로 배치되고,
상기 선택 회로는 상기 어레이의 행을 선택하는 제1 멀티플렉서 및 상기 어레이의 열을 선택하는 제2 멀티플렉서를 포함하는 것을 특징으로 하는 모니터링 회로. - 제3 항에 있어서,
상기 선택 회로는 전압 신호의 노이즈를 보상하기 위한 피드백 증폭기를 더 포함하고,
상기 피드백 증폭기의 제1 입력단은 상기 복수의 디바이스들 중 어느 하나를 선택하기 위한 선택 신호를 수신하고,
상기 피드백 증폭기의 제2 입력단 및 출력단은 상기 복수의 디바이스들 각각에 병렬로 연결되는 것을 특징으로 하는 모니터링 회로. - 제4 항에 있어서,
상기 복수의 디바이스들은 트랜지스터를 포함하고,
상기 피드백 증폭기의 제2 입력단 및 출력단은 상기 트랜지스터의 드레인 단자에 병렬로 연결되는 것을 특징으로 하는 모니터링 회로. - 제4 항에 있어서,
상기 복수의 디바이스들 중 상기 피드백 증폭기와 가장 먼 디바이스와 상기 출력단이 연결되어 피드백 루프를 형성하는 것을 특징으로 하는 모니터링 회로. - 제1 항에 있어서,
상기 제2 신호는 전류 신호이고,
상기 출력 회로는 상기 제2 신호를 전압 신호로 변환하는 전류-전압 컨버터를 더 포함하는 것을 특징으로 하는 모니터링 회로. - 제7 항에 있어서,
상기 전류-전압 컨버터는 상기 전압 신호의 크기를 증폭하기 위한 제1 가변 저항을 더 포함하는 것을 특징으로 하는 모니터링 회로. - 제8 항에 있어서,
상기 전류-전압 컨버터는 상기 전압 신호를 제1 기준 전압으로 설정하기 위해 상기 전압 신호 및 상기 제1 기준 전압을 입력으로 가변 저항 설정 신호를 출력하는 제1 비교기를 더 포함하는 것을 특징으로 하는 모니터링 회로. - 제7 항에 있어서,
상기 전압 신호를 증폭하기 위한 게인 증폭 회로를 더 포함하고,
상기 게인 증폭 회로는 상기 전압 신호를 제2 기준 전압으로 설정하기 위한 제2 비교기, 제2 가변 저항을 더 포함하는 것을 특징으로 하는 모니터링 회로. - 제1 항에 있어서,
상기 선택 회로는 선택되지 않은 디바이스 경로에 누설 전류 방지 회로를 더 포함하고,
상기 누설 전류 방지 회로는 상기 선택 회로와 연결된 선택된 디바이스 일단의 전압 레벨을, 상기 선택 회로와 연결된 선택되지 않은 디바이스 일단에 전달하는 것을 특징으로 하는 모니터링 회로. - 제1 항에 있어서,
상기 출력 디지털 데이터에 기초하여, 상기 복수의 디바이스들에 대한 모니터링 결과 데이터를 저장하는 제어 회로를 더 포함하는 것을 특징으로 하는 모니터링 회로. - 제12 항에 있어서,
상기 제어 회로는 상기 모니터링 결과 데이터에 기초하여 공급 전압 또는 공급 주파수를 보상하는 것을 특징으로 하는 모니터링 회로. - 제1 항에 있어서,
상기 복수의 디바이스들에 대한 주파수 성능을 모니터링하기 위해 링 오실레이터를 포함하는 서브 모니터링 회로를 더 포함하는 것을 특징으로 하는 모니터링 회로. - 집적 회로에 있어서,
상기 집적 회로에 포함된 디바이스의 공정 특성을 모니터링하기 위한 모니터링 회로; 및
제어 회로;를 포함하고,
상기 모니터링 회로는,
복수의 디바이스들 및 상기 복수의 디바이스들 중에서 모니터링 대상 디바이스를 선택하는 선택 회로를 포함하는 센서 회로;
입력 디지털 데이터에 기초하여 상기 모니터링 대상 디바이스에 제1 신호를 인가하는 입력 회로; 및
상기 센서 회로에서 생성된 제2 신호를 기초로 출력 디지털 데이터를 생성하는 출력 회로;를 포함하고,
상기 입력 회로는 디지털-아날로그 변환기를 포함하고, 상기 출력 회로는 아날로그-디지털 변환기를 포함하는 것을 특징으로 하는 집적 회로. - 제15 항에 있어서,
상기 제어 회로는 상기 출력 디지털 데이터에 기초하여, 상기 복수의 디바이스들에 대한 모니터링 결과 데이터를 저장하는 것을 특징으로 하는 집적 회로. - 모니터링 회로에 의해 수행되는 공정 특성 모니터링 방법에 있어서,
복수의 디바이스들 및 상기 복수의 디바이스들 중에서 모니터링 대상 디바이스를 선택하는 단계;
입력 디지털 데이터에 기초하여 아날로그 신호인 제1 신호를 생성하고, 상기 모니터링 대상 디바이스에 상기 제1 신호를 인가하는 단계; 및
상기 모니터링 대상 디바이스에서 생성된 제2 신호를 기초로 출력 디지털 데이터를 생성하는 단계;를 포함하는 모니터링 방법. - 제17 항에 있어서,
상기 출력 디지털 데이터를 생성하는 단계는 전압 신호의 노이즈를 보상하기 위해 피드백 증폭기를 통해 상기 제2 신호를 증폭하는 단계를 더 포함하고,
상기 피드백 증폭기의 제1 입력단은 상기 복수의 디바이스들 중 어느 하나를 선택하기 위한 선택 신호를 수신하고,
상기 피드백 증폭기의 제2 입력단 및 출력단은 상기 복수의 디바이스들 각각에 병렬로 연결되는 것을 특징으로 하는 모니터링 방법. - 제17 항에 있어서,
상기 제2 신호는 전류 신호이고,
상기 출력 디지털 데이터를 생성하는 단계는 상기 제2 신호를 전압 신호로 변환하는 단계를 더 포함하는 것을 특징으로 하는 모니터링 방법. - 제19 항에 있어서,
상기 출력 디지털 데이터를 생성하는 단계는 상기 전압 신호를 제1 기준 전압으로 설정하는 단계를 더 포함하고,
상기 제1 기준 전압은 상기 모니터링 대상 디바이스의 특성에 기초한 최대 전압 레벨인 것을 특징으로 하는 모니터링 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210112655A KR20230030436A (ko) | 2021-08-25 | 2021-08-25 | 모니터링 회로, 모니터링 회로를 포함하는 집적 회로 및 모니터링 회로의 동작 방법 |
| DE102022121119.3A DE102022121119A1 (de) | 2021-08-25 | 2022-08-22 | Überwachungsschaltung, dieselbe enthaltende integrierte Schaltung und Betriebsverfahren der Überwachungsschaltung |
| TW111131937A TW202324555A (zh) | 2021-08-25 | 2022-08-24 | 監控電路及積體電路 |
| CN202211028406.1A CN116009431A (zh) | 2021-08-25 | 2022-08-25 | 监视电路、包括其的集成电路和监视电路的操作方法 |
| US17/895,252 US20230068821A1 (en) | 2021-08-25 | 2022-08-25 | Monitoring circuit, integrated circuit including the same, and operating method of monitoring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210112655A KR20230030436A (ko) | 2021-08-25 | 2021-08-25 | 모니터링 회로, 모니터링 회로를 포함하는 집적 회로 및 모니터링 회로의 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230030436A true KR20230030436A (ko) | 2023-03-06 |
Family
ID=85175104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210112655A KR20230030436A (ko) | 2021-08-25 | 2021-08-25 | 모니터링 회로, 모니터링 회로를 포함하는 집적 회로 및 모니터링 회로의 동작 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230068821A1 (ko) |
| KR (1) | KR20230030436A (ko) |
| CN (1) | CN116009431A (ko) |
| DE (1) | DE102022121119A1 (ko) |
| TW (1) | TW202324555A (ko) |
-
2021
- 2021-08-25 KR KR1020210112655A patent/KR20230030436A/ko unknown
-
2022
- 2022-08-22 DE DE102022121119.3A patent/DE102022121119A1/de active Pending
- 2022-08-24 TW TW111131937A patent/TW202324555A/zh unknown
- 2022-08-25 US US17/895,252 patent/US20230068821A1/en active Pending
- 2022-08-25 CN CN202211028406.1A patent/CN116009431A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE102022121119A1 (de) | 2023-03-02 |
| US20230068821A1 (en) | 2023-03-02 |
| TW202324555A (zh) | 2023-06-16 |
| CN116009431A (zh) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11274971B2 (en) | Temperature sensor | |
| JP2019502935A (ja) | 計測システムのための基準回路 | |
| TWI285358B (en) | TFT LCD source driver with built in test circuit and method for testing the same | |
| KR20190103921A (ko) | 샘플링 회로 및 수신 전압 추정 방법 | |
| TW201531030A (zh) | 用於使用積體電路接腳作為限流輸入及汲極開路輸出之系統及方法 | |
| CN114333971A (zh) | 功耗测量组件及方法、芯片功耗测量装置 | |
| KR101127658B1 (ko) | 집적 회로 패키지의 저항 측정 | |
| US20150058653A1 (en) | Integrated Circuit Power Measurement and Adaptation | |
| US11929131B2 (en) | Memory device degradation monitoring | |
| US11422201B1 (en) | Devices and methods for voltage supply monitoring | |
| KR20230030436A (ko) | 모니터링 회로, 모니터링 회로를 포함하는 집적 회로 및 모니터링 회로의 동작 방법 | |
| US8008927B1 (en) | Method and apparatus for ground bounce and power supply bounce detection | |
| TWI408375B (zh) | 電流測量裝置以及電腦系統 | |
| US7221170B2 (en) | Semiconductor test circuit | |
| US20140077814A1 (en) | Method and system for testing matrices and method for controlling voltage clocks | |
| WO2022057301A1 (zh) | 电流测试电路、装置、方法及存储介质 | |
| US20100321050A1 (en) | On-chip measurement of signals | |
| US10901935B2 (en) | IC, bus system and control method thereof | |
| JP2008102060A (ja) | 半導体試験装置のタイミング校正回路及びタイミング校正方法 | |
| TWI437454B (zh) | 用於估計半導體元件的雜訊變動之方法及估計裝置 | |
| CN116466122B (zh) | 电流检测电路、方法、芯片、电子部件及电子设备 | |
| JP2005201721A (ja) | Ｉｃ試験装置及びｉｃ試験方法、半導体装置の製造方法 | |
| US20240053391A1 (en) | Apparatus for testing image sensor and operating method thereof | |
| CN112131066B (zh) | 用于测试otp型soc的系统和方法 | |
| JP2011222547A (ja) | テストエレメントグループおよび半導体装置 |