KR20230028681A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230028681A
KR20230028681A KR1020210110506A KR20210110506A KR20230028681A KR 20230028681 A KR20230028681 A KR 20230028681A KR 1020210110506 A KR1020210110506 A KR 1020210110506A KR 20210110506 A KR20210110506 A KR 20210110506A KR 20230028681 A KR20230028681 A KR 20230028681A
Authority
KR
South Korea
Prior art keywords
masking
transistor
signal
scan
light
Prior art date
Application number
KR1020210110506A
Other languages
English (en)
Inventor
홍석하
고준철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210110506A priority Critical patent/KR20230028681A/ko
Priority to US17/719,556 priority patent/US20230059858A1/en
Priority to CN202210935205.3A priority patent/CN115909975A/zh
Publication of KR20230028681A publication Critical patent/KR20230028681A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/048—Preventing or counteracting the effects of ageing using evaluation of the usage time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G09G2360/148—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel the light being detected by light detection means within each pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 복수 개의 화소들을 포함하는 표시 패널을 포함하고, 화소들 중 하나는 기준 노드에 연결되고, 광을 발생하는 발광 소자, 전원 전압을 수신하는 전원 라인과 기준 노드 사이에 접속된 구동 트랜지스터, 데이터 라인과 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 스캔 트랜지스터, 바이어스 전압을 수신하는 바이어스 라인과 기준 노드 사이에 접속되고, 광을 수신하는 수광 소자 및 기준 노드와 수광 소자 사이에 접속되고, 마스킹 신호를 수신하는 마스킹 트랜지스터를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 표시 패널에 표시되는 영상을 보정하기 위한 표시 장치에 관한 것이다.
영상 정보를 제공하기 위하여 다양한 형태의 표시 장치가 사용되고 있다. 특히, 표시 장치에는 유기 발광 표시(Organic Light Emitting Display, OLED) 장치, 무기 발광 표시(Inorganic Light Emitting Display), 퀀텀닷 표시(Quantum Dot Display) 장치 및 액정 표시(Liquid Crystal Display, LCD) 장치 등이 사용되고 있다.
표시 장치는 영상을 표시하는 표시 패널을 포함한다. 표시 패널은 광을 발생하는 화소들을 포함한다. 유기발광 표시장치의 경우 화소들은 각각 광을 발생하는 유기발광 다이오드를 포함한다.
본 발명의 목적은 광을 수신하는 수광 소자를 통하여 발광 소자가 생성하는 광의 양을 보정하여 사용자에게 표시 품질이 우수한 영상을 제공하는 표시 장치를 제공하는 데 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수 개의 화소들을 포함하는 표시 패널을 포함한다. 상기 화소들 중 하나는 기준 노드에 연결되고, 광을 발생하는 발광 소자 및 전원 전압을 수신하는 전원 라인과 상기 기준 노드 사이에 접속된 구동 트랜지스터를 포함한다. 상기 화소들 중 하나는 데이터 신호를 수신하는 데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 스캔 트랜지스터, 바이어스 전압을 수신하는 바이어스 라인과 상기 기준 노드 사이에 접속되고, 상기 광을 수신하는 수광 소자 및 상기 기준 노드와 상기 수광 소자 사이에 접속되고, 마스킹 신호를 수신하는 마스킹 트랜지스터를 포함한다.
본 발명의 일 실시예로 상기 수광 소자는 상기 바이어스 라인에 연결된 제1 전극, 상기 마스킹 트랜지스터에 연결된 제2 전극 및 상기 바이어스 라인에 연결된 제어 전극을 포함하는 보정 트랜지스터를 포함한다.
본 발명의 일 실시예로 상기 마스킹 트랜지스터는 상기 보정 트랜지스터의 상기 제2 전극에 연결된 제1 전극, 상기 기준 노드에 연결된 제2 전극 및 상기 마스킹 신호를 수신하는 제어 전극을 포함한다.
본 발명의 일 실시예로 상기 발광 소자는 공통 전압을 수신하는 공통 전극과 상기 기준 노드 사이에 접속된다. 상기 공통 전압이 상기 바이어스 전압으로써 상기 보정 트랜지스터에 공급될 수 있다.
본 발명의 일 실시예로 상기 구동 트랜지스터는 상기 기준 노드에 연결된 제1 전극, 상기 전원 라인에 연결된 제2 전극 및 상기 스캔 트랜지스터에 연결된 제어 전극을 포함한다. 상기 스캔 트랜지스터는 상기 구동 트랜지스터의 상기 제어 전극에 연결된 제1 전극, 상기 데이터 라인에 연결된 제2 전극 및 상기 스캔 신호를 수신하는 제어 전극을 포함한다.
본 발명의 일 실시예로 상기 스캔 신호는 상기 스캔 트랜지스터를 턴-온시키는 스캔 구간을 포함한다. 상기 마스킹 신호는 상기 마스킹 트랜지스터를 턴-온시키는 마스킹 구간을 포함한다. 한 프레임 내에서 상기 스캔 구간은 상기 마스킹 구간보다 앞설 수 있다.
본 발명의 일 실시예로 상기 한 프레임 내에서 상기 스캔 구간과 상기 마스킹 구간은 비중첩할 수 있다.
본 발명의 일 실시예로 상기 표시 장치는 상기 구동 트랜지스터의 제어 전극과 상기 기준 노드 사이에 접속된 커패시터 및 상기 기준 노드와 초기화 전압을 수신하는 초기화 라인 사이에 접속된 초기화 트랜지스터를 더 포함한다. 상기 초기화 트랜지스터는 상기 기준 노드에 연결된 제1 전극, 상기 초기화 라인에 연결된 제2 전극 및 초기화 신호를 수신하는 제어 전극을 포함한다.
본 발명의 일 실시예로 상기 스캔 신호는 상기 스캔 트랜지스터를 턴-온시키는 스캔 구간을 포함한다. 상기 마스킹 신호는 상기 마스킹 트랜지스터를 턴-온시키는 마스킹 구간을 포함한다. 상기 초기화 신호는 상기 초기화 트랜지스터를 턴-온시키는 초기화 구간을 포함한다. 한 프레임 내에서 상기 초기화 구간은 상기 스캔 구간보다 앞서고, 상기 스캔 구간은 상기 마스킹 구간보다 앞설 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수 개의 화소들을 포함하는 표시 패널 및 스캔 제어 신호 및 마스킹 제어 신호를 생성하는 컨트롤러를 포함할 수 있다. 상기 표시 장치는 상기 스캔 제어 신호 및 상기 마스킹 제어 신호를 수신하여 스캔 신호 및 마스킹 신호를 출력하는 게이트 드라이버를 포함한다. 상기 화소들 각각은 상기 스캔 신호를 수신하고, 광을 생성하는 발광부 및 상기 발광부와 전기적으로 연결되고, 상기 마스킹 신호 및 상기 광을 수신하여, 상기 발광부가 생성하는 상기 광의 광량을 보정하는 보정부를 포함할 수 있다.
본 발명의 일 실시예로 상기 마스킹 신호는 마스킹 구간을 포함하고, 상기 보정부는 상기 마스킹 구간의 폭에 따라 보정하는 상기 광량을 다르게 할 수 있다.
본 발명의 일 실시예로 상기 컨트롤러는 매 프레임마다 영상 데이터를 누적하고, 기 누적된 이전 영상 데이터들을 토대로 열화 데이터를 생성하는 열화 계산부 및 상기 열화 데이터를 토대로 상기 마스킹 제어 신호를 생성하는 생성부를 포함할 수 있다.
본 발명의 일 실시예로 상기 열화 데이터에 포함된 열화값이 커질수록, 상기 마스킹 구간의 폭은 커질 수 있다.
본 발명의 일 실시예로 상기 보정부는 상기 발광부가 생성하는 상기 광의 상기 광량이 적어지도록 보정할 수 있다. 상기 마스킹 구간의 폭이 커질수록, 상기 보정부가 보정하는 상기 광량은 커질 수 있다.
본 발명의 일 실시예로 상기 표시 패널은 제1 표시 영역 및 제2 표시 영역을 포함한다. 상기 열화 데이터는 상기 제1 표시 영역에 대한 제1 열화 데이터 및 상기 제2 표시 영역에 대한 제2 열화 데이터를 포함한다.
본 발명의 일 실시예로 상기 마스킹 제어 신호는 상기 제1 열화 데이터 및 상기 제2 열화 데이터를 토대로 생성된다. 상기 마스킹 신호는 상기 복수 개의 화소들 중 상기 제1 표시 영역에 배치된 제1 화소들에 인가되는 제1 마스킹 신호 및 상기 복수 개의 화소들 중 상기 제2 표시 영역에 배치된 제2 화소들에 인가되는 제2 마스킹 신호를 포함한다.
본 발명의 일 실시예로 상기 제1 열화 데이터에 포함된 제1 열화값 및 상기 제2 열화 데이터에 포함된 제2 열화값은 서로 다르다. 상기 제1 마스킹 신호에 포함된 제1 마스킹 구간의 폭과 상기 제2 마스킹 신호에 포함된 제2 마스킹 구간의 폭은 서로 다를 수 있다.
본 발명의 일 실시예로 상기 제2 열화값은 상기 제1 열화값보다 크고, 상기 제2 마스킹 구간의 폭은 상기 제1 마스킹 구간의 폭보다 클 수 있다.
본 발명의 일 실시예로 상기 게이트 드라이버는 상기 스캔 제어 신호를 토대로 상기 스캔 신호를 생성하는 스캔 구동 블럭 및 상기 마스킹 제어 신호를 토대로 상기 마스킹 신호를 생성하는 마스킹 구동 블럭을 포함할 수 있다.
본 발명의 일 실시예로 상기 발광부는 발광 소자, 상기 발광 소자와 전원 전압을 수신하는 전원 라인 사이에 접속된 구동 트랜지스터 및 데이터 라인과 상기 구동 트랜지스터 사이에 전기적으로 연결되고, 상기 스캔 신호를 수신하는 스캔 트랜지스터를 포함한다. 상기 보정부는 상기 발광 소자와 바이어스 전압을 수신하는 바이어스 라인 사이에 접속된 보정 소자 및 상기 발광 소자와 상기 보정 소자 사이에 접속되고, 상기 마스킹 신호를 수신하는 마스킹 트랜지스터를 포함한다.
본 발명에 따르면, 화소는 발광 소자 및 발광 소자에서 방출된 광을 수신하여, 광의 양에 따라 흐르는 전류가 변하는 수광 소자를 포함할 수 있다. 수광 소자에 의해 발광 소자가 생성하는 광의 양이 보정될 수 있다. 따라서, 공정 편차 또는 열화 산포로 인해 화소 별로 발광 소자의 광의 세기가 상이해지더라도, 화소에 포함된 수광 소자에 의해 발광 소자의 광의 세기가 보상될 수 있다. 그 결과, 표시 장치는 사용자에게 표시 품질이 우수한 영상을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 일부 영역에서의 단면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 화소의 회로도들이다.
도 6은 도 5a에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.
도 7은 본 발명의 일 실시예에 따른 컨트롤러의 동작을 설명하기 위한 블럭도이다.
도 8은 본 발명의 일 실시예에 따른 열화 계산부의 동작을 설명하기 위한 개념도이다.
도 9는 본 발명의 일 실시예에 따른 게이트 드라이버의 동작을 설명하기 위한 블럭도이다.
도 9는 본 발명의 일 실시예에 따른 마스킹 구동 블럭의 동작을 설명하기 위한 개념도이다.
도 10a는 본 발명의 일 실시예에 따른 제1 표시 영역에서의 마스킹 신호 및 보정부와 생성부에 흐르는 전류들을 설명하기 위한 파형도이다.
도 10b는 본 발명의 일 실시예에 따른 제2 표시 영역에서의 마스킹 신호 및 보정부와 생성부에 흐르는 전류들을 설명하기 위한 파형도이다.
도 11a는 본 발명의 일 실시예에 따른 제1 표시 영역에서의 마스킹 신호 및 보정부와 생성부에 흐르는 전류들을 설명하기 위한 파형도이다.
도 11b는 본 발명의 일 실시예에 따른 제2 표시 영역에서의 마스킹 신호 및 보정부와 생성부에 흐르는 전류들을 설명하기 위한 파형도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이고, 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 본 발명에 따른 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 표시 장치를 비롯하여, 휴대 전화, 태블릿, 노트북, 자동차 내비게이션, 게임기 등과 같은 중소형 표시 장치일 수 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 형태의 표시 장치를 포함할 수 있음은 물론이다. 표시 장치(DD)는 제1 방향(DR1)으로 장변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변을 갖는 직사각형 형상을 갖는다. 그러나, 표시 장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상의 표시 장치(DD)가 제공될 수 있다. 표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시 장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 외부에서 인가되는 사용자의 외부 입력을 감지할 수 있다. 사용자의 외부 입력은 사용자 신체의 일부, 광, 열, 시선, 또는 압력 등 다양한 형태의 외부 입력들 중 어느 하나 또는 그들의 조합일 수 있다. 또한, 표시 장치(DD)는 표시 장치(DD)의 구조에 따라 표시 장치(DD)의 측면이나 배면에 인가되는 사용자의 외부 입력을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 본 발명의 일 예로, 외부 입력은 입력 장치(예를 들어, 스타일러스 펜, 액티브 펜, 터치 펜, 전자 펜, e-펜 등)에 의한 입력 등을 포함할 수도 있다.
표시 장치(DD)의 표시면(IS)은 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 표시 영역(DA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 표시 영역(DA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)에 인접한다. 비표시 영역(NDA)은 소정의 컬러를 가질 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 이에 따라, 표시 영역(DA)의 형상은 실질적으로 비표시 영역(NDA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2에 도시된 바와 같이, 표시 장치(DD)는 표시 모듈(DM) 및 표시 모듈(DM) 상에 배치된 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM)은 표시 패널(DP) 및 입력 감지층(ISP)을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있다. 그 일 예로 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 본 실시예에서 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 영상(IM)을 출력하고, 출력된 영상(IM)은 표시면(IS)을 통해 표시될 수 있다.
입력 감지층(ISP)는 표시 패널(DP) 상에 배치되어 외부 입력을 감지할 수 있다. 입력 감지층(ISP)은 표시 패널(DP) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISP)은 연속공정에 의해 표시 패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISP)이 표시 패널(DP) 상에 직접 배치되는 경우, 내부 접착 필름(미도시)이 입력 감지층(ISP)과 표시 패널(DP) 사이에 배치되지 않는다. 그러나, 입력 감지층(ISP)과 표시 패널(DP) 사이에 내부 접착 필름이 배치될 수 있다. 이 경우, 입력 감지층(ISP)은 표시 패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시 패널(DP)과 별도의 공정을 통해 제조된 후, 내부 접착 필름에 의해 표시 패널(DP)의 상면에 고정될 수 있다.
윈도우(WM)는 영상(IM)을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다.
한편, 도시되지 않았으나, 상술한 표시 장치(DD)의 비표시 영역(NDA)은 실질적으로 윈도우(WM)의 일 영역에 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다. 본 발명의 일 예로, 윈도우(WM)는 비표시 영역(NDA)을 정의하기 위한 차광패턴을 포함할 수 있다. 차광패턴은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다.
윈도우(WM)는 접착 필름을 통해 표시 모듈(DM)에 결합될 수 있다. 본 발명의 일 예로, 접착 필름은 광학투명접착필름(OCA, Optically Clear Adhesive film)을 포함할 수 있다. 그러나, 접착 필름은 이에 한정되지 않으며, 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착 필름은 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다.
윈도우(WM)와 표시 모듈(DM) 사이에는 반사방지층이 더 배치될 수 있다. 반사방지층은 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ위상지연자 및/또는 λ위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광필름으로 구현될 수 있다.
본 발명의 일 예로, 반사방지층은 컬러 필터들을 포함할 수도 있다. 표시 패널(DP)에 포함된 복수의 화소들(PX, 도 3 참조)이 생성하는 광의 컬러들을 고려하여 컬러 필터들의 배열이 결정될 수 있다. 반사방지층은 차광 패턴을 더 포함할 수도 있다.
표시 모듈(DM)은 전기적 신호에 따라 영상(IM)을 표시하고, 외부 입력에 대한 정보를 송/수신할 수 있다. 표시 모듈(DM)은 유효 영역(AA) 및 비유효 영역(NAA)으로 정의될 수 있다. 유효 영역(AA)은 표시 모듈(DM)에서 제공되는 영상(IM)을 출사하는 영역으로 정의될 수 있다. 또한 유효 영역(AA)은 입력 감지층(ISP)이 외부에서 인가되는 외부 입력을 감지하는 영역으로 정의될 수도 있다.
비유효 영역(NAA)은 유효 영역(AA)에 인접한다. 예를 들어, 비유효 영역(NAA)은 유효 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비유효 영역(NAA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 일 실시예에 따르면, 표시 모듈(DM)의 유효 영역(AA)은 표시 영역(DA)의 적어도 일부와 대응될 수 있다.
표시 모듈(DM)은 메인회로기판(MCB), 복수의 연성회로필름들(D-FCB) 및 복수의 구동칩들(DIC)을 더 포함할 수 있다. 메인회로기판(MCB)은 연성회로필름들(D-FCB)과 접속되어 표시 패널(DP)과 전기적으로 연결될 수 있다. 연성회로필름들(D-FCB)은 표시 패널(DP)에 접속되어 표시 패널(DP)과 메인회로기판(MCB)을 전기적으로 연결한다. 메인회로기판(MCB)은 복수의 구동 소자를 포함할 수 있다. 복수의 구동 소자는 표시 패널(DP)을 구동하기 위한 회로부를 포함할 수 있다. 연성회로필름들(D-FCB) 상에는 구동칩들(DIC)이 실장될 수 있다.
본 발명의 일 예로, 연성회로필름들(D-FCB)은 제1 연성회로필름(D-FCB1), 제2 연성회로필름(D-FCB2) 및 제3 연성회로필름(D-FCB3)을 포함할 수 있다. 구동칩들(DIC)은 제1 구동칩(DIC1), 제2 구동칩(DIC2) 및 제3 구동칩(DIC3)을 포함할 수 있다. 제1 내지 제3 연성회로필름들(D-FCB1, D-FCB2, D-FCB3)은 서로간에 제1 방향(DR1)으로 이격되어 배치되고, 표시 패널(DP)에 접속되어 표시 패널(DP)과 메인회로기판(MCB)을 전기적으로 연결할 수 있다. 제1 연성회로필름(D-FCB1) 상에는 제1 구동칩(DIC1)이 실장될 수 있다. 제2 연성회로필름(D-FCB2) 상에는 제2 구동칩(DIC2)이 실장될 수 있다. 제3 연성회로필름(D-FCB3)에는 제3 구동칩(DIC3)이 실장될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 패널(DP)은 하나의 연성회로필름을 통하여 메인회로기판(MCB)에 전기적으로 연결되고, 하나의 연성회로필름 상에는 하나의 구동칩만이 실장될 수도 있다. 또한, 표시 패널(DP)은 네 개 이상의 연성회로필름들을 통하여 메인회로기판(MCB)에 전기적으로 연결되고, 연성회로필름들 상에 구동칩들이 각각 실장될 수도 있다.
도 2에서는 제1 내지 제3 구동칩들(DIC1, DIC2, DIC3)이 제1 내지 제3 연성회로필름들(D-FCB1, D-FCB2, D-FCB3) 상에 각각 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 내지 제3 구동칩들(DIC1, DIC2, DIC3)은 표시 패널(DP) 상에 직접 실장될 수 있다. 이 경우, 표시 패널(DP)의 제1 내지 제3 구동칩(DIC1, DIC2, DIC3)이 실장된 부분은 밴딩되어 표시 모듈(DM)의 후면에 배치될 수 있다. 또한, 제1 내지 제3 구동칩들(DIC1, DIC2, DIC3)은 메인회로기판(MCB) 상에 직접 실장될 수도 있다.
입력 감지층(ISP)은 연성회로필름들(D-FCB)을 통해 메인회로기판(MCB)과 전기적으로 연결될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 표시 모듈(DM)은 입력 감지층(ISP)을 메인회로기판(MCB)과 전기적으로 연결하기 위한 별도의 연성회로필름을 추가적으로 포함할 수 있다.
표시 장치(DD)는 표시 모듈(DM)을 수용하는 외부케이스(EDC)를 더 포함한다. 외부케이스(EDC)는 윈도우(WM)와 결합되어 표시 장치(DD)의 외관을 정의할 수 있다. 외부케이스(EDC)는 외부로부터 가해지는 충격을 흡수하며 표시 모듈(DM)로 침투되는 이물질/수분 등을 방지하여 외부케이스(EDC)에 수용된 구성들을 보호한다. 한편, 본 발명의 일 예로, 외부케이스(EDC)는 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.
일 실시예에 따른 표시 장치(DD)는 표시 모듈(DM)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자모듈, 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 전원공급모듈, 표시 모듈(DM) 및/또는 외부케이스(EDC)와 결합되어 표시 장치(DD)의 내부 공간을 분할하는 브라켓 등을 더 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP), 컨트롤러(CTRL), 소스 드라이버(SD), 게이트 드라이버(GD) 및 전압 생성 블럭(VGB)를 포함할 수 있다.
본 발명의 일 예로, 컨트롤러(CTRL)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)을 수신한다. 컨트롤러(CTRL)는 소스 드라이버(SD)와의 인터페이스(interface) 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환하여 영상 데이터(IMD)를 생성한다. 컨트롤러(CTRL)는 제어 신호(CS)에 기초하여 소스 구동 신호(SDS), 스캔 제어 신호(SCS), 마스킹 제어 신호(MCS) 및 전압 제어 신호(VCS)를 생성한다. 본 발명의 일 예로, 컨트롤러(CTRL)는 제어 신호(CS) 및 영상 신호(RGB)를 토대로 마스킹 제어 신호(MCS)를 생성할 수도 있다. 제어 신호(CS)는 수직 동기 신호, 수평 동기 신호 및 메인 클럭 등을 포함할 수 있다.
컨트롤러(CTRL)는 영상 데이터(IMD) 및 소스 구동 신호(SDS)를 소스 드라이버(SD)에 송신한다. 소스 구동 신호(SDS)는 소스 드라이버(SD)의 동작을 개시하는 수평 시작 신호를 포함할 수 있다. 소스 드라이버(SD)는 소스 구동 신호(SDS)에 응답하여, 영상 데이터(IMD)에 기초한 데이터 신호(DS)를 생성한다. 소스 드라이버(SD)는 데이터 신호(DS)를 후술하는 복수 개의 데이터 라인들(DL1 내지 DLm)에 출력한다. 데이터 신호(DS)는 영상 데이터(IMD)의 계조 값에 대응하는 아날로그 전압일 수 있다.
컨트롤러(CTRL)는 스캔 제어 신호(SCS) 및 마스킹 제어 신호(MCS)를 게이트 드라이버(GD)로 송신한다. 게이트 드라이버(GD)는 스캔 제어 신호(SCS)를 토대로 스캔 신호들(SC1 내지 SCn) 및 초기화 신호들(SS1 내지 SSn)을 생성한다. 게이트 드라이버(GD)는 스캔 신호들(SC1 내지 SCn)을 후술하는 복수 개의 스캔 라인들(SCL1 내지 SCLn)에 출력하고, 초기화 신호들(SS1 내지 SSn)을 후술하는 복수 개의 초기화 라인들(SSL1 내지 SSLn)에 출력한다. 게이트 드라이버(GD)는 마스킹 제어 신호(MCS)를 토대로 마스킹 신호들(MSK1 내지 MSKn)을 생성한다. 게이트 드라이버(GD)는 마스킹 신호들(MSK1 내지 MSKn)을 후술하는 복수 개의 마스킹 라인들(MSL1 내지 MSLn)에 출력한다.
컨트롤러(CTRL)는 전압 제어 신호(VCS)를 전압 생성 블럭(VGB)으로 송신한다. 전압 생성 블럭(VGB)은 전압 제어 신호(VCS)를 토대로 표시 패널(DP)의 동작에 필요한 전압들을 생성한다. 본 발명의 일 예로, 전압 생성 블럭(VGB)은 전원 전압(ELVDD), 공통 전압(ELVSS), 초기화 전압(Vinit) 및 바이어스 전압(Vbi)을 생성한다. 본 발명의 일 예로, 전압 생성 블럭(VGB)은 컨트롤러(CTRL)의 제어에 따라 동작할 수 있다. 본 발명의 일 예로, 전원 전압(ELVDD)의 전압 레벨은 공통 전압(ELVSS)의 전압 레벨보다 크다. 본 발명의 일 예로, 전원 전압(ELVDD)의 전압 레벨은 대략 20V 내지 30V일 수 있다. 초기화 전압(Vinit)의 전압 레벨은 공통 전압(ELVSS)의 전압 레벨보다 작다. 본 발명의 일 예로, 초기화 전압(Vinit)의 전압 레벨은 대략 1V 내지 9V일 수 있다. 공통 전압(ELVSS)의 전압 레벨은 전원 전압(ELVDD)보다 작다. 본 발명의 일 예로, 공통 전압(ELVSS)의 전압 레벨은 대략 0V일 수 있다.
본 발명의 일 예로, 표시 패널(DP)은 복수 개의 스캔 라인들(SCL1 내지 SCLn), 복수 개의 초기화 라인들(SSL1 내지 SSLn), 복수 개의 마스킹 라인들(MSL1 내지 MSLn), 복수 개의 데이터 라인들(DL1 내지 DLm) 및 복수 개의 화소들(PX)을 포함한다.
스캔 라인들(SCL1 내지 SCLn), 초기화 라인들(SSL1 내지 SSLn) 및 마스킹 라인들(MSL1 내지 MSLn)은 각각 게이트 드라이버(GD)으로부터 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 서로 이격하여 배열된다. 데이터 라인들(DL1 내지 DLm)은 소스 드라이버(SD)으로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다.
화소들(PX) 각각은 스캔 라인들(SCL1 내지 SCLn) 중 대응하는 하나의 스캔 라인, 초기화 라인들(SSL1 내지 SSLn) 중 대응하는 하나의 초기화 라인 및 마스킹 라인들(MSL1 내지 MSLn) 중 대응하는 하나의 마스킹 라인에 전기적으로 연결된다. 또한, 화소들(PX) 각각은 데이터 라인들(DL1 내지 DLm) 중 대응하는 하나의 데이터 라인에 전기적으로 연결된다.
화소들(PX) 각각은 제1 전원 라인(RL1), 공통 전극(EL2) 및 초기화 전원 라인(VIL)에 전기적으로 연결된다. 본 발명의 일 예로, 화소들(PX) 각각은 바이어스 라인(VBL, 도 5a 참조)에도 전기적으로 연결될 수 있다. 제1 전원 라인(RL1)은 전압 생성 블럭(VGB)으로부터 전원 전압(ELVDD)을 수신한다. 공통 전극(EL2)은 전압 생성 블럭(VGB)으로부터 공통 전압(ELVSS)을 수신한다. 본 발명의 일 예로, 공통 전극(EL2)은 전기적으로 연결된 제2 전원 라인(RL2)을 통해 전압 생성 블럭(VGB)으로부터 공통 전압(ELVSS)을 수신할 수 있다. 초기화 전원 라인(VIL)은 전압 생성 블럭(VGB)으로부터 초기화 전압(Vinit)을 수신한다. 바이어스 라인(VBL, 도 5a 참조)은 전압 생성 블럭(VGB)으로부터 바이어스 전압(Vbi)를 수신한다. 다만, 본 발명의 일 예로, 화소들(PX)의 구동회로의 구성에 따라, 화소들(PX)과 스캔 라인들(SCL1 내지 SCLn), 초기화 라인들(SSL1 내지 SSLn), 마스킹 라인들(MSL1 내지 MSLn) 및 데이터 라인들(DL1 내지 DLm)의 연결 관계는 변경될 수 있다.
화소들(PX) 각각은 컬러광을 생성하는 발광 다이오드를 포함할 수 있다. 예컨대, 화소들(PX)은 레드 컬러광을 생성하는 레드 화소들, 그린 컬러광을 생성하는 그린 화소들, 및 블루 컬러광을 생성하는 블루 화소들을 포함할 수 있다. 레드 화소의 발광 다이오드, 그린 화소의 발광 다이오드 및 블루 화소의 발광 다이오드는 서로 다른 물질의 발광층을 포함할 수 있다. 본 발명의 일 예로, 화소들(PX) 각각은 백색 컬러광을 생성하는 백색 화소들을 포함할 수도 있다. 이 경우, 표시 장치(DD)에 포함된 반사방지층은 컬러 필터들을 더 포함할 수도 있다. 표시 장치(DD)는 백색 컬러광이 컬러 필터들을 통과하여 나온 광들을 토대로 영상(IM, 도1 참조)을 표시할 수 있다. 다만, 본 발명의 일 예로, 화소들(PX)은 블루 컬러광을 생성하는 블루 화소들로 이루어질 수도 있다. 이 경우, 표시 장치(DD)는 블루 컬러광이 컬러 필터들을 통과하여 나온 광들을 토대로 영상(IM)을 표시할 수 있다. 본 발명의 일 예로, 블루 컬러광이 컬러 필터들을 통과할 경우, 통과한 광은 블루 컬러광과 다른 파장의 컬러를 가질 수 있다. 본 발명의 일 예로, 컬러 필터들은 퀀텀닷을 포함할 수 있다. 퀀텀닷은 입사되는 광의 파장을 변환하여 방출하는 광의 파장을 조절할 수 있는 입자이다. 퀀텀닷은 입자 크기에 따라 방출하는 광의 파장을 조절할 수 있으며, 이에 따라 퀀텀닷은 레드 컬러광, 그린 컬러광 및 블루 컬러광 등을 갖는 광을 방출할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 일부 영역에서의 단면도이다.
도 4를 참조하면, 표시 패널(DP)은 베이스층(BL), 회로 소자층(DP-CL), 표시 소자층(DP-ED) 및 봉지층(ENP)을 포함한다.
본 발명의 일 예로 베이스층(BL)은 회로 소자층(DP-CL)이 배치되는 베이스면을 제공하는 부재일 수 있다. 베이스층(BL)은 플라스틱 기판, 절연 필름, 또는 복수의 절연층을 포함하는 적층 구조체일 수 있다. 본 발명의 일 예로, 베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 예컨대 베이스층(BL)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 베이스층(BL) 상에 배치될 수 있다. 회로 소자층(DP-CL)은 복수 개의 중간 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 중간 절연층, 반도체층 및 도전층을 베이스층(BL) 상에 형성할 수 있다. 이후, 포토리소그래피의 방식으로 중간 절연층, 반도체층 및 도전층이 선택적으로 패터닝(patterning)될 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 에 포함된 반도체 패턴, 도전 패턴, 신호라인 등을 형성할 수 있다.
본 발명의 일 예로, 회로 소자층(DP-CL)은 차폐 패턴(BML), 버퍼층(BFL), 제1 중간 절연층(100), 제2 중간 절연층(200), 제3 중간 절연층(300), 제4 중간 절연층(400), 제5 중간 절연층(500) 및 제6 중간 절연층(600)을 포함할 수 있다.
본 발명의 일 예로, 차폐 패턴(BML)은 베이스층(BL) 상에 배치될 수 있다. 한편, 도시되지는 않았으나, 베이스층(BL)과 차폐 패턴(BML) 사이에 버퍼층이 더 배치될 수도 있다. 차폐 패턴(BML)은 도전성 물질을 포함할 수 있다. 차폐 패턴(BML)은 몰레브덴(Mo)을 포함할 수도 있다. 본 발명의 일 예로, 차폐 패턴(BML)은 알루미늄 옥사이드, 티타늄 옥사이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
본 발명의 일 예로, 차폐 패턴(BML)은 구동 트랜지스터(T1) 및 수광 소자와 중첩될 수 있다. 도 4에서는 수광 소자가 포토 트랜지스터를 포함하는 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 대안적으로, 수광 소자는 포토 다이오드를 포함할 수 있다. 이하, 설명의 편의를 위하여 수광 소자를 보정 트랜지스터(T3)로 지칭한다. 차폐 패턴(BML)은 외부 광에 의해 구동 트랜지스터(T1)의 반도체 패턴(S1, AE1, D1) 및 보정 트랜지스터(T3)의 반도체 패턴(S3, AE2, D3)의 전기적 특성이 저하되는 것을 방지할 수 있다. 또한, 차폐 패턴(BML)은 베이스층(BL)의 분극 현상으로 인한 전기 퍼텐셜(electric potential)이 구동 트랜지스터(T1) 및 보정 트랜지스터(T3)에 영향을 미치는 것을 차단할 수도 있다.
버퍼층(BFL)은 베이스층(BL) 상에 배치될 수 있다. 버퍼층(BFL)은 차폐 패턴(BML)을 커버할 수 있다. 버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 무기물질을 포함할 수 있다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있으며, 실리콘 옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
반도체 패턴은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 실시예가 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면 상에서 화소의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 반도체 영역과 전도율이 낮은 제2 반도체 영역을 포함할 수 있다. 제1 반도체 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P형의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다. 제2 반도체 영역은 비-도핑영역이거나, 제1 반도체 영역 대비 낮은 농도로 도핑될 수 있다.
제1 반도체 영역의 전도성은 제2 반도체 영역보다 크고, 실질적으로 전극 또는 신호라인의 역할을 갖는다. 제2 반도체 영역은 실질적으로 트랜지스터의 채널(또는 액티브) 영역에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 채널 영역일수 있고, 다른 일부분은 트랜지스터의 소스 전극 또는 드레인 전극의 역할일 수 있고, 또 다른 일부분은 연결전극 또는 연결 신호라인일 수 있다.
도 4에 도시된 것과 같이, 구동 트랜지스터(T1)의 소스 전극(S1), 채널 영역(AE1) 및 드레인 전극(D1)이 반도체 패턴으로부터 형성된다. 또한, 보정 트랜지스터(T3)의 소스 전극(S3), 채널 영역(AE2) 및 드레인 전극(D3)도 반도체 패턴으로부터 형성된다. 구동 트랜지스터(T1)의 소스 전극(S1) 및 드레인 전극(D1)은 단면 상에서 채널 영역(AE1)로부터 서로 반대 방향으로 연장될 수 있다. 또한, 보정 트랜지스터(T3)의 소스 전극(S3) 및 드레인 전극(D3)도 단면 상에서 채널 영역(AE2)으로부터 서로 반대 방향으로 연장될 수 있다.
버퍼층(BFL) 상에는 제1 중간 절연층(100)이 배치된다. 제1 중간 절연층(100)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 중간 절연층(100)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 중간 절연층(100)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 중간 절연층(100)은 단층의 실리콘옥사이드층일 수 있다. 제1 중간 절연층(100)뿐만 아니라 제2 내지 제6 중간 절연층들(200, 300, 400, 500, 600) 각각은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 중간 절연층(100) 상에 구동 트랜지스터(T1)의 게이트 전극(G1) 및 보정 트랜지스터(T3)의 게이트 전극(G3)이 배치된다. 구동 트랜지스터(T1)의 게이트 전극(G1) 및 보정 트랜지스터(T3)의 게이트 전극(G3)은 금속패턴의 일부분일 수 있다. 구동 트랜지스터(T1)의 게이트 전극(G1)은 구동 트랜지스터(T1)의 채널 영역(AE1)에 중첩할 수 있다. 보정 트랜지스터(T3)의 게이트 전극(G3)은 보정 트랜지스터(T3)의 채널 영역(AE2)에 중첩할 수 있다. 반도체 패턴을 도핑하는 공정에서 구동 트랜지스터(T1)의 게이트 전극(G1) 및 보정 트랜지스터(T3)의 게이트 전극(G3)은 마스크로 기능할 수 있다.
제1 중간 절연층(100) 상에 구동 트랜지스터(T1)의 게이트 전극(G1) 및 보정 트랜지스터(T3)의 게이트 전극(G3)을 커버하는 제2 중간 절연층(200)이 배치된다. 제2 중간 절연층(200)은 화소들에 공통으로 중첩할 수 있다. 제2 중간 절연층(200)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 중간 절연층(200)은 단층의 실리콘옥사이드층일 수 있다.
제2 중간 절연층(200) 상에 제3 중간 절연층(300)이 배치된다. 제3 중간 절연층(300)은 화소들에 공통으로 중첩할 수 있다. 제3 중간 절연층(300)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제3 중간 절연층(300)은 단층의 실리콘옥사이드층일 수 있다.
제3 중간 절연층(300) 상에 제1 연결전극(CNT1_a), 제2 연결전극(CNT1_b), 제3 연결전극(CNT2_a) 및 제4 연결전극(CNT2_b)이 배치될 수 있다.
제1 연결전극(CNT1_a)은 제1 내지 제3 중간 절연층들(100, 200, 300)을 관통하는 컨택홀을 통해 구동 트랜지스터(T1)의 드레인 전극(D1)과 전기적으로 연결될 수 있다. 또한, 제1 연결전극(CNT1_a)은 버퍼층(BFL) 및 제1 내지 제3 중간 절연층(100, 200, 300)을 관통하는 컨택홀을 통하여 차폐 패턴(BML)과 전기적으로 연결될 수 있다. 따라서 구동 트랜지스터(T1)의 드레인 전극(D1)과 차폐 패턴(BML)은 전기적으로 연결될 수 있다.
제2 연결 전극(CNT2_a)은 제1 내지 제3 중간 절연층들(100, 200, 300)을 관통하는 컨택홀을 통해 구동 트랜지스터(T1)의 소스 전극(S1)과 전기적으로 연결될 수 있다.
제3 연결전극(CNT1_b)은 제1 내지 제3 중간 절연층들(100, 200, 300)을 관통하는 컨택홀을 통해 보정 트랜지스터(T3)의 드레인 전극(D3)과 전기적으로 연결될 수 있다. 또한, 제3 연결전극(CNT1_b)은 버퍼층(BFL) 및 제1 내지 제3 중간 절연층(100, 200, 300)을 관통하는 컨택홀을 통하여 차폐 패턴(BML)과 전기적으로 연결될 수 있다. 따라서 보정 트랜지스터(T3)의 드레인 전극(D3)과 차폐 패턴(BML)은 전기적으로 연결될 수 있다.
제4 연결전극(CNT2_b)은 제1 내지 제3 중간 절연층들(100, 200, 300)을 관통하는 컨택홀을 통해 보정 트랜지스터(T3)의 소스 전극(S3)과 전기적으로 연결될 수 있다. 또한, 제4 연결전극(CNT2_b)은 제2 및 제3 중간 절연층들(200, 300)을 관통하는 컨택홀을 통해 보정 트랜지스터(T3)의 게이트 전극(G3)과 전기적으로 연결될 수 있다. 따라서, 보정 트랜지스터(T3)의 게이트 전극(G3)과 소스 전극(S3)은 전기적으로 연결될 수 있다. 별도로 도시하지는 않았으나, 제4 연결전극(CNT2_b)은 평면 상에서 바이어스 라인(VBL, 도 5a 참조)과 전기적으로 연결될 수 있다.
제3 중간 절연층(300) 상에 제4 중간 절연층(400)이 배치될 수 있다. 제4 중간 절연층(400)은 단층의 실리콘 옥사이드층일 수 있다. 제4 중간 절연층(400)은 제1 내지 제4 연결 전극들(CNT1_a, CNT2_a, CNT1_b, CNT2_b)을 커버할 수 있다.
제4 중간 절연층(400) 상에 제5 연결전극(CNT3_a), 제6 연결전극(CNT3_b) 및 제7 연결전극(CNT4)이 배치될 수 있다. 본 발명의 일 예로, 도 3 및 도 4를 참조하면, 제4 중간 절연층(400) 상에는 제5 내지 제7 연결 전극들(CNT3_a, CNT3_b, CNT4)뿐만 아니라, 신호 배선들, 예를 들어, 스캔 라인들(SCL1 내지 SCLn), 초기화 라인들(SS1 내지 SSn), 마스킹 신호 라인들(MSK1 내지 MSK) 및 데이터 라인들(DL1 내지 DLm) 중 일부가 배치될 수 있다.
제5 연결전극(CNT3_a)은 제4 중간 절연층(400)을 관통하는 컨택홀을 통해 제1 연결전극(CNT1_a)과 전기적으로 연결될 수 있다. 별도로 도시하지는 않았으나, 제5 연결전극(CNT3_a)은 평면 상에서 제1 전원 라인(RL1)과 전기적으로 연결될 수 있다.
제6 연결전극(CNT3_b)은 제4 중간 절연층(400)을 관통하는 컨택홀을 통해 제3 연결전극(CNT1_b)과 전기적으로 연결될 수 있다. 별도로 도시하지는 않았으나, 제6 연결전극(CNT3_b)은 평면 상에서 마스킹 트랜지스터(T4, 도 5a 참조)와 전기적으로 연결될 수 있다.
제7 연결전극(CNT4)은 제4 중간 절연층(400)을 관통하는 컨택홀을 통해 제2 연결전극(CNT2_a)과 전기적으로 연결될 수 있다.
제4 중간 절연층(400) 상에 제5 중간 절연층(500)이 배치된다. 제5 중간 절연층(500)은 유기층 및/또는 무기층일 수 있다. 제5 중간 절연층(500)은 제5 내지 제7 연결 전극들(CNT3_a, CNT3_b, CNT4)을 커버할 수 있다.
제5 중간 절연층(500) 상에 제6 중간 절연층(600)이 배치된다. 제6 중간 절연층(600)은 유기층일 수 있다. 본 발명의 일 예로, 제6 중간 절연층(600)은 폴리이미드를 포함할 수 있다. 본 발명의 일 예로, 제6 중간 절연층(600)은 표시 소자층(DP-ED)이 제공되는 평탄면을 제공할 수 있다.
회로 소자층(DP-CL) 상에는 표시 소자층(DP-ED)이 형성될 수 있다. 본 발명의 일 예로 표시 소자층(DP-ED)은 발광 소자(ED) 및 화소 정의막(PDL)을 포함할 수 있다.
발광 소자(ED)는 회로 소자층(DP-CL) 상에 배치된 구동 전극(EL1), 구동 전극(EL1) 상에 배치된 발광층(EML) 및 발광층(EML) 상에 배치된 공통 전극(EL2)를 포함할 수 있다.
제6 중간 절연층(600) 상에 구동 전극(EL1)이 배치된다. 구동 전극(EL1)은 제5 및 제6 중간 절연층(500, 600)을 관통하는 컨택홀을 통해 제7 연결전극(CNT4)과 전기적으로 연결된다. 따라서, 구동 전극(EL1)은 구동 트랜지스터(T1)의 소스 전극(S1)과 전기적으로 연결된다.
화소 정의막(PDL)은 제6 중간 절연층(600) 상에 배치되며, 구동 전극(EL1)의 일부분을 커버할 수 있다. 화소 정의막(PDL)에는 화소 개구부가 정의된다. 화소 개구부는 구동 전극(EL1)의 적어도 일부분을 노출시킨다. 본 발명의 일 예로, 발광 영역(PXA)은 화소 개구부에 의해 노출된 구동 전극(EL1)의 일부 영역에 대응될 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다.
구동 전극(EL1) 상에 발광층(EML)이 배치된다. 발광층(EML)은 화소 개구부에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 배치될 수 있다. 발광층(EML)은 형광 물질 또는 인광 물질을 포함하는 발광 물질을 포함할 수 있다. 발광 물질은 유기 발광 물질이나 무기 발광 물질을 포함할 수 있으며, 어느 하나로 제한되지 않는다.
발광층(EML) 상에 공통 전극(EL2)이 배치된다. 공통 전극(EL2)은 하나의 공통 전극 형태로 제공되어 복수 개의 화소들에 공통적으로 배치된다.
본 발명의 일 예로 발광 소자(ED)는 정공 제어층 및 전자 제어층을 더 포함할 수 있다. 정공 제어층은 구동 전극(EL1)과 발광층(EML) 사이에 배치되고, 정공 주입층을 더 포함할 수 있다. 전자 제어층은 발광층(EML)과 공통 전극(EL2) 사이에 배치되고, 전자 주입층을 더 포함할 수 있다.
봉지층(ENP)은 표시 소자층(DP-ED) 상에 배치될 수 있다. 봉지층(ENP)은 공통 전극(EL2) 상에 배치될 수 있다.
봉지층(ENP)은 복수 개의 화소들에 공통적으로 배치된다. 본 실시예에서 봉지층(ENP)은 공통 전극(EL2)을 직접 커버할 수 있다. 본 발명의 일 실시예에서, 봉지층(ENP)과 공통 전극(EL2) 사이에는, 공통 전극(EL2)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 봉지층(ENP)은 캡핑층을 직접 커버할 수 있다.
봉지층(ENP)은 제1 무기층(IML1), 유기층(OL) 및 제2 무기층(IML2)을 포함할 수 있다. 제1 무기층(IML1) 및 제2 무기층(IML2)은 수분 및 산소로부터 발광 소자(ED)를 보호하고, 유기층(OL)은 먼지 입자와 같은 이물질로부터 발광 소자(ED)를 보호한다. 제1 무기층(IML1) 및 제2 무기층(IML2)은 실리콘나이트라이드층, 실리콘옥시 나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(OL)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
제1 무기층(IML1)은 발광 소자(ED) 상에 배치될 수 있다. 유기층(OL)은 제1 무기층(IML1) 상에 배치된다. 제2 무기층(IML2)은 유기층(OL) 상에 배치될 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 화소의 회로도들이다.
도 5a 및 도 5b에는 복수의 화소들(PX) 중 하나의 화소(PX)에 대한 회로 구성이 도시된다. 화소(PX)는 스캔 라인들(SCL1 내지 SCLn) 중 i번째 스캔 라인(SCLi), 초기화 라인들(SSL1 내지 SSLn) 중 i번째 초기화 라인(SSLi), 마스킹 라인들(MSL1 내지 MSLn) 중 i번째 마스킹 라인(MSLi) 및 데이터 라인들(DL1 내지 DLm) 중 j번째 데이터 라인(DLj)에 연결된다.
본 발명의 일 예로, 화소(PX)는 발광부(LEP) 및 보정부(LCP)를 포함할 수 있다. 본 발명의 일 예로, 발광부(LEP)는 구동 트랜지스터(T1), 스캔 트랜지스터(T2), 초기화 트랜지스터(T5), 커패시터(Cst) 및 발광 소자(ED)를 포함할 수 있다. 보정부(LCP)는 보정 트랜지스터(T3) 및 마스킹 트랜지스터(T4)를 포함할 수 있다.
본 실시예에서 구동 트랜지스터(T1), 스캔 트랜지스터(T2), 보정 트랜지스터(T3), 마스킹 트랜지스터(T4) 및 초기화 트랜지스터(T5) 각각은 N형 트랜지스터인 것으로 설명된다. 다만, 본 발명은 이에 제한되지 않고, 구동 트랜지스터(T1), 스캔 트랜지스터(T2), 보정 트랜지스터(T3), 마스킹 트랜지스터(T4) 및 초기화 트랜지스터(T5)는 P형 트랜지스터 또는 N형 트랜지스터 중 어느 하나로 구현될 수 있다. 본 명세서에서 “트랜지스터가 신호라인에 접속된다”는 “트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극이 신호 라인과 일체의 형상을 갖거나, 연결전극을 통해서 연결된 것”을 의미한다. 또한, “트랜지스터가 다른 트랜지스터와 전기적으로 연결된다”는 것은 “트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극이 다른 트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극과 일체의 형상을 갖거나, 연결전극을 통해서 연결된 것”을 의미한다. 구동 트랜지스터(T1), 스캔 트랜지스터(T2), 보정 트랜지스터(T3), 마스킹 트랜지스터(T4) 및 초기화 트랜지스터(T5)는 각각 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스 전극이라 지칭하고, 제2 전극은 드레인 전극이라 지칭하며, 제어 전극은 게이트 전극이라 지칭한다.
발광 소자(ED)는 기준 노드(RN)와 제2 전원 라인(RL2) 사이에 접속된다. 본 발명의 일 예로, 발광 소자(ED)의 구동 전극(EL1)은 기준 노드(RN)에 전기적으로 연결되고, 발광 소자(ED)의 공통 전극(EL2)은 제2 전원 라인(RL2)에 전기적으로 연결된다. 제2 전원 라인(RL2)에는 공통 전압(ELVSS)이 공급된다.
구동 트랜지스터(T1)는 제1 전원 라인(RL1)과 기준 노드(RN) 사이에 접속된다. 구동 트랜지스터(T1)의 소스 전극(S1)은 기준 노드(RN)에 전기적으로 연결된다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 제1 전원 라인(RL1)과 전기적으로 연결된다. 구동 트랜지스터(T1)의 게이트 전극(G1)은 스캔 트랜지스터(T2)에 전기적으로 연결된다. 본 발명의 일 예로, 구동 트랜지스터(T1)의 게이트 전극(G1)은 스캔 트랜지스터(T2)의 소스 전극(S2)에 전기적으로 연결될 수 있다. 본 발명의 일 예로, 전원 전압(ELVDD)은 제1 전원 라인(RL1)을 통해 구동 트랜지스터(T1)의 드레인 전극(D1)에 전달될 수 있다.
스캔 트랜지스터(T2)는 j번째 데이터 라인(DLj)과 구동 트랜지스터(T1)의 게이트 전극(G1) 사이에 접속된다. 스캔 트랜지스터(T2)의 소스 전극(S2)은 구동 트랜지스터(T1)의 게이트 전극(G1)에 전기적으로 연결된다. 스캔 트랜지스터(T2)의 드레인 전극(D2)은 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 스캔 트랜지스터(T2)의 게이트 전극(G2)은 i번째 스캔 라인(SCLi)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 스캔 신호(SCi)는 i번째 스캔 라인(SCLi)을 통해 스캔 트랜지스터(T2)의 게이트 전극(G2)으로 전달될 수 있다. 데이터 신호(DS)는 j번째 데이터 라인(DLj)을 통해 스캔 트랜지스터(T2)의 드레인 전극(D2)으로 전달될 수 있다.
초기화 트랜지스터(T5)는 기준 노드(RN)와 초기화 전원 라인(VIL) 사이에 접속된다. 초기화 트랜지스터(T5)의 소스 전극(S5)은 기준 노드(RN)와 전기적으로 연결된다. 기준 노드(RN)는 구동 트랜지스터(T1)의 소스 전극(S1)과 전기적으로 연결된 노드일 수 있다. 또한, 기준 노드(RN)는 발광 소자(ED)의 구동 전극(EL1)과 전기적으로 연결된 노드일 수 있다. 초기화 트랜지스터(T5)의 드레인 전극(D5)은 초기화 전원 라인(VIL)에 전기적으로 연결된다. 초기화 트랜지스터(T5)의 게이트 전극(G5)은 i번째 초기화 라인(SSLi)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 초기화 신호(SSi)는 i번째 초기화 라인(SSLi)을 통해 초기화 트랜지스터(T5)의 게이트 전극(G5)으로 전달될 수 있다. 초기화 전압(Vinit)은 초기화 전원 라인(VIL)을 통해 초기화 트랜지스터(T5)의 드레인 전극(D5)으로 전달될 수 있다.
커패시터(Cst)는 구동 트랜지스터(T1)의 게이트 전극(G1)과 기준 노드(RN) 사이에 접속된다. 커패시터(Cst)의 제1 전극(Cst1)은 구동 트랜지스터(T1)의 게이트 전극(G1)에 전기적으로 연결되고, 커패시터(Cst)의 제2 전극(Cst2)은 기준 노드(RN)에 전기적으로 연결될 수 있다.
보정 트랜지스터(T3)는 바이어스 라인(VBL)과 기준 노드(RN) 사이에 접속된다. 본 발명의 일 예로, 보정 트랜지스터(T3)는 마스킹 트랜지스터(T4)와 바이어스 라인(VBL) 사이에 접속된다. 보정 트랜지스터(T3)의 드레인 전극(D3)은 마스킹 트랜지스터(T4)에 전기적으로 연결된다. 본 발명의 일 예로, 보정 트랜지스터(T3)의 드레인 전극(D3)은 마스킹 트랜지스터(T4)의 소스 전극(S4)에 전기적으로 연결될 수 있다. 보정 트랜지스터(T3)의 게이트 전극(G3)과 소스 전극(S3)은 바이어스 라인(VBL)과 전기적으로 연결된다. 본 발명의 일 예로, 바이어스 전압(Vbi)은 바이어스 라인(VBL)을 통해 보정 트랜지스터(T3)의 소스 전극(S3) 및 게이트 전극(G3)에 전달될 수 있다. 본 발명의 일 예로, 바이어스 전압(Vbi)은 보정 트랜지스터(T3)의 문턱 전압보다 낮은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 바이어스 전압(Vbi)은 보정 트랜지스터(T3)를 턴-오프 시키는 로우 레벨의 전압일 수 있다.
마스킹 트랜지스터(T4)는 기준 노드(RN)와 보정 트랜지스터(T3) 사이에 접속된다. 마스킹 트랜지스터(T4)의 소스 전극(S4)은 보정 트랜지스터(T3)의 드레인 전극(D3)에 전기적으로 연결된다. 마스킹 트랜지스터(T4)의 드레인 전극(D4)은 기준 노드(RN)에 전기적으로 연결된다. 마스킹 트랜지스터(T4)의 게이트 전극(G4)은 i번째 마스킹 라인(MSLi)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 마스킹 신호(MSKi)는 i번째 마스킹 라인(MSLi)을 통해 마스킹 트랜지스터(T4)의 게이트 전극(G4)으로 전달될 수 있다.
도 6은 도 5a에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.
도 3, 도 5a 및 도 6을 참조하면, 표시 장치(DD, 도 1 참조)는 복수의 프레임들에 걸쳐 영상(IM, 도 1 참조)을 표시한다. 도 6에는 복수의 프레임들 중 어느 하나의 프레임을 도시하였다. 한 프레임 구간 동안 스캔 라인들(SCL1 내지 SCLn), 초기화 라인들(SSL1 내지 SSLn) 및 마스킹 라인들(MSL1 내지 MSLn) 각각은 순차적으로 스캐닝된다.
i번째 스캔 신호(SCi), i번째 초기화 신호(SSi), i번째 마스킹 신호(MSKi) 각각은 일부 구간 동안 하이 레벨을 갖고, 나머지 구간 동안 로우 레벨을 가질 수 있다. 이때, N형 트랜지스터는 게이트 전극으로 수신되는 신호가 하이 레벨을 가질 때 턴-온되고 P형 트랜지스터는 게이트 전극으로 수신되는 신호가 로우 레벨을 가질 때 턴-온된다. 이하 본 발명의 실시예에서는, 화소(PX)에 포함된 구동 트랜지스터(T1), 스캔 트랜지스터(T2), 보정 트랜지스터(T3), 마스킹 트랜지스터(T4) 및 초기화 트랜지스터(T5)는 N형 트랜지스터인 것으로 설명한다.
한 프레임 내에서, i번째 초기화 라인(SSLi)에 i번째 초기화 신호(SSi)가 공급된다. i번째 초기화 신호(SSi)의 하이 레벨 구간을 초기화 구간(SSW)이라 정의한다. 초기화 구간(SSW)에서 초기화 트랜지스터(T5)는 턴-온 된다. 초기화 트랜지스터(T5)가 턴-온 되면, 초기화 트랜지스터(T5)를 통해 초기화 전압(Vinit)이 기준 노드(RN)에 전달된다. 따라서, 기준 노드(RN)가 초기화 전압(Vinit)으로 초기화 되고, 기준 노드(RN)와 전기적으로 연결된 구동 트랜지스터(T1)의 소스 전극(S1) 및 발광 소자(ED)의 구동 전극(EL1)이 초기화 전압(Vinit)으로 초기화된다.
다음, i번째 스캔 라인(SCLi)에 i번째 스캔 신호(SCi)가 공급된다. i번째 스캔 신호(SCi)의 하이 레벨 구간을 스캔 구간(SCW)이라 정의한다. 스캔 구간(SCW)에서 스캔 트랜지스터(T2)는 턴-온 된다. 스캔 트랜지스터(T2)가 턴-온되면 스캔 트랜지스터(T2)를 통해 데이터 신호(DS)가 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 구동 트랜지스터(T1)의 게이트 전극(G1)에 데이터 신호(DS)가 인가되면, 구동 트랜지스터(T1)는 턴-온 될 수 있다.
본 발명의 일 예로, 한 프레임 내에서 초기화 구간(SSW)은 스캔 구간(SCW)보다 앞설 수 있다. 또한, 초기화 구간(SSW)과 스캔 구간(SCW)은 일부 중첩될 수 있다. 이 경우, 커패시터(Cst)의 제1 전극(Cst1)에는 데이터 신호(DS)의 전압이 인가되고, 제2 전극(Cst2)에는 초기화 전압(Vinit)이 인가된다. 따라서 커패시터(Cst)에는 양단의 전압차(DS-Vinit)에 대응하는 전하가 저장될 수 있다.
한편, 발광 소자(ED)의 공통 전극(EL2)에는 공통 전압(ELVSS)이 인가된다. 따라서 초기화 구간(SSW)에서 공통 전압(ELVSS)의 전압 레벨보다 낮은 전압 레벨을 갖는 초기화 전압(Vinit)이 발광 소자(ED)의 구동 전극(EL1)에 인가되면, 발광 소자(ED)에는 전류가 흐르지 않는다.
i번째 스캔 신호(SCi)의 로우 레벨 구간에서 스캔 트랜지스터(T2)는 턴-오프 된다. i번째 초기화 신호(SSi)의 로우 레벨 구간에서 초기화 트랜지스터(T5)는 턴-오프 된다. 본 발명의 일 예로, i번째 스캔 신호(SCi)의 로우 레벨 구간과, i번째 초기화 신호(SSi)의 로우 레벨 구간은 중첩될 수 있다.
i번째 스캔 신호(SCi)의 로우 레벨 구간에서 스캔 트랜지스터(T2)가 턴-오프 되더라도, 구동 트랜지스터(T1)는 커패시터(Cst)에 저장된 전하에 의하여 턴-온 상태를 유지한다. 따라서, 구동 트랜지스터(T1)를 통하여 구동 전류(Itr)가 흐르게 된다. 구동 트랜지스터(T1)를 통해 유입된 구동 전류(Itr)에 의해 발광 소자(ED)의 내부 커패시터에 전하가 충전되어, 발광 소자(ED)의 구동 전극(EL1)의 전압 레벨이 서서히 증가할 수 있다. 구동 전극(EL1)의 전압 레벨이 공통 전극(EL2)의 전압 레벨보다 높아지면, 발광 소자(ED)로 구동 전류(Itr)가 흐르게 되고, 발광 소자(ED)는 발광한다. 이때, 기준 노드(RN)의 전압 레벨이 높아지더라도, 커패시터(Cst)의 커플링(coupling)효과로 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압 레벨도 높아져 구동 트랜지스터(T1)를 통해 흐르는 구동 전류(Itr)의 크기는 유지될 수 있다. 본 발명의 일 예로, 한 프레임은 비발광 구간(DWW) 및 발광 구간(EMW)을 포함할 수 있다. 비발광 구간(DWW)은 초기화 구간(SSW) 및 스캔 구간(SCW)을 포함한다. 발광 구간(EMW)은 스캔 구간(SCW) 이후의 구간일 수 있다. 본 발명의 일 예로, 비발광 구간(DWW)은 발광 소자(ED)를 발광시키기 위한 준비를 하는 구간일 수 있다. 발광 구간(EMW)은 발광 소자(ED)가 발광하는 구간일 수 있다. 다만 본 발명은 이에 제한되지 않고, 발광 소자(ED)는 비발광 구간(DWW)의 일부 구간에서 발광할 수도 있다.
발광 구간(EMW) 내에서, i번째 마스킹 라인(MSLi)에 i번째 마스킹 신호(MSKi)가 공급된다. i번째 마스킹 신호(MSKi)의 하이 레벨 구간을 마스킹 구간(MSW)이라 정의한다. 마스킹 구간(MSW)에서 마스킹 트랜지스터(T4)는 턴-온 된다. 본 발명의 일 예로, 스캔 구간(SCW)은 마스킹 구간(MSW)보다 앞설 수 있다. 스캔 구간(SCW)과 마스킹 구간(MSW)은 중첩하지 않는다.
본 발명의 일 예로, 발광 구간(EMW)은 마스킹 트랜지스터(T4)가 턴-오프된 상태인 제1 발광 구간(EMW_a) 및 마스킹 트랜지스터(T4)가 턴-온된 상태인 제2 발광 구간(EMW_b)을 포함한다.
도 4 내지 도 6을 참조하면, 보정 트랜지스터(T3)의 게이트 전극(G3)과 소스 전극(S3)이 바이어스 라인(VBL)에 전기적으로 연결된다. 보정 트랜지스터(T3)에는 문턱 전압보다 낮은 바이어스 전압(Vbi)이 인가되므로, 보정 트랜지스터(T3)는 턴-오프 된 상태를 가질 수 있다. 본 발명의 일 예로, 보정 트랜지스터(T3)에 바이어스 전압(Vbi)을 인가하기 위한 바이어스 라인(VBL)을 도시하였으나, 본 발명은 이에 제한되지 않는다. 도 5b에 도시된 것과 같이, 보정 트랜지스터(T3)의 게이트 전극(G3)과 소스 전극(S3)은 공통 전극(EL2)에 전기적으로 연결될 수 있다. 이 경우, 공통 전극(EL2)을 통해 공통 전압(ELVSS)이 보정 트랜지스터(T3)의 게이트 전극(G3)과 소스 전극(S3)에 인가될 수 있다. 본 발명의 일 예로, 보정 트랜지스터(T3)의 반도체 패턴은 광 민감성 반도체 물질을 포함할 수 있다. 발광 구간(EMW)에서 보정 트랜지스터(T3)의 반도체 패턴은 발광 소자(ED)에서 생성된 광의 에너지를 흡수하여 전하를 생성할 수 있다. 본 발명의 일 예로, 발광 구간(EMW)에서 보정 트랜지스터(T3)의 채널 영역(AE2, 도 4 참조)은 발광 소자(ED)에서 생성된 광의 에너지를 흡수하여 전하를 생성할 수 있다. 생성된 전하에 의하여 보정 트랜지스터(T3)에는 누설 전류(Ipt)가 흐를 수 있다.
제1 발광 구간(EMW_a)에서는 마스킹 트랜지스터(T4)가 턴-오프된 상태이기 때문에, 기준 노드(RN)에서 보정 트랜지스터(T3)로 전류가 흐르지 않을 수 있다. 그러나, 제2 발광 구간(EMW_b)에서는 마스킹 트랜지스터(T4)가 턴-온된 상태이기 때문에, 보정 트랜지스터(T3)가 턴-오프된 상태라도, 보정 트랜지스터(T3)에는 누설 전류(Ipt)가 흐를 수 있다. 이 경우, 구동 트랜지스터(T1)를 통하여 흐르는 구동 전류(Itr)는 발광 소자(ED)로 흐르는 발광 전류(Iel)와 마스킹 트랜지스터(T4) 및 보정 트랜지스터(T3)을 통해 바이어스 라인(VBL)으로 흐르는 누설 전류(Ipt)로 나뉜다. 누설 전류(Ipt)만큼 발광 전류(Iel)가 감소하므로, 발광 소자(ED)로부터 출력되는 광의 휘도는 감소할 수 있다. 발광 전류(Iel) 및 누설 전류(Ipt)와의 관계는 도 10a 내지 도 11b에 대한 설명에서 후술하도록 한다.
도 7은 본 발명의 일 실시예에 따른 컨트롤러의 동작을 설명하기 위한 블럭도이다. 도 8은 본 발명의 일 실시예에 따른 열화 계산부의 동작을 설명하기 위한 개념도이다. 도 9는 본 발명의 일 실시예에 따른 게이트 드라이버의 동작을 설명하기 위한 블럭도이다.
도 7 내지 도 9를 참조하면, 컨트롤러(CTRL)는 영상 변환부(CVT), 열화 계산부(DCP) 및 생성부(GNP)를 포함한다.
영상 변환부(CVT)는 외부로부터 영상 신호(RGB)를 수신하고, 소스 드라이버(SD, 도 3 참조)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환하여 영상 데이터(IMD)를 생성한다.
열화 계산부(DCP)는 영상 변환부(CVT)로부터 매 프레임마다 영상 데이터(IMD)를 수신한다. 열화 계산부(DCP)는 매 프레임마다 수신하는 영상 데이터(IMD)를 누적하고, 기 누적된 이전 영상 데이터들을 토대로 열화 데이터(DGD)를 생성한다. 본 발명의 일 예로, 열화 데이터(DGD)는 각각의 화소들(PX)에 포함된 발광 소자(ED, 도 5a 참조)가 표시 패널(DP)의 구동 시간에 따라 열화된 정도를 나타내는 복수의 열화값들을 포함한다. 본 발명의 일 예로, 발광 소자(ED)의 열화값들은 표시 패널(DP)의 구동 주파수, 한 프레임 내에서의 각 화소들(PX)의 발광 구간의 길이, 각 화소들(PX)의 휘도, 각 화소들(PX)의 총 발광 시간 등에 의해서 결정된다. 본 발명의 일 예로, 동일한 계조를 갖는 데이터 신호(DS, 도 3 참조)가 인가되더라도, 상대적으로 큰 열화값을 갖는 발광 소자가 생성하는 광의 광량은 상대적으로 작은 열화값을 갖는 발광 소자가 생성하는 광의 광량보다 적다. 또한, 발광 소자(ED)에서 생성된 광의 에너지를 흡수하여 전하를 생성하는 보정 트랜지스터(T3, 도 5a 참조)의 열화값도 발광 소자의 열화값이 클수록 커질 수 있다.
본 발명의 일 예로, 표시 패널(DP)에 표시되는 영상(IM_a)은 제1 영상(IM1) 및 제2 영상(IM2)을 포함할 수 있다. 본 발명의 일 예로, 제2 영상(IM2)은 특정 계조(gray)로 일정 시간 동안 고정된 위치에 표시되는 영상일 수 있다. 예를 들어, 제2 영상(IM2)은 자막, 방송사 로고, 날짜, 프로그램 제목 등을 포함할 수 있다. 제1 영상(IM1)은 제2 영상(IM2) 주변에 표시되는 영상일 수 있다.
본 발명의 일 예로, 표시 영역(DA)은 제1 영상(IM1)이 표시되는 제1 표시 영역(DA1) 및 제2 영상(IM2)이 표시되는 제2 표시 영역(DA2)을 포함한다. 열화 데이터(DGD)는 제1 표시 영역(DA1)에 포함된 제1 화소들의 발광 소자(ED) 및 보정 트랜지스터(T3)의 열화값을 포함하는 제1 열화 데이터 및 제2 표시 영역(DA2)에 포함된 제2 화소들의 발광 소자(ED) 및 보정 트랜지스터(T3)의 열화값을 포함하는 제2 열화 데이터를 포함한다. 본 발명의 일 예로, 제1 열화 데이터에 포함된 제1 열화값과 제2 열화 데이터에 포함된 제2 열화값은 서로 다를 수 있다. 본 발명의 일 예로, 제2 열화값은 제1 열화값보다 클 수 있다. 다만, 본 발명은 이에 제한되지 않고, 표시 패널(DP)에 표시되는 제1 영상(IM1) 및 제2 영상(IM2)의 종류에 따라 제2 열화값이 제1 열화값보다 작을 수 있다. 또한, 열화 데이터(DGD)는 표시 패널(DP)에 표시되는 영상(IM)의 종류에 따라 서로 다른 열화값을 갖는 2개 이상의 열화 데이터들을 포함할 수도 있다.
생성부(GNP)는 열화 계산부(DCP)로부터 열화 데이터(DGD)를 수신한다. 생성부(GNP)는 열화 데이터(DGD)를 토대로 마스킹 제어 신호(MCS)를 생성할 수 있다. 본 발명의 일 예로, 열화 데이터(DGD)는 제1 및 제2 열화 데이터들을 포함할 수 있고, 생성부(GNP)는 제1 및 제2 열화 데이터들을 토대로 마스킹 제어 신호(MCS)를 생성할 수 있다. 본 발명의 일 예로, 생성부(GNP)는 열화 데이터(DGD) 및 제어 신호(CS)를 토대로 마스킹 제어 신호(MCS)를 생성할 수도 있다. 마스킹 제어 신호(MCS)는 마스킹 구동 블럭(MDB)의 동작을 개시하는 마스킹 시작 신호, 마스킹 신호들(MSK1 내지 MSKn)의 출력 시기를 결정하는 마스킹 클럭 신호 등을 포함할 수 있다.
컨트롤러(CTRL)는 제어 신호(CS)를 토대로 스캔 제어 신호(SCS)를 생성할 수 있다. 스캔 제어 신호(SCS)는 스캔 구동 블럭(SDB)의 동작을 개시하는 스캔 시작 신호, 스캔 신호들(SC1 내지 SCn) 및 초기화 신호들(SS1 내지 SSn)의 출력 시기를 결정하는 스캔 클럭 신호등을 포함할 수 있다.
게이트 드라이버(GD)는 스캔 구동 블럭(SDB) 및 마스킹 구동 블럭(MDB)을 포함한다. 스캔 구동 블럭(SDB)은 컨트롤러(CTRL)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 구동 블럭(SDB)은 스캔 제어 신호(SCS)를 토대로 스캔 신호들(SC1 내지 SCn)을 생성하고, 스캔 라인들(SCL1 내지 SCLn)에 순차적으로 출력한다. 스캔 구동 블럭(SDB)은 스캔 제어 신호(SCS)를 토대로 초기화 신호들(SS1 내지 SSn)을 생성하고, 초기화 라인들(SSL1 내지 SSLn)에 순차적으로 출력한다.
마스킹 구동 블럭(MDB)은 컨트롤러(CTRL)로부터 마스킹 제어 신호(MCS)를 수신한다. 마스킹 구동 블럭(MDB)은 마스킹 제어 신호(MCS)를 토대로 마스킹 신호들(MSK1 내지 MSKn)을 생성하고, 마스킹 라인들(MSL1 내지 MSLn)에 순차적으로 출력한다. 본 발명의 일 예로, 마스킹 제어 신호(MCS)가 제1 및 제2 열화 데이터들을 토대로 생성된 경우, 마스킹 구동 블럭(MDB)은 제1 표시 영역(DA1)에 배치된 제1 화소들에 인가되는 제1 마스킹 신호(MSK_a) 및 제2 표시 영역(DA2)에 배치된 제2 화소들에 인가되는 제2 마스킹 신호(MSK_b)를 생성할 수 있다. 본 발명의 일 예로, 제1 화소들은 제1 내지 k번째 마스킹 라인들(MSL1 내지 MSLk) 중 대응하는 마스킹 라인들에 각각 연결된 화소들이다. 제2 화소들은 k+1 내지 n번째 마스킹 라인들(MSLk+1 내지 MSLn) 중 대응하는 마스킹 라인들에 각각 연결된 화소들이다.
도 10a는 본 발명의 일 실시예에 따른 제1 표시 영역에서의 마스킹 신호 및 보정부와 생성부에 흐르는 전류들을 설명하기 위한 파형도이다. 도 10b는 본 발명의 일 실시예에 따른 제2 표시 영역에서의 마스킹 신호 및 보정부와 생성부에 흐르는 전류들을 설명하기 위한 파형도이다. 이하, 도 6을 참조하여 설명한 신호 및 구간과 동일한 신호 및 구간에 대해서는 동일한 도면 부호를 부여하고, 설명은 생략하도록 한다.
도 10a에는 한 프레임 내의 발광 구간(EMW1)에서의 k번째 마스킹 신호(MSK_k), k번째 마스킹 신호(MSK_k)를 인가받는 k번째 화소의 발광 전류(Iel_k) 및 k번째 마스킹 신호(MSK_k)를 인가받는 k 번째 화소의 누설 전류(Ipt_k)가 도시되어 있다.
도 5a, 도 6 및 도 10a를 참조하면, 본 발명의 일 예로, 발광 구간(EMW1)에서의 발광 전류(Iel_k)와 누설 전류(Ipt_k)의 합은 구동 전류(Itr)와 같다. 제1 발광 구간(EMW1_a)에서는 마스킹 트랜지스터(T4)가 턴-오프되어 누설 전류(Ipt_k)가 발생하지 않는다. 따라서 제1 발광 구간(EMW1_a)에서의 발광 전류(Iel_k)의 제1 발광값(Ik)은 구동 전류(Itr)의 값과 같다. 제2 발광 구간(EMW1_b)에서는 마스킹 트랜지스터(T4)가 턴-온되어 누설 전류(Ipt_k)가 발생한다. 본 발명의 일 예로, 누설 전류(Ipt_k)의 크기는 발광 소자(ED)에서 생성된 광의 세기에 비례한다. 제2 발광 구간(EMW1_b)에서 누설 전류(Ipt_k)의 제1 누설값(△Ipk)은 마스킹 트랜지스터(T4)가 턴-온될 때 발광 소자(ED)에 흐르고 있는 발광 전류(Iel_k)의 값에 비례한다. 본 발명의 일 예로, 제2 발광 구간(EMW1_b)에서의 제2 발광값은 구동 전류(Itr)의 값과 동일한 제1 발광값(Ik)에서 누설 전류(Ipt_k)의 제1 누설값(△Ipk)을 뺀 값(Ik-△Ipk)일 수 있다. 본 발명의 일 예로, 제1 누설값(△Ipk)은 발광 소자(ED)에서 생성된 광의 세기에 비례한다. 발광 구간(EMW1)동안 보정부(LCP)로 흐르는 누설 전류(Ipt_k)에 의하여 보정된 광의 광량은 제1 마스킹 구간(MSW_a)의 폭 및 제1 누설값(△Ipk)에 비례한다.
도 10b에는 한 프레임 내의 발광 구간(EMW2)에서의 k+1번째 마스킹 신호(MSK_k+1), k+1번째 마스킹 신호(MSK_k+1)를 인가받는 k+1번째 화소의 발광 전류(Iel_k+1) 및 k+1번째 마스킹 신호(MSK_k+1)를 인가받는 k+1번째 화소의 누설 전류(Ipt_k+1)가 도시되어 있다.
도 5a, 도 6 및 도 10b를 참조하면, 본 발명의 일 예로, 발광 구간(EMW2)에서의 발광 전류(Iel_k+1)와 누설 전류(Ipt_k+1)의 합은 구동 전류(Itr)와 같다. 제1 발광 구간(EMW2_a)에서의 발광 전류(Iel_k+1)의 제3 발광값(Ik+1)은 구동 전류(Itr)의 값과 같다. 본 발명의 일 예로, 제2 표시 영역(DA2, 도 9 참조)에 포함된 k+1번째 화소의 제2 열화값이 제1 표시 영역(DA1, 도 9 참조)에 포함된 k번째 화소의 제1 열화값보다 크기 때문에, 제1 발광값(Ik)와 제3 발광값(Ik+1)의 크기가 같더라도, k번째 화소에 포함된 발광 소자가 생성하는 광의 광량보다, k+1번째 화소에 포함된 발광 소자가 생성하는 광의 광량이 작을 수 있다.
제2 발광 구간(EMW_2b)에서는 누설 전류(Ipt_k+1)가 발생한다. 누설 전류(Ipt_k+1)의 제2 누설값(△Ipk+1)은 마스킹 트랜지스터(T4)가 턴-온될 발광 소자(ED)에서 생성된 광의 세기에 비례한다. 열화에 의해 k+1번째 화소의 발광 소자가 생성하는 광의 광량이 k번째 화소의 발광 소자가 생성하는 광의 광량보다 작기 때문에, 제2 누설값(△Ipk+1)은 제1 누설값(△Ipk)보다 작을 수 있다. 본 발명의 일 예로, 제2 발광 구간(EMW2_b)에서의 제4 발광값(Ik+1-△Ipk+1)은 구동 전류(Itr)의 값과 같은 제3 발광값(Ik+1)에서 제2 누설값(△Ipk+1)를 뺀 값일 수 있다. 발광 구간(EMW2)동안 보정부(LCP)로 흐르는 누설 전류(Ipt_k+1)에 의하여 보정하는 광의 광량은 제2 마스킹 구간(MSW_b)의 폭 및 제2 누설값(△Ipk+1)에 비례한다.
이에 따라, k+1번째 화소에 포함된 발광부가 생성하는 광의 광량이 k번째 화소에 포함된 발광부가 생성하는 광의 광량보다 작더라도, 제2 누설값(△Ipk+1)의 크기가 제1 누설값((△Ipk)보다 작아지는 네거티브 피드백(negative feedback)을 통하여 화소들(PX, 도 3 참조)의 열화값이 서로 다른 것을 보상할 수 있다. 따라서, 화소들(PX)에 포함된 발광 소자(ED)들의 열화 수준이 서로 다르더라도, 동일 계조에서 동일 휘도의 광을 출력할 수 있고, 그 결과 표시 장치(DD, 도 1 참조)의 표시 품질을 개선할 수 있다.
또한, 본 발명의 일 예로, 마스킹 구동 블럭(MDB, 도 9 참조)은 제1 마스킹 구간(MSW_a)의 폭과 제2 마스킹 구간(MSW_b)의 폭이 서로 다르도록 생성할 수 있다. 본 발명의 일 예로, 제2 마스킹 구간(MSW_b)의 폭은 제1 마스킹 구간(MSW_a)의 폭보다 클 수 있다. 본 발명의 일 예로, k번째 화소의 제1 열화값보다 k+1번째 화소의 제2 열화값이 클 경우, k번째 화소의 보정 트랜지스터(T3)의 열화값보다 k+1번째 화소의 보정 트랜지스터(T3)의 열화값이 클 수 있다. 이 경우, 동일한 광이 인가되어도, k번째 화소의 보정 트랜지스터(T3)에서 발생하는 누설 전류의 크기보다 k+1번째 화소의 보정 트랜지스터(T3)에서 발생하는 누설 전류의 크기가 작아질 수 있다. 이때, 제2 마스킹 구간(MSW_b)의 폭을 제1 마스킹 구간(MSW_a)의 폭보다 크게 하여, k+1번째 화소의 보정 트랜지스터(T3)의 열화값과 k번째 화소의 보정 트랜지스터(T3)의 열화값이 서로 다른 것을 보상할 수 있다. 따라서, 화소들(PX) 각각에 포함된 보정 트랜지스터(T3)가 열화된 정도가 다르더라도, 화소들(PX) 각각에 대한 광량 보상 수준을 일정하게 제어할 수 있고, 그 결과 동일 계조에서 동일 휘도의 광을 출력할 수 있다.
도 11a는 본 발명의 일 실시예에 따른 제1 표시 영역에서의 마스킹 신호 및 보정부와 생성부에 흐르는 전류들을 설명하기 위한 파형도이다. 도 11b는 본 발명의 일 실시예에 따른 제2 표시 영역에서의 마스킹 신호 및 보정부와 생성부에 흐르는 전류들을 설명하기 위한 파형도이다. 이하, 도 6, 도 10a 및 도 10b를 참조하여 설명한 신호 및 구간과 동일한 신호 및 구간에 대해서는 동일한 도면 부호를 부여하고, 설명은 생략하도록 한다.
도 5a, 도 9, 도 11a 및 도 11b를 참조하면, 본 발명의 일 예로, 마스킹 구동 블럭(MDB)은 k번째 마스킹 신호(MSK_ka)에 포함된 제1 마스킹 구간(MSW_c)의 개수와 k+1번째 마스킹 신호(MSK_k+1a)에 포함된 제2 마스킹 구간(MSW_d)의 개수를 서로 다르도록 k번째 및 k+1번째 마스킹 신호들(MSK_ka, MSK_k+1a)을 생성할 수 있다. 본 발명의 일 예로, 제2 열화값이 제1 열화값보다 클 경우, 마스킹 구동 블럭(MDB)은 k번째 마스킹 신호(MSK_ka)에 포함된 제1 마스킹 구간(MSW_c)의 개수보다 k+1번째 마스킹 신호(MSK_k+1a)에 포함된 제2 마스킹 구간(MSW_d)의 개수가 많도록 k번째 및 k+1번째 마스킹 신호들(MSK_ka, MSK_k+1a)을 생성할 수 있다. 본 발명의 일 예로, 마스킹 구동 블럭(MDB)은 k번째 마스킹 신호(MSK_ka)는 한 개의 제1 마스킹 구간(MSW_c)을 포함하고, k+1번째 마스킹 신호(MSK_k+1a)는 두 개의 제2 마스킹 구간(MSW_d)을 포함하도록 생성할 수 있다. 본 발명의 일 예로, k번째 마스킹 신호(MSK_ka)에 포함된 제1 마스킹 구간(MSW_c)의 폭과 k+1번째 마스킹 신호(MSK_k+1a)에 포함된 각각의 제2 마스킹 구간(MSW_d)의 폭은 동일할 수 있다. 다만, 본 발명은 이에 제한되지 않고, 각각의 제2 마스킹 구간(MSW_d)의 폭이 제1 마스킹 구간(MSW_c)의 폭보다 클 수도 있다. k+1번째 마스킹 신호(MSK_k+1a)에 포함된 제2 마스킹 구간(MSW_d)의 폭의 합은 k번째 마스킹 신호(MSK_ka)에 포함된 제1 마스킹 구간(MSW_c)의 폭의 합보다 크다. 따라서, k번째 화소의 보정 트랜지스터(T3)의 열화값보다 k+1번째 화소의 보정 트랜지스터(T3)의 열화값이 크더라도, k번째 화소의 보정 트랜지스터(T3)에 의한 네거티브 피드백의 수준과, k+1번째 화소의 보정 트랜지스터(T3)에 의한 네거티브 피드백의 수준을 동일하게 할 수 있다.
구체적으로, 도 11a의 제1 발광 구간(EMW3_a)에서는 마스킹 트랜지스터(T4)가 턴-오프되어 누설 전류(Ipt_ka)가 발생하지 않는다. 따라서 제1 발광 구간(EMW3_a)에서의 발광 전류(Iel_ka)의 제5 발광값(Ika)은 구동 전류(Itr)의 값과 같다. 제2 발광 구간(EMW3_b)에서는 마스킹 트랜지스터(T4)가 턴-온되어 누설 전류(Ipt_ka)가 발생한다. 본 발명의 일 예로, 제2 발광 구간(EMW3_b)에서의 제6 발광값은 구동 전류(Itr)의 값과 동일한 제5 발광값(Ika)에서 누설 전류(Ipt_ka)의 제1 누설값(△Ipka)을 뺀 값(Ika-△Ipka)일 수 있다.
도 11b의 제1 발광 구간(EMW4_a)에서는 마스킹 트랜지스터(T4)가 턴-오프되어 누설 전류(Ipt_k+1a)가 발생하지 않는다. 따라서 제1 발광 구간(EMW4_a)에서의 발광 전류(Iel_k+1a)의 제7 발광값(Ika+1)은 구동 전류(Itr)의 값과 같다. 제2 발광 구간(EMW4_b)에서는 마스킹 트랜지스터(T4)가 턴-온되어 누설 전류(Ipt_k+1a)가 발생한다. 본 발명의 일 예로, 제2 발광 구간(EMW4_b)에서의 제8 발광값은 구동 전류(Itr)의 값과 동일한 제7 발광값(Ika+1)에서 누설 전류(Ipt_k+1a)의 제2 누설값(△Ipk+1a)을 뺀 값(Ik+1a-△Ipk+1a)일 수 있다. 본 발명의 일 예로, 제2 누설값(△Ipk+1a)은 제1 누설값(△Ipka)보다 작을 수 있다. 이때, k번째 마스킹 신호(MSK_ka)에 대응되는 제2 발광 구간(EMW3_b)의 폭보다 k+1번째 마스킹 신호(MSK_k+1a)에 대응되는 두 개의 제2 발광 구간(EMW4_b)의 폭이 합이 더 크다. 따라서, 화소들(PX)에 포함된 발광 소자들(ED)의 열화 수준이 서로 다르더라도, 동일 계조에서 동일 휘도의 광을 출력할 수 있고, 그 결과 표시 장치(DD, 도 1 참조)의 표시 품질을 개선할 수 있다
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
PX: 화소 RN: 기준 노드
ED: 발광 소자 RL1: 제1 전원 라인
RL2: 제2 전원 라인 ELVDD: 전원 전압
T1: 구동 트랜지스터 DL: 데이터 라인
DS: 데이터 신호 T2: 스캔 트랜지스터
SC: 스캔 신호 T3: 보정 트랜지스터
VBL: 바이어스 라인 Vbi: 바이어스 전압
T4: 마스킹 트랜지스터 T5: 초기화 트랜지스터
MSK: 마스킹 신호 DA1: 제1 표시 영역
DA2: 제2 표시 영역 MDB: 마스킹 구동 블럭
SCS: 스캔 제어 신호 MCS: 마스킹 제어 신호
ELVDSS: 제2 구동 전압 CTRL: 컨트롤러
DCP: 열화 계산부 GNP: 생성부
DGD: 열화 데이터 GD: 게이트 드라이버
SDB: 스캔 구동 블럭

Claims (20)

  1. 복수 개의 화소들을 포함하는 표시 패널을 포함하고,
    상기 화소들 중 하나는,
    기준 노드에 연결되고, 광을 발생하는 발광 소자;
    전원 전압을 수신하는 전원 라인과 상기 기준 노드 사이에 접속된 구동 트랜지스터;
    데이터 신호를 수신하는 데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 스캔 트랜지스터;
    바이어스 전압을 수신하는 바이어스 라인과 상기 기준 노드 사이에 접속되고, 상기 광을 수신하는 수광 소자; 및
    상기 기준 노드와 상기 수광 소자 사이에 접속되고, 마스킹 신호를 수신하는 마스킹 트랜지스터를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 수광 소자는,
    상기 바이어스 라인에 연결된 제1 전극, 상기 마스킹 트랜지스터에 연결된 제2 전극 및 상기 바이어스 라인에 연결된 제어 전극을 포함하는 보정 트랜지스터를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 마스킹 트랜지스터는,
    상기 보정 트랜지스터의 상기 제2 전극에 연결된 제1 전극, 상기 기준 노드에 연결된 제2 전극 및 상기 마스킹 신호를 수신하는 제어 전극을 포함하는 표시 장치.
  4. 제2 항에 있어서,
    상기 발광 소자는,
    공통 전압을 수신하는 공통 전극과 상기 기준 노드 사이에 접속되고,
    상기 공통 전압이 상기 바이어스 전압으로써 상기 보정 트랜지스터에 공급되는 표시 장치.
  5. 제1 항에 있어서,
    상기 구동 트랜지스터는,
    상기 기준 노드에 연결된 제1 전극, 상기 전원 라인에 연결된 제2 전극 및
    상기 스캔 트랜지스터에 연결된 제어 전극을 포함하고,
    상기 스캔 트랜지스터는,
    상기 구동 트랜지스터의 상기 제어 전극에 연결된 제1 전극, 상기 데이터 라인에 연결된 제2 전극 및 상기 스캔 신호를 수신하는 제어 전극을 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 스캔 신호는 상기 스캔 트랜지스터를 턴-온시키는 스캔 구간을 포함하고,
    상기 마스킹 신호는 상기 마스킹 트랜지스터를 턴-온시키는 마스킹 구간을 포함하며,
    한 프레임 내에서,
    상기 스캔 구간은 상기 마스킹 구간보다 앞서는 표시 장치.
  7. 제6 항에 있어서,
    상기 한 프레임 내에서,
    상기 스캔 구간과 상기 마스킹 구간은 비중첩하는 표시 장치.
  8. 제1 항에 있어서,
    상기 구동 트랜지스터의 제어 전극과 상기 기준 노드 사이에 접속된 커패시터; 및
    상기 기준 노드와 초기화 전압을 수신하는 초기화 라인 사이에 접속된 초기화 트랜지스터를 더 포함하고,
    상기 초기화 트랜지스터는,
    상기 기준 노드에 연결된 제1 전극, 상기 초기화 라인에 연결된 제2 전극 및 초기화 신호를 수신하는 제어 전극을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 스캔 신호는 상기 스캔 트랜지스터를 턴-온시키는 스캔 구간을 포함하고,
    상기 마스킹 신호는 상기 마스킹 트랜지스터를 턴-온시키는 마스킹 구간을 포함하며,
    상기 초기화 신호는 상기 초기화 트랜지스터를 턴-온시키는 초기화 구간을 포함하고,
    한 프레임 내에서,
    상기 초기화 구간은 상기 스캔 구간보다 앞서고,
    상기 스캔 구간은 상기 마스킹 구간보다 앞서는 표시 장치.
  10. 복수 개의 화소들을 포함하는 표시 패널;
    스캔 제어 신호 및 마스킹 제어 신호를 생성하는 컨트롤러; 및
    상기 스캔 제어 신호 및 상기 마스킹 제어 신호를 수신하여 스캔 신호 및 마스킹 신호를 출력하는 게이트 드라이버를 포함하고,
    상기 화소들 각각은,
    상기 스캔 신호를 수신하고, 광을 생성하는 발광부; 및
    상기 발광부와 전기적으로 연결되고, 상기 마스킹 신호 및 상기 광을 수신하여, 상기 발광부가 생성하는 상기 광의 광량을 보정하는 보정부를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 마스킹 신호는 마스킹 구간을 포함하고,
    상기 보정부는 상기 마스킹 구간의 폭에 따라 보정하는 상기 광량을 다르게 하는 표시 장치.
  12. 제11 항에 있어서,
    상기 컨트롤러는,
    매 프레임마다 영상 데이터를 누적하고, 기 누적된 이전 영상 데이터들을 토대로 열화 데이터를 생성하는 열화 계산부; 및
    상기 열화 데이터를 토대로 상기 마스킹 제어 신호를 생성하는 생성부를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 열화 데이터에 포함된 열화값이 커질수록, 상기 마스킹 구간의 폭은 커지는 표시 장치.
  14. 제13 항에 있어서,
    상기 보정부는, 상기 발광부가 생성하는 상기 광의 상기 광량이 적어지도록 보정하고,
    상기 마스킹 구간의 폭이 커질수록, 상기 보정부가 보정하는 상기 광량은 커지는 표시 장치.
  15. 제12 항에 있어서,
    상기 표시 패널은, 제1 표시 영역 및 제2 표시 영역을 포함하고,
    상기 열화 데이터는,
    상기 제1 표시 영역에 대한 제1 열화 데이터 및 상기 제2 표시 영역에 대한 제2 열화 데이터를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 마스킹 제어 신호는, 상기 제1 열화 데이터 및 상기 제2 열화 데이터를 토대로 생성되고,
    상기 마스킹 신호는,
    상기 복수 개의 화소들 중 상기 제1 표시 영역에 배치된 제1 화소들에 인가되는 제1 마스킹 신호 및 상기 복수 개의 화소들 중 상기 제2 표시 영역에 배치된 제2 화소들에 인가되는 제2 마스킹 신호를 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 열화 데이터에 포함된 제1 열화값 및 상기 제2 열화 데이터에 포함된 제2 열화값은 서로 다르며,
    상기 제1 마스킹 신호에 포함된 제1 마스킹 구간의 폭과, 상기 제2 마스킹 신호에 포함된 제2 마스킹 구간의 폭은 서로 다른 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 열화값은 상기 제1 열화값보다 크고,
    상기 제2 마스킹 구간의 폭은 상기 제1 마스킹 구간의 폭보다 큰 표시 장치.
  19. 제10 항에 있어서,
    상기 게이트 드라이버는,
    상기 스캔 제어 신호를 토대로 상기 스캔 신호를 생성하는 스캔 구동 블럭; 및
    상기 마스킹 제어 신호를 토대로 상기 마스킹 신호를 생성하는 마스킹 구동 블럭을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 발광부는,
    발광 소자;
    상기 발광 소자와 전원 전압을 수신하는 전원 라인 사이에 접속된 구동 트랜지스터; 및
    데이터 라인과 상기 구동 트랜지스터 사이에 전기적으로 연결되고, 상기 스캔 신호를 수신하는 스캔 트랜지스터를 포함하고,
    상기 보정부는,
    상기 발광 소자와 바이어스 전압을 수신하는 바이어스 라인 사이에 접속된 보정 소자; 및
    상기 발광 소자와 상기 보정 소자 사이에 접속되고, 상기 마스킹 신호를 수신하는 마스킹 트랜지스터를 포함하는 표시 장치.
KR1020210110506A 2021-08-20 2021-08-20 표시 장치 KR20230028681A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210110506A KR20230028681A (ko) 2021-08-20 2021-08-20 표시 장치
US17/719,556 US20230059858A1 (en) 2021-08-20 2022-04-13 Display device
CN202210935205.3A CN115909975A (zh) 2021-08-20 2022-08-05 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210110506A KR20230028681A (ko) 2021-08-20 2021-08-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20230028681A true KR20230028681A (ko) 2023-03-02

Family

ID=85228549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210110506A KR20230028681A (ko) 2021-08-20 2021-08-20 표시 장치

Country Status (3)

Country Link
US (1) US20230059858A1 (ko)
KR (1) KR20230028681A (ko)
CN (1) CN115909975A (ko)

Also Published As

Publication number Publication date
US20230059858A1 (en) 2023-02-23
CN115909975A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
KR20190041046A (ko) 유기 발광 표시 장치
US20220366847A1 (en) Display apparatus
CN115731831A (zh) 显示装置
US11749178B2 (en) Display device for providing test data signals of different voltage levels to different areas of a display panel in a test mode
CN116013188A (zh) 显示装置
KR20230028681A (ko) 표시 장치
KR20230097243A (ko) 표시장치
US11514863B1 (en) Display device
US11978397B2 (en) Display device
KR20240027177A (ko) 발광 표시 장치
US20240138188A1 (en) Light emitting display device
US11955078B2 (en) Display device
KR20240065509A (ko) 발광 표시 장치
US11545531B2 (en) Display device comprising a conductor having a width of the first portion in the second direction being greater than a width of the second portion in the first direction
US20240071310A1 (en) Pixel, a display device and an operating method of the pixel
US20230320161A1 (en) Display device including sensors
KR20210088026A (ko) 표시 장치
KR20240055950A (ko) 발광 표시 장치
KR20230066176A (ko) 발광 표시 장치
KR20230006743A (ko) 표시 장치
KR20240065545A (ko) 발광 표시 장치
KR20230154344A (ko) 표시 장치
KR20240010630A (ko) 표시 장치
KR20220145964A (ko) 표시 장치
KR20240065627A (ko) 표시 장치