KR20230024912A - 전자 장치 및 전자 장치의 제조 방법 - Google Patents

전자 장치 및 전자 장치의 제조 방법 Download PDF

Info

Publication number
KR20230024912A
KR20230024912A KR1020227045191A KR20227045191A KR20230024912A KR 20230024912 A KR20230024912 A KR 20230024912A KR 1020227045191 A KR1020227045191 A KR 1020227045191A KR 20227045191 A KR20227045191 A KR 20227045191A KR 20230024912 A KR20230024912 A KR 20230024912A
Authority
KR
South Korea
Prior art keywords
electronic device
electrode
cover
housing
surface resistivity
Prior art date
Application number
KR1020227045191A
Other languages
English (en)
Inventor
요리오끼 마쯔모또
노부히로 마쯔모또
신이찌 야마구찌
류이찌 다께우찌
Original Assignee
가부시끼가이샤 마쯔모또 기껜
시시도 세이덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 마쯔모또 기껜, 시시도 세이덴기 가부시키가이샤 filed Critical 가부시끼가이샤 마쯔모또 기껜
Publication of KR20230024912A publication Critical patent/KR20230024912A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F1/00—Preventing the formation of electrostatic charges
    • H05F1/02—Preventing the formation of electrostatic charges by surface treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T19/00—Devices providing for corona discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T19/00—Devices providing for corona discharge
    • H01T19/04—Devices providing for corona discharge having pointed electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T23/00—Apparatus for generating ions to be introduced into non-enclosed gases, e.g. into the atmosphere
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Elimination Of Static Electricity (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)

Abstract

본 발명의 전자 장치는, 제전 대상물의 근방에서 사용되는 전자 장치이며, 전기 부품과, 전기 부품으로 고압 전원의 전력을 송전하는 배선부와, 전기 부품 및 배선부를 수용하는 하우징을 구비하고, 전기 부품의 적어도 일부를 덮는 것이고, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 커버부 및 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 하우징의 적어도 한쪽을 갖는 것이다.

Description

전자 장치 및 전자 장치의 제조 방법
본 발명은, 전자 장치 및 전자 장치의 제조 방법에 관한 것이다.
지금까지 전자 부품·전자 기기나 그 제조 공정에 있어서의 정전기 대책에 대하여 다양한 개발이 이루어져 왔다. 이러한 종류의 기술로서, 예를 들어 특허문헌 1에 기재된 기술이 알려져 있다. 특허문헌 1에는, 코로나 방전을 발생시켜 이온을 발생시키는 방전침을 구비하는 이오나이저가 기재되어 있다(특허문헌 1의 청구항 1 등).
일본 특허 공개 제2019-75349호 공보
그러나, 본 발명자가 검토한 결과, 상기 특허문헌 1에 기재된 이오나이저 등의 전자 장치에 있어서, 그 사용 시에 근방에 존재하는 전자 부품·전자 기기 등의 제전 대상물에 있어서의 유도 대전 현상의 완화의 점에서 개선의 여지가 있는 것이 판명되었다.
본 발명자는 더 검토한바, 전자 부품, 하우징을 구비하고, 고압 전원으로 구동하는 전자 장치에 대하여, 전기 부품을 덮는 커버부 및/또는 하우징의 표면 저항률을 적절하게 제어함으로써, 전자 장치의 사용 시에 있어서, 그 근방에 존재하는 제전 대상물에 발생하는 유도 대전 현상을 완화할 수 있는 것을 알아내어, 본 발명을 완성하는 데 이르렀다.
본 발명에 따르면,
제전 대상물의 근방에서 사용되는 전자 장치이며,
전기 부품과,
상기 전기 부품으로 고압 전원의 전력을 송전하는 배선부와,
상기 전기 부품 및 상기 배선부를 수용하는 하우징을 구비하고,
상기 전기 부품의 적어도 일부를 덮는 것이고, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 커버부 및 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 상기 하우징의 적어도 한쪽을 갖는 전자 장치가 제공된다.
또한 본 발명에 따르면,
전기 부품과, 상기 전기 부품으로 고압 전원의 전력을 송전하는 배선부와, 상기 전기 부품 및 상기 배선부를 수용하는 하우징을 구비하고, 제전 대상물의 근방에서 사용되는 전자 장치의 제조 방법이며,
표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하이고, 상기 전기 부품의 적어도 일부를 덮는 커버부 및 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 상기 하우징의 적어도 한쪽을 사용하여, 전자 장치의 구성 부품을 조립하는 것에 의해 상기 전자 장치를 얻는, 조립 공정을 포함하는, 전자 장치의 제조 방법이 제공된다.
본 발명에 따르면, 유도 대전 현상의 완화에 우수한 전자 장치 및 전자 장치의 제조 방법이 제공된다.
도 1은 측정 시스템(10)에 있어서의 측정 기기의 접속도를 모식적으로 나타내는 도면이다.
도 2는 도 1의 측정 시스템(10)에 있어서의 각 부의 정전 용량의 관계를 나타내는 등가 회로도이다.
도 3은 유도 전압의 측정 방법을 설명하기 위한 도면이다.
도 4는 이오나이저(제전 장치)의 구조를 모식적으로 나타내는 단면도이다.
도 5는 도 4의 α 영역의 확대도를 나타내는 도면이다.
도 6은 그밖의 이오나이저의 구조를 모식적으로 나타내는 도면이다.
도 7은 그밖의 이오나이저의 구조를 모식적으로 나타내는 도면이다.
이하, 본 발명의 실시 형태에 대하여, 도면을 사용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙이고, 적절히 설명을 생략한다. 또한, 도면은 개략도이고, 실제의 치수 비율과는 일치하고 있지 않다.
또한, 본 실시 형태에서는 도시한 바와 같이 전후 좌우 상하의 방향을 규정하여 설명한다. 그러나, 이것은 구성 요소의 상대 관계를 간단하게 설명하기 위해 편의적으로 규정하는 것이다. 따라서, 본 발명을 실시하는 제품의 제조 시나 사용 시의 방향을 한정하는 것은 아니다.
본 실시 형태의 전자 장치에 대하여 개략적으로 설명한다.
본 실시 형태의 전자 장치는, 전기 부품과, 전기 부품으로 고압 전원의 전력을 송전하는 배선부와, 전기 부품 및 배선부를 수용하는 하우징을 구비하고, 전기 부품의 적어도 일부를 덮는 것이고, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 커버부 및 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 하우징의 적어도 한쪽을 갖는다.
이러한 전자 장치는, 전자 부품·전자 기기 등의 제전 대상물의 근방에 있어서 사용된다.
전자 부품·전자 기기의 제조·조립 공정에 있어서는, 정전기 방전(ESD: Electro Static Discharge)에 의한 제품에 대한 대미지를 억제할 것을 목적으로 하여, 각종 정전기 대책이 채용되어 있다.
정전기 대책의 하나로서, 제전 장치(이오나이저)를 사용하는 것이 폭넓게 행해지고 있다. 제전 장치는, 전자 부품·전자 기기에 있어서의 대전 전하를 중화함으로써, ESD의 발생을 억제할 수 있다. 제전 장치가 채용되는 이유로서, 안전성이 비교적 높은 것, 설치 장소에 대한 제약이 적은 것, 취급하기 쉬운 것 등을 들 수 있다.
근년, 전자 부품·전자 기기의 미세화나 고속화, 저동작 전압화, 고기능화 등에 수반하여, 정전기 방전(ESD)에 대한 내구성이 저하될 우려가 있기 때문에, 정전기 관리 전압을, 수볼트(V) 내지 십수(V) 정도의 매우 낮은 값으로 하는 것이 요구되어 오고 있다. 예를 들어, 정전기 방전에 대한 감수성이 매우 높은 하드디스크 드라이브의 자기 헤드·슬라이더 공정, CMOS 이미지 센서, SAW 디바이스, 고주파 디바이스, SiC 기술을 채용한 인버터, 레이저 다이오드, 백색 LED, 고휘도 LED 등에 있어서, 이와 같은 과제가 현저하다.
이러한 배경을 근거로 하여, 본 발명자들이 검토한 결과, 정전기 관리 전압이 낮게 설정되는 전자 부품·전자 기기의 제조 공정에 있어서, 제전 장치가 제전 대상물의 대전 전하를 중화할 때, 그 고압 전원 등에 기인한 전계에 의해, 제전 대상물에 이온이 유입되지 않더라도 전위가 유도됨으로써, 정전기 장해를 일으킬 우려가 있는 것이 판명되었다.
지금까지의 제전 장치의 개발에 있어서, 제전 장치 자체에 정전기 대책이 실시되어 있지는 않았다. 왜냐하면, 지금까지는 정전기 관리 전압이 비교적 높은 기준이 마련되어 있었으므로, 제전 장치에 의한 제전 대상물에 발생하는 유도 대전에 대하여 착안, 검토되어 있지 않았기 때문이다. 즉, 제전 장치에 의한 유도 대전에 대하여 검토 사항으로부터 제외했다고 해도, 제전 속도나 이온 밸런스 등의 제전 성능을 높이면, 정전기 대책으로서 유효한 제전 장치를 제공할 수 있었다.
그러나, 금회, 수볼트(V) 내지 십수(V) 정도의 정전기 관리 전압이 비교적 낮은 기준이 설정되었다. 이 경우, 제전 장치에 의한 제전 대상물에 발생하는 유도 대전량은, 무시할 수 있는 레벨의 정전기량은 아니고, 정전기 대책의 대상으로 하는 것이 ESD의 발생 억제에 유효한 것이, 본 발명자의 지견에 의해 명확해졌다.
또한 예의 검토한바, 제전 장치의 하우징의 표면 저항률 및/또는 전기 부품을 덮는 커버부의 표면 저항률을, 상기 상한값 이하 및 상기 하한값 이상이 되도록 적절하게 제어함으로써, 제전 장치의 사용 시에 있어서, 그 근방에 존재하는 제전 대상물에 발생하는 유도 대전 현상을 완화할 수 있는 것이 발견되었다.
표면 저항률을 상기 상한값 이하로 함으로써, 표면 저항률이 1011Ω/□ 초과인 절연성 재료와 비교하여, 전하의 이동이 원활해져, 제전 시에 있어서 제전 대상물(W)에 발생하는 유도 전압을 저감할 수 있다. 또한, 표면 저항률을 상기 하한값 이상으로 함으로써, 104Ω/□ 미만의 도전성 재료와 비교하여, 전극(130)으로부터 발생하는 이온의 끌어당김량의 증대를 억제할 수 있기 때문에, 이오나이저(100)의 제전 성능의 저하를 억제할 수 있다.
본 실시 형태에 따르면, 제전 대상물의 근방에 있어서, 제전 장치 등의 전자 장치를 사용하는 것에 의해, 정전 유도에 의해 제전 대상물에 발생하는 유도 전압을 저감시키는 것, 즉, 유도 대전 현상의 완화가 가능해진다.
이에 의해, 전자 부품·전자 기기의 제조 공정에 있어서, 수율을 향상시키는 것, 품질의 변동을 저감시키는 것 등을 기대할 수 있다.
또한, 본 실시 형태의 일 형태에 의하면, 수볼트(V) 내지 십수(V) 정도의 정전기 관리 전압이 비교적 낮은 기준에 있어서도, ESD의 발생을 억제할 수 있는 제전 장치 등의 전자 장치를 제공할 수 있다.
이하, 본 실시 형태의 전자 장치에 대하여 상세하게 설명한다.
전자 장치는, 예를 들어 코로나 방전형 제전 장치(이오나이저), 광 조사형 제전 장치 등이 사용된다. 코로나 방전형 제전 장치는, 코로나 방전을 발생시키는 방전침(전극)을 구비하는 것으로, 전압 인가 방식이나 자기 방전 방식이 있다. 광 조사형 제전 장치는, 방사선의 종류에 따라, 자외선 방식, 연엑스선 방식, 혹은 α선 방식이 있다.
또한, 전자 장치는, 전자 부품·전자 기기나 그 제조 공정에 있어서, 제전 대상물의 근방에서 사용되는 것이라면, 제전 장치 이외의 일반적인 전자 장치여도 된다.
근방이란, 제전 장치에 있어서는, 제전 처리를 실시할 때의 제전 대상물과 제전 장치의 거리에 있는 것을 의미해도 되지만, 동일한 실내, 동일한 작업대, 제조 라인 위에 있는 것이어도 된다.
제전 장치는, 설치 타입이어도 되고, 핸디 타입이어도 된다. 제전 장치의 형식은, 예를 들어 바형, 오버헤드 콘솔형, 데스크톱형(블로어형·팬형), 노즐형(스폿형), 건형, 펜형, 박스형 등이 사용된다.
제전 장치의 인가 전압 방식은, 예를 들어 DC(직류) 방식, 펄스 DC 방식, SSDC 방식, AC(교류) 방식, 고주파 AC 방식, 펄스 AC 방식, HDC-AC 방식 등을 들 수 있다.
고압 전원의 전압은, 예를 들어 100V 이상이어도 되고, 바람직하게는 1㎸ 이상이어도 되고, 2㎸ 이상이어도 된다. 고압 전원의 전압의 상한은, 특별히 한정되지 않는다. 고압 전원은, 필요에 따라, 공지의 각종 변환 회로를 가져도 된다.
또한, 제전 장치에 있어서, 전기 부품의 하나인 전극에 인가되는 출력 전압은, 바람직하게는 1㎸ 이상이어도 되고, 보다 바람직하게는 2㎸ 이상이다.
고압 전원의 주파수는, 예를 들어 상용 주파수형의 50㎐나 60㎐ 등, 저주파형의 수㎐ 내지 30㎐, 고주파형의 약 20㎑ 내지 80㎑ 등을 사용해도 된다.
고압 전원은, 내장 전원이어도 되고, 외부 전원이어도 된다. 내장 전원은, 예를 들어 전자 부품을 수용하는 하우징의 내부에 설치된다. 외부 전원은, 예를 들어 전자 장치가 사용되는 시설에 부설된 전원이나 배터리 등이 사용된다.
본 실시 형태의 전자 장치에 대하여, 코로나 방전을 발생시키는 제전 장치의 하나인, 바형의 이오나이저(100)를 사용한 일례에 대하여, 도 4, 5를 사용하여 설명한다.
도 4는, 이오나이저(100)의 구조를 모식적으로 나타내는 단면도이다.
도 5는, 도 4 중의 α 영역의 확대도를 나타내는 도면이다.
도 5의 이오나이저(100)는, 1 또는 2 이상의 전극(130)(전기 부품)과, 전극(130)으로 고압 전원(120)의 전력을 송전하는 배선부(170)와, 전극(130) 및 배선부(170)를 수용하는 하우징(110)을 구비한다.
수용이란, 하우징(110)의 내부 공간의 내부에, 수용물의 일부 또는 전체가 포함된 상태를 의미한다.
전극(130)은, 코로나 방전을 발생시키는 전극, 또는 글로우 방전을 발생시키는 전극의 어느 것이 사용되어 있고, 선단이 조금씩 축경되는 침 형상의 금속봉, 즉, 방전침으로 구성된다.
전극(130)의 구성 재료는, 텅스텐, 스테인리스, 실리콘 및 유리 등이 사용된다.
텅스텐제, 스테인리스제 등의 금속제 방전침, 실리콘제(폴리실리콘제)의 비금속제 방전침은, 각각의 구성 재료를 고순도로 포함하도록 구성될 수 있지만, 필요에 따라 다른 재료가 약간 포함되는 것을 허용한다. 유리제의 방전침은, 표면에 실리콘 코트가 실시된 것을 사용할 수 있다.
전극(130)의 개수, 전극(130)의 피치 간격, 복수의 전극(130)이 설치되는 라인의 길이(전극 길이) 등에 대해서는, 설치 장소나 제전능 등을 고려하여, 설정 가능하다.
전극(130)에 고압 전원(120)으로부터 전력이 배선부(170)를 통해 송전되면, 전극(130)으로부터 이온(140)이 방출된다. 방출된 이온(140)에 의해, 제전 대상물(W)의 표면에 있어서의 대전을 중화(제전 처리)할 수 있다.
이오나이저(100)의 전압 인가 방식은, 상술한 방식으로부터 선택할 수 있고, 특별히 한정되지 않지만, 예를 들어 AC(교류) 방식, 고주파 AC 방식, 펄스 AC 방식, HDC-AC 방식 등의 교류 방식을 사용해도 된다.
교류 방식의 경우, 교류의 고압 전원(120)을 사용해도 되고, 또는 직류의 고압 전원(120)에 교류 발생 회로를 조합한 것을 사용해도 된다.
도 4의 이오나이저(100)가 구비하는 고압 전원(120)은, 하우징(110) 중에 수용된 내장 전원이지만, 이 양태에 한정되지 않는다. 본 실시 형태에 따르면, 고압 전원(120)이 하우징(110)에 내장된 경우라도, 제전 대상물에 발생하는 유도 대전 현상을 완화할 수 있다.
도 4의 이오나이저(100)는, 전극(130)의 적어도 일부를 덮는 커버부(노즐부(150), 가드부(160))를 구비한다.
이오나이저(100) 중, 커버부가, 통 형상의 노즐부(150) 및/또는 가드부(160)로 구성되어도 된다. 통 형상의 노즐부(150)의 일례는, 하우징(110)에 마련되어 있고, 전극(130)의 주위를 덮도록 구성되어도 된다. 가드부(160)의 일례는, 통 형상의 노즐부(150)에 착탈 가능하게 장착되어 있고, 전극(130)의 적어도 선단(132)을 덮도록 구성되어도 된다.
도 5는, 도 4의 α 영역을 확대한 도면이고, 커버부에 설치된 전극(130)을 모식적으로 나타내는 도면이다. 도 5의 (a)는, 전극(130)의 축심 방향을 선단(132)측으로부터 본 도면, 도 5의 (b)는, 도 5의 (a)의 A-A 단면으로 본 도면, 도 5의 (c)는, 도 5의 (b)의 B-B 단면으로 본 도면이다.
도 5의 (b) 중, 커버부는, 전극(130)의 선단(132)의 주위를 덮는 것이고, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 제1 커버 구조(노즐부(150)) 및 전극(130)의 선단(132)의 전방을 덮는 것이고, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 제2 커버 구조(가드부(160))를 갖고 있다.
전극(130)을 구비하는 이오나이저(100)는, 제1 커버 구조만 가져도 되지만, 제1 커버 구조 및 제2 커버 구조의 양자를 갖는 양태가 바람직하다.
노즐부(150)는, 전극(130)의 후방의 일부를 지지하는 소켓 구조를 갖고 있고, 하우징(110)의 설치 구멍에 착탈 가능하게 장착된다. 전극(130)이 손모되었을 때, 새로운 전극(130)을 갖는 노즐부(150)로 교환하는 것이 가능해지기 때문에, 메인터넌스가 용이해진다. 착탈 방법은, 기계적 결합 등의 공지된 방법을 사용할 수 있다.
또한, 노즐부(150)와 하우징(110)은 별도의 부재로 구성되어도 되지만, 양 부재가 일체화되어 이루어지는 일체 부재로 구성되어도 된다.
노즐부(150)는, 전극(130)의 축심 방향에 있어서의 주위를 덮는 벽부에 1 또는 2 이상의 구멍부(190)를 가져도 된다. 구멍부(190)를 통해 에어를 공급하는 것이 가능해져, 전극(130)의 제전 특성을 조정하는 것이 가능해진다. 에어는, 하우징(110) 중의 컴프레서로부터 공급되도록 구성되어도 된다.
노즐부(150)는, 축심 방향에 대하여 둘레 방향에 있어서의 전극(130)의 표면의 적어도 일부를 덮는 커버 구조를 갖고, 소켓 구조로부터 돌출된 전극(130)의 부분으로부터 그 선단(132)까지의 둘레 방향의 표면 전체를 덮는 통 형상의 제1 커버 구조를 더 가져도 된다.
또한, 가드부(160)는, 전극(130)의 선단(132) 전방에 존재하는 노즐부(150)의 개구(134)를 덮는 제2 커버 구조를 갖는다. 이러한 가드부(160)는, 도 5의 (a)에 나타내는 개구(134) 내에 있는 전극(130)의 선단(132)이 잘못하여 조작자에게 접촉되어 버리는 것을 방지할 수 있기 때문에, 핑거 가드로서 기능한다.
가드부(160)는, 노즐부(150)에 착탈 가능하게 장착된다. 가드부(160)만을 교환 가능해진다. 착탈 방법은, 기계적 결합 등의 공지된 방법을 사용할 수 있다.
또한, 가드부(160)와 노즐부(150)는 별도의 부재로 구성되어도 되지만, 일체 부재로 구성되어도 된다.
본 실시 형태의 이오나이저(100)에 있어서, 구성 A: 전극(130)(전기 부품)의 적어도 일부를 덮는 것이고, 커버부의 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 커버부(노즐부(150) 및/또는 가드부(160)) 및 구성 B: 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 하우징(110)의 적어도 한쪽, 바람직하게는 양쪽을 갖는다.
구성 A 및 구성 B의 표면 저항률은, 각각 동일해도 되고 달라도 된다.
이오나이저(100)는, 구성 A만, 또는 구성 B만을 가져도 되지만, 바람직하게는 구성 A 및 구성 B의 양쪽을 갖는다.
구성 A: 커버부의 표면 저항률은, 1.0×104Ω/□ 이상 1.0×1011Ω/□ 이하, 바람직하게는 1.0×104Ω/□ 이상 1.0×1010Ω/□ 이하, 보다 바람직하게는 1.0×104Ω/□ 이상 1.0×109Ω/□ 이하, 더욱 바람직하게는 1.0×105Ω/□ 이상 1.0×109Ω/□ 이하이다.
구성 B: 하우징(110)의 표면 저항률은, 각각 동일해도 되고 달라도 되고, 1.0×104Ω/□ 이상 1.0×1011Ω/□ 이하, 바람직하게는 1.0×104Ω/□ 이상 1.0×1010Ω/□ 이하, 보다 바람직하게는 1.0×104Ω/□ 이상 1.0×109Ω/□ 이하, 더욱 바람직하게는 1.0×105Ω/□ 이상 1.0×109Ω/□ 이하이다.
본 명세서에 있어서, 표면 저항률이란, 예를 들어 온도: 22.5℃±10%, 습도: 50％RH±5℃의 환경 하에서, IEC 61340 5-1, 5-2 규격으로 정의된(ESD Association standards에 순응한) 표면 저항계를 사용하여, CR 프로브 혹은 2P 프로브를 사용하여 측정한 값(Ω/□)을 채용할 수 있다.
상기한 구성 A 및 구성 B의 적어도 한쪽을 구비함으로써, 이오나이저(100)로부터 발생하는 전계가, 제전 대상물(W)에 일으키는 유도 대전 현상을 완화할 수 있다.
상세한 메커니즘은 정확하지는 않지만, 상기한 표면 저항률을 갖는 커버부나 하우징에 의해, 절연성 재료와 비교하여 전하의 이동이 원활해지는 한편, 도전성 재료와 비교하여 전극(130)으로부터 발생하는 이온의 끌어당김량의 증대를 억제할 수 있기 때문에, 제전 시에 있어서 제전 대상물(W)에 발생하는 유도 전압을 저감할 수 있는 한편, 이오나이저(100)의 제전 성능의 저하를 억제할 수 있다고 생각된다.
하우징(110)의 표면 저항률을 A라고 하고, 커버부의 표면 저항률을 B라고 했을 때, A 및 B가, 예를 들어 103/1012≤A/B<1, 바람직하게는 104/1011≤A/B<1, 보다 바람직하게는 104/109≤A/B<1을 충족시키도록 이오나이저(100)가 구성되어도 된다. 이에 의해, 커버부에 의한 제전능의 저하를 억제하면서도, 커버부로부터 하우징(110)으로 전하의 이동을 원활하게 행하는 것이 가능해진다.
또한, 다른 양태로서, A 및 B가, 예를 들어 1<A/B≤103/1012을 충족하도록 이오나이저(100)가 구성되어도 된다.
이오나이저(100)에 있어서, 하우징(110) 및 커버부(노즐부(150), 가드부(160))의 적어도 한쪽이, 절연성의 층 또는 도전성의 층과, 그 층의 표면의 적어도 일부에 형성된, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 정전기 확산성층(180)을 갖도록 구성되어도 된다.
여기서, 이오나이저의 기술 분야에 있어서, 방전침이 설치된 노즐이나, 노즐의 핑거 가드에는, 통상, 절연성 재료를 사용하고, 도전성 재료를 사용하지 않는 것이 일반적으로 행해지고 있다. 이것은, 도전성 재료가, 방전침으로부터 방출된 이온을 끌어당겨 버리기 때문에, 이오나이저의 제전능을 저하시키고, 그 결과, 제전 대상물(W)이 충분히 제전되지 않을 우려가 있기 때문이었다. 그러나, 통상의 절연성 재료를 사용하면, 상술한 바와 같이, 제전 대상물(W)에 발생하는 유도 전압이 높아져, ESD가 발생할 우려가 있었다.
이에 대해, 절연성층 위에 정전기 확산성층을 적층하는 제1 적층 구조, 혹은 도전성층 위에 정전기 확산성층을 적층하는 제2 적층 구조의 어느 한쪽을 채용함으로써, 이오나이저의 제전능의 저하를 억제하면서도, 제전 시에 있어서 제전 대상물(W)에 발생하는 유도 전압을 저감시키는 것이 가능해진다.
이러한 적층 구조는, 전극(130)의 축심 방향에 있어서의 주위를 덮는 노즐부(150), 전극(130)의 선단(132)과 제전 대상물(W) 사이에 존재하는 가드부(160) 및 전극(130)을 설치하는 하우징(110) 중 적어도 하나 이상에 형성됨으로써, 제전 대상물(W)에 발생하는 유도 대전 현상을 완화할 수 있다.
이 중에서도, 전극(130)으로부터 발생한 이온의 진행 방향을 방해하는 위치에 설치되는 가드부(160)에 적층 구조가 형성되는 것이 바람직하다. 이에 의해, 유도 전압을 더 저감시킬 수 있다. 또한, 보다 바람직하게는 가드부(160) 및 노즐부(150), 더욱 바람직하게는 노즐부(150), 가드부(160) 및 하우징(110)에 적층 구조가 형성된다. 가드부(160)가 접촉하는 부재나, 그 부재와 더 접촉하는 별도의 부재에 있어서도, 상기한 적층 구조를 형성함으로써, 한층 더, 제전 대상물(W)에 발생하는 유도 전압을 저감할 수 있다. 상세한 메커니즘은 정확하지는 않지만, 전극(130)으로부터 발생한 이온의 이동이, 가드부(160)를 통해 원활하게 행해지기 때문에, 제전 시에 있어서 제전 대상물(W)에 발생하는 유도 전압을 저감할 수 있다고 생각된다.
적층 구조 중의 정전기 확산성층(180)의 표면 저항률의 측정은, 단독이 아니라, 하지층인 절연성층 또는 도전성층에 적층된 상태에서 측정되는 것이다. 예를 들어, 도전성층의 하지층을 사용함으로써, 표면 저항률의 값을, 단독의 경우보다도 작게 조정하는 것이 가능하다.
제1 적층 구조 중의 절연성층에는, 예를 들어 ABS, PC, PE, PP, PMMA, PS, PVC, POM, 그밖의 엘라스토머 수지나 엔지니어링 플라스틱 수지, 이들 수지를 2종 이상 포함하는 폴리머 알로이 수지 등의 열가소성 수지를 사용할 수 있다. 열가소성 수지는, 금속 재료에 비해 경량이고, 성형성이 우수하여, 원하는 부재 형상이 얻어진다.
또한, 제2 적층 구조 중의 도전성층에는, SUS, SPCC, SOOC 등의 합금강 등의 철강재, Al 합금, Cu 합금 등의 합금재 등의 금속 재료를 사용해도 되고, 카본이나 Ag 등의 도전재를 상기한 열경화성 수지 등의 수지에 혼입한 도전성 수지 등을 사용하는 것이 가능하다.
상세한 메커니즘은 정확하지는 않지만, 제1 적층 구조에서는, 하지의 표면에 형성된 정전기 확산성층 중을 통해 전하가 이동하는 것에 비해, 제2 적층 구조에서는, 정전기 확산성층 중뿐만 아니라, 정전기 확산성층으로부터 하지의 도전성층으로 이동한 전하가, 그 도전성층 중으로도 이동하는 것이 가능하기 때문에, 더 효율적으로 유도 대전 현상을 완화할 수 있다고 생각된다.
정전기 확산성층을, 절연성층 또는 도전성층 위에 형성하는 방법으로서는, 예를 들어, 도료를 사용하여 도막을 성막하는 방법, 박막 필름을 적층하는 방법, 성형 재료를 사용하여 성형하는 방법 등을 들 수 있다. 정전기 확산성층을 단독으로 형성해도 되지만, 2색 성형 등의 방법을 사용함으로써, 절연성층 또는 도전성층의 하지층과 정전기 확산성층을 동시에 형성하는 것도 가능하다.
또한, 하우징(110), 노즐부(150), 가드부(160)의 각각은, 정전기 확산성 재료의 단독으로 구성되어도 되지만, 상기한 적층 구조를 갖도록, 도전성 재료 및 정전기 확산성 재료, 절연성 재료 및 정전기 확산성 재료를 조합하여 구성되어도 된다.
하우징(110), 노즐부(150), 가드부(160)에 있어서, 각각이 동일 또는 다른 정전기 확산성 재료, 도전성 재료, 절연성 재료를 사용해도 된다.
일례로서, 절연성 수지로 구성된 하우징(110)의 외표면 및/또는 내표면의 적어도 한쪽에, 정전기 확산성 재료의 도막이 형성된 코팅품, 또한 절연성 수지로 구성된 하우징(110)의 외표면 및/또는 내표면의 적어도 한쪽에, 정전기 확산성 재료의 막이 형성된 2색 성형품 등을 들 수 있다.
이오나이저(100) 중의 커버부는, 전극(130)의 주위를 덮는 커버 구조(노즐부(150)) 및/또는 전극(130)의 선단(132)의 전방을 덮는 커버 구조(가드부(160))를 갖고 있고, 이들 커버 구조에 있어서의 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하로 되도록 구성되어도 된다. 이에 의해, 전극(130)으로부터의 유도 대전 현상을 완화할 수 있다.
여기서, 전방이란, 전극(130)의 선단(132)으로부터 제전 대상물(W)까지의 방향에서 보았을 때의 전방을 의미한다.
또한, 노즐부(150) 및 가드부(160)의 표면 저항률의 수치 범위는, 이것들이 정전기 확산성 재료의 단독으로 구성된 경우뿐만 아니라, 상기한 적층 구조를 갖도록 구성된 경우에도 적용한다.
도 5의 (c)의 가드부(160)는, 표면(162) 위에 정전기 확산성층(180)이 형성된다. 정전기 확산성층(180)은, 표면(162)의 적어도 일부를 피복해도 되지만, 전체면을 피복해도 된다. 즉, 가드부(160)의 일례는, 절연성 재료 또는 도전성 재료의 내부 구조와, 내부 구조의 표면에 형성된 정전기 확산성 재료의 피복층으로 구성되어도 된다. 이 구성은, 노즐부(150)나 하우징(110)에도 적용할 수 있다.
정전기 확산성층(180)은, 예를 들어 정전기 확산성 도료로 이루어지는 막(도막)으로 구성된다. 정전기 확산성 도료를 가드부(160)의 표면(162) 위에 도포, 건조함으로써, 정전기 확산성 도료의 건조막, 즉 정전기 확산성층(180)이 형성된다. 도료를 사용함으로써, 다양한 형상을 갖는 가드부(160)의 표면(162) 위에 정전기 확산성층(180)을 비교적 균일하게, 제조 안정적으로 형성 가능해진다.
또한, 가드부(160)의 그릿 형상은, 전극(130)의 선단(132)을 덮는 형상이라면 특별히 한정되지 않지만, 예를 들어 방사선 형상, 격자 형상, 슬릿 형상, 십자 형상, 동심원 형상, 평직·능직·연사직·삼릉직 등의 직물 형상 등을 들 수 있다. 이에 의해, 방전 전극으로부터의 유도 대전 현상을 완화할 수 있다.
이오나이저(100)와 커버부가 전기적으로 접속하도록 구성되어도 된다. 이에 의해, 더 효율적으로 유도 대전 현상을 완화할 수 있다.
또한, 본 실시 형태에 있어서, 이오나이저(100)가 복수의 전극(130)을 구비하는 경우, 이오나이저(100)는, 제1 전극과, 제2 전극과, 제1 전극을 덮는 제1 커버부와, 제2 전극을 덮는 제2 커버부를 적어도 구비하고 있고, 제1 커버부와 제2 커버부가 전기적으로 접속하도록 구성되어도 된다. 이에 의해, 더 효율적으로 유도 대전 현상을 완화할 수 있다.
하우징(110)이 접지된 상태여도 되고, 접지 상태의 하우징(110)에 커버부(노즐부(150) 및/또는 가드부(160))가 전기적으로 접속하도록 구성되어도 된다. 이에 의해, 더 효율적으로 유도 대전 현상을 완화할 수 있다.
본 실시 형태의 제전 장치는, 바형의 이오나이저(100)뿐만 아니라, 다른 이오나이저에도 적용 가능하다. 도 6, 도 7은, 다른 이오나이저의 구조를 모식적으로 나타내는 도면이다.
도 6의 (a)는, 박스형의 이오나이저(200)를 나타낸다. 이 이오나이저(200)는, 전극(230)과, 고압 전원(220)으로부터 전극(230)으로 전력을 공급하는 배선부(270)와, 전극(230) 및 배선부(270)를 수용하는 하우징(210)과, 전극(230)의 적어도 일부를 덮는 노즐 부재(260)를 구비한다.
도 6의 (b)는, 핸드 건형의 이오나이저(300)를 나타낸다. 이 이오나이저(300)는, 전극(330)과, 고압 전원(320)으로부터 전극(330)으로 전력을 공급하는 배선부(370)와, 전극(330) 및 배선부(370)를 수용하는 하우징(310)과, 전극(330)의 적어도 일부를 덮는 노즐 부재(360)와, 조작자의 손잡이가 되는 그립부(312)를 구비한다.
도 6의 (c)는, 펜형의 이오나이저(400)를 나타낸다. 이 이오나이저(400)는, 전극(430)과, 고압 전원(420)으로부터 전극(430)으로 전력을 공급하는 배선부(470)와, 전극(430) 및 배선부(470)를 수용하는 하우징(410)과, 전극(430)의 적어도 일부를 덮는 노즐 부재(460)와, 전극(430)으로부터 이온을 방출하는 트리거가 되는 스위치부(412)를 구비한다.
도 6의 (d)는, 노즐형의 이오나이저(500)를 나타낸다. 이 이오나이저(500)는, 전극(530)과, 고압 전원(520)으로부터 전극(530)으로 전력을 공급하는 배선부(570)와, 전극(530) 및 배선부(570)를 수용하는 하우징(510)과, 전극(530)의 적어도 일부를 덮는 노즐 부재(560)와, 변형 가능한 튜브부(512)를 구비한다.
도 7은, 블로어(송풍)형의 이오나이저(600)를 나타낸다. 도 7 중, (a)는 측면도, (b)는 정면도. 이 이오나이저(600)는, 복수의 전극(630)과, 전극(630)을 지지하는 지지부(632)와, 고압 전원(520)으로부터 전극(630)으로 전력을 공급하는 배선부(670)와, 전극(630) 및 배선부(670)를 수용하는 하우징(610)과, 전극(630)의 전방의 적어도 일부를 덮는 루퍼부(660)와, 전극(630)의 후방에 배치되어, 전극(630)으로부터 루퍼부(660)를 향해 에어를 보내는 팬부(680)를 구비한다.
이오나이저(200, 300, 400, 500, 600)는, 각각, 커버부로서 노즐 부재(260), 노즐부(360), 노즐부(460), 노즐부(560), 루퍼부(660)를 구비한다. 이들 커버부, 하우징은, 이오나이저(100)의 커버부, 하우징과 마찬가지의 구성을 채용할 수 있다.
이러한 이오나이저에 있어서도, 이오나이저(100)와 마찬가지로, 유도 대전 현상의 완화가 가능해진다.
본 실시 형태의 전자 장치는, 전자 부품·전자 기기 등의 제전 대상물의 제조·조립 공정에 있어서의 현장에서 사용하는 것이 가능하다.
또한 본 실시 형태의 전자 장치는, 반도체 제조 공정에 있어서의 전처리 공정이나 후처리 공정에 사용되는 장치의 근방이나 내부에 있어서, 적합하게 사용하는 것이 가능하다.
반도체 제조 공정에 사용하는 장치로서는, 예를 들어 와이어 본딩 장치, 칩 본딩 장치, CVD, PVD, 반송 장치(실리콘 웨이퍼), IC 테스터, 바인 장치, 다이싱 장치, 그라인더 장치, SMT 장치 등의 반도체 관련 장치, LCD 기판 절단 장치, 반송 장치(LCD 기판) 등의 LCD 관련 장치 등을 들 수 있다.
본 실시 형태의 전자 장치의 제조 방법의 하나는, 전기 부품과, 전기 부품으로 고압 전원의 전력을 송전하는 배선부와, 전기 부품 및 배선부를 수용하는 하우징을 구비하고, 제전 대상물의 근방에서 사용되는 전자 장치의 제조 방법이며, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하이고, 전기 부품의 적어도 일부를 덮는 커버부 및 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 하우징의 적어도 한쪽을 사용하여, 전자 장치의 구성 부품을 조립하는 것에 의해 전자 장치를 얻는, 조립 공정을 포함한다.
적절한 표면 저항률의 구성 부품을 사용하여 전자 장치를 조립함으로써, 전자 장치를 사용했을 때, 근방에 존재하는 제전 대상물에 발생하는 유도 대전 현상의 완화를 실현할 수 있다.
또한, 본 실시 형태의 전자 장치의 제조 방법은, 하우징 및 커버부의 적어도 한쪽에 있어서, 절연성, 또는 도전성의 수지층의 표면에, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 정전기 확산성 도료를 포함하는 막을 형성하는 막 형성 공정을 포함해도 된다. 이에 의해, 제전 시에 있어서 제전 대상물(W)에 발생하는 유도 전압을 저감할 수 있다.
본 실시 형태의 제전 장치의 조립 방법의 하나는, 노즐부나 가드부 등의 커버부에 있어서, 표면에 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 정전기 확산성층을 형성하는 공정과, 정전기 확산성층이 형성되어 커버부를, 제전 장치에 설치하는 공정을 포함한다. 이에 의해, 제전 장치에 있어서의 정전 유도 억제능이 높여진다.
또한, 이 조립 공정은, 제전 장치로부터 커버부를 분리하는 공정을 더 포함해도 된다. 이에 의해, 부품마다 교환 가능하다.
정전기 확산성층을 형성하는 방법은, 상술한 방법을 채용할 수 있지만, 정전기 확산성 도료를 사용하여 도포하는 방법을 사용해도 된다. 이에 의해, 작업성, 메인터넌스 용이성이 높여진다.
본 실시 형태의 커버부(노즐부, 가드부, 루퍼부 등)는, 제전 장치, 구체적으로는 이오나이저에 사용하는 것이며, 표면에 있어서의 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하로 되도록 구성된다. 이 커버부는, 상술한 바와 같은 적층 구조를 가져도 된다.
이하, 본 실시 형태의 정전기 확산성 재료의 개요에 대하여 설명한다.
본 실시 형태의 정전기 확산성 재료에 의하면, 전자 부품·전자 기기의 구성 부품에 있어서의 표면 저항률을 적절하게 제어할 수 있기 때문에, 유도 대전 내성이 우수한 전자 부품·전자 기기를 제공할 수 있다.
이 중에서도, 이오나이저를 사용한 제전 시에 발생하는 유전 대전 현상을 완화시키는 것이 가능해진다. 따라서, 정전기 확산성 재료는, 유도 전압에 대하여 한층 더 높은 수준이 요구되는 전자 부품·전자 기기나 이것들의 제조·조립 공정에 적용 가능하다.
본 명세서 중, 표면 저항률이 1011Ω/□ 초과인 경우를 절연성, 104Ω/□ 이상 1011Ω/□ 이하인 경우를 정전기 확산성, 104Ω/□ 미만인 경우를 도전성이라고 정의한다.
정전기 확산성 재료는, 전자 부품·전자 기기의 구성 부재를 성형하기 위한 성형 재료여도 되고, 전자 부품·전자 기기의 구성 부재의 표면에 코팅을 실시하는 도료나 필름 재료 등이어도 된다.
성형 재료는, 사출 성형, 프레스 성형, 인서트 성형, 2색 성형 등의 통상의 성형 방법을 사용하여, 구성 부품의 일부 또는 전체가 되는 성형품을 성형할 수 있다.
즉, 성형품은, 정전기 확산성 재료의 단독으로 구성되어도 되고, 절연성층 또는 도전성층 위의 표면에 정전기 확산성 재료를 포함하는 정전기 확산성 성형층이 적층된 적층 구조를 적어도 갖도록 구성되어도 된다.
또한, 도료는, 구성 부품 중의 표면 위에 도포하는 등의 방법에 의해, 구성 부품 중의 절연성 부재 또는 도전성 부재의 표면에, 정전기 확산성 도막을 형성할 수 있다.
또한, 필름 재료는, 구성 부품 중의 표면 위에 화학적 및 또는 물리적으로 접착하는 방법에 의해, 구성 부품 중의 절연성 부재 또는 도전성 부재의 표면에 정전기 확산성 필름을 형성할 수 있다.
적층 구조 중의 정전기 확산성 성형층, 정전기 확산성 도막이나 정전기 확산성 필름 등의 정전기 확산성층에 있어서의 표면 저항률이, 예를 들어 104 내지 1011Ω/□, 바람직하게는 104 내지 1010Ω/□, 보다 바람직하게는 105 내지 109Ω/□로 되도록, 정전기 확산성 재료가 구성된다.
적층 구조 중, 정전기 확산성층에 있어서의 표면 저항률에 대하여, 하지층이 되는 절연성층이나 도전성층의 저항값에 따라, 그 수치를 변동할 수 있다.
절연성층의 일례로서 ABS 수지층, 도전성층의 일례로서 SUS판을 채용하고, 이것들을 하지층으로 했을 때의 정전기 확산성층의 표면 저항률을 지침으로 하여, 정전기 확산성 재료의 저항값을 적절하게 조정함으로써, 적층 구조 중의 정전기 확산성층에 있어서의 표면 저항률을 원하는 범위 내로 하는 것이 가능하다.
이하, 정전기 확산성 재료의 성분에 대하여 설명한다.
(도전성 성분)
정전기 확산성 재료는 도전성 성분을 포함한다.
도전성 성분은, 예를 들어 도전성 수지 등을 들 수 있다. 도전성 수지는, 고분자 재료에 기능을 부여하는 재료로서 도전성 첨가제를 배합한 것이나, 수지 자체가 도전성을 갖는 도전성 폴리머를 사용할 수 있다.
이 도전성 수지의 저항값은, 104 내지 1010Ω이 바람직하고, 105 내지 109Ω이 보다 바람직하다.
정전기 확산성 재료는, 성형 재료, 도료, 필름 재료 등에 사용하는 경우, 필요에 따라, 통상 사용되는 성분을 더 포함해도 된다.
정전기 확산성 성형 재료는, 도전성 성분 및 열가소성 수지 및/또는 열경화성 수지 등의 수지 성분을 포함해도 된다. 정전기 확산성 성형 재료의 제조 방법의 일례는, 수지 성분 중에 도전성 성분을, 혼련 등의 방법을 사용하여, 혼합함으로써 얻어진다.
정전기 확산성 도료는, 도전성 성분 및 바인더 성분을 포함해도 된다. 또한, 이 도료는, 상기한 성분에 더하여, 각종 첨가제, 용제를 포함할 수 있다.
정전기 확산성 도료의 성막 후의 저항값은, 104 내지 1010Ω이 바람직하고, 105 내지 109Ω이 보다 바람직하다.
(바인더 성분)
바인더 성분의 일례로서, 바인더 수지를 사용할 수 있고, 구체적으로는, 예를 들어 우레탄 수지, 폴리에스테르 수지, (메트)아크릴 수지, 아세트산비닐 수지, 에폭시 수지, 불소 수지, 페놀 수지, 실리콘 수지, 아미노알키드 수지 등의 합성 수지, 그밖의 합성 수지나 천연 수지를 들 수 있다. 이것들을 단독으로 사용해도 되고 2종 이상을 조합하여 사용해도 된다.
바인더 성분은, 도막과 하지를 접착시킬 수 있다. 또한, 바인더 성분에는, 사용 환경에 적합한 물성의 것을 선택해도 되고, 첨가제를 분산시킬 수 있는 것을 선택해도 된다.
또한, 바인더 수지로서는, 자신이 도전성을 갖는 폴리머 도전 재료인 것이 바람직하다.
폴리머 도전 재료를 사용한 도막은, 절연체인 바인더 수지를 사용한 도막에 비해, 마이크로 시점에 있어서 도전 영역이 절연 영역 중에 비교적 균일하게 혼재된 상태로 구성된다고 생각되기 때문에, 접착성을 향상시킬 수 있음과 함께, 도막 중에 있어서의 도전성의 변동을 억제하여, 안정된 정전기 확산성층을 형성할 수 있다.
또한, 폴리머 도전 재료를 사용함으로써, 필요에 따라 첨가제의 함유 비율을 낮게 조정 가능하다.
(첨가제)
첨가제는, 도료의 상태를 제어하는 것이나, 성막 후의 특성을 부여하는 역할을 갖는 것을 사용할 수 있다.
첨가제의 일례로서는, 도전성 첨가제, 실리콘계 첨가제, 실리카 분말 등을 들 수 있지만, 첨가할 수 있는 재료는 이들 재료에 한정되는 것은 아니다. 이것들을 단독으로 사용해도 되고 2종 이상을 조합하여 사용해도 된다.
도전성 첨가제는, 도막의 도전성을 조정할 수 있다. 도전성 첨가제는, 목표의 저항값이나 바인더 성분에 의해, 재료나 첨가량을 선정한다. 도전성 첨가제의 일례는, 예를 들어 카본계, 금속계, 금속 산화물계, 금속 산화물 피막계의 분말상 혹은 섬유상의 재료에 더하여, 이온 도전성 부여재, 대전 방지제 등을 들 수 있다. 이것들은, 단체를 사용해도 되고, 복수를 조합해도 되고, 그 구성과 재료는 한정되지 않는다.
실리콘계 첨가제는 레벨링성이나 습윤성을 향상시킬 수 있다.
실리카 분말은 증점이나 소광을 부여할 수 있다.
(용제)
용제는, 바인더 성분이나 첨가제를, 용해 또는 분산시킬 수 있는 성분을 포함하는 것을 사용할 수 있다.
용제로서, 환경 성능의 점에서 물이나 에탄올이 바람직하다. 유기 용제는, 바인더 성분의 용해 능력이 비교적 높고, 바인더 성분의 선택 영역이 비교적 넓은 것이 많기 때문에, 사용해도 된다. 또한, 도막 성능의 관점에서, 하지에 대한 접착성이 높여지는 유기 용제의 종류를 선택해도 된다.
또한, 정전기 확산성 도료는, 카본 블랙이 실질적으로 포함되지 않도록 구성되어도 된다. 이에 의해 파티클의 발생을 억제할 수 있기 때문에, 클린 룸이나 반도체 제조 프로세스에 있어서, 본 실시 형태의 전자 장치가 사용 가능해진다.
전자 장치의 이오나이저에 있어서, 커버부의 표면이 카본 블랙을 정전기 확산성 도료를 포함하는 도막으로 코팅되어도 된다. 코로나 방전이 발생하는 방전 전극의 근방의 도막에 있어서, 카본 블랙을 포함하지 않도록 구성함으로써, 파티클·분진의 발생을 더 억제할 수 있다. 커버부에 더하여, 하우징의 표면에 있어서의 도막도 카본 블랙 등의 도전성 입자를 포함하지 않도록 구성되어도 된다. 도전성 입자를 실질적으로 포함하지 않는 정전기 확산성 도료에 있어서는, 도전성 성분으로서, 폴리머 도전 재료를 사용하는 것이 가능하다.
정전기 확산성 도료는, 필요에 따라, 안료 및/또는 염료를 포함해도 된다. 이에 의해, 정전기 확산성을 갖는 영역을 착색할 수 있기 때문에, 조작자에 의한 시인성이 높아진다. 그 때문에, 전자 장치의 취급성을 향상시킬 수 있다. 착색의 색은, 예를 들어 절연성의 바인더 수지 등의 바인더 성분의 색과 다른 색을 채용할 수 있다. 이 중에서도, 흑색은, 도전성이 있다는 공통 인식이 비교적 높기 때문에, 채용해도 되지만, 이것에 한정되지 않는다.
(대전 방지제)
또한, 정전기 확산성 도료로서, 대전 방지제를 사용해도 된다.
대전 방지제는, 구성 부품의 표면에 도포함으로써, 간편하게 대전 방지능을 부여하여, 그 표면에 있어서의 표면 저항률을 적절하게 제어할 수 있다.
대전 방지제는, 일반적으로, 하지에 대한 접착력이 약해, 마찰이나 물 등의 용제에 의해 박리되어 떨어질 우려가 있기는 하지만, 그때마다, 도포함으로써 대전 방지 성능을 유지할 수 있기 때문에, 메인터넌스가 용이해진다. 또한, 마찰이 발생하기 어려워, 용제에 접하지 않는 환경 하에서 사용하는 경우, 대전 방지제는, 비교적 장기에 걸쳐 대전 방지 성능을 유지할 수 있다.
(도공 방법)
정전기 확산성 도료의 도공 방법은, 도막이 형성되는 것인 한 한정되지 않고, 하지의 종류나 형상에 따라, 공지의 방법으로부터 선택할 수 있다. 이 도공 방법의 일례는, 예를 들어 브러시 도포, 디핑(침지), 스프레이, 그라비아 방식 등을 들 수 있다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 이것들은 본 발명의 예시이고, 상기 이외의 다양한 구성을 채용할 수 있다. 또한, 본 발명은 상술한 실시 형태에 한정되는 것은 아니고, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함된다.
이하, 참고 형태의 예를 부기한다.
1. 제전 대상물의 근방에서 사용되는 전자 장치이며,
전기 부품과,
상기 전기 부품으로 고압 전원의 전력을 송전하는 배선부와,
상기 전기 부품 및 상기 배선부를 수용하는 하우징을 구비하고,
상기 전기 부품의 적어도 일부를 덮는 커버부를 구비하고, 상기 커버부의 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하로 되는 구성 및 상기 하우징의 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하로 되는 구성의 적어도 한쪽의 구성을 갖는, 전자 장치.
2. 1.에 기재된 전자 장치이며,
상기 하우징 및 상기 커버부의 적어도 한쪽이,
절연성, 또는 도전성의 층과,
상기 층의 표면의 적어도 일부에 형성된, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 정전기 확산성층을 갖는 전자 장치.
3. 2.에 기재된 전자 장치이며,
상기 정전기 확산성층이, 정전기 확산성 도료를 포함하는 막으로 구성되는, 전자 장치.
4. 3.에 기재된 전자 장치이며,
상기 정전기 확산성 도료가, 도전성 성분과 바인더 성분을 포함하는, 전자 장치.
5. 1. 내지 4.의 어느 하나에 기재된 전자 장치이며,
상기 고압 전원이 교류 발생 회로를 구비하는, 전자 장치.
6. 1. 내지 5.의 어느 하나에 기재된 전자 장치이며,
상기 커버부의 표면 저항률이 104Ω/□ 이상 109Ω/□ 이하로 되는 구성을 갖는 전자 장치.
7. 1. 내지 6.의 어느 하나에 기재된 전자 장치이며,
상기 하우징의 표면 저항률을 A라고 하고, 상기 커버부의 표면 저항률을 B라고 했을 때,
A 및 B가 103/1012≤A/B<1을 충족시키는, 전자 장치.
8. 1. 내지 7.의 어느 하나에 기재된 전자 장치이며,
상기 전기 부품이, 코로나 방전을 발생시키는 전극, 또는 글로우 방전을 발생시키는 전극을 포함하는, 전자 장치.
9. 8.에 기재된 전자 장치이며,
상기 커버부가, 상기 전극의 주위를 덮는 커버 구조 및/또는 상기 전극의 선단의 전방을 덮는 커버 구조를 갖고 있고, 상기 커버 구조에 있어서의 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인, 전자 장치.
10. 9.에 기재된 전자 장치이며,
제1 상기 전극과, 제2 상기 전극과, 제1 상기 전극을 덮는 제1 상기 커버부와, 제2 상기 전극을 덮는 제2 상기 커버부를 적어도 구비하고 있고,
제1 상기 커버부와 제2 상기 커버부가 전기적으로 접속하도록 구성되는, 전자 장치.
11. 8. 내지 10.의 어느 하나에 기재된 전자 장치이며,
상기 하우징에 마련되어 있고, 상기 전극의 주위를 덮도록 구성되는, 통 형상의 노즐부와,
상기 통 형상의 노즐부에 착탈 가능하게 장착되어 있고, 상기 전극의 적어도 선단을 덮도록 구성되는 가드부를 구비하고 있고,
상기 커버부가, 상기 통 형상의 노즐부와 상기 가드부로 구성되는, 전자 장치.
12. 11.에 기재된 전자 장치이며,
상기 하우징과 상기 커버부가 전기적으로 접속하도록 구성되는, 전자 장치.
13. 1. 내지 12.의 어느 하나에 기재된 전자 장치이며,
상기 하우징이 접지된 상태인, 전자 장치.
14. 1. 내지 13.의 어느 하나에 기재된 전자 장치이며,
상기 제전 대상물이 전자 부품·전자 기기이고, 상기 제전 대상물의 제조·조립 공정에 있어서의 현장에서 사용되는, 전자 장치.
15. 전기 부품과, 상기 전기 부품으로 고압 전원의 전력을 송전하는 배선부와, 상기 전기 부품 및 상기 배선부를 수용하는 하우징을 구비하고, 제전 대상물의 근방에서 사용되는 전자 장치의 제조 방법이며,
표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하이고, 상기 전기 부품의 적어도 일부를 덮는 커버부 및 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 상기 하우징의 적어도 한쪽을 사용하여, 전자 장치의 구성 부품을 조립하는 것에 의해 상기 전자 장치를 얻는, 조립 공정을 포함하는, 전자 장치의 제조 방법.
16. 15.에 기재된 전자 장치의 제조 방법이며,
상기 하우징 및 상기 커버부의 적어도 한쪽에 있어서, 절연성, 또는 도전성의 층의 표면에, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 정전기 확산성 도료를 포함하는 막을 형성하는 막 형성 공정을 포함하는, 전자 장치의 제조 방법.
실시예
이하, 본 발명에 대하여 실시예를 참조하여 상세하게 설명하지만, 본 발명은, 이들 실시예의 기재에 전혀 한정되는 것은 아니다.
<정전기 확산성 도료의 조제>
(제조예 A)
바인더로서 폴리우레탄 수지(다이니치 세이카 고교사제 상품명 레자민 ME-44LP) 100중량부, 도전성 첨가제로서 케첸블랙(라이온·스페셜티·케미컬사제 상품명 케첸블랙 EC-300J)을 3.5 중량부, 용제로서 디메틸포름아미드를 150중량부, 메틸에틸케톤을 500중량부 첨가한 후, 혼합 교반하여, 정전기 확산성 도료 A를 얻었다.
얻어진 정전기 확산성 도료 A를, 에어 스프레이 건을 사용하여, 피대상물로서 ABS 수지제의 판 부재에 도포하여, 그 표면에 건조 후의 두께가 10㎛로 되도록 도막을 형성했다. 도막을, 60℃의 오븐에서 1시간 건조시켜, 정전기 확산성층 A를 얻었다.
정전기 확산성층 A의 표면 저항률에 대하여, 온도: 22.5℃±10%, 습도: 50％RH±5℃로 제어한 환경 하에서, 하기의 방법으로 측정한 결과, 1.0×105(Ω/□)의 값을 나타냈다.
표면 저항률의 측정 방법에 대해서는, IEC 61340 5-1, 5-2 규격으로 정의된(ESD Association standards에 순응한) 표면 저항계를 사용하고, CR 프로브 혹은 2P 프로브를 사용하여 측정한 값을 표면 저항률(Ω/□)이라고 했다.
(제조예 B)
바인더로서 폴리우레탄 수지(DIC사제 상품명 크리스본 ASPU-112) 100중량부, 도전성 첨가제로서 백색계 도전성 필러(오츠카 가가쿠사제 상품명 덴톨 WK-200B)를 13중량부, 용제로서 이소프로필알코올을 750중량부 첨가한 후, 혼합 교반하여, 정전기 확산성 도료 B를 얻었다.
얻어진 정전기 확산성 도료 B를, 에어 스프레이 건을 사용하여, 피대상물로서 ABS 수지제의 판 부재에 도포하여, 그 표면에 건조 후의 두께가 10㎛로 되도록 도막을 형성했다. 도막을, 60℃의 오븐에서 2시간 건조시켜, 정전기 확산성층 B를 얻었다.
정전기 확산성층 B의 표면 저항률에 대하여, 온도: 22.5℃±10%, 습도: 50％RH±5℃로 제어한 환경 하에서, 정전기 확산층 A와 마찬가지로 하여 측정한 결과, 1.0×106(Ω/□)의 값을 나타냈다.
<제전 대상물에 있어서의 유기 전압의 측정>
도 1은, 측정 시스템(10)에 있어서의 측정 기기의 접속도를 모식적으로 나타낸다.
도 2는, 측정 시스템(10)에 있어서의 각 부의 정전 용량의 관계를 나타내는 등가 회로도를 나타낸다.
이러한 도 1의 측정 시스템(10)은, 이오나이저(100)가, 제전에 의해 제전 대상물(W)에 일으키는 유도 전압을 측정할 수 있다.
구체적인 유기 전압의 측정 수순 (1) 내지 (3)은 이하와 같다.
(1) 도 1에 나타내는 측정 시스템(10)의 준비
□150㎜의 금속판(22, 24, 26)의 각각을 사용하여, 절연한 상태에서 3단 구조를 형성하여, 용량 분압식 대전 플레이트(20)를 준비했다.
용량 분압식 대전 플레이트(20)의 금속판(24, 26)의 각각을, 삼중 동축 케이블(30)(TEKTRONIX사제, 237-ALG-2)을 통해, 일렉트로 미터(40)(KEITHLEY사제, 6517A)에 접속했다. 일렉트로 미터(40)의 아날로그 OUT 단말기를, 케이블을 통해, 모니터(50)(TEKTRONIX사제, 오실로스코프 TDS503B)에 접속했다.
고압 전원 E를 갖는 제전 장치의 하나로서, 이오나이저(100)를 사용했다. 이 이오나이저(100)를, 용량 분압식 대전 플레이트(20)의 최상부의 금속판(22)에 대하여, 측정 거리 D만큼 이격된 상부에 배치했다.
도 1 중, G는 접지를 나타낸다. 도 1의 측정 시스템(10)의 등가 회로도를 나타내는 도 2 중의 용량은, 용량계를 사용하여 측정했다.
(2) 용량 분압식 대전 플레이트(20)에 있어서의 Vout, 분압비(C2/C1)의 산출
도 3은, 유도 전압의 측정 방법을 설명하기 위한 도면이다.
전압원 E, 상기 (1)과 동일한 용량 분압식 대전 플레이트(20), 일렉트로 미터(40)를 전기적으로 접속하여, 도 3에 나타내는 측정 시스템(12)을 준비했다. 도 3 중, G는 접지를 나타낸다.
측정 시스템(12) 중, E0(V)으로 교정된 직류의 전압원 E를 금속판(22)에 접속시키고, 금속판(24)을 일렉트로 미터(40)에 접속시켰다.
여기서, 금속판(22, 24) 사이의 정전 용량을 C1이라고 하고, 금속판(24, 26) 사이의 정전 용량을 C2라고 하고, 일렉트로 미터(40)에서 측정되는 출력 전압을 Vout이라고 했다.
측정 시스템(12) 중의 접속 회로는, 식 1: Vout=[C1/(C1+C2)]×E0을 충족시킨다.
식 1을 변형하여, 식 2: C2/C1=(E0/Vout)-1을 얻고, 이 식 2로부터, C2/C1로 정의되는 분압비 P를 산출할 수 있다.
식 2에 기초하여, 도 3의 측정 시스템(12)을 사용하여, Vout을 측정하고, 얻어진 Vout의 측정값으로부터 분압비 P를 구했다.
또한, 전압원 E로부터 본 합성 용량 Ci=(C1×C2/(C1+C2))가 20pF±2pF의 범위 내로 되고, C1이 20.4pF, C2가 460pF였다. 용량은, 용량계를 사용하여 측정했다.
(3) 정전 전압의 산출
도 3 중의 전압원 E를, 소정의 이오나이저(100)로 치환함으로써, 도 1 중의 최상부의 금속판(22)에 정전 유도된 유도 전압 Vei에 대해서는, 도 1 중에서 측정된 Vout에, 상기 (2)에서 구해진 분압비 P를 적산함으로써 구해진다. 즉, 유도 전압 Vei는, 식 3: Vei=분압비 P×Vout에 기초하여 구해진다.
이하, 실험예 1 내지 4에 나타내는 이오나이저, 환경 조건을 채용하여, 도 1 중의 Vout을 측정하고, 그 Vout을 사용하여, 식 3에 기초하여, 유도 전압 Vei를 산출했다.
<비교예>
(실험예 1)
온도: 24℃, 습도: 38％RH, 측정 거리 D: 100㎜, 에어 압력: 무풍의 조건 하에서, 상기 (1) 내지 (3)의 수순에 따라, 도 1의 측정 시스템(10) 중에 있어서의 Vout을 측정하여, 최상부의 금속판(22)에 정전 유도된 유도 전압 Vei를 구했다.
도 1의 측정 시스템(12) 중에 사용한 이오나이저(100)의 구조의 개요를 도 4에 나타낸다.
도 4는, 사용한 이오나이저(100)의 구조를 모식적으로 나타내는 단면도이다.
실험예 1에서 사용한 이오나이저(AC 코로나 방전 방식)는, ABS 수지제의 하우징(110)에 수용된 고압 전원(120)(교류형 고압 전원, 출력 전압: 10㎸0-p)과, 10개의 전극(130)(텅스텐제 방전침, 전극 길이: 600㎜, 전극간의 피치: 250㎜)을 갖는다. 도 5는, 도 4의 α 영역의 확대도를 나타낸다. 도 5에 나타낸 바와 같이, ABS 수지제의 노즐부(150)의 통 내부에 전극(130)이 배치되어 있고, 노즐부(150)의 선단에는, 커버부로서 ABS 수지제의 가드부(160)(노즐 가드)가 장착되어 있다.
실험예 1의 유도 전압 Vei는 294Vp-p였다.
또한, ABS 수지제의 하우징(110), 노즐부(150) 및 가드부(160)에 있어서의 표면 저항률은 1016Ω/□였다.
<실시예>
(실험예 2)
도 4 중의 하우징(110)의 표면(112) 및 도 5 중의 노즐부(150)의 표면(152)의 전체면에 있어서, 정전기 확산성 도료 A를, 에어 스프레이 건을 사용하여 도포하여, 그 표면에 건조 후의 두께가 10㎛로 되도록 도막을 형성하고, 60℃의 오븐에서 1시간 건조시켜, 정전기 확산성층 A를 형성한 이오나이저를 사용한 것 이외는, 실험예 1과 마찬가지로 하여, 유도 전압 Vei를 구했다.
실험예 1의 유도 전압 Vei는 162Vp-p였다.
(실험예 3)
도 4 중의 하우징(110)의 표면(112) 및 도 5 중의 노즐부(150)의 표면(152)의 전체면에 있어서, 정전기 확산성 도료 A를, 에어 스프레이 건을 사용하여 도포하여, 그 표면에 건조 후의 두께가 10㎛로 되도록 도막을 형성하고, 60℃의 오븐에서 1시간 건조시켜, 정전기 확산성층 A를 형성한 점, 도 5 중의 가드부(160)의 표면(162)의 전체면에 있어서, 정전기 확산성 도료 B를, 에어 스프레이 건을 사용하여 도포하여, 그 표면에 건조 후의 두께가 10㎛로 되도록 도막을 형성하고, 60℃의 오븐에서 2시간 건조시켜, 정전기 확산성층 B를 형성한 점, 하우징(110) 위의 정전기 확산성층 A 및 가드부(160) 위의 정전기 확산성층 B를 배선으로 전기적으로 접속한 후에 접지시킨 점을 갖는 이오나이저를 사용한 것 이외는, 실험예 1과 마찬가지로 하여, 유도 전압 Vei를 구했다.
실험예 1의 유도 전압 Vei는 52Vp-p였다.
(실험예 4)
측정 거리 D를 300㎜로 한 것 이외는, 실험예 3과 마찬가지로 하여, 유도 전압 Vei를 구했다.
실험예 1의 유도 전압 Vei는 22Vp-p였다.
실시예인 실험예 2 내지 4의 이오나이저(제전 장치)를 사용함으로써, 비교예인 실험예 1에 비해, 이오나이저의 정전 유도에 의해 제전 대상물에 발생하는 유도 전압을 저감할 수 있는 결과를 나타냈다.
또한, 실험예 2 내지 4의 각 예에 있어서, 가드부(160)의 표면 저항률을 104Ω/□, 105Ω/□, 107Ω/□, 108Ω/□, 109Ω/□로 변경한 어떤 경우라도, 실험예 1에 비해, 이오나이저의 정전 유도에 의해 제전 대상물에 발생하는 유도 전압을 저감할 수 있는 것을 알 수 있었다.
또한, 실험예 2 내지 4에서 사용한 바형의 이오나이저(100)(전압 인가식 제전 장치)에 있어서, 전극 길이를 350㎜, 1600㎜, 3100㎜, 전극을 실리콘제의 방전침, 또는 전원을 직류로 사양을 변경한 어떤 경우라도, 전극 길이를 동일한 조건으로 사양 변경한 실험예 1에 비해, 이오나이저의 정전 유도에 의해 제전 대상물에 발생하는 유도 전압을 저감할 수 있는 것을 알 수 있었다.
또한, 내장한 제전 전극과 제전 전극의 선단을 덮는 ABS 수지제의 노즐을 구비하는, 박스형 이오나이저, 암식 이오나이저, 펜형 이오나이저, 또는 노즐형 이오나이저에 있어서, 당해 노즐의 표면에 정전기 확산성층 B를 형성한 예와, 노즐 표면에 정전기 확산성층 B를 형성하지 않는 예를 준비했다. 정전기 확산성층 B를 갖는 이오나이저는, 노즐의 표면에 정전기 확산성층 B를 형성하지 않는 것과 비교하여, 이오나이저의 정전 유도에 의해 제전 대상물에 발생하는 유도 전압을 저감할 수 있는 것을 알 수 있었다.
내장한 제전 전극과 제전 전극의 전방에 마련된 ABS 수지제의 정면 루퍼와 후방에 마련된 팬을 구비하는 송풍형 이오나이저에 있어서, 당해 정면 루퍼의 표면에 정전기 확산성층 B를 형성한 예와, 당해 정면 루퍼의 표면에 정전기 확산성층 B를 형성하지 않는 예를 준비했다. 정전기 확산성층을 갖는 송풍형 이오나이저는, 정면 루퍼의 표면에 정전기 확산성층 B를 형성하지 않는 것과 비교하여, 이오나이저의 정전 유도에 의해 제전 대상물에 발생하는 유도 전압을 저감할 수 있는 것을 알 수 있었다.
실시예의 이오나이저 등의 제전 장치는, 제전 대상물의 제조 공정이나 조립 공정 중, 그 근방에 존재하는 제전 대상물인 전자 부품·전자 기기 등에 있어서, 제전 시에 발생하는 유전 대전 현상을 완화시키는 것이 가능하다.
이 출원은, 2020년 6월 17일에 출원된 일본 특허 출원 제2020-104857호를 기초로 하는 우선권을 주장하고, 그 개시의 모두를 여기에 도입한다.
10: 측정 시스템
12: 측정 시스템
20: 용량 분압식 대전 플레이트
22, 24, 26: 금속판
30: 3중 동축 케이블
40: 일렉트로 미터
50: 모니터
100: 이오나이저(제전 장치)
110: 하우징
112: 표면
120: 고압 전원
130: 전극
132: 선단
134: 개구
140: 이온
150: 노즐부
152: 표면
160: 가드부
162: 표면
170: 배선부
180: 정전기 확산성층
190: 구멍부
200: 이오나이저
210: 하우징
220: 고압 전원
230: 전극
260: 노즐 부재
270: 배선부
300: 이오나이저
310: 하우징
312: 그립부
320: 고압 전원
330: 전극
360: 노즐부
370: 배선부
400: 이오나이저
410: 하우징
412: 스위치부
420: 고압 전원
430: 전극
460: 노즐부
470: 배선부
500: 이오나이저
510: 하우징
512: 튜브부
520: 고압 전원
530: 전극
560: 노즐부
570: 배선부
600: 이오나이저
610: 하우징
620: 고압 전원
630: 전극
632: 지지부
660: 루퍼부
670: 배선부
680: 팬부
E: 전압원
W: 제전 대상물

Claims (16)

  1. 제전 대상물의 근방에서 사용되는 전자 장치이며,
    전기 부품과,
    상기 전기 부품으로 고압 전원의 전력을 송전하는 배선부와,
    상기 전기 부품 및 상기 배선부를 수용하는 하우징을 구비하고,
    상기 전기 부품의 적어도 일부를 덮는 것이고, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 커버부 및 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 상기 하우징의 적어도 한쪽을 갖는, 전자 장치.
  2. 제1항에 있어서, 상기 하우징 및 상기 커버부의 적어도 한쪽이,
    절연성 또는 도전성의 층과,
    상기 층의 표면의 적어도 일부에 형성된, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 정전기 확산성층을 갖는, 전자 장치.
  3. 제2항에 있어서, 상기 정전기 확산성층이, 정전기 확산성 도료를 포함하는 막으로 구성되는, 전자 장치.
  4. 제3항에 있어서, 상기 정전기 확산성 도료가, 도전성 성분과 바인더 성분을 포함하는, 전자 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 고압 전원이 교류 발생 회로를 구비하는, 전자 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 커버부의 표면 저항률이 104Ω/□ 이상 109Ω/□ 이하로 되는 구성을 갖는, 전자 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 하우징의 표면 저항률을 A라고 하고, 상기 커버부의 표면 저항률을 B라고 했을 때,
    A 및 B가 103/1012≤A/B<1을 충족시키는, 전자 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 전기 부품이, 코로나 방전을 발생시키는 전극, 또는 글로우 방전을 발생시키는 전극을 포함하는, 전자 장치.
  9. 제8항에 있어서, 상기 커버부가, 상기 전극의 주위를 덮는 것이고, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 제1 커버 구조 및 상기 전극의 선단의 전방을 덮는 것이고, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 제2 커버 구조의 적어도 한쪽을 갖고 있고, 상기 커버 구조에 있어서의, 전자 장치.
  10. 제8항 또는 제9항에 있어서, 제1 상기 전극과, 제2 상기 전극과, 제1 상기 전극을 덮는 제1 상기 커버부와, 제2 상기 전극을 덮는 제2 상기 커버부를 적어도 구비하고 있고,
    제1 상기 커버부와 제2 상기 커버부가 전기적으로 접속하도록 구성되는, 전자 장치.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 하우징에 마련되어 있고, 상기 전극의 주위를 덮도록 구성되는, 통 형상의 노즐부와,
    상기 통 형상의 노즐부에 착탈 가능하게 장착되어 있고, 상기 전극의 적어도 선단을 덮도록 구성되는 가드부를 구비하고 있고,
    상기 커버부가, 상기 통 형상의 노즐부와 상기 가드부로 구성되는, 전자 장치.
  12. 제11항에 있어서, 상기 하우징과 상기 커버부가 전기적으로 접속하도록 구성되는, 전자 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 하우징이 접지된 상태인, 전자 장치.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 제전 대상물이 전자 부품·전자 기기이고, 상기 제전 대상물의 제조·조립 공정에 있어서의 현장에서 사용되는, 전자 장치.
  15. 전기 부품과, 상기 전기 부품으로 고압 전원의 전력을 송전하는 배선부와, 상기 전기 부품 및 상기 배선부를 수용하는 하우징을 구비하고, 제전 대상물의 근방에서 사용되는 전자 장치의 제조 방법이며,
    표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하이고, 상기 전기 부품의 적어도 일부를 덮는 커버부 및 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 상기 하우징의 적어도 한쪽을 사용하여, 전자 장치의 구성 부품을 조립하는 것에 의해 상기 전자 장치를 얻는, 조립 공정을 포함하는, 전자 장치의 제조 방법.
  16. 제15항에 있어서, 상기 하우징 및 상기 커버부의 적어도 한쪽에 있어서, 절연성, 또는 도전성의 층의 표면에, 표면 저항률이 104Ω/□ 이상 1011Ω/□ 이하인 정전기 확산성 도료를 포함하는 막을 형성하는 막 형성 공정을 포함하는, 전자 장치의 제조 방법.
KR1020227045191A 2020-06-17 2021-06-16 전자 장치 및 전자 장치의 제조 방법 KR20230024912A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-104857 2020-06-17
JP2020104857A JP7202575B2 (ja) 2020-06-17 2020-06-17 電子装置、及び電子装置の製造方法
PCT/JP2021/022887 WO2021256513A1 (ja) 2020-06-17 2021-06-16 電子装置、及び電子装置の製造方法

Publications (1)

Publication Number Publication Date
KR20230024912A true KR20230024912A (ko) 2023-02-21

Family

ID=79195922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227045191A KR20230024912A (ko) 2020-06-17 2021-06-16 전자 장치 및 전자 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20230345608A1 (ko)
JP (2) JP7202575B2 (ko)
KR (1) KR20230024912A (ko)
CN (1) CN115836590A (ko)
TW (1) TW202220319A (ko)
WO (1) WO2021256513A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075349A (ja) 2017-10-19 2019-05-16 Smc株式会社 イオナイザ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226092A (ja) * 1992-02-07 1993-09-03 Matsushita Electric Ind Co Ltd 静電気拡散性樹脂複合物
JP3080116B2 (ja) * 1992-08-25 2000-08-21 高砂熱学工業株式会社 帯電物品の中和装置
JPH06231897A (ja) * 1993-02-05 1994-08-19 Seiko Epson Corp 静電気の除去方法およびその装置
JP3759687B2 (ja) * 2000-01-17 2006-03-29 シャープ株式会社 イオナイザ
JP2005142131A (ja) * 2003-11-10 2005-06-02 Fuji Photo Film Co Ltd 除電器
JP2007234437A (ja) * 2006-03-02 2007-09-13 Trinc:Kk プラズマ放電式除電器
JP2013054983A (ja) * 2011-09-06 2013-03-21 Panasonic Corp 放電電極とこれを用いた活性種発生ユニットおよび活性種発生装置
JP6469988B2 (ja) * 2014-07-30 2019-02-13 三菱航空機株式会社 航空機のアンテナカバーおよび航空機
JP2018088189A (ja) * 2016-11-29 2018-06-07 パナソニックＩｐマネジメント株式会社 除電装置、認証システム、ｉｃカード、カードリーダ
GB2585921A (en) * 2019-07-24 2021-01-27 Linx Printing Tech Continuous Ink Jet printer and print head assembly therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075349A (ja) 2017-10-19 2019-05-16 Smc株式会社 イオナイザ

Also Published As

Publication number Publication date
TW202220319A (zh) 2022-05-16
WO2021256513A1 (ja) 2021-12-23
JP2023030053A (ja) 2023-03-07
JP2021197318A (ja) 2021-12-27
US20230345608A1 (en) 2023-10-26
CN115836590A (zh) 2023-03-21
JP7202575B2 (ja) 2023-01-12

Similar Documents

Publication Publication Date Title
RU2523813C2 (ru) Система электродов для электростатического распылителя
JP4512037B2 (ja) イオン生成装置
JPS63258665A (ja) 被加工品の静電塗装装置
US8307780B2 (en) Electrostatic coating apparatus
JP2011060537A (ja) 除電装置
JP2012520753A5 (ko)
JP4645375B2 (ja) 静電塗装装置
JPH05501675A (ja) 静電スプレーガン
KR102130854B1 (ko) 정전하 소비 시스템
KR20140082800A (ko) 도전성 조성물 및 도전막
CN103477720A (zh) 除电装置
KR20150013602A (ko) 정전 도장 장치
TW200413101A (en) Spray gun for electrostatic painting
WO1991017836A1 (en) Electrostatic coating device
KR101468577B1 (ko) 정전 도장방법 및 정전 도장용 건
KR20230024912A (ko) 전자 장치 및 전자 장치의 제조 방법
JP3866182B2 (ja) 静電塗装ガン及びその外部帯電電極
US3167255A (en) Electrostatic sprayer system having a separate high resistivity conductor
JP5798471B2 (ja) キャパシタ式無接点送電装置
CN110493944A (zh) 控制电子装置静电放电的装置和系统
EP3593906B1 (en) Electrostatic coating machine
CA1259483A (en) Apparatus for electrostatic coating of objects
SE502759C2 (sv) Förfarande och anordning för applicering av fibrer med hjälp av friktionsuppladdning
JP4002948B2 (ja) イオン生成装置
US20220161282A1 (en) Electrostatic spray device, cartridge, and cover

Legal Events

Date Code Title Description
A201 Request for examination