KR20230023489A

KR20230023489A - 회로 기판 및 이를 포함하는 안테나 패키지 기판

Info

Publication number: KR20230023489A
Application number: KR1020210105658A
Authority: KR
Inventors: 신종배; 김무성; 이수민; 정재훈
Original assignee: 엘지이노텍 주식회사
Priority date: 2021-08-10
Filing date: 2021-08-10
Publication date: 2023-02-17
Also published as: EP4387402A1; WO2023018235A1; CN117796161A

Abstract

실시 예에 따른 회로 기판은 제1 기판층; 및 상기 제1 기판층 위에 배치되고, 캐비티를 포함하는 제2 기판층을 포함하고, 상기 제2 기판층의 캐비티는, 상기 제2 기판층의 상면에 인접하게 배치되고, 상기 제2 기판층의 하면을 향할수록 폭이 점진적으로 감소하도록 제1 경사를 갖는 제1 파트; 상기 제1 파트 아래에 상기 제2 기판층의 하면에 인접하게 배치되고, 상기 제2 기판층의 하면을 향할수록 폭이 점진적으로 감소하도록 제2 경사를 갖는 제2 파트를 포함하며, 상기 캐비티의 바닥면에 대한 상기 제1 파트의 제1 경사는, 상기 캐비티의 바닥면에 대한 상기 제2 파트의 제2 경사보다 크고, 상기 제1 파트의 수직 길이는, 상기 제2 파트의 수직 길이와 상이하다.

Description

회로 기판 및 이를 포함하는 안테나 패키지 기판{CIRCUIT BOARD AND ANTENNA PACKAGE SUBSTRATE HAVING THE SAME}

실시 예는 회로 기판에 관한 것으로, 특히 안테나 패턴을 포함하는 회로 기판 및 안테나 패키지 기판에 관한 것이다.

최근 들어 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다.

높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다. 이러한 높은 주파수 대역은 파장의 길이로 인하여 mmWave로 불린다.

초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발되고 있다.

이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커질 수 있다

이것은 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.

이에 따라, 종래의 5G 통신 시스템에 적용되는 회로 기판은 상기와 같은 여러 개의 기판들이 집적화된 구조를 가졌으며, 이에 따라 상대적으로 두꺼운 두께를 가졌다. 이에 따라, 종래에는 회로 기판을 구성하는 절연층의 두께를 얇게 함으로써, 회로 기판의 전체적인 두께를 줄였따.

그러나, 상기 절연층의 두께를 얇게 하여 회로 기판을 제작하는데에는 한계가 있으며, 나아가 상기 절연층의 두께가 얇아짐에 따라 회로 패턴이 안정적으로 보호되지 못하는 문제가 있다.

실시 예에서는 새로운 구조의 회로 기판 및 이를 포함하는 안테나 패키지 기판을 제공하고자 한다.

또한, 실시 예에서는 회로 기판을 슬림화하면서, 구동소자가 배치되는 신호 라인과 안테나 패턴이 배치되는 신호 라인 사이의 거리를 최소화할 수 있는 회로 기판 및 이를 포함하는 안테나 패키지 기판을 제공하고자 한다.

또한, 실시 예에서는 구동 소자가 실장되는 캐비티를 포함하는 회로 기판 및 이를 포함하는 안테나 패키지 기판을 제공하고자 한다.

또한, 실시 예에서는 서로 다른 적어도 2개의 경사를 가지는 캐비티를 포함하는 회로 기판 및 이를 포함하는 안테나 패키지 기판을 제공하고자 한다.

또한, 실시 예에서는 캐비티의 형성을 위한 레이저 공정 시에, 캐비티를 통해 노출되는 패드의 손상을 최소화할 수 있는 회로 기판 및 이를 포함하는 패키지 기판을 제공하고자 한다.

실시 예에서 해결하고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제는 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

또한, 상기 캐비티의 바닥면에 대한 상기 제1 파트의 제1 경사는 115도 내지 150도 사이의 범위를 가지고, 상기 캐비티의 바닥면에 대한 상기 제2 파트의 제2 경사는 91도 내지 120도 사이의 범위를 가진다.

또한, 상기 제1 파트의 수직 길이는 상기 제2 파트의 수직 길이보다 짧다.

또한, 상기 제2 파트의 수직 길이는, 상기 제1 파트의 수직 길이의 1.5배 내지 30배 사이의 범위를 만족한다.

또한, 상기 제1 기판층은, 적어도 하나의 제1 절연층과, 상기 적어도 하나의 제1 절연층에 배치된 제1 회로 패턴층과, 상기 적어도 하나의 제1 절연층을 관통하는 제1 관통 전극부를 포함하고, 상기 제2 기판층은, 복수의 제2 절연층과, 상기 복수의 제2 절연층에 배치된 제2 회로 패턴층과, 상기 복수의 제2 절연층 중 적어도 하나를 관통하는 제2 관통 전극부를 포함한다.

또한, 상기 제2 기판층의 제2 회로 패턴층은, 제1 안테나 패턴층을 포함한다.

또한, 상기 제1 기판층은, 상기 캐비티와 수직으로 중첩된 제1 영역과, 상기 제1 영역 이외의 제2 영역을 포함하고, 상기 제1 기판층의 제1 영역의 상면은 상기 제1 기판층의 제2 영역의 상면과 단차를 가지며, 상기 캐비티의 바닥면은 상기 제2 기판층의 하면보다 낮게 위치한다.

또한, 상기 제1 기판층의 제2 영역에 형성된 제1 회로 패턴층은, 상기 제1 안테나 패턴층과 연결되는 제2 안테나 패턴층을 포함한다.

또한, 상기 제1 절연층은, 상기 제2 기판층과 가장 인접하게 배치된 제1-1 절연층을 포함하고, 상기 제1-1 절연층의 상면은 상기 캐비티와 수직으로 중첩된 제1 상면과, 상기 제1 상면을 제외한 제2 상면을 포함하고, 상기 제1 상면과 상기 제2 상면은 단차를 가진다.

또한, 상기 제1 회로 패턴층은, 상기 제1-1 절연층의 상면에 배치된 제1 회로 패턴을 포함하고, 상기 제1 회로 패턴은, 상기 제1-1 절연층의 제1 상면에 배치되고, 상기 캐비티와 수직으로 중첩된 제1-1 패턴과, 상기 제1-1 절연층의 제2 상면에 배치되는 제1-2 패턴을 포함한다.

또한, 상기 제1-1 패턴의 상면은, 상기 제1-2 패턴의 상면보다 낮게 위치한다.

또한, 상기 제1 회로 패턴층은, 상기 제1-1 절연층의 제2 상면에 상기 캐비티와 인접하게 배치되고, 측면이 상기 캐비티와 수평 방향으로 중첩되는 제1-3 패턴을 포함한다.

또한, 상기 캐비티는, 상기 제1-3 패턴의 측면에 대응하는 제3 경사를 가지는 제3 파트를 포함한다.

한편, 실시 예에 따른 안테나 패키지 기판은 제1 기판층; 및 상기 제1 기판층 상에 배치되는 제2 기판층을 포함하고, 상기 제1 기판층은, 적어도 하나의 제1 절연층과, 상기 적어도 하나의 제1 절연층에 배치된 제1 회로 패턴층을 포함하고, 상기 제2 기판층은, 복수의 제2 절연층과, 상기 복수의 제2 절연층에 배치되고, 안테나 패턴을 구성하는 제2 회로 패턴층을 포함하고, 상기 제2 기판층은, 상기 복수의 제2 절연층을 관통하는 캐비티를 포함하고, 상기 제1 절연층은, 상기 제1 기판층과 가장 인접하게 배치된 제1-1 절연층을 포함하고, 상기 제1 회로 패턴층은, 상기 제1-1 절연층의 상면에 배치된 제1 회로 패턴을 포함하며, 상기 제1 회로 패턴은, 상기 캐비티와 수직으로 중첩된 제1 영역에 형성된 제1-1 패턴과, 상기 제1 영역을 제외한 제2 영역에 형성된 제1-2 패턴을 포함하며, 상기 제1-1 패턴의 상면은 상기 제1-2 패턴의 상면보다 낮게 위치하는 회로 기판; 상기 회로 기판의 상기 제1-1 패턴 상에 배치되는 접속부; 상기 접속부 상에 실장되는 소자; 및 상기 캐비티 내에 상기 소자를 덮으며 배치되는 몰딩층을 포함한다.

또한, 상기 캐비티는, 상기 제2 기판층의 상면에 인접하게 배치되고, 상기 제2 기판층의 하면을 향할수록 폭이 점진적으로 감소하도록 제1 경사를 갖는 제1 파트; 및 상기 제1 기판층의 상면에 인접하게 배치되고, 상기 제1 기판층의 상면을 향할수록 폭이 점진적으로 증가하도록 제2 경사를 갖는 제2 파트를 포함하며, 상기 캐비티의 바닥면에 대한 상기 제1 파트의 제1 경사는, 상기 캐비티의 바닥면에 대한 상기 제2 파트의 제2 경사보다 크고, 상기 제1 파트의 수직 길이는, 상기 제2 파트의 수직 길이와 상이하다.

또한, 상기 캐비티의 바닥면에 대한 상기 제1 파트의 제1 경사는 115도 내지 150도 사이의 범위를 가지고, 상기 캐비티의 바닥면에 대한 상기 제2 파트의 제2 경사는 91도 내지 110도 사이의 범위를 가진다.

실시 예에 의하면, 회로 기판은 제1 기판층과 제2 기판층을 포함한다. 상기 제2 기판층은 캐비티를 포함한다. 그리고, 상기 제1 기판층은 상기 캐비티와 수직으로 중첩된 제1 영역과 상기 제1 영역을 제외한 제2 영역을 포함한다. 또한, 상기 제2 기판층은 상기 캐비티에 대응하는 제3 영역 및 상기 제3 영역을 제외한 제4 영역을 포함한다. 이때, 실시 예에서의 상기 제2 기판층의 제3 영역은 구동 소자가 배치되는 영역이고, 상기 제4 영역은 안테나 패턴층이 배치되는 영역이다. 상기와 같은 실시 예에서는, 제2 기판층의 캐비티를 이용하여 구동 소자를 배치하면서, 상기 구동 소자와 수평 방향으로 인접한 제2 기판층의 제4 영역에 안테나 패턴층을 배치하도록 한다. 이에 따라, 실시 예에서는 상기 안테나 패턴층과 상기 구동 소자 사이의 신호 전송 거리를 최소화할 수 있으며, 이에 따른 신호 전송 손실을 최소화할 수 있다. 예를 들어, 실시 예에서는 비교 예에서의 구동 소자가 배치되는 기판과 안테나 패턴층이 배치되는 기판을 별도의 접속 수단을 이용하여 연결시키는 것 대비, 신호 전송 거리를 줄일 수 있고, 이에 따른 별도의 접속 수단에 의해 발생하는 신호 전송 손실을 감소시킬 수 있다. 또한, 실시 예에서는 상기 안테나 패턴층과 구동소자가 수평 방향으로 배치되는 구조를 가짐으로써, 상기 제2 기판층의 제4 영역과 수직으로 중첩되는 제1 기판층의 제2 영역을 제2 안테나 패턴층으로 활용할 수 있으며, 이에 따라 하나의 회로 패턴에서, 서로 다른 방향으로의 안테나 패턴 방사 및 신호 수신이 가능하도록 할 수 있다.

또한, 실시 예에서는 제2 기판층의 캐비티 내에 구동 소자를 배치함으로써, 상기 캐비티가 가지는 깊이에 대응하게 회로 기판의 전체적은 두께를 줄일 수 있다.

또한, 실시 예에서의 캐비티는 제1 경사를 갖는 제1 파트와 상기 제1 경사와 다른 제2 경사를 갖는 제2 파트를 포함한다. 이때, 상기 캐비티의 바닥면에 대하여, 상기 제2 경사는 상기 제1 경사보다 작은 경사각을 가진다. 또한, 실시 예에서의 상기 제2 경사를 가지는 제2 파트의 수직 길이는 상기 제1 경사를 가지는 제1 파트의 수직 길이보다 길다. 이에 따라, 실시 예에서는 상기 비교 예 대비, 상기 캐비티가 차지하는 공간을 줄일 수 있으며, 이에 따라 회로 집적도를 향상시킬 수 있다. 예를 들어, 실시 예에서는 상기 캐비티가 차지하는 공간을 줄임에 따라, 비교 예와 동일 사이즈를 가지는 기판 내에서, 안테나 패턴층의 길이를 증가시킬 수 있으며, 이에 따른 통신 성능을 향상시킬 수 있다.

또한, 실시 예에서의 제1 기판층은 상기 제1 기판층과 가장 인접하게 배치된 제1-1 절연층과, 상기 제1-1 절연층의 상면에 배치된 제1 회로 패턴을 포함한다. 이때, 상기 제1 회로 패턴은, 상기 캐비티와 수직으로 중첩된 제1 영역에 형성된 제1-1 패턴과, 상기 제1 영역을 제외한 제2 영역에 형성된 제1-2 패턴을 포함하며, 상기 제1-1 패턴의 상면은 상기 제1-2 패턴의 상면보다 낮게 위치한다. 이에 따라, 실시 예에서는 상기 캐비티의 형성을 위한 레이저 공정에서, 상기 제1-1 패턴의 표면이 손상되는 것을 방지할 수 있으며, 이에 따른 회로 기판의 전기적 신뢰성 및 물리적 신뢰성을 향상시킬 수 있다.

도 1a는 비교 예의 회로 기판을 나타낸 도면이다.
도 1b는 비교 예의 안테나 패키지 기판을 나타낸 도면이다.
도 2는 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 3a는 제1 실시 예에 따른 도 2의 캐비티 영역을 확대한 확대도이다.
도 3b는 제2 실시 예에 따른 도 2의 캐비티 영역을 확대한 확대도이다.
도 3c는 제3 실시 예에 따른 캐비티 영역을 확대한 확대도이다.
도 4a 및 도 4b는 제2 기판층을 상측에서 바라본 평면도를 나타낸 것이다.
도 5는 실시 예에 따른 안테나 패키지 기판을 나타낸 도면이다.
도 6a 내지 도 6o는 도 2에 도시된 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 나타낸 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.

또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

본 발명의 실시 예의 설명에 앞서, 비교 예에 따른 회로 기판에 대해 설명하기로 한다. 바람직하게, 이하에서는 안테나 패키지를 위한 안테나 회로 기판에 대해 설명하기로 한다.

도 1a는 비교 예의 회로 기판을 나타낸 도면이고, 도 1b는 비교 예의 안테나 패키지 기판을 나타낸 도면이다.

도 1a의 (a)는 비교 예의 제1 기판을 나타낸 도면이고, 도 1a의 (b)는 비교 예의 제2 기판을 나타낸 도면이다.

도 1a의 (a) 및 (b)를 참조하면, 비교 예에서는 제1 기판(10) 및 제2 기판(20)을 포함한다.

상기 제1 기판(10)은 안테나 패턴이 배치되는 안테나 기판이라고도 할 수 있다. 예를 들어, 상기 제1 기판(10)은 안테나 패키지 기판에서 안테나부를 구성할 수 있다.

상기 제1 기판(10)은 복수의 절연층을 포함한다.

예를 들어, 제1 기판(10)은 안테나 패턴의 방사 특성을 향상하기 위해, 복수의 절연층 구조를 가질 수 있다. 예를 들어, 제1 기판(10)은 제1-1 절연층(11), 제1-2 절연층(12) 및 제1-3 절연층(13)을 포함한다.

제1 기판(10)은 복수의 절연층에 배치된 제1 회로 패턴(14)을 포함한다. 예를 들어, 상기 제1 회로 패턴(140)은 제1 기판(10)에서, 외부로 신호를 송신하거나, 외부에서 전송되는 신호를 수신하는 안테나 패턴을 의미할 수 있다.

상기 제1 회로 패턴(14)은 복수의 절연층의 각각의 표면에 배치될 수 있다.

예를 들어, 상기 제1 회로 패턴(14)은 제1-1 절연층(11)의 하면에 배치될 수 있다. 예를 들어, 제1 회로 패턴(14)은 제1-1 절연층(11)의 상면 및 제1-2 절연층(12)의 하면 사이에 배치될 수 있다. 예를 들어, 제1 회로 패턴(14)은 제1-2 절연층(12)의 상면 및 제1-3 절연층(13)의 하면 사이에 배치될 수 있다. 예를 들어, 제1 회로 패턴(14)은 제1-3 절연층(13)의 상면에 배치될 수 있다.

또한, 상기 제1 기판(10)은 관통 전극(15)을 포함한다. 상기 관통 전극(15)은 상기 제1 기판(10)을 구성하는 복수의 절연층을 관통하며 형성된다. 예를 들어, 상기 관통 전극(15)은 상기 제1-1 절연층(11), 제1-2 절연층(12) 및 제1-3 절연층(13)을 관통하며 형성된다. 이를 통해, 상기 관통 전극(15)은 서로 다른 절연층에 각각 배치된 제1 회로 패턴들을 서로 전기적으로 연결할 수 있다.

또한, 제2 기판(20)은 상기 제1 기판(10)과 별도의 공정을 통해 제조된다.

예를 들어, 비교 예에서는 제1 기판(10)과 제2 기판(20)을 별개의 공정을 통해 각각 제조하고, 이를 통해 이들을 결합하는 공정을 진행한다.

제2 기판(20)은 제2 절연층(21)을 포함한다. 이때, 상기 제2 절연층(21)은 단층 구조를 가질 수 있고, 이와 다르게 복수의 층 구조를 가질 수 있다.

제2 기판(20)은 상기 제2 절연층(21)의 표면에 배치된 제2 회로 패턴(22)을 포함한다. 예를 들어, 제2 기판(20)은 제2 절연층(21)의 상면에 배치되는 제2 회로 패턴을 포함한다. 이때, 상기 제2 절연층(21)의 상면에 배치되는 제2 회로 패턴은 소자의 실장을 위한 실장 패드로 이용될 수 있다. 또한, 제2 기판(20)은 제2 절연층(21)의 하면에 배치되는 제2 회로 패턴을 포함한다. 이때, 상기 제2 절연층(21)의 하면에 배치되는 제2 회로 패턴은 상기 소자 및 상기 제1 기판(10) 사이를 연결하는 연결 기능을 할 수 있다.

예를 들어, 상기 제2 절연층(21)의 상면에 배치된 제2 회로 패턴 상에는 제1 접속부(24) 및 제2 접속부(26)가 배치된다. 상기 제1 접속부(24) 및 제2 접속부(26)는 솔더 볼을 의미할 수 있다.

또한, 상기 제1 접속부(24) 상에는 구동 소자(25)가 배치된다. 상기 구동 소자(25)는 안테나장치에서, 안테나를 구동시키기 위한 소자를 의미할 수 있다. 예를 들어, 상기 구동 소자(25)는 송신 신호를 제1 기판(10)에 전달하여, 이에 따라 안테나 패턴을 통해 상기 송신 신호에 대응하는 무선 신호가 외부로 전송되도록 할 수 있다. 또한, 상기 구동 소자(25)는 상기 제1 기판(10)을 통해 수신 신호를 수신하고, 이를 분석하여 수신 정보를 확인할 수 있다.

또한, 상기 제2 접속부(37) 상에는 수동 소자(25)가 배치된다. 상기 수동 소자(25)는 상기 구동 소자(25)의 동작을 지원하기 위한 소자일 수 있다. 예를 들어, 수동 소자(25)는 저항, 커패시터 및 인덕터 등을 포함할 수 있다.

또한, 제2 기판(20)은 제2 절연층(23) 내에 배치되는 제2 관통전극(23)을 포함한다. 상기 제2 관통 전극(23)은 제2 절연층(23)의 서로 다른 층에 배치된 제2 회로 패턴들을 서로 전기적으로 연결한다. 예를 들어, 상기 제2 관통 전극(23)은 상기 구동 소자(25)와 상기 제1 기판(10)의 안테나 패턴들을 서로 전기적으로 연결할 수 있다.

한편, 도 1b를 참조하면, 비교 예에서의 안테나 패키지 기판은, 상기와 같은 별개의 공정을 통해 제조된 제1 기판(10)과 제2 기판(20)이 솔더 볼(30)에 의해 결합되는 구조를 가진다.

이때, 상기 솔더 볼(30)은 별도의 몰딩층(40)을 통해 덮이는 구조를 가진다.

그러나, 도 1b에서와 같은 비교 예의 안테나 패키지 기판은 안테나 패턴을 구성하는 제1 기판(10)과 구동 소자나 수동 소자를 포함하는 제2 기판(20)이 수직 방향으로 정렬된 상태로 결합된다. 그리고, 비교 예의 안테나 패키지 기판은 상기 제1 기판(10)과 제2 기판(20) 사이에 별개의 접속 수단(예를 들어, 솔더 볼, 30)이 배치되고, 상기 접속 수단을 통해 상호 전기적으로 연결되는 구조를 가진다.

이에 따라, 비교 예에서는 상기 제1 기판(10)과 상기 제2 기판(20)이 상기 솔더 볼(30)을 통해 상호 연결됨에 따라, 상기 솔더 볼(30)이 가지는 높이만큼 상기 안테나 패키지 기판의 두께가 증가하는 문제가 있다.

나아가, 비교 예에서는 상기와 같이 솔더 볼(30)을 통해 제1 기판(10)과 제2 기판(20)이 수직 적층 구조를 가지고 상호 결합하는 구조를 가지며, 이에 따라 신호의 전송 길이가 증가하고, 상기 전송 길이(예를 들어, 신호 전송 거리)가 길어짐에 따른 신호 손실이 증가하는 문제가 있다.

또한, 비교 예에서는 상기 솔더 볼(30)을 대신하여, 별도의 연성회로기판(미도시)을 이용하여 상기 제1 기판(10)과 제2 기판(20)을 커넥터 구조로 연결하였다. 그러나, 상기 연성회로기판을 이용하여 제1 기판(10)과 제2 기판(20)을 서로 전기적으로 연결하는 경우, 상기 제1 기판과 제2 기판이 수평 배치 구조를 가지긴 하나, 상기 연성회로기판의 길이 만큼 신호 전송 거리가 증가하고, 이에 따른 신호 손실이 증가하는 문제가 있다.

한편, 5G 통신 시스템에 적용되는 안테나장치의 경우, 기존의 통신 시스템보다 많은 데이터를 송수신하고 있으며, 상기와 같이 많은 데이터를 송수신하기 위해서는 배터리 소모가 증가함에 따른 배터리 용량이 커져야 한다. 그리고, 상기 배터리 용량을 증가시키기 위해서는, 배터리의 사이즈가 커지며, 이에 따른 배터리 배치 공간이 커져야 한다.

이에 따라, 일반적인 5G 통신 시스템에서는 배터리 사이즈를 증가시키면서, 안테나 장치(예를 들어, 이동 단말기)의 사이즈는 유지하기 위해 상기와 같은 안테나 패키지 기판의 두께를 감소하고 있다.

이때, 상기 안테나 패키지 기판의 두께를 줄이기 위해서는 안테나 패키지 기판을 구성하는 절연층의 두께나 안테나 패턴의 두께를 줄여야 하는데, 이를 줄이는데에는 한계가 있다. 또한, 상기 안테나 패턴의 두께를 무작정 줄이는 경우, 이에 따른 통신 성능이 감소(예를 들어, 송신 신호의 송신 세기 또는 수신 신호의 수신 세기가 감소)하는 문제가 있으며, 절연층의 두께를 줄이는 경우, 안테나 패턴이 안정적으로 보호되지 못함에 따른 통신 오류가 발생하는 문제가 있다.

이에 따라, 실시 예에서는 안테나 패턴이 배치되는 안테나부와 구동소자가 배치되는 구동부를 하나의 회로 기판에 형성하여 상기 솔더 볼이나 연성회로 기판과 같은 별도의 접속 수단을 제거할 수 있도록 한다. 나아가, 실시 예에서는 회로 기판에 구동 소자가 배치되는 캐비티를 형성하고, 상기 형성된 캐비티 내에 구동 소자를 배치함에 따라 회로 기판의 전체적인 두께를 얇게 할 수 있도록 한다. 나아가, 실시 예에서는 안테나부와 구동부가 하나의 기판에서 수직 방향이 아닌 수평 방향으로 배치되는 구조를 가지도록 함으로써, 안테나부에 통신 성능을 극대화(예를 들어, 회로 기판의 양측에서 각각 송신 신호의 송신 또는 수신 신호의 수신이 가능하도록 함)할 수 있도록 한다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.

도 2는 실시 예에 따른 회로 기판을 나타낸 도면이고, 도 3a는 제1 실시 예에 따른 도 2의 캐비티 영역을 확대한 확대도이고, 도 3b는 제2 실시 예에 따른 도 2의 캐비티 영역을 확대한 확대도이며, 도 3c는 제3 실시 예에 따른 캐비티 영역을 확대한 확대도이다.

이하에서는 도 2, 도 3a, 도 3b, 및 도 3c를 참조하여 실시 예에 따른 회로 기판에 대해 구체적으로 설명하기로 한다.

먼저, 실시 예의 회로 기판(300)의 기본 구조에 대해 간략히 설명하면, 실시 예의 회로 기판(300)은 안테나부의 구동, 급전 및 지지를 위해 제공될 수 있다. 예를 들어, 상기 회로 기판(300)은 인쇄회로기판(Printed Circuit Board; PCB)일 수 있다. 이러한, 회로 기판(300)은 평판 구조를 갖는다. 이러한 회로 기판(300)은 다수의 층이 적층된 다층 구조를 가질 수 있다.

상기 회로 기판(300)은 접지를 위한 접지층(미도시) 및 급전을 위한 급전부(미도시)를 포함할 수 있다.

실시 예의 회로 기판(300)은 도전성 안테나 패턴층이 형성된 안테나부와, 상기 안테나 영역의 도전성 안테나 패턴층에 따른 안테나부의 구동을 위한 구동소자를 포함하는 구동부로 구분될 수 있다. 상기 도전성 안테나 패턴층은 이하에서 설명되는 회로패턴을 의미할 수 있다.

상기 도전성 안테나 패턴층은 실시 예의 회로 기판에서, 신호 송수신을 위해 제공될 수 있다. 예를 들어, 도전성 안테나 패턴층은 미리 정해진 공진 주파수 대역에서 신호를 송수신할 수 있다. 예를 들어, 상기 도전성 안테나 패턴층은 공진 주파수 대역에서 동작하여 전자기파를 송수신할 수 있다. 상기 도전성 안테나 패턴층은 상기 회로 기판(300)의 급전부(미도시)에서 전원이 공급됨에 따라 동작할 수 있고, 상기 급전부의 전원 공급 동작은 상기 구동부의 제어에 의해 이루어질 수 있다.

상기 도전성 안테나 패턴층은 복수의 공진 주파수 대역에서 공진할 수 있다. 예를 들어, 상기 도전성 안테나 패턴층은 서로 다른 공진 주파수 대역에서 공진하는 듀얼 공진 안테나일 수 있다. 예를 들어, 상기 도전성 안테나 패턴층은 24.03GHz 내지 25.81GHz의 제1 주파수 대역 및 27.07GHz 내지 28.80GHz의 제2 주파수 대역에서 각각 공진하는 듀얼 공진 안테나일 수 있으나, 이에 한정되지는 않는다. 상기 도전성 안테나 패턴층의 공진 주파수 대역은 상기 회로 기판이 적용되는 안테나 장치의 통신 규격에 따라 달라질 수 있을 것이다.

실시 예의 회로 기판(300)은 제1 기판층(200) 및 제2 기판층(300)을 포함할 수 있다.

이때, 상기 제1 기판층(200) 및 제2 기판층(300)은 서로 분리된 상태로 제조된 후, 추후 접합층을 통해 접합되는 복수의 기판을 의미하는 것이 아니다. 예를 들어, 상기 제1 기판층(200)은 제2 기판층(300)은 하나의 회로 기판에서, 상기 회로 기판의 두께 방향으로 캐비티(C)가 형성된 영역과, 상기 캐비티(C)가 형성된 영역을 제외한 영역을 단지 구분한 것일 수 있다.

상기 제1 기판층(200)은 단일 층 구조를 가질 수 있고, 이와 다르게 복수의 층 구조를 가질 수 있다. 예를 들어, 상기 제1 기판층(200)은 1개의 절연층만을 포함할 수 있고, 이와 다르게 2층 이상의 절연층을 포함할 수 있다. 다만, 상기 제1 기판층(200)은 구동소자(추후 설명)가 실장되고, 그에 따라 상기 실장된 구동 소자와 도전성 안테나 패턴층(추후 설명)을 연결하면서, 상기 회로 기판이 적용되는 안테나 장치(예를 들어, 이동 단말기)의 메인 보드와 연결될 수 있다. 이때, 상기 제1 기판층(200)이 1층 구조를 가지는 경우, 상기 안테나 패턴 및 메인 보드와 연결되기 위해, 상기 제1 기판층(200)의 수평 방향으로의 폭이 증가할 수 있다. 이에 따라, 상기 제1 기판층(200)은 상기 도전성 안테나 패턴층과 메인 보드와 연결되면서, 회로 기판의 수평 방향으로의 폭을 줄이고, 이에 따라 신호 전송 거리를 줄일 수 있도록, 적어도 2층 이상의 층 구조를 가지는 것이 바람직하다. 이하에서는 상기 제1 기판층(200)이 2층 이상의 층 구조를 가지는 것으로 설명한다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 기판층(200)이 단일층 구조를 가질 수도 있을 것이다.

제2 기판층(300)은 상기 제1 기판층(200) 상에 배치될 수 있다. 상기 제2 기판층(300)은 적어도 2층 이상의 층 구조를 가질 수 있다.

상기 제2 기판층(300)은 도전성 안테나 패턴층이 배치되면서, 구동 소자가 배치될 캐비티(C)를 제공할 수 있다. 이때, 상기 제2 기판층(300)이 1층 구조를 가지는 경우, 상기 구동 소자가 배치될 캐비티(C)의 충분한 공간(예를 들어, 깊이)이 형성되지 않을 수 있다. 나아가, 상기 제2 기판층(300)은 도전성 안테나 패턴층이 배치되는 영역이다. 이때, 상기 제2 기판층(300)이 1층 구조를 가지는 경우, 상기 도전성 안테나 패턴층에 의한 통신 성능이 저하될 수 있다. 예를 들어, 상기 통신 성능은 도전성 안테나 패턴층의 길이에 비례하여 증감할 수 있다. 이때, 상기 제2 기판층(300)이 1층 구조를 가지는 경우, 상기 통신 성능을 일정 수준 이상으로 맞추기 위해서는 상기 제2 기판층(300)에서 상기 캐비티(C)가 형성된 영역을 제외한 나머지 영역의 폭이 상당히 증가할 수 있다. 이에 따라, 실시 예에서는 상기 제2 기판층(300)이 적어도 2층 이상의 층 구조를 가지도록 하여, 상기 통신 성능을 만족하기 위한 상기 도전성 안테나 패턴층의 길이가 확보되도록 하면서, 상기 구동 소자가 실장되기 위한 캐비티(C)의 공간이 확보될 수 있도록 한다.

이하에서는 실시 예에 따른 제1 기판층(200) 및 제2 기판층(300)에 대해 구체적으로 설명하기로 한다.

제1 기판층(200)은 제1 절연층, 회로 패턴 및 관통전극을 포함할 수 있다. 상기 관통전극은 서로 다른 층에 배치된 회로 패턴 사이를 연결하는 기능을 하며, '비아'라고도 할 수 있다.

상기 제1 기판층(200)은 제1 절연층을 포함할 수 있다. 상기 제1 절연층은 복수의 층 구조를 가질 수 있고, 이와 다르게 단일 층 구조를 가질 수도 있다. 이때, 도면 상에는 상기 제1 절연층이 3층 구조를 가지는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 다만, 이하에서는 설명의 편의를 위해, 상기 제1 절연층이 3층 구조를 가지는 것으로 하여 설명하기로 한다. 그러나, 상기 제1 절연층은 2층 이하의 층 구조를 가질 수 있고, 이와 다르게 4층 이상의 층 구조를 가질 수도 있을 것이다.

상기 제1 절연층은 제1-1 절연층(211), 제1-2 절연층(212) 및 제1-3 절연층(213)을 포함할 수 있다. 예를 들어, 상기 제1 절연층은 상측에서부터 제1-1 절연층(211), 제1-2 절연층(212) 및 제1-3 절연층(213)을 포함할 수 있다.

상기 제1-1 절연층(211)은 상기 제1 절연층 중 상기 제2 기판층(300)과 가장 인접하게 배치된 최상측 절연층을 의미할 수 있다. 또한, 상기 제1-3 절연층(213)은 상기 제1 절연층 중 상기 제2 기판층(300)과 가장 멀리 떨어진 최하측 절연층을 의미할 수 있다. 또한, 상기 제1-2 절연층(212)은 상기 최상측 절연층 및 최하측 절연층 사이에 배치되는 내측 절연층을 의미할 수 있다.

상기 제1 절연층은 프리프레그(PPG, prepreg)를 포함할 수 있다. 상기 프리프레그는 유리 섬유 실(glass yarn)으로 직조된 글라스 패브릭(glass fabric)과 같은 직물 시트(fabric sheet) 형태의 섬유층에 에폭시 수지 등을 함침한 후 열 압착을 진행함으로써 형성될 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 절연층을 구성하는 프리프레그는 탄소 섬유 실로 직조된 직물 시트 형태의 섬유층을 포함할 수 있을 것이다.

상기 제1 절연층은 수지 및 상기 수지 내에 배치되는 강화 섬유를 포함할 수 있다. 상기 수지는 에폭시 수지일 수 있으나, 이에 한정되는 것은 아니다. 상기 수지는 에폭시 수지에 특별히 제한되지 않으며, 예를 들어 분자 내에 에폭시기가 1개 이상 포함될 수 있고, 이와 다르게 에폭시계가 2개 이상 포함될 수 있으며, 이와 다르게 에폭시계가 4개 이상 포함될 수 있을 것이다. 또한, 상기 제1 절연층의 수지는 나프탈렌(naphthalene)기를 포함될 수 있으며, 예를 들어, 방향족 아민형일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 수지는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 알킬페놀 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 아르알킬형 에폭시 수지, 디사이클로펜타디엔형 에폭시 수지, 나프탈렌형 에폭시 수지, 나프톨형 에폭시 수지, 페놀류와 페놀성 히드록실기를 갖는 방향족 알데히드와의 축합물의 에폭시 수지, 비페닐아르알킬형 에폭시 수지, 플루오렌형 에폭시 수지, 크산텐형 에폭시 수지, 트리글리시딜이소시아누레이트, 고무 변성형 에폭시 수지 및 인(phosphorous)계 에폭시 수지 등을 들 수 있으며, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 페놀 노볼락 에폭시 수지, 크레졸 노볼락 에폭시 수지, 고무 변성형 에폭시 수지, 및 인(phosphorous)계 에폭시 수지를 포함할 수 있다. 또한, 상기 강화 섬유는 유리 섬유, 탄소 섬유, 아라미드 섬유(예를 들어, 아라미드 계열의 유기 재료), 나일론(nylon), 실리카(silica) 계열의 무기 재료 또는 티타니아(titania) 계열의 무기 재료가 사용될 수 있다. 상기 강화 섬유는 상기 수지 내에서, 평면 방향으로 서로 교차하는 형태로 배열될 수 있다.

한편, 상기 유리 섬유, 탄소 섬유, 아라미드 섬유(예를 들어, 아라미드 계열의 유기 재료), 나일론(nylon), 실리카(silica) 계열의 무기 재료 또는 티타니아(titania) 계열의 무기 재료가 사용될 수 있다.

다만, 실시 예는 이에 한정되지 않으며, 상기 제1 절연층은 상기 프리프레그가 아닌 다른 절연물질로 구성될 수도 있다.

또한, 이와 다르게 상기 제1 절연층을 구성하는 복수의 절연층 중 적어도 하나의 절연층은 프리프레그를 포함하고, 다른 하나의 절연층은 상기 프리프레그가 아닌 다른 절연물질을 포함할 수 있다.

예를 들어, 제1 절연층은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다. 예를 들어, 상기 제1 절연층은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다. 예를 들어, 상기 제1 절연층은 무기 필러 및 절연 수지를 포함하는 재료로 형성될 수 있다. 예를 들어, 제1 절연층은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지와 함께 실리카, 알루미나 등의 무기 필러 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 일례로, 상기 제1 절연층은 RCC(Resin coated copper)로 구성될 수 있을 것이다.

상기 제1 절연층을 구성하는 각각의 절연층은 10㎛ 내지 60㎛의 범위의 두께를 가질 수 있다. 예를 들어, 제1-1 절연층(211), 제1-2 절연층(212) 및 제1-3 절연층(213)은 각각 10㎛ 내지 60㎛의 범위의 두께를 가질 수 있다. 예를 들어, 제1-1 절연층(211), 제1-2 절연층(212) 및 제1-3 절연층(213)은 각각 12㎛ 내지 50㎛의 범위의 두께를 가질 수 있다. 예를 들어, 상기 제1-1 절연층(211), 제1-2 절연층(212) 및 제1-3 절연층(213) 각각은 15㎛ 내지 40㎛의 두께를 가질 수 있다.

상기 제1-1 절연층(211), 제1-2 절연층(212) 및 제1-3 절연층(213)의 두께가 10㎛ 미만이면, 회로 기판에 포함된 회로 패턴이 안정적으로 보호되지 않을 수 있다. 상기 제1-1 절연층(211), 제1-2 절연층(212) 및 제1-3 절연층(213)의 각각의 두께가 60㎛를 초과하면, 회로 기판의 전체적인 두께가 증가할 수 있다. 또한, 상기 제1-1 절연층(211), 제1-2 절연층(212) 및 제1-3 절연층(213)의 각각의 두께가 60㎛를 초과하면, 이에 대응하게 회로 패턴이나 비아의 두께도 증가하고, 이에 따른 회로 패턴을 통해 전달되는 신호의 손실이 증가할 수 있다.

실시 예의 제1 기판층(200)은 제1 회로 패턴층을 포함할 수 있다. 예를 들어, 상기 제1 기판층(200)은 제1 절연층의 표면에 배치되는 제1 회로 패턴층을 포함할 수 있다.

예를 들어, 상기 제1 기판층(200)은 제1-1 절연층(211)의 상면에 배치된 제1 회로 패턴(221)을 포함할 수 있다. 예를 들어, 상기 제1 기판층(200)은 상기 제1-1 절연층(211)의 하면 및 상기 제1-2 절연층(212)의 상면 사이에 배치되는 제2 회로 패턴(222)을 포함할 수 있다. 예를 들어, 상기 제1 기판층(200)은 상기 제1-2 절연층(212)의 하면 및 상기 제1-3 절연층(213)의 상면 사이에 배치되는 제3 회로 패턴(223)을 포함할 수 있다. 예를 들어, 상기 제1 기판층(200)은 상기 제1-3 절연층(213)의 하면에 배치되는 제4 회로 패턴(224)을 포함할 수 있다.

상기 제1 회로 패턴(221)은 제1 절연층에 매립될 수 있다. 예를 들어, 상기 제1 회로 패턴(221)은 상기 제1 절연층의 상부에 매립된 구조를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(221)은 상기 제1 절연층 중 최상측에 배치될 절연층 내에 배치될 수 있다. 상기 제1 회로 패턴(221)은 상기 제1 회로 패턴층 중 최상측에 배치된 회로 패턴을 의미할 수 있다. 그리고, 상기 제1 회로 패턴(221)은 제1 절연층 중 최상측에 배치된 최상측 절연층에 매립될 수 있다. 이때, 상기 제1 회로 패턴(221)이 매립된다는 것은 상기 제1 회로 패턴(211)의 상면의 적어도 일부는 상기 제1-1 절연층(211)의 상면과 중첩되지 않는다는 것을 의미할 수 있다. 또한, 상기 제1 회로 패턴(221)의 측면의 적어도 일부 및 하면은 상기 제1-1 절연층(211)에 의해 덮인다는 것을 의미할 수 있다.

한편, 상기 제1 회로 패턴(221)의 상면은 위치에 따라 단차(예를 들어, 서로 다른 높이)를 가질 수 있다.

예를 들어, 상기 제1 기판층(200)은 폭 방향 또는 길이 방향으로 복수의 영역으로 구분될 수 있다.

예를 들어, 상기 제1 기판층(200)은 제2 기판층(300)의 캐비티(C)와 수직으로 중첩되는 제1 영역((RB1) 및 상기 제1 영역(RB1) 이외의 제2 영역(RB2)을 포함할 수 있다. 상기 제1 영역((RB1)은 상기 제2 기판층(300)의 캐비티(C)와 중첩되는 영역일 수 있다. 이와 다르게 상기 제1 영역((RB1)은 상기 제2 기판층(300)의 캐비티(C)의 하면 또는 바닥면과 중첩되는 영역일 수 있다. 즉, 실시 예의 캐비티(C)는 상부에서의 폭과 하부에서의 폭이 다를 수 있다. 예를 들어, 상기 캐비티(C)는 상부에서의 폭이 하부에서의 폭보다 큰 형상을 가질 수 있다. 예를 들어, 상기 캐비티(C)는 상부에서의 폭이 하부에서의 폭보다 큰 경사를 가질 수 있다.

그리고, 상기 제1 회로 패턴(221)은 상기 제1-1 절연층(211)의 상기 제1 영역(RB1)의 상면에 배치되는 제1 패턴부와, 상기 제1-1 절연층(211)의 상기 제2 영역(RB2)의 상면에 배치되는 제2 패턴부를 포함한다. 그리고, 상기 제1 패턴부의 높이와 상기 제2 패턴부의 높이는 서로 다를 수 있다. 예를 들어, 상기 제1 패턴부는 상기 제2 패턴부와 단차를 가질 수 있다. 예를 들어, 상기 제1 패턴부의 상면은 상기 제2 패턴부의 상면과 서로 다른 평면에 배치될 수 있다. 예를 들어, 상기 제1 패턴부의 상면은 상기 제2 패턴부의 상면보다 낮게 위치할 수 있다.

상기와 같이 실시 예에서는 상기 제1 영역((RB1)에 배치되는 상기 제1 회로 패턴(221)의 제1 패턴부가 상기 제2 영역(RB2)에 배치된 제2 패턴부보다 낮게 배치되도록 함으로써, 상기 캐비티(C)의 형성 공정에서 발생하는 상기 제1 패턴부의 손상을 최소화할 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.

한편, 상기와 같은 제1 회로 패턴층들은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 제1 회로 패턴층들은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 제1 회로 패턴층은 전기 전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

상기 제1 회로 패턴층은 5㎛ 내지 20㎛의 범위의 두께를 가질 수 있다. 예를 들어, 제1 회로 패턴층은 6㎛ 내지 17㎛의 범위의 두께를 가질 수 있다. 상기 제1 회로 패턴층은 7㎛ 내지 16㎛의 범위의 두께를 가질 수 있다. 상기 제1 회로 패턴층의 두께가 5㎛ 미만인 경우에는 회로 패턴의 저항이 증가하고, 이에 따른 신호 전송 효율이 감소할 수 있다. 예를 들어, 상기 제1 회로 패턴층의 두께가 5㎛ 미만인 경우에는 신호 전송 손실이 증가할 수 있다. 예를 들어, 상기 제1 회로 패턴층의 두께가 20㎛를 초과하는 경우에는 상기 회로 패턴들의 선폭이 증가하고, 이에 따른 회로 기판의 전체적인 부피가 증가할 수 있다.

상기 제1 회로 패턴층은 통상적인 회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

한편, 상기 제1 기판층(200)은 관통 전극을 포함한다. 상기 제1 관통 전극은 상기 제1 기판층(200)을 구성하는 제1 절연층을 관통하며 형성될 수 있다. 예를 들어, 상기 제1 기판층(200)은 상기 제1-1 절연층(211)을 관통하는 제1 관통 전극(231)을 포함할 수 있다. 예를 들어, 상기 제1 기판층(200)은 상기 제1 절연층 중 최상측에 배치된 최상측 절연층을 관통하는 제1 관통 전극(231)을 포함할 수 있다.

상기 제1 관통 전극(231)은 상기 제1-1 절연층(211)을 관통하며, 그에 따라, 상기 제1 회로 패턴(221)과 상기 제2 회로 패턴(222) 사이를 전기적으로 연결할 수 있다.

또한, 상기 제1 기판층(200)은 상기 제1-2 절연층(212)을 관통하는 제2 관통 전극(232)을 포함할 수 있다.

상기 제2 관통 전극(232)은 상기 제1-2 절연층(212)을 관통하며, 그에 따라 상기 제2 회로 패턴(222)과 제3 회로 패턴(223) 사이를 전기적으로 연결할 수 있다.

또한, 상기 제1 기판층(200)은 상기 제1-3 절연층(213)을 관통하는 제3 관통 전극(233)을 포함할 수 있다.

상기 제3 관통 전극(233)은 상기 제1-3 절연층(213)을 관통하며, 그에 따라 상기 제3 회로 패턴(223)과 제4 회로 패턴(224) 사이를 전기적으로 연결할 수 있다.

상기와 같은 관통 전극은 상기 제1 절연층을 관통하는 관통 홀 내부를 전도성 물질로 충진하여 형성될 수 있다. 상기 제1 절연층을 관통하는 관통 홀은 기계, 레이저, 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO₂ 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.

또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO₂ 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO₂ 레이저는 절연층만 가공할 수 있는 레이저이다.

상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 각각의 관통 전극을 형성할 수 있다. 상기 관통 전극을 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

제2 기판층(300)은 복수의 층 구조를 가질 수 있다. 이를 위해, 제2 기판층(300)은 복수의 제2 절연층을 포함할 수 있다. 예를 들어, 상기 제2 기판층(300)은 제2-1 절연층(311), 제2-2 절연층(312), 제2-3 절연층(313) 및 제2-4 절연층(314)을 포함할 수 있다.

예를 들어, 제2 기판층(300)은 4층의 제2 절연층을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제2 기판층(300)을 구성하는 제2 절연층은 3층 이하의 제2 절연층을 포함할 수 있고, 4층 이상의 제2 절연층을 포함할 수도 있을 것이다.

상기 제2-1 절연층(311)은 상기 제1 기판층(200) 상에 배치될 수 있다. 예를 들어, 제2-1 절연층(311)은 상기 제1 기판층(200) 중 최상측에 배치된 제1-1 절연층(211)의 상면에 배치될 수 있다.

제2-2 절연층(312)은 상기 제2-1 절연층(311) 위에 배치될 수 있다.

또한, 제2-3 절연층(313)은 제2-2 절연층(312) 위에 배치될 수 있다.

또한, 제2-4 절연층(314)은 제2-3 절연층(313) 위에 배치될 수 있다.

상기 제2 기판층(300)을 구성하는 4층의 제2 절연층은 상기 제1 기판층(200)을 구성하는 제1 절연층과 동일한 절연 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.

상기 제2 기판층(300)은 제2 회로 패턴층을 포함할 수 있다.

예를 들어, 상기 제2 기판층(300)은 제2-1 절연층(311)의 상면에 배치된 제5 회로 패턴(321)을 포함할 수 있다.

예를 들어, 상기 제2 기판층(300)은 상기 제2-2 절연층(312)의 상면에 배치된 제6 회로 패턴(322)을 포함할 수 있다.

예를 들어, 상기 제2 기판층(300)은 상기 제2-3 절연층(313)의 상면에 배치된 제7 회로 패턴(323)을 포함할 수 이다.

또한, 상기 제2 기판층(300)은 상기 제2-4 절연층(314)의 상면에 배치된 제8 회로 패턴(324)을 포함할 수 있다.

이때, 상기 제2 기판층(300)을 구성하는 제2 회로 패턴층은 도전성 안테나 패턴층일 수 있다. 예를 들어, 상기 제5 회로 패턴(321), 제6 회로 패턴(322), 제7 회로 패턴(323) 및 제8 회로 패턴(324)은 상기 제1 기판층(200)과 연결되고, 외부로 송신 신호를 송신하건, 외부로부터 송신되는 신호를 수신하는 안테나 기능을 하는 안테나부일 수 있다.

상기 도전성 안테나 패턴층은 상기 제1 기판층(200)을 구성하는 제1 회로패턴층과 동일한 공정을 통해 형성될 수 있다.

상기 제2 기판층(300)은 관통 전극을 포함할 수 있다.

예를 들어, 상기 제2 기판층(300)은 상기 제2 절연층을 관통하는 관통 전극을 포함할 수 있다.

예를 들어, 제2 기판층(300)은 상기 제2-1 절연층(311)을 관통하는 제4 관통 전극(331)을 포함할 수 있다. 상기 제4 관통 전극(331)은 상기 제1 기판층(200)의 제1 회로 패턴(221)과 상기 제5 회로 패턴(321) 사이를 전기적으로 연결할 수 있다.

예를 들어, 제2 기판층(300)은 제2-2 절연층(312)을 관통하는 제5 관통 전극(332)을 포함할 수 있다. 예를 들어, 상기 제5 관통 전극(332)은 상기 제5 회로 패턴(321)과 제6 회로 패턴(322) 사이를 전기적으로 연결할 수 있다.

예를 들어, 제2 기판층(300)은 제2-3 절연층(313)을 관통하는 제6 관통 전극(333)을 포함할 수 있다. 상기 제6 관통 전극(333)은 상기 제6 회로 패턴(322)과 제7 회로 패턴(323) 사이를 전기적으로 연결할 수 있다.

예를 들어, 제2 기판층(300)은 제2-4 절연층(314)을 관통하는 제7 관통 전극(334)을 포함할 수 있다. 상기 제7 관통 전극(334)은 상기 제7 회로 패턴(323)과 제8 회로 패턴(334) 사이를 전기적으로 연결할 수 있다.

한편, 상기 제2 기판층(300)은 캐비티(C)를 포함한다.

이에 따라, 상기 제2 기판층(300)은 상기 캐비티(C)가 형성된 영역, 예를 들어 상기 캐비티(C)와 수직으로 중첩되는 제3 영역(RT1) 및 상기 제3 영역(RT1) 이외의 제4 영역(RT2)을 포함할 수 있다.

상기 제3 영역(RT1)은 제1 기판층(200)의 제1 영역((RB1)과 수직으로 중첩되는 영역일 수 있다. 상기 제4 영역(RT2)은 상기 제1 기판층(200)의 제2 영역(RB2)과 수직으로 중첩되는 영역일 수 있다.

그리고, 상기 제2 기판층(300)의 제3 영역(RT1)에는 안테나 패키지 기판에서, 구동 소자나 수동 소자들이 실장되는 실장 공간을 제공하는 캐비티(C)가 형성될 수 있다. 그리고, 상기 제2 기판층(300)의 제4 영역(RT2)에는 안테나 기능을 하는 안테나부의 도전성 안테나 패턴층이 형성될 수 있다.

예를 들어, 상기 제2 기판층(300)의 제3 영역(RT1)은 캐비티(C)가 형성된 영역이고, 상기 제2 기판층(300)의 제4 영역(RT2)은 캐비티(C)가 형성된 영역을 제외한 영역이다. 그리고, 상기 제2 기판층(300)의 제4 영역(RT2)에는 도전성 안테나 패턴층이 형성된 영역이다.

이때, 본원의 회로 기판(100)에서의 각각의 회로 패턴은, 제1 기판층(200) 및 제2 기판층(300)의 상기 제1 내지 제4 영역에 각각 배치되고, 이에 따라 각각의 영역에서 서로 다른 기능을 할 수 있다.

예를 들어, 상기 제1 기판층(200)을 구성하는 제1 회로 패턴층은, 상기 제1 기판층(200)의 제1 영역((RB1)에 배치된 제1 패턴부를 포함할 수 있다. 그리고, 상기 제1 패턴부는 상기 캐비티(C)와 수직으로 중첩될 수 있다. 상기 제1 패턴부는 구동 소자나 수동 소자가 배치되는 실장 패턴으로 기능하거나, 상기 회로 기판(100)과 외부 기판(예를 들어, 단말기의 메인 보드) 사이를 연결하는 단자 패턴으로 기능할 수 있다.

또한, 상기 제1 기판층(200)을 구성하는 제1 회로 패턴층은 상기 제1 기판층(200)의 제2 영역(RB2)에 배치된 제2 패턴부를 포함할 수 있다. 그리고, 상기 제2 패턴부는 상기 캐비티(C)와 수직으로 중첩되지 않을 수 있다. 예를 들어 상기 제2 패턴부는 상기 제2 기판층(300)의 제4 영역(RT2)에 형성된 도전성 안테나 패턴층과 수직으로 중첩될 수 있다.

이때, 일 실시 예에서 상기 제2 패턴부는 상기 제1 패턴부와 함께 단자 패턴으로 기능할 수 있다. 그리고, 상기 제2 패턴부가 상기 제1 패턴부와 함께 단자 패턴으로 기능하는 경우, 실시 예의 회로 기판은 제2 기판층(300)의 제4 영역(RT2)에서만 안테나 기능을 할 수 있다. 예를 들어, 상기 제2 패턴부가 도전성 안테나 패턴층이 아닌 경우, 실시 예의 회로 기판은 상기 제2 기판층(300)의 제4 영역(RT2)의 상측으로 송신 신호를 송신하거나, 상기 제4 영역(RT2)의 상측에서 송신되는 신호를 수신할 수 있다.

또한, 다른 실시 예에서 상기 제2 패턴부는 상기 제2 기판층(300)의 제4 영역(RT2)에 배치된 도전성 안테나 패턴층과 연결되는 또 다른 도전 안테나 패턴층일 수 있다.

예를 들어, 상기 제2 기판층(300)의 제4 영역(RT2)에 배치된 도전성 안테나 패턴층을 제1 안테나 패턴층이라고 할 수 있다. 그리고, 상기 제1 기판층(200)의 제2 영역(RB2)에 배치된 제2 패턴부는 상기 제1 안테나 패턴층과 연결되는 제2 안테나 패턴층일 수 있다.

그리고, 이와 같은 경우, 실시 예에서는 회로 기판의 양측 방향으로 신호를 송신하거나, 상기 회로기판의 양측 방항에서 송신되는 신호를 수신할 수 있다. 예를 들어, 실시 예에서는 제1 안테나 패턴층의 상측으로 신호를 송신할 수 있고, 상기 제2 안테나 패턴층의 하측으로 신호를 송신할 수 있다. 또한, 실시 예에서는 상기 제1 안테나 패턴층의 상측에서 전달되는 신호를 수신할 수 있고, 제2 안테나 패턴층의 하측에서 전달되는 신호를 수신할 수 있다.

한편, 실시 예에서, 상기 제1 기판층(200)의 제1 영역(RB1)에 배치된 제1 패턴부는 모두 실장 패드 또는 단자 패드로 기능한다고 하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 기판층(200)의 제1 영역(RB1)에 배치된 제1 패드부 중 일부는 실장 패드 또는 단자 패드로 기능할 수 있고, 나머지 일부는 상기 제2 안테나 패턴층과 함께 안테나 패턴으로 기능할 수도 있을 것이다.

이하에서는 실시 예의 캐비티(C)의 구조에 대해 구체적으로 설명하기로 한다.

도 3a를 참조하면, 실시 예에서의 캐비티(C)는 상기 제2 기판층(300)을 관통하며 형성된다. 예를 들어, 상기 캐비티(C)는 상기 제2 기판층(300)을 구성하는 복수의 제2 절연층을 관통하며 형성된다.

이때, 상기 캐비티(C)는 복수의 파트를 포함할 수 있다.

예를 들어, 상기 캐비티(C)는 상기 제2 기판층(300)의 상면에 인접한 제1 파트(P1)를 포함할 수 있다. 또한, 상기 캐비티(C)는 상기 제2 기판층(300)의 하면에 인접하고, 상기 제1 파트(P1) 아래의 제2 파트(P2)를 포함할 수 있다.

이때, 상기 제1 파트(P1)는 상기 제2 기판층(300)의 하면으로 갈수록 폭이 점진적으로 감소하는 제1 경사를 가질 수 있다. 상기 제1 경사는 상기 제1 파트(P1)의 내벽(IW1)이 가지는 경사를 의미할 수 있다. 예를 들어, 상기 제1 경사는 상기 캐비티(C)의 바닥면에 대한 상기 제1 파트(P1)의 내벽(IW1)이 가지는 경사각을 의미할 수 있다. 예를 들어, 상기 제1 경사는 상기 캐비티(C)의 바닥면과 상기 제1 파트(P1)의 내벽(IW1) 사이의 내각을 의미할 수 있다.

상기 제1 파트(P1)의 내벽(IW1)의 제1 경사(θ1)는 115도 내지 150도 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 파트(P1)의 내벽(IW1)의 제1 경사(θ1)는 118도 내지 148도 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 파트(P1)의 내벽(IW1)의 제1 경사(θ1)는 120도 내지 145도 사이의 범위를 가질 수 있다.

상기 제1 파트(P1)의 내벽(IW1)의 제1 경사(θ1)가 115도보다 작은 경우, 실시 예에 따른 상기 캐비티(C)를 형성하는데 소요되는 공정 시간이 증가할 수 있다. 예를 들어, 상기 제1 파트(P1)의 내벽(IW1)의 제1 경사(θ1)가 115도보다 작다는 것은, 이하에서 설명되는 1차 캐비티를 형성하는 공정에서 사용된 레이저 빔 폭(예를 들어, 레이저 마스크)이 작다는 것을 의미하며, 이에 따른 캐비티(C)의 형성에 소요되는 시간이 증가할 수 있다.

또한, 상기 제1 파트(P1)의 내벽(IW1)의 제1 경사(θ1)가 150보다 크면, 상기 캐비티(C)의 상부의 폭이 증가함에 따른 회로 집적도가 감소할 수 있다. 예를 들어, 상기 캐비티(C)의 폭은 실장될 소자의 배치 공간에 대응하게, 상기 캐비티(C)의 하부 폭을 결정하고, 상기 결정된 하부 폭을 중심으로 캐비티 형성 공정을 진행하게 된다. 이때, 상기 캐비티(C)의 상부 폭이 증가하는 경우, 무의미하게 낭비되는 공간이 증가한다는 것을 의미하며, 이에 따라 상기 상부 폭이 증가한만큼 안테나 패턴층을 배치할 수 있는 공간이 감소할 수 있다. 이에 따라, 실시 예에서는 상기 제1 파트(P1)의 내벽(IW1)의 제1 경사(θ1)가 115도 내지 150도 사이의 범위를 가지도록 한다.

한편, 실시 예의 캐비티(C)는 상기 제1 파트(P1) 아래의 제2 파트(P2)를 포함한다. 상기 제2 파트(P2)는 상기 제2 기판층(300)의 하면으로 갈수록 폭이 점진적으로 감소하는 제2 경사(θ2)를 가질 수 있다. 이때, 상기 제2 파트(P2)의 제2 경사(θ2)는 상기 제1 파트(P1)의 제1 경사(θ1)와 상이할 수 있다. 예를 들어, 상기 제2 파트(P2)의 제2 경사(θ2)는 상기 제1 파트(P1)의 제1 경사(θ1)보다 작을 수 있다.

이때, 상기 제2 경사(θ2)는 상기 제2 파트(P2)의 내벽(IW2)이 가지는 경사를 의미할 수 있다. 예를 들어, 상기 제2 경사(θ2)는 상기 캐비티(C)의 바닥면에 대한 상기 제2 파트(P2)의 내벽(IW2)이 가지는 경사를 의미할 수 있다. 예를 들어, 상기 제2 경사(θ2)는 상기 캐비티(C)의 바닥면과 상기 제2 파트(P2)의 내벽(IW2) 사이의 내각을 의미할 수 있다.

상기 제2 파트(P2)의 내벽(IW2)의 제2 경사(θ2)는 상기 제1 경사(θ1)보다 작으면서, 91도 내지 120도 사이의 범위를 가질 수 있다. 예를 들어, 상기 제2 파트(P2)의 내벽(IW2)의 제2 경사(θ2)는 상기 제1 경사(θ1)보다 작으면서, 95도 내지 118도 사이의 범위를 가질 수 있다. 예를 들어, 상기 제2 파트(P2)의 내벽(IW2)의 제2 경사(θ2)는 상기 제1 경사(θ1)보다 작으면서, 98도 내지 115도 사이의 범위를 가질 수 있다.

상기 제2 파트(P2)의 내벽(IW2)의 제2 경사(θ2)가 91도보다 작은 경우, 상기 캐비티(C) 내에 구동 소자나 수동 소자가 안정적으로 배치되지 않을 수 있다. 예를 들어, 상기 제2 파트(P2)의 내벽(IW2)의 제2 경사(θ2)가 91도보다 작으면, 상기 제2 파트(P2)가 상기 제2 기판층(300)의 상면으로 갈수록 폭이 감소하는 형상을 가질 수 있고, 상기 캐비티(C)의 중간 영역에서 구동 소자나 수동 소자가 배치될 공간이 마련되지 않을 수 있다. 예를 들어, 상기 캐비티(C)의 중간 영역에서의 내벽이 구동소자나 수동 소자와 접촉할 수 있고, 이에 따라 구동 소자나 수동 소자의 실장 공정 시에, 상기 구동 소자나 수동 소자의 위치가 틀어질 수 있다. 즉, 상기 캐비티(C)의 폭은 상기 설명한 바와 같이, 소자 실장 공간에 대응하여 상기 캐비티(C)의 하부의 폭을 결정한다. 이때, 상기 제2 파트(P2)의 내벽(IW2)의 제2 경사(θ2)가 91도보다 작은 경우, 상기 제2 파트(P2)의 상측으로 갈수록 상기 소자 실장공간 보다 좁은 공간이 존재할 수 있으며, 이에 따라 상기 캐비티(C) 내에 수동 소자나 구동 소자가 안정적으로 배치되지 못하는 문제가 있다.

또한, 상기 제2 파트(P2)의 내벽(IW2)의 제2 경사(θ2)가 120도보다 큰 경우, 상기 소자 실장 공간에 필요한 공간보다 더 큰 사이즈를 가지며 상기 캐비티(C)가 형성될 수 있다. 이에 따라, 상기 제2 파트(P2)의 내벽(IW2)의 제2 경사(θ2)가 120도보다 큰 경우, 동일한 소자를 배치하더라도, 상기 캐비티(C)가 차지하는 공간의 면적이 증가하고, 이에 따른 회로 집적도가 감소할 수 있다.

한편, 상기 캐비티(C)의 제1 파트(P1) 및 제2 파트(P2)의 길이는 서로 상이할 수 있다. 예를 들어, 상기 캐비티(C)의 제1 파트(P1)는 제1 길이(L1)를 가지고, 상기 제2 파트(P2)는 상기 제1 길이(L1)보다 긴 제2 길이(L2)를 가질 수 있다. 이때, 상기 제1 길이(L1)는 상기 제1 파트(P1)의 깊이를 의미할 수 있다. 예를 들어, 상기 제1 길이(L1)는 상기 제1 파트(P1)의 수직 방향으로의 수직 거리를 의미할 수 있다. 또한, 상기 제2 길이(L2)는 상기 제2 파트(P2)의 깊이를 의미할 수 있다. 예를 들어, 상기 제2 길이(L2)는 상기 제2 파트(P2)의 수직 방향으로의 수직 거리를 의미할 수 있다.

이때, 상기 제2 길이(L2)는 상기 제1 길이(L1)의 1.5배 이상일 수 있다. 예를 들어, 상기 제2 길이(L2)는 상기 제1 길이(L1)의 3배 이상일 수 있다. 예를 들어, 상기 제2 길이(L2)는 상기 제1 길이(L1)의 5배 이상일 수 있다. 예를 들어, 상기 제2 길이(L2)는 상기 제1 길이(L1)의 10배 이상일 수 있다.

예를 들어, 상기 제2 길이(L2)는 상기 제1 길이(L1)의 1.5배 내지 30배 사이의 범위를 만족할 수 있다. 예를 들어, 상기 제2 길이(L2)는 상기 제1 길이(L1)의 3배 내지 28배 사이의 범위를 만족할 수 있다. 예를 들어, 상기 제2 길이(L2)는 상기 제1 길이(L1)의 5배 내지 25배 사이의 범위를 만족할 수 있다. 예를 들어, 상기 제2 길이(L2)는 상기 제1 길이(L1)의 10배 내지 20배 사이의 범위를 만족할 수 있다.

이때, 상기 제2 길이(L2)가 상기 제1 길이(L1)의 1.5배 미만이면, 상기 제1 파트(P1)의 제1 경사 및 상기 제2 파트(P2)의 제2 경사의 차이에 따라 발생하는 효과가 미비할 수 있다. 또한, 상기 제2 길이(L2)가 상기 제1 길이(L1)의 30배 이상이면, 이를 만족하기 위한 제2 기판층(300)의 두께가 증가하고, 이에 따른 회로 기판의 전체적인 두께가 증가할 수 있다.

한편, 실시 예의 캐비티(C)는 상기 제2 파트(P2) 아래의 제3 파트(P3)를 포함할 수 있다. 상기 제3 파트(P3)는 상기 제2 기판층(300)보다 낮게 위치할 수 있다. 예를 들어, 상기 제2 기판층(300)을 관통하는 캐비티는 상기 제1 파트(P1) 및 제2 파트(P2)를 포함하고, 상기 제3 파트(P3)는 상기 제2 기판층(300)이 아닌, 상기 제1 기판층(200)의 일부를 제거함에 의해 형성되는 공간일 수 있다.

예를 들어, 상기 제3 파트(P3)는 상기 제1 기판층(200)의 최상측에 배치된 제1 회로 패턴(221) 중 상기 캐비티(C)와 수직으로 중첩된 영역에 배치된 스토퍼층이 제거됨에 따라 형성된 부분일 수 있다.

예를 들어, 상기 캐비티(C)의 전체 깊이는 상기 제2 기판층(300)을 구성하는 제2 절연층의 전체 두께보다 클 수 있다. 예를 들어, 상기 캐비티(C)의 깊이는 상기 제2 절연층의 전체 두께 대비 상기 제1 회로 패턴(221)의 두께만큼 클 수 있다.

이에 따라, 상기 캐비티(C)의 바닥면은 상기 제2 기판층(300)의 하면보다 낮게 위치할 수 있다.

상기 제3 파트(P3)는 제3 경사를 가질 수 있다. 상기 제3 경사는 상기 제3 파트(P3)의 내벽(IW3)이 가지는 경사를 의미할 수 있다. 이때, 상기 제1 파트(P1)의 내벽(IW1) 및 상기 제2 파트(P2)의 내벽(IW2)은 상기 제2 기판층(300)을 구성하는 제2 절연층의 내벽을 의미한다. 이와 다르게 상기 제3 파트(P3)의 내벽(IW3)은 상기 제1 기판층(200)의 제1 회로 패턴(221)에서 제1-3 패턴(221-3)의 측면의 경사를 의미할 수 있다.

예를 들어, 실시 예에서 상기 제1 기판층(200)의 제1 회로 패턴(221)은 상기 캐비티(C)의 바닥부의 주위를 둘러싸며 배치되는 제1-3 패턴(221-3)을 포함한다. 상기 제1-3 패턴(221-3)은 상기 캐비티(C)를 형성하는 공정에서 사용된 스토퍼층의 일부일 수 있다. 예를 들어, 상기 스토퍼층에 대응하는 하부 폭을 가지고 상기 캐비티(C)를 형성하기가 어려우며, 이에 따라 상기 캐비티(C)의 하부폭은 상기 스토퍼층의 폭보다 작은 폭을 가질 수 있다. 이에 따라 상기 스토퍼층의 일부는 상기 캐비티(C)와 수직으로 중첩될 수 있고, 나머지 일부는 상기 캐비티(C)의 수직으로 중첩되지 않을 수 있다. 이때, 상기 캐비티(C)와 수직으로 중첩된 스토퍼층은 에칭에 의해 제거되어 상기 캐비티(C)의 제3 파트(P3)를 형성할 수 있다. 그리고, 상기 캐비티(C)와 수직으로 중첩되지 않은 스토퍼층은 상기 에칭 공정 시에 제거되지 않고, 제1 기판층(200)과 제2 기판층(300) 사이에 제1-3 패턴(221-3)으로 남을 수 있다. 상기 캐비티(C)의 제3 파트(P3)의 내벽(IW3)은 상기 제1-3 패턴(221-3)의 측면의 경사각을 의미할 수 있다. 상기 제3 파트(P3)의 내벽(IW3)의 제3 경사는 상기 스토퍼층의 에칭 조건에 의해 결정될 수 있다.

예를 들어, 제1 실시 예에서 상기 제3 파트(P3)의 내벽(IW3)의 제3 경사는 상기 캐비티(C)의 바닥면에 대해 직각일 수 있다.

한편, 실시 예에서 상기 제1 기판층(200)의 상면은 단차를 가질 수 있다. 예를 들어, 상기 제1 기판층(200)은 제1 절연층을 포함한다. 그리고, 상기 제1 절연층의 상면은 단차를 가질 수 있다. 예를 들어, 상기 제1 기판층(200)은 복수의 제1 절연층을 포함하며, 상기 복수의 제1 절연층 중 최상측에 배치된 제1-1 절연층의 상면은 단차를 가질 수 있다.

예를 들어, 상기 제1-1 절연층(211)의 상면은 상기 캐비티(C)와 수직으로 중첩되는 제1 상면(211T1)과, 상기 제1 상면(211T1) 이외의 제2 상면(211T2)을 포함할 수 있다. 예를 들어, 상기 제1-1 절연층(211)의 제1 상면(211T1)은 상기 제1 기판층(200)의 제1 영역(RB1)을 의미할 수 있다. 예를 들어, 상기 제1-1 절연층(211)의 제2 상면(211T2)은 상기 제1 기판층(200)의 제2 영역(RB2)을 의미할 수 있다.

그리고, 상기 제1-1 절연층(211)의 제1 상면(211T1)은 상기 제1-1 절연층(211)의 제2 상면(211T2)보다 낮게 위치할 수 있다. 에를 들어, 상기 제1-1 절연층(211)의 제1 상면(211T1)은 상기 캐비티(C)와 수직으로 중첩된 영역의 스토퍼층의 제거에 의해, 상기 제2 상면(211T2)보다 낮게 위치할 수 있다. 예를 들어, 상기 제1-1 절연층(211)의 제1 상면(211T1)은 상기 제2 상면(211T2)보다 상기 스토퍼층이 가지는 두께만큼 낮게 위치할 수 있다. 이때, 상기 제1-1 절연층(211)의 상기 제1 상면(211T1)은 상기 캐비티(C)의 바닥면을 의미할 수 있다.

이에 따라, 상기 제1-1 절연층(211)의 상면에 배치되는 제1 회로 패턴(221)은 영역별로 서로 다른 높이를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(221)은 상기 제1-1 절연층(211)의 제1 상면(211T1)에 배치되는 제1-1 패턴(221-1)을 포함할 수 있다. 또한, 상기 제1 회로 패턴(221)은 상기 제1-1 절연층(211)의 제2 상면(211T2)에 배치되는 제1-2 패턴(221-2)을 포함할 수 있다. 그리고, 상기 제1-1 패턴(221-1)은 상기 제1-2 패턴(221-2)보다 낮게 위치할 수 있다. 예를 들어, 상기 제1-1 패턴(221-1)의 상면은 상기 제1-2 패턴(221-2)의 상면보다 낮게 위치할 수 있다.

또한, 실시 예에서, 상기 제1 관통 전극(231)은 배치 위치에 따라 서로 다른 두께를 가질 수 있다. 예를 들어, 상기 제1 관통 전극(231)은 상기 제1-1 패턴(221-1)과 수직으로 중첩되는 제1-1 관통 전극(231-1)을 포함할 수 있다. 또한, 상기 제1 관통 전극(231)은 상기 제1-2 패턴(221-2)과 수직으로 중첩되는 제1-2 관통 전극(231-2)을 포함할 수 있다. 그리고, 상기 제1-1 관통 전극(231-1)의 두께는 상기 제1-2 관통 전극(231-2)의 두께보다 얇을 수 있다. 예를 들어, 상기 제1-1 관통 전극(231-1)의 두께는 상기 제1-2 관통 전극(231-2)의 두께 대비, 상기 스토퍼층이 가지는 두께만큼 얇을 수 있다. 이를 통해 실시 예에서는 회로 기판의 두께를 얇게 구현할 수 있다.

한편, 도 3b를 참조하면, 캐비티(C)는 제1 파트(P1), 제2 파트(P2) 및 제3 파트(P3a)를 포함할 수 있다. 이때, 도 3b의 캐비티는 도 3a의 캐비티 대비, 상기 제3 파트(P3a)가 가지는 제3 경사가 상이하다. 예를 들어, 상기 도 3a에서의 제1-3 패턴(221-3)의 측면의 경사는 상기 캐비티(C)의 바닥면에 대해 실질적으로 수직하였다. 이와 다르게, 상기 도 3b를 참조하면, 상기 제1-3 패턴(221-3a)의 측면(IW3a)의 제3 경사는 상기 캐비티의 바닥면에 대해 일정 경사를 가질 수 있다. 예를 들어, 상기 제3 경사는 상기 제2 파트(P2)의 내벽(IW2)이 가지는 제2 경사와 동일할 수 있다. 예를 들어, 상기 제3 경사는 상기 제2 경사와 다른 경사를 가질 수 있다. 이때, 상기 제3 경사는 상기 스토퍼층의 에칭 조건에 따라 선택적으로 변경될 수 있을 것이다.

또한, 도 3c를 참조하면, 캐비티(C)는 제1 파트(P1), 제2 파트(P2) 및 제3 파트(P3b)를 포함할 수 있다. 이때, 도 3a 및 도 3b의 캐비티는 상기 캐비티(C)의 바닥부의 인접 영역에 제1-3 패턴(221-3)이 배치되는 구조를 가졌다.

이와 다르게, 도 3c에서와 같이 상기 제1-3 패턴은 에칭 시에 완전히 제거될 수 있다. 이에 따라, 상기 캐비티(C)의 제3 파트(P3b)의 내벽에는, 상기 캐비티(C)와 멀어지는 방향으로 함몰된 패임부(IW3ab)가 형성될 수 있다.

실시 예에 의하면, 회로 기판은 제1 기판층과 제2 기판층을 포함한다. 상기 제2 기판층은 캐비티를 포함한다. 그리고, 상기 제1 기판층은 상기 캐비티와 수직으로 중첩된 제1 영역과 상기 제1 영역을 제외한 제2 영역을 포함한다. 또한, 상기 제2 기판층은 상기 캐비티에 대응하는 제3 영역 및 상기 제3 영역을 제외한 제4 영역을 포함한다. 이때, 실시 예에서의 상기 제2 기판층의 제3 영역은 구동 소자가 배치되는 영역이고, 상기 제4 영역은 안테나 패턴층이 배치되는 영역이다. 상기와 같은 실시 예에서는, 제2 기판층의 캐비티를 이용하여 구동 소자를 배치하면서, 상기 구동 소자와 수평 방향으로 인접한 제2 기판층의 제4 영역에 안테나 패턴층을 배치하도록 한다. 이에 따라, 실시 예에서는 상기 안테나 패턴층과 상기 구동 소자 사이의 신호 전송 거리를 최소화할 수 있으며, 이에 따른 신호 전송 손실을 최소화할 수 있다. 예를 들어, 실시 예에서는 비교 예에서의 구동 소자가 배치되는 기판과 안테나 패턴층이 배치되는 기판을 별도의 접속 수단을 이용하여 연결시키는 것 대비, 신호 전송 거리를 줄일 수 있고, 이에 따른 별도의 접속 수단에 의해 발생하는 신호 전송 손실을 감소시킬 수 있다.

도 4a 및 도 4b는 제2 기판층을 상측에서 바라본 평면도를 나타낸 것이다.

도 4a를 참조하면, 제2 기판층(300)은 제3 영역(RT1) 및 제4 영역(RT2)을 포함한다. 그리고, 상기 제3 영역(RT1)은 상기 제2 기판층(300)을 관통하는 캐비티(C)가 형성된 영역이다. 이때, 상기 제3 영역(RT1)과 제4 영역(RT2)은 상기 제2 기판층(300)의 폭 방향 또는 길이 방향으로 각각 형성될 수 있다. 예를 들어, 상기 제3 영역(RT1)은 상기 제4 영역(RT2)의 일측에 배치될 수 있다.

이와 다르게, 도 4b를 참조하면, 상기 제3 영역(RT1)은 제2 기판층(300)의 중앙에 배치될 수 있다. 그리고, 상기 제4 영역(RT2)은 상기 제3 영역(RT1)의 주위를 둘러싸며 형성될 수 있다.

도 5는 실시 예에 따른 안테나 패키지 기판을 나타낸 도면이다.

도 5를 참조하면, 안테나 패키지 기판은 도 2에 도시된 회로 기판(100)을 포함한다.

그리고, 안테나 패키지 기판은 회로 기판(100)의 제2 기판층(300)의 상면에 배치되는 제1 보호층(450)을 포함할 수 있다. 또한, 안테나 패키지 기판은 회로 기판(100)의 제1 기판층(200)의 하면에 배치되는 제2 보호층(460)을 포함할 수 있다.

또한, 안테나 패키지 기판은 제1 기판층(200)의 제1 회로 패턴(221) 중 상기 캐비티(C)와 수직으로 중첩된 영역에 배치된 제1-1 회로 패턴(221-1) 상에 배치되는 제1 접속부(410)를 포함할 수 있다. 상기 제1 접속부(410)의 평면 형상은 원형일 수 있다. 이와 다르게, 상기 제1 접속부(410)의 평면 형상은 사각형일 수 있다. 상기 제1 접속부(410)은 상기 제1-1 회로 패턴(221-1) 상에 배치되어, 상기 제1-1 회로 패턴(221-1)과 소자(420)의 단자(425) 사이를 연결할 수 있다. 상기 제1 접속부(410)는 일 예로, 솔더 볼 일 수 있다. 상기 제1 접속부(410)는 솔더에 이종 성분의 물질이 함유될 수 있다. 상기 솔더는 SnCu, SnPb, SnAgCu 중 적어도 어느 하나로 구성될 수 있다. 그리고, 상기 이종 성분의 물질은 Al, Sb, Bi, Cu, Ni, In, Pb, Ag, Sn, Zn, Ga, Cd 및 Fe 중 어느 하나를 포함할 수 있다.

상기 제1 접속부(410) 상에는 소자(420)가 배치된다, 상기 소자(420)는 드라이버 소자일 수 있다. 예를 들어, 상기 소자(420)는 상기 회로 기판에 포함된 안테나 패턴층을 구동하는 구동 소자일 수 있다. 또한, 도면 상에서, 상기 캐비티(C) 내에는 1개의 소자만이 실장되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 캐비티(C) 내에는 상기 소자(420) 이외에도 상기 소자(420)의 동작을 위한 수동 소자(미도시)가 추가로 실장될 수 있을 것이다.

한편, 상기 캐비티(C) 내에는 상기 소자(420)를 덮으며 몰딩층(430)이 형성될 수 있다. 상기 몰딩층(430)은 EMC(Epoxy Molding Compound)일 수 있으나, 이에 한정되는 것은 아니다.

또한, 실시 예는 제1 기판층(200)의 제1 영역(RB1)의 하면에 배치된 회로 패턴층의 하면에 배치된 제2 접속부(440)를 포함한다. 상기 제2 접속부(440)는 상기 안테나 패키지 기판과 외부의 기판(예를 들어, 단말기의 메인 보드) 사이를 연결할 수 있다.

이하에서는 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 설명하기로 한다.

이때, 실시 예에서의 회로 기판은 도 2에 도시된 바와 같이 코어리스 구조를 가질 수 있다.

다만, 실시 예는 이에 한정되는 것은 아니다. 예를 들어, 실시 예의 회로 기판은 코어 절연층을 포함하는 코어기판일 수 있다. 예를 들어, 실시 에의 회로 기판은 ETS(Embedded Trace Substrate) 공법으로 제조된 ETS 구조를 가질 수 있다. 다만, 실시 예는 설명의 편의를 의해, 상기 회로기판이 코어리스 기판 구조를 가지는 것으로 하여 설명하기로 한다.

도 6a 내지 도 6o는 도 2에 도시된 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 나타낸 도면이다.

본원의 실시 예의 회로 기판의 제조 공정은 크게, 캐리어 보드를 이용하여 제1 기판층의 일부 및 제2 기판층의 일부를 제조하는 제1 공정과, 상기 제1 공정을 통해 제조된 기판층의 상하에서 각각 제1 기판층의 나머지 일부 및 제2 기판층의 나머지 일부를 제조하는 공정 및 상기 제2 기판층에 캐비티를 형성하는 공정, 및 상기 캐비티와 수직으로 중첩된 영역에서의 스토퍼층을 제거하는 공정을 포함할 수 있다.

먼저, 도 6a를 참조하면, 실시 예에 따른 회로 기판을 제조하기 위한 기초 자재인 캐리어 보드를 준비할 수 있다.

상기 캐리어 보드는 캐리어 절연층(510) 및 상기 캐리어 절연층(510)의 일면에 배치된 캐리어 동박층(520)을 포함할 수 있다.

상기 캐리어 동박층(520)은 상기 캐리어 절연층(510)의 일면에 배치될 수 있고, 이와 다르게 양면에 모두 배치될 수 있다. 상기 캐리어 절연층(510)의 양면에 상기 캐리어 동박층(520)이 모두 배치되는 경우, 이하의 공정에서, 상기 캐리어 보드가 제거되기 전까지, 상기 캐리어 보드의 양측에서 각각 회로 기판의 제조 공정이 진행될 수 있을 것이다.

상기 캐리어 동박층(520)은 상기 캐리어 절연층(510)의 표면에 무전해 도금을 진행하여 형성될 수 있다. 이와 다르게, 캐리어 절연층(510) 및 상기 캐리어 동박층(520)은 CCL(copper clad laminate)일 수 있다.

이때, 상기 캐리어 보드는 제1 기판층(200)의 제1 영역(RB1) 및 제2 영역(RB2)을 포함할 수 있다.

다음으로, 실시 예에서는 상기 캐리어 동박층(520)의 하면에 마스크(530)를 형성하는 공정을 진행할 수 있다. 이때, 상기 마스크(530)에 개구부(540)를 형성하는 공정을 진행할 수 있다. 상기 마스크(530)의 개구부(540)는 상기 캐리어 동박층(520)의 하면 중 제5 회로 패턴(321)이 형성될 영역과 수직으로 중첩될 수 있다.

다음으로, 도 6b에 도시된 바와 같이, 상기 캐리어 동박층(520)을 시드층으로 전해 도금을 진행하여, 상기 마스크(530)의 개구부(540)를 채우는 제5 회로 패턴(321)을 형성하는 공정을 진행할 수 있다.

그리고, 실시 예에서는 상기 제5 회로 패턴(321)이 형성되면, 상기 마스크(530)를 제거하는 공정을 진행할 수 있다. 다음으로, 실시 예에서는 상기 마스크(530)가 제거됨에 따라, 상기 캐리어 동박층(520)의 하면 및 상기 제5 회로 패턴(321)의 하면에 제2 기판층(300)의 제2 절연층의 일부는 제2-1 절연층(311)을 형성하는 공정을 진행할 수 있다.

다음으로, 도 6c에 도시된 바와 같이, 실시 예에서는 상기 제2-1 절연층(311)을 관통하는 관통 홀(미도시)을 형성하는 공정을 진행할 수 있다. 다음으로, 실시 예에서는 상기 제2-1 절연층(311)의 상기 관통 홀을 채우는 제4 관통 전극(331) 및 상기 제2-1 절연층(311)의 하면에 제1 기판층(200)의 제1 회로 패턴(221)의 일부를 형성하는 공정을 진행할 수 있다.

이때, 상기 제1 회로 패턴(221)은 상기 제2-1 절연층(311)의 하면에서, 제2 영역(RB2)과 수직으로 중첩되는 제1-2 패턴(221-2)과, 상기 제1영역(RB1)과 수직으로 중첩되는 스토퍼층(221-3)을 포함할 수 있다. 상기 스토퍼층(221-3)는 상기 제2-1 절연층의 하면 중 캐비티가 형성될 영역과 수직으로 중첩되는 영역에 형성될 수 있다.

다음으로, 실시 예에서는 도 6d에 도시된 바와 같이, 상기 스토퍼층(221-3)의 하면에 제1 회로 패턴(221)의 나머지 일부인 제1-1 패턴(221-1)을 형성하는 공정을 진행할 수 있다.

이때, 상기 제1-1 패턴(221-1)은 상기 스토퍼층(221-3)의 하면에 배치되고, 이에 따라 상기 제2-1 절연층(311)의 하면의 제2 영역(RB2)에 형성된 제1-2 패턴(221-2)과 단차(예를 들어, 서로 다른 높이)를 가질 수 있다.

다음으로, 도 6e에 도시된 바와 같이, 실시 예에서는 상기 캐리어 절연층(510)과 상기 캐리어 동박층(520)을 제거하는 공정을 진행할 수 있다.

이후, 실시 예에서는 상기 제2-1 절연층(311)의 상부 및 하부에서 각각 제2 기판층(300)의 일부 및 제1 기판층(200)의 일부를 제조하는 공정을 진행할 수 있다. 예를 들어, 실시 예에서는 상기 제2-1 절연층(311)의 하면에 제1-1 절연층(211)을 형성하고, 상기 제1-1 절연층(211)을 관통하는 제1 관통 전극(231)과, 상기 제1-1 절연층(211)의 하면에 제2 회로 패턴(222)을 형성하는 공정을 진행할 수 있다. 이때, 상기 제1 관통 전극(231)은 상기 제1-1 패턴(221-1)과 연결되는 제1-1 관통 전극(231-1)과, 상기 제1-2 패턴(221-2)과 연결되는 제1-2 관통 전극(231-2)을 포함할 수 있다. 그리고, 상기 제1-1 관통 전극(231-1)과 상기 제1-2 관통 전극(231-2)은 서로 다른 서로 다른 두께를 가질 수 있다. 구체적으로, 상기 제1-1 패턴(221-1)은 상기 제1-2 패턴(221-2)보다 낮게 위치한다. 이이 따라, 상기 제1-1 관통 전극(231-1)은 상기 제1-2 관통 전극(231-2)보다 얇은 두께를 가질 수 있다. 예를 들어, 상기 제1-1 관통 전극(231-1)의 하면은 상기 제1-2 관통 전극(231-2)의 하면과 동일 평면 상에 위치할 수 있다. 이에 반하여, 상기 제1-1 관통 전극(231-1)의 상면은 상기 제1-2 관통 전극(231-2)의 상면보다 낮게 위치할 수 있다.

또한, 실시 예에서는 상기 제2-1 절연층(311)의 상면에, 제2-2 절연층(312)을 형성하고, 상기 제2-2 절연층(312)을 관통하는 제5 관통 전극(332) 및 상기 제2-2 절연층(312)의 상면에 제6 회로 패턴(322)을 형성하는 공정을 진행할 수 있다.

또한, 도 6g에 도시된 바와 같이, 실시 예에서는 상기 제1-1 절연층(211)의 하면에 제1-2 절연층(212)을 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제1-2 절연층(212)을 관통하는 제2 관통 전극(232) 및 상기 제1-2 절연층(212)의 하면에 제3 회로 패턴(223)을 형성하는 공정을 진행할 수 있다.

또한, 실시 예에서는 상기 제2-2 절연층(312)의 상면에 제2-3 절연층(313)을 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제2-3 절연층(313)을 관통하는 제6 관통 전극(333) 및 상기 제2-3 절연층(313)의 상면에 제7 회로 패턴(323)을 형성하는 공정을 진행할 수 있다.

다음으로, 실시 예에서는 도 6h에 도시된 바와 같이, 실시 예에서는 제1-2 절연층(212)의 하면에 제1-3 절연층(213)을 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제1-3 절연층(213)을 관통하는 제3 관통 전극(233) 및 상기 제1-3 절연층(213)의 하면에 제4 회로 패턴(224)을 형성하는 공정을 진행할 수 있다.

또한, 실시 예에서는 상기 제2-3 절연층(313)의 상면에 제2-4 절연층(314)을 형성하는 공정을 진행할 수 있다. 다음으로, 실시 예에서는 상기 제2-4 절연층(314)을 관통하는 제7 관통 전극(334) 및 상기 제2-4 절연층(314) 상에 제8 회로 패턴(324)을 형성하는 공정을 진행할 수 있다.

이를 통해, 실시 예에서는 캐비티(C)가 형성되기 전의 제1 기판층(200) 및 제2 기판층(300)을 포함하는 회로 기판(100)의 제조가 완료될 수 있다.

한편, 실시 예에서는 도 6i에 도시된 바와 같이 상기 제8 회로 패턴(324)을 형성하는 공정에서, 상기 제8 회로 패턴(324)의 시드층을 일부 제거하지 않고 남겨 놓으며, 이를 이용하여 캐비티(C)를 형성하는 공정에서 마스크로 활용할 수 있도록 한다.

예를 들어, 도 6j에 도시된 바와 같이, 상기 제8 회로 패턴(324)의 제조 공정을 살펴보면, 상기 제2-4 절연층(314)의 상면에는 상기 제8 회로 패턴(324)을 형성하기 위한 시드층(324-1)이 위치한다. 그리고, 상기 시드층(324-1)은 상기 제8 회로 패턴(324)을 전해 도금하기 위한 시드층으로 이용될 수 있다.

다음으로, 도 6k에 도시된 바와 같이, 실시 예에서는 상기 제8 회로 패턴(324)이 형성됨에 따라, 상기 시드층(324-1) 중 상기 제8 회로 패턴(324)과 수직으로 중첩되지 않는 영역을 제거하는 공정을 진행할 수 있다. 이때, 실시 예에서는 상기 시드층(324-1) 중 상기 캐비티(C)가 형성될 영역과 인접한 영역(324-1a)은 제거하지 않고 남겨둔다. 그리고, 실시 예에서는 이하에서의 캐비티 형성 공정에서, 상기 시드층(324-1)의 상기 영역(324-1a)을 레이저 마스크로 이용하여 상기 제3 영역(RT1)에 대응하는 부분에만 캐비티 형성 공정을 진행할 수 있다. 이때, 상기 시드층(324-1)의 영역(RB1)은 상기 캐비티(C)가 형성될 영역인 제3 영역(RT1)의 일부를 덮을 수 있다. 이는, 레이저 형성 공정에서 발생하는 공정 편차에 의한 언더컷을 감안한 것일 수 있다.

다음으로, 도 6l에 도시된 바와 같이, 실시 예에서는 상기 시드층(324-1)의 영역(RB1)을 활용하여, 상기 제2 기판층(300)의 제2 절연층들을 관통하는 제1 캐비티(C1)를 형성하는 공정을 진행할 수 있다. 이때, 상기 제1 캐비티(C1)은 상기 제1 기판층(200)의 제1 회로 패턴(221)의 일부인 스토퍼층(221-3)의 상면까지 형성될 수 있다. 이때, 상기 제1 캐비티(C1)의 내벽(IW1)은 제1 경사를 가질 수 있다. 예를 들어, 실시 예에서는 1차 캐비티 공정을 진행할 수 있다. 이때, 상기 1차 캐비티 공정에서의 레이저 마스크의 폭은 제1 폭을 가질 수 있다. 상기 레이저 마스크는 레이저 장비에서 레이저 빔의 폭을 결정한다. 이때, 실시 예에서는 캐비티가 형성될 영역을 전체적으로 개방하기 위해, 상대적으로 큰 폭을 가지는 제1 레이저 빔을 이용하여 상기 1차 캐비티 공정을 진행할 수 있다. 이에 따라, 상기 1차 캐비티 공정에 의해 형성된 제1 캐비티(C1)의 내벽(IW1)은 전체적으로 상기 제1 레이저 빔에 대응하는 제1 경사를 가지게 된다.

다음으로, 도 6m에 도시된 바와 같이 실시 예에서는, 상기 제1 캐비티(C1) 상에 2차 캐비티 공정을 진행하여 제2 캐비티(C2)를 형성하는 공정을 진행할 수 있다. 이때, 상기 제2 캐비티 공정에서의 레이저 마스크의 폭은 상기 제1 폭보다 작은 제2 폭을 가질 수 있다. 그리고, 상기 제2 캐비티 공정은 상기 제1 캐비티 공정에서 형성된 제1 캐비티(C1)의 내벽에 대응하는 부분에서만 진행될 수 있다. 상기 2차 캐비티 공정에서의 레이저 마스크의 폭은 상기 제1 폭보다 작은 제2 폭을 가짐에 따라, 상기 제2 캐비티(C2)의 내벽은 복수의 경사를 가질 수 있다. 예를 들어, 상기 제2 캐비티(C2)의 내벽은 상기 1차 캐비티 공정에 의해 형성된 제1 경사와, 상기 2차 캐비티 공정에 의해 형성된 제2 경사를 포함할 수 있다.

예를 들어, 도 6n을 참조하면, 실시 예에서는 280um의 제1 폭을 가지는 마스크를 이용하여 이에 대응하는 제1 레이저 빔(L1)을 조사하여 상기 제1 캐비티(C1)를 형성하는 공정을 진행할 수 있다. 이후, 실시 예에서는 상기 제1 폭보다 작은 100um의 제2 폭을 가지는 마스크를 이용하여 이에 대응하는 제2 레이저 빔(L2)을 조사하여 상기 제2 캐비티(C2)를 형성하는 공정을 진행할 수 있다. 이에 따라, 실시 예에서의 캐비티는 상기 제1 레이저 빔(L1)에 대응하는 제1 경사 및 제2 레이저 빔(L2)에 대응하는 제2 경사를 포함하고 있다. 이때, 캐비티의 전체적인 경사가 상기 제2 경사를 가지도록 할 수 있지만, 상기 제1 캐비티 형성 공정에서, 상기 제1 레이저 빔(L1)이 상기 시드층(324-1)의 영역(RB1)의 하면으로 침투하게 되고, 이에 따른 언더컷 영역을 포함하게 된다. 그리고, 상기 캐비티(C)에서 상기 제1 경사에 대응하는 부분은 상기 제1 캐비티 공정에서 형성된 언더컷 영역에 대응할 수 있다.

다음으로, 도 6o에 도시된 바와 같이, 상기 2차 캐비티 공정을 통해 노출된 스토퍼층(221-3)을 제거하여 캐비티(C)의 제3 파트를 형성할 수 있다. 이때, 상기 제3 파트의 내벽은 제1-3 패턴(221-3)의 측면일 수 있다. 이때, 상기 캐비티(C)의 제3 파트는 도 3a 내지 도 3c 중 어느 하나에 도시된 형태를 가지도록 형성할 수 있다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

제1 기판층; 및
상기 제1 기판층 위에 배치되고, 캐비티를 포함하는 제2 기판층을 포함하고,
상기 제2 기판층의 캐비티는,
상기 제2 기판층의 상면에 인접하게 배치되고, 상기 제2 기판층의 하면을 향할수록 폭이 점진적으로 감소하도록 제1 경사를 갖는 제1 파트;
상기 제1 파트 아래에 상기 제2 기판층의 하면에 인접하게 배치되고, 상기 제2 기판층의 하면을 향할수록 폭이 점진적으로 감소하도록 제2 경사를 갖는 제2 파트를 포함하며,
상기 캐비티의 바닥면에 대한 상기 제1 파트의 제1 경사는,
상기 캐비티의 바닥면에 대한 상기 제2 파트의 제2 경사보다 크고,
상기 제1 파트의 수직 길이는, 상기 제2 파트의 수직 길이와 상이한,
회로 기판.
제1항에 있어서,
상기 캐비티의 바닥면에 대한 상기 제1 파트의 제1 경사는 115도 내지 150도 사이의 범위를 가지고,
상기 캐비티의 바닥면에 대한 상기 제2 파트의 제2 경사는 91도 내지 110도 사이의 범위를 가지는,
회로 기판.
제1항에 있어서,
상기 제1 파트의 수직 길이는 상기 제2 파트의 수직 길이보다 짧은,
회로 기판.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 기판층은,
적어도 하나의 제1 절연층과,
상기 적어도 하나의 제1 절연층에 배치된 제1 회로 패턴층과,
상기 적어도 하나의 제1 절연층을 관통하는 제1 관통 전극부를 포함하고,
상기 제2 기판층은,
복수의 제2 절연층과,
상기 복수의 제2 절연층에 배치된 제2 회로 패턴층과,
상기 복수의 제2 절연층 중 적어도 하나를 관통하는 제2 관통 전극부를 포함하는,
회로 기판.
제4항에 있어서,
상기 제2 기판층의 제2 회로 패턴층은, 제1 안테나 패턴층을 포함하는,
회로 기판.
제5항에 있어서,
상기 제1 기판층은,
상기 캐비티와 수직으로 중첩된 제1 영역과,
상기 제1 영역 이외의 제2 영역을 포함하고,
상기 제1 기판층의 제1 영역의 상면은 상기 제1 기판층의 제2 영역의 상면과 단차를 가지며,
상기 캐비티의 바닥면은 상기 제2 기판층의 하면보다 낮게 위치하는,
회로 기판.
제6항에 있어서,
상기 제1 기판층의 제2 영역에 형성된 제1 회로 패턴층은,
상기 제1 안테나 패턴층과 연결된 제2 안테나 패턴층을 포함하는,
회로 기판.
제4항에 있어서,
상기 제1 절연층은,
상기 제2 기판층과 가장 인접하게 배치된 제1-1 절연층을 포함하고,
상기 제1-1 절연층의 상면은
상기 캐비티와 수직으로 중첩된 제1 상면과,
상기 제1 상면을 제외한 제2 상면을 포함하고,
상기 제1 상면과 상기 제2 상면은 단차를 가지는,
회로 기판.
제8항에 있어서,
상기 제1 회로 패턴층은,
상기 제1-1 절연층의 상면에 배치된 제1 회로 패턴을 포함하고,
상기 제1 회로 패턴은,
상기 제1-1 절연층의 제1 상면에 배치되고, 상기 캐비티와 수직으로 중첩된 제1-1 패턴과,
상기 제1-1 절연층의 제2 상면에 배치된 제1-2 패턴을 포함하는,
회로 기판.
제9항에 있어서,
상기 제1-1 패턴의 상면은,
상기 제1-2 패턴의 상면보다 낮게 위치하는,
회로 기판.
제9항에 있어서,
상기 제1 회로 패턴층은,
상기 제1-1 절연층의 제2 상면에 상기 캐비티와 인접하게 배치되고, 측면이 상기 캐비티와 수평 방향으로 중첩되는 제1-3 패턴을 포함하는,
회로 기판.
제11항에 있어서,
상기 캐비티는,
상기 제1-3 패턴의 측면에 대응하는 제3 경사를 가지는 제3 파트를 포함하는,
회로 기판.
제1 기판층; 및 상기 제1 기판층 상에 배치된 제2 기판층을 포함하고, 상기 제1 기판층은, 적어도 하나의 제1 절연층과, 상기 적어도 하나의 제1 절연층에 배치된 제1 회로 패턴층을 포함하고, 상기 제2 기판층은, 복수의 제2 절연층과, 상기 복수의 제2 절연층에 배치되고, 안테나 패턴을 구성하는 제2 회로 패턴층을 포함하고, 상기 제2 기판층은, 상기 복수의 제2 절연층을 관통하는 캐비티를 포함하고, 상기 제1 절연층은, 상기 제1 기판층과 가장 인접하게 배치된 제1-1 절연층을 포함하고, 상기 제1 회로 패턴층은, 상기 제1-1 절연층의 상면에 배치된 제1 회로 패턴을 포함하며, 상기 제1 회로 패턴은, 상기 캐비티와 수직으로 중첩된 제1 영역에 형성된 제1-1 패턴과, 상기 제1 영역을 제외한 제2 영역에 형성된 제1-2 패턴을 포함하며, 상기 제1-1 패턴의 상면은 상기 제1-2 패턴의 상면보다 낮게 위치하는 회로 기판;
상기 회로 기판의 상기 제1-1 패턴 상에 배치된 접속부;
상기 접속부 상에 실장된 소자; 및
상기 캐비티 내에 상기 소자를 덮는 몰딩층을 포함하는,
안테나 패키지 기판.
제13항에 있어서,
상기 캐비티는,
상기 제2 기판층의 상면에 인접하게 배치되고, 상기 제2 기판층의 하면을 향할수록 폭이 점진적으로 감소하도록 제1 경사를 갖는 제1 파트; 및
상기 제1 기판층의 상면에 인접하게 배치되고, 상기 제1 기판층의 상면을 향할수록 폭이 점진적으로 증가하도록 제2 경사를 갖는 제2 파트를 포함하며,
상기 캐비티의 바닥면에 대한 상기 제1 파트의 제1 경사는,
상기 캐비티의 바닥면에 대한 상기 제2 파트의 제2 경사보다 크고,
상기 제1 파트의 수직 길이는, 상기 제2 파트의 수직 길이와 상이한,
안테나 패키지 기판.
제14항에 있어서,
상기 캐비티의 바닥면에 대한 상기 제1 파트의 제1 경사는 115도 내지 150도 사이의 범위를 가지고,
상기 캐비티의 바닥면에 대한 상기 제2 파트의 제2 경사는 91도 내지 110도 사이의 범위를 가지는,
안테나 패키지 기판.
제14항에 있어서,
상기 제1 파트의 수직 길이는 상기 제2 파트의 수직 길이보다 짧은,
안테나 패키지 기판.