KR20200089989A - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200089989A
KR20200089989A KR1020190006978A KR20190006978A KR20200089989A KR 20200089989 A KR20200089989 A KR 20200089989A KR 1020190006978 A KR1020190006978 A KR 1020190006978A KR 20190006978 A KR20190006978 A KR 20190006978A KR 20200089989 A KR20200089989 A KR 20200089989A
Authority
KR
South Korea
Prior art keywords
edge surface
insulating layer
circuit board
printed circuit
circuit pattern
Prior art date
Application number
KR1020190006978A
Other languages
English (en)
Inventor
성대현
황정호
이진학
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190006978A priority Critical patent/KR20200089989A/ko
Publication of KR20200089989A publication Critical patent/KR20200089989A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층의 제1 면에 배치된 제1 회로 패턴층; 상기 절연층의 상기 제1 면과 마주보는 제2 면에 배치되는 제2 회로 패턴층; 및 상기 절연층을 관통하며, 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층을 연결하는 제1 비아를 포함하고, 상기 제1 비아의 상면은, 제1 에지면; 및 상기 제1 에지면과 마주보는 제2 에지면을 포함하고, 상기 제1 비아의 상면의 전체 영역 내에서, 상기 제1 에지면과 상기 제2 에지면 사이의 거리의 편차는 3㎛ 이내이다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME}
실시 예는 인쇄회로기판에 관한 것으로, 특히 선형 비아를 포함하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
최근 들어 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다. 이러한 높은 주파수 대역은 파장의 길이로 인하여 mmWave로 불린다.
초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집적화 기술들이 개발되고 있다.
이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커질 수 있다
이것은 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.
즉, 최근의 신기술 트렌드인 광대역 주파수를 대응하기 위해, 단일 회로 기판 내에 신호를 전송하는 회로들의 고집속화 및 다기능화가 요구되고 있다. 이에 따라, 다양한 신호를 전송하는 개별 회로의 기능적 효율성의 향상이 필요하다.
실시 예에서는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 실시 예에서는 비아의 하면의 가공 품질의 균일성을 향상시킬 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 실시 예에서는 비아의 폭을 최소화하여 비아 홀 내부의 도금 안정성을 위한 비아 길이의 제약을 해결할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 실시 예에서는 비아의 폭 편차를 최소화할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 실시 예에서는 비아와 물리적으로 직접 연결되는 패드의 사이즈를 최소화할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층의 제1 면에 배치된 제1 회로 패턴층; 상기 절연층의 상기 제1 면과 마주보는 제2 면에 배치되는 제2 회로 패턴층; 및 상기 절연층을 관통하며, 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층을 연결하는 제1 비아를 포함하고, 상기 제1 비아의 상면은, 제1 에지면; 및 상기 제1 에지면과 마주보는 제2 에지면을 포함하고, 상기 제1 비아의 상면의 전체 영역 내에서, 상기 제1 에지면과 상기 제2 에지면 사이의 거리의 편차는 3㎛ 이내이다.
또한, 상기 제1 비아의 상면의 전체 영역 내에서, 상기 제1 에지면과 상기 제2 에지면 사이의 거리는 동일하다.
또한, 상기 제1 에지면과 상기 제2 에지면은, 상기 절연층 내에서 제1 방향으로 연장되는 직선 형상을 가진다.
또한, 상기 제1 비아의 상면은, 상기 제1 에지면의 일단과 상기 제2 에지면의 일단 사이의 제3 에지면; 및 상기 제1 에지면의 타단과 상기 제2 에지면의 타단 사이의 제4 에지면을 포함한다.
또한, 상기 제3 에지면 및 상기 제4 에지면은, 상기 절연층 내에서 상기 제1 방향과는 다른 제2 방향으로 곡선 형상을 가지고 연장된다.
또한, 상기 제3 에지면 및 상기 제4 에지면 사이의 거리는, 상기 제1 에지면과 상기 제2 에지면 사이의 거리와 다르다.
또한, 상기 제3 에지면 및 상기 제4 에지면 사이의 거리는, 상기 제1 에지면과 상기 제2 에지면 사이의 거리보다 1.5배 이상 크다.
또한, 상기 제1 에지면과 상기 제2 에지면 사이의 거리는, 20㎛ 내지 40㎛ 내의 범위를 가지고, 상기 제3 에지면 및 상기 제4 에지면 사이의 거리는, 80㎛ 내지 8mm 내의 범위를 가진다.
또한, 상기 제1 비아는, 상기 제1 회로 패턴층과 상기 제2 회로 패턴층 사이의 신호 전달을 위한 신호 전달 비아이다.
또한, 상기 제1 비아는, 상기 제1 회로 패턴층에서 전달되는 열을 상기 제2 회로 패턴층으로 전달하는 열 전달 비아이다.
또한, 상기 제1 비아는, 상기 절연층 내의 제1 영역과 제2 영역 사이에 배치되어, 상기 제1 영역과 상기 제2 영역 사이를 차폐하는 차폐벽이다.
또한, 상기 제1 비아는, 상기 제1 영역의 주위를 폐루프 형상을 가지고 둘러싸며 배치된다.
또한, 상기 제1 회로 패턴층은, 상기 제1 비아와 연결되는 패드부; 및 상기 패드부로부터 연장되는 패턴부를 포함하고, 상기 패드부의 평면 면적은, 상기 제1 비아의 평면 면적과 동일하다.
또한, 상기 제1 비아는, 상면 및 상기 상면과 마주보는 하면을 포함하고, 상기 상면 및 상기 하면의 면적은 서로 다르다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연층을 준비하는 단계; 상기 절연층 내에 상기 절연층을 관통하는 비아 홀을 형성하는 단계; 상기 비아 홀 내에 금속 물질을 충진하여 제1 비아를 형성하는 단계; 및 상기 절연층의 상면에 상기 제1 비아의 상면과 연결되는 제1 회로 패턴층을 형성하고, 상기 절연층의 하면에 상기 제1 비아의 하면과 연결되는 제2 회로 패턴층을 형성하는 단계를 포함하고, 상기 비아 홀은, 제1 방향으로의 크기에 대응하는 폭이 제2 방향으로의 크기에 대응하는 길이보다 작으며, 상기 비아 홀을 형성하는 단계는, 레이저를 상기 제2 방향으로 이동시키면서, 광학 에너지의 끊김 없이 연속적으로 이어진 선형 형상의 비아 홀을 형성하는 단계를 포함하며, 상기 제1 비아의 상면은, 제1 에지면; 및 상기 제1 에지면과 마주보는 제2 에지면을 포함하고, 상기 제1 비아의 상면의 전체 영역 내에서, 상기 제1 에지면과 상기 제2 에지면 사이의 거리는 동일하다.
본 실시 예에서는 비아의 가공 방법 변경을 통해 선형 형태의 비아 구조를 구현하도록 한다. 이에 따르면, 비교 예가 가지는 비아의 하부에서 발생하는 미가공 문제를 해결할 수 있고, 비아의 하부에 대한 균일한 가공성이 확보됨에 따라 품질 신뢰성을 향상시킬 수 있다. 즉, 비교 예에서는 부분적으로 오버랩되는 비아 홀을 복수 개 형성하여 비아를 구현하고 있으며, 상기 복수 개의 비아 홀 형성 시에 발생되는 설비의 기본적인 위치 정확도의 편차 및 가공 상의 형상 또는 사이즈 불균일 현상으로 디자인적 변동 위험이 있었다. 이에 반하여, 실시 예에서는 단일 개의 비아를 선형의 형상으로 형성함으로써, 비아의 형상이나 치수의 균일성을 향상시킬 수 있다. 또한, 실시 예에서는 비아와 연결된 회로패턴 간의 위치 정합성을 향상시킬 수 있으며, 이에 따른 회로패턴의 디자인 자유도를 향상시킬 수 있다.
또한, 본 실시 예에서는 비교 예 대비 비아의 폭을 최소화할 수 있다. 이에 따르면, 비아의 폭을 최소화함과 동시에 선형 형상으로 비아를 구현할 수 있어, 비아 내부의 도금 특성 개선을 위한 절연층의 두께 및 비아 홀 사이즈 간의 제약을 해결할 수 있다.
또한, 본 실시 예에서는 비아의 하부에서 발생할 수 있는 비아 홀 미가공 현상을 해결할 수 있으며, 단일 비아에서의 폭의 치수 편차를 최소화할 수 있다. 이에 따르면, 실시 예에서는 비아의 폭의 치수 편차를 최소화함에 따라 비아와 연결된 패드 사이즈의 축소가 가능하며, 이에 따른 단일 회로 기판 내의 회로 패턴들의 고집속화가 가능하다.
또한, 실시 예에서는 선형의 비아에 대한 길이 제약을 해결함에 따라 회로가 집속된 영역에서의 회로간 완벽한 차폐벽 구조 또는 방열 구조를 구현할 수 있으며, 이에 따른 제품 신뢰성을 더욱 향상시킬 수 있다.
도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 도 1에 도시된 인쇄회로기판을 상측 방향 및 하측 방향에서 각각 바라본 평면도이다.
도 3은 실시 예에 따른 인쇄회로기판이 적용되는 이동 단말기를 도시한 도면이다.
도 4는 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 5는 도 4에 도시된 제1 비아를 상측 방향 및 하측 방향에서 바라본 평면도이다.
도 6은 비교 예에 따른 패드의 형상을 나타낸 도면이다.
도 7은 실시 예에 따른 패드의 형상을 나타낸 도면이다.
도 8은 제1 실시 예에 따른 제2 비아를 나타낸 평면도이다.
도 9는 제2 실시 예에 따른 제2 비아를 나타낸 평면도이다.
도 10은 실시 예에 따른 제2 비아의 변형 예를 나타낸 도면이다.
도 11 내지 도 16은 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함 할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예 및 상기 실시 예와 비교되는 비교 예에 대해 설명한다.
도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2는 도 1에 도시된 인쇄회로기판을 상측 방향 및 하측 방향에서 각각 바라본 평면도이다.
도 1 및 2를 참조하면, 비교 예에 따른 인쇄회로기판은, 복수의 절연층(10), 상기 복수의 절연층(10)의 표면에 형성된 회로 패턴(20), 제1 비아(30) 및 제2 비아(40)를 포함한다.
복수의 절연층(10)은 제1 내지 제5 절연층(11, 12, 13, 14, 15)를 포함한다. 그리고, 상기 제1 내지 제5 절연층(11, 12, 13, 14, 15)의 표면에는 각각 회로 패턴(20)이 배치된다.
상기 회로 패턴(20)은 신호 전달을 위한 배선이다. 또한, 경우에 따라 상기 회로 패턴(20)은 열전달을 위한 열전달 패턴을 포함한다.
상기 인쇄회로기판은 통신 모듈이 실장되고, 이의 통신을 위한 안테나의 패턴이 형성된 안테나용 인쇄회로기판일 수 있다. 이를 위해, 회로 패턴(20)은 안테나를 구성하는 코일 패턴(또는 인덕터)를 포함할 수 있다.
복수의 절연층(10)에는 복수의 절연층을 각각 관통하며 제1 비아(30) 및 제2 비아(40)가 형성된다.
제1 비아(30)는 서로 다른 층에 배치된 회로 패턴을 전기적으로 연결하는 신호 전달용 비아이다.
또한, 제2 비아(40)는 인쇄회로기판에 실장된 소자(도시하지 않음)에서 발생하는 열을 외부로 전달하기 위한 열전달용 비아이다.
제1 비아(30) 및 제2 비아(40)는 하나의 절연층(10)만을 관통하여 형성될 수 있고, 복수의 절연층을 공통으로 관통하여 형성될 수 있다.
제1 비아(30) 및 제2 비아(40)는 신호 전달 품질에 대한 신뢰성 및 고용량의 신호 전달에 대한 신뢰성, 그리고 열전달 효율에 대한 신뢰성 등이 요구된다. 이에 따라, 상기 제1 비아(30) 및 제2 비아(40)는 상기와 같은 신뢰성을 만족하기 위한 적정 수준의 폭 및 길이를 가지고 형성된다. 이때, 제1 비아(30) 및 제2 비아(40)의 두께는 절연층(10)의 두께에 대응된다.
한편, 최근에는 신호 전달 효율이나 열 전달 효율을 향상시키기 위해, 인쇄회로기판에 포함되는 비아들은 원형이 아닌 바(bar) 형상의 비아 구조를 가진다.
이때, 도 1 및 2에서와 같이 비교 예에서도 복수의 절연층(10)에는 바 형상의 제1 비아(30) 및 제2 비아(40)가 형성된다.
여기에서, 종래에는 하나의 비아에 대해, 수평 방향 내에서 적어도 일부가 상호 오버랩되는 복수의 비아 홀을 형성하고, 상기 형성된 복수의 비아 홀 내에 금속 물질을 충진하여 제1 비아(30) 및 제2 비아(40)를 형성하였다.
그러나, 비교 예에서는 설비 가공 능력 상의 한계에 의해 상기 복수의 비아 홀의 형성 위치에 대한 정확도가 떨어지고, 이에 따라 비아의 형상이 균일하지 못한 문제가 있다.
즉, 도 2를 참조하면, 제1 비아(30) 및 제2 비아(40) 중 적어도 하나는, 복수의 비아 홀의 부분 오버랩을 통해 형성되며, 이에 따라, 도 2의 (a)에서와 같이 상측 방향에서 바라보았을 때 땅콩 형상을 가지게 된다. 즉, 비교 예에서는 비아의 일부분을 형성하는 제1 파트(31)의 비아 홀을 형성한다. 그리고, 비교 예에서는 상기 제1 파트(31)와 적어도 일부분(33)이 수평 방향 내에서 오버랩되는 제2 파트(32)의 비아 홀을 형성한다. 이때, 상기 제1 파트(31) 및 제2 파트(32) 각각은 원 형상을 가진다. 따라서, 상기 제1 파트(31) 및 제2 파트(32)의 평면 형상은 땅콩 형상을 가지게 된다.
이때 상기와 같은 제1 파트(31) 및 제2 파트(32)의 비아홀은 레이저에 의해 형성된다. 이를 위해, 상기 레이저는 제1 파트(31)의 중심에 대응하는 제1 포인트에서 제1 비아 홀을 형성하고, 상기 제1 비아 홀이 형성된 이후에는 상기 제2 파트(32)의 중심에 대응하는 제2 포인트에서 제2 비아 홀을 형성한다. 이때, 제1 포이트와 제2 포인트의 이격 거리에 따라 상기 제1 파트(31)와 제2 파트(32) 사이의 중첩 영역의 크기가 결정된다.
그러나, 비교 예에서는 레이저 가공 설비의 한게에 의해, 상기 제1 포인트 및 제2 포인트의 위치 정확도에 편차가 발생하며, 이에 따라 정확한 포인트에서 비아 홀이 형성되지 않음에 따라 비아의 최종 형상이나 사이즈가 불균일해지는 문제가 있다.
또한, 비교 예에서는 상기와 같은 불균일 문제를 해결하기 위해, 상기 제1 및 2 비아 홀의 직경(a)을 최소 40㎛로 제한한다. 즉, 상기 제1 및 2 비아 홀의 직경이 40㎛보다 작아지는 경우, 레이저 공정에서의 포인트 위치의 부정확성에 의해 상기 제1 및 제2 비아홀의 중첩 영역이 존재하지 않을 수 있다. 이를 위해, 비교 예에서는 상기 제1 및 2 비아 홀의 직경에 대응하는 비아의 폭(a)을 최소 40㎛로 제한한다. 또한, 비교 예에서는 길이 방향으로의 비아의 폭에 변화가 발생한다. 즉, 비아의 폭은 제1 포인트 및 제2 포인트에서 가장 크고, 상기 제1 및 2 비아홀이 만나는 지점(50)으로 갈수록 점차 감소한다.
또한, 상기와 같은 바 형상의 비아의 경우, 비아 홀의 면적이 커짐에 따라 상기 비아 홀 내부에 금속 물질을 충진하는 과정에서 미충진 현상이 발생할 수 있다.
이때, 상기 제1 및 2 비아 홀의 사이즈 대비 절연층의 두께 비가 150%를 초과할 경우, 상기 제1 및 2 비아 홀 내부의 금속 물질의 미충진 현상이 발생한다. 따라서, 비교 에에서는 상기 비아의 길이(b)를 최대 60㎛로 제한한다. 즉, 상기와 같은 미충진 현상은 상기 비아의 길이(b)보다는 폭(a)에 의해 발생한다. 이때, 비교 예에서는 상기 비아의 폭(a)을 40㎛보다 더 작게 할 수 없기 때문에, 상기 비아의 최대 길이를 60㎛로 제한하고 있다.
한편, 레이저 공정에 의해 형성되는 비아 홀은 상면의 폭이 하면의 폭보다 크게 나타난다. 즉, 상기 비아 홀 내부에 형성되는 비아는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가진다.
이때, 비교 예에서는 상기와 같은 비아의 폭/길이의 제한 및 레이저 공정에서의 포인트 부정확도에 따라 상기 제1 및 제2 비아 홀의 하면에서의 오버랩 영역이 존재하지 않게 된다. 즉, 상기 제1 및 제2 비아 홀 각각의 상면(30a)의 폭이 하면(30b)의 폭보다 크기 때문에, 상기 제1 및 제2 비아 홀의 상면(30a)은 상호 오버랩이 될 수 있으나, 하면(30b)에서는 오버랩 영역이 존재하지 않을 수 있다. 그리고, 이와 같은 경우 상기 오버랩되지 않은 영역(36)에는 절연층이 남아있게 된다. 이에 따라, 비교 예에서는 상기와 같은 공정으로 신호 전달용 비아가 형성되는 경우, 상기 절연층이 남아있는 영역에서의 임피던스 미스 매칭 등의 이유로 신호 전달에 대한 효율성이 떨어지게 된다. 또한, 상기와 같은 비아는 상호 간섭이 발생할 수 있는 회로 사이를 차폐하는 차폐벽으로도 사용된다. 그러나, 상기와 같은 차폐벽 용도로 상기 비아가 형성되는 경우, 상기 절연층이 남아있는 영역에서의 신호 차폐가 이루어지지 않게 되며, 이에 따른 제품의 신뢰성에 문제가 발생할 수 있다.
이하에서는, 실시 예에 따른 인쇄회로기판 및 이의 제조 방법에 대해 설명한다.
도 3은 실시 예에 따른 인쇄회로기판이 적용되는 이동 단말기를 도시한 도면이다.
도 3을 참조하면, 상기 이동 단말기는 메인 안테나(2100), 서브 안테나(2200), 배터리(3000) 및 메인보드 기판(4000)을 포함할 수 있다.
상기 회로기판(1000)은 상기 메인 안테나(2100) 및 상기 서브 안테나(2200)와 연결될 수 있다.
상기 메인 안테나(2100) 및 상기 서브 안테나(2200)는 안테나 역할을 하는 칩이 실장되는 각각의 회로기판을 포함할 수 있다.
실시예에 따른 회로기판(1000)을 통해 상기 메인 안테나(2100)는 상기 메인보드(4000)와 연결되고, 상기 서브 안테나(2200)는 상기 메인보드(4000)와 연결될 수 있다. 즉, 실시예에 따른 회로기판(1000)은 상기 메인 안테나(2100) 및 상기 서브 안테나(2200)를 상기 메인보드(4000)와 연결하는 배선일 수 있다.
이를 위해, 상기 회로기판(1000)은 플렉서블할 수 있다. 즉, 상기 회로기판(1000)은 플렉서블 인쇄회로기판(FPCB)일 수 있다.
상기 회로기판(1000)의 일단 및 타단에는 커넥터(1100)가 형성될 수 있다. 상기 커넥터(1100)를 통해 상기 회로기판(1000)은 각각 상기 메인 안테나(2100), 상기 서브 안테나(2200) 및 상기 메인보드(4000)와 연결될 수 있다.
자세하게, 상기 커넥터(1100)를 통해 이하에서 설명하는 상기 회로기판의 회로 패턴의 회로 패턴과 상기 메인 안테나(2100), 상기 서브 안테나(2200) 및 상기 메인보드(4000)와 각각 연결되어, 상기 메인 안테나(2100), 상기 서브 안테나(2200) 및 상기 메인보드(4000)는 전기적으로 연결될 수 있다.
한편, 실시예에 따른 회로기판(1000)은 상기 메인 안테나(2100), 상기 서브 안테나(2200)와 일체로 형성될 수 있다. 즉, 상기 메인 안테나(2100), 상기 서브 안테나(2200)의 회로기판과 실시예에 따른 회로기판(1000)은 일체로 형성될 수 있다. 즉, 실시예에 따른 회로기판(1000)은 상기 메인 안테나(2100), 상기 서브 안테나(2200)의 회로기판에서 연장되는 연장부일 수 있다.
즉, 이하에서 설명하는 실시예는 배선 역할의 회로기판(1000) 및 상기 회로기판(1000)을 포함하고, 상기 회로기판과 상기 메인 안테나(2100) 및 상기 서브 안테나(2200)의 회로기판이 형성되는 안테나 모듈용 인쇄회로기판에 대한 것이다. 다만, 실시 예의 인쇄회로기판은 안테나 모듈용에 한정되지 않는다. 즉, 이하의 인쇄회로기판은 안테나 모듈용이 아닌 비아를 포함하는 다른 용도의 인쇄회로기판에도 적용될 수 있을 것이다.
도 4는 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 5는 도 4에 도시된 제1 비아를 상측 방향 및 하측 방향에서 바라본 평면도이다.
도 4 및 5를 참조하면, 인쇄회로기판은 기판(100), 제1 회로 패턴(200), 제1 비아(300), 제2 비아(400) 및 제2 회로 패턴(300)을 포함한다.
기판(100)은 안테나를 구성하는 코일 패턴(미도시)이나 통신 모듈 칩(미도시)이 배치되는 인쇄회로기판의 지지부일 수 있다. 또한, 기판(100)은 상기 통신 모듈 칩과 전기적으로 연결되는 제1 회로 패턴(200)이나 제2 회로 패턴(300)이 배치되는 인쇄회로기판의 지지부일 수 있다.
즉, 기판(100)은 인쇄회로기판에 포함되는 다양한 전자소자나 회로 패턴 등을 배치하기 위한 인쇄회로기판의 지지기판일 수 있다.
기판(100)은 복수의 절연층을 포함할 수 있다. 즉, 기판(100)은 복수의 절연층이 적층된 다층 구조를 가질 수 있다. 예를 들어, 기판(100)은 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)을 포함할 수 있다. 이때, 도 4에서는 상기 기판(100)이 5층의 절연층 구조로 구성된다고 도시하였으나, 이에 한정되지 않는다. 즉, 상기 기판(100)은 5층보다 작은 레이어의 절연층 구조로 구성될 수 있으며, 이와 다르게 5층보다 더 많은 레이어의 절연층 구조로 구성될 수도 있을 것이다.
상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)은 배선을 변경할 수 있는 전기 회로가 배치되어 있는 기판으로, 이의 표면에 회로 패턴층을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연 기판 등이 모두 이에 포함될 수 있다.
상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)은 리지드(rigid) 하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150) 중 적어도 하나는 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150) 중 적어도 하나는 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150) 중 적어도 하나는 광등방성 필름을 포함할 수 있다. 일례로, 상기 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150) 중 적어도 하나는 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150) 중 적어도 하나는 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150) 중 적어도 하나는 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150) 중 적어도 하나의 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)을 포함하는 기판(100)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)을 포함하는 기판(100)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다.
한편, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)은 서로 다른 물질로 구성될 수 있다. 예를 들어, 중앙에 배치된 제 1 절연층(110)은 플렉서블(flexible)할 수 있다. 그리고, 상기 제 1 절연층(110)의 상부 및 하부에 각각 배치된 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)은 리지드(Rigid)할 수 있다. 이에 따라, 상기 기판은 경연성 인쇄회로기판(RFPCB)일 수 있다.
다만, 실시 예는 이에 한정되지 않으며, 상기 기판(100)은 경성 인쇄회로기판일 수 있다. 또한 이와 다르게 기판(210)은 연성 회로기판일 수 있다.
상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)의 표면에는 각각 회로 패턴층이 배치된다. 이때, 상기 회로 패턴층은, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)의 표면에 패턴화된 복수의 회로 패턴을 포함할 수 있다. 상기 복수의 회로 패턴들은 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)의 표면에 상호 이격되어 배치될 수 있다.
예를 들어, 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)의 표면에 형성되는 회로 패턴층은, 제1 회로 패턴(200) 및 제2 회로 패턴(300)을 포함할 수 있다. 이때, 상기 제1 회로 패턴(200) 및 제2 회로 패턴(300)은 상기 인쇄회로기판 내에서 서로 다른 기능을 하는 회로 패턴일 수 있다. 예를 들어, 제1 회로 패턴(200)은 신호 전달 기능을 위한 신호 패턴일 수 있다. 또한, 제2 회로 패턴(300)은 발열 소자에서 발생하는 열을 방출하거나, 서로 다른 회로 사이의 영역을 차폐하기 위한 방열 패턴 또는 차폐 패턴일 수 있다.
이때, 상기 기판(100)의 면적은 상기 회로 패턴층의 면적보다 클 수 있다. 자세하게, 상기 기판(100)의 평면적은 상기 회로 패턴층의 평면적보다 클 수 있다. 즉, 상기 기판(100)의 표면에는 상기 회로 패턴층이 부분적으로 배치될 수 있다. 예를 들어, 상기 회로 패턴층의 표면은 상기 기판(100)과 직접 접촉하고, 상기 회로 패턴층을 구성하는 복수 개의 회로 패턴들 사이에는 상기 기판(100)의 표면이 노출될 수 있다. 상기 회로 패턴층은 전도성 물질을 포함할 수 있다.
예를 들어, 상기 회로 패턴층은 전기적 신호를 전달하는 배선, 열 전달을 위한 방열 패턴 또는 신호 차폐를 위한 차폐 패턴으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 회로 패턴층은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한, 상기 회로 패턴층은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로 패턴층은 전기 전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다. 또한, 상기 회로 패턴층은 전기 전도성이 높은 금속(예를 들어, 구리) 상에 금(Au), 은(Ag), 백금(Pt), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 적어도 하나를 도금하여 전기 전도성을 높이거나 접합력을 향상시킬 수 있다.
상기 회로 패턴층은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 회로 패턴층은 1㎛ 내지 15㎛의 두께를 가지며 상기 기판(100)의 표면에 배치될 수 있다. 예를 들어, 상기 회로 패턴층은 1㎛ 내지 10㎛의 두께로 배치될 수 있다. 예를 들어, 상기 회로 패턴층은 2㎛ 내지 10㎛의 두께로 배치될 수 있다.
상기 회로 패턴층의 두께가 1㎛ 미만인 경우에는 상기 회로 패턴층의 저항이 증가할 수 있다. 상기 회로 패턴층의 두께가 10㎛ 초과인 경우에는 미세패턴을 구현하기 어려울 수 있다.
상기 기판(100)에는 서로 다른 층간의 신호 전달을 위한 제1 비아(300)가 배치될 수 있다. 또한, 상기 기판(100)에는 서로 다른 회로 영역 사이의 차폐벽 또는 발열 소자에서 발생하는 열을 외부로 방출하는 제2 비아(400)가 배치될 수 있다. 상기 제1 비아(300)는 상기 제1절연층(110) 및, 제2 절연층(120) 사이의 회로 패턴층을 전기적으로 연결할 수 있고, 제2 절연층(120) 및 제3 절연층(130) 사이의 회로 패턴층을 전기적으로 연결할 수 있으며, 제1 절연층(110) 및 제4 절연층(140) 사이의 회로 패턴층을 전기적으로 연결할 수 있고, 제4 절연층(140) 및 제5 절연층(150) 사이의 회로 패턴을 전기적으로 연결할 수도 있다. 또한, 상기 제1 비아(300)는 복수의 절연층을 공통으로 관통하여 형성될 수도 있다.
상기 제1 비아(300) 및 제2 비아(400)는 상기 기판(100)을 구성하는 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)을 각각 관통하는 비아 홀을 형성하고, 상기 형성된 비아 홀의 내부를 금속 물질로 충진하여 형성할 수 있다.
이때, 상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)을 개방할 수 있다. 바람직하게, 상기 비아 홀은 레이저 가공에 의해 형성될 수 있다.
상기 레이저에 의한 가공은 광학 에너지를 상기 제1절연층(110), 제2 절연층(120), 제3 절연층(130), 제4 절연층(140) 및 제5 절연층(150)의 표면에 집중시켜 재료의 일부를 녹이고 증발시켜 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형상도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료의 가공도 가능하다.
또한, 실시 예에서의 레이저에 의한 가공은 절단 직경이 최소 20㎛ 내지 30㎛를 가질 수 있으며, 가공 가능한 두께 범위도 넓다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 비아 홀이 형성되면, 상기 비아 홀 내부를 전도성 물질로 충진하여 상기 제1 비아(300) 및 제2 비아(400)를 형성할 수 있다.상기 제1 비아(300) 및 제2 비아(400)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 알루미늄 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
바람직하게, 상기 제1 비아(300) 및 제2 비아(400)를 구성하는 각각의 비아 홀은 서로 동일한 공정에 의해 형성될 수 있으며, 다만 각각의 기능에 따라 사이즈가 상호 다를 수 있다.
한편, 실시 예에서의 제1 비아(300) 및 제2 비아(400)는 선형 형상을 가질 수 있다. 바람직하게, 제1 비아(300)의 상면 및 하면은 각각 선형 형상을 가질 수 있다. 또한, 제2 비아(400)의 상면 및 하면은 각각 선형 형상을 가질 수 있다. 여기에서, 선형 형상이란 상호 마주보는 2개의 에지면이 각각 직선의 형태로 형성된 것을 의미할 수 있다. 또한, 선형 형상이란 상호 마주보는 2개의 에지면 사이의 폭의 변화가 없다는 것을 의미할 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
이때, 상기 제1 비아(300) 및 제2 비아(400)가 선형 형상을 가질 수 있는 것은, 비교 예에 대비하여 상기 비아 홀의 가공 방법의 변경을 통해 구현될 수 있다.
즉, 비교 예에서는 비아의 폭 및 길이가 서로 다른 장홀 비아(길이가 있는 비대칭 비아)를 형성하기 위해, 길이 방향으로 원형의 비아 홀을 부분적으로 오버랩시켜 형성한다. 예를 들어, 비교 예에서는 장홀 비아를 형성하기 위해, 제1 포인트에서 제1 비아 홀을 형성하고, 상기 제1 포인트와 일정 간격 이격된 제2 포인트에서 상기 제1 비아 홀과 적어도 일부가 오버랩되는 제2 비아 홀을 형성한다. 이에 따라, 비교 예에서의 상기 장홀 비아의 평면은 본 실시 예와 같은 선형 형상이 아닌 땅콩 형상을 가진다.
이와 다르게, 실시 예에서는 상기 장홀 비아를 형성하기 위한 레이저 가공 시에, 상기 제1 비아(300)의 일단에서부터 타단까지 광학 에너지의 끊김 없이 비아 홀을 형성한다. 이에 따라, 실시 예에서의 제1 비아(300) 및 제2 비아(400)의 평면은 비교 예와는 다르게 평면 형상을 가질 수 있다.
다시 말해서, 비교 예에서는 복수의 비아 홀의 부분적 중첩 시에, 각각의 비아 홀의 형성 위치에 대응되는 포인트들이 서로 일정 간격 이격되었다. 따라서, 비교 예에서는 상기 포인트들을 이격시키는 과정에서 위치 틀어짐이 발생하게 되며, 이는 비아 형상이나 사이즈의 불균일 문제를 발생시킨다. 또한, 상기 위치 틀어짐 문제를 감안하여, 비교 예에서는 상기 비아의 최소 폭을 40㎛로 제한하고 있다.
또한, 본 실시 예에서도 복수의 비아 홀의 중첩을 통해 제1 비아(300) 및 제2 비아(400)을 위한 비아 홀을 형성할 수 있다. 다만, 실시 예에서는 상기 복수의 비아 홀의 형성 시에, 각각의 비아 홀의 형성 위치에 대응하는 포인트가 서로 연결되어 있다. 즉, 실시 예에서는 레이저 가공 시에 광학 에너지의 끊김 없이 비아 홀의 시작 위치에서부터 끝 위치까지 연속적으로 가공을 진행하게 되며, 이에 따라 실시 예에서의 비아는 선형 형상을 가지게 된다.
즉, 비교 예에서는 복수의 비아 홀의 형성 위치에 대응하는 포인트들 중 서로 이웃하는 포인트들은 일정 간격 이격되어 있으나, 실시 예에서는 복수의 비아 홀의 형성 위치에 대응하는 포인트들 중 서로 이웃하는 포인트들이 서로 연결되어 있다고 할 수 있으며, 이에 따라 상기와 같은 선형 형상의 비아가 구현될 수 있다.
도 5를 참조하여, 실시 예의 비아의 형상에 대해 보다 구체적으로 설명하기로 한다.
도 5의 (a)는 상측 방향에서 바라본 제1 비아(300)의 상면을 나타낸 도면이고, (b)는 하측 방향에서 바라본 제1 비아(300)의 하면을 나타낸 도며니다.
도 5의 (a)를 참조하면, 제1 비아(300)의 상면(300a)은 길이 방향으로 연장된 타원 형상을 가질 수 있다. 이때, 상기 제1 비아(300)는 복수의 에지면을 가질 수 있다.
바람직하게, 제1 비아(300)의 상면(300a)은 제1 에지면(301), 제2 에지면(302), 제3 에지면(303) 및 제4 에지면(304)을 포함할 수 있다.
제1 에지면(301) 및 제2 에지면(302)은 길이 방향으로 연장되는 에지면일 수 있다. 즉, 제1 에지면(301) 및 제2 에지면(302)은 서로 마주보며 길이 방향으로 연장될 수 있다.
제3 에지면(303) 및 제2 에지면(304)은 폭 방향으로 연장되는 에지면일 수 있다. 즉, 제3 에지면(303) 및 제4 에지면(304)은 서로 마주보며 폭 방향으로 연장될 수 있다.
제1 에지면(301) 및 제2 에지면(302)은 직선의 형태를 가질 수 있다. 바람직하게, 제1 에지면(301) 및 제2 에지면(302) 사이의 거리는 일정할 수 있다. 더욱 바람직하게, 제1 비아(300)의 상면(300a)의 전체 영역에서, 상기 제1 에지면(301) 및 제2 에지면(302) 사이의 거리는 모두 동일할 수 있다. 예를 들어, 제1 비아(300)의 상면(300a)의 전체 영역에서, 상기 제1 에지면(301) 및 제2 에지면(302) 사이의 거리의 편차는 3㎛ 이내일 수 있다. 이때, 제1 에지면(301) 및 제2 에지면(302) 사이의 거리는, 제1 비아(300)의 폭(A)에 대응될 수 있다.
제3 에지면(303) 및 제4 에지면(304)은 곡선의 형태를 가질 수 있다. 바람직하게, 제3 에지면(303) 및 제4 에지면(304)은 일정 곡률을 가지는 곡선일 수 있다. 이때, 제3 에지면(303) 및 제4 에지면(304)은 서로 대칭 형상을 가질 수 있다. 즉, 제3 에지면(303) 및 제4 에지면(304)의 곡률은 서로 동일할 수 있다. 상기 제3 에지면(303) 및 제4 에지면(304)은 비아 홀 가공 시의 시작 위치 및 끝 위치에 각각 대응된다. 이에 따라, 제3 에지면(303) 및 제4 에지면(304)은 원형의 형상을 가질 수 있다.
이에 따라, 제3 에지면(303) 및 제4 에지면(304) 사이의 거리는 변화할 수 있다. 제3 에지면(303) 및 제4 에지면(304) 사이의 거리 중 상기 제3 에지면(303)의 중심점과 제4 에지면(304)의 중심점 사이에서 최대가 될 수 있다. 그리고, 상기 중심점에서 상측 또는 하측 방향으로 갈수록 상기 거리는 점차 작아질 수 있다.
이때, 제3 에지면(303)의 중심과 제4 에지면(304)의 중심 사이의 거리는, 제1 비아(300)의 길이(B)에 대응될 수 있다.
상기 제1 비아(300)의 폭(A)은 20㎛ 내지 40㎛를 가질 수 있다. 이때, 상기 제1 비아(300)의 폭(A)은 상기 수치 내에서도 형성될 수 있음을 의미하는 것이며, 상기 제1 비아(300)가 가질 수 있는 최대폭은 더 증가할 수 있을 것이다. 다시 말해서, 실시 예에서는 상기와 같은 레이저 가공 방법의 변경을 통해, 제1 비아(300)의 폭(A)을 최소 20㎛ 내지 30㎛까지 형성할 수 있다.
또한, 상기 제1 비아(300)의 길이(B)는 상기 폭(A)보다 크다. 예를 들어, 상기 제1 비아(300)의 길이(B)는 상기 폭(A)보다 적어도 1.1배 클 수 있다. 예를 들어, 상기 제1 비아(300)의 길이(B)는 상기 폭(A)보다 적어도 1.5배 클 수 있다. 예를 들어, 상기 제1 비아(300)의 길이(B)는 상기 폭(A)보다 적어도 2배 이상 클 수 있다. 예를 들어, 상기 제1 비아(300)의 길이(B)는 상기 폭(A)보다 적어도 10배 클 수 있다.
예를 들어, 상기 제1 비아(300)의 길이(B)는 40㎛ 내지 10mm 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 비아(300)의 길이(B)는 80㎛ 내지 8mm 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 비아(300)의 길이(B)는 100㎛ 내지 5mm 사이의 범위를 가질 수 있다.
예를 들어, 상기 제1 비아(300)의 길이(B)는 상기 제1 비아가 형성되는 절연층의 두께의 1.5배 이상일 수 있다. 예를 들어, 상기 제1 비아(300)의 길이(B)는 상기 제1 비아가 형성되는 절연층의 두께의 2배 이상일 수 있다. 예를 들어, 상기 제1 비아(300)의 길이(B)는 상기 제1 비아가 형성되는 절연층의 두께의 5배 이상일 수 있다.
즉, 비교 예에서는 상기에서 설명한 이유로 인해 상기 비아의 폭을 40㎛ 이하로 감소시킬 수 없었으며, 이에 따라 비아 홀 내의 동도금 미충진 문제를 해결하기 위해, 상기 비아의 길이에 제약이 있었다. 즉, 비교 예에서의 비아의 길이는 절연층의 두께의 1.5배를 초과하지 못했다.
이와 다르게, 실시 예에서는 상기 비아의 폭을 최소 20㎛ 내지 30㎛까지 줄일 수 있으며, 이에 따라 비아 홀 내의 동도금 미충진 문제를 해결하여 상기 비아의 길이의 제약 없이 원하는 사이즈로 형성할 수 있다.
즉, 상기 비아 홀 내부의 동도금 미충진 문제는, 상기 비아의 길이보다는 상기 비아의 폭에 의해 발생한다. 그리고, 비교 예에서는 상기 비아의 폭이 40㎛를 초과하기 때문에, 동도금 미충진 문제가 발생하였으며, 이를 해결하기 위해 길이에 제약을 두었다. 이와 다르게 실시 예에서는 상기 비아의 폭을 최소 20㎛ 내지 30㎛까지 줄임에 따라 길이와 무관하게 동도금 미충진 문제를 해결할 수 있다.
또한, 도 5의 (b)를 참조하면, 제1 비아(300)의 하면(300b)은 길이 방향으로 연장된 타원 형상을 가질 수 있다. 이때, 상기 제1 비아(300)의 하면은 복수의 에지면을 가질 수 있다.
상기 제1 비아(300)의 하면(300b)은 상기 상면(300a)과 다른 크기를 가질 수 있다. 즉, 상기 제1 비아(300)의 상면(300a)의 면적은 상기 하면(300b)의 면적과 다를 수 있다. 즉, 상기 제1 비아(300)의 상면(300a)의 면적은 상기 하면(300b)의 면적보다 클 수 있다.
이에 따라, 실시 예에서의 상기 제1 비아(300)의 상면(300a) 및 하면(300b)은 서로 비대칭 형상을 가질 수 있다.
제1 비아(300)의 하면(300b)은 상면(300a)과 마찬자기로, 제5 에지면(305), 제6 에지면(306), 제7 에지면(307) 및 제8 에지면(308)을 포함할 수 있다.
제5 에지면(305) 및 제6 에지면(306)은 길이 방향으로 연장되는 에지면일 수 있다. 즉, 제5 에지면(305) 및 제6 에지면(306)은 서로 마주보며 길이 방향으로 연장될 수 있다.
제7 에지면(307) 및 제8 에지면(308)은 폭 방향으로 연장되는 에지면일 수 있다. 즉, 제7 에지면(307) 및 제8 에지면(308)은 서로 마주보며 폭 방향으로 연장될 수 있다.
제5 에지면(305) 및 제6 에지면(306)은 직선의 형태를 가질 수 있다. 바람직하게, 제5 에지면(305) 및 제6 에지면(306) 사이의 거리는 일정할 수 있다. 더욱 바람직하게, 제1 비아(300)의 하면(300b)의 전체 영역에서, 상기 제5 에지면(305) 및 제6 에지면(306) 사이의 거리는 모두 동일할 수 있다.
제7 에지면(307) 및 제8 에지면(308)은 곡선의 형태를 가질 수 있다. 바람직하게, 제7 에지면(307) 및 제8 에지면(308)은 일정 곡률을 가지는 곡선일 수 있다. 이때, 제7 에지면(307) 및 제8 에지면(308)은 서로 대칭 형상을 가질 수 있다. 즉, 제7 에지면(307) 및 제8 에지면(308)의 곡률은 서로 동일할 수 있다. 상기 제7 에지면(307) 및 제8 에지면(308)은 비아 홀 가공 시의 시작 위치 및 끝 위치에 각각 대응된다. 이에 따라, 제7 에지면(307) 및 제8 에지면(308)은 원형의 형상을 가질 수 있다.
이에 따라, 제7 에지면(307) 및 제8 에지면(308) 사이의 거리는 변화할 수 있다. 제7 에지면(307) 및 제8 에지면(308) 사이의 거리 중 상기 제7 에지면(307)의 중심점과 제8 에지면(308)의 중심점 사이에서 최대가 될 수 있다. 그리고, 상기 중심점에서 상측 또는 하측 방향으로 갈수록 상기 거리는 점차 작아질 수 있다.
한편, 상기 제1 비아(300)의 하면(300b)에서, 제7 에지면(307)은 제8 에지면(308)의 사이 영역 및 상기 제5 에지면(305) 및 제6 에지면(306)의 사이 영역에는 절연층이 존재하지 않는다. 즉, 비교 예에서는 도 2에 도시된 바와 같이 상기와 같은 사이 영여겡 절연층 영역이 잔존하였으나, 실시 예에서는 상기 사이 영역에 형성될 수 있는 절연층을 모두 제거할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
한편, 제2 비아(400)는 제1 비아(300)와 실질적으로 동일한 형상을 가질 수 있다. 다만, 제2 비아(400)는 기능에 따라 제1 비아(300)가 가지는 길이와는 다른 길이를 가질 수 있다. 바람직하게, 제2 비아(400)의 길이는 제1 비아(300)의 길이보다 클 수 있다. 또한, 제2 비아(400)는 차폐벽을 형성하기 위해, 적어도 1회 절곡되는 절곡 부분을 포함할 수 있다.
상기와 같이, 본 실시 예에서는 비아의 가공 방법 변경을 통해 선형 형태의 비아 구조를 구현하도록 한다. 이에 따르면, 비교 예가 가지는 비아의 하부에서 발생하는 미가공 문제를 해결할 수 있고, 비아의 하부에 대한 균일한 가공성이 확보됨에 따라 품질 신뢰성을 향상시킬 수 있다. 즉, 비교 예에서는 부분적으로 오버랩되는 비아 홀을 복수 개 형성하여 비아를 구현하고 있으며, 상기 복수 개의 비아 홀 형성 시에 발생되는 설비의 기본적인 위치 정확도의 편차 및 가공 상의 형상 또는 사이즈 불균일 현상으로 디자인적 변동 위험이 있었다. 이에 반하여, 실시 예에서는 단일 개의 비아를 선형의 형상으로 형성함으로써, 비아의 형상이나 치수의 균일성을 향상시킬 수 있다. 또한, 실시 예에서는 비아와 연결된 회로패턴 간의 위치 정합성을 향상시킬 수 있으며, 이에 따른 회로패턴의 디자인 자유도를 향상시킬 수 있다.
또한, 본 실시 예에서는 비교 예와 대비하여 비아의 폭을 최소화할 수 있다. 이에 따르면, 비아의 폭을 최소화함과 동시에 선형 형상으로 비아를 구현할 수 있어, 비아 내부의 도금 특성 개선을 위한 절연층의 두께 및 비아 홀 사이즈 간의 제약을 해결할 수 있다.
또한, 본 실시 예에서는 비아의 하부에서 발생할 수 있는 비아 홀 미가공 현상을 해결할 수 있으며, 단일 비아에서의 폭의 치수 편차를 최소화할 수 있다. 이에 따르면, 실시 예에서는 비아의 폭의 치수 편차를 최소화함에 따라 비아와 연결된 패드 사이즈의 축소가 가능하며, 이에 따른 단일 회로 기판 내의 회로 패턴들의 고집속화가 가능하다.
또한, 실시 예에서는 선형의 비아에 대한 길이 제약을 해결함에 따라 회로가 집속된 영역에서의 회로간 완벽한 차폐벽 구조 또는 방열 구조를 구현할 수 있으며, 이에 따른 제품 신뢰성을 더욱 향상시킬 수 있다.
한편, 실시 예에서는 상기와 같이 제1 비아(300)가 선형 형상을 가지기 때문에, 상기 회로패턴층에서 상기 제1 비아(300)와 직접 연결되는 패드 부분의 사이즈를 최소화할 수 있다.
도 6은 비교 예에 따른 패드의 형상을 나타낸 도면이고, 도 7은 실시 예에 따른 패드의 형상을 나타낸 도면이다.
도 6을 참조하면, 비교 예에 따르면, 인쇄회로기판은 절연층(10) 및 상기 절연층(10)을 관통하는 비아(30) 및 상기 절연층(10)의 표면에 배치되며 상기 비아(30)와 연결되는 회로 패턴층(20)을 포함한다.
이때, 상기 회로 패턴층(20)은 하면이 비아(30)의 상면과 직접 접촉하는 패드부(21)와, 상기 패드부(21)로부터 연장되어 신호 전달을 위한 패턴부(22)를 포함한다.
여기에서, 비교 예에서는 상기 패드부(21)의 하부에 형성되는 비아(30)의 위치 틀어짐이나, 형상 또는 크기의 불균일성 문제로 인해, 상기 패드부(21)의 평면 면적이 상기 비아(30)의 평면 면적보다 크다. 즉, 비교 에에서는 상기 비아(30) 위에, 상기 비아(30)의 상면보다 큰 면적의 하면을 가지는 패드부(21)를 형성한다. 즉, 상기 패드부(21)의 하면의 크기를 상기 비아(30)의 상면의 크기보다 크게 하여, 상기 비아의 위치 틀어짐, 사이즈 문제, 및 형상 문제가 발생하여도 어느 정도 커버가 될 수 있도록 하였다.
도 7을 참조하면, 실시 예에서의 제1 비아(300)는 선형 형상을 가지고 있다. 따라서, 실시 예에서는 상기 제1 비아(300)의 위치 틀어짐 문제를 해결하면서, 형상 또는 크기를 균일하게 형성할 수 있다.
따라서, 실시 예에서는 상기 제1 비아(300)와 연결되는 회로 패턴층에서의 패드부의 크기를 최소화할 수 있다.
즉, 실시 예에서의 인쇄회로기판은 제1 절연층(110) 및 상기 제1 절연층(110)을 관통하는 제1 비아(300) 및 상기 제1 절연층(110)의 표면에 배치되며 상기 제1 비아(300)와 연결되는 회로 패턴층(200)을 포함한다.
이때, 상기 회로 패턴층(200)은 하면이 비아(300)의 상면과 직접 접촉하는 패드부(201)와, 상기 패드부(201)로부터 연장되어 신호 전달을 위한 패턴부(202)를 포함한다.
그리고, 실시 예에서는 상기 제1 비아(300)의 상면의 면적은 상기 패드부(201)의 하면의 면적과 동일할 수 있다.
바람직하게, 상기 제1 비아(300)의 상면의 면적은 상기 패드부(201)의 하면의 면적의 90% 내지 110%일 수 있다.
한편, 종래에서는 상기 패드부(21)의 폭이 어느 정도 확보되어야 하며, 이에 따라 하나의 회로 패턴층은 절연층 상에서 제1 폭(c)을 차지하며 배치되었다.
이와 다르게, 실시 예에서는 상기 패드부(201)의 폭을 비아의 폭과 동일하게 할 수 있으며, 이에 따라 하나의 회로 패턴층은 절연층 상에서 상기 제1 폭(c)보다는 작은 제2 폭(C)을 가질 수 있다. 이에 따라, 실시 예에서의 인쇄회로기판은 고집속화를 달성할 수 있다.
도 8은 제1 실시 예에 따른 제2 비아를 나타낸 평면도이고, 도 9는 제2 실시 예에 따른 제2 비아를 나타낸 평면도이다.
인쇄회로기판에 배치된 회로 패턴층에는 도 8에서와 같이 안테나 역할을 하는 코일 패턴(200)이 배치된다. 이때, 상기 코일 패턴(200)은 이웃하는 회로의 동작에 영향을 줄 수 있으며, 이웃하는 회로의 동작에 영향을 받을 수도 있다. 따라서, 실시 예에서는 상기 설명한 바와 같은 레이저 가공 공정을 통해 차폐벽 역할을 하는 제2 비아(400)를 형성한다.
한편, 상기 코일 패턴(200)은 하나의 절연층에만 배치되는 것이 아니라, 상기 기판(100)과 같은 복수의 절연층 상에 각각 배치되며, 상기 제1 비아(300)를 통해 서로 연결될 수 있다. 그리고, 상기 코일 패턴(200)은 동작 특성 상 외부 회로와 차폐되어야 한다. 이에 따라, 실시 예에서는 상기 제2 비아(400)를 통해 상기 코일 패턴(200)의 주위를 둘러싸도록 하는 차폐벽을 형성하여, 각 회로 간의 간섭을 차폐할 수 있도록 한다.
이때, 상기 제2 비아(400)는 절연층의 표면에 배치된 회로 패턴층 중 차폐 패턴(500)과 연결될 수 있다. 상기 차폐 패턴(500)은 상기 코일 패턴(200)의 주위에 배치될 수 있다.
상기 차폐 패턴(500)은 하부에 배치된 제2 비아(400)와 수직 방향에서 오버랩되지 않는 제1 영역(510)과 오버랩되는 제2 영역(520)을 포함할 수 있다. 그리고, 상기 제2 비아(400)는 상기 차폐 패턴(500)의 하부에서 일 방향을 길게 연장되는 형상을 가지고 배치될 수 있다.
다만, 도 8에서는 차폐 패턴(500)의 폭이 상기 제2 비아(400)의 폭보다 큰 것으로 도시하였으나, 이에 한정되지 않으며, 상기 차폐 패턴(500)의 폭은 상기 제2 비아(400)의 폭과 동일할 수 있다.
도 9를 참조하면, 상기 제2 비아(400)는 절연층의 표면에 배치된 회로 패턴층 중 차폐 패턴(500)과 연결될 수 있다. 상기 차폐 패턴(500)은 상기 코일 패턴(200)의 주위에 배치될 수 있다.
상기 차폐 패턴(500)은 하부에 배치된 제2 비아(400)와 수직 방향에서 오버랩되지 않는 제1 영역(510)과 오버랩되는 제2 영역(520)을 포함할 수 있다. 그리고, 상기 제2 비아(400)는 상기 차폐 패턴(500)의 하부에 복수 개 배치될 수 있다. 즉, 상기 제2 비아(400)는 상기 차폐 패턴(500)의 하부에 일정 간격 이격되며 복수 개 형성될 수 있다.
이에 따라, 상기 제2 영역(520)은 상기 복수의 제2 비아(400)와 각각 오버랩되는 제2-1 영역 내지 제2-3 영역(520a, 520b, 520c)를 포함할 수 있다.
도 10은 실시 예에 따른 제2 비아의 변형 예를 나타낸 도면이다.
도 10을 참조하면, (a)에서와 같이 제2 비아(400)는 사각 형상을 가질 수 있다. 즉, 제2 비아(400)는 차폐 패턴(500)의 주위를 폐루프 형상을 가지고 둘러싸며 배치될 수 있다.
또한, (b)에서와 같이, 제2 비아(400)는 'C' 형상을 가질 수 있다. 즉, 제2 비아(400)는 차폐 패턴(500)의 주위에 일정 곡률을 가지느 C자 형상을 가지며 형성딜 수 있다.
또한, (c)에서와 같이 제2 비아(400)는 다각형 형상을 가질 수 있다. 즉, 제2 비아(400)는 차폐 패턴(500)의 주위를 폐루프 형상을 가지고 둘러싸도록 다각형 형상을 가질 수 있다.
한편, 상기 제2 비아(400)의 형상은 도 10에 한정되지 않는다. 예를 들어, 제2 비아(400)는 삼각형, 원형, 별형상, 하트 형상 등을 가지고 배치될 수도 있을 것이다.
도 11 내지 도 16은 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 11을 참조하면, 양면에 금속층(115)이 배치된 제1 절연층(110)을 준비한다.
상기 제1 절연층(110)은 프리프레그일 수 있다. 상기 프리프레그(PPG)는 반경화 상태에서 흐름성 및 점착성이 좋고, 접착제 층 및 절연재 층으로 이용되는 섬유 강화 복합재료용의 중간 기재로 사용되는데, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. 이러한 프리프레그를 적층하여 가열/가압하여 수지를 경화시킴으로써 성형품이 형성된다. 즉, 프리프레그(Prepreg)는 유리섬유(Glass fiber)에 수지(BT/Epoxy, FR4, FR5 등)가 함침되어 B-stage까지 경화된 재료를 말한다
즉, 상기 제 1 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
즉, 상기 제 1 절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 판으로, 절연기판 표면에 도체 패턴을 형성할 수 있는 절연 재료로 만들어진, 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 제 1 절연층(110)의 적어도 일면에는 금속층(115)이 적층된다.
상기 금속층(115)은 상기 제 1 절연층(110) 위에 구리를 포함하는 금속을 무전해 도금하여 형성될 수 있다. 또한, 상기 금속층(115)은 상기 제 1 절연층(110)에 무전해 도금을 하여 형성하는 것과는 달리, CCL(Copper Clad Laminate)을 사용할 수 있다.
다음으로, 도 13을 참조하면, 상기 제1 절연층(110)에 제1 비아(300)를 형성하기 위한 비아 홀을 가공한다.
이때, 상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 제1절연층(110)을 개방할 수 있다. 바람직하게, 상기 비아 홀은 레이저 가공에 의해 형성될 수 있다.
상기 레이저에 의한 가공은 광학 에너지를 상기 제1절연층(110)의 표면에 집중시켜 재료의 일부를 녹이고 증발시켜 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형상도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료의 가공도 가능하다.
또한, 실시 예에서의 레이저에 의한 가공은 절단 직경이 최소 20㎛ 내지 30㎛를 가질 수 있으며, 가공 가능한 두께 범위도 넓다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
이에 따라, 상기 비아 홀은 선형 형상을 가질 수 있다. 바람직하게, 상기 비아 홀의 상면 및 하면은 각각 선형 형상을 가질 수 있다. 여기에서, 선형 형상이란 상호 마주보는 2개의 에지면이 각각 직선의 형태로 형성된 것을 의미할 수 있다. 또한, 선형 형상이란 상호 마주보는 2개의 에지면 사이의 폭의 변화가 없다는 것을 의미할 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
이때, 상기 비아 홀이 선형 형상을 가질 수 있는 것은, 비교 예에 대비하여 상기 비아 홀의 가공 방법의 변경을 통해 구현될 수 있다.
즉, 비교 예에서는 비아의 폭 및 길이가 서로 다른 장홀 비아(길이가 있는 비대칭 비아)를 형성하기 위해, 길이 방향으로 원형의 비아 홀을 부분적으로 오버랩시켜 형성한다. 예를 들어, 비교 예에서는 장홀 비아를 형성하기 위해, 제1 포인트에서 제1 비아 홀을 형성하고, 상기 제1 포인트와 일정 간격 이격된 제2 포인트에서 상기 제1 비아 홀과 적어도 일부가 오버랩되는 제2 비아 홀을 형성한다. 이에 따라, 비교 예에서의 상기 장홀 비아의 평면은 본 실시 예와 같은 선형 형상이 아닌 땅콩 형상을 가진다.
이와 다르게, 실시 예에서는 상기 장홀 비아를 형성하기 위한 레이저 가공 시에, 전체 비아 홀 영역을 기준으로 이의 일단에서부터 타단까지 광학 에너지의 끊김 없이 비아 홀을 형성한다. 이에 따라, 실시 예에서의 비아 홀의 평면은 비교 예와는 다르게 평면 형상을 가질 수 있다.
다시 말해서, 비교 예에서는 복수의 비아 홀의 부분적 중첩 시에, 각각의 비아 홀의 형성 위치에 대응되는 포인트들이 서로 일정 간격 이격되었다. 따라서, 비교 예에서는 상기 포인트들을 이격시키는 과정에서 위치 틀어짐이 발생하게 되며, 이는 비아 형상이나 사이즈의 불균일 문제를 발생시킨다. 또한, 상기 위치 틀어짐 문제를 감안하여, 비교 예에서는 상기 비아의 최소 폭을 40㎛로 제한하고 있다.
또한, 본 실시 예에서도 복수의 비아 홀의 중첩을 통해 제1 비아(300)를 형성하기 위한 비아 홀을 가공할 수 있다. 다만, 실시 예에서는 상기 복수의 비아 홀의 형성 시에, 각각의 비아 홀의 형성 위치에 대응하는 포인트가 서로 연결되어 있다. 즉, 실시 예에서는 레이저 가공 시에 광학 에너지의 끊김 없이 비아 홀의 시작 위치에서부터 끝 위치까지 연속적으로 가공을 진행하게 되며, 이에 따라 실시 예에서의 비아는 선형 형상을 가지게 된다.
즉, 비교 예에서는 복수의 비아 홀의 형성 위치에 대응하는 포인트들 중 서로 이웃하는 포인트들은 일정 간격 이격되어 있으나, 실시 예에서는 복수의 비아 홀의 형성 위치에 대응하는 포인트들 중 서로 이웃하는 포인트들이 서로 연결되어 있다고 할 수 있으며, 이에 따라 상기와 같은 선형 형상의 비아가 구현될 수 있다.
다음으로, 도 13을 참조하면, 상기 비아 홀이 형성되면, 상기 비아 홀 내부를 전도성 물질로 충진하여 상기 제1 비아(300)를 형성할 수 있다. 상기 제1 비아(300)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 알루미늄 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
다음으로, 도 14를 참조하면, 상기 제1 절연층(110)의 표면에 제1 회로 패턴(200)을 형성한다. 이때, 상기 제1 회로 패턴(200)은 제1 비아(300)와 직접 접촉하는 패드부와, 상기 패드부로부터 연장되는 패턴부를 포함할 수 있다. 그리고, 상기 설명한 바와 같이, 상기 패드부의 평면 면적은 상기 제1 비아(300)의 평면 면적과 동일할 수 있다.
다음으로, 도 15를 참조하면, 제1 절연층(110)의 상부 및 하부에 각각 제2 절연층(120) 및 제4 절연층(140)을 적층한다.
그리고, 상기 제2 절연층(120) 및 제4 절연층(140) 내에 각각 제1 비아(300)를 형성한다.
또한, 제2 절연층(120) 및 제4 절연층(140)의 표면에 제1 회로 패턴(200)을 형성하는 공정을 추가로 진행할 수 있다.
다음으로, 도 16을 참조하면, 제2 절연층(120) 상에 제3 절연층(130)을 형성하고, 제4 절연층(140) 상에 제5 절연층(150)을 형성한다.
그리고, 상기 제3 절연층(130) 및 제5 절연층(150) 내에 각각 제1 비아(300) 또는 제2 비아(400)를 형성한다.
또한, 제3 절연층(130) 및 제5 절연층(150)의 표면에 제1 회로 패턴(200) 및 차폐 패턴(500)을 형성하는 공정을 추가로 진행할 수 있다.
본 실시 예에서는 비아의 가공 방법 변경을 통해 선형 형태의 비아 구조를 구현하도록 한다. 이에 따르면, 비교 예가 가지는 비아의 하부에서 발생하는 미가공 문제를 해결할 수 있고, 비아의 하부에 대한 균일한 가공성이 확보됨에 따라 품질 신뢰성을 향상시킬 수 있다. 즉, 비교 예에서는 부분적으로 오버랩되는 비아 홀을 복수 개 형성하여 비아를 구현하고 있으며, 상기 복수 개의 비아 홀 형성 시에 발생되는 설비의 기본적인 위치 정확도의 편차 및 가공 상의 형상 또는 사이즈 불균일 현상으로 디자인적 변동 위험이 있었다. 이에 반하여, 실시 예에서는 단일 개의 비아를 선형의 형상으로 형성함으로써, 비아의 형상이나 치수의 균일성을 향상시킬 수 있다. 또한, 실시 예에서는 비아와 연결된 회로패턴 간의 위치 정합성을 향상시킬 수 있으며, 이에 따른 회로패턴의 디자인 자유도를 향상시킬 수 있다.
또한, 본 실시 예에서는 비교 예 대비 비아의 폭을 최소화할 수 있다. 이에 따르면, 비아의 폭을 최소화함과 동시에 선형 형상으로 비아를 구현할 수 있어, 비아 내부의 도금 특성 개선을 위한 절연층의 두께 및 비아 홀 사이즈 간의 제약을 해결할 수 있다.
또한, 본 실시 예에서는 비아의 하부에서 발생할 수 있는 비아 홀 미가공 현상을 해결할 수 있으며, 단일 비아에서의 폭의 치수 편차를 최소화할 수 있다. 이에 따르면, 실시 예에서는 비아의 폭의 치수 편차를 최소화함에 따라 비아와 연결된 패드 사이즈의 축소가 가능하며, 이에 따른 단일 회로 기판 내의 회로 패턴들의 고집속화가 가능하다.
또한, 실시 예에서는 선형의 비아에 대한 길이 제약을 해결함에 따라 회로가 집속된 영역에서의 회로간 완벽한 차폐벽 구조 또는 방열 구조를 구현할 수 있으며, 이에 따른 제품 신뢰성을 더욱 향상시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예 에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판
200: 회로 패턴
300: 제1 비아
400: 제2 비아
500: 차폐 패턴

Claims (15)

  1. 절연층;
    상기 절연층의 제1 면에 배치된 제1 회로 패턴층;
    상기 절연층의 상기 제1 면과 마주보는 제2 면에 배치되는 제2 회로 패턴층; 및
    상기 절연층을 관통하며, 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층을 연결하는 제1 비아를 포함하고,
    상기 제1 비아의 상면은,
    제1 에지면; 및
    상기 제1 에지면과 마주보는 제2 에지면을 포함하고,
    상기 제1 비아의 상면의 전체 영역 내에서, 상기 제1 에지면과 상기 제2 에지면 사이의 거리의 편차는 3㎛ 이내인
    인쇄회로기판.
  2. 제1 항에 있어서,
    상기 제1 비아의 상면의 전체 영역 내에서, 상기 제1 에지면과 상기 제2 에지면 사이의 거리는 동일한
    인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1 에지면과 상기 제2 에지면은,
    상기 절연층 내에서 제1 방향으로 연장되는 직선 형상을 가지는
    인쇄회로기판.
  4. 제3항에 있어서,
    상기 제1 비아의 상면은,
    상기 제1 에지면의 일단과 상기 제2 에지면의 일단 사이의 제3 에지면; 및
    상기 제1 에지면의 타단과 상기 제2 에지면의 타단 사이의 제4 에지면을 포함하는
    인쇄회로 기판.
  5. 제4항에 있어서,
    상기 제3 에지면 및 상기 제4 에지면은,
    상기 절연층 내에서 상기 제1 방향과는 다른 제2 방향으로 곡선 형상을 가지고 연장되는
    인쇄회로기판.
  6. 제 5항에 있어서,
    상기 제3 에지면 및 상기 제4 에지면 사이의 거리는,
    상기 제1 에지면과 상기 제2 에지면 사이의 거리와 다른
    인쇄회로기판.
  7. 제 6항에 있어서,
    상기 제3 에지면 및 상기 제4 에지면 사이의 거리는,
    상기 제1 에지면과 상기 제2 에지면 사이의 거리보다 1.5배 이상 큰
    인쇄회로기판.
  8. 제 6항에 있어서,
    상기 제1 에지면과 상기 제2 에지면 사이의 거리는,
    20㎛ 내지 40㎛ 내의 범위를 가지고,
    상기 제3 에지면 및 상기 제4 에지면 사이의 거리는,
    80㎛ 내지 8mm 내의 범위를 가지는
    인쇄회로기판.
  9. 제1항에 있어서,
    상기 제1 비아는,
    상기 제1 회로 패턴층과 상기 제2 회로 패턴층 사이의 신호 전달을 위한 신호 전달 비아인
    인쇄회로기판.
  10. 제1항에 있어서,
    상기 제1 비아는,
    상기 제1 회로 패턴층에서 전달되는 열을 상기 제2 회로 패턴층으로 전달하는 열 전달 비아인
    인쇄회로기판.
  11. 제1항에 있어서,
    상기 제1 비아는,
    상기 절연층 내의 제1 영역과 제2 영역 사이에 배치되어, 상기 제1 영역과 상기 제2 영역 사이를 차폐하는 차폐벽인
    인쇄회로기판.
  12. 제11항에 있어서,
    상기 제1 비아는,
    상기 제1 영역의 주위를 폐루프 형상을 가지고 둘러싸며 배치되는
    인쇄회로기판.
  13. 제1항에 있어서,
    상기 제1 회로 패턴층은,
    상기 제1 비아와 연결되는 패드부; 및
    상기 패드부로부터 연장되는 패턴부를 포함하고,
    상기 패드부의 평면 면적은,
    상기 제1 비아의 평면 면적과 동일한
    인쇄회로기판.
  14. 제1 항에 있어서,
    상기 제1 비아는,
    상면 및 상기 상면과 마주보는 하면을 포함하고,
    상기 상면 및 상기 하면의 면적은 서로 다른
    인쇄회로기판.
  15. 절연층을 준비하는 단계;
    상기 절연층 내에 상기 절연층을 관통하는 비아 홀을 형성하는 단계;
    상기 비아 홀 내에 금속 물질을 충진하여 제1 비아를 형성하는 단계; 및
    상기 절연층의 상면에 상기 제1 비아의 상면과 연결되는 제1 회로 패턴층을 형성하고, 상기 절연층의 하면에 상기 제1 비아의 하면과 연결되는 제2 회로 패턴층을 형성하는 단계를 포함하고,
    상기 비아 홀은,
    제1 방향으로의 크기에 대응하는 폭이 제2 방향으로의 크기에 대응하는 길이보다 작으며,
    상기 비아 홀을 형성하는 단계는,
    레이저를 상기 제2 방향으로 이동시키면서, 광학 에너지의 끊김 없이 연속적으로 이어진 선형 형상의 비아 홀을 형성하는 단계를 포함하며,
    상기 제1 비아의 상면은,
    제1 에지면; 및
    상기 제1 에지면과 마주보는 제2 에지면을 포함하고,
    상기 제1 비아의 상면의 전체 영역 내에서, 상기 제1 에지면과 상기 제2 에지면 사이의 거리는 동일한
    인쇄회로기판의 제조 방법.
KR1020190006978A 2019-01-18 2019-01-18 인쇄회로기판 및 이의 제조 방법 KR20200089989A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190006978A KR20200089989A (ko) 2019-01-18 2019-01-18 인쇄회로기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190006978A KR20200089989A (ko) 2019-01-18 2019-01-18 인쇄회로기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200089989A true KR20200089989A (ko) 2020-07-28

Family

ID=71831450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006978A KR20200089989A (ko) 2019-01-18 2019-01-18 인쇄회로기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20200089989A (ko)

Similar Documents

Publication Publication Date Title
EP2911484B1 (en) Printed circuit board and method of fabricating the same
CN111740212A (zh) 片式天线
KR102698875B1 (ko) 인쇄회로기판
KR20190115911A (ko) 인쇄회로기판 및 인쇄회로기판 스트립
CN110911826B (zh) 片式天线模块
CN111106440A (zh) 片式天线模块
US20230217592A1 (en) Circuit board
US12089329B2 (en) Printed circuit board comprising via portions
KR20200089989A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR102612304B1 (ko) 인쇄회로기판 및 이를 포함하는 안테나 모듈
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220001183A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20220085274A (ko) 회로기판 및 이의 제조 방법
KR102667824B1 (ko) 회로기판 및 이를 포함하는 안테나 모듈
EP4436322A1 (en) Circuit board and semiconductor package comprising same
KR20230082274A (ko) 회로 기판, 반도체 패키지 및 이를 포함하는 안테나 장치
EP4152900A1 (en) Circuit board
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
US20230290716A1 (en) Circuit board
EP4387402A1 (en) Circuit board
US20230066269A1 (en) Circuit board
KR102500007B1 (ko) 칩 안테나 모듈
KR20210065347A (ko) 인쇄회로기판 및 이의 제조 방법
EP3927123A1 (en) Circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal