KR20230022794A - 연성 회로 기판의 배선 구조 - Google Patents

연성 회로 기판의 배선 구조 Download PDF

Info

Publication number
KR20230022794A
KR20230022794A KR1020220071433A KR20220071433A KR20230022794A KR 20230022794 A KR20230022794 A KR 20230022794A KR 1020220071433 A KR1020220071433 A KR 1020220071433A KR 20220071433 A KR20220071433 A KR 20220071433A KR 20230022794 A KR20230022794 A KR 20230022794A
Authority
KR
South Korea
Prior art keywords
chip
circuits
stress resistance
bumps
side edge
Prior art date
Application number
KR1020220071433A
Other languages
English (en)
Inventor
위-전 마
페이-원 왕
신-하오 황
궈-시엔 쉬
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20230022794A publication Critical patent/KR20230022794A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

연성 회로 기판의 배선 구조는 연성 기판, 회로층, 플립칩 소자 및 응력 저항 회로층을 포함하고, 상기 연성 기판의 상부 표면은 칩 설치 영역 및 회로 설치 영역이 구비되고, 상기 회로층의 복수의 접합 회로는 상기 칩 설치 영역에 설치되고, 상기 회로층의 복수의 전송 회로는 상기 회로 설치 영역에 설치되고, 상기 플립칩 소자는 상기 칩 설치 영역에 설치되고, 상기 플립칩 소자의 칩은 긴 변 가장자리 및 복수의 접속 패드를 구비하고, 상기 플립칩 소자의 범프는 상기 칩의 각 상기 접속 패드 및 각 상기 접합 회로에 연결되고, 상기 응력 저항 회로층의 복수의 응력 저항 회로는 상기 칩 설치 영역에 설치되고, 각 상기 응력 저항 회로와 상기 칩의 상기 긴 변 가장자리는 평행하고, 상기 플립칩 소자의 상기 복수의 범프는 상기 복수의 응력 저항 회로와 상기 긴 변 가장자리 사이에 위치한다.

Description

연성 회로 기판의 배선 구조{Layout structure of flexible circuit board}
본 발명은 연성 회로 기판에 관한 것으로, 특히 연성 회로 기판의 배선 구조에 관한 것이다.
연성 회로 기판은 부피가 작고, 가요성 및 두께가 얇은 특성을 가지므로, 휴대폰, 노트북, 스마트 워치 등 모바일 기기에 광범위하게 응용되고 있고, 현재 모바일 기기는 모두 얇고 가벼운 것을 목표로 발전함에 따라 연성 회로 기판의 두께 및 전체 크기는 점점 더 얇고 작게 요구되고 있지만, 이는 연성 회로의 제조 공정이 더 어려워질 것임을 의미하기도 한다. 일반적으로 연성 회로 기판은 플립칩 공정으로 연성 기판에 칩을 설치하고, 플립칩 공정은 가열 및 가압을 이용하여 칩의 범프와 회로층을 공융(eutectic) 연결시키는데, 이로 인해 플립칩 공정에서 칩의 범프가 연성 기판의 접촉 영역에서 응력을 생성하게 되어, 회로층을 당기면서 회로가 파열된다.
본 발명의 주요 목적은 응력 저항 회로층에 의해 연성 기판과 범프가 연결되는 영역을 강화하여, 상기 영역의 접합 회로가 플립칩 공정에서 발생하는 응력으로 인해 파열되지 않도록 하는 것이다.
본 발명의 연성 회로 기판의 배선 구조는 연성 기판, 회로층, 플립칩 소자 및 응력 저항 회로층을 포함하고, 상기 연성 기판은 상부 표면이 구비되고, 상기 상부 표면은 칩 설치 영역 및 회로 설치 영역이 구비되고, 상기 회로층은 복수의 접합 회로 및 복수의 전송 회로를 구비하고, 상기 복수의 접합 회로는 상기 칩 설치 영역에 설치되고, 상기 복수의 전송 회로는 상기 회로 설치 영역에 설치되고, 각 상기 전송 회로는 각 상기 접합 회로에 연결되고, 상기 플립칩 소자는 상기 칩 설치 영역에 설치되고, 상기 플립칩 소자는 칩 및 복수의 범프를 구비하고, 상기 칩은 긴 변 가장자리 및 복수의 접속 패드를 구비하고, 각 상기 범프는 상기 칩의 각 상기 접속 패드 및 각 상기 접합 회로에 연결되고, 상기 응력 저항 회로층은 복수의 응력 저항 회로를 구비하고, 상기 복수의 응력 저항 회로는 상기 칩 설치 영역에 설치되고, 상기 복수의 응력 저항 회로는 상기 칩의 상기 긴 변 가장자리와 평행하고, 상기 복수의 범프는 상기 복수의 응력 저항 회로와 상기 칩의 상기 긴 변 가장자리 사이에 위치한다.
본 발명은 상기 긴 변 가장자리에 평행하는 상기 복수의 응력 저항 회로를 통해 플립칩 공정에서 상기 복수의 범프의 상기 연성 기판에 대한 응력을 감소시켜, 상기 회로층의 상기 복수의 접합 회로의 파열을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 배선 구조의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 상기 연성 회로 기판의 배선 구조의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 상기 연성 회로 기판의 배선 구조의 부분 확대도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판의 배선 구조(100)의 평면도 및 단면도이고, 상기 연성 회로 기판의 배선 구조(100)는 연성 기판(110), 회로층(120) 및 플립칩 소자(130)를 포함하고, 상기 연성 기판(110)은 폴리이미드(polyimide) 또는 전기 절연성, 안정성, 내화학성이 우수한 다른 중합체로 제조되고, 상기 회로층(120)은 상기 연성 기판(110)에 도금 또는 압착된 구리층을 패턴화 에칭하여 형성되고, 상기 플립칩 소자(130)는 상기 연성 기판(110)에 설치되고, 상기 플립칩 소자(130)는 상기 회로층(120)에 전기적으로 연결되어 상기 회로층(120)을 통해 전기적 신호를 전달할 수 있다.
도 1 및 도 2를 참조하면, 상기 연성 기판(110)은 상부 표면(111)이 구비되고, 상기 상부 표면(111)은 칩 설치 영역(111a) 및 회로 설치 영역(111b)이 구비되고, 상기 회로층(120)은 복수의 접합 회로(121) 및 복수의 전송 회로(122)를 구비하고, 상기 복수의 접합 회로(121)는 상기 칩 설치 영역(111a)에 설치되고, 상기 복수의 전송 회로(122)는 상기 회로 설치 영역(111b)에 설치되고, 각 상기 전송 회로(122)는 각 상기 접합 회로(121)에 연결된다. 바람직하게는, 상기 복수의 접합 회로(121) 및 상기 복수의 전송 회로(122)의 표면은 주석층으로 도금되어, 상기 복수의 접합 회로(121) 및 상기 복수의 전송 회로(122)가 각각 상기 플립칩 소자(130) 및 기타 전자 장치에 용이하게 연결되도록 하고, 상기 회로층(120)은 상기 플립칩 소자(130) 또는 기타 전자 장치와 연결되는 영역 외에는 솔더 레지스트층(미도시)으로 코팅되어, 상기 회로층(120)의 다른 부분이 공정의 고온 영향을 받지 않도록 한다.
상기 플립칩 소자(130)는 상기 상부 표면(111)의 상기 칩 설치 영역(111a)에 설치되고, 상기 플립칩 소자(130)는 칩(131) 및 복수의 범프(132)를 구비하고, 상기 칩(131)은 긴 변 가장자리(L) 및 복수의 접속 패드(131a)를 구비하고, 각 상기 범프(132)는 상기 칩(131)의 각 상기 접속 패드(131a) 및 상기 회로층(120)의 각 상기 접합 회로(121)에 연결된다. 상기 복수의 범프(132)는 범프 제조 공정을 통해 상기 칩(131)에 미리 형성되고, 상기 복수의 범프(132)는 금, 구리, 니켈 등 금속 또는 이들의 합금으로 구성될 수 있다.
도 3을 참조하면, 상기 연성 회로 기판의 배선 구조(100)의 부분 확대도이고, 본 실시예에서, 상기 플립칩 소자(130)는 복수의 제1 범프(B1) 및 복수의 제2 범프(B2)를 구비하고, 상기 칩(131)은 제1 긴 변 가장자리(L1), 제2 긴 변 가장자리(L2) 및 2개의 짧은 변 가장자리(S1, S2)를 구비하고, 상기 제1 긴 변 가장자리(L1), 상기 제2 긴 변 가장자리(L2) 및 상기 2개의 짧은 변 가장자리(S1, S2)는 직사각형 영역을 구성하고, 상기 직사각형 영역은 상기 칩 설치 영역(111a)에 대응하고, 상기 직사각형 영역 이외의 영역은 상기 회로 설치 영역(111b)에 대응한다. 상기 복수의 제1 범프(B1)는 상기 제1 긴 변 가장자리(L1)에 인접하고, 상기 복수의 제2 범프(B2)는 상기 제2 긴 변 가장자리(L2)에 인접하고, 상기 복수의 접합 회로(121)의 일부는 상기 복수의 제1 범프(B1)와 전기적으로 연결되고, 상기 복수의 접합 회로(121)의 일부는 상기 복수의 제2 범프(B2)와 전기적으로 연결된다.
바람직하게는, 상기 연성 회로 기판의 배선 구조(100)는 응력 저항 회로층(140)이 더 구비되고, 상기 응력 저항 회로층(140)은 복수의 제1 응력 저항 회로(141) 및 복수의 제2 응력 저항 회로(142)를 구비하고, 상기 복수의 제1 응력 저항 회로(141) 및 상기 복수의 제2 응력 저항 회로(142)는 상기 칩 설치 영역(111a)에 설치된다. 상기 복수의 제1 응력 저항 회로(141)는 상기 제1 긴 변 가장자리(L1)에 인접하고 상기 제1 긴 변 가장자리(L1)에 평행하는 직선을 따라 배열되어, 상기 복수의 제1 응력 저항 회로(141)도 상기 제1 긴 변 가장자리(L1)에 평행하도록 한다. 상기 플립칩 소자(130)의 상기 복수의 제1 범프(B1)는 상기 복수의 제1 응력 저항 회로(141)와 상기 제1 긴 변 가장자리(L1) 사이에 설치되어, 상기 복수의 제1 응력 저항 회로(141)가 플립칩 공정에서 상기 복수의 제1 범프(B1)의 상기 연성 기판(110)에 대한 응력을 감소시킬 수 있도록 하여, 상기 복수의 제1 범프(B1)에 연결된 상기 복수의 접합 회로(121)의 파열을 방지할 수 있다. 상기 복수의 제2 응력 저항 회로(142)는 상기 제2 긴 변 가장자리(L2)에 인접하고 상기 제2 긴 변 가장자리(L2)에 평행하는 직선을 따라 배열되어, 상기 복수의 제2 응력 저항 회로(142)도 상기 제2 긴 변 가장자리(L2)에 평행하도록 한다. 상기 플립칩 소자(130)의 상기 복수의 제2 범프(B2)는 상기 복수의 제2 응력 저항 회로(142)와 상기 제2 긴 변 가장자리(L2) 사이에 위치하여, 상기 복수의 제2 응력 저항 회로(142)가 플립칩 공정에서 상기 복수의 제2 범프(B2)의 상기 연성 기판(110)에 대한 응력을 감소시킬 수 있도록 하여, 상기 복수의 제2 범프(B2)에 연결된 상기 복수의 접합 회로(121)의 파열을 방지할 수 있다.
본 실시예에서, 상기 복수의 제1 응력 저항 회로(141)와 상기 복수의 제2 응력 저항 회로(142) 사이에는 범프 또는 회로가 없어, 플립칩 공정에서 발생하는 응력은 상기 복수의 접합 회로(121)에 대해 더 큰 영향을 미칠 수 있으므로, 상기 복수의 제1 응력 저항 회로(141) 및 상기 복수의 제2 응력 저항 회로(142)를 상기 복수의 제1 범프(B1) 및 상기 복수의 제2 범프(B2)에 인접한 영역에 각각 설치함으로써, 응력의 영향을 크게 줄일 수 있다.
바람직하게는, 상기 응력 저항 회로층(140)이 상기 칩(131)의 언더필(Underfill)의 흐름에 영향을 미치지 않도록 하기 위해, 인접한 상기 복수의 제1 응력 저항 회로(141)와 인접한 상기 복수의 제2 응력 저항 회로(142) 사이에 접착제 오버플로 공간(S)이 구비되고, 상기 접착제 오버플로 공간(S)의 폭(W)은 언더필이 상기 접착제 오버플로 공간(S)을 거쳐 상기 칩(131)과 상기 연성 기판(110) 사이로 흐를 수 있도록 50㎛보다 크다.
도 2 및 도 3을 참조하면, 본 실시예에서, 각 상기 짧은 변 가장자리(S1, S2)의 길이(Ls)는 1.5mm보다 크고, 상기 플립칩 소자(130)의 각 상기 제1 범프(B1) 및 상기 제2 범프(B2)의 높이는 15㎛보다 작다. 이로 인해 상기 칩(131)은 플립칩 공정에서 가압으로 함몰되면서 상기 응력 저항 회로층(140)에 접촉하여 압흔이 발생할 수 있으므로, 바람직하게는, 상기 칩(131)이 상기 응력 저항 회로층(140)에 접촉하지 않게 상기 복수의 제1 범프(B1) 및 상기 복수의 제2 범프(B2)에 의해 지지하도록, 각 상기 제1 응력 저항 회로(141)와 각 상기 제1 범프(B1) 사이의 제1 간격(D1)은 50㎛보다 작고, 각 상기 제2 응력 저항 회로(142)와 각 상기 제2 범프(B2) 사이의 제2 간격(D2)은 50㎛보다 작다.
본 발명은 상기 긴 변 가장자리(L)에 평행하는 상기 복수의 응력 저항 회로에 의해 플립칩 공정에서 상기 플립칩 소자(130)의 상기 복수의 범프(132)의 상기 연성 기판(110)에 대한 응력을 감소시켜, 상기 회로층(120)의 상기 복수의 접합 회로(121)의 파열을 방지할 수 있다.
본 발명의 보호 범위는 특허청구범위를 기준으로 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 취지와 범위를 벗어나지 않으면서 행한 모든 변경 또는 수정은 모두 본 발명의 보호 범위에 속한다.

Claims (9)

  1. 연성 회로 기판의 배선 구조에 있어서,
    상부 표면이 구비되고, 상기 상부 표면에 칩 설치 영역 및 회로 설치 영역이 구비되는 연성 기판;
    복수의 접합 회로 및 복수의 전송 회로를 구비하고, 상기 복수의 접합 회로는 상기 칩 설치 영역에 설치되고, 상기 복수의 전송 회로는 상기 회로 설치 영역에 설치되고, 각 상기 전송 회로는 각 상기 접합 회로에 연결되는 회로층;
    상기 칩 설치 영역에 설치되고, 칩 및 복수의 범프를 구비하고, 상기 칩은 긴 변 가장자리 및 복수의 접속 패드를 구비하고, 각 상기 범프는 상기 칩의 각 상기 접속 패드 및 각 상기 접합 회로에 연결되는 플립칩 소자; 및
    복수의 응력 저항 회로를 구비하고, 상기 복수의 응력 저항 회로는 상기 칩 설치 영역에 설치되고, 상기 복수의 응력 저항 회로는 상기 칩의 상기 긴 변 가장자리와 평행하고, 상기 복수의 범프는 상기 복수의 응력 저항 회로와 상기 칩의 상기 긴 변 가장자리 사이에 위치하는 응력 저항 회로층;
    을 포함하는 연성 회로 기판의 배선 구조.
  2. 제1항에 있어서,
    각 상기 응력 저항 회로와 각 상기 범프 사이에 제1 간격을 가지며, 상기 제1 간격은 50㎛보다 작은, 연성 회로 기판의 배선 구조.
  3. 제1항에 있어서,
    상기 복수의 응력 저항 회로는 직선을 따라 배열되고, 상기 직선은 상기 칩의 긴 변 가장자리와 평행하는, 연성 회로 기판의 배선 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    인접한 상기 복수의 응력 저항 회로 사이에 접착제 오버플로 공간이 구비되고, 상기 접착제 오버플로 공간의 폭은 50㎛보다 큰, 연성 회로 기판의 배선 구조.
  5. 제1항에 있어서,
    상기 칩은 짧은 변 가장자리를 구비하고, 상기 짧은 변 가장자리의 길이는 1.5mm보다 큰, 연성 회로 기판의 배선 구조.
  6. 제1항에 있어서,
    상기 플립칩 소자의 각 상기 범프의 높이는 15㎛보다 작은, 연성 회로 기판의 배선 구조.
  7. 제1항에 있어서,
    상기 플립칩 소자는 복수의 제1 범프 및 복수의 제2 범프를 구비하고, 상기 칩은 제1 긴 변 가장자리 및 제2 긴 변 가장자리를 구비하고, 상기 복수의 제1 범프는 상기 제1 긴 변 가장자리에 인접하고, 상기 복수의 제2 범프는 상기 제2 긴 변 가장자리에 인접하는, 연성 회로 기판의 배선 구조.
  8. 제7항에 있어서,
    상기 응력 저항 회로층은 복수의 제1 응력 저항 회로 및 복수의 제2 응력 저항 회로를 구비하고, 각 상기 제1 응력 저항 회로와 각 상기 제1 범프 사이의 제1 간격은 50㎛보다 작고, 각 상기 제2 응력 저항 회로와 각 상기 제2 범프 사이의 제2 간격은 50㎛보다 작고, 상기 복수의 제1 응력 저항 회로와 상기 복수의 제2 응력 저항 회로 사이에 범프 또는 회로가 구비되지 않는, 연성 회로 기판의 배선 구조.
  9. 제8항에 있어서,
    상기 칩은 2개의 짧은 변 가장자리를 구비하고, 각 상기 짧은 변 가장자리의 길이는 1.5mm보다 크고, 상기 플립칩 소자의 각 상기 제1 범프 및 각 상기 제2 범프의 높이는 15㎛보다 작은, 연성 회로 기판의 배선 구조.
KR1020220071433A 2021-08-09 2022-06-13 연성 회로 기판의 배선 구조 KR20230022794A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110129353 2021-08-09
TW110129353A TWI784661B (zh) 2021-08-09 2021-08-09 軟性電路板之佈線結構

Publications (1)

Publication Number Publication Date
KR20230022794A true KR20230022794A (ko) 2023-02-16

Family

ID=85152070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220071433A KR20230022794A (ko) 2021-08-09 2022-06-13 연성 회로 기판의 배선 구조

Country Status (5)

Country Link
US (1) US20230044345A1 (ko)
JP (1) JP2023024935A (ko)
KR (1) KR20230022794A (ko)
CN (1) CN115707176A (ko)
TW (1) TWI784661B (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444521B (en) * 1998-08-19 2001-07-01 Kulicke & Amp Soffa Holdings I Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
US8014154B2 (en) * 2006-09-27 2011-09-06 Samsung Electronics Co., Ltd. Circuit substrate for preventing warpage and package using the same
DE102013225109A1 (de) * 2013-12-06 2015-06-11 Robert Bosch Gmbh Verfahren zum Befestigen eines Mikrochips auf einem Substrat
WO2017189367A1 (en) * 2016-04-29 2017-11-02 Uniqarta, Inc. Connecting electronic components to substrates

Also Published As

Publication number Publication date
JP2023024935A (ja) 2023-02-21
TW202308484A (zh) 2023-02-16
TWI784661B (zh) 2022-11-21
US20230044345A1 (en) 2023-02-09
CN115707176A (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
KR20050018623A (ko) 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들
US20090020318A1 (en) Circuit board, and semiconductor device
KR102051533B1 (ko) 연성회로기판의 레이아웃 구조
WO2001008222A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6403895B1 (en) Wiring substance and semiconductor
US7911048B2 (en) Wiring substrate
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
KR20230022794A (ko) 연성 회로 기판의 배선 구조
US20070063325A1 (en) Chip package structure and bumping process
KR20220015913A (ko) 연성 회로 기판의 배선 구조
CN100413386C (zh) 向印刷布线基板安装晶片的方法
CN116130448A (zh) 电子封装件及其封装基板
CN112825600A (zh) 双面铜的软性电路板及其布线结构
JP2017157642A (ja) 実装構造及びモジュール
JP7398519B2 (ja) 両面フレキシブル回路基板
KR20230043649A (ko) 반도체 패키지 구조 및 그 연성 회로 기판
CN111106097B (zh) 膜上芯片封装件
CN111816636B (zh) 封装载板以及封装结构
KR20230022776A (ko) 방열판이 구비된 연성 회로 기판 및 이의 방열판
CN117677036A (zh) 电子装置
CN116153867A (zh) 芯片封装结构及其制作方法
KR20080032442A (ko) 다중 테이프 기판을 구비하는 반도체 패키지 및 그제조방법
KR20060134698A (ko) 테이프 캐리어 패키지용 탭 테이프 및 그 제조방법
JP2008024941A (ja) 半導体装置
JP2005020031A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal