KR20230013780A - 자기 저항 메모리 장치의 제조 방법 - Google Patents

자기 저항 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR20230013780A
KR20230013780A KR1020210094661A KR20210094661A KR20230013780A KR 20230013780 A KR20230013780 A KR 20230013780A KR 1020210094661 A KR1020210094661 A KR 1020210094661A KR 20210094661 A KR20210094661 A KR 20210094661A KR 20230013780 A KR20230013780 A KR 20230013780A
Authority
KR
South Korea
Prior art keywords
forming
contact plug
lower electrode
film
blocking
Prior art date
Application number
KR1020210094661A
Other languages
English (en)
Inventor
김민관
정대은
남경태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210094661A priority Critical patent/KR20230013780A/ko
Priority to US17/696,968 priority patent/US20230023774A1/en
Priority to CN202210649427.9A priority patent/CN115643785A/zh
Publication of KR20230013780A publication Critical patent/KR20230013780A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H01L43/12—
    • H01L27/222—
    • H01L43/02—
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Abstract

자기 저항 메모리 장치의 제조 방법은 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막을 관통하는 콘택 플러그를 형성하고, 상기 콘택 플러그의 상면을 커버하며 비결정질 물질을 포함하는 제1 블로킹 막을 형성하고, 상기 제1 블로킹 막 상에 하부 전극막을 형성하고, 그리고 상기 하부 전극막 상에 자기터널접합(MTJ) 구조물 막을 형성하는 것을 포함할 수 있다.

Description

자기 저항 메모리 장치의 제조 방법{METHODS OF MANUFACTURING A MAGNETORESISTIVE RANDOM ACCESS DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게 본 발명은 자기 저항 메모리(Magnetoresistive Random Access Memory: MRAM) 장치의 제조 방법에 관한 것이다.
최근 자기 저항 메모리 장치의 고집적화로 인해 자기터널접합(Magnetic Tunnel Junction; MTJ) 구조물의 크기가 축소되고 있으며, 이에 따라 상기 MTJ 구조물은 상기 자기 저항 메모리 장치의 제조 공정에서 쉽게 손상될 수 있다.
본 발명의 과제는 개선된 특성을 갖는 자기 저항 메모리 장치의 제조 방법을 제공하는 것이다.
상기한 과제를 달성하기 위한 예시적인 실시예들에 따른 자기 저항 메모리 장치의 제조 방법은, 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막을 관통하는 콘택 플러그를 형성하고, 상기 콘택 플러그의 상면을 커버하며 비결정질 물질을 포함하는 제1 블로킹 막을 형성하고, 상기 제1 블로킹 막 상에 하부 전극막을 형성하고, 그리고 상기 하부 전극막 상에 자기터널접합(MTJ) 구조물 막을 형성하는 것을 포함할 수 있다.
상기한 과제를 달성하기 위한 본 발명의 다른 실시예들에 따른 자기 저항 메모리 장치의 제조 방법은, 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막을 관통하는 콘택 플러그를 형성하고, 상기 콘택 플러그 상에 하부 전극막을 형성하고, 상기 하부 전극막 상에 서로 다른 비결정질 물질을 각각 포함하는 제1 및 제2 블로킹 막들을 순차적으로 형성하고, 그리고 상기 제2 블로킹 막 상에 자기터널접합 구조물 막을 형성하는 것을 포함할 수 있다.
상기한 과제를 달성하기 위한 본 발명의 또 다른 실시예들에 따른 자기 저항 메모리 장치의 제조 방법은, 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막을 관통하는 콘택 플러그를 형성하고, 상기 콘택 플러그 형성 시 상기 콘택 플러그 내에 할로겐 원소를 포함하는 가스가 형성되고, 상기 콘택 플러그 내에 형성된 상기 가스를 제거하는 디개싱 공정을 수행하고, 상기 콘택 플러그의 상면을 커버하며 비결정질 물질을 포함하는 제1 블로킹 막을 형성하고, 상기 제1 블로킹 막 상에 하부 전극막을 형성하고, 상기 하부 전극막의 상면에 대해 과산화수소를 포함하는 용액을 사용하는 CMP 공정을 수행하고, 그리고 상기 제2 블로킹 막 상에 자기터널접합 구조물 막을 형성하는 것을 포함할 수 있다.
예시적인 실시예들에 따른 자기 저항 메모리 장치의 제조 방법에서, MTJ 구조물의 자성 특성이 열화되는 것을 방지할 수 있으며, 이에 따라 상기 자기 저항 메모리 장치의 쓰기 특성이 개선될 수 있다.
도 1 내지 도 5는 예시적인 실시예들에 따른 자기 저항 메모리 장치의 제조 방법의 단계들을 설명하기 위한 단면도들이다.
도 6 및 도 7은 예시적인 실시예들에 따른 자기 저항 메모리 장치의 제조 방법의 단계들을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1 내지 도 5는 예시적인 실시예들에 따른 자기 저항 메모리 장치의 제조 방법의 단계들을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 제1 층간 절연막(110)을 형성한 후, 제1 층간 절연막(110)을 관통하는 콘택 플러그(120)를 형성할 수 있다.
기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 등과 같은 반도체 물질, 또는 GaP, GaAs, GaSb 등과 같은 Ⅲ-Ⅴ족 화합물을 포함할 수 있다. 일부 실시예들에 따르면, 기판(100)은 실리콘-온-인슐레이터(Silicon-On-Insulator: SOI) 기판 또는 게르마늄-온-인슐레이터(Germanium-On-Insulator: GOI) 기판일 수 있다.
도시되지는 않았으나, 기판(100) 상에는 각종 소자들, 예를 들어, 워드 라인(word line), 트랜지스터, 다이오드, 소스/드레인 층, 소스 라인(source line), 배선 등이 형성될 수 있으며, 콘택 플러그(120)는 이들 중 일부에 접촉하여 이에 전기적으로 연결될 수 있다.
제1 층간 절연막(110)은 기판(100) 상에 형성되어 상기 각종 소자들을 커버할 수 있다. 제1 층간 절연막(110)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함하도록 형성될 수 있다.
예시적인 실시예들에 있어서, 콘택 플러그(120)는 제1 층간 절연막(110)을 관통하여 기판(100)의 상면을 노출시키는 개구를 형성하고, 상기 개구를 채우는 도전막을 기판(100) 상면 및 제1 층간 절연막(110)의 상면에 형성한 후, 제1 층간 절연막(110) 상면이 노출될 때까지 상기 도전막 상부를 평탄화함으로써 형성될 수 있다.
예시적인 실시예들에 있어서, 콘택 플러그(120)는 금속을 포함하는 가스 및 할로겐 원소를 포함하는 가스를 사용하여 형성되거나, 혹은 금속 질화물을 포함하는 가스 및 할로겐 원소를 포함하는 가스를 사용하여 형성될 수 있다. 이때, 상기 할로겐 원소를 포함하는 가스의 일부는 금속을 포함하는 가스 또는 금속 질화물을 포함하는 가스와 반응하지 않고 잔존할 수 있으며, 이에 따라 콘택 플러그(120) 내에는 할로겐 원소를 포함하는 가스가 형성될 수 있다. 이후에서는, 콘택 플러그(120) 내에 형성된 상기 할로겐 원소를 포함하는 가스를 할로겐 가스(130)로 지칭하기로 한다.
상기 도전막은 예를 들어, 텅스텐(W), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈륨(Ta) 등과 같은 금속, 또는 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 금속 질화물을 포함할 수 있다.
도 2를 참조하면, 할로겐 가스(130)를 제거하는 디개싱(degassing) 공정을 수행한 후, 콘택 플러그(120)의 상면을 커버하는 제1 블로킹 막(140)을 형성할 수 있다.
다만, 할로겐 가스(130)는 상기 디개싱 공정을 통해 완전히 제거되지는 않을 수 있으며, 이에 따라 할로겐 가스(130)의 일부가 콘택 플러그(120) 내에 잔존할 수 있다.
예시적인 실시예들에 있어서, 상기 디개싱 공정은 325℃ 이상 400℃ 이하의 온도에서 수행될 수 있다. 상기 디개싱 공정이 325℃ 미만의 온도에서 수행될 경우, 할로겐 가스(130)가 충분히 제거되지 않을 수 있다. 반면, 상기 디개싱 공정이 400℃ 초과의 온도에서 수행될 경우, 상기 각종 소자가 열화될 수 있다. 한편, 상기 디개싱 공정은 70초 이상 동안 수행될 수 있다.
예시적인 실시예들에 있어서, 제1 블로킹 막(140)은 예를 들어, 스퍼터링(sputtering) 공정, 물리 기상 증착(Physical Vapor deposition: PVD) 공정, 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정, 원자층 증착(Atomic Layer Depositon: ALD) 등을 통해 형성될 수 있다.
예시적인 실시예들에 있어서, 제1 블로킹 막(140)은 50
Figure pat00001
이상 160
Figure pat00002
이하의 두께를 가지도록 형성될 수 있다.
제1 블로킹 막(140)은 비결정질 물질, 예를 들어, 탄탈륨, 탄탈륨 붕화물(TaB), 탄탈륨 질화물(TaN), 탄탈륨 붕질화물(TaBN), 탄탈륨 탄불붕화물(CFBTa), 탄탈륨 코발트철붕화물(CoFeBTa) 또는 하프늄 산화물(HfO2)을 포함할 수 있다.
도 3을 참조하면, 제1 블로킹 막(140) 상에 하부 전극막(150)을 형성한 후, 하부 전극막(150)의 상면에 대해 평탄화 공정을 수행할 수 있다.
예시적인 실시예들에 있어서, 하부 전극막(150)은 스퍼터링 공정, PVD 공정, CVD 공정, ALD 공정 등을 통해 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화 공정은 과산화수소(H2O2)를 포함하는 용액을 사용하는 CMP 공정일 수 있으며, 이때 상기 과산화수소를 포함하는 용액의 일부는 하부 전극막(150) 내로 침투하여 잔존할 수 있다. 이후에서는, 하부 전극막(150) 내에 잔존하는 상기 과산화수소를 포함하는 용액을 과산화수소 용액(160)으로 지칭하기로 한다.
콘택 플러그(120)와 하부 전극막(150) 사이에는 제1 블로킹 막(140)이 형성되어 있으므로, 할로겐 가스(130)가 기판(100)의 상면에 수직한 수직 방향을 따라 상부로 확산하는 것이 차단될 수 있으며, 과산화수소 용액(160)이 상기 수직 방향을 따라 하부로 흘러내리는 것이 차단될 수 있다. 즉, 제1 블로킹 막(140)은 할로겐 가스(130)와 과산화수소 용액(160)이 서로 접촉하는 것을 방지함으로써 이들이 반응하여 수소(H) 및 할로겐 원소를 포함하는 강반응성 가스가 형성되는 것을 방지할 수 있다.
만약, 제1 블로킹 막(140)이 50
Figure pat00003
미만의 두께를 가지도록 형성될 경우, 제1 블로킹 막(140)이 할로겐 가스(130)의 확산과 과산화수소 용액(160)의 흘러내림을 차단할 수 없어 할로겐 가스(130)와 과산화수소 용액(160)이 서로 접촉 및 반응하여 강반응성 가스가 형성될 수 있다.
하부 전극막(150)은 예를 들어, 티타늄 질화물 등과 같은 금속 질화물을 포함할 수 있다.
도 4를 참조하면, 제1 블로킹 막(140) 상에 제2 블로킹 막(170), 자기터널접합(Magnetic Tunnel Junction; MTJ) 구조물 막(210), 및 상부 전극막(220)을 순차적으로 형성할 수 있다.
예시적인 실시예들에 있어서, 각 제2 블로킹 막(170), MTJ 구조물 막(210), 및 상부 전극막(220)은 예를 들어, 스퍼터링 공정, PVD 공정, CVD 공정, ALD 공정 등을 통해 형성될 수 있다.
예시적인 실시예들에 있어서, 제2 블로킹 막(170)은 50
Figure pat00004
이하의 두께를 가지도록 형성될 수 있다.
제2 블로킹 막(170)은 비결정질 물질, 예를 들어, 탄탈륨, 탄탈륨 붕화물, 탄탈륨 질화물, 탄탈륨 붕질화물, 탄탈륨 탄불붕화물, 탄탈륨 코발트철붕화물 또는 하프늄 산화물을 포함할 수 있다.
MTJ 구조물 막(210)은 순차적으로 적층된 고정막(pinning layer)(180), 터널 배리어 막(190) 및 자유막(200)을 포함할 수 있다.
예시적인 실시예들에 있어서, 고정막(180)은 하부 강자성막, 반강자성 커플링 스페이서 막 및 상부 강자성막을 포함하도록 형성될 수 있다.
고정막(180)은 예를 들어, 망간철(FeMn), 망간이리듐(IrMn), 망간백금(PtMn), 산화망간(MnO), 황화망간(MnS), 텔루르망간(MnTe), 불화망간(MnF2), 불화철(FeF2), 염화철(FeCl2), 산화철(FeO), 염화코발트(CoCl2), 산화코발트(CoO), 염화니켈(NiCl2), 산화니켈(NiO), 크롬(Cr) 등을 포함할 수 있고, 상기 상부 및 하부 강자성막들은 예를 들어, 철(Fe), 니켈(Ni) 및 코발트(Co) 중 적어도 하나를 포함하는 강자성체를 포함할 수 있으며, 상기 반강자성 커플링 스페이서 막은 예를 들어, 루테늄(Ru), 이리듐(Ir) 또는 로듐(Rh) 중 적어도 하나를 포함할 수 있다.
터널 배리어 막(190)은 예를 들어, 알루미늄 산화물 또는 마그네슘 산화물을 포함할 수 있고, 상기 자유막(200)은 예를 들어, 철(Fe), 니켈(Ni) 및 코발트(Co) 중 적어도 하나를 포함하는 강자성체를 포함할 수 있다.
상부 전극막(220)은 예를 들어, 티타늄, 탄탈륨 등과 같은 금속, 및/또는 티타늄 질화물, 탄탈륨 질화물 등과 같은 금속 질화물을 포함할 수 있다.
도 5를 참조하면, 상부 전극막(220) 상에 포토레지스트 패턴(도시하지 않음)을 형성하고 이를 식각 마스크로 사용하여 상부 전극막(220)을 식각함으로써 상부 전극(225)을 형성할 수 있다.
이후, 상부 전극(225)을 식각 마스크로 사용하여 하부의 MTJ 구조물 막(210), 제2 블로킹 막(170), 하부 전극막(150), 및 제1 블로킹 막(140)을 순차적으로 식각함으로써, 콘택 플러그(120) 상에 순차적으로 적층된 제1 블로킹 패턴(145), 하부 전극(155), 제2 블로킹 패턴(175), 및 MTJ 구조물(215)을 형성할 수 있다. MTJ 구조물(215)은 순차적으로 적층된 고정막 패턴(185), 터널 배리어 막 패턴(195), 및 자유막 패턴(205)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 식각 공정은 예를 들어, 아르곤(Ar), 크립톤(Kr) 등의 이온을 사용하는 이온 빔 식각(Ion Beam Etching: IBE) 공정과 같은 물리적 식각 공정을 통해 수행될 수 있다.
만약, 제1 블로킹 막(140)이 160
Figure pat00005
초과의 두께를 가지도록 형성될 경우, 상기 식각 공정 수행 시 제1 블로킹 막(140)이 완전히 식각되지 않을 수 있으며, 이에 따라 제1 블로킹 패턴(145)이 제대로 형성되지 않을 수 있다. 또한, 만약 제2 블로킹 막(170)이 50
Figure pat00006
초과의 두께를 가지도록 형성될 경우, 상기 식각 공정 수행 시 제2 블로킹 막(170)의 식각 부산물이 MTJ 구조물(215)에 붙을 수 있으며, 이에 따라 MTJ 구조물(215)의 자성 특성이 열화될 수 있다.
이후, 제1 블로킹 패턴(145), 하부 전극(155), 제2 블로킹 패턴(175), MTJ 구조물(215), 및 상부 전극(225)을 커버하는 제2 층간 절연막(230)을 기판(100) 상에 형성함으로써 상기 자기 저항 메모리 장치의 제조를 완성할 수 있다.
제2 층간 절연막(230)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
전술한 바와 같이, 제1 블로킹 막(140)을 형성하기 이전에, 콘택 플러그(120)에 형성된 할로겐 가스(130)를 제거하는 상기 디개싱 공정을 수행할 수 있으나, 이를 통해 할로겐 가스(130)가 완전히 제거되지는 않을 수 있다. 이에 따라, 할로겐 가스(130)와 과산화수소 용액(160)이 서로 접촉하는 경우, 이들의 반응에 의해 강반응성 가스가 발생할 수 있으며, 상기 강반응성 가스는 상기 수직 방향으로 확산하여 MTJ 구조물(215)과 접촉하여 MTJ 구조물(215)의 자성 특성을 열화시킬 수 있다.
하지만 예시적인 실시예들에 있어서, 콘택 플러그(120)와 하부 전극막(150) 사이에는 비결정질 물질을 포함하는 제1 블로킹 막(140)이 형성될 수 있으며, 이에 따라 할로겐 가스(130)와 과산화수소 용액(160)은 서로 접촉할 수 없다. 따라서 강반응성 가스가 형성되지 않을 수 있으며, 이에 의한 MTJ 구조물(215)의 자성 특성이 열화가 방지될 수 있다. 결국, 제1 블로킹 패턴(145)을 포함하는 상기 자기 저항 메모리 장치의 쓰기 특성이 개선될 수 있다.
전술한 공정들을 통해 완성된 상기 자기 저항 메모리 장치는 기판(100) 상에 순차적으로 적층된 콘택 플러그(120), 제1 블로킹 패턴(145), 하부 전극(155), 제2 블로킹 패턴(175), MTJ 구조물(215), 및 상부 전극(225)을 포함할 수 있다. MTJ 구조물(215)은 순차적으로 적층된 고정막 패턴(185), 터널 배리어 패턴(195), 및 자유막 패턴(205)을 포함할 수 있다. 또한, 상기 자기 저항 메모리 장치는 제1 및 제2 층간 절연막들(110, 230)을 포함할 수 있다.
도 6 및 도 7은 예시적인 실시예들에 따른 자기 저항 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 상기 자기 저항 메모리 장치의 제조 방법은 도 1 내지 도 5를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 포함하므로, 이들에 대한 자세한 설명은 생략한다.
도 6을 참조하면, 콘택 플러그(120) 및 제1 층간 절연막(110) 상에 하부 전극막(150), 및 제1 및 제2 블로킹 막들(140, 170)을 순차적으로 형성할 수 있다.
이때, 할로겐 가스(130)와 과산화수소 용액(160)이 서로 접촉 및 반응하여 상기 강반응성 가스가 형성될 수 있으나, 상기 강반응성 가스의 상기 수직 방향으로의 확산은 제1 및 제2 블로킹 막들(140, 170)에 의해 차단될 수 있다.
예시적인 실시예들에 있어서, 제1 및 제2 블로킹 막들(140, 170)은 서로 다른 비결정질 물질을 각각 포함할 수 있으며, 이에 따라 서로 병합되지 않을 수 있다.
도 7을 참조하면, 자기터널접합(Magnetic Tunnel Junction; MTJ) 구조물 막(210), 및 상부 전극막(220)을 순차적으로 형성한 후, 도 5를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 콘택 플러그(120) 상에 순차적으로 적층된 하부 전극(155), 제1 및 제2 블로킹 패턴들(145, 175), MTJ 구조물(215), 및 상부 전극(225)을 형성할 수 있다.
이후, 하부 전극(155), 제1 및 제2 블로킹 패턴들(145, 175), MTJ 구조물(215), 및 상부 전극(225)을 커버하는 제2 층간 절연막(230)을 기판(100) 상에 형성함으로써 상기 자기 저항 메모리 장치를 완성할 수 있다.
전술한 바와 같이, 할로겐 가스(130)와 과산화수소 용액(160)이 서로 접촉 및 반응하여 형성된 강반응성 가스는 비결정질 물질을 포함하는 제1 및 제2 블로킹 막들(140, 170)에 의해 확산이 차단될 수 있으며, 이에 따라 MTJ 구조물(215)의 자성 특성이 열화되지 않을 수 있다. 따라서 제1 및 제2 블로킹 패턴들(145, 175)을 포함하는 상기 자기 저항 메모리 장치의 쓰기 특성이 개선될 수 있다.
전술한 공정들을 통해 완성된 상기 자기 저항 메모리 장치는 기판(100) 상에 순차적으로 적층된 콘택 플러그(120), 하부 전극(155), 제1 및 제2 블로킹 패턴들(145, 175), MTJ 구조물(215), 및 상부 전극(225)을 포함할 수 있다. MTJ 구조물(215)은 순차적으로 적층된 고정막 패턴(185), 터널 배리어 패턴(195), 및 자유막 패턴(205)을 포함할 수 있다. 또한, 상기 자기 저항 메모리 장치는 제1 및 제2 층간 절연막들(110, 230)을 포함할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판 110, 230: 제1, 제2 층간 절연막
120: 콘택 플러그
140, 170: 제1, 제2 블로킹 막 145, 175: 제1, 제2 블로킹 패턴
150: 하부 전극막 155: 하부 전극
180: 고정막 185: 고정막 패턴
190: 터널 배리어 막 195: 터널 배리어 패턴
200: 자유막 205: 자유막 패턴
210: MTJ 구조물 막 215: MTJ 구조물
220: 상부 전극막 225: 상부 전극

Claims (10)

  1. 기판 상에 층간 절연막을 형성하고;
    상기 층간 절연막을 관통하는 콘택 플러그를 형성하고;
    상기 콘택 플러그의 상면을 커버하며 비결정질 물질을 포함하는 제1 블로킹 막을 형성하고;
    상기 제1 블로킹 막 상에 하부 전극막을 형성하고; 그리고
    상기 하부 전극막 상에 자기터널접합(MTJ) 구조물 막을 형성하는 것을 포함하는 자기 저항 메모리 장치의 제조 방법.
  2. 제1항에 있어서, 상기 콘택 플러그 형성 시 상기 콘택 플러그 내에 할로겐 원소를 포함하는 가스가 형성되고,
    상기 제1 블로킹 막을 형성하기 이전에, 상기 콘택 플러그 내에 형성된 상기 가스를 제거하는 디개싱(degassing) 공정을 수행하는 것을 더 포함하는 자기 저항 메모리 장치의 제조 방법.
  3. 제1항에 있어서, 상기 하부 전극막을 형성한 후, 상기 하부 전극막의 상면에 대해 평탄화 공정을 수행하는 것을 더 포함하는 자기 저항 메모리 장치의 제조 방법.
  4. 제1항에 있어서, 상기 제1 블로킹 막은 탄탈륨(Ta), 탄탈륨 붕화물(TaB), 탄탈륨 질화물(TaN), 탄탈륨 붕질화물(TaBN), 탄탈륨 탄불붕화물(CFBTa), 탄탈륨 코발트철붕화물(CoFeBTa) 또는 하프늄 산화물(HfO2)을 포함하는 자기 저항 메모리 장치의 제조 방법.
  5. 제1항에 있어서, 상기 하부 전극막을 형성한 후, 상기 하부 전극막 상에 비결정질 물질을 포함하는 제2 블로킹 막을 형성하는 것을 더 포함하는 자기 저항 메모리 장치의 제조 방법.
  6. 기판 상에 층간 절연막을 형성하고;
    상기 층간 절연막을 관통하는 콘택 플러그를 형성하고;
    상기 콘택 플러그 상에 하부 전극막을 형성하고;
    상기 하부 전극막 상에 서로 다른 비결정질 물질을 각각 포함하는 제1 및 제2 블로킹 막들을 순차적으로 형성하고; 그리고
    상기 제2 블로킹 막 상에 자기터널접합 구조물 막을 형성하는 것을 포함하는 자기 저항 메모리 장치의 제조 방법.
  7. 제6항에 있어서, 상기 콘택 플러그 형성 시 상기 콘택 플러그 내에 할로겐 원소를 포함하는 가스가 형성되고,
    상기 하부 전극막을 형성하기 이전에, 상기 콘택 플러그 내에 형성된 상기 가스를 제거하는 디개싱 공정을 수행하는 것을 더 포함하는 자기 저항 메모리 장치의 제조 방법.
  8. 제6항에 있어서, 상기 하부 전극막을 형성한 후, 상기 하부 전극막의 상면에 대해 평탄화 공정을 수행하는 것을 더 포함하는 자기 저항 메모리 장치의 제조 방법.
  9. 기판 상에 층간 절연막을 형성하고;
    상기 층간 절연막을 관통하는 콘택 플러그를 형성하고, 상기 콘택 플러그 형성 시 상기 콘택 플러그 내에 할로겐 원소를 포함하는 가스가 형성되고;
    상기 콘택 플러그 내에 형성된 상기 가스를 제거하는 디개싱 공정을 수행하고;
    상기 콘택 플러그의 상면을 커버하며 비결정질 물질을 포함하는 제1 블로킹 막을 형성하고;
    상기 제1 블로킹 막 상에 하부 전극막을 형성하고;
    상기 하부 전극막의 상면에 대해 과산화수소를 포함하는 용액을 사용하는 CMP 공정을 수행하고; 그리고
    상기 제2 블로킹 막 상에 자기터널접합 구조물 막을 형성하는 것을 포함하는 자기 저항 메모리 장치의 제조 방법.
  10. 제9항에 있어서, 상기 하부 전극막 상을 형성한 이후에, 상기 하부 전극막 상에 비결정질 물질을 포함하는 제2 블로킹 막을 형성하는 것을 더 포함하는 자기 저항 메모리 장치의 제조 방법.
KR1020210094661A 2021-07-20 2021-07-20 자기 저항 메모리 장치의 제조 방법 KR20230013780A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210094661A KR20230013780A (ko) 2021-07-20 2021-07-20 자기 저항 메모리 장치의 제조 방법
US17/696,968 US20230023774A1 (en) 2021-07-20 2022-03-17 Methods of manufacturing magnetoresistive random access memory device
CN202210649427.9A CN115643785A (zh) 2021-07-20 2022-06-08 制造磁阻随机存取存储器器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210094661A KR20230013780A (ko) 2021-07-20 2021-07-20 자기 저항 메모리 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230013780A true KR20230013780A (ko) 2023-01-27

Family

ID=84940243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210094661A KR20230013780A (ko) 2021-07-20 2021-07-20 자기 저항 메모리 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20230023774A1 (ko)
KR (1) KR20230013780A (ko)
CN (1) CN115643785A (ko)

Also Published As

Publication number Publication date
CN115643785A (zh) 2023-01-24
US20230023774A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US9947863B2 (en) Structure and method to reduce shorting in STT-MRAM device
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
KR101870873B1 (ko) 반도체 소자의 제조방법
US7449345B2 (en) Capping structure for enhancing dR/R of the MTJ device
US7897412B2 (en) Method of manufacturing magnetic random access memory including middle oxide layer
US9985202B2 (en) Method of fabricating memory device
KR100809597B1 (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
KR20190032957A (ko) 자기 저항 메모리 소자의 제조 방법
CN106549102A (zh) 磁阻式随机存取存储器单元及其制造方法
US11665970B2 (en) Magnetoresistive random access memory (MRAM) device
JP5107128B2 (ja) 半導体装置の製造方法
TW201939777A (zh) 磁性記憶裝置及其製造方法
KR20210004351A (ko) 자기 저항 메모리 장치 및 그 제조 방법
JP2005340260A (ja) 磁性体層の加工方法および磁気記憶装置の製造方法
US7473641B2 (en) Method for manufacturing a semiconductor device, method for manufacturing magnetic memory, and the magnetic memory thereof
KR20230013780A (ko) 자기 저항 메모리 장치의 제조 방법
US20230039834A1 (en) Dual spacer for double magnetic tunnel junction devices
CN117898042A (zh) 高度减小的mram堆叠
US20240016062A1 (en) Method of fabricating magnetic tunneling junction device