KR20230009866A - 양자점 발광 구조 및 그 제조 방법, 어레이 기판, 및 디스플레이 장치 - Google Patents

양자점 발광 구조 및 그 제조 방법, 어레이 기판, 및 디스플레이 장치 Download PDF

Info

Publication number
KR20230009866A
KR20230009866A KR1020227003917A KR20227003917A KR20230009866A KR 20230009866 A KR20230009866 A KR 20230009866A KR 1020227003917 A KR1020227003917 A KR 1020227003917A KR 20227003917 A KR20227003917 A KR 20227003917A KR 20230009866 A KR20230009866 A KR 20230009866A
Authority
KR
South Korea
Prior art keywords
electron transport
transport layer
light emitting
quantum dot
layer
Prior art date
Application number
KR1020227003917A
Other languages
English (en)
Inventor
둥 리
줘 천
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
베이징 보에 테크놀로지 디벨로프먼트 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 베이징 보에 테크놀로지 디벨로프먼트 씨오., 엘티디. filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20230009866A publication Critical patent/KR20230009866A/ko

Links

Images

Classifications

    • H01L51/502—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H01L27/3246—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L51/0005—
    • H01L51/508—
    • H01L51/5096—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H10K50/157—Hole transporting layers between the light-emitting layer and the cathode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/166—Electron transporting layers comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H10K50/181—Electron blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H10K2101/40—Interrelation of parameters between multiple constituent active layers or sublayers, e.g. HOMO values in adjacent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/165—Electron transporting layers comprising dopants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

양자점 발광 구조(100) 및 그 제조 방법, 어레이 기판(200), 및 디스플레이 장치(300). 양자점 발광 구조(100)는 양자점 발광층(110), 전극(140), 및 양자점 발광층(110)과 전극(140) 사이에 위치된 전자 수송층(120)을 포함하고; 양자점 발광 구조(100)는 또한 전자 수송층(120)에 위치된 전자 차단층(130)을 포함한다. 전자 수송층(120)에서의 전자 차단층(130)의 추가는 전극(140)으로부터 전자 수송층(120)으로 주입되는 전자들을 감소시킬 수 있고, 이에 의해 양자점 발광층(10)에서의 전하 캐리어들의 농도를 균형화하고, 그래서, 양자점 발광 구조(100)의 발광 효율을 증가시킨다.

Description

양자점 발광 구조 및 그 제조 방법, 어레이 기판, 및 디스플레이 장치
본 개시내용의 실시예들은 양자점 발광 구조, 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스에 관한 것이다.
디스플레이 기술들의 지속적인 발전으로, 디스플레이 디바이스들의 타입들이 점점 더 많아지고 있다. 발광 다이오드(LED) 디스플레이 디바이스는 자체-조명, 높은 휘도, 낮은 작업 전압, 낮은 전력 소비, 긴 서비스 수명, 내충격성, 및 안정적인 성능과 같은 그 장점들로 인해 산업으로부터 널리 주목받고 있다. LED 디스플레이 디바이스는 백라이트 모듈을 추가로 구비할 필요가 없기 때문에, 더 가벼운 무게를 가지며, 이는 디스플레이 디바이스의 박화(thinning)를 용이하게 하고, 따라서 양호한 시장 전망을 갖는다.
양자점(QD)은 높은 광 컬러 순도, 높은 발광 양자 효율, 조정 가능한 광 컬러, 및 긴 서비스 수명과 같은 장점들을 갖는 신규한 발광 물질이고, 신규한 LED 발광 재료들의 현재의 연구 중점이 되었다. 따라서, 발광층으로서 양자점 재료를 사용하는 양자점 발광 다이오드(quantum dot light emitting diode)(QLED)가 새로운 디스플레이 디바이스들에 대한 현재의 연구의 주요 방향이 되었다.
본 개시내용의 실시예들은, 양자점 발광 구조, 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스를 제공한다. 양자점 발광 구조는 양자점 발광층, 전극, 및 양자점 발광층과 전극 사이에 위치된 전자 수송층을 포함하고; 양자점 발광 구조는 전자 수송층에 위치된 전자 차단층을 더 포함한다. 따라서, 전자 수송층에 전자 차단층을 추가함으로써, 전극으로부터 전자 수송층 내로 주입되는 전자들이 감소될 수 있고, 양자점 발광층의 캐리어 농도는 균형화될 수 있고, 양자점 발광 구조의 발광 효율이 개선될 수 있다.
본 개시내용의 적어도 하나의 실시예는 양자점 발광 구조를 제공하고, 이는 양자점 발광층; 전극; 및 양자점 발광층과 전극 사이에 위치된 전자 수송층을 포함하고, 양자점 발광 구조는 전자 수송층에 위치된 전자 차단층을 더 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 수송층은 2개의 하위 전자 수송층들을 포함하고, 전자 차단층은 2개의 하위 전자 수송층들 사이에 위치된다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 수송층은 N+1개의 하위 전자 수송층들을 포함하고, 전자 차단층은 N개의 하위 전자 차단층을 포함하고, N개의 하위 전자 차단층들은 N+1개의 하위 전자 수송층들 사이에 각각 개재되고, N은 2 이상의 양의 정수이다.
예를 들어, 본 개시내용의 일 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 수송층은 아연 산화물(ZnO) 박막을 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 하위 전자 수송층들 각각은 ZnO 박막이다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 차단층의 전도대 최소값 에너지 준위는 양자점 발광층의 전도대 최소값 에너지 준위보다 크다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 차단층의 재료는 알루미늄 산화물, 탄탈륨 산화물, 및 하프늄 산화물로 구성된 그룹으로부터 선택된 적어도 하나를 포함한다.
예를 들어, 본 개시내용의 일 실시예에 의해 제공되는 양자점 발광 구조에서, 7V의 전압 하에서의 양자점 발광 구조의 휘도는 500 cd/m2보다 크다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 수송층의, 양자점 발광층에 가까운, 표면의 RMS(root-mean-square) 거칠기의 범위는 약 5 내지 10 nm이다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 기판에 수직인 방향에서의 전자 차단층의 두께는 약 1 nm 내지 2 nm이다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 수송층은 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 포함하고, 제2 하위 수송층은 양자점 발광층에 가까운, 제1 하위 전자 수송층의 측면 상에 배열되고, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 전도대 최소값 에너지 준위보다 크고 양자점 발광층의 전도대 최소값 에너지 준위보다 작다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 차단층은 제1 하위 전자 수송층과 제2 하위 전자 수송층 사이에 배열된다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 차단층은 제2 하위 전자 수송층에 배열된다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 제1 하위 전자 수송층은 ZnO 박막이고, 제2 하위 전자 수송층은 도핑된 ZnO 박막이다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 제2 하위 전자 수송층의 도핑 물질은 Mg, Al, Zr, Hf 및 Y로 구성되는 그룹으로부터 선택되는 적어도 하나를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 제2 하위 전자 수송층의 도핑 물질은 Mg이고, 제2 하위 전자 수송층에서의 Mg의 몰백분율은 1% 내지 20%의 범위이다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 제2 하위 전자 수송층의 도핑 농도는, 제1 하위 전자 수송층에 가까운, 제2 하위 전자 수송층의 측면으로부터, 양자점 발광층에 가까운, 제2 하위 전자 수송층의 측면으로 점진적으로 증가된다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 제2 하위 전자 수송층은 복수의 도핑된 하위 전자 수송층들을 포함하고, 복수의 도핑된 하위 전자 수송층의 도핑 농도들은 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 점진적으로 증가된다.
본 개시내용의 적어도 하나의 실시예는 복수의 발광 엘리먼트들을 포함하는 어레이 기판을 추가로 제공하고; 발광 엘리먼트들 중 적어도 하나는 전술한 양자점 발광 구조들 중 임의의 하나를 채택한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 어레이 기판에서, 전자 수송층은 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 포함하고, 제2 하위 전자 수송층은 제1 하위 전자 수송층의, 양자점 발광층에 가까운 측면 상에 배열되고, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 전도대 최소값 에너지 준위보다 크고 양자점 발광층의 전도대 최소값 에너지 준위보다 작고, 제1 하위 전자 수송층은 ZnO 박막이고, 제2 하위 전자 수송층은 도핑된 ZnO 박막이고; 복수의 발광 엘리먼트들은 상이한 컬러들의 발광 엘리먼트들을 포함하고, 상이한 컬러들의 발광 엘리먼트들에서, 제2 하위 수송층들의 도핑 농도들은 상이하다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 어레이 기판에서, 도핑된 ZnO 박막의 도펀트는 Mg이고, 복수의 발광 엘리먼트는 적색 발광 엘리먼트, 녹색 발광 엘리먼트, 및 청색 발광 엘리먼트를 포함하고, 적색 발광 엘리먼트의, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 1% 내지 5%이고, 녹색 발광 엘리먼트의, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 5% 내지 10%이고, 청색 발광 엘리먼트의, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 10% 내지 20%이다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 어레이 기판에서, 어레이 기판은 복수의 발광 엘리먼트들 각각의 전자 수송층 주위에 배열되는 픽셀 한정 층- 픽셀 한정 층은 복수의 발광 엘리먼트들 각각의 전자 수송층의 에지들을 덮고, 복수의 발광 엘리먼트들 각각의 전자 수송층의 중간을 노출시키는 개구를 가짐 -을 더 포함한다.
본 개시내용의 적어도 하나의 실시예는 전술한 어레이 기판 중 어느 하나를 포함하는 디스플레이 디바이스를 더 제공한다.
본 개시내용의 적어도 하나의 실시예는 양자점 발광 구조를 제조하는 방법을 추가로 제공하는데, 이는 제1 전극을 형성하는 단계; 제1 전극 상에 전자 수송층을 형성하는 단계; 및 제1 전극으로부터 먼, 전자 수송층의 측면 상에 양자점 발광층을 형성하는 단계를 포함하고, 방법은 전자 수송층에 전자 차단층을 형성하는 단계를 더 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하는 방법에서, 제1 전극 상에 전자 수송층을 형성하는 단계는 스퍼터링 프로세스에 의해 제1 전극 상에 전자 수송층을 형성하는 단계를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 전자 수송층은 2개의 하위 전자 수송층들을 포함하고, 전자 수송층에 전자 차단층을 형성하는 단계는 2개의 하위 전자 수송층들 사이에 전자 차단층을 형성하는 단계를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 전자 수송층은 N+1개의 하위 전자 수송층들을 포함하고, 전자 수송층에 전자 차단층을 형성하는 단계는 N+1개의 하위 전자 수송층들 사이에 N개의 하위 전자 차단층들을 형성하는 단계- 여기서 N은 2 이상의 양의 정수임 -를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하는 방법에서, 제1 전극 상에 전자 수송층을 형성하는 단계는 스퍼터링 프로세스에 의해 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 형성하는 단계- 제2 하위 전자 수송층은 양자점 발광층에 가까운, 제1 하위 전자 수송층의 측면 상에 배열되고, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 것보다 크고 양자점 발광층의 전도대 최소값 에너지 준위보다 작음-를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하는 방법에서, 전자 수송층에 전자 차단층을 형성하는 단계는 스퍼터링 프로세스에 의해 전자 수송층에 전자 차단층을 형성하는 단계를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 전자 수송층의, 제1 전극으로부터 먼, 측면 상에 양자점 발광층을 형성하는 단계는 전자 수송층의, 전극으로부터 먼, 측면 상에 양자점 발광층을 잉크젯 인쇄 프로세스에 의해 형성하는 단계를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하는 방법에서, 전자 수송층 및 전자 차단층이 제1 전극 상에 형성된 후에, 그리고, 양자점 발광층이 전극으로부터 먼, 전자 수송층의 측면 상에 형성되기 전에, 방법은 제1 전극으로부터 먼, 전자 수송층의 측면 상에 픽셀 한정 층을 형성하는 단계- 픽셀 한정 층은 전자 수송층을 노출시키는 개구를 포함함 -를 더 포함하고, 전극으로부터 먼, 전자 수송층의 측면 상에 양자점 발광층을 형성하는 단계는 잉크젯 인쇄 프로세스에 의해 개구에 양자점 발광층을 형성하는 단계를 포함한다.
예를 들어, 본 개시내용의 일 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 이 방법은 개구에, 그리고 양자점 발광층의, 제1 전극으로부터 먼, 측면 상에, 증착 프로세스에 의해, 정공 수송층, 정공 주입층, 및 제2 전극을 순차적으로 형성하는 단계를 더 포함한다.
예를 들어, 본 개시내용의 일 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 이 방법은 양자점 발광층에 가까운, 전자 수송층의 표면을 플라즈마 에칭 또는 샌드블라스팅 처리 프로세스에 의해 조면화하는 단계를 더 포함하고, 전자 수송층의, 양자점 발광층에 가까운, 처리된 표면의 RMS(root-mean-square) 거칠기의 범위는 5 nm 내지 10 nm이다.
본 개시내용의 적어도 하나의 실시예는 양자점 발광 구조를 제조하는 방법을 추가로 제공하는데, 이는 전극을 형성하는 단계; 스퍼터링 프로세스에 의해 전극 상에 전자 수송층을 형성하는 단계; 및 전자 수송층의, 전극으로부터 먼 측면 상에 양자점 발광층을 형성하는 단계를 포함하고, 전자 수송층은 스퍼터링에 의해 형성된, 도핑된 ZnO 박막을 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 스퍼터링 프로세스에 의해 전극 상에 전자 수송층을 형성하는 단계는 아르곤 흐름이 약 30 sccm 내지 50 sccm이고 스퍼터링 전력이 약 90 W 내지 110 W인 상태로 ZnO 타겟을 이용하여 전극 상에 ZnO 박막을 형성하는 단계를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 스퍼터링 프로세스에 의해 전극 상에 전자 수송층을 형성하는 단계는 스퍼터링 프로세스에 의해 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 형성하는 단계- 제2 하위 전자 수송층은 제1 하위 전자 수송층의, 양자점 발광층에 가까운, 측면 상에 배열되고, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 전도대 최소값 에너지 준위보다 크고 양자점 발광층의 전도대 최소값 에너지 준위보다 작음 -를 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 제1 하위 전자 수송층은 ZnO 박막을 포함하고, 제2 하위 전자 수송층은 도핑된 ZnO 박막을 포함한다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 제2 하위 전자 수송층의 도핑 농도는, 제1 하위 전자 수송층에 가까운, 제2 하위 전자 수송층의 측면으로부터, 양자점 발광층에 가까운, 제2 하위 전자 수송층의 측면으로 점진적으로 증가된다.
예를 들어, 본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하기 위한 방법에서, 스퍼터링 프로세스에 의해 제2 하위 전자 수송층을 형성하는 단계는 양자점 발광층에 가까운, 제1 하위 전자 수송층의 측면 상에 상이한 도핑 농도를 갖는 복수의 도핑된 하위 전자 수송층을 형성하는 단계- 복수의 도핑된 하위 전자 수송층은 제2 하위 전자 수송층을 형성함 -을 포함하고, 복수의 도핑된 하위 전자 수송층의 도핑 농도들은 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 점진적으로 증가된다.
본 개시내용의 실시예들의 기술적 해결책을 보다 명확하게 예시하기 위해, 실시예들의 도면들이 아래에서 간략하게 설명될 것이다. 후술되는 도면들은 본 개시내용의 몇몇 실시예들에만 관련되며 그에 대한 어떠한 제한도 구성하지 않는다는 점이 명백하다.
도 1은 본 개시내용의 일 실시예에 따른 양자점 발광 구조의 개략도이다.
도 2는 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다.
도 3은 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다.
도 4는 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다.
도 5는 본 개시내용에 의해 제공되는 상이한 양자점 발광 구조들의, 전류 밀도와 함께 변하는 휘도의 곡선들의 비교도이다.
도 6은 본 개시내용에 의해 제공되는 상이한 양자점 발광 구조들의, 전압과 함께 변하는 휘도의 곡선들의 비교도이다.
도 7은 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다.
도 8은 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다.
도 9는 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다.
도 10은 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다.
도 11은 본 개시내용에 의해 제공되는 상이한 양자점 발광 구조들의, 전압과 함께 변하는, 전류 효율의 곡선들의 비교도이다.
도 12는 본 개시내용의 일 실시예에 의해 제공된 또 다른 양자점 발광 구조의 개략도이다.
도 13은 본 개시내용의 실시예에 따른 어레이 기판의 개략도이다.
도 14는 본 개시내용의 실시예에 따른 또 다른 어레이 기판의 개략도이다.
도 15는 본 개시내용의 실시예에 따른 디스플레이 디바이스의 개략도이다.
본 개시내용의 실시예들의 목적들, 기술적 세부사항들 및 장점들을 더 명확하게 하기 위해, 실시예들의 기술적 해결책들이 본 개시내용의 실시예들에 관련된 도면들과 관련하여 명확하고 충분히 이해가능한 방식으로 설명될 것이다. 명백히, 설명된 실시예들은 본 개시내용의 실시예들의 전부가 아닌 일부일 뿐이다. 본 명세서에서의 설명된 실시예들에 기초하여, 본 기술 분야의 통상의 기술자들은 임의의 창의적 작업 없이, 본 개시내용의 범위 내에 있어야 하는 다른 실시예(들)를 획득할 수 있다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술 및 과학 용어는 본 개시내용이 속하는 기술 분야의 통상의 기술자가 일반적으로 이해하는 것과 동일한 의미를 갖는다. 본 개시내용에서 사용되는 "제1(first)", "제2(second)" 등의 용어들은, 임의의 순서, 양 또는 중요도를 나타내려는 것이 아니라, 다양한 컴포넌트들을 구별하려는 의도이다. 또한, 용어들 "포함하다(comprise, include)", "포함하는 (comprising, including)" 등은 이들 용어 앞에 언급되는 엘리먼트들 또는 대상들이 이들 용어 뒤에 열거되는 엘리먼트들 또는 대상들 및 그 등가물들을 포함함을 특정하도록 의도되지만, 다른 엘리먼트들 또는 대상들을 배제하지는 않는다.
현재, 액티브-매트릭스 양자점 발광 다이오드(AMQLED)는 넓은 색역, 긴 서비스 수명 등에서의 그 잠재적인 장점들로 인해 점점 더 많은 주목을 받고 있다. AMQLED에 대한 연구의 점차적인 심화로, AMQLED 제품의 양자 효율은 지속적으로 개선되었고, 이는 기본적으로 산업화의 레벨에 도달하였다. 양자점 재료의 자연적 특성들로 인해, 양자점 발광 다이오드(quantum dot light emitting diode)(QLED)는 일반적으로 인쇄 기술들 또는 인쇄 방법들에 의해 제조되며, 이는 재료의 이용률을 효과적으로 개선할 수 있고 큰 면적에서의 준비에 대한 효과적인 방식이 될 수 있다.
QLED가 반전 구조를 채택하고, 잉크젯 인쇄 프로세스에 의해 준비될 때, 발광 엘리먼트의 각각의 기능성 필름 층이 퇴적되기 전에 픽셀 한정 층이 미리 준비될 수 있다. 그러나, 발광 엘리먼트의 각각의 기능성 필름 층은 잉크 클라이밍(ink climbing)의 문제를 갖고, 잉크는가심지어 픽셀 한정 층의 상단 플랫폼 영역으로 올라타고, 이는 각각의 기능성 필름 층의 필름 형태 및 두께 균일성에 크게 영향을 미치며, 이에 의해 디바이스 성능 및 균일성에 크게 영향을 미치고, QLED의 대량 생산에 영향을 미친다. 특히 고해상도 제품들에서, 전술한 문제는 더 중요하다. QLED가 직립 구조를 채택하면, 양자점 발광층의 상단 상의 정공 주입층 및 정공 수송층이 또한 불균일성의 문제를 갖는다. 각각의 기능성 필름 층의 불균일성의 정도는 층별로 축적되고, 이는 양자점 발광층 및 최종적으로 형성된 발광 엘리먼트의 균일성에 추가로 영향을 미칠 것이다.
QLED가 반전 구조를 채택할 때, 전자 수송층(예를 들어, 스퍼터링에 의해 형성된 아연 산화물(ZnO) 필름)이 스퍼터링 프로세스에 의해 형성될 수 있기 때문에, 대량 생산 중에 필름 층들의 두께가 불균일한 문제가 해결될 수 있다. 그러나, ZnO 전자 수송층이 스퍼터링 프로세스에 의해 형성되는 경우, 형성된 박막 ZnO는 높은 이동도를 가지므로, 더 많은 전자가 주입되고, 전도대 최소값 에너지 준위(또는 LUMO(lowest unoccupied molecular orbital) 에너지 준위)는 더 깊고, 양자점 발광층의 전도대 최소값 에너지 준위와 큰 차이를 가져서, 전자 수송층으로부터 양자점 발광층으로 전자들을 주입하는데 어려움을 초래하여, QLED의 발광 효율에 영향을 미친다.
따라서, 본 개시내용의 실시예들은, 양자점 발광 구조, 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스를 제공한다. 양자점 발광 구조는 양자점 발광층, 전극, 및 양자점 발광층과 전극 사이에 위치된 전자 수송층을 포함하고, 전자 수송층에 위치된 전자 차단층을 더 포함한다. 따라서, 전자 수송층에 전자 차단층을 추가함으로써, 전극으로부터 전자 수송층 내로 주입되는 전자들이 감소될 수 있고, 양자점 발광층의 캐리어 농도는 균형화될 수 있고, 양자점 발광 구조의 발광 효율이 개선될 수 있다.
이하, 본 개시내용의 실시예들에 의해 제공되는 양자점 발광 구조, 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스가 첨부된 도면과 연계하여 아래에서 상세히 설명된다.
본 개시내용의 실시예는 양자점 발광 구조를 제공한다. 도 1은 본 개시내용의 일 실시예에 따른 양자점 발광 구조의 개략도이다. 도 1에 도시된 바와 같이, 양자점 발광 구조(100)는 양자점 발광층(110), 제1 전극(140), 및 양자점 발광층(110)과 제1 전극(140) 사이에 위치된 전자 수송층(120)을 포함하고, 전자 수송층(120)에 위치된 전자 차단층(130)을 더 포함한다.
본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조에서, 전자 수송층에 전자 차단층을 추가함으로써, 전자 수송층이 높은 이동도를 가질 때 전극으로부터 전자 수송층 내로 주입되는 전자들이 감소될 수 있고, 따라서, 양자점 발광층의 캐리어 농도가 균형을 이룰 수 있으며, 양자점 발광 구조의 발광 효율이 개선될 수 있다. 턴온 전압은 전자 수송층에 전자 차단층을 배열함으로써 효과적으로 감소될 수 있다.
일부 예들에서, 도 1에 도시된 바와 같이, 전자 수송층(120)은 2개의 하위 전자 수송층들(1200)을 포함하고, 전자 차단층(130)은 2개의 하위 전자 수송층들(1200) 사이에 위치된다. 그러나, 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지는 않는다. 전자 차단층은 다른 방식으로 전자 수송층에 형성될 수 있다.
도 2는 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다. 도 2에 도시된 바와 같이, 전자 수송층(120)은 N+1개의 하위 전자 수송층(1200)을 포함하고, 전자 차단층(130)은 N개의 하위 전자 차단층(1300)을 포함하고, N개의 하위 전자 차단층들(1300)은 N+1개의 하위 전자 수송층들(1200) 사이에 각각 개재된다. 2개의 하위 전자 차단층(1300)이 도 2에 도시되는데, 즉 N=2라는 것에 유의하여야 한다. 그러나, 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지는 않고, N은 2 이상의 양의 정수일 수 있다.
일부 예들에서, 전자 차단층(130)은 상이한 재료들에 의해 제조될 수 있는 N개의 하위 전자 차단층(1300)을 포함한다. 예를 들어, 전자 차단층(130)이 2개의 하위 전자 차단층(1300)을 포함할 때, 2개의 하위 전자 차단층(1300) 중 하나는 알루미늄 산화물(Al2O3) 재료로 만들어진 하위 전자 차단층일 수 있고, 다른 하나는 탄탈륨 산화물(TaOx) 재료로 만들어진 하위 전자 차단층일 수 있다. 그러나, 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지는 않는다. 전자 차단층은 바람직하게는 동일한 재료에 의해 제조되는 전자 차단층들일 수 있는 N개의 하위 전자 차단층들을 포함한다. 이러한 경우, 제조 프로세스의 복잡성이 감소될 수 있고, 제어 및 구현이 용이해진다.
일부 예에서, 전술한 전자 수송층(120)은 스퍼터링에 의해 형성된 아연 산화물(ZnO) 박막을 포함할 수 있다. 스핀-코팅법에 의해 제조된 ZnO 박막은 일반적으로 불순물(유기 리간드 등일 수 있음)을 포함하고; 스퍼터링 프로세스에 의해 형성된 ZnO 박막은 비정질 또는 다결정 상태의 박막이므로, 스퍼터링 프로세스에 의해 형성된 ZnO 박막은 불순물을 포함하지 않고, 치밀성 및 평탄성이 높다. 따라서, 전자 수송층(120)은 높은 치밀성 및 평탄성을 가짐으로써, 나중에 형성되는 양자점 발광층의 평탄성의 개선을 용이하게 하며, 이에 의해 최종적으로 형성되는 양자점 발광 구조의 평탄성 및 발광 성능을 개선할 수 있다. 즉, 양자점 발광 구조는 높은 평탄도 및 발광 성능뿐만 아니라 높은 발광 효율을 가질 수 있다.
예를 들어, 전자 수송층(120)이 적어도 2개의 하위 전자 수송층들(1200)을 포함할 때, 하위 전자 수송층들(1200)은 각각 스퍼터링에 의해 형성된 ZnO 박막이다.
예를 들어, 통상의 ZnO 나노입자의 LUMO 에너지 준위는 약 -4.2 eV 내지 -4.0 eV이고, 스퍼터링 프로세스에 의해 제조된 ZnO 박막의 LUMO 에너지 준위는 약 -4.8 eV 내지 -4.6 eV이다. 따라서, 스퍼터링 프로세스에 의해 제조된 ZnO 박막의 LUMO 에너지 준위는 더 깊고, 양자점 발광층의 LUMO 에너지 준위와 큰 차이를 갖는다.
일부 예들에서, 전자 차단층(130)의 전도대 최소값 에너지 준위는 양자점 발광층(110)의 전도대 최소값 에너지 준위보다 크므로, 전자 수송층이 높은 이동도를 가질 때 전극으로부터 전자 수송층으로 주입되는 전자들이 감소될 수 있다. 전자 차단층의 전도대 최소값 에너지 준위는 전자 수송층의 것보다 더 크다(또는 더 얕다).
일부 예들에서, 전자 차단층(130)의 재료는 알루미늄 산화물, 탄탈륨 산화물, 및 하프늄 산화물로 구성된 그룹으로부터 선택된 적어도 하나를 포함한다. 그러나, 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지는 않는다. 전자 차단층의 재료는 다른 재료들일 수 있다.
일부 예들에서, 도 1 및 도 2에 도시된 바와 같이, 전자 수송층(120)은 양자점 발광층(110)과 직접 접촉한다.
일부 예에서, 양자점 발광층(110)에 수직인 방향에서의 전자 차단층(130)의 두께는 0.5 nm 내지 5 nm의 범위이다.
예를 들어, 양자점 발광층(110)에 수직인 방향에서의 전자 차단층(130)의 두께는 약 1 nm 내지 2 nm일 수 있다. 이러한 경우, 양자점 발광 구조는 양호한 발광 효율을 가질 수 있다. 전자 차단층이 복수의 하위 전자 차단층을 포함할 때, 전술한 두께는 복수의 하위 전자 차단층의 두께들의 합을 지칭한다는 것에 유의하여야 한다. 전술한 "약 1nm 내지 2nm"는 전자 차단층의 두께의 하한이 5nm의 10%의 오차 범위 내에 있고, 전자 차단층의 두께의 상한이 10nm의 10%의 오차 범위 내에 있다는 것을 표시한다는 점을 유의하여야 한다.
일부 예에서, 전자 수송층의, 양자점 발광층에 가까운, 표면의 RMS(root-mean-square) 거칠기의 범위는 약 5 nm 내지 10 nm이다. 따라서, 전자 수송층의, 양자점 발광층에 가까운, 표면의 거칠기가 더 높고, 따라서, 양자점 발광층 내의 양자점과 전자 수송층 사이의 접촉이 증가되고, 나노입자들의 상태의 양자점들이 매끄러운 ZnO 표면 상에 축적되는 것이 방지되고, 작은 접촉 면적에 의해 또는 반전 전자 수송층의 일부와 후속 정공 수송층 사이의 직접 접촉에 의해 야기되는 전기 누설이 회피된다. 전술한 "약 5 내지 10nm"는 RMS 표면 거칠기의 하한이 5nm의 10%의 오차 범위 내에 있고, RMS 표면 거칠기의 상한이 10nm의 10%의 오차 범위 내에 있음을 나타낸다는 점에 유의해야 한다.
예를 들어, 전자 수송층의, 양자점 발광층에 가까운 표면은, 플라즈마 에칭 또는 샌드블라스팅 처리와 같은 수단에 의해 조면화될 수 있다.
도 3은 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다. 도 3에 도시된 바와 같이, 양자점 발광 구조(100)는 양자점 발광층(110), 제1 전극(140), 및 양자점 발광층(110)과 제1 전극(140) 사이에 위치된 전자 수송층(120)을 포함하고, 전자 수송층(120)과 제1 전극(140) 사이에 위치된 전자 차단층(130)을 더 포함한다. 양자점 발광 구조에서, 전자 수송층과 전극 사이에 전자 차단층을 추가함으로써, 전자 수송층이 높은 이동도를 가질 때 전극으로부터 전자 수송층 내로 주입되는 전자들이 감소될 수 있고, 따라서, 양자점 발광층의 캐리어 농도가 균형을 이룰 수 있고, 양자점 발광 구조의 발광 효율이 개선될 수 있다.
도 4는 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다. 도 4에 도시된 바와 같이, 양자점 발광 구조(100)는 양자점 발광층(110), 제1 전극(140), 및 양자점 발광층(110)과 제1 전극(140) 사이에 위치된 전자 수송층(120)을 포함하고, 전자 수송층(120)과 양자점 발광층(110) 사이에 위치된 전자 차단층(130)을 더 포함한다. 양자점 발광 구조에서, 전자 수송층과 양자점 발광층 사이에 전자 차단층을 추가함으로써, 전극으로부터 전자 수송층 내로 주입되는 전자들이 어느 정도 감소될 수 있고, 따라서, 양자점 발광층의 캐리어 농도가 균형화될 수 있으며, 양자점 발광 구조의 발광 효율이 개선될 수 있다.
도 5는 본 개시내용에 의해 제공되는 상이한 양자점 발광 구조들의, 전류 밀도와 함께 변하는 휘도의 곡선들의 비교도이다.
도 5에서, 예 1은, 순차적으로 중첩되는 은(Ag) 전극, 정공 주입층, 정공 수송층, 양자점 발광층, ZnO 전자 수송층, 및 인듐 주석 산화물(ITO) 전극을 포함하는 양자점 발광 구조를 제공한다. Ag 전극의 두께는 150nm이고, 정공 주입층의 두께는 5nm이다. 정공 주입층의 재료는 HAT-CN(2,3,6,7,10,11-헥사시아노-1,4,5,8,9,12-헥사아자트리페닐렌) 박막이다. 정공 수송층은 제1 정공 하위 수송층 및 제2 정공 하위 수송층을 포함하고, 제1 정공 하위 수송층은 제2 정공 하위 수송층의, 양자점 발광층에 가까운 측면 상에 위치하고, 제1 정공 하위 수송층의 두께는 10nm이고, 제2 정공 하위 수송층의 두께는 30nm이다. Ag 전극, 정공 주입층 및 정공 수송층은 모두 증착 프로세스에 의해 제조될 수 있다. 양자점 발광층의 재료는 카드뮴 셀렌화물(CdSe)일 수 있고, 양자점 발광층의 두께는 30 nm이고, 양자점 발광층은 스핀-코팅 프로세스에 의해 제조될 수 있다. ZnO 전자 수송층의 두께는 100 nm이고, ZnO 전자 수송층은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고 ZnO 타겟은 40sccm의 아르곤 흐름, 100W의 전력, 및 25분의 스퍼터링 지속기간으로, 스퍼터링에 사용될 수 있다. ITO 전극의 두께는 70nm이고, ITO 전극은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로, ITO 타겟이 스퍼터링에 사용될 수 있다.
도 5에서, 예 2는 순차적으로 중첩되는 Ag 전극, 정공 주입층, 정공 수송층, 양자점 발광층, 전자 차단층, ZnO 전자 수송층, 및 ITO 전극을 포함하는 양자점 발광 구조를 제공한다. Ag 전극의 두께는 150nm이고, 정공 주입층의 두께는 5nm이다. 정공 주입층의 재료는 HAT-CN(2,3,6,7,10,11-헥사시아노-1,4,5,8,9,12-헥사아자트리페닐렌) 박막이다. 정공 수송층은 제1 정공 하위 수송층 및 제2 정공 하위 수송층을 포함하고, 제1 정공 하위 수송층은 제2 정공 하위 수송층의, 양자점 발광층에 가까운 측면 상에 위치하고, 제1 정공 하위 수송층의 두께는 10nm이고, 제2 정공 하위 수송층의 두께는 30nm이다. Ag 전극, 정공 주입층 및 정공 수송층은 모두 증착 프로세스에 의해 제조될 수 있다. 양자점 발광층의 재료는 CdSe일 수 있고, 양자점 발광층의 두께는 30 nm이고, 양자점 발광층은 스핀-코팅 프로세스에 의해 제조될 수 있다. 전자 차단층의 재료는 Al2O3일 수 있고, 전자 차단층의 두께는 2nm이고, 전자 차단층은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40 sccm의 아르곤 흐름, 100 W의 전력, 및 1 분의 스퍼터링 지속기간으로, Al2O3 타겟이 스퍼터링에 이용될 수 있다. ZnO 전자 수송층의 두께는 100 nm이고, ZnO 전자 수송층은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고 ZnO 타겟은 40sccm의 아르곤 흐름, 100W의 전력, 및 25분의 스퍼터링 지속기간으로, 스퍼터링에 사용될 수 있다. ITO 전극의 두께는 70nm이고, ITO 전극은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로, ITO 타겟이 스퍼터링에 사용될 수 있다. 예 2에서, Al2O3 전자 차단층은 ZnO 전자 수송층과 양자점 발광층 사이에 배열되고, 따라서 예 2에 제공된 양자점 발광 구조는 도 4에 제공된 양자점 발광 구조이다.
도 5에서, 예 3은 양자점 발광 구조를 제공하며, 이는 순차적으로 중첩되는 Ag 전극, 정공 주입층, 정공 수송층, 양자점 발광층, ZnO 전자 수송층, 전자 차단층, 및 ITO 전극을 포함한다. Ag 전극의 두께는 150nm이고, 정공 주입층의 두께는 5nm이다. 정공 주입층의 재료는 HAT-CN(2,3,6,7,10,11-헥사시아노-1,4,5,8,9,12-헥사아자트리페닐렌) 박막이다. 정공 수송층은 제1 정공 하위 수송층 및 제2 정공 하위 수송층을 포함하고, 여기서, 제1 정공 하위 수송층은 양자점 발광층에 가까운, 제2 정공 하위 수송층의 측면 상에 배열되고, 제1 정공 하위 수송층의 두께는 10nm이고, 제2 정공 하위 수송층의 두께는 30nm이다. Ag 전극, 정공 주입층 및 정공 수송층은 모두 증착 프로세스에 의해 제조될 수 있다. 양자점 발광층의 재료는 CdSe일 수 있고, 양자점 발광층의 두께는 30 nm이고, 양자점 발광층은 스핀-코팅 프로세스에 의해 제조될 수 있다. ZnO 전자 수송층의 두께는 100 nm이고, ZnO 전자 수송층은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고 ZnO 타겟은 40sccm의 아르곤 흐름, 100W의 전력, 및 25분의 스퍼터링 지속기간으로, 스퍼터링에 사용될 수 있다. 전자 차단층의 재료는 Al2O3일 수 있고, 전자 차단층의 두께는 2nm이고, 전자 차단층은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40 sccm의 아르곤 흐름, 100 W의 전력, 및 1 분의 스퍼터링 지속기간으로, Al2O3 타겟이 스퍼터링에 이용될 수 있다. ITO 전극의 두께는 70nm이고, ITO 전극은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로, ITO 타겟이 스퍼터링에 사용될 수 있다. 예 3에서, Al2O3 전자 차단층은 ZnO 전자 수송층과 ITO 전극 사이에 배열되고, 따라서 예 3에 제공된 양자점 발광 구조는 도 3에 제공된 양자점 발광 구조이다.
도 5에 도시된 바와 같이, 동일한 전류 밀도 하에서, 예 1에 제공된 양자점 발광 구조와 비교하여, 전자 수송층과 양자점 발광층 사이에 전자 차단층을 추가함으로써, 예 2에 제공된 양자점 발광 구조의 휘도가 소정 정도 증가된다. 예를 들어, 전류 밀도가 400mA/cm2일 때, 예 1에서 제공된 양자점 발광 구조의 휘도는 약 500 cd/m2이고, 예 2에서 제공된 양자점 발광 구조의 휘도는 약 1200 cd/m2이다. 그러나, 양자점 발광층과 전자 차단층 사이의 직접 접촉은 광발광 양자 수율(PLQY)의 감소를 야기할 것이기 때문에, 예 2에 제공된 양자점 발광 구조의 휘도의 개선은 매우 높지는 않다. 예 1에 제공된 양자점 발광 구조와 비교하여, 전자 수송층과 전극 사이에 전자 차단층을 추가함으로써, 예 3에 제공된 양자점 발광 구조의 휘도가 크게 증가된다. 예를 들어, 전류 밀도가 400mA/cm2일 때, 예 3에서 제공된 양자점 발광 구조의 휘도는 약 3000 cd/m2이고, 휘도는 거의 6배만큼 증가된다. 전술한 양자점 발광 구조들 각각은, 본 개시내용의 실시예에서 상세히 설명되지 않을 다른 필요한 기능성 필름 층들을 더 포함한다는 점에 유의해야 한다.
예를 들어, 도 5에 도시된 바와 같이, 400 mA/cm2의 전류 밀도 하에서, 예 3에 제공된 양자점 발광 구조의 휘도는 3000 cd/m2보다 크다.
도 6은 본 개시내용에 의해 제공되는 상이한 양자점 발광 구조들의, 전압과 함께 변하는 휘도의 곡선들의 비교도이다.
도 6에서, 예 4는, 순차적으로 배열된 Ag 전극, 정공 주입층, 정공 수송층, 양자점 발광층, ZnO 전자 수송층, 전자 차단층, 및 ITO 전극을 포함하는 양자점 발광 구조를 제공한다. Ag 전극의 두께는 150nm이고, 정공 주입층의 두께는 5nm이다. 정공 주입층의 재료는 HAT-CN(2,3,6,7,10,11-헥사시아노-1,4,5,8,9,12-헥사아자트리페닐렌) 박막이다. 정공 수송층은 제1 정공 하위 수송층 및 제2 정공 하위 수송층을 포함하고, 여기서, 제1 정공 하위 수송층은 양자점 발광층에 가까운, 제2 정공 하위 수송층의 측면 상에 배열되고, 제1 정공 하위 수송층의 두께는 10nm이고, 제2 정공 하위 수송층의 두께는 30nm이다. Ag 전극, 정공 주입층 및 정공 수송층은 모두 증착 프로세스에 의해 제조될 수 있다. 양자점 발광층의 재료는 CdSe일 수 있고, 양자점 발광층의 두께는 30 nm이고, 양자점 발광층은 스핀-코팅 프로세스에 의해 제조될 수 있다. ZnO 전자 수송층의 두께는 100 nm이고, ZnO 전자 수송층은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고 ZnO 타겟은 40sccm의 아르곤 흐름, 100W의 전력, 및 25분의 스퍼터링 지속기간으로, 스퍼터링에 사용될 수 있다. 전자 차단층의 재료는 Al2O3일 수 있고, 전자 차단층의 두께는 2nm이고, 전자 차단층은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40 sccm의 아르곤 흐름, 100 W의 전력, 및 1 분의 스퍼터링 지속기간으로, Al2O3 타겟이 스퍼터링에 이용될 수 있다. ITO 전극의 두께는 70nm이고, ITO 전극은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로, ITO 타겟이 스퍼터링에 사용될 수 있다. 예 4에서, Al2O3 전자 차단층은 ZnO 전자 수송층과 ITO 전극 사이에 배열되고, 따라서, 예 4에 제공된 양자점 발광 구조는 도 3에 제공된 양자점 발광 구조이다.
도 6에서, 예 5는 순차적으로 배열된 Ag 전극, 정공 주입층, 정공 수송층, 양자점 발광층, 제1 ZnO 하위 전자 수송층, 전자 차단층, 제2 ZnO 하위 전자 수송층, 및 ITO 전극을 포함하는 양자점 발광 구조를 제공한다. Ag 전극의 두께는 150nm이고, 정공 주입층의 두께는 5nm이다. 정공 주입층의 재료는 HAT-CN(2,3,6,7,10,11-헥사시아노-1,4,5,8,9,12-헥사아자트리페닐렌) 박막이다. 정공 수송층은 제1 정공 하위 수송층 및 제2 정공 하위 수송층을 포함하고, 여기서, 제1 정공 하위 수송층은 양자점 발광층에 가까운, 제2 정공 하위 수송층의 측면 상에 배열되고, 제1 정공 하위 수송층의 두께는 10nm이고, 제2 정공 하위 수송층의 두께는 30nm이다. Ag 전극, 정공 주입층 및 정공 수송층은 모두 증착 프로세스에 의해 제조될 수 있다. 양자점 발광층의 재료는 CdSe일 수 있고, 양자점 발광층의 두께는 30 nm이고, 양자점 발광층은 스핀-코팅 프로세스에 의해 제조될 수 있다. 제1 ZnO 하위 전자 수송층의 두께는 50nm이고, 제2 ZnO 하위 전자 수송층의 두께는 50nm이고, 제1 ZnO 하위 전자 수송층과 제2 ZnO 하위 전자 수송층 양자 모두는 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고 ZnO 타겟은 40sccm의 아르곤 흐름, 100W의 전력, 및 12.5분의 스퍼터링 지속기간으로, 스퍼터링에 사용될 수 있다. 전자 차단층의 재료는 Al2O3일 수 있고, 전자 차단층의 두께는 2nm이고, 전자 차단층은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40 sccm의 아르곤 흐름, 100 W의 전력, 및 1 분의 스퍼터링 지속기간으로, Al2O3 타겟이 스퍼터링에 이용될 수 있다. ITO 전극의 두께는 70nm이고, ITO 전극은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로, ITO 타겟이 스퍼터링에 사용될 수 있다. 예 5에서, Al2O3 전자 차단층은 2개의 ZnO 하위 전자 수송층 사이에 배열되고, 따라서 예 5에 제공된 양자점 발광 구조는 도 1에 제공된 양자점 발광 구조이다.
도 6에서, 예 6은 순차적으로 배열되는 Ag 전극, 정공 주입층, 정공 수송층, 양자점 발광층, 제1 ZnO 하위 전자 수송층, 제1 하위 전자 차단층, 제2 ZnO 하위 전자 수송층, 제2 하위 전자 차단층, 제3 ZnO 하위 전자 수송층, 및 ITO 전극을 포함하는 양자점 발광 구조를 제공한다. Ag 전극의 두께는 150nm이고, 정공 주입층의 두께는 5nm이다. 정공 주입층의 재료는 HAT-CN(2,3,6,7,10,11-헥사시아노-1,4,5,8,9,12-헥사아자트리페닐렌) 박막이다. 정공 수송층은 제1 정공 하위 수송층 및 제2 정공 하위 수송층을 포함하고, 여기서, 제1 정공 하위 수송층은 양자점 발광층에 가까운, 제2 정공 하위 수송층의 측면 상에 배열되고, 제1 정공 하위 수송층의 두께는 10nm이고, 제2 정공 하위 수송층의 두께는 30nm이다. Ag 전극, 정공 주입층 및 정공 수송층은 모두 증착 프로세스에 의해 제조될 수 있다. 양자점 발광층의 재료는 CdSe일 수 있고, 양자점 발광층의 두께는 30 nm이고, 양자점 발광층은 스핀-코팅 프로세스에 의해 제조될 수 있다. 제1 ZnO 하위 전자 수송층의 두께는 50nm이고, 제2 ZnO 하위 전자 수송층의 두께는 50nm이고, 제3 ZnO 하위 전자 수송층의 두께는 50nm이고, 제1 ZnO 하위 전자 수송층과 제2 ZnO 하위 전자 수송층 양자 모두는 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고 ZnO 타겟은 40sccm의 아르곤 흐름, 100W의 전력, 및 12.5분의 스퍼터링 지속기간으로, 스퍼터링에 사용될 수 있다. 제1 하위 전자 차단층 및 제2 하위 전자 차단층의 재료들은 Al2O3일 수 있고, 제1 하위 전자 차단층의 두께는 1nm이고, 제2 하위 전자 차단층의 두께는 1nm이고, 제1 하위 전자 차단층 및 제2 하위 전자 차단층 양자 모두는 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40 sccm의 아르곤 흐름, 100 W의 전력, 및 0.5 분의 스퍼터링 지속기간으로, Al2O3 타겟이 스퍼터링에 이용될 수 있다. ITO 전극의 두께는 70nm이고, ITO 전극은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로, ITO 타겟이 스퍼터링에 사용될 수 있다. 예 6에서, 2개의 Al2O3 하위 전자 차단층들은 3개의 ZnO 하위 전자 수송층들 사이에 배열되고, 따라서, 예 6에 제공되는 양자점 발광 구조는 도 2에 제공되는 양자점 발광 구조이다.
도 6에 도시된 바와 같이, 동일한 전압 하에서, 예 4에 제공된 양자점 발광 구조와 비교하여, 전자 수송층에 전자 차단층을 추가함으로써, 예 5 및 예 6에 제공된 양자점 발광 구조들은 각각 동일한 전압 하에서 더 높은 휘도를 갖고, 더 낮은 턴온 전압을 갖는다. 도 6에 도시된 바와 같이, 예 5에 제공된 양자점 발광 구조와 비교하여, 단일 전자 차단층을 더 얇은 복수의 하위 전자 차단층으로 분할하고, 복수의 하위 전자 수송층 사이에 하위 전자 차단층들을 배열함으로써, 턴온 전압이 더 감소될 수 있다.
예를 들어, 예 4에서 제공된 양자점 발광 구조의 휘도는 약 8V 전압 하에서 200 cd/m2보다 크고, 예 5의 양자점 발광 구조의 휘도는 약 6.5V의 전압 하에서 200 cd/m2보다 클 수 있고, 예 6의 양자점 발광 구조의 휘도는 약 6.2V의 전압 하에서 200 cd/m2보다 클 수 있다. 또 다른 예의 경우, 도 6에 도시된 바와 같이, 예 6에 제공된 양자점 발광 구조의 휘도는 7V의 전압 하에서 500 cd/m2보다 크다.
도 7은 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다. 도 7에 도시된 바와 같이, 전자 수송층(120)은 제1 하위 전자 수송층(121) 및 제2 하위 전자 수송층(122)을 포함할 수 있고, 제2 하위 전자 수송층(122)은 제1 하위 전자 수송층(121)의 양자점 발광층(110)에 가까운 측면 상에 위치한다. 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작다. 즉, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 것보다 얕고, 양자점 발광층(110)의 경우보다 깊다. 또한, 도 7에 도시된 바와 같이, 양자점 발광 구조(100)는 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122) 사이에 위치된 전자 차단층(130)을 더 포함한다. 전도대 최소값 에너지 준위는 LUMO 에너지 준위라는 점에 유의해야 한다. 본 예에서 제공되는 양자점 발광 구조에서, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위가 제1 하위 전자 수송층의 것보다 크고 양자점 발광층의 것보다 작기 때문에, 제2 하위 전자 수송층의 LUMO 에너지 준위는 양자점 발광층의 LUMO 에너지 준위에 더 가깝고, 에너지 준위 매칭이 더 잘 달성될 수 있으며, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다. 또한, 양자점 발광 구조는 제1 하위 전자 수송층과 제2 하위 전자 수송층 사이에 위치되는 전자 차단층을 더 포함한다. 양자점 발광 구조는 양호한 에너지 준위 매칭 및 높은 발광 효율을 갖는다. 또한, 제1 하위 전자 수송층과 제2 하위 전자 수송층 사이에 전자 차단층을 추가함으로써, 전자 수송층이 높은 이동도를 가질 때 전극으로부터 전자 수송층으로 주입되는 전자들이 감소될 수 있으며, 따라서, 양자점 발광층의 캐리어 농도가 균형을 이룰 수 있고, 양자점 발광 구조의 발광 효율이 개선될 수 있다.
예를 들어, 제1 하위 전자 수송층(121)은 스퍼터링에 의해 형성된 ZnO 박막이고, 제2 하위 전자 수송층(122)은 스퍼터링에 의해 형성된 도핑된 ZnO 박막이다. 제2 하위 전자 수송층(122)이 도핑된 ZnO 박막으로서 형성되기 때문에, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작다. 또한, 스퍼터링 프로세스에 의해 형성된 ZnO 박막은 비정질 또는 다결정 상태의 박막이므로, ZnO 박막 또는 스퍼터링에 의해 형성된 도핑된 ZnO 박막은 높은 치밀성 및 평탄성을 갖는다.
예를 들어, 제2 하위 전자 수송층(122)의 도핑 물질은 Mg(마그네슘), Al(알루미늄), Zr(지르코늄), Hf(하프늄), 및 Y(이트륨)로 구성되는 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
예를 들어, 제2 하위 전자 수송층(122)의 도핑 물질은 Mg이고, 제2 하위 전자 수송층(122)내의 Mg의 몰백분율은 1% 내지 20%의 범위이다.
예를 들어, 양자점 발광층이 적색 양자점 발광층일 때, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 1% 내지 5%일 수 있고; 양자점 발광층이 녹색 양자점 발광층일 때, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 5% 내지 10%일 수 있고; 양자점 발광층이 청색 양자점 발광층일 때, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 10% 내지 20%일 수 있다.
일부 예에서, 제2 하위 전자 수송층(122)의, 제1 하위 전자 수송층(121)에 가까운 부분의 도핑 농도는, 제2 하위 전자 수송층(122)의, 양자점 발광층(110)에 가까운 부분의 도핑 농도보다 작다. 즉, 제2 하위 전자 수송층의 도핑 농도는 점진적으로 변화할 수 있다. 도핑 농도의 증가에 따라, 도핑된 ZnO 박막의 LUMO 에너지 준위가 증가될 수 있다. 제1 하위 전자 수송층에 가까운, 제2 하위 전자 수송층의 부분의 도핑 농도는, 양자점 발광층(110)에 가까운, 제2 하위 전자 수송층의 부분의 도핑 농도보다 작게 설정되기 때문에, 에너지 준위 매칭이 더 잘 달성될 수 있고, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다.
일부 예에서, 제2 하위 전자 수송층(122)의 도핑 농도는, 제1 하위 전자 수송층(121)에 가까운 제2 하위 전자 수송층(122)의 측면으로부터 양자점 발광층(110)에 가까운 제2 하위 전자 수송층(122)의 측면으로 점진적으로 증가한다.
일부 예에서, 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122)은 양자 모두 스퍼터링에 의해 형성된 도핑된 ZnO 박막일 수 있고, 제1 하위 전자 수송층(121)의 도핑 농도는 제2 하위 전자 수송층(122)의 도핑 농도보다 작다. 제1 하위 전자 수송층(121)의 도핑 농도는 제2 하위 전자 수송층(122)의 도핑 농도보다 낮기 때문에, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작다.
일부 예에서, 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122) 양자 모두가 스퍼터링에 의해 형성된 도핑된 ZnO 박막일 때, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위가 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작도록 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122)이 상이한 도핑 물질들을 채택할 수 있다.
일부 예에서, 도 7에 도시된 바와 같이, 양자점 발광 구조(100)는, 정공 수송층(150), 정공 주입층(160), 및 제2 전극(170)을 더 포함할 수 있다. 제1 전극(140)은 캐소드일 수 있고, 제2 전극(170)은 애노드일 수 있다.
도 8은 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다. 도 8에 도시된 바와 같이, 전자 수송층(120)은 제1 하위 전자 수송층(121) 및 제2 하위 전자 수송층(122)을 포함할 수 있고, 여기서, 제2 하위 전자 수송층(122)은 제1 하위 전자 수송층(121)의, 양자점 발광층(110)에 가까운 측면 상에 위치하고, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 전도대의 에너지 준위보다 크고 양자점 발광층(110)의 전도대의 에너지 준위보다 작다. 제2 하위 전자 수송층(122)은 복수의 도핑된 하위 전자 수송층들(1220)을 포함하고, 복수의 도핑된 하위 전자 수송층(1220)의 도핑 농도들은 각각 제1 하위 전자 수송층(121)으로부터 양자점 발광층(110)으로의 방향으로 점진적으로 증가된다. 예를 들어, 제2 하위 전자 수송층(122)은 2개의 도핑된 하위 전자 수송층들(1220)을 포함하고, 제1 하위 전자 수송층(121)에 가까운 도핑된 하위 전자 수송층(1220)의 도핑 농도는 양자점 발광층(110)에 가까운 도핑된 하위 전자 수송층(1220)의 도핑 농도보다 작다.
이 예에서 제공된 양자점 발광 구조에서, 복수의 도핑된 하위 전자 수송층의 도핑 농도들은 각각 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 점진적으로 증가되고; 도핑 농도의 증가에 따라, 각각의 도핑된 하위 전자 수송층의 LUMO 에너지 준위가 증가될 수 있다. 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 복수의 도핑된 하위 전자 수송층들의 도핑 농도들을 점진적으로 증가시킴으로써, 에너지 준위 매칭이 더 잘 달성될 수 있고, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다.
본 개시내용의 실시예에 제공되는 양자점 발광 구조에서, 전자 차단층은 위치에 관해 제1 하위 전자 수송층과 제2 하위 전자 수송층 사이에 제한되지 않고, 전자 차단층은 또한 제2 하위 전자 수송층에 배열될 수 있다. 도 8에 도시된 바와 같이, 전자 차단층(130)은 제2 하위 전자 수송층(122)에 배열되는데, 예를 들어, 전자 차단층(130)은 2개의 도핑된 하위 전자 수송층들(1220) 사이에 배열된다. 따라서, 제2 하위 전자 수송층에 전자 차단층을 배열함으로써, 양자점 발광 구조의 발광 효율 및 전류 효율이 증가될 수 있고, 동시에, 양자점 발광 구조의 턴온 전압이 감소될 수 있다.
일부 예에서, 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122)은 양자 모두 스퍼터링에 의해 형성된 도핑된 ZnO 박막일 수 있고, 제1 하위 전자 수송층(121)의 도핑 농도는 제2 하위 전자 수송층(122)의 도핑 농도보다 작다. 제1 하위 전자 수송층(121)의 도핑 농도는 제2 하위 전자 수송층(122)의 도핑 농도보다 낮기 때문에, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작다.
일부 예에서, 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122) 양자 모두가 스퍼터링에 의해 형성된 도핑된 ZnO 박막일 때, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위가 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작도록 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122)이 상이한 도핑 물질들을 채택할 수 있다.
도 9는 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다. 도 9에 도시된 바와 같이, 전자 차단층(130)은 제1 하위 전자 차단층(131) 및 제2 하위 전자 차단층(132)을 포함할 수 있고, 여기서 제1 하위 전자 차단층(131)은 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122) 사이에 위치되고, 제2 하위 전자 차단층(132)은 제2 하위 전자 수송층(122)에서 2개의 도핑된 하위 전자 수송층들(1220) 사이에 위치한다. 따라서, 양자점 발광 구조는 양호한 에너지 준위 매칭 및 높은 발광 효율을 갖는다. 한편, 제1 하위 전자 수송층과 제2 하위 전자 수송층 사이뿐만 아니라, 또한 제2 하위 전자 수송층 내의 도핑된 하위 전자 수송층들 사이에 전자 차단층을 추가함으로써, 전자 수송층이 높은 이동도를 가질 때 전극으로부터 전자 수송층으로 주입되는 전자들이 효과적으로 감소될 수 있어서, 양자점 발광층의 캐리어 농도가 균형을 이룰 수 있고, 양자점 발광 구조의 발광 효율이 개선될 수 있다.
예를 들어, 전자 차단층(131) 및 제2 하위 전자 차단층(132)은 상이한 재료들에 의해 제조되는 전자 차단층들일 수 있다. 예를 들어, 제1 하위 전자 차단층들(131)은 Al2O3 재료로 만들어진 하위 전자 차단층일 수 있고, 제2 하위 전자 차단층(132)은 TaOx 재료로 구성된 하위 전자 차단층일 수 있다. 그러나, 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지는 않는다. 제1 하위 전자 차단층 및 제2 하위 전자 차단층들은 동일한 재료에 의해 제조된 전자 차단층들일 수 있다. 이러한 경우, 제조 프로세스의 복잡성이 감소될 수 있고, 제어 및 구현이 용이해진다.
제2 하위 전자 수송층이 M(M은 2보다 더 큰 정수)개의 도핑된 하위 전자 수송층들을 포함할 때, 전자 차단층은 또한 M개의 하위 전자 차단층들을 포함할 수 있고; M개의 하위 전자 차단층들 중 하나는 제1 하위 전자 수송층과 제2 하위 전자 수송층 사이에 배열될 수 있고, 동시에, 다른 M-1개의 하위 전자 차단층들이 M개의 하위 전자 차단층들 사이에 개재될 수 있으며; 따라서, 전극으로부터 전자 수송층 내로 주입되는 전자들은 효과적으로 감소될 수 있고, 양자점 발광층의 캐리어 농도가 균형화될 수 있으며, 양자점 발광 구조의 발광 효율이 개선될 수 있다는 점을 유의하여야 한다.
도 10은 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다. 도 10에 도시된 바와 같이, 양자점 발광 구조(100)는, 양자점 발광층(110), 제1 전극(140), 및 양자점 발광층(110)과 제1 전극(140) 사이에 위치한 전자 수송층(120)을 포함한다. 전자 수송층(120)은 제1 하위 전자 수송층(121) 및 제2 하위 전자 수송층(122)을 포함할 수 있고, 제2 하위 전자 수송층(122)은 제1 하위 전자 수송층(121)의, 양자점 발광층(110)에 가까운 측면 상에 배열된다. 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작다. 즉, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 것보다 얕고, 양자점 발광층(110)의 경우보다 깊다. 전도대 최소값 에너지 준위는 LUMO 에너지 준위라는 점에 유의해야 한다.
도 11은 본 개시내용에 의해 제공되는 상이한 양자점 발광 구조들의, 전압과 함께 변화하는, 전류 효율의 곡선들의 비교도이다.
도 11에서, 예 7은, 순차적으로 배열된 Ag 전극, 정공 주입층, 정공 수송층, 양자점 발광층, ZnO 전자 수송층, 및 ITO 전극을 포함하는 양자점 발광 구조를 제공한다. Ag 전극의 두께는 150nm이고, 정공 주입층의 두께는 5nm이다. 정공 주입층의 재료는 HAT-CN(2,3,6,7,10,11-헥사시아노-1,4,5,8,9,12-헥사아자트리페닐렌) 박막이다. 정공 수송층은 제1 정공 하위 수송층 및 제2 정공 하위 수송층을 포함하고, 여기서, 제1 정공 하위 수송층은 양자점 발광층에 가까운, 제2 정공 하위 수송층의 측면 상에 배열되고, 제1 정공 하위 수송층의 두께는 10nm이고, 제2 정공 하위 수송층의 두께는 30nm이다. Ag 전극, 정공 주입층 및 정공 수송층은 모두 증착 프로세스에 의해 제조될 수 있다. 양자점 발광층의 재료는 CdSe일 수 있고, 양자점 발광층의 두께는 30 nm이고, 양자점 발광층은 스핀-코팅 프로세스에 의해 제조될 수 있다. ZnO 전자 수송층의 두께는 100 nm이고, ZnO 전자 수송층은 스퍼터링 프로세스에 의해 제조될 수 있고, 40sccm의 아르곤 흐름, 100W의 전력, 및 25분의 스퍼터링 지속기간으로 ZnO 타겟이 스퍼터링에 사용될 수 있고, 제조된 ZnO 전자 수송층의 LUMO 에너지 준위은-4.8eV이다. ITO 전극의 두께는 70nm이고, ITO 전극은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로, ITO 타겟이 스퍼터링에 사용될 수 있다.
도 11에서, 예 8은 순차적으로 배열된 Ag 전극, 정공 주입층, 정공 수송층, 양자점 발광층, 제2 ZnO 하위 전자 수송층, 제1 ZnO 하위 전자 수송층, 및 ITO 전극을 포함하는 양자점 발광 구조를 제공한다. Ag 전극의 두께는 150nm이고, 정공 주입층의 두께는 5nm이다. 정공 주입층의 재료는 HAT-CN(2,3,6,7,10,11-헥사시아노-1,4,5,8,9,12-헥사아자트리페닐렌) 박막이다. 정공 수송층은 제1 정공 하위 수송층 및 제2 정공 하위 수송층을 포함하고, 여기서, 제1 정공 하위 수송층은 양자점 발광층에 가까운, 제2 정공 하위 수송층의 측면 상에 배열되고, 제1 정공 하위 수송층의 두께는 10nm이고, 제2 정공 하위 수송층의 두께는 30nm이다. Ag 전극, 정공 주입층 및 정공 수송층은 모두 증착 프로세스에 의해 제조될 수 있다. 양자점 발광층의 재료는 CdSe일 수 있고, 양자점 발광층의 두께는 30 nm이고, 양자점 발광층은 스핀-코팅 프로세스에 의해 제조될 수 있다. 제2 ZnO 하위 전자 수송층의 두께는 20nm이고, 제2 ZnO 하위 전자 수송층은 스퍼터링 프로세스에 의해 제조될 수 있고, 40sccm의 아르곤 흐름, 100W의 전력, 및 5분의 스퍼터링 지속기간으로, ZnO 및 MgO 타겟들이 공동-스퍼터링에 사용될 수 있고, 제2 ZnO 하위 전자 수송층의 LUMO 에너지 준위는 테스트될 때 -4.6eV이다. 제2 ZnO 하위 전자 수송층의 두께는 80nm이고, 제2 ZnO 하위 전자 수송층은 스퍼터링 프로세스에 의해 제조될 수 있고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로 ZnO 타겟이 스퍼터링에 사용될 수 있고, 제조된 ZnO 하위 전자 수송층의 LUMO 에너지 준위는 -4.8eV이다. ITO 전극의 두께는 70nm이고, ITO 전극은 스퍼터링 프로세스에 의해 제조될 수 있고, 그리고, 40sccm의 아르곤 흐름, 100W의 전력, 및 20분의 스퍼터링 지속기간으로, ITO 타겟이 스퍼터링에 사용될 수 있다.
도 11에 도시된 바와 같이, 예 8에 제공된 양자점 발광 구조에서, 스퍼터링 방법에 의해 형성된 제2 ZnO 하위 전자 수송층의 LUMO 에너지 준위는 제1 ZnO 하위 전자 수송층의 LUMO 에너지 준위보다 크다. 도 11로부터, 예 7에 제공된 양자점 발광 구조와 비교하여, 전자 수송층이 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 포함하도록 구성되기 때문에, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 전도대 최소값 에너지 준위보다 크고 양자점 발광층의 전도대 최소값 에너지 준위보다 작고, 예 8에서 제공된 양자점 발광 구조의 전류 효율이 동일한 전압 하에서 더 높다는 것을 알 수 있다.
예를 들어, 도 11에 도시된 바와 같이, 전압이 3V일 때, 예 7에서 제공된 양자점 발광 구조의 전류 효율은 약 1 cd/A이고, 예 8에서 제공된 양자점 발광 구조의 전류 효율은 약 2 cd/A이다. 전압이 5V일 때, 예 7에서 제공된 양자점 발광 구조의 전류 효율은 약 2 cd/A이고, 예 8에서 제공된 양자점 발광 구조체의 전류 효율은 약 4 cd/A이다. 따라서, 예 8에서 제공된 양자점 발광 구조물의 전류 효율은 예 7에서 제공된 양자점 발광 구조물의 전류 효율의 2배이다.
일부 예들에서, 도 11에 도시된 바와 같이, 전자 차단층(130)은 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122) 사이에 배열된다. 따라서, 양자점 발광 구조는 높은 발광 효율 및 전류 효율을 가질 수 있고, 또한 낮은 턴온 전압을 가질 수 있다. 전자 차단층의 LUMO 에너지 준위는 제1 하위 전자 수송층 및 제2 하위 전자 수송층의 것들보다 더 크고, 따라서, 전자 수송층이 높은 이동도를 가질 때 전극으로부터 전자 수송층으로 주입되는 전자들이 감소될 수 있고, 양자점 발광층의 캐리어 농도는 균형화될 수 있다는 것에 유의하여야 한다.
예를 들어, 제1 하위 전자 수송층(121)은 스퍼터링에 의해 형성된 ZnO 박막이고, 제2 하위 전자 수송층(122)은 스퍼터링에 의해 형성된 도핑된 ZnO 박막이다. 또한, 스퍼터링 프로세스에 의해 형성된 ZnO 박막은 비정질 또는 다결정 상태의 박막이므로, 스퍼터링에 의해 형성된 ZnO 박막 또는 도핑된 ZnO 박막은 높은 치밀성 및 평탄성을 갖는다. 예를 들어, 제2 하위 전자 수송층(122)의 도핑 물질은 Mg, Al, Zr, Hf, 및 Y로 구성되는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
예를 들어, 제2 하위 전자 수송층(122)의 도핑 물질은 Mg이고, 제2 하위 전자 수송층(122)내의 Mg의 몰백분율은 1% 내지 20%의 범위이다.
예를 들어, 양자점 발광층이 적색 양자점 발광층일 때, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 1% 내지 5%일 수 있고; 양자점 발광층이 녹색 양자점 발광층일 때, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 5% 내지 10%일 수 있고; 양자점 발광층이 청색 양자점 발광층일 때, 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 10% 내지 20%일 수 있다.
일부 예에서, 제2 하위 전자 수송층(122)의, 제1 하위 전자 수송층(121)에 가까운 부분의 도핑 농도는, 제2 하위 전자 수송층(122)의, 양자점 발광층(110)에 가까운 부분의 도핑 농도보다 작다. 즉, 제2 하위 전자 수송층의 도핑 농도는 점진적으로 변화할 수 있다. 도핑 농도의 증가에 따라, 도핑된 ZnO 박막의 LUMO 에너지 준위가 증가될 수 있다. 제1 하위 전자 수송층에 가까운, 제2 하위 전자 수송층의 부분의 도핑 농도는, 양자점 발광층(110)에 가까운, 제2 하위 전자 수송층의 부분의 도핑 농도보다 작게 설정되기 때문에, 에너지 준위 매칭이 더 잘 달성될 수 있고, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다.
일부 예에서, 제2 하위 전자 수송층(122)의 도핑 농도는, 제1 하위 전자 수송층(121)에 가까운 제2 하위 전자 수송층(122)의 측면으로부터 양자점 발광층(110)에 가까운 제2 하위 전자 수송층(122)의 측면으로 점진적으로 증가한다.
본 예에서 제공되는 양자점 발광 구조에서, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위가 제1 하위 전자 수송층의 것보다 크고 양자점 발광층의 것보다 작기 때문에, 제2 하위 전자 수송층의 LUMO 에너지 준위는 양자점 발광층의 LUMO 에너지 준위에 더 가깝고, 에너지 준위 매칭이 더 잘 달성될 수 있고, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다.
일부 예에서, 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122)은 양자 모두 스퍼터링에 의해 형성된 도핑된 ZnO 박막일 수 있고, 제1 하위 전자 수송층(121)의 도핑 농도는 제2 하위 전자 수송층(122)의 도핑 농도보다 작다. 제1 하위 전자 수송층(121)의 도핑 농도는 제2 하위 전자 수송층(122)의 도핑 농도보다 낮기 때문에, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작다.
일부 예에서, 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122) 양자 모두가 스퍼터링에 의해 형성된 도핑된 ZnO 박막일 때, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위가 제1 하위 전자 수송층(121)의 것보다 크고 양자점 발광층(110)의 것보다 작도록 제1 하위 전자 수송층(121)과 제2 하위 전자 수송층(122)이 상이한 도핑 물질들을 채택할 수 있다.
일부 예에서, 도 10에 도시된 바와 같이, 양자점 발광 구조(100)는, 정공 수송층(150), 정공 주입층(160), 및 제2 전극(170)을 더 포함할 수 있다. 제1 전극(140)은 캐소드일 수 있고, 제2 전극(170)은 애노드일 수 있다.
도 12는 본 개시내용의 일 실시예에 따른 또 다른 양자점 발광 구조의 개략도이다. 도 12에 도시된 바와 같이, 제2 하위 전자 수송층(122)은 복수의 도핑된 하위 전자 수송층(1220)을 포함하고, 복수의 도핑된 하위 전자 수송층(1220)의 도핑 농도들은 각각 제1 하위 전자 수송층(121)으로부터 양자점 발광층(110)으로의 방향으로 점진적으로 증가된다. 즉, 제2 하위 전자 수송층(122)은 구배 변화하는 도핑 농도들을 가지는 복수의 도핑된 하위 전자 수송층들(1220)을 포함하고, 복수의 도핑된 하위 전자 수송층(1220)의 도핑 농도들은 각각 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 점진적으로 증가된다. 유사하게, 도핑 농도의 증가에 따라, 도핑된 ZnO 박막의 LUMO 에너지 준위가 증가될 수 있다. 복수의 도핑된 하위 수송층의 도핑 농도들은 각각 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 점진적으로 증가되기 때문에, 에너지 준위 매칭이 더 잘 달성될 수 있으며, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다. 도 13은 본 개시내용의 실시예에 따른 어레이 기판의 개략도이다. 도 13에 도시된 바와 같이, 어레이 기판(200)은 복수의 발광 엘리먼트(210)를 포함하고, 발광 엘리먼트들(210) 중 적어도 하나는 전술한 실시예들에 의해 제공된 양자점 발광 구조(100)를 채택한다. 어레이 기판 내의 적어도 하나의 발광 엘리먼트는 전술한 실시예들에 의해 제공되는 양자점 발광 구조를 채택하기 때문에, 어레이 기판은 높은 발광 효율 및 전류 효율을 가지며, 또한 낮은 턴온 전압을 갖는다.
예를 들어, 도 13에 도시된 바와 같이, 발광 엘리먼트들(210) 각각은 전자 수송층(120)에 위치한 전자 차단층(130)을 포함한다. 예를 들어, 전자 수송층(120)은 2개의 하위 전자 수송층들(1200)을 포함하고, 전자 차단층(130)은 2개의 하위 전자 수송층들(1200) 사이에 배열된다. 전자 수송층에 전자 차단층을 추가함으로써, 발광 엘리먼트에서, 전자 수송층이 높은 이동도를 가질 때 전극으로부터 전자 수송층 내로 주입되는 전자들이 감소될 수 있어서, 양자점 발광층의 캐리어 농도가 균형을 이룰 수 있고, 양자점 발광 구조의 발광 효율이 개선될 수 있다. 턴온 전압은 전자 수송층에 전자 차단층을 배열함으로써 효과적으로 감소될 수 있다.
일부 예들에서, 도 13에 도시된 바와 같이, 어레이 기판(200)은 발광 엘리먼트들(210) 주위에 배열되고, 발광 엘리먼트들(210)의 전자 수송층들(120)의 에지들을 덮고, 하위 전자 수송층들(120)의 중간들을 노출시키는 개구들을 갖는 픽셀 한정 층(220)을 더 포함한다. 이러한 경우, 픽셀 한정 층 상의 각각의 개구의 면적은 각각의 발광 엘리먼트의 전자 수송층의 면적보다 더 작다. 이러한 경우, 픽셀 한정 층(220)은, 양자점 발광층, 정공 수송층, 정공 주입층, 및 양자점 발광층과 같은 기능성 필름 층들을 형성하는데 이용되는 개구를 제공할 수 있고, 또한, 형성된 전자 수송층들의 에지들에서의 (버(burr) 같은) 결함을 차폐할 수 있어서, 후속해서 형성되는 필름 층들이 더 양호한 평탄도를 가질 수 있다.
예를 들어, 도 13에 도시된 바와 같이, 기판(230) 상의 픽셀 한정 층(220)의 정사 투영과 기판(230) 상의 각각의 발광 엘리먼트(210)의 전자 수송층(120)의 정사 투영의 중첩된 부분의 폭은 1 nm 내지 5 nm의 범위 내에 있을 수 있다. 그러나, 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지는 않는다. 픽셀 한정 층 상의 각각의 개구의 면적은 또한 각각의 발광 엘리먼트의 전자 수송층의 면적과 동일할 수 있다.
일부 예에서, 도 13에 도시된 바와 같이, 어레이 기판(200)은 기판(230)을 더 포함한다. 기판은 유리 기판, 석영 기판, 또는 가요성 폴리에틸렌 글리콜 테레프탈레이트(PET) 기판일 수 있다.
도 14는 본 개시내용의 실시예에 따른 어레이 기판의 개략도이다. 도 14에 도시된 바와 같이, 전자 수송층(120)은 각각 제1 하위 전자 수송층(121) 및 제2 하위 전자 수송층(122)을 포함하고, 제2 하위 전자 수송층(122)은 양자점 발광층(110)에 가까운, 제1 하위 전자 수송층(121)의 측면 상에 배열되고, 제2 하위 전자 수송층(122)의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층(121)의 전도대의 에너지 준위보다 크고 양자점 발광층(110)의 전도대의 에너지 준위보다 작고; 제1 하위 전자 수송층(121)은 스퍼터링에 의해 형성된 ZnO 박막이고, 제2 하위 전자 수송층(122)은 Mg-도핑된 ZnO 박막이다. 복수의 발광 엘리먼트들(210)은 상이한 컬러들의 발광 엘리먼트들을 포함하고, 상이한 컬러들의 발광 엘리먼트들에서의 제2 하위 전자 수송층들의 도핑 농도들은 상이하여, 에너지 준위 매칭이 더 잘 달성될 수 있다.
일부 예들에서, 도 14에 도시된 바와 같이, 복수의 발광 엘리먼트(210)는 적색 발광 엘리먼트(211), 녹색 발광 엘리먼트(212), 및 청색 발광 엘리먼트(213)를 포함하고, 여기서 적색 발광 엘리먼트(211)에서의 제2 하위 전자 수송층(122)에서의 Mg의 도핑 농도는 1% 내지 5%이고, 녹색 발광 엘리먼트(212) 내의 제2 하위 전자 수송층(122)에서의 Mg의 도핑 농도는 5% 내지 10%이고, 청색 발광 엘리먼트(213)에서의 제2 하위 전자 수송층(122)에서의 Mg의 도핑 농도는 10% 내지 20%이어서, 에너지 준위 매칭이 더 잘 달성될 수 있다.
도 15는 본 개시내용의 실시예에 따른 디스플레이 디바이스의 개략도이다. 도 15에 도시된 바와 같이, 디스플레이 디바이스(300)는 전술한 어레이 기판을 포함한다. 디스플레이 디바이스는 전술한 어레이 기판을 포함하기 때문에, 디스플레이 디바이스는 높은 발광 효율 및 전류 효율을 가지며, 또한 낮은 턴온 전압을 갖는다.
일부 예들에서, 디스플레이 디바이스는 TV, 컴퓨터, 스마트폰, 태블릿 컴퓨터, 내비게이터, 및 전자 프레임과 같은, 디스플레이 기능을 갖는 전자 디바이스일 수 있다.
본 개시내용의 실시예는 양자점 발광 구조를 제조하는 방법을 추가로 제공한다. 양자점 발광 구조를 제조하는 방법은 제1 전극을 형성하고, 제1 전극 상에 전자 수송층을 형성하고, 제1 전극으로부터 먼, 전자 수송층의 측면 상에 양자점 발광층을 형성하는 단계를 포함한다. 방법은 전자 수송층에 전자 차단층을 형성하는 단계를 더 포함한다.
본 개시내용의 실시예에 의해 제공되는 양자점 발광 구조를 제조하는 방법에서, 전자 수송층에 또는 전자 수송층과 제1 전극 사이에 전자 차단층을 형성함으로써, 전자 수송층이 높은 이동도를 가질 때 전극으로부터 전자 수송층으로 주입되는 전자들이 감소될 수 있고, 그래서, 양자점 발광층의 캐리어 농도가 균형을 이룰 수 있으며, 이 방법에 의해 제조된 양자점 발광 구조의 발광 효율이 개선될 수 있다. 턴온 전압은 전자 수송층에 전자 차단층을 형성함으로써 효과적으로 감소될 수 있다.
일부 예에서, 제1 전극 상에 전자 수송층을 형성하는 단계는 스퍼터링 프로세스에 의해 제1 전극 상에 전자 수송층을 형성하는 단계를 포함한다. 스퍼터링 프로세스에 의해 형성된(ZnO 박막과 같은) 전자 수송층은 더 적은 불순물을 포함하거나, 심지어는 불순물을 포함하지 않으며, 따라서 높은 치밀성 및 평탄성을 갖는다. 따라서, 이러한 방식으로 형성된 전자 수송층은 높은 치밀성 및 평탄도를 가짐으로써, 나중에 형성되는 양자점 발광층의 평탄도의 개선을 용이하게 하고, 이에 의해, 최종적으로 형성되는 양자점 발광 구조의 평탄도 및 발광 성능을 개선할 수 있다. 즉, 양자점 발광 구조는 높은 평탄도 및 발광 성능뿐만 아니라 높은 발광 효율을 가질 수 있다.
일부 예들에서, 전자 수송층에 전자 차단층을 형성하는 단계는 스퍼터링 프로세스에 의해 전자 수송층 내에 전자 차단층을 형성하는 단계를 포함한다. 유사하게, 스퍼터링 프로세스에 의해 형성된 전자 차단층은 또한, 높은 치밀성 및 평탄성을 가짐으로써, 나중에 형성되는 양자점 발광층의 평탄성의 개선을 용이하게 하고, 이에 의해, 최종적으로 형성되는 양자점 발광 구조의 평탄성 및 발광 성능을 향상시킨다.
일부 예들에서, 전자 수송층은 2개의 하위 전자 수송층들을 포함하고, 전자 수송층에 전자 차단층을 형성하는 단계는 2개의 하위 전자 수송층들 사이에 전자 차단층을 형성하는 단계를 포함한다. 따라서, 방법은 턴온 전압을 감소시킬 수 있다. 그러나, 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지는 않는다. 전자 차단층은 다른 방식으로 전자 수송층에 형성될 수 있다.
일부 예들에서, 전자 수송층은 N+1개의 하위 전자 수송층들을 포함하고, 전자 수송층에 전자 차단층을 형성하는 단계는 N+1개의 하위 전자 수송층들 중에 N개의 하위 전자 차단층들을 형성하는 단계- N은 2 이상의 양의 정수임 -를 포함한다. 따라서, 단일 전자 차단층을 더 얇은 복수의 하위 전자 차단층으로 분할하고, 복수의 하위 전자 수송층 사이에 하위 전자 차단층들을 배열함으로써, 턴온 전압이 더 감소될 수 있다.
일부 예들에서, 전자 수송층에 전자 차단층을 형성하는 단계는 상이한 재료들에 의해 N개의 전자 차단층을 형성하는 단계를 포함한다. 예를 들어, 전자 차단층이 2개의 하위 전자 차단층을 포함할 때, Al2O3 재료가 2개의 하위 전자 차단층 중 하나를 제조하기 위해 사용되고, TaOx 재료가 2개의 하위 전자 차단층 중 다른 하나를 제조하기 위해 사용된다.
일부 예에서, 전극 상에 전자 수송층을 형성하는 단계는 스퍼터링 프로세스에 의해 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 형성하는 단계- 제2 하위 전자 수송층은 제1 하위 전자 수송층의, 양자점 발광층에 가까운, 측면 상에 위치되고, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 것보다 크고 양자점 발광층의 것보다 작음 -를 포함한다.
본 예들에 제공되는 양자점 발광 구조를 제조하는 방법에서, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 것보다 크고 양자점 발광층의 것보다 작으며, 그래서, 제2 하위 전자 수송층의 LUMO 에너지 준위는 양자점 발광층의 것에 더 가깝고, 에너지 준위 매칭이 더 잘 달성될 수 있으며, 이 방법에 의해 제조된 양자점 발광 구조의 발광 효율의 개선이 용이해진다. 또한, 제1 하위 전자 수송층 및 제2 하위 전자 수송층은 스퍼터링 프로세스에 의해 형성된다. 이러한 경우, 제1 하위 전자 수송층 및 제2 하위 전자 수송층은 높은 치밀성을 가질 수 있고, 이에 의해 나중에 형성되는 양자점 발광층의 평탄도의 향상을 용이하게 하고, 그래서, 최종적으로 형성되는 양자점 발광 구조의 평탄도 및 발광 성능을 개선시킨다. 즉, 양자점 발광 구조는 높은 평탄도 및 발광 성능뿐만 아니라 높은 발광 효율을 가질 수 있다.
일부 예에서, 전극으로부터 먼, 전자 수송층의 측면 상에 양자점 발광층을 형성하는 단계는 전자 수송층의, 전극으로부터 먼, 측면 상에 양자점 발광층을 잉크젯 인쇄 프로세스에 의해 형성하는 단계를 포함한다. 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지 않고, 양자점 발광층은, 스핀-코팅 프로세스 또는 포토리소그래피 프로세스 같은 다른 기술에 의해 형성될 수 있다.
일부 예에서, 전자 수송층 및 전자 차단층이 제1 전극 상에 형성된 후에, 그리고, 양자점 발광층이 전극으로부터 먼, 전자 수송층의 측면 상에 형성되기 전에, 방법은 기판으로부터 먼, 전자 수송층의 측면 상에 픽셀 한정 층을 형성하는 단계- 픽셀 한정 층은 전자 수송층들을 노출시키는 개구부들을 포함함 -를 더 포함하고; 전극으로부터 먼 전자 수송층의 측면 상에 양자점 발광층을 형성하는 단계는 잉크젯 인쇄 프로세스에 의해 개구들에 양자점 발광층을 형성하는 단계를 포함한다. 이 방법에서, 개구를 갖는 픽셀 한정 층이 먼저 형성되어, 후속해서 제조된 양자점 발광층들의 범위가 효과적으로 정의될 수 있다. 픽셀 한정 층은 양자점 발광층을 형성하는데 이용되는 개구를 제공할 수 있고, 또한 형성된 전자 수송층의 에지에서의(버(burr) 같은) 결함을 차폐할 수 있어서, 후속해서 형성된 필름 층들이 더 양호한 평탄도를 가질 수 있다.
일부 예에서, 양자점 발광 구조를 제조하기 위한 방법은 증착 프로세스에 의해, 각각의 개구에, 및 각각의 양자점 발광층의, 각각의 기판으로부터 먼 측면 상에, 정공 수송층, 정공 주입층, 및 제2 전극을 형성하는 단계를 더 포함한다. 예를 들어, 제1 전극은 애노드일 수 있고, 제2 전극은 캐소드일 수 있다. 그러나, 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지는 않는다. 제1 전극은 또한 캐소드일 수 있고, 제2 전극은 애노드일 수 있다.
일부 예에서, 양자점 발광 구조를 제조하기 위한 방법은 플라즈마 에칭 또는 샌드블라스팅 처리 프로세스에 의해, 양자점 발광층에 가까운, 전자 수송층의 표면을 조면화하는 단계를 더 포함하고, 전자 수송층의, 양자점 발광층에 가까운, 처리된 표면의 RMS 거칠기의 범위는 5 nm 내지 10 nm이다. 따라서, 전자 수송층의, 양자점 발광층에 가까운, 표면의 거칠기가 높으며, 따라서, 양자점 발광층 내의 양자점과 전자 수송층 사이의 접촉이 증가되고, 나노입자들의 상태의 양자점들이 매끄러운 ZnO 표면 상에 축적되는 것이 방지되고, 작은 접촉 면적에 의해 또는 반전 전자 수송층의 일부와 후속 정공 수송층 사이의 직접 접촉에 의해 야기되는 전기 누설이 회피된다.
본 개시내용의 실시예는 또 다른 양자점 발광 구조를 제조하는 방법을 추가로 제공한다. 양자점 발광 구조를 제조하는 방법은 전극을 형성하고, 전극 상에 전자 수송층을 형성하고, 전자 수송층의, 전극으로부터 먼, 측면 상에 양자점 발광층을 형성하는 단계- 전자 수송층은 스퍼터링에 의해 형성되는 도핑된 ZnO 박막을 포함함 -를 포함한다. 이 구성에서, 도핑된 ZnO 박막은 스퍼터링 프로세스에 의해 형성되기 때문에, 전자 수송층의 전도대 최소값 에너지 준위가 스퍼터링 프로세스에 의해 형성되는 공통의 ZnO 박막의 전도대 최소값 에너지 준위보다 크다. 따라서, 이 방법에 의해 제조된 양자점 발광 구조에서, 전자 수송층의 전도대 최소값 에너지 준위는 양자점 발광층의 LUMO 에너지 준위에 더 가깝고, 따라서, 에너지 준위 매칭이 더 양호하게 달성될 수 있고, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다. 또한, 스퍼터링 프로세스에 의해 형성된 ZnO 박막은 비정질 또는 다결정 상태의 박막이고, 스퍼터링에 의해 형성된 ZnO 박막 또는 도핑된 ZnO 박막은 높은 치밀성 및 평탄성을 가짐으로써, 나중에 형성되는 양자점 발광층의 평탄성의 향상을 용이하게 하고, 이에 의해, 최종적으로 형성되는 양자점 발광 구조의 평탄성 및 발광 성능을 개선시킨다. 즉, 양자점 발광 구조는 높은 평탄도 및 발광 성능뿐만 아니라 높은 발광 효율을 가질 수 있다.
일부 예에서, 전극 상에 스퍼터링 프로세스에 의해 전자 수송층을 형성하는 단계는 아르곤 흐름의 밸브 범위가 40sccm과 같이, 약 30sccm 내지 50sccm이고, 스퍼터링 전력이 약 90W 내지 110W, 예컨대 100W인 상태로 ZnO 타겟에 의해 전극 상에 ZnO 박막을 형성하는 단계를 포함한다. 본 개시내용의 실시예는 이를 포함하지만 이에 제한되지 않는다. 스퍼터링 프로세스의 특정 파라미터들은 실제 조건들에 따라 설정될 수 있다. 전술한 "아르곤 흐름의 범위는 약 30 sccm 내지 50 sccm이다"는 아르곤 흐름의 하한이 30 sccm의 10%의 오차 범위 내에 있고, 아르곤 흐름의 상한은 50 sccm의 10%의 오차 범위 내에 있다는 것을 나타내고; 전술한 "스퍼터링 전력의 범위가 약 90 W 내지 110 W이다"는 스퍼터링 전력의 하한이 90 W의 10%의 오차 범위 내에 있고, 스퍼터링 전력의 상한은 110W의 10%의 오차 범위 내에 있다는 것을 나타낸다는 점을 유의하여야 한다.
일부 예에서, 전극 상에 스퍼터링 프로세스에 의해 전자 수송층을 형성하는 단계는 스퍼터링 프로세스에 의해 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 형성하는 단계- 제2 하위 전자 수송층은 양자점 발광층에 가까운, 제1 하위 전자 수송층의 측면 상에 배열되고, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 것보다 크고 양자점 발광층의 것보다 작음 -를 포함한다. 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 것보다 크고 양자점 발광층의 것보다 작고, 따라서, 제2 하위 전자 수송층의 LUMO 에너지 준위는 양자점 발광층의 것에 더 가깝고, 에너지 준위 매칭이 더 잘 달성될 수 있으며, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다.
예를 들어, 제1 하위 전자 수송층은 스퍼터링 프로세스에 의해 형성된 ZnO 박막일 수 있고, 제2 하위 전자 수송층은 스퍼터링 프로세스에 의해 형성된 도핑된 ZnO 박막일 수 있다.
일부 예에서, 제2 하위 전자 수송층의 도핑 농도는, 제1 하위 전자 수송층에 가까운 제2 하위 전자 수송층의 측면으로부터 양자점 발광층에 가까운 제2 하위 전자 수송층의 측면으로 점진적으로 증가한다. 도핑 농도의 증가에 따라, 도핑된 ZnO 박막의 LUMO 에너지 준위가 증가될 수 있다. 제2 하위 수송층의 도핑 농도는, 제1 하위 전자 수송층에 가까운, 제2 하위 전자 수송층의 측면으로부터, 양자점 발광층에 가까운, 제2 하위 전자 수송층의 측면으로 점진적으로 증가되어, 에너지 준위 매칭이 더 잘 달성될 수 있고, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다.
일부 예에서, 스퍼터링 프로세스에 의해 제2 하위 전자 수송층을 형성하는 단계는 양자점 발광층에 가까운, 제1 하위 전자 수송층의 측면 상에 상이한 도핑 농도를 갖는 복수의 도핑된 하위 전자 수송층을 형성하는 단계- 복수의 도핑된 하위 전자 수송층은 제2 하위 전자 수송층을 형성하고, 복수의 도핑된 하위 전자 수송층 각각의 도핑 농도는 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 점진적으로 증가됨 -를 포함한다. 따라서, 제2 하위 전자 수송층은 구배 변화에서 도핑 농도를 갖는 복수의 도핑된 하위 전자 수송층을 포함하고, 복수의 도핑된 하위 전자 수송층의 도핑 농도들은 각각 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 점진적으로 증가된다. 유사하게, 도핑 농도의 증가에 따라, 도핑된 ZnO 박막의 LUMO 에너지 준위가 증가될 수 있다. 복수의 도핑된 하위 수송층의 도핑 농도들은 각각 제1 하위 전자 수송층으로부터 양자점 발광층으로의 방향으로 점진적으로 증가되기 때문에, 에너지 준위 매칭이 더 잘 달성될 수 있으며, 양자점 발광 구조의 발광 효율의 개선이 용이해질 수 있다.
본 개시내용의 실시예는 어레이 기판의 제조 방법을 추가로 제공한다. 방법은 다음의 단계들(S301 내지 S306)을 포함한다.
S301에서, 제1 전극이 기판 상에 형성된다.
예를 들어, 기판은 유리 기판, 석영 기판, 또는 가요성 PET 기판일 수 있고; 제1 전극은 투명 전극, 예컨대 ITO, FTO(플루오라이드-도핑된 주석 산화물), 또는 전도성 중합체일 수 있고, 또한 불투명 전극, 예컨대 Al 또는 Ag일 수 있다.
S302에서, 전자 수송층은 스퍼터링 프로세스에 의해 제1 전극 상에 형성된다.
예를 들어, 마그네트론 스퍼터링 프로세스에 의해 ZnO 박막 또는 Mg, Al, Zr, Hf 및 Y가 도핑된 ZnO 박막이 전극 상에 형성될 수 있다. 또한, 전자 수송층의 두께는 50 nm 내지 300 nm 범위일 수 있다.
S303에서, 픽셀 한정 층은 기판 및 전자 수송층 상에 형성되며, 픽셀 한정 층은 각각의 전자 수송층의 에지들을 덮고, 전자 수송층의 중간을 노출시키는 개구를 갖는다.
S304에서, 픽셀 한정 층의 개구에서, 전자 수송층의, 제1 전극으로부터 먼, 측면 상에 양자점 발광층이 형성된다.
예를 들어, 양자점 발광층은 잉크젯 인쇄 프로세스에 의해 형성된다.
S305에서, 정공 수송층 및 정공 주입층이 순차적으로 형성된다.
S306에서, 정공 수송층으로부터 먼, 정공 주입층의 측면 상에 제2 전극이 형성된다.
이하의 사항들에 유의할 필요가 있다:
(1) 본 개시내용의 실시예들의 도면들에서, 본 개시내용의 실시예들에 관련된 구조들만이 수반되고, 다른 구조들은 공통 설계(들)를 참조할 수 있다.
(2) 충돌이 없는 경우, 본 개시내용의 일 실시예 또는 상이한 실시예들에서의 특징들이 조합될 수 있다.
상기는 본 개시내용의 특정 실시예들에 불과하고 본 개시내용의 범위를 제한하지 않으며; 본 개시내용의 범위들은 첨부된 청구항들에서 정의되어야 한다.

Claims (39)

  1. 양자점 발광 구조로서,
    양자점 발광층;
    전극; 및
    상기 양자점 발광층과 상기 전극 사이에 위치한 전자 수송층을 포함하고,
    상기 양자점 발광 구조는 상기 전자 수송층에 위치된 전자 차단층을 더 포함하는, 양자점 발광 구조.
  2. 제1항에 있어서, 상기 전자 수송층은 2개의 하위 전자 수송층을 포함하고, 상기 전자 차단층은 상기 2개의 하위 전자 수송층들 사이에 위치되는, 양자점 발광 구조.
  3. 제1항에 있어서, 상기 전자 수송층은 N+1개의 하위 전자 수송층들을 포함하고, 상기 전자 차단층은 N개의 하위 전자 차단층들을 포함하고, 상기 N개의 하위 전자 차단층들은 N+1개의 하위 전자 수송층들 사이에 각각 개재되고, N은 2 이상의 양의 정수인, 양자점 발광 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전자 수송층은 아연 산화물(ZnO) 박막을 포함하는, 양자점 발광 구조.
  5. 제2항 또는 제3항에 있어서, 상기 하위 전자 수송층들 각각은 ZnO 박막인, 양자점 발광 구조.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 전자 차단층의 전도대 최소값 에너지 준위는 상기 양자점 발광층의 전도대 최소값 에너지 준위보다 큰, 양자점 발광 구조.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 전자 차단층의 재료는, 알루미늄 산화물, 탄탈륨 산화물, 및 하프늄 산화물로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 양자점 발광 구조.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 7V의 전압 하에서 상기 양자점 발광 구조의 휘도는 500 cd/m2보다 큰, 양자점 발광 구조.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 전자 수송층의, 상기 양자점 발광층에 가까운, 표면의 RMS(root-mean-square) 거칠기의 범위는 약 5 내지 10 nm인 양자점 발광 구조.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 기판에 수직인 방향에서의 상기 전자 차단층의 두께는 약 1 nm 내지 2 nm인, 양자점 발광 구조.
  11. 제1항에 있어서, 상기 전자 수송층은 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 포함하고, 상기 제2 하위 수송층은 양자점 발광층에 가까운, 상기 제1 하위 전자 수송층의 측면 상에 배열되고, 상기 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 상기 제1 하위 전자 수송층의 전도대 최소값 에너지 준위보다 크고 상기 양자점 발광층의 전도대 최소값 에너지 준위보다 작은, 양자점 발광 구조.
  12. 제11항에 있어서, 상기 전자 차단층은 상기 제1 하위 전자 수송층과 상기 제2 하위 전자 수송층 사이에 배열되는, 양자점 발광 구조.
  13. 제11항에 있어서, 상기 전자 차단층은 상기 제2 하위 전자 수송층에 배열되는, 양자점 발광 구조.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 제1 하위 전자 수송층은 ZnO 박막이고, 상기 제2 하위 전자 수송층은 도핑된 ZnO 박막인, 양자점 발광 구조.
  15. 제14항에 있어서, 상기 제2 하위 전자 수송층의 도핑 물질은 Mg, Al, Zr, Hf, 및 Y로 구성되는 그룹으로부터 선택되는 적어도 하나를 포함하는, 양자점 발광 구조.
  16. 제15항에 있어서, 상기 제2 하위 전자 수송층의 도핑 물질은 Mg이고, 상기 제2 하위 전자 수송층에서의 Mg의 몰백분율은 1% 내지 20% 범위인, 양자점 발광 구조.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 제2 하위 전자 수송층의 도핑 농도는, 상기 제1 하위 전자 수송층에 가까운, 상기 제2 하위 전자 수송층의 측면으로부터, 상기 양자점 발광층에 가까운, 상기 제2 하위 전자 수송층의 측면으로 점진적으로 증가되는, 양자점 발광 구조.
  18. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 제2 하위 전자 수송층은 복수의 도핑된 하위 전자 수송층을 포함하고, 상기 복수의 도핑된 하위 전자 수송층의 도핑 농도들은 상기 제1 하위 전자 수송층으로부터 상기 양자점 발광층으로의 방향으로 점진적으로 증가되는, 양자점 발광 구조.
  19. 어레이 기판으로서, 복수의 발광 엘리먼트들을 포함하고,
    상기 발광 엘리먼트들 중 적어도 하나는 제1항 내지 제18항 중 어느 한 항에 따른 양자점 발광 구조를 채택하는, 어레이 기판.
  20. 제19항에 있어서, 상기 전자 수송층은 제1 하위 전자 수송층 및 제2 하위 전자 수송층을 포함하고, 제2 하위 전자 수송층은 제1 하위 전자 수송층의, 양자점 발광층에 가까운 측면 상에 배열되고, 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 제1 하위 전자 수송층의 전도대 최소값 에너지 준위보다 크고 양자점 발광층의 전도대 최소값 에너지 준위보다 작고, 제1 하위 전자 수송층은 ZnO 박막이고, 제2 하위 전자 수송층은 도핑된 ZnO 박막이고;
    상기 복수의 발광 엘리먼트들은 상이한 컬러들의 발광 엘리먼트들을 포함하고, 상이한 컬러들의 발광 엘리먼트들에서, 상기 제2 하위 수송층들의 도핑 농도들은 상이한, 어레이 기판.
  21. 제19항에 있어서, 상기 도핑된 ZnO 박막의 도펀트는 Mg이고, 상기 복수의 발광 엘리먼트는 적색 발광 엘리먼트, 녹색 발광 엘리먼트, 및 청색 발광 엘리먼트를 포함하고, 상기 적색 발광 엘리먼트의, 상기 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 1% 내지 5%이고, 상기 녹색 발광 엘리먼트의, 상기 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 5% 내지 10%이고, 상기 청색 발광 엘리먼트의, 상기 제2 하위 전자 수송층에서의 Mg의 도핑 농도는 10% 내지 20%인, 어레이 기판.
  22. 제19항 내지 제21항 중 어느 한 항에 있어서,
    상기 복수의 발광 엘리먼트들 각각의 상기 전자 수송층 주위에 배열된 픽셀 한정 층을 더 포함하고,
    상기 픽셀 한정 층은 상기 복수의 발광 엘리먼트들 각각의 상기 전자 수송층의 에지들을 덮고, 상기 복수의 발광 엘리먼트들 각각의 상기 전자 수송층의 중간을 노출시키는 개구를 갖는, 어레이 기판.
  23. 제19항 내지 제22항 중 어느 한 항에 따른 어레이 기판을 포함하는 디스플레이 디바이스.
  24. 양자점 발광 구조를 제조하는 방법으로서,
    제1 전극을 형성하는 단계;
    제1 전극 상에 전자 수송층을 형성하는 단계; 및
    상기 제1 전극으로부터 먼, 상기 전자 수송층의 측면 상에 양자점 발광층을 형성하는 단계를 포함하고,
    상기 방법은 상기 전자 수송층에 전자 차단층을 형성하는 단계를 더 포함하는, 방법.
  25. 제24항에 있어서, 상기 제1 전극 상에 상기 전자 수송층을 형성하는 단계는
    스퍼터링 프로세스에 의해 상기 제1 전극 상에 전자 수송층을 형성하는 단계를 포함하는, 양자점 발광 구조를 제조하는 방법.
  26. 제24항에 있어서, 상기 전자 수송층은 2개의 하위 전자 수송층을 포함하고, 상기 전자 수송층에 상기 전자 차단층을 형성하는 단계는
    상기 2개의 하위 전자 수송층들 사이에 상기 전자 차단층을 형성하는 단계를 포함하는, 양자점 발광 구조를 제조하는 방법.
  27. 제24항에 있어서, 상기 전자 수송층은 N+1개의 하위 전자 수송층을 포함하고, 상기 전자 수송층에 상기 전자 차단층을 형성하는 단계는
    N+1개의 하위 전자 수송층들 사이에 N개의 하위 전자 차단층들을 형성하는 단계- 여기서 N은 2 이상의 양의 정수임 -를 포함하는, 양자점 발광 구조를 제조하는 방법.
  28. 제24항에 있어서, 상기 제1 전극 상에 상기 전자 수송층을 형성하는 단계는 상기 제1 하위 전자 수송층 및 상기 제2 하위 전자 수송층을 스퍼터링 프로세스에 의해 형성하는 단계를 포함하고,
    상기 제2 하위 전자 수송층은 상기 제1 하위 전자 수송층의, 상기 양자점 발광층에 가까운 측면 상에 배열되고, 상기 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 상기 제1 하위 전자 수송층의 것보다 크고 상기 양자점 발광층의 전도대 최소값 에너지 준위보다 작은, 양자점 발광 구조를 제조하는 방법.
  29. 제24항 내지 제28항 중 어느 한 항에 있어서, 상기 전자 수송층에 상기 전자 차단층을 형성하는 단계는
    스퍼터링 프로세스에 의해 상기 전자 수송층에 전자 차단층을 형성하는 단계를 포함하는, 양자점 발광 구조를 제조하는 방법.
  30. 제24항 내지 제28항 중 어느 한 항에 있어서, 상기 제1 전극으로부터 먼, 상기 전자 수송층의 측면 상에 상기 양자점 발광층을 형성하는 단계는 상기 전자 수송층의, 전극으로부터 먼, 측면 상에 상기 양자점 발광층을 잉크젯 인쇄 프로세스에 의해 형성하는 단계를 포함하는, 양자점 발광 구조를 제조하는 방법.
  31. 제30항에 있어서, 상기 전자 수송층 및 상기 전자 차단층이 상기 제1 전극 상에 형성된 후에, 그리고, 상기 양자점 발광층이 상기 전극으로부터 먼, 상기 전자 수송층의 측면 상에 형성되기 전에, 상기 방법은
    상기 제1 전극으로부터 먼, 상기 전자 수송층의 측면 상에 픽셀 한정 층을 형성하는 단계- 상기 픽셀 한정 층은 상기 전자 수송층을 노출시키는 개구부를 포함함 -를 더 포함하고,
    상기 전자 수송층의, 상기 전극으로부터 먼, 측면 상에 상기 양자점 발광층을 형성하는 단계는 상기 잉크젯 인쇄 프로세스에 의해 상기 개구에 상기 양자점 발광층을 형성하는 단계를 포함하는, 양자점 발광 구조를 제조하는 방법.
  32. 제31항에 있어서,
    상기 개구에, 그리고 상기 양자점 발광층의, 상기 제1 전극으로부터 먼, 측면 상에, 증착 프로세스에 의해, 정공 수송층, 정공 주입층, 및 제2 전극을 순차적으로 형성하는 단계를 더 포함하는, 양자점 발광 구조를 제조하는 방법.
  33. 제24항 내지 제32항 중 어느 한 항에 있어서,
    상기 양자점 발광층에 가까운, 상기 전자 수송층의 표면을 플라즈마 에칭 또는 샌드블라스팅 처리 프로세스에 의해 조면화하는 단계를 더 포함하고, 상기 전자 수송층의, 상기 양자점 발광층에 가까운, 처리된 표면의 RMS(root-mean-square) 거칠기의 범위는 5 nm 내지 10 nm인, 양자점 발광 구조를 제조하는 방법.
  34. 양자점 발광 구조를 제조하는 방법으로서,
    전극을 형성하는 단계;
    스퍼터링 프로세스에 의해 전극 상에 전자 수송층을 형성하는 단계; 및
    상기 전극으로부터 먼, 상기 전자 수송층의 측면 상에 양자점 발광층을 형성하는 단계를 포함하고,
    상기 전자 수송층은 스퍼터링에 의해 형성된 도핑된 ZnO 박막을 포함하는, 양자점 발광 구조를 제조하는 방법.
  35. 제34항에 있어서, 상기 스퍼터링 프로세스에 의해 상기 전극 상에 상기 전자 수송층을 형성하는 단계는
    아르곤 흐름이 약 30 sccm 내지 50 sccm이고 스퍼터링 전력이 약 90 W 내지 110 W인 상태로 ZnO 타겟을 이용하여 전극 상에 ZnO 박막을 형성하는 단계를 포함하는, 양자점 발광 구조를 제조하는 방법.
  36. 제34항에 있어서, 상기 스퍼터링 프로세스에 의해 상기 전극 상에 상기 전자 수송층을 형성하는 단계는 상기 스퍼터링 프로세스에 의해 제1 하위 전자 수송층 및 상기 제2 하위 전자 수송층을 형성하는 단계를 포함하고,
    상기 제2 하위 전자 수송층은 상기 제1 하위 전자 수송층의, 상기 양자점 발광층에 가까운, 측면 상에 배열되고, 상기 제2 하위 전자 수송층의 전도대 최소값 에너지 준위는 상기 제1 하위 전자 수송층의 전도대 최소값 에너지 준위보다 크고 상기 양자점 발광층의 전도대 최소값 에너지 준위보다 작은, 양자점 발광 구조를 제조하는 방법.
  37. 제36항에 있어서, 상기 제1 하위 전자 수송층은 ZnO 박막을 포함하고, 상기 제2 하위 전자 수송층은 도핑된 ZnO 박막을 포함하는, 양자점 발광 구조를 제조하는 방법.
  38. 제36항에 있어서, 상기 제2 하위 전자 수송층의 도핑 농도는, 상기 제1 하위 전자 수송층에 가까운, 상기 제2 하위 전자 수송층의 측면으로부터, 상기 양자점 발광층에 가까운, 상기 제2 하위 전자 수송층의 측면으로 점진적으로 증가되는, 양자점 발광 구조를 제조하는 방법.
  39. 제36항에 있어서, 상기 스퍼터링 프로세스에 의해 상기 제2 하위 전자 수송층을 형성하는 단계는
    상기 양자점 발광층에 가까운, 상기 제1 하위 전자 수송층의 측면 상에 상이한 도핑 농도를 갖는 복수의 도핑된 하위 전자 수송층을 형성하는 단계- 상기 복수의 도핑된 하위 전자 수송층은 상기 제2 하위 전자 수송층을 형성함 -을 포함하고, 상기 복수의 도핑된 하위 전자 수송층의 도핑 농도들은 상기 제1 하위 전자 수송층으로부터 상기 양자점 발광층으로의 방향으로 점진적으로 증가되는, 양자점 발광 구조를 제조하는 방법.
KR1020227003917A 2020-05-12 2020-05-12 양자점 발광 구조 및 그 제조 방법, 어레이 기판, 및 디스플레이 장치 KR20230009866A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/089739 WO2021226818A1 (zh) 2020-05-12 2020-05-12 量子点发光结构及其制作方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
KR20230009866A true KR20230009866A (ko) 2023-01-17

Family

ID=78525615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227003917A KR20230009866A (ko) 2020-05-12 2020-05-12 양자점 발광 구조 및 그 제조 방법, 어레이 기판, 및 디스플레이 장치

Country Status (5)

Country Link
US (1) US20220123168A1 (ko)
JP (1) JP2023534085A (ko)
KR (1) KR20230009866A (ko)
CN (1) CN114026703B (ko)
WO (1) WO2021226818A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112196A (ko) * 2022-01-19 2023-07-27 삼성디스플레이 주식회사 양자점 조성물, 이를 이용한 발광 소자 및 상기 발광 소자를 포함한 전자 장치
WO2024044873A1 (zh) * 2022-08-29 2024-03-07 北京京东方技术开发有限公司 发光器件及其制备方法、显示面板、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653691B2 (en) * 2012-12-12 2017-05-16 Universal Display Corporation Phosphorescence-sensitizing fluorescence material system
CN103904178B (zh) * 2014-04-11 2016-08-17 浙江大学 量子点发光器件
KR20160087433A (ko) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 유기발광소자 및 이를 갖는 표시장치
CN105810848B (zh) * 2016-03-16 2017-12-19 京东方科技集团股份有限公司 一种量子点层的制备方法及含有量子点层的qled显示装置、制备方法
CN105679958B (zh) * 2016-04-20 2018-03-13 京东方科技集团股份有限公司 电致发光器件及其制作方法、显示装置
CN106654027A (zh) * 2016-11-22 2017-05-10 纳晶科技股份有限公司 量子点电致发光器件、具有其的显示装置与照明装置
CN106601922B (zh) * 2016-12-15 2020-05-26 Tcl科技集团股份有限公司 一种量子点显示面板及其制作方法
CN107342367A (zh) * 2017-06-28 2017-11-10 深圳市华星光电技术有限公司 量子点电致发光器件及其制作方法
CN107910449A (zh) * 2017-11-16 2018-04-13 信利（惠州）智能显示有限公司 一种量子点发光二极管及其制备方法
CN109346506A (zh) * 2018-10-25 2019-02-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN109728179A (zh) * 2019-01-02 2019-05-07 京东方科技集团股份有限公司 量子点发光二极管器件及其制备方法

Also Published As

Publication number Publication date
CN114026703A (zh) 2022-02-08
JP2023534085A (ja) 2023-08-08
US20220123168A1 (en) 2022-04-21
EP4152418A1 (en) 2023-03-22
CN114026703B (zh) 2023-06-16
WO2021226818A1 (zh) 2021-11-18

Similar Documents

Publication Publication Date Title
US10505136B2 (en) Light-emitting diode, method for fabricating the same, display device
US20210043864A1 (en) Quantum dot light emitting diode device and manufacturing method thereof
US11309504B2 (en) Quantum dot light-emitting device and preparation method thereof
KR20130000218A (ko) 자성체 물질을 함유한 전극 및 상기 전극을 갖는 유기발광소자
KR101654360B1 (ko) 유기 발광소자용 기판 및 그 제조방법
KR101973207B1 (ko) 금속 산화물이 함유된 양극 및 상기 양극을 포함하는 유기발광소자
KR20230009866A (ko) 양자점 발광 구조 및 그 제조 방법, 어레이 기판, 및 디스플레이 장치
US11239443B2 (en) Display panel, method for preparing the same, and display device
US11289667B2 (en) Light-emitting device with high electron injection efficiency
CN112038460A (zh) 一种发光器件、显示基板和显示装置
US20230078114A1 (en) Light-emitting diode device and manufacturing method thereof, and display panel
CN108538905B (zh) Oled发光器件及oled显示装置
KR20100137396A (ko) 유기 조명 장치
WO2022252052A1 (zh) 量子点发光二极管及其制备方法、显示装置
WO2022135405A1 (zh) 发光二极管及其制备方法
US11968853B2 (en) Organic electroluminescent structure and display device
WO2024040464A1 (zh) 一种显示基板、其制作方法及显示装置
CN109786571B (zh) Oled发光器件、显示基板及显示装置
WO2023193427A1 (zh) 一种发光器件及其制备方法、显示装置
WO2021029006A1 (ja) 発光素子及び発光装置
WO2021029007A1 (ja) 発光素子及び発光装置
KR20160093162A (ko) 표시품질이 향상된 유기발광소자
CN113764596A (zh) 有机电致发光器件及其制备方法
TW202347818A (zh) 電極結構及量子點電致發光元件
CN113809253A (zh) 有机电致发光器件及其制备方法