KR20230006375A - 집적 회로를 테스트하는 방법 및 테스트 시스템 - Google Patents

집적 회로를 테스트하는 방법 및 테스트 시스템 Download PDF

Info

Publication number
KR20230006375A
KR20230006375A KR1020220003424A KR20220003424A KR20230006375A KR 20230006375 A KR20230006375 A KR 20230006375A KR 1020220003424 A KR1020220003424 A KR 1020220003424A KR 20220003424 A KR20220003424 A KR 20220003424A KR 20230006375 A KR20230006375 A KR 20230006375A
Authority
KR
South Korea
Prior art keywords
integrated circuit
design
circuit design
heat
test
Prior art date
Application number
KR1020220003424A
Other languages
English (en)
Inventor
안키타 파티다르
산딥 쿠마르 고엘
윈한 리
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
티에스엠씨 난징 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202110752449.3A external-priority patent/CN115308563A/zh
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드, 티에스엠씨 난징 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20230006375A publication Critical patent/KR20230006375A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/003—Environmental or reliability tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Abstract

테스트 회로 기판 상에서 집적 회로를 테스트하는 방법은 프로세서에 의해 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 단계, 집적 회로 설계에 따라 집적 회로를 제조하는 단계, 및 집적 회로의 번인(burn-in) 테스트와 집적 회로의 자동화 테스트(automated test)를 동시에 수행하는 단계를 포함한다. 번인 테스트는 집적 회로의 최소 번인 온도와 집적 회로에 걸친 번인 열 분포를 갖는다. 집적 회로 설계는 집적 회로에 대응한다. 집적 회로는 테스트 회로 기판에 결합된다. 집적 회로는 회로 블록들의 세트와 히터들의 제1 세트를 포함한다.

Description

집적 회로를 테스트하는 방법 및 테스트 시스템{METHOD OF TESTING AN INTEGRATED CIRCUIT AND TESTING SYSTEM}
본 발명은 집적 회로를 테스트하는 방법 및 테스트 시스템에 관한 것이다.
집적 회로(integrated circuit; IC)의 소형화 시의 최근의 경향은 전력을 적게 소비하지만 더욱 빠른 속도로 기능성을 제공하는 더 작은 디바이스를 초래했다. 소형화 프로세스는 또한 더 엄격한 설계 및 제조 사양을 초래했다. 다양한 전자 설계 자동화(electronic design automation; EDA) 도구는 반도체 디바이스를 위한 설계를 생성, 최적화 및 검증하는 동시에 설계 및 제조 사양이 충족되도록 한다. 그러나 반도체 디바이스의 테스트는 시간이 많이 소요되는 프로세스이다.
본 개시의 양상은 첨부한 도면들과 함께 읽을 때 하기의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준적 관행에 따라, 다양한 피처(features)는 실제 크기대로 도시되지 않는 것을 주목된다. 실제로, 다양한 피처의 치수는 논의 명료화를 위해 임의로 증가되거나 감소될 수 있다.
도 1은 일부 실시예에 따른 시스템의 블록도이다.
도 2는 일부 실시예에 따른 웨이퍼의 도면이다.
도 3은 일부 실시예에 따른 캐리어 웨이퍼의 도면이다.
도 4는 일부 실시예에 따른 집적 회로를 테스트하는 방법의 흐름도이다.
도 5는 일부 실시예에 따른 방법의 흐름도이다.
도 6은 일부 실시예에 따른 표이다.
도 7은 일부 실시예에 따른 집적 회로 설계의 블록도이다.
도 8은 일부 실시예에 따른 집적 회로 설계의 열 시그니처(heat signature)를 결정하는 방법의 흐름도이다.
도 9a는 일부 실시예에 따른 전력 지도(power map)의 도면이다.
도 9b는 일부 실시예에 따른 집적 회로 설계의 블록도이다.
도 9c는 일부 실시예에 따른 열 지도(heat map)의 도면이다.
도 10은 일부 실시예에 따른 집적 회로 설계를 수정하는 방법의 흐름도이다.
도 11a는 일부 실시예에 따른 전력 지도 및 집적 회로 설계의 도면이다.
도 11b는 일부 실시예에 따른 전력 지도 및 집적 회로 설계의 도면이다.
도 11c는 일부 실시예에 따른 전력 지도 및 집적 회로 설계의 도면이다.
도 12는 일부 실시예에 따른 집적 회로의 번인(burn-in) 테스트 및 집적 회로의 자동화 테스트(automated test)를 동시에 수행하는 방법의 흐름도이다.
도 13은 일부 실시예들에 따른 히터의 단면도이다.
도 14는 일부 실시예에 따라 IC 레이아웃 설계를 설계하고, IC 설계를 시뮬레이션하며, IC 회로를 제조하기 위한 시스템의 개략도이다.
도 15는 본 개시의 적어도 하나의 실시예에 따라, IC 제조 시스템 및 이와 연관된 IC 제조 흐름의 블록도이다.
하기의 개시는, 제공된 특허 대상의 피처를 구현하기 위한 상이한 실시예, 또는 예를 제공한다. 본 개시를 간단하게 하기 위해, 컴포넌트, 물질, 값, 단계, 배열 등의 특정한 예가 하기에서 설명된다. 이들은, 물론, 예에 불과하며 제한하는 것은 아니다. 다른 컴포넌트, 물질, 값, 단계, 배열 등이 고려된다. 예를 들어, 이하의 설명에서 제2 피처 위에 또는 제2 피처 상에 제1 피처의 형성은, 제1 피처와 제2 피처가 직접 접촉해서 형성되는 실시예를 포함할 수 있고, 추가적인 피처가 제1 피처와 제2 피처 사이에 형성될 수 있어서 제1 피처와 제2 피처가 직접 접촉될 수 없는 실시예를 또한, 포함할 수 있다. 또한, 본 개시는 다양한 예들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이 반복은 간략함과 명료함을 위한 것이고, 논의되는 다양한 실시예들 및/또는 구성들 간의 관계를 본질적으로 지시하지는 않는다.
또한, "밑에", "아래에", "하부에", "위에", "상부에" 등과 같은 공간적으로 상대적인 용어들은 도면들에서 도시되는 바와 같이 하나의 요소 또는 피처와 또 다른 요소(들) 또는 피처(들) 간의 관계를 설명하도록 설명의 용이함을 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에서 묘사된 방위에 추가적으로 사용 또는 동작 중인 디바이스의 상이한 방위들을 포괄하도록 의도된다. 장치는 다르게(90도 회전되거나 또는 다른 방위로) 배향될 수 있고, 본 명세서에서 사용된 공간적으로 상대적인 기술어들(descriptors)은 마찬가지로 상응하게 해석될 수 있다.
일부 실시예에 따르면, 집적 회로를 테스트하는 방법은 집적 회로 설계 전체에 걸친 제1 열 분포(heat distribution)의 시뮬레이션을 수행하는 단계, 집적 회로 설계에 따라 집적 회로를 제조하는 단계, 및 집적 회로의 번인 테스트와 집적 회로의 자동화 테스트를 동시에 수행하는 단계를 포함한다.
일부 실시예에서, 집적 회로의 번인 테스트와 집적 회로의 자동화 테스트를 동시에 수행함으로써, 집적 회로를 테스트하는 방법은 자동화 테스트 후에 번인 테스트가 수행되는 다른 접근법보다 더 짧은 테스트 시간을 갖는다. 일부 실시예에서, 집적 회로의 고장(failure)이 검출된 후, 번인 테스트가 중단되어 번인 테스트 시간이 감소된다.
시스템
도 1은 일부 실시예에 따른 시스템(100)의 블록도이다.
일부 실시예에서, 시스템(100)은 웨이퍼(102)를 테스트하도록 구성된 테스트 시스템이다. 일부 실시예에서, 시스템(100)은 집적 회로(201)(도 2에 도시됨)를 테스트하도록 구성된다.
시스템(100)은 테스트 회로 기판(test circuit board, 104) 및 캐리어 웨이퍼(106) 각각에 결합된 웨이퍼(102)를 포함한다. 웨이퍼(102)는 복수의 집적 회로(201)(도 2에 도시됨)를 포함한다.
테스트 회로 기판(104)은 웨이퍼(102)의 하나 이상의 테스트를 수행하도록 구성된다. 테스트 회로 기판(104)은 웨이퍼(102)에 전기적으로 결합된다. 일부 실시예에서, 테스트 회로 기판(104)은 자동 테스트 장비(automatic test equipment; ATE) 기판이고, 웨이퍼(102)의 하나 이상의 자동화 테스트를 수행하도록 구성된다. 테스트 회로 기판(104)은 웨이퍼(102)와 시스템(110) 사이에 전기적으로 결합된다. 테스트 회로 기판(104)은 링크(120)에 의해 시스템(110)에 전기적으로 결합된다. 일부 실시예에서, 웨이퍼(102)는 테스트 회로 기판(104)에 의해 시스템(110)에 전기적으로 결합된다. 웨이퍼(102) 또는 테스트 회로 기판(104)의 다른 구성은 본 개시의 범위 내에 있다.
캐리어 웨이퍼(106)는 웨이퍼(102)를 운반하도록 구성된다. 캐리어 웨이퍼(106)는 하나 이상의 히터 칩(108)을 포함한다. 캐리어 웨이퍼(106) 및 히터 칩(108)은 링크(122)에 의해 시스템(110)에 전기적으로 결합된다. 일부 실시예에서, 적어도 링크(120 또는 122)는 전도성 와이어이다. 일부 실시예에서, 적어도 링크(120 또는 122)는 데이터를 교환하도록 구성된 데이터 링크이다. 일부 실시예에서, 히터 칩(108)은 링크(122)에 의해 시스템(110)에 전기적으로 결합된 하나 이상의 다이를 포함하고, 웨이퍼(102)의 번인 테스트 동안 열을 생성하도록 구성된다. 캐리어 웨이퍼(106) 또는 히터 칩(108)의 다른 구성은 본 개시의 범위 내에 있다.
시스템(110)은 테스트 회로 기판(104)에 의해 웨이퍼(102) 내의 집적 회로에 전기적으로 결합된다. 시스템(110)은 링크(122)에 의해 캐리어 웨이퍼(106)의 하나 이상의 히터 칩(108)에 전기적으로 결합된다.
시스템(110)은 웨이퍼(102) 내의 하나 이상의 집적 회로의 번인 테스트와 웨이퍼(102) 내의 하나 이상의 집적 회로의 하나 이상의 자동화 테스트를 동시에 수행하도록 구성된다. 일부 실시예에서, 웨이퍼(102) 내의 하나 이상의 집적 회로의 하나 이상의 자동화 테스트는 테스트 회로 기판(104) 및 시스템(110)에 의해 수행된다.
일부 실시예에서, 번인 테스트는 웨이퍼(102) 내의 집적 회로의 조기(early) 고장에 대해 웨이퍼(102)를 테스트하는 것을 포함한다. 일부 실시예에서, 번인 테스트는 웨이퍼(102) 내의 집적 회로에 열적 스트레스 및 환경적 스트레스를 인가하여 웨이퍼(102) 내의 집적 회로에서 검출 가능한 고장을 야기하도록 구성된다. 일부 실시예에서, 고장은 웨이퍼(102)의 제조 프로세스에서의 결함에 의해 야기된다. 일부 실시예에서, 번인 테스트는 일정 기간 동안 최소 번인 온도(TBI)를 적용하도록 구성된다. 일부 실시예에서, 번인 테스트는 웨이퍼(102) 내의 집적 회로에 걸친 번인 열 분포를 생성하는 데 사용된다. 일부 실시예에서, 최소 번인 온도(TBI)는 섭씨 약 120도 내지 섭씨 약 160도의 범위이다. 일부 실시예에서, 번인 테스트의 지속 시간은 약 12시간 내지 약 72시간의 범위이다.
일부 실시예에서, 테스트 회로 기판(104) 및 시스템(110)에 의해 수행되는 하나 이상의 자동화 테스트는 전압 측정, 전류 측정, 타이밍 측정, 신뢰성 테스트 등을 포함한다. 일부 실시예에서, 하나 이상의 자동화 테스트는 웨이퍼(102) 내의 하나 이상의 집적 회로의 동작 테스트를 포함한다.
일부 실시예에서, 시스템(110)은 집적 회로(201)(도 2)를 제조하는데 사용 가능한 집적 회로 설계(700)(도 7에 도시됨)의 성능을 설계 및 시뮬레이션하도록 구성된 전자 설계 자동화(electronic design automation; EDA) 도구이다.
시스템(110)의 다른 구성이 본 개시의 범위 내에 있다.
일부 실시예에서, 웨이퍼(102)의 하나 이상의 집적 회로의 번인 테스트와 웨이퍼(102)의 하나 이상의 집적 회로의 하나 이상의 자동화 테스트(예컨대, ATE)를 동시에 수행함으로써, 시스템(100)은 ATE 테스트 후에 번인 테스트가 수행되는 다른 접근 방식보다 더 짧은 테스트 시간을 갖는다. 예를 들어, 일부 실시예에서, 웨이퍼(102) 내의 집적 회로의 고장이 검출된 후, 번인 테스트가 중지될 수 있고, 이에 의해 번인 테스트 시간을 감소시킬 수 있다.
일부 실시예에서, 하나 이상의 히터 칩(108)으로 캐리어 웨이퍼(106)를 구성함으로써, 히터 칩(108)은 웨이퍼(102)의 번인 테스트를 위한 열원(heat source)으로서 구성되고, 따라서 시스템(100)이 번인 기판 또는 오븐 없이 번인 테스트를 수행할 수 있도록 균일한 베이킹 솔루션을 제공하여 번인 기판 또는 오븐을 사용하는 다른 접근 방식에 비해 비용을 낮춘다.
시스템(100)의 다른 구성이 본 개시의 범위 내에 있다.
웨이퍼
도 2는 일부 실시예에 따른 웨이퍼(200)의 도면이다.
웨이퍼(200)는 도 1의 웨이퍼(102)의 실시예이고, 따라서 유사한 상세한 설명은 생략된다. 도 1 내지 도 15 중 하나 이상에서와 동일하거나 유사한 컴포넌트에는 동일한 참조 번호가 부여되고, 따라서 그에 대한 상세한 설명은 생략된다.
웨이퍼(200)는 어레이에 배열된 복수의 집적 회로(201)를 포함한다.
웨이퍼(200)의 영역(202)은 복수의 집적 회로(201) 중의 집적 회로(203)에 대응한다. 집적 회로(203)는 복수의 집적 회로(201) 중 단일 집적 회로에 대응한다. 일부 실시예에서, 복수의 집적 회로(201) 중의 각각의 집적 회로는 동일하다. 일부 실시예에서, 복수의 집적 회로(201) 중 적어도 하나의 집적 회로는 복수의 집적 회로(201) 중의 또 다른 집적 회로와는 다르다.
일부 실시예에서, 집적 회로(203)의 세부 사항은 복수의 집적 회로(201) 중 하나 이상에 적용 가능하고, 간결함을 위해 유사한 상세한 설명은 생략된다.
복수의 집적 회로(201)의 다른 구성은 본 개시의 범위 내에 있다.
집적 회로(203)는 회로 블록(204)의 세트 및 히터(206)의 세트를 포함한다.
회로 블록(204)의 세트는 적어도 중앙 프로세싱 유닛(central processing unit; CPU)(204a), CPU(240b), CPU(204c), CPU(204d), 그래픽 프로세싱 유닛(graphics processing unit; GPU)(204e) 또는 위상 고정 루프(phase locked loop; PLL)를 포함한다. 회로 블록(204)의 세트의 다른 수의 회로는 본 개시의 범위 내에 있다.
CPU, GPU 및 PLL은 예시를 위해 사용되며, 회로 블록(204)의 세트의 다른 유형의 회로는 다양한 실시예의 범위 내에 있다. 예를 들어, 일부 실시예에서, 회로 블록(204)의 세트는 프로세서 코어, 디지털 신호 처리(digital signal processing; DSP) 코어, 임베디드 GPU를 포함하는 임베디드 프로세서, 예를 들어, 범용 직렬 버스(universal serial bus; USB) 제어기, 이더넷, PCI-E, WIFI, WIMAX, 또는 BLUETOOTH와 같은 인터페이스, 예를 들어, UART(universal asynchronous receiver transmitter) 또는 전력 관리 블록과 같은 주변 장치, 또는 메모리 모듈 및/또는 제어기를 포함한다.
회로 블록(204)의 세트의 적어도 CPU(204a), CPU(204b), CPU(204c), CPU(204d), GPU(204e) 또는 PLL(204f)은 동작됨으로써 열을 생성하도록 구성된다. 일부 실시예에서, 회로 블록(204)의 세트의 적어도 CPU(204a), CPU(204b), CPU(204c), CPU(204d), GPU(204e) 또는 PLL(204f)은 집적 회로(200)의 번인 테스트 및 ATE 테스트 동안 동작됨으로써 열을 생성하도록 구성된다.
히터(206)의 세트는 적어도 히터(206a) 또는 히터(206b)를 포함한다. 히터의 세트(206)의 적어도 히터(206a 또는 206b)는 열을 생성하도록 구성된다. 일부 실시예에서, 히터의 세트(206)의 적어도 히터(206a 또는 206b)는 집적 회로(203)의 번인 테스트 및 ATE 테스트 동안 열을 생성하도록 구성된다. 일부 실시예에서, 히터(206)의 세트가 테스트를 위해 사용되지 않을 때, 히터(206)의 세트의 적어도 히터(206a 또는 206b)는 동작하도록 구성되지 않고, 따라서 열을 생성하지 않는다.
일부 실시예에서, 히터(206)의 세트의 적어도 히터(206a 또는 206b)는 하나 이상의 상호접속부(1302a 및 1302b)(도 13에 도시됨)를 포함한다. 일부 실시예에서, 히터(206)의 세트의 적어도 히터(206a 또는 206b)는 동작됨으로써 열을 생성하도록 구성된 하나 이상의 회로 컴포넌트를 포함한다.
일부 실시예에서, 회로 블록(204)의 세트 및 히터(206)의 세트는 시스템(100)에 의해 수행되는 적어도 번인 테스트 또는 ATE 테스트를 위한 열원의 세트로서 구성되고, 이에 의해 집적 회로(203)의 열 시그니처를 생성한다. 일부 실시예에서, 열 시그니처는 집적 회로 전체에 걸친 열 분포의 지도(map)에 대응한다. 일부 실시예에서, 열 분포 지도(900C)의 예가 도 9c에 도시되어 있다.
일부 실시예에서, 회로 블록(204)의 세트 및 히터(206)의 세트는 집적 회로(203) 전체에 걸쳐 균일한 열 분포를 생성하도록 구성된다. 일부 실시예에서, 균일한 열 분포는 열 범위(HR)(도 5에 도시됨) 내에 있는 집적 회로(예컨대, 집적 회로(203)) 전체에 걸친 열 분포에 대응한다. 일부 실시예에서, 열 범위는 시스템(100) 또는 방법(500)(도 5에 도시됨)의 사용자에 의해 정의되거나 명시된다. 일부 실시예에서, 열 범위는 최소 열 값(heat value)과 최대 열 값 사이이다.
일부 실시예에서, 집적 회로(203) 또는 집적 회로(201)의 세트 전체에 걸친 열 분포는 회로 블록(204)의 세트 및 히터(206)의 세트의 적어도 위치, 회로 요소의 수, 크기 또는 구성된 전력을 변경함으로써 수정된다. 일부 실시예에서, 회로 블록(204)의 세트 및 히터(206)의 세트의 적어도 위치, 회로 요소의 수, 크기 또는 구성된 전력은 집적 회로(203) 전체에 걸쳐 균일한 열 분포를 생성하도록 조정될 수 있다. 일부 실시예에서, 집적 회로(203) 또는 집적 회로(201)의 세트가 균일한 열 분포를 갖는 경우, 시스템(100)은 도 1의 히터 칩(108)에서 능동 요소의 수를 감소시키면서 번인 테스트를 수행하도록 구성된다.
일부 실시예에서, 회로 블록(204)의 세트 및 히터(206)의 세트는 시뮬레이션된 설계 전력 레벨(예컨대, 도 6의 표(600))에 대응하는 구성된 전력 레벨에서 동작함으로써 집적 회로(203) 전체에 걸쳐 균일한 열 분포를 생성하도록 수정된다. 일부 실시예에서, 균일한 열 분포를 갖는 집적 회로(203) 또는 집적 회로(201)의 세트에 응답하여, 시스템(100)은 도 1의 히터 칩(108)에서 능동 요소를 사용하지 않고 번인 테스트를 수행하도록 구성된다.
회로 블록(204)의 세트 및 히터(206)의 세트의 다른 구성은 본 개시의 범위 내에 있다.
웨이퍼(200)의 다른 구성이 본 개시의 범위 내에 있다.
캐리어 웨이퍼
도 3은 일부 실시예에 따른 캐리어 웨이퍼(300)의 도면이다.
캐리어 웨이퍼(300)는 도 1의 캐리어 웨이퍼(106)의 실시예이고, 따라서 유사한 상세한 설명은 생략된다.
캐리어 웨이퍼(300)는 어레이로 배열된 복수의 집적 회로 다이(301)를 포함한다.
캐리어 웨이퍼(300)의 영역(302)은 복수의 집적 회로 다이(301) 중의 집적 회로 다이(303)에 대응한다. 집적 회로 다이(303)는 복수의 집적 회로 다이(301) 중의 단일 집적 회로 다이에 대응한다. 일부 실시예에서, 복수의 집적 회로 다이(301)의 각각의 집적 회로 다이는 복수의 집적 회로 다이 중의 또 다른 집적 회로 다이와 동일하다. 일부 실시예에서, 복수의 집적 회로 다이(301) 중의 적어도 하나의 집적 회로 다이는 복수의 집적 회로 다이(301) 중의 또 다른 집적 회로 다이와 상이하다.
영역(302)은 웨이퍼(200)의 영역(202)과 동일한 영역을 갖는다. 일부 실시예에서, 영역(302)은 웨이퍼(200)의 영역(202)과는 상이한 영역을 갖는다.
복수의 집적 회로 다이(301) 중의 각각의 집적 회로 다이는 웨이퍼(200)의 복수의 집적 회로(201) 중의 각각의 대응하는 집적 회로와 연관된다. 일부 실시예에서, 복수의 집적 회로 다이(301) 중의 각각의 대응하는 집적 회로 다이의 위치는 웨이퍼(200)의 복수의 집적 회로(201) 중의 대응하는 집적 회로 각각과 동일한 대응하는 위치에 있다.
복수의 집적 회로 다이(301) 중의 각각의 집적 회로 다이는 웨이퍼(200)의 복수의 집적 회로(201) 중의 각각의 집적 회로와 동일한 면적을 갖는다. 일부 실시예에서, 복수의 집적 회로 다이(301) 중 적어도 하나의 집적 회로 다이는 웨이퍼(200)의 복수의 집적 회로(201) 중 적어도 하나의 집적 회로와는 상이한 면적을 갖는다.
일부 실시예에서, 집적 회로 다이(303)의 세부 사항은 복수의 집적 회로 다이(301) 중 하나 이상에 적용 가능하고, 간결함을 위해 유사한 상세한 설명은 생략된다.
복수의 집적 회로 다이(301)의 다른 구성은 본 개시의 범위 내에 있다.
집적 회로 다이(303)는 회로 다이(304)의 세트를 포함한다. 회로 다이(304)의 세트는 적어도 다이(304a, 304b, ..., 304y 또는 304z)를 포함하는 다이의 어레이이며, 여기서 z는 회로 다이(304)의 세트의 다이 수에 대응하는 양의 정수이다.
회로 다이(304)의 세트의 각 다이는 회로 다이의 세트의 서로 다른 다이와 동일하다. 일부 실시예에서, 회로 다이(304)의 세트의 적어도 하나의 다이는 회로 다이(304)의 세트의 적어도 또 다른 다이와 상이하다.
회로 다이(304)의 세트의 각 다이는 회로 다이의 세트의 서로 다른 다이와 동일한 면적을 갖는다. 일부 실시예에서, 회로 다이(304)의 세트의 적어도 하나의 다이는 회로 다이(304)의 세트의 적어도 또 다른 다이와 상이한 면적을 갖는다.
회로 다이(304)의 세트의 각 다이는 히터(306)의 세트의 대응하는 히터로서 동작하도록 구성된다.
히터(306)의 세트는 적어도 히터(306a, 306b, …, 306y, 또는 306z)를 포함한다. 히터의 세트(306)의 각 히터는 열을 생성하도록 구성된다. 일부 실시예에서, 히터의 세트(306)의 적어도 하나 이상의 히터는 집적 회로(203)의 번인 테스트 및 ATE 테스트 동안 열을 생성하도록 구성된다.
일부 실시예에서, 집적 회로 다이(303) 또는 집적 회로 다이(301)의 세트 전체에 걸친 열 분포는 구성된 전력을 조정하거나 회로 다이(304)의 세트에서 대응하는 다이를 턴 온 또는 턴오프함으로써 수정된다. 일부 실시예에서, 히터의 세트(306) 내의 히터의 서브세트는 다이의 세트(304)의 다이의 대응하는 서브세트를 턴오프함으로써 턴오프되고, 따라서 열을 생성하지 않는다. 일부 실시예에서, 히터의 세트(306) 내의 히터의 서브세트는 다이의 세트(304)의 다이의 대응하는 서브세트를 턴 온함으로써 턴 온되고, 따라서 열을 생성한다.
일부 실시예에서, 회로 다이(304)의 세트 및 히터(306)의 세트는 시스템(100)에 의해 수행되는 적어도 번인 테스트 또는 ATE 테스트를 위한 열원의 또 다른 세트로서 구성되고, 이에 의해 집적 회로 다이(203)의 또 다른 열 시그니처를 생성한다.
일부 실시예에서, 집적 회로(203)에 의해 생성된 열 시그니처는 집적 회로 다이(303)의 또 다른 열 시그니처와 결합되어 집적 회로(203) 전체에 균일한 열 분포를 생성한다. 일부 실시예에서, 집적 회로(203) 전체에 걸쳐 균일한 열 분포를 생성함으로써, 집적 회로(203) 및 집적 회로 다이(303)에 대해 수행된 번인 테스트는 도 1에서 위에서 논의된 이점 중 하나 이상을 달성한다.
일부 실시예에서, 집적 회로 다이(303) 또는 집적 회로 다이(301)의 세트는 집적 회로(203) 또는 집적 회로(301)의 세트의 열원과 결합될 때 집적 회로(203) 전체에 걸쳐 균일한 열 분포를 생성하는 보충 열원(supplemental heat source)으로서 구성된다.
일부 실시예에서, 다이의 세트(304)의 동작 또는 턴 온된 다이의 수를 조정함으로써 히터(306)의 세트의 히터의 수를 조정하여 집적 회로 다이(303)에 의해 생성된 열의 양을 조정하고, 이에 따라 집적 회로 다이(303)는 집적 회로(203)의 열원에 대한 보충 열원으로서 기능한다.
회로 다이(304)의 세트 및 히터(306)의 세트의 다른 구성은 본 개시의 범위 내에 있다.
웨이퍼(300)의 다른 구성이 본 개시의 범위 내에 있다.
방법
도 4는 일부 실시예에 따른 집적 회로를 테스트하는 방법(400)의 흐름도이다.
일부 실시예에서, 도 4는 도 1의 시스템(100), 도 14의 시스템(1400) 또는 IC 제조 시스템(1500)을 동작하는 방법의 흐름도이다.
추가 동작들이 적어도 도 4에 도시된 방법(400), 도 5에 도시된 방법(500), 도 8에 도시된 방법(800), 도 10에 도시된 방법(1000), 또는 도 12에 도시된 방법(1200) 이전에, 도중에 및/또는 이후에 수행될 수 있고, 일부 다른 동작은 여기에서 간략하게만 설명될 수 있다는 것이 이해된다. 일부 실시예에서, 적어도 방법(400), 방법(500), 방법(800), 방법(1000), 또는 방법(1200)의 다른 동작 순서는 본 개시의 범위 내에 있다. 일부 실시예에서, 적어도 방법(400), 방법(500), 방법(800), 방법(1000), 또는 방법(1200)의 하나 이상의 동작이 수행되지 않는다.
적어도 방법(400), 방법(500), 방법(800), 방법(1000), 또는 방법(1200)은 예시적인 동작을 포함하지만, 적어도 방법(400), 방법(500), 방법(800), 방법(1000), 또는 방법(1200)의 동작이 반드시 도시된 순서로 수행되는 것은 아니다. 적어도 방법(400), 방법(500), 방법(800), 방법(1000), 또는 방법(1200)의 동작은 개시된 실시예의 사상 및 범위에 따라 적절하게 추가, 대체, 변경 및/또는 제거될 수 있다. 적어도 방법(400), 방법(500), 방법(800), 방법(1000), 또는 방법(1200)은 시스템(100), 웨이퍼(200), 캐리어 웨이퍼(300), 시스템(1400) 또는 IC 제조 시스템(1500) 중 하나 이상의 피처를 이용하는 것으로 이해된다.
방법(400)의 동작(402)에서, 집적 회로 설계 전체에 걸친 열 분포의 시뮬레이션이 프로세서에 의해 수행된다. 일부 실시예에서, 동작(402)의 시뮬레이션은 도 14의 시스템(1400)에 의해 수행되는 컴퓨터 시뮬레이션이다. 일부 실시예에서, 방법(400)의 프로세서는 도 14의 프로세서(1402)를 포함한다.
일부 실시예에서, 방법(400)의 집적 회로 설계는 적어도 도 7의 집적 회로 설계(700), 도 9a의 집적 회로 설계(900A), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)를 포함한다. 일부 실시예에서, 방법(400)의 집적 회로 설계는 집적 회로의 설계이다.
일부 실시예에서, 방법(400)의 열 분포는 적어도 도 9c의 열 시그니처(930)에 의해 도시된 열 분포, 도 11a의 열 시그니처(1102)에 의해 도시된 열 분포, 도 11a의 열 시그니처(1106)에 의해 도시된 열 분포, 도 11b 내지 도 11c의 열 시그니처(1122)에 의해 도시된 열 분포, 도 11b의 열 시그니처(1126)에 의해 도시된 열 분포, 또는 도 11c의 열 시그니처(1146)에 의해 도시된 열 분포를 포함한다.
방법(400)의 동작(404)에서, 집적 회로는 집적 회로 설계에 따라 제조된다. 일부 실시예에서, 방법(400)의 집적 회로는 적어도 웨이퍼(102), 웨이퍼(200), 복수의 집적 회로(201) 또는 집적 회로(203)를 포함한다. 일부 실시예에서, 동작(404)은 도 15의 IC 제조 시스템(1500)에 의해 수행된다.
방법(400)의 동작(406)에서, 집적 회로의 번인 테스트 및 집적 회로의 자동화 테스트가 동시에 수행된다. 일부 실시예에서, 동작(406)은 도 1의 시스템(100)에 의해 수행된다. 일부 실시예에서, 방법(400)의 번인 테스트는 도 1의 시스템(100)에 의해 수행되는 번인 테스트를 포함하고, 유사한 상세한 설명은 생략된다. 일부 실시예에서, 방법(400)의 자동화 테스트는 도 1의 시스템(100)에 의해 수행되는 자동화 또는 ATE 테스트를 포함하며, 유사한 상세한 설명은 생략된다.
방법(400)은 적어도 도 1의 시스템(100), 도 2의 웨이퍼(200) 또는 도 3의 캐리어 웨이퍼(300)와 관련하여 위에서 논의된 이점들을 달성하도록 동작한다.
도 5는 일부 실시예에 따른 방법(500)의 흐름도이다.
일부 실시예들에서, 방법(500)은 도 4의 방법(400)의 동작들을 포함하고, 유사한 상세한 설명은 생략된다. 예를 들어, 일부 실시예에서, 방법(500)은 도 4의 동작(402 및 404)의 실시예를 포함한다.
일부 실시예에서, 방법(500)은 집적 회로 설계 전체에 걸친 열 분포의 시뮬레이션을 수행하는 방법, 및 집적 회로 설계에 따라 집적 회로를 제조하는 방법이다.
일부 실시예에서, 집적 회로 설계 전체에 걸친 열 분포의 시뮬레이션을 수행하는 방법은 동작(502, 504, 506, 508, 510, 514 및 516)을 포함한다. 일부 실시예에서, 동작(502, 504, 506, 508, 510, 514 및 516)은 도 4의 동작(402)의 실시예이며, 유사한 상세한 설명은 생략된다. 일부 실시예에서, 동작(502, 504, 506, 508, 510, 514 및 516) 중 하나 이상이 도 14의 시스템(110) 또는 시스템(1400)에 의해 수행된다.
일부 실시예에서, 집적 회로 설계에 따라 집적 회로를 제조하는 방법은 동작(512)을 포함한다. 일부 실시예에서, 동작(512)은 도 4의 동작(404)이며, 유사한 상세한 설명은 생략된다. 일부 실시예에서, 동작(512)은 도 15의 IC 제조 시스템(1500)에 의해 수행된다.
방법(500)의 동작(502)에서, 집적 회로 설계의 열 범위(HR)가 사용자로부터 수신된다. 일부 실시예에서, 방법(500)의 사용자는 적어도 도 14의 시스템(100), 시스템(110) 또는 시스템(1400)의 사용자를 포함한다. 일부 실시예에서, 방법(500)의 열 범위(HR)는 도 1의 열 범위를 포함하고, 유사한 상세한 설명은 생략한다. 일부 실시예에서, 열 범위(HR)는 최소 열 값(Hmin)과 최대 열 값(Hmax) 사이에 정의된다.
일부 실시예에서, 열 범위(HR) 내에 포함된 열 값은 집적 회로 설계 전체에 걸쳐 균일한 열 분포로서 간주된다. 일부 실시예에서, 방법(500)의 집적 회로 설계는 적어도 도 7의 집적 회로 설계(700), 도 9a의 집적 회로 설계(900A), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)를 포함한다.
일부 실시예에서, 방법(500)의 집적 회로 설계는 예를 들어, 적어도 웨이퍼(102), 웨이퍼(200), 복수의 집적 회로(201) 또는 집적 회로(203)와 같은 집적 회로의 설계이다.
방법(500)의 동작(504)에서, 집적 회로 설계에서 회로 블록의 세트 및 히터의 세트에 대해 구성된 전력 정보가 획득된다. 일부 실시예에서, 방법(500)의 동작(504)은 집적 회로 설계에서 회로 블록의 세트의 각 회로 블록 및 히터의 세트의 각 히터에 대해 구성된 전력 정보를 획득하는 것을 포함한다.
일부 실시예에서, 집적 회로 설계의 회로 블록의 세트 및 히터의 세트에 대해 구성된 전력 정보는 도 6의 표(600)와 같은 표로부터 획득된다. 일부 실시예에서, 표(600)는 도 14의 메모리(1404)에 저장된다. 일부 실시예들에서, 방법(500)의 구성된 전력 정보는 적어도 도 6의 최대로 구성된 전력 정보(604) 또는 도 6의 구성된 전력 정보(606)를 포함한다.
일부 실시예에서, 방법(500)의 집적 회로 설계의 회로 블록의 세트는 적어도 도 7 또는 도 11a 내지 11c의 회로 블록(704)의 세트를 포함한다. 일부 실시예에서, 방법(500)의 집적 회로 설계의 회로 블록의 세트는 적어도 도 6의 회로 블록(602a, 602b 또는 602e)을 포함한다.
일부 실시예에서, 방법(500)의 집적 회로 설계의 히터의 세트는 적어도 도 7의 히터(706)의 세트 또는 도 11c의 히터(1164a)를 포함한다. 일부 실시예에서, 방법(500)의 집적 회로 설계의 히터의 세트는 적어도 도 6의 히터(602c 또는 602d)를 포함한다.
방법(500)의 동작(506)에서, 집적 회로 설계의 회로 블록의 세트 및 히터의 세트에 대한 위치 정보가 설계 파일(design file; DEF)로부터 추출된다. 일부 실시예에서, 방법(500)의 동작(506)은, 설계 파일로부터 집적 회로 설계에서 회로 블록의 세트의 각 회로 블록 및 히터의 세트의 각 히터에 대해 위치 정보를 추출하는 단계를 포함한다. 일부 실시예에서, 방법(600)의 설계 파일은 도 14의 메모리(1404)에 저장된다.
일부 실시예에서, 방법(600)의 집적 회로 설계에서 회로 블록의 세트 및 히터의 세트에 대한 위치 정보는 집적 회로 설계에서 각 요소의 위치를 포함한다. 일부 실시예에서, 방법(500)의 설계 파일은 집적 회로 설계의 물리적 레이아웃을 나타내는 설계 교환 포맷(design exchange format; DEF)을 포함한다. 일부 실시예에서, DEF는 ASCII(American Standard Code for Information Interchange) 형식이고 집적 회로 설계의 넷리스트(netlist) 및 회로 레이아웃을 나타낸다.
방법(500)의 동작(508)에서, 집적 회로 설계의 열 시그니처는 집적 회로 설계에 포함된 회로 블록의 세트 및 히터의 세트에 대한 구성된 전력 정보 및 위치 정보로부터 결정된다.
일부 실시예에서, 열 시그니처는 집적 회로 설계 전체에 걸쳐 배열된 열 값(HV)의 2차원 지도이다. 일부 실시예에서, 열 값(HV)은 집적 회로 설계에 포함된 회로 블록의 세트의 각 회로 블록 및 히터의 세트의 각 히터에 의해 생성된다.
일부 실시예에서, 집적 회로 설계의 열 값(HV)은 수학식 2로부터 결정된다(아래 도 8 및 9a 내지 9c에서 설명됨). 일부 실시예에서, 도 8의 방법(800)은 동작(508)의 실시예이다.
일부 실시예에서, 방법(500)의 동작(508)은 집적 회로 설계에 포함된 회로 블록의 세트의 각 회로 블록 및 히터의 세트의 각 히터에 대한 구성된 전력 정보 및 위치 정보로부터 집적 회로 설계의 열 시그니처를 결정하는 것을 포함한다.
일부 실시예에서, 방법(500)의 열 시그니처는 적어도 도 9c의 열 시그니처(930), 도 11a의 열 시그니처(1102), 도 11a의 열 시그니처(1106), 도 11b 내지 11c의 열 시그니처(1122), 도 11b의 열 시그니처(1126) 또는 도 11c의 열 시그니처(1146)를 포함한다.
방법(500)의 동작(510)에서, 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR) 내에 있는지 여부가 결정된다.
일부 실시예에서, 동작(510)은 집적 회로 설계의 열 시그니처의 열 값(HV)이 최소 열 값(Hmin) 이상이고 최대 열 값(Hmax) 이하인지 여부를 결정하는 것을 포함한다.
일부 실시예에서, 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR) 내에 있는 경우, 동작(510)의 결과는 "예"이고 방법(500)은 동작(512)으로 진행한다. 일부 실시예에서, 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR) 내에 있는 경우, 집적 회로 설계의 열 시그니처의 열 값(HV)은 집적 회로 설계가 균일한 열 분포를 생성하기에 충분하므로, 집적 회로 설계에 기초하여 제조된 집적 회로도 균일한 열 분포를 생성하는 것을 나타내고, 시스템(100)에 의해 수행되는 동작(406)의 번인 테스트는 캐리어 웨이퍼(106)의 히터를 인에이블(enable)시키지 않고 수행된다.
일부 실시예에서, 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR) 내에 있지 않으면, 동작(510)의 결과는 "아니오"이고, 방법(500)은 동작(514)으로 진행한다.
방법(500)의 동작(512)에서, 집적 회로는 집적 회로 설계에 따라 제조된다. 일부 실시예에서, 방법(500)의 집적 회로는 적어도 웨이퍼(102), 웨이퍼(200), 복수의 집적 회로(201) 또는 집적 회로(203)를 포함한다. 일부 실시예에서, 동작(512)은 도 15의 IC 제조 시스템(1500)에 의해 수행된다. 일부 실시예에서, 동작(512)은 도 4의 동작(404)이며, 유사한 상세한 설명은 생략된다.
방법(500)의 동작(514)에서, 동작(508, 510 또는 516)의 반복 횟수가 사용자 정의 한계(user defined limit)를 초과하는지 여부가 결정된다. 일부 실시예에서, 방법(500)의 사용자 정의 한계는 적어도 동작(508, 510 또는 516)이 수행되는 최대 반복 횟수를 포함한다. 방법(500)의 동작(502)에서, 방법(500)의 사용자 정의 한계가 사용자로부터 수신된다.
일부 실시예에서, 동작(508, 510 또는 516)의 반복 횟수가 사용자 정의 한계를 초과하지 않으면, 동작(514)의 결과는 "아니오"이고 방법(500)은 동작(516)으로 진행한다. 일부 실시예에서, 동작(508, 510 또는 516)의 반복 횟수가 사용자 정의 한계를 초과하지 않으면, 집적 회로 설계의 열 시그니처의 열 값(HV)은 집적 회로 설계가 균일한 열 분포를 생성하도록 하기에 충분하지 않으며, 방법(500)은 동작(516)에 의해 집적 회로 설계를 수정하려고 시도한다.
일부 실시예에서, 동작(508, 510 또는 516)의 반복 횟수가 사용자 정의 한계를 초과하는 경우, 동작(514)의 결과는 "예"이고 방법(500)은 동작(512)으로 진행한다. 일부 실시예에서, 동작(508, 510 또는 516)의 반복 횟수가 사용자 정의 한계를 초과하면, 집적 회로 설계의 열 시그니처의 열 값(HV)은 집적 회로 설계가 균일한 열 분포를 생성하도록 하기에 충분하지 않으므로, 따라서 이는 집적 회로 설계에 기초해 제조된 집적 회로도 균일한 열 분포를 생성하지 않음을 나타내며, 그러므로 시스템(100)에 의해 수행되는 동작(406)의 번인 테스트가 수행될 때, 캐리어 웨이퍼(106)의 히터는 인에이블되어, 집적 회로의 열 분포와 결합될 때 균일한 열 분포인 보충 열 분포를 생성한다.
방법(500)의 동작(516)에서, 집적 회로 설계가 수정된다. 일부 실시예에서, 집적 회로 설계는, 집적 회로 설계의 열 시그니처의 열 값(HV)이 열 범위(HR) 내에 있지 않다는 결정에 응답하여 수정된다. 일부 실시예에서, 도 10의 방법(1000)은 동작(516)의 실시예이다.
일부 실시예에서, 동작(516)은, 회로 블록의 세트에 새로운 회로 블록을 추가하는 것, 히터의 세트에 새로운 히터를 추가하는 것, 히터의 세트로부터 제1 히터를 제거하는 것, 히터의 세트의 제1 히터의 위치를 이동시키는 것, 회로 블록의 세트의 제1 회로 블록의 구성된 전력을 수정하는 것, 히터의 세트의 제1 히터의 구성된 전력을 수정하는 것, 또는 히터의 세트의 제1 히터의 크기를 수정하는 것 중 하나 이상을 포함한다.
일부 실시예에서, 방법(500)의 회로 블록의 세트의 제1 회로 블록 또는 새로운 회로 블록은 집적 회로 설계의 회로 블록(704)의 세트와 유사한 하나 이상의 회로 블록을 포함한다. 일부 실시예에서, 방법(500)의 히터의 세트의 제1 히터 또는 새로운 히터는 집적 회로 설계의 도 11c의 히터(1164a) 또는 히터(706)의 세트와 유사한 하나 이상의 히터를 포함한다.
일부 실시예에서, 동작(508, 510, 514 또는 516) 중 하나 이상이 반복되어 집적 회로 설계가 수정되게 한다. 일부 실시예에서, 하나 이상의 동작(508, 510, 514 또는 516)은, 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR) 내에 있거나 동작(508, 510 또는 516)의 반복 횟수가 사용자 정의 한계를 초과할 때까지 반복된다.
방법(500)은 적어도 도 1의 시스템(100), 도 2의 웨이퍼(200) 또는 도 3의 캐리어 웨이퍼(300)와 관련하여 위에서 논의된 이점들을 달성하도록 동작한다.
표
도 6은 일부 실시예에 따른 표(600)이다.
표(600)는 예를 들어, 도 7의 집적 회로 설계(700)와 같은 집적 회로 설계의 파라미터의 룩업 표(lookup table)이다.
표(600)는 도 5의 방법(500)의 하나 이상의 동작과 함께 이용된다. 일부 실시예에서, 방법(500)은 룩업 표(600)와 함께 이용된다. 일부 실시예에서, 방법(500)의 동작(502, 504, 506, 508 또는 516) 중 하나 이상은 도 6의 표(600)와 유사한 룩업 표를 활용한다. 일부 실시예에서, 표(600)는 도 14의 메모리(1404)에 저장된다. 일부 실시예에서, 표(600)는 도 14의 시스템(1400)에 의해 생성된다.
표(600)는 6개의 행과 3개의 열을 포함한다. 열 1은 IC 설계 요소(602)의 세트를 포함한다. 열 2는 IC 설계 요소(602)의 대응하는 세트에 대해 최대 구성 가능 전력 엔트리(604)의 세트를 포함한다. 열 3은 IC 설계 요소(602)의 대응하는 세트에 대해 구성 가능 전력 엔트리(606)의 세트를 포함한다. 열 1의 각 엔트리는 열 2의 대응 엔트리와 열 3의 대응 엔트리를 갖는다.
표(600)의 다른 수의 열 또는 행은 본 개시의 범위 내에 있다.
IC 설계 요소(602)의 세트는 적어도 IC 설계 요소(602a, 602b, 602c, 602d 또는 602e)를 포함한다. IC 설계 요소(602)의 세트는 집적 회로 설계의 회로 블록(704)의 세트 또는 히터(706)의 세트에 대응한다. IC 설계 요소(602a, 602b, 602e)는 집적 회로 설계(700)의 회로 블록(704)의 세트의 하나 이상의 회로 블록에 대응한다. IC 설계 요소(602c, 602d)는 집적 회로 설계(700)의 히터(706)의 세트의 하나 이상의 히터에 대응한다.
IC 설계 요소(602)의 세트에서 다른 수의 IC 설계 요소는 본 개시의 범위 내에 있다. IC 설계 요소(602)의 세트에서 다른 수의 회로 블록 또는 히터는 본 개시의 범위 내에 있다.
열 2는 IC 설계 요소(602)의 세트에 대응하는 최대 구성 가능 전력 엔트리(604)의 세트를 포함한다. 최대 구성 가능 전력 엔트리(604)의 세트는 적어도 최대 구성 가능 전력 엔트리(604a, 604b, 604c, 604d 또는 604e)를 포함한다. 최대 구성 가능 전력 엔트리(604)의 세트의 각 최대 구성 가능 전력 엔트리(604a, 604b, 604c, 604d 또는 604e)는 IC 설계 요소(602)의 세트의 대응하는 IC 설계 요소(602a, 602b, 602c, 602d 또는 602e)가 동작하는 최대 구성 가능 전력이다.
최대 구성 가능 전력 엔트리(604)의 세트에서 최대 구성 가능 전력 엔트리(604)의 다른 수 또는 값은 본 개시의 범위 내에 있다.
열 3은 IC 설계 요소(602)의 세트 또는 최대 구성 가능 전력 엔트리(604)의 세트에 대응하는 구성 가능 전력 엔트리(606)의 세트를 포함한다.
구성 가능 전력 엔트리(606)의 세트는 적어도 구성 가능 전력 엔트리(606a, 606b, 606c, 606d 또는 606e)를 포함한다. 구성 가능 전력 엔트리(606)의 세트의 각 구성 가능 전력 엔트리(606a, 606b, 606c, 606d 또는 606e)는, IC 설계 요소(602)의 세트의 대응하는 IC 설계 요소(602a, 602b, 602c, 602d 또는 602e)가 동작할 수 있는 구성 가능 전력(열 2의 최대 구성 가능 전력을 포함하지 않음)이다.
구성 가능 전력 엔트리(606)의 세트에서 구성 가능 전력 엔트리(606)의 다른 수 또는 값은 본 개시의 범위 내에 있다.
구성 가능 전력 엔트리(606a)는 IC 설계 요소(602a)가 동작할 수 있는 하나 이상의 구성 가능 전력 엔트리를 포함한다. 예를 들어, 구성 가능 전력 엔트리(606a)는 IC 설계 요소(602a)가 동작할 수 있는 구성 가능 전력 엔트리(6 와트(W), 4W 및 2W)를 포함한다.
구성 가능 전력 엔트리(606b)는 IC 설계 요소(602b)가 동작할 수 있는 하나 이상의 구성 가능 전력 엔트리를 포함한다. 예를 들어, 구성 가능 전력 엔트리(606b)는 IC 설계 요소(602b)가 동작할 수 있는 구성 가능 전력 엔트리(6W, 4W 및 2W)를 포함한다.
구성 가능 전력 엔트리(606c)는 IC 설계 요소(602c)가 동작할 수 있는 하나 이상의 구성 가능 전력 엔트리를 포함한다. 예를 들어, 구성 가능 전력 엔트리(606c)는 IC 설계 요소(602c)가 동작할 수 있는 구성 가능 전력 엔트리(1W 및 0.5W)를 포함한다.
구성 가능 전력 엔트리(606d)는 IC 설계 요소(602d)가 동작할 수 있는 하나 이상의 구성 가능 전력 엔트리를 포함한다. 예를 들어, 구성 가능 전력 엔트리(606d)는 IC 설계 요소(602d)가 동작할 수 있는 구성 가능 전력 엔트리(2.5W 및 1.25W)를 포함한다.
구성 가능 전력 엔트리(606d)는 IC 설계 요소(602d)가 동작할 수 있는 하나 이상의 구성 가능 전력 엔트리를 포함한다. 예를 들어, 구성 가능 전력 엔트리(606d)는 IC 설계 요소(602d)가 동작할 수 있는 구성 가능 전력 엔트리(2.5W 및 1.25W)를 포함한다.
구성 가능 전력 엔트리(606e)는 IC 설계 요소(602e)가 동작할 수 있는 하나 이상의 구성 가능 전력 엔트리를 포함한다. 예를 들어, 구성 가능 전력 엔트리(606e)는 IC 설계 요소(602e)가 동작할 수 있는 구성 가능 전력 엔트리(0.25W)를 포함한다.
일부 실시예에서, 방법(500)의 동작(516) 동안, 집적 회로 설계는 표(600)의 최대 구성 가능 전력 엔트리(604)의 세트 및 구성 가능 전력 엔트리(606)의 세트에 따라 회로 블록의 세트의 하나 이상의 회로 블록 또는 히터의 세트의 하나 이상의 히터의 구성된 전력을 조정(예컨대, 증가 또는 감소)함으로써 수정된다. 예를 들어, 일부 실시예에서, 2W의 구성 가능 전력(606a)을 갖는 IC 설계 요소(602a)에 의해 생성된 열 값(HV)이 열 범위(HR)보다 작은 경우, IC 설계 요소(602a)의 구성 가능 전력(606a)은 2W에서 4W로 열 2의 최대 구성 가능 전력(604a)까지 증가될 수 있다.
집적 회로 설계
도 7은 일부 실시예에 따른 집적 회로 설계(700)의 블록도이다.
집적 회로 설계(700)는 도 6의 표(600)와 연관된 집적 회로 설계에 대응하므로 유사한 상세한 설명은 생략한다. 일부 실시예에서, 집적 회로 설계(700)는 도 6의 표(600)의 IC 설계 요소(602)의 세트, 최대 구성 가능 전력 엔트리(604)의 세트, 및 구성 가능 전력 엔트리(606)의 세트에 대응하는 집적 회로 설계이며, 따라서 상세한 설명은 생략된다.
일부 실시예에서, 집적 회로 설계(700)는 도 2의 집적 회로(203) 또는 도 2의 복수의 집적 회로(201) 중의 하나 이상의 집적 회로의 설계이고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 집적 회로 설계(700)는 도 2의 집적 회로(203)를 제조하는 데 사용 가능하고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 집적 회로 설계(700)는 도 14의 메모리(1404)에 저장된다. 일부 실시예에서, 집적 회로 설계(700)는 도 14의 시스템(1400)에 의해 생성된다.
집적 회로 설계(700)는 회로 블록(704)의 세트 및 히터(706)의 세트를 포함한다. 일부 실시예에서, 집적 회로 설계(700)의 회로 블록(704)의 세트는 도 2의 집적 회로(203)의 회로 블록(204)의 세트를 제조하는 데 사용 가능하고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 집적 회로 설계(700)의 히터의 세트(706)는 도 2의 집적 회로(203)의 히터의 세트(206)를 제조하는 데 사용 가능하고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 집적 회로 설계(700)의 요소의 동작은 집적 회로(203)의 대응하는 요소와 유사하고, 간결함을 위해 유사한 설명은 생략된다.
회로 블록(704)의 세트는 적어도 CPU(704a), CPU(704b), CPU(704c), CPU(704d), GPU(704e) 또는 PLL(704f)을 포함한다. 일부 실시예에서, 집적 회로 설계(700)의 적어도 CPU(704a), CPU(704b), CPU(704c), CPU(704d), GPU(704e) 또는 PLL(704f)은 도 2의 집적 회로(203)의 적어도 CPU(204a), CPU(204b), CPU(204c), CPU(204d), GPU(204e) 또는 PLL(204f)을 제조하는 데 사용 가능하고, 따라서 유사한 상세한 설명은 생략된다.
일부 실시예에서, 회로 블록(704)의 세트의 적어도 CPU(704a), CPU(704b), CPU(704c), CPU(704d), GPU(704e) 또는 PLL(704f)은, 표(600)의 구성 가능 전력 엔트리(606)의 세트 또는 표(600)의 최대 구성 가능 최대 전력 엔트리(604)의 세트에 따라 하나 이상의 전력 레벨에서 동작함으로써, 방법(400)의 동작(402)의 실행 동안 집적 회로 설계의 열 값 및 열 시그니처를 생성하도록 구성된다.
일부 실시예에서, 도 2의 회로 블록(204) 세트의 적어도 CPU(204a), CPU(204b), CPU(204c), CPU(204d), GPU(204e) 또는 PLL(204f)은, 표(600)의 구성 가능 전력 엔트리(606)의 세트 또는 표(600)의 최대 구성 가능 전력 엔트리(604)의 세트에 따라 하나 이상의 전력 레벨에서 동작함으로써 집적 회로(200)의 번인 테스트 및 ATE 테스트(예컨대, 방법(400)의 동작(406)) 동안 열을 생성하도록 구성된다.
회로 블록(704)의 세트의 다른 수의 회로는 본 개시의 범위 내에 있다.
히터(706)의 세트는 적어도 히터(706a) 또는 히터(706b)를 포함한다. 일부 실시예에서, 집적 회로 설계(700)의 적어도 히터(706a) 또는 히터(706b)는 도 2의 집적 회로(203)의 적어도 히터(206a) 또는 히터(206b)를 제조하는데 사용 가능하고, 따라서 유사한 상세한 설명은 생략된다.
일부 실시예에서, 히터(706)의 세트의 적어도 히터(706a) 또는 히터(706b)는 표(600)의 구성 가능 전력 엔트리(606)의 세트 또는 표(600)의 최대 구성 가능 전력 엔트리(604)의 세트에 따라 하나 이상의 전력 레벨에서 동작함으로써, 방법(400)의 동작(402)의 실행 동안 집적 회로 설계의 열 값 및 열 시그니처를 생성하도록 구성된다.
일부 실시예에서, 도 2의 히터의 세트의 적어도 히터(206a) 또는 히터(206a)는, 표(600)의 구성 가능 전력 엔트리(606)의 세트 또는 표(600)의 최대 구성 가능 전력 엔트리(604)의 세트에 따라 하나 이상의 전력 레벨에서 동작함으로써 집적 회로(200)의 번인 테스트 및 ATE 테스트(예컨대, 방법(400)의 동작(406)) 동안 열을 생성하도록 구성된다.
히터(706)의 세트의 다른 수의 히터는 본 개시의 범위 내에 있다.
일부 실시예에서, 회로 블록(704)의 세트 및 히터(706)의 세트는 열원의 세트로서 구성되고, 이에 의해 방법(400)의 동작(402)의 실행 동안 집적 회로 설계(700)의 열 시그니처를 생성한다.
일부 실시예에서, 회로 블록(704)의 세트 및 히터(706)의 세트는 집적 회로 설계(700) 전체에 걸쳐 균일한 열 분포를 생성하도록 구성된다. 일부 실시예에서, 회로 블록(704)의 세트 및 히터(706)의 세트는 도 6의 표(600)에 포함된 구성된 전력 레벨에서 동작함으로써 집적 회로(700) 전체에 걸쳐 균일한 열 분포를 생성하도록 수정된다.
일부 실시예에서, 집적 회로 설계(700) 전체에 걸친 열 분포는 회로 블록(704)의 세트 및 히터(706)의 세트의 적어도 위치, 회로 요소의 수, 크기, 또는 구성된 전력을 변경함으로써 수정된다. 일부 실시예에서, 회로 블록(704)의 세트 및 히터(706)의 세트의 적어도 위치, 회로 요소의 수, 크기 또는 구성된 전력은 집적 회로 설계(700) 전체에 걸쳐 균일한 열 분포를 생성하도록 조정될 수 있다.
일부 실시예에서, 집적 회로 설계(700)가 균일한 열 분포를 갖는다면, 집적 회로 설계(700)에 기초하여 제조된 집적 회로(201)는, 집적 회로(201) 또는 웨이퍼(102)의 번인 테스트 동안 도 1의 히터 칩(108)에서 능동(예컨대, 턴 온된) 요소의 수를 감소시키면서 시스템(100)과 함께 사용될 수 있다. 일부 실시예에서, 집적 회로 설계(700)에 기초한 웨이퍼(102) 또는 집적 회로(201)의 번인 테스트 동안 도 1의 히터 칩(108) 내의 능동 요소의 수는 0이다.
일부 실시예에서, 집적 회로 설계(700)가 균일한 열 분포를 갖지 않는 경우, 집적 회로 설계(700)에 기초하여 제조된 집적 회로(201)는, 시스템(100)에 의해 수행되는 집적 회로(201) 또는 웨이퍼(102)의 번인 테스트 동안 보충 열원(예컨대, 도 1의 히터 칩(108)에서 턴 온된 요소 또는 능동 요소의 수에 의해 생성됨)과 결합된다.
회로 블록(704)의 세트 및 히터(706)의 세트의 다른 구성은 본 개시의 범위 내에 있다.
집적 회로 설계(700)의 다른 구성이 본 개시의 범위 내에 있다.
방법
도 8은 일부 실시예에 따른 집적 회로 설계의 열 시그니처를 결정하는 방법(800)의 흐름도이다.
일부 실시예에서, 방법(800)은 방법(500)의 동작(508)의 실시예이고, 유사한 상세한 설명은 생략된다. 일부 실시예에서, 동작(802, 804, 806 및 808) 중 하나 이상이 도 14의 시스템(110) 또는 시스템(1400)에 의해 수행된다.
일부 실시예에서, 방법(800)은 예를 들어, 집적 회로 설계(700), 도 9a의 집적 회로 설계(902), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)와 같은 집적 회로 설계의 열 시그니처를 결정하는 데 사용될 수 있다.
일부 실시예에서, 방법(800)은 예를 들어, 도 9c의 열 시그니처(930), 도 11a의 열 시그니처(1102 및 1106), 도 11b의 열 시그니처(1122 및 1126), 및 도 11c의 열 시그니처(1122 및 1146)와 같은 열 시그니처를 결정하는 데 사용될 수 있다.
방법(800)의 동작(802)에서, 집적 회로 설계는 윈도우의 어레이로 분할된다. 일부 실시예에서, 집적 회로 설계는 윈도우 크기에 기초하여 윈도우의 어레이로 분할된다. 일부 실시예에서, 윈도우 크기는 사용자에 의해 정의된다. 일부 실시예에서, 윈도우의 어레이의 윈도우의 윈도우 크기는 동일하다. 일부 실시예에서, 윈도우 크기는 약 1 μm 내지 약 20 μm 범위이다. 윈도우 크기의 다른 값은 본 개시의 범위 내에 있다.
일부 실시예에서, 방법(800)의 집적 회로 설계는 적어도 도 7의 집적 회로 설계(700), 도 9a의 집적 회로 설계(902), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)를 포함한다.
일부 실시예에서, 방법(800)의 윈도우의 어레이는 적어도 도 9a 내지 9b의 윈도우(901)의 어레이를 포함한다. 일부 실시예에서, 도 9a의 집적 회로 설계(902)는 동작(802)의 실행 후에 윈도우의 어레이의 비제한적인 예를 예시하는 윈도우(901)의 어레이를 포함한다.
일부 실시예에서, 윈도우의 어레이의 각각의 윈도우는 정사각형 형상을 갖는다. 일부 실시예에서, 윈도우의 어레이의 하나 이상의 윈도우는 원형, 삼각형, 직사각형, 정사각형, 육각형, 또는 다른 기하학적 형상이다. 일부 실시예에서, 윈도우의 어레이의 하나 이상의 윈도우는 다각형이다. 윈도우의 어레이의 다른 형상은 본 개시의 범위 내에 있다.
방법(800)의 동작(804)에서, 윈도우의 어레이의 각 윈도우의 전력 값은 회로 블록의 세트 및 히터의 세트의 전력 정보 및 위치 정보에 기초하여 결정된다. 일부 실시예에서, 동작(804)은 도 9a의 집적 회로 전력 지도(900A)과 유사한 집적 회로 전력 지도를 생성하는 것을 포함한다. 일부 실시예에서, 방법(800)의 각각의 윈도우의 전력 값은 대응하는 윈도우 내의 각각의 회로 블록 또는 히터에 의해 소비되는 전력에 대응한다.
일부 실시예에서, 방법(800)의 전력 정보는 방법(500)의 동작(504)을 위해 획득된 구성된 전력 정보를 포함한다. 일부 실시예에서, 방법(800)의 전력 정보는 표(600)로부터의 구성된 전력 엔트리(606)의 세트 또는 표(600)로부터의 최대로 구성된 전력 엔트리(604)의 세트를 포함한다. 일부 실시예에서, 방법(800)의 위치 정보는 방법(500)의 동작(506)을 위해 추출된 위치 정보를 포함한다.
일부 실시예에서, 방법(800)의 집적 회로 설계의 회로 블록의 세트는 적어도 도 7 또는 도 11a 내지 11c의 회로 블록(704)의 세트 또는 도 9a의 회로 블록(904) 세트를 포함한다. 일부 실시예에서, 방법(800)의 집적 회로 설계의 회로 블록의 세트는 적어도 도 6의 회로 블록(602a, 602b 또는 602e)을 포함한다.
일부 실시예에서, 방법(800)의 집적 회로 설계의 히터의 세트는 적어도 도 7의 히터(706), 도 11c의 히터(1164a), 또는 도 9a의 히터(906)의 세트를 포함한다. 일부 실시예에서, 방법(800)의 집적 회로 설계의 히터의 세트는 적어도 도 6의 히터(602c 또는 602d)를 포함한다.
일부 실시예에서, 방법(800)의 각각의 윈도우의 전력 값(P)(예컨대, "윈도우당 전력"이라고도 함)은 수학식 1에 따라 결정되고, 다음과 같이 표현된다:
Figure pat00001
여기서 NE는 집적 회로 설계의 제1 영역에 의해 커버(cover)되는 요소의 수이고 PE는 제1 영역 내에서 회로 블록 또는 히터에 의해 소비되는 전력이다.
수학식 1의 비제한적인 예시적인 적용은 도 9a를 참조하는 것을 포함한다. 예를 들어, 일부 실시예에서, 도 9a의 요소(904a)는 레이아웃 설계(700)의 회로 블록(704a)에 대응하고, 도 9a의 영역(910)을 점유한다. 따라서, 영역(910)은 총 25개의 윈도우를 점유하거나 커버하고, 회로 블록 엔트리(606a)에 대해 표(600)에서 소비된 전력은 2.5W이고, 이 값에 수학식 1을 적용하면 2.5W를 25개의 윈도우로 나눈 결과가 나오며, 이는 윈도우당 01W이다. 도 9a에 도시된 바와 같이, 영역(910)은 0.1W(키(key, 920)에 도시됨)와 동일한 전력 값(P)을 갖는다.
방법(800)의 동작(806)에서, 각 윈도우의 총 열 값(HT)은 각 윈도우의 전력 값(P)에 기초해 결정된다.
일부 실시예에서, 방법(800)의 각 윈도우의 총 열 값(HT)은 수학식 2에 따라 결정되고, 다음과 같이 표현된다:
Figure pat00002
여기서 Pij는 i번째 및 j번째 인덱스의 전력 값이고, k는 회로 블록 또는 히터의 물질에 기초한 상수이고, Dij는 i번째 윈도우와 j번째 윈도우 사이의 거리이고, m은 윈도우의 어레이의 행의 수이며, n은 윈도우의 어레이의 열의 수이다.
일부 실시예에서, 동작(806)의 각각의 윈도우의 총 열 값(HT)은 대응하는 윈도우에 의해 생성된 열과 집적 회로 설계의 다른 윈도우 각각에 의해 생성된 열의 합이다. 일부 실시예에서, 동작(806)의 각각의 윈도우의 총 열 값(HT)은 대응하는 윈도우에 의해 생성된 열과 현재 윈도우의 정의된 거리 내의 집적 회로 설계의 다수의 다른 윈도우에 의해 생성된 열의 합이다. 일부 실시예에서, k의 값은 히터 또는 회로 블록 내의 반도체 물질에 기초한다. 일부 실시예에서, k의 값은 1과 동일하다.
수학식 2의 비제한적인 예시적인 적용은 도 9b를 참조하는 것을 포함한다. 예를 들어, 집적 회로 설계(900B)는 도 9a의 회로 블록(904)에 대응하지만, 영역(950)을 더 포함하고, 유사한 상세한 설명은 생략된다. 영역(950)은 4개의 윈도우(950a, 950b, 950c 및 950d)를 포함하고, 윈도우(950a)의 총 열 값(HT11)을 결정하는 것은 집적 회로 설계(900B)의 영역(950)에서 윈도우(950a)에 의해 생성된 열 값(H11) 및 다른 윈도우(950b, 950c, 950d) 각각에 의해 생성된 열 값(H21, H12, H22)을 결정하는 것을 포함한다. 이 예에서 영역은 4개의 윈도우를 포함하지만, 그 영역에 포함된 다른 수의 윈도우가 본 개시의 범위 내에 있다. 비제한적인 예에 수학식 2를 적용하면 윈도우(950a)의 총 열 값(HT11)이 HT11 = k * (P11 + (P12/D12) + (P21/D21) + (P22/D22)와 동일하게 되고, 전력 값(P11, P12, P21 및 P22)은 동작(804)에서 결정되고 도 9a에서 집적 회로 전력 지도(900A)로 도시된 대응하는 윈도우(502a, 502b, 502c 및 502d)의 대응하는 전력 값이다.
일부 실시예에서, 동작(806)은 집적 회로 설계의 회로 블록의 세트의 각 회로 블록 및 히터의 세트의 각 히터에 대해 수행되어 집적 회로 설계의 총 열 값을 결정한다.
일부 실시예에서, 집적 회로 설계를 윈도우의 어레이로 분할함으로써, 방법(800)은 각 윈도우에 의해 생성된 열뿐만 아니라 집적 회로 설계에서 다른 윈도우 각각에 의해 생성된 열의 영향을 고려함으로써 집적 회로 설계의 각 윈도우에 걸쳐 생성된 열을 정확하게 결정할 수 있다.
방법(800)의 동작(808)에서, 열 지도는 각 윈도우의 총 열 값에 따라 채워지며(populated), 이에 의해 집적 회로 설계의 열 시그니처를 생성한다. 일부 실시예에서, 동작(808)은 도 9c의 열 지도(900C)와 유사한 열 지도를 생성하는 것을 포함한다.
일부 실시예들에서, 동작(808)은 적어도 윈도우의 어레이에서 각각의 윈도우의 위치 정보 및 각각의 대응하는 윈도우의 대응하는 총 열 값에 기초하여 열 지도를 생성하는 것을 포함한다.
일부 실시예에서, 방법(800)의 열 시그니처는 예를 들어, 도 9c의 열 시그니처(930), 도 11a의 열 시그니처(1102 및 1106), 도 11b의 열 시그니처(1122 및 1126), 및 도 11c의 열 시그니처(1122 및 1146)를 포함한다.
방법(800)은 적어도 도 1의 시스템(100), 도 2의 웨이퍼(200), 도 3의 캐리어 웨이퍼(300), 또는 도 4의 방법(400)과 관련하여 위에서 논의된 이점들을 달성하도록 동작한다.
도 9a는 일부 실시예에 따른 전력 지도(900A)의 도면이다.
전력 지도(900A)는 집적 회로 설계(700)의 전력 지도에 대응하고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 전력 지도(900A)는 도 8의 동작(804)을 실행하는 동안 시스템(1400)에 의해 생성된다.
전력 지도(900A)는 집적 회로 설계(902) 및 집적 회로 설계(902)의 각 요소의 구성된 전력을 나타내는 전력 키(920)를 포함한다. 일부 실시예에서, 전력 키(920)는 회로 블록(904)의 세트의 각 회로 블록 및 히터(906)의 세트의 각 히터의 구성된 전력을 예시한다.
집적 회로 설계(902)는 집적 회로 설계(700)에 대응하므로, 유사한 상세한 설명은 생략된다. 집적 회로 설계(902)는 윈도우(901)의 어레이로 분할된다. 일부 실시예에서, 집적 회로 설계(902)를 윈도우(901)의 어레이로 분할하는 것은 도 8의 동작(802)에 대응한다.
집적 회로 설계(902)는 회로 블록(904)의 세트 및 히터(906)의 세트를 포함한다. 일부 실시예에서, 회로 블록(904)의 세트는 도 7의 대응하는 회로 블록(704)의 세트이고, 히터(906)의 세트는 도 7의 대응하는 히터(706)의 세트이며, 유사한 상세한 설명은 생략된다.
회로 블록(904)의 세트는 적어도 CPU(904a), CPU(904b), CPU(904c), CPU(904d), GPU(904e) 또는 PLL(904f)을 포함한다. 일부 실시예에서, CPU(904a), CPU(904b), CPU(904c), CPU(904d), GPU(904e) 또는 PLL(904f)은 도 7의 대응하는 CPU(704a), CPU(704b), CPU(704c), CPU(704d), GPU(704e) 또는 PLL(704f)이고, 유사한 상세한 설명은 생략된다.
회로 블록(904) 세트의 다른 수의 회로는 본 개시의 범위 내에 있다.
히터(906)의 세트는 적어도 히터(906a) 또는 히터(906b)를 포함한다. 일부 실시예에서, 히터(906a) 또는 히터(906b)는 도 7의 히터(706a) 또는 히터(706b)에 대응하고, 유사한 상세한 설명은 생략된다. 히터(906)의 세트의 다른 수의 히터는 본 개시의 범위 내에 있다.
전력 지도(900A)의 다른 구성이 본 개시의 범위 내에 있다.
도 9b는 일부 실시예에 따른 집적 회로 설계(900B)의 블록도이다.
집적 회로 설계(900B)는 대응하는 윈도우(902a, 902b, 902c 및 902d)에서 전력 값(P11, P12, P21 및 P22)으로 채워진 도 9a의 집적 회로 설계(902)에 대응하고, 유사한 상세한 설명은 생략된다.
일부 실시예에서, 대응하는 윈도우(902a, 902b, 902c 및 902d)의 전력 값(P11, P12, P21 및 P22)은 도 8의 동작(804, 806 또는 808)을 실행하는 동안 시스템(1400)에 의해 사용된다.
집적 회로 설계(900B)의 다른 구성이 본 개시의 범위 내에 있다.
도 9c는 일부 실시예에 따른 열 지도(900C)의 도면이다.
열 지도(900A)는 전력 지도(900A) 또는 집적 회로 설계(700)의 열 지도에 대응하고, 따라서 유사한 상세한 설명은 생략된다.
열 지도(900C)는 도 9a의 집적 회로 설계(700) 또는 전력 지도(900A)의 열 지도에 대응하고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 열 지도(900C)는 도 8의 동작(808)을 실행하는 동안 시스템(1400)에 의해 생성된다.
열 지도(900C)는 집적 회로 설계(902)의 열 시그니처(930) 및 집적 회로 설계(902)의 각 윈도우의 열을 나타내는 열 키(932)를 포함한다. 일부 실시예에서, 열 지도(900C)는 열 키(932)에 따른 집적 회로 설계(902)의 열 시그니처(930)의 2차원 등고선 지도이다.
열 지도(900C)의 다른 구성이 본 개시의 범위 내에 있다.
방법
도 10은 일부 실시예에 따른 집적 회로 설계(1000)를 수정하는 방법의 흐름도이다.
일부 실시예에서, 방법(1000)은 방법(500)의 동작(516)의 실시예이고, 유사한 상세한 설명은 생략된다. 일부 실시예에서, 동작(1002, 1004, 1006, 1008, 1010 및 1012) 중 하나 이상이 도 14의 시스템(110) 또는 시스템(1400)에 의해 수행된다.
일부 실시예에서, 방법(1000)은 예를 들어, 집적 회로 설계(700), 도 9a의 집적 회로 설계(902), 도 9b의 집적 회로 설계(900B), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)와 같은 집적 회로 설계를 수정하기 위해 사용가능하다.
방법(1000)의 동작(1002)에서, 집적 회로 설계의 제1 부분의 최대 열 값이 사용자 정의 열 범위(HR)의 상한을 초과하는지 여부가 결정된다.
일부 실시예에서, 방법(1000)의 열 범위(HR)의 상한은 최대 열 값(Hmax)을 포함한다.
일부 실시예에서, 방법(1000)의 집적 회로 설계의 제1 부분의 최대 열 값은 동작(810)에 의해 생성된 열 지도에 있는, 동작(808)에 의해 생성된 최대 열 값을 포함한다.
일부 실시예에서, 방법(1000)의 집적 회로 설계는 적어도 도 7의 집적 회로 설계(700), 도 9a의 집적 회로 설계(900A), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)를 포함한다.
일부 실시예에서, 방법(1000)의 집적 회로 설계의 제1 부분은 동작(1002)의 조건을 만족시키는 집적 회로 설계의 임의 부분을 포함한다. 일부 실시예에서, 방법(1000)의 집적 회로 설계의 제1 부분은 "열점(hot spot) 영역"으로도 지칭된다.
일부 실시예에서, 집적 회로 설계의 제1 부분의 최대 열 값이 사용자 정의 열 범위(HR)의 상한을 초과하여 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR)의 상한을 초과함을 나타내는 경우, 동작(1002)의 결과는 "예"이고, 방법(1000)은 동작(1004)으로 진행한다.
일부 실시예에서, 집적 회로 설계의 제1 부분의 최대 열 값이 사용자 정의 열 범위(HR)의 상한을 초과하지 않아 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR)의 상한을 초과하지 않음을 나타내는 경우, 동작(1002)의 결과는 "아니오"이고, 방법(1000)은 동작(1006)으로 진행한다.
방법(1000)의 동작(1004)에서, 집적 회로 설계의 제1 부분에서 회로 블록 또는 히터의 전력이 감소된다.
일부 실시예에서, 동작(1004)의 집적 회로 설계의 제1 부분에서 회로 블록 또는 히터의 전력은 도 6의 표(600)에 포함된 전력 엔트리(604)의 세트 또는 전력 엔트리(606)의 세트에 따라 감소된다.
일부 실시예에서, 하나보다 많은 히터 또는 회로 블록이 열점 영역에 있는 경우, 동작(1004)은 적어도 열점 영역(1114b)(도 11a)에서 더 많은 영역을 점유하거나 커버하는 히터의 전력 또는 회로 블록의 전력을 감소시키는 것을 포함한다. 예를 들어, 도 11a에서, 히터(706b)와 회로 블록(704d) 모두는 열점 영역(1114b)에 있고, 회로 블록(704d)이 열점 영역(1114b)에서 히터(706b)보다 더 많은 면적을 점유하기 때문에 회로 블록(704d)의 전력은 동작(1004)에 의해 감소된다.
일부 실시예에서, 히터 또는 회로 블록이 열점 영역에 없으면, 동작(1004)은 적어도 제1 열점 영역으로부터 가장 작은 거리만큼 분리된 히터의 전력 또는 회로 블록의 전력을 감소시키는 것을 포함한다.
방법(1000)의 동작(1006)에서, 집적 회로 설계의 제2 부분의 최소 열 값이 사용자 열 범위의 하한보다 작은지 여부가 결정된다.
일부 실시예에서, 방법(1000)의 열 범위(HR)의 하한은 최대 열 값(Hmin)을 포함한다.
일부 실시예에서, 방법(1000)의 집적 회로 설계의 제2 부분의 최소 열 값은 동작(810)에 의해 생성된 열 지도에 있는, 동작(808)에 의해 생성된 최소 열 값을 포함한다.
일부 실시예에서, 방법(1000)의 집적 회로 설계의 제2 부분은 동작(1006)의 조건을 만족시키는 집적 회로 설계의 임의의 부분을 포함한다. 일부 실시예에서, 방법(1000)의 집적 회로 설계의 제2 부분은 또한 "냉점(cold spot) 영역"으로 지칭된다.
일부 실시예에서, 집적 회로 설계의 제2 부분의 최소 열 값이 사용자 정의 열 범위(HR)의 하한보다 작지 않아 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR)의 하한보다 작지 않음을 나타내는 경우, 동작(1006)의 결과는 "예"이고, 방법(1000)은 동작(1008)으로 진행한다.
일부 실시예에서, 집적 회로 설계의 제2 부분의 최소 열 값이 사용자 정의 열 범위(HR)의 하한보다 작아 집적 회로 설계의 열 시그니처의 열 값(HV)이 사용자에 의해 명시된 열 범위(HR)의 하한보다 작음을 나타내는 경우, 동작(1006)의 결과는 "아니오"이고, 방법(1000)은 동작(508)으로 진행한다.
방법(1000)의 동작(1008)에서, 집적 회로 설계의 제2 부분에서 회로 블록 또는 히터의 전력이 최대 전력인지 여부가 결정된다.
일부 실시예에서, 동작(1008)은 집적 회로 설계의 "냉점 영역"에서 회로 블록 또는 히터의 전력이 최대 전력인지 여부를 결정하는 것을 포함한다.
일부 실시예에서, 집적 회로 설계의 제2 부분에 있는 회로 블록 또는 히터의 전력이 최대 전력에 있고 따라서 집적 회로 설계의 제2 부분에 있는 회로 블록 또는 히터의 전력 값이 더 증가될 수 없음을 나타내는 경우, 동작(1008)의 결과는 "예"이고, 방법(1000)은 동작(1010)으로 진행한다.
일부 실시예에서, 집적 회로 설계의 제2 부분에 있는 회로 블록 또는 히터의 전력이 최대 전력에 있지 않고 따라서 집적 회로 설계의 제2 부분에 있는 회로 블록 또는 히터의 전력 값이 더 증가될 수 있음을 나타내는 경우, 동작(1008)의 결과는 "아니오"이고, 방법(1000)은 동작(1012)으로 진행한다.
방법(1000)의 동작(1010)에서, 적어도 히터가 집적 회로 설계의 제2 부분에 삽입된다. 일부 실시예에서, 방법(1000)의 삽입된 히터는 도 11c의 히터(1160)를 포함한다.
일부 실시예에서, 동작(1010)은 집적 회로 설계의 제1 냉점 영역에 적어도 히터를 삽입하는 것을 포함한다.
방법(1000)의 동작(1012)에서, 집적 회로 설계의 제2 부분에서 회로 블록 또는 히터의 전력이 증가된다. 일부 실시예에서, 동작(1012)에 의해 증가된 전력을 갖는 히터는 도 11b의 히터(706a)를 포함한다.
방법(1000)은 적어도 도 1의 시스템(100), 도 2의 웨이퍼(200), 도 3의 캐리어 웨이퍼(300), 도 4 또는 도 5 내지 11c의 방법(400)과 관련하여 위에서 논의된 이점들을 달성하도록 동작한다.
도 11a는 일부 실시예에 따른 전력 지도 및 집적 회로 설계의 도면(1100A)이다.
도면(1100A)은 열 지도(1102), 열 지도(1106) 및 집적 회로 설계(1112)를 포함한다.
일부 실시예에서, 집적 회로 설계(1112)는 집적 회로 설계(700)에 대응하고, 열 지도(1102)는 도 9c의 열 지도(900C)에 대응하고, 따라서 유사한 상세한 설명은 생략된다.
열 지도(1102)는 집적 회로 설계(1112)의 열 지도에 대응하고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 열 지도(1102 및 1106)는 도 8의 동작(804)을 실행하는 동안 시스템(1400)에 의해 생성된다.
열 지도(1106)는 도 10의 동작(1004)의 실행 후의 집적 회로 설계(1112)의 열 지도에 대응하고, 따라서 유사한 상세한 설명은 생략된다.
열 지도(1102)는 열점 영역(1104a) 및 열점 영역(1104b)을 포함한다. 열점 영역(1104a)은 집적 회로 설계(1112)의 영역(1114a)에 대응하고 열점 영역(1104b)은 집적 회로 설계(1112)의 영역(1114b)에 대응한다.
집적 회로 설계(1112)의 영역(1114a)은 회로 블록(704c)을 커버한다. 집적 회로 설계(1112)의 영역(1114b)은 회로 블록(704d) 및 히터(706b)의 일부를 커버한다.
열 지도(1106)는 열점 영역(1108a) 및 열점 영역(1108b)을 포함한다. 열점 영역(1108a)은 동작(1004)의 실행 후의 열점 영역(1104a)에 대응하고, 열점 영역(1108b)은 동작(1004)의 실행 후의 열점 영역(1104b)에 대응한다.
예를 들어, 일부 실시예에서, 동작(1004)의 실행 동안, 회로 블록(704c)은 열점 영역(1104a)에 대응하는 영역(1114a)에 있고, 회로 블록(704c)의 전력은 동작(1004)에 의해 감소되어 열 지도(1106)의 열점 영역(1108a)을 생성한다.
예를 들어, 일부 실시예에서, 동작(1004)의 실행 동안, 히터(706b) 및 회로 블록(704d)은 열점 영역(1104b)에 대응하는 영역(1114b)에 있고, 회로 블록(704d)이 영역(1114b)에서 히터(706b)보다 더 많은 면적을 점유함으로써 열 지도(1106)의 열점 영역(1108b)을 생성하므로 회로 블록(704d)의 전력이 동작(1004)에 의해 감소된다.
도면(1100A)의 다른 구성이 본 개시의 범위 내에 있다.
도 11b는 일부 실시예에 따른 전력 지도 및 집적 회로 설계의 도면(1100B)이다.
도면(1100B)은 열 지도(1122), 열 지도(1126) 및 집적 회로 설계(1132)를 포함한다.
일부 실시예에서, 집적 회로 설계(1132)는 집적 회로 설계(700)에 대응하고, 열 지도(1122)는 도 9c의 열 지도(900C)에 대응하고, 따라서 유사한 상세한 설명은 생략된다.
열 지도(1122)는 집적 회로 설계(1132)의 열 지도에 대응하고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 열 지도(1122 및 1126)는 도 8의 동작(804)을 실행하는 동안 시스템(1400)에 의해 생성된다.
열 지도(1126)는 도 10의 동작(1012) 실행 후의 집적 회로 설계(1132)의 열 지도에 대응하고, 따라서 유사한 상세한 설명은 생략된다.
열 지도(1122)는 냉점 영역(1124a)을 포함한다. 냉점 영역(1124a)은 집적 회로 설계(1132)의 영역(1134a)에 대응한다.
집적 회로 설계(1132)의 영역(1134a)은 회로 블록(704c)에 대응한다.
열 지도(1126)는 냉점 영역(1128a)을 포함한다. 냉점 영역(1128a)은 동작(1012)의 실행 후 냉점 영역(1124a)에 대응한다. 예를 들어, 일부 실시예에서, 동작(1012)의 실행 동안, 히터(706a)는 냉점 영역(1124a)에 대응하는 영역(1134a)에 있고 히터(704c)의 전력은 동작(1012)에 의해 증가되어 열 지도(1126)의 냉점 영역(1128a)을 생성한다.
도면(1100B)의 다른 구성이 본 개시의 범위 내에 있다.
도 11c는 일부 실시예에 따른 전력 지도 및 집적 회로 설계의 도면(1100C)이다.
도면(1100C)은 열 지도(1122), 열 지도(1146), 집적 회로 설계(1132) 및 집적 회로 설계(1162)를 포함한다.
일부 실시예에서, 집적 회로 설계(1132)는 집적 회로 설계(700)에 대응하고, 열 지도(1122)는 도 9c의 열 지도(900C)에 대응하고, 따라서 유사한 상세한 설명은 생략된다.
열 지도(1122)는 집적 회로 설계(1132)의 열 지도에 대응하고, 따라서 유사한 상세한 설명은 생략된다. 일부 실시예에서, 열 지도(1122 및 1146)는 도 8의 동작(804)을 실행하는 동안 시스템(1400)에 의해 생성된다.
열 지도(1146)는 집적 회로 설계(1162)의 열 지도에 대응하고, 집적 회로 설계(1162) 및 대응하는 열 지도(1146)는 도 10의 동작(1010)의 실행 이후에 생성되므로, 유사한 상세한 설명은 생략된다.
열 지도(1122)는 냉점 영역(1144a)을 포함한다. 냉점 영역(1144a)은 집적 회로 설계(1132)의 영역(1154a)에 대응한다.
집적 회로 설계(1132)의 영역(1154a)은 집적 회로 설계(1132)에 회로 블록 또는 히터를 포함하지 않는다.
열 지도(1146)는 냉점 영역(1148a)을 포함한다. 냉점 영역(1148a)은 동작(1010)의 실행 후 냉점 영역(1144a)에 대응한다. 예를 들어, 일부 실시예에서, 동작(1010)의 실행 동안, 집적 회로 설계(1132)의 영역(1154a)에 히터가 없으므로, 시스템(1400)은 새로운 히터(1160)를 집적 회로 설계(1132)의 영역(1164a)에 삽입하고, 영역(1164a)은 열 지도(1146)의 냉점 영역(1148a)에 대응한다.
도면(1100C)의 다른 구성이 본 개시의 범위 내에 있다.
방법
도 12는 일부 실시예에 따른 집적 회로의 번인 테스트 및 집적 회로의 자동화 테스트를 동시에 수행하는 방법(1200)의 흐름도이다.
일부 실시예에서, 방법(1200)은 방법(400)의 동작(408)의 실시예이고, 유사한 상세한 설명은 생략된다. 일부 실시예에서, 동작(1202, 1204 및 1206) 중 하나 이상이 도 14의 시스템(100) 또는 시스템(1400)에 의해 수행된다. 일부 실시예에서, 방법(1200)은 집적 회로의 번인 테스트와 집적 회로의 자동화 테스트를 동시에 수행하는 데 사용될 수 있다.
방법(1200)의 동작(1200)에서, 회로 블록의 세트 및 히터의 제1 세트는 집적 회로의 번인 테스트를 위한 열원의 제1 세트로서 구성되어 집적 회로의 제1 열 시그니처를 생성한다.
일부 실시예에서, 동작(1202)은 집적 회로 설계에 대응하는 시뮬레이션된 설계 전력 레벨에 따라 회로 블록의 세트 및 히터의 제1 세트를 턴 온하여 제1 열 시그니처를 생성하는 것을 포함한다.
일부 실시예에서, 방법(1200)의 집적 회로는 적어도 웨이퍼(102), 웨이퍼(200), 복수의 집적 회로(201) 또는 집적 회로(203)를 포함한다.
일부 실시예에서, 방법(1200)의 집적 회로 설계는 적어도 도 7의 집적 회로 설계(700), 도 9a의 집적 회로 설계(902), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)를 포함한다.
일부 실시예에서, 방법(1200)의 집적 회로의 회로 블록의 세트는 적어도 도 2의 회로 블록(204)의 세트를 포함한다.
일부 실시예에서, 방법(1200)의 집적 회로의 히터의 제1 세트는 적어도 도 2의 히터(206)의 세트를 포함한다.
일부 실시예에서, 방법(1200)의 시뮬레이션된 설계 전력 레벨은 표(600)에 포함된 적어도 하나 이상의 전력 값(604 또는 606)을 포함한다.
방법(1200)의 동작(1204)에서, 집적 회로는 캐리어 웨이퍼 상에 배치된다. 일부 실시예에서, 방법(1200)의 캐리어 웨이퍼는 도 1의 캐리어 웨이퍼(106) 및 도 3의 캐리어 웨이퍼(300)를 포함한다.
방법(1200)의 동작(1206)에서, 캐리어 웨이퍼의 적어도 일부는 집적 회로의 번인 테스트를 위한 열원의 제2세트로서 구성되어 집적 회로의 제2 열 시그니처를 생성한다.
일부 실시예에서, 방법(1200)의 캐리어 웨이퍼의 적어도 일부는 적어도 도 3의 영역(302), 복수의 집적 회로 다이(301) 중 하나 이상, 집적 회로 다이(303) 또는 적어도 회로 다이(304)의 세트의 다이를 포함한다.
일부 실시예에서, 동작(1206)은 히터의 제2 세트를 턴 온하여 집적 회로의 번인 테스트를 위한 열원의 제2 세트에 대응하는 제2 열 시그니처를 생성하는 것을 포함한다.
일부 실시예에서, 방법(1200)의 적어도 히터의 제2 세트는 도 1의 히터 칩(108), 적어도 히터(306)의 세트의 히터, 도 13의 히터(1300) 또는 도 13의 상호접속부(1302a) 또는 도 13의 상호접속부(1302b)의 적어도 일부를 포함한다.
일부 실시예에서, 방법(1200)의 집적 회로의 제1 열 시그니처는 집적 회로의 번인 열 분포에 대응하고, 히터의 제2 세트 내의 히터는 턴오프된다.
일부 실시예에서, 집적 회로의 제1 열 시그니처 및 방법(1200)의 제2 열 시그니처는 집적 회로의 번인 열 분포에 대응하고, 히터의 제2 세트 내의 적어도 하나의 히터가 턴 온된다.
방법(1200)은 적어도 도 1의 시스템(100), 도 2의 웨이퍼(200), 도 3의 캐리어 웨이퍼(300), 도 4 또는 도 5 내지 11c의 방법(400)과 관련하여 위에서 논의된 이점들을 달성하도록 동작한다.
히터
도 13은 일부 실시예들에 따른 히터(1300)의 단면도이다. 일부 실시예에서, 히터(1300)는 도 1의 히터 칩(108) 또는 도 3의 히터(306)의 세트의 히터이고, 유사한 상세한 설명은 생략된다.
히터(1300)는 도 1의 히터 칩(108)의 히터 또는 도 3의 히터(306)의 세트의 히터로서 사용될 수 있다.
히터(1300)는 다이(1304)의 하나 이상의 층에 상호접속부(1302a) 및 상호접속부(1302b)를 포함한다. 일부 실시예에서, 다이(1304)는 도 3의 다이(304)의 세트의 하나 이상의 다이에 대응하고, 유사한 상세한 설명은 생략된다.
상호접속부(1302a, 1302b)는 각각 절연 물질(1310)에 형성된 예를 들어, 전도성 라인(라벨 표기되지 않음), 비아(라벨 표기되지 않음) 또는 전도성 패드(라벨 표기되지 않음)와 같은 하나 이상의 전도성 피처를 포함한다. 일부 실시예에서, 상호접속부 구조물(1302a 및 1302b)의 절연 물질(1310)에 형성된 예를 들어, 전도성 라인(라벨 표기되지 않음), 비아(라벨 표기되지 않음) 또는 전도성 패드(라벨 표기되지 않음)와 같은 하나 이상의 전도성 피처는 다이(1304)의 하나 이상의 재배선층(redistribution layer; RDL)이라고 지칭된다. 도 13에 도시된 전도성 피처의 라우팅은 단지 예일 뿐이다. 상호접속 구조물(1302a 및 1302b)의 전도성 피처의 다른 구성, 배열 및 물질은 본 개시의 고려된 범위 내에 있다. 상호접속 구조물(1302a 및 1302b)의 다른 구성, 배열 및 물질은 본 개시의 고려된 범위 내에 있다.
일부 실시예에서, 상호접속부(1302a 및 1302b)는, 전류가 대응하는 상호접속부(1302a 및 1302b)를 통과할 때 열을 생성하고 대응하는 열원의 2개의 상이한 스테이지(stages)로서 기능하도록 구성된다. 일부 실시예에서, 상호접속부(1302a 및 1302b)에 의해 생성된 열의 양은 대응하는 상호접속부(1302a 및 1302b)를 통과하는 전류의 양을 변경함으로써 조정될 수 있다. 일부 실시예에서, 상호접속부(1302a 및 1302b)에 의해 생성된 열의 양은 상호접속부(1302a 및 1302b)의 상이한 수의 스테이지를 선택함으로써 조정될 수 있다.
일부 실시예에서, 적어도 상호접속 구조물(1302a 또는 1302b)은 예를 들어, 구리, 구리 합금, 알루미늄, 이들의 합금 또는 조합과 같은 전도성 물질로 제조된다. 일부 실시예에서, 다른 적용 가능한 물질이 사용된다. 일부 실시예에서, 적어도 상호접속 구조물(1302a 또는 1302b)은 예를 들어, 텅스텐(W), Cu, Al, 또는 AlCu와 같은 다른 전도성 물질을 포함한다. 일부 실시예에서, 절연 물질(1310)은 실리콘 산화물로서 제조된다. 일부 실시예에서, 절연 물질(1310)은 유전체 물질의 다수의 유전체층을 포함한다. 다수의 유전체층 중 하나 이상은 저 유전 상수(로우-k) 물질로 제조된다.
도 13은 2개의 상호접속부 또는 스테이지를 도시하지만, 상호접속부(1302a 및 1302b)의 다른 수의 스테이지 및 상호접속부(1302a 및 1302b)를 통과하는 대응하는 전류 값은 본 개시의 범위 내에 있다.
히터(1300)는 상호접속부 구조물(1302a, 1302b)의 표면 상에 UBM(under bump metallurgy) 층(1312)을 더 포함한다. 일부 실시예에서, UBM 층은 하나 이상의 전도성 부분(1312a, 1312b, ..., 1312f)을 포함하며, 여기서 f는 UBM 층(1312)의 전도성 부분의 수에 대응하는 정수이다. 일부 실시예에서, UBM 층(1312)은 상호접속 구조물(1302a 및 1302b)의 표면 상에 형성된다. 일부 실시예에서, UBM 층(1312)은 금속 패드(미도시) 상에 형성된다. 일부 실시예에서, UBM 층(1312)은 접착층 및/또는 습윤층을 포함한다. 일부 실시예에서, UBM 층(1312)은 적어도 구리 시드층을 포함한다. 일부 실시예에서, UBM 층(1312)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 탄탈륨(Ta) 등을 포함한다. UBM 층(1312)의 다른 구성, 배열 및 물질은 본 개시의 고려된 범위 내에 있다.
집적 회로(100)는 UBM 층(1312) 상의 솔더 범프(1314)의 세트를 더 포함한다.
솔더 범프(1314)의 세트는 하나 이상의 솔더 범프(1314a, 1314b, ..., 1314f)를 포함하며, 여기서 f는 솔더 범프(1314)의 세트에서 솔더 범프의 수에 대응하는 정수이다. 일부 실시예에서, 솔더 범프(1314)의 세트는 UBM 층(1312) 위에 형성된다. 일부 실시예에서, 솔더 범프(1314)의 세트의 하나 이상의 솔더 범프(1314a, 1314b, ..., 1314f)는 예를 들어, 솔더 또는 솔더 합금과 같은 낮은 저항을 갖는 전도성 물질을 포함한다. 일부 실시예에서, 솔더 합금은 Sn, Pb, Ag, Cu, Ni, Bi, 또는 이들의 조합을 포함한다. 솔더 범프(1314)의 세트의 다른 구성, 배열 및 물질은 본 개시의 고려된 범위 내에 있다.
일부 실시예에서, 솔더 범프(1314)의 세트는 범프(1314)의 세트에 의해 하나 이상의 다른 패키지 구조물(미도시)에 전기적으로 접속된다.
히터(1300)의 다른 구성, 배열 및 물질은 본 개시의 고려된 범위 내에 있다.
시스템
도 14는 일부 실시예에 따라 IC 레이아웃 설계를 설계하고, IC 설계를 시뮬레이션하고, IC 회로를 제조하기 위한 시스템(1400)의 개략도이다. 일부 실시예에서, 시스템(1400)은 여기에 설명된 하나 이상의 IC 레이아웃 설계를 생성하거나 배치하고, IC 레이아웃 설계에 기초하여 하나 이상의 IC 설계를 테스트하고, 레이아웃 설계에 기초하여 IC를 제조한다. 일부 실시예에서, 시스템(1400)은 도 1의 시스템(110)이며, 따라서 유사한 상세한 설명은 생략된다.
시스템(1400)은 하드웨어 프로세서(1402) 및 컴퓨터 프로그램 코드(1406), 즉, 실행 가능한 명령어(1406)의 세트로 인코딩된, 즉 이를 저장하는 비일시적 컴퓨터 판독가능 저장 매체(1404)(예컨대, 메모리(1404))를 포함한다. 일부 실시예에서, 컴퓨터 판독가능 저장 매체(1404)는 집적 회로를 생산하기 위한 제조 기계와 인터페이스하도록 구성된다. 일부 실시예에서, 컴퓨터 판독 가능 저장 매체(1404)는 집적 회로를 테스트하기 위해 웨이퍼(102), 테스트 회로 기판(104), 캐리어 웨이퍼(106), 히터 칩(108)과 인터페이스하도록 구성된다. 일부 실시예에서, 컴퓨터 판독 가능 저장 매체(1404)는 집적 회로 설계를 생성하고 시뮬레이션하도록 구성된다.
프로세서(1402)는 버스(1408)를 통해 컴퓨터 판독 가능 저장 매체(1404)에 전기적으로 결합된다. 프로세서(1402)는 또한 버스(1408)에 의해 I/O 인터페이스(1410)에 전기적으로 결합된다. 네트워크 인터페이스(1412)는 또한 버스(1408)를 통해 프로세서(1402)에 전기적으로 접속된다. 네트워크 인터페이스(1412)는 네트워크(1414)에 접속되어, 프로세서(1402) 및 컴퓨터 판독 가능 저장 매체(1404)가 네트워크(1414)를 통해 외부 요소에 접속할 수 있다. 프로세서(1402)는, 시스템(1400)이 적어도 방법(400, 500, 800, 1000 또는 1200)에서 기술된 모든 동작의 일부 또는 전부를 수행하기 위해 사용 가능하게 하기 위해 컴퓨터 판독 가능한 저장 매체(1404)에 인코딩된 컴퓨터 프로그램 코드(1406)를 실행하도록 구성된다.
일부 실시예에서, 프로세서(1402)는 중앙 프로세싱 유닛(central processing unit; CPU), 다중 프로세서, 분산 프로세싱 시스템, 주문형 집적 회로(application specific integrated circuit; ASIC), 및/또는 적절한 프로세싱 유닛이다.
일부 실시예에서, 컴퓨터 판독 가능 저장 매체(1404)는 전자, 자기, 광학, 전자기, 적외선, 및/또는 반도체 시스템(또는 장치 또는 디바이스)이다. 예를 들면, 컴퓨터 판독 가능 저장 매체(1404)는, 반도체 또는 솔리드 스테이트 메모리, 자기 테이프, 착탈식 컴퓨터 디스켓, 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 강성의(rigid) 자기 디스크, 및/또는 광디스크를 포함한다. 광디스크를 사용하는 일부 실시예에서, 컴퓨터 판독 가능 저장 매체(1404)는 콤팩트 디스크 판독 전용 메모리(compact disk-read only memory; CD-ROM), 콤팩트 디스크 판독/기록(compact disk-read/write; CD-R/W), 및/또는 디지털 비디오 디스크(digital video disc; DVD)를 포함한다.
일부 실시예에서, 저장 매체(1404)는 시스템(1400)이 적어도 방법(400, 500, 800, 1000 또는 1200)을 수행하게 하도록 구성된 컴퓨터 프로그램 코드(1406)를 저장한다. 일부 실시예에서, 저장 매체(1404)는 또한 예를 들면, IC 설계(1416), 사용자 인터페이스(1418), IC 설계 시뮬레이션(1422), 시뮬레이션 파라미터(1424), 테스트 파라미터(1426), 룩업 표(1428) 및 지도(1430) 및/또는 적어도 방법(400, 500, 800, 1000 또는 1200)의 동작을 수행하기 위한 실행 가능한 명령어의 세트와 같은, 적어도 방법(400, 500, 800, 1000 또는 1200)을 수행하는 동안 생성된 정보뿐만 아니라 적어도 방법(400, 500, 800, 1000 또는 1200)을 수행하는 데 필요한 정보를 저장한다. 일부 실시예에서, IC 설계(1416)는 레이아웃 설계(100, 200, 500, 700, 900A 내지 900C, 1000A 내지 1000E 또는 1200B)의 레이아웃 패턴 중 하나 이상을 포함한다.
일부 실시예에서, IC 설계(1416)는 적어도 도 7의 집적 회로 설계(700), 도 9a의 집적 회로 설계(902), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)를 포함한다.
일부 실시예에서, IC 설계 시뮬레이션(1422)은 적어도 방법(400, 500, 800, 1000 또는 1200)의 하나 이상의 부분을 수행하도록 구성된 컴퓨터 코드를 포함한다.
일부 실시예에서, 시뮬레이션 파라미터(1424)는 하나 이상의 사용자에 의해 정의된 바와 같은 방법(500)의 적어도 다수의 반복, 도 1 내지 도 13 중 하나 이상의 도면의 하나 이상의 열(heat) 파라미터 또는 하나 이상의 전력 파라미터를 포함한다. 일부 실시예에서, 하나 이상의 열 파라미터는 적어도 열 분포, 사용자(들)로부터의 하나 이상의 열 범위, 하나 이상의 열 시그니처, 하나 이상의 열 값, 도 1 내지 도 13 중 하나 이상의 도면의 하나 이상의 총 열 값을 포함한다. 일부 실시예에서, 하나 이상의 전력 파라미터는 적어도 표(600)로부터의 전력 정보, 도 1 내지 도 13 중 하나 이상의 윈도우의 어레이의 각 윈도우의 전력 정보 또는 하나 이상의 전력 값을 포함한다.
일부 실시예에서, 테스트 파라미터(1426)는 도 1 내지 13 중 하나 이상에서 적어도 번인 테스트 파라미터 및 ATE 테스트 파라미터를 포함한다.
일부 실시예에서, 룩업 표(1428)는 도 1 내지 13 중 하나 이상의 적어도 표(600), 전력 정보, 또는 위치 정보를 포함한다. 일부 실시예에서, 룩업 표(1428)는 방법(500)의 설계 파일을 포함한다.
일부 실시예에서, 지도(1430)는 도 1 내지 13 중 하나 이상에서 적어도 하나 이상의 열 지도, 하나 이상의 전력 지도, 하나 이상의 열점, 하나 이상의 냉점 또는 윈도우의 하나 이상의 어레이를 포함한다.
일부 실시예에서, 저장 매체(1404)는 제조 기계와 인터페이스하기 위한 명령어(예컨대, 컴퓨터 프로그램 코드(1406))를 저장한다. 명령어(예컨대, 컴퓨터 프로그램 코드(1406))는 프로세서(1402)가 제조 프로세스 동안 적어도 방법(400, 500, 800, 1000 또는 1200)을 효과적으로 구현하기 위해 제조 기계에 의해 판독 가능한 제조 명령어를 생성할 수 있게 한다.
시스템(1400)은 I/O 인터페이스(1410)를 포함한다. I/O 인터페이스(1410)는 외부 회로에 결합된다. 일부 실시예에서, I/O 인터페이스(1410)는 정보 및 명령을 프로세서(1402)에 전달하기 위한 키보드, 키패드, 마우스, 트랙볼, 트랙 패드, 및/또는 커서 방향 키를 포함한다.
시스템(1400)은 또한 프로세서(1402)에 결합된 네트워크 인터페이스(1412)를 포함한다. 네트워크 인터페이스(1412)는 시스템(1400)이, 하나 이상의 다른 컴퓨터 시스템이 접속되는 네트워크(1414)와 통신할 수 있게 한다. 네트워크 인터페이스(1412)는, 예를 들어, 블루투스(BLUETOOTH), WIFI, WIMAX, GPRS 또는 WCDMA와 같은 무선 네트워크 인터페이스; 또는 예를 들어, 이더넷(ETHERNET), USB 또는 IEEE-1494와 같은 유선 네트워크 인터페이스를 포함한다. 일부 실시예에서, 적어도 방법(400, 500, 800, 1000 또는 1200)은 둘 이상의 시스템(1400)에서 구현되고, 예를 들어, IC 설계, 사용자 인터페이스, IC 설계 시뮬레이션, 시뮬레이션 파라미터, 테스트 파라미터, 룩업 표 및 지도와 같은 정보는 네트워크(1414)에 의해 서로 다른 시스템(1400) 사이에서 교환된다.
시스템(1400)은 I/O 인터페이스(1410) 또는 네트워크 인터페이스(1412)를 통해 IC 또는 레이아웃 설계와 관련된 정보를 수신하도록 구성된다. 정보는 버스(1408)에 의해 프로세서(1402)로 전송되어 적어도 웨이퍼(102), 웨이퍼(200), 복수의 집적 회로(201) 또는 집적 회로(203)를 생성하기 위한 IC 설계를 결정한다. 그런 다음, IC 설계는 IC 설계(1416)로서 컴퓨터 판독가능 매체(1404)에 저장된다. 시스템(1400)은 I/O 인터페이스(1410) 또는 네트워크 인터페이스(1412)를 통해 사용자 인터페이스와 관련된 정보를 수신하도록 구성된다. 정보는 사용자 인터페이스(1418)로서 컴퓨터 판독 가능 매체(1404)에 저장된다. 시스템(1400)은 I/O 인터페이스(1410) 또는 네트워크 인터페이스(1412)를 통해 IC 설계 시뮬레이션과 관련된 정보를 수신하도록 구성된다. 정보는 IC 설계 시뮬레이션(1422)으로서 컴퓨터 판독 가능 매체(1404)에 저장된다. 시스템(1400)은 I/O 인터페이스(1410) 또는 네트워크 인터페이스(1412)를 통해 시뮬레이션 파라미터와 관련된 정보를 수신하도록 구성된다. 정보는 시뮬레이션 파라미터(1424)로서 컴퓨터 판독 가능 매체(1404)에 저장된다. 시스템(1400)은 I/O 인터페이스(1410) 또는 네트워크 인터페이스(1412)를 통해 테스트 파라미터와 관련된 정보를 수신하도록 구성된다. 정보는 테스트 파라미터(1426)로서 컴퓨터 판독 가능 매체(1404)에 저장된다. 시스템(1400)은 I/O 인터페이스(1410) 또는 네트워크 인터페이스(1412)를 통해 룩업 표와 관련된 정보를 수신하도록 구성된다. 정보는 룩업 표(1428)로서 컴퓨터 판독 가능 매체(1404)에 저장된다. 시스템(1400)은 I/O 인터페이스(1410) 또는 네트워크 인터페이스(1412)를 통해 지도와 관련된 정보를 수신하도록 구성된다. 정보는 지도(1430)로서 컴퓨터 판독 가능 매체(1404)에 저장된다.
일부 실시예에서, 방법(400, 500, 800, 1000 또는 1200) 중 하나 이상의 적어도 일부는 프로세서에 의한 실행을 위한 독립형 소프트웨어 애플리케이션으로서 구현된다. 일부 실시예에서, 방법(400, 500, 800, 1000 또는 1200) 중 하나 이상의 적어도 일부는 추가 소프트웨어 애플리케이션의 일부인 소프트웨어 애플리케이션으로서 구현된다. 일부 실시예에서, 방법(400, 500, 800, 1000 또는 1200) 중 하나 이상의 적어도 일부는 소프트웨어 애플리케이션에 대한 플러그인으로서 구현된다. 일부 실시예에서, 방법(400, 500, 800, 1000 또는 1200) 중 하나 이상의 적어도 일부는 EDA 도구의 일부인 소프트웨어 애플리케이션으로서 구현된다. 일부 실시예에서, 방법(400, 500, 800, 1000 또는 1200) 중 하나 이상의 적어도 일부는 EDA 도구에 의해 사용되는 소프트웨어 애플리케이션으로서 구현된다. 일부 실시예에서, EDA 도구는 집적 회로 디바이스의 레이아웃 설계를 생성하고, IC 디바이스의 집적 회로 설계를 생성 및 시뮬레이션하거나, IC 디바이스의 테스트를 수행하는 데 사용된다. 일부 실시예에서, 레이아웃 설계, IC 설계 및 시뮬레이션 및 테스트 파라미터는 비일시적 컴퓨터 판독가능 매체에 저장된다. 일부 실시예에서, 레이아웃은 CADENCE DESIGN SYSTEMS, Inc.로부터 입수 가능한 VIRTUOSO®와 같은 도구 또는 또 다른 적절한 레이아웃 생성 도구를 사용하여 생성된다. 일부 실시예에서, 레이아웃은 개략 설계에 기초하여 생성된 넷리스트(netlist)에 기초하여 생성된다. 일부 실시예에서, 방법(400, 500, 800, 1000 또는 1200) 중 하나 이상의 적어도 일부는 시스템(1400)에 의해 생성된 하나 이상의 레이아웃 설계에 기초하여 제조된 마스크의 세트를 사용하여 집적 회로를 제조하기 위해 제조 디바이스에 의해 구현된다. 일부 실시예에서, 시스템(1400)은 본 개시의 하나 이상의 레이아웃 설계에 기초하여 제조된 마스크의 세트를 사용하여 집적 회로를 제조하기 위한 제조 디바이스이다.
일부 실시예에서, 도 14의 시스템(1400)은 적어도 도 1의 시스템(100), 도 2의 웨이퍼(200), 도 3의 캐리어 웨이퍼(300), 도 4의 방법(400) 또는 도 5 내지 13과 관련하여 위에서 논의된 이점들을 달성하도록 동작한다.
도 15는 본 개시의 적어도 하나의 실시예에 따라, 집적 회로(IC) 제조 시스템 및 이와 연관된 IC 제조 흐름의 블록도이다. 일부 실시예에서, 배치도에 기초하여, (A) 하나 이상의 반도체 마스크 또는 (B) 반도체 집적 회로의 층 내의 적어도 하나의 컴포넌트 중 적어도 하나는 제조 시스템(1500)을 사용하여 제조된다.
도 15에서, IC 제조 시스템(1500)(이하에서 "시스템(1500)")은 IC 디바이스(1560)의 제조와 관련된 설계, 개발 및 제조 사이클 및/또는 서비스에서 서로 상호작용하는 예를 들어, 설계 하우스(1520), 마스크 하우스(1530) 및 IC 제조업체/제조자("팹(fab)")(1540)와 같은 엔티티를 포함한다. 시스템(1500)의 엔티티는 통신 네트워크에 의해 접속된다. 일부 실시예에서, 통신 네트워크는 단일 네트워크이다. 일부 실시예에서, 통신 네트워크는 예를 들어, 인트라넷 및 인터넷과 같은 다양한 상이한 네트워크이다. 통신 네트워크는 유선 및/또는 무선 통신 채널을 포함한다. 각 엔티티는 하나 이상의 다른 엔티티와 상호 작용하고 하나 이상의 다른 엔티티에 서비스를 제공하고 그리고/또는 하나 이상의 다른 엔티티로부터 서비스를 수신한다. 일부 실시예에서, 하나 이상의 설계 하우스(1520), 마스크 하우스(1530), 및 IC 팹(1540) 중 하나 이상은 단일 대기업이 소유한다. 일부 실시예에서, 하나 이상의 설계 하우스(1520), 마스크 하우스(1530) 및 IC 팹(fab)(1540) 중 하나 이상이 공통 설비에 공존하고 공통 자원을 사용한다.
설계 하우스(또는 설계 팀)(1520)는 IC 설계 레이아웃(1522)을 생성한다. IC 설계 레이아웃(1522)은 IC 디바이스(1560)를 위해 설계된 다양한 기하학적 패턴을 포함한다. 기하학적 패턴은 제조될 IC 디바이스(1560)의 다양한 컴포넌트들을 구성하는 금속, 산화물 또는 반도체층의 패턴에 대응한다. 다양한 층들은 다양한 IC 피처들을 형성하기 위해 결합된다. 예를 들어, IC 설계 레이아웃(1522)의 일부는(실리콘 웨이퍼와 같은) 반도체 기판 및 반도체 기판 상에 배치된 다양한 물질층에 형성될 예를 들어, 활성 영역, 게이트 전극, 소스 전극 및 드레인 전극, 층간 상호접속부의 금속 라인 또는 비아, 접합 패드를 위한 개구와 같은 다양한 IC 피처들을 포함한다. 설계 하우스(1520)는 IC 설계 레이아웃(1522)을 형성하기 위해 적절한 설계 절차를 구현한다. 설계 절차는 논리적 설계, 물리적 설계, 또는 배치 및 라우팅 중 하나 이상을 포함한다. IC 설계 레이아웃(1522)은 기하학적 패턴의 정보를 가지는 하나 이상의 데이터 파일들로 제시된다. 예를 들어, IC 설계 레이아웃(1522)은 GDSII 파일 포맷 또는 DFII 파일 포맷으로 표현될 수 있다. 일부 실시예에서, IC 설계 레이아웃(1522)은 적어도 도 7의 집적 회로 설계(700), 도 9a의 집적 회로 설계(902), 도 11a의 집적 회로 설계(1112), 도 11b 내지 11c의 집적 회로 설계(1132), 또는 도 11c의 집적 회로 설계(1162)를 포함한다.
마스크 하우스(1530)는 데이터 준비(1532) 및 마스크 제조(1534)를 포함한다. 마스크 하우스(1530)는 IC 설계 레이아웃(1522)에 따라 IC 디바이스(1560)의 다양한 층을 제조하는 데 사용될 하나 이상의 마스크(1545)를 제조하기 위해 IC 설계 레이아웃(1522)을 사용한다. 마스크 하우스(1530)는 마스크 데이터 준비(1532)를 수행하며, 여기서 IC 설계 레이아웃(1522)은 대표 데이터 파일(representative data file; "RDF")로 변환된다. 마스크 데이터 준비(1532)는 마스크 제조(1534)에 RDF를 제공한다. 마스크 제조(1534)는 마스크 기록기를 포함한다. 마스크 기록기는 RDF를 예를 들어, 마스크(레티클)(1545) 또는 반도체 웨이퍼(1542)와 같은 기판 상의 이미지로 변환한다. 설계 레이아웃(1522)은 마스크 기록기의 특정 특성 및/또는 IC 팹(1540)의 요건에 따르기 위해 마스크 데이터 준비(1532)에 의해 조작된다. 도 15에서, 마스크 데이터 준비(1532) 및 마스크 제조(1534)는 별개의 요소로서 예시된다. 일부 실시예에서, 마스크 데이터 준비(1532) 및 마스크 제조(1534)는 집합적으로 마스크 데이터 준비로 지칭될 수 있다.
일부 실시예에서, 마스크 데이터 준비(1532)는 예를 들어, 회절, 간섭, 기타 프로세스 효과 등으로부터 발생할 수 있는 것과 같은 이미지 오류를 보상하기 위해 리소그래피 향상 기술을 사용하는 광학 근접 보정(optical proximity correction; OPC)을 포함한다. OPC는 IC 설계 레이아웃(1522)을 조정한다. 일부 실시예에서, 마스크 데이터 준비(1532)는 축외(off-axis) 조명, 서브-해상도 지원 피처(sub-resolution assist features), 위상 시프팅 마스크, 다른 적절한 기술 등 또는 이들의 조합과 같은 추가 해상도 향상 기술(resolution enhancement techniques; RET)을 더 포함한다. 일부 실시예에서, 역 리소그래피 기술(inverse lithography technology; ILT)이 또한 사용되며, 이는 OPC를 역 이미징 문제로 취급한다.
일부 실시예에서, 마스크 데이터 준비(1532)는 충분한 마진을 보장하기 위해 특정 기하학적 및/또는 접속성 제한을 포함하는 마스크 생성 규칙의 세트를 사용해, OPC에서 프로세스를 거친 IC 설계 레이아웃(2022)을 검사하는 마스크 규칙 검사기(mask rule checker; MRC)를 포함하여, 반도체 제조 프로세스의 변동성 등을 처리한다. 일부 실시예에서, MRC는 마스크 제조(1534) 동안 제한을 보상하기 위해 IC 설계 레이아웃을 수정하는데, 이는 마스크 생성 규칙을 만족시키기 위해 OPC에 의해 수행된 수정의 일부를 취소(undo)할 수 있다.
일부 실시예에서, 마스크 데이터 준비(1532)는 IC 디바이스(1560)를 제조하기 위해 IC 팹(1540)에 의해 구현될 프로세싱을 시뮬레이션하는 리소그래피 프로세스 검사(lithography process checking; LPC)를 포함한다. LPC는 예를 들어, IC 디바이스(1560)와 같은 시뮬레이션된 제조된 디바이스를 생성하기 위해 IC 설계 레이아웃(1522)에 기초하여 이 프로세싱을 시뮬레이션한다. LPC 시뮬레이션에서 프로세싱 파라미터는 IC 제조 사이클의 다양한 프로세스와 연관된 파라미터, IC를 제조하기 위해 사용되는 도구와 연관된 파라미터, 및/또는 제조 프로세스의 다른 양상들을 포함할 수 있다. LPC는 예를 들어, 공중 이미지 콘트라스트(aerial image contrast), 초점 심도(depth of focus; "DOF"), 마스크 오류 향상 인자(mask error enhancement factor; "MEEF"), 기타 적절한 인자 등과 같은 다양한 인자 또는 이들의 조합을 고려한다. 일부 실시예에서, 시뮬레이션된 제조된 디바이스가 LPC에 의해 생성된 후, 시뮬레이션된 디바이스가 설계 규칙을 만족시키기에 형상적으로(in shape) 충분히 가깝지 않으면, OPC 및/또는 MRC가 반복되어 IC 설계 레이아웃(1522)을 더 정제한다(refine).
마스크 데이터 준비(1532)의 상기 설명은 명확성을 위해 간략화되었음을 이해해야 한다. 일부 실시예에서, 데이터 준비(1532)는 제조 규칙에 따라 IC 설계 레이아웃을 수정하기 위한 논리 연산(logic operation; LOP)과 같은 추가 피처를 포함한다. 추가적으로, 데이터 준비(1532) 동안 IC 설계 레이아웃(1522)에 적용되는 프로세스는 다양한 상이한 순서로 실행될 수 있다.
마스크 데이터 준비(1532) 후 그리고 마스크 제조(1534) 동안, 마스크(1545) 또는 마스크 그룹(1545)은 수정된 IC 설계 배치도(1522)에 기초하여 제조된다. 일부 실시예에서, 마스크 제조(1534)는 IC 설계(1522)에 기초하여 하나 이상의 리소그래피 노출을 수행하는 것을 포함한다. 일부 실시예에서, 전자빔(electron-beam; e-beam) 또는 다수의 전자빔의 메커니즘이 수정된 IC 설계 레이아웃(1522)에 기초하여 마스크(포토마스크 또는 레티클)(1545) 상에 패턴을 형성하기 위해 사용된다. 마스크(1545)는 다양한 기술로 형성될 수 있다. 일부 실시예에서, 마스크(1545)는 바이너리 기술(binary technology)을 사용하여 형성된다. 일부 실시예에서, 마스크 패턴은 불투명한 영역들 및 투명한 영역들을 포함한다. 웨이퍼 상에 코팅된 이미지 민감 물질층(예컨대, 포토레지스트)을 노출하기 위해 사용되는 예를 들어, 자외선(UV) 빔과 같은 방사선 빔이 불투명한 영역에 의하여 차단되고 투명한 영역을 통해 투과된다. 일 예시에서, 바이너리 버전의 마스크(1545)는 투명한 기판(예컨대, 용융 석영) 및 바이너리 마스크의 불투명한 영역에 코팅된 불투명한 물질(예컨대, 크롬)을 포함한다. 또 다른 예에서, 마스크(1545)는 위상 시프트 기술을 사용하여 형성된다. 위상 시프트 마스크(phase shift mask; PSM) 버전의 마스크(1545)에서, 마스크 상에 형성된 패턴 내의 다양한 피처들이 해상도와 이미징 품질을 향상시키기 위하여 적절한 위상 차이를 가지도록 구성된다. 다양한 예시에서, 위상 시프트 마스크는 감쇠된(attenuated) PSM 또는 교번(alternating) PSM일 수 있다. 마스크 제조(1534)에 의해 생성된 마스크(들)는 다양한 프로세스에서 사용된다. 예를 들어, 이러한 마스크(들)는 반도체 웨이퍼에 다양한 도핑 영역을 형성하기 위한 이온 주입 프로세스에서, 반도체 웨이퍼에 다양한 에칭 영역을 형성하기 위한 에칭 프로세스에서, 그리고/또는 다른 적절한 프로세스에서 사용된다.
IC 팹(1540)은 다양한 상이한 IC 제품들의 제조를 위한 하나 이상의 제조 설비를 포함하는 IC 제조 엔티티이다. 일부 실시예에서, IC 팹(1540)은 반도체 파운드리이다. 예를 들어, 복수의 IC 제품들의 프론트엔드 제조를 위한 제조 설비(FEOL(front-end-of-line) 제조)가 있을 수 있는 한편, 제2 제조 설비는 IC 제품들의 상호접속 및 패키징을 위한 백엔드 제조(BEOL(back-end-of-line) 제조)를 제공할 수 있고, 제3 제조 설비는 파운드리 엔티티를 위한 다른 서비스들을 제공할 수 있다.
IC 팹(1540)은, IC 디바이스(1560)가 마스크(들), 예를 들어, 마스크(1545)에 따라 제조되도록 반도체 웨이퍼(1542) 상에서 다양한 제조 동작을 실행하도록 구성된 웨이퍼 제조 도구(1552)(이하 "제조 도구(1552)")를 포함한다. 다양한 실시예에서, 제조 도구(1552)는 웨이퍼 스테퍼, 이온 주입기, 포토레지스트 코팅기, 프로세스 챔버(예를 들어, CVD 챔버 또는 LPCVD 퍼니스(furnace)), CMP 시스템, 플라즈마 에칭 시스템, 웨이퍼 세정 시스템, 또는 본 명세서에서 논의된 바와 같은 하나 이상의 적합한 제조 프로세스를 수행할 수 있는 다른 제조 장비 중 하나 이상을 포함한다.
IC 팹(1540)은 IC 디바이스(1560)를 제조하기 위해 마스크 하우스(1530)에 의해 제조된 마스크(들)(1545)를 사용한다. 따라서, IC 팹(1540)은 IC 디바이스(1560)를 제조하기 위해 적어도 간접적으로 IC 설계 레이아웃(1522)을 사용한다. 일부 실시예에서, 반도체 웨이퍼(1542)는 IC 디바이스(1560)를 형성하기 위해 마스크(들)(1545)를 사용하여 IC 팹(1540)에 의해 제조된다. 일부 실시예에서, IC 제조는 IC 설계 레이아웃(1522)에 적어도 간접적으로 기초하여 하나 이상의 리소그래피 노출을 수행하는 것을 포함한다. 반도체 웨이퍼(1542)는 물질층이 그 위에 형성된 실리콘 기판 또는 다른 적절한 기판을 포함한다. 반도체 웨이퍼(1542)는 (후속 제조 단계에서 형성되는) 다양한 도핑 영역, 유전체 피처, 다중 레벨 상호접속부 등 중 하나 이상을 더 포함한다.
일부 실시예에서, IC 디바이스(1560)는 적어도 웨이퍼(102), 웨이퍼(200), 복수의 집적 회로(201) 또는 집적 회로(203)를 포함한다.
시스템(1500)은 설계 하우스(1520), 마스크 하우스(1530) 또는 IC 팹(1540)을 별개의 컴포넌트 또는 엔티티로 갖는 것으로 도시되어 있다. 그러나, 설계 하우스(1520), 마스크 하우스(1530) 또는 IC 팹(1540) 중 하나 이상이 동일한 컴포넌트 또는 엔티티의 일부인 것으로 이해된다.
집적 회로(IC) 제조 시스템(예컨대, 도 15의 시스템(1500)) 및 이와 연관된 IC 제조 흐름에 관한 세부 사항은, 예를 들어, 2016년 2월 9일에 허여된 미국 특허 제9,256,709호, 2015년 10월 1일에 공개된 미국 사전 허여 공개 공보 제20150278429호, 2014년 2월 6일에 공개된 미국 사전 허여 공개 공보 제20140040838호, 및 2007년 8월 21일에 허여된 미국 특허 제7,260,442호에서 발견되며, 이들 각각의 전체 내용은 본 개시에 참조로 포함된다.
하나 이상의 개시된 실시예가 위에 설명된 하나 이상의 이점을 충족한다는 것은 당업자에 의해 용이하게 이해될 것이다. 전술한 명세서를 읽은 후, 통상의 기술자는 여기에 광범위하게 개시된 바와 같은 다양한 변경, 균등물의 대체 및 다양한 다른 실시예에 영향을 미칠 수 있을 것이다. 따라서 여기에 부여된 보호는 첨부된 청구항들 및 그 등가물에 포함된 정의에 의해서만 제한되는 것으로 의도된다.
이 설명의 한 양상은 테스트 회로 기판 상에서 집적 회로를 테스트하는 방법에 관한 것이다. 일부 실시예에서, 방법은 프로세서가 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 단계, 집적 회로 설계에 따라 집적 회로를 제조하는 단계, 및 집적 회로의 번인 테스트와 집적 회로의 자동화 테스트를 동시에 수행하는 단계를 포함한다. 일부 실시예에서, 집적 회로 설계는 시뮬레이션된 설계 전력 레벨에서 동작하고 제1 열 분포를 생성하도록 구성된다. 일부 실시예에서, 번인 테스트는 집적 회로의 최소 번인 온도 및 집적 회로에 걸친 번인 열 분포를 갖는다. 일부 실시예에서, 집적 회로 설계는 집적 회로에 대응한다. 일부 실시예에서, 집적 회로는 시뮬레이션된 설계 전력 레벨에 따라 동작하도록 구성되고 테스트 회로 기판에 결합된다. 일부 실시예에서, 집적 회로는 회로 블록의 세트 및 히터의 제1 세트를 포함한다.
이 설명의 또 다른 양상은 테스트 회로 기판 상에서 집적 회로를 테스트하는 방법에 관한 것이다. 일부 실시예에서, 방법은 프로세서에 의해 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 단계, 및 집적 회로 설계에 따라 집적 회로를 제조하는 단계를 포함한다. 일부 실시예에서, 집적 회로 설계는 시뮬레이션된 설계 전력 레벨에서 동작하고 제1 열 분포를 생성하도록 구성된다. 일부 실시예에서, 시뮬레이션된 설계 전력 레벨은 구성된 전력 정보를 포함한다. 일부 실시예에서, 집적 회로 설계는 회로 블록의 세트 및 히터의 세트를 포함한다. 일부 실시예에서, 시뮬레이션을 수행하는 단계는, 집적 회로 설계에 포함된 회로 블록의 세트의 각 회로 블록 및 히터의 세트의 각 히터에 대한 구성된 전력 정보 및 위치 정보로부터 집적 회로 설계의 열 시그니처를 결정하는 단계를 포함한다. 일부 실시예에서, 열 값을 포함하는 열 시그니처는 집적 회로 설계 전체에 걸쳐 분포된다. 일부 실시예에서, 시뮬레이션을 수행하는 단계는 또한, 집적 회로 설계의 열 시그니처의 열 값이 집적 회로 설계의 열 범위 내에 있는지 여부를 결정하는 단계, 및 집적 회로 설계의 열 시그니처의 열 값이 열 범위 내에 있지 않다고 결정하는 것에 응답하여 집적 회로 설계를 수정하는 단계를 포함한다.
이 설명의 또 다른 양상은 테스트 시스템에 관한 것이다. 일부 실시예에서, 테스트 시스템은 집적 회로, 집적 회로에 결합된 테스트 회로 기판, 적어도 집적 회로 또는 테스트 회로 기판에 결합된 캐리어 웨이퍼, 및 집적 회로에 전기적으로 결합된 제1 시스템을 포함한다. 일부 실시예에서, 제1 시스템은 실행 가능한 명령어를 저장하도록 구성된 비일시적 컴퓨터 판독가능 매체, 및 비일시적 컴퓨터 판독가능 매체에 결합된 프로세서를 포함한다. 일부 실시예에서, 프로세서는 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하기 위한 실행 가능한 명령어를 실행하도록 구성된다. 일부 실시예에서, 집적 회로 설계는 시뮬레이션된 설계 전력 레벨에서 동작하고 제1 열 분포를 생성하도록 구성된다. 일부 실시예에서, 집적 회로 설계는 집적 회로에 대응한다. 일부 실시예에서, 집적 회로는 시뮬레이션된 설계 전력 레벨에 따라 동작하도록 구성된다. 일부 실시예에서, 테스트 시스템은 집적 회로의 번인 테스트와 집적 회로의 자동화 테스트를 동시에 수행하도록 구성된다. 일부 실시예에서, 번인 테스트는 집적 회로의 최소 번인 온도 및 집적 회로에 걸친 번인 열 분포를 갖는다.
전술된 설명은, 당업자가 본 개시의 양상을 더 잘 이해할 수 있도록 여러 실시예의 피처를 약술한다. 당업자는, 자신이 본 명세서에서 소개된 실시예의 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하기 위한 다른 프로세스와 구조물을 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 인식해야 한다. 또한, 당업자들은 이러한 등가의 구성이 본 개시의 취지 및 범위를 벗어나지 않으며, 본 개시의 취지 및 범위를 벗어나지 않으면서 다양한 변화, 대체 및 변경을 이룰 수 있음을 알아야 한다.
실시예들
실시예 1. 테스트 회로 기판 상의 집적 회로를 테스트하는 방법에 있어서, 상기 집적 회로는 회로 블록들의 세트 및 히터들의 제1 세트를 포함하고, 상기 방법은,
프로세서에 의해, 집적 회로 설계 전체에 걸친 제1 열 분포(heat distribution)의 시뮬레이션을 수행하는 단계 - 상기 집적 회로 설계는, 시뮬레이션된 설계 전력 레벨들에서 동작하고 상기 제1 열 분포를 생성하도록 구성되며, 상기 집적 회로에 대응함 -;
상기 집적 회로 설계에 따라 상기 집적 회로를 제조하는 단계; 및
상기 집적 회로의 번인(burn-in) 테스트와 상기 집적 회로의 자동화 테스트(automated test)를 동시에 수행하는 단계
를 포함하고,
상기 집적 회로는 상기 시뮬레이션된 설계 전력 레벨들에 따라 동작하도록 구성되고, 상기 테스트 회로 기판에 결합되며,
상기 번인 테스트는 상기 집적 회로의 최소 번인 온도 및 상기 집적 회로에 걸친 번인 열 분포를 갖는 것인, 집적 회로를 테스트하는 방법.
실시예 2. 실시예 1에 있어서,
상기 집적 회로의 번인 테스트와 상기 집적 회로의 자동화 테스트를 동시에 수행하는 단계는,
상기 회로 블록들의 세트 및 상기 히터들의 제1 세트를 상기 집적 회로의 상기 번인 테스트를 위한 열원(heat source)들의 제1 세트로서 구성함으로써 상기 집적 회로의 제1 열 시그니처(heat signature)를 생성하는 단계
를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 3. 실시예 2에 있어서,
상기 회로 블록들의 세트 및 상기 히터들의 제1 세트를 상기 집적 회로의 상기 번인 테스트를 위한 열원들의 제1 세트로서 구성함으로써 상기 집적 회로의 제1 열 시그니처를 생성하는 단계는,
상기 제1 열 시그니처를 생성하기 위해 상기 시뮬레이션된 설계 전력 레벨들에 따라 상기 회로 블록들의 세트 및 상기 히터들의 제1 세트를 턴 온(turn on)시키는 단계
를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 4. 실시예 2에 있어서,
상기 집적 회로의 상기 제1 열 시그니처는 상기 집적 회로에 걸친 상기 번인 열 분포에 대응하는 것인, 집적 회로를 테스트하는 방법.
실시예 5. 실시예 2에 있어서,
상기 집적 회로의 번인 테스트와 상기 집적 회로의 자동화 테스트를 동시에 수행하는 단계는,
캐리어 웨이퍼 상에 상기 집적 회로를 배치하는 단계; 및
상기 캐리어 웨이퍼의 적어도 일부를 상기 집적 회로의 상기 번인 테스트를 위한 열원들의 제2 세트로서 구성함으로써 상기 집적 회로의 제2 열 시그니처를 생성하는 단계
를 더 포함하고,
상기 열원들의 제2 세트는 집적 회로 다이의 그리드 배열로 위치된 히터들의 제2 세트에 대응하고,
상기 집적 회로 다이는 상기 캐리어 웨이퍼의 일부인 것인, 집적 회로를 테스트하는 방법.
실시예 6. 실시예 5에 있어서,
상기 집적 회로의 상기 제1 열 시그니처 및 상기 제2 열 시그니처는 상기 집적 회로에 걸친 상기 번인 열 분포에 대응하는 것인, 집적 회로를 테스트하는 방법.
실시예 7. 실시예 5에 있어서,
상기 캐리어 웨이퍼의 적어도 일부를 상기 집적 회로의 상기 번인 테스트를 위한 열원들의 제2 세트로서 구성하는 것은,
상기 히터들의 제2 세트를 턴 온시켜서 상기 집적 회로의 상기 번인 테스트를 위한 상기 열원들의 제2 세트에 대응하는 상기 제2 열 시그니처를 생성하는 것
을 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 8. 실시예 1에 있어서,
상기 집적 회로 설계 전체에 걸친 상기 제1 열 분포는 균일한 것인, 집적 회로를 테스트하는 방법.
실시예 9. 실시예 1에 있어서,
상기 집적 회로의 번인 테스트와 상기 집적 회로의 자동화 테스트를 동시에 수행하는 단계는 번인 기판(burn-in board) 또는 오븐 없이 수행되는 것인, 집적 회로를 테스트하는 방법.
실시예 10. 실시예 1에 있어서,
상기 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 단계는,
상기 집적 회로 설계 전체에 걸친 상기 제1 열 분포에 기초해 상기 집적 회로 설계를 수정하는 단계
를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 11. 테스트 회로 기판 상의 집적 회로를 테스트하는 방법에 있어서,
프로세서에 의해, 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 단계 - 상기 집적 회로 설계는 회로 블록들의 세트 및 히터들의 세트를 포함하고, 상기 집적 회로 설계는 시뮬레이션된 설계 전력 레벨들에서 동작하고 상기 제1 열 분포를 생성하도록 구성되고, 상기 시뮬레이션된 설계 전력 레벨들은 구성된 전력 정보를 포함함 -; 및
상기 집적 회로 설계에 따라 집적 회로를 제조하는 단계
를 포함하고,
상기 시뮬레이션을 수행하는 단계는,
상기 집적 회로 설계에 포함된 상기 회로 블록들의 세트의 각 회로 블록 및 상기 히터들의 세트의 각 히터에 대한 위치 정보 및 상기 구성된 전력 정보로부터 상기 집적 회로 설계의 열 시그니처를 결정하는 단계 - 상기 열 시그니처는 상기 집적 회로 설계 전체에 걸쳐 분포된 열 값(heat value)을 포함함 -;
상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 집적 회로 설계의 열 범위(heat range) 내에 있는지 여부를 결정하는 단계; 및
상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 열 범위 내에 있지 않다고 결정한 것에 응답하여 상기 집적 회로 설계를 수정하는 단계
를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 12. 실시예 11에 있어서,
상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 열 범위 내에 있다고 결정하는 것 또는 상기 시뮬레이션의 반복 횟수가 사용자 정의 한계(user defined limit)를 초과한다고 결정한 것에 응답하여 상기 집적 회로 설계를 수정하지 않는 단계
를 더 포함하는, 집적 회로를 테스트하는 방법.
실시예 13. 실시예 11에 있어서,
상기 집적 회로 설계를 수정하는 단계는,
상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 집적 회로 설계의 열 범위 내에 있지 않다고 결정한 것에 응답하여 적어도 상기 집적 회로 설계 내의 요소의 구성된 전력을 수정하는 단계
를 포함하고,
상기 요소는 적어도 상기 회로 블록들의 세트 중의 제1 회로 블록 또는 상기 히터들의 세트 중의 제1 히터를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 14. 실시예 13에 있어서,
적어도 상기 집적 회로 설계 내의 요소의 구성된 전력을 수정하는 단계는,
적어도 상기 회로 블록들의 세트 중의 상기 제1 회로 블록 또는 상기 히터들의 세트 중의 상기 제1 히터의 상기 구성된 전력을 증가시키는 단계
를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 15. 실시예 13에 있어서,
적어도 상기 집적 회로 설계 내의 요소의 구성된 전력을 수정하는 단계는,
적어도 상기 회로 블록들의 세트 중의 상기 제1 회로 블록 또는 상기 히터들의 세트 중의 상기 제1 히터의 상기 구성된 전력을 감소시키는 단계
를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 16. 실시예 11에 있어서,
상기 집적 회로 설계를 수정하는 단계는,
상기 집적 회로의 상기 열 시그니처의 열 값이 상기 집적 회로 설계의 상기 열 범위 내에 있지 않다고 결정한 것에 응답하여 상기 집적 회로 설계 내의 상기 히터들의 세트에 새로운 히터를 추가하는 단계
를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 17. 실시예 11에 있어서,
상기 집적 회로 설계를 수정하는 단계는,
상기 집적 회로의 상기 열 시그니처의 열 값이 상기 집적 회로 설계의 상기 열 범위 내에 있지 않다고 결정한 것에 응답하여 상기 집적 회로 설계 내의 상기 히터들의 세트로부터 히터를 제거하는 단계
를 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 18. 실시예 11에 있어서,
상기 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 단계는,
상기 집적 회로 설계에서의 상기 회로 블록들의 세트의 각 회로 블록 및 상기 히터들의 세트의 각 히터에 대한 상기 구성된 전력 정보를 획득하는 단계; 및
설계 파일로부터 상기 집적 회로 설계에서의 상기 회로 블록들의 세트의 각 회로 블록 및 상기 히터들의 세트의 각 히터에 대한 상기 위치 정보를 추출하는 단계
를 더 포함하는 것인, 집적 회로를 테스트하는 방법.
실시예 19. 테스트 시스템에 있어서,
집적 회로;
상기 집적 회로에 결합된 테스트 회로 기판;
적어도 상기 집적 회로 또는 상기 테스트 회로 기판에 결합된 캐리어 웨이퍼; 및
상기 집적 회로에 전기적으로 결합된 제1 시스템
을 포함하고,
상기 제1 시스템은,
실행 가능 명령어를 저장하도록 구성된 비일시적 컴퓨터 판독 가능 매체; 및
상기 비일시적 컴퓨터 판독 가능 매체에 결합된 프로세서
를 포함하고,
상기 프로세서는 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하기 위해 상기 실행 가능 명령어를 실행하도록 구성되고,
상기 집적 회로 설계는, 시뮬레이션된 설계 전력 레벨들에서 동작하고 상기 제1 열 분포를 생성하도록 구성되고, 상기 집적 회로에 대응하며,
상기 테스트 시스템은 상기 집적 회로의 번인 테스트와 상기 집적 회로의 자동화 테스트를 동시에 수행하도록 구성되고,
상기 집적 회로는 상기 시뮬레이션된 설계 전력 레벨들에 따라 동작하도록 구성되며,
상기 번인 테스트는 상기 집적 회로의 최소 번인 온도 및 상기 집적 회로에 걸친 번인 열 분포를 갖는 것인, 테스트 시스템.
실시예 20. 실시예 19에 있어서,
상기 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 것은,
상기 집적 회로 설계에서의 회로 블록들의 세트의 각 회로 블록 및 히터들의 세트의 각 히터에 대한 구성된 전력 정보 및 위치 정보를 획득하는 것;
상기 집적 회로 설계에 포함된 상기 회로 블록들의 세트의 각 회로 블록 및 상기 히터들의 세트의 각 히터에 대한 상기 구성된 전력 정보 및 위치 정보로부터 상기 집적 회로 설계의 열 시그니처를 결정하는 것 - 상기 열 시그니처는 상기 집적 회로 설계 전체에 걸쳐 분포된 열 값을 포함함 -;
상기 집적 회로 설계의 상기 열 시그니처의 열 값이 열 범위 내에 있는지 여부를 결정하는 것; 및
상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 열 범위 내에 있지 않다고 결정한 것에 응답하여 상기 집적 회로 설계를 수정하는 것
을 포함하는 것인, 테스트 시스템.

Claims (10)

  1. 테스트 회로 기판 상의 집적 회로를 테스트하는 방법에 있어서, 상기 집적 회로는 회로 블록들의 세트 및 히터들의 제1 세트를 포함하고, 상기 방법은,
    프로세서에 의해, 집적 회로 설계 전체에 걸친 제1 열 분포(heat distribution)의 시뮬레이션을 수행하는 단계 - 상기 집적 회로 설계는, 시뮬레이션된 설계 전력 레벨들에서 동작하고 상기 제1 열 분포를 생성하도록 구성되며, 상기 집적 회로에 대응함 -;
    상기 집적 회로 설계에 따라 상기 집적 회로를 제조하는 단계; 및
    상기 집적 회로의 번인(burn-in) 테스트와 상기 집적 회로의 자동화 테스트(automated test)를 동시에 수행하는 단계
    를 포함하고,
    상기 집적 회로는 상기 시뮬레이션된 설계 전력 레벨들에 따라 동작하도록 구성되고, 상기 테스트 회로 기판에 결합되며,
    상기 번인 테스트는 상기 집적 회로의 최소 번인 온도 및 상기 집적 회로에 걸친 번인 열 분포를 갖는 것인, 집적 회로를 테스트하는 방법.
  2. 제1항에 있어서,
    상기 집적 회로의 번인 테스트와 상기 집적 회로의 자동화 테스트를 동시에 수행하는 단계는,
    상기 회로 블록들의 세트 및 상기 히터들의 제1 세트를 상기 집적 회로의 상기 번인 테스트를 위한 열원(heat source)들의 제1 세트로서 구성함으로써 상기 집적 회로의 제1 열 시그니처(heat signature)를 생성하는 단계
    를 포함하는 것인, 집적 회로를 테스트하는 방법.
  3. 테스트 회로 기판 상의 집적 회로를 테스트하는 방법에 있어서,
    프로세서에 의해, 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 단계 - 상기 집적 회로 설계는 회로 블록들의 세트 및 히터들의 세트를 포함하고, 상기 집적 회로 설계는 시뮬레이션된 설계 전력 레벨들에서 동작하고 상기 제1 열 분포를 생성하도록 구성되고, 상기 시뮬레이션된 설계 전력 레벨들은 구성된 전력 정보를 포함함 -; 및
    상기 집적 회로 설계에 따라 집적 회로를 제조하는 단계
    를 포함하고,
    상기 시뮬레이션을 수행하는 단계는,
    상기 집적 회로 설계에 포함된 상기 회로 블록들의 세트의 각 회로 블록 및 상기 히터들의 세트의 각 히터에 대한 위치 정보 및 상기 구성된 전력 정보로부터 상기 집적 회로 설계의 열 시그니처를 결정하는 단계 - 상기 열 시그니처는 상기 집적 회로 설계 전체에 걸쳐 분포된 열 값(heat value)을 포함함 -;
    상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 집적 회로 설계의 열 범위(heat range) 내에 있는지 여부를 결정하는 단계; 및
    상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 열 범위 내에 있지 않다고 결정한 것에 응답하여 상기 집적 회로 설계를 수정하는 단계
    를 포함하는 것인, 집적 회로를 테스트하는 방법.
  4. 제3항에 있어서,
    상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 열 범위 내에 있다고 결정하는 것 또는 상기 시뮬레이션의 반복 횟수가 사용자 정의 한계(user defined limit)를 초과한다고 결정한 것에 응답하여 상기 집적 회로 설계를 수정하지 않는 단계
    를 더 포함하는, 집적 회로를 테스트하는 방법.
  5. 제3항에 있어서,
    상기 집적 회로 설계를 수정하는 단계는,
    상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 집적 회로 설계의 열 범위 내에 있지 않다고 결정한 것에 응답하여 적어도 상기 집적 회로 설계 내의 요소의 구성된 전력을 수정하는 단계
    를 포함하고,
    상기 요소는 적어도 상기 회로 블록들의 세트 중의 제1 회로 블록 또는 상기 히터들의 세트 중의 제1 히터를 포함하는 것인, 집적 회로를 테스트하는 방법.
  6. 제3항에 있어서,
    상기 집적 회로 설계를 수정하는 단계는,
    상기 집적 회로의 상기 열 시그니처의 열 값이 상기 집적 회로 설계의 상기 열 범위 내에 있지 않다고 결정한 것에 응답하여 상기 집적 회로 설계 내의 상기 히터들의 세트에 새로운 히터를 추가하는 단계
    를 포함하는 것인, 집적 회로를 테스트하는 방법.
  7. 제3항에 있어서,
    상기 집적 회로 설계를 수정하는 단계는,
    상기 집적 회로의 상기 열 시그니처의 열 값이 상기 집적 회로 설계의 상기 열 범위 내에 있지 않다고 결정한 것에 응답하여 상기 집적 회로 설계 내의 상기 히터들의 세트로부터 히터를 제거하는 단계
    를 포함하는 것인, 집적 회로를 테스트하는 방법.
  8. 제3항에 있어서,
    상기 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 단계는,
    상기 집적 회로 설계에서의 상기 회로 블록들의 세트의 각 회로 블록 및 상기 히터들의 세트의 각 히터에 대한 상기 구성된 전력 정보를 획득하는 단계; 및
    설계 파일로부터 상기 집적 회로 설계에서의 상기 회로 블록들의 세트의 각 회로 블록 및 상기 히터들의 세트의 각 히터에 대한 상기 위치 정보를 추출하는 단계
    를 더 포함하는 것인, 집적 회로를 테스트하는 방법.
  9. 테스트 시스템에 있어서,
    집적 회로;
    상기 집적 회로에 결합된 테스트 회로 기판;
    적어도 상기 집적 회로 또는 상기 테스트 회로 기판에 결합된 캐리어 웨이퍼; 및
    상기 집적 회로에 전기적으로 결합된 제1 시스템
    을 포함하고,
    상기 제1 시스템은,
    실행 가능 명령어를 저장하도록 구성된 비일시적 컴퓨터 판독 가능 매체; 및
    상기 비일시적 컴퓨터 판독 가능 매체에 결합된 프로세서
    를 포함하고,
    상기 프로세서는 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하기 위해 상기 실행 가능 명령어를 실행하도록 구성되고,
    상기 집적 회로 설계는, 시뮬레이션된 설계 전력 레벨들에서 동작하고 상기 제1 열 분포를 생성하도록 구성되고, 상기 집적 회로에 대응하며,
    상기 테스트 시스템은 상기 집적 회로의 번인 테스트와 상기 집적 회로의 자동화 테스트를 동시에 수행하도록 구성되고,
    상기 집적 회로는 상기 시뮬레이션된 설계 전력 레벨들에 따라 동작하도록 구성되며,
    상기 번인 테스트는 상기 집적 회로의 최소 번인 온도 및 상기 집적 회로에 걸친 번인 열 분포를 갖는 것인, 테스트 시스템.
  10. 제9항에 있어서,
    상기 집적 회로 설계 전체에 걸친 제1 열 분포의 시뮬레이션을 수행하는 것은,
    상기 집적 회로 설계에서의 회로 블록들의 세트의 각 회로 블록 및 히터들의 세트의 각 히터에 대한 구성된 전력 정보 및 위치 정보를 획득하는 것;
    상기 집적 회로 설계에 포함된 상기 회로 블록들의 세트의 각 회로 블록 및 상기 히터들의 세트의 각 히터에 대한 상기 구성된 전력 정보 및 위치 정보로부터 상기 집적 회로 설계의 열 시그니처를 결정하는 것 - 상기 열 시그니처는 상기 집적 회로 설계 전체에 걸쳐 분포된 열 값을 포함함 -;
    상기 집적 회로 설계의 상기 열 시그니처의 열 값이 열 범위 내에 있는지 여부를 결정하는 것; 및
    상기 집적 회로 설계의 상기 열 시그니처의 열 값이 상기 열 범위 내에 있지 않다고 결정한 것에 응답하여 상기 집적 회로 설계를 수정하는 것
    을 포함하는 것인, 테스트 시스템.
KR1020220003424A 2021-07-02 2022-01-10 집적 회로를 테스트하는 방법 및 테스트 시스템 KR20230006375A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202110752449.3A CN115308563A (zh) 2021-07-02 2021-07-02 测试集成电路的方法和测试系统
CN202110752449.3 2021-07-02
US17/393,232 2021-08-03
US17/393,232 US11879933B2 (en) 2021-07-02 2021-08-03 Method of testing an integrated circuit and testing system

Publications (1)

Publication Number Publication Date
KR20230006375A true KR20230006375A (ko) 2023-01-10

Family

ID=84492851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220003424A KR20230006375A (ko) 2021-07-02 2022-01-10 집적 회로를 테스트하는 방법 및 테스트 시스템

Country Status (3)

Country Link
US (1) US20240094281A1 (ko)
KR (1) KR20230006375A (ko)
DE (1) DE102021120345A1 (ko)

Also Published As

Publication number Publication date
DE102021120345A1 (de) 2023-01-05
US20240094281A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US11562953B2 (en) Cell having stacked pick-up region
KR20200026730A (ko) 안티-퓨즈 디바이스, 회로, 방법 및 레이아웃
US11626368B2 (en) Semiconductor device having fuse array and method of making the same
US11256844B2 (en) Cell row arrangement in regions of integrated circuit layout
CN110852032A (zh) 产生集成电路元件的布局图的方法
US20220147692A1 (en) Method and apparatus of electromigration check
TW202001637A (zh) 修正電線佈線布置的佈圖的方法
CN110729234A (zh) 调整集成电路的方法
US20230369144A1 (en) System and method for measuring device inside through-silicon via surroundings
CN114822609A (zh) 包括硅通孔的存储器宏
KR20230006375A (ko) 집적 회로를 테스트하는 방법 및 테스트 시스템
TW202026919A (zh) 積體電路佈局圖產生系統及其產生方法
CN111125984A (zh) 集成电路设计方法
TWI792887B (zh) 在測試電路板上測試積體電路的方法及測試系統
TW202310230A (zh) 半導體裝置
US10878929B2 (en) eFuse circuit, method, layout, and structure
TWI810802B (zh) 積體電路製造系統、三維積體電路結構及其製造方法
US20190311995A1 (en) Warping reduction in silicon wafers
US11942168B2 (en) EFuse structure and method
KR102535088B1 (ko) 실리콘 관통 비아를 포함하는 메모리 매크로
KR20220115852A (ko) 신호 전도성 경로 내의 딥 라인 및 쉘로우 라인
CN114823641A (zh) 具有集成电路的垂直互连结构