KR20230003505A - 반사성 요소들을 갖는 발광 다이오드 칩 구조들 - Google Patents

반사성 요소들을 갖는 발광 다이오드 칩 구조들 Download PDF

Info

Publication number
KR20230003505A
KR20230003505A KR1020227039405A KR20227039405A KR20230003505A KR 20230003505 A KR20230003505 A KR 20230003505A KR 1020227039405 A KR1020227039405 A KR 1020227039405A KR 20227039405 A KR20227039405 A KR 20227039405A KR 20230003505 A KR20230003505 A KR 20230003505A
Authority
KR
South Korea
Prior art keywords
isolation portion
led chip
chip structure
mesa
upper isolation
Prior art date
Application number
KR1020227039405A
Other languages
English (en)
Inventor
치밍 리
Original Assignee
제이드 버드 디스플레이(상하이) 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이드 버드 디스플레이(상하이) 리미티드 filed Critical 제이드 버드 디스플레이(상하이) 리미티드
Publication of KR20230003505A publication Critical patent/KR20230003505A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

컵모양 반사성 요소를 갖는 발광 다이오드(LED) 칩 구조가 제공된다. LED 칩 구조는 기판, 격리 요소, 및 격리 요소에 의해 둘러싸인, LED를 포함하는 메사를 포함한다. 격리 요소는 상부 격리 부분 및 하부 격리 부분을 포함한다. 하부 격리 부분은 기판에 위치되고 상부 격리 부분은 기판의 표면으로부터 돌출된다. 반사성 층은 상부 격리 부분의 측벽 상에 배치되고, 반사성 층의 바닥은 메사와 접촉하지 않는다. 컵모양 반사성 요소는 적어도, 반사성 층을 갖는 격리 요소를 포함한다.

Description

반사성 요소들을 갖는 발광 다이오드 칩 구조들
본 출원은, 2020년 4월 21일자로 출원되고 발명의 명칭이 "LIGHT-EMITTING DIODE CHIP STRUCTURES WITH REFLECTIVE ELEMENTS"인 미국 가특허 출원 번호 63/013,370에 대한 우선권을 주장하며, 이로써 상기 출원은 참조로 포함된다.
본 개시내용은 일반적으로, 발광 다이오드(LED) 디스플레이 디바이스들에 관한 것으로, 더 구체적으로, 하나 이상의 반사성 요소를 갖는 LED 칩 구조들에 관한 것이다.
최근 몇 년간 미니 LED 및 마이크로 LED 기술들의 발전으로, 소비자 디바이스들 및 응용들, 예컨대, 증강 현실(AR), 프로젝션, 헤드업 디스플레이(HUD), 모바일 디바이스 디스플레이들, 웨어러블 디바이스 디스플레이들, 및 자동차 디스플레이들은 개선된 해상도 및 밝기를 갖는 LED 패널들을 요구한다. LED들은 디스플레이 시스템에서, 예를 들어, 마이크로 디스플레이 시스템에서 소형화될 수 있고 픽셀 광 방출기들로서 작용할 수 있다. 소형 디스플레이 상에서 더 양호한 해상도 및 밝기를 달성하려고 시도할 때, 해상도 및 밝기 요건들 양쪽 모두를 충족시키는 것이 난제일 수 있다. 즉, 픽셀 해상도 및 밝기는 이들이 상반된 관계를 가질 수 있기 때문에 동시에 균형을 맞추기가 어려울 수 있다. 예를 들어, 각각의 픽셀에 대해 높은 밝기를 얻는 것은 낮은 해상도를 초래할 수 있다. 한편, 고해상도를 획득하는 것은 밝기를 떨어뜨릴 수 있다.
또한, 마이크로 LED에 의해 방출되는 광은 자발적 방출들로부터 생성될 수 있고 따라서 지향성이 아닐 수 있으며, 큰 발산 각도를 초래한다. 큰 발산 각도는 마이크로 LED 디스플레이에서 다양한 문제들을 야기할 수 있다. 한편, 큰 발산 각도로 인해, 마이크로 LED들에 의해 방출된 광의 작은 부분만이 활용될 수 있다. 이는, 마이크로 LED 디스플레이 시스템의 효율 및 밝기를 상당히 감소시킬 수 있다. 한편, 큰 발산 각도로 인해, 하나의 마이크로 LED 픽셀에 의해 방출된 광은 그의 인접한 픽셀들을 조명할 수 있고, 픽셀들 간의 광 누화, 선명도의 손실, 및 콘트라스트의 손실을 초래한다. 큰 발산 각도를 감소시키는 종래의 해결책들은 마이크로 LED로부터 방출된 광을 전체적으로 효과적으로 취급하지 못할 수 있고, 마이크로 LED로부터 방출된 광의 중심 부분만을 활용할 수 있으며, 더 비스듬한 각도들로 방출된 광의 나머지를 활용되지 않는 상태로 남겨 둔다.
그 결과, 특히, 위에서 언급된 단점들을 해결하는 디스플레이 디바이스들을 위한 LED 구조를 제공하는 것이 바람직할 것이다.
본 개시내용의 예시적인 실시예들은 하나 이상의 반사성 요소를 갖는 LED 칩 구조들에 관한 것이다. 일부 실시예들에서, 반사성 요소들은 LED 픽셀 유닛을 둘러싸는 컵모양 구조들이다.
본 개시내용의 LED 칩 구조들의 예시적인 실시예들은 상부 격리 부분 및 하부 격리 부분을 포함하는 격리 요소를 포함한다. 예시적인 실시예들은 또한, 상부 격리 부분 상에 직접 또는 간접적으로 배치된 반사성 층을 포함한다. 격리 요소는 LED 픽셀 유닛을 포함하는 메사(mesa)로부터 방출된 광의 발산을 감소시킬 수 있고, 인접한 픽셀들 사이의 광 누화를 감소시킬 수 있다. 예를 들어, 격리 요소 및 반사성 층은 비스듬한 각도들의 광을 활용할 수 있다. 이러한 방식으로, 높은 밝기 및 전력 효율적인 디스플레이를 위해 이러한 광을 수집하고 수렴시키는 데 있어서 종래의 해결책들보다 더 높은 효율이 달성될 수 있다. 추가적으로, 격리 요소는 인접한 픽셀들에서 LED들로부터 방출되는 광을 차단할 수 있고, 이는 픽셀간 누화를 효과적으로 억제하고 색상 콘트라스트 및 선명도를 향상시킬 수 있다. 본 개시내용의 예시적인 실시예들은 프로젝션 밝기 및 콘트라스트를 개선할 수 있고, 그러므로 프로젝션 응용들에서 전력 소비를 감소시킬 수 있다. 본 개시내용의 예시적인 실시예들은 또한, 디스플레이의 광 방출 지향성을 개선할 수 있고, 그러므로 직시형 응용들에서 사용자에게 더 양호한 이미지 품질을 제공할 수 있고 사용자의 프라이버시를 보호할 수 있다.
본 개시내용의 예시적인 실시예들은 다수의 장점들을 제공할 수 있다. 하나의 장점은 본 개시내용의 예시적인 실시예들이 픽셀간 광 누화를 억제하고 밝기를 향상시킬 수 있다는 것이다. 예를 들어, 피치는 디스플레이 패널 상의 인접한 픽셀들의 중심들 사이의 거리를 지칭한다. 피치는 약 40 미크론으로부터, 약 20 미크론까지, 약 10 미크론까지, 그리고/또는 약 5 미크론 이하까지 다양할 수 있다. 피치 사양이 결정될 때 단일 픽셀 영역이 고정된다. 본 개시내용의 예시적인 실시예들은 더 작은 피치에서 픽셀간 광 누화를 억제하면서, 전력 효율적인 방식으로 단일 픽셀 내의 밝기를 향상시킬 수 있다. 다른 장점은, 본 개시내용의 예시적인 실시예들에서, 발광 다이오드가 중간 기판을 도입하지 않고 픽셀 구동기들에 의해 기판 상에 직접 본딩될 수 있고, 이는 열 소산을 개선할 수 있고 따라서 LED 칩의 신뢰성 및 성능을 향상시킬 수 있다는 것이다.
따라서, 본 개시내용은, 제한 없이, 다음의 예시적인 실시예들을 포함한다.
일부 예시적인 실시예들은 제1 LED 칩 구조를 제공한다. 제1 LED 칩 구조는 기판 및 격리 요소를 포함한다. 격리 요소는 상부 격리 부분 및 하부 격리 부분을 포함한다. 하부 격리 부분은 기판에 위치되고, 상부 격리 부분은 기판의 표면으로부터 돌출된다. 제1 LED 칩 구조는 또한, 상부 격리 부분의 측벽 상에 배치된 반사성 층을 포함한다. 제1 LED 칩 구조는, 격리 요소에 의해 둘러싸인, LED 구성요소를 포함하는 메사를 더 포함하고, 반사성 층의 바닥 부분은 메사와 접촉하지 않는다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 기판은 반도체 웨이퍼, 및 반도체 웨이퍼의 최상부 상의 본딩 금속 층을 포함한다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 반사성 층은 상부 격리 부분의 측벽 및 최상부 표면 상에 배치되고, 반사성 층의 바닥 부분은 격리 요소로부터 메사로의 방향으로 연장된다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 제1 LED 칩 구조는 메사의 측벽의 바닥에 배치된 유전체 층을 더 포함하고, 유전체 층은 반사성 층의 바닥 부분에 의해 커버된다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분의 높이는 하부 격리 부분의 높이보다 높다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분의 바닥 폭은 하부 격리 부분의 최상부 폭과 동일하거나 그보다 더 넓다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분의 바닥 폭은 하부 격리 부분의 최상부 폭보다 길고 하부 격리 부분의 최상부 폭의 2배보다 짧고, 2개의 돌출부들이 상부 격리 부분의 각각의 바닥 단부에 형성되고, 2개의 돌출부들 중 각각의 돌출부의 폭은 하부 격리 부분의 최상부 폭의 절반 미만이다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 측면도에서, 상부 격리 부분의 단면은 사다리꼴이고 하부 격리 부분의 단면은 역 사다리꼴이고, 상부 격리 부분의 바닥은 하부 격리 부분의 최상부를 커버한다. 일부 실시예들에서, 상부 격리 부분의 바닥의 영역은 하부 격리 부분의 최상부의 영역보다 크다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분 및 하부 격리 부분은 축대칭이고 동축이다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분의 높이는, 기판의 표면에 대해, 메사의 높이보다 높고, 상부 격리 부분의 측벽의 경사각은, 기판의 표면에 수직인 축에 대해, 메사의 측벽의 경사각보다 크다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 메사의 측벽의 경사각은 45 °보다 작고, 상부 격리 부분의 측벽의 경사각은 45 °보다 크다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 유전체 층은 메사의 최상부 표면 및 측벽을 커버하고, 메사의 최상부 표면은 유전체 층에 의해 커버되지 않거나 유전체 층이 없는 영역을 포함한다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 유전체 층은 제1 LED 칩 구조로부터 방출된 광에 대해 투명하다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 유전체 층은 규소 함유 유전체 층, 알루미늄 함유 유전체 층 또는 티타늄 함유 유전체 층 중 하나 이상을 포함한다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 규소 함유 유전체 층은 규소의 산화물 또는 질화물을 포함하고, 알루미늄 함유 유전체 층은 알루미늄의 산화물을 포함하고, 티타늄 함유 유전체 층은 티타늄의 산화물을 포함한다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 티타늄의 산화물은 Ti3O5이다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 반사성 층은 다층 구조를 포함한다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 다층 구조는 하나 이상의 반사성 물질 층과 하나 이상의 유전체 물질 층의 스택을 포함한다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 반사성 층은 높은 반사율을 갖는 하나 이상의 금속성 전도성 물질을 포함한다. 일부 실시예들에서, 높은 반사율은 70% 초과이다. 일부 실시예들에서, 높은 반사율은 80% 초과이다. 일부 실시예들에서, 높은 반사율은 90% 초과이다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 하나 이상의 금속성 전도성 물질은 알루미늄, 금 또는 은 중 하나 이상을 포함한다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 메사의 최상부 표면 및 측벽 및 상부 격리 부분의 최상부 표면 및 측벽은 전도성 층에 의해 완전히 또는 부분적으로 커버된다. 일부 실시예들에서, 전도성 층은 연속적이다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 전도성 층은 제1 LED 칩 구조로부터 방출된 광에 대해 투명하다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 격리 요소는 감광성 유전체 물질을 포함한다.
제1 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 감광성 유전체 물질은 SU-8 또는 감광성 폴리이미드(PSPI)이다.
다른 예시적인 실시예들은 제2 LED 칩 구조를 제공한다. 제2 LED 칩 구조는 기판, 격리 요소, 메사, 유전체 층 및 전도성 층을 포함한다. 격리 요소는 상부 격리 부분 및 하부 격리 부분을 포함한다. 하부 격리 부분은 기판에 위치되고 상부 격리 부분은 기판의 표면으로부터 돌출된다. LED 구성요소를 포함하는 메사는 격리 요소에 의해 둘러싸인다. 유전체 층은 메사의 최상부 표면 및 측벽을 커버하고, 메사의 최상부 표면은, 유전체 층에 의해 커버되지 않는, 예를 들어, 유전체 층이 없는 영역을 더 포함한다. 전도성 층은 유전체 층, 유전체 층이 없는 영역을 갖는 메사의 최상부 표면, 및 상부 격리 부분의 적어도 측벽을 커버한다. 반사성 층은 적어도, 상부 격리 부분의 측벽을 커버하는 전도성 층 상에 배치되고, 반사성 층의 바닥 부분은 메사와 접촉하지 않는다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 기판은 반도체 웨이퍼, 및 반도체 웨이퍼의 최상부 상의 본딩 금속 층을 포함한다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 전도성 층은 상부 격리 부분의 최상부 표면 및 측벽 상에 배치되고, 반사성 층은 상부 격리 부분의 최상부 표면 및 측벽 상에 배치된 전도성 층 상에 배치되고, 반사성 층의 바닥 부분은 격리 요소로부터 메사까지 연장된다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분의 높이는 하부 격리 부분의 높이보다 높다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분의 바닥 폭은 하부 격리 부분의 최상부 폭과 동일하거나 그보다 더 넓다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분의 바닥 폭은 하부 격리 부분의 최상부 폭보다 길고 하부 격리 부분의 최상부 폭의 2배보다 짧고, 2개의 돌출부들이 상부 격리 부분의 각각의 바닥 단부에 형성되고, 2개의 돌출부들 중 각각의 돌출부의 폭은 하부 격리 부분의 최상부 폭의 절반 미만이다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 측면도에서, 상부 격리 부분의 단면은 사다리꼴이고 하부 격리 부분의 단면은 역 사다리꼴이고, 상부 격리 부분의 바닥은 하부 격리 부분의 최상부를 커버한다. 일부 실시예들에서, 상부 격리 부분의 바닥의 영역은 하부 격리 부분의 최상부의 영역보다 크다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분 및 하부 격리 부분은 축대칭이고 동축이다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 상부 격리 부분의 높이는, 기판의 표면에 대해, 메사의 높이보다 높고, 상부 격리 부분의 측벽의 경사각은, 기판의 표면에 수직인 축에 대해, 메사의 측벽의 경사각보다 크다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 메사의 측벽의 경사각은 45 °보다 작고, 상부 격리 부분의 측벽의 경사각은 45 °보다 크다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 유전체 층은 제2 LED 칩 구조로부터 방출된 광에 대해 투명하다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 유전체 층은 규소 함유 유전체 층, 알루미늄 함유 유전체 층 또는 티타늄 함유 유전체 층 중 하나 이상을 포함한다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 규소 함유 유전체 층은 규소의 산화물 또는 질화물을 포함하고, 알루미늄 함유 유전체 층은 알루미늄의 산화물을 포함하고, 티타늄 함유 유전체 층은 티타늄의 산화물을 포함한다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 티타늄의 산화물은 Ti3O5이다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 반사성 층은 다층 구조를 포함한다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 다층 구조는 하나 이상의 반사성 물질 층과 하나 이상의 유전체 물질 층의 스택을 포함한다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 반사성 층은 높은 반사율을 갖는 하나 이상의 금속성 전도성 물질을 포함한다. 일부 실시예들에서, 높은 반사율은 70% 초과이다. 일부 실시예들에서, 높은 반사율은 80% 초과이다. 일부 실시예들에서, 높은 반사율은 90% 초과이다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 하나 이상의 금속성 전도성 물질은 알루미늄, 금 또는 은 중 하나 이상을 포함한다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 전도성 층은 제2 LED 칩 구조로부터 방출된 광에 대해 투명하다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 격리 요소는 감광성 유전체 물질을 포함한다.
제2 LED 칩 구조의 일부 예시적인 실시예들 또는 상기 예시적인 실시예들의 임의의 조합에서, 감광성 유전체 물질은 SU-8 또는 감광성 폴리이미드(PSPI)이다.
본 개시내용의 이러한 그리고 다른 피처들, 양상들, 및 장점들은, 아래에 간단히 설명되는 첨부 도면들과 함께 다음의 상세한 설명을 읽음으로써 명백해질 것이다. 본 개시내용은 본 개시내용에 제시된 2개 이상의 피처들 또는 요소들의 임의의 조합을, 그러한 피처들 또는 요소들이, 본원에 설명된 특정 예시적인 실시예에서 명확히 조합되거나 다른 방식으로 언급되는지 여부에 관계없이 포함한다. 본 개시내용은 본 개시내용의 임의의 분리가능한 피처들 또는 요소들이, 그의 양상들 및 예시적인 실시예들 중 임의의 것에서, 본 개시내용의 맥락이 분명히 달리 지시하지 않는 한 조합가능한 것으로 간주되도록 전체론적으로 읽혀지도록 의도된다.
그러므로, 이러한 간략한 요약은 본 개시내용의 일부 양상들의 기본적인 이해를 제공하기 위해 단지, 일부 예시적인 실시예들을 요약하기 위한 목적들로 제공된다는 것이 이해될 것이다. 이에 따라, 상기 설명된 예시적인 실시예들은 단지 예들일 뿐이며, 어떠한 방식으로도 본 개시내용의 범위 또는 사상을 좁히는 것으로 해석되어서는 안 된다는 것이 이해될 것이다. 다른 예시적인 실시예들, 양상들 및 장점들은, 일부 설명된 예시적인 실시예들의 원리들을 예로서 예시하는 첨부 도면들과 함께 취해진 다음의 상세한 설명으로부터 명백해질 것이다.
본 개시내용이 더 상세히 이해될 수 있도록, 더 구체적인 설명이 다양한 실시예들의 피처들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시된다. 그러나, 첨부 도면들은 본 개시내용의 관련 피처들을 예시할 뿐이므로 제한적인 것으로 간주되어서는 안 되는데, 이는 설명이 다른 효과적인 피처들을 허용할 수 있기 때문이다.
도 1은 일부 예시적인 실시예들에 따른, LED 칩 구조의 평면도를 예시한다.
도 2는 일부 예시적인 실시예들에 따른, LED 칩 구조의 단면도를 예시한다.
도 3은 일부 예시적인 실시예들에 따른, 다른 LED 칩 구조의 단면도를 예시한다.
도 4는 일부 예시적인 실시예들에 따른, 다층 구조를 갖는 반사성 층의 단면도를 예시한다.
일반적인 통례에 따르면, 도면들에 예시된 다양한 피처들은 축척에 따라 도시되지 않을 수 있다. 이에 따라, 다양한 피처들의 치수들은 명확성을 위해 임의로 확대되거나 축소될 수 있다. 추가적으로, 도면들 중 일부는 주어진 시스템, 방법 또는 디바이스의 모든 구성요소들을 도시하지 않을 수 있다. 마지막으로, 유사한 참조 번호들은 명세서 및 도면들 전체에 걸쳐 유사한 피처들을 나타내기 위해 사용될 수 있다.
이제, 본 개시내용의 일부 실시예들이 이하에서 첨부 도면들을 참조하여 더 완전히 설명될 것이며, 첨부 도면들에서, 본 개시내용의 전부가 아닌 일부 실시예들이 도시된다. 실제로, 본 개시내용의 다양한 실시예들은 많은 상이한 형태들로 구현될 수 있고, 본원에 제시된 실시예들로 제한되는 것으로서 해석되어서는 안 되며; 오히려, 이러한 예시적인 실시예들은 본 개시내용이 철저하고 완전하도록, 그리고 본 개시내용의 범위를 관련 기술분야의 통상의 기술자에게 완전히 전달하도록 제공된다. 예를 들어, 달리 지시되지 않는 한, 어떤 것을 제1, 제2 등인 것으로 언급하는 것은 특정의 순서를 암시하는 것으로 해석되어서는 안 된다. 또한, 어떤 것이 다른 것 위에 있는 것으로서 설명될 수 있고 (달리 지시되지 않는 한) 그 대신에 아래에 있을 수 있고, 그 반대의 경우도 마찬가지이며; 유사하게, 다른 것의 좌측에 있는 것으로서 설명되는 어떤 것이 그 대신에 우측에 있을 수 있고, 그 반대의 경우도 마찬가지이다. 전체에 걸쳐서, 유사한 참조 번호들은 유사한 요소들을 지칭한다.
본 개시내용의 예시적인 실시예들은 일반적으로, LED 디스플레이 디바이스들에 관한 것으로, 특히, 반사성 층을 갖는 LED 칩 구조들에 관한 것이다.
도 1은 일부 예시적인 실시예들에 따른, LED 칩 구조(100)의 평면도를 예시한다. 도시된 바와 같이, 일부 실시예들에서, LED 칩 구조(100)는 하나 이상의 메사(101)(예를 들어, 메사들(101a, 101b 및 101c))를 포함한다. 메사들(101) 각각은 LED 또는 마이크로 LED를 포함할 수 있다. 메사들(101) 각각은 최상부 및 바닥을 갖는다. 예를 들어, 원(120a)은 메사(101b)의 최상부를 나타낼 수 있고, 원(120b)은 메사(101b)의 바닥을 나타낼 수 있고, 메사(101b)의 최상부와 메사(101b)의 바닥을 연결하는 표면, 즉, 메사의 측벽들은 도면에서 원(120a)과 원(120b) 사이의 공간에 의해 표현된다. 일부 실시예들에서, 메사들(101) 중 각각의 메사의 최상부의 직경은 1 ㎛ - 8 ㎛의 범위에 있을 수 있고, 메사들 중 각각의 메사의 바닥의 직경은 3 ㎛ - 10 ㎛의 범위에 있을 수 있다. 일부 실시예들에서, 메사들(101) 중 각각의 메사의 최상부의 직경은 8 ㎛ - 25 ㎛의 범위에 있을 수 있고, 메사들 중 각각의 메사의 바닥의 직경은 10 ㎛ - 35 ㎛의 범위에 있을 수 있다. 2개의 인접한 메사들의 중심들 사이의 거리는 1 ㎛ - 10 ㎛의 범위에 있을 수 있다. 일부 실시예들에서, 2개의 인접한 메사들의 중심들 사이의 거리는 약 40 ㎛로부터, 약 20 ㎛까지, 약 10 ㎛까지, 그리고/또는 약 5 ㎛ 이하까지 다양할 수 있다. 메사들의 크기들 및 메사들 사이의 거리들은 디스플레이의 해상도에 의존한다. 예를 들어, 5000 PPI(Pixels Per Inch)를 갖는 디스플레이 패널의 경우, 메사(101b)의 최상부의 직경 또는 폭은 1.5 ㎛일 수 있고, 메사(101b)의 바닥의 직경 또는 폭은 2.7 ㎛일 수 있다. 메사의 높이는 약 1.3 ㎛이다. 메사(101a)와 메사(101b)의 가장 가까운 바닥 에지들 사이의 거리는 2.3 ㎛일 수 있다.
일부 실시예들에서, 메사들(101)은 적어도 하나의 격리 요소(102)에 의해 둘러싸일 수 있다. 격리 요소(102)는 상이한 메사들로부터 방출된 광을 격리할 수 있다. 예를 들어, 격리 요소(102)의 높이가 메사(101a 및/또는 101c)의 높이보다 높을 때, 격리 요소(102)는 메사(101a 및/또는 101c)로부터 방출된 광의 적어도 일부를 메사(101b)로부터 방출된 광으로부터 격리할 수 있다. 그러므로, 격리 요소(102)는 픽셀간 광 누화를 억제할 수 있고 LED 디스플레이들의 콘트라스트를 개선할 수 있다.
일부 실시예들에서, LED 칩 구조(100)는 또한, 하나 이상의 반사성 층(103)(예를 들어, 반사성 층들(103a, 103b 및 103c))을 포함한다. 반사성 층들(103) 각각은 격리 요소(102)의 측벽 상에 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 반사성 층(103b)은 메사(101b)를 둘러싸는 격리 요소(102)의 원형 측벽 상에 배치될 수 있다. 반사성 층들(103)은 메사들(101)로부터 방출되는 광을 반사시킬 수 있고, 그러므로 LED 디스플레이들의 밝기 및 발광 효율을 향상시킬 수 있다. 예를 들어, 메사(101b)로부터 방출된 광은 반사성 층(103b)에 도달할 수 있고 반사성 층(103b)에 의해 상향으로 반사될 수 있다.
격리 요소(102)와 함께, 반사성 층들(103)은 메사들(101)로부터 방출된 광의 반사 방향 및/또는 반사 강도를 활용할 수 있다. 예를 들어, 격리 요소(102)의 측벽은 소정 각도로 경사질 수 있으므로, 격리 요소(102)의 측벽 상에 배치된 반사성 층(103b)은 (제조 공차 내에서) 동일한 각도로 경사진다. 메사(101b)로부터 방출된 광이 반사성 층(103b)에 도달할 때, 메사(101b)로부터 방출된 광은 격리 요소(102)의 측벽의 각도에 따라 반사성 층(103b)에 의해 반사될 것이다. 반사성 층들(103)의 물질은 고반사성일 수 있으므로, 메사들(101), 예를 들어, 메사(101b)로부터 방출된 광의 대부분(예를 들어, 60% 초과)이 반사될 수 있다. LED 칩 구조(100)의 일부 요소들은 예시의 간략화를 위해 도 1에서 생략된다. 더 상세한 LED 칩 구조들의 일부 실시예들이 아래의 도 2-4를 참조하여 설명될 것이다.
도 2는 일부 예시적인 실시예들에 따른, LED 칩 구조(200)의 단면도를 예시한다. 일부 실시예들에서, LED 칩 구조(200)의 단면은 도 1의 A-A 선을 따라 취해진다. 도시된 바와 같이, 일부 실시예들에서, LED 칩 구조(200)는 기판(208)을 포함하고, 기판은 웨이퍼(207) 및 웨이퍼(207)의 최상부 상의 하나 이상의 본딩 금속 층(206)을 포함한다. 본딩 금속 층(206)(예를 들어, 본딩 금속 층들(206a, 206b 및 206c))은 웨이퍼(207) 상에 배치될 수 있고 웨이퍼(207)를 전기적으로 본딩할 수 있다. 일부 실시예들에서, 본딩 금속 층(206)의 두께는 약 0.1 미크론 내지 약 3 미크론이다. 예를 들어, 5000 PPI를 갖는 디스플레이 패널의 경우, 본딩 금속 층(206)의 두께는 약 1.3 ㎛이다. 일부 경우들에서, 2개의 금속 층들이 본딩 금속 층(206)에 포함된다. 금속 층들 중 하나가 메사(201) 상에 퇴적된다. 대응하는 본딩 금속 층이 또한, 웨이퍼(207) 상에 퇴적된다. 일부 실시예들에서, 본딩 금속 층(206)을 위한 조성물들은 Au-Au 본딩, Au-Sn 본딩, Au-In 본딩, Ti-Ti 본딩, Cu-Cu 본딩, 또는 이들의 혼합물을 포함한다. 예를 들어, Au-Au 본딩이 선택되는 경우, Au의 2개의 층들은 각각, 접착 층으로서 Cr 코팅을, 그리고 확산 방지 층으로서 Pt 코팅을 필요로 한다. Pt 코팅은 Au 층과 Cr 층 사이에 있다. Cr 및 Pt 층들은 2개의 본딩된 Au 층들의 최상부 및 바닥 상에 위치된다. 일부 실시예들에서, 2개의 Au 층들의 두께들이 대략 동일할 때, 고압 및 고온 하에서, 양쪽 층들 상의 Au의 상호 확산은 2개의 층들을 함께 본딩한다. 공융 본딩, 열 압축 본딩 및 천이 액상(TLP) 본딩은 사용될 수 있는 예시적인 기법들이다.
일부 실시예들에서, LED 칩 구조(200)는 웨이퍼(207)에 집적된 픽셀 구동기 집적 회로(IC)를 포함할 수 있다. 웨이퍼(207)는 높은 열 전도율을 갖는 캐리어 물질로서 규소를 함유할 수 있고, 이는 열 소산을 용이하게 하고 낮은 열 팽창을 제공할 수 있다.
일부 실시예들에서, LED 칩 구조(200)는 또한, 도 1을 참조하여 위에서 설명된 격리 요소(102)와 유사한 적어도 하나의 격리 요소(202)를 포함한다. 도 2에 도시된 바와 같이, 일부 실시예들에서, 격리 요소(202)는 하나 이상의 상부 격리 부분(204)(예를 들어, 상부 격리 부분들(204a 및 204b)) 및 하나 이상의 하부 격리 부분(205)(예를 들어, 하부 격리 부분들(205a 및 205b))을 포함할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 격리 요소(202)는 상부 격리 부분(204a) 및 하부 격리 부분(205a)을 포함한다. 일부 실시예들에서, 상부 격리 부분(204a) 및 하부 격리 부분(205a)은 도 2에 도시된 바와 같이 하나의 부분으로서 일체로 형성된다. 하부 격리 부분(205a)은 기판(208)에, 예를 들어, 본딩 금속 층(206)의 영역 내에 위치된다. 상부 격리 부분(204a)은 기판(208)의 표면으로부터, 예를 들어, 본딩 금속 층(206)의 최상부 표면으로부터 돌출되고, 하부 격리 부분(205a)의 최상부 상에 위치된다.
일 실시예에서, 상부 격리 부분들(204)(예를 들어, 상부 격리 부분들(204a 및 204b))은, 예를 들어, 서로 접촉하거나 중첩하도록 상부 격리 부분들을 확장하거나 전도성 물질을 사용함으로써, 서로 전기적으로 연결될 수 있다. 다른 실시예에서, 상부 격리 부분들(204)(예를 들어, 상부 격리 부분들(204a 및 204b))은, 예를 들어, 인접한 상부 격리 부분들 사이에 배치된 버퍼 공간을 사용함으로써, 서로 격리될 수 있다.
일부 실시예들에서, LED 칩 구조(200)는 또한, 도 1을 참조하여 위에 설명된 바와 유사하게, 격리 요소(202)에 의해 둘러싸인 하나 이상의 메사(201)(예를 들어, 메사들(201a, 201b 및 201c))를 포함한다. 예를 들어, 도 2에 도시된 바와 같이, 메사(201b)는 격리 요소(202)에 의해, 예를 들어, 상부 격리 부분들(204a 및 204b)에 의해 그리고 하부 격리 부분들(205a 및 205b)에 의해 둘러싸인다. 메사들(201)은 기판(208)의 최상부 상에, 예를 들어, 본딩 금속 층(206)의 최상부 상에 위치될 수 있고, 픽셀 구동기 IC에 의해 개별적으로 또는 집합적으로 구동될 수 있다.
일부 실시예들에서, 메사들(201)은 본딩 금속 층(206)을 통해 웨이퍼(207)에 전기적으로 연결될 수 있다. 예를 들어, 도 2에 도시되지 않았지만, 메사들(201)의 p-전극들 및 구동 트랜지스터들의 출력부들은 메사들(201) 아래에 위치될 수 있고, 본딩 금속 층(206)에 의해 전기적으로 연결된다. 메사 전류 구동 신호 연결(메사의 p-전극과 픽셀 구동기의 출력부 사이), 접지 연결(n-전극과 시스템 접지 사이), Vdd 연결(픽셀 구동기의 소스와 시스템 Vdd 사이), 및 픽셀 구동기의 게이트에 대한 제어 신호 연결은, 예를 들어, 본원에 참조로 포함되는 미국 특허 출원 일련 번호 15/135,217(미국 공개 번호 2017/0179192) "Semiconductor Devices with Integrated Thin-Film Transistor Circuitry"에 설명된 바와 같은 다양한 실시예들에 따라 이루어진다.
메사들(201)은 광범위하게 발산하는 광을 생성하는 LED들 또는 마이크로 LED들일 수 있다. 예를 들어, 메사(201b)는 LED 또는 마이크로 LED일 수 있거나, LED들 또는 마이크로 LED들의 그룹일 수 있다. 일 실시예에서, 메사들(201)의 측벽들로부터 방출된 광의 양은 메사들(201)의 최상부으로부터 방출된 광의 양보다 많다. 이는 방출된 광의 광범위한 발산 및 원거리 필드 프로파일의 큰, 가능하게는 최대 180도의 각도 범위를 야기할 수 있고, 이는 픽셀간 광 누화를 생성한다. 격리 요소(202)는 픽셀간 광 누화를 억제할 수 있다. 일부 실시예들에서, 도 2에 도시된 바와 같이, 메사(201b)는 상부 격리 부분들(204a 및 204b)에 의해 그리고 하부 격리 부분들(205a 및 205b)에 의해 둘러싸인다. 격리 요소(202)는 메사들(201)로부터 방출된 광의 적어도 일부를 격리하는 광학적 격리부들로서 작동할 수 있다. 예를 들어, 메사(201b)로부터 방출된 광의 일부는 상부 격리 부분들(204a 및 204b)에 의해 격리될 수 있고, 따라서, 메사들(201a 및/또는 201c)로부터 방출된 광이 메사(201b)로부터 방출된 광을 조명하는 것을 방지한다.
일부 실시예들에서, LED 칩 구조(200)는, 도 1을 참조하여 위에 설명된 바와 유사하게, 하나 이상의 반사성 층(203)(예를 들어, 반사성 층들(203a, 203b 및 203c))을 더 포함한다. 반사성 층들(203) 각각은 격리 요소(202)의 하나 이상의 상부 격리 부분의 하나 이상의 측벽 상에 배치된다. 예를 들어, 도 2에 도시된 바와 같이, 반사성 층(203b)은 상부 격리 부분(204a)의 측벽 상에 배치되고, 또한, 상부 격리 부분(204b)의 측벽 상에 배치된다. 일부 실시예들에서, 반사성 층들(203) 중 각각의 반사성 층의 바닥을 포함하는 반사성 층들 각각은 메사들(201) 각각과 직접 접촉하지 않는다. 예를 들어, 반사성 층(203b)의 바닥은 메사(201b), 또는 다른 메사들(201a 및 201c)과 접촉하거나 직접 닿지 않는다. 반사성 층들(203)은 메사들(201)로부터 방출된 광의 일부를 반사하는 수동 광학계로서 작동할 수 있다. 예를 들어, 메사(201b)로부터 방출된 광은 반사성 층들(203b)에 도달할 수 있고 그에 의해 상향으로 반사될 수 있고, 따라서, 메사(201b)에 의해 방출된 광의 발산을 감소시킨다.
일부 실시예들에서, 반사성 층들(203)은 하나 이상의 상부 격리 부분(204)의 하나 이상의 측벽 상에 배치되고/거나 하나 이상의 상부 격리 부분(204)의 최상부 표면 상에 배치된다. 예를 들어, 도 2에 도시된 바와 같이, 반사성 층(203b)은 상부 격리 부분들(204a 및 204b)의 측벽들 상에 배치될 수 있고, 반사성 층들(203d 및 203e)은 각각 상부 격리 부분들(204a 및 204b)의 최상부들 상에 배치될 수 있다. 반사성 층들(203)의 바닥은 격리 요소(202)로부터 메사까지 연장된다. 예를 들어, 반사성 층(203b)의 바닥은 상부 격리 부분들(204a 및 204b)로부터 메사(201b)까지 연장된다. 일 실시예에서, 반사성 층들(203a-203e)은 동일한 프로세스에서 동일한 물질들을 사용하여 형성된 동일한 반사성 층일 수 있다.
일부 실시예들에서, 반사성 층들(203)은 LED 칩 구조(200)로부터 방출된 광에 대해 높은 반사율을 갖는 하나 이상의 금속성 전도성 물질을 포함할 수 있다. 일부 실시예들에서, 높은 반사율은 70% 초과이다. 일부 실시예들에서, 높은 반사율은 80% 초과이다. 일부 실시예들에서, 높은 반사율은 90% 초과이다. 이러한 실시예들에서, 하나 이상의 금속성 전도성 물질은 알루미늄, 금 또는 은 중 하나 이상을 포함할 수 있다. 일부 실시예들에서, 반사성 층들(203)은 전자 빔 퇴적 또는 스퍼터링 프로세스 중 하나 이상에 의해 제조될 수 있다.
일부 실시예들에서, LED 칩 구조(200)는 하나 이상의 유전체 층(209)(예를 들어, 유전체 층들(209a, 209b 및 209c))을 더 포함한다. 유전체 층들(209) 각각은 메사들(201) 중 각각의 메사의 측벽의 바닥에서 메사들(201) 사이의 본딩 금속 층(206)의 최상부 표면 부분 위에 위치될 수 있다. 예를 들어, 5000 PPI를 갖는 디스플레이 패널의 경우, 본딩 금속 층(206)의 최상부 표면 부분의 폭은 메사(201)의 하나의 바닥측 단부에서 0.55 ㎛이다. 본딩 금속 층(206)의 최상부 표면 부분 위의 유전체 층(209)의 바닥 부분은 반사성 층들(203) 중 각각의 반사성 층의 바닥 부분에 의해 커버된다. 예를 들어, 도 2에 도시된 바와 같이, 유전체 층(209b)은 메사(201b)의 측벽의 바닥에서 메사들(201) 사이의 본딩 금속 층(206b)의 최상부 표면 부분 위에 배치된다. 본딩 금속 층(206b)의 최상부 표면 부분 위의 유전체 층(209b)의 바닥 부분은 반사성 층들(203b) 중 각각의 반사성 층의 바닥 부분에 의해 커버된다. 일부 실시예들에서, 유전체 층들(209)은 화학 기상 퇴적(CVD), 원자 층 퇴적(ALD) 또는 스퍼터링 중 하나 이상에 의해 제조될 수 있다.
일부 실시예들에서, 유전체 층들(209) 각각은 메사(201)들 중 각각의 메사의 최상부 표면 및 측벽을 더 커버할 수 있는 반면, 메사들(201) 중 각각의 메사의 최상부 표면은 대응하는 유전체 층에 의해 커버되지 않은 영역, 즉, 유전체 층이 없는 영역을 포함할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 유전체 층(209b)은 메사(201b)의 측벽뿐만 아니라 메사(201b)의 최상부 표면을 커버한다. 메사(201b)의 최상부 표면은 유전체 층(209b)에 의해 커버되지 않은 영역 또는 개구부를 포함한다. 유전체 층들(209)을 사용하는 것은 반사성 층들(203) 중 각각의 반사성 층의 바닥이 메사들(201)과 직접 접촉하지 않는 것을 보장할 수 있다.
일부 실시예들에서, 유전체 층(209)은 투명할 수 있다. 일부 실시예들에서, 유전체 층(209)은 LED 칩 구조(200)로부터 방출된 광에 대해 투명하다. 일부 실시예들에서, 유전체 층(209)은 규소 함유 유전체 층, 알루미늄 함유 유전체 층 또는 티타늄 함유 유전체 층 중 하나 이상을 포함할 수 있다. 이러한 실시예들에서, 유전체 층들(209)의 경우, 규소 함유 유전체 층은 규소의 산화물 또는 질화물을 포함할 수 있고, 알루미늄 함유 유전체 층은 알루미늄의 산화물을 포함할 수 있고, 티타늄 함유 유전체 층은 티타늄의 산화물을 포함할 수 있다. 일 실시예에서, 유전체 층(209)의 경우, 티타늄의 산화물은 Ti3O5이다.
일부 실시예들에서, LED 칩 구조(200)는 적어도 하나의 전도성 층(210)을 더 포함한다. 메사들(201) 중 각각의 메사의 최상부 표면 및 측벽 및 상부 격리 부분들(204) 중 각각의 상부 격리 부분의 최상부 표면 및 측벽은 전도성 층(210)에 의해 커버된다. 예를 들어, 도 2에 도시된 바와 같이, 전도성 층(210)은 상부 격리 부분들(204a 및 205a)의 최상부 표면들 및 측벽들은 물론, 메사(201b)의 최상부 표면 및 측벽을 직접 또는 간접적으로 커버한다. 일부 실시예들에서, 전도성 층(210)은 투명하다. 일부 실시예들에서, 전도성 층(210)은 LED 칩 구조(200)로부터 방출된 광에 대해 투명하다. 일부 실시예들에서, 전도성 층(210)은 산화인듐주석(ITO) 또는 ZnO 중 하나 이상을 함유하는 투명 전도성 산화물(TCO) 층을 포함할 수 있다.
일부 실시예들에서, 전도성 층(210)은 열 기화 또는 스퍼터링 프로세스 중 하나 이상에 의해 제조될 수 있다. 전도성 층(210)에서의 전류, 예를 들어, N-전극에 대한 전류가 반사성 층(203)에 의해 빠르고 균일하게 분배될 수 있는 한, 전도성 층(210)은 반사성 층(203)의 형성 이전 또는 이후에 제조될 수 있다. 예를 들어, 전도성 층(210)은 (도 2에 도시된 바와 같이) 반사성 층(203) 위에 있을 수 있거나 (도 3에 도시된 바와 같이) 반사성 층(203)에 의해 커버될 수 있다. 일부 실시예들에서, 격리 요소(202) 및 전도성 층(210)이 본딩 금속 층(206)으로부터 격리되는 한, 예를 들어, 반사성 층(203) 및 전도성 층(210) 내의 N-전극에 대한 전류가, P-전극에 연결된 본딩 금속 층(206)으로부터 격리되는 한, 유전체 층들(209)은 격리 요소(202)의 형성 이전 또는 이후에 제조될 수 있다. 전도성 층(210)은, 예를 들어, 메사(201b)와 시스템 Vdd 사이에서 전류를 전도할 수 있다.
위에서 설명된 바와 같이, 격리 요소(202)는, 격리 요소(202)가 메사들(201)보다 높을 때, 하나의 메사(예를 들어, 메사(201a))로부터 방출된 광을 다른 메사(예를 들어, 메사(201b))로부터 방출된 광으로부터 격리할 수 있다. 일부 실시예들에서, 격리 요소(202)의 경우, 상부 격리 부분들(204) 중 각각의 상부 격리 부분의 높이는 상부 격리 부분(204)의 최상부 표면으로부터 본딩 금속 층(206)의 최상부 표면까지의 거리로서 결정된다. 일부 실시예들에서, 격리 요소(202)의 경우, 하부 격리 부분들(205) 중 각각의 하부 격리 부분의 높이는 하부 격리 부분(205)의 바닥 표면으로부터 본딩 금속 층(206)의 최상부 표면까지의 거리로서 결정된다. 일부 실시예들에서, 격리 요소(202)의 경우, 상부 격리 부분들(204)의 높이들은 하부 격리 부분들(205)의 높이들보다 높을 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 상부 격리 부분(204a)의 높이는 하부 격리 부분(205a)의 높이보다 높다. 다른 실시예들에서, 상부 격리 부분들(204)의 높이들은 하부 격리 부분(205)의 높이들과 동일하거나 그보다 낮을 수 있다. 추가적으로, 상부 격리 부분들의 높이들은 상이할 수 있다. 예를 들어, 상부 격리 부분(204a)의 높이는 상부 격리 부분(204b)의 높이와 상이할 수 있다. 하부 격리 부분들(205)의 높이들이 또한 상이할 수 있다. 예를 들어, 하부 격리 부분(205a)의 높이는 하부 격리 부분(205b)의 높이와 상이할 수 있다.
일부 실시예들에서, 격리 요소(202)의 경우, 상부 격리 부분들(204) 중 각각의 상부 격리 부분의 바닥 폭은 하부 격리 부분들(205) 중 각각의 하부 격리 부분의 최상부 폭과 동일하거나 그보다 더 넓을 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 상부 격리 부분(204a)의 바닥 폭은 하부 격리 부분(205b)의 최상부 폭과 같거나 그보다 더 넓을 수 있다. 예를 들어, 5000 PPI를 갖는 디스플레이 패널의 경우, 상부 격리 부분(204b)의 바닥 폭은 약 1.7 ㎛이고, 하부 격리 부분(205b)의 최상부 폭은 약 1.2 ㎛이고 하부 격리 부분(205b)의 바닥 폭은 약 0.3 ㎛이다. 이러한 실시예들에서, 상부 격리 부분(204a)의 바닥 폭과 하부 격리 부분(205a)의 최상부 폭 사이에 차이가 있고, 그러므로 2개의 돌출부들이 상부 격리 부분(204a)의 바닥에 형성된다. 상부 격리 부분(204a)의 바닥 폭은 하부 격리 부분(205a)의 최상부 폭 미만 만큼 하부 격리 부분(205a)의 최상부 폭을 초과할 수 있다. 상부 격리 부분(204a)의 총 바닥 폭은 하부 격리 부분(204a)의 최상부 폭보다 길지만 하부 격리 부분(204a)의 최상부 폭의 2배보다 짧다. 일부 실시예들에서, 돌출부들 중 각각의 돌출부의 폭은 하부 격리 부분(204a)의 최상부 폭의 절반보다 작다. 다른 실시예들에서, 2개의 돌출부들 중 각각의 돌출부의 폭들은 상이할 수 있다. 예를 들어, 상부 격리 부분(204a)의 바닥의 좌측 돌출부의 폭은 상부 격리 부분(204a)의 바닥의 우측 돌출부의 폭과 상이하다. 예를 들어, 5000 PPI를 갖는 디스플레이 패널의 경우, 상부 격리 부분(204a)의 바닥의 좌측 돌출부의 폭은 약 0.2 ㎛이다.
일부 실시예들에서, 격리 요소(202)의 경우, 상부 격리 부분들(204) 중 각각의 상부 격리 부분의 단면은 사다리꼴이고 하부 격리 부분들(205) 중 각각의 하부 격리 부분의 단면은 역 사다리꼴이고, 상부 격리 부분들(204) 중 각각의 상부 격리 부분의 바닥은 하부 격리 부분들(205) 중 각각의 하부 격리 부분의 최상부를 커버한다. 일부 실시예들에서, 상부 격리 부분(204)의 바닥의 영역은 하부 격리 부분(205)의 최상부의 영역보다 크다. 예를 들어, 도 2에 도시된 바와 같이, 상부 격리 부분(204a)의 단면은 사다리꼴이고 하부 격리 부분(205a)의 단면은 역 사다리꼴이다. 상부 격리 부분(204a)의 바닥은 하부 격리 부분(205a)의 최상부를 커버한다. 추가적으로, 사다리꼴 및 역 사다리꼴은 이등변 또는 직각일 수 있다. 예를 들어, 상부 격리 부분(204a)은 사다리꼴이고 하부 격리 부분(205a)는 역 사다리꼴이며, 이들 둘 다는 이등변일 수 있다. 다른 실시예들에서, 상부 격리 부분(예를 들어, 상부 격리 부분(204a)) 및 대응하는 하부 격리 부분(예를 들어, 하부 격리 부분(205a))은 축대칭 및/또는 동축일 수 있다.
일부 실시예들에서, 각각의 상부 격리 부분들(204)의 높이는, 본딩 금속 층(206)의 표면에 대해, 메사들(201) 중 각각의 메사의 높이보다 높을 수 있다. 일부 실시예들에서, 상부 격리 부분들(204) 중 각각의 상부 격리 부분의 측벽의 경사각은, 웨이퍼(207)의 표면에 수직인 축에 대해, 메사들(201) 중 각각의 메사의 측벽의 경사각보다 클 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 상부 격리 부분(204a)의 높이는, 본딩 금속 층(206)의 표면에 대해, 메사(201b)의 높이보다 높을 수 있다. 상부 격리 부분(204a)의 높이는 또한, 메사들(201)의 나머지(즉, 메사(201a 및 201c))보다 높을 수 있다. 또한, 도 2에 도시된 바와 같이, 상부 격리 부분(204a)의 측벽의 본딩 금속 층(206)의 최상부 표면에 대한 경사각(α)은 90 °보다 작을 수 있고, 메사(201a)의 측벽의 본딩 금속 층(206)의 최상부 표면에 대한 경사각(β)은 90 °보다 작을 수 있다. 상부 격리 부분(204a)의 측벽의 경사각(α)은 메사(201a)의 측벽의 경사각(β)보다 작을 수 있다. 일부 실시예들에서, 메사(201a)의 측벽의 경사각(β)은 45 °보다 클 수 있고, 상부 격리 부분(204a)의 측벽의 경사각(α)은 45 °보다 작을 수 있다.
일부 실시예들에서, 격리 요소(202)는 유전체 물질, 예컨대, 산화규소를 포함한다. 일부 실시예들에서, 격리 요소(202)는 감광성 유전체 물질을 포함한다. 일부 실시예들에서, 감광성 유전체 물질은 SU-8 또는 감광성 폴리이미드(PSPI)를 포함한다. 다른 실시예들에서, 격리 요소(202)는 포토레지스트를 포함한다. 또 일부 실시예들에서, 격리 요소(202)는 포토리소그래피 프로세스에 의해 생성될 수 있다.
LED 칩 구조(200)는 메사들(201)에 의해 생성된 광의 전체적인 시준을 증가시킬 수 있다. 이미 상당히 시준된 광 빔들(예컨대, 메사들의 최상부들로부터 방출된 광 빔)은 격리 요소(202)에 부딪치지 않고 격리 요소(202)에 의해 재지향되지 않고서 LED 칩 구조(200)로부터 나온다. 대조적으로, 잘 시준되지 않은 광 빔들(예컨대, 메사들(201)의 측벽들로부터 방출된 광 빔들)은 격리 요소(202)에 부딪칠 것이고, 메사들(201)의 최상부로부터 방출된 광 빔들과 동일한 방향을 포함하여, 더 시준된 방향으로 재지향될 것이다. 그러므로, 발산 각도들이 감소되면서, 순방향(LED 칩 표면의 수직 방향)을 포함하여, 메사들(201)에 의해 생성된 광의 전체적인 시준은 증가된다. LED 칩 구조(200)의 작은 각도 및 밝기에서의 발광 효율이 또한 향상된다.
도 3은 일부 예시적인 실시예들에 따른, LED 칩 구조(300)의 단면도를 예시한다. 일부 실시예들에서, LED 칩 구조(300)의 단면은 도 1의 A-A 선을 따라 취해진다. 도시된 바와 같이, 일부 실시예들에서, LED 칩 구조(300)는 기판(308)을 포함하고, 기판은 웨이퍼(307) 및 웨이퍼(307)의 최상부 상의 하나 이상의 본딩 금속 층(306)을 포함한다. 각각의 본딩 금속(예를 들어, 본딩 금속 층(306a, 306b 및 306c))은 웨이퍼(307) 상에 형성될 수 있다. 본딩 금속 층(306)의 물질들 및 구조들은 도 2에 설명된 본딩 금속 층(206)과 유사하다. 일부 실시예들에서, LED 칩 구조(300)는 웨이퍼(307)에 집적된 픽셀 구동기 IC를 포함할 수 있다. 웨이퍼(307)는 높은 열 전도율을 갖는 캐리어 물질로서 규소를 함유할 수 있고, 이는 열 소산을 용이하게 하고 낮은 열 팽창을 실현한다.
일부 실시예들에서, LED 칩 구조(300)는 또한, 도 1을 참조하여 위에서 설명된 격리 요소(102)와 유사한 적어도 하나의 격리 요소(302)를 포함한다. 도 3에 도시된 바와 같이, 일부 실시예들에서, 격리 요소(302)는 하나 이상의 상부 격리 부분(304)(예를 들어, 상부 격리 부분들(304a 및 304b)) 및 하나 이상의 하부 격리 부분(305)(예를 들어, 하부 격리 부분들(305a 및 305b))을 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 격리 요소(302)는 상부 격리 부분(304a) 및 하부 격리 부분(305a)을 포함한다. 일부 실시예들에서, 상부 격리 부분(304a) 및 하부 격리 부분(305a)은 도 3에 도시된 바와 같이 하나의 부분으로서 일체로 형성된다. 하부 격리 부분(305a)은 기판(308)에, 예를 들어, 본딩 금속 층(306)의 영역 내에 위치된다. 상부 격리 부분(304a)은 기판(308)의 표면으로부터, 예를 들어, 본딩 금속 층(306)의 최상부 표면으로부터 돌출되고, 하부 격리 부분(305a)의 최상부 상에 위치된다.
일부 실시예들에서, 격리 요소(302)는 감광성 유전체 물질을 포함할 수 있다. 다른 실시예들에서, 감광성 유전체 물질은 SU-8 또는 감광성 폴리이미드(PSPI)일 수 있다. 또 일부 실시예들에서, 격리 요소(302)는 포토리소그래피 프로세스에 의해 생성될 수 있다. 일 실시예에서, 상부 격리 부분들(304)(예를 들어, 상부 격리 부분들(304a 및 304b))은, 예를 들어, 서로 접촉하거나 중첩하도록 상부 격리 부분들을 확장하거나 전도성 물질을 사용함으로써, 서로 전기적으로 연결될 수 있다. 다른 실시예에서, 상부 격리 부분들(304)(예를 들어, 상부 격리 부분들(304a 및 304b))은, 예를 들어, 인접한 상부 격리 부분들 사이에 배치된 버퍼 공간을 사용함으로써, 서로 격리될 수 있다.
일부 실시예들에서, LED 칩 구조(300)는 또한, 도 1을 참조하여 위에 설명된 바와 유사하게, 격리 요소(302)에 의해 둘러싸인 하나 이상의 메사(301)(예를 들어, 메사들(301a, 301b 및 301c))를 포함한다. 예를 들어, 도 3에 도시된 바와 같이, 메사(301b)는 격리 요소(302)에 의해, 예를 들어, 상부 격리 부분들(304a 및 304b)에 의해 그리고 하부 격리 부분들(305a 및 305b)에 의해 둘러싸인다. 메사들(301)은 기판(308)의 최상부 상에, 예를 들어, 본딩 금속 층(306)의 최상부 상에 위치될 수 있고, 픽셀 구동기 IC에 의해 개별적으로 또는 집합적으로 구동될 수 있다.
일부 실시예들에서, 메사들(301)은 본딩 금속 층(306)을 통해 웨이퍼(307)에 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시되지 않았지만, 메사들(301)의 p-전극들 및 구동 트랜지스터들의 출력부들은 메사들(301) 아래에 위치될 수 있고, 본딩 금속 층(306)에 의해 전기적으로 연결된다. 메사들(301)은 광범위하게 발산하는 광을 생성하는 LED들 또는 마이크로 LED들일 수 있다. 예를 들어, 메사(301b)는 LED 또는 마이크로 LED일 수 있거나, LED들 또는 마이크로 LED들의 그룹일 수 있다. 격리 요소(302)는 픽셀간 누화를 억제할 수 있다. 일부 실시예들에서, 도 3에 도시된 바와 같이, 메사(301b)는 상부 격리 부분들(304a 및 304b)에 의해 그리고 하부 격리 부분들(305a 및 305b)에 의해 둘러싸인다. 격리 요소(302)는 메사들(301)로부터 방출된 광의 일부를 격리하는 광학적 격리부들로서 작동할 수 있다. 예를 들어, 메사(301b)로부터 방출된 광의 일부는 상부 격리 부분들(304a 및 304b)에 의해 격리될 수 있고, 따라서 픽셀간 광 누화를 억제한다.
일부 실시예들에서, LED 칩 구조(300)는 하나 이상의 유전체 층(309)(예를 들어, 유전체 층들(309a, 309b 및 309c))을 더 포함한다. 유전체 층들(309) 각각은 메사들(301) 중 각각의 메사의 측벽의 바닥에서 메사들(301) 사이의 본딩 금속 층(306)의 최상부 표면 부분 위에 위치될 수 있다. 예를 들어, 5000 PPI를 갖는 디스플레이 패널의 경우, 본딩 금속 층(306)의 최상부 표면 부분의 폭은 메사(301)의 하나의 바닥측 단부에서 0.55 ㎛이다. 본딩 금속 층(306)의 최상부 표면 부분 위의 유전체 층(309)의 바닥 부분은 아래에 설명되는 바와 같이 전도성 층들(310) 중 각각의 전도성 층의 바닥 부분에 의해 커버된다.
일부 실시예들에서, 유전체 층들(309) 각각은 메사(301)들 중 각각의 메사의 최상부 표면 및 측벽을 커버할 수 있는 반면, 메사들(301) 중 각각의 메사의 최상부 표면은 대응하는 유전체 층에 의해 커버되지 않은 영역을 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 유전체 층(309b)은 메사(301b)의 측벽뿐만 아니라, 메사(301b)의 최상부 표면의 일부를 커버한다. 추가적으로, 메사(301b)의 최상부 표면은 유전체 층(309b)에 의해 커버되지 않은 영역 또는 개구부를 포함한다. 유전체 층들(309)을 사용하는 것은 전도성 층(310) 또는 반사성 층들(303) 중 각각의 반사성 층의 바닥이 메사들(301)과 직접 접촉하지 않는 것을 보장할 수 있다. 일부 실시예들에서, 유전체 층들(309)은 CVD, ALD 또는 스퍼터링 프로세스 중 하나 이상에 의해 생성될 수 있다.
일부 실시예들에서, 유전체 층들(309)은 투명할 수 있다. 일부 실시예들에서, 유전체 층들(309)은 LED 칩 구조(300)로부터 방출된 광에 대해 투명하다. 일부 실시예들에서, 유전체 층들(309)은 규소 함유 유전체 층, 알루미늄 함유 유전체 층 또는 티타늄 함유 유전체 층 중 하나 이상을 포함할 수 있다. 이러한 실시예들에서, 유전체 층들(309)의 경우, 규소 함유 유전체 층은 규소의 산화물 또는 질화물을 포함할 수 있고, 알루미늄 함유 유전체 층은 알루미늄의 산화물을 포함할 수 있고, 티타늄 함유 유전체 층은 티타늄의 산화물을 포함할 수 있다. 다른 실시예들에서, 티타늄의 산화물은 Ti3O5일 수 있다.
일부 실시예들에서, LED 칩 구조(300)는 적어도 하나의 전도성 층(310)을 더 포함한다. 도 3에 도시된 바와 같이, 전도성 층(310)은 유전체 층들(309), 유전체 층들(309)에 의해 커버되지 않은 영역을 갖는 메사들(301) 중 각각의 메사의 최상부 표면, 및 상부 격리 부분들(304)(예를 들어, 상부 격리 부분들(304a 및 304b)) 중 각각의 상부 격리 부분의 측벽을 커버한다. 일부 실시예들에서, 도 3에 도시된 바와 같이, 전도성 층(310)은 상부 격리 부분들(304a 및 304b)의 최상부 표면들 및 측벽들뿐만 아니라 메사들, 예컨대, 메사(301b)의 최상부 표면 및 측벽을 커버한다. 일부 실시예들에서, 전도성 층(310)은 투명하다. 일부 실시예들에서, 전도성 층(310)은 LED 칩 구조(300)로부터 방출된 광에 대해 투명하다. 일부 실시예들에서, 전도성 층(310)은 산화인듐주석(ITO) 또는 ZnO 중 하나 이상을 함유하는 투명 전도성 산화물(TCO) 층을 포함할 수 있다.
일부 실시예들에서, 전도성 층(310)은 열 기화 또는 스퍼터링 프로세스 중 하나 이상에 의해 제조될 수 있다. 전도성 층(310)에서의 전류, 예를 들어, N-전극에 대한 전류가 반사성 층(303)에 의해 빠르고 균일하게 분배될 수 있는 한, 전도성 층(310)은 반사성 층(303)의 형성 이전 또는 이후에 제조될 수 있다. 예를 들어, 전도성 층(310)은 (도 2에 도시된 바와 같이) 반사성 층(303) 위에 있을 수 있거나 (도 3에 도시된 바와 같이) 반사성 층(303)에 의해 커버될 수 있다. 일부 실시예들에서, 격리 요소(302) 및 전도성 층(310)이 본딩 금속 층(206)으로부터 격리되는 한, 예를 들어, 반사성 층(303) 및 전도성 층(310) 내의 N-전극에 대한 전류가, P-전극에 연결된 본딩 금속 층(306)으로부터 격리되는 한, 유전체 층들(309)은 격리 요소(302)의 형성 이전 또는 이후에 제조될 수 있다. 전도성 층(310)은, 예를 들어, 메사(301b)와 시스템 Vdd 사이에서 전류를 전도할 수 있다.
일부 실시예들에서, LED 칩 구조(300)는, 도 1을 참조하여 위에 설명된 바와 유사하게, 하나 이상의 반사성 층(303)(예를 들어, 반사성 층들(303a, 303b 및 303c))을 더 포함한다. 반사성 층들(303) 각각은 격리 요소(302)의 하나 이상의 상부 격리 부분(304)의 적어도 하나 이상의 측벽 상에 배치되고, 반사성 층들(303) 중 각각의 반사성 층의 바닥은 메사들(301)과 접촉하지 않을 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 반사성 층(303b)은 상부 격리 부분(304b)의 측벽뿐만 아니라, 상부 격리 부분(304a)의 측벽 상에 배치된다. 일부 실시예들에서, 반사성 층들(303) 중 각각의 반사성 층의 바닥을 포함하는 반사성 층들(303) 각각은 메사들(301) 각각과 직접 접촉하지 않는다. 반사성 층(303b)의 바닥은 메사(301b)와 접촉하거나 직접 닿지 않을 수 있다. 반사성 층들(303)은 메사들(301)로부터 방출된 광의 일부를 반사하는 수동 광학계로서 작동할 수 있다. 예를 들어, 메사(301b)로부터 방출된 광은 반사성 층(303b)에 도달할 수 있고 그에 의해 상향으로 반사될 수 있고, 따라서, 메사(301b)에 의해 방출된 광의 발산을 감소시키고 밝기 및 발광 효율을 향상시킨다.
일부 실시예들에서, 반사성 층들(303)은 LED 칩 구조(300)로부터 방출된 광에 대해 높은 반사율을 갖는 하나 이상의 금속성 전도성 물질을 포함할 수 있다. 일부 실시예들에서, 높은 반사율은 70% 초과이다. 일부 실시예들에서, 높은 반사율은 80% 초과이다. 일부 실시예들에서, 높은 반사율은 90% 초과이다. 이러한 실시예들에서, 하나 이상의 금속성 전도성 물질은 알루미늄, 금 또는 은 중 하나 이상을 포함할 수 있다. 일부 실시예들에서, 반사성 층들(303)은 전자 빔 퇴적 또는 스퍼터링 프로세스 중 하나 이상에 의해 제조될 수 있다.
일부 실시예들에서, 전도성 층(310)은 상부 격리 부분들(304)(예를 들어, 상부 격리 부분들(304a 및 304b)) 중 각각의 상부 격리 부분의 최상부 표면 및 측벽 상에 배치될 수 있고, 반사성 층은 상부 격리 부분 중 각각의 상부 격리 부분의 최상부 표면 및 측벽 상에 배치된 전도성 층 상에 배치될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 상부 격리 부분들(304a 및 304b)의 최상부 표면 및 측벽은 전도성 층(310)에 의해 커버되고, 반사성 층은 상부 격리 부분들(304a 및 304b)의 최상부 표면 및 측벽을 커버하는 전도성 층(310)을 더 커버한다. 일부 실시예들에서, 반사성 층들(303) 중 각각의 반사성 층의 바닥은 격리 요소(302)로부터 대응하는 메사까지 연장될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 반사성 층(303b)의 바닥은 격리 요소(302)의 상부 격리 부분들(304a 및 304b)로부터 메사(301b)까지 연장된다.
위에서 설명된 바와 같이, 격리 요소(302)는 높이 때문에, 메사들(301a 및/또는 301c)로부터 방출된 광을 메사(301b)로부터 방출된 광으로부터 격리할 수 있다. 일부 실시예들에서, 격리 요소(302)의 경우, 상부 격리 부분들(304) 중 각각의 상부 격리 부분의 높이는 상부 격리 부분(304)의 최상부 표면으로부터 본딩 금속 층(306)의 최상부 표면까지의 거리로서 결정된다. 일부 실시예들에서, 격리 요소(302)의 경우, 하부 격리 부분들(305) 중 각각의 하부 격리 부분의 높이는 하부 격리 부분(305)의 바닥 표면으로부터 본딩 금속 층(306)의 최상부 표면까지의 거리로서 결정된다. 일부 실시예들에서, 격리 요소(302)의 경우, 상부 격리 부분들(304)의 높이들은 하부 격리 부분들(305)의 높이들보다 높을 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 상부 격리 부분(304a)의 높이는 하부 격리 부분(305a)의 높이보다 높다. 다른 실시예들에서, 상부 격리 부분들(304)의 높이들은 하부 격리 부분(305)의 높이들과 동일하거나 그보다 낮을 수 있다. 추가적으로, 상부 격리 부분들의 높이들은 상이할 수 있다. 예를 들어, 상부 격리 부분(304a)의 높이는 상부 격리 부분(304b)의 높이와 상이할 수 있다. 하부 격리 부분들(305)의 높이들이 또한 서로 상이할 수 있다. 예를 들어, 하부 격리 부분(305a)의 높이는 하부 격리 부분(305b)의 높이와 상이할 수 있다.
일부 실시예들에서, 격리 요소(302)의 경우, 상부 격리 부분들(304) 중 각각의 상부 격리 부분의 바닥 폭은 하부 격리 부분들(305) 중 각각의 하부 격리 부분의 최상부 폭과 동일하거나 그보다 더 넓을 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 상부 격리 부분(304a)의 바닥 폭은 하부 격리 부분(305b)의 최상부 폭과 같거나 그보다 더 넓을 수 있다. 예를 들어, 5000 PPI를 갖는 디스플레이 패널의 경우, 상부 격리 부분(304b)의 바닥 폭은 약 1.7 ㎛이고, 하부 격리 부분(305b)의 최상부 폭은 약 1.2 ㎛이고 하부 격리 부분(305b)의 바닥 폭은 약 0.3 ㎛이다. 이러한 실시예들에서, 상부 격리 부분(304a)의 바닥 폭과 하부 격리 부분(305a)의 최상부 폭 사이에 차이가 있고, 그러므로 2개의 돌출부들이 상부 격리 부분(304a)의 바닥에 형성된다. 상부 격리 부분(304a)의 바닥 폭은 하부 격리 부분(305a)의 최상부 폭 미만 만큼 하부 격리 부분(305a)의 최상부 폭을 초과할 수 있다. 상부 격리 부분(304a)의 총 바닥 폭은 하부 격리 부분(304a)의 최상부 폭보다 길지만 하부 격리 부분(304a)의 최상부 폭의 2배보다 짧다. 일부 실시예들에서, 돌출부들 중 각각의 돌출부의 폭은 하부 격리 부분(304a)의 최상부 폭의 절반보다 작다. 다른 실시예들에서, 2개의 돌출부들 중 각각의 돌출부의 폭들은 상이할 수 있다. 예를 들어, 상부 격리 부분(304a)의 바닥의 좌측 돌출부의 폭은 상부 격리 부분(304a)의 바닥의 우측 돌출부의 폭과 상이하다. 예를 들어, 5000 PPI를 갖는 디스플레이 패널의 경우, 상부 격리 부분(304a)의 바닥의 좌측 돌출부의 폭은 약 0.2 ㎛이다.
일부 실시예들에서, 격리 요소(302)의 경우, 상부 격리 부분들(304) 중 각각의 상부 격리 부분의 단면은 사다리꼴이고 하부 격리 부분들(305) 중 각각의 하부 격리 부분의 단면은 역 사다리꼴이고, 상부 격리 부분들(304) 중 각각의 상부 격리 부분의 바닥은 하부 격리 부분들(305) 중 각각의 하부 격리 부분의 최상부를 커버한다. 일부 실시예들에서, 상부 격리 부분(304)의 바닥의 영역은 하부 격리 부분(305)의 최상부의 영역보다 크다. 예를 들어, 도 3에 도시된 바와 같이, 상부 격리 부분(304a)의 단면은 사다리꼴이고 하부 격리 부분(305a)의 단면은 역 사다리꼴이다. 상부 격리 부분(304a)의 바닥은 하부 격리 부분(305a)의 최상부를 커버한다. 추가적으로, 사다리꼴 및 역 사다리꼴은 이등변 또는 직각일 수 있다. 예를 들어, 상부 격리 부분(304a)은 사다리꼴이고 하부 격리 부분(305a)는 역 사다리꼴이며, 이들 둘 다는 이등변일 수 있다. 다른 실시예들에서, 상부 격리 부분(예를 들어, 상부 격리 부분(304a)) 및 대응하는 하부 격리 부분(예를 들어, 하부 격리 부분(305a))은 축대칭 및/또는 동축일 수 있다.
일부 실시예들에서, 각각의 상부 격리 부분들(304)의 높이는, 본딩 금속 층(306)의 표면에 대해, 메사들(301)(예를 들어, 메사(301a, 301b 및 301c)) 중 각각의 메사의 높이보다 높을 수 있고, 상부 격리 부분들(304) 중 각각의 상부 격리 부분의 측벽의 경사각은, 웨이퍼(307)의 표면에 수직인 축에 대해, 메사들(301)(예를 들어, 메사(301a, 301b 및 301c)) 중 각각의 메사의 측벽의 경사각보다 클 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 상부 격리 부분(304a)의 높이는, 본딩 금속 층(306)의 표면에 대해, 메사(301b)의 높이보다 높을 수 있다. 상부 격리 부분(304a)의 높이는 또한, 메사들(301)의 나머지(즉, 메사(301a 및 301c))보다 높을 수 있다. 또한, 도 3에 도시된 바와 같이, 상부 격리 부분(304a)의 측벽의 본딩 금속 층(306)의 최상부 표면에 대한 경사각(α)은 90 °보다 작을 수 있고, 메사(301a)의 측벽의 금속 본딩 층(306)의 최상부 표면에 대한 경사각(β)은 90 °보다 작을 수 있다. 상부 격리 부분(304a)의 측벽의 경사각(α)은 메사(301a)의 측벽의 경사각(β)보다 작을 수 있다. 일부 실시예들에서, 메사(301a)의 측벽의 경사각(β)은 45 °보다 클 수 있고, 상부 격리 부분(304a)의 측벽의 경사각(α)은 45 °보다 작을 수 있다.
도 1, 2 및 3은 오직, 일부 실시예들에 따른 LED 칩 구조들을 예시한다. 다른 실시예들에서, LED 칩 구조들은 상이한 개수의 메사들(101) 및/또는 상이한 개수의 반사성 층들(103)을 포함할 수 있다. 다른 실시예들에서, 메사들(101) 각각은 다수의 개별 광 요소들, 예를 들어, 병렬로 연결되거나 하나씩 적층된 다수의 LED들 또는 마이크로 LED들을 포함할 수 있다. 다른 실시예들에서, 메사들(101)은 평면도에서 원형 형상이 아닐 수 있다. 다른 실시예들에서, 메사들(101) 각각을 둘러싸는 격리 요소(102)의 측벽은 평면도에서 원형 형상이 아닐 수 있다. 즉, 메사들(101) 각각을 둘러싸는 격리 요소(102)의 측벽은 평면도에서, 삼각형, 정사각형, 직사각형, 오각형, 육각형 및 팔각형을 포함하지만 이에 제한되지 않는 다른 형상들을 가질 수 있다. 다른 실시예들에서, 격리 요소(102)는 다수의 분리된 또는 격리된 하위 요소들을 포함할 수 있고, 각각의 하위 요소는 하나의 메사를 둘러쌀 수 있다. 다수의 분리된 또는 격리된 하위 요소들 사이에 버퍼 공간들이 제공될 수 있다.
도 4는 일부 예시적인 실시예들에 따른, 다층 구조를 갖는 반사성 층(400)의 단면도를 예시한다. 위에 설명된 바와 같은 LED 칩 구조들의 경우, 반사성 층(400)은 다층 구조를 포함할 수 있다. 다층 구조는 하나 이상의 반사성 물질 층 및 하나 이상의 유전체 물질 층의 스택을 포함할 수 있다. 하나의 예시적인 실시예에서, 도 4에 예시된 바와 같이, 반사성 층(400)은 하나의 반사성 물질 층(401) 및 하나의 유전체 물질 층(402)을 포함하는 다층 구조를 포함한다. 다른 실시예들에서, 다층 구조는 2개의 반사성 물질 층들 및 2개의 반사성 물질 층들 사이에 위치된 하나의 유전체 물질 층을 포함할 수 있다. 또 다른 일부 실시예들에서, 다층 구조는 또한, 2개의 유전체 물질 층들 및 2개의 유전체 물질 층들 사이에 위치된 하나의 반사성 물질 층을 포함할 수 있다. 일부 실시예들에서, 다층 구조는 2개 이상의 금속 층들을 포함할 수 있다. 예를 들어, 금속 층들은 TiAu, CrAl 또는 TiWAg 중 하나 이상을 포함할 수 있다.
일부 실시예들에서, 다층 구조는, 금속 층 및 투명 및 전도성 산화물들(TCO)을 포함하는 다층 전방향 반사기(ODR)일 수 있다. 예를 들어, 다층 구조는 유전체 물질 층, 금속 층 및 TCO 층을 포함할 수 있다. 일부 실시예들에서, 다층 구조는 분산 브래그 반사기(DBR)를 형성하도록 교번하여 배치되는 2개 이상의 유전체 물질 층들을 포함할 수 있다. 예를 들어, 다층 구조는 유전체 물질 층, 금속 층 및 투명 유전체 층을 포함할 수 있다. 투명 유전체 층은 SiO2, Si3N4 또는 Al2O3 중 하나 이상을 포함할 수 있다. 다층 구조는 유전체 물질 층, TCO 및 DBR을 더 포함할 수 있다. 다른 실시예들에서, 반사성 층(400)은 높은 반사율을 갖는 하나 이상의 금속성 전도성 물질을 포함할 수 있다. 일부 실시예들에서, 높은 반사율은 70% 초과이다. 일부 실시예들에서, 높은 반사율은 80% 초과이다. 일부 실시예들에서, 높은 반사율은 90% 초과이다. 이러한 실시예들에서, 하나 이상의 금속성 전도성 물질은 알루미늄, 금 또는 은 중 하나 이상을 포함할 수 있다.
개시된 실시예들의 이전 설명은 관련 기술분야의 통상의 기술자가 본원에 설명된 실시예들 및 그의 변형들을 만들거나 사용할 수 있게 하기 위해 제공된다. 이러한 실시예들에 대한 다양한 수정들이 관련 기술분야의 통상의 기술자들에게 용이하게 명백할 것이며, 본원에서 정의된 일반적인 원리들은 본원에 개시된 주제의 사상 또는 범위로부터 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 개시내용은 본원에 도시된 실시예들로 제한되도록 의도되지 않고, 다음의 청구항들 및 본원에 개시된 원리들 및 신규한 피처들과 일치하는 가장 넓은 범위를 따르도록 의도된다.
본 개시내용의 실시예들 중 하나 이상에 따라 상이한 유형들의 디스플레이 패널들이 제조될 수 있다. 예를 들어, 디스플레이 패널의 해상도는 8x8 내지 3840x2160의 범위일 수 있다. 일반적인 디스플레이 해상도들은 320x240 해상도 및 4:3의 종횡비를 갖는 QVGA, 1024x768 해상도 및 4:3의 종횡비를 갖는 XGA, 1280x720 해상도 및 16:9의 종횡비를 갖는 D, 1920x1080 해상도 및 16:9의 종횡비를 갖는 FHD, 3840x2160 해상도 및 16:9의 종횡비를 갖는 UHD, 및 4096x2160 해상도를 갖는 4K를 포함한다. 서브-미크론 이하 내지 10 mm 이상까지의 범위의 매우 다양한 픽셀 크기들이 또한 존재할 수 있다. 전체 디스플레이 영역의 크기는 또한, 수십 미크론 이하만큼 작은 대각선들로부터 수백 인치 이상까지의 범위로 광범위하게 변할 수 있다.
예시적인 응용들은 디스플레이 스크린들, 가정/사무실 프로젝터들을 위한 광 엔진들, 및 휴대용 전자기기들, 예컨대, 스마트 폰들, 랩톱들, 웨어러블 전자기기들, AR 및 VR 안경들, 및 망막 프로젝션들을 포함한다. 전력 소비는 망막 프로젝터들의 경우에 수 밀리와트만큼 낮은 것으로부터 대형 스크린 실외 디스플레이들, 프로젝터들, 및 스마트 자동차 헤드라이트들의 경우에 킬로와트만큼 높은 것까지 변할 수 있다. 프레임 레이트의 관점에서, 무기 LED들의 빠른 응답(나노초)으로 인해, 프레임 레이트는 작은 해상도들의 경우에 KHz, 또는 심지어 MHz만큼 높을 수 있다.
본 발명의 피처들은 본원에 제시된 피처들 중 임의의 것을 수행하도록 처리 시스템을 프로그래밍하는 데 사용될 수 있는 명령어들이 저장된 저장 매체(매체들) 또는 컴퓨터 판독가능 저장 매체(매체들)와 같은 컴퓨터 프로그램 제품으로, 또는 이들을 사용하여, 또는 이들의 도움으로 구현될 수 있다. 저장 매체는 고속 랜덤 액세스 메모리, 예컨대, DRAM, SRAM, DDR RAM 또는 다른 랜덤 액세스 고체 상태 메모리 디바이스들을 포함할 수 있지만, 이들에 제한되지 않고, 비휘발성 메모리, 예컨대, 하나 이상의 자기 디스크 저장 디바이스, 광 디스크 저장 디바이스, 플래시 메모리 디바이스, 또는 다른 비휘발성 고체 상태 저장 디바이스를 포함할 수 있다. 메모리는 선택적으로, CPU(들)로부터 원격으로 위치된 하나 이상의 저장 디바이스를 포함한다. 메모리 또는 대안적으로 메모리 내의 비휘발성 메모리 디바이스(들)는 비일시적 컴퓨터 판독가능 저장 매체를 포함한다.
임의의 기계 판독가능 매체(매체들) 상에 저장되면, 본 발명의 피처들은, 처리 시스템의 하드웨어를 제어하기 위해, 그리고 처리 시스템이, 본 발명의 결과들을 활용하는 다른 메커니즘들과 상호작용할 수 있게 하기 위해 소프트웨어 및/또는 펌웨어에 통합될 수 있다. 그러한 소프트웨어 또는 펌웨어는 애플리케이션 코드, 디바이스 드라이버들, 운영 체제들, 및 실행 환경들/컨테이너들을 포함할 수 있지만, 이에 제한되지 않는다.
다양한 요소들을 설명하기 위해 "제1", "제2" 등의 용어들이 본원에서 사용될 수 있지만, 이러한 요소들은 이러한 용어들에 의해 제한되어서는 안 된다는 점이 이해될 것이다. 이러한 용어들은 하나의 요소를 다른 요소와 구별하는 데만 사용된다.
본원에서 사용된 용어는 단지 특정 실시예들을 설명하기 위한 것이며, 청구항들을 제한하는 것으로 의도되지 않는다. 실시예들의 설명 및 첨부된 청구항들에 사용된 단수 형태들은, 맥락이 명백하게 달리 지시하지 않은 한, 복수 형태들도 포함하는 것으로 의도된다. 또한, 본원에 사용되는 바와 같은 "및/또는"이라는 용어는 연관된 열거된 항목들 중 하나 이상의 것의 임의의 그리고 모든 가능한 조합들을 지칭하고 포괄한다는 것을 이해할 것이다. "포함한다" 및/또는 "포함하는"이라는 용어들은, 본 명세서에서 사용될 때, 언급된 피처들, 정수들, 단계들, 작동들, 요소들 및/또는 구성요소들의 존재를 특정하지만, 하나 이상의 다른 피처, 정수, 단계, 작동, 요소, 구성요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다는 것을 더 이해할 것이다.
본원에서 사용되는 바와 같이, "~인 경우"라는 용어는, 문맥에 따라, 언급된 선행 조건이 참"일 때" 또는 "일 시에" 또는 "이라고 결정하는 것에 응답하여" 또는 "이라는 결정에 따라" 또는 "인 것을 검출하는 것에 응답하여"를 의미하는 것으로 해석될 수 있다. 유사하게, "[언급된 선행 조건이 참]이라고 결정된 경우" 또는 "[언급된 선행 조건이 참]인 경우" 또는 "[언급된 선행 조건이 참]일 때"는 문맥에 따라, 언급된 선행 조건이 참"이라고 결정할 시에" 또는 "이라고 결정하는 것에 응답하여" 또는 "이라는 결정에 따라" 또는 "이라는 것을 검출할 시에" 또는 "이라는 것을 검출하는 것에 응답하여"를 의미하는 것으로 해석될 수 있다.
전술한 설명은, 설명의 목적을 위해, 특정 실시예들을 참조하여 설명되었다. 그러나, 상기 예시적인 논의들은 철저하거나 청구항들을 개시된 정확한 형태들로 제한하도록 의도되지 않는다. 많은 수정들 및 변형들이 상기 교시들을 고려하여 가능하다. 실시예들은, 실제 응용들 및 작동의 원리들을 가장 잘 설명하고, 이로써, 관련 기술분야의 통상의 기술자들이 본 발명 및 다양한 실시예들을 가장 잘 활용할 수 있게 하기 위해 선택되고 설명되었다.

Claims (21)

  1. 발광 다이오드(LED) 칩 구조로서,
    기판;
    격리 요소 - 상기 격리 요소는,
    상부 격리 부분 및 하부 격리 부분을 포함하고, 상기 하부 격리 부분은 상기 기판에 위치되고 상기 상부 격리 부분은 상기 기판의 표면으로부터 돌출됨 -;
    상기 격리 요소에 의해 둘러싸인, LED 구성요소를 포함하는 메사;
    상기 메사의 최상부 표면 및 측벽을 커버하는 유전체 층 - 상기 메사의 최상부 표면은 상기 유전체 층이 없는 영역을 포함함 -;
    상기 유전체 층, 상기 유전체 층이 없는 영역을 갖는 상기 메사의 최상부 표면, 및 상기 상부 격리 부분의 적어도 측벽을 커버하는 전도성 층; 및
    적어도, 상기 상부 격리 부분의 측벽을 커버하는 상기 전도성 층 상에 배치되는 반사성 층 - 상기 반사성 층의 바닥은 상기 메사와 접촉하지 않음 -
    을 포함하는, LED 칩 구조.
  2. 제1항에 있어서,
    상기 전도성 층은 상기 상부 격리 부분의 최상부 표면 및 측벽 상에 배치되고, 상기 반사성 층은 상기 상부 격리 부분의 최상부 표면 및 측벽 상에 배치된 상기 전도성 층 상에 배치되고, 상기 반사성 층의 바닥은 상기 격리 요소로부터 상기 메사까지 연장되는, LED 칩 구조.
  3. 제1항 또는 제2항에 있어서,
    상기 상부 격리 부분의 높이는 상기 하부 격리 부분의 높이보다 높은, LED 칩 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 상부 격리 부분의 바닥 폭은 상기 하부 격리 부분의 최상부 폭과 동일하거나 그보다 넓은, LED 칩 구조.
  5. 제4항에 있어서,
    상기 상부 격리 부분의 바닥 폭은 상기 하부 격리 부분의 최상부 폭보다 길고 상기 하부 격리 부분의 최상부 폭의 2배보다 짧고, 2개의 돌출부들이 상기 상부 격리 부분의 각각의 바닥 단부에 형성되고, 상기 2개의 돌출부들 중 각각의 돌출부의 폭은 상기 하부 격리 부분의 최상부 폭의 절반 미만인, LED 칩 구조.
  6. 제4항 또는 제5항에 있어서,
    측면도에서, 상기 상부 격리 부분의 단면은 사다리꼴이고 상기 하부 격리 부분의 단면은 역 사다리꼴이고, 상기 상부 격리 부분의 바닥은 상기 하부 격리 부분의 최상부를 커버하는, LED 칩 구조.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 상부 격리 부분 및 상기 하부 격리 부분은 축대칭이고 동축인, LED 칩 구조.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 상부 격리 부분의 높이는, 상기 기판의 표면에 대해, 상기 메사의 높이보다 높고, 상기 상부 격리 부분의 측벽의 경사각은, 상기 기판의 표면에 수직인 축에 대해, 상기 메사의 측벽의 경사각보다 큰, LED 칩 구조.
  9. 제8항에 있어서,
    상기 메사의 측벽의 경사각은 45 °보다 작고, 상기 상부 격리 부분의 측벽의 경사각은 45 °보다 큰, LED 칩 구조.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 유전체 층은 상기 LED 칩 구조로부터 방출된 광에 대해 투명한, LED 칩 구조.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 유전체 층은 규소 함유 유전체 층, 알루미늄 함유 유전체 층 또는 티타늄 함유 유전체 층 중 하나 이상을 포함하는, LED 칩 구조.
  12. 제11항에 있어서,
    상기 규소 함유 유전체 층은 규소의 산화물 또는 질화물을 포함하고, 상기 알루미늄 함유 유전체 층은 알루미늄의 산화물을 포함하고, 상기 티타늄 함유 유전체 층은 티타늄의 산화물을 포함하는, LED 칩 구조.
  13. 제12항에 있어서,
    상기 티타늄의 산화물은 Ti3O5인, LED 칩 구조.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 반사성 층은 다층 구조를 포함하는, LED 칩 구조.
  15. 제14항에 있어서,
    상기 다층 구조는 하나 이상의 반사성 물질 층 및 하나 이상의 유전체 물질 층의 스택을 포함하는, LED 칩 구조.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 반사성 층은 80% 초과의 높은 반사율을 갖는 하나 이상의 금속성 전도성 물질을 포함하는, LED 칩 구조.
  17. 제16항에 있어서,
    상기 하나 이상의 금속성 전도성 물질은 알루미늄, 금 또는 은 중 하나 이상을 포함하는, LED 칩 구조.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 전도성 층은 상기 LED 칩 구조로부터 방출된 광에 대해 투명한, LED 칩 구조.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    상기 격리 요소는 감광성 유전체 물질을 포함하는, LED 칩 구조.
  20. 제19항에 있어서,
    상기 감광성 유전체 물질은 SU-8 또는 감광성 폴리이미드(PSPI)인, LED 칩 구조.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서,
    상기 기판은 반도체 웨이퍼, 및 상기 반도체 웨이퍼의 최상부 상의 본딩 금속 층을 포함하는, LED 칩 구조.
KR1020227039405A 2020-04-21 2021-04-21 반사성 요소들을 갖는 발광 다이오드 칩 구조들 KR20230003505A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063013370P 2020-04-21 2020-04-21
US63/013,370 2020-04-21
PCT/US2021/028371 WO2021216689A1 (en) 2020-04-21 2021-04-21 Light-emitting diode chip structures with reflective elements

Publications (1)

Publication Number Publication Date
KR20230003505A true KR20230003505A (ko) 2023-01-06

Family

ID=78082770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227039405A KR20230003505A (ko) 2020-04-21 2021-04-21 반사성 요소들을 갖는 발광 다이오드 칩 구조들

Country Status (9)

Country Link
US (1) US11811005B2 (ko)
EP (1) EP4139957A1 (ko)
JP (1) JP2023525649A (ko)
KR (1) KR20230003505A (ko)
CN (1) CN115413371A (ko)
AU (1) AU2021259592A1 (ko)
DE (1) DE21792668T1 (ko)
TW (1) TW202201818A (ko)
WO (1) WO2021216689A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142151A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (Shanghai) Company Micro led structure and micro display panel
WO2023164890A1 (en) * 2022-03-03 2023-09-07 Jade Bird Display (Shanghai) Company Micro led, micro led pannel and micro led chip

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4837295B2 (ja) * 2005-03-02 2011-12-14 株式会社沖データ 半導体装置、ｌｅｄ装置、ｌｅｄヘッド、及び画像形成装置
EP1850378A3 (en) 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
TW200834962A (en) 2007-02-08 2008-08-16 Touch Micro System Tech LED array package structure having Si-substrate and method of making the same
EP2375452A1 (en) 2010-04-06 2011-10-12 FOM Institute for Atomic and Moleculair Physics Nanoparticle antireflection layer
US20110284887A1 (en) * 2010-05-21 2011-11-24 Shang-Yi Wu Light emitting chip package and method for forming the same
CN101872824A (zh) 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
TWI467528B (zh) 2013-10-30 2015-01-01 Au Optronics Corp 發光二極體顯示面板及其製作方法
KR102285786B1 (ko) 2014-01-20 2021-08-04 삼성전자 주식회사 반도체 발광 소자
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
CN106717121B (zh) * 2014-09-16 2019-01-15 夏普株式会社 有机电致发光装置和有机电致发光装置的制造方法
US10304813B2 (en) 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
US10068888B2 (en) 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
US10304375B2 (en) 2016-09-23 2019-05-28 Hong Kong Beida Jade Bird Display Limited Micro display panels with integrated micro-reflectors
US10361349B2 (en) 2017-09-01 2019-07-23 Cree, Inc. Light emitting diodes, components and related methods
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
KR102652645B1 (ko) 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR20210035556A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 디스플레이 장치
US11817435B2 (en) * 2019-10-28 2023-11-14 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same

Also Published As

Publication number Publication date
WO2021216689A1 (en) 2021-10-28
EP4139957A1 (en) 2023-03-01
DE21792668T1 (de) 2023-06-22
JP2023525649A (ja) 2023-06-19
CN115413371A (zh) 2022-11-29
US20210328108A1 (en) 2021-10-21
US11811005B2 (en) 2023-11-07
TW202201818A (zh) 2022-01-01
AU2021259592A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
KR20230003506A (ko) 반사성 요소들을 갖는 발광 다이오드 칩 구조들
US10861906B2 (en) Display device using semiconductor light-emitting diode
KR101771461B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20230003505A (ko) 반사성 요소들을 갖는 발광 다이오드 칩 구조들
KR20220024706A (ko) 동축 다색 led를 위한 시스템들 및 방법들
US11949047B2 (en) Display device using semiconductor light emitting element
KR20170064775A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220024710A (ko) 다색 led 픽셀 유닛을 위한 시스템들 및 방법들
US20210222841A1 (en) Automotive LED Light Source with Glass Lens Over a Glass Converter Plate Containing Phosphor
US20180166606A1 (en) Light emitting diode chip
US10261403B2 (en) Wavelength conversion element, light source apparatus, and projector
JP2023542832A (ja) 一体型オフアクシスマイクロレンズアレイを備えるディスプレイパネル
KR20210120106A (ko) 광전자 부품, 광전자 조립체 및 방법
CN113826223B (zh) 半导体发光元件、半导体发光器件及显示装置
WO2020080153A1 (ja) 発光素子および画像表示装置
WO2017104547A1 (ja) 発光ユニットおよび表示装置
JP2019096791A (ja) 発光装置
WO2023007804A1 (ja) 発光装置及び画像表示装置
CN117457836A (zh) 微型发光二极管及显示装置
CN114335393A (zh) 显示面板及电子设备
CN117199103A (zh) 发光基板、显示装置及发光基板制备方法