KR20220169642A - 컨트롤러 및 컨트롤러의 동작 방법 - Google Patents

컨트롤러 및 컨트롤러의 동작 방법 Download PDF

Info

Publication number
KR20220169642A
KR20220169642A KR1020210079965A KR20210079965A KR20220169642A KR 20220169642 A KR20220169642 A KR 20220169642A KR 1020210079965 A KR1020210079965 A KR 1020210079965A KR 20210079965 A KR20210079965 A KR 20210079965A KR 20220169642 A KR20220169642 A KR 20220169642A
Authority
KR
South Korea
Prior art keywords
data chunk
backup
program
memory
data
Prior art date
Application number
KR1020210079965A
Other languages
English (en)
Inventor
연제완
김도훈
김주현
김진영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210079965A priority Critical patent/KR20220169642A/ko
Priority to US17/536,712 priority patent/US11789637B2/en
Priority to CN202210247077.3A priority patent/CN115576482A/zh
Priority to DE102022203891.6A priority patent/DE102022203891A1/de
Priority to JP2022085888A priority patent/JP2023001880A/ja
Publication of KR20220169642A publication Critical patent/KR20220169642A/ko
Priority to US18/460,705 priority patent/US20230409228A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

제1 및 제2 프로그램스텝을 거쳐 프로그램되는 멀티 레벨 셀들을 포함하는 메모리 장치를 제어하는 컨트롤러의 동작 방법은, 프로그램될 데이터청크들을 라이트 버퍼에 버퍼링하는 단계; 상기 데이터청크들을 선택적으로 백업 메모리에 백업하는 단계; 상기 라이트 버퍼에 버퍼링된 데이터청크들 각각의 프로그램 순서를 결정하되, 상기 데이터청크들 중 논백업 데이터청크는 제2 프로그램스텝에서 프로그램되도록 상기 프로그램 순서를 결정하는 단계; 및 상기 메모리 장치가 제1 물리 페이지에 제1 프로그램스텝을 수행하고, 상기 제1 물리 페이지에 후속하는 제2 물리 페이지에 제1 프로그램스텝을 수행한 후 상기 제1 물리 페이지에 제2 프로그램스텝을 수행함으로써 상기 데이터청크들을 프로그램하도록 상기 메모리 장치를 제어하는 단계를 포함할 수 있다.

Description

컨트롤러 및 컨트롤러의 동작 방법 {CONTROLLER AND OPERATION METHOD THEREOF}
본 발명은 컨트롤러 및 컨트롤러의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 메모리 시스템의 성능 및 신뢰성을 유지하면서 메모리 시스템의 제조비용을 절감할 수 있는 컨트롤러 및 컨트롤러의 동작 방법을 제공하고자 한다.
본 발명의 실시 예에 따르면, 제1 및 제2 프로그램스텝을 거쳐 프로그램되는 멀티 레벨 셀들을 포함하는 메모리 장치를 제어하는 컨트롤러의 동작 방법은, 프로그램될 데이터청크들을 라이트 버퍼에 버퍼링하는 단계; 상기 데이터청크들을 선택적으로 백업 메모리에 백업하는 단계; 상기 라이트 버퍼에 버퍼링된 데이터청크들 각각의 프로그램 순서를 결정하되, 상기 데이터청크들 중 논백업 데이터청크는 제2 프로그램스텝에서 프로그램되도록 상기 프로그램 순서를 결정하는 단계; 및 상기 메모리 장치가 제1 물리 페이지에 제1 프로그램스텝을 수행하고, 상기 제1 물리 페이지에 후속하는 제2 물리 페이지에 제1 프로그램스텝을 수행한 후 상기 제1 물리 페이지에 제2 프로그램스텝을 수행함으로써 상기 데이터청크들을 프로그램하도록 상기 메모리 장치를 제어하는 단계를 포함한다.
또한, 상기 데이터청크들 각각의 프로그램 순서를 결정하는 단계는 상기 데이터청크들 중 노멀 데이터청크는 제1 또는 제2 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정하는 단계를 포함하고, 상기 노멀 데이터청크는 라이트 버퍼에 버퍼링된 데이터청크들 중, 대응하는 백업 데이터청크가 상기 백업 메모리에 백업된 데이터청크일 수 있다.
또한, 상기 라이트 버퍼에 버퍼링된 데이터청크들 각각의 프로그램 순서를 결정하는 단계는 상기 메모리 장치가 제1 프로그램스텝을 수행할 차례에 상기 데이터청크들 중 노멀 데이터청크가 프로그램되도록 상기 프로그램 순서를 결정하는 단계; 상기 메모리 장치가 제2 프로그램스텝을 수행할 차례에 상기 라이트 버퍼에 논백업 데이터청크가 버퍼링된 경우 상기 논백업 데이터청크가 프로그램되도록 상기 프로그램 순서를 결정하는 단계; 및 상기 메모리 장치가 제2 프로그램스텝을 수행할 차례에 상기 라이트 버퍼에 노멀 데이터청크만이 버퍼링된 경우 상기 노멀 데이터청크가 프로그램되도록 상기 프로그램 순서를 결정하는 단계를 포함할 수 있다.
또한, 상기 동작 방법은 논백업 데이터청크를 상기 메모리 장치로 제공하는 단계; 및 상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 성공적으로 완료되면 상기 논백업 데이터청크를 상기 라이트 버퍼에서 제거하는 단계를 더 포함할 수 있다.
또한, 상기 동작 방법은 상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 라이트 버퍼에 버퍼링된 상기 논백업 데이터청크를 상기 메모리 장치로 다시 제공하는 단계를 더 포함할 수 있다.
또한, 상기 동작 방법은 노멀 데이터청크를 상기 메모리 장치로 제공하는 단계; 및 상기 노멀 데이터청크를 상기 메모리 장치로 제공한 후 상기 노멀 데이터청크를 상기 라이트 버퍼에서 제거하는 단계를 더 포함하고, 상기 노멀 데이터청크는 상기 라이트 버퍼에 버퍼링된 데이터청크들 중, 대응하는 백업 데이터청크가 상기 백업 메모리에 백업된 데이터청크일 수 있다.
또한, 상기 동작 방법은 상기 노멀 데이터청크에 연관된 물리 페이지의 프로그램 동작이 성공적으로 완료되면 상기 노멀 데이터청크에 대응하는 백업 데이터청크를 상기 백업 메모리에서 제거하는 단계를 더 포함할 수 있다.
또한, 상기 동작 방법은 상기 노멀 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 백업 메모리에 백업된 상기 백업 데이터청크를 상기 메모리 장치로 제공하는 단계를 더 포함할 수 있다.
또한, 상기 데이터청크들을 선택적으로 상기 백업 메모리에 백업하는 단계는 호스트로부터 수신된 데이터청크가 상기 백업 메모리로 백업되는 데이터패스에서 병목이 발생하지 않도록 상기 데이터청크를 폐기하거나 상기 백업 메모리에 백업하는 단계를 포함하고, 상기 라이트 버퍼는 상기 백업 메모리보다 고속으로 동작하는 메모리일 수 있다.
또한, 상기 데이터청크들을 선택적으로 상기 백업 메모리에 백업하는 단계는 상기 호스트로부터 수신된 데이터청크가 경유하는 임시 버퍼에 여유공간이 있는 경우 상기 데이터청크를 상기 임시 버퍼에 버퍼링하고, 상기 임시 버퍼에 버퍼링된 데이터청크를 백업 메모리에 백업하는 단계; 및 상기 임시 버퍼에 여유공간이 없는 경우 상기 데이터청크를 임시 버퍼에 버퍼링하지 않고 폐기하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따르면, 제1 및 제2 프로그램스텝을 거쳐 프로그램되는 멀티 레벨 셀들을 포함하는 메모리 장치를 제어하는 컨트롤러는, 프로그램될 데이터청크들을 버퍼링하는 라이트 버퍼; 상기 데이터청크들을 선택적으로 백업하는 백업 메모리; 상기 라이트 버퍼에 버퍼링된 데이터청크들 각각의 프로그램 순서를 결정하되, 상기 데이터청크들 중 논백업 데이터청크는 제2 프로그램스텝에서 프로그램되도록 상기 프로그램 순서를 결정하는 프로세서를 포함하고, 상기 프로세서는 상기 메모리 장치가 제1 물리 페이지에 제1 프로그램스텝을 수행하고, 상기 제1 물리 페이지에 후속하는 제2 물리 페이지에 제1 프로그램스텝을 수행한 후 상기 제1 물리 페이지에 제2 프로그램스텝을 수행함으로써 상기 데이터청크들을 프로그램하도록 상기 메모리 장치를 제어한다.
또한, 상기 프로세서는 상기 데이터청크들 중 노멀 데이터청크는 제1 또는 제2 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정하고, 상기 노멀 데이터청크는 라이트 버퍼에 버퍼링된 데이터청크들 중, 대응하는 백업 데이터청크가 상기 백업 메모리에 백업된 데이터청크인 컨트롤러가 제공될 수 있다.
또한, 상기 프로세서는 상기 메모리 장치가 제1 프로그램스텝을 수행할 차례에 상기 데이터청크들 중 노멀 데이터청크를 프로그램하고, 제2 프로그램스텝을 수행할 차례에 상기 라이트 버퍼에 논백업 데이터청크가 버퍼링된 경우 상기 논백업 데이터청크를 프로그램하고, 상기 제2 프로그램스텝을 수행할 차례에 상기 라이트 버퍼에 노멀 데이터청크만이 버퍼링된 경우 상기 노멀 데이터청크를 프로그램하도록 상기 프로그램 순서를 결정할 수 있다.
또한, 상기 프로세서는 논백업 데이터청크를 상기 메모리 장치로 제공하고, 상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 성공적으로 완료되면 상기 논백업 데이터청크를 상기 라이트 버퍼에서 제거할 수 있다.
또한, 상기 프로세서는 상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 라이트 버퍼에 버퍼링된 상기 논백업 데이터청크를 상기 메모리 장치로 다시 제공할 수 있다.
또한, 상기 프로세서는 노멀 데이터청크를 메모리 장치로 제공하고, 상기 노멀 데이터청크를 상기 라이트 버퍼에서 제거하고, 상기 노멀 데이터청크는 상기 라이트 버퍼에 버퍼링된 데이터청크들 중 대응하는 백업 데이터청크가 상기 백업 메모리에 백업된 데이터청크일 수 있다.
또한, 상기 프로세서는 상기 노멀 데이터청크에 연관된 물리 페이지의 프로그램 동작이 성공적으로 완료되면 상기 노멀 데이터청크에 대응하는 백업 데이터청크를 상기 백업 메모리에서 제거할 수 있다.
또한, 상기 프로세서는 상기 노멀 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 백업 메모리에 백업된 상기 백업 데이터청크를 상기 메모리 장치로 제공할 수 있다.
또한, 상기 백업 메모리는 호스트로부터 수신된 데이터청크가 상기 백업 메모리로 백업되는 데이터패스에서 병목이 발생하지 않도록 상기 데이터청크를 선택적으로 상기 백업 메모리에 백업하고, 상기 라이트 버퍼는 상기 백업 메모리보다 고속으로 동작하는 메모리일 수 있다.
또한, 상기 컨트롤러는 상기 호스트로부터 수신된 데이터청크가 경유하는 임시 버퍼를 더 포함하고, 상기 임시 버퍼는 내부에 여유공간이 있는 경우 상기 데이터청크를 버퍼링한 후 상기 버퍼링된 데이터청크를 상기 백업 메모리로 제공하고, 내부에 여유공간이 없는 경우 상기 데이터청크를 버퍼링하지 않고 폐기할 수 있다.
본 발명은 메모리 시스템의 성능 및 신뢰성을 유지하면서 메모리 시스템의 제조비용을 절감할 수 있는 컨트롤러 및 컨트롤러의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템(110)을 상세히 설명하는 도면이다.
도 3은 호스트(102)로부터 수신된 데이터의 데이터패스를 설명하기 위한 도면이다.
도 4는 메모리 장치(150)의 3차원 메모리 셀 어레이를 나타내는 도면이다.
도 5는 메모리 장치(150)의 멀티스텝 프로그램 동작을 설명하기 위한 도면이다.
도 6은 멀티스텝 프로그램 동작을 수행하는 메모리 장치(150)의 프로그램 순서를 설명하는 도면이다.
도 7은 본 발명의 실시 예에 따라 라이트 동작을 수행하기 위한 컨트롤러(130) 및 메모리 장치(150)의 상호작용(transaction)을 나타낸다.
도 8은 단계 S706의 세부 동작을 예시하는 도면이다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 구체적인 예를 들어 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예를 들어 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)을 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예를 들어, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예를 들어, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.
메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예를 들어, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다. 일 실시예에서, 메모리 장치(150)는 플래시 메모리가 될 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예를 들어, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 동작을 위해, 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
컨트롤러(130)는 라이트 버퍼(146)를 포함할 수 있다. 컨트롤러(130)는 메모리 장치(150)에 프로그램될 데이터, 예를 들어 호스트(102)로부터 라이트 요청과 함께 수신된 데이터를 라이트 버퍼(146)에 버퍼링할 수 있다. 컨트롤러(130)는 라이트 버퍼(146)에 버퍼링된 데이터를 메모리 장치(150)로 제공하면서 메모리 장치(150)가 상기 데이터를 프로그램하도록 제어할 수 있다.
컨트롤러(130)는 메모리 장치(150)의 프로그램 동작이 실패할 경우에 대비하여, 상기 데이터를 메모리 장치(150)로 제공한 후에도 상기 프로그램 동작이 성공적으로 완료될 때까지 상기 데이터를 컨트롤러(130) 내부에 유지할 수 있다.
라이트 버퍼(146)는 라이트 요청을 신속하게 처리하기 위해 SRAM과 같은 고속 메모리로 구현될 수 있다. 고속 메모리는 DRAM과 같은 일반 메모리에 비해 액세스 속도가 빠르지만, 집적도가 낮고 제조비용이 높을 수 있다. 만약 컨트롤러(130)가 메모리 장치(150)에 프로그램될 모든 데이터를 프로그램 동작이 성공적으로 완료될 때까지 라이트 버퍼(146)에 유지해야 한다면 고용량의 라이트 버퍼(146)가 요구될 수 있다. 메모리 시스템(110)에 고용량의 라이트 버퍼(146)를 포함시키는 경우 메모리 시스템(110)의 회로 면적이 증가하고 제조비용이 상승할 수 있다.
컨트롤러(130)는 프로그램 동작이 성공적으로 완료될 때까지 프로그램될 데이터를 유지하기 위한 백업 메모리(148)를 포함할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 데이터를 라이트 버퍼(146)에 버퍼링하고, 백업 메모리(148)에 동일한 데이터를 백업할 수 있다. 백업 메모리(148)에 상기 버퍼링된 데이터와 동일한 데이터가 백업된 경우, 컨트롤러(130)는 라이트 버퍼(146)에 버퍼링된 데이터를 메모리 장치(150)로 제공한 후에 상기 데이터를 라이트 버퍼(146)에서 제거할 수 있다.
백업 메모리(148)는 DRAM과 같은 일반 메모리로 구현될 수 있으며, 상기 일반 메모리는 상기 고속 메모리에 비해 집적도가 높고 제조비용이 낮을 수 있다. 컨트롤러(130)가 백업 메모리(148)를 이용하면 메모리 장치(150)에 프로그램될 데이터가 컨트롤러(130)에 유지될 수 있으므로 메모리 장치(150)의 프로그램동작이 실패하더라도 메모리 시스템(110)의 신뢰성이 유지될 수 있을뿐만 아니라, 메모리 시스템(110)의 회로 면적 및 제조비용이 절감될 수 있다.
한편, 백업 메모리(148)에 백업된 데이터가 제거되는 속도보다 백업 메모리(148)에 새로운 데이터가 백업되는 속도가 빠른 경우 백업 메모리(148)에서 병목이 발생할 수 있다. 만약 컨트롤러(130)가 라이트 버퍼(146)에 버퍼링되는 데이터를 모두 백업 메모리(148)에 백업해야 한다면, 백업 메모리(148)에서 병목이 발생했을 때는 라이트 버퍼(146)에도 데이터를 버퍼링하지 못할 수 있다. 백업 메모리(148)에서 병목이 발생하면 라이트 버퍼(146)가 충분한 데이터 전송 속도를 제공할 수 있음에도 불구하고 메모리 시스템(110)의 라이트 성능이 저하될 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 백업 메모리(148)에서 병목이 발생하지 않도록 라이트 버퍼(146)에 버퍼링되는 데이터 중 일부는 백업하지 않고 폐기(discard)할 수 있다. 도 1을 참조하면, 라이트 버퍼(146)는 복수의 데이터청크(data chunk)들을 버퍼링할 수 있다. 라이트 버퍼(146)에 버퍼링된 복수의 데이터청크들 중 어떤 데이터청크들은 백업 메모리(148)에 백업될 수 있고, 나머지 데이터청크들은 백업 메모리(148)에 백업되지 않을 수 있다.
백업 메모리(148)에 백업된 데이터청크는 백업 데이터청크로 지칭될 수 있으며, 백업 데이터청크는 도 1에서 음영이 표시된 사각형으로 도시된다. 라이트 버퍼(146)에 버퍼링된 데이터청크들 중 대응하는 백업 데이터청크를 갖는 데이터청크는 노멀 데이터청크로 지칭될 수 있으며, 도 1에서 도트 패턴이 표시된 사각형으로 도시된다. 라이트 버퍼(146)에 버퍼링된 데이터청크가 백업 데이터청크를 갖는다는 것은 상기 데이터청크와 동일한 값을 갖는 데이터청크가 백업 메모리(148)에 저장된다는 것을 가리킬 수 있다. 라이트 버퍼(146)에 버퍼링된 데이터청크들 중 백업 데이터청크를 갖지 않는 데이터청크는 논백업 데이터청크로 지칭될 수 있으며, 도 1에서 빗금 패턴이 표시된 사각형으로 도시된다. 도 1에서 파선으로 연결된 노멀 데이터청크와 백업 데이터청크는 서로 동일한 값을 갖는 데이터청크를 나타낼 수 있다.
컨트롤러(130)는 노멀 데이터청크를 메모리 장치(150)로 제공한 즉시 상기 노멀 데이터청크를 라이트 버퍼(146)로부터 제거하더라도 상기 노멀 데이터청크와 동일한 데이터를 백업 메모리(148)에 유지할 수 있다. 반면에, 컨트롤러(130)는 논백업 데이터청크를 컨트롤러(130)에 유지하기 위해서, 상기 논백업 데이터청크가 성공적으로 프로그램 완료될 때까지 상기 논백업 데이터청크를 라이트 버퍼(146)에 유지할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 라이트 버퍼(146)에 요구되는 용량을 최소화하기 위해 논백업 데이터청크들이 라이트 버퍼(146)에서 적체되는 시간을 줄이고자 한다. 이하에서, 컨트롤러(130)가 데이터청크들이 성공적으로 프로그램될 때까지 상기 데이터청크들을 컨트롤러(130)에 유지하면서도 논백업 데이터청크를 라이트 버퍼(146)에서 신속하게 제거함으로써 논백업 데이터청크들이 라이트 버퍼(146)에서 적체되지 않도록 하는 방법이 도 2 내지 도 9B를 참조하여 상세히 설명된다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템(110)을 상세히 설명하는 도면이다.
메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 도 2에 도시된 컨트롤러(130) 및 메모리 장치(150)는 도 1을 참조하여 설명된 것과 대응한다.
컨트롤러(130)는 서로 내부 버스를 통해 동작 가능하도록 연결된 호스트 인터페이스(132), 프로세서(134), ECC(error correction code, 138), 파워 관리 유닛(140), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받기 위해 호스트 인터페이스 계층(HIL: Host Interface Layer)이라 불리는 펌웨어(firmware)를 구동할 수 있다.
ECC(138)는 메모리 장치(150)로부터 독출되는 데이터에 포함된 에러를 검출 및 정정할 수 있다. 즉, ECC(138)는 ECC 인코딩 프로세스에서 사용된 ECC 코드를 통해 메모리 장치(150)로부터 독출된 데이터에 에러 정정 디코딩 프로세스를 수행할 수 있다. 에러 정정 디코딩 프로세스의 결과에 따라, ECC(138)는 예를 들어 에러 정정 성공/실패 신호와 같은 신호를 출력할 수 있다. 에러 비트의 수가 정정 가능한 에러 비트의 임계치를 초과하면, ECC(138)는 에러 비트를 정정하지 못하고, 에러 정정 실패 신호를 출력할 수 있다.
ECC(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhuri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 그러나, ECC(138)는 특정한 구조로 한정되는 것은 아니다. ECC(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예를 들어 NAND 플래시 인터페이스로서 동작할 수 있다.
메모리 인터페이스(142)는 플래시 인터페이스 계층(FIL: Flash Interface Layer)이라 불리는 펌웨어(firmware)를 구동할 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)으로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
프로세서(134)는 플래시 변환 계층을 구동하여 호스트(102)로부터 수신된 요청에 대응하는 포그라운드 동작(foreground operation)을 수행할 수 있다. 예를 들어, 프로세서(134)는 호스트로부터의 라이트 요청에 응하여 메모리 장치(150)의 라이트 동작을 제어하고, 리드 요청에 응하여 메모리 장치(150)의 리드 동작을 제어할 수 있다.
또한, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 백그라운드 동작(background operation)을 수행할 수도 있다. 예를 들어, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다.
메모리(144)는 휘발성 메모리로 구현될 수 있다. 예를 들어, 메모리(144)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(144)를 예시한다. 일 실시예에서, 메모리(144)는 외부 휘발성 메모리 장치로 구현될 수 있으며, 상기 메모리(144)는 컨트롤러(130)와 데이터를 입출력하기 위한 메모리 인터페이스를 가질 수 있다.
메모리(144)는 도 1을 참조하여 설명된 라이트 버퍼(146) 및 백업 메모리(148)를 포함할 수 있다. 컨트롤러(130)가 호스트(102)로부터 수신된 데이터청크를 라이트 버퍼(146)에 버퍼링하고, 데이터청크를 선택적으로 백업 메모리(148)에 백업하는 데이터패스(data path)에 대해 도 3을 참조하여 상세히 설명된다.
도 3은 호스트(102)로부터 수신된 데이터의 데이터패스를 설명하기 위한 도면이다.
도 3은 도 1 및 도 2를 참조하여 설명된 컨트롤러(130)의 구성들 중 일부를 도시한다. 구체적으로, 도 3은 호스트 인터페이스(132), 라이트 버퍼(146) 및 백업 메모리(148)를 도시한다.
도 3은 메인 데이터패스(302) 및 백업 데이터패스(304)를 도시한다. 메인 데이터패스(302)는 호스트(102)로부터 수신된 데이터청크가 라이트 버퍼(146)에 버퍼링되기까지의 경로를 지칭할 수 있다. 백업 데이터패스(304)는 호스트(102)로부터의 데이터청크가 백업 메모리(148)에 백업되기까지의 경로를 지칭할 수 있다.
컨트롤러(130)는 임시 버퍼(140)를 더 포함할 수 있다. 호스트(102)로부터의 데이터청크는 호스트 인터페이스(132)를 통해 수신되고, 임시 버퍼(140)를 경유하여 백업 메모리(148)에 백업될 수 있다. 임시 버퍼(140)는 메모리(144)에 포함될 수 있다.
컨트롤러(130)는 메모리 시스템(110)의 라이트 동작 성능을 유지하기 위해, 호스트(102)로부터의 데이터청크를 선택적으로 백업하거나 폐기함으로써 백업 데이터패스(304)에서 병목이 발생하지 않도록 할 수 있다.
도 3의 예에서, 호스트 인터페이스(132)는 호스트(102)로부터 제1 내지 제4 데이터청크(D1 - D4)를 수신하고, 상기 데이터청크들을 메인 데이터패스(302) 및 백업 데이터패스(304)로 제공할 수 있다. 라이트 버퍼(146)는 메인 데이터패스(302)를 통해 수신된 제1 내지 제4 데이터청크(D1 - D4)를 모두 버퍼링할 수 있다. 임시 버퍼(140)는 내부에 데이터청크를 버퍼링할 수 있는 여유공간이 있는지 여부에 따라 백업 데이터패스(304)를 통해 수신된 데이터청크를 선택적으로 버퍼링할 수 있다. 예를 들어, 임시 버퍼(140)는 제1 내지 제3 데이터청크(D1 - D3)를 버퍼링하고, 더 이상의 여유공간이 없는 경우 제4 데이터청크(D4)를 버퍼링하지 않고 폐기할 수 있다. 임시 버퍼(140)는 버퍼링된 제1 내지 제3 데이터청크(D1 - D3)를 백업 메모리(148)에 백업할 수 있다.
도 3의 예에서, 라이트 버퍼(146)에 버퍼링된 데이터청크들 중 제1 내지 제3 데이터청크(D1 - D3)는 노멀 데이터청크에 해당하고, 제4 데이터청크(D4)는 논백업 데이터청크에 해당할 수 있다. 백업 메모리(148)에 백업된 제1 내지 제3 데이터청크(D1 - D3)는 백업 데이터청크에 해당할 수 있다.
프로세서(134)는 제1 내지 제4 데이터청크(D1 - D4)를 메모리 장치(150)로 제공하면서 메모리 장치(150)의 프로그램 동작을 제어할 수 있다. 프로세서(134)는 노멀 데이터청크들인 제1 내지 제3 데이터청크(D1 - D3)는 메모리 장치(150)로 제공된 후 라이트 버퍼(146)에서 제거할 수 있다. 만약 노멀 데이터청크에 대한 프로그램 동작이 실패한 경우, 프로세서(134)는 상기 노멀 데이터청크에 대응하는 백업 데이터청크를 백업 메모리(148)로부터 메모리 인터페이스(142)를 통해 메모리 장치(150)로 다시 제공할 수 있다.
반면에, 프로세서(134)는 논백업 데이터청크인 제4 데이터청크(D4)는 메모리 장치(150)로 제공된 후에도 라이트 버퍼(146)에서 제거하지 않고 유지할 수 있다. 만약 논백업 데이터청크에 대한 프로그램 동작이 실패한 경우, 프로세서(134)는 상기 논백업 데이터청크를 라이트 버퍼(146)로부터 메모리 인터페이스(142)를 통해 메모리 장치(150)로 제공할 수 있다. 프로세서(134)는 메모리 장치(150)의 프로그램 동작이 성공적으로 완료되면 백업 데이터청크를 백업 메모리(148)로부터 제거하고, 논백업 데이터청크를 라이트 버퍼(146)에서 제거할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 데이터청크들이 메모리 장치(150)에 프로그램되는 순서를 조정함으로써 논백업 데이터청크에 대한 프로그램 동작이 신속하게 완료될 수 있도록 하고, 논백업 데이터청크를 라이트 버퍼(146)로부터 신속하게 제거하고자 한다. 본 발명의 실시 예에 따르면, 논백업 데이터청크가 메모리 장치(150)의 프로그램 동작이 성공적으로 완료될 때까지 라이트 버퍼(146)에 유지되면서도 논백업 데이터청크가 라이트 버퍼(146)에 적체되는 일이 방지될 수 있다.
메모리 장치(150)에서 데이터가 프로그램되는 순서가 도 4 내지 도 6을 참조하여 상세히 설명된다.
도 4는 메모리 장치(150)의 3차원 메모리 셀 어레이를 나타내는 도면이다.
도 4를 참조하면, 메모리 장치(150)는 다수의 메모리 블록들(MB1~MBk)을 포함할 수 있다. 메모리 블록은 다수의 스트링들(ST11~ST1m, ST21~ST2m)을 포함할 수 있다. 실시 예로서, 다수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 'U'자형으로 형성될 수 있다. 제1 메모리 블록(MB1) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 6에서, 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되었으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
다수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 적어도 하나의 소스 셀렉트 트랜지스터(SST), 제1 내지 제n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT) 및 적어도 하나의 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다.
소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn)은 서로 유사한 구조를 가질 수 있다. 예를 들면, 소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn) 각각은 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막을 포함할 수 있다. 예를 들면, 채널막을 제공하기 위한 필라(pillar)가 각 스트링에 제공될 수 있다. 예를 들면, 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 스트링에 제공될 수 있다.
각 스트링의 소스 셀렉트 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCp) 사이에 연결될 수 있다.
실시 예로서, 동일한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 행 방향으로 연장되는 소스 셀렉트 라인에 연결될 수 있고, 상이한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 상이한 소스 셀렉트 라인들에 연결될 수 있다. 도 4에서, 제1 행의 스트링들(ST11~ST1m)의 소스 셀렉트 트랜지스터들은 제1 소스 셀렉트 라인(SSL1)에 연결될 수 있다. 제2 행의 스트링들(ST21~ST2m)의 소스 셀렉트 트랜지스터들은 제2 소스 셀렉트 라인(SSL2)에 연결될 수 있다.
다른 실시 예로서, 스트링들(ST11~ST1m, ST21~ST2m)의 소스 셀렉트 트랜지스터들은 하나의 소스 셀렉트 라인에 공통으로 연결될 수 있다.
각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 연결될 수 있다.
제1 내지 제n 메모리 셀들(MC1~MCn)은 제1 내지 제p 메모리 셀들(MC1~MCp)과 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제p 메모리 셀들(MC1~MCp)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 소스 셀렉트 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 서로 직렬로 연결될 수 있다. 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 파이프 트랜지스터(PT)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제1 내지 제p 메모리 셀들(MC1~MCp)과 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 서로 연결될 수 있다. 각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제1 내지 제n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로써 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 각 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결될 수 있다.
각 스트링의 드레인 셀렉트 트랜지스터(DST)는 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들은 행 방향으로 연장되는 드레인 셀렉트 라인에 연결될 수 있다. 제1 행의 스트링들(ST11~ST1m)의 드레인 셀렉트 트랜지스터들은 제1 드레인 셀렉트 라인(DSL1)에 연결될 수 있다. 제2 행의 스트링들(ST21~ST2m)의 드레인 셀렉트 트랜지스터들은 제2 드레인 셀렉트 라인(DSL2)에 연결될 수 있다.
열 방향으로 배열되는 스트링들은 열 방향으로 연장되는 비트 라인들에 연결될 수 있다. 도 4에서 제1 열의 스트링들(ST11, ST21)은 제1 비트 라인(BL1)에 연결될 수 있다. 제m 열의 스트링들(ST1m, ST2m)은 제m 비트 라인(BLm)에 연결될 수 있다.
행 방향으로 배열되는 스트링들 중에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 물리 페이지를 구성할 수 있다. 예를 들면, 제1 행의 스트링들(ST11~ST1m) 중 제1 워드 라인(WL1)에 연결된 메모리 셀들은 하나의 물리 페이지를 구성할 수 있다. 제2 행의 스트링들(ST21~ST2m) 중 제1 워드 라인(WL1)에 연결된 메모리 셀들은 다른 하나의 물리 페이지를 구성할 수 있다. 드레인 셀렉트 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 스트링들 중 하나의 물리 페이지가 선택될 것이다.
메모리 장치(150)는 하나의 메모리 셀에 1비트 데이터를 저장하는 SLC(Single Level Cell) 메모리 블록, 하나의 메모리 셀에 복수 비트 데이터를 저장하는 MLC(Multi Level Cell) 메모리 블록 등을 포함하는 복수의 메모리 블록들을 포함할 수 있다. SLC 메모리 블록들은 하나의 메모리 셀에 한 비트 데이터를 저장하는 메모리 셀들로 구현되는 복수의 페이지들을 포함할 수 있다. SLC 메모리 블록들은 높은 내구성과 빠른 데이터 동작 성능을 가질 수 있다. 반면에, MLC 메모리 블록들은 하나의 메모리 셀에 둘 이상의 비트와 같은 복수 비트의 데이터를 저장하는 메모리 셀들로 구현되는 복수의 페이지들을 포함할 수 있다. 예를 들어, 상기 MLC 메모리 블록들은 하나의 메모리 셀에 2비트의 데이터를 저장할 수 있는 DLC(Dual Level Cell) 메모리 블록, 하나의 메모리 셀에 3비트의 데이터를 저장할 수 있는 TLC(Triple Level Cell) 메모리 블록 또는 하나의 메모리 셀에 4비트의 데이터를 저장할 수 있는 QLC(Quadruple Level Cell) 메모리 블록일 수 있다. 상기 MLC 메모리 블록들은 상기 SLC 메모리 블록들보다 큰 데이터 저장 공간을 가질 수 있다. 즉, 상기 MLC 메모리 블록들은 고집적화될 수 있다.
메모리 장치(150)는 메모리 셀에 복수 비트 데이터를 프로그램하기 위해서 여러 단계의 프로그램 동작을 수행할 수 있다. 예를 들어, 메모리 장치(150)는 DLC를 프로그램하기 위해서 DLC의 2비트 중 LSB(Least Significant Bit)에 해당하는 데이터를 먼저 프로그램하는 제1 프로그램스텝을 수행할 수 있다. 메모리 장치(150)는 제1 프로그램스텝을 수행한 후 MSB(Most Significant Bit)에 해당하는 데이터를 프로그램하는 제2 프로그램스텝을 수행함으로써 DLC의 2비트 데이터를 모두 프로그램할 수 있다. 각 프로그램 스텝은 복수의 프로그램루프를 포함할 수 있다. 이하에서, 복수의 프로그램 스텝들을 포함하는 프로그램 동작은 멀티스텝 프로그램 동작으로 지칭된다.
도 5는 메모리 장치(150)의 멀티스텝 프로그램 동작을 설명하기 위한 도면이다.
도 5는 메모리 셀들의 일 예로, TLC들의 문턱전압 상태를 나타내는 분포도들을 도시한다. 각 분포도에서 가로축은 메모리 셀의 문턱전압, 세로축은 해당 문턱전압을 갖는 메모리 셀들의 수를 나타낸다.
제1 분포도(502)는 이레이즈된 메모리 셀들의 문턱전압 상태를 나타낸다. 제1 분포도(502)에서, 메모리 셀들은 모두 이레이즈상태를 가질 수 있다. 도 5의 예에서, 이레이즈 상태의 메모리 셀들은 논리 '1'의 값을 가질 수 있다.
제2 분포도(504)는 메모리 장치(150)가 제1 프로그램스텝을 수행한 후 메모리 셀들의 문턱전압 상태를 나타낸다. 메모리 장치(150)는 메모리 셀들의 비트들 중 제1 비트 데이터, 예를 들어 LSB(Least Significant Bit) 데이터를 메모리 셀들에 먼저 프로그램할 수 있다. 제1 비트 데이터를 프로그램하는 동작이 제1 프로그램스텝으로 지칭된다. 제1 프로그램 스텝을 수행하기 위해, 메모리 장치(150)는 컨트롤러(130)로부터 제1 비트 데이터를 획득할 수 있다. 메모리 장치(150)가 상기 제1 비트 데이터를 사용하여 메모리 셀들에 제1 프로그램스텝을 수행하면, 이레이즈상태를 갖는 메모리 셀들의 일부가 프로그램상태로 이동할 수 있다. 도 5의 예에서 메모리 셀들은 논리 '1' 또는 논리 '0'의 값을 가질 수 있다.
제3 분포도(506)는 메모리 장치(150)가 제2 프로그램스텝을 수행한 후 메모리 셀들의 문턱전압 상태를 나타낸다. 메모리 장치(150)는 제1 비트 데이터가 프로그램된 후, 상기 메모리 셀들의 비트들 중 제2 비트 데이터, 예를 들어 MSB(Most Significant Bit) 데이터 및 CSB(Central Significant Bit) 데이터를 메모리 셀들에 더 프로그램할 수 있다. 제2 비트 데이터를 더 프로그램하는 동작이 제2 프로그램스텝으로 지칭된다. 메모리 장치(150)는 상기 제1 및 제2 비트 데이터를 사용하여 메모리 셀들에 제2 프로그램스텝을 수행할 수 있다. 구현에 따라, 제2 프로그램 스텝을 수행하기 위해 메모리 장치(150)는 컨트롤러(130)로부터 제1 및 제2 비트 데이터를 획득할 수도 있고, 컨트롤러(130)로부터는 제2 비트 데이터만을 획득하고 메모리 셀들로부터 제1 비트 데이터를 획득할 수도 있다. 메모리 장치(150)가 메모리 셀들에 제2 프로그램스텝을 수행하면, MSB 데이터, CSB 데이터 및 LSB 데이터가 모두 프로그램 완료될 수 있다. 도 5의 예에서, 메모리 셀들은 '111', '101', '001', '011', '010', '110', '100', 및 '000'의 값을 가질 수 있다.
도 5는 TLC 메모리 블록의 경우를 예로 들어 멀티스텝 프로그램 동작을 설명하였으나, 멀티스텝 프로그램 동작은 다양한 유형의 MLC 메모리 블록에 적용될 수 있다. 예를 들어, 메모리 장치(150)가 DLC 메모리 블록에 멀티스텝 프로그램 동작을 수행하는 경우, 제1 프로그램스텝에서 2비트 데이터 중 LSB 데이터를 이용하여 2개의 문턱전압 상태를 형성할 수 있다. 그리고, 메모리 장치(150)는 제2 프로그램스텝에서 LSB 데이터 및 MSB 데이터를 이용하여 최종적으로 4개의 문턱전압 상태를 형성할 수 있다.
한편, 어떤 물리 페이지에 프로그램 동작을 수행하는 경우, 워드라인 커플링으로 인해 인접한 물리 페이지의 문턱전압 분포도 변하는 프로그램 디스터번스가 발생할 수 있다. 복수의 물리 페이지들을 프로그램할 때 프로그램 디스터번스의 영향을 최소화하기 위해 메모리 장치(150)의 프로그램 순서가 결정될 수 있다.
도 6은 멀티스텝 프로그램 동작을 수행하는 메모리 장치(150)의 프로그램 순서를 설명하는 도면이다.
메모리 장치(150)가 MLC 메모리 장치인 경우, 각 물리 페이지들은 복수의 서브 페이지들을 포함할 수 있다. 예를 들어, 메모리 장치(150)가 DLC 메모리 장치인 경우 각 물리 페이지들은 제1 비트 페이지 및 제2 비트 페이지를 포함할 수 있다.
도 6에 도시된 제1 테이블(600)은 하나의 메모리 블록에 포함된 서브 페이지별 프로그램 순서를 나타낸다. 제1 테이블(600)의 첫 번째 행에는 제1 내지 제8 드레인 셀렉트 라인(DSL1 - DSL8)이 표시되고, 첫 번째 열에는 제1 내지 제3 워드라인(WL1 - WL3)이 표시된다. 도 4를 참조하여 설명된 것과 같이, 하나의 메모리 블록에서 복수의 물리 페이지들은 드레인 셀렉트 라인(DSL)들과 워드 라인(WL)들에 의해 선택될 수 있다. 이하에서, X번째 워드 라인과 Y번째 드레인 셀렉트 라인에 의해 선택되는 물리 페이지는 페이지XY로 지칭될 수 있다. 예를 들어, 제1 워드라인(WL1)과 제4 드레인 셀렉트 라인(DSL4)으로 특정되는 물리 페이지는 페이지14(Page14)로 지칭될 수 있다.
제1 테이블(600)의 두 번째 열에는 제1 내지 제3 워드라인(WL1 - WL3) 각각의 제1 비트 및 제2 비트가 표시된다. 제1 테이블(600)의 각 엔트리(entry)는 각 서브 페이지에 대응할 수 있으며, 제1 테이블(600)에 표시된 '1', '2', ... '40'과 같은 숫자는 각 서브 페이지의 프로그램 순서를 나타낸다.
메모리 장치(150)가 N번째 워드 라인에서 제1 프로그램스텝을 수행한 뒤 상기 N번째 워드 라인에서 제2 프로그램스텝을 연속해서 수행하는 경우, 이레이즈 상태인 N+1번째 워드 라인에 연결된 메모리 셀들이 프로그램 디스터번스의 영향을 크게 받을 수 있다. 프로그램 디스터번스의 영향을 최소화하기 위해, N번째 워드 라인에서 제1 프로그램스텝을 수행하고, 상기 N+1번째 워드라인에서 제1 프로그램스텝을 수행한 후에 상기 N번째 워드라인에서 제2 프로그램스텝을 수행할 수 있다.
예를 들어, 제1 테이블(600)의 프로그램 순서 '1' 내지 '8'을 참조하면 메모리 장치(150)는 메모리 블록의 제1 워드 라인(WL1)에 연관된 페이지11 내지 페이지18의 제1 비트 페이지들을 순서대로 프로그램할 수 있다. 프로그램 순서 '9' 및 '10'을 참조하면, 메모리 장치(150)는 페이지11 내지 페이지18의 제1 비트 페이지들의 프로그램이 완료되면 페이지21에 해당하는 제1 비트 페이지의 프로그램을 먼저 수행하고, 페이지11에 해당하는 제2 비트 페이지의 프로그램을 수행할 수 있다. 프로그램 순서 '11' 내지 '24'를 참조하면, 페이지11 및 페이지21의 경우와 마찬가지로, 페이지12 내지 페이지18과 페이지22 내지 페이지28에서도 제2 워드 라인(WL2)에 연관된 제1 비트 페이지가 제1 워드 라인(WL1)에 연관된 제2 비트 페이지보다 먼저 프로그램될 수 있다. 마찬가지로, 프로그램 순서 '25' 내지 '40'을 참조하면, 메모리 장치(150)는 제3 워드 라인(WL3)에 연관된 제1 비트 페이지를 제2 워드 라인(WL2)에 연관된 제2 비트 페이지보다 먼저 프로그램할 수 있다.
어떤 물리 페이지의 제1 및 제2 프로그램스텝이 모두 성공적으로 완료되어야 상기 물리 페이지의 프로그램 동작이 완료될 수 있다. 상기 제1 프로그램스텝이 성공적으로 완료되었더라도 상기 제2 프로그램스텝이 실패하면 메모리 장치(150)는 상기 물리 페이지의 프로그램 동작이 실패한 것으로 판단하고 제1 및 제2 비트 페이지를 다른 물리 페이지에 다시 프로그램할 수 있다. 메모리 시스템(110)의 신뢰성을 보장하기 위해, 컨트롤러(130)는 제2 프로그램스텝이 완료될 때까지 제1 및 제2 비트 페이지를 유지할 수 있다.
도 6의 예에서, 페이지 21의 제1 프로그램스텝은 9번째 순서로 수행되고, 제2 프로그램스텝은 26번째 순서로 수행될 수 있다. 상기 26번째 순서로 수행되는 제2 프로그램스텝이 완료되어야 페이지 21의 프로그램 동작이 완료될 수 있다. 만약 9번째 순서로 프로그램된 데이터청크는 26번째 순서로 수행되는 제2 프로그램스텝이 완료될 때까지 컨트롤러(130)에 유지될 수 있다. 만약 상기 데이터청크가 논백업 데이터청크라면, 상기 데이터청크는 26번째 순서의 제2 프로그램스텝이 완료될 때까지 라이트 버퍼(146)에 유지될 수 있다.
만약 상기 논백업 데이터청크가 10번째 순서로 프로그램된다면, 상기 논백업 데이터청크는 페이지 12에 제2 프로그램스텝을 통해 프로그램될 수 있으며 10번째 순서의 제2 프로그램스텝이 완료되면 라이트 버퍼(146)에서 제거될 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 데이터청크들이 메모리 장치(150)에 프로그램되는 순서를 조정하되, 논백업 데이터청크들이 제2 프로그램스텝에서 프로그램되도록 함으로써 논백업 데이터청크가 라이트 버퍼(146)로부터 신속하게 제거되도록 할 수 있다. 본 발명의 실시 예에 따른 컨트롤러(130)의 동작은 도 7 내지 도 9b를 참조하여 상세히 설명된다.
도 7은 본 발명의 실시 예에 따라 라이트 동작을 수행하기 위한 컨트롤러(130) 및 메모리 장치(150)의 상호작용(transaction)을 나타낸다.
단계 S702에서, 라이트 버퍼(146)는 호스트 인터페이스(132)를 통해 수신된 데이터 청크들을 버퍼링할 수 있다.
단계 S704에서, 백업 메모리(148)는 호스트 인터페이스(132)를 통해 수신된 상기 데이터 청크들을 선택적으로 백업할 수 있다.
단계 S702 및 단계 S704는 각각 도 3을 참조하여 설명된 메인 데이터패스(302) 및 백업 데이터패스(304)를 통해 병렬로 수행될 수 있다.
단계 S706에서, 프로세서(134)는 라이트 버퍼(146)에 버퍼링된 데이터청크들이 메모리 장치(150)에 프로그램되는 순서를 결정할 수 있다. 구체적으로, 프로세서(134)는 논백업 데이터청크가 제2 비트 페이지에 프로그램될 수 있도록 프로그램 순서를 조정할 수 있다.
단계 S708에서, 메모리 인터페이스(142)는 제1 물리 페이지의 제1 비트 페이지에 프로그램될 데이터청크를 메모리 장치(150)로 제공할 수 있다. 이하에서, 제1 비트 페이지에 프로그램될 데이터청크는 제1 비트 데이터청크로 지칭될 수 있다. 본 발명의 실시 예에 따르면, 제1 비트 데이터청크는 항상 노멀 데이터청크일 수 있다.
제1 물리 페이지의 제1 비트 데이터청크가 메모리 장치(150)로 제공된 후, 프로세서(134)는 단계 S710에서 상기 제1 비트 데이터청크를 라이트 버퍼(146)로부터 제거할 수 있다.
단계 S712에서, 메모리 장치(150)는 컨트롤러(130)로부터 수신된 제1 비트 데이터청크를 이용하여 제1 물리 페이지의 제1 프로그램스텝을 수행할 수 있다.
단계 S714에서, 메모리 인터페이스(142)는 제1 물리 페이지에 후속하는 제2 물리 페이지의 제1 비트 데이터청크를 메모리 장치(150)로 제공할 수 있다.
제2 물리 페이지의 제1 비트 데이터청크가 메모리 장치(150)로 제공된 후, 프로세서(134)는 단계 S716에서 상기 제1 비트 데이터청크를 라이트 버퍼(146)로부터 제거할 수 있다.
단계 S718에서, 메모리 장치(150)는 컨트롤러(130)로부터 수신된 제1 비트 데이터청크를 이용하여 제2 물리 페이지의 제1 프로그램스텝을 수행할 수 있다.
단계 S720에서, 메모리 인터페이스(142)는 제1 물리 페이지의 제2 비트 페이지에 프로그램될 데이터청크인 제2 비트 데이터청크를 메모리 장치(150)로 제공할 수 있다. 본 발명의 실시 예에 따르면, 제2 비트 데이터청크는 논백업 데이터청크 또는 노멀 데이터청크일 수 있다. 도 7은 제2 비트 데이터청크가 논백업 데이터청크인 경우를 예시한다. 제2 비트 데이터청크가 메모리 장치(150)로 제공된 후, 프로세서(134)는 제2 비트 데이터청크를 라이트 버퍼(146)로부터 제거하지 않고 라이트 버퍼(146)에 유지할 수 있다.
단계 S722에서, 메모리 장치(150)는 컨트롤러(130)로부터 수신된 제2 비트 데이터청크를 이용하여 제1 물리 페이지의 제2 프로그램스텝을 수행할 수 있다.
단계 S712의 제1 프로그램스텝 및 단계 S722의 제2 프로그램스텝이 성공적으로 완료되면, 메모리 장치(150)는 단계 S724에서 제1 물리 페이지에 대한 프로그램 완료 신호를 컨트롤러(130)로 제공할 수 있다.
단계 S726에서, 프로세서(134)는 상기 프로그램 완료 신호에 응하여 제1 물리 페이지와 연관된 백업 데이터청크 및 논백업 데이터청크를 제거할 수 있다. 구체적으로, 프로세서(134)는 상기 제1 물리 페이지의 제1 비트 데이터청크에 해당하는 백업 데이터청크를 백업 메모리(148)로부터 제거할 수 있다. 그리고, 프로세서(134)는 논백업 데이터청크인 제1 물리 페이지의 제2 비트 데이터청크를 라이트 버퍼(146)로부터 제거할 수 있다.
이하에서, 프로세서(134)가 상기 논백업 데이터청크가 제2 프로그램스텝을 통해 프로그램될 수 있도록 프로그램 순서를 결정하는 방법의 예가 도 8을 참조하여 상세히 설명된다.
도 8은 단계 S706의 세부 동작을 예시하는 도면이다.
S802에서, 프로세서(134)는 메모리 장치(150)의 프로그램 순서에 따라 제1 프로그램스텝을 수행할 차례인지 여부를 판단할 수 있다. 메모리 장치(150)의 프로그램 순서의 예는 도 6을 참조하여 설명되었다.
메모리 장치(150)가 제1 프로그램스텝을 수행할 차례인 경우(단계 S802에서, "YES"), 프로세서(134)는 단계 S804에서 라이트 버퍼(146)에 버퍼링된 데이터청크들 중 노멀 데이터청크가 상기 제1 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정할 수 있다. 예를 들어, 프로세서(134)는 라이트 버퍼(146)에 버퍼링된 노멀 데이터청크들 중 가장 오래된 데이터청크가 상기 제1 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정할 수 있다. 라이트 버퍼(146)에 버퍼링된 데이터청크들 중 가장 오래된 데이터청크가 논백업 데이터청크인 경우라도, 프로세서(134)는 상기 논백업 데이터청크가 프로그램되는 것을 보류할 수 있다.
메모리 장치(150)가 제2 프로그램스텝을 수행할 차례인 경우(단계 S802에서, "NO"), 프로세서(134)는 단계 S806에서 라이트 버퍼(146)에 논백업 데이터청크가 버퍼링되었는지 여부를 판단할 수 있다.
라이트 버퍼(146)에 논백업 데이터청크가 버퍼링된 경우(단계 S806에서, "YES"), 프로세서(134)는 단계 S808에서 상기 논백업 데이터청크가 상기 제2 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정할 수 있다. 예를 들어, 컨트롤러(130)는 라이트 버퍼(146)에 버퍼링된 논백업 데이터청크들 중 가장 오래된 데이터청크가 상기 제2 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정할 수 있다.
라이트 버퍼(146)에 노멀 데이터청크들만이 버퍼링된 경우(단계 S806에서, "NO"), 프로세서(134)는 단계 S804에서 상기 노멀 데이터청크들 중 어느 하나가 상기 제2 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정할 수 있다.
본 발명의 실시 예에 따르면, 논백업 데이터청크가 나중에 수신된 노멀 데이터청크보다 늦은 순서로 메모리 장치(150)에 프로그램되는 경우도 있다. 예를 들어, 논백업 데이터청크보다 나중에 수신된 노멀 데이터청크가 제2 물리 페이지의 제1 비트 페이지에 먼저 프로그램되고, 상기 논백업 데이터청크가 제1 물리 페이지의 제2 비트 페이지에 프로그램될 수 있다.
그러나, 제2 물리 페이지의 제1 비트 페이지에 프로그램된 데이터는 제2 물리 페이지의 제2 비트 페이지의 프로그램 동작까지 완료된 후에 컨트롤러(130)로부터 제거될 수 있는 반면에, 상기 논백업 데이터청크는 제1 물리 페이지의 제2 비트 페이지에 성공적으로 프로그램되면 곧바로 라이트 버퍼(146)로부터 제거될 수 있다. 따라서, 라이트 버퍼(146)에 버퍼링되는 논백업 데이터청크가 신속하게 제거될 수 있다.
이하에서, 본 발명의 실시 예에 따른 컨트롤러(130)의 동작이 도 9a 및 도 9b의 구체적인 예시를 참조하여 설명된다.
도 9a는 라이트 버퍼(146)에 버퍼링된 데이터청크들을 예시한다.
도 9a의 예에서, 복수의 데이터청크들이 제1 내지 제24 데이터청크(D1 - D24)의 순서로 라이트 버퍼(146)에 버퍼링될 수 있다. 상기 복수의 데이터청크들 중 노멀 데이터청크는 도트 패턴이 표시된 사각형으로 도시되고, 논백업 데이터청크는 빗금 패턴이 표시된 사각형으로 도시된다. 제1 내지 제24 데이터청크(D1 - D24) 중 제4, 제7, 제11, 제15, 제18 및 제23 데이터청크(D4, D7, D11, D15, D18, D23)가 논백업 데이터청크이고, 나머지 데이터청크들이 노멀 데이터청크인 경우를 예로 들어 컨트롤러(130)의 동작이 설명된다.
도 9b는 도 9a의 예에서 라이트 버퍼(146)에 버퍼링된 데이터청크들이 프로그램되는 순서를 설명하기 위한 도면이다.
제2 테이블(900)은 하나의 메모리 블록에 포함된 서브 페이지별 프로그램 순서 및 서브 페이지별로 프로그램되는 데이터청크를 나타낸다. 제2 테이블(900)의 첫 번째 행은 제1 내지 제8 드레인 셀렉트 라인(DSL1 - DSL8)을 나타내고, 첫 번째 열과 두 번째 열은 제1 내지 제3 워드라인(WL1 - WL3) 각각의 제1 비트 페이지 및 제2 비트 페이지를 나타낸다. 제2 테이블(900)은 각 서브 페이지별 프로그램 순서(PO) 및 본 발명의 실시 예에 따라 각 서브 페이지에 프로그램되는 데이터청크(D)를 도시한다. 제2 테이블(900)의 서브 페이지별 프로그램 순서는 도 6의 제1 테이블(600)을 참조하여 설명된 것과 동일하다.
도 9b를 참조하면, 노멀 데이터청크인 제1 내지 제3 데이터청크(D1 - D3)는 라이트 버퍼(146)에 버퍼링된 순서대로, 프로그램 순서 '1' 내지 '3'에 해당하는 서브 페이지에 프로그램될 수 있다.
본 발명의 실시 예에 따르면, 논백업 데이터청크인 제4 데이터청크(D4)는 제2 프로그램스텝에서 프로그램될 수 있도록 프로그램 순서가 결정될 수 있다. 도 9b에서 제4 데이터청크(D4)는 프로그램 순서 '4' 내지 '9'에 해당하는 서브 페이지에는 프로그램될 수 없으며, 프로그램 순서 '10'에 해당하는 서브 페이지에 프로그램될 수 있다. 프로그램 순서 '4' 내지 '9'에 해당하는 서브 페이지에는 제4 데이터청크(D4)보다 나중에 수신된 노멀 데이터청크들이 먼저 프로그램될 수 있다.
도 9b에서 제1 내지 제4 데이터청크(D1 - D4)뿐만 아니라, 제5 내지 제24 데이터청크(D5 - D24)에 대해서도 각 데이터 청크가 프로그램되는 순서 및 각 데이터 청크가 프로그램되는 서브 페이지가 도시된다. 도 9b에서 노멀 데이터청크가 프로그램될 서브 페이지에는 도트 패턴이 표시되고, 논백업 데이터청크가 프로그램될 서브 페이지에는 빗금 패턴이 표시된다. 패턴이 도시되지 않은 서브 페이지는 이레이즈 상태일 수 있다.
도 9b를 참조하면, 노멀 데이터청크들은 제1 비트 페이지에도 프로그램되고 제2 비트 페이지에도 프로그램될 수 있는 것과 달리, 논백업 데이터청크들은 모두 제2 비트 페이지에 프로그램될 수 있다.
도 9b를 참조하면, 논백업 데이터청크가 제2 비트 페이지에 프로그램될 수 있도록 프로그램 순서가 조정되는 경우, 데이터청크들이 라이트 버퍼(146)에 버퍼링된 순서대로 메모리 장치(150)에 프로그램되는 경우보다 논백업 데이터청크가 라이트 버퍼(146)에서 신속하게 제거될 수 있다.
제1 예로, 본 발명의 실시 예에 따르면 제4 데이터청크(D4)는 페이지 11의 제2 비트 페이지에 프로그램될 수 있다. 제4 데이터청크(D4)는 라이트 버퍼(146)에 4번째 순서로 버퍼링되어 10번째 순서로 메모리 장치(150)에 프로그램될 수 있다. 페이지 11의 제2 비트 페이지까지 성공적으로 프로그램 완료되면 제4 데이터청크(D4)는 라이트 버퍼(146)로부터 제거될 수 있다. 대조적으로, 만약 제4 데이터청크(D4)를 라이트 버퍼(146)에 수신된 순서와 같이 4번째 순서로 프로그램한다면 제4 데이터청크(D4)는 페이지 14의 제1 비트 페이지에 프로그램될 수 있다. 제4 데이터청크(D4)는 페이지 14의 제2 비트 페이지까지 성공적으로 프로그램 완료되어야 라이트 버퍼(146)로부터 제거될 수 있으며, 페이지 14의 제2 비트 페이지는 16번째 순서로 프로그램될 수 있다.
제2 예로, 본 발명의 실시 예에 따르면 제23 데이터청크(D23)는 페이지 18의 제2 비트 페이지에 24번째 순서로 프로그램될 수 있다. 제23 데이터청크(D23)는 24번째 순서의 프로그램이 성공적으로 완료되면 라이트 버퍼(146)로부터 제거될 수 있다. 대조적으로, 제23 데이터청크(D23)를 23번째 순서로 프로그램한다면, 제23 데이터청크(D23)는 페이지 28의 제1 비트 페이지에 프로그램될 수 있다. 페이지 28의 제2 비트 페이지는 40번째 순서로 프로그램될 수 있으며, 제23 데이터청크(D23)는 40번째 순서의 프로그램이 성공적으로 완료되어야 라이트 버퍼(146)로부터 제거될 수 있다.
제4 및 제23 데이터청크(D4, D23)뿐만 아니라, 나머지 논백업 데이터청크의 경우에도 제2 비트 페이지에 프로그램될 수 있도록 프로그램 순서가 조정되는 경우에 상기 논백업 데이터청크가 라이트 버퍼(146)에 유지되는 시간은, 버퍼링된 순서대로 메모리 장치(150)에 프로그램되는 경우에 비해 감소되거나 동일할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 메인 데이터패스(302)를 통해 메모리 장치(150)에 프로그램할 데이터청크들을 라이트 버퍼(146)에 버퍼링하고, 백업 데이터패스(304)에 병목이 발생하지 않도록 데이터청크들을 백업 메모리(148)에 선택적으로 백업할 수 있다. 컨트롤러(130)는 상기 데이터청크들 각각의 프로그램 순서를 결정할 수 있다. 구체적으로, 컨트롤러(130)는 논백업 데이터청크가 제2 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정할 수 있다. 논백업 데이터청크가 제2 비트 페이지에 프로그램 완료되는 경우 상기 제2 비트 페이지를 포함하는 물리 페이지의 프로그램 동작이 완료될 수 있으므로, 컨트롤러(130)는 상기 논백업 데이터청크를 라이트 버퍼(146)로부터 신속하게 제거할 수 있다. 논백업 데이터청크가 라이트 버퍼(146)로부터 신속하게 제거되면 라이트 버퍼(146)에서 논백업 데이터청크들이 적체되는 일이 방지될 수 있다.
한편, 도 5 내지 도 9b에서 메모리 장치(150)가 DLC 메모리 장치이고, 2스텝 프로그램 동작을 수행하는 경우를 예로 들어 본 발명의 실시 예가 설명되었으나, 본 발명은 도 5 내지 도 9b의 예로 제한되지 않는다.
제1 예로, 본 발명은 메모리 장치(150)가 TLC 메모리 장치이고 제1 프로그램스텝에서 LSB 데이터를 프로그램하고, 제2 프로그램스텝에서 CSB 데이터 및 MSB 데이터를 프로그램하는 경우에도 적용될 수 있다. 컨트롤러(130)는 데이터청크들의 프로그램 순서를 결정할 때, 논백업 데이터청크가 CSB 페이지 또는 MSB 페이지에 프로그램되도록 프로그램 순서를 결정할 수 있다.
제2 예로, 본 발명은 메모리 장치(150)가 3개 이상의 프로그램스텝을 수행함으로써 물리 페이지를 프로그램하는 경우에도 적용될 수 있다. 컨트롤러(130)는 데이터청크들의 프로그램 순서를 결정할 때, 논백업 데이터청크가 가장 마지막 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정할 수 있다.
본 발명의 실시 예에 따르면, 백업 메모리(148)에 라이트 버퍼(146)의 모든 데이터청크들을 백업하는 경우와 마찬가지로 데이터 청크들은 프로그램 동작이 완료될 때까지 컨트롤러(130)에 유지될 수 있다. 그리고, 본 발명의 실시 예에 따르면 백업 메모리(148)의 병목이 방지되므로 백업 메모리(148)에 라이트 버퍼(146)의 모든 데이터청크들을 백업하는 경우에 비해 메모리 시스템(110)의 라이트 동작 속도가 향상될 수 있다. 뿐만 아니라, 본 발명의 실시 예에 따르면 라이트 버퍼(146)에서 논백업 데이터청크들이 적체되는 일이 방지되므로 고속 메모리로 구현되는 라이트 버퍼(146)에 요구되는 용량은 백업 메모리(148)에 라이트 버퍼(146)의 모든 데이터청크들을 백업하는 경우에 비해 거의 증가하지 않을 수 있다. 따라서, 메모리 시스템(110)의 성능이 향상되고, 신뢰성이 유지되면서 메모리 시스템(110)의 제조비용이나 회로면적이 증가하는 것은 방지될 수 있다.
이상 본 발명의 실시예에 따른 컨트롤러 및 컨트롤러의 동작 방법을 구체적인 실시 형태로서 설명하였으나, 이는 예시에 불과한 것으로서 본 발명은 이에 한정되지 않는 것이며, 본 명세서에 개시된 기초 사상에 따르는 최광의 범위를 갖는 것으로 해석되어야 한다. 당업자는 개시된 실시 형태들을 조합, 치환하여 적시되지 않은 실시 형태를 실시할 수 있으나, 이 역시 본 발명의 권리범위를 벗어나지 않는 것이다. 이외에도 당업자는 본 명세서에 기초하여 개시된 실시형태를 용이하게 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 권리범위에 속함은 명백하다.

Claims (21)

  1. 제1 및 제2 프로그램스텝을 거쳐 프로그램되는 멀티 레벨 셀들을 포함하는 메모리 장치를 제어하는 컨트롤러의 동작 방법에 있어서,
    프로그램될 데이터청크들을 라이트 버퍼에 버퍼링하는 단계;
    상기 데이터청크들을 선택적으로 백업 메모리에 백업하는 단계;
    상기 라이트 버퍼에 버퍼링된 데이터청크들 각각의 프로그램 순서를 결정하되, 상기 데이터청크들 중 논백업 데이터청크는 제2 프로그램스텝에서 프로그램되도록 상기 프로그램 순서를 결정하는 단계; 및
    상기 메모리 장치가 제1 물리 페이지에 제1 프로그램스텝을 수행하고, 상기 제1 물리 페이지에 후속하는 제2 물리 페이지에 제1 프로그램스텝을 수행한 후 상기 제1 물리 페이지에 제2 프로그램스텝을 수행함으로써 상기 데이터청크들을 프로그램하도록 상기 메모리 장치를 제어하는 단계
    를 포함하는 동작 방법.
  2. 제1항에 있어서,
    상기 데이터청크들 각각의 프로그램 순서를 결정하는 단계는
    상기 데이터청크들 중 노멀 데이터청크는 제1 또는 제2 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정하는 단계를 포함하고,
    상기 노멀 데이터청크는 라이트 버퍼에 버퍼링된 데이터청크들 중, 대응하는 백업 데이터청크가 상기 백업 메모리에 백업된 데이터청크인
    동작 방법.
  3. 제2항에 있어서,
    상기 라이트 버퍼에 버퍼링된 데이터청크들 각각의 프로그램 순서를 결정하는 단계는
    상기 메모리 장치가 제1 프로그램스텝을 수행할 차례에 상기 데이터청크들 중 노멀 데이터청크가 프로그램되도록 상기 프로그램 순서를 결정하는 단계;
    상기 메모리 장치가 제2 프로그램스텝을 수행할 차례에 상기 라이트 버퍼에 논백업 데이터청크가 버퍼링된 경우 상기 논백업 데이터청크가 프로그램되도록 상기 프로그램 순서를 결정하는 단계; 및
    상기 메모리 장치가 제2 프로그램스텝을 수행할 차례에 상기 라이트 버퍼에 노멀 데이터청크만이 버퍼링된 경우 상기 노멀 데이터청크가 프로그램되도록 상기 프로그램 순서를 결정하는 단계를 포함하는
    동작 방법.
  4. 제1항에 있어서,
    상기 동작 방법은
    논백업 데이터청크를 상기 메모리 장치로 제공하는 단계; 및
    상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 성공적으로 완료되면 상기 논백업 데이터청크를 상기 라이트 버퍼에서 제거하는 단계
    를 더 포함하는 동작 방법.
  5. 제4항에 있어서,
    상기 동작 방법은
    상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 라이트 버퍼에 버퍼링된 상기 논백업 데이터청크를 상기 메모리 장치로 다시 제공하는 단계
    를 더 포함하는 동작 방법.
  6. 제1항에 있어서,
    상기 동작 방법은
    노멀 데이터청크를 상기 메모리 장치로 제공하는 단계; 및
    상기 노멀 데이터청크를 상기 메모리 장치로 제공한 후 상기 노멀 데이터청크를 상기 라이트 버퍼에서 제거하는 단계
    를 더 포함하고,
    상기 노멀 데이터청크는 상기 라이트 버퍼에 버퍼링된 데이터청크들 중, 대응하는 백업 데이터청크가 상기 백업 메모리에 백업된 데이터청크인
    동작 방법.
  7. 제6항에 있어서,
    상기 동작 방법은
    상기 노멀 데이터청크에 연관된 물리 페이지의 프로그램 동작이 성공적으로 완료되면 상기 노멀 데이터청크에 대응하는 백업 데이터청크를 상기 백업 메모리에서 제거하는 단계
    를 더 포함하는 동작 방법.
  8. 제7항에 있어서,
    상기 동작 방법은
    상기 노멀 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 백업 메모리에 백업된 상기 백업 데이터청크를 상기 메모리 장치로 제공하는 단계
    를 더 포함하는 동작 방법.
  9. 제1항에 있어서,
    상기 데이터청크들을 선택적으로 상기 백업 메모리에 백업하는 단계는
    호스트로부터 수신된 데이터청크가 상기 백업 메모리로 백업되는 데이터패스에서 병목이 발생하지 않도록 상기 데이터청크를 폐기하거나 상기 백업 메모리에 백업하는 단계를 포함하고,
    상기 라이트 버퍼는 상기 백업 메모리보다 고속으로 동작하는 메모리인
    동작 방법.
  10. 제9항에 있어서,
    상기 데이터청크들을 선택적으로 상기 백업 메모리에 백업하는 단계는
    상기 호스트로부터 수신된 데이터청크가 경유하는 임시 버퍼에 여유공간이 있는 경우 상기 데이터청크를 상기 임시 버퍼에 버퍼링하고, 상기 임시 버퍼에 버퍼링된 데이터청크를 백업 메모리에 백업하는 단계; 및
    상기 임시 버퍼에 여유공간이 없는 경우 상기 데이터청크를 임시 버퍼에 버퍼링하지 않고 폐기하는 단계를 포함하는
    동작 방법.
  11. 제1 및 제2 프로그램스텝을 거쳐 프로그램되는 멀티 레벨 셀들을 포함하는 메모리 장치를 제어하는 컨트롤러에 있어서,
    프로그램될 데이터청크들을 버퍼링하는 라이트 버퍼;
    상기 데이터청크들을 선택적으로 백업하는 백업 메모리;
    상기 라이트 버퍼에 버퍼링된 데이터청크들 각각의 프로그램 순서를 결정하되, 상기 데이터청크들 중 논백업 데이터청크는 제2 프로그램스텝에서 프로그램되도록 상기 프로그램 순서를 결정하는 프로세서를 포함하고,
    상기 프로세서는
    상기 메모리 장치가 제1 물리 페이지에 제1 프로그램스텝을 수행하고, 상기 제1 물리 페이지에 후속하는 제2 물리 페이지에 제1 프로그램스텝을 수행한 후 상기 제1 물리 페이지에 제2 프로그램스텝을 수행함으로써 상기 데이터청크들을 프로그램하도록 상기 메모리 장치를 제어하는
    컨트롤러.
  12. 제11항에 있어서,
    상기 프로세서는
    상기 데이터청크들 중 노멀 데이터청크는 제1 또는 제2 프로그램스텝에서 프로그램되도록 프로그램 순서를 결정하고,
    상기 노멀 데이터청크는 라이트 버퍼에 버퍼링된 데이터청크들 중, 대응하는 백업 데이터청크가 상기 백업 메모리에 백업된 데이터청크인
    컨트롤러.
  13. 제12항에 있어서,
    상기 프로세서는
    상기 메모리 장치가 제1 프로그램스텝을 수행할 차례에 상기 데이터청크들 중 노멀 데이터청크를 프로그램하고, 제2 프로그램스텝을 수행할 차례에 상기 라이트 버퍼에 논백업 데이터청크가 버퍼링된 경우 상기 논백업 데이터청크를 프로그램하고, 상기 제2 프로그램스텝을 수행할 차례에 상기 라이트 버퍼에 노멀 데이터청크만이 버퍼링된 경우 상기 노멀 데이터청크를 프로그램하도록 상기 프로그램 순서를 결정하는
    컨트롤러.
  14. 제11항에 있어서,
    상기 프로세서는
    논백업 데이터청크를 상기 메모리 장치로 제공하고, 상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 성공적으로 완료되면 상기 논백업 데이터청크를 상기 라이트 버퍼에서 제거하는
    컨트롤러.
  15. 제14항에 있어서,
    상기 프로세서는
    상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 라이트 버퍼에 버퍼링된 상기 논백업 데이터청크를 상기 메모리 장치로 다시 제공하는
    컨트롤러.
  16. 제11항에 있어서,
    상기 프로세서는
    노멀 데이터청크를 메모리 장치로 제공하고, 상기 노멀 데이터청크를 상기 라이트 버퍼에서 제거하고,
    상기 노멀 데이터청크는 상기 라이트 버퍼에 버퍼링된 데이터청크들 중 대응하는 백업 데이터청크가 상기 백업 메모리에 백업된 데이터청크인
    컨트롤러.
  17. 제16항에 있어서,
    상기 프로세서는
    상기 노멀 데이터청크에 연관된 물리 페이지의 프로그램 동작이 성공적으로 완료되면 상기 노멀 데이터청크에 대응하는 백업 데이터청크를 상기 백업 메모리에서 제거하는
    컨트롤러.
  18. 제17항에 있어서,
    상기 프로세서는
    상기 노멀 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 백업 메모리에 백업된 상기 백업 데이터청크를 상기 메모리 장치로 제공하는
    컨트롤러.
  19. 제11항에 있어서,
    상기 백업 메모리는
    호스트로부터 수신된 데이터청크가 상기 백업 메모리로 백업되는 데이터패스에서 병목이 발생하지 않도록 상기 데이터청크를 선택적으로 상기 백업 메모리에 백업하고,
    상기 라이트 버퍼는 상기 백업 메모리보다 고속으로 동작하는 메모리인
    컨트롤러.
  20. 제19항에 있어서,
    상기 컨트롤러는
    상기 호스트로부터 수신된 데이터청크가 경유하는 임시 버퍼를 더 포함하고,
    상기 임시 버퍼는
    내부에 여유공간이 있는 경우 상기 데이터청크를 버퍼링한 후 상기 버퍼링된 데이터청크를 상기 백업 메모리로 제공하고, 내부에 여유공간이 없는 경우 상기 데이터청크를 버퍼링하지 않고 폐기하는
    컨트롤러.
  21. 제1 및 제2 프로그램스텝을 거쳐 프로그램되는 멀티 레벨 셀들을 포함하는 메모리 장치를 제어하는 컨트롤러에 있어서,
    프로그램될 데이터청크들을 버퍼링하는 라이트 버퍼;
    상기 데이터청크들을 선택적으로 백업하는 백업 메모리;
    상기 라이트 버퍼에 버퍼링된 데이터청크들 각각의 프로그램 순서를 결정하되, 상기 데이터청크들 중 논백업 데이터청크는 제2 프로그램스텝에서 프로그램되도록 상기 프로그램 순서를 결정하는 프로세서를 포함하고,
    상기 프로세서는
    상기 메모리 장치가 제1 물리 페이지에 제1 프로그램스텝을 수행하고, 상기 제1 물리 페이지에 후속하는 제2 물리 페이지에 제1 프로그램스텝을 수행한 후 상기 제1 물리 페이지에 제2 프로그램스텝을 수행함으로써 상기 데이터청크들을 프로그램하도록 상기 메모리 장치를 제어하고, 상기 논백업 데이터청크에 연관된 물리 페이지의 프로그램 동작이 실패하면, 상기 라이트 버퍼에 버퍼링된 상기 논백업 데이터청크를 상기 메모리 장치로 다시 제공하는
    컨트롤러.
KR1020210079965A 2021-06-21 2021-06-21 컨트롤러 및 컨트롤러의 동작 방법 KR20220169642A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210079965A KR20220169642A (ko) 2021-06-21 2021-06-21 컨트롤러 및 컨트롤러의 동작 방법
US17/536,712 US11789637B2 (en) 2021-06-21 2021-11-29 Controller and operation method thereof
CN202210247077.3A CN115576482A (zh) 2021-06-21 2022-03-14 控制器及其操作方法
DE102022203891.6A DE102022203891A1 (de) 2021-06-21 2022-04-21 Steuerung und betriebsverfahren davon
JP2022085888A JP2023001880A (ja) 2021-06-21 2022-05-26 コントローラ及びコントローラの動作方法
US18/460,705 US20230409228A1 (en) 2021-06-21 2023-09-05 Controller and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210079965A KR20220169642A (ko) 2021-06-21 2021-06-21 컨트롤러 및 컨트롤러의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220169642A true KR20220169642A (ko) 2022-12-28

Family

ID=84283744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210079965A KR20220169642A (ko) 2021-06-21 2021-06-21 컨트롤러 및 컨트롤러의 동작 방법

Country Status (5)

Country Link
US (2) US11789637B2 (ko)
JP (1) JP2023001880A (ko)
KR (1) KR20220169642A (ko)
CN (1) CN115576482A (ko)
DE (1) DE102022203891A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169642A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626080B1 (ko) 2010-02-17 2016-06-01 삼성전자주식회사 페이지 버퍼 관리 방법과 상기 방법을 수행할 수 있는 장치들
KR101856506B1 (ko) * 2011-09-22 2018-05-11 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 쓰기 방법
US9141308B2 (en) * 2011-12-30 2015-09-22 Sandisk Technologies Inc. Controller and method for using a transaction flag for page protection
KR102106866B1 (ko) * 2013-01-29 2020-05-06 삼성전자주식회사 멀티레벨 불휘발성 메모리 장치 및 프로그램 방법
KR102271462B1 (ko) * 2015-01-13 2021-07-05 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법
KR20170056782A (ko) 2015-11-13 2017-05-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
TWI578222B (zh) * 2015-11-18 2017-04-11 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
US10319445B1 (en) * 2017-11-30 2019-06-11 Western Digital Technologies, Inc. Programming unprogrammed upper page during lower page programming of multi-level storage cells
JP6967959B2 (ja) * 2017-12-08 2021-11-17 キオクシア株式会社 メモリシステムおよび制御方法
JP7051546B2 (ja) * 2018-04-16 2022-04-11 キオクシア株式会社 メモリシステムおよび制御方法
KR102583787B1 (ko) 2018-11-13 2023-10-05 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200113989A (ko) * 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 메모리 시스템의 쓰기 동작을 제어하는 방법 및 장치
KR102492806B1 (ko) 2019-12-20 2023-01-30 김승연 재고관리 및 상품판매를 위한 스마트 진열대 및 스마트 진열대를 이용한 재고관리 및 상품 판매방법
KR20220169642A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법

Also Published As

Publication number Publication date
CN115576482A (zh) 2023-01-06
US11789637B2 (en) 2023-10-17
US20220404972A1 (en) 2022-12-22
JP2023001880A (ja) 2023-01-06
DE102022203891A1 (de) 2022-12-22
US20230409228A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102617411B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11681554B2 (en) Logical address distribution in multicore memory system
US10725863B2 (en) Memory system and method for operating the same
KR20180039785A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102495539B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20160075174A (ko) 메모리 시스템 및 그 동작방법
KR20170059658A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11922065B2 (en) Memory system and operating method thereof
KR20210129928A (ko) 메모리 장치 및 메모리 장치의 동작방법
KR20220008058A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180111157A (ko) 컨트롤러 및 컨트롤러의 동작 방법
CN111273856B (zh) 控制器以及控制器的操作方法
KR102340094B1 (ko) 메모리 시스템 및 그의 동작 방법
CN113223589A (zh) 存储器系统及其操作方法
KR20190031692A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
US20230409228A1 (en) Controller and operation method thereof
US11538547B2 (en) Systems and methods for read error recovery
CN111381772B (zh) 半导体存储器装置的控制器及其操作方法
CN109918315B (zh) 存储器系统及存储器系统的操作方法
CN112084119A (zh) 存储装置、主机装置以及操作存储装置和主机装置的方法
KR102289883B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190068197A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11265021B2 (en) Apparatus and method for error recovery in memory system
US20210223974A1 (en) Memory system for multi-clustering read thresholds and method thereof