KR20220164770A - 반도체 발광소자 및 이를 포함하는 디스플레이 장치 - Google Patents

반도체 발광소자 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220164770A
KR20220164770A KR1020227038631A KR20227038631A KR20220164770A KR 20220164770 A KR20220164770 A KR 20220164770A KR 1020227038631 A KR1020227038631 A KR 1020227038631A KR 20227038631 A KR20227038631 A KR 20227038631A KR 20220164770 A KR20220164770 A KR 20220164770A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
disposed
semiconductor light
pad electrode
Prior art date
Application number
KR1020227038631A
Other languages
English (en)
Inventor
최환준
이병준
방규현
위경태
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20220164770A publication Critical patent/KR20220164770A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 관한 것이다.
실시예에 따른 반도체 발광소자는 제1 도전형 반도체층(151a), 활성층(151b) 및 제2 도전형 반도체층(151c)을 포함하는 발광구조물(151)과, 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 패드전극(153A)과, 상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 패드전극(153B)과, 상기 제1 패드전극 상에 배치되는 제1 패턴 구조물(154A) 및 상기 제2 패드전극 상에 배치되는 제2 패턴 구조물(154B)을 포함할 수 있다.
상기 제1 패턴 구조물(154A)은, 상기 제1 패드전극(153A) 상에 배치되는 제1 금속패턴 구조물(154a1)과, 상기 제1 금속패턴 구조물(154a1)에 배치되는 제1 접착물질(154a2) 및 상기 제1 금속패턴 구조물(154a1) 내에 배치되는 제1 전도성 입자(154a3)를 포함할 수 있다.

Description

반도체 발광소자 및 이를 포함하는 디스플레이 장치
실시예는 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이를 구현하기 위한 기술에는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
한편, 마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현률, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그러나 대형 마이크로-LED 디스플레이에는 수백만 개 이상의 반도체 발광소자가 필요로 하기 때문에 반도체 발광소자를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
한편, 종래기술에서 반도체 발광소자를 디스플레이의 패널 기판 상에 전사하는 전기적 접속방법으로 솔더볼을 이용한 융점 본딩방식이 채용되고 있다.
그러나 솔더볼을 이용한 융점 본딩의 경우 젖음 특성을 활용하기 때문에 접촉 계면 간에 표면 상태가 중요하며 플럭스(flux)와 같이 표면 처리 공정이 필요하다.
특히 솔더볼을 이용하여 반도체 발광소자의 패드전극과 패널 기판의 배선전극을 연결 시 일정량 이상의 솔더볼 볼륨이 필요한데, 반도체 발광소자 사이즈가 작아 짐에 따라 열합착에 의한 본딩을 적용할 경우 솔더가 측면으로 퍼져서 전기적 단락(short)이 생기는 문제가 있다.
반면, 전기적 단락을 방지하기 위해 솔더볼 볼륨을 줄이는 경우 전기적 특성이 저하되거나 회로 단선(open)이 발생하는 문제가 있다.
한편, 종래기술에서 이방성 전도성 필름(Anisotropic Conducting film: ACF)을 이용하여 반도체 발광소자를 패널 기판에 부착하는 기술이 이용되고 있다.
종래 ACF 방식은 압력을 이용하여 내부 폴리머 볼의 반발력으로 인한 물리적 접촉에 의해 전기적 연결이 발생된다. 그런데 ACF와 같이 압력에 의한 본딩의 경우 전도성 입자의 전기 접속면 상에 분포가 중요하다. 즉, 전도성 입자를 이용한 전기적 접속의 경우 반도체 발광소자의 패드전극과 패널 기판의 배선전극 사이에 배치되는 도전성 입자의 분포율이 중요하다.
예를 들어, ACF 과정에서 전도성 입자가 반도체 발광소자의 패드전극과 패널 기판의 배선전극 사이에 위치한 상태에서 합착 압력이 가해지는데, 이러한 합착 압력에 의하여 측면으로 전도성 입자의 흐름이 발생하게 된다. 이러한 전도성 입자의 흐름에 의해 패드전극과 배선전극 사이에 배치되는 전도성 입자의 분포가 낮아 전기적 전도성이 저하되거나 전기적으로 회로 단선(open)까지 발생하는 문제가 있다.
또한 종래기술에서 전도성 입자를 이용한 반도체 발광소자의 패널 기판으로의 전사공정에 있어서 반도체 발광소자의 패드전극에 포착되는 전도성 입자의 분포율이 낮고 또한 접착률도 낮아 전기적 전도성이 저하되는 문제가 있다.
또한 종래기술에서 전도성 입자를 이용하여 반도체 발광소자를 패널 기판 상에 본딩공정을 통해 전사함에 있어서 본딩공정의 압력에 의해 패드전극, 배선전극 또는 전도성 입자가 손상되어 본딩공정에서의 기구적 신뢰성이 저하되거나 본딩공정 후 디스플레이 구동 시 반도체 발광소자의 전기적, 기구적 신뢰성이 저하되는 문제가 있다.
실시예의 기술적 과제 중의 하나는 전도성 입자를 이용한 반도체 발광소자의 패널 기판에 전사공정에 있어서 합착압력이 가해짐에 따라 전도성 입자의 측면흐름으로 인해 전기적 특성의 저하 또는 회로 단선이 발생되는 문제를 해결할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 종래기술에서 전도성 입자를 이용한 반도체 발광소자를 패널 기판으로의 전사함에 있어서 반도체 발광소자의 패드 전극에 포착되는 전도성 입자의 분포율이 낮고 접착률도 낮아 전기적 전도성이 저하되는 문제를 해결할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 전도성 입자를 이용하여 반도체 발광소자를 패널 기판 상에 본딩공정을 통해 전사함에 있어서 본딩공정의 압력에 의해 패드 전극, 배선 전극 또는 전도성 입자가 손상되어 본딩공정에서의 기구적 신뢰성이 저하되거나 본딩공정 후 디스플레이 구동시 반도체 발광소자의 전기적, 기구적 신뢰성이 저하되는 문제를 해결할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되는 것이 아니며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되는 것이 아니며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 반도체 발광소자는 제1 도전형 반도체층(151a), 활성층(151b) 및 제2 도전형 반도체층(151c)을 포함하는 발광구조물(151)과, 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 패드전극(153A)과, 상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 패드전극(153B)과, 상기 제1 패드전극 상에 배치되는 제1 패턴 구조물(154A) 및 상기 제2 패드전극 상에 배치되는 제2 패턴 구조물(154B)을 포함할 수 있다.
상기 제1 패턴 구조물(154A)은, 상기 제1 패드전극(153A) 상에 배치되는 제1 금속패턴 구조물(154a1)과, 상기 제1 금속패턴 구조물(154a1)에 배치되는 제1 접착물질(154a2) 및 상기 제1 금속패턴 구조물(154a1) 내에 배치되는 제1 전도성 입자(154a3)를 포함할 수 있다.
상기 제1 금속패턴 구조물(154a1)은 소정의 제1 패턴 공간(154ap1)을 포함하며, 상기 제1 접착물질(154a2)은 상기 제1 패턴 공간(154ap1)에 배치될 수 있다.
상기 제1 전도성 입자(154a3)는 상기 제1 패턴 공간(154ap1)에 배치될 수 있다.
상기 제1 패턴 공간(154ap1)은 다면체 형상일 수 있다.
상기 제1 패턴 공간(154ap2)은 불규칙한 형상일 수 있다.
상기 제1 패턴 공간(154ap1)의 깊이는 상기 전도성 입자(154a3)의 직경보다 작을 수 있다.
상기 발광구조물과 이격되어 배치되는 에피구조물(151S)을 포함하며, 상기 에피구조물(151S)은, 제1 도전형 반도체층(151a), 진성 반도체층(151bs) 및 제2 도전형 반도체층(151c)을 포함할 수 있다.
상기 제1 패드전극(153A)이 상기 에피구조물(151S) 상에 배치될 수 있다.
상기 제1 패드전극(153A)은, 상기 에피구조물(151S)의 제1 도전형 반도체층(151a)에 배치되는 제1-1 패드전극(153a1) 및 상기 에피구조물(151S)의 진성 반도체층(151bs), 제2 도전형 반도체층(151c)에 배치되는 제1-2 패드전극(153a2)을 포함할 수 있다.
상기 에피구조물(151S) 상에 배치되는 상기 제1 패드전극(153A)의 높이는 상기 발광구조물 상에 배치되는 상기 제2 패드전극(153B)의 높이와 실질적으로 동일할 수 있다.
상기 제1 패턴 구조물(154A)은, 상기 제1 금속패턴 구조물(154a1) 내에 배치되며 상기 제1 전도성 입자(154a3)와 상하 간에 중첩되도록 배치되는 제2 전도성 입자(154a4)를 포함할 수 있다.
실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 패널 기판(110)과, 상기 패널 기판 상에 배치되는 제1 배선전극(121), 제2 배선전극(122)과, 상기 제1 패선전극, 상기 제2 배선전극상에 배치되는 상기 반도체 발광소자(150)를 포함할 수 있다.
상기 반도체 발광소자의 제1 패드전극(153A)과 제2 패드전극(153B)은 상기 패널 기판(110)의 제1 배선전극(121) 및 상기 제2 배선전극(122)에 각각 전기적으로 연결될 수 있다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 전도성 입자를 이용한 반도체 발광소자의 패널 기판에 전사공정에 있어서 합착압력이 가해짐에 따라 전도성 입자의 측면흐름으로 인해 전기적 특성의 저하 또는 회로 단선이 발생되는 문제를 해결하여 전기적 특성이 향상되는 기술적 효과가 있다.
또한 실시예에 의하면 전도성 입자를 이용한 반도체 발광소자를 패널 기판으로의 전사함에 있어서 반도체 발광소자의 패드 전극에 포착되는 전도성 입자의 분포율이 낮고 접착률도 낮아 전기적 전도성이 저하되는 문제를 해결하여 전기적 전도성을 현저히 향상시킬 수 있는 기술적 효과가 있다.
또한 실시예에 의하면 전도성 입자를 이용하여 반도체 발광소자를 패널 기판 상에 본딩공정을 통해 전사함에 있어서 본딩공정의 압력에 의해 패드 전극, 배선 전극 또는 전도성 입자가 손상되어 본딩공정에서의 기구적 신뢰성이 저하되거나 본딩공정 후 디스플레이 구동시 반도체 발광소자의 전기적, 기구적 신뢰성이 저하되는 문제를 해결하여 전기적, 기구적 신뢰성이 현저히 향상되는 기술적 효과가 있다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되는 것이 아니며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되는 것이 아니며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 세탁기(10), 로봇 청소기(20), 공기청정기(30) 등과 함께 거실에 배치된 예시도.
도 2는 도 1의 디스플레이 장치(100)에서 A1 영역의 확대도.
도 3은 도 2에서 하나의 픽셀인 A2 영역 중 제1 반도체 발광소자 영역(150L1)의 단면도.
도 4는 도 3에 도시된 실시예의 디스플레이 장치(100)에 적용되는 반도체 발광소자(150)의 단면도다.
도 5a는 도 4에서 제1 패턴 영역(P1)의 확대도(180도 회전되어 도시됨).
도 5b는 도 4에서 제1 패턴 영역(P1)의 다른 확대도 예시이다(180도 회전되어 도시됨).
도 5c는 비교예에서의 전도성 입자를 포함한 영역의 확대예시도.
도 5d는 도 4에서 제1 패턴 영역(P1)의 다른 확대도 예시도(180도 회전되어 도시됨).
도 6a 내지 도 9는 실시예에 따른 디스플레이 장치(100)에서 반도체 발광소자(150)의 제조공정에 대한 단면도.
도 10은 도 2에서 하나의 픽셀인 A2 영역 중 제1 반도체 발광소자 영역(150L1)의 다른 단면 예시도.
도 11a와 도 11b는 도 2에서 하나의 픽셀인 A2 영역 중 제1 반도체 발광소자 영역(150L1)의 다른 공정 단면 예시도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 세탁기(10), 로봇 청소기(20), 공기청정기(30) 등과 함께 거실에 배치된 예시도이다.
실시예의 디스플레이 장치(100)는 공기청정기(30), 로봇 청소기(20), 세탁기(10) 등의 각종 전자제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 상기 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
상기 플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 상기 플렉서블 디스플레이의 단위 화소는 반도체 발광소자(semiconductor light emitting device)에 의하여 구현될 수 있다. 실시예에서 반도체 발광소자는 Micro-LED일 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 2는 도 1의 디스플레이 장치(100)에서 A1 영역의 확대도이고, 도 3은 도 2에서 하나의 픽셀인 A2 영역 중 제1 반도체 발광소자 영역(150L1)의 단면도이다.
도 2에 의하면, 실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 반도체 발광소자를 구동할 수 있다.
또한 실시예의 디스플레이 장치(100)는 복수의 픽셀(A2)에 의해 디스플레이를 구현할 수 있고, 각 픽셀(A2)은 복수의 반도체 발광소자 영역(150L1, 150L2, 150L3)으로 이루어진 반도체 발광소자 영역(150L)을 포함할 수 있다.
다음으로 도 3을 참조하면, 실시예의 디스플레이 장치(100)에서 제1 반도체 발광소자 영역(150L1)은 패널 기판(110), 제1 배선전극(121), 제2 배선전극(122), 절연층(130) 및 복수의 반도체 발광소자(150)를 포함할 수 있다.
각각의 반도체 발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광소자일 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
상기 패널 기판(110)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 상기 패널 기판(110)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 상기 패널 기판(110)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
상기 절연층(130)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 상기 패널 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
상기 절연층(130)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 상기 절연층(130)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
상기 제1 배선전극(121)과 상기 제2 배선전극(122)은 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 상기 제1 배선전극(121)과 상기 제2 배선전극(122)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 반도체 발광소자(150)는 발광구조물(151), 에피구조물(151S), 제1 패드전극(153A), 제2 패드전극(153B), 패시베이션층(159), 제1 패턴 구조물(154A), 제2 패턴 구조물(154B)을 포함할 수 있으며, 상세한 내용은 도 4를 참조하여 설명하기로 한다.
도 4는 도 3에 도시된 실시예의 디스플레이 장치(100)에 적용되는 반도체 발광소자(150)의 예시도이다. 실시예에서 채용될 수 있는 반도체 발광소자(150)는 도 4의 도시와 같은 플립형 반도체 발광소자(flip type semiconductor light emitting device)에 한정되는 것은 아니며, 수평형 발광소자(lateral type semiconductor light emitting device) 또는 수직형 발광소자(vertical type semiconductor light emitting device)를 포함할 수 있다.
상기 반도체 발광소자(150)는 전기에너지가 빛 에너지로 변환되는 p-n 접합 다이오드로서 주기율표 상의 Ⅲ족과 Ⅴ족의 원소를 포함하는 화합물 반도체로 제조될 수 있고, 화합물 반도체의 조성비를 조절하여 밴드 갭 에너지를 제어함으로써 적색, 녹색 및 청색 등의 다양한 색상구현이 가능하다.
도 4를 참조하면, 실시예의 반도체 발광소자(150)는 발광구조물(light emitting structure)(151)과 상기 발광구조물(151)에 전원을 인가하는 제1 패드전극(153A)과 제2 패드전극(153B)을 포함할 수 있다.
상기 발광구조물(151)은 제1 도전형 반도체층(151a), 활성층(151b) 및 제2 도전형 반도체층(151c)을 포함할 수 있다. 상기 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(151a)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(151a)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 활성층(151b)은 제1 도전형 반도체층(151a)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(151c)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(151b)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(151b)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP) /AlGaP중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
상기 제2 도전형 반도체층(151c)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(151c)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제1 패드전극(153A)과 상기 제2 패드전극(153B)은 상기 패널 기판(110)의 제1 배선전극(121) 및 상기 제2 배선전극(122)에 각각 전기적으로 연결될 수 있다.
상기 제1 패드전극(153A)과 상기 제2 패드전극(153B)은 오믹층, 반사층, 결합층 등을 포함할 수 있다. 예를 들어, 상기 제1 패드전극(153A)과 상기 제2 패드전극(153B)이 오믹층을 포함하는 경우, 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층한 오믹층을 포함할 수 있다.
예를 들어, 상기 오믹층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한, 상기 제1 패드전극(153A)과 상기 제2 패드전극(153B)이 반사층을 포함하는 경우, Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어진 반사층을 포함할 수 있다.
또한, 상기 제1 패드전극(153A)과 상기 제2 패드전극(153B)은 니켈(Ni), 금(Au) 등의 결합층을 포함할 수 있다.
한편, 실시예에 따른 반도체 발광소자(150)는 발광기능을 하지 않는 에피구조물(151S)을 포함할 수 있다.
상기 에피구조물(151S)은 제1 도전형 반도체층(151a), 진성 반도체층(151bs) 및 제2 도전형 반도체층(151c)을 포함할 수 있으며, 상기 제1 패드전극(153A)이 상기 에피구조물(151S) 상에 배치된다.
상기 제1 패드전극(153A)은 에피구조물(151S)의 제1 도전형 반도체층(151a)에 배치되는 제1-1 패드전극(153a1)과 상기 에피구조물(151S)의 진성 반도체층(151bs), 제2 도전형 반도체층(151c)에 배치되는 제1-2 패드전극(153a2)을 포함할 수 있다.
이에 따라 에피구조물(151S)의 제2 도전형 반도체층(151c)에 양극전원이 인가되지 않으므로 진성 반도체층(151bs)이 활성층으로서 기능을 하지 않는다.
실시예에 의하면 상기 제1 패드전극(153A)이 상기 에피구조물(151S) 상에 배치됨에 따라 상기 제1 패드전극(153A)의 높이와 상기 제2 패드전극(153B)의 높이를 맞출 수 있어서 반도체 발광소자(150)를 패널 기판에 본딩공정을 진행시 평탄도를 높일 수 있음에 따라 본딩공정의 정확도, 신뢰성을 높일 수 있다.
실시예의 기술적 과제 중의 하나는 전도성 입자를 이용한 반도체 발광소자의 패널 기판에 전사공정에 있어서 합착압력이 가해짐에 따라 전도성 입자의 측면흐름으로 인해 전기적 특성의 저하 또는 회로 단선이 발생되는 문제를 해결할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 종래기술에서 전도성 입자를 이용한 반도체 발광소자를 패널 기판으로의 전사함에 있어서 반도체 발광소자의 패드 전극에 포착되는 전도성 입자의 분포율이 낮고 접착률도 낮아 전기적 전도성이 저하되는 문제를 해결할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 전도성 입자를 이용하여 반도체 발광소자를 패널 기판 상에 본딩공정을 통해 전사함에 있어서 본딩공정의 압력에 의해 패드 전극, 배선 전극 또는 전도성 입자가 손상되어 본딩공정에서의 기구적 신뢰성이 저하되거나 본딩공정 후 디스플레이 구동시 반도체 발광소자의 전기적, 기구적 신뢰성이 저하되는 문제를 해결할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
도 4를 참조하면, 상기 기술적 과제를 해결하기 위해, 실시예의 반도체 발광소자(150)는 상기 제1 패드전극(153A) 상에 배치되는 제1 패턴 구조물(154A) 및 상기 제2 패드전극(153B) 상에 배치되는 제2 패턴 구조물(154B)을 포함할 수 있다.
상기 제1 패턴 구조물(154A)은 상기 제1 패드전극(153A) 상에 배치되는 제1 금속패턴 구조물(154a1)과, 상기 제1 금속패턴 구조물(154a1) 내에 배치되는 제1 전도성 입자(154a3)를 포함할 수 있다. 상기 제1 패턴 구조물(154A)은 제1 접착물질(154a2)이 배치되어 상기 제1 전도성 입자(154a3)의 접착력을 향상시킬 수 있다.
또한 상기 제2 패턴 구조물(154B)은 상기 제2 패드전극(153B) 상에 배치되는 제2 금속패턴 구조물(154b1)과, 상기 제2 금속패턴 구조물(154b1) 내에 배치되는 제2 전도성 입자(154b3)를 포함할 수 있다. 상기 제2 패턴 구조물(154B)은 제2 접착물질(154b2)이 배치되어 상기 제2 전도성 입자(154b3)의 접착력을 향상시킬 수 있다.
상기 제1 금속패턴 구조물(154a1)과 제2 금속패턴 구조물(154b1)은 금속 구조물일 수 있으며, 상대적으로 잘 휘어지는 연성이 높은 물질 또는 저융점 금속으로 형성될 수 있다. 예를 들어, 상기 제1 금속패턴 구조물(154a1)과 제2 금속패턴 구조물(154b1)은 Sn, In, Pb, Bi, Cu, Ag, Al, AuSn, SnBi 중 어느 하나 또는 이들의 합금일 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면, 전도성 입자를 이용한 반도체 발광소자의 패널 기판에 전사공정에 있어서 합착압력이 가해짐에 따라 전도성 입자의 측면흐름으로 인해 전기적 특성의 저하 또는 회로 단선이 발생되는 문제를 해결하여 전기적 특성이 향상되는 기술적 효과가 있다.
또한 실시예에 의하면 전도성 입자를 이용한 반도체 발광소자를 패널 기판으로의 전사함에 있어서 반도체 발광소자의 패드 전극에 포착되는 전도성 입자의 분포율이 낮고 접착률도 낮아 전기적 전도성이 저하되는 문제를 해결하여 전기적 전도성을 현저히 향상시킬 수 있는 기술적 효과가 있다.
또한 실시예에 의하면 전도성 입자를 이용하여 반도체 발광소자를 패널 기판 상에 본딩공정을 통해 전사함에 있어서 본딩공정의 압력에 의해 패드 전극, 배선 전극 또는 전도성 입자가 손상되어 본딩공정에서의 기구적 신뢰성이 저하되거나 본딩공정 후 디스플레이 구동시 반도체 발광소자의 전기적, 기구적 신뢰성이 저하되는 문제를 해결하여 전기적, 기구적 신뢰성이 현저히 향상되는 기술적 효과가 있다.
이하 도 4 및 도 5a 내지 도 5d를 참조하여 실시예의 기술적 특징을 좀 더 상술하기로 한다.
도 5a는 도 4에서 제1 패턴 영역(P1)의 확대도이며(180도 회전되어 도시됨), 도 5b는 도 4에서 제1 패턴 영역(P1)의 다른 확대도 예시이다(180도 회전되어 도시됨).
도 5c는 비교예에서의 전도성 입자를 포함한 영역의 확대예시도이다.
도 5d는 도 4에서 제1 패턴 영역(P1)의 다른 확대도 예시도이다(180도 회전되어 도시됨).
도 5a를 참조하면, 실시예에서 상기 제1 패턴 구조물(154A)은 소정의 제1 패턴 공간(154ap1)을 포함하는 제1 금속패턴 구조물(154a1)과, 상기 제1 금속패턴 구조물(154a1) 내에 배치되는 제1 전도성 입자(154a3)를 포함할 수 있다. 상기 제1 패턴 구조물(154A)은 제1 접착물질(154a2)이 배치되어 상기 제1 전도성 입자(154a3)의 접착력을 향상시킬 수 있다. 상기 제1 패턴 공간(154ap1)은 다면체 형상일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 접착물질(154a2)은 전도성 접착물질 또는 비전도성 접착물질일 수 있다. 예를 들어, 상기 제1 접착물질(154a2)은 전도성 물질을 포함한 페이스트 또는 비전도성 물질을 포함한 페이스트일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 전도성 입자(154a3)은 전기 전도성이 있는 도전볼일 수 있으나 이에 한정되는 것은 아니다.
또한 도 5b를 참조하면, 실시예에서 상기 제1 패턴 구조물(154A)은 소정의 제2 패턴 공간(154ap2)을 포함하는 제1 금속패턴 구조물(154a1)과, 상기 제1 금속패턴 구조물(154a1) 내에 배치되는 제1 전도성 입자(154a3)를 포함할 수 있다. 상기 제1 패턴 구조물(154A)은 제1 접착물질(154a2)이 배치되어 상기 제1 전도성 입자(154a3)의 접착력을 향상시킬 수 있다. 상기 제2 패턴 공간(154ap2)은 불규칙한 형상일 수 있으나 이에 한정되는 것은 아니다.
도 5c를 참조하면, 비교예에서는 소정의 구조물(40a1) 상에 접착물질(40a2)이 코팅된 상태에서 전도성 입자(40a3)가 접착이 된다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치는 제1 패턴 구조물(154A)의 제1 패턴 공간(154ap1) 또는 제2 패턴 공간(154ap2)에 의해 제1 접착물질(154a2)을 함유량을 현저히 증대시킬 수 있으며 이에 따라 제1 전도성 입자(154a3)의 흡착량을 증대시킬 수 있고, 또한 접착력을 현저히 향상시킴으로써 전기적 전도성이 현저히 향상되는 기술적 효과가 있다.
구체적으로 실시예에 의하면 제1 패턴 구조물(154A)의 제1 패턴 공간(154ap1) 또는 제2 패턴 공간(154ap2)에 의해 전도성 입자가 위치할 공간이 늘어남에 따라 전도성 입자의 배치밀도의 현저히 향상시킬 수 있다.
또한 실시예에 의하면 제1 패턴 구조물(154A)의 제1 패턴 공간(154ap1) 또는 제2 패턴 공간(154ap2)에 배치되는 제1 접착물질(154a2)을 함유량을 현저히 증대시킴으로써 전도성 입자(154a3)의 저면에서의 점 접촉이 아니라 측면과 상면외곽까지 3차원 접촉이 가능함에 따라 전도성 입자(154a3)의 배치밀도의 현저히 향상시킴과 동시에 전도성 입자(154a3)의 접촉력을 현저히 향상시켜 전기적 전도성 및 전기적 신뢰성을 향상시킬 수 있다.
실시예에서 제1 패턴 공간(154ap1) 또는 제2 패턴 공간(154ap2)의 깊이는 상기 전도성 입자(154a3)의 직경보다 작을 수 있다. 예를 들어, 실시예에서 제1 패턴 공간(154ap1) 또는 제2 패턴 공간(154ap2)의 깊이는 약 500nm 내지 10㎛일 수 있으며, 상기 전도성 입자(154a3)의 직경은 약 10㎛이하로 형성됨에 따라 상기 전도성 입자(154a3)의 저면과 측면 등 입체적 공간이 제1 패턴 공간(154ap1) 또는 제2 패턴 공간(154ap2)에 채워진 제1 접착물질(154a2)에 의해 측면과 상면외곽까지 3차원 접촉이 가능함에 따라 전도성 입자(154a3)의 접착력을 현저히 향상시켜 전기적 전도성 및 전기적 신뢰성을 향상시킬 수 있다.
한편, 도 5c는 비교예에서의 전도성 입자를 포함한 영역의 확대예시도이다.
비교예에 의하면, 패드전극(40a1) 상에 접착층(40a2)이 단일 두께로 코팅되고 표면장력에 의해 응축됨에 따라 접착층(40a2)의 볼륨이 적어 접착되는 전도성 입자(40a3)의 개수도 적을 뿐만 아니라 접촉력도 저하되는 문제가 있다.
이에 따라 비교예에서 본딩공정 진행에 있어서 합착압력이 가해짐에 따라 전도성 입자(40a3)가 패드전극(40a1)의 측면 외곽으로 이탈되어 전기적 특성의 저하 또는 회로 단선이 발생되는 문제가 있다.
반면 실시예에 의하면 제1 패턴 구조물(154A)의 제1 패턴 공간(154ap1) 또는 제2 패턴 공간(154ap2)에 배치되는 제1 접착물질(154a2)을 함유량을 현저히 증대되고, 전도성 입자(154a3)의 측면에서 상면 외곽까지 3차원 접촉이 가능함에 따라 전도성 입자의 배치밀도의 현저히 향상시킴과 동시에 전성 입자(154a3)의 접촉력을 현저히 향상시킬 수 있다.
나아가 실시예에서는 전도성 입자(154a3)가 제1 패턴 구조물(154A) 내에 배치됨에 따라 본딩공정 등의 진행에 있어서 전도성 입자(154a3)가 패드전극의 측면 외곽으로 이탈되는 것을 기구적으로도 차단함으로써 합착압력이 가해짐에 따라 전기접속에서의 전기적 특성의 저하 또는 회로단선의 문제가 발생되는 문제를 일거에 해결할 수 있는 복합적 기술적 효과가 있다.
또한 실시예에 의하면 제1 패턴 구조물(154A)이 소정의 제1 패턴 공간(154ap1) 또는 제2 패턴 공간(154ap2)에 의해 다공성 구조물로 형성됨에 따라 본딩공정에서의 압력 등의 외력이 분산되고 버퍼기능을 할 수 있으므로 본딩공정에서의 압력에 의해 반도체 발광소자의 패드전극의 손상이나 배선전극의 손상을 방지 및 전도성 입자의 파괴 등의 문제를 방지할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 전도성 입자가 제1 패턴 구조물(154A) 내에 배치됨에 따라 본딩공정 후 디스플레이 장치의 구동에 있어서도 기구적 견고성이 우수하므로 외부 충격등이 있더라도 전도성 입자가 제1 패턴 구조물(154A)에서 이탈되지 않음에 따라 작동 신뢰성이 향상되는 특별한 기술적 효과가 있다.
다음으로 도 5d는 도 4에서 제1 패턴 영역(P1)의 또 다른 확대도 예시이다(180도 회전되어 도시됨).
도 5d를 참조하면, 실시예는 제1 패턴 구조물(154A)에 배치된 다층 구조의 전도성 입자를 포함할 수 있으며, 이에 따라 다층구조의 전도성 입자에 의해 전기적 특성 현저히 향상되는 기술적 효과가 있다.
예를 들어, 실시예에서 상기 제1 패턴 구조물(154A)은 소정의 제1 패턴 공간(154ap1)을 포함하는 제1 금속패턴 구조물(154a1)과, 상기 제1 금속패턴 구조물(154a1) 내에 배치되는 제1 전도성 입자(154a3)와 상기 제1 전도성 입자(154a3)와 상하간에 중첩되도록 배치되는 제2 전도성 입자(154a4)를 포함할 수 있다.
상기 제1 패턴 구조물(154A)에는 제1 접착물질(154a2)이 배치되어 상기 제1 전도성 입자(154a3)와 제2 전도성 입자(154a4)의 접착력을 향상시킬 수 있다. 상기 제1 패턴 공간(154ap1)은 다면체 형상일 수 있으나 이에 한정되는 것은 아니다.
상기 다중 구조의 도전볼의 형성은 도전볼 시트에 도전볼을 다층구조로 배치하거나 도전볼 전사공정을 복수 진행으로 구현 가능할 수 있다.
실시예에 의하면 제1 패턴 구조물(154A)의 제1 패턴 공간(154ap1)에 배치되는 제1 접착물질(154a2)을 함유량을 현저히 증대시키고 다층 구조의 전도성 입자를 제1 패턴 공간(154ap1)에 배치시킴으로써 전도성 입자의 배치밀도의 현저히 향상시킴과 동시에 전성 입자의 접촉력을 향상시켜 전기적 전도성 및 전기적 신뢰성을 향상시킬 수 있다.
다음으로 도 6a 내지 도 9는 실시예에 따른 디스플레이 장치(100)에서 반도체 발광소자(150)의 제조공정에 대한 단면도이다.
도 6a를 참조하면, 소정의 반도체 발광소자(150)를 준비하여 대응패턴(210P)이 형성된 패턴 기판(210) 상에 배치시킬 수 있다.
상기 반도체 발광소자(150)에는 제1 예비 구조물(154c1)과 제2 예비 구조물(154c2)이 포함될 수 있다. 상기 제1, 제2 예비 구조물(154c1, 154c2)는 금속 구조물일 수 있으며, 상대적으로 잘 휘어지는 연성이 높은 물질 또는 저융점 금속이 활용될 수 있다. 예를 들어, 상기 제1, 제2 예비 구조물(154c1, 154c2)는 Sn, In, Pb, Bi, Cu, Ag, Al, AuSn, SnBi 중 어느 하나 또는 이들의 합금일 수 있으나 이에 한정되는 것은 아니다.
상기 패턴 기판(210)은 강성이 높은 물질로 형성될 수 있으며, 상기 제1, 제2 예비 구조물(154c1, 154c2)의 금속물질에 패턴을 형성할 수 있다.
또한 실시예에서 상기 제1, 제2 예비 구조물(154c1, 154c2)의 표면에 대해 저융점 금속과 증착 표면의 확산계수를 차이를 활용하여 금속 증착 후 거친 표면을 가지도록 하여 얇은 두께 증착과 저압으로 금속 구조물 성형이 가능할 수도 있다.
이후 도 6b를 참조하면, 반도체 발광소자(150)를 상기 대응패턴(210P)이 형성된 패턴 기판(210) 상에 합착을 진행할 수 있다. 이러한 합착공정은 압력 또는 열과 압력을 통해 진행될 수 있다.
다음으로 도 6c와 같이 제1 패턴 공간(154ap1)을 포함하는 제1 금속패턴 구조물(154a1)과, 제2 패턴 공간(154ap2)을 포함하는 제2 금속패턴 구조물(154b1)를 제조할 수 있다.
다음으로 도 7a와 도 7b를 참조하면 접착액(320)을 구비한 코팅 기판(310) 상에 반도체 발광소자(150)를 배치하여 제1 금속패턴 구조물(154a1)과 제2 금속패턴 구조물(154b1)에 접착액이 흡입될 수 있도록 한다. 코팅 기판(310)은 기재 기판으로서 글라스 기판 등일 수 있다.
상기 접착제(320)는 전기적 접속 방법에 따라 젖음에 의한 본딩인 경우 플럭스(flux)를 사용할 수 있으며, 열합착에 의한 본딩인 경우 플럭스뿐만 아니라 아크릴, 아크릴과 에폭시 혼합물, 실리콘 레진용액, 감광막 등 접착력과 점성을 가질 수 있는 물질이 사용될 수 있다.
다음으로 도 8a와 도 8b와 같이, 도전성 입자(430)를 구비한 입자 기판(410)를 준비한다. 입자 기판(410) 상에는 접착층(420)이 배치될 수 있으며, 접착층(420)은 접착성이 상대적으로 낮은 저 접착성 물질로 형성될 수 있다.
상기 입자 기판(410)은 도전볼 형태의 도전성 입자(430)가 배치된 도전볼 시트를 활용한 도전볼 전사 예시이나 실시예가 이에 한정되는 것은 아니다.
실시예에 의하면 성형된 제1 금속패턴 구조물(154a1)에 마이크로 도전성 입자(154a3)를 접착시킬 때 제1 금속패턴 구조물(154a1)의 패턴 폭을 조절하여 물리적으로 끼어 전사하는 방법을 활용하거나 표면장력을 이용하여 제1 금속패턴 구조물(154a1) 사이에만 접착제를 코팅하는 방법을 사용할 수 있다.
다음으로 도 9는 실시예의 제조방법에 의해 제조된 반도체 발광소자(150)가 패널 기판 상에 전사 및 본딩이 완료된 제1 반도체 발광소자 영역(150L1)의 단면도이다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 전도성 입자를 이용한 반도체 발광소자의 패널 기판에 전사공정에 있어서 합착압력이 가해짐에 따라 전도성 입자의 측면흐름으로 인해 전기적 특성의 저하 또는 회로 단선이 발생되는 문제를 해결하여 전기적 특성이 향상되는 기술적 효과가 있다.
또한 실시예에 의하면 전도성 입자를 이용한 반도체 발광소자를 패널 기판으로의 전사함에 있어서 반도체 발광소자의 패드 전극에 포착되는 전도성 입자의 분포율이 낮고 접착률도 낮아 전기적 전도성이 저하되는 문제를 해결하여 전기적 전도성을 현저히 향상시킬 수 있는 기술적 효과가 있다.
또한 실시예에 의하면 전도성 입자를 이용하여 반도체 발광소자를 패널 기판 상에 본딩공정을 통해 전사함에 있어서 본딩공정의 압력에 의해 패드 전극, 배선 전극 또는 전도성 입자가 손상되어 본딩공정에서의 기구적 신뢰성이 저하되거나 본딩공정 후 디스플레이 구동시 반도체 발광소자의 전기적, 기구적 신뢰성이 저하되는 문제를 해결하여 전기적, 기구적 신뢰성이 현저히 향상되는 기술적 효과가 있다.
다음으로 도 10은 도 2에서 하나의 픽셀인 A2 영역 중 제1 반도체 발광소자 영역(150L1)의 다른 단면 예시도로서 제2 실시예로 칭한다.
제2 실시예 따른 반도체 발광소자는 앞서 기술된 실시예의 기술적 특징을 채용할 수 있으며, 이하 제2 실시예의 주된 특징을 중심으로 설명하기로 한다.
제2 실시예 따른 반도체 발광소자에서 제2 전도성 입자(254a)는 금속 내부 폴리머 파티클이 포함된 전기적 접속 형태일 수 있다. 제2 실시예에 의하면 실리카 폴리머 비드 등을 전사하여 열합착을 통해 젖음성을 활용하여 전기 접속이 가능할 수 있다. 제2 실시예 의하면 과도한 눌림에 의해 솔더가 패드전극에서 밀려남을 방지하고 솔더 볼륨 대신 폴리머가 공간을 차지함으로 적은 양의 솔더양으로 젖음 본딩 가능한 기술적 효과가 있다.
또한 제2 실시예 따른 반도체 발광소자에서 제2 전도성 입자(254a)는 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어 눌러 붙어서 필름의 두께방향으로 전도성을 가지게 된다.
다음으로 도 11a와 도 11b는 도 2에서 하나의 픽셀인 A2 영역 중 제1 반도체 발광소자 영역(150L1)의 다른 공정 단면 예시도로서 제3 실시예로 칭한다.
제3 실시예 따른 반도체 발광소자는 앞서 기술된 실시예의 기술적 특징을 채용할 수 있으며, 이하 제3 실시예의 주된 특징을 중심으로 설명하기로 한다.
제3 실시예는 제1 금속패턴 구조물(154a1)에 솔더볼 파티클이 혼합된 전기적 접속 형태이다.
예를 들어, 도 11a를 참조하면, 솔더볼 기판(310) 상에 솔더볼(320)을 형성한 후 반도체 발광소자(150)를 배치할 수 있다.
이후 도 11b와 같이, 반도체 발광소자(150)의 제1 금속패턴 구조물(154a1), 제2 금속패턴 구조물(154b1)에 솔더볼(320)이 흡착되도록 하여 솔더볼이 전사된 제3 금속패턴 구조물(354A), 제4 금속패턴 구조물(354B)를 제조할 수 있다.
상기 제3 금속패턴 구조물(354A)은 제1 금속패턴 구조물(154a1)에 제1 솔더볼(354a1)이 흡착될 수 있으며, 상기 제4 금속패턴 구조물(354B)은 제2 금속패턴 구조물(154b1)에 제2 솔더볼(354b1)이 흡착될 수 있다.
실시예에 따른 반도체 발광소자(150)는 반도체 웨이퍼 상에서 제조된 후 패널 기판의 배선전극에 접착제로 본딩 후 선택적 LLO를 통한 분할 전사가 가능할 수 있다.
또는 실시예에 따른 반도체 발광소자(150)는 반도체 웨이퍼 상에서 제조된 후 칩별로 다이싱된 후에 접착제로 코팅된 후에 패널 기판의 배선 전극에 픽앤 플레이스 방식으로 전사될 수 있다.
실시예에 따른 반도체 발광소자는 마이크로 LED에 한정되는 것이 아니며, 미니 LED 도 포함한다.
실시예에 따른 반도체 발광소자는 마이크로 LED 디스플레이 외에 조명용, 사이니지용의 상대적으로 면적이 큰 LED에도 적용이 가능하다.
또한 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등을 포함할 수 있다.
이상의 설명은 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 실시예에 개시된 실시예들은 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 실시예의 기술 사상의 범위가 한정되는 것은 아니다.
실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 패드전극;
    상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 패드전극;
    상기 제1 패드전극 상에 배치되는 제1 패턴 구조물; 및
    상기 제2 패드전극 상에 배치되는 제2 패턴 구조물;을 포함하며,
    상기 제1 패턴 구조물은,
    상기 제1 패드전극 상에 배치되는 제1 금속패턴 구조물;
    상기 제1 금속패턴 구조물에 배치되는 제1 접착물질; 및
    상기 제1 금속패턴 구조물 내에 배치되는 제1 전도성 입자;를 포함하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제1 금속패턴 구조물은 소정의 제1 패턴 공간을 포함하며,
    상기 제1 접착물질은 상기 제1 패턴 공간에 배치되는 반도체 발광소자.
  3. 제2항에 있어서,
    상기 제1 전도성 입자는 상기 제1 패턴 공간에 배치되는 반도체 발광소자.
  4. 제2항에 있어서,
    상기 제1 패턴 공간은 다면체 형상인 반도체 발광소자.
  5. 제2 항에 있어서,
    상기 제1 패턴 공간은 불규칙한 형상인 반도체 발광소자.
  6. 제2항에 있어서,
    상기 제1 패턴 공간의 깊이는 상기 전도성 입자의 직경보다 작은 반도체 발광소자.
  7. 제1항에 있어서,
    상기 발광구조물과 이격되어 배치되는 에피구조물을 포함하며,
    상기 에피구조물은, 제1 도전형 반도체층, 진성 반도체층 및 제2 도전형 반도체층을 포함하는 반도체 발광소자.
  8. 제7항에 있어서,
    상기 제1 패드전극이 상기 에피구조물 상에 배치되는 반도체 발광소자.
  9. 제8항에 있어서,
    상기 제1 패드전극은,
    상기 에피구조물의 제1 도전형 반도체층에 배치되는 제1-1 패드전극; 및
    상기 에피구조물의 진성 반도체층, 제2 도전형 반도체층에 배치되는 제1-2 패드전극;을 포함하는 반도체 발광소자.
  10. 제9항에 있어서,
    상기 에피구조물 상에 배치되는 상기 제1 패드전극의 높이는 상기 발광구조물 상에 배치되는 상기 제2 패드전극의 높이와 실질적으로 동일한 반도체 발광소자.
  11. 제1항에 있어서,
    상기 제1 패턴 구조물은,
    상기 제1 금속패턴 구조물 내에 배치되며 상기 제1 전도성 입자와 상하 간에 중첩되도록 배치되는 제2 전도성 입자를 포함하는 반도체 발광소자.
  12. 패널 기판;
    상기 패널 기판 상에 배치되는 제1 배선전극, 제2 배선전극;
    상기 제1 패선전극, 상기 제2 배선전극상에 배치되는 반도체 발광소자;를 포함하며,
    상기 반도체 발광소자는 제1항 내지 제11항 중 하나의 반도체 발광소자이며,
    상기 반도체 발광소자의 제1 패드전극과 제2 패드전극은 상기 패널 기판의 제1 배선전극 및 상기 제2 배선전극에 각각 전기적으로 연결되는 반도체 발광소자를 포함하는 디스플레이 장치.
KR1020227038631A 2020-05-14 2020-05-14 반도체 발광소자 및 이를 포함하는 디스플레이 장치 KR20220164770A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/006381 WO2021230402A1 (ko) 2020-05-14 2020-05-14 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220164770A true KR20220164770A (ko) 2022-12-13

Family

ID=78524440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227038631A KR20220164770A (ko) 2020-05-14 2020-05-14 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Country Status (4)

Country Link
US (1) US20230178686A1 (ko)
EP (1) EP4152419A4 (ko)
KR (1) KR20220164770A (ko)
WO (1) WO2021230402A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049045A (ja) * 2005-08-11 2007-02-22 Rohm Co Ltd 半導体発光素子およびこれを備えた半導体装置
US10134950B2 (en) * 2016-08-18 2018-11-20 Genesis Photonics Inc. Micro light emitting diode and manufacturing method thereof
KR20200005096A (ko) * 2018-07-05 2020-01-15 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200006952A (ko) * 2018-07-11 2020-01-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102602393B1 (ko) * 2018-07-13 2023-11-16 삼성전자주식회사 마이크로 엘이디 디스플레이 및 이의 제작 방법
TWI671921B (zh) * 2018-09-14 2019-09-11 頎邦科技股份有限公司 晶片封裝構造及其晶片
KR102115189B1 (ko) * 2018-11-09 2020-05-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20200026774A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200002733A (ko) * 2019-12-19 2020-01-08 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO2021230402A1 (ko) 2021-11-18
EP4152419A1 (en) 2023-03-22
US20230178686A1 (en) 2023-06-08
EP4152419A4 (en) 2024-02-14

Similar Documents

Publication Publication Date Title
KR20190075869A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR101476688B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102436750B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180089771A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
US9627363B2 (en) Display device using semiconductor light emitting devices
KR102502970B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법 및 디스플레이 장치
US20220320371A1 (en) Display device using micro-leds and method for manufacturing same
EP4080571A1 (en) Display device using light emitting elements and manufacturing method therefor
KR20180082003A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR101793542B1 (ko) 반도체 발광소자의 이송 헤드, 이송 시스템 및 반도체 발광소자를 이송하는 방법
KR20190087219A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
EP4068368A1 (en) Display device using semiconductor light emitting elements, and method for manufacturing same
KR20180114439A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102115189B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180093767A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180130845A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20230037523A (ko) 어레이 기판, 패널, 및 이를 포함하는 표시장치
KR101987698B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200095210A (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
EP3985733A1 (en) Display device using micro-led, and manufacturing method therefor
EP4152419A1 (en) Semiconductor light-emitting element and display device including same
US20230335674A1 (en) Semiconductor light-emitting element and display device comprising same
KR20230002650A (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
US20240038933A1 (en) Semiconductor light-emitting device package and display device comprising same
KR20220164039A (ko) 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치