KR20220162058A - 패키지 레벨의 전자기기 또는 그 일부에 컨포멀 emi 쉴드를 형성하기 위한 시스템, 프로세스, 및 지그 - Google Patents

패키지 레벨의 전자기기 또는 그 일부에 컨포멀 emi 쉴드를 형성하기 위한 시스템, 프로세스, 및 지그 Download PDF

Info

Publication number
KR20220162058A
KR20220162058A KR1020220061301A KR20220061301A KR20220162058A KR 20220162058 A KR20220162058 A KR 20220162058A KR 1020220061301 A KR1020220061301 A KR 1020220061301A KR 20220061301 A KR20220061301 A KR 20220061301A KR 20220162058 A KR20220162058 A KR 20220162058A
Authority
KR
South Korea
Prior art keywords
jig
tray
singulated electronic
singulated
electromagnetic interference
Prior art date
Application number
KR1020220061301A
Other languages
English (en)
Inventor
분 시우 응
순 키앙 탄
엥 순 로
Original Assignee
이나리 테크놀로지 에스디엔 비에이치디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이나리 테크놀로지 에스디엔 비에이치디 filed Critical 이나리 테크놀로지 에스디엔 비에이치디
Publication of KR20220162058A publication Critical patent/KR20220162058A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0173—Template for holding a PCB having mounted components thereon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 발명은 적어도 하나의 싱귤레이션된 전자 패키지(300) 상에 컨포멀 전자기 간섭(EMI) 쉴드를 형성하기 위한 시스템을 제공하며, 이 시스템은 전자기 간섭 테이프(202)를 프레임(201) - 전자기 간섭 테이프(202)는 프레임(201) 전체를 덮음 - 에 장착함으로써 트레이(200)를 준비하는 트레이 준비 모듈, 적어도 하나의 싱귤레이션된 전자 패키지(300)를 트레이(200) 상에 배치하기 위한 픽 앤드 플레이스 모듈, 싱귤레이션된 전자 패키지들(300)을 갖는 트레이(200)를 지지하기 위한 지그(100), 및 스퍼터링 프로세스를 통해 싱귤레이션된 전자 패키지들(300) 상에 컨포멀 전자기 간섭 쉴드를 형성하는 스퍼터링 머신을 포함한다. 지그(100)는 아치형 표면(101)을 갖는 본체를 포함하고, 지그(100)의 아치형 표면(101)은 지그(100)와 전자 패키지(300) 사이에 실질적으로 연속적인 접촉을 가능케 한다.

Description

패키지 레벨의 전자기기 또는 그 일부에 컨포멀 EMI 쉴드를 형성하기 위한 시스템, 프로세스, 및 지그{A SYSTEM, PROCESS AND A JIG FOR FORMING CONFORMAL EMI SHIELD ON PACKAGE-LEVEL ELECTRONICS OR A PORTION THEREOF}
본 발명은 패키지 레벨의 전자기기 상에의 컨포멀 EMI(electromagnetic interference: 전자기 간섭) 쉴드의 형성에 관한 것이다. 보다 구체적으로, 본 발명은 이 형성을 용이하게 하는 지그(jig)를 갖는 시스템 및 프로세스에 관한 것이다.
EMI(전자기 간섭)는 전자기 방사선이 전자기 유도, 정전기 결합, 또는 전도를 통해 전자 회로의 의도된 작동을 간섭하는 자연 현상을 가리킨다. 전자 회로의 현재 동향은 보다 고도화되고 있는데, 이들은 소형화된 전자 패키지의 형태로 보다 높은 클럭 주파수와 고속의 에지 레이트(edge rates)를 갖는다. 하지만, 이러한 패키지들은 모종의 형태의 전자기 방사선을 방출하며 필연적으로 인위적인 전자 간섭의 원인이 된다. 상이한 기능의 복수의 전자 패키지를 갖는 고밀도로 패킹된 인쇄회로기판(PCB)에서는, 전자 패키지들 각각 사이의 상호 작용들로 인해 전자기 간섭이 존재하게 되는데, 이는 회로기판의 의도된 작동에 장애를 초래하게 된다.
전자 패키지들 각각 사이의 전자기 간섭을 해소하는 기본적인 방법은 전형적으로 외부 쉴드 하우징의 사용을 포함하는데, 외부 쉴드 하우징은 패러데이 케이지(Faraday Cage)의 개념에 따라 전자 패키지들이 전자기 방사선을 방출하거나 이에 의해 영향을 받는 것을 방지하기 위해 전자 패키지들을 덮는다. 그럼에도, PCB에 외부 쉴드 하우징을 포함하면 PCB는 부피가 커지고 무거워져서, 소형 폼 팩터의 PCB에는 실행 불가능한 EMI 쉴드 옵션이 된다.
이 문제를 해소하기 위해, 외부 차폐 박스 대신에, 전자 패키지의 봉지 몰드(encapsulation mould) 부분이 컨포멀 EMI 쉴드(conformal EMI shield)라고 하는 하나 이상의 도전성 금속층으로 코팅된다. 이는 스퍼터링 프로세스를 통해 수행될 수 있는 물리 증착(physical vapour deposition)을 통해 이루어진다. 스퍼터링 프로세스에서는, (앞서 언급한 도전성 금속인) 타겟 물질에 고에너지 이온들이 충돌하는데, 이는 타겟 물질의 원자들을 "넉오프(knocked off)"시킨다. 타겟 물질로부터 해방된 이들 원자는 다음으로 전자 패키지로 이동하여 그 봉지 몰드 부분에 퇴적된다. 스퍼터링 프로세스는 퇴적된 금속의 균일한 층을 제공하는 동시에, 높은 확장성(rate of scalability)도 제공한다.
하지만, 타겟 물질이 전자 패키지에 퇴적될 때, 운동 에너지로부터 열 에너지로의 변환으로 인해, 전자 패키지 자체가 가열을 겪을 수 있다. 이 열이 스퍼터링 프로세스 중에 적절히 방산되지 않으면, 이는 컨포멀 EMI 쉴드의 형성을 변형시키는 가스 방출로 이어질 수 있거나, 더 심하게는 열 허용치가 초과됨으로 인해 전자 컴포넌트의 고장으로 이어질 수 있다. 따라서, 스퍼터링 프로세스 중에 이 열 관리 문제를 해소하는, 바람직하게는 컨포멀 EMI 쉴드의 형성 중에 포함되는 장치 형태의 해법에 대한 필요성이 존재한다.
전자 패키지 상에의 컨포멀 EMI 쉴드의 형성과 관련된 선행 기술에 걸쳐 몇 가지 특허된 기술이 있다. 그 중에는 CN110047826A가 있는데, 이는 일종의 반도체 패키지와 패키지의 복수의 측면을 차폐하는 것을 포함하는 그 제조 방법을 개시한다. 이는 패키지들을 지지하기 위한 일종의 지그를 또한 개시하며, 스퍼터링 프로세스를 포함하여 전자 패키지에 컨포멀 EMI 쉴드를 적용하는 프로세스를 용이하게 한다. 지그는 반도체 패키지의 접점들을 EMI 쉴드 층으로 스퍼터링되지 않도록 덮는다.
다른 이러한 특허된 기술은 지그를 포함하는 EMI를 차폐하는 기능을 갖는 반도체 패키지의 제조를 개시하는 US7964938B2이다. 지그는 플라즈마 스퍼터링에 사용되는데, 컨포멀 EMI 쉴드를 형성하기 위해 스퍼터링 방법에 의해 반도체 패키지의 표면에 니켈 합금이 코팅된다.
또 다른 특허된 기술은 전자 패키지에 컨포멀 EMI 쉴드를 적용하기 위한 일종의 지그를 개시하는 CN103576602 (A)이다. 이 지그는 두 부분, 즉 전자 패키지를 고정하기 위한 프레임과 베이스를 갖는다. 컨포멀 EMI 쉴드의 형성은 스퍼터링을 통해 이루어진다.
앞서 언급된 선행 기술들은 전자 패키지 상에의 컨포멀 EMI 쉴드의 형성에 관한 것이지만, 이들은 스퍼터링 프로세스 중에 열 관리 문제를 다루는 수단을 개시하고 있지 않다. 따라서, 전자 패키지 상에의 컨포멀 EMI 쉴드의 형성을 위한 시스템 및 프로세스 - 이는 스퍼터링 프로세스 중에 열 관리를 제공함으로써 이 형성을 용이하게 하는 지그를 포함함 - 를 갖는 것이 바람직하다 할 것이다.
본 발명의 주 목적은 EMI(electronic interference: 전자기 간섭) 쉴드를 형성하기 위한 스퍼터링 프로세스 중에 열 관리를 용이하게 하는 장치를 제공하는 것이다. 이 목적을 달성하기 위해, 아치형 표면을 가지며 하나 이상의 고정 수단을 갖는 지그가 있다. 스퍼터링 프로세스 전에, 전자 패키지들은 트레이 상에 놓인다. 다음으로 이 트레이는 고정 수단을 통해 지그의 상단에 고정된다. 아치형 표면과 고정 수단의 이 조합적인 구성은, 스퍼터링 프로세스 중에 전자 패키지들로부터 지그로 열이 방산될 수 있도록 전자 패키지들과 지그 사이의 연속적인 접촉을 보장한다.
유리하게는, 전자 패키지들과 지그 사이의 연속적인 접촉은 스퍼터링 프로세스 중에 가스 방출의 발생을 저감시키는데, 이는 컨포멀 EMI 쉴드의 일관된 스퍼터링 퇴적을 보장한다. 더욱이, 이 연속적인 접촉은 열 방산도 또한 가능케 하므로, 전자 컴포넌트들의 열 허용치가 초과되지 않으며, 따라서 이는 스퍼터링 프로세스 중에 열악한 열 관리로 인한 전자 컴포넌트들의 고장을 저감시킨다.
본 발명은 싱귤레이션된(singulated) 전자 패키지들 상에 컨포멀 전자기 간섭(electromagnetic interference: EMI) 쉴드가 형성되는 스퍼터링 프로세스 중에 적어도 하나의 싱귤레이션된 전자 패키지를 지지하기 위한 지그를 제공하고자 하며, 지그는 싱귤레이션된 전자 패키지들이 수용되는 아치형 표면을 갖는 본체를 포함한다. 아치형 표면은 지그와 싱귤레이션된 전자 패키지 사이에 실질적으로 연속적인 접촉을 가능케 한다.
바람직하게는, 지그는 아치형 표면 상에 싱귤레이션된 전자 패키지를 유지하기 위한 고정 수단을 더 포함하고, 고정 수단은 지그의 본체에 인접하게 위치된 복수의 내장형 자석을 포함한다. 또한 바람직하게는, 지그의 아치형 표면은 융기된 포물면이다.
본 발명은 또한 적어도 하나의 싱귤레이션된 전자 패키지 상에 컨포멀 전자기 간섭(electromagnetic interference: EMI) 쉴드를 형성하기 위한 시스템을 제공하고자 하며, 전자기 간섭 테이프를 프레임 - 전자기 간섭 테이프는 프레임 전체를 덮음 - 에 장착함으로써 트레이를 준비하는 트레이 준비 모듈, 적어도 하나의 싱귤레이션된 전자 패키지를 트레이 상에 배치하기 위한 픽 앤드 플레이스 모듈(pick and place module), 아치형 표면을 갖는 본체를 포함하는 싱귤레이션된 전자 패키지들을 갖는 트레이를 지지하기 위한 지그, 및 스퍼터링 프로세스를 통해 싱귤레이션된 전자 패키지들 상에 컨포멀 전자기 간섭 쉴드를 형성하는 스퍼터링 머신을 포함한다. 지그의 아치형 표면은 지그와 싱귤레이션된 전자 패키지 사이에 실질적으로 연속적인 접촉을 가능케 한다.
바람직하게는, 시스템의 지그는 아치형 표면 상에 싱귤레이션된 전자 패키지들을 갖는 트레이를 유지하기 위해 제공되는 고정 수단을 더 포함하고, 고정 수단은 지그의 본체에 인접하게 위치된 복수의 내장형 자석을 포함한다.
바람직하게는, 시스템은 사전 싱귤레이션된(pre-singulated) 전자 패키지의 노출된 접점들을 덮기 위해 프리테이프(pre-tape)를 적층하기 위한 프리테이프 장착 모듈을 더 포함한다.
바람직하게는, 시스템의 픽 앤드 플레이스 모듈은 싱귤레이션된 전자 패키지들의 프리테이프가 전자기 간섭 테이프와 접촉한 상태로 싱귤레이션된 전자 패키지들을 트레이 상에 배치한다.
바람직하게는, 시스템은 x 방향 및 y 방향에 걸쳐 압력을 가함으로써 트레이 상에 싱귤레이션된 전자 패키지들을 견고하게 고정하는 압력 롤러 모듈을 더 포함한다.
바람직하게는, 시스템은 트레이를 픽 앤드 플레이스 모듈로부터 지그로 통과시키거나, 지그를 트레이와 함께 스퍼터링 머신 내외로 출입시키거나, 또는 이들의 조합을 행하는 로봇 아암을 더 포함한다.
본 발명은 또한 적어도 하나의 싱귤레이션된 전자 패키지 상에 컨포멀 전자기 간섭(electromagnetic interference: EMI) 쉴드를 형성하는 방법을 제공하고자 하며, 전자기 간섭 테이프를 프레임에 장착함으로써 트레이를 준비하는 단계, 적어도 하나의 싱귤레이션된 전자 패키지를 트레이 상에 배치하는 단계, 아치형 표면을 갖는 지그를 사용하여 트레이를 지지하는 단계, 및 스퍼터링 프로세스를 통해 트레이 상의 적어도 하나의 싱귤레이션된 전자 패키지 상에 컨포멀 전자기 간섭 쉴드를 형성하는 단계를 포함한다. 지그의 아치형 표면은 지그와 싱귤레이션된 전자 패키지 사이에 실질적으로 연속적인 접촉을 가능케 한다.
바람직하게는, 본 방법은 압력 롤러 모듈을 사용하여 x 방향 및 y 방향에 걸쳐 압력을 가함으로써 싱귤레이션된 전자 패키지들을 트레이 상에 고정하는 단계를 더 포함한다.
바람직하게는, 본 방법은 스퍼터링 프로세스의 완료 후에 트레이로부터 싱귤레이션된 전자 패키지들을 분리하는 단계를 더 포함한다.
본 기술분야의 통상의 기술자는 본 발명이 목적들을 수행하고 언급된 및 그 고유한 목적들 및 이점들을 달성하기에 매우 적합하다는 것을 용이하게 이해할 것이다. 본 명세서에 기재된 실시예들은 본 발명의 범위에 대한 제한으로서 의도되지 않는다.
본 발명의 이해를 용이하게 하기 위해, 첨부 도면들에는 바람직한 실시예들이 도시되는데, 이하의 설명과 연계하여 고려될 때 그 검토로부터 본 발명, 그 구성과 작동, 및 그 이점들 중 다수가 용이하게 이해 및 인식될 것이다.
도 1은 본 발명의 지그의 평면도를 도시한 도면이다.
도 2a는 상부 또는 하부에서 봤을 때의 본 발명의 지그의 측면도를 도시한 도면이다.
도 2b는 좌측 또는 우측에서 봤을 때의 본 발명의 지그의 측면도를 도시한 도면이다.
도 3a는 전자 패키지들이 놓이게 되는 트레이를 도시한 도면이다.
도 3b는 전자 패키지들이 놓인 트레이를 도시한 도면이다.
도 4는 트레이가 지그의 상단에 놓인 경우의 단면도를 도시한 도면이다.
도 5는 하나 이상의 전자 패키지에 EMI 컨포멀 쉴드가 형성되는 프로세스 플로차트를 도시하는 도면이다.
본 발명은 패키지 레벨의 전자기기 상에의 컨포멀 EMI(electromagnetic interference: 전자기 간섭) 쉴드의 형성에 관한 것이다. 보다 구체적으로, 본 발명은 이 형성을 용이하게 하는 지그(jig)를 갖는 시스템 및 프로세스에 관한 것이다. 본 발명은 또한 공통 요소들을 갖는 다수의 상이한 실시예로 제시될 수 있다. 본 발명의 개념에 따르면, 지그는 하나 이상의 고정 수단을 구비한 아치형 표면을 갖는 본체를 포함한다.
이제 도면들을 참조하여 예로서 본 발명이 보다 상세하게 설명될 것이다.
도 1은 스퍼터링 프로세스에 사용되는 본 발명의 지그(100)의 평면도를 도시한다. 도 2a와 도 2b 양자 모두는 그 아치형 표면(101)을 나타내는, 지그(100)의 측면도들을 도시한다. 도 3a는 트레이(200)를 도시하는 한편, 도 3b는 스퍼터링 프로세스 전에 하나 이상의 싱귤레이션된 전자 패키지(300)가 놓인 트레이(200)를 도시한다. 이 맥락에서의 싱귤레이션된 전자 패키지들(300)은 LGA(Land Grid Array) 패키지들, BGA(Ball Grid Array) 패키지들 등과 같은, 하지만 이들에 국한되지 않는 표면 실장 기술(Surface Mount Technologies: SMT)을 가리킨다. 기본적으로, 이들 싱귤레이션된 전자 패키지(300) 각각은 그 내부의 집적 회로를 보호하는 적어도 봉지 몰드(encapsulation mould) 또는 절연층을 갖는다.
본 발명의 본 실시예에서, 싱귤레이션된 전자 패키지들(300)은 웨이퍼 레벨의 패키징 프로세스 플로에서 유래한다. 이러한 프로세스에서, 전자 패키지들의 집적 회로를 포함하는 실리콘 웨이퍼는 다이싱 전에 봉지 몰드를 사용하여 패키징된다. 바람직하게는, 실리콘 웨이퍼가 봉지 몰드로 패키징된 후, 그 전체에 그 금속 접점들을 밀봉하기 위해 프리테이프(pre-tape)가 장착된다. 이는 추후 스퍼터링 프로세스 중에 접점들이 스퍼터링 물질에 노출되거나 스퍼터링 물질의 역유출(back spill)에 의해 오염되는 것을 방지하기 위함이다. 프리테이프(301)는 프리테이프 장착 모듈을 사용하여 장착되며, 바람직하게는 폴리에틸렌 테레프탈레이트(PET) 이형 라이너층, 열활성화 접착제층, 및 폴리이미드 필름층으로 구성된다. 프리테이프(301)의 장착에 따라, 적어도 하나의 싱귤레이션된 전자 패키지(300)가 생성되도록 다이싱 프로세스가 행해진다.
도 3a에 도시된 트레이(200)는 바람직하게는 강자성 재료로 제작된 프레임(201)을 포함하며, 사변형의 고리와 유사하게 형상이 이루어진다. 프레임(201)의 하나의 표면은 전체가 EMI 테이프(202)로 테이핑된다. EMI 테이프(202)의 접착 부분은 프레임(201)의 구멍을 통해 다른 표면에서 노출되며, 그에 따라 트레이(200)를 형성한다. EMI 테이프(202)는 바람직하게는 PET 이형 라이너층, 실리콘 접착제층, 및 폴리이미드 필름층을 포함한다. 다음으로 트레이(200)에는 픽 앤드 플레이스 머신(pick-and-place machine)을 사용하여 전자 패키지들(300)이 적재된다. 픽 앤드 플레이스 머신은 싱귤레이션된 전자 패키지들(300) 각각을 픽업하고, 뒤집어서는, 트레이(200)에 배치한다. 이는 전자 패키지(300)의 봉지 몰드가 위쪽을 향하고, 전자 패키지(300) 상의 프리테이프(301) 층이 아래쪽을 향하여 EMI 테이프(202)에 인접하도록 한다. 이는 도 3b에 따른 적재된 트레이(200)를 발생시킨다.
도 1, 도 2a, 및 도 2b에 도시된 바와 같이, 지그(100)는 바람직하게는 아치형 표면(101)을 갖는 입방체를 갖는다. 또한, 지그(100)는 지그(100)의 상단에 장착될 때 적재된 트레이(200)를 고정하기 위한 고정 수단인 복수의 내장형 자석(102)을 더 포함할 수 있다. 이들 내장형 자석(102)은 지그(100)의 측면들로부터 떨어져 인접하게 위치된다. 적재된 트레이(200)가 상단에 장착될 때, 적재된 트레이(200)의 프레임(201)은 내장형 자석들(102)에 수직으로 인접하게 된다. 그래서, 내장형 자석들(102)은 트레이(200)가 지그(100) 상의 적소에 고정되도록 트레이(200)의 프레임(201)을 자성적으로 끌어당기게 된다. 적재된 트레이(200)를 지그(100)에 고정하는 수단은 자석들의 사용에 한정될 필요는 없다. 적소에 고정하기 위해 트레이(200)의 프레임(201)을 지그(100)에 클램핑하는 클램프와 같은 다른 장치들도 사용될 수 있다. 마지막으로, 도 1, 도 2a, 및 도 2b에서 볼 수 있는 지그(100)의 측면들 상의 원통형 만입부(indented portions)는 바람직하게는 로봇 아암을 사용하여 스퍼터링 챔버와의 사이에서 지그(100)의 수송을 용이하게 한다.
도 4는 싱귤레이션된 전자 컴포넌트들(300)을 갖는 적재된 트레이(200)가 지그(100) 상에 배치되었을 때의 결과를 나타낸다. 도 4를 횡단면 방식으로 제시하면 이 조합적인 구성으로부터의 의도된 결과를 적절하게 보여준다. 볼 수 있듯이, 트레이(200)의 프레임(201)은 지그(100)의 내장형 자석들(102)에 의해 자성 인력을 통해 적소에 고정된다. 이렇게 함으로써, 트레이(200)의 EMI 테이프(202) 부분은 약간 신장되며, 바람직하게는 융기된 포물면의 형상인 지그(100)의 아치형 표면(101)으로 인해 위쪽으로 볼록하게 된다. 그 결과, 전자 패키지(300) 각각과 지그(100) 사이에는 연속적인 접촉이 형성된다. EMI 컨포멀 쉴드의 형성을 위한 스퍼터링 프로세스 중에, 스퍼터링 물질이 전자 패키지(300)의 봉지 몰드 부분에 퇴적된다. 이 프로세스로부터 발생되는 열에너지가 전자 패키지(300)로부터 지그(100)로 방산된다. 열 방산은 프리테이프(301)와 EMI 테이프(202) 양자 모두에 존재하는 폴리이미드 필름 - 이는 우수한 열 전도체이므로 - 에 의해 더욱 강화된다. 그래서, 열 에너지는 전도를 통해 전자 패키지(300)로부터 멀리 전달된다.
도 1 내지 도 3b에서 볼 수 있듯이 지그(100)의 본체가 입방체일 필요는 없으며, 트레이(200)도 사변형의 형상일 필요가 없다는 것에 유의해야 한다. 혹은, 지그(100)의 본체는 원통형일 수도 있고, 트레이(200)는 프레임(201)이 환형 형상으로 되도록 함으로써 원형일 수도 있다. 또한, 지그(100)의 아치형 표면(101)은 포물면에 한정될 필요는 없으며, 이상적으로는 전자 패키지들(300)이 적재된 트레이(200)가 지그(100) 상에 배치되었을 때 EMI 테이프(202)를 도 4에서 볼 수 있듯이 팽팽한 방식으로 위쪽으로 볼록하게 하는 임의의 형태의 압출 표면일 수 있다. 또한, 사용되는 프리테이프(301) 및 EMI 테이프(202)의 층들은 앞서 설명된 것에 한정될 필요는 없으며, Kapton 테이프, Upilex® 등과 같이 우수한 열전도성을 갖는 다른 유형의 테이프들로 구성될 수도 있다.
지그(100)를 사용하여 하나 이상의 전자 패키지(300) 상에 EMI 컨포멀 쉴드가 형성되는 프로세스 플로차트가 도 5에 도시되어 있다.
프로세스 플로차트는 웨이퍼 레벨의 패키징 프로세스의 일부인 단계 501에서 시작되는데, 사전 싱귤레이션된 전자 패키지를 형성하기 위해 봉지 몰드가 웨이퍼의 상단에 형성되었다. 사전 싱귤레이션된 전자 패키지의 금속 접점들은 프리테이프(301)로 이들을 테이핑함으로써 덮여진다. 이에 이어서, 단계 502에서, 사전 싱귤레이션된 전자 패키지는 복수의 싱귤레이션된 전자 패키지(300)가 되도록 다이싱 프로세스를 거친다. 이것으로, 웨이퍼 레벨의 패키징 프로세스 부분을 커버하는 단계들이 완료된다.
트레이(200)가 다음으로 단계 503에서 준비된다. 트레이(200)의 준비는 상술한 것을 유사하게 따르는데, 프레임(201)이 EMI 테이프(202)로 테이핑된다. 트레이(200)가 완료되면, 다음 단계인 단계 504가 행해지는데, 여기서 싱귤레이션된 전자 패키지들(300)은 픽 앤드 플레이스 머신을 사용하여 개별적으로 픽업되고, 뒤집혀지며, 트레이(200)에 놓인다. 전자 패키지(300)의 봉지 몰드가 위쪽을 향하는 한편, 전자 패키지(300) 상의 프리테이프(301) 층이 아래쪽을 향하여 EMI 테이프(202)에 인접하게 되도록, 싱귤레이션된 전자 패키지들(300)을 뒤집는 것이 필요하다. 이는 도 3b에서 앞서 본 바와 같이 적재된 트레이(200)를 발생시킨다.
이에 이어서, 싱귤레이션된 전자 패키지들(300)이 압력 롤러 모듈을 사용하여 트레이(200) 상에 고정되는 단계 505가 행해진다. 압력 롤러 모듈은 적재된 트레이(200)의 x 방향과 y 방향에 걸쳐 압력을 가한다. 이는 첫 번째 롤(roll) 후에 트레이(200)를 90° 회전시킴으로써, 또는 첫 번째 롤 후에 롤러를 90° 회전시킴으로써 행해질 수 있다. 이후, 적재된 트레이(200)는 이제 스퍼터링 프로세스를 거치기 위해 지그(100) 상에 배치될 준비가 된다.
적재된 트레이(200)가 단계 506에 따라 지그(100) 상에 배치됨에 따라, 이들은 도 4에 도시된 것과 구성적으로 유사하게 된다. 다음 단계는 단계 507이 되는데, 여기서 적재된 트레이(200)와 지그(100)는 단계 508의 스퍼터링 프로세스를 위해 스퍼터링 머신의 챔버에 적재된다. 단계 508 동안에, 바람직하게는, 3개의 금속층이 각각의 싱귤레이션된 전자 패키지(300)의 봉지 몰드 상에 퇴적되어 컨포멀 EMI 쉴드를 형성한다. 이들 층은 기존의 SuS-CU-SuS 층 적층물(buildup)에 해당하는데, 첫 번째 씨드층(seed layer)은 스테인리스강이고, 두 번째 벌크층은 순동(pure copper)이며, 최종 피니셔층(finisher layer)은 스테인리스강이다. 단계 508의 스퍼터링 프로세스 중에, 전자 패키지들(300)은 금속층들이 그 위에 퇴적됨으로 인해 가열될 수 있다. 전자 패키지(300)와 지그(100) 사이의 연속적인 접촉은 이 열 또는 열 에너지를 전도를 통해 전자 패키지(300)로부터 지그(100)로 방산시키는 데 기여하게 되며, 그에 따라 전자 패키지들(300)의 온도가 열 허용 한계 내에서 유지되게 한다. 이는 또한 전자 패키지(300)의 봉지 몰드 부분에 형성되는 컨포멀 EMI 쉴드층을 변형시킬 수 있는 가스 방출의 발생을 저감시킨다.
스퍼터링 프로세스가 완료되면, 지그(100)는 트레이(200)와 함께 단계 509에 따라 스퍼터링 챔버로부터 탈거되고는, 실온에 방치하여 냉각시킨다. 그 후에는 단계 510이 되는데, 여기서 전자 패키지들(300)을 포함하는 적재된 트레이(200)가 지그(100)로부터 분리되며, 지그(100)는 다음으로 후속으로 들어오는 적재된 트레이(200)에 재사용될 수 있다. 최종 단계는 단계 511인데, 여기서는 이제 컨포멀 EMI 쉴드층을 갖는 전자 패키지들(300)이 다음으로 추가의 품질 검사 프로세스를 위해 적재된 트레이(200)로부터 탈거된다. EMI 테이프(202)가 제거되며, 그래서 전자 패키지들(300)이 탈거될 수 있다. 이것으로, 전자 패키지들(300) 상에의 컨포멀 EMI 쉴드의 형성이 온전히 설명된다.
궁극적으로, 컨포멀 EMI 쉴드의 형성을 위한 시스템 및 방법에 지그(100)를 포함하는 것은 전자 패키지들(300)과 지그(100) 사이의 연속적인 접촉을 보장한다. 그래서, 이는 스퍼터링 프로세스 중에 가스 방출의 발생을 저감시켜서 컨포멀 EMI 쉴드의 일관된 스퍼터링 퇴적을 보장한다. 더욱이, 이 연속적인 접촉은 열 방산도 또한 가능케 하므로, 전자 패키지들(300)의 열 허용치가 초과되지 않으며, 따라서 이는 스퍼터링 프로세스 중에 열악한 열 관리로 인한 전자 패키지들(300)의 고장을 저감시킨다.
본 발명은 첨부된 청구범위에 포함된 것 및 전술한 설명에 포함된 것을 포함한다. 본 발명은 그 바람직한 형태로 상세하게 설명되었으나, 바람직한 형태의 본 발명은 단지 예로서만 이루어졌으며 본 발명의 범위로부터 일탈함이 없이 구성의 세부사항 및 부품들의 조합 및 배치에 있어서의 다수의 변경에 의지할 수 있다는 것이 이해된다.

Claims (12)

  1. 싱귤레이션된(singulated) 전자 패키지들(300) 상에 컨포멀 전자기 간섭(electromagnetic interference: EMI) 쉴드가 형성되는 스퍼터링 프로세스 중에 적어도 하나의 싱귤레이션된 전자 패키지(300)를 지지하기 위한 지그(100)로서,
    상기 싱귤레이션된 전자 패키지들(300)이 수용되는 아치형 표면(101)을 갖는 본체:
    를 포함하고,
    상기 아치형 표면(101)은 상기 지그(100)와 상기 싱귤레이션된 전자 패키지(300) 사이에 실질적으로 연속적인 접촉을 가능케 하는,
    지그(100).
  2. 제1 항에 있어서,
    상기 지그(100)는 상기 아치형 표면(101) 상에 상기 싱귤레이션된 전자 패키지(300)를 유지하기 위한 고정 수단을 더 포함하고, 상기 고정 수단은 상기 지그(100)의 본체에 인접하게 위치된 복수의 내장형 자석(102)을 포함하는,
    지그(100).
  3. 제1 항 또는 제2 항에 있어서,
    상기 아치형 표면(101)은 융기된 포물면인,
    지그(100).
  4. 적어도 하나의 싱귤레이션된 전자 패키지(300) 상에 컨포멀 전자기 간섭(electromagnetic interference: EMI) 쉴드를 형성하기 위한 시스템으로서,
    전자기 간섭 테이프(202)를 프레임(201) - 상기 전자기 간섭 테이프(202)는 상기 프레임(201) 전체를 덮음 - 에 장착함으로써 트레이(200)를 준비하는 트레이 준비 모듈;
    적어도 하나의 싱귤레이션된 전자 패키지(300)를 상기 트레이(200) 상에 배치하기 위한 픽 앤드 플레이스 모듈(pick and place module);
    아치형 표면(101)을 갖는 본체를 포함하는, 상기 싱귤레이션된 전자 패키지들(300)을 갖는 상기 트레이(200)를 지지하기 위한 지그(100); 및
    스퍼터링 프로세스를 통해 상기 싱귤레이션된 전자 패키지들(300) 상에 컨포멀 전자기 간섭 쉴드를 형성하는 스퍼터링 머신:
    을 포함하며,
    상기 지그(100)의 상기 아치형 표면(101)은 상기 지그(100)와 상기 싱귤레이션된 전자 패키지(300) 사이에 실질적으로 연속적인 접촉을 가능케 하는,
    시스템.
  5. 제4 항에 있어서,
    상기 지그(100)는 상기 아치형 표면(101) 상에 상기 싱귤레이션된 전자 패키지들(300)을 갖는 트레이(200)를 유지하기 위해 제공되는 고정 수단을 더 포함하고, 상기 고정 수단은 상기 지그(100)의 본체에 인접하게 위치된 복수의 내장형 자석(102)을 포함하는,
    시스템.
  6. 제4 항 또는 제5 항에 있어서,
    사전 싱귤레이션된(pre-singulated) 전자 패키지의 노출된 접점들을 덮기 위해 프리테이프(pre-tape)(301)를 적층하기 위한 프리테이프 장착 모듈을 더 포함하는, 시스템.
  7. 제4 항 내지 제6 항 중 어느 한 항에 있어서,
    상기 픽 앤드 플레이스 모듈은 상기 싱귤레이션된 전자 패키지들(300)의 프리테이프(301)가 상기 전자기 간섭 테이프(202)와 접촉한 상태로 상기 싱귤레이션된 전자 패키지들(300)을 상기 트레이(200) 상에 배치하는,
    시스템.
  8. 제4 항 내지 제7 항 중 어느 한 항에 있어서,
    x 방향 및 y 방향에 걸쳐 압력을 가함으로써 상기 트레이(200) 상에 상기 싱귤레이션된 전자 패키지들(300)을 견고하게 고정하는 압력 롤러 모듈을 더 포함하는, 시스템.
  9. 제4 항 내지 제8 항 중 어느 한 항에 있어서,
    상기 트레이(200)를 상기 픽 앤드 플레이스 모듈로부터 상기 지그(100)로 통과시키거나, 상기 지그(100)를 상기 트레이(200)와 함께 상기 스퍼터링 머신 내외로 출입시키거나, 또는 이들의 조합을 행하는 로봇 아암을 더 포함하는, 시스템.
  10. 제4 항에 따라 적어도 하나의 싱귤레이션된 전자 패키지(300) 상에 컨포멀 전자기 간섭(electromagnetic interference: EMI) 쉴드를 형성하는 방법으로서,
    전자기 간섭 테이프(202)를 프레임(201)에 장착함으로써 트레이(200)를 준비하는 단계;
    적어도 하나의 싱귤레이션된 전자 패키지(300)를 상기 트레이(200) 상에 배치하는 단계;
    아치형 표면(101)을 갖는 지그(100)를 사용하여 상기 트레이(200)를 지지하는 단계; 및
    스퍼터링 프로세스를 통해 상기 트레이(200) 상의 적어도 하나의 싱귤레이션된 전자 패키지(300) 상에 컨포멀 전자기 간섭 쉴드를 형성하는 단계:
    를 포함하며,
    상기 지그(100)의 상기 아치형 표면(101)은 상기 지그(100)와 상기 싱귤레이션된 전자 패키지(300) 사이에 실질적으로 연속적인 접촉을 가능케 하는,
    방법.
  11. 제10 항에 있어서,
    압력 롤러 모듈을 사용하여 x 방향 및 y 방향에 걸쳐 압력을 가함으로써 상기 싱귤레이션된 전자 패키지들(300)을 상기 트레이(200) 상에 고정하는 단계를 더 포함하는, 방법.
  12. 제10 항 또는 제11 항에 있어서,
    상기 스퍼터링 프로세스의 완료 후에 상기 트레이(200)로부터 상기 싱귤레이션된 전자 패키지들(300)을 분리하는 단계를 더 포함하는, 방법.
KR1020220061301A 2021-05-31 2022-05-19 패키지 레벨의 전자기기 또는 그 일부에 컨포멀 emi 쉴드를 형성하기 위한 시스템, 프로세스, 및 지그 KR20220162058A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2021003026 2021-05-31
MYPI2021003026 2021-05-31

Publications (1)

Publication Number Publication Date
KR20220162058A true KR20220162058A (ko) 2022-12-07

Family

ID=84194578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220061301A KR20220162058A (ko) 2021-05-31 2022-05-19 패키지 레벨의 전자기기 또는 그 일부에 컨포멀 emi 쉴드를 형성하기 위한 시스템, 프로세스, 및 지그

Country Status (4)

Country Link
US (1) US20220386450A1 (ko)
KR (1) KR20220162058A (ko)
CN (1) CN115483171A (ko)
TW (1) TWI833231B (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM337823U (en) * 2008-01-14 2008-08-01 Chi Yhei Tech Internat Co Ltd Structure improvement for symmetric arc-type cutting table and jig frame
JP6495079B2 (ja) * 2015-04-14 2019-04-03 株式会社ディスコ チャックテーブル
JP2018026498A (ja) * 2016-08-12 2018-02-15 日東電工株式会社 半導体パッケージのマスキング方法

Also Published As

Publication number Publication date
US20220386450A1 (en) 2022-12-01
TWI833231B (zh) 2024-02-21
CN115483171A (zh) 2022-12-16
TW202312853A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
US20060290010A1 (en) Method of embedding semiconductor chip in support plate and embedded structure thereof
JP2018533848A (ja) キャリア超薄型基板
US10643953B2 (en) Electronic component packaged in component carrier serving as shielding cage
US20180005957A1 (en) Shielded package with integrated antenna
CN106711124A (zh) 具有电磁干扰遮蔽的半导体装置
US10643928B2 (en) Electronic device with a plurality of component carrier packages being electrically and mechanically connected
US10079161B2 (en) Method for producing a semiconductor package
CN107836040B (zh) 电子部件的制造方法以及处理系统
TW201719777A (zh) 工件保持體及成膜裝置
TWI679293B (zh) 成膜裝置
US9245854B2 (en) Organic module EMI shielding structures and methods
TWI669406B (zh) Film forming device and embedded processing device
KR20220162058A (ko) 패키지 레벨의 전자기기 또는 그 일부에 컨포멀 emi 쉴드를 형성하기 위한 시스템, 프로세스, 및 지그
CN109686669B (zh) 一种集成电路封装方法及封装结构
WO2023125666A1 (zh) 电磁屏蔽封装方法和电磁屏蔽封装结构
KR102019943B1 (ko) 전자 부품 캐리어 시트 및 이를 이용한 박막 형성장치
US9420709B2 (en) Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same
JP7132198B2 (ja) 成膜装置及び埋込処理装置
KR20180042800A (ko) 회로모듈의 제조 방법 및 성막 장치
KR20210003369A (ko) Ｕｖ 반응성 접착층이 포함된 캐리어 필름을 이용한 소자의 공정처리 수행 방법
US11825595B2 (en) Manufacturing method of circuit board assembly
JP6949381B2 (ja) 立体状対象物表面の金属膜蒸着装置
KR20130055960A (ko) 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법
JP2020141152A (ja) 半導体アセンブリおよび半導体アセンブリの製造方法