KR20220158244A - 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물 - Google Patents

반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물 Download PDF

Info

Publication number
KR20220158244A
KR20220158244A KR1020227035548A KR20227035548A KR20220158244A KR 20220158244 A KR20220158244 A KR 20220158244A KR 1020227035548 A KR1020227035548 A KR 1020227035548A KR 20227035548 A KR20227035548 A KR 20227035548A KR 20220158244 A KR20220158244 A KR 20220158244A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
composition
peeling
group
adhesive layer
Prior art date
Application number
KR1020227035548A
Other languages
English (en)
Inventor
다카히사 오쿠노
마사키 야나이
다쿠야 후쿠다
히로토 오가타
슌스케 모리야
šœ스케 모리야
히로시 오기노
데츠야 신조
Original Assignee
닛산 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛산 가가쿠 가부시키가이샤 filed Critical 닛산 가가쿠 가부시키가이샤
Publication of KR20220158244A publication Critical patent/KR20220158244A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/24—Hydrocarbons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0028—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by adhesive surfaces
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C11D11/0047—
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/50—Solvents
    • C11D7/5004—Organic solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/20—Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Detergent Compositions (AREA)

Abstract

본 발명은, 반도체 기판 상의 접착층을, 박리용 조성물을 이용하여 박리하는 공정을 포함하는, 반도체 기판의 세정 방법으로서, 상기 박리용 조성물이, 용매를 포함하고, 염을 포함하지 않으며, 상기 용매가, 분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어지고, 상기 접착층 상의 상기 박리용 조성물의 접촉각이, 31.5도 미만인 것을 특징으로 하는 반도체 기판의 세정 방법이다.

Description

반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물
본 발명은, 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물에 관한 것이다.
종래 2차원적인 평면 방향으로 집적해 온 반도체 웨이퍼는, 한층 더한 집적화를 목적으로 평면을 더 나아가 3차원 방향으로도 집적(적층)하는 반도체 집적 기술이 요구되고 있다. 이 3차원 적층은 실리콘 관통 전극(TSV: through silicon via)에 의해 결선(結線)하면서 다층으로 집적해 가는 기술이다. 다층으로 집적할 때에, 집적되는 각각의 웨이퍼는 형성된 회로면과는 반대측(즉, 이면)을 연마에 의해 박화(薄化)하고, 박화된 반도체 웨이퍼를 적층한다.
박화 전의 반도체 웨이퍼(여기에서는 단지 웨이퍼라고도 부른다)가, 연마 장치로 연마하기 위해 지지체에 접착된다. 그때의 접착은 연마 후에 용이하게 박리되어야 하기 때문에, 가(假)접착이라고 불린다. 이 가접착은 지지체로부터 용이하게 떼어내져야 하고, 떼어냄에 큰 힘을 가하면 박화된 반도체 웨이퍼는, 절단되거나 변형되거나 하는 일이 있으며, 그와 같은 일이 발생하지 않도록, 용이하게 떼어내진다. 그러나, 반도체 웨이퍼의 이면 연마 시에 연마 응력에 의해 떨어지거나 어긋나거나 하는 것은 바람직하지 않다. 따라서, 가접착에 요구되는 성능은 연마 시의 응력에 견디고, 연마 후에 용이하게 떼어내지는 것이다. 예를 들면 연마 시의 평면 방향에 대해 높은 응력(강한 접착력)을 갖고, 떼어냄 시의 평면 방향에 교차하는 방향, 즉, 세로 방향에 대해 낮은 응력(약한 접착력)을 갖는 성능이 요구된다. 또, 가공 공정에서 150℃ 이상의 고온이 되는 경우가 있어, 추가로, 내열성도 요구된다.
이와 같은 사정하, 반도체 분야에 있어서는, 가접착제로서, 이러한 성능을 구비할 수 있는 폴리실록산계 접착제가 주로 이용된다. 그리고, 폴리실록산계 접착제를 이용한 폴리실록산계 접착에서는, 박화한 기판을 박리한 후에 기판 표면에 접착제 잔류물이 잔존하는 경우가 자주 있는데, 그 후의 공정에서의 문제를 회피하기 위해, 이 잔류물을 제거하고, 반도체 기판 표면의 세정을 행하기 위한 세정제 조성물의 개발이 이루어져 오고 있다(예를 들면 특허문헌 1, 2). 특허문헌 1에는, 극성 비(非)프로톤성 용제와 제 4 급 암모늄 수산화물을 포함하는 실록산 수지의 제거제가 개시되고, 특허문헌 2에는, 불화 알킬·암모늄을 포함하는 경화 수지 제거제가 개시되어 있다. 그러나, 요즈음의 반도체 분야에서는, 새로운 세정제 조성물에 대한 요망이 항상 존재하고, 효과적인 세정제 조성물이나 세정 방법에 대한 요망은 항상 존재한다.
한편, 반도체 웨이퍼는, 예를 들면 금속의 도전성 재료로 이루어지는 범프 볼을 개재하여 반도체칩과 전기적으로 접속하고 있으며, 이와 같은 범프 볼을 구비하는 칩을 이용함으로써, 반도체 패키징의 소형화가 도모되고 있다.
이 점, 동(銅)이나 주석과 같은 금속으로 이루어지는 범프 볼은, 내부식성이 부족한 점에서, 지지체나 웨이퍼의 접착제 잔류물을 제거하기 위한 세정제 조성물로 손상을 입는다는 과제가 있으며(특허문헌 3), 기판의 세정 시에 범프 볼을 부식하지 않는 점이, 세정제 조성물이나 세정 방법에 요구되는 사항의 하나로서 들어진다.
국제공개 제2014/092022호 미국특허 제6818608호 한국특허 공개 2018-0066550호
본 발명은, 상기 사정을 감안하여 이루어진 것이고, 예를 들면 실록산계 접착제를 이용하여 얻어지는 접착층을 그 표면에 갖는 반도체 기판 상으로부터, 반도체 기판의 범프에의 대미지를 저감 또는 억제하면서, 당해 접착층을 적합하게 또한 용이하게 제거하기 위한 반도체 기판의 세정 방법, 그와 같은 세정 방법을 포함하는 가공된 반도체 기판의 제조 방법, 및 그와 같은 세정 방법에 이용되는 박리용 조성물을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 검토를 거듭한 결과, 반도체 기판 상의 접착층을, 특히 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하는 실록산계 접착제로부터 얻어지는 경화막인 접착층을, 용매를 포함하고, 염을 포함하지 않는 박리용 조성물을 이용하여 박리하며, 반도체 기판을 세정할 때에, 상기 용매로서, 160 미만의 분자량을 갖는 특정의 유기용매 1종 또는 2종 이상을 이용하는 동시에, 상기 접착층 상의 상기 박리용 조성물의 접촉각을 31.5도 미만으로 함으로써, 반도체 기판의 범프에의 대미지를 저감 또는 억제하면서, 효율적으로 또한 용이하게 박리할 수 있는 것을 찾아내어, 본 발명을 완성시켰다.
즉, 본 발명은,
1. 반도체 기판 상의 접착층을, 박리용 조성물을 이용하여 박리하는 공정을 포함하는, 반도체 기판의 세정 방법으로서,
상기 박리용 조성물이, 용매를 포함하고, 염을 포함하지 않으며,
상기 용매가, 분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어지고,
상기 접착층 상의 상기 박리용 조성물의 접촉각이, 31.5도 미만인 것을 특징으로 하는 반도체 기판의 세정 방법,
2. 상기 분자량이, 70 이상인 1의 반도체 기판의 세정 방법,
3. 상기 용매가, 디(n-부틸) 에테르, n-데칸, 디(n-펜틸) 에테르, 1-아미노-n-펜탄, p-멘탄, 초산(酢酸) 부틸, 시클로헥산, 디(n-프로필) 술피드, 초산 펜틸, 디(n-부틸) 술피드, 메시틸렌, 리모넨 및 p-시멘으로부터 선택되는 1종 또는 2종 이상으로 이루어지는 1의 반도체 기판의 세정 방법,
4. 상기 접착층이, 실록산계 접착제, 아크릴 수지계 접착제, 에폭시 수지계 접착제, 폴리아미드계 접착제, 폴리스티렌계 접착제, 폴리이미드 접착제 및 페놀 수지계 접착제로부터 선택되는 적어도 1종을 포함하는 접착제 성분 (S)를 포함하는 접착제 조성물을 이용하여 얻어지는 막인 1∼3 중 어느 것의 반도체 기판의 세정 방법,
5. 상기 접착제 성분 (S)가, 실록산계 접착제를 포함하는 4의 반도체 기판의 세정 방법,
6. 상기 실록산계 접착제가, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하는 5의 반도체 기판의 세정 방법,
7. 반도체 기판과, 지지 기판과, 접착제 조성물로부터 얻어지는 접착층을 구비하는 적층체를 제조하는 제 1 공정,
얻어진 적층체의 반도체 기판을 가공하는 제 2 공정,
지지 기판으로부터, 반도체 기판 및 접착층을 분리하는 제 3 공정, 및
반도체 기판 상의 접착층을 박리용 조성물을 이용하여 박리하는 제 4 공정을 포함하는, 가공된 반도체 기판의 제조 방법에 있어서,
상기 박리용 조성물이, 용매를 포함하고, 염을 포함하지 않으며,
상기 용매가, 분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어지고,
상기 접착층 상의 상기 박리용 조성물의 접촉각이, 31.5도 미만인 것을 특징으로 하는 가공된 반도체 기판의 제조 방법,
8. 상기 분자량이, 70 이상인 7의 가공된 반도체 기판의 제조 방법,
9. 상기 용매가, 디(n-부틸) 에테르, n-데칸, 디(n-펜틸) 에테르, 1-아미노-n-펜탄, p-멘탄, 초산 부틸, 시클로헥산, 디(n-프로필) 술피드, 초산 펜틸, 디(n-부틸) 술피드, 메시틸렌, 리모넨 및 p-시멘으로부터 선택되는 1종 또는 2종 이상으로 이루어지는 7의 가공된 반도체 기판의 제조 방법,
10. 상기 접착층이, 실록산계 접착제, 아크릴 수지계 접착제, 에폭시 수지계 접착제, 폴리아미드계 접착제, 폴리스티렌계 접착제, 폴리이미드 접착제 및 페놀 수지계 접착제로부터 선택되는 적어도 1종을 포함하는 접착제 성분 (S)를 포함하는 접착제 조성물을 이용하여 얻어지는 막인 7∼9 중 어느 것의 가공된 반도체 기판의 제조 방법,
11. 상기 접착제 성분 (S)가, 실록산계 접착제를 포함하는 10의 가공된 반도체 기판의 제조 방법,
12. 상기 실록산계 접착제가, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하는 11의 가공된 반도체 기판의 제조 방법,
13. 반도체 기판을 세정할 때에 상기 반도체 기판 상의 접착층을 박리하기 위해 이용되는 박리용 조성물로서,
분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어지는 용매를 포함하고,
염을 포함하지 않으며,
상기 접착층 상의 접촉각이, 31.5도 미만인 것을 특징으로 하는 박리용 조성물,
14. 상기 분자량이, 70 이상인 13의 박리용 조성물,
15. 상기 용매가, 디(n-부틸) 에테르, n-데칸, 디(n-펜틸) 에테르, 1-아미노-n-펜탄, p-멘탄, 초산 부틸, 시클로헥산, 디(n-프로필) 술피드, 초산 펜틸, 디(n-부틸) 술피드, 메시틸렌, 리모넨 및 p-시멘으로부터 선택되는 1종 또는 2종 이상으로 이루어지는 13의 박리용 조성물,
16. 상기 접착층이, 실록산계 접착제, 아크릴 수지계 접착제, 에폭시 수지계 접착제, 폴리아미드계 접착제, 폴리스티렌계 접착제, 폴리이미드 접착제 및 페놀 수지계 접착제로부터 선택되는 적어도 1종을 포함하는 접착제 성분 (S)를 포함하는 접착제 조성물을 이용하여 얻어지는 막인 13∼15 중 어느 것의 박리용 조성물,
17. 상기 접착제 성분 (S)가, 실록산계 접착제를 포함하는 16의 박리용 조성물,
18. 상기 실록산계 접착제가, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하는 17의 박리용 조성물을 제공한다.
본 발명의 반도체 기판의 세정 방법을 이용함으로써, 예를 들면 실록산계 접착제를 이용하여 얻어지는 접착층을 그 표면에 갖는 반도체 기판 상으로부터, 당해 접착층을 적합하게 또한 용이하게 제거할 수 있기 때문에, 고효율로 양호한 반도체 소자의 제조를 기대할 수 있다.
특히, 접착층을 갖는 반도체 기판이 범프를 구비하는 경우, 범프에의 대미지를 회피 또는 억제하면서, 당해 접착층을 적합하게 또한 용이하게 제거할 수 있기 때문에, 고효율 또한 고신뢰성으로 양호한 반도체 소자의 제조를 기대할 수 있다.
본 발명의 반도체 기판의 세정 방법은, 반도체 기판 상의 접착층을, 박리용 조성물을 이용하여 박리하는 공정을 포함하며, 상기 박리용 조성물이, 용매를 포함하고, 염을 포함하지 않으며, 상기 용매가, 분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어지고, 상기 접착층 상의 상기 박리용 조성물의 접촉각이, 31.5도 미만이다.
반도체 기판은, 예를 들면, 웨이퍼이고, 그 구체예로는, 직경 300mm, 두께 770㎛ 정도의 실리콘 웨이퍼 등을 들 수 있지만, 이것으로 한정되지 않는다.
이러한 반도체 기판 상의 접착층은, 예를 들면, 접착제 성분 (S)를 포함하는 접착제 조성물로부터 얻어지는 막이다.
이와 같은 접착제 성분 (S)는, 이 종류의 용도에 이용되는 것이면 특별히 한정되는 것은 아니고, 예를 들면, 실록산계 접착제, 아크릴 수지계 접착제, 에폭시 수지계 접착제, 폴리아미드계 접착제, 폴리스티렌계 접착제, 폴리이미드 접착제, 페놀 수지계 접착제 등을 들 수 있다.
이들 중에서도, 웨이퍼 등의 가공 시는 적합한 접착능을 나타내고, 가공 후는 적합하게 박리 가능하며, 또한 내열성도 뛰어난 점에서, 접착제 성분 (S)로는, 실록산계 접착제가 바람직하다.
바람직한 양태에 있어서는, 본 발명에서 이용하는 접착제 조성물은, 접착제 성분으로서, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하고, 보다 바람직한 양태에 있어서는, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)는, SiO2로 표시되는 실록산 단위(Q 단위), R1R2R3SiO1/2로 표시되는 실록산 단위(M 단위), R4R5SiO2/2로 표시되는 실록산 단위(D 단위) 및 R6SiO3/2로 표시되는 실록산 단위(T 단위)로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 폴리실록산 (A1)과, 백금족 금속계 촉매 (A2)를 포함하며, 상기 폴리실록산 (A1)은, SiO2로 표시되는 실록산 단위(Q' 단위), R1'R2'R3'SiO1/2로 표시되는 실록산 단위(M' 단위), R4'R5'SiO2/2로 표시되는 실록산 단위(D' 단위) 및 R6'SiO3/2로 표시되는 실록산 단위(T' 단위)로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 동시에, 상기 M' 단위, D' 단위 및 T' 단위로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 폴리오르가노실록산 (a1)과, SiO2로 표시되는 실록산 단위(Q" 단위), R1"R2"R3"SiO1/2로 표시되는 실록산 단위(M" 단위), R4"R5"SiO2/2로 표시되는 실록산 단위(D" 단위) 및 R6"SiO3/2로 표시되는 실록산 단위(T" 단위)로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 동시에, 상기 M" 단위, D" 단위 및 T" 단위로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 폴리오르가노실록산 (a2)를 포함한다.
R1∼R6는, 규소 원자에 결합하는 기 또는 원자이고, 각각 독립하여, 알킬기, 알케닐기 또는 수소 원자를 나타낸다.
R1'∼R6'는, 규소 원자에 결합하는 기이고, 각각 독립하여, 알킬기 또는 알케닐기를 나타내지만, R1'∼R6' 중 적어도 하나는, 알케닐기이다.
R1"∼R6"는, 규소 원자에 결합하는 기 또는 원자이고, 각각 독립하여, 알킬기 또는 수소 원자를 나타내지만, R1"∼R6" 중 적어도 하나는, 수소 원자이다.
알킬기는, 직쇄상, 분기쇄상, 환상 중 어느 것이어도 되지만, 직쇄상 또는 분기쇄상 알킬기가 바람직하고, 그 탄소수는, 특별히 한정되는 것은 아니지만, 통상 1∼40이며, 바람직하게는 30 이하, 보다 바람직하게는 20 이하, 보다 더 바람직하게는 10 이하이다.
직쇄상 또는 분기쇄상 알킬기의 구체예로는, 메틸기, 에틸기, n-프로필기, i-프로필기, n-부틸기, i-부틸기, s-부틸기, t-부틸기, n-펜틸기, 1-메틸-n-부틸기, 2-메틸-n-부틸기, 3-메틸-n-부틸기, 1,1-디메틸-n-프로필기, 1,2-디메틸-n-프로필기, 2,2-디메틸-n-프로필기, 1-에틸-n-프로필기, n-헥실, 1-메틸-n-펜틸기, 2-메틸-n-펜틸기, 3-메틸-n-펜틸기, 4-메틸-n-펜틸기, 1,1-디메틸-n-부틸기, 1,2-디메틸-n-부틸기, 1,3-디메틸-n-부틸기, 2,2-디메틸-n-부틸기, 2,3-디메틸-n-부틸기, 3,3-디메틸-n-부틸기, 1-에틸-n-부틸기, 2-에틸-n-부틸기, 1,1,2-트리메틸-n-프로필기, 1,2,2-트리메틸-n-프로필기, 1-에틸-1-메틸-n-프로필기, 1-에틸-2-메틸-n-프로필기 등을 들 수 있지만, 이들로 한정되지 않는다.
그중에서도, 메틸기가 바람직하다.
환상 알킬기의 구체예로는, 시클로프로필기, 시클로부틸기, 1-메틸-시클로프로필기, 2-메틸-시클로프로필기, 시클로펜틸기, 1-메틸-시클로부틸기, 2-메틸-시클로부틸기, 3-메틸-시클로부틸기, 1,2-디메틸-시클로프로필기, 2,3-디메틸-시클로프로필기, 1-에틸-시클로프로필기, 2-에틸-시클로프로필기, 시클로헥실기, 1-메틸-시클로펜틸기, 2-메틸-시클로펜틸기, 3-메틸-시클로펜틸기, 1-에틸-시클로부틸기, 2-에틸-시클로부틸기, 3-에틸-시클로부틸기, 1,2-디메틸-시클로부틸기, 1,3-디메틸-시클로부틸기, 2,2-디메틸-시클로부틸기, 2,3-디메틸-시클로부틸기, 2,4-디메틸-시클로부틸기, 3,3-디메틸-시클로부틸기, 1-n-프로필-시클로프로필기, 2-n-프로필-시클로프로필기, 1-i-프로필-시클로프로필기, 2-i-프로필-시클로프로필기, 1,2,2-트리메틸-시클로프로필기, 1,2,3-트리메틸-시클로프로필기, 2,2,3-트리메틸-시클로프로필기, 1-에틸-2-메틸-시클로프로필기, 2-에틸-1-메틸-시클로프로필기, 2-에틸-2-메틸-시클로프로필기, 2-에틸-3-메틸-시클로프로필기 등의 시클로알킬기, 비시클로부틸기, 비시클로펜틸기, 비시클로헥실기, 비시클로헵틸기, 비시클로옥틸기, 비시클로노닐기, 비시클로데실기 등의 비시클로알킬기 등을 들 수 있지만, 이들로 한정되지 않는다.
알케닐기는, 직쇄상, 분기쇄상 중 어느 것이어도 되고, 그 탄소수는, 특별히 한정되는 것은 아니지만, 통상 2∼40이고, 바람직하게는 30 이하, 보다 바람직하게는 20 이하, 보다 더 바람직하게는 10 이하이다.
알케닐기의 구체예로는, 에테닐기, 1-프로페닐기, 2-프로페닐기, 1-메틸-1-에테닐기, 1-부테닐기, 2-부테닐기, 3-부테닐기, 2-메틸-1-프로페닐기, 2-메틸-2-프로페닐기, 1-에틸에테닐기, 1-메틸-1-프로페닐기, 1-메틸-2-프로페닐기, 1-펜테닐기, 2-펜테닐기, 3-펜테닐기, 4-펜테닐기, 1-n-프로필에테닐기, 1-메틸-1-부테닐기, 1-메틸-2-부테닐기, 1-메틸-3-부테닐기, 2-에틸-2-프로페닐기, 2-메틸-1-부테닐기, 2-메틸-2-부테닐기, 2-메틸-3-부테닐기, 3-메틸-1-부테닐기, 3-메틸-2-부테닐기, 3-메틸-3-부테닐기, 1,1-디메틸-2-프로페닐기, 1-i-프로필에테닐기, 1,2-디메틸-1-프로페닐기, 1,2-디메틸-2-프로페닐기, 1-시클로펜테닐기, 2-시클로펜테닐기, 3-시클로펜테닐기, 1-헥세닐기, 2-헥세닐기, 3-헥세닐기, 4-헥세닐기, 5-헥세닐기, 1-메틸-1-펜테닐기, 1-메틸-2-펜테닐기, 1-메틸-3-펜테닐기, 1-메틸-4-펜테닐기, 1-n-부틸에테닐기, 2-메틸-1-펜테닐기, 2-메틸-2-펜테닐기, 2-메틸-3-펜테닐기, 2-메틸-4-펜테닐기, 2-n-프로필-2-프로페닐기, 3-메틸-1-펜테닐기, 3-메틸-2-펜테닐기, 3-메틸-3-펜테닐기, 3-메틸-4-펜테닐기, 3-에틸-3-부테닐기, 4-메틸-1-펜테닐기, 4-메틸-2-펜테닐기, 4-메틸-3-펜테닐기, 4-메틸-4-펜테닐기, 1,1-디메틸-2-부테닐기, 1,1-디메틸-3-부테닐기, 1,2-디메틸-1-부테닐기, 1,2-디메틸-2-부테닐기, 1,2-디메틸-3-부테닐기, 1-메틸-2-에틸-2-프로페닐기, 1-s-부틸에테닐기, 1,3-디메틸-1-부테닐기, 1,3-디메틸-2-부테닐기, 1,3-디메틸-3-부테닐기, 1-i-부틸에테닐기, 2,2-디메틸-3-부테닐기, 2,3-디메틸-1-부테닐기, 2,3-디메틸-2-부테닐기, 2,3-디메틸-3-부테닐기, 2-i-프로필-2-프로페닐기, 3,3-디메틸-1-부테닐기, 1-에틸-1-부테닐기, 1-에틸-2-부테닐기, 1-에틸-3-부테닐기, 1-n-프로필-1-프로페닐기, 1-n-프로필-2-프로페닐기, 2-에틸-1-부테닐기, 2-에틸-2-부테닐기, 2-에틸-3-부테닐기, 1,1,2-트리메틸-2-프로페닐기, 1-t-부틸에테닐기, 1-메틸-1-에틸-2-프로페닐기, 1-에틸-2-메틸-1-프로페닐기, 1-에틸-2-메틸-2-프로페닐기, 1-i-프로필-1-프로페닐기, 1-i-프로필-2-프로페닐기, 1-메틸-2-시클로펜테닐기, 1-메틸-3-시클로펜테닐기, 2-메틸-1-시클로펜테닐기, 2-메틸-2-시클로펜테닐기, 2-메틸-3-시클로펜테닐기, 2-메틸-4-시클로펜테닐기, 2-메틸-5-시클로펜테닐기, 2-메틸렌-시클로펜틸기, 3-메틸-1-시클로펜테닐기, 3-메틸-2-시클로펜테닐기, 3-메틸-3-시클로펜테닐기, 3-메틸-4-시클로펜테닐기, 3-메틸-5-시클로펜테닐기, 3-메틸렌-시클로펜틸기, 1-시클로헥세닐기, 2-시클로헥세닐기, 3-시클로헥세닐기 등을 들 수 있지만, 이들로 한정되지 않는다.
그중에서도, 에테닐기, 2-프로페닐기가 바람직하다.
상술한 바와 같이, 폴리실록산 (A1)은, 폴리오르가노실록산 (a1)과 폴리오르가노실록산 (a2)를 포함하는데, 폴리오르가노실록산 (a1)에 포함되는 알케닐기와, 폴리오르가노실록산 (a2)에 포함되는 수소 원자(Si-H기)가 백금족 금속계 촉매 (A2)에 의한 히드로실릴화 반응에 의해 가교 구조를 형성하여 경화된다.
폴리오르가노실록산 (a1)은, Q' 단위, M' 단위, D' 단위 및 T' 단위로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 동시에, 상기 M' 단위, D' 단위 및 T' 단위로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 것이다. 폴리오르가노실록산 (a1)으로는, 이와 같은 조건을 만족시키는 폴리오르가노실록산을 2종 이상 조합하여 이용해도 된다.
Q' 단위, M' 단위, D' 단위 및 T' 단위로 이루어지는 군으로부터 선택되는 2종 이상의 바람직한 조합으로는,(Q' 단위와 M' 단위), (D' 단위와 M' 단위), (T' 단위와 M' 단위), (Q' 단위와 T' 단위와 M' 단위)를 들 수 있지만, 이들로 한정되지 않는다.
또, 폴리오르가노실록산 (a1)에 포함되는 폴리오르가노실록산이 2종 이상 포함되는 경우, (Q' 단위와 M' 단위)와 (D' 단위와 M' 단위)와의 조합, (T' 단위와 M' 단위)와 (D' 단위와 M' 단위)와의 조합, (Q' 단위와 T' 단위와 M' 단위)와 (T' 단위와 M' 단위)와의 조합이 바람직하지만, 이들로 한정되지 않는다.
폴리오르가노실록산 (a2)는, Q" 단위, M" 단위, D" 단위 및 T" 단위로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 단위를 포함하는 동시에, 상기 M" 단위, D" 단위 및 T" 단위로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 것이다. 폴리오르가노실록산 (a2)로는, 이와 같은 조건을 만족시키는 폴리오르가노실록산을 2종 이상 조합하여 이용해도 된다.
Q" 단위, M" 단위, D" 단위 및 T" 단위로 이루어지는 군으로부터 선택되는 2종 이상의 바람직한 조합으로는, (M" 단위와 D" 단위), (Q" 단위와 M" 단위), (Q" 단위와 T" 단위와 M" 단위)를 들 수 있지만, 이들로 한정되지 않는다.
폴리오르가노실록산 (a1)은, 그 규소 원자에 알킬기 및/또는 알케닐기가 결합된 실록산 단위로 구성되는 것인데, R1'∼R6'로 표시되는 전체 치환기 중에 있어서의 알케닐기의 비율은, 바람직하게는 0.1 몰％∼50.0 몰％, 보다 바람직하게는 0.5 몰％∼30.0 몰％이고, 나머지의 R1'∼R6'는 알킬기로 할 수 있다.
폴리오르가노실록산 (a2)는, 그 규소 원자에 알킬기 및/또는 수소 원자가 결합된 실록산 단위로 구성되는 것인데, R1"∼R6"로 표시되는 전체 치환기 및 치환 원자 중에 있어서의 수소 원자의 비율은, 바람직하게는 0.1 몰％∼50.0 몰％, 보다 바람직하게는 10.0 몰％∼40.0 몰％이고, 나머지의 R1"∼R6"는 알킬기로 할 수 있다.
폴리실록산 (A1)은, 폴리오르가노실록산 (a1)과 폴리오르가노실록산 (a2)를 포함하는 것인데, 바람직한 양태에 있어서는, 폴리오르가노실록산 (a1)에 포함되는 알케닐기와 폴리오르가노실록산 (a2)에 포함되는 Si-H 결합을 구성하는 수소 원자와의 몰비는, 1.0:0.5∼1.0:0.66의 범위이다.
폴리오르가노실록산 (a1) 및 폴리오르가노실록산 (a2)의 중량 평균 분자량은, 각각, 통상 500∼1,000,000이지만, 본 발명의 효과를 재현성 좋게 실현하는 관점에서, 바람직하게는 5,000∼50,000이다.
또한, 본 발명에서의 중량 평균 분자량 및 수 평균 분자량 그리고 분산도는, 예를 들면, GPC 장치(도소(주) 제조 EcoSEC, HLC-8320GPC) 및 GPC 컬럼(도소(주) TSKgel SuperMultiporeHZ-N, TSKgel SuperMultiporeHZ-H)을 이용하고, 컬럼 온도를 40℃로 하며, 용리액(용출 용매)으로서 테트라히드로푸란을 이용하고, 유량(유속)을 0.35mL/분으로 하며, 표준 시료로서 폴리스티렌(시그마 알드리치사 제조)을 이용하여, 측정할 수 있다.
폴리오르가노실록산 (a1) 및 폴리오르가노실록산 (a2)의 점도는, 각각, 통상 10∼1000000(mPa·s)이지만, 본 발명의 효과를 재현성 좋게 실현하는 관점에서, 바람직하게는 50∼10000(mPa·s)이다. 또한, 본 발명에 있어서의 점도는, 25℃에 있어서 E형 회전 점도계로 측정한 값이다.
폴리오르가노실록산 (a1)과 폴리오르가노실록산 (a2)는, 히드로실릴화 반응에 의해, 서로에 반응하여 막이 된다. 따라서, 그 경화의 메커니즘은, 예를 들면 실라놀기를 매개로 한 그것과는 다르고, 그러므로, 어느 실록산도, 실라놀기나, 알킬옥시기와 같은 가수분해에 의해 실라놀기를 형성하는 관능기를 포함할 필요는 없다.
바람직한 양태에 있어서는, 접착제 성분 (S)는, 상술의 폴리실록산 (A1)과 함께, 백금족 금속계 촉매 (A2)를 포함한다.
이와 같은 백금계의 금속 촉매는, 폴리오르가노실록산 (a1)의 알케닐기와 폴리오르가노실록산 (a2)의 Si-H기와의 히드로실릴화 반응을 촉진하기 위한 촉매이다.
백금계의 금속 촉매의 구체예로는, 백금흑, 염화제2백금, 염화백금산, 염화백금산과 1가 알코올과의 반응물, 염화백금산과 올레핀류와의 착체, 백금 비스아세토아세테이트 등의 백금계 촉매를 들 수 있지만, 이들로 한정되지 않는다.
백금과 올레핀류와의 착체로는, 예를 들면 디비닐테트라메틸디실록산과 백금과의 착체를 들 수 있지만, 이것으로 한정되지 않는다.
백금족 금속계 촉매 (A2)의 양은, 통상, 폴리오르가노실록산 (a1) 및 폴리오르가노실록산 (a2)의 합계량에 대해, 1.0∼50.0ppm의 범위이다.
폴리오르가노실록산 성분 (A)는, 히드로실릴화 반응의 진행을 억제할 목적으로, 중합 억제제 (A3)를 포함해도 된다.
중합 억제제는, 히드로실릴화 반응의 진행을 억제할 수 있는 한 특별히 한정되는 것이 아니고, 그 구체예로는, 1-에티닐-1-시클로헥사놀, 1,1-디페닐-2-프로핀-1-올 등의 알키닐 알코올 등을 들 수 있다.
중합 억제제의 양은, 폴리오르가노실록산 (a1) 및 폴리오르가노실록산 (a2)의 합계량에 대해, 통상, 그 효과를 얻는 관점에서 1000.0ppm 이상이고, 히드로실릴화 반응의 과도한 억제를 방지하는 관점에서 10000.0ppm 이하이다.
본 발명에서 이용하는 접착제 조성물은, 박리제 성분 (B)을 포함하고 있어도 된다. 이와 같은 박리제 성분 (B)를, 본 발명에서 이용하는 접착제 조성물에 포함시킴으로써, 얻어지는 접착층을 재현성 좋게 적합하게 박리할 수 있게 된다.
이와 같은 박리제 성분 (B)로서, 전형적으로는, 폴리오르가노실록산을 들 수 있고, 그 구체예로는, 에폭시기 함유 폴리오르가노실록산, 메틸기 함유 폴리오르가노실록산, 페닐기 함유 폴리오르가노실록산 등을 들 수 있지만, 이들로 한정되지 않는다.
박리제 성분 (B)인 폴리오르가노실록산의 중량 평균 분자량은, 통상 100000∼2000000이지만, 본 발명의 효과를 재현성 좋게 실현하는 관점에서, 바람직하게는 200000∼1200000, 보다 바람직하게는 300000∼900000이고, 그 분산도는, 통상 1.0∼10.0이지만, 본 발명의 효과를 재현성 좋게 실현하는 관점에서, 바람직하게는 1.5∼5.0, 보다 바람직하게는 2.0∼3.0이다. 또한, 중량 평균 분자량 및 분산도는, 상술의 방법으로 측정할 수 있다.
에폭시기 함유 폴리오르가노실록산으로는, 예를 들면 R11R12SiO2/2로 표시되는 실록산 단위(D10 단위)를 포함하는 것을 들 수 있다.
R11은, 규소 원자에 결합하는 기이고, 알킬기를 나타내며, R12는, 규소 원자에 결합하는 기이고, 에폭시기 또는 에폭시기를 포함하는 유기기를 나타내며, 알킬기의 구체예로는, 상술의 예시를 들 수 있다.
또, 에폭시기를 포함하는 유기기에 있어서의 에폭시기는, 그 외의 고리와 축합하지 않고, 독립한 에폭시기여도 되며, 1,2-에폭시시클로헥실기와 같이, 그 외의 고리와 축합환을 형성하고 있는 에폭시기여도 된다.
에폭시기를 포함하는 유기기의 구체예로는, 3-글리시독시프로필, 2-(3,4-에폭시시클로헥실)에틸을 들 수 있지만, 이들로 한정되지 않는다.
본 발명에 있어서, 에폭시기 함유 폴리오르가노실록산의 바람직한 일례로는, 에폭시기 함유 폴리디메틸실록산을 들 수 있지만, 이것으로 한정되지 않는다.
에폭시기 함유 폴리오르가노실록산은, 상술의 실록산 단위(D10 단위)를 포함하는 것이지만, D10 단위 이외에, 상기 Q 단위, M 단위 및/또는 T 단위를 포함하고 있어도 된다.
바람직한 양태에 있어서는, 에폭시기 함유 폴리오르가노실록산의 구체예로는, D10 단위만으로 이루어지는 폴리오르가노실록산, D10 단위와 Q 단위를 포함하는 폴리오르가노실록산, D10 단위와 M 단위를 포함하는 폴리오르가노실록산, D10 단위와 T 단위를 포함하는 폴리오르가노실록산, D10 단위와 Q 단위와 M 단위를 포함하는 폴리오르가노실록산, D10 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산, D10 단위와 Q 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산 등을 들 수 있다.
에폭시기 함유 폴리오르가노실록산은, 에폭시가(epoxy value)가 0.1∼5인 에폭시기 함유 폴리디메틸실록산이 바람직하고, 그 중량 평균 분자량은, 통상 1,500∼500,000이지만, 접착제 조성물 중에서의 석출 억제의 관점에서, 바람직하게는 100,000 이하이다.
에폭시기 함유 폴리오르가노실록산의 구체예로는, 식 (A-1)로 표시되는 상품명 CMS-227(겔레스트사 제조, 중량 평균 분자량 27,000), 식 (A-2)로 표시되는 상품명 ECMS-327(겔레스트사 제조, 중량 평균 분자량 28,800), 식 (A-3)으로 표시되는 상품명 KF-101(신에쓰 가가쿠 고교(주) 제조, 중량 평균 분자량 31,800), 식 (A-4)로 표시되는 상품명 KF-1001(신에쓰 가가쿠 고교(주) 제조, 중량 평균 분자량 55,600), 식 (A-5)로 표시되는 상품명 KF-1005(신에쓰 가가쿠 고교(주) 제조, 중량 평균 분자량 11,500), 식 (A-6)으로 표시되는 상품명 X-22-343(신에쓰 가가쿠 고교(주) 제조, 중량 평균 분자량 2,400), 식 (A-7)로 표시되는 상품명 BY16-839(다우코닝사 제조, 중량 평균 분자량 51,700), 식 (A-8)로 표시되는 상품명 ECMS-327(겔레스트사 제조, 중량 평균 분자량 28,800) 등을 들 수 있지만, 이들로 한정되지 않는다.
[화학식 1]
Figure pct00001
(m 및 n은 각각 반복 단위의 수이다.)
[화학식 2]
Figure pct00002
(m 및 n은 각각 반복 단위의 수이다.)
[화학식 3]
Figure pct00003
(m 및 n은 각각 반복 단위의 수이다. R은 탄소수 1∼10의 알킬렌기이다.)
[화학식 4]
Figure pct00004
(m 및 n은 각각 반복 단위의 수이다. R은 탄소수 1∼10의 알킬렌기이다.)
[화학식 5]
Figure pct00005
(m, n 및 o는 각각 반복 단위의 수이다. R은 탄소수 1∼10의 알킬렌기이다.)
[화학식 6]
Figure pct00006
(m 및 n은 각각 반복 단위의 수이다. R은 탄소수 1∼10의 알킬렌기이다.)
[화학식 7]
Figure pct00007
(m 및 n은 각각 반복 단위의 수이다. R은 탄소수 1∼10의 알킬렌기이다.)
[화학식 8]
Figure pct00008
(m 및 n은 각각 반복 단위의 수이다.)
메틸기 함유 폴리오르가노실록산으로는, 예를 들면, R210R220SiO2/2로 표시되는 실록산 단위(D200 단위), 바람직하게는 R21R21SiO2/2로 표시되는 실록산 단위(D20 단위)를 포함하는 것을 들 수 있다.
R210 및 R220는, 규소 원자에 결합하는 기이고, 각각 독립하여, 알킬기를 나타내지만, 적어도 한쪽은 메틸기이고, 알킬기의 구체예로는, 상술의 예시를 들 수 있다.
R21은, 규소 원자에 결합하는 기이고, 알킬기를 나타내며, 알킬기의 구체예로는, 상술의 예시를 들 수 있다. 그중에서도, R21로는, 메틸기가 바람직하다.
메틸기 함유 폴리오르가노실록산의 바람직한 일례로는, 폴리디메틸실록산을 들 수 있지만, 이것으로 한정되지 않는다.
메틸기 함유 폴리오르가노실록산은, 상술의 실록산 단위(D200 단위 또는 D20 단위)를 포함하는 것이지만, D200 단위 및 D20 단위 이외에, 상기 Q 단위, M 단위 및/또는 T 단위를 포함하고 있어도 된다.
어느 양태에 있어서는, 메틸기 함유 폴리오르가노실록산의 구체예로는, D200 단위만으로 이루어지는 폴리오르가노실록산, D200 단위와 Q 단위를 포함하는 폴리오르가노실록산, D200 단위와 M 단위를 포함하는 폴리오르가노실록산, D200 단위와 T 단위를 포함하는 폴리오르가노실록산, D200 단위와 Q 단위와 M 단위를 포함하는 폴리오르가노실록산, D200 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산, D200 단위와 Q 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산을 들 수 있다.
바람직한 양태에 있어서는, 메틸기 함유 폴리오르가노실록산의 구체예로는, D20 단위만으로 이루어지는 폴리오르가노실록산, D20 단위와 Q 단위를 포함하는 폴리오르가노실록산, D20 단위와 M 단위를 포함하는 폴리오르가노실록산, D20 단위와 T 단위를 포함하는 폴리오르가노실록산, D20 단위와 Q 단위와 M 단위를 포함하는 폴리오르가노실록산, D20 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산, D20 단위와 Q 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산을 들 수 있다.
메틸기 함유 폴리오르가노실록산의 점도는, 통상 1,000∼2,000,000㎟/s이지만, 바람직하게는 10,000∼1,000,000㎟/s이다. 또한, 메틸기 함유 폴리오르가노실록산은, 전형적으로는, 폴리디메틸실록산으로 이루어지는 디메틸실리콘 오일이다. 이 점도의 값은, 동(動)점도로 나타내어지며, 센티스토크스(cSt)＝㎟/s이다. 동점도는, 동점도계로 측정할 수 있다. 또, 점도(mPa·s)를 밀도(g/㎤)로 나누어 구할 수도 있다. 즉, 25℃에서 측정한 E형 회전 점도계에 의한 점도와 밀도로부터 구할 수 있다. 동점도(㎟/s)＝점도(mPa·s)/밀도(g/㎤)라는 식으로부터 산출할 수 있다.
메틸기 함유 폴리오르가노실록산의 구체예로는, 바커 케미사 제조 WACKERSILICONE FLUID AK 시리즈나, 신에쓰 가가쿠 고교(주) 제조 디메틸실리콘 오일(KF-96L, KF-96A, KF-96, KF-96H, KF-69, KF-965, KF-968), 환상 디메틸실리콘 오일(KF-995) 등을 들 수 있지만, 이들로 한정되지 않는다.
페닐기 함유 폴리오르가노실록산으로는, 예를 들면, R31R32SiO2/2로 표시되는 실록산 단위(D30 단위)를 포함하는 것을 들 수 있다.
R31은, 규소 원자에 결합하는 기이고, 페닐기 또는 알킬기를 나타내며, R32는, 규소 원자에 결합하는 기이고, 페닐기를 나타내며, 알킬기의 구체예로는, 상술의 예시를 들 수 있지만, 메틸기가 바람직하다.
페닐기 함유 폴리오르가노실록산은, 상술의 실록산 단위(D30 단위)를 포함하는 것이지만, D30 단위 이외에, 상기 Q 단위, M 단위 및/또는 T 단위를 포함하고 있어도 된다.
바람직한 양태에 있어서는, 페닐기 함유 폴리오르가노실록산의 구체예로는, D30 단위만으로 이루어지는 폴리오르가노실록산, D30 단위와 Q 단위를 포함하는 폴리오르가노실록산, D30 단위와 M 단위를 포함하는 폴리오르가노실록산, D30 단위와 T 단위를 포함하는 폴리오르가노실록산, D30 단위와 Q 단위와 M 단위를 포함하는 폴리오르가노실록산, D30 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산, D30 단위와 Q 단위와 M 단위와 T 단위를 포함하는 폴리오르가노실록산을 들 수 있다.
페닐기 함유 폴리오르가노실록산의 중량 평균 분자량은, 통상 1,500∼500,000이지만, 접착제 조성물 중에서의 석출 억제의 관점 등에서, 바람직하게는 100,000 이하이다.
페닐기 함유 폴리오르가노실록산의 구체예로는, 식 (C-1)로 표시되는 상품명 PMM-1043(Gelest, Inc. 제조, 중량 평균 분자량 67,000, 점도 30,000㎟/s), 식 (C-2)로 표시되는 상품명 PMM-1025(Gelest, Inc. 제조, 중량 평균 분자량 25,200, 점도 500㎟/s), 식 (C-3)으로 표시되는 상품명 KF50-3000CS(신에쓰 가가쿠 고교(주) 제조, 중량 평균 분자량 39,400, 점도 3000㎟/s), 식 (C-4)로 표시되는 상품명 TSF431(MOMENTIVE사 제조, 중량 평균 분자량 1,800, 점도 100㎟/s), 식 (C-5)로 표시되는 상품명 TSF433(MOMENTIVE사 제조, 중량 평균 분자량 3,000, 점도 450㎟/s), 식 (C-6)으로 표시되는 상품명 PDM-0421(Gelest, Inc. 제조, 중량 평균 분자량 6,200, 점도 100㎟/s), 식 (C-7)로 표시되는 상품명 PDM-0821(Gelest, Inc. 제조, 중량 평균 분자량 8,600, 점도 125㎟/s) 등을 들 수 있지만, 이들로 한정되지 않는다.
[화학식 9]
Figure pct00009
(m 및 n은 반복 단위의 수를 나타낸다.)
[화학식 10]
Figure pct00010
(m 및 n은 반복 단위의 수를 나타낸다.)
[화학식 11]
Figure pct00011
(m 및 n은 반복 단위의 수를 나타낸다.)
[화학식 12]
Figure pct00012
(m 및 n은 반복 단위의 수를 나타낸다.)
[화학식 13]
Figure pct00013
(m 및 n은 반복 단위의 수를 나타낸다.)
[화학식 14]
Figure pct00014
(m 및 n은 반복 단위의 수를 나타낸다.)
[화학식 15]
Figure pct00015
(m 및 n은 반복 단위의 수를 나타낸다.)
바람직한 양태에 있어서는, 본 발명에서 이용하는 접착제 조성물은, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)와 함께, 박리제 성분 (B)를 포함하고, 보다 바람직한 양태에 있어서는, 박리제 성분 (B)로서, 폴리오르가노실록산을 포함한다.
본 발명에서 이용하는 접착제 조성물은, 접착제 성분 (S)와 박리제 성분 (B)를, 임의의 비율로 포함할 수 있지만, 접착성과 박리성의 밸런스를 고려하면, 성분 (S)와 성분 (B)의 비율은, 질량비로, 바람직하게는 99.995:0.005∼30:70, 보다 바람직하게는 99.9:0.1∼75:25이다.
즉, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)가 포함되는 경우, 성분 (A)와 성분 (B)의 비율은, 질량비로, 바람직하게는 99.995:0.005∼30:70, 보다 바람직하게는 99.9:0.1∼75:25이다.
본 발명에서 이용하는 접착제 조성물은, 점도의 조정 등을 목적으로, 용매를 포함하고 있어도 되며, 그 구체예로는, 지방족 탄화수소, 방향족 탄화수소, 케톤 등을 들 수 있지만, 이들로 한정되지 않는다.
보다 구체적으로는, 헥산, 헵탄, 옥탄, 노난, 데칸, 운데칸, 도데칸, 이소도데칸, 멘탄, 리모넨, 톨루엔, 크실렌, 메시틸렌, 쿠멘, MIBK(메틸이소부틸 케톤), 초산 부틸, 디이소부틸 케톤, 2-옥타논, 2-노나논, 5-노나논 등을 들 수 있지만, 이들로 한정되지 않는다. 이와 같은 용매는, 1종 단독으로 또는 2종 이상 조합하여 이용할 수 있다.
본 발명에서 이용하는 접착제 조성물이 용매를 포함하는 경우, 그 함유량은, 원하는 조성물의 점도, 채용하는 도포 방법, 제작하는 박막의 두께 등을 감안하여 적절히 설정되는 것이기는 하지만, 조성물 전체에 대해, 10∼90 질량％ 정도의 범위이다.
본 발명에서 이용하는 접착제 조성물의 점도는, 25℃에서, 통상 500∼20,000mPa·s, 바람직하게는 1,000∼5,000mPa·s이다. 본 발명에서 이용하는 접착제 조성물의 점도는, 이용하는 도포 방법, 원하는 막 두께 등의 각종 요소를 고려하여, 이용하는 유기용매의 종류나 그들의 비율, 막 구성 성분 농도 등을 변경함으로써 조정 가능하다.
본 발명에 있어서, 막 구성 성분이란, 조성물에 포함되는 용매 이외의 성분을 의미한다.
본 발명에서 이용하는 접착제 조성물은, 접착제 성분 (S)와, 이용하는 경우에는 박리제 성분 (B) 및 용매를 혼합함으로써 제조할 수 있다.
그 혼합 순서는 특별히 한정되는 것은 아니지만, 용이하게 또한 재현성 좋게 접착제 조성물을 제조할 수 있는 방법의 일례로는, 예를 들면, 접착제 성분 (S)와 박리제 성분 (B)를 용매에 용해시키는 방법이나, 접착제 성분 (S)와 박리제 성분 (B)의 일부를 용매에 용해시키고, 나머지를 용매에 용해시켜, 얻어진 용액을 혼합하는 방법을 들 수 있지만, 이들로 한정되지 않는다. 또한, 접착제 조성물을 조제할 때, 성분이 분해되거나 변질되거나 하지 않는 범위에서, 적절히 가열해도 된다.
본 발명에 있어서는, 이물을 제거할 목적으로, 접착제 조성물을 제조하는 도중에 또는 모든 성분을 혼합한 후에, 서브 마이크로미터 오더의 필터 등을 이용하여 여과해도 된다.
본 발명의 반도체 기판의 세정 방법은, 상술한 바와 같이, 반도체 기판 상의 접착층을, 박리용 조성물을 이용하여 박리하는 공정을 포함하며, 상기 박리용 조성물이, 용매를 포함하고, 염을 포함하지 않으며, 상기 용매가, 분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어진다.
이와 같은 특정의 유기용매를 이용함으로써 보다 단시간의 박리가 실현될 수 있는 이유는 확실하지 않지만, 상기 특정의 유기용매와 상기 접착층과의 상용성이 높기 때문으로 추측된다.
또, 이와 같은 분자량을 채용함으로써 보다 단시간의 박리가 실현될 수 있는 이유는 확실하지 않지만, 분자량이 낮은 용매 쪽이 상기 접착층에의 침투성이 높기 때문으로 추측된다.
분자량이 160 미만인 지방족 탄화수소 화합물은, 지방족 포화 탄화수소 화합물이어도, 지방족 불포화 탄화수소 화합물이어도 되고, 또, 직쇄, 분기상 또는 환상 또는 이들의 조합이어도 된다.
구체예로는, 데칸, p-멘탄, 시클로헥산, 리모넨 등을 들 수 있지만, 이들로 한정되지 않는다.
분자량이 160 미만인 방향족 탄화수소 화합물은, 이것으로 한정되는 것은 아니지만, 전형적으로는, 메틸기, 에틸기, 이소프로필기 등의 알킬기 등의 치환기를갖는, 축합하고 있지 않은 벤젠환을 포함하는 화합물이며, 상기 치환기는, 분자량의 조건을 만족시키도록 선택된다.
구체예로는, 톨루엔, 메시틸렌, p-시멘 등을 들 수 있지만, 이들로 한정되지 않는다.
분자량이 160 미만인 에테르 화합물로는, 이것으로 한정되는 것은 아니지만, 전형적으로는, 에틸기, n-프로필, 이소프로필, n-부틸기, n-펜틸기 등의 알킬기 2개가, 에테르 결합을 개재하여 연결된 구조를 갖는 것이며, 상기 2개의 알킬기는, 분자량의 조건을 만족시키도록 선택된다.
그 구체예로는, 디(n-부틸) 에테르, 디(n-펜틸) 에테르 등을 들 수 있지만, 이들로 한정되지 않는다.
분자량이 160 미만인 티오에테르 화합물로는, 이것으로 한정되는 것은 아니지만, 전형적으로는, 에틸기, 이소프로필, n-부틸기, n-펜틸기 등의 알킬기 2개가, 티오에테르 결합을 개재하여 연결된 구조를 갖는 것이며, 상기 2개의 알킬기는, 분자량의 조건을 만족시키도록 선택된다.
그 구체예로는, 디(n-프로필) 술피드, 디(n-부틸) 술피드 등을 들 수 있지만, 이들로 한정되지 않는다.
분자량이 160 미만인 에스테르 화합물로는, 이것으로 한정되는 것은 아니지만, 전형적으로는, 아세톡시기에, 에틸기, n-부틸기, n-펜틸기 등의 알킬기 등이 결합된 것이며, 상기 알킬기 등은, 분자량의 조건을 만족시키도록 선택된다.
그 구체예로는, 초산 부틸, 초산 펜틸 등을 들 수 있지만, 이들로 한정되지 않는다.
분자량이 160 미만인 아민 화합물로는, 이것으로 한정되는 것은 아니지만, 전형적으로는, 직쇄상 또는 분기상, 바람직하게는 직쇄상 알킬기의 말단에 아미노기가 결합된 것이며, 상기 알킬기는 분자량의 조건을 만족시키도록 선택된다.
그 구체예로는, 1-아미노-n-부탄, 1-아미노-n-펜탄 등을 들 수 있지만, 이들로 한정되지 않는다.
본 발명에서 이용하는 박리용 조성물에 포함되는 용매는, 상기 특정의 유기용매로서, 분자량이 160 미만인 것 1종 또는 2종 이상으로 이루어지는 것이다.
가장 바람직하게는, 박리용 조성물에 포함되는 용매는, 상기 특정의 유기용매 1종 또는 2종 이상만으로 완전히 구성되고, 그 외의 용매를 불순물로서 포함하지 않는 것이 이상적이지만, 정제에 의한 순도 향상에도 한계가 존재하여, 기술적으로 그것은 불가능하다.
따라서, 본 발명에 있어서, 상기 박리용 조성물에 포함되는 용매는, 용매로서 의도하여 이용된 것이 상기 특정의 유기용매만으로 이루어지는 것으로서, 물, 구조상 또는 성질상 유사하기 때문에 분리가 용이하지 않은 유기용매 등의 불순물이, 벌크의 상기 특정의 유기용매에 포함되는 것까지도 부정하는 것은 아니다.
이와 같은 사정으로부터, 상기 박리용 조성물에 포함되는 용매 중, 상기 특정의 유기용매의 함유량은, 가스 크로마토그래피에 의한 순도의 값으로서, 완전히 100％가 되지 않는 경우도 있을 수 있고, 통상 94％ 이상, 바람직하게는 95％ 이상, 보다 바람직하게는 96％ 이상, 보다 더 바람직하게는 97％ 이상, 더욱 바람직하게는 98％ 이상, 더 한층 바람직하게는 99％ 이상이다.
본 발명에 있어서는, 상기 박리용 조성물에 포함되는 상기 특정의 유기용매의 분자량은, 160 미만이지만, 보다 단시간에서의 박리를 재현성 좋게 실현하는 관점에서, 바람직하게는 150 미만, 보다 바람직하게는 130 미만, 보다 더 바람직하게는 110 미만, 더욱 바람직하게는 90 미만이다.
한편, 상기 박리용 조성물에 포함되는 상기 특정의 유기용매의 분자량의 하한치는, 보다 단시간에서의 박리를 재현성 좋게 실현하는 관점에서, 통상 70이고, 어느 양태에 있어서는 75이며, 그 외의 양태에 있어서는 80이다.
특히, 보다 단시간에서의 박리를 재현성 좋게 실현하는 관점에서, 상기 특정의 유기용매 중에서도, 지방족 포화 탄화수소 화합물, 에테르 화합물이 바람직하다.
본 발명에서 이용하는 박리용 조성물은, 염을 포함하는 것은 아니다.
이와 같은 염의 구체예로는, 이 종류의 용도에 이용되는 것을 들 수 있으며, 전형적으로는, 접착층이나 접착층 잔사(殘渣)의 제거의 촉진 등을 목적으로 하여 첨가되는, 테트라부틸암모늄 히드록시드, 테트라부틸암모늄 플루오리드(불화 테트라부틸암모늄이라고도 한다) 등의 암모늄 염이다.
본 발명에서 이용하는 박리용 조성물은, 상기 조건을 만족시키는 특정의 유기용매를 포함하므로, 이와 같은 염을 함유시킬 필요는 없다.
이와 같은 염은, 기판, 특히 범프 구비 기판 등에의 부식 등의 대미지를 일으킬 수 있기 때문에, 본 발명에서는, 염을 포함하지 않는 박리용 조성물을 이용한다. 단, 박리용 조성물을 구성하는 벌크의 용매에, 염이 불순물로서 당초부터 미량 포함되는 경우에는, 그 염의 존재까지도 부정하는 것은 아니다.
본 발명에 있어서는, 접착층 상의 박리용 조성물의 접촉각을, 31.5도 미만으로 할 필요가 있다. 이와 같은 값을 채용함으로써, 보다 단시간에서의 박리가 실현 가능하게 된다. 그 이유는 확실하지 않지만, 접착층 상에 박리용 조성물을 적하했을 때의 젖음성이 높은 쪽이, 박리용 조성물의 접착층에의 침투성이 높기 때문으로 추측된다.
본 발명에 있어서, 접착층 상의 박리용 조성물의 접촉각은, 단시간에서의 박리를 실현성 좋게 실현하는 관점에서, 어느 양태에 있어서는 30.0도 미만이고, 그 외의 양태에 있어서는 28.0도 미만이며, 또한 그 외의 양태에 있어서는 27.0도 미만이고, 그 하한치는, 특별히 한정되는 것은 아니지만, 어느 양태에 있어서는 15.0도이며, 그 외의 양태에 있어서는 20.0도이고, 또한 그 외의 양태에 있어서는 24.0도이다.
본 발명에 있어서는, 박리용 조성물의 접촉각을 측정할 때에 이용하는 접착층은, 접착제 성분 (S)를 포함하고, 박리제 성분 (B)를 포함하지 않는 접착제 조성물을 이용하여 제조되는 한편, 본 발명의 반도체 기판의 세정 방법에 의해 제거되는 접착층은, 박리제 성분 (B)를 포함하는 접착제 조성물, 박리제 성분 (B)를 포함하지 않는 접착제 조성물 중 어느 것을 이용하여 제조되어도 되지만, 보다 단시간에서의 박리를 재현성 좋게 실현하는 관점 등에서, 본 발명의 반도체 기판의 세정 방법에 의해 제거되는 접착층은, 박리제 성분 (B)를 포함하는 접착제 조성물로부터 제조된다.
또한, 접촉각은, 예를 들면, 교와 가이멘 가가쿠(주) 제조 전자동 접촉각측계 DM-701을 이용하여 측정할 수 있다.
본 발명에 있어서는, 반도체 기판 상의 접착층을 박리용 조성물에 계속적으로 접촉시킴으로써 당해 접착층을 팽윤시켜, 반도체 기판으로부터 박리시킨다.
반도체 기판 상의 접착층을 박리용 조성물에 계속적으로 접촉시키는 방법은, 반도체 기판 상의 접착층이, 박리용 조성물에 시간적 계속성을 갖고 접촉하는 한 특별히 한정되는 것은 아니고, 이 시간적 계속성에는, 접착층이 항상 박리용 조성물에 접촉하고 있는 경우뿐만 아니라, 예를 들면, 접착층과 유기용매와의 접촉을 일정 시간 행한 후, 당해 접촉을 한 번 휴지하고, 재차 당해 접촉을 행하는 경우나 이것을 반복하는 경우도 포함되며, 또, 반도체 기판 상의 접착층 전체가 박리용 조성물에 접촉하고 있는 경우뿐만 아니라, 접착층의 일부가 박리용 조성물에 접촉하고 있는 경우도 포함되지만, 보다 효과적인 세정을 재현성 좋게 실현하는 관점에서, 반도체 기판 상의 접착층이, 박리용 조성물에 항상 접촉하고 있는 양태가 바람직하고, 또, 반도체 기판 상의 접착층 전체가, 박리용 조성물에 접촉하고 있는 양태가 바람직하다.
따라서, 본 발명의 바람직한 양태에 있어서는, 반도체 기판 상의 접착층을, 상기 접착층을 박리용 조성물에 침지시킴으로써 팽윤시켜, 반도체 기판으로부터 박리하거나 또는 반도체 기판 상의 접착층을, 상기 접착층 상에 계속적으로 박리용 조성물을 공급함으로써 팽윤시켜, 반도체 기판으로부터 박리한다.
반도체 기판 상의 접착층을 박리용 조성물에 침지하기 위해서는, 예를 들면, 접착층이 부착된 반도체 기판을 박리용 조성물에 침지하면 된다.
침지 시간은, 접착층의 팽윤이 일어나, 접착층이 반도체 기판으로부터 박리되는 한 특별히 한정되는 것은 아니지만, 보다 효과적인 세정을 재현성 좋게 실현하는 관점에서, 5초 이상이고, 프로세스 상의 스루풋의 관점에서, 5분 이하이다.
반도체 기판 상의 접착층을 박리용 조성물에 침지시킬 때, 박리용 조성물 중에서 접착층이 부착된 반도체 기판을 움직이거나, 박리용 조성물을 대류시키거나, 초음파에 의해 박리용 조성물을 진동시키는 등 하여, 접착층의 박리를 촉진해도 된다.
박리용 조성물 중에서 접착층이 부착된 반도체 기판을 움직이기 위해서는, 예를 들면, 요동(搖動) 세정기, 패들식 세정기 등을 이용하면 되고, 이와 같은 세정기를 이용하면, 접착층이 부착된 반도체 기판을 얹은 대(臺)가 상하 또는 좌우로 움직이거나 또는 회전함으로써, 반도체 기판 상의 접착층이 상대적으로 대류를 받거나, 또는 그 움직임 또는 회전에 의해 생긴 대류를 반도체 기판 상의 접착층이 받아, 반도체 기판 상의 접착층의 팽윤뿐만 아니라, 반도체 기판으로부터의 접착층의 박리가 촉진된다.
박리용 조성물을 대류시키기 위해서는, 상술의 요동 세정기나 패들식 세정기 외에, 예를 들면, 전형적으로는, 접착층이 부착된 반도체 기판은 스테이지 등에 고정된 상태에서, 그 주위의 박리용 조성물이 교반기에 의해 대류하고 있는 상태를 실현할 수 있는 대류 세정기를 이용하면 된다.
초음파에 의해 박리용 조성물을 진동시키기 위해서는, 초음파 세정기나 초음파 프로브를 이용하면 되고, 그 조건은, 통상, 20kHz∼5MHz이다.
반도체 기판 상의 접착층 상에 계속적으로 박리용 조성물을 공급하기 위해서는, 반도체 기판 상의 접착층을 향하여 박리용 조성물을 계속적으로 닿게 하면 된다. 일례를 들면, 반도체 기판 상의 접착층이 위를 향하고 있는 경우이면, 예를 들면, 반도체 기판 상의 접착층의 위쪽(비스듬한 위쪽을 포함한다)으로부터, 세정 장치의 노즐 등에 의해, 막대상(棒狀) 또는 안개상(霧狀)의, 바람직하게는 막대상의 박리용 조성물을 반도체 기판 상의 접착층의 위에 시간적 계속성을 갖고 공급한다. 이 경우에 있어서의 시간적 계속성도, 반도체 기판 상의 접착층의 위에 박리용 조성물이 항상 공급되는 경우뿐만 아니라, 예를 들면, 박리용 조성물의 공급을 일정 시간 행한 후, 당해 공급을 한 번 휴지하고, 재차 당해 공급을 행하는 경우나 이것을 반복하는 경우도 포함되지만, 보다 효과적인 세정을 재현성 좋게 실현하는 관점에서, 박리용 조성물은, 반도체 기판 상의 접착층의 위에 항상 공급되는 것이 바람직하다.
반도체 기판 상의 접착층의 위에 박리용 조성물을 막대상으로 공급할 때, 그 유량은, 통상 200∼500mL/분이다.
본 발명의 어느 양태에 있어서는, 박리용 조성물에 항상 접촉하고 있는 상태를 실현하기 위해, 예를 들면 증기 세정기를 이용하여, 반도체 기판 상의 접착층을 박리용 조성물의 증기와 접촉시켜도 된다.
본 발명의 반도체 기판의 세정 방법은, 박리한 접착층을 없애는 공정을 포함하고 있어도 된다.
박리한 접착층을 없애는 방법은, 반도체 기판의 위로부터 박리한 접착층이 제거되는 한 특별히 한정되는 것은 아니며, 접착층이 부착된 반도체 기판을 박리용 조성물에 침지하는 경우에는, 박리용 조성물로부터 반도체 기판을 취출(取出)하는 일 없이, 박리한 접착층을 제거해도 되고, 또는 박리용 조성물로부터 반도체 기판을 취출하여, 박리한 접착층을 제거해도 된다. 이때, 단지 박리용 조성물로부터 반도체 기판을 취출함으로써, 박리한 접착층이 자연스럽게 박리용 조성물 중에 남아, 그 대부분을 없앨 수 있는 경우도 있다.
박리한 접착층을 제거하는 방법의 구체예로는, 장치를 이용하여 흡착 또는 흡인해 제거하거나, 에어건 등의 기체로 불어 날려서 제거하거나, 반도체 기판을 상하 또는 좌우로 움직이거나 또는 회전시킴에 따른 원심력 등에 의해 제거하는 등의 방법을 들 수 있지만, 이들로 한정되지 않는다.
박리한 접착층을 제거한 후, 필요하면, 정법(定法)에 따라, 반도체 기판의 건조 등을 행한다.
본 발명의 반도체 기판의 세정 방법에 이용하는 박리용 조성물도, 본 발명의 대상이다. 본 발명의 박리용 조성물은, 반도체 기판 상의 접착층을 당해 반도체 기판으로부터 박리하기 위해 이용되는 것으로서, 바람직한 양태나 제(諸)조건에 대해서는 상술한 바와 같다. 본 발명의 박리용 조성물은, 당해 조성물을 구성하는 용매를 필요하다면 임의의 순서대로 혼합함으로써 제조할 수 있다. 그때, 필요하다면 여과 등을 해도 된다.
이상 설명한 본 발명의 반도체 기판의 세정 방법을 이용함으로써, 반도체 기판, 특히 반도체 기판의 범프에의 대미지를 억제하면서, 반도체 기판의 기판 상의 접착층, 특히 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하는 실록산계 접착제로부터 얻어지는 경화막인 접착층을 효율적으로 없애는 것이 가능해져, 고효율로 양호한 반도체 소자의 제조를 기대할 수 있다.
이와 같은 본 발명의 세정 방법의 세정 대상인 반도체 기판은, 상술한 실리콘 웨이퍼 등의 실리콘 반도체 기판 외에, 예를 들면, 게르마늄 기판, 갈륨-비소 기판, 갈륨-인 기판, 갈륨-비소-알루미늄 기판, 알루미늄 도금 실리콘 기판, 동 도금 실리콘 기판, 은 도금 실리콘 기판, 금 도금 실리콘 기판, 티탄 도금 실리콘 기판, 질화 규소막 형성 실리콘 기판, 산화 규소막 형성 실리콘 기판, 폴리이미드막 형성 실리콘 기판, 유리 기판, 석영 기판, 액정 기판, 유기 EL 기판 등의 각종 기판까지도 포함한다.
반도체 프로세스에 있어서의 본 발명의 반도체 기판의 세정 방법의 사용 예로는, TSV 등의 반도체 패키지 기술에 이용되는 박화 등의 가공된 반도체 기판의 제조 방법에 있어서의 사용을 들 수 있다.
구체적으로는, 반도체 기판과, 지지 기판과, 접착제 조성물로부터 얻어지는 접착층을 구비하는 적층체를 제조하는 제 1 공정, 얻어진 적층체의 반도체 기판을 가공하는 제 2 공정, 가공한 반도체 기판 및 접착층과 지지 기판을 분리하는 제 3 공정 및 가공한 반도체 기판 상에서 접착층을 제거하고, 가공한 반도체 기판을 세정하는 제 4 공정을 포함하는, 박화 등의 가공이 된 반도체 기판의 제조 방법으로서, 이 제 4 공정에 있어서, 본 발명의 반도체 기판의 세정 방법이 사용된다.
제 1 공정에 있어서 접착층을 형성하기 위해 이용되는 접착제 조성물로는, 상술의 각종 접착제를 사용할 수 있지만, 본 발명의 반도체 기판의 세정 방법은, 폴리실록산계 접착제로부터 얻어지는 접착층을 없애기 위해 효과적이고, 히드로실릴화 반응에 의해 경화되는 성분 (A)를 포함하는 폴리실록산계 접착제로부터 얻어지는 접착층을 없애기 위해 보다 효과적이다.
따라서, 이하, 폴리실록산계 접착제(접착제 조성물)를 이용하여 얻어지는 접착층을 이용해 가공된 반도체 기판을 제조할 때에, 당해 접착층을 본 발명의 세정 방법에 의해 없애는 예에 대해서 설명하지만, 본 발명은, 이것으로 한정되는 것은 아니다.
우선, 반도체 기판과, 지지 기판과, 접착제 조성물로부터 얻어지는 접착층을 구비하는 적층체를 제조하는 제 1 공정에 대해 설명한다.
어느 양태에 있어서는, 이러한 제 1 공정은, 반도체 기판 또는 지지 기판의 표면에 접착제 조성물을 도포하여 접착제 도포층을 형성하는 공정과, 반도체 기판과 지지 기판을 접착제 도포층을 개재하여 합치고, 가열 처리 및 감압 처리 중 적어도 한쪽을 실시하면서, 반도체 기판 및 지지 기판의 두께 방향의 하중을 가하여 밀착시키고, 그 후, 후가열 처리를 실시함으로써, 적층체로 하는 공정을 포함한다.
그 외의 양태에 있어서는, 이러한 제 1 공정은, 예를 들면, 반도체 기판의 웨이퍼의 회로면에 접착제 조성물을 도포하고, 그것을 가열하여 접착제 도포층을 형성하는 공정과, 지지 기판의 표면에 박리제 조성물을 도포하고, 그것을 가열하여 박리제 도포층을 형성하는 공정과, 반도체 기판의 접착제 도포층과, 지지 기판의 박리제 도포층을, 가열 처리 및 감압 처리 중 적어도 한쪽을 실시하면서, 반도체 기판 및 지지 기판의 두께 방향의 하중을 가하여 밀착시키고, 그 후, 후가열 처리를 실시함으로써, 적층체로 하는 공정을 포함한다. 또한, 접착제 조성물을 반도체 기판에, 박리제 조성물을 지지 기판에 각각 도포하고, 가열했지만, 어느 한쪽 기판에, 접착제 조성물 및 박리제 조성물의 도포 및 가열을 각각 순차적으로 행하여도 된다.
상기 각 양태에 있어서, 가열 처리, 감압 처리, 양자의 병용 중 어느 처리 조건을 채용할지는, 접착제 조성물의 종류나 박리제 조성물의 구체적 조성, 양 조성물로부터 얻어지는 막의 궁합, 막 두께, 요구하는 접착 강도 등의 각종 사정을 감안한 후에 결정된다.
여기에서, 예를 들면, 반도체 기판이 웨이퍼이고, 지지 기판이 지지체이다. 접착제 조성물을 도포하는 대상은, 반도체 기판과 지지 기판 중 어느 한쪽이어도 또는 양쪽이어도 된다.
웨이퍼로는, 예를 들면 직경 300mm, 두께 770㎛ 정도의 실리콘 웨이퍼나 유리 웨이퍼를 들 수 있지만, 이들로 한정되지 않는다.
특히, 본 발명의 반도체 기판의 세정 방법은, 범프 구비 반도체 기판의 범프에의 대미지를 억제하면서, 효과적으로 기판을 세정할 수 있다.
이와 같은 범프 구비 반도체 기판의 구체예로는, 볼 범프, 인쇄 범프, 스터드 범프, 도금 범프 등의 범프를 갖는 실리콘 웨이퍼를 들 수 있고, 통상, 범프 높이 1∼200㎛ 정도, 범프 지름 1∼200㎛, 범프 피치 1∼500㎛라는 조건으로부터 적절히 선택된다.
도금 범프의 구체예로는, SnAg 범프, SnBi 범프, Sn 범프, AuSn 범프 등의 Sn을 주체로 한 합금 도금 등을 들 수 있지만, 이들로 한정되지 않는다.
지지체(캐리어)는, 특별히 한정되는 것은 아니지만, 예를 들면 직경 300mm, 두께 700㎛ 정도의 실리콘 웨이퍼를 들 수 있지만, 이것으로 한정되지 않는다.
박리제 조성물로는, 이 종류의 용도에 이용되는 박리제 성분을 포함하는 조성물을 들 수 있다.
도포 방법은, 특별히 한정되는 것은 아니지만, 통상, 스핀 코트법이다. 또한, 별도 스핀 코트법 등으로 도포막을 형성하고, 시트상의 도포막을 첩부(貼付)하는 방법을 채용해도 되며, 이것도 도포 또는 도포막이라고 한다.
도포한 접착제 조성물의 가열 온도는, 접착제 조성물이 포함하는 접착제 성분의 종류나 양, 용매가 포함되는지 여부, 원하는 접착층의 두께 등에 따라 다르기 때문에 일률적으로 규정할 수 없지만, 통상 80∼150℃, 그 가열 시간은, 통상 30초∼5분이다.
도포한 박리제 조성물의 가열 온도는, 가교제, 산 발생제, 산 등의 종류나 양, 용매가 포함되는지 여부, 원하는 박리층의 두께 등에 따라 다르기 때문에 일률적으로 규정할 수 없지만, 적합한 경화를 실현하는 관점에서, 120℃ 이상이고, 과도한 경화를 방지하는 관점에서, 바람직하게는 260℃ 이하이며, 그 가열 시간은 통상 1∼10분이다.
가열은, 핫 플레이트, 오븐 등을 이용하여 행할 수 있다.
접착제 조성물을 도포하고, 그것을 가열하여 얻어지는 접착제 도포층의 막 두께는, 통상 5∼500㎛이다.
박리제 조성물을 도포하고, 그것을 가열하여 얻어지는 박리제 도포층의 막 두께는, 통상 5∼500㎛이다.
가열 처리는, 접착제 도포층을 연화시켜 박리제 도포층과의 적합한 첩합(貼合)을 실현하는 관점, 박리제 도포층의 적합한 경화를 실현하는 관점 등을 고려하여, 통상 20∼150℃의 범위에서 적절히 결정된다. 특히, 접착제 성분이나 박리제 성분의 과도한 경화나 불필요한 변질을 억제·회피하는 관점에서, 바람직하게는 130℃ 이하, 보다 바람직하게는 90℃ 이하이고, 그 가열 시간은, 접착능이나 박리 능을 확실하게 발현시키는 관점에서, 통상 30초 이상, 바람직하게는 1분 이상이지만, 접착층이나 그 외의 부재의 변질을 억제하는 관점에서, 통상 10분 이하, 바람직하게는 5분 이하이다.
감압 처리는, 반도체 기판, 접착제 도포층 및 지지 기판을, 또는 반도체 기판, 접착제 도포층, 박리제 도포층 및 지지 기판을, 10∼10,000Pa의 기압하에 노출시키면 된다. 감압 처리의 시간은, 통상 1∼30분이다.
본 발명의 바람직한 양태에 있어서는, 기판과 도포층은 또는 도포층끼리는, 바람직하게는 감압 처리에 의해, 보다 바람직하게는 가열 처리와 감압 처리의 병용에 의해, 첩합된다.
반도체 기판 및 지지 기판의 두께 방향의 하중은, 반도체 기판 및 지지 기판과 그들 사이의 층에 악영향을 미치지 않고, 또한 이들을 견고하게 밀착시킬 수 있는 하중인 한 특별히 한정되지 않지만, 통상 10∼1000N의 범위 내이다.
후가열 온도는, 충분한 경화 속도를 얻는 관점에서, 바람직하게는 120℃ 이상이고, 기판, 접착제 성분, 박리제 성분 등의 변질을 방지하는 관점에서, 바람직하게는 260℃ 이하이다. 가열 시간은, 경화에 의한 웨이퍼의 적합한 접합을 실현하는 관점에서, 통상 1분 이상이고, 또한 접착제의 물성 안정화의 관점 등에서, 바람직하게는 5분 이상이며, 과도한 가열에 의한 접착층에의 악영향 등을 회피하는 관점에서, 통상 180분 이하, 바람직하게는 120분 이하이다. 가열은, 핫 플레이트, 오븐 등을 이용하여 행할 수 있다.
또한, 후가열 처리의 하나의 목적은, 접착제 성분 (S)를 보다 적합하게 경화시키는 것이다.
다음으로, 이상 설명한 방법으로 얻어진 적층체의 반도체 기판을 가공하는 제 2 공정에 대해 설명한다.
본 발명에서 이용하는 적층체에 실시되는 가공의 일례로는, 반도체 기판의 표면의 회로면과는 반대의 이면의 가공을 들 수 있고, 전형적으로는, 웨이퍼 이면의 연마에 의한 웨이퍼의 박화를 들 수 있다. 이와 같은 박화된 웨이퍼를 이용하여, 실리콘 관통 전극(TSV) 등의 형성을 행하고, 이어서 지지체로부터 박화 웨이퍼를 박리해 웨이퍼의 적층체를 형성하여, 3차원 실장화된다. 또, 그에 전후하여 웨이퍼 이면 전극 등의 형성도 행하여진다. 웨이퍼의 박화와 TSV 프로세스에는 지지체에 접착된 상태에서 250∼350℃의 열이 부가되는데, 본 발명에서 이용하는 적층체가 포함하는 접착층은, 그 열에 대한 내열성을 갖고 있다.
예를 들면, 직경 300mm, 두께 770㎛ 정도의 웨이퍼는, 표면의 회로면과는 반대의 이면을 연마하여, 두께 80∼4㎛ 정도까지 박화할 수 있다.
가공한 반도체 기판 및 접착층과 지지 기판을 분리하는 제 3 공정에 대해 설명한다.
제 3 공정에서는, 가공된 반도체 기판 및 접착층과, 지지 기판을 분리한다. 이때, 박리층이 적층체에 포함되는 경우는, 통상, 지지 기판과 함께, 박리층도 없앤다.
가공된 반도체 기판 및 접착층과, 지지 기판을 분리하는 방법은, 접착층과 그것과 접하는 박리층 또는 지지 기판의 사이에서 박리하면 되고, 그와 같은 박리 방법으로는, 레이저 박리, 날카로운 부분(銳部)을 갖는 기재(機材)에 의한 기계적인 박리, 수동으로 떼어내는 박리 등을 들 수 있지만, 이들로 한정되지 않는다.
다음으로, 가공한 반도체 기판 상의 접착층을 제거하고, 가공한 반도체 기판을 세정하는 제 4 공정에 대해 설명한다.
제 4 공정은, 반도체 기판 상의 접착층을, 본 발명의 세정 방법에 의해 없애는 공정이고, 구체적으로는, 예를 들면, 박화 기판 상의 접착층을 본 발명의 세정 방법에 의해 효율적으로 없앤다. 이때의 제조건은, 상술한 바와 같다.
제 4 공정 후, 필요하다면, 염을 포함하는 세정제 조성물에 의해, 반도체 기판 상에 남는 접착층 잔사를 제거해도 되지만, 반도체 기판, 특히 범프를 갖는 반도체 기판의 범프에의 대미지가 생기지 않도록 주의한다.
본 발명의 가공된 반도체 기판의 제조 방법은, 상술의 제 1 공정부터 제 4 공정까지를 구비하는 것이지만, 이들 공정 이외의 공정을 포함하고 있어도 된다. 또, 제 1 공정부터 제 4 공정에 관한 상기 구성 요소 및 방법적 요소에 대해서는, 본 발명의 요지를 일탈하지 않는 범위이면 여러가지 변경해도 무방하다.
실시예
이하, 실시예 및 비교예를 들어 본 발명을 설명하지만, 본 발명은, 하기 실시예로 한정되는 것은 아니다. 또한, 본 발명에서 이용한 장치 및 박리용 조성물을 위해 이용한 용매의 가스 크로마토그래피에 의한 순도는 다음과 같다.
[장치]
(1) 자전 공전 믹서: (주)싱키 제조
자전 공전 믹서 ARE-500
(2) 점도계: 도키 산교(주) 제조 회전 점도계 TVE-22H
(3) 교반기: 애즈 원 제조 믹스 로터 베리어블 1-1186-12
(4) 접촉각계: 교와 가이멘 가가쿠(주) 제조 전자동 접촉각측계 DM-701
(5) 광학 현미경: 올림푸스(주) 제조 반도체/FPD 검사 현미경 MX61L
[용매]
디(n-부틸) 에테르: 도쿄 가세이 고교(주) 제조 순도＞99.0％
n-데칸: 산쿄 가가쿠(주) 제조 순도＞97.0％
디(n-펜틸) 에테르: 도쿄 가세이 고교(주) 제조 순도＞98.0％
1-아미노-n-펜탄: 도쿄 가세이 고교(주) 제조 순도＞98.0％
p-멘탄: 닛폰 테르펜 가가쿠(주) 제조 순도＞96.0％
초산 부틸: 간토 가가쿠(주) 제조 순도＞98.0％
시클로헥산: 간토 가가쿠(주) 제조 순도＞99.5％
디(n-프로필) 술피드: 도쿄 가세이 고교(주) 제조 순도＞98.0％
초산 펜틸: 도쿄 가세이 고교(주) 제조 순도＞99.0％
디(n-부틸) 술피드: 도쿄 가세이 고교(주) 제조 순도＞98.0％
메시틸렌: 후지 필름 와코 준야쿠(주) 제조 순도＞97.0％
리모넨: 도쿄 가세이 고교(주) 제조 순도＞95.0％
p-시멘: 도쿄 가세이 고교(주) 제조 순도＞95.0％
n-옥틸-1-아민: 도쿄 가세이 고교(주) 제조 순도＞98.0％
시클로옥탄: 도쿄 가세이 고교(주) 제조 순도＞98.0％
초산 헵틸: 도쿄 가세이 고교(주) 제조 순도＞ 99.0％
5-노나논: 도쿄 가세이 고교(주) 제조 순도＞98.0％
1,4-디이소프로필벤젠: 도쿄 가세이 고교(주) 제조 순도＞98.0％
초산 옥틸: 도쿄 가세이 고교(주) 제조 순도＞98.0％
n-도데칸: 도쿄 가세이 고교(주) 제조 순도＞99.5％
1-펜타놀: 도쿄 가세이 고교(주) 제조 순도＞99.0％
아세톤: 준세이 가가쿠(주) 제조 순도＞99.0％
테트라메틸 요소: 도쿄 가세이 고교(주) 제조 순도＞98.0％
N-메틸피롤리돈: 간토 가가쿠(주) 제조 순도＞99.0％
[1] 접착제 조성물의 조제
[조제예 1]
자전 공전 믹서 전용 600mL 교반 용기에, (a1)으로서 비닐기 함유 MQ 수지(바커 케미사 제조) 95g, 용매로서 p-멘탄(닛폰 테르펜 가가쿠(주) 제조) 93.4g 및 (A3)로서 1,1-디페닐-2-프로핀-1-올(도쿄 가세이 고교(주) 제조) 0.41g을 첨가하여, 자전 공전 믹서로 5분간 교반했다.
얻어진 혼합물에, (a2)로서 점도 100mPa·s의 SiH기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 19.0g, (a1)으로서 점도 200mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 29.5g, (B)로서 폴리디메틸실록산인 점도 1000000㎟/s의 폴리오르가노실록산(바커 케미사 제조, 상품명 AK1000000) 65.9g, (A3)로서 1-에티닐-1-시클로헥사놀(바커 케미사 제조) 0.41g을 첨가하여, 자전 공전 믹서로 추가로 5분간 교반했다.
그 후, 얻어진 혼합물에, (A2)로서 백금 촉매(바커 케미사 제조) 0.20g과 (a1)으로서 점도 1000mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 17.7g을 자전 공전 믹서로 5분간 교반하여 별도 얻어진 혼합물로부터 14.9g을 첨가하고, 자전 공전 믹서로 추가로 5분간 교반하고, 얻어진 혼합물을 나일론 필터 300 메시로 여과하여, 접착제 조성물을 얻었다.
[조제예 2]
자전 공전 믹서 전용 600mL 교반 용기에, (a1)으로서 폴리실록산과 비닐기를 함유하는 MQ 수지(바커 케미사 제조) 80g, (a2)로서 점도 100mPa·s의 SiH기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 2.52g, (a2)로서 점도 70mPa·s의 SiH기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 5.89g, (A3)으로서 1-에티닐-1-시클로헥사놀(바커 케미사 제조) 0.22g을 넣고, 교반기로 5분간 교반했다.
얻어진 혼합물에, (A2)로서 백금 촉매(바커 케미사 제조) 0.147g과 (a1)으로서 점도 1000mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(바커 케미사 제조) 5.81g을 교반기로 5분간 교반하여 얻어진 혼합물 중 3.96g을 첨가하고, 교반기로 5분간 교반했다.
마지막으로, 얻어진 혼합물을 나일론 필터 300 메시로 여과하여, 접착제 조성물을 얻었다.
[2] 평가용 기판의 제작
[제조예 1]
디바이스측의 웨이퍼로서의 4cm×4cm의 Si 웨이퍼(두께 775㎛)에, 조제예 1에서 얻어진 조성물을 스핀 코터로 도포하고, 핫 플레이트를 이용하여, 120℃에서 1.5분간, 이어서 200℃에서 10분간 가열해, 웨이퍼 상에 두께 60㎛의 박막을 형성하여, 접착층 부착 웨이퍼를 얻었다.
[제조예 2]
디바이스측의 웨이퍼로서의 4cm×4cm의 Si 웨이퍼(두께 775㎛)에, 조제예 2에서 얻어진 조성물을 스핀 코터로 도포하고, 핫 플레이트를 이용하여, 200℃에서 10분간 가열해, 웨이퍼 상에 두께 60㎛의 박막을 형성하여, 접착층 부착 웨이퍼를 얻었다.
[제조예 3]
범프 구비 기판을 커트하여, 4cm×4cm의 샘플 기판을 준비했다. 또한, 하나의 샘플 기판당 범프의 수는, 5044개이고, 범프의 구조는 필러부가 동이고, 캡부가 주석은(은 1.8 질량％) 및 필라와 캡의 사이가 니켈로 이루어져 있다.
[3] 박리 시간의 계측
[실시예 1]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 1의 박리용 조성물로서의 디(n-부틸) 에테르 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 11초였다.
[실시예 2]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 2의 박리용 조성물로서의 n-데칸 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 18초였다.
[실시예 3]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 3의 박리용 조성물로서의 디(n-펜틸) 에테르 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 23초였다.
[실시예 4]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 4의 박리용 조성물로서의 1-아미노-n-펜탄 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 12초였다.
[실시예 5]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 5의 박리용 조성물로서의 p-멘탄 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 22초였다.
[실시예 6]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 6의 박리용 조성물로서의 초산 부틸 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 16초였다.
[실시예 7]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 7의 박리용 조성물로서의 시클로헥산 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 11초였다.
[실시예 8]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 8의 박리용 조성물로서의 디(n-프로필) 술피드 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 12초였다.
[실시예 9]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 9의 박리용 조성물로서의 초산 펜틸 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 21초였다.
[실시예 10]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 10의 박리용 조성물로서의 디(n-부틸) 술피드 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 22초였다.
[실시예 11]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 11의 박리용 조성물로서의 메시틸렌 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 18초였다.
[실시예 12]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 12의 박리용 조성물로서의 리모넨 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 18초였다.
[실시예 13]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 실시예 13의 박리용 조성물로서의 p-시멘 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 18초였다.
[비교예 1]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 1의 박리용 조성물로서의 n-옥틸-1-아민 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 34초였다.
[비교예 2]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 2의 박리용 조성물로서의 시클로옥탄 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 40초였다.
[비교예 3]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 3의 박리용 조성물로서의 초산 헵틸 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 38초였다.
[비교예 4]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 4의 박리용 조성물로서의 5-노나논 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 36초였다.
[비교예 5]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 5의 박리용 조성물로서의 1,4-디이소프로필벤젠 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 44초였다.
[비교예 6]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 6의 박리용 조성물로서의 초산 옥틸 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 51초였다.
[비교예 7]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 7의 박리용 조성물로서의 n-도데칸 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 44초였다.
[비교예 8]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 8의 박리용 조성물로서의 1-펜타놀 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 5분 경과해도 박리가 확인되지 않았다.
[비교예 9]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 9의 박리용 조성물로서의 아세톤 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 5분 경과해도 박리가 확인되지 않았다.
[비교예 10]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 10의 박리용 조성물로서의 프로필렌 글리콜 모노메틸 에테르 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 5분 경과해도 박리가 확인되지 않았다.
[비교예 11]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 11의 박리용 조성물로서의 프로필렌 글리콜 모노메틸 에테르 아세테이트 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 5분 경과해도 박리가 확인되지 않았다.
[비교예 12]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 12의 박리용 조성물로서의 테트라메틸 요소 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 5분 경과해도 박리가 확인되지 않았다.
[비교예 13]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 13의 박리용 조성물로서의 N-메틸피롤리돈 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 5분 경과해도 박리가 확인되지 않았다.
[비교예 14]
제조예 1에서 제작한 접착층 부착 웨이퍼를, 비교예 14의 박리용 조성물로서의 물 9mL에 침지하여, 웨이퍼 상으로부터 접착층이 박리를 개시하기까지의 시간을 계측한바, 5분 경과해도 박리가 확인되지 않았다.
[4] 접촉각의 측정
제조예 2에서 제작한 접착층 부착 웨이퍼의 접착층 상에, 실시예 및 비교예에서 이용한 각 용매를 적하하고, 각각의 접촉각을 측정했다. 용매의 분자량과 함께, 결과를 표 1에 나타낸다.
[표 1]
Figure pct00016
실시예 및 비교예의 결과, 접착층 상의 박리용 조성물의 접촉각, 및 박리용 조성물에 포함되는 특정의 유기용매의 분자량을 표 2 및 표 3에 나타낸다.
표 2에 나타내어지는 바와 같이, 특정의 유기용매를 이용한 경우, 유기용매가 분자량의 조건을 만족시켜도, 접착층 상의 박리용 조성물의 접촉각이 31.5도 미만인 실시예 쪽이, 접촉각이 31.5도 이상인 비교예보다도, 박리 시간이 대폭으로 짧았다.
또, 표 3에 나타내어지는 바와 같이, 특정의 유기용매를 이용한 경우, 박리용 조성물이 접촉각의 조건을 만족시켜도, 유기용매가 분자량의 조건을 만족시키는 실시예 쪽이, 분자량의 조건을 만족시키지 않는 비교예보다도, 박리 시간이 대폭으로 짧았다.
또한, 특정의 용매를 이용하지 않는 경우, 접촉각이나 분자량의 조건을 만족시키는 경우라도, 실시예와 같은 단시간에서의 박리는 확인되지 않았다(비교예 8∼14).
[표 2]
Figure pct00017
실시예 및 비교예의 결과와, 박리용 조성물에 포함되는 특정의 용매의 분자량과의 관계를 검토하면, 표 3에 나타내어지는 바와 같이, 박리용 조성물에 포함되는 특정의 용매의 분자량이 160 미만인 실시예의 세정 방법을 이용한 경우의 박리 시간은, 분자량이 160 이상인 비교예의 세정 방법을 이용한 경우의 박리 시간보다도 대폭으로 짧았다.
[표 3]
Figure pct00018
[5] 범프에 대한 대미지의 유무의 확인
제조예 3에서 제작한 샘플 기판을, 실시예 1∼13의 박리용 조성물 9mL에 각각 침지하고, 1시간 정치(靜置)한 후에 이소프로판올과 아세톤으로 세정하고, 광학 현미경으로 범프 대미지의 유무를 관찰했다. 그 결과, 어느 기판에서도, 범프 대미지는 관측되지 않았다.

Claims (18)

  1. 반도체 기판 상의 접착층을, 박리용 조성물을 이용하여 박리하는 공정을 포함하는, 반도체 기판의 세정 방법으로서,
    상기 박리용 조성물이, 용매를 포함하고, 염을 포함하지 않으며,
    상기 용매가, 분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어지고,
    상기 접착층 상의 상기 박리용 조성물의 접촉각이, 31.5도 미만인 것을 특징으로 하는 반도체 기판의 세정 방법.
  2. 제 1 항에 있어서,
    상기 분자량이, 70 이상인 반도체 기판의 세정 방법.
  3. 제 1 항에 있어서,
    상기 용매가, 디(n-부틸) 에테르, n-데칸, 디(n-펜틸) 에테르, 1-아미노-n-펜탄, p-멘탄, 초산(酢酸) 부틸, 시클로헥산, 디(n-프로필) 술피드, 초산 펜틸, 디(n-부틸) 술피드, 메시틸렌, 리모넨 및 p-시멘으로부터 선택되는 1종 또는 2종 이상으로 이루어지는 반도체 기판의 세정 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접착층이, 실록산계 접착제, 아크릴 수지계 접착제, 에폭시 수지계 접착제, 폴리아미드계 접착제, 폴리스티렌계 접착제, 폴리이미드 접착제 및 페놀 수지계 접착제로부터 선택되는 적어도 1종을 포함하는 접착제 성분 (S)를 포함하는 접착제 조성물을 이용하여 얻어지는 막인 반도체 기판의 세정 방법.
  5. 제 4 항에 있어서,
    상기 접착제 성분 (S)가, 실록산계 접착제를 포함하는 반도체 기판의 세정 방법.
  6. 제 5 항에 있어서,
    상기 실록산계 접착제가, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하는 반도체 기판의 세정 방법.
  7. 반도체 기판과, 지지 기판과, 접착제 조성물로부터 얻어지는 접착층을 구비하는 적층체를 제조하는 제 1 공정,
    얻어진 적층체의 반도체 기판을 가공하는 제 2 공정,
    지지 기판으로부터, 반도체 기판 및 접착층을 분리하는 제 3 공정, 및
    반도체 기판 상의 접착층을 박리용 조성물을 이용하여 박리하는 제 4 공정을 포함하는, 가공된 반도체 기판의 제조 방법에 있어서,
    상기 박리용 조성물이, 용매를 포함하고, 염을 포함하지 않으며,
    상기 용매가, 분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어지고,
    상기 접착층 상의 상기 박리용 조성물의 접촉각이, 31.5도 미만인 것을 특징으로 하는 가공된 반도체 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 분자량이, 70 이상인 가공된 반도체 기판의 제조 방법.
  9. 제 7 항에 있어서,
    상기 용매가, 디(n-부틸) 에테르, n-데칸, 디(n-펜틸) 에테르, 1-아미노-n-펜탄, p-멘탄, 초산 부틸, 시클로헥산, 디(n-프로필) 술피드, 초산 펜틸, 디(n-부틸) 술피드, 메시틸렌, 리모넨 및 p-시멘으로부터 선택되는 1종 또는 2종 이상으로 이루어지는 가공된 반도체 기판의 제조 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 접착층이, 실록산계 접착제, 아크릴 수지계 접착제, 에폭시 수지계 접착제, 폴리아미드계 접착제, 폴리스티렌계 접착제, 폴리이미드 접착제 및 페놀 수지계 접착제로부터 선택되는 적어도 1종을 포함하는 접착제 성분 (S)를 포함하는 접착제 조성물을 이용하여 얻어지는 막인 가공된 반도체 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 접착제 성분 (S)가, 실록산계 접착제를 포함하는 가공된 반도체 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 실록산계 접착제가, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하는 가공된 반도체 기판의 제조 방법.
  13. 반도체 기판을 세정할 때에 상기 반도체 기판 상의 접착층을 박리하기 위해 이용되는 박리용 조성물로서,
    분자량이 160 미만인, 지방족 탄화수소 화합물, 방향족 탄화수소 화합물, 에테르 화합물, 티오에테르 화합물, 에스테르 화합물 및 아민 화합물로부터 선택되는 1종 또는 2종 이상으로 이루어지는 용매를 포함하고,
    염을 포함하지 않으며,
    상기 접착층 상의 접촉각이, 31.5도 미만인 것을 특징으로 하는 박리용 조성물.
  14. 제 13 항에 있어서,
    상기 분자량이, 70 이상인 박리용 조성물.
  15. 제 13 항에 있어서,
    상기 용매가, 디(n-부틸) 에테르, n-데칸, 디(n-펜틸) 에테르, 1-아미노-n-펜탄, p-멘탄, 초산 부틸, 시클로헥산, 디(n-프로필) 술피드, 초산 펜틸, 디(n-부틸) 술피드, 메시틸렌, 리모넨 및 p-시멘으로부터 선택되는 1종 또는 2종 이상으로 이루어지는 박리용 조성물.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 접착층이, 실록산계 접착제, 아크릴 수지계 접착제, 에폭시 수지계 접착제, 폴리아미드계 접착제, 폴리스티렌계 접착제, 폴리이미드 접착제 및 페놀 수지계 접착제로부터 선택되는 적어도 1종을 포함하는 접착제 성분 (S)를 포함하는 접착제 조성물을 이용하여 얻어지는 막인 박리용 조성물.
  17. 제 16 항에 있어서,
    상기 접착제 성분 (S)가, 실록산계 접착제를 포함하는 박리용 조성물.
  18. 제 17 항에 있어서,
    상기 실록산계 접착제가, 히드로실릴화 반응에 의해 경화되는 폴리오르가노실록산 성분 (A)를 포함하는 박리용 조성물.
KR1020227035548A 2020-03-23 2021-03-22 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물 KR20220158244A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020050957 2020-03-23
JPJP-P-2020-050957 2020-03-23
PCT/JP2021/011678 WO2021193519A1 (ja) 2020-03-23 2021-03-22 半導体基板の洗浄方法、加工された半導体基板の製造方法及び剥離用組成物

Publications (1)

Publication Number Publication Date
KR20220158244A true KR20220158244A (ko) 2022-11-30

Family

ID=77891847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227035548A KR20220158244A (ko) 2020-03-23 2021-03-22 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물

Country Status (7)

Country Link
US (1) US20230131533A1 (ko)
EP (1) EP4130224A4 (ko)
JP (1) JPWO2021193519A1 (ko)
KR (1) KR20220158244A (ko)
CN (1) CN115335969A (ko)
TW (1) TW202140760A (ko)
WO (1) WO2021193519A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021193516A1 (ja) * 2020-03-23 2021-09-30 日産化学株式会社 半導体基板の洗浄方法、加工された半導体基板の製造方法及び剥離用組成物
US20230151308A1 (en) * 2020-03-23 2023-05-18 Nissan Chemical Corporation Semiconductor substrate cleaning method, processed semiconductor substrate manufacturing method, and composition for peeling
CN115315789A (zh) * 2020-03-23 2022-11-08 日产化学株式会社 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离用组合物
JPWO2021193515A1 (ko) * 2020-03-23 2021-09-30
WO2024176810A1 (ja) * 2023-02-20 2024-08-29 日産化学株式会社 半導体基板の製造方法、及び加工された半導体基板の製造方法、並びに、剥離及び溶解用組成物

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818608B2 (en) 2002-02-01 2004-11-16 John C. Moore Cured polymers dissolving compositions
WO2014092022A1 (ja) 2012-12-11 2014-06-19 富士フイルム株式会社 シロキサン樹脂の除去剤、それを用いたシロキサン樹脂の除去方法並びに半導体基板製品及び半導体素子の製造方法
KR20180066550A (ko) 2016-12-09 2018-06-19 동우 화인켐 주식회사 경화 고분자 세정액 조성물

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316850B1 (ko) * 2014-06-10 2021-10-25 닛산 가가쿠 가부시키가이샤 가접착제를 이용한 적층체
JP6450451B2 (ja) * 2015-03-23 2019-01-09 富士フイルム株式会社 キットおよび積層体
TWI732005B (zh) * 2016-07-29 2021-07-01 日商富士軟片股份有限公司 套組、洗淨劑組成物及半導體元件的製造方法
CN109791376B (zh) * 2016-10-04 2023-01-10 日产化学株式会社 使用了溶剂置换法的抗蚀剂图案涂布用组合物的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818608B2 (en) 2002-02-01 2004-11-16 John C. Moore Cured polymers dissolving compositions
WO2014092022A1 (ja) 2012-12-11 2014-06-19 富士フイルム株式会社 シロキサン樹脂の除去剤、それを用いたシロキサン樹脂の除去方法並びに半導体基板製品及び半導体素子の製造方法
KR20180066550A (ko) 2016-12-09 2018-06-19 동우 화인켐 주식회사 경화 고분자 세정액 조성물

Also Published As

Publication number Publication date
EP4130224A4 (en) 2024-04-10
TW202140760A (zh) 2021-11-01
EP4130224A1 (en) 2023-02-08
CN115335969A (zh) 2022-11-11
WO2021193519A1 (ja) 2021-09-30
JPWO2021193519A1 (ko) 2021-09-30
US20230131533A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
KR20220158244A (ko) 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물
KR102541336B1 (ko) 세정제 조성물 및 세정 방법
KR102453332B1 (ko) 세정제 조성물 및 세정 방법
KR20230058653A (ko) 적층체 및 박리제 조성물
KR20210126668A (ko) 세정제 조성물 및 세정 방법
JP2021153182A (ja) 半導体基板の洗浄方法及び加工された半導体基板の製造方法
KR20220157423A (ko) 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물
KR20220161345A (ko) 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물
JP7530035B2 (ja) バンプ付き半導体基板の洗浄方法
TW202126779A (zh) 接著劑組成物、積層體及其製造方法和積層體之剝離方法及半導體形成基板加工方法
JP7345725B2 (ja) 半導体基板の洗浄方法、加工された半導体基板の製造方法及び剥離用組成物
KR20220157991A (ko) 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물
KR20220158246A (ko) 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물
KR20220162139A (ko) 세정제 조성물 및 가공된 반도체 기판의 제조 방법
KR20210126667A (ko) 세정제 조성물 및 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination