KR20220139376A - 실리콘-함유 막들의 고온 증착을 위한 전구체들 - Google Patents

실리콘-함유 막들의 고온 증착을 위한 전구체들 Download PDF

Info

Publication number
KR20220139376A
KR20220139376A KR1020227031243A KR20227031243A KR20220139376A KR 20220139376 A KR20220139376 A KR 20220139376A KR 1020227031243 A KR1020227031243 A KR 1020227031243A KR 20227031243 A KR20227031243 A KR 20227031243A KR 20220139376 A KR20220139376 A KR 20220139376A
Authority
KR
South Korea
Prior art keywords
silicon
semiconductor substrate
containing precursor
containing layer
plasma
Prior art date
Application number
KR1020227031243A
Other languages
English (en)
Inventor
더글라스 월터 애그뉴
애드리언 라보이
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20220139376A publication Critical patent/KR20220139376A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

고품질을 갖는, 실리콘 옥사이드 막들과 같은 실리콘-함유 막들은 고온 ALD 프로세스들에서 실리콘-함유 전구체들의 반응들을 사용하여 반도체 기판들 상에 증착된다. 일부 실시 예들에서, 제공된 전구체들은 적어도 약 500 ℃, 예컨대 약 550 ℃를 초과하는 온도들에서 실리콘-함유 막들의 증착에 적합하다. 예를 들어, 실리콘 옥사이드는 기판의 표면 상의 산소-함유 반응 물질 (예를 들어, O3, O2, H2O) 과 실리콘-함유 전구체의 반응에 의해 고온에서 증착될 수 있다. 일부 구현 예들에서, 적합한 전구체는 적어도 하나의 실리콘-실리콘 결합, 적어도 하나의 이탈기 (leaving groups) (예를 들어, 할로겐), 및 선택 가능하게 (optionally), 적어도 하나의 전자-공여기 (예를 들어, 알킬) 를 포함한다. 전구체들은 일부 구현 예들에서, 열적 ALD 및 PEALD 모두에 적합하다. 일부 실시 예들에서, 단일 전구체는 단일 실리콘 옥사이드 막의 증착 동안 열적 ALD 및 PEALD 모두에서 사용된다.

Description

실리콘-함유 막들의 고온 증착을 위한 전구체들
본 발명은 반도체 디바이스 제작 방법들에 관한 것이다. 구체적으로, 본 발명의 실시 예들은 반도체 프로세싱에서 실리콘-함유 막들의 증착을 위해 사용된 전구체들에 관한 것이다.
집적 회로 (integrated circuit; IC) 제조에서, 증착 및 에칭 기법들은 유전체 층들에 임베딩된 (embedded) 금속 라인들을 형성하는 것처럼, 재료들의 패턴들을 형성하기 위해 사용된다. 일부 패터닝 스킴들 (schemes) 은, 증착된 층이 기판의 표면 상의 돌출부들 (protrusions) 및/또는 리세스된 (recessed) 피처들의 윤곽 (contour) 을 따라야 하는 재료들의 컨포멀한 (conformal) 증착을 필요로 한다. 원자 층 증착 (atomic layer deposition; ALD) 은 통상적으로 기판의 표면에 대한 하나 이상의 반응 물질들 (reactants) (전구체들) 의 흡착 (adsorption) 에 의존하고, 그리고 흡착된 층의 목표된 재료로의 후속하는 화학적 변환에 의존하기 때문에, 종종 기판 상에 컨포멀한 막들을 형성하는 바람직한 방법이다. ALD는 기판의 표면 상에서 발생하고, 시간 상 분리되고 (separated), 통상적으로 흡착된 (adsorbed) 반응 물질의 양에 의해 제한되는 순차적인 반응들을 사용하기 때문에, 이 방법은 우수한 단차 커버리지를 갖는 박형 컨포멀한 층들을 제공할 수 있다.
화학적 기상 증착 (Chemical Vapor Deposition; CVD) 은 반도체 프로세싱에 널리 사용되는 또 다른 증착 방법이다. CVD에서, 반응은 프로세스 챔버의 볼륨에서 발생하고, 기판에 흡착된 반응 물질들의 양에 의해 제한되지 않는다. 그 결과, CVD-증착된 막들은 종종 ALD-증착된 막들보다 보다 덜 컨포멀하다. CVD는 통상적으로 단차 커버리지가 덜 중요한 적용 예들에서 사용된다.
ALD 및 CVD는 목표된 막들의 형성을 발생시키는 증착 전구체들의 반응들을 촉진하도록 플라즈마를 채용할 수도 있다. 플라즈마를 사용하는 방법들은 PEALD (plasma enhanced ALD) 및 PECVD (plasma enhanced CVD) 로 공지된다. 플라즈마를 채용하지 않는 방법들은 열적 ALD 및 열적 CVD로 지칭된다.
본 명세서에 제공된 배경기술 기술 (description) 은 일반적으로 본 개시의 맥락을 제시하기 위한 목적이다. 본 배경 기술 섹션에 기술된 범위까지, 현재 명명된 발명자들의 업적, 뿐만 아니라 출원 시 종래 기술로서 달리 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 선행 기술로서 명시적으로 또는 묵시적으로 인정되지 (admitted) 않는다.
참조로서 인용
PCT 출원 신청서는 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 출원 양식에서 식별된 바와 같이 이익 또는 우선권을 주장하는 출원 각각은 모든 목적들을 위해 전체가 참조로서 본 명세서에 인용된다.
실리콘 옥사이드와 같은 실리콘-함유 막들을 증착하기 위한 방법들이 제공된다. 일부 실시 예들에서, 방법들은 적어도 약 550 ℃, 예컨대 적어도 약 550 ℃ (예를 들어, 약 550 ℃ 및 약 550 ℃ 초과), 예컨대 적어도 약 600 ℃의 고온들에서의 증착을 수반한다. 적어도 약 500 ℃의 온도들, 예컨대 약 550 내지 700 ℃의 온도들에서 증착들에 적합한 안정한 실리콘-함유 전구체들이 제공된다. 이들 온도들에서 표면에만 목표된 반응성을 제공하고 열적 ALD 및 PEALD 모두에서 사용될 수 있는 전구체들이 제공된다. 고온 증착은 우수한 품질로 실리콘-함유 막들을 증착하도록 활용될 수 있다. 예를 들어, 고온 ALD에 의해 증착된 실리콘 옥사이드는 종종 보다 낮은 온도들에서 달성할 수 없는 낮은 습식 에칭 레이트, 낮은 누설 전류, 높은 항복 전장 (breakdown field) 및 낮은 농도의 불순물들과 같은 집적 회로 제조를 위한 바람직한 특성들을 가질 수 있다. 일부 실시 예들에서, 본 명세서에 기술된 바와 같이 고온 증착에 의해 획득된 실리콘 옥사이드 막들은 다음 특성들: 약 1 원자％ 미만의 불순물 농도 (수소 농도들은 계산에서 제외됨), 적어도 약 2.23 g/㎤ (예를 들어, 약 2.23 내지 2.29 g/㎤, 예컨대 약 2.26 g/㎤) 의 밀도, 289 mM의 농도를 갖는 수성 불산 (HF) 에서 약 4 ㎚/min 미만의 습식 에칭 레이트, 2㎹에서 약 1 x 10-10 A/㎠ 미만의 누설 전류, 및 약 10 ㎹/㎠ 초과의 항복 전장 중 하나 이상을 갖는다. 일부 실시 예들에서, 본 명세서에 제공된 증착된 실리콘 옥사이드 막들은 상기 열거된 모든 특성들을 갖는다.
저온 ALD에 통상적으로 사용되는 많은 실리콘-함유 전구체들은 고온들에서 열적 분해 (decomposition) 를 나타내고, 고온 ALD에 부적합하다. 또한, 많은 종래의 실리콘-함유 전구체들은 열적 증착 및 플라즈마 강화 증착 모두에 적합하지 않다.
일 실시 예에서, 반도체 기판 상에 실리콘-함유 층을 형성하는 방법이 제공되고, 방법은: (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계, (b) 프로세스 챔버에서 반응 물질에 반도체 기판을 노출시키는 단계; 및 (c) 실리콘-함유 층의 적어도 일부를 형성하도록 반도체 기판의 표면 상의 반응 물질과 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 단계 (a) 내지 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되고, 여기서 실리콘-함유 전구체는 적어도 하나의 Si-Si 결합; 적어도 하나의 Si-X 결합으로서, 여기서 X는 할로겐, 트리플레이트 (triflate), 토실레이트 (tosylate), CN, N3, 및 NR1R2로 구성된 그룹으로부터 선택되고, 여기서 R1 및 R2는 H, 및 알킬 (alkyl) 로 구성된 그룹으로부터 독립적으로 선택되고, R1 및 R2는 고리형 (cyclic) 고리 (ring) 구조를 형성하도록 연결되거나 연결되지 않는, 적어도 하나의 Si-X 결합; 및 적어도 하나의 Si-R 결합으로서, 여기서 R은 H, 및 알킬로 구성된 그룹으로부터 선택되는, 적어도 하나의 Si-R 결합을 갖는 화합물이다.
또 다른 실시 예에서, 반도체 기판 상에 실리콘-함유 층을 형성하는 방법이 제공되고, 방법은: (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계, (b) 프로세스 챔버에서 반응 물질에 반도체 기판을 노출시키는 단계; 및 (c) 실리콘-함유 층의 적어도 일부를 형성하도록 반도체 기판의 표면 상의 반응 물질과 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 단계 (a) 내지 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되고, 그리고 실리콘-함유 전구체는 적어도 2 개의 질소 원자들과 결합들을 형성하는 적어도 하나의 실리콘 원자를 갖는 화합물이고, 적어도 2 개의 질소 원자들은 고리형 고리를 형성하도록 연결된다.
또 다른 실시 예에서, 반도체 기판 상에 실리콘-함유 층을 형성하는 방법이 제공되고, 방법은: (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계, (b) 프로세스 챔버에서 반응 물질에 반도체 기판을 노출시키는 단계; 및 (c) 실리콘-함유 층의 적어도 일부를 형성하도록 반도체 기판의 표면 상의 반응 물질과 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 단계 (a) 내지 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되고, 그리고 실리콘-함유 전구체는 적어도 2 개의 실리콘 원자들과 결합들을 형성하는 적어도 하나의 질소 원자를 갖는 화합물이다.
또 다른 실시 예에서, 반도체 기판 상에 실리콘-함유 층을 형성하는 방법이 제공되고, 방법은: (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계, (b) 프로세스 챔버에서 반응 물질에 반도체 기판을 노출시키는 단계; 및 (c) 실리콘-함유 층의 적어도 일부를 형성하도록 반도체 기판의 표면 상의 반응 물질과 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 단계 (a) 내지 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되고, 그리고 실리콘-함유 전구체는 -N3, -CN, -OTf (트리플레이트), 및 -OTs (토실레이트) 로 구성된 그룹으로부터 선택되는 모이어티 (moiety) 와 결합을 형성하는 적어도 하나의 실리콘 원자를 갖는 화합물이다.
또 다른 실시 예에서, 반도체 기판 상에 실리콘-함유 층을 형성하는 방법이 제공되고, 방법은: (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계, (b) 프로세스 챔버에서 반응 물질에 반도체 기판을 노출시키는 단계; 및 (c) 실리콘-함유 층의 적어도 일부를 형성하도록 반도체 기판의 표면 상의 반응 물질과 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 단계 (a) 내지 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되고, 그리고 실리콘-함유 전구체는 적어도 2 개의 산소 원자들과 결합들을 형성하는 적어도 하나의 실리콘 원자를 갖는 화합물이고, 적어도 2 개의 산소 원자들은 고리형 고리를 형성하도록 연결된다.
또 다른 실시 예에서, 반도체 기판 상에 실리콘-함유 층을 형성하는 방법이 제공되고, 방법은: (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계, (b) 프로세스 챔버에서 반응 물질에 반도체 기판을 노출시키는 단계; 및 (c) 실리콘-함유 층의 적어도 일부를 형성하도록 반도체 기판의 표면 상의 반응 물질과 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 단계 (a) 내지 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되고, 그리고 실리콘-함유 전구체는 고리형 고리의 일부인 적어도 하나의 실리콘 원자를 갖는 화합물이다.
일부 실시 예들에서, 본 명세서에 제공된 방법들은 포토리소그래피 (photolithographic) 패터닝 방법들과 통합되고, 그리고 워크피스 (work piece) 에 포토레지스트 (photoresist) 를 도포하는 단계, 포토레지스트를 광에 노출시키는 단계, 포토레지스트를 패터닝하고 패턴을 워크피스로 전사하는 (transferring) 단계, 및 워크피스로부터 포토레지스트를 선택적으로 제거하는 단계를 더 포함한다.
또 다른 양태에서, 실리콘-함유 전구체를 프로세스 챔버 내로 도입하기 (admitting) 위한 유입구 및 기판 지지부를 갖는 프로세스 챔버를 포함하는 장치가 제공되고, 장치는 본 명세서에 제공된 임의의 방법에 따른 실리콘-함유 막들의 증착을 유발하기 위한 프로그램 인스트럭션들을 갖는 제어기를 더 포함한다.
또 다른 양태에서, 시스템이 제공되고, 시스템은 본 명세서에 기술된 증착 장치 및 스텝퍼를 포함한다.
또 다른 양태에서, 증착 툴의 제어를 위한 프로그램 인스트럭션들 (instructions) 을 포함하는 비일시적인 컴퓨터 머신-판독 가능 매체가 제공되고, 프로그램 인스트럭션들은 본 명세서에 제공된 임의의 방법들을 수행하는 단계들을 위한 코드를 포함한다.
본 명세서에 기술된 주제의 구현 예들의 이들 및 다른 양태들은 첨부된 도면들 및 이하의 기술에 제시된다.
도 1은 본 명세서에 제공된 실시 예에 따른 실리콘-함유 전구체들의 예들을 제공한다.
도 2는 본 명세서에 제공된 또 다른 실시 예에 따른 실리콘-함유 전구체들의 예들을 제공한다.
도 3a 및 도 3b는 본 명세서에 제공된 실시 예들에 따른 실리콘-함유 전구체들의 예들을 제공한다.
도 4는 본 명세서에 제공된 실시 예에 따른 실리콘 옥사이드 막들을 형성하는 방법에 대한 프로세스 흐름도이다.
도 5는 본 명세서에 제공된 실시 예에 따른 실리콘 옥사이드 막들을 형성하는 방법에 대한 프로세스 흐름도이다.
도 6은 열적 ALD 및 PEALD 모두를 통해 단일 전구체를 사용하여 실리콘 옥사이드 막들을 형성하는 방법에 대한 프로세스 흐름도이다.
도 7은 본 명세서에 제공된 실시 예에 따른, 실리콘-함유 막들을 증착하기 적합한 장치의 개략적인 표현이다.
도 8은 본 명세서에 제공된 실시 예에 따른 멀티-스테이션 프로세싱 시스템의 개략도를 도시한다.
도 9는 본 명세서에 제공된 실시 예에 따른 멀티-스테이션 프로세싱 시스템의 개략도를 도시한다.
고온들에서 반도체 기판들 상에 고품질 실리콘-함유 막들을 증착하기 위한 방법들 및 전구체들이 제공된다. 제공된 방법들 및 전구체들은, 예를 들어, 평면 (planar) 기판 상에 블랭킷 실리콘-함유 층 (예를 들어, 실리콘 옥사이드 층) 을 증착하기 위해, 또는 하나 이상의 리세스되거나 (recessed) 돌출하는 (protruding) 피처들을 갖는 기판 상에 컨포멀한 (conformal) 실리콘-함유 층을 증착하기 위해 사용될 수 있다. 막의 증착 전에 반도체 기판은 표면 상에 노출된 유전체 층 및/또는 금속 층을 포함할 수도 있다. 방법들은 제어된 방식으로 박형 실리콘-함유 막들을 증착하는데 특히 유용하다. 예를 들어, 약 0.5 내지 250 ㎚의 두께를 갖는 고품질 컨포멀한 막들이 증착될 수 있다.
방법들은 실리콘 옥사이드 (silicon oxide) (SiOx), 실리콘 나이트라이드 (silicon nitride) (SiNx), 실리콘 카바이드 (silicon carbide) (SiCx), 실리콘 옥시나이트라이드 (silicon oxynitride) (SiOxNy), 및 실리콘 옥시카바이드 (silicon oxycarbide) (SiOxCy) 를 포함하지만 이에 제한되지 않는 다양한 실리콘-함유 재료들의 증착을 위해 사용될 수 있고, 여기서 x 및 y는 이들 화합물들의 화학량론 (stoichiometry) 이 가변할 수도 있다는 것을 나타낸다. 제공된 전구체들 및 방법들은 실리콘 옥사이드, 예컨대 다른 원소들의 낮은 레벨들의 혼입을 갖는 고품질 실리콘 옥사이드의 증착에 특히 적합하다. 고순도를 갖는 고품질 실리콘 옥사이드 막들을 생성하기 위해, 적어도 약 500 ℃, 예컨대 적어도 약 550 ℃의 온도들과 같은 고온에서의 증착이 종종 필요하다. 낮은 레벨들의 분해 (decomposition) 와 함께 높은 온도들에서 깨끗한 반응성을 나타내는 전구체들이 본 명세서에 제공된다. 기술된 실리콘-함유 전구체들은 또한 보다 낮은 온도들에서의 증착들 및 고품질 실리콘 옥사이드 이외의 막들의 증착을 위해 사용될 수 있다는 것이 이해된다. 또한, 제공된 전구체들은 열적 증착 및 플라즈마 강화된 증착 모두에 적합하고, 열적 증착 및 플라즈마 강화된 증착 모두는 적어도 약 500 ℃, 예컨대 약 500 ℃ 내지 800 ℃, 예를 들어, 약 550 ℃ 내지 700 ℃의 고온에서 수행될 수 있다. 본 명세서에 인용된 온도들은 기판에 근접하여 측정된 온도들을 지칭한다. 본 명세서에 기술된 전구체들은 500 ℃보다 보다 낮은 온도들에서 증착들을 위해 사용될 수 있다는 것이 이해된다.
일부 실시 예들에서, 증착 동안 적어도 하나의 단계가 고온에서 수행된다. 다른 실시 예들에서, 복수의 반응 물질 (reactant) 투여 (dosing) 단계들 및 퍼지 (purging) 단계들을 포함할 수도 있는 전체 증착은 고온에서 수행된다.
본 명세서에 사용된 바와 같은 "실리콘 옥사이드"는 본질적으로 실리콘 (Si) 및 산소 (O) 로 구성된 재료를 지칭한다. 다른 원소들 (예를 들어, C, 및 N) 은 실리콘 옥사이드에 소량으로 (예를 들어, 약 15 원자％ 미만, 또는 약 10 ％ 미만의 총 함량으로, 여기서 수소는 계산에 포함되지 않음) 존재할 수 있다. 실리콘 옥사이드는 통상적으로 SiO2이지만, 1:2 (실리콘:산소) 화학량론으로부터의 편차들 (deviations) 이 가능할 수도 있다. 본 명세서에 사용된 바와 같은 "고순도 실리콘 옥사이드"는 약 1 원자％ 미만의 탄소, 약 0.1 ％ 미만의 질소, 및 약 0.1 ％ 미만의 다른 원소들을 포함하는 실리콘 옥사이드를 지칭하고, 여기서 수소는 계산에 포함되지 않는다. 일부 실시 예들에서, 고순도 실리콘 옥사이드는 실리콘 및 산소 이외의 원소들을 약 1 원자％ 미만 (여기서 수소는 계산에 포함되지 않음) 포함한다.
실리콘 나이트라이드 (SiNx), 실리콘 카바이드 (SiCx), 실리콘 옥시나이트라이드 (SiOxNy) 및 실리콘 옥시카바이드 (SiOxCy) 는 각각 본질적으로 실리콘 및 질소 (SiNx), 실리콘 및 탄소 (SiCx), 실리콘, 산소 및 질소 (SiOxCy), 및 실리콘, 산소 및 탄소 (SiOxCy) 로 구성된 재료들을 지칭한다. 다른 원소들은 이들 화합물들에 소량, 예를 들어, 약 10 원자％ 미만의 양으로 존재할 수도 있고, 여기서 수소는 계산으로부터 제외된다.
본 명세서에 사용된 바와 같은 용어 "반도체 기판"은 그 구조 내 어디든 반도체 재료를 포함하는 반도체 디바이스 제조의 임의의 스테이지의 기판을 지칭한다. 반도체 기판 내의 반도체 재료는 노출될 필요가 없다는 것이 이해된다. 반도체 재료를 덮는 다른 재료들 (예를 들어, 유전체들) 의 복수의 층들을 갖는 반도체 웨이퍼들이 반도체 기판들의 예들이다. 이하의 상세한 기술은 개시된 구현 예들이 200 ㎜, 300 ㎜, 또는 450 ㎜ 반도체 웨이퍼와 같은 반도체 웨이퍼 상에서 구현된다고 가정한다. 그러나, 개시된 구현 예들은 그렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들 및 재료들일 수도 있다. 반도체 웨이퍼들에 더하여, 개시된 구현 예들의 이점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들 등과 같은 다양한 물품들을 포함한다.
수치적 값들과 관련하여 사용될 때 용어 "약"은 달리 명시되지 않는 한, 인용된 수치 값의 ± 10 ％ 범위를 포함한다.
본 명세서에 사용된 용어 "알킬 (alkyl)"은 탄소 및 수소 원자들만을 함유하는 포화된 치환기들 (substituents) 을 지칭한다. 알킬들은 선형 기, 분지형 기 및 고리형 (cyclic) 기 모두를 포함한다. 선형 알킬기들의 예들은 제한 없이, 메틸기들, 에틸기들, n-프로필기들, n-부틸기들, 등을 포함한다. 분지된 알킬기들의 예들은 제한 없이, 이소프로필, 이소부틸, sec-부틸, 및 t-부틸을 포함한다. 시클로알킬들의 예들은 제한 없이, 시클로프로필기들, 시클로펜틸기들, 시클로헥실기들, 등을 포함한다.
본 명세서에 사용된 바와 같이, 용어 "알킬아미노"는 NR2기를 지칭하고, 적어도 하나의 R은 알킬이고, 그리고 R 각각이 H 및 알킬로부터 독립적으로 선택된다. 알킬아미노 치환기들의 예는 디메틸아미노 및 디에틸아미노 치환기들을 포함한다.
용어 "독립적으로 선택되는"은 복수의 R기들을 함유하는 분자에서 R 치환기 선택을 참조할 때, 분자의 상이한 원자들에서 R 치환기들의 선택이 독립적이고 복수의 R 치환기들을 갖는 하나의 원자에서 R 치환기들의 선택이 또한 독립적이라는 것을 의미한다. 복수의 R기들을 함유하는 분자들에서, R기들은 동일하거나 상이할 수 있다.
제어된 두께들을 갖는 실리콘-함유 막들은 기판을 실리콘-함유 전구체 및 반응 물질에 순차적으로 노출함으로써 반도체 기판들 상에 증착될 수 있고, 여기서 반응 물질은 실리콘-함유 전구체와 반응하고 목표된 조성의 막을 형성한다. 반응들은 통상적으로 기판의 표면 상에 상주하는 (residing) 실리콘-함유 전구체 및/또는 반응 물질의 양에 의해 제한되고, 통상적으로 목표된 두께를 갖는 막을 증착하기 위해 필요한 만큼 반복된다. 예를 들어, 실리콘 옥사이드 막들은 기판을 실리콘-함유 전구체 및 산소-함유 반응 물질, 예컨대 O2, O3, H2O, H2O2, 및 N2O에 순차적으로 노출함으로써 증착될 수 있고, 여기서 반응 물질은 플라즈마에서 선택 가능하게 (optionally) 활성화될 수도 있다. 그러나, 증착이 상대적으로 저온에서 (예를 들어, 약 500 ℃ 미만에서) 발생할 때, 증착된 실리콘 옥사이드는 종종 낮은 품질을 갖는다. 이는 대체로 시스템의 낮은 열 에너지로부터 기인하고, 이는 결국 낮은 막 밀도, 표면 상의 Si-함유 전구체의 감소된 반응성, 및 보다 어려운 부산물 (byproduct) 제거의 결과로서 증가된 원자 불순물들과 같은 문제들을 야기한다. 고품질 실리콘 옥사이드를 증착하기 위해, 증착은 종종 적어도 약 500 ℃, 예컨대 적어도 약 550 ℃의 온도들에서 수행되어야 한다. 그러나, 많은 실리콘-함유 전구체들은 고온들에서 분해되기 쉽다. 예를 들어, 비스(tert-부틸아미노)실란 (bis(tert-butylamino)silane; BTBAS) 은 약 550 ℃를 초과하는 온도들에서 분해를 나타낸다.
고온에서 실리콘-함유 막들의 증착을 위해 사용될 수 있는 몇몇 부류들의 실리콘-함유 전구체들이 제공된다. 예를 들어, 적어도 약 500 ℃, 예컨대 적어도 약 550 ℃, 예컨대 약 500 내지 800 ℃, 예를 들어, 550 내지 700 ℃의 온도에서의 증착들에 적합한 전구체들이 제공된다. 일부 실시 예들에서, 단일 전구체가 PEALD 및 열적 ALD 모두에 사용되고, 플라즈마 보조 및 열적 증착 모두가 하나의 반응기에서 수행된다.
Si-Si 결합을 함유하는 전구체
일 양태에서, 고온 증착에 적합한 실리콘-함유 전구체는 적어도 하나의 Si-Si 결합; 적어도 하나의 Si-X 결합으로서, 여기서 X는 할로겐 (예를 들어, Cl , Br, 및/또는 I), 트리플레이트 (CF3SO3), 토실레이트 (CH3C6H4SO2), CN, N3, 및 NR1R2로 구성된 그룹으로부터 선택되고, 여기서 R1 및 R2는 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, 여기서 R1 및 R2는 고리형 고리 (ring) 구조를 형성하도록 연결되거나 연결되지 않는, 적어도 하나의 Si-X 결합; 및 적어도 하나의 Si-R 결합으로서, 여기서 R은 H, 및 알킬로 구성된 그룹으로부터 선택되는, 적어도 하나의 Si-R 결합을 갖는 화합물이다. 일부 실시 예들에서 알킬들은 C1-C4 알킬들, 예컨대 메틸, 에틸, n-프로필, 이소프로필, n-부틸, sec-부틸, 또는 t-부틸이다.
일부 실시 예들에서, 실리콘-함유 전구체는 SinR(2n+1)X이고, 여기서 n은 2 내지 10으로부터 선택되는 정수이고, R 각각은 동일하거나 상이하고 H, 알킬, 알케닐, 및 알키닐로 구성된 그룹으로부터 독립적으로 선택된다.
이 타입의 보다 구체적인 적합한 전구체들의 예들은 도 1에 도시된 화합물 1, 화합물 2, 및 화합물 3을 포함하고, 여기서 R 각각은 동일하거나 상이하고 H 및 C1-C3 알킬 (예를 들어, 메틸, 에틸, n-프로필, 이소프로필) 로부터 독립적으로 선택된다. 구체적인 예들은 1-클로로디실란 (1-chlorodisilane), 1-디메틸아미노디실란 (1-dimethylaminodisilane), 1-디에틸아미노트리실란 (1-diethylaminotrisilane), 및 1-브로모테트라실란 (1-bromotetrasilane) 을 포함한다.
일부 실시 예들에서, 실리콘-함유 전구체는 고리 (cycle) 의 일부인 적어도 하나의 실리콘 원자를 포함한다.
일부 실시 예들에서, 적합한 전구체들은 2 개 이상의 X기들을 함유한다. 예를 들어, 1,2-비스(디이소프로필아미노)디실란 (1,2-bis(diisopropylamino)disilane; BDIPADS) 은 2 개의 디알킬아미노 치환기를 함유한다.
할로알킬디실란 (Haloalkyldisilanes) 은 Millipore Sigma 또는 Gelest와 같은 화학 물질 공급 업체들로부터 구매할 수 있다. 아민-치환된 (substituted) 실란들 또는 슈도할로겐 (pseudohalogen) 기들을 포함하는 실란들은 클로로알킬퍼실란 (chloroalkylpersilane) 의 친핵성 (nucleophilic) 치환을 통해 불활성 분위기 (atmosphere) 하에서 준비될 수 있다. 대안적으로, 치환된 모노실란들은 알칼리 금속, 예컨대 리튬으로 환원될 수 있고, 제 2 치환된 실란과 커플링되어 디실란 전구체를 형성할 수 있다. 트리실란들 및 테트라실란 전구체들은 과잉의 알칼리 금속 환원제를 사용하여 유사한 조건들 하에서 형성될 수 있다.
N-Si-N 모티프 (motif) 를 함유하는 전구체들
또 다른 양태에서, 고온 증착에 적합한 실리콘-함유 전구체는 적어도 2 개의 질소 원자들과 결합들을 형성하는 적어도 하나의 실리콘 원자를 함유하는 화합물이고, 적어도 2 개의 질소 원자들은 고리형 고리를 형성하도록 연결된다. 고리형 고리는 실리콘 원자 및 질소 원자들 모두를 포함하고, 예를 들어, 4-원 (membered), 5-원, 또는 6-원일 수도 있다. 일부 실시 예들에서, 전구체는 이러한 고리들 중 둘 이상을 포함한다. 예를 들어, 1,4,7-트리아자시클로노네인 (1,4,7-triazacyclononane; TACN) 에 기초한 도 2에 도시된 화합물 4는 4 개의 이러한 고리들을 갖는다.
N-Si-N 모티프를 갖는 적합한 화합물들의 예들이 도 2에 도시되고, 여기서 화합물 4, 화합물 5, 화합물 6, 화합물 7, 화합물 8, 및 화합물 9에서 R 각각은 동일하거나 상이하고 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, R1 각각은 동일하거나 상이하고 알킬이다. 일부 실시 예들에서, 알킬들은 C1-C4 알킬들 (예를 들어, 메틸, 에틸, 프로필, 또는 부틸) 이다. 예시된 화합물들은 TACN (화합물 4), 에틸렌디아민들 (ethylenediamines) (화합물 5), 1,4-디아자부타-1,3-디엔들 (1,4-diazabuta-1,3-dienes; DAD) (화합물 6 및 7), 및 아미딘들 (amidines) (화합물 8)에 기초한다. 이들 화합물들은 대응하는 아민들 또는 디아자부타디엔 (diazabutadiene) 과 실리콘 할라이드들 (silicon halides) 을 반응시킴으로써 준비될 수 있다. 일부 실시 예들에서, 실리콘과 1,4,7-트리메틸-1,4,7-트리아자시클로노네인 (1,4,7-trimethyl-1,4,7-triazacyclononane; Me3TACN) 의 화합물들이 제공되고, 여기서 Me3TACN은 세자리 (tridentate) 리간드로서 작용한다. 일 구현 예에서, 화합물은 Si(Me3TACN)X3 양이온을 함유하고, 여기서 X는 할로겐 (예를 들어, F) 이다. 이러한 화합물은 무수 조건들 하에서 SiF4와 Me3TACN의 반응에 의해 준비될 수 있다.
일부 실시 예들에서, N-Si-N 모티프를 갖는 적합한 화합물들은 2,2-비피리딘 (2,2-bipyridine; bipy), 1,10-페난트롤린 (1,10-phenantroline; phen) 또는 N,N,N'N'-테트라메틸에틸렌디아민 (N,N,N'N'-tetramethylethylenediamine; TMEDA) 을 함유하는 부가물들 (adducts) 이다. 이러한 화합물들의 예들은 SiX4bipy, 및 SiX4TMEDA를 포함하고, 여기서 X 각각은 할로겐 (예를 들어, Cl 또는 Br), H, 및 알킬(예를 들어, 메틸 또는 에틸) 로 구성된 그룹으로부터 독립적으로 선택된다. 구체적인 예들은 SiH2Cl2(bipy), SiHCl3(bipy), SiCl3Me(bipy), SiCl2Me(bipy), SiCl3H(TMEDA), 및 SiCl2H2(TMEDA) 를 포함한다. 이들 화합물들은 실리콘-함유 출발 재료 (예를 들어, H2SiCl2, HSiCl3, MeSiCl3) 를 목표된 리간드 (예를 들어, bipy, phen, 또는 TMEDA) 와 반응시킴으로써 합성될 수 있다.
일부 실시 예들에서, 실리콘-함유 전구체는 실릴렌 (silylene) (2가 (divalent), 2배위 (dicoordinate) 실리콘 종들) 이다. 실릴렌들의 예들은 도 2에 도시된 화합물 7 및 화합물 8이다. 실릴렌들의 안정성은 통상적으로 부피가 큰 (bulky) 기들의 존재에 의해 향상된다. 일부 실시 예들에서, 화합물 7의 R1은 t-부틸과 같이 입체적으로 부피가 큰 기이다. 이러한 실릴렌의 구체적인 예는 N,N'-디-tert-부틸-1,3-디아자-2-실라시클로펜트-4-엔-2-일리덴 (N,N'-di-tert-butyl-1,3-diaza-2-silacyclopent-4-en-2-ylidene) 이다. 이들 화합물들은 실리콘 (IV) 할라이드 (예를 들어, SiCl4) 와 리튬화된 N,N'-디-tert-부틸-1,4-디아자부타디엔 (N,N'-di-tert-butyl-1,4-diazabutadiene) 의 반응에 의해, 이어서 실리콘 (II) 화합물 7을 생성하기 위한 알칼리 금속 또는 포타슘 그래파이트 (potassium graphite) 에 의한 환원에 의해 얻어질 수 있다.
O-Si-O 모티프를 함유하는 전구체들
또 다른 양태에서, 고온 증착에 적합한 실리콘-함유 전구체는 적어도 2 개의 산소 원자들과 결합들을 형성하는 적어도 하나의 실리콘 원자를 함유하는 화합물이고, 적어도 2 개의 산소 원자들은 고리형 고리를 형성하도록 연결된다. 고리형 고리는 실리콘 원자 및 질소 원자들 모두를 포함하고, 예를 들어, 4-원 (membered), 5-원, 또는 6-원일 수도 있다. 일부 실시 예들에서, 전구체는 이러한 고리들 중 둘 이상을 포함한다. 예를 들어, β-디케토네이트 (β-diketonate) 리간드들을 갖는 (예를 들어, 아세틸아세토네이트 (acetylacetonate) 를 갖는) 실리콘 화합물들이 사용될 수도 있다. 일 실시 예에서, 화합물은 화학식 Si(A)3X를 갖고, 여기서 A는 치환되거나 치환되지 않은 아세틸아세토네이트이고, X는 할로겐 (예를 들어, 클로라이드) 이다. 또 다른 실시 예에서, 화합물은 화학식 Si(A)2RX를 갖고, 여기서 A는 β-디케토네이트 (예를 들어, 치환되거나 치환되지 않은 아세틸아세토네이트) 이고, X는 할로겐 (예를 들어, 클로라이드 (chloride)) 이고, R은 알킬 (예를 들어, 메틸) 이다. 아세틸아세토네이트 실리콘 화합물들은 예를 들어, 실리콘 할라이드 (예를 들어, SiCl4) 와 아세틸아세톤 또는 아세틸아세토네이트의 반응을 통해 준비될 수 있다. 또 다른 실시 예에서, 화합물은 Si(A)R3이고, 여기서 A는 β-디케토네이트 (예를 들어, 아세틸아세토네이트 또는 디벤조일메탄 (dibenzoylmethane)) 이고, R 각각은 알킬, 및 할로알킬 (예를 들어, CF3) 로 구성된 그룹으로부터 독립적으로 선택된다.
Si-N-Si 모티프를 함유하는 전구체들
또 다른 양태에서, 고온 증착에 적합한 실리콘-함유 전구체는 적어도 2 개의 실리콘 원자들과 결합들을 형성하는 적어도 하나의 질소 원자를 함유하는 화합물이다. 일부 실시 예들에서, 전구체는 도 3a에 도시된 화합물 10이고, 여기서 R 각각은 동일하거나 상이하고 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, 그리고 R1 각각은 H, 알킬, 및 Si(R)3으로 구성된 그룹으로부터 독립적으로 선택되고, 여기서 R2 각각은 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택된다. 일부 실시 예들에서 알킬들은 C1-C4 알킬들, 예컨대 C1-C3 알킬들이다. 화합물 10의 구체적인 예들은 트리스(트리메틸실릴)아민 (tris(trimethylsilyl)amine), 트리실릴아민 (trisilylamine), 이소프로필(디실릴)아민 (isopropyl(disilyl)amine), 에틸-비스(트리메틸실릴)아민 (ethyl-bis(trimethylsilyl)amine), 디실릴하이드라진 (disilylhydrazine) 을 포함한다. 일부 구현 예들에서, 화학식 10의 전구체들은 도 3a에 도시된 바와 같은 구조 11을 갖는다. 이 부류의 전구체들은 예를 들어, 산성 조건들 하에서 할로알킬실란 (haloalkylsilane) 및 대응하는 염기로부터 준비될 수 있다. 예를 들어, 이소프로필아민 (isopropylamine) 은 이소프로필아미노-트리메틸-실란 (isopropylamino-trimethyl-silane) 을 형성하도록 과잉 HCl의 존재 하에 클로로트리메틸실란 (chlorotrimethylsilane) 과 교반될 수 있다.
고리형 전구체
또 다른 양태에서, 고온 증착에 적합한 실리콘-함유 전구체는 고리형 고리의 일부인 적어도 하나의 실리콘 원자를 함유하는 화합물이다. 고리들의 예들은 4-원, 5-원, 6-원, 및 7-원 고리들을 포함한다. 일부 실시 예들에서, 적어도 하나의 실리콘 원자는 2 개의 탄소 원자들과 결합들을 형성하고, 여기서 2 개의 탄소 원자들은 고리형 고리를 형성하도록 연결된다. 일부 실시 예들에서, 적어도 하나의 실리콘 원자는 하나 또는 두 개의 질소 원자들과 결합들을 더 형성한다. 이러한 전구체의 예는 도 3b에 도시된 전구체 12이고, 여기서 R1 및 R2는 동일하거나 상이하고 알킬(예를 들어, C1-C4 알킬), 및 H로 구성된 그룹으로부터 독립적으로 선택된다.
일부 실시 예들에서, 적어도 하나의 실리콘 원자는 탄소 원자 및 질소 원자와 결합들을 형성하고, 여기서 탄소 원자 및 질소 원자는 고리형 고리를 형성하도록 연결된다. 이러한 전구체의 예는 도 3b에 도시된 전구체 13이고, 여기서 R1 및 R2는 동일하거나 상이하고 알킬(예를 들어, C1-C4 알킬), 및 H로 구성된 그룹으로부터 독립적으로 선택된다.
일부 실시 예들에서, 적어도 하나의 실리콘 원자는 탄소 원자 및 실리콘 원자와 결합들을 형성하고, 여기서 탄소 원자 및 실리콘 원자는 고리형 고리를 형성하도록 연결된다. 이러한 전구체들의 예들은 도 3b에 도시된 전구체 14 및 전구체 15이고, 여기서 R1 및 R5는 동일하거나 상이하고 알킬(예를 들어, C1-C4 알킬), 및 H로 구성된 그룹으로부터 독립적으로 선택된다.
고리형 화합물들의 구체적인 예들은 1,1,2,2-테트라메틸-1,2-디실라시클로헥산 (1,1,2,2-tetramethyl-1,2-disilacyclohexane), 및 1,1-비스(에틸아미노)-1-실라시클로부탄 (1,1-bis(ethylamino)-1-silacyclobutane) 을 포함한다. 이 타입의 전구체들은 선형 할로알킬디실란들의 축합 (condensation) 으로부터 준비될 수 있다. 예를 들어, 1,3-비스(클로로디메틸)부탄 (1,3-bis(chlorodimethyl)butane) 은 1,1,2,2-테트라메틸-1,2-디실라시클로헥산 (1,1,2,2-tetramethyl-1,2-disilacyclohexane) 을 제공하도록 Na/K 합금 위에 축합된다 (condensed).
슈도할로겐 이탈기들 (leaving groups) 을 함유하는 전구체
또 다른 양태에서, 실리콘-함유 전구체들이 제공되고, 전구체는 실리콘에 결합된 하나 이상의 슈도할로겐 이탈기들을 함유한다. 특정한 구현 예에서, 전구체는 -N3, -CN, -OTf (트리플레이트), 및 -OTs (토실레이트) 로 구성된 그룹으로부터 선택되는 모이어티 (moiety) 와 결합을 형성하는 적어도 하나의 실리콘 원자를 포함한다. 일 구현 예에서, 실리콘-함유 전구체는 SiXnRm이고, 여기서 X 각각은 -N3, -CN, -OTf (트리플레이트) 및 -OTs (토실레이트) 로 구성된 그룹으로부터 독립적으로 선택되고, R 각각은 H, 알킬, 및 NR1R2로 구성된 그룹으로부터 독립적으로 선택되고, 여기서 R1 및 R2 각각은 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, 여기서 R1 및 R2는 고리형 고리 구조를 형성하도록 연결되거나 연결되지 않고, 그리고 n은 1 내지 3이고, m은 1 내지 3이고, 그리고 n+m은 4이다. 이 타입의 화합물들은 통상적으로 염 복분해 (metathesis) 를 통해 준비되고, 예를 들어, 소듐 트리플루오로메탄설포네이트 (sodium trifluoromethanesulfonate) 는 디알킬(이소프로필아미노)실릴-트리플루오로메탄설포네이트 (dialkyl(isopropylamino)silyl-trifluoromethanesulfonate) 및 NaCl을 제공하도록 디알킬(이소프로필아미노)클로로실란 (dialkyl(isopropylamino)chlorosilane) 과 교반된다.
안정성 및 목표된 표면 반응성을 향상시키는 모이어티들
고온에서의 화합물들의 안정성 및 목표된 반응성은 실리콘에 결합된 적어도 하나의 전자-공여기 (예를 들어, 알킬), 및 실리콘에 결합된 적어도 하나의 이탈기의 존재에 의해 향상되는 것으로 여겨진다. 적합한 이탈기들의 예들은 할로겐들 (예컨대 Cl, Br, 및 I), -N3, -CN, -OTf (트리플레이트), 및 -OTs (토실레이트) 를 포함한다. 적합한 이탈기의 또 다른 예는 NR1R2 아미노기이고, 여기서 R1 및 R2 각각은 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, 여기서 R1 및 R2는 고리형 고리 구조를 형성하도록 연결되거나 연결되지 않는다. 일 실시 예에서, 실리콘-함유 전구체는, 상기 기술된 바와 같이 적어도 하나의 알킬 치환기 및 적어도 하나의 이탈기를 갖는, 본 명세서에 기술된 임의의 부류들의 화합물이다.
화합물 안정성에 대한 특정한 이론에 얽매이지 않고, 전구체들의 안정성은 실리콘-수소 결합들이 없는 전구체들을 선택함으로써 향상될 수 있다고 여겨진다. 일 실시 예에서, 실리콘-함유 전구체는 실리콘-수소 결합들을 갖지 않는, 본 명세서에 기술된 임의의 부류들의 화합물이다. 그러나, 적합한 전구체들의 선택은 안정성에 대한 기술된 이론들에 의해 제한되지 않는다. 알킬화된 할로실란들은 Millipore Sigma와 같은 다수의 공급자들로부터 상업적으로 입수 가능하다. 슈도할로겐 치환 (substitution) 은 적절한 알킬할로실란을 사용한 염 복분해를 통해 달성된다.
방법들
본 명세서에 제공된 실리콘-함유 전구체들은 열적 ALD 및 플라즈마 강화된 ALD 모두에서 실리콘-함유 막들의 고온 증착을 위해 사용될 수 있다. 일부 실시 예들에서, 방법들은 본 명세서에서 제공된 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계, 반도체 기판을 반응 물질 (플라즈마에서 선택 가능하게 활성화됨) 에 노출시키는 단계, 및 목표된 실리콘-함유 층의 적어도 일부를 형성하도록 반도체 기판의 표면 상의 실리콘-함유 전구체를 반응 물질과 반응시키는 단계를 수반한다. 전체 증착 프로세스 (반응 물질 및 실리콘-함유 전구체에 대한 기판의 노출, 및 반응) 는 적어도 약 500 ℃, 예컨대 적어도 약 550 ℃, 예를 들어 약 550 내지 700 ℃의 고온에서 수행될 수 있다. 일부 실시 예들에서, 증착 단계들 중 적어도 하나는 고온에서 수행된다. 증착은 약 50 milltorr 내지 약 760 Torr의 압력에서 수행될 수 있다. 바람직하게 증착은 대기압 이하의 압력 (subatmospheric pressure), 예를 들어 약 50 mTorr 내지 200 Torr의 압력에서 수행된다.
반응 물질이 플라즈마에서 활성화될 때, 플라즈마는 리모트로 (기판을 하우징하는 프로세스 챔버 외부) 형성될 수도 있고, 플라즈마-활성화된 반응 물질은 프로세스 챔버로 도입될 (introduced) 수도 있다. 다른 실시 예들에서, 플라즈마는 기판을 하우징하는 프로세스 챔버 내의 반응 물질을 함유하는 프로세스 가스에서 형성된 직접 플라즈마이다.
일부 실시 예들에서, 플라즈마는 단일 주파수 HF RF (high frequency radio frequency) 플라즈마 생성을 사용하여 형성될 수도 있다. 듀얼 주파수 플라즈마 생성 플라즈마를 활용하는 다른 실시 예들에서, 플라즈마는 HF RF 및 LF RF (low frequency radio frequency) 모두를 사용하여 생성된다. 예시적인 저주파수 RF 주파수들은 이에 제한되지 않지만, 50 ㎑ 내지 700 ㎑의 주파수들을 포함할 수도 있다. 예시적인 고주파수 RF 주파수들은 이에 제한되지 않지만, 1.8 ㎒ 내지 2.45 ㎓의 주파수들을 포함할 수도 있다. 일부 실시 예들에서 LF 주파수는 430 ㎑이고 고주파수는 13.56 ㎒이다.
실리콘-함유 전구체 및 반응 물질은 임의의 순서로 도입될 수 있다. 일부 실시 예들에서, 실리콘-함유 전구체는 먼저 프로세스 챔버 내로 도입되고 기판의 표면 상에 층 (예를 들어, 흡착 (adsorption)-제한된 층) 을 형성하게 된다. 다음에, 표면-결합되지 않은 전구체는 (예를 들어, 퍼지 및/또는 배기 (evacuation) 에 의해) 프로세스 챔버로부터 제거되고 표면 상에 실리콘-함유 전구체의 층을 갖는 기판은 반응 물질에 노출된다 (여기서 반응 물질은 플라즈마에서 활성화될 수도 있음). 반응은 반응 물질의 도입 후 자발적으로 진행될 수도 있고 또는 부가적인 활성화 후에 발생할 수도 있다. 이어서 프로세스 챔버는 반응 부산물들 및/또는 과잉 반응 물질을 제거하기 위해 퍼지 및/또는 배기될 수도 있고, 전체 프로세스는 목표된 두께의 층을 형성하기 위해 필요한 만큼 반복될 수도 있다.
실리콘 옥사이드를 증착하는 예시적인 방법에 대한 프로세스 흐름도가 도 4에 도시된다. 프로세스는 본 명세서에 제공된 실리콘-함유 전구체에 반도체 기판을 노출시킴으로써 동작 (401) 에서 시작된다. 반도체 기판은 (본 명세서에 제공된 실리콘-함유 전구체들의 혼합물들을 포함하여) 본 명세서에 제공된 임의의 실리콘-함유 전구체들에 노출될 수 있다. 일부 실시 예들에서, 실리콘-함유 전구체는 캐리어 가스 (예를 들어, 헬륨, 아르곤, N2, 등) 와의 혼합물로 반도체 기판을 하우징하는 프로세스 챔버 내로 도입되고, 프로세스 챔버는 적어도 약 500 ℃, 예컨대 적어도 약 550 ℃, 예컨대 약 500 내지 800 ℃, 예를 들어, 약 550 내지 700 ℃의 온도로 유지된다. 실리콘-함유 전구체는 기판의 표면 상에 층 (예를 들어, 흡착-제한된 층) 을 형성하게 된다. 다음에, 동작 (403) 에서, 반도체 기판은 산소-함유 반응 물질에 노출된다. 예를 들어, 산소-함유 반응 물질 (단일 반응 물질 및 상이한 반응 물질들의 혼합물들을 포함) 은 선택 가능하게 캐리어 가스와 함께, 반도체 기판을 하우징하는 프로세스 챔버 내로 도입될 수도 있다. 산소-함유 반응 물질들의 예들은 제한 없이 O2, O3, H2O, H2O2, 및 N2O를 포함한다. 캐리어 가스들의 예들은 제한 없이 헬륨, 아르곤 및 N2를 포함한다. 다음에, 동작 (405) 에서, 실리콘-함유 전구체는 실리콘 옥사이드 층의 적어도 일부를 형성하도록 반도체 기판의 표면 상의 반응 물질과 반응하고, 증착 (동작 401 내지 동작 405 모두) 은 적어도 약 500 ℃의 온도에서 수행된다. 반응은 열적 또는 플라즈마 보조될 수도 있다. 다음에, 동작 (407) 에서 동작 (401) 내지 동작 (405) 는 목표된 두께의 실리콘 옥사이드 층이 형성될 때까지 선택 가능하게 필요한 만큼 반복된다.
일부 실시 예들에서, 반응은 퍼지 및/또는 배기에 의해 프로세스 챔버로부터 표면-결합되지 않은 실리콘-함유 전구체 및/또는 반응 물질을 제거함으로써 기판의 표면으로 제한된다. 일 구현 예는 도 5에 도시된 프로세스 흐름도에 의해 예시된다. 프로세스는 본 명세서에 제공된 실리콘-함유 전구체에 반도체 기판을 노출시킴으로써 동작 (501) 에서 시작된다. 다음으로, (503) 에서, 반도체 기판을 하우징하는 프로세스 챔버가 퍼지되고 그리고/또는 배기된다. 퍼지 및/또는 배기는 표면-결합되지 않은 실리콘-함유 전구체를 제거하도록 수행된다. 일부 실시 예들에서, 프로세스 챔버는 아르곤, 헬륨, N2, 등과 같은 불활성 가스를 사용하여 퍼지된다. 다음으로, 동작 (505) 에서, 반도체 기판은 산소-함유 반응 물질에 노출되고 실리콘-함유 전구체는 실리콘 옥사이드의 적어도 일부를 형성하도록 기판의 표면 상의 산소-함유 반응 물질과 반응하게 된다. 반응은 열적이거나 플라즈마 보조될 수도 있다. 다음에, 동작 (507) 에서, 프로세스 챔버는 퍼지되고 그리고/또는 배기된다. 이 실시 예에서 모든 동작들 (501 내지 507) 은 적어도 약 500 ℃의 온도에서 수행된다. 동작들 (501 내지 507) 을 포함하는 증착 사이클은 목표된 두께의 실리콘 옥사이드를 제공하기 위해 필요한 만큼 반복될 수도 있다.
일부 실시 예들에서, 단일 실리콘-함유 전구체는 열적 증착 및 플라즈마 강화된 증착 모두를 위해 사용된다. 전구체는 동일하거나 상이한 조성들을 갖는 층들의 증착을 위해 작용할 수도 있다. 일부 실시 예들에서, 열적 증착 및 플라즈마 강화된 증착은 단일 기판 상에서 순차적으로 수행된다. 예를 들어, 기판이 처음에 플라즈마에 의해 쉽게 손상될 수 있는 노출된 표면을 포함한다면, 실리콘-함유 층의 증착은 플라즈마의 부재 시 열적으로 시작될 수도 있다. 플라즈마에 의해 쉽게 손상될 수 있는 표면들의 예들은 Si, a-Si, a-C, 리소그래피에 사용된 것과 같은 폴리머 복합 재료, 또는 Ga, In, W, Mo, Cu, Ni, Co, Sb, Sn, 및 Ag를 포함하지만 이에 제한되지 않는 금속 또는 준금속 (metalloid) 층들, 또는 MoS2, WS2, MoSe2, WSe2, MoTe2, InGaS, InGaAs, 및 InGaSb를 포함하지만 이에 제한되지 않는 이원 또는 삼원 재료들을 포함하지만 이에 제한되지 않는다. 다음으로, 기판의 표면이 덜-민감한 실리콘-함유 재료로 코팅된 후, 동일한 실리콘-함유 재료의 플라즈마-강화된 증착이 이어질 수도 있다. 다른 실시 예들에서, 프로세스는 플라즈마-강화된 증착에 의해 시작되고 플라즈마의 부재 시 열적 증착에 의해 이어진다. 증착들은 본 명세서에 기술된 실리콘-함유 전구체들 및 증착 방법들을 사용하여 수행될 수도 있다.
실리콘 옥사이드의 증착을 위한 예시적인 프로세스 흐름도가 도 6에 도시된다. 동작 (601) 에서 반도체 기판이 프로세스 챔버에 제공된다. 예를 들어, 표면 상에 플라즈마-민감 재료의 층을 갖는 반도체 기판은 PEALD 장치의 프로세스 챔버에 제공될 수도 있다. 다음에, 동작 (603) 에서, 실리콘 옥사이드 층의 일부는 적어도 약 500 ℃의 온도에서 플라즈마의 부재 시 ALD에 의해 기판 상에 증착된다. 예를 들어, 이 열적 단계에서 실리콘 옥사이드는 그 층에 대한 모든 플라즈마 손상을 방지하도록 플라즈마-민감 재료 상에 직접적으로 증착될 수 있다. 증착은 예를 들어, 본 명세서에 제공된 임의의 실리콘-함유 전구체를 사용하여 수행될 수도 있다. 다음에, 동작 (605) 에서 실리콘 옥사이드 층의 제 2 부분이 열적 증착 (603) 에 사용된 동일한 실리콘-함유 전구체를 사용하여 플라즈마-보조 증착으로 기판 상에 증착된다. 일부 실시 예들에서, 플라즈마 강화된 증착 (605) 은 열적 증착 (603) 과 동일한 프로세스 챔버에서 수행된다. 다른 실시 예들에서, 기판은 반도체 기판을 대기 분위기 (ambient atmosphere) 에 노출시키지 않고 두 스테이션들을 하우징하는 일 모듈 내의 열적 증착 스테이션으로부터 플라즈마 강화된 증착 스테이션으로 이송된다 (transferred). 일부 실시 예들에서, 플라즈마 보조된 증착은 적어도 약 500 ℃의 온도에서 수행된다. 일부 실시 예들에서, 증착들 (603 내지 605) 은 도 4 및 도 5에 기술된 바와 같이 기판의 표면 상의 산소-함유 반응 물질과 실리콘-함유 전구체의 반응들을 수반하는 열적 ALD 및 플라즈마 강화 ALD 동작들이다. 일부 실시 예들에서, 열적 증착 및 플라즈마 강화된 증착 동안 사용된 산소-함유 반응 물질들은 상이하다. 일 예에서, 고온에서 열적 증착에 사용된 산소-함유 반응 물질은 물인 반면, 고온에서 플라즈마 강화된 증착에 사용된 산소-함유 반응 물질은 O2와 N2O의 혼합물이다.
방법들이 예로서 실리콘 옥사이드 증착을 사용하여 예시되었지만, 다른 실리콘-함유 재료들이 적절한 반응 물질을 사용함으로써 본 명세서에 기술된 실리콘-함유 전구체들을 사용하여 고온에서 유사하게 증착될 수 있다는 것이 이해된다. 예를 들어, 실리콘 나이트라이드는 실리콘-함유 전구체와의 고온 표면 반응을 위해 질소-함유 반응 물질 (예를 들어, NH3, 하이드라진, N2) 을 사용함으로써 증착될 수 있고, 반응은 열적 또는 플라즈마-보조될 수도 있다. 실리콘 옥시나이트라이드는 실리콘-함유 전구체와의 고온 표면 반응을 위해 산소-함유 반응 물질 및 질소-함유 반응 물질을 포함하는 프로세스 가스를 사용함으로써 증착될 수도 있다.
장치
본 명세서에 기술된 증착 방법들은 다양한 장치들에서 수행될 수 있다. 적합한 장치는 반응 물질들의 도입을 위한 하나 이상의 유입구들을 갖는 프로세싱 챔버, 증착 동안 기판을 제자리에 홀딩하도록 (hold) 구성된 프로세스 챔버 내의 기판 홀더, 및 선택 가능하게, 프로세스 가스에서 플라즈마를 생성하도록 구성된 플라즈마 생성 메커니즘을 포함한다. 고온 증착이 수행될 때, 장치는 프로세스 챔버를 목표된 온도까지 가열하도록 구성된 히터를 더 포함한다. 장치는 본 명세서에 기술된 임의의 방법 단계들을 유발하기 위한 프로그램 인스트럭션들 (instructions) 을 갖는 제어기를 포함할 수도 있다. 본 명세서에 기술된 증착 방법들은 Striker® 툴들과 같은 CA, Fremont 소재의 Lam Research Corp.로부터 입수 가능한 대응하는 ALD 장치들에서 수행될 수도 있다. 열 증착은 플라즈마 생성 메커니즘을 갖거나 갖지 않는 장치에서 수행될 수 있다. 플라즈마 강화된 증착은 플라즈마 생성 메커니즘을 갖는 장치에서 수행되고, 플라즈마 생성 메커니즘은 플라즈마를 리모트로 (기판을 하우징하는 프로세스 챔버 외부) 또는 직접적으로 (기판을 하우징하는 프로세스 챔버 내부) 생성하도록 구성될 수도 있다. 일부 실시 예들에서, 장치는 일 프로세스 챔버 내에 적어도 2 개의 프로세스 챔버들 또는 적어도 2 개의 스테이션들을 포함하고, 하나는 열적 증착을 위해 구성되고, 다른 하나는 플라즈마 강화된 증착을 위해 구성된다.
일부 실시 예들에서, 장치는: 전구체가 본 명세서에 기술된 임의의 전구체들인, 프로세싱 챔버로 실리콘-함유 전구체의 도입을 유발하는 인스트럭션들; 및 반응이 표면 제한된 방식으로 수행되도록 구성된, 적어도 약 500 ℃의 온도에서 기판 상에 실리콘-함유 재료의 층을 형성하도록 실리콘-함유 전구체와 반응 물질 사이의 반응을 유발하는 인스트럭션들을 포함하는 프로그램 인스트럭션들을 갖는 제어기를 포함한다. 예를 들어, 프로그램 인스트럭션들은 실리콘-함유 전구체 및 반응 물질 각각의 도입 후 퍼지를 유발하기 위한 인스트럭션들, 및 목표된 두께의 층을 증착하기 위해 프로세싱 챔버로 실리콘-함유 전구체 및 반응 물질의 반복된 순차적인 도입들을 유발하기 위한 인스트럭션들을 포함할 수도 있다. 일부 실시 예들에서, 선택 가능하게 플라즈마의 산소-함유 반응 물질에 대한 기판의 노출을 유발하기 위한 인스트럭션들이 제공된다. 일반적으로, 제어기는 본 명세서에 기술된 임의의 방법들을 유발하기 위한 프로그램 인스트럭션들을 포함할 수도 있다.
제공된 방법들을 사용하여 실리콘-함유 막들을 증착하기 적합한 증착 장치의 예가 도 7에 도시된다. 도 7은 열적 또는 플라즈마 강화될 수도 있는, ALD (atomic layer deposition) 를 사용하여 재료를 증착하도록 사용될 수도 있는 프로세스 스테이션 (700) 의 실시 예를 개략적으로 도시한다. 간략함을 위해, 프로세스 스테이션 (700) 은 저압 분위기를 유지하기 위한 프로세스 챔버 바디 (702) 를 갖는 독립형 (standalone) 프로세스 스테이션으로서 도시된다. 그러나, 복수의 프로세스 스테이션들 (700) 이 공통 프로세스 툴 환경에 포함될 수도 있다는 것이 인식될 것이다. 또한, 일부 실시 예들에서, 이하에 상세히 논의된 것들을 포함하는 프로세스 스테이션 (700) 의 하나 이상의 하드웨어 파라미터들은 하나 이상의 컴퓨터 제어기들에 의해 프로그래밍 방식으로 (programmatically) 조절될 수 있다는 것이 인식될 것이다.
프로세스 스테이션 (700) 은 분배 샤워헤드 (706) 로 프로세스 가스들을 전달하기 위해 반응 물질 전달 시스템 (701) 과 유체 연통한다 (fluidly communicates). 반응 물질 전달 시스템 (701) 은 샤워헤드 (706) 로의 전달을 위해 프로세스 가스들을 블렌딩 및/또는 컨디셔닝하기 위한 혼합 용기 (704) 를 포함한다. 하나 이상의 혼합 용기 유입구 밸브들 (720) 은 혼합 용기 (704) 로의 프로세스 가스들의 도입을 제어할 수도 있다. 유사하게, 샤워헤드 유입구 밸브 (705) 는 샤워헤드 (706) 로의 프로세스 가스들의 도입을 제어할 수도 있다.
일부 실리콘-함유 전구체들은 기화 (vaporization) 및 프로세스 스테이션으로의 후속 전달 전에 고체 또는 액체 형태로 저장될 수도 있다. 예를 들어, 도 7의 실시 예는 혼합 용기 (704) 로 공급될 고체 반응 물질을 기화하기 위한 기화 지점 (703) 을 포함한다. 일부 실시 예들에서, 기화 지점 (703) 은 가열된 기화기일 수도 있다. 일부 실시 예들에서, 불활성 가스의 플로우는 대기압 하에서 가열된 고체 실리콘-함유 전구체 위를 통과하거나, 가열된 액체 실리콘-함유 전구체를 통해 버블링되고, 전구체 증기를 프로세스 챔버로 운반한다. 이러한 기화기들로부터 생성된 전구체 증기는 다운스트림의 전달 파이프에서 응결될 수도 있다. 응결된 반응 물질에 대한 양립할 수 없는 가스들의 노출은 작은 입자들을 생성할 수도 있다. 이들 작은 입자들은 파이프를 막고 (clog), 밸브 작동을 방해하고 (impede), 기판들을 오염시키는, 등을 할 수도 있다. 이들 문제들을 해결하기 위한 일부 접근법들은 잔류 반응 물질을 제거하도록 전달 파이프를 스윕핑 (sweeping) 및/또는 배기하는 것을 수반한다. 그러나, 전달 파이프를 스윕핑하는 (sweeping) 것은 프로세스 스테이션 사이클 시간을 증가시킬 수도 있고, 프로세스 스테이션 쓰루풋 (throughput) 을 저하시킨다. 따라서, 일부 실시예들에서, 기화 지점 (703) 의 다운스트림의 전달 파이프는 열 추적될 수도 있다. 일부 예들에서, 혼합 용기 (704) 는 또한 열 추적될 수도 있다. 일 비제한적인 예에서, 기화 지점 (703) 의 다운스트림 파이프는 혼합 용기 (704) 에서 대략 100 ℃에서 대략 200 ℃로 연장하는 상승 온도 프로파일을 갖는다.
샤워헤드 (706) 는 기판 (712) 을 향해 프로세스 가스들을 분배한다. 도 7에 도시된 실시 예에서, 기판 (712) 은 샤워헤드 (706) 밑에 위치되고 페데스탈 (708) 상에 놓인 것으로 도시된다. 샤워헤드 (706) 는 임의의 적합한 형상을 가질 수도 있고, 기판 (712) 에 프로세스 가스들을 분배하기 위한 임의의 적합한 수 및 배열의 포트들을 가질 수도 있다는 것이 인식될 것이다. 명시적으로 도시되지 않지만, 일부 실시 예들에서 샤워헤드 (706) 는 적어도 2 개의 타입의 도관들을 포함하는 듀얼 플레넘 샤워헤드이고, 제 1 타입의 도관은 실리콘-함유 전구체 증기의 전달 전용이고, 제 2 타입의 도관은 반응 물질의 전달 전용이다. 이들 실시 예들에서, 실리콘-함유 전구체 및 반응 물질은 프로세스 챔버로의 진입 전에 도관들 내에서 혼합되지 않고, 챔버로 연속적으로 전달된다면 도관들을 공유하지 않는다.
일부 실시 예들에서, 마이크로볼륨 (707) 은 샤워헤드 (706) 밑에 위치된다. 프로세스 스테이션의 전체 볼륨에서가 아니라 마이크로볼륨에서 ALD 프로세스를 수행하는 것은 반응 물질 노출 및 스윕핑 시간을 감소시킬 수도 있고, 프로세스 조건들 (예를 들어, 압력, 온도, 등) 을 변경하기 위한 시간들을 감소시킬 수도 있고, 프로세스 스테이션 로보틱스의 프로세스 가스로의 노출을 제한할 수도 있는, 등을 할 수도 있다. 예시적인 마이크로볼륨 사이즈들은 이에 제한되는 것은 아니지만, 0.1 리터 내지 2 리터의 체적들을 포함한다. 이 마이크로볼륨은 또한 생산성 쓰루풋에 영향을 준다. 사이클 당 증착 레이트가 떨어지지만, 사이클 시간도 동시에 감소한다. 특정한 경우들에서, 후자의 효과는 주어진 타깃 (target) 두께의 막에 대한 모듈의 전체 쓰루풋을 개선하기에 충분히 극적이다.
일부 실시 예들에서, 페데스탈 (708) 은 기판 (712) 을 마이크로볼륨 (707) 에 노출시키고 그리고/또는 마이크로볼륨 (707) 의 체적을 가변시키도록 상승되거나 하강될 수도 있다. 예를 들어, 기판 이송 페이즈에서, 페데스탈 (708) 은 기판 (712) 이 페데스탈 (708) 상으로 로딩되게 하도록 하강될 수도 있다. 증착 프로세스 페이즈 동안, 페데스탈 (708) 은 마이크로볼륨 (707) 내에 기판 (712) 을 위치시키도록 상승될 수도 있다. 일부 실시 예들에서, 마이크로볼륨 (707) 은 증착 프로세스 동안 높은 플로우 임피던스의 영역을 생성하도록 기판 (712) 뿐만 아니라 페데스탈 (708) 의 부분을 완전히 둘러쌀 (enclose) 수도 있다.
선택 가능하게, 페데스탈 (708) 은 마이크로볼륨 (707) 내에서 프로세스 압력, 반응 물질 농도, 등을 조절하도록 증착 프로세스의 부분들 동안 하강되고 그리고/또는 상승될 수도 있다. 프로세스 챔버 바디 (702) 가 증착 프로세스 동안 기준 압력으로 유지되는 일 시나리오에서, 페데스탈 (708) 을 하강시키는 것은 마이크로볼륨 (707) 이 배기되게 할 수도 있다. 마이크로볼륨 대 프로세스 챔버 체적의 예시적인 비들은 이에 제한되는 것은 아니지만, 1:700 내지 1:10의 체적비들을 포함한다. 일부 실시 예들에서, 페데스탈 높이는 적합한 컴퓨터 제어기에 의해 프로그래밍 방식으로 조정될 수도 있다는 것이 이해될 것이다.
본 명세서에 기술된 예시적인 마이크로볼륨 변동들이 높이-조정 가능한 페데스탈을 참조하지만, 일부 실시 예들에서, 샤워헤드 (706) 의 위치는 마이크로볼륨 (707) 의 체적을 가변시키도록 페데스탈 (708) 에 대해 조정될 수도 있다는 것이 이해될 것이다. 또한, 페데스탈 (708) 및/또는 샤워헤드 (706) 의 수직 위치는 본 개시의 범위 내에서 임의의 적합한 메커니즘에 의해 가변될 수도 있다는 것이 이해될 것이다. 일부 실시 예들에서, 페데스탈 (708) 은 기판 (712) 의 배향 (orientation) 을 회전시키기 위한 회전 축을 포함할 수도 있다. 일부 실시 예들에서, 하나 이상의 이들 예시적인 조정들은 하나 이상의 적합한 컴퓨터 제어기들에 의해 프로그래밍 방식으로 수행될 수도 있다는 것이 이해될 것이다.
도 7에 도시된 실시 예를 다시 참조하면, 샤워헤드 (706) 및 페데스탈 (708) 은 플라즈마에 전력을 공급하기 위해 RF 전력 공급부 (714) 및 매칭 네트워크 (716) 와 전기적으로 통신한다 (communicate). 다른 실시 예들에서, 플라즈마 생성기가 없는 장치들은 제공된 방법들을 열적으로 사용하여 실리콘-함유 막들을 증착하기 위해 사용된다. 일부 실시 예들에서, 플라즈마 에너지는 프로세스 스테이션 압력, 가스 농도, RF (radio frequency) 소스 전력, RF 소스 주파수, 및 플라즈마 전력 펄스 타이밍 중 하나 이상을 제어함으로써 제어될 수도 있다. 예를 들어, RF 전력 공급부 (714) 및 매칭 네트워크 (716) 는 목표된 조성의 라디칼 종들을 갖는 플라즈마를 형성하기 위해 임의의 적합한 전력으로 동작될 수도 있다. 유사하게, RF 전력 공급부 (714) 는 임의의 적합한 주파수의 RF 전력을 제공할 수도 있다. 일부 실시 예들에서, RF 전력 공급부 (714) 는 고주파수 및 저주파수 RF 전력 소스들을 서로 독립적으로 제어하도록 구성될 수도 있다. 예시적인 저주파수 RF 주파수들은 이에 제한되지 않지만, 50 ㎑ 내지 700 ㎑의 주파수들을 포함할 수도 있다. 예시적인 고주파수 RF 주파수들은 이에 제한되지 않지만, 1.8 ㎒ 내지 2.45 ㎓의 주파수들을 포함할 수도 있다. 임의의 적합한 파라미터들은 표면 반응들을 위해 플라즈마 에너지를 제공하도록 이산적으로 또는 연속적으로 조절될 수도 있다는 것이 이해될 것이다. 일 비제한적인 예에서, 플라즈마 전력은 연속적으로 전력 공급된 플라즈마들에 대해 기판 표면과의 이온 충돌을 감소시키도록 간헐적으로 펄싱될 수도 있다.
일부 실시 예들에서, 플라즈마는 하나 이상의 플라즈마 모니터들에 의해 인-시츄 (in-situ) 로 모니터링될 수도 있다. 일 시나리오에서, 플라즈마 전력은 하나 이상의 전압, 전류 센서들 (예를 들어, VI 프로브들) 에 의해 모니터링될 수도 있다. 또 다른 시나리오에서, 플라즈마 밀도 및/또는 프로세스 가스 농도는 하나 이상의 광학 발광 분석기 센서들 (optical emission spectroscopy sensors; OES) 에 의해 측정될 수도 있다. 일부 실시 예들에서, 하나 이상의 플라즈마 파라미터들은 이러한 인-시츄 플라즈마 모니터들로부터의 측정들에 기초하여 프로그래밍 방식으로 조정될 수도 있다. 예를 들어, OES 센서는 플라즈마 전력의 프로그래밍적인 제어를 제공하기 위한 피드백 루프에서 사용될 수도 있다. 일부 실시 예들에서, 플라즈마 및 다른 프로세스 특성들을 모니터링하기 위해 다른 모니터들이 사용될 수도 있다는 것이 이해될 것이다. 이러한 모니터들은 이에 제한되는 것은 아니지만, 적외선 (IR) 모니터들, 음향 모니터들, 및 압력 변환기들을 포함할 수도 있다.
일부 실시 예들에서, 플라즈마는 IOC (input/output control) 시퀀싱 인스트럭션들을 통해 제어될 수도 있다. 일 예에서, 플라즈마 프로세스 페이즈 (phase) 를 위한 플라즈마 조건들을 설정하기 위한 인스트럭션들은 증착 프로세스 레시피의 대응하는 플라즈마 활성화 레시피 페이즈에 포함될 수도 있다. 일부 경우들에서, 프로세스 레시피 페이즈들은 증착 프로세스 페이즈를 위한 모든 인스트럭션들이 그 프로세스 페이즈와 동시에 실행되도록 순차적으로 배열될 수도 있다. 일부 실시예들에서, 하나 이상의 플라즈마 파라미터들을 설정하기 위한 인스트럭션들은 플라즈마 프로세스 페이즈에 선행하는 레시피 페이즈에 포함될 수도 있다. 예를 들어, 제 1 레시피 페이즈는 불활성 및/또는 반응 물질 가스의 플로우 레이트를 설정하기 위한 인스트럭션들, 전력 설정점으로 플라즈마 생성기를 설정하기 위한 인스트럭션들, 및 제 1 레시피 페이즈에 대한 시간 지연 인스트럭션들을 포함할 수도 있다. 제 2, 후속 레시피 페이즈는 플라즈마 생성기를 인에이블하기 (enabling) 위한 인스트럭션들 및 제 2 레시피 페이즈에 대한 시간 지연 인스트럭션들을 포함할 수도 있다. 제 3 레시피 페이즈는 플라즈마 생성기를 디스에이블하기 (disabling) 위한 인스트럭션들 및 제 3 레시피 페이즈에 대한 시간 지연 인스트럭션들을 포함할 수도 있다. 이들 레시피 페이즈들은 본 개시의 범위 내에서 임의의 적합한 방식으로 더 세분되고 그리고/또는 반복될 수도 있다는 것이 이해될 것이다.
페데스탈 (708) 은 통상적으로 히터 (710) 를 통해 온도 제어된다. 또한, 일부 실시 예들에서, 증착 프로세스 스테이션 (700) 을 위한 압력 제어는 버터플라이 밸브 (718) 에 의해 제공될 수도 있다. 도 7의 실시 예에 도시된 바와 같이, 버터플라이 밸브 (718) 는 다운스트림의 진공 펌프 (미도시) 에 의해 제공된 진공을 쓰로틀링한다 (throttle). 그러나, 일부 실시 예들에서, 프로세스 스테이션 (700) 의 압력 제어는 또한 프로세스 스테이션 (700) 에 도입된 하나 이상의 가스들의 플로우 레이트를 가변시킴으로써 조절될 수도 있다.
도 8은 어느 하나가 또는 모두가, 리모트 플라즈마 소스를 포함할 수도 있는, 인바운드 로드 록 (inbound load lock) (802) 및 아웃바운드 로드 록 (outbound load lock) (804) 을 갖는 멀티-스테이션 프로세싱 툴 (800) 의 실시 예의 개략도를 도시한다. 이러한 툴은 본 명세서에 제공된 방법들을 사용하여 기판들을 프로세싱하기 위해 사용될 수도 있다. 대기압에서 로봇 (806) 은 대기 포트 (810) 를 통해 인바운드 로드 록 (802) 으로 포드 (808) 를 통해 로딩된 카세트로부터 웨이퍼들을 이동시키도록 구성된다. 웨이퍼는 로봇 (806) 에 의해 인바운드 로드 록 (802) 의 페데스탈 (812) 상에 배치되고 대기 포트 (810) 는 폐쇄되고, 이 로드 록은 펌핑 다운된다. 인바운드 로드 록 (802) 이 리모트 플라즈마 소스를 포함하는 경우, 웨이퍼는 프로세싱 챔버 (814) 로 도입되기 전에 로드 록에서 리모트 플라즈마 처리에 노출될 수도 있다. 또한, 웨이퍼는 또한, 예를 들어, 수분 및 흡착 가스들을 제거하기 위해, 인바운드 로드 록 (802) 에서 가열될 수도 있다. 다음으로, 프로세싱 챔버 (814) 로의 챔버 이송 포트 (816) 가 개방되고, 또 다른 로봇 (도시되지 않음) 은 프로세싱을 위해 반응기에 도시된 제 1 스테이션의 페데스탈 상의 반응기 내로 웨이퍼를 배치한다. 도 8에 도시된 실시 예는 로드 록들을 포함하지만, 일부 실시 예들에서, 웨이퍼의 프로세스 스테이션으로의 직접적인 진입이 제공될 수도 있다는 것이 이해될 것이다.
도시된 프로세싱 챔버 (814) 는 도 8에 도시된 실시 예의 1 내지 4로 번호가 매겨진 4개의 프로세스 스테이션들을 포함한다. 스테이션 각각은 가열된 페데스탈 (스테이션 1에 대해 (818) 로 도시), 및 가스 라인 유입구들을 갖는다. 일부 실시 예들에서, 프로세스 스테이션 각각은 상이하거나 복수의 목적들을 가질 수도 있다는 것이 이해될 것이다. 도시된 프로세싱 챔버 (814) 는 4 개의 스테이션들을 포함하지만, 본 개시에 따른 프로세싱 챔버가 임의의 적합한 수의 스테이션들을 가질 수도 있음이 이해될 것이다. 예를 들어, 일부 실시 예들에서, 프로세싱 챔버는 5 개 이상의 스테이션들을 가질 수도 있는 한편, 다른 실시 예들에서 프로세싱 챔버는 3 개 이하의 스테이션들을 가질 수도 있다.
도 8은 프로세싱 챔버 (814) 내에서 웨이퍼들을 이송하기 위한 웨이퍼 핸들링 시스템 (890) 의 실시 예를 도시한다. 일부 실시 예에서, 웨이퍼 핸들링 시스템 (890) 은 다양한 프로세스 스테이션들 사이 및/또는 프로세스 스테이션과 로드 록 사이에서 웨이퍼들을 이송할 수도 있다. 임의의 적합한 웨이퍼 핸들링 시스템이 채용될 수도 있다는 것이 이해될 것이다. 비제한적인 예들은 웨이퍼 캐러셀들 (carousels) 및 웨이퍼 핸들링 로봇들을 포함한다. 도 8은 또한 프로세스 툴 (800) 의 프로세스 조건들 및 하드웨어 상태들을 제어하기 위해 채용되는 시스템 제어기 (850) 의 실시 예를 도시한다. 시스템 제어기 (850) 는 하나 이상의 메모리 디바이스들 (856), 하나 이상의 대용량 저장 디바이스들 (854) 및 하나 이상의 프로세서들 (852) 을 포함할 수도 있다. 프로세서 (852) 는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 연결부들, 스테퍼 모터 제어기 보드들, 등을 포함할 수도 있다.
일부 실시 예에서, 시스템 제어기 (850) 는 프로세스 툴 (800) 의 모든 액티비티들을 제어한다. 시스템 제어기 (850) 는 대용량 저장 디바이스 (854) 에 저장되고 메모리 디바이스 (856) 에 로딩되고 프로세서 (852) 에서 실행되는 시스템 제어 소프트웨어 (858) 를 실행한다. 시스템 제어 소프트웨어 (858) 는 타이밍, 가스들의 혼합물, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 퍼지 조건들 및 타이밍, 웨이퍼 온도, RF 전력 레벨들, RF 주파수들, 기판, 페데스탈, 척 및/또는 서셉터 포지션, 및 프로세스 툴 (800) 에 의해 수행된 특정 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 소프트웨어 (858) 는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 객체들이 개시된 방법들에 따라 다양한 프로세스 툴 프로세스들을 수행하는데 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어 (858) 는 임의의 적합한 컴퓨터 판독 가능 프로그래밍 언어로 코딩될 수도 있다.
일부 실시 예들에서, 시스템 제어 소프트웨어 (858) 는 상술한 다양한 파라미터들을 제어하기 위한 입력/출력 제어 (IOC) 시퀀싱 인스트럭션들을 포함할 수도 있다. 예를 들어, ALD 프로세스의 페이즈 각각은 시스템 제어기 (850) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있다. ALD 프로세스 페이즈에 대한 프로세스 조건들을 설정하기 위한 인스트럭션들은 대응하는 ALD 레시피 페이즈에 포함될 수도 있다. 일부 실시 예들에서, ALD 프로세스 레시피 페이즈들은 ALD 프로세스 페이즈를 위한 모든 인스트럭션들이 그 프로세스 페이즈와 동시에 실행되도록 순차적으로 배열될 수도 있다.
시스템 제어기 (850) 와 연관된 대용량 저장 디바이스 (854) 및/또는 메모리 디바이스 (856) 상에 저장된 다른 컴퓨터 소프트웨어 및/또는 프로그램들이 일부 실시 예들에서 채용될 수도 있다. 이러한 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 위치결정 (positioning) 프로그램, 프로세스 가스 제어 프로그램, 압력 제어 프로그램, 히터 제어 프로그램, 및 플라즈마 제어 프로그램을 포함한다.
기판 위치결정 프로그램은 기판을 페데스탈 (818) 상으로 로딩하고 기판과 프로세스 툴 (800) 의 다른 부분들 사이의 간격을 제어하는데 사용되는 프로세스 툴 컴포넌트들을 위한 프로그램 코드를 포함할 수도 있다.
프로세스 가스 제어 프로그램은 가스 조성 및 플로우 레이트들을 제어하기 위한 그리고 선택 가능하게, 프로세스 스테이션 내 압력을 안정화시키도록 증착 전에 하나 이상의 프로세스 스테이션들 내로 가스를 흘리기 위한 코드를 포함할 수도 있다. 프로세스 가스 제어 프로그램은 임의의 개시된 범위들 내에서 가스 조성 및 플로우 레이트들을 제어하기 위한 코드를 포함할 수도 있다. 압력 제어 프로그램은 예를 들어, 프로세스 스테이션의 배기 시스템의 쓰로틀 밸브, 프로세스 스테이션으로의 가스 플로우, 등을 조절함으로써 프로세스 스테이션의 압력을 제어하기 위한 코드를 포함할 수도 있다. 압력 제어 프로그램은 임의의 개시된 압력 범위들 내에서 프로세스 스테이션의 압력을 유지하기 위한 코드를 포함할 수도 있다.
히터 제어 프로그램은 기판을 가열하도록 사용되는 가열 유닛으로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 기판으로의 열 전달 가스 (예컨대, 헬륨) 의 전달을 제어할 수도 있다. 히터 제어 프로그램은 임의의 개시된 범위들 내에서 기판의 온도를 유지하기 위한 인스트럭션들을 포함할 수도 있다.
플라즈마 제어 프로그램은 예를 들어 본 명세서에 개시된 임의의 RF 전력 레벨들을 사용하여, 하나 이상의 프로세스 스테이션들에서 프로세스 전극들에 인가된 RF 전력 레벨들 및 주파수들을 설정하기 위한 코드를 포함할 수도 있다. 플라즈마 제어 프로그램은 또한 플라즈마 노출 각각의 지속 기간을 제어하기 위한 코드를 포함할 수도 있다.
일부 실시 예들에서, 시스템 제어기 (850) 에 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 프로세스 조건들 및/또는 장치의 그래픽 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
일부 실시 예들에서, 시스템 제어기 (850) 의해 조정된 파라미터들은 프로세스 조건들에 관련될 수도 있다. 비제한적인 예들은 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, (RF 전력 레벨들, 주파수, 및 노출 시간과 같은) 플라즈마 조건들, 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는 레시피의 형태로 사용자에게 제공될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (850) 의 아날로그 및/또는 디지털 입력 연결부들에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴 (800) 의 아날로그 및 디지털 출력 연결부들 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비제한적인 예들은 질량 유량 제어기들, 압력 센서들 (예컨대 압력계들), 열전대들 (thermocouples), 등을 포함한다. 적절히 프로그래밍된 피드백 및 제어 알고리즘들은 프로세스 조건들을 유지하기 위해 이들 센서들로부터의 데이터와 함께 사용될 수도 있다.
제어기는 본 명세서에 기술된 임의의 방법의 단계들을 유발하기 위한 프로그램 인스트럭션들을 포함할 수도 있다. 일부 실시 예들에서, 프로그램 인스트럭션들은 반응기의 일 스테이션에서 플라즈마의 부재 시 실리콘-함유 층의 일부의 증착을 유발하고; 기판을 대기 수분 및 산소에 노출시키지 않고, 반응기 내 제 2 스테이션으로 기판을 이송하고 플라즈마-강화된 증착으로 실리콘-함유 층의 제 2 부분을 증착하기 위한 인스트럭션들을 포함한다. 다른 실시 예들에서, 장치의 일 스테이션에서 플라즈마-프리 증착에 이어 플라즈마 강화된 증착을 유발하기 위한 프로그램 인스트럭션들이 제공된다.
개시된 실시 예들을 구현하도록 임의의 적합한 챔버가 사용될 수도 있다. 예시적인 증착 장치들은 이에 제한되는 것은 아니지만, 캘리포니아, 프레몬트의 Lam Research Corp.으로부터 입수 가능한 Striker® 제품군 또는 기타 상업적으로 입수 가능한 임의의 프로세싱 시스템들을 포함한다. 2 개 이상의 스테이션들이 동일한 기능들을 수행할 수도 있다. 유사하게, 2 개 이상의 스테이션들은 상이한 기능들을 수행할 수도 있다. 스테이션 각각은 목표된 바와 같이 특정한 기능/방법을 수행하도록 설계/구성될 수 있다.
도 9는 특정한 실시 예들에 따른 박막 증착 프로세스들을 수행하기 적합한 프로세싱 시스템의 블록도이다. 시스템 (900) 은 이송 모듈 (903) 을 포함한다. 이송 모듈 (903) 은 다양한 반응기 모듈들 사이에서 이동될 때 프로세싱될 기판들의 오염의 위험을 최소화하도록 청정하고 (clean) 가압된 환경을 제공한다. 특정한 실시 예들에 따른 ALD (atomic layer deposition) 를 수행할 수 있는, 2 개의 멀티-스테이션 반응기들 (909 및 910) 이 이송 모듈 (903) 상에 장착된다. 반응기들 (909 및 910) 은 개시된 실시 예들에 따라 순차적으로 또는 비순차적으로 동작들을 수행할 수도 있는 복수의 스테이션들 (911, 913, 915, 및 917) 을 포함할 수도 있다. 스테이션들은 가열된 페데스탈 또는 기판 지지부, 하나 이상의 가스 유입구들 또는 샤워헤드 또는 분산 플레이트를 포함할 수도 있다.
또한 이송 모듈 (903) 상에는 플라즈마 또는 화학적 (비플라즈마) 사전-세정들 (pre-cleans), 또는 개시된 방법들에 관련하여 기술된 임의의 다른 프로세스들을 수행할 수 있는 하나 이상의 단일 스테이션 모듈들 (907) 또는 멀티-스테이션 모듈들 (907) 이 장착될 수도 있다. 모듈 (907) 은 일부 경우들에서, 예를 들어, 증착 프로세스를 위해 기판을 준비하기 위한 다양한 처리들을 위해 사용될 수도 있다. 모듈 (907) 은 또한 에칭 또는 폴리싱과 같은 다양한 다른 프로세스들을 수행하도록 설계/구성될 수도 있다. 시스템 (900) 은 또한 프로세싱 전후에 웨이퍼들이 저장되는 하나 이상의 웨이퍼 소스 모듈들 (901) 을 포함한다. 대기 이송 챔버 (919) 내의 대기 로봇 (미도시) 은 먼저 소스 모듈들 (901) 로부터 로드 록들 (921) 로 웨이퍼들을 제거한다. 이송 모듈 (903) 내의 웨이퍼 이송 디바이스 (일반적으로, 로봇 암 유닛) 는 로드 록들 (921) 로부터 이송 모듈 (903) 상에 장착된 모듈들로 그리고 모듈들 사이에서 웨이퍼들을 이동시킨다.
특정한 실시 예들에서, 시스템 제어기 (929) 가 증착 동안 프로세스 조건들을 제어하도록 채용된다. 제어기 (929) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 컴퓨터 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 연결부들, 스테퍼 모터 제어기 보드들, 등을 포함할 수도 있다.
제어기 (929) 는 증착 장치의 모든 액티비티들을 제어할 수도 있다. 시스템 제어기 (929) 는 타이밍, 가스들의 혼합, 챔버 압력, 챔버 온도, 웨이퍼 온도, RF 전력 레벨들, 웨이퍼 척 또는 페데스탈 위치, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 시스템 제어 소프트웨어를 실행한다. 제어기 (929) 와 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들이 일부 실시 예들에서 채용될 수도 있다.
통상적으로 제어기 (929) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 프로세스 조건들 및/또는 장치의 그래픽 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
시스템 제어 로직은 임의의 적절한 방식으로 구성될 수도 있다. 일반적으로, 로직은 하드웨어 및/또는 소프트웨어로 설계되거나 구성될 수 있다. 구동 회로를 제어하기 위한 인스트럭션들은 하드 코딩되거나 소프트웨어로서 제공될 수도 있다. 인스트럭션들은 "프로그래밍"에 의해 제공될 수도 있다. 이러한 프로그래밍은 디지털 신호 프로세서들, 주문형 집적 회로들 (application-specific integrated circuits), 및 하드웨어로서 구현된 특정한 알고리즘들을 갖는 다른 디바이스들의 하드 코딩된 로직을 포함하는, 임의의 형태의 로직을 포함하는 것으로 이해된다. 프로그래밍은 또한 범용 프로세서 상에서 실행될 수도 있는 소프트웨어 또는 펌웨어 인스트럭션들을 포함하는 것으로 이해된다. 시스템 제어 소프트웨어는 임의의 적합한 컴퓨터 판독 가능 프로그래밍 언어로 코딩될 수도 있다.
게르마늄-함유 환원제 펄스들, 수소 플로우, 및 텅스텐-함유 전구체 펄스들, 및 프로세스 시퀀스의 다른 프로세스들을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 종래의 컴퓨터 판독 가능 프로그래밍 언어: 예를 들어, 어셈블리 언어, C, C ++, Pascal, Fortran 등으로도 작성될 수 있다. 컴파일된 (compiled) 객체 코드 또는 스크립트는 프로그램에서 식별된 태스크들을 수행하도록 프로세서에 의해 실행된다. 또한 나타낸 바와 같이, 프로그램 코드는 하드 코딩될 수도 있다.
제어기 파라미터들은 프로세스 조건들, 예를 들어, 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, 냉각 가스 압력, 기판 온도, 및 챔버 벽 온도와 관련된다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는 레시피의 형태로 사용자에게 제공된다. 프로세스를 모니터링하기 위한 신호들은 시스템 제어기 (929) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 증착 장치 (900) 의 아날로그 출력 연결부 및 디지털 출력 연결부 상에 출력된다.
시스템 소프트웨어는 많은 상이한 방식들로 설계되거나 구성될 수도 있다. 예를 들어, 다양한 챔버 컴포넌트 서브루틴들 또는 제어 객체들은 개시된 실시 예들에 따른, 증착 프로세스들 (및 일부 경우들에서, 다른 프로세스들) 을 수행하기 위해 필요한 챔버 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 이 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 코드, 프로세스 가스 제어 코드, 압력 제어 코드, 및 히터 제어 코드를 포함한다.
일부 구현 예들에서, 제어기 (929) 는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱을 위한 플랫폼 또는 플랫폼들, 및/또는 특정한 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 전, 프로세싱 동안 및 프로세싱 후 그들의 동작을 제어하기 위해 전자 장치와 통합될 수도 있다. 전자 장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 서브부품들을 제어할 수 있는 "제어기"로 지칭될 수도 있다. 제어기 (929) 는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 일부 시스템들에서 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드 록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인 에이블하고, 엔드 포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자 장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, DSPs (digital signal processors), ASICs (application specific integrated circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들면, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 팹 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들 (metrics) 을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 가능하게 할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 통신될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 가능하게 하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 수행될 프로세스의 타입 및 제어기가 인터페이싱하거나 제어하도록 구성된 툴의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 제어기는 예를 들어, 함께 네트워킹되고 공통 목적, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 향해 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 결합하는 (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치된 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비제한적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터 그리고 툴 위치들 및/또는 로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.
추가 구현 예들
본 명세서에 기술된 장치 및 프로세스들은 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전지 패널들, 등의 제조 또는 제작을 위한 리소그래피 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다.　 통상적으로, 반드시 그런 것은 아니지만, 이러한 장치 및 프로세스들은 공통 제조 설비에서 함께 사용되거나 수행될 것이다.　 막의 리소그래피 패터닝은 통상적으로 다음의 단계들 중 일부 또는 전부를 포함하고, 단계 각각은 다수의 가능한 툴들을 사용하여 인에이블된다: (1) 스핀-온 또는 스프레이-온 툴을 사용하여, 워크피스, 즉, 기판 상에 포토레지스트 (photoresist) 의 도포; (2) 핫 플레이트 또는 퍼니스 또는 UV 경화 툴을 사용한 포토레지스트의 경화; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시 광선 또는 UV 광 또는 x-선 광에 포토레지스트를 노출시키는 단계; (4) 레지스트를 선택적으로 제거하고 따라서 습식 벤치와 같은 툴을 사용하여 패터닝하도록 레지스트를 현상하는 (developing) 단계; (5) 건식 또는 플라즈마 보조된 에칭 툴을 사용함으로써 아래에 놓인 막 또는 워크피스 내로 레지스트 패턴을 전사하는 단계; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트리퍼와 같은 툴을 사용하여 레지스트를 제거하는 단계.

Claims (37)

  1. 반도체 기판 상에 실리콘-함유 층을 형성하는 방법에 있어서,
    (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계로서, 상기 실리콘-함유 전구체는,
    적어도 하나의 Si-Si 결합;
    적어도 하나의 Si-X 결합으로서, 여기서 X는 할로겐, 트리플레이트, 토실레이트, CN, N3, 및 NR1R2로 구성된 그룹으로부터 선택되고, 여기서 R1 및 R2는 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, R1 및 R2는 고리형 (cyclic) 고리 (ring) 구조를 형성하도록 연결되거나 연결되지 않는, 상기 적어도 하나의 Si-X 결합; 및
    적어도 하나의 Si-R 결합으로서, 여기서 R은 H, 및 알킬로 구성된 그룹으로부터 선택되는, 상기 적어도 하나의 Si-R 결합을 갖는 화합물인, 상기 반도체 기판을 노출시키는 상기 단계;
    (b) 상기 프로세스 챔버에서 반응 물질 (reactant) 에 상기 반도체 기판을 노출시키는 단계; 및
    (c) 실리콘-함유 층의 적어도 일부를 형성하도록 상기 반도체 기판의 표면 상의 상기 반응 물질과 상기 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  2. 제 1 항에 있어서,
    상기 반응 물질은 산소-함유 반응 물질이고, 상기 단계 (c) 는 실리콘 옥사이드 층을 형성하기 위해 플라즈마의 부재 시 상기 실리콘-함유 전구체를 상기 산소-함유 반응 물질과 반응시키는 단계를 포함하는, 실리콘-함유 층 형성 방법.
  3. 제 1 항에 있어서,
    상기 실리콘-함유 전구체 및 상기 반응 물질에 대한 상기 반도체 기판의 노출들 사이에 상기 프로세스 챔버를 퍼지하는 (purging) 단계를 더 포함하는, 실리콘-함유 층 형성 방법.
  4. 제 1 항에 있어서,
    상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 550 ℃의 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  5. 제 1 항에 있어서,
    상기 실리콘-함유 전구체는,
    Figure pct00001
    ,
    Figure pct00002
    , 및
    Figure pct00003
    로 구성된 그룹으로부터 선택되고,
    여기서 R 각각은 동일하거나 상이하고 H, 및 C1-C3 알킬로 구성된 그룹으로부터 독립적으로 선택되는, 실리콘-함유 층 형성 방법.
  6. 제 1 항에 있어서,
    상기 실리콘-함유 전구체는, 1-클로로디실란, 1-디메틸아미노디실란, 1-디에틸아미노트리실란, 1-브로모테트라실란 및 1,2-비스(디이소프로필아미노)디실란으로 구성된 그룹으로부터 선택되는, 실리콘-함유 층 형성 방법.
  7. 제 1 항에 있어서,
    R은 알킬이고, 상기 실리콘-함유 전구체는 Si-H 결합들을 포함하지 않는, 실리콘-함유 층 형성 방법.
  8. 제 1 항에 있어서,
    상기 실리콘-함유 층이 타깃 (target) 두께에 도달할 때까지 상기 단계 (a) 내지 상기 단계 (c) 를 반복하는 단계를 더 포함하는, 실리콘-함유 층 형성 방법.
  9. 제 1 항에 있어서,
    상기 방법은 동일한 실리콘-함유 전구체를 열적 증착 및 플라즈마 보조 증착 모두에 대해 사용하는 동안 플라즈마의 부재 시 상기 실리콘-함유 층의 제 1 부분을 증착하고 플라즈마-보조 반응을 사용하여 상기 실리콘-함유 층의 제 2 부분을 증착하는 단계를 포함하는, 실리콘-함유 층 형성 방법.
  10. 반도체 기판 상에 실리콘-함유 층을 형성하는 방법에 있어서,
    (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계로서, 상기 실리콘-함유 전구체는,
    적어도 2 개의 질소 원자들과 결합들을 형성하는 적어도 하나의 실리콘 원자로서, 적어도 2 개의 질소 원자들은 고리형 고리를 형성하도록 연결되는, 상기 적어도 하나의 실리콘 원자를 갖는 화합물인, 상기 반도체 기판을 노출시키는 단계;
    (b) 상기 프로세스 챔버에서 반응 물질 (reactant) 에 상기 반도체 기판을 노출시키는 단계; 및
    (c) 실리콘-함유 층의 적어도 일부를 형성하도록 상기 반도체 기판의 표면 상의 상기 반응 물질과 상기 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  11. 제 10 항에 있어서,
    상기 실리콘-함유 전구체는,
    Figure pct00004
    ,
    Figure pct00005
    ,
    Figure pct00006
    ,
    Figure pct00007
    , 및
    Figure pct00008
    로부터 선택되는 화합물이고,
    여기서 R 각각은 동일하거나 상이하고 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, 그리고 각각의 R1은 동일하거나 상이하고 알킬인, 실리콘-함유 층 형성 방법.
  12. 제 10 항에 있어서,
    상기 반응 물질은 산소-함유 반응 물질이고, 상기 단계 (c) 는 실리콘 옥사이드 층을 형성하기 위해 플라즈마의 부재 시 상기 실리콘-함유 전구체를 상기 산소-함유 반응 물질과 반응시키는 단계를 포함하는, 실리콘-함유 층 형성 방법.
  13. 제 10 항에 있어서,
    상기 실리콘-함유 전구체 및 상기 반응 물질에 대한 상기 반도체 기판의 노출들 사이에 상기 프로세스 챔버를 퍼지하는 단계를 더 포함하는, 실리콘-함유 층 형성 방법.
  14. 제 10 항에 있어서,
    상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 550 ℃를 초과하는 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  15. 제 10 항에 있어서,
    상기 실리콘-함유 층이 타깃 두께에 도달할 때까지 상기 단계 (a) 내지 상기 단계 (c) 를 반복하는 단계를 더 포함하는, 실리콘-함유 층 형성 방법.
  16. 제 10 항에 있어서,
    상기 방법은 동일한 실리콘-함유 전구체를 열적 증착 및 플라즈마 보조 증착 모두에 대해 사용하면서 플라즈마의 부재 시 상기 실리콘-함유 층의 제 1 부분을 증착하고 플라즈마-보조 반응을 사용하여 상기 실리콘-함유 층의 제 2 부분을 증착하는 단계를 포함하는, 실리콘-함유 층 형성 방법.
  17. 반도체 기판 상에 실리콘-함유 층을 형성하는 방법에 있어서,
    (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계로서, 상기 실리콘-함유 전구체는,
    적어도 2 개의 실리콘 원자들과 결합들을 형성하는 적어도 하나의 질소 원자를 갖는 화합물인, 상기 반도체 기판을 노출시키는 단계;
    (b) 상기 프로세스 챔버에서 반응 물질 (reactant) 에 상기 반도체 기판을 노출시키는 단계; 및
    (c) 실리콘-함유 층의 적어도 일부를 형성하도록 상기 반도체 기판의 표면 상의 상기 반응 물질과 상기 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  18. 제 17 항에 있어서,
    상기 실리콘-함유 전구체는,
    Figure pct00009
    이고,
    여기서 R 각각은 동일하거나 상이하고 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, 그리고 R1 각각은 H, 알킬, 및 Si(R2)3으로 구성된 그룹으로부터 독립적으로 선택되고, 여기서 R2 각각은 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되는, 실리콘-함유 층 형성 방법.
  19. 제 17 항에 있어서,
    상기 실리콘-함유 전구체는,
    Figure pct00010
    인, 실리콘-함유 층 형성 방법.
  20. 제 17 항에 있어서,
    상기 실리콘-함유 전구체는 트리스(트리메틸실릴)아민, 트리실릴아민, 이소프로필(디실릴)아민, 에틸-비스(트리메틸실릴)아민, 디실릴하이드라진으로 구성된 그룹으로부터 선택되는, 실리콘-함유 층 형성 방법.
  21. 제 17 항에 있어서,
    상기 반응 물질은 산소-함유 반응 물질이고, 상기 단계 (c) 는 실리콘 옥사이드 층을 형성하기 위해 플라즈마의 부재 시 상기 실리콘-함유 전구체를 상기 산소-함유 반응 물질과 반응시키는 단계를 포함하는, 실리콘-함유 층 형성 방법.
  22. 제 17 항에 있어서,
    상기 실리콘-함유 전구체 및 상기 반응 물질에 대한 상기 반도체 기판의 노출들 사이에 상기 프로세스 챔버를 퍼지하는 단계를 더 포함하는, 실리콘-함유 층 형성 방법.
  23. 제 17 항에 있어서,
    상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 550 ℃를 초과하는 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  24. 제 17 항에 있어서,
    상기 실리콘-함유 층이 타깃 두께에 도달할 때까지 상기 단계 (a) 내지 상기 단계 (c) 를 반복하는 단계를 더 포함하는, 실리콘-함유 층 형성 방법.
  25. 제 17 항에 있어서,
    상기 방법은 동일한 실리콘-함유 전구체를 열적 증착 및 플라즈마 보조 증착 모두에 대해 사용하면서 플라즈마의 부재 시 상기 실리콘-함유 층의 제 1 부분을 증착하고 플라즈마-보조 반응을 사용하여 상기 실리콘-함유 층의 제 2 부분을 증착하는 단계를 포함하는, 실리콘-함유 층 형성 방법.
  26. 반도체 기판 상에 실리콘-함유 층을 형성하는 방법에 있어서,
    (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계로서, 상기 실리콘-함유 전구체는,
    -N3, -CN, -OTf (트리플레이트), 및 -OTs (토실레이트) 로 구성된 그룹으로부터 선택되는 모이어티 (moiety) 와 결합을 형성하는 적어도 하나의 실리콘 원자를 갖는 화합물인, 상기 반도체 기판을 노출시키는 단계;
    (b) 상기 프로세스 챔버에서 반응 물질 (reactant) 에 상기 반도체 기판을 노출시키는 단계; 및
    (c) 실리콘-함유 층의 적어도 일부를 형성하도록 상기 반도체 기판의 표면 상의 상기 반응 물질과 상기 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  27. 제 26 항에 있어서,
    상기 실리콘-함유 전구체는,
    SiXnRm이고, 여기서 X 각각은 -N3, -CN, -OTf (트리플레이트) 및 -OTs (토실레이트) 로 구성된 그룹으로부터 독립적으로 선택되고, R 각각은 H, 알킬, 및 NR1R2로 구성된 그룹으로부터 독립적으로 선택되고, 여기서 R1 및 R2 각각은 H, 및 알킬로 구성된 그룹으로부터 독립적으로 선택되고, 여기서 R1 및 R2는 고리형 고리 구조를 형성하도록 연결되거나 연결되지 않고, 그리고 n은 1 내지 3이고, m은 1 내지 3이고, 그리고 n+m은 4인, 실리콘-함유 층 형성 방법.
  28. 제 26 항에 있어서,
    상기 반응 물질은 산소-함유 반응 물질이고, 상기 단계 (c) 는 실리콘 옥사이드 층을 형성하기 위해 플라즈마의 부재 시 상기 실리콘-함유 전구체를 상기 산소-함유 반응 물질과 반응시키는 단계를 포함하는, 실리콘-함유 층 형성 방법.
  29. 반도체 기판 상에 실리콘-함유 층을 형성하는 방법에 있어서,
    (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계로서, 상기 실리콘-함유 전구체는,
    적어도 2 개의 산소 원자들과 결합들을 형성하는 적어도 하나의 실리콘 원자로서, 적어도 2 개의 산소 원자들은 고리형 고리를 형성하도록 연결되는, 상기 적어도 하나의 실리콘 원자를 갖는 화합물인, 상기 반도체 기판을 노출시키는 단계;
    (b) 상기 프로세스 챔버에서 반응 물질 (reactant) 에 상기 반도체 기판을 노출시키는 단계; 및
    (c) 실리콘-함유 층의 적어도 일부를 형성하도록 상기 반도체 기판의 표면 상의 상기 반응 물질과 상기 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  30. 제 29 항에 있어서,
    상기 2 개의 산소 원자들은 β-디케토네이트 모이어티로부터 유도되는, 실리콘-함유 층 형성 방법.
  31. 반도체 기판 상에 실리콘-함유 층을 형성하는 방법에 있어서,
    (a) 프로세스 챔버에서 실리콘-함유 전구체에 반도체 기판을 노출시키는 단계로서, 상기 실리콘-함유 전구체는,
    고리형 고리의 일부인 적어도 하나의 실리콘 원자를 갖는 화합물인, 상기 반도체 기판을 노출시키는 단계;
    (b) 상기 프로세스 챔버에서 반응 물질 (reactant) 에 상기 반도체 기판을 노출시키는 단계; 및
    (c) 실리콘-함유 층의 적어도 일부를 형성하도록 상기 반도체 기판의 표면 상의 상기 반응 물질과 상기 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 상기 단계 (a) 내지 상기 단계 (c) 는 적어도 약 500 ℃의 온도에서 수행되는, 실리콘-함유 층 형성 방법.
  32. 제 31 항에 있어서,
    상기 실리콘-함유 전구체는 화합물 12, 화합물 13, 화합물 14, 및 화합물 15로 구성된 그룹으로부터 선택되는, 실리콘-함유 층 형성 방법.
  33. 제 1 항, 제 10 항, 제 17 항, 제 26 항, 제 29 항 및 제 31 항 중 어느 한 항에 있어서,
    상기 실리콘-함유 층은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 실리콘 카바이드, 및 실리콘 옥시카바이드로 구성된 그룹으로부터 선택되는, 실리콘-함유 층 형성 방법.
  34. 제 1 항에 있어서,
    상기 실리콘-함유 전구체는 SinR(2n+1)X이고, 여기서 n은 2 내지 10으로부터 선택되고, 그리고 R 각각은 동일하거나 상이하고 H, 알킬, 알케닐, 및 알키닐로 구성된 그룹으로부터 독립적으로 선택되는, 실리콘-함유 층 형성 방법.
  35. 제 1 항에 있어서,
    상기 실리콘-함유 전구체는 고리 (cycle) 의 일부인 적어도 하나의 실리콘 원자를 포함하는, 실리콘-함유 층 형성 방법.
  36. 제 1 항, 제 10 항, 제 17 항, 제 26 항, 제 29 항, 및 제 31 항 중 어느 한 항에 있어서,
    반도체 기판에 포토레지스트 (photoresist) 를 도포하는 단계;
    상기 포토레지스트를 광에 노출시키는 단계;
    상기 포토레지스트를 패터닝하는 단계;
    상기 패턴을 상기 반도체 기판으로 전사하는 (transferring) 단계; 및　
    상기 반도체 기판으로부터 상기 포토레지스트를 선택적으로 제거하는 단계를 더 포함하는, 실리콘-함유 층 형성 방법.
  37. 반도체 기판 상에 실리콘-함유 층을 증착하기 위한 장치에 있어서,
    반도체 기판을 하우징하도록 구성된 프로세스 챔버로서, 상기 프로세스 챔버는 실리콘-함유 전구체의 도입 (introduction) 을 위한 유입구를 포함하는, 상기 프로세스 챔버; 및 제 1 항, 제 10 항, 제 17 항, 제 26 항, 제 29 항 및 제 31 항 중 어느 한 항에 따른 상기 반도체 기판 상에 상기 실리콘-함유 층의 증착을 유발하기 위한 프로그램 인스트럭션들 (instructions) 을 포함하는 제어기를 포함하는, 실리콘 함유 층 증착을 위한 장치.
KR1020227031243A 2020-02-07 2021-02-03 실리콘-함유 막들의 고온 증착을 위한 전구체들 KR20220139376A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062971680P 2020-02-07 2020-02-07
US62/971,680 2020-02-07
PCT/US2021/016376 WO2021158633A2 (en) 2020-02-07 2021-02-03 Precursors for high-temperature deposition of silicon-containing films

Publications (1)

Publication Number Publication Date
KR20220139376A true KR20220139376A (ko) 2022-10-14

Family

ID=77200534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227031243A KR20220139376A (ko) 2020-02-07 2021-02-03 실리콘-함유 막들의 고온 증착을 위한 전구체들

Country Status (6)

Country Link
US (1) US20230098270A1 (ko)
JP (1) JP2023512681A (ko)
KR (1) KR20220139376A (ko)
CN (1) CN115053016A (ko)
TW (1) TW202140506A (ko)
WO (1) WO2021158633A2 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563443B2 (en) * 2011-02-18 2013-10-22 Asm Japan K.K. Method of depositing dielectric film by ALD using precursor containing silicon, hydrocarbon, and halogen
US9337018B2 (en) * 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
JP6125946B2 (ja) * 2013-08-08 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
US9847221B1 (en) * 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US20190318925A1 (en) * 2018-04-11 2019-10-17 Versum Materials Us, Llc Monoorganoaminodisilane Precursors and Methods for Depositing Films Comprising Same

Also Published As

Publication number Publication date
TW202140506A (zh) 2021-11-01
JP2023512681A (ja) 2023-03-28
CN115053016A (zh) 2022-09-13
WO2021158633A3 (en) 2021-09-30
WO2021158633A2 (en) 2021-08-12
US20230098270A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
KR102357418B1 (ko) 유기금속 공-반응물들과의 교차-복분해 반응들을 통해 ｓｉｃ 및 ｓｉｃｎ 막들을 증착시키기 위한 장치들 및 방법들
KR102510157B1 (ko) 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들
KR102439698B1 (ko) Peald 프로세스 및 열적 ald 프로세스에 의해 형성된 나이트라이드 막
KR102474327B1 (ko) 반도체 패터닝 애플리케이션을 위한 고 건식 에칭 레이트 재료들
TW201920738A (zh) 介電膜之幾何性選擇沉積
KR20210127262A (ko) 몰리브덴-함유 막들의 증착을 위한 전구체들
KR20160118968A (ko) Ald 및 ale에 의해 컨포멀한 막들의 증착
KR20130085900A (ko) 무-염소 등각 질화 규소 필름 증착 방법
US20220298624A1 (en) Substantially carbon-free molybdenum-containing and tungsten-containing films in semiconductor device manufacturing
KR20240063062A (ko) 고종횡비 실린더 에칭을 위해 측벽 패시베이션 증착 컨포멀성을 튜닝하는 기법
KR20220139376A (ko) 실리콘-함유 막들의 고온 증착을 위한 전구체들
CN115735263A (zh) 使用锡氧化物的先进自对准多重图案化
TW202403079A (zh) 含金屬膜的沉積及腔室清潔
TW202340510A (zh) 用於針對低溫前驅物改進保形性的原子層沉積脈衝序列工程
WO2023230296A1 (en) Single wafer reactor, low temperature, thermal silicon nitride deposition

Legal Events

Date Code Title Description
A201 Request for examination