KR20220127342A - 전자 디스플레이의 이중-메모리 구동 - Google Patents

전자 디스플레이의 이중-메모리 구동 Download PDF

Info

Publication number
KR20220127342A
KR20220127342A KR1020227030170A KR20227030170A KR20220127342A KR 20220127342 A KR20220127342 A KR 20220127342A KR 1020227030170 A KR1020227030170 A KR 1020227030170A KR 20227030170 A KR20227030170 A KR 20227030170A KR 20220127342 A KR20220127342 A KR 20220127342A
Authority
KR
South Korea
Prior art keywords
pixel
memory
digital data
sub
display
Prior art date
Application number
KR1020227030170A
Other languages
English (en)
Other versions
KR102702050B1 (ko
Inventor
빌린 왕
티엔-치엔 쿠오
강훈 전
춘-야오 후앙
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20220127342A publication Critical patent/KR20220127342A/ko
Application granted granted Critical
Publication of KR102702050B1 publication Critical patent/KR102702050B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/122—Tiling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electric Clocks (AREA)

Abstract

디스플레이 시스템은 제1 디지털 데이터 값을 저장하는 픽셀 외부에 있는 메모리, 제2 디지털 데이터 신호를 저장하는 픽셀 내부에 있는 메모리를 포함할 수 있고, 제1 디지털 데이터 신호 및 제2 디지털 데이터 신호의 조합은 특정 이미지 프레임에 대해 픽셀에 배정된 타겟 그레이 레벨을 나타낼 수 있다. 픽셀은 제1 디지털 데이터 신호에 따라 제1 지속 시간 동안 구동되고 제2 디지털 데이터 신호에 따라 제2 지속 시간 동안 구동될 수 있다.

Description

전자 디스플레이의 이중-메모리 구동
관련 출원에 대한 상호 참조
본 출원은 2020년 3월 31일자로 출원되고, 발명의 명칭이 "DUAL-MEMORY DRIVING OF AN ELECTRONIC DISPLAY"인, 미국 가특허 출원 제63/003,039호에 대해 우선권을 주장하는 정규 출원이고, 이는 모든 목적을 위해 전체적으로 본 명세서에 참고로 포함된다.
본 명세서에 개시된 소정의 실시예들의 개요가 아래에 기재된다. 이들 양태들은 단지 이들 소정의 실시예들의 간단한 개요를 독자에게 제공하기 위해 제시되며, 이들 양태들은 본 개시내용의 범주를 제한하도록 의도되지 않음이 이해되어야 한다. 실제로, 본 개시내용은 아래에 기재되지 않을 수 있는 다양한 양태들을 포함할 수 있다.
전자 디스플레이의 픽셀들 내에 메모리를 구현함으로써 전자 디스플레이 상에의 프레젠테이션을 위한 이미지를 준비하도록 송신 및 프로세싱되는 이미지 데이터의 대역폭들, 또는 이미지 데이터의 동시에 송신되는 양들을 감소시키기 위한 방법들 및 시스템들은 엄청난 가치를 제공할 수 있다. 픽셀들 내에서의 이러한 메모리의 구현은 전자 디스플레이와 연관된 프레임 버퍼의 제거 또는 크기의 감소를 허용할 수 있다. 픽셀들 내에 메모리를 갖는 것은 또한 전자 디스플레이들의 설계 복잡성을 완화시킬 수 있는데, 그 이유는 전자 디스플레이의 픽셀 어레이로 동시에 송신되는 이미지가 적을수록, 전자 디스플레이가 더 단순하게 설계될 수 있기 때문이다. 예를 들어, 픽셀들은 더 작은 그룹들로 프로그래밍될 수 있는데, 그 이유는 픽셀 내의 메모리가 이미지의 프레젠테이션 시까지 값들을 저장하기 때문이다.
본 개시내용은 전자 디스플레이 상에서의 프레젠테이션을 위해 이미지 데이터를 송신 및 프로세싱하는 것과 연관된 대역폭을 감소시키는 것을 도울 수 있는 드라이버와 메모리를 포함하는 하나 이상의 픽셀들을 갖는 전자 디스플레이를 기술한다. 픽셀 내에의 메모리의 포함은 픽셀의 발광 부분으로 출력하기 전에 이미지 데이터의 저장을 가능하게 할 수 있다. 따라서, 픽셀 내의 메모리는, 픽셀에 대한 개별 프레임 버퍼로서 작용함으로써 전자 디스플레이 내의 프레임 버퍼에 대한 의존도를 감소시킬 수 있거나, 또는 일부 경우들에서는 제거할 수 있다. 픽셀 내의 메모리는 픽셀의 발광 부분이 광을 방출하게 하기 위해 드라이버와 함께 사용될 수 있다.
본 개시내용의 다양한 태양들은 다음의 상세한 설명을 판독할 시에 그리고 도면들을 참조할 시에 더 양호하게 이해될 수 있다.
도 1은 일 실시예에 따른 전자 디바이스의 개략적인 블록도이다.
도 2는 일 실시예에 따른 도 1의 전자 디바이스의 일 실시예를 표현하는 시계의 사시도이다.
도 3은 일 실시예에 따른 도 1의 전자 디바이스의 일 실시예를 표현하는 태블릿 디바이스의 정면도이다.
도 4는 일 실시예에 따른 도 1의 전자 디바이스의 일 실시예를 표현하는 컴퓨터의 정면도이다.
도 5는 일 실시예에 따른 도 1의 전자 디바이스의 디스플레이 시스템의 블록도이다.
도 6은 일 실시예에 따른 도 5의 디스플레이 시스템의 픽셀 어레이의 블록도이다.
도 7은 일 실시예에 따른 도 5의 디스플레이 시스템의 다른 예시적인 픽셀 어레이의 블록도이다.
도 8은 일 실시예에 따른, 단일 펄스 폭 변조 방출 스킴에 따라 광을 방출하는 도 6의 픽셀 어레이의 픽셀의 블록도이다.
도 9는 일 실시예에 따른, 도 8의 픽셀을 동작시키기 위한 프로세스이다.
도 10은 일 실시예에 따른 도 8을 이용하여 기재된 단일 펄스 폭 변조 스킴을 설명하는 것을 돕기 위하여 각각의 이진 시퀀스에서 각각의 비트에 대한 상대적 가중치의 표현에 인접한 예시적인 이진 시퀀스들의 도시이다
도 11a는 일 실시예에 따른 재정렬이 구현되지 않는 것에 대응하는 비트-평면 그래프이다
도 11b는 일 실시예에 따른 재정렬이 구현되지 않는 것에 대응하는 에러 그래프이다.
도 11c는 일 실시예에 따른 2회의 재정렬에 대응하는 비트-평면 그래프이다.
도 11d는 일 실시예에 따른 2회의 재정렬에 대응하는 에러 그래프이다.
도 11e는 일 실시예에 따른 3회의 재정렬에 대응하는 비트-평면 그래프이다.
도 11f는 일 실시예에 따른 3회의 재정렬에 대응하는 에러 그래프이다.
도 11g는 일 실시예에 따른 이상적 경우의 재정렬에 대응하는 비트-평면 그래프이다.
도 11h는 일 실시예에 따른 이상적 경우의 재정렬에 대응하는 에러 그래프이다.
도 12는 일 실시예에 따른, 도 5의 디스플레이 시스템을, 전자 디스플레이의 활성 영역 외부에 스마트 버퍼를 갖는 제1 예시적인 디스플레이 시스템과 비교한 블록도이다.
도 13은 일 실시예에 따른 패널의 픽셀들의 내부에 있는 메모리 및 스마트 버퍼의 내부에 있지만 패널의 각각의 픽셀들에 할당되는 메모리를 갖는 제2 예시적인 디스플레이 시스템의 블록도이다.
도 14는 일 실시예에 따른 패널의 픽셀들의 내부에 있는 메모리 및 디스플레이 시스템의 것이지만 패널의 각각의 픽셀들에 할당되는 외부 메모리를 갖는 제3 예시적인 디스플레이 시스템의 블록도이다.
도 15는 일 실시예에 따른 제어기가 어떻게 타겟 그레이 레벨을 이용하여 도 8의 픽셀을 구동할 수 있는지 강조하는 도시이다.
도 16은 일 실시예에 따른 그레이 레벨들과 펄스 폭 제어 동작들 사이의 관계를 도시하는 선도이다.
도 17은 일 실시예에 따른 도 8의 예시적인 픽셀의 회로 다이어그램이다.
도 18은 일 실시예에 따른 카운트의 변화를 방출 제어 신호의 상태와 비교하는 타이밍 다이어그램이다.
도 19는 일 실시예에 따른, 도 17의 픽셀을 동작시키기 위한 프로세스이다.
도 20은 일 실시예에 따른 도 17의 픽셀의 모두 온 동작 및 도 17의 픽셀의 변조된 동작을 묘사하는 도시이다.
도 21은 일 실시예에 따른 도 17의 픽셀의 모두 오프 동작을 묘사하는 도시이다.
도 22는 일 실시예에 따른 도 19의 프로세스에 따른 도 17의 픽셀을 동작시키는 것과 연관된 신호들의 타이밍 다이어그램이다.
하나 이상의 구체적인 실시예들이 아래에서 설명될 것이다. 이러한 실시예들에 대한 간명한 설명을 제공하려는 노력으로, 명세서에는 실제 구현의 모든 특징들이 설명되어 있지는 않다. 임의의 엔지니어링 또는 설계 프로젝트에서와 같이 임의의 그러한 실제 구현의 개발에서, 구현마다 다를 수 있는 시스템-관련 및 사업-관련 제약들의 준수와 같은 개발자들의 특정 목표들을 달성하기 위해 많은 구현-특정 결정들이 이루어져야 한다는 것을 이해해야 한다. 게다가, 그러한 개발 노력은 복잡하고 시간 소모적일 수 있지만, 그럼에도 불구하고 본 개시내용의 이익을 갖는 통상의 기술자에게는 설계, 제조, 및 제작의 일상적인 과제일 것이라는 것이 이해되어야 한다.
본 개시내용의 다양한 실시예들의 요소들을 소개할 때, 단수 형태("a", "an", 및 "the")는 요소들 중 하나 이상이 존재한다는 것을 의미하도록 의도된다. 용어들 "포함하는(including)" 및 "갖는(having)"은 포괄적인 것이고 열거된 요소들 이외의 추가 요소들이 존재할 수 있음을 의미하도록 의도된다. 부가적으로, 본 개시내용의 "일부 실시예들", "실시예들", "하나의 실시예", 또는 "일 실시예"에 대한 참조들은 언급된 특징들을 또한 포함하는 부가적인 실시예들의 존재를 배제하는 것으로 해석되도록 의도되지 않는다는 것이 이해되어야 한다. 더욱이, 어구[B"에 기초한" A]는 A가 B에 적어도 부분적으로 기초함을 의미하도록 의도된다. 게다가, 용어 "또는"은 배타적(예를 들어, 논리적 XOR)이 아니라 포괄적(예를 들어, 논리적 OR)인 것으로 의도된다. 즉, 어구[A "또는" B]는 A, B, 또는 A 및 B 둘 모두를 의미하도록 의도된다.
전자 디스플레이들은 휴대폰으로부터 컴퓨터, 텔레비전, 자동차 대시보드, 및 더 많은 것들에 이르는 다수의 전자 디바이스들에서 발견된다. 전자 디스플레이들은 개별 픽셀 크기를 감소시킴으로써 점점 더 높은 해상도들을 달성해 왔다. 그렇지만, 해상도들을 증가시키는 것은, 예를 들어 증가된 양들의 이미지 데이터를 프로세싱하는 것으로부터 증가되는 전력 소비를 야기함으로써, 이미지를 디스플레이하기 전에 프로세싱 회로부에 의해 프로세싱되는 증가된 해상도들과 연관되는 증가된 양의 이미지 데이터를 관리하는 것과 연관되는 어려움을 증가시킬 수 있다. 더욱이, 증가하는 해상도들은 이미지의 프레젠테이션을 위해 프로세싱 회로부로부터 픽셀 어레이로 이미지 데이터를 전달하는 데 사용되는 대역폭을 증가시킬 수 있는데, 그 이유는 더 높은 전자 디스플레이 해상도로 동일한 이미지를 전달하는 데에는 더 많은 이미지 데이터가 사용되기 때문이다.
본 개시내용의 실시예들은 각각의 픽셀에 대한 개별 프레임 버퍼로 사용될 수 있는 메모리-인-픽셀 회로부를 구현하기 위한 시스템들 및 방법들에 관한 것이다. 메모리-인-픽셀 회로부를 구현하기 위한 본 개시내용의 시스템들 및 방법들은 디스플레이를 위한 픽셀 어레이들에 대한 이미지 데이터의 송신 대역폭들을 감소시킬 수 있는데, 그 이유는 픽셀이 메모리 내에 이미지 데이터를 저장할 수 있기 때문이다. 이러한 방식으로, 픽셀 외부에 이미지 데이터를 일시적으로 저장하기 위한 프레임 버퍼들에 대한 의존도가 감소되는데, 그 이유는 픽셀이 이미지 데이터의 디스플레이 전에 그 자신의 이미지 데이터를 저장하기 위한 그 자신의 메모리를 갖기 때문이다.
메모리는 발광 다이오드(light-emitting diode, LED)를 포함하는 픽셀 회로부에서 구현될 수 있다. 유기 발광 다이오드(OLED)는 픽셀에서 볼 수 있는 일 유형의 LED를 나타내고, 다른 유형들의 LED들 또는 발광 요소들이 또한 사용될 수 있다. 픽셀 회로부에 사용될 수 있는 다른 발광 또는 광-허용 컴포넌트들은 액정 디스플레이(LCD), 플라즈마 디스플레이 패널, 및/또는 도트-매트릭스 디스플레이를 지원하는 컴포넌트들을 포함한다.
일부 경우들에서, 각각의 픽셀에 대한 일부 메모리는 픽셀 회로부에 포함될 수 있는 반면, 각각의 픽셀에 대한 일부 메모리는 디스플레이의 구동 회로부에 포함될 수 있다. 픽셀 내에 구현된 메모리가 픽셀에 대해 추가 할당된 외부 메모리와 조합하여 사용되지 않을 때, 메모리에 저장된 이미지 데이터에 대한 최대 비트 심도들은 각각의 픽셀에 대해 지정된 물리적 풋프린트 정의에 의해 제한될 수 있다. 예를 들어, 각각의 픽셀에 사용되는 메모리의 양, 및 그에 따라 이미지를 표시할 때를 참조하여 각각의 픽셀에 대한 타겟 그레이 레벨을 나타내는 데 사용되는 각각의 비트들의 수는 각각의 픽셀에 전용되는 디스플레이의 패널 내의 공간의 양에 의해 제한될 수 있다.
각각의 픽셀에 지정된 메모리를 디스플레이의 별개의 부분들로 분리하는 것은 각각의 픽셀에 지정된 메모리의 양을 증가시키고 타겟 그레이 레벨을 나타내는 데 사용되는 각각의 비트들의 수의 증가를 가능하게 할 수 있다. 예를 들어, 다른 메모리-인-픽셀 패널들과 동일한 수의 메모리 저장 유닛들이 픽셀 내에 포함될 수 있지만, 이해되는 바와 같이, 추가 비트들은 적어도 부분적으로 디스플레이의 구동 회로부 내의 픽셀에 대한 추가 메모리를 포함하는 것의 결과로서 타겟 그레이 레벨을 나타내는 데 사용될 수 있다.
또한, 일부 경우들에서, 다수의 구동 사이클들이 하나의 이미지 프레임을 표시하는 데 사용될 수 있다. 이러한 다수의 구동 사이클들은 "서브-프레임들"로서 생각될 수 있고, 특정 픽셀에 대한 동일한 메모리 유닛에는 이미지 프레임의 표시를 위해 할당된 지속 시간 내에 여러 차례 데이터가 로딩될 수 있다. 전체 프레임을 표시하기 위해 서브-프레임들을 이용하여 디스플레이를 구동할 때, 서브-프레임 기간들은 타겟 그레이 레벨을 서브-프레임-기반 청크들로 쪼개는 데 활용될 수 있다. 예를 들어, 타겟 그레이 레벨을 나타내는 비트들의 특정 부분은 제1 서브-프레임 동안 광을 방출하기 위해 디스플레이를 구동하는 데 사용될 수 있는 반면, 타겟 그레이 레벨을 나타내는 비트들의 다른 부분은 제2 서브-프레임 동안 디스플레이를 구동하는 데 사용될 수 있고, 두 서브-프레임에 걸친 광의 방출은 전체 이미지 프레임에 대한 타겟 그레이 레벨로 나타나는 광을 방출한다.
메모리-인-픽셀 기법들을 이용하는 디스플레이는 또한 디스플레이에 대해 드라이버에 배치된 픽셀에 할당된 메모리를 구현할 수 있다. 서브-프레임들은 픽셀에 대한 내부 메모리 및 픽셀에 대한 외부 메모리의 사용과 조합 및/또는 자동으로 이를 통해 활용될 수 있다. 예를 들어, 픽셀은 제1 서브-프레임에 대응하는 지속 시간 동안 픽셀에 할당된 외부 메모리에 저장된 데이터에 따라 광을 방출하도록 구동되고 제2 서브-프레임의 적어도 일부분 동안 픽셀 내부에 있는 메모리(예컨대, 메모리-인-픽셀)에 저장된 데이터에 따라 광을 방출하도록 구동될 수 있다. 타겟 그레이 레벨은 총 광 방출이 타겟 그레이 레벨로 인지되게 하기 위하여 얼마나 많은 서브-프레임들 동안 픽셀이 내부 메모리로부터 구동되는지 그리고 얼마나 많은 서브-프레임들 동안 픽셀이 외부 메모리로부터 구동되는지 정의할 수 있다. 이러한 방식으로, 제1 서브-프레임 동안 픽셀로부터 방출된 광 및 제2 서브-프레임 동안 픽셀로부터 방출된 광의 조합은 디스플레이의 관찰자에 의해 픽셀에 대한 타겟 그레이 레벨에 대응하는 것으로 인지될 수 있다.
타겟 그레이 레벨에서의 픽셀의 구동을 다수의 서브-프레임들에 걸친 다수의 구동 동작들로 분할하는 것은 픽셀 구동 방법들을 개선할 수 있다. 다수의 구동 동작들로의 분할은 전자 디바이스의 프로세싱 회로부(예컨대, 디스플레이 드라이버, 제어기)에 의해, 전자 디바이스의 카운터-기반 시스템 등을 이용하여 자동으로 제어될 수 있다.
프로세싱 회로부가 구동 동작들을 제어할 때, 각각의 타겟 그레이 레벨은 원하는 광 방출을 생성하기 위한 구동 동작들의 조합을 결정하기 위해 분석될 수 있다. 픽셀을 구동하여 광을 방출하는 데 사용되는 동작들은 선택적으로 픽셀 내부에 있는 메모리(예컨대, 메모리-인-픽셀)로부터 픽셀을 구동하거나, 픽셀 외부에 있지만 픽셀에 할당된 메모리로부터 픽셀(예컨대, 할당된 외부 메모리)을 구동하거나, 또는 이들의 조합을 포함할 수 있다. 또한, 유의할 점은 픽셀 외부에 있는 메모리로부터 픽셀을 구동하는 것은 또한 서브-프레임의 듀레이션 동안 변조되지 않고/않거나 연속적인 광 방출 명령(또는 광 방출 하지 않는 명령)을 포함할 수 있다는 것이다. 예를 들어, 픽셀은 서브-프레임 동안 광 방출이 중단된다는 기대 없이 서브-프레임의 듀레이션 동안 광을 방출하도록 구동되고/되거나 서브-프레임 동안 광 방출이 시작한다는 기대 없어 서브-프레임의 듀레이션 동안 광을 방출하지 않도록 구동될 수 있다. 변조되지 않은 방출 명령어들을 변조 방출 명령어들과 조합하는 것은 픽셀이 변조되지 않은 광을 방출하도록 제1 서브-프레임 동안 구동되고, 변조된 광(예컨대, 제1 서브-프레임 동안 표시된 그레이 레벨을 미세 조정함)을 방출하도록 제2 서브-프레임의 적어도 일부분 동안 구동되고, 타겟 그레이 레벨이 제1 서브-프레임 및 제2 서브-프레임을 이용하여 표시된 후에 광을 방출하지 않도록 (예컨대, 변조되지 않은 0 방출) 제3 서브-프레임 동안 구동될 수 있음을 의미할 수 있다. 이러한 방식으로, 타겟 그레이 레벨이 임계 그레이 레벨보다 낮을 때보다, 타겟 그레이 레벨이 임계 그레이 레벨보다 높을 때, 상이한 동작들의 조합이 사용될 수 있다.
카운터-기반 시스템이 구동 동작들을 제어할 때, 픽셀은 타겟 그레이 레벨과 현재 카운트 사이의 비교들로부터의 결과에 응답하여 전술된 구동 동작들 사이에서 자동으로 스위칭될 수 있다. 예를 들어, 카운터의 현재 카운트를 나타내는 이진 데이터의 서브세트는 카운트의 변화마다 타겟 그레이 레벨을 나타내는 이진수의 동일한 비트 위치들과 비교될 수 있다. 타겟 그레이 레벨을 나타내는 이진 데이터의 서브세트가 카운트를 나타내는 이진 데이터의 서브세트와 매칭되는 것을 대기하는 동안, 픽셀은 변조되지 않은 광을 방출하도록 구동될 수 있다. 대응하는 비트 위치들에 저장된 데이터가 매칭되면, 픽셀은 타겟 그레이 레벨을 나타내는 나머지 이진 데이터에 따라 구동되고, 그럼으로써 픽셀을 구동하여 변조된 광을 방출한다. 변조된 광으로 지칭되면, 픽셀로부터 방출된 광은 픽셀에 할당된 외부 메모리에 저장된 이미지 데이터와는 반대로 픽셀의 메모리에 저장된 이미지 데이터에 따라 방출될 수 있음이 이해될 것이다.
픽셀을 구동하여 변조된 또는 변조되지 않은 광(또는 광 없음)을 방출할 때, 데이터 오버라이딩 및/또는 메모리 디스에이블링 동작들이 사용될 수 있다. 픽셀 내부에 있는 메모리에 저장 및 전송되는 데이터는 서브-프레임의 듀레이션 동안 픽셀의 출력에 영향을 미치는 제어 신호에 의해 오버라이드 또는 디스에이블될 수 있다. 제어 신호는 픽셀 내부에 있는 메모리를 디스에이블할 수 있고 할당된 외부 메모리가 픽셀을 구동하게 할 수 있다.
예를 들어, 타겟 그레이 레벨이 0과 제1 임계치 사이에 있으면, 픽셀 내부에 있는 메모리는 적어도 서브-픽셀의 발광 부분으로부터 디커플링될 수 있고, 따라서 일시적으로 사용되지 않거나 또는 그렇게 하기 위해 "0" 값이 공급될 수 있다. 픽셀 내부에 있는 메모리를 디스에이블링 또는 사용하지 않는 것은 할당된 외부 메모리가 제1 서브-프레임 동안 픽셀을 구동하게 할 수 있고 픽셀 내부에 있는 메모리는 제2 서브-프레임 동안 픽셀을 구동할 수 있다. 일부 경우들에서, 할당된 외부 메모리로부터의 출력 및 카운터로부터의 출력은 비교기에 의해 비교될 수 있다. 비교기로부터의 출력은 픽셀 내부에 있는 메모리를 픽셀의 발광 부분에 커플링 또는 디커플링하는 것을 제어하기 위한 제어 신호로서 사용될 수 있다. 그러나, 일부 경우들에서, 제어 신호는 동작들을 직접 제어하기 위해 제어기 또는 드라이버에 의해 생성될 수 있다.
둘 이상의 할당된 메모리들의 사용은, 예를 들어, 픽셀들의 패널의 물리적 경계들에 의해 허용될 수 있는 것을 넘는 구동 범위들의 가능성을 확장함으로써 구동 방법들을 개선할 수 있다. 예를 들어, 6 비트의 데이터를 저장하는 메모리가 픽셀 내에 포함될 수 있지만 픽셀은 6 비트의 데이터(예컨대, 64 그레이 레벨 옵션들)에 제한되는 것에 반대로 픽셀 내부에 있는 메모리의 8 비트의 풋프린트를 이용하지 않고 8 비트의 데이터(예컨대, 256 그레이 레벨 옵션들)에 따라 광을 방출하도록 구동될 수 있다. 또한, 할당된 외부 메모리에 저장된 데이터에 따라 제1 서브-프레임 리프레시 동안 픽셀이 광을 방출하는 동안 또는 이와 병렬로 픽셀 내부에 있는 메모리에는 방출을 위한 데이터가 로딩될 수 있다. 본 명세서에 논의되는 바와 같이 픽셀들을 구동하는 것은 단일 펄스 폭 변조 구동 방법들을 활용하여 기타 메모리-인-픽셀 구동 방법들에 대해 디스플레이의 인지가능한 외관을 개선할 수 있다. 실제로, 단일 펄스 폭 변조 구동 방법들을 이용하는 것은 이진 펄스 폭 변조(BPWM) 구동 방법들과 같은 구동 방법들을 개선할 수 있는데, 그 이유는 다른 구동 방법들이 시각적 아티팩트들, 예컨대 이진 펄스 폭 변조를 이용하여 구동되는 픽셀의 발광 다이오드(LED)의 느린 충전으로 인한 시각적 아티팩트들을 유발할 수 있기 때문이다.
예시를 돕기 위해, 전자 디바이스(10)가 도 1에 도시되어 있다. 아래에서 더 상세히 기술되는 바와 같이, 전자 디바이스(10)는, 컴퓨터, 이동 전화, 휴대용 미디어 디바이스, 태블릿, 텔레비전, 가상현실 헤드셋, 차량 계기판 등과 같은 임의의 적합한 전자 디바이스일 수 있다. 따라서, 도 1이 단지 하나의 예이고, 전자 디바이스(10)에 존재할 수 있는 컴포넌트들의 유형들을 예시하도록 의도되는 것이라는 것에 유의해야 한다. 전자 디바이스(10)는, 다른 것들 중에서, 시스템 온 칩(SoC) 및/또는 하나 이상의 프로세싱 회로들과 같은 프로세싱 코어 컴플렉스(12), 하나 이상의 저장 디바이스들(예컨대, 저장 디바이스(14)), 하나 이상의 통신 인터페이스들(예컨대, 통신 인터페이스(16)), 하나 이상의 전자 디스플레이들(예컨대, 전자 디스플레이, 디스플레이(18)), 하나 이상의 입력 구조물들(예컨대, 입력 구조물(20)), 및 하나 이상의 전력 공급장치들(예컨대, 전원(22))을 포함할 수 있다. 도 1에 설명된 다양한 컴포넌트들은 하드웨어 요소들(예컨대, 회로부), 소프트웨어 요소들(예컨대, 명령어들을 저장하는 유형적인(tangible) 비일시적 컴퓨터 판독가능 매체), 또는 하드웨어와 소프트웨어 요소들 둘 모두의 조합을 포함할 수 있다. 다양한 도시된 컴포넌트들은 더 적은 수의 컴포넌트들로 조합될 수 있거나 추가적인 컴포넌트들로 분리될 수 있다는 것에 유의해야 한다.
발광 컴포넌트들(예컨대, LED들, OLED들)을 포함하는 픽셀들을 사용하여, 디스플레이(18)는 프로세싱 코어 컴플렉스(12)에 의해 생성된 이미지들을 보여줄 수 있다. 프로세싱 코어 컴플렉스(12)는 저장 디바이스(14)와 동작가능하게 커플링될 수 있다. 프로세싱 코어 컴플렉스(12)는 이미지 데이터를 생성하고/하거나 송신하는 것과 같은 동작들을 수행하기 위해 저장 디바이스(14)에 저장된 명령어들을 실행할 수 있다. 이와 같이, 프로세싱 코어 컴플렉스(12)는 하나 이상의 범용 마이크로프로세서, 하나 이상의 ASIC(application specific integrated circuit), 하나 이상의 FPGA(field programmable logic array), 또는 이들의 임의의 조합을 포함할 수 있다.
명령어들에 더하여, 저장 디바이스(14)는 프로세싱 코어 컴플렉스(12)에 의해 프로세싱될 데이터를 저장할 수 있다. 따라서, 일부 실시예들에서, 저장 디바이스(14)는 하나 이상의 유형적인 비일시적 컴퓨터 판독가능 매체들을 포함할 수 있다. 저장 디바이스(14)는 휘발성 및/또는 비휘발성일 수 있다. 예를 들어, 저장 디바이스(14)는 랜덤 액세스 메모리(random access memory, RAM) 및/또는 판독 전용 메모리(read only memory, ROM), 플래시 메모리, 하드 드라이브, 광학 디스크 등과 같은 재기록가능한 비휘발성 메모리, 또는 이들의 임의의 조합을 포함할 수 있다.
도시된 바와 같이, 프로세싱 코어 컴플렉스(12)는 또한 통신 인터페이스(16)와 동작가능하게 커플링될 수 있다. 일부 실시예들에서, 통신 인터페이스들(16)은 데이터를 다른 전자 디바이스 및/또는 네트워크와 통신하는 것을 용이하게 할 수 있다. 예를 들어, 통신 인터페이스(16)(예컨대, 무선 주파수 시스템)는 전자 디바이스(10)가 블루투스 네트워크와 같은 개인 영역 네트워크(PAN), 1622.11x Wi-Fi 네트워크와 같은 로컬 영역 네트워크(LAN), 및/또는 4G 또는 LTE(Long-Term Evolution) 셀룰러 네트워크, 5G 등과 같은 광역 네트워크(WAN)에 통신가능하게 커플링할 수 있게 할 수 있다.
추가로, 도시된 바와 같이, 프로세싱 코어 컴플렉스(12)는 또한 전원(22)에 동작가능하게 커플링된다. 일부 실시예들에서, 전원(22)은 프로세싱 코어 컴플렉스(12) 및/또는 디스플레이(18)와 같은, 전자 디바이스(10) 내의 하나 이상의 컴포넌트들에 전력을 제공할 수 있다. 따라서, 전원(22)은 재충전가능한 리튬 폴리머(Li-poly) 배터리 및/또는 교류(alternating current, AC) 전력 변환기와 같은 임의의 적합한 에너지원을 포함할 수 있다.
도시된 바와 같이, 전자 디바이스(10)는 또한 입력 구조물(20)과 동작가능하게 커플링된다. 일부 실시예들에서, 입력 구조물(20)은, 예를 들어 사용자 입력들을 수신함으로써, 전자 디바이스(10)와의 사용자 상호작용을 용이하게 할 수 있다. 따라서, 입력 구조물(20)은 버튼, 키보드, 마우스, 트랙패드 등을 포함할 수 있다. 추가적으로, 일부 실시예들에서, 입력 구조물(20)은 디스플레이(18) 내의 터치-감지 컴포넌트들을 포함할 수 있다. 이러한 실시예들에서, 터치 감지 컴포넌트들은 디스플레이(18)의 표면을 터치하는 객체의 발생 및/또는 포지션을 검출함으로써 사용자 입력들을 수신할 수 있다.
사용자 입력들을 가능하게 하는 것에 더하여, 디스플레이(18)는 하나 이상의 디스플레이 픽셀들을 갖는 디스플레이 패널을 포함할 수 있다. 전술된 바와 같이, 디스플레이(18)는, 대응하는 이미지 데이터에 적어도 부분적으로 기초하여 프레임들을 디스플레이함으로써, 운영 체제의 그래픽 사용자 인터페이스(GUI), 애플리케이션 인터페이스, 정지 이미지, 또는 비디오 콘텐츠와 같은 정보의 시각적 표현들을 제시하기 위해 디스플레이 픽셀들로부터의 광 방출을 제어할 수 있다. 도시된 바와 같이, 디스플레이(18)는 프로세싱 코어 컴플렉스(12)에 동작가능하게 커플링된다. 이러한 방식으로, 디스플레이(18)는 프로세싱 코어 컴플렉스(12)에 의해 생성된 이미지 데이터에 적어도 부분적으로 기초하여 프레임들을 디스플레이할 수 있다. 추가적으로 또는 대안적으로, 디스플레이(18)는 통신 인터페이스(16) 및/또는 입력 구조물(20)을 통해 수신된 이미지 데이터에 적어도 부분적으로 기초하여 프레임들을 디스플레이할 수 있다.
이해될 수 있는 바와 같이, 전자 디바이스(10)는 다수의 상이한 형태들을 취할 수 있다. 도 2에 도시된 바와 같이, 전자 디바이스(10)는 시계(30)의 형태를 취할 수 있다. 예시적인 목적을 위해, 시계(30)는 Apple Inc.로부터 입수가능한 임의의 Apple Watch® 모델일 수 있다. 도시된 바와 같이, 시계(30)는 인클로저(32)(예컨대, 하우징)를 포함한다. 일부 실시예들에서, 인클로저(32)는 물리적 손상으로부터 내부 컴포넌트들을 보호하고/하거나 전자기 간섭으로부터 그들을 차폐시킬 수 있다(예컨대, 컴포넌트들을 하우징할 수 있음). 스트랩(34)은 시계(30)가 팔 또는 손목에 착용될 수 있게 할 수 있다. 디스플레이(18)는 시계(30)의 동작에 관련된 정보를 디스플레이할 수 있다. 입력 구조물들(20)은, 사용자가 시계(30)를 활성화 또는 비활성화시키고/시키거나, 사용자 인터페이스를 홈 스크린으로 내비게이팅하고/하거나, 사용자 인터페이스를 사용자-구성가능 애플리케이션 스크린으로 내비게이팅하고/하거나, 음성-인식 특징부를 활성화시키고/시키거나, 볼륨 제어부를 제공하고/하거나, 진동 모드와 벨소리 모드 사이에서 토글링할 수 있게 할 수 있다. 도시된 바와 같이, 입력 구조물들(20)은 인클로저(32) 내의 개구들을 통해 액세스될 수 있다. 일부 실시예들에서, 입력 구조물들(20)은, 예를 들어 외부 디바이스들에 접속하기 위한 오디오 잭을 포함할 수 있다.
전자 디바이스(10)는, 또한, 도 3에 도시된 바와 같이, 태블릿 디바이스(40)의 형태를 취할 수 있다. 예시적인 목적을 위해, 태블릿 디바이스(40)는 Apple Inc.로부터 입수가능한 임의의 iPad® 모델일 수 있다. 태블릿 디바이스(40)의 크기에 따라, 태블릿 디바이스(40)는 휴대폰과 같은 핸드헬드 디바이스로서의 역할을 할 수 있다. 태블릿 디바이스(40)는 입력 구조물들(20)이 돌출될 수 있는 인클로저(42)를 포함한다. 소정 예들에서, 입력 구조물들(20)은 하드웨어 키패드(도시되지 않음)를 포함할 수 있다. 인클로저(42)는 또한 디스플레이(18)를 보유한다. 입력 구조물들(20)은 사용자가 태블릿 디바이스(40)의 GUI와 상호작용할 수 있게 할 수 있다. 예를 들어, 입력 구조물들(20)은 사용자가 RCS(Rich Communication Service) 텍스트 메시지, SMS(Short Message Service) 텍스트 메시지를 타이핑하거나 전화 호출을 행할 수 있게 할 수 있다. 스피커(44)는 수신된 오디오 신호를 출력할 수 있고, 마이크로폰(46)은 사용자의 음성을 캡처할 수 있다. 태블릿 디바이스(40)는, 또한, 태블릿 디바이스(40)가 유선 접속을 통해 다른 전자 디바이스에 접속할 수 있게 하는 통신 인터페이스(16)를 포함할 수 있다.
도 4는 전자 디바이스(10)가 취할 수 있는 다른 형태를 표현하는 컴퓨터(48)를 예시한다. 예시적인 목적을 위해, 컴퓨터(48)는 Apple Inc.로부터 입수가능한 임의의 MacBook® 또는 iMac® 모델일 수 있다. 전자 디바이스(10)는 또한 데스크톱 컴퓨터를 비롯한 임의의 다른 컴퓨터의 형태를 취할 수 있다는 것을 이해해야 한다. 도 4에 도시된 컴퓨터(48)는 디스플레이(18), 및 키보드 및 트랙 패드를 포함하는 입력 구조물들(20)을 포함한다. 컴퓨터(48)의 통신 인터페이스들(16)은, 예를 들어 USB(universal serial bus) 접속을 포함할 수 있다.
임의의 경우에, 전술된 바와 같이, 전자 디바이스(10)의 디스플레이(18) 상에 이미지들을 디스플레이함으로써 정보를 전달하도록 전자 디바이스(10)를 동작시키는 것은 대체적으로 전력을 소비한다. 추가로, 전술된 바와 같이, 전자 디바이스들(10)은, 종종, 유한한 양의 전기 에너지를 저장한다. 따라서, 전력 소비 효율을 개선하는 것을 용이하게 하기 위해, 전자 디바이스(10)는, 일부 실시예들에서, 이미지들을 디스플레이하는 데 있어서 외부 프레임 버퍼의 사용을 감소시키거나 제거하기 위한 방식으로서 메모리-인-픽셀을 구현하고, 따라서 이미지들을 디스플레이하고/하거나 디스플레이(18) 내에 수신되는 이미지 데이터의 대역폭을 감소시키는 데 있어서 프레임 버퍼의 사용에 의해 소비되는 전력을 감소시키는 디스플레이(18)를 포함할 수 있다. 일부 경우들에서, 내부 프레임 버퍼(예컨대, 디스플레이(18)의 디스플레이 드라이버 집적 회로 내에 있는 것과 같이 디스플레이(18)에 위치됨)가 메모리-인-픽셀 기법들에 추가적으로 또는 대안적으로 사용될 수 있다. 메모리-인-픽셀 또는 관련 기법들을 구현함으로써, 디스플레이(18)는 더 작은 대역폭들의 이미지 데이터로 프로그래밍되어, 전력 소비 절감을 추가로 가능하게 할 수 있다. 또한, 픽셀 내의 또는 온보드 프레임 버퍼 내의 메모리를 사용하는 디스플레이(18)는, 픽셀 내에 메모리를 갖지 않는 또는 온보드 프레임 버퍼를 갖지 않는 디스플레이(18)보다 덜 복잡한 설계를 가질 수 있다. 이러한 이득들은, 새로운 이미지 데이터가 메모리에 기록될 때까지 픽셀이 그의 메모리로 송신된 데이터를 보유하기 때문에 실현될 수 있다.
유사하게, 이미지 데이터의 부분들은 디스플레이(18)와 연관된 픽셀들의 서브세트를 한 번에, 예컨대, 서브-프레임들 사이에, 프로그래밍할 수 있다. 디스플레이될 이미지가 전형적으로 수치 데이터 또는 이미지 데이터로 변환되어, 이미지는 디스플레이(18)의 컴포넌트들에 의해 해석가능하게 된다. 이러한 방식으로, 이미지 데이터 자체가 작은 "픽셀" 부분들로 분할될 수 있으며, 그 부분들 각각은 디스플레이(18)의 픽셀 부분, 또는 디스플레이(18)에 대응하는 디스플레이 패널의 픽셀 부분에 대응할 수 있다. 일부 실시예들에서, 이미지 데이터는 적색-녹색-청색 광의 조합들을 통해 표현되며, 따라서, 단일 컬러를 갖는 것으로 보이는 하나의 픽셀은, 실제로는, 일정 비율의 적색, 녹색, 및 청색 광을 각각 방출하여 그 단일 컬러를 생성하는 3개의 서브픽셀들이다. 이러한 방식으로, 적색-녹색-청색 광의 조합들을 정량화하는 수치 값들 또는 이미지 데이터는, 그들 특정 서브픽셀들에 대한 이미지 데이터의 컬러의 휘도 세기(예컨대, 밝기)를 연관시키는 디지털 휘도 레벨 또는 그레이 레벨에 대응할 수 있다. 이해되는 바와 같이, 이미지에서의 그레이 레벨들의 수는 보통, 2N개의 그레이 레벨들로서 표현될 수 있는 특정 디스플레이(18)에서의 그레이 레벨들을 표현하는 데 사용되는 비트들의 수에 의존하는데, 여기서 N은 그레이 레벨들을 표현하는 데 사용되는 비트들의 수에 대응한다. 예로서, 디스플레이(18)가 8 비트를 이용하여 그레이 레벨들을 나타내는 실시예에서, 그레이 레벨은 흑색 또는 픽셀에 의해 광이 방출되지 않는 0부터 최대 광 및/또는 전체 광이 픽셀에 의해 방출될 수 있는 255까지, 총 256 잠재적 그레이 레벨들에 대하여 범위를 갖는다. 유사하게, 6비트를 이용하는 디스플레이(18)는 64 그레이 레벨 증분을 이용하여 각각의 서브-픽셀에 대해 휘도 세기를 나타낼 수 있다(예컨대, 각각의 서브-픽셀에 대해 광 방출이 없는 상태와 최대 광 방출 사이의 값을 명시함).
디스플레이(18)의 픽셀 내부에 있는 메모리들을 갖는 것은 이미지 데이터가 제2 색상과 연관된 추가 서브-픽셀들로 동시에 전송될 필요 없이, 이미지 데이터를 하나의 색상과 연관된 서브-픽셀들로 전송할 수 있게 할 수 있다. 본 개시내용의 목적을 위해, 서브픽셀들은 적색-녹색-청색 컬러 채널들에 관하여 논의되는데, 여기서 컬러 채널은, 추가 컬러 채널들과 조합될 때 진짜 또는 원하는 컬러의 이미지를 생성하는 단일 컬러에 대한 그레이 레벨들을 포함하는 이미지 데이터의 층이며, 컬러 채널에 대한 이미지 데이터는 그 컬러 채널에 대한 서브픽셀로 송신되는 이미지 데이터에 대응한다. 그러나, 청색-녹색-적색, 청록색-자홍색-황색, 및/또는 청록색-자홍색-황색-흑색과 같은 컬러 채널들 및/또는 서브픽셀들의 임의의 조합이 사용될 수 있다는 것을 이해해야 한다.
설명을 돕기 위해, 메모리-인-픽셀을 구현하지 않는 디스플레이(18)와 연관된 디스플레이 시스템(50) 및 메모리-인-픽셀을 구현하는 디스플레이(18)와 연관된 디스플레이 시스템(52)이 도 5에 도시되어 있는데, 이들 각각은 전자 디바이스(10)에서 각각 구현될 수 있다. 디스플레이 시스템(50)은 이미지 데이터(56)를 수신하기 위한 타이밍 제어기(54), 통신 링크(64)를 통해 타이밍 제어기(54)에 통신가능하게 결합된 프레임 버퍼(58), 행 드라이버(60) 및 열 드라이버(62), 및 열 드라이버(62) 및 행 드라이버(60)로부터 제어 신호들을 수신하여 디스플레이(18) 상에 이미지를 생성하는 픽셀 어레이(66)를 포함한다. 더욱이, 디스플레이 시스템(52)은 이미지 데이터(56)를 수신하기 위한 타이밍 제어기(54), 통신 링크(68)를 통해 타이밍 제어기(54)에 통신가능하게 커플링된 행 드라이버(60) 및 열 드라이버(62), 및 열 드라이버(62) 및 행 드라이버(60)로부터 제어 신호들을 수신하여 디스플레이(18) 상에 이미지를 생성하는 메모리-인-픽셀 기법들을 구현하는 픽셀 어레이(70)를 포함한다.
이미지를 디스플레이하도록 준비함에 있어서, 디스플레이 시스템(50)은 타이밍 제어기(54)에서 이미지 데이터(56)를 수신할 수 있다. 타이밍 제어기(54)는 이미지 데이터(56)를 수신하고 사용하여, 열 드라이버(62) 및 행 드라이버(60)를 통해 픽셀 어레이(66)로의 이미지 데이터(56)의 제공을 제어하기 위한 클록 신호들 및/또는 제어 신호들을 결정할 수 있다. 추가적으로 또는 대안적으로, 일부 실시예들에서, 이미지 데이터(56)는 프레임 버퍼(58)에 의해 수신된다.
어느 경우든, 프레임 버퍼(58)는 열 드라이버(62) 및/또는 행 드라이버(60)로 출력하기 전에 타이밍 제어기(54)가 이미지 데이터(56)를 저장하기 위한 외부 저장소로서의 역할을 할 수 있다. 타이밍 제어기(54)는 프레임 버퍼(58)로부터 통신 링크(64)를 통해 열 드라이버(62) 및/또는 행 드라이버(60)로 이미지 데이터(56)를 송신할 수 있다.
통신 링크(64)는 모든 채널들과 연관된 이미지 데이터(56), 예를 들어, 적색 채널, 녹색 채널, 및 청색 채널과 연관된 이미지 데이터(56)를 행 드라이버(60) 및/또는 열 드라이버(62)로 동시에 송신하기에 충분히 크다(예컨대, 이미지 데이터의 송신 대역폭을 통해 결정됨). 이러한 방식으로, 통신 링크(64)는 적색 채널, 녹색 채널 및 청색 채널에 대한 픽셀 어레이(66)의 각자의 픽셀과 연관된 이미지 데이터(56)를 동시에 전달한다. 열 드라이버(62) 및 행 드라이버(60)는 이미지 데이터(56)에 기초한 제어 신호들을 픽셀 어레이(66)로 송신할 수 있다. 제어 신호들에 응답하여, 픽셀 어레이(66)는, 예를 들어 0 내지 255 범위의 그레이 레벨들을 통해 나타내지는 다양한 광도(luminosity)들 또는 밝기로 광을 방출하여, 이미지를 전달한다.
그러나, 디스플레이 시스템(52)은 타이밍 제어기(54)에서 이미지 데이터(56)를 수신한다. 타이밍 제어기(54)는 이미지 데이터(56)를 사용하여, 이미지 데이터(56)를 메모리-인-픽셀 픽셀 어레이(70)에 공급하는 데 사용되는 클록 신호들을 결정할 수 있다. 타이밍 제어기(54)는 이미지 데이터(56)를 행 드라이버(60) 및/또는 열 드라이버(62)로 송신하여, 이미지 데이터(56)와 연관된 디지털 데이터 신호들로 픽셀 어레이(70)의 메모리를 프로그래밍하는데, 여기서 디지털 데이터 신호들은 픽셀 어레이(70)의 픽셀들에 대한 방출 밝기/그레이 레벨을 나타낸다.
메모리-인-픽셀 시스템들 및 방법들을 구현함으로써, 디스플레이 시스템(52)은, 예를 들어 통신 링크(64)를 통해 전달되는 신호들의 대역폭과 비교할 때, 통신 링크(68)를 통해 전달되는 신호들의 대역폭을 감소시킬 수 있다. 일부 경우들에서, 이미지 데이터(56)의 단일 채널은, 모든 채널들이 픽셀 어레이(66)로 동시에 송신되는 것(예컨대, 적색-녹색-청색 채널들)과는 대조적으로, 통신 링크(64)를 통해 송신될 수 있다(예컨대, 적색 채널). 이러한 방식으로, 통신 링크(68)는 상이한 시간들에서 적색 채널, 녹색 채널 및 청색 채널에 대한 픽셀 어레이(66)의 각자의 픽셀과 연관된 이미지 데이터(56)를 전달하여, 이미지 데이터(56)를 전달하는 데 사용되는 신호들의 전체적인 대역폭의 감소를 야기한다. 통신 링크(68)의 전체적인 대역폭을 감소시키는 것은, 전자 디바이스(10)의 전력 소비의 감소로 이어질 수 있는데, 그 이유는 주어진 시간에 더 적은 데이터(예컨대, 단일 채널의 이미지 데이터)를 프로세싱하는 것이 더 많은 데이터(예컨대, 3개의 채널들의 이미지 데이터)를 프로세싱하는 것보다 더 적은 프로세싱 리소스들을 소비할 수 있기 때문이다.
메모리-인-픽셀을 구비한 픽셀 어레이(70)를 동작시켜 이미지들을 디스플레이하는 것을 설명하기 위해, 도 6은 메모리-인-픽셀을 구현하는, 예시적인 디스플레이 시스템(52), 디스플레이 시스템(52A)의 블록도이다. 디스플레이 시스템(52A)은 하나 이상의 픽셀들(72)이 L개의 행들 x M개의 열들을 이루는 픽셀 어레이(70)를 포함한다. 각각의 픽셀(72)은 디스플레이(18)의 색상 채널들에 대응하는 서브-픽셀들(74), 예를 들어, 적색 서브-픽셀(74R), 녹색 서브-픽셀(74G), 및 청색 서브-픽셀(74B)을 포함할 수 있다. 서브-픽셀들(74)의 각각은 최대 N 비트를 저장하기 위한 메모리(78) 및 서브-픽셀(74)을 동작시켜 광을 방출하기 위한 드라이버(DRV)(80)를 포함할 수 있다. 도시된 디스플레이 시스템(52A)은 단지 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 일부 실시예들에서, 픽셀 어레이(70)는, 적색-녹색-청색 컬러 채널들 대신에 또는 그들에 더하여, 청록색-황색-자홍색 컬러 채널들에 대응하는 다양한 양의 청록색, 황색, 및 자홍색 광을 방출하는 서브픽셀들(74)을 포함할 수 있다.
디스플레이 시스템(52A)의 동작을 설명하자면, 타이밍 제어기(54)는 픽셀 어레이(70)를 갖는 디스플레이(18) 상에 디스플레이될 다음 이미지에 대응하는 이미지 데이터(56)를 수신한다. 타이밍 제어기(54)는 이미지 프레임이 디스플레이(18)를 통해 제시되는 동안 이미지 데이터(56)를 수신할 수 있다. 타이밍 제어기(54)는 이미지 데이터(56)에 응답하여 제어 신호들 및/또는 클로킹 신호들을 생성할 수 있다. 이러한 생성된 제어 신호들 및/또는 클로킹 신호는 픽셀들(72)의 행들을 동작시키는 것에 관련 및/또는 픽셀들(72)의 열들을 동작시키는 것에 관련될 수 있고, 따라서 행 드라이버(60) 및/또는 열 드라이버(62)에 각각 전송될 수 있다.
행 드라이버(60)는 타이밍 제어기(54)로부터 송신된 이미지 데이터(56)와 연관된 신호들에 응답하고, 각각의 적색-녹색-청색(RGB) 채널에 대한 방출 제어 신호들(82) 및 기록 제어 신호들(84)을 생성한다. 타이밍 제어기(54)로부터 송신되는 이미지 데이터(56)와 연관된 신호들에 또한 응답하는 열 드라이버(62)는 픽셀들(72) 각각의 메모리(78)로 송신될 이미지 데이터(86)를 생성한다. 열 드라이버(62)는 이미지 데이터(56)와 연관된 신호들 및/또는 이미지 데이터(56)에 응답하여 이미지 데이터(86)를 생성할 수 있지만, 일부 실시예들에서, 이미지 데이터(56)는 이미지 데이터(86)로서 픽셀들(72) 각각으로 송신된다. 열 드라이버(62)는, 또한 크기 N 비트인 메모리(78)의 크기와 매칭되는, 각각의 서브픽셀(74)에 대한 크기 N 비트의 데이터를 생성한다.
대체적으로, 발광 제어 신호들(82), 기록 제어 신호들(84), 및 이미지 데이터(86)의 송신을 통해, 픽셀들(72)은 디스플레이(18) 상에 이미지를 생성하기 위해 광을 방출하도록 동작된다. 픽셀들(72) 각각은 행 드라이버(60)로부터 송신되는 방출 제어 신호들(82) 중의 각자의 방출 제어 신호(88), 기록 제어 신호들(84) 중의 각자의 3개의 기록 제어 신호들(90), 및 픽셀(72)의 채널들에 대한 각자의 이미지 데이터(92), 예를 들어, 적색 채널에 대한 N개의 비트들의 이미지 데이터(이미지 데이터 - R)(92R), 녹색 채널에 대한 N개의 비트들의 이미지 데이터(이미지 데이터 - G)(92G), 및 청색 채널에 대한 N개의 비트들의 이미지 데이터(이미지 데이터 - B)(92B)를 수신한다. 기록 제어 신호들(84)은 픽셀(72)의 메모리(78)가 열 드라이버(62)에 의해 송신된 이미지 데이터(86)에 의해 프로그래밍될 수 있게 할 수 있다. 또한, 방출 제어 신호들(82) 중의 각자의 방출 제어 신호(88)는, 픽셀(72)이 광을 방출할 수 있는지의 여부를 제어할 수 있다. 방출 제어 신호(88)는 일정 열의 각자의 픽셀들(72)로 송신된다. 인에이블된 방출 제어 신호(88)는 드라이버(80)를 활성화시켜서, 메모리(78)로부터의 디지털 이미지 데이터(92)가, 아날로그 데이터 신호들을 사용하여 광이 픽셀(72)로부터 방출되게 하는 픽셀(72)의 발광 부분, 예를 들어 서브픽셀(74)과 연관된 발광 다이오드(LED)로 송신되게 할 수 있다. 도시된 실시예에서, 픽셀들(72)의 열들, 예를 들어 제1 열 내의 픽셀들(72)(R1C1, R2C1, R3C1, 내지 RLC1)은 동일한 방출 제어 신호(88)를 수신한다. 픽셀(72)로 송신된 이미지 데이터(92)는 픽셀(72)이 전체적인 컬러 및/또는 밝기의 광을 방출하게 한다.
픽셀(72)로부터 방출된 인지된 컬러는 픽셀(72)의 3개의 채널들 각각으로부터 방출되는 광, 즉 각자의 서브픽셀 각각으로부터 방출되는 광에 기초하여 변화한다. 예를 들어, 0의 밝기를 출력하도록 각각의 서브픽셀을 동작시키는 것은 픽셀(72)이 오프인 것으로 보이게 하는 반면, 100%의 밝기를 출력하도록 적색 서브픽셀(74R)을, 50%의 밝기를 출력하도록 녹색 서브픽셀(74G)을, 그리고 0%의 밝기를 출력하도록 청색 서브픽셀(74B)을 동작시키는 것은 픽셀(72)이 주황색 컬러로서 인지되는 전체적인 컬러를 방출하게 할 수 있다. 따라서, 데이터는 렌더링되어, 픽셀(72)의 개별 컬러 채널들에 대응하도록 각각의 서브픽셀(74)로 송신된다.
픽셀(72)에서 메모리(78)를 구현하는 것은, 이미지의 원하는 프레젠테이션 시간 전에, 이미지 데이터(92)가 픽셀(72) 내에 프로그래밍될 수 있게 한다. 일부 실시예들에서, 인에이블된 기록 제어 신호(90)는 메모리(78)가 저장된 이미지 데이터(92)를 소거(또는 오버라이트)하게 하는데, 여기서 기록 제어 신호(90)를 인에이블시키지 않는 것은 메모리(78)가 프로그래밍된 이미지 데이터(92)를 유지하게 할 수 있다. 예를 들어, 새로운 이미지 데이터를 기록하기 위해, 기록 제어 신호 - R(90R)은 적색 서브픽셀(74R)의 메모리(78)가 소거하게 하여, 새로운 이미지 데이터, 즉 이미지 데이터 - R(92R)의 기록이 메모리(78) 내에 로딩될 수 있게 할 수 있다. 이러한 예에서, 기록 제어 신호 - B(90B)는 인에이블되지 않았고, 이에 따라, 청색 서브픽셀(74B)의 메모리(78)는, 그의 프로그래밍된 이미지 데이터, 즉 이미지 데이터 - B(92B)를 소거하지 않고 계속해서 보유한다. 픽셀들(72) 내에 메모리(78)를 갖는 것은, 도 5를 참조하여 앞서 설명된 바와 같이, 메모리(78)가 데이터의 전체 프레임 대신에 이미지 데이터(86)의 일부분들이 한 번에 기록될 수 있게 하여, 이용가능한 대역폭의 개선된 사용이 디스플레이(18) 상에서의 디스플레이를 위해 이미지 데이터를 전달하게 하기 때문에 디스플레이 기술들 및 프로세싱 기술들에 대한 개선일 뿐 아니라 이미지 데이터를 프로세싱하는 데 사용되는 전력 소비에 대한 개선들이다.
픽셀 어레이(70)에서, 이미지 데이터(86)는, 직접 통신 커플링을 통해, 예를 들어 통신 커플링(94)을 통해, 열 드라이버(62)로부터 서브픽셀(74)로 전달된다. 일부 실시예들에서, 멀티플렉싱 회로는, 예를 들어 그러한 중재 시에 적색 서브픽셀(74R)이 청색 서브픽셀(74B) 및/또는 녹색 서브픽셀(74G)이 이미지 데이터를 수신하는 것과 동시에 이미지 데이터를 수신하지 않을 수 있는 경우에, 멀티플렉싱 제어 신호가 서브픽셀(74)로의 이미지 데이터의 송신을 중재하기 위해 열 드라이버(62)에 의해 사용되도록 서브픽셀들(74)로의 이미지 데이터(86)의 송신을 제어하는 데 사용될 수 있다.
설명을 위해, 도 7은 메모리-인-픽셀 기법들을 구현하는 디스플레이(18)와 연관된 다른 예시적인 디스플레이 시스템(52), 디스플레이 시스템(52B)의 블록도이다. 도 6에 도시된 디스플레이 시스템(52A)과 유사한 디스플레이 시스템(52B)은 하나 이상의 픽셀들(72)을 갖는 L개의 행들 X M개의 열들의 픽셀 어레이(70)를 포함하고, 하나 이상의 픽셀들(70) 각각은 서브픽셀들(74), 예를 들어 적색 서브픽셀(74R), 녹색 서브픽셀(74G), 및 청색 서브픽셀(74B)을 갖는데, 여기서 서브픽셀들(74) 각각은 최대 N개의 비트들을 저장하는 메모리(78) 및 광을 방출하도록 서브픽셀(74)을 동작시키는 드라이버(DRV)(80)를 포함한다. 도시된 디스플레이 시스템(52B)은 단지 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 도 6 및 도 7 둘 모두에 공통인 디스플레이 시스템(52)의 기능들 및/또는 설명들이 본 명세서에 의존됨에 유의한다.
도 7의 디스플레이 시스템(52B)에서, 픽셀 어레이(70)는 열 드라이버(62)로부터 크기 N 비트의 이미지 데이터(98)를 수신하는 멀티플렉싱 회로(96)를 포함한다. 멀티플렉싱 회로(96)는 멀티플렉싱 제어 신호들(101) 중의 각자의 멀티플렉싱 제어 신호(MUX 제어 신호)(100)에 응답한다. MUX 제어 신호(100)는 멀티플렉싱 회로(96)가 픽셀(72)의 서브픽셀(74)로 데이터를 출력하게 할 수 있다. 이러한 방식으로, 열 드라이버(62)는, MUX 제어 신호(100)의 방출을 통해, 픽셀(72)의 서브픽셀(74)(예컨대, 하나의 컬러 채널)을, 예를 들어 통신 커플링(94)을 통해, 한 번에 프로그래밍하도록 동작할 수 있다. 픽셀 어레이(70)에 대해, 서브픽셀(74) 회로들의 다양한 실시예들이 사용될 수 있다.
메모리-인-픽셀 기법들을 구현하는 서브-픽셀(74)의 실시예의 예가 도 8에 도시되어 있다. 도 8은 단일 펄스 폭 구동 방법들(예컨대, 단일 펄스 폭 변조 방출 스킴)을 이용하여 구동되는 서브-픽셀(74)의 블록도이다. 서브-픽셀(74)은 메모리(78), 드라이버(80), 전류원(102), 발광 컴포넌트(예컨대, 회로부, 발광 다이오드(LED)(104)), 스위치(106), 및 카운터(108)를 포함한다. 서브-픽셀(74)은 렌더링될 현재 프레임에 대한 서브-픽셀(74)의 동작에 대응하는 이미지 데이터(56)의 일부분(예컨대, 이미지 데이터(56A)), 그레이 레벨 클록(110), 공통 전압(112), 제1 기준 전압(114), 제2 기준 전압(116), 및 데이터 클록(118)을 포함하는 다양한 신호들을 수신할 수 있다. 도시된 서브픽셀(74)은 단지 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 메모리(78)는 임의의 적합한 수의 비트들을 저장하기 위한 8-비트 레지스터 또는 임의의 적합한 메모리 회로일 수 있다. 도시된 서브픽셀(74)은 단일 펄스 폭 변조 방출 스킴에 따라 방출할 수 있다. 또한, 위에 기재된 바와 같이, 이미지 데이터(56A)는 비-다중화 구동 스킴(예컨대, 적어도 부분적으로 도 6에 관련하여 기재된 바와 같음)에 따라 전송된 이미지 데이터(92) 및/또는 다중화 구동 스킴(예컨대, 적어도 부분적으로 도 7에 관련하여 기재된 바와 같음)에 따라 전송된 이미지 데이터(98)에 대응할 수 있다.
서브픽셀(74)의 동작을 설명하기 위해, 이미지 데이터(56A)는, 예를 들어 열 드라이버(62)로부터, 메모리(78)로 송신된다. 추가적으로 또는 대안적으로, 이미지 데이터(92), 이미지 데이터(56), 또는 임의의 적합한 이미지 데이터가 저장을 위해 메모리(78)로 송신될 수 있다. 이미지 데이터(56A)를 수신한 후에, 메모리(78)는 데이터 클록(118)에 의해 클로킹되는 이미지 데이터(56A)를 저장한다. 이미지 데이터(56A)는 이진 데이터로 표현될 수 있다. 메모리(78)는 이미지 데이터(56A)를 비교기(120)(예컨대, 비교기 회로부)에 출력하여, 카운터(108)의 증분 때마다, 총 카운트가 메모리(78)에 저장된 이미지 데이터(56A)에 대조되어 총 카운트가 이미지 데이터(56A)보다 크거나 같아지는 때를 식별하도록 할 수 있다.
비교기(120)가 카운트가 메모리(78)에 저장된 이미지 데이터(56A)보다 크거나 같지 않다고 결정하면, 비교기(120)는 스위치(106)를 동작시키기 위한 제어 신호를 생성하여, LED(104)로 하여금 광을 방출하게 한다. 스위치(106)의 동작은 LED(104)로부터의 광의 방출을 변조하기 위한 방법으로서 다양한 방출 기간들(예컨대, 메모리(78) 내에 이미지 데이터(56A)로서 얼마나 많이 저장되는지에 의해 정의됨)에 응답하여 발생하여, 변조가 변경됨에 따라 서브-픽셀(74)의 인지된 밝기가 변경되게 한다. 이러한 방식으로, 스위치(106)는 적어도 부분적으로 이미지 데이터(56A) 및/또는 비교기(120)로부터의 출력과 같은 디지털 데이터 신호에 기초하여 활성화되는 구동 트랜지스터로 간주될 수 있다. 스위치(106), 또는 본 명세서에 기재된 임의의 스위치는 임의의 적합한 스위칭 디바이스, 예컨대 금속-산화물-반도체 전계-효과 트랜지스터(MOSFET)일 수 있다. 이러한 방식으로, 전자 디바이스(10)는 하나 이상의 p-형 MOSFET들 및/또는 n-형 MOSFET들을 포함할 수 있다. 제어 신호 레벨들은 다른 유형들의 스위치들의 사용을 수용하도록 조정될 수 있다. 예를 들어, p-형 MOSFET은 도면들에서 스위치로 사용되고 이와 같이 설명될 수 있지만, 실제 구현예에서 n-형 MOSFET일 수 있고, 따라서 픽셀(72)을 동작시킬 때 반대 극성 또는 조정된 진폭의 제어 신호들을 수신할 수 있다.
예를 들어, 비교기(120), 및 스위치(106)로부터의 출력 사이의 관계를 통해, "00000000"와 동일한 이미지 데이터(56A)는 LED(104)로 하여금 광을 방출하지 않도록 하지만 "10101100", 또는 임의의 0이 아닌 숫자와 동일한 이미지 데이터(56A)는 LED(104)로 하여금 더 밝은 것으로 인지되게 할 수 있다. "10101100"과 동일한 이미지 데이터(56A)는 더 밝은 것으로 인지될 수 있는데, 그 이유는 서브픽셀(74)이, 스위치(106)가 활성화되어 광을 방출하게 하는 값을 통해, 각각의 논리 하이 값 "1"에 응답하여 LED(104) 광을 방출하도록 동작하기 때문이다.
스위치(106)가 방출 기간 동안 활성화되는 지속 시간이 길수록, 픽셀이 더 밝게 인지되는데, 그 이유는 시간 경과에 따라 더 많은 광이 방출되기 때문이다. 일부 경우들에서, 이미지 데이터(56A)는 픽셀에 대한 타겟 그레이 레벨을 표현하기 위한 비율이 사용될 때와 같이, 그레이 레벨의 정확한 이진 표현 없이 서브-픽셀(74)에 대해 원하는 그레이 레벨로부터 도출될 수 있다. 그러나, 서브픽셀(74)에 대한 타겟 그레이 레벨이 실제로는 이미지 데이터(56A)를 통해 송신되는 이진 표현과 동일하다는 시나리오들이 있을 수 있다는 것에 유의해야 한다.
메모리-인-픽셀을 갖는 도시된 서브픽셀(74)은 단일 펄스 폭 방출 스킴에 따라 방출할 수 있다. 서브픽셀(74)의 동작을 설명하기 위해, 이미지 데이터(56A)는 저장을 위해, 예를 들어 열 드라이버(62)로부터, 메모리(78)로 송신된다. 추가적으로 또는 대안적으로, 이미지 데이터(92), 이미지 데이터(56), 또는 임의의 적합한 이미지 데이터가 저장을 위해 메모리(78)로 송신될 수 있다. 일부 실시예들에서, 이미지 데이터(56A)는 데이터 클록(118)에 의해, 예를 들어, 데이터 클록(118)의 상승 에지, 하강 에지, 또는 둘 모두에서 메모리(78)에 클록킹될 수 있다. 서브픽셀(74)에 전달되는 이미지 데이터(56A)는 서브픽셀(74)이 광을 방출하려는 원하는 그레이 레벨에 대응할 수 있다. 메모리(78)에 저장된 이미지 데이터(56A)를 사용하여, 비교기(120)는 카운터(108)에 의해 표현되는 현재 수가 메모리(78) 내의 이미지 데이터(56A)보다 작거나 그와 같은지를 결정한다. 다시 말하면, 카운터(108)는 이미지 데이터(56A)에 의해 나타내진 수까지 카운트하고, 카운터(108)에 의해 표현되는 수가 조건을 충족시킨 것, 예를 들어 이미지 데이터(56A)에 의해 나타내진 수보다 크거나 그와 같은지에 응답하여, 비교기(120)는 그 조건이 충족될 때 스위치(106)를 열기 위한 제어 신호를 출력한다. 조건이 충족되지 않으면, 비교기(120)는 스위치(106)를 닫은 상태를 유지하는 제어 신호를 계속 출력하고, 따라서 LED(104)로부터 광 방출을 계속한다. 추가적으로 또는 대안적으로, 비교기(120)는 스위치(106)의 열림을 야기하도록 비활성화 제어 신호를 인에이블시킬 수 있다. 예를 들어, 메모리(78)가 숫자 181에 대응하는 10110101의 이진 시퀀스를 저장하는 경우, 비교기(120)는 카운터(108)가 숫자 181까지 카운트했는지 확인할 것이고, 카운터(108)가 숫자 181을 초과한 후에, 비교기(120)는 스위치(106)를 개방하기 위한 신호를 전송하고, 그럼으로써 LED(104)로부터 광 방출을 중지한다.
스위치(106)가 닫힐 때, 공통 전압(112)과 제1 기준 전압(114) 사이에 전기 접속이 생성된다. 이는 전류원(102)으로부터의 전류가 LED(104)를 통해 송신되어, 광이 서브픽셀(74)로부터 방출되게 할 수 있다. 따라서, 서브픽셀(74)의 방출 기간들은 이미지 데이터(56A)에 의해 나타내진 수를 변경하는 것을 통해 서브픽셀(74)로부터 방출된 인지된 광을 제어하기 위해 변화될 수 있다. 추가적으로 또는 대안적으로, 일부 실시예들에서, 제2 기준 전압(116)은 LED(104)로부터 방출된 광을 제어하는 데 사용되는 전체적인 전류 값을 변경하기 위해 포함된다. 예를 들어, 제2 기준 전압(116)은, LED(104)로부터 광이 방출되게 하거나 LED(104)를 인에이블시키는 데 더 낮은 전류 값이 사용될 수 있도록, 전류 변화들에 대한 LED(104)의 감도를 증가시킬 수 있다.
카운터(108)는 0으로부터 255까지 카운트하고, 그레이 레벨 클록(110), 예를 들어 그레이 레벨 클록(110)의 상승 에지에 기초하여 증분한다. 그레이 레벨 클록(110)의 기간들은 디스플레이(18)에 대한 그레이 레벨의 증분들 사이의 시간 차이, 예를 들어, 100의 그레이 레벨을 방출하는 것과 101의 그레이 레벨을 방출하는 것 사이의 방출의 차이를 표현한다. 이러한 방식으로, 카운터(108)는 메모리(78)에 저장된 이미지 데이터(56A)에 의해 표현되는 수까지 카운트하여, 후속으로, 원하는 그레이 레벨에 대응하는 기간 동안 방출이 발생하게 한다. 카운터(108)는 메모리(78)에 저장된 이미지 데이터(56A)에 의해 표현되는 수를 넘어 최대 값, 예를 들어 255까지 계속해서 카운트할 수 있고, 최소 값, 예를 들어 0에서 카운팅을 재시작할 수 있다. 따라서, 일부 실시예들에서, 카운터(108)의 카운팅 범위는 카운터(108)의 설계를 통해, 예를 들어 카운터(108) 내에 포함된 다수의 레지스터들 및/또는 논리 컴포넌트들을 통해 정의될 수 있다. 카운터(108)가 0에서 카운팅을 재시작할 때까지, 추가 이미지 데이터(56A)와 연관된 그레이 레벨의 다음 방출 기간에 대한 비교를 시작하기 위해 추가 이미지 데이터(56A)가 메모리(78)에 저장될 수 있다.
이러한 방출 스킴을 따르는 것을 통해, 서브픽셀(74)은 단일 펄스 폭 변조 방출 스킴을 따를 수 있다. 단일 펄스 폭 변조 방출 스킴을 따르는 서브픽셀(74)로부터의 광의 방출의 표현이 그래프(122)에 도시되어 있다. 그래프(122)는 실제 방출 기간(124) 및 총 방출 기간(126)을 포함한다. 총 방출 기간(126)은 이미지 데이터(56A)로서 송신된 최대 수, 예를 들어 255에 의해 표현되는 방출의 총 길이에 대응하고, 서브픽셀(74)로부터 방출된 광의 최대 인지된 밝기에 대응할 수 있다. 실제 방출 기간(124)은, 예를 들어 카운터(108)로부터, 이미지 데이터(56A)로서 송신된 최대치보다 작은 수에 따라 서브픽셀(74)이 광을 방출했던 기간에 대응한다. 카운터(108)는 총 방출 기간(126)에 의해 표현되는 시간이 걸리는 0으로부터 255까지 증분하는 한편, 비교기(120)는 실제 방출 기간(124)에 의해 표현되는 시간 동안 광이 방출될 수 있게 한다. 이러한 방식으로, 서브픽셀(74)은 다양한 인지된 밝기의 광을 방출할 수 있다.
도 8에 도시된 서브픽셀(74)의 동작을 상술하기 위해, 비교기(120) 및 메모리(78)를 갖는 서브픽셀(74)을 동작시키기 위한 프로세스(130)가 도 9에서 기술된다. 대체적으로, 프로세스(130)는 메모리 회로부를 초기화하는 것(블록(132)), 비교기로부터의 공통 출력을 사전충전하는 것(블록(134)), 카운팅 회로부의 카운트를 증분시키는 것(블록(136)), 메모리 회로부에 저장된 자동 비교기 결정에 기초하여 방출을 야기하는 것(블록(138)), 및 카운팅 회로부가 최대 카운트에 도달했는지의 여부를 결정하는 것(블록(140))을 포함한다. 카운팅 회로부가 최대 카운트에 도달하는 것에 응답하여, 다음 이미지를 준비하고(블록(142)), 카운팅 회로부가 최대 카운트에 도달하지 않는 것에 응답하여, 계속해서 메모리 회로부에 저장된 자동 비교기 결정에 기초하여 방출을 야기한다(블록(138)). 일부 실시예들에서, 프로세스(130)는 프로세싱 코어 컴플렉스(12)와 같은 프로세싱 회로부를 사용하여, 저장 디바이스(14)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장된 명령어들을 실행함으로써 적어도 부분적으로 수행될 수 있다. 추가로 또는 대안으로, 프로세스(130)는 행 드라이버(60), 열 드라이버(62), 및/또는 타이밍 제어기(54)와 같은 디스플레이 제어 회로부에 형성된 회로 접속들에 기초하여 적어도 부분적으로 구현될 수 있다.
따라서, 일부 실시예들에서, 타이밍 제어기(54)는 메모리(78)를 초기화할 수 있다(블록(132)). 메모리(78)를 초기화하기 위해, 타이밍 제어기(54)는 예컨대, 행 드라이버(60) 또는 열 드라이버(62)에 대한 명령을 통해, 메모리(78)의 노드에 낮은 전압 값을 강제하는 제어 신호를 인에이블할 수 있다. 도 8을 예로 들면, 메모리(78)를 초기화하기 위해, 행 드라이버(60)는 타이밍 제어기(54)로부터 제어 신호를 수신하는 것에 응답하여 메모리(78)의 노드의 전압 값을 재설정하기 위해 재설정 신호를 인에이블할 수 있다. 메모리(78)를 초기화하는 것은 비교기(120)가 (예컨대, 메모리에 저장된 그레이 레벨이 카운터(108)에 의해 도달되는 것에 응답하여) 광 방출을 중지하기 위한 제어 신호를 출력할 때까지 서브-픽셀(74)의 발광 회로부(예컨대, LED(104))가 방출하게 할 수 있다. 다시 말하면, 비교기(120)를 구현하는 하나 이상의 서브픽셀들(74)의 경우, 서브픽셀들(74)은 광 방출을 동시에 함께 시작할 수 있지만, 상이한 시간들에서 광 방출을 중지할 수 있다 - 여기서 광 방출의 각자의 지속기간은 각자의 서브픽셀(74)에 대한 타깃 그레이 레벨에 대응함.
타이밍 제어기(54)는 메모리(78)를 초기화한 후에 비교기(120)로부터의 공통 출력을 예비충전할 수 있다(블록(134)). 타이밍 제어기(54)는 예비충전 신호가 (예컨대, 행 드라이버(60)를 통해, 열 드라이버(62)를 통해) 서브-픽셀(74)의 부스트 회로부에 대한 전압을 야기하게 할 수 있고, 그럼으로써 비교기(120)로부터 출력의 변화에 대한 서브-픽셀(74)의 응답성을 개선한다. 임의의 적합한 회로부 배열이 서브-픽셀(74)의 사전충전을 용이하게 하는 데 사용될 수 있음이 이해되어야 한다.
비교기(120)를 예비충전한 후에, 타이밍 제어기(54)는 카운터(108)의 카운트를 증분시킬 수 있다(블록(136)). 타이밍 제어기(54)는 그레이 레벨 클록(110)을 이용함으로써 카운터(108)를 증분시킬 수 있다. 카운터(108)를 증분시킨 후에, 서브-픽셀(74)은 카운터(108)의 카운트가 이미지 데이터(56A)에 의해 표현된 값 이상인지 자동으로 결정할 수 있다. 이는, 카운트의 개별 비트들 및 이미지 데이터(56A)의 개별 비트들이 각각 비교기(120)에 전송되기 때문에 발생한다. 비교기(120)는 비트들 중 어느 것도 매칭되지 않을 때 로직 하이 값을 출력할 수 있거나 또는 비트들의 각각이 매칭되거나 또는 이미지 데이터(56A)가 카운트에 의해 초과되었음을 의미할 비트가 변경될 때 로직 로우 값을 출력할 수 있다.
카운팅 회로부의 카운트를 증분시킨 후에, 타이밍 제어기(54)는 비교기(120)로부터의 출력에 기초하여 광 방출을 야기할 수 있다(블록(138)). 비교기(120)로부터 전송된 값은 LED 드라이버의 스위칭 회로부(예컨대, 스위치(106)) 및 발광을 담당하는 LED(104)를 활성화 또는 비활성화할 수 있다.
타이밍 제어기(54)는 카운터(108)의 카운트가 최대 카운트인지 결정할 수 있다(블록(140)). 카운터(108)는 최소 값으로부터 최대 값까지, 예를 들어 0으로부터 255까지 카운트할 수 있다. 따라서, 최대 값 또는 최대 카운트가 카운팅 회로부에 의해 도달될 때, 타이밍 제어기(54)는 카운트를 재시작하도록 소정 프로세싱 단계들을 수행할 수 있다. 유의할 점은 일부 실시예들에서 타이밍 제어기(54)는 가산 대신에 감산될 수 있고, 따라서, 타이밍 제어기(54)는 최소 카운트에 도달했는지 여부를 결정할 수 있다는 것이다.
최대 카운트에 도달하지 않은 것에 응답하여, 타이밍 제어기(54)는 계속해서 서브-픽셀로부터 광 방출을 야기할 수 있다(74)(블록(138)). 그러나, 최대 카운트에 도달하는 것에 응답하여, 타이밍 제어기(54)는 다음 이미지 프레임의 표시를 준비할 수 있다(블록(142)). 이를 위해, 타이밍 제어기(54)는 다음 이미지 프레임을 전달하는 데 사용되는 서브-픽셀(74)의 타겟 그레이 레벨에 대응하는 새로운 이미지 데이터(56A)를 수신하도록 준비할 수 있다.
일부 경우들에서, 타이밍 제어기(54)는 이미지 데이터(56A)에 의해 표시되는 이진 순서에 따라 광을 방출하도록 서브-픽셀(74)을 동작시킬 수 있다. 때때로 행 드라이버(60)는 이미지 데이터(56A)의 비트 순서를 재배열하여 서브-픽셀(74)의 구동의 효율성을 개선할 수 있는데, 예컨대, 이미지 데이터(56A)가 써멀 인코딩될 때 일어날 수 있는 것과 같다. 예를 들어, 이미지 데이터(56A)가 0010과 동일한 경우, 행 드라이버(60)는 "1"에 대한 방출 시간이 먼저 발생하고 "00"에 대응하는 기간 후에 방출되지 않도록 1-0-0-0과 동일한 이미지 데이터에 따라 동작할 수 있다. 이 재배열은 디스플레이(18) 상의 시각적 아티팩트들의 외관을 개선하면서, 여전히 "0010"로 표시되는 동일한 그레이 레벨로 하여금 재정렬된 이미지 데이터로 표시된 그레이 레벨(예컨대, 그레이 레벨 = 8)에 반대로 서브-픽셀(74)(예컨대, 그레이 레벨 = 2)로부터 방출되게 할 수 있다. 행 드라이버(60)가 이미지 데이터(56A)를 재정렬할 때 유의할 것은 각각의 비트에 대한 상대적인 방출 기간들이 동일하게 유지될 수 있다는 것이다. 예를 들어, 20의 그레이 레벨을 나타내는 데이터가 서브-픽셀(74)의 효율적인 구동을 위해 재정렬될 때, 재정렬은 이미지 데이터(56A)에 대한 그레이 레벨의 변경을 야기하지 않는다(예컨대, 사전-재정렬 그레이 레벨 = 20 및 사후-재정렬 그레이 레벨 = 20).
도 10은 각각의 이진 시퀀스(150) 내의 각각의 비트에 대한 상대적 가중치의 표현에 인접한 예시적인 이진 시퀀스들(150)의 도시이다. 이진 시퀀스들의 각각은 디스플레이(18)의 동작의 일부 포인트에서 이미지 데이터(56A)에 대응할 수 있다. 상대적 가중치들이 이진 시퀀스들(150)의 각각의 각각의 비트 위치(예컨대, 표(152)에 요약됨)에 배정될 수 있다. 비트-평면 도시(154)는 서브-픽셀(74)을 구동하여 광을 방출하기 위하여 비트들을 사용할 때 전체 그레이 레벨 상의 각각의 비트 포인트의 상대적 효과를 도시할 수 있다.
예를 들어, 비트 위치 0은 서브-픽셀(74)로부터의 광 방출에 대해 1 상대적 영향력 단위(예컨대, 20=1)에 대응할 수 있고, 비트 위치 3은 8 영향력 단위에 대응할 수 있다(예컨대, 23=8, 비트 위치 0보다 전체 그레이 레벨에 대한 영향력 4배). 예를 들어, 행(156)은 이진 시퀀스 "0001"에 대응할 수 있고, 행(158)은 이진 시퀀스 "0100"에 대응할 수 있고, 행(160)은 이진 시퀀스 "1111"에 대응할 수 있다. 비트-평면 도시(154)는 이진 시퀀스들(150)의 각각의 이진 조합의 비트-평면 표현을 시각적으로 도시한다. 일부 경우들에서, 이미지 데이터(56A)에 대응하는 이진 시퀀스들(150)의 각각의 이진 시퀀스는, 예컨대, 각각의 이진 시퀀스가 도 8의 이미지 데이터(56A)로서 메모리(78)에 저장될 때(예컨대, 메모리(78)가 4 비트에 저장될 때), 서브-픽셀(74)을 구동하는 데 사용될 수 있다.
이진 시퀀스들(150)의 각각의 이진 시퀀스는 이진 시퀀스가 어떻게 숫자의 자연수 표현에 대응하는지 보여주도록 써멀 코딩될 수 있다. 써멀 코딩은 이진수에 기초한 수치 값을 갖는 시퀀스(162A)를 다수의 연속적인 값들에 기초한 수치 값을 갖는 시퀀스(162B)(예컨대, "1" 또는 "0" 값들이 연속됨)로 변경할 수 있다. 이 예에서, 시퀀스(162B)의 값은 "11"과 동일한 수치 값(예컨대, 십일)을 갖는 것으로 해석될 수 있는데, 그 이유는 시퀀스(162A)의 써멀 코딩 후에 11개의 연속하는 "1"이 있기 때문이다. 다르게 설명하기 위해, 시퀀스(162A)는, 써멀 코딩되면, 시퀀스(162B) "111111111110000"로 표시되는 이진수 "1011"에 대응한다. 도 10은 또한 다른 써멀 코딩 예를 도시한다. 이진수 "1101"은 "111111111111100"과 동일하게 써멀 코딩될 수 있다.
비트-평면 도시(154)로부터 명백할 바와 같이, 이진 시퀀스들(150)은 패턴에 따라 비트-평면 표현으로 표시될 수 있다. 예를 들어, 비트 위치 3 내의 비트는 숫자 0 내지 7의 이진 시퀀스로 표시되는 그레이 레벨을 숫자 8 내지 15에 대해 이진 시퀀스를 나타내는 그레이 레벨로 변경할 수 있다. 이러한 방식으로, 비트 위치 3 내의 비트는 서브-픽셀(74)에 의해 방출되는 광의 인식된 최종 값 그레이 레벨에 상대적으로 높은 영향력을 갖는 것으로 간주될 수 있다.
비트-평면 도시(154)에 대해 추가로 설명하면, 도 11a는 비트-평면 그래프(170)를 도시하고, 도 11b는 에러 그래프(172)를 도시하고, 도 11c는 비트-평면 그래프(174)를 도시하고, 도 11d는 에러 그래프(176)를 도시하고, 도 11e는 비트-평면 그래프(178)를 도시하고, 도 11f는 에러 그래프(180)를 도시하고, 도 11g는 비트-평면 그래프(182)를 도시하고, 도 11h는 에러 그래프(184)를 도시하는데, 도 11은 전체적으로 총 에러에 대한 재정렬 효과를 도시한다. 도 11a 내지 도 11h는 서브-픽셀 및/또는 픽셀에 대해 타겟 그레이 레벨을 표현하는 6-비트 이진수에 대한 재정렬과 함께 그리고 재정렬이 없이 방출 스킴을 구현하는 디스플레이(18)의 시뮬레이션된 성능을 나타낸다.
비트-평면 그래프(170)는 6개의 비트들에 의해 표현되는 그레이 레벨들에 대한 임의의 재정렬이 없는 방출 스킴의 원래의 시퀀스를 보여주는데, 여기서 모든 비트-평면 그래프들(170, 174, 178, 182)은 광 방출에 대응하는 밝은 부분(186) 및 광 방출 없음에 대응하는 어두운 부분(188)을 갖는다. 이러한 제1 예에서, 서브-픽셀(74)은 각각의 표시된 광 부분(186)에서 광을 방출하도록 구동될 수 있고, 각각의 표시된 어두운 부분(188)에서 광을 방출하도록 구동되지 않을 수 있다. 사람의 눈은 시간 경과에 따라 방출된 광을 누적할 수 있기 때문에, 변조, 비-연속 방식으로 방출된 광은 매끄럽게 인지될 수 있다. 그러나, 제1 비트-평면 그래프(170)에 재정렬이 일어나지 않았기 때문에, 표시된 광 부분들(186)에 따른 광 방출은 불완전하고 시각적 아티팩트들을 가진 것처럼 인지될 수 있는데, 그 이유는 때때로 변조들이 인지가능하기 때문이다. 변조들은 추가적으로 또는 대안적으로 동적 허위 컨투어링(dynamic false contouring, DFC) 아티팩트를 야기할 수 있는데, 이는 디스플레이(18)의 관찰자가 보는 자세를 조정할 때(예컨대, 고개를 돌리고, 몸을 이동할 때) 악화되거나 악화되지 않을 수 있다.
서브-픽셀들(74)이 재정렬 없이 (예컨대, 비트-평면 그래프(170)를 따라) 방출 스킴 후에 광을 방출하도록 동작되면, 총 에러 카운트가 높고(예컨대, 에러 카운트 = 322, 시각적 아티팩트들, 예컨대 DFC로서 인지가능한 에러들), 에러 그래프(172)에 도시된 바와 같다. 재정렬을 통해 총 에러 카운트들을 낮추는 것이 바람직할 수 있는데, 그 이유는, 에러들이 디스플레이(18)의 전자 스크린 상에, 예를 들어 동적 허위 컨투어링, 색분해(color breakup), 및/또는 하나 이상의 픽셀들로부터 방출된 광의 플릭커링(flickering)으로서 나타날 수 있기 때문이다.
비트-평면 그래프(174) 및 비트-평면 그래프(178)에서 알 수 있는 바와 같이, 재정렬이 발생함에 따라, 그리고 최상위 비트들이 비트-평면 그래프들의 그레이 레벨들을 야기하기 위해 먼저 방출하도록 재정렬됨에 따라, 비트-평면 패턴은 비트-평면 그래프(182)에서 보여지는 이상적인 비트-평면처럼 보이는 경향이 있다. 또한, 에러는, 에러 그래프(172), 에러 그래프(176), 에러 그래프(180), 및 에러 그래프(184)에서 보여지는 바와 같이 재정렬이 발생함에 따라 감소한다. 인지된 이미지 품질은 비트-평면들의 재정렬을 통해 에러 카운트들을 감소시키는 것으로부터 개선될 수 있다.
이상적인 경우(예컨대, 비트-평면 그래프(182))는, 재정렬들의 수를 증가시키는 것을 통해, 그레이 레벨이 증가함에 따라 비트-평면 그래프(182)가 점진적인 비트-평면 변화에 대해 경향을 보이는 방식, 및 총 에러가 비트-평면에 의해 표현되는 일정 수의 총 상태들에 대해 경향을 보이는 방식을 보여준다(예컨대, 6개의 비트들은 64개의 총 상태들에 대응하여, 다음 관계를 따른다: 상태들의 수 = 2z, 여기서 z는 비트들의 수임). 또한, 유의할 점은 단일 펄스 폭 변조 기법들을 이용하여 디스플레이(18)의 서브-픽셀들(74)을 구동하는 것은 위에서 설명한 이상적인 경우(예컨대, 비트-평면 그래프(182))와 유사할 수 있고, 따라서 이미지 프레임들을 표시할 때 발생하는 인지가능한 시각적 아티팩트들의 발생을 감소시킬 수 있다는 것이다. 유의할 점은, 본 명세서에 기술된 시스템들 및 방법들은 이러한 단일 펄스 폭 변조 기법들을 이용하여 서브-픽셀들(74)을 구동하는 관점에서 설명되어 있다는 것이다. 그러나, 픽셀 내부에 있는 메모리와 조합하여 할당된 외부 메모리를 이용하는 것은 각각의 구동 기법에 유사한 이점을 제공할 수 있다는 것이 이해되어야 한다. 예를 들어, 일부 이진 펄스 폭 변조 디스플레이 시스템들은 서브-픽셀들에 할당된 메모리의 조합으로부터 서브-픽셀들을 부분적으로 구동하는 것으로부터 이익을 얻을 수 있다.
메모리-인-픽셀 아키텍처에 대해 추가로 설명하면, 메모리-인-픽셀 패널들은 활성 영역 내의 메모리 및/또는 디스플레이(18)의 스마트 버퍼를 구현할 수 있다. 예를 들어, 도 12는 메모리-인-픽셀 아키텍처 디스플레이(210) 및 스마트 버퍼 아키텍처 디스플레이(212)를 도시하는 블록도이다. 메모리-인-픽셀 아키텍처 디스플레이(210)는, 도시된 바와 같이, 디스플레이(18)의 활성 영역(214)에 위치된 각각의 서브픽셀(74) 내에 메모리(78)를 포함하는데, 여기서 활성 영역(214)은 디스플레이(18)의 발광 컴포넌트들 및 발광 컴포넌트들로의 데이터 송신을 지원하기 위한 통신 커플링들을 포함한다. 메모리-인-픽셀 아키텍처 디스플레이(210)에서, 디지털 데이터는 메모리(78) 내의 국부화된 버퍼링을 위해 메모리(216)로부터 각자의 서브픽셀(74) 각각으로 송신될 수 있다. 일부 실시예들에서, 디지털 데이터는 국부화된 버퍼링(예컨대, 서브픽셀(74) 내에서의 버퍼링)을 위해 메모리(78) 내로의 송신 전에 메모리(216)로부터 소스 영역(SA)(218)으로 송신된다. 그러나, 메모리(78)에 실질적으로 유사한 메모리는 스마트 버퍼 아키텍처 디스플레이(212)의 스마트 버퍼(220)에 포함되어, 프레임 버퍼에 대한 의존성을 제거, 또는 적어도 감소시킬 뿐만 아니라, 활성 영역(214)으로부터 메모리(78)를 제거할 수 있다. 메모리(78)를 스마트 버퍼(220) 안으로 이동시킴으로써, 행 드라이버(60)는 입력 래치(222) 및 출력 래치(224)를 이용하여 드라이버(DRV)(80)와 같은 아날로그 출력 회로부를 통한 각각의 서브-픽셀(74)로부터 광 방출을 중재할 수 있다. 여기서, 스마트 버퍼(220)는, 디스플레이(18)의 집적 회로 내에 배치되지만 디스플레이(18)의 활성 영역 밖에 있는 임의의 적합한 버퍼 메모리를 표현할 수 있다. 유의할 점은 구체적으로 도시되지 않았지만, 판독 회로부는 메모리(78)와 인터페이스 회로부 사이에 포함되어 메모리(78)로부터 및/또는 메모리(78)로의 신호들의 전송을 가능하게 할 수 있다는 것이다.
또한, 일부 경우들에서, 메모리(78) 중 일부는 서브-픽셀(74)에 포함될 수 있고, 메모리(78) 중 일부는 스마트(220)에 포함될 수 있다. 도 13은 다른 예시적인 메모리-인-픽셀 아키텍처 디스플레이(236)를 도시하는 블록도이다. 메모리-인-픽셀 아키텍처 디스플레이(236)에서, 서브-픽셀(74)은 서브-픽셀(74)에 할당된 총 메모리(78) 중 일부(예컨대, 메모리(78A))를 포함하고 스마트 버퍼(220)는 서브-픽셀(74)에 할당된 나머지 메모리(78)(예컨대, 메모리(78B))를 포함한다. 유의할 점은 메모리(78)가 일반적으로 두 부분(예컨대, 메모리(78A) 및 메모리(78B))으로 분할되는 경우들에서, 도 8은 서브-픽셀(74)에 포함된 것들을 단순화할 수 있다는 것이다. 예를 들어, 메모리(78A)는 서브-픽셀(74)에 포함될 수 있지만, 메모리(78B)는 스마트 버퍼(220) 또는 추가 메모리와 같은 서브-픽셀(74)의 외부에 배치될 수 있고, 이는 도 14에 도시된 바와 같다. 도 8을 다시 참조하면, 명확성을 위해, 서브-픽셀(74)의 드라이버(DRV)(80)는 전류원(102), 비교기(120), 스위치(106), 프로세싱을 위한 메모리(78A) 및/또는 메모리(78B)로부터 서브-픽셀(74)로의 출력들을 전송하기 위한 회로부 등을 포함할 수 있다. 일부 경우들에서, 비교기(120)는 또한 서브-픽셀(74)의 외부에 배치될 수 있고, 따라서 스마트 버퍼(220), 행 드라이버(60), 열 드라이버(62), 타이밍 제어기(54) 등에 배치될 수 있다.
도 14는 메모리-인-픽셀 아키텍처 디스플레이(238)의 또 다른 예를 도시하는 블록도이다. 메모리-인-픽셀 아키텍처 디스플레이(238)에서, 서브-픽셀(74)은 서브-픽셀(74)에 할당된 총 메모리(78) 중 일부(예컨대, 메모리(78A))를 포함하고 메모리(216)(예컨대, 동적 랜덤-액세스 메모리(DRAM), 정적 랜덤-액세스 메모리(SRAM))는 서브-픽셀(74)에 할당된 나머지 메모리(78)(예컨대, 메모리(78B))를 포함한다. 유의할 점은, 도 13 및 도 14에 구체적으로 도시되지 않았지만, 소스 영역(218)은 추가적으로 도 12에 도시된 바와 유사하게 스마트 버퍼(220)와 활성 영역(214) 사이 및/또는 메모리(216)와 활성 영역(214) 사이에서 커플링될 수 있다는 것이다.
스마트 버퍼(220) 및/또는 메모리(216)와 연관된 제어기는 이미지 데이터(56A)의 일부분을 메모리(78A)에 송신하기 전에 수신된 이미지 데이터(56A)에 써멀 코딩 동작들을 수행할 수 있다. 써멀 코딩 동작들은 타겟 그레이 레벨을 작동가능 동작들로 변환하고/하거나 특정 스위치들의 활성화들을 시간관리하기 위한 제어 신호들을 생성하는 것을 도울 수 있다. 일부 경우들에서, 메모리(78A) 또는 메모리(78B) 중 하나가 서브-픽셀(74)의 광 방출에 영향을 미치는 스위치 제어는 써멀 코딩된 메모리(78B)의 데이터에 기초하여 생성된 제어 신호를 수신할 수 있다. 예를 들어, 메모리(78B)가, 4 비트 이진 시퀀스에 의해 허용된 제1 이진 상태로서 숫자 0부터 카운팅할 때 최상위 비트가 숫자 7과 동일한 "1010"의 최상위 비트를 저장하면, 스위치는 "1111 1110 0000 0000"과 동일한 제어 신호에 의해 제어될 수 있다. 제어 신호는 카운터가 숫자 7에 도달할 것으로 예상되는 때와 실질적으로 유사한 시간에 토글될 수 있다.
설명을 위해, 도 15는 전자 디바이스(10)(예컨대, 전자 디바이스(10)의 제어기 또는 프로세서)가 어떻게 타겟 그레이 레벨을 동작들로 변환하는지 강조하는 도시이다. 예를 들어, 전자 디바이스(10)는 타이밍 제어기(54), 행 드라이버(60), 열 드라이버(62), 스마트 버퍼(220), 메모리(216)의 제어기, 프로세싱 코어 컴플렉스(12) 등에 의해 생성되는 제어 신호들에 기초하여 서브-픽셀들(74)을 구동할 수 있다. 본 명세서에 기재된 바와 같이, 타이밍 제어기(54)는 타겟 그레이 레벨의 작동가능 동작들로의 변환을 지시하는 것으로 기재되지만, 전자 디바이스(10)의 임의의 적합한 프로세싱 회로부가 변환 동작들의 일부 또는 전부를 수행할 수 있다는 것이 이해되어야 한다. 일부 경우들에서, 써멀 코딩 동작들은, 서브-픽셀(74)이 타겟 그레이 레벨에서 광을 방출하게 하기 위해 얼마나 많은 서브-프레임들이 사용되는지 식별하는 것과 같은, 타겟 그레이 레벨을 서브-픽셀(74)에 대한 제어 신호들 및/또는 작동가능 동작들로 변환하는 것을 도울 수 있다.
타이밍 제어기(54)는 메모리(78A)를 오버라이드하고 메모리(78A)에 저장된 데이터에 상관 없이 (예컨대, 메모리(78B)에 저장된 데이터에 따르는 것과 같이) 서브-픽셀(74)로 하여금 전체 서브-프레임 듀레이션 동안 광을 방출하게 하는 모두 온 동작, 메모리(78A)를 오버라이드하고 메모리(78A)에 저장된 데이터에 상관 없이 서브-픽셀(74)로 하여금 전체 서브-프레임 듀레이션 동안 광을 방출하지 않게 하는 모두 오프 동작, 및/또는 메모리(78A)를 오버라이드하지 않고 서브-픽셀(74)로 하여금 타겟 그레이 레벨에서 광을 방출하게 하는 방식처럼 서브-픽셀(74)로 하여금 메모리(78A)에 저장된 데이터에 따라 광을 방출하게 하는 변조된 동작을 이용할 수 있다. 따라서, 타이밍 제어기(54)는 때때로 메모리(78A)를 오버라이딩하고 때때로 메모리(78A)로부터 서브-픽셀(74)을 구동함으로써 서브-픽셀(74)로부터의 광 방출을 제어할 수 있다. 서브-픽셀(74)의 이러한 이중 구동(예컨대, 이중-제어)은 유입 이미지 프레임에 대해 이미지 데이터를 표시 및/또는 프로세싱하는 것과 연관된 효율성을 개선할 수 있다. 서브-픽셀(74)은 제1 지속 시간 동안 제1 디지털 데이터 신호(예컨대, 메모리(78B)에 저장된 데이터) 및 제2 지속 시간 동안 제2 디지털 데이터 신호(예컨대, 메모리(78A)에 저장된 데이터)에 따라(예컨대, 기초하여) 광을 방출하도록 구동되어 타겟 그레이 레벨에서 광을 방출할 수 있다.
서브-픽셀(74)로부터의 광의 방출을 제어하기 위해, 각각의 이미지 프레임 디스플레이 듀레이션(예컨대, 각각의 프레임 듀레이션, 각각의 프레임)은 서브-프레임 디스플레이 듀레이션들로 분할되는 것으로 생각될 수 있다. 완전한 이미지 프레임 디스플레이 듀레이션을 형성하는 데 사용되는 서브-프레임들의 수는 메모리(78)의 특정 구성들, 및 그에 따른 메모리(78)의 구성들과 연관된 이진 산술에 의존할 수 있다. 예를 들어, 메모리(78)는 메모리(78A) 및 메모리(78B)로 분할될 수 있다. 메모리(78A) 심도의 크기와 메모리(78)의 전체 크기 사이의 비율은 서브-프레임들의 수를 정의할 수 있다. 도시된 예의 경우, 메모리(78)의 전체 크기는 256 비트(28 = 총 256 비트 = 0 내지 255)이고 메모리(78A)의 크기는 64 비트(예컨대, 26 = 총 64 비트 = 0 내지 63)에 대응한다. 따라서, 4개의 서브-프레임은 하나의 프레임(예컨대, 256/64=4)과 동일할 수 있고, 각각의 서브-프레임은 서브-픽셀에 배정된 타겟 그레이 레벨의 1/4를 방출하는 것이다. 유의할 점은 각각의 각자 서브-프레임들의 듀레이션들은 count=0부터 count=2M(여기서 2M은 메모리(78A)에 저장된 데이터에 의해 표현되는 비트들의 수를 나타냄)까지 증분하기 위해 카운터(108)에 의해 사용되는 지속 시간에 대응할 수 있다는 것이고, 이는 이해되는 바와 같다.
설명을 돕기 위해, 타이밍 제어기(54)는 255와 동일한 타겟 그레이 레벨(예컨대, 화살표(246))에 대하여 이진 시퀀스를 수신할 수 있고, 여기서 255/255는 자연수 표현(248)에 의해 시각화된다. 이러한 방식으로, 타이밍 제어기(54)는 메모리(78B)로부터 서브-픽셀(74)을 구동하여, 3개의 서브-프레임들에 대해 100% 광 방출(예컨대, 모두 온 동작)을 야기할 수 있고, 메모리(78A)로부터 서브-픽셀을 구동하여 하나의 서브-프레임에 대해 변조된 광 방출을 야기할 수 있다(예컨대, 변조되지만 서브-픽셀(74)이 모두 온 동작과 유사하게 광을 방출하게 함). 타겟 그레이 레벨이 0(예컨대, 화살표(250))과 동일한 예에서, 타이밍 제어기(54)는 메모리(78B)로부터 서브-픽셀(74)을 구동하고 0의 타겟 그레이 레벨을 전달하기 위해 각각의 서브-프레임에 대해 0% 광 방출(예컨대, 모두 오프 동작)을 야기할 수 있다.
또한, 타겟 그레이 레벨이 120과 동일한 예에서(예컨대, 화살표 252), 타이밍 제어기(54)는 63/63과 실질적으로 유사한 또는 동일한 그레이 레벨에서 광을 방출하는 모두 온 동작(예컨대, 화살표 254)을 위해 제1 서브-프레임 동안 메모리(78B)로부터 서브-픽셀을 구동하고, 55/63에 실질적으로 유사한 또는 동일한 그레이 레벨에서 광을 방출하는 변조 동작(예컨대, 화살표 256)을 위해 제2 서브-프레임 동안 메모리(78A)로부터 서브-픽셀을 구동하고, 두 서브-프레임 동안 0/63에 실질적으로 유사한 또는 동일한 그레이 레벨에서 광을 방출하는 모두 오프 동작(예컨대, 화살표 258A, 화살표 258B)을 위해 제3 서브-프레임 및 제4 서브-프레임 동안 메모리(78B)로부터 서브-픽셀을 구동할 수 있다. 따라서, 4개의 서브-프레임에 걸친 광 방출이 디스플레이(18)의 조작자에 의해 인지될 때, 서브-픽셀(74)은 119의 타겟 그레이 레벨에 따라 광을 방출하는 것으로 인지된다(예컨대, 119/2556는 자연수 표현(260)에 의해 시각화됨).
이어서, 각각의 서브-프레임에는 각각의 서브-픽셀(74)에 대해 타이밍 제어기(54)에 의해 방출 동작이 할당될 수 있다. 때때로, 서브-픽셀(74)은 메모리(78A)에 저장된 데이터에 상관 없이 광을 방출하도록 지시되지만(예컨대, 모두 온 동작, 모두 오프 동작), 때때로 서브-픽셀(74)은 메모리(78A)에 저장된 데이터에 따라 광을 방출하도록 지시된다. 예를 들어, 변조 동작은 서브-픽셀(74)이 메모리(78A)에 저장된 데이터(예컨대, 이진 데이터)에 따라 광을 방출하도록 할 수 있다.
메모리(78B)에 저장된 데이터는 메모리(78A)에 저장된 데이터로 표시되는 비트 위치들보다 상대적으로 더 중요한 비트 위치들에 대응하고, 따라서 메모리(78B)가 인접한 광 방출 또는 변조되지 않은 광 방출(광이 없거나 또는 변조되지 않은 광)을 구동하게 할 수 있다. 이러한 방식으로, 서브-픽셀(74)이 타겟 그레이 레벨에서 방출하도록 구축되는 동안, 서브-픽셀(74)은 덜 중요한 비트들에 대한 우려 없이 최종 그레이 레벨에 더 많은 영향력을 갖는 더 중요한 비트들을 이용하여 구동될 수 있다. 이러한 방출은 광의 방출 시 덜 중요한 비트들을 사용하는 시간에 도달할 때까지 계속되어 방출되는 광의 총량을 미세조정하여 타겟 그레이 레벨처럼 인지되도록 할 수 있다.
도 16은 그레이 레벨들(예컨대, x-축)과 펄스 폭 제어 동작들(예컨대, y-축) 사이의 감마 관계를 도시하는 선도이다. 점선들(276)은 서브-프레임들 및 메모리(78)에 의해 지원되는 이진 데이터 범위들이 어떻게 이중-메모리 구동 기법들에 부합할 수 있는지 도시한다. 각각의 서브-프레임은 2M 범위의 그레이 레벨들에 대응할 수 있다. 이러한 방식으로, 제1 서브-프레임의 그레이 레벨들은 0과 2M-1 사이의 그레이 레벨들에 대응할 수 있고, 제2 서브-프레임은 2M과 2*2M-1 사이의 숫자에 대응할 수 있고, 제3 서브-프레임은 2*2M과 3*2M -1 사이의 숫자에 대응할 수 있고, 제4 서브-프레임은 3*2M과 4*2M -1 사이의 숫자에 대응할 수 있다. 서브-픽셀(74)을 구동하여 타겟 그레이 레벨(278)에서 광을 방출할 때, 서브-픽셀(74)은 제1 서브-프레임 동안 변조되지 않은 광을 방출하도록 동작되고, 제2 서브-프레임 동안 변조 광을 방출하도록 동작되고, 제3 서브-프레임 및 제4 서브-프레임 동안 광을 방출하지 않도록 동작될 수 있다.
서브-픽셀(74)의 최상위 비트 제어 변조 동작들은, 예컨대 타이밍 제어기(54), 행 드라이버(60), 열 드라이버(62) 등으로부터의 직접 제어 신호에 응답하여, 및/또는 카운터가 타겟 그레이 레벨과 동일해 질 때까지 이진 카운팅 시퀀스를 통해 증분되는 것에 응답하여 서브-프레임들 사이에서 업데이트될 수 있다. 이러한 방식으로, 서브-픽셀(74)이 변조되지 않은 광을 방출하는지, 광을 방출하지 않는지, 또는 변조된 광을 방출하는지 여부를 제어하는 비트는 서브-프레임들 사이에서 업데이트될 수 있다. 서브-프레임들 사이에서 비트를 업데이트하는 것은 서브-픽셀(74)로부터의 방출 거동의 변경을 가능하게 할 수 있다. 유의할 점은, 일부 경우들에서, 디스플레이(18)는 선형 디스플레이일 수 있고, 이는 그레이 레벨들과 펄스 폭 제어 동작들 사이의 관계를 변경할 수 있다
(예컨대, 광 방출을 제어하는 데 사용되는 펄스 폭이 시간경과에 따라 반드시 지수적으로 증가하는 것은 아니고 그레이 레벨들이 증가함에 따라 일정한 속도로 증가할 수 있음).
도 17은 메모리-인-픽셀 회로부를 포함하는 서브-픽셀(74)의 회로 다이어그램이다. 적어도 도 8을 참조하여 기재된 바와 같이, 메모리-인-픽셀 기법들 및 비교기(120)를 이용하는 것은 단일 펄스 폭 변조 방출 스킴을 생성하도록 행 드라이버를 인에이블할 수 있다. 따라서, 비교기(120), 메모리(78A), 및 메모리(78B)를 포함하는 서브-픽셀(74)의 예는 도 17에 도시되어 있다. 서브픽셀(74)은 예시적인 것이며 제한하려는 것으로 의도되지 않는다는 것을 이해해야 한다. 예를 들어, 비교기(120)가 LED 드라이버 회로부 및 서브-픽셀(74)의 발광 회로부에 커플링되는 것으로 도시되지만, 비교기(120)는 임의의 적합한 발광 회로부 및/또는 구동 회로부에 커플링될 수 있다.
도시된 서브-픽셀(74)에서, 이미지 데이터(56A)는 메모리(78A)에 저장되는 데이터(284) 및 메모리(78A)에 저장되는 데이터(286)를 생성하는 데 사용된다. 데이터(284)를 메모리(78)에 기록하는 것은 행 드라이버(60)가 제어 신호(288)(예컨대, write_en 제어 신호)를 인에이블하여 데이터(284)의 인버터 쌍들(290)로의 전송을 야기하도록 하는 것을 포함할 수 있다. 일부 실시예들에서, 행 드라이버(60)는, 제어 신호들(288)을 동시에 인에이블시킴으로써, 데이터(284)와 연관된 모든 비트들의 인버터 쌍들(290) 내로의 병렬 송신을 야기하도록 열 드라이버(62)와 연계하여 동작한다. 추가로 또는 대안으로, 행 드라이버(60)는 제어 신호들(288)을 선택적으로 인에이블시키는 것을 통해 데이터(284)와 연관된 비트들의 비트 단위 송신을 야기할 수 있다 - 예를 들어, 데이터(284)의 제1 비트의 송신을 야기하도록 제어 신호(288A)를 선택적으로 인에이블시킴으로써 비트를 인버터 쌍(290A) 내에 로딩함.
인버터 쌍(292)에 저장된 데이터(286)는 서브-픽셀(74)로 하여금 모두 온 동작에 따라 광을 방출하게 하도록 행 드라이버(60), 열 드라이버(62), 타이밍 제어기(54) 등에 의해 생성되는 제어 신호에 대응할 수 있다. 추가적으로 또는 대안적으로, 인버터 쌍(292)에 저장된 데이터(286)는 비교 결과(예컨대, 비교 결과)에 대응할 수 있다.
행 드라이버(60), 열 드라이버(62), 타이밍 제어기(54) 등은 메모리(78B)에 저장된 최상위 비트들을 카운터(108)의 현재 카운트의 대응하는 최상위 비트들(예컨대, 현재 카운트의 일부분)과 비교함으로써 비교 결과를 생성할 수 있다. 메모리(78B)에 저장된 최상위 비트들이 카운트의 현재 상태의 대응하는 최상위 비트들과 매칭되기를 기다리는 동안, 서브-픽셀(74)은 모두 온 동작에 따라 광을 방출하는데, 그 이유는 광 방출은 메모리(78A)에 저장된 비트 값들에 상관 없이 수행되기 때문이다. 메모리(78B)에 저장된 최상위 비트들이 카운트의 대응하는 최상위 비트들과 매칭되면, 비교 결과는 토글되어 토글-후 값이 인버터 쌍(292)에 저장되게 할 수 있다. 일부 경우들에서, 인버터 쌍(292)에 저장된 비교 결과는 로직 하이 값과 동일할 수 있다(예컨대, 전압 값이 전자 디바이스(10)의 회로부에 의해 로직 하이 값으로 해석됨). 비교 결과가 매칭 후에 로직 하이 값을 갖는 것에 응답하여 비교 결과는 스위치(294)에 적용되어 스위치(294)로 하여금 비교기(120)를 인버터 쌍(296)으로부터 디커플링되게 할 수 있다.
데이터(284)가 인버터 쌍들(290)에 저장되고, 인버터 쌍(292)에 저장된 데이터(286)가 서브-픽셀(74)의 변조된 구동을 허용하면(예컨대, 매칭이 발생하고 데이터(286)는 카운트가 적어도 이미지 데이터(56A)의 대응하는 비트들과 매칭됨을 나타내는 비교 결과를 만들어냄), 광 방출은 변조된 동작에 따라 계속될 수 있다. 변조된 출력 동안, 비교기(120)는 데이터(284)의 저장된 비트들 및 현재 카운트를 나타내는 카운터(108)로부터 스위치들(298)(예컨대, 트랜지스터들)에서 수신된 카운트 비트들(예컨대, CNT)을 이용하여 비트들의 두 세트 사이에서 비교를 수행한다.
리마인더로서, 단일 펄스 폭 변조 방출 스킴에서, 카운터(108)는 그레이 레벨 클록(110)과 같은 클로킹 신호의 전환에 응답하여 최대 그레이 레벨을 증분시킬 수 있으며, 카운터(108)가 저장된 데이터(284)에 의해 표시되는 수와 동일 및/또는 이를 초과하는 수까지 카운트할 때까지 서브-픽셀(74)로부터 광 방출이 발생한다. 카운터(108)는 노드들을 포함할 수 있고, 노드들의 신호들은 회로부에 의해 카운트의 이진수들로서 해석될 수 있는 값들로 전송될 수 있다. 예를 들어, 카운트가 15로부터 1인 경우, 카운터(108)는 "0001"을 나타내는 신호들을 생성할 수 있는데, since 4 비트로 나타내는 최대 수는 15이기 때문이다. 스위치들(298)의 각각은 카운트를 나타내는 신호 또는 반대 카운트(예컨대, CNTn<0:4>, 역 카운트)를 나타내는 신호를 수신할 수 있다. 카운트를 나타내는 각각의 신호가 데이터(284)를 나타내는 각각의 신호와 매칭되면(예컨대, 각각의 비트가 각각의 비트와 매칭), 비교기(120)는 로직 하이 신호를 출력할 수 있다(예컨대, MTCH=1). 카운트가 데이터(284)와 매칭되지 않으면, 비교기(120)는 로직 로우 신호를 출력할 수 있는데(예컨대, MTCH=0), 그 이유는 신호들의 조합들 중 적어도 하나는, 또한 인버터 쌍들(290) 중 대응하는 것으로부터의 로직 하이 출력을 스위치(294)에 커플링하지 않고, 스위치들(298) 중 적어도 하나로 하여금 접지(예컨대, 로직 로우 기준 전압, 시스템 로우 전압, 0 볼트와 동일한 전압, 제1 기준 전압(114))에 커플링되게 할 수 있다. 이러한 방식으로, 비교기(120)는 데이터(284)가 카운터(108)로부터 송신된 카운트와 동일한지의 여부를 나타내는 단일 비트로 데이터(284)의 모든 비트들의 압축을 수행한다. 따라서, 비교기(120)는 단일 비트로의 비트 단위 XNOR(exclusive not-or function) 압축을 수행하는데, 여기서 비교기(120)로부터의 출력은 모든 비트가 매칭되지 않는 한 로직 로우(예컨대, "0") 값이다.
비교기(120)로부터의 출력은 인버터 쌍(296)에 저장될 수 있다. 인버터 쌍(296)은 행 드라이버(60)가 재설정 신호(300)를 이용하여 인버터 쌍(296)에 의해 저장된 전압을 재설정할 때까지 값을 유지할 수 있다. 재설정 신호(300)는 스위치(301)(예컨대, 초기화 트랜지스터)를 활성화할 수 있다. 스위치(301)가 "온"이면 (예컨대, 활성화되면), 인버터 쌍(296)은 접지에 커플링될 수 있다.
또한, 스위치(302)는 비교기(120)의 공통 출력 노드(예컨대, MTCH)를 예비충전하는 것으로부터 절전 이점들을 제공하기 위해 서브-픽셀(74)에 포함되어, 이에 의해 회로부가 비교기(120)로부터의 출력의 변화에 더 응답하게 만들 수 있다. 공통 출력 노드를 예비충전하는 것은 타이밍 제어기(54) 및/또는 행 드라이버(60)가 예비충전 신호(304)(PCH)를 생성 및 전송하여 스위치(294)로 하여금 공통 출력 노드를 시스템 로직 하이 기준 전압에 커플링시키는 것을 포함할 수 있다. 서브-픽셀(74)의 구동 이전에 서브-픽셀(74)의 하나 이상의 부분들을 예비충전하는 것은, 예컨대, 컴포넌트들의 전압 레벨들을 시스템에서 로직 하이로부터 로직 로우를 구분하는 전압 레벨에 더 가깝게 가져감으로써, 더 낮은 전압의 변화가 서브-픽셀(74)의 동작을 변경하게 할 수 있다. 유의할 점은 비교기(120)로부터의 출력이 방출을 중지할 때까지(예컨대, MTCH=1), 도시된 회로부로부터의 출력이 서브-픽셀(74)의 LED(104)로부터의 방출을 구동하는 방출 제어(EM) 신호(306)로서 출력된다는 것이다. 인버터 쌍(296)은 스위치(307)가 활성화되고, 그럼으로써 인버터 쌍(296)으로의 전기 경로가 완성되는 것에 응답하여 저장을 위한 값을 수신할 수 있다. 따라서, 타이밍 제어기(54)는 스위치(307)를 활성화시켜서 인버터 쌍(296)의 회로부 내에 결정의 결과(예컨대, 비교)를 로킹하기 전에, 카운터(108)의 카운트가 이미지 데이터(56A)와 매칭되는지 여부를 결정하기 위해 서브-픽셀(74)을 구동할 수 있다.
이해해야 할 점은, 다양한 유효한 실시예들이 기재된 메모리-인-픽셀 기법들을 적용할 수 있고, 따라서, 일부 실시예들에서, 카운팅 회로부는 감소될 수 있다는 것이다. 이러한 방식으로, 비교기(120)는, 모든 비트가 매칭되고/되거나 스위치(302)가 서브-픽셀(74)로부터 배제될 수 있는 경우, 로직 로우 값을 출력할 수 있다.
동작을 추가적으로 설명하기 위해, 도 18은 카운터(108)의 카운트(308)의 변화를 EM 신호(306)의 상태와 비교하는 타이밍 다이어그램이다. 그레이 레벨 클록(110)은 단조 증가되어, 카운트(308)의 변화 사이의 지속 시간을 증가시킬 수 있다. 각각의 서브-프레임에 대응하는 시간의 듀레이션들은 라인(310)과 유사한 라인들을 통해 기술된다. 이러한 방식으로, 이 예의 제1 서브-프레임은 모두 온 동작(예컨대, 심볼(312))에 대응하고, 이 예의 제2 서브-프레임은 모두 온 동작(예컨대, 심볼(314))에 대응하고, 이 예의 제3 서브-프레임은 모두 온 동작(예컨대, 심볼(316))에 대응하고, 이 예의 제4 서브-프레임은 모두 온 동작(예컨대, 심볼(318))에 대응한다.
제1 서브-프레임과 제2 서브-프레임 사이에, 예컨대, 카운트(308)의 전환 사이(그리고 따라서 또한 그레이 레벨 클록(110)의 전환 사이)의 지정된 기록 기간(320) 동안, 메모리(78B)에 저장된 비트들(예컨대, 최상위 비트들(MSB들))은 업데이트되지 않고, 따라서 계속해서 메모리(78B)로부터 서브-픽셀(74)을 구동할 수 있다. 제2 서브-프레임과 제3 서브-프레임 사이(예컨대, 기록 시간 듀레이션(322) 동안), 메모리(78B)는 0과 동일한 데이터를 저장하도록 업데이트될 수 있다. 이는 메모리가 서브-픽셀(74)을 구동하는 것을 메모리(78B)로부터 메모리(78A)로 스위칭한다. 따라서, 제3 서브-프레임(예컨대, 서브-프레임 듀레이션(324)) 동안, 메모리(78A)가 서브-픽셀(74)을 구동하여 광을 방출한다. 서브-픽셀(74)은 변조된 동작을 따라 광을 방출하는데, 그 이유는 광 방출이 제3 서브-프레임 듀레이션(324) 동안의 일부 시간에 중지되도록 예상되기 때문이다. 이 경우에, 광 방출은 시간(326)에 중지되고, 시간(326)까지 이어진 서브-픽셀(74)에 의해 방출된 광의 총량은 타겟 그레이 레벨로서 또는 타겟 그레이 레벨에 실질적으로 유사하게 인지된다.
도 19는 이중-제어 구동 스킴들에 따라 서브-픽셀(74)을 동작시키기 위한 프로세스(340)를 도시한다. 일반적으로, 프로세스(340)는 현재 프레임(예컨대, 프레임)에 대한 메모리 회로부를 초기화하는 단계(블록(342)), 비교기로부터 공통 출력을 예비충전하는 단계(블록(344)), 이중-제어 동작들에 기초하여 방출을 야기하는 단계(블록(346)), 및 다음 프레임을 준비하는 단계(블록(350))를 포함한다. 일부 실시예들에서, 프로세스(340)는 프로세싱 코어 컴플렉스(12)와 같은 프로세싱 회로부를 사용하여, 저장 디바이스(14)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장된 명령어들을 실행함으로써 적어도 부분적으로 수행될 수 있다. 추가로 또는 대안으로, 프로세스(340)는 행 드라이버(60), 열 드라이버(62), 및/또는 타이밍 제어기(54)와 같은 디스플레이 제어 회로부에 형성된 회로 접속들에 기초하여 적어도 부분적으로 구현될 수 있다. 본 명세서에 기재된 바와 같이, 프로세스(340)는 타이밍 제어기(54)에 의해 수행된다.
따라서, 일부 실시예들에서, 타이밍 제어기(54)는 메모리(78)를 초기화하여 프레임(예컨대, 현재 프레임, 표시될 현재 프레임)을 표시할 준비를 할 수 있다(블록(342)). 메모리(78)를 초기화하기 위해, 타이밍 제어기(54)는 행 드라이버(60) 및/또는 열 드라이버(62)를 이용하여 메모리(78)의 하나 이상의 노드들을 로우 전압 값으로 강제하여 메모리(78)를 재설정 및/또는 소거하기 위한 제어 신호를 생성할 수 있다. 타이밍 제어기(54)는 인버터 쌍(296)에 저장된 전압 값을 재설정하기 위해 (예컨대, 행 드라이버(60)를 통해) 재설정 신호(300)를 인에이블할 수 있다. 일부 경우들에서, 메모리(78)는 타이밍 제어기(54)에 의해 초기화되어 이미지 데이터(56A)의 메모리(78)로의 기록을 지시한다. 메모리(78)를 초기화하는 것은 비교기(120)가 (예컨대, 메모리에 저장된 그레이 레벨이 카운터(108)에 의해 도달되는 것에 응답하여) 광 방출을 중지하기 위한 제어 신호를 출력할 때까지 서브-픽셀(74)의 발광 회로부(예컨대, LED(104))가 방출하게 할 수 있다. 다시 말하면, 비교기(120)를 구현하는 하나 이상의 서브픽셀들(74)의 경우, 서브픽셀들(74)은 광 방출을 동시에 함께 시작할 수 있지만, 상이한 시간들에서 광 방출을 중지할 수 있고, 여기서 광 방출의 각자의 지속기간은 각자의 서브픽셀(74)에 대한 타깃 그레이 레벨에 대응한다.
행 드라이버(60)는 메모리(78)를 초기화한 후에 서브-픽셀(74)을 예비충전할 수 있다(블록(344)). 서브-픽셀(74)을 예비충전하기 위해, 행 드라이버(60)는 비교기(120)로부터의 출력을 인버터 쌍(296)의 입력에 커플링시키는 노드의 전압을 부스트하는 전압을 야기하도록 예비충전 신호를 인에이블할 수 있다. 노드의 전압을 부스팅하는 것은 서브-픽셀(74)로 하여금 비교기(120)로부터의 출력의 변화에 더 응답하게 할 수 있다.
서브-픽셀(74)의 하나 이상의 부분들을 예비충전한 후에, 타이밍 제어기(54)는 이중-제어 동작들에 기초하여 서브-픽셀(74)로부터 광 방출을 야기할 수 있다(블록(346)). 예를 들어, 타이밍 제어기(54)는 카운터(108)의 카운트가 변하게(예컨대, 증분, 감소) 할 수 있다. 타이밍 제어기(54)는 그레이 레벨 클록(110)을 이용함으로써 카운터(108)를 증분시켜, 카운터(108)로부터의 출력들에 의해 표시되는 카운트가 그레이 레벨 클록(110)의 상승 또는 하강 에지에 응답하여 변경되도록 할 수 있다. 카운터(108)의 카운트가 이미지 데이터(56A)를 초과하면 LED(104)로부터의 광의 방출은 중지될 수 있다. 카운터(108)의 카운트를 변경한 후에, 서브-픽셀(74)은 카운터(108)의 카운트가 이미지 데이터(56A)에 의해 표현된 값 이상인지 자동으로 결정할 수 있다. 이는 카운트의 비트들의 서브세트 및 이미지 데이터(56A)의 비트들의 서브세트가 비교를 위해 비교기(120)에 전송되기 때문에 발생한다. 비교기(120)는 비트들 중 어느 것도 매칭되지 않을 때 로직 하이 값을 출력할 수 있거나 또는 비트들의 각각이 매칭되거나 또는 이미지 데이터(56A)가 카운트에 의해 초과되었음을 의미할 비트가 변경될 때 로직 로우 값을 출력할 수 있다. 비교기(120)로부터의 이러한 출력은 서브-픽셀(74)로부터의 광 방출을 중지시킬 수 있다.
서브-픽셀(74)이 타겟 그레이 레벨에서 광을 방출하거나, 또는 타겟 그레이 레벨에 실질적으로 유사한 광의 양을 방출하면, 타이밍 제어기(54)는 다음 프레임, 또는 다음 프레임의 일부분을 (부분 프레임 표시 동작들에서의 경우일 수 있는 것처럼) 표시하도록 준비할 수 있다(블록(350)). 이러한 방식으로, 타이밍 제어기(54)는 후속 프레임을 표시하기 위해 프로세스(340)의 동작들을 반복할 수 있고, 후속 프레임은 초기 프레임으로부터 하나 이상의 반복된 그레이 레벨들을 포함할 수 있다. 서브-픽셀(74)에 배정된 그레이 레벨들이 프레임들 사이에서 변경되지 않으면, 메모리(78)에 저장된 데이터는 변경되거나 또는 오버라이팅되지 않을 수 있다. 일부 경우들에서, 각각의 서브-픽셀(74)은 초기 프레임의 일부분이 후속 프레임에서 반복되는지 여부, 또는 후속 프레임의 일부분이 초기 프레임에 대해 반복된 그레이 레벨에서 광을 방출하는 서브-픽셀들(74)을 이용하여 표시되는지 여부에 상관 없이 후속 프레임을 위한 이미지 데이터(56A)를 수신한다.
도 19를 참고하여 논의된 이중-제어 동작에 대해 추가로 설명하면(예컨대, 블록(346)), 도 20은 카운터(108)의 카운트(예컨대, 블록(364) 내에서와 같이 시간 경과에 따른 변화로서 표시됨)에 응답하는 서브-픽셀(74)의 모두 온 동작(예컨대, 블록(360) 내에서와 같이 시간 경과에 따른 변화로서 표시됨) 및 서브-픽셀(74)의 변조된 동작(예컨대, 블록(362) 내에서와 같이 시간 경과에 따른 변화로서 표시됨)을 묘사하는 도시이고, 도 21은 카운터(108)의 카운트(예컨대, 블록(364) 내에서와 같이 시간 경과에 따른 변화로서 표시됨)에 응답하는 서브-픽셀(74)의 모두 오프 동작(예컨대, 블록(366) 내에서와 같이 시간 경과에 따른 변화로서 표시됨)을 묘사한 도시이다. 설명의 용이성을 위해, 도 20 및 도 21이 함께 기술된다. 도 20 및 도 21에 도시된 예시적인 메모리 시스템은 전체 크기 8 비트인 메모리(78)에 대응하고, 메모리(78A)는 6 비트를 저장하고 메모리(78B)는 2 비트를 저장한다. 블록(364)은 카운터(108)에 의해 유지되는 카운트의 시간 경과에 따른 표시를 도시한다. 이러한 방식으로, 카운터(108)는 이진 상태들 사이에서 출력(예컨대, 직렬로 결합된 플립-플랍들 또는 디바이스들 사이에 있는 노드들에서의 전압 레벨을 나타내는 출력)을 전환하기 위하여 클록(예컨대, 그레이 레벨 클록(110))에 응답하여 동작하는 다수의 직렬로 결합된 플립-플랍 또는 상태-유지 디바이스들을 포함할 수 있다.
메모리(78)가 8 비트의 전체 크기를 갖는 이 예시적인 메모리 구성의 경우, 256 그레이 레벨들의 총 범위가 존재할 수 있다. "00000000"은 256 그레이 레벨들에 대해 가장 낮은 그레이 레벨을 나타낼 수 있고, "11111111"은 256 그레이 레벨들에 대해 가장 높은 그레이 레벨을 나타낼 수 있다. 서브-픽셀(74)은 메모리(78)에 저장된 데이터에 따라 광을 방출하도록 구동될 수 있는데, 저장된 데이터는 그레이 레벨들의 총 범위로부터 타겟 그레이 레벨을 나타낼 수 있다. 예를 들어, 이 예에서 타겟 그레이 레벨은 그레이 레벨들에 대한 256가지 총 옵션들로부터 140(예컨대, 최대 밝기 대비 54.7% 밝기)에 대응할 수 있다. 그레이 레벨 140은 이진 데이터 "10001100"로 표현될 수 있다. 이 예에서, 메모리(78B)는 타겟 그레이 레벨의 상대적으로 더 중요한 비트들(예컨대, 이진 데이터 "10")을 저장하고 메모리(78A)는 나머지 비트들(예컨대, 이진 데이터 "001100")을 저장한다.
서브-픽셀(74)로부터의 광 방출을 제어할 때, 일반적으로 기재된 비교 동작은 2개의 동작(예컨대, 이중-제어)으로 분할될 수 있다. 제1 동작은 더 중요한 비트들이 매칭될 때까지 광 방출을 야기할 수 있고, 이어서 더 중요한 비트들이 매칭되면, 제2 동작은 (예컨대, 그레이 레벨을 미세조정하기 위해) 나머지 비트들(예컨대, 덜 중요한 비트들)이 매칭될 때까지 광 방출을 야기할 수 있다. 광 방출은 메모리(78B)에 저장된 비트들과 카운트의 대응하는 비트들(예컨대, 비트들(368)) 사이의 비교에 기초하여 제1 동작 동안 야기된다. 카운트가 증분될 때마다, 이 예에서, 카운트의 대응하는 비트들은 메모리(78B)에 저장된 비트들에 비교된다. 제1 일부 비트들이 매칭되지 않을 때 이미지 데이터(56A)가 카운트와 동일하게 되는 방법이 없기 때문에, 서브-픽셀(74)은 카운트가 이미지 데이터(56A)의 제1 일부 비트들과 매칭되기를 기다리는 동안 모두 온 동작을 통해 (예컨대, 블록(360)) 나머지 비트들이 매칭되는지 여부에 대한 우려 없이 광을 방출하도록 구동될 수 있다.
모두 온 동작을 따라 구동되는 동안(예컨대, 블록(360)), 서브-픽셀(74)은 메모리(78A)에 저장된 데이터에 대한 고려 없이 광을 방출한다. 카운트의 제1 2 비트가 메모리(78B)에 저장된 데이터와 매칭되지 않는 동안, 데이터(286)는 로직 하이(high) 값(예컨대, "1")이고, 스위치(294)는 오프로 동작된다. 비교기(120)로부터의 출력은 스위치(294)가 오프인 동안 서브-픽셀(74)을 구동하여 광을 방출할 수 있는 것으로부터 중지될 수 있다. 카운트의 제1 2 비트가 메모리(78B)에 저장된 데이터와 매칭되면 데이터(286)는 로직 로우 값(예컨대, "0")과 동일하도록 변경될 수 있다. 기록 제어 신호(291)(write_enX 제어 신호)는 모두 온 동작(예컨대, 블록(360)) 동안 인에이블되어, 변화가 발생한 상대적으로 직후에 변화가 인버터 쌍(292)에서 캡처되도록 한다.
이 변화를 도시하기 위해, 표현된 카운트 상태들의 서브세트(370)는 카운트의 제1 2 비트가 메모리(78B)에 저장된 데이터(예컨대, "00000000" 내지 "01111111")에 매칭되지 않을 때에 대응하고, 표현된 카운트 상태들의 서브세트(372)는 카운트가 메모리(78B)에 저장된 데이터(예컨대, "10000000" 내지 "10111111")와 매칭되는 때에 대응한다. 데이터(286)가 로직 로우 값(예컨대, "0")으로 변경되면, 스위치(294)는 활성화되고, 그럼으로써 비교기(120)로부터의 출력(예컨대, MTCH)이 서브-픽셀(74)의 광 방출을 구동하게 한다.
데이터(286)가 로직 로우 값(예컨대, "0")으로 변경되면, 서브-픽셀(74)은 변조된 동작(예컨대, 블록(362))을 통해 메모리(78B)에 저장된 데이터에 따라 광을 방출하도록 구동될 수 있고, 이미지 데이터(56A)의 임의의 나머지 비트들은 모두 온 동작(예컨대, 블록(360)) 동안 서브-픽셀(74)에 의해 방출되는 광의 양을 미세 조정하는 데 사용된다. 서브-픽셀(74)은 카운트의 나머지 비트들이 이미지 데이터(56A)보다 크거나 같을 때까지 광을 방출할 수 있다. 카운트가 이미지 데이터(56A)보다 크면(예컨대, 카운트의 마지막 6 비트가 메모리(78A)에 저장된 이미지 데이터(56A)의 6 비트를 초과하면), 비교기(120)로부터의 출력은 로직 하이 레벨일 수 있고, 따라서 모두 오프 동작의 일부로서 서브-픽셀(74)로부터의 광 방출을 중단할 수 있다(예컨대, 블록(366)). 변조 동작(예컨대, 블록(362))과 모두 오프 동작(예컨대, 블록(366)) 사이의 이러한 전환은 카운트가 카운트(374)로부터 카운트(376)로 변하는 것에 응답하여 일어날 수 있다.
모두 오프 동작에 따라 구동될 때(예컨대, 블록(366)), 서브-픽셀(74)은 광을 방출하지 않을 수 있고/있거나 광을 방출하지 않도록 구동될 수 있다. 모두 오프 동작으로의 전환(예컨대, 블록(366))은 비교기(120)에 의해 생성된 로직 하이 값을 인버터 쌍(296)으로 로킹할 수 있고/있거나 예비충전 신호(304)를 디스에이블하여, 비교기(120)의 출력이 인버터 쌍(296)에 저장된 값을 조정하는 것을 디스에이블할 수 있다. 이러한 방식으로, 새로운 이미지 데이터(56A)는 모두 동작으로 전환 후에 (예컨대, 블록(366)) 메모리(78A)에 로딩되어 진행중인 프레임의 표시를 중단하지 않고 다음 프레임을 중지할 수 있다. 모두 오프 동작(예컨대, 블록(366))은, 카운트가 카운트 상태들의 서브세트(378)에 대응하는 나머지 상태들(예컨대, "10001101" 내지 "11111111")을 통해 전환되는 것을 마치는 동안 계속될 수 있다. 서브-픽셀(74)은 인버터 쌍(296)이 재설정되고 로직 로우 값(예컨대, "0")을 저장할 때까지 다시 광을 방출하도록 구동되지 않을 수 있다. 이러한 방식으로, 타이밍 제어기(54)는 후속 프레임의 표시의 시작을 준비할 때 (예컨대, 도 17로부터) 재설정 신호(300)를 전송할 수 있다. 유의할 점은, 인버터 쌍(292)은 기록 제어 신호(291)에 응답하여 비교 결과를 저장하도록 동작되기 때문에, 인버터 쌍(292)에 저장된 값은 모두 오프 동작(예컨대, 블록(366)) 동안 변경되지 않을 수 있는데, 그 이유는 기록 제어 신호(291)가 모두 오프 동작(예컨대, 블록(366)) 동안 전송되지 않기 때문이라는 것이다. 유의할 점은, 용어 "모두"는 "모두 온 동작" 또는 "모두 오프 동작"을 기술하는 데 사용되지만, 이러한 동작들이 하나의 서브-픽셀(74), 하나의 픽셀(70), 픽셀 어레이(70)의 영역, 서브-픽셀들(74)의 영역, 전체 디스플레이(18), 또는 이들의 임의의 조합에 적용될 수 있음이 이해되어야 한다는 것이다.
이중-제어(예컨대, 메모리(78A) 및 메모리(78B))를 이용하여 서브-픽셀(74)을 구동하는 것은 구동 회로부가 서브-픽셀(74)을 구동하여 광을 방출하는 시간의 양을 감소시킴으로써 구동 회로부(예컨대, 인버터 쌍들(290), 비교기(120))에 의해 소비되는 전력을 감소시키는 것을 도울 수 있는데, 그 이유는 구동 회로부는 서브-픽셀(74)을 구동하지 않을 때 전력 공급장치들로부터 결합해제될 수 있기 때문이다. 이중-제어 구동은 추가적으로 또는 대안적으로 이미지 데이터를 로딩하고/하거나 서브-픽셀(74)을 구동하여 광을 방출하기 위한 옵션들의 수를 증가시킴으로써 디스플레이(18)의 구동 유연성을 개선할 수 있다. 또한, 서브-픽셀(74)의 이중-제어 구동은 메모리를 포함하는 픽셀들에 사용될 단일 펄스 폭 변조 구동 기법들을 인에이블할 수 있다.
도 22는 프로세스(340)의 다양한 동작들에 따라 서브-픽셀(74)의 예시적인 동작의 타이밍 다이어그램이다. 예를 들어, 타이밍 제어기(54)는 초기화 동작들(예컨대, 블록(342)), 예비충전 동작들(예컨대, 블록(344)), 증분 및 평가 동작들(예컨대, 블록(346)), 라이트 백 동작들에 따라, 그리고 궁극적으로, 예비충전 동작들, 기록 동작들, 및/또는 증분 및 평가 동작들, 다음 프레임을 준비하기 위한 준비 동작들(예컨대, 블록(350)) 중 하나 이상의 상호작용들을 수행한 후에 서브-픽셀(74)을 구동할 수 있다. 타이밍 제어기(54)로부터의 명령어들에 응답하여 생성된 제어 신호들의 다양한 조합들이 도 22에 도시되고 본 명세서에 기재될 수 있다.
예를 들어, 서브-픽셀(74)을 초기화하기 위해, 타이밍 제어기(54)는 재설정 신호(300)의 활성화를 야기할 수 있다. 초기화는 인버터 쌍(296)(예컨대, 신호(392))에 의해 저장된 값으로 하여금 로직 로우 값(예컨대, "0")으로 재설정되게 할 수 있다. 재설정 신호(300)의 활성화는 카운터(108)에 의해 유지되고(예컨대, 신호(394)) 비교기(120)의 스위치들(298)에서 수신되는 카운트를 전환하는 데 사용되는 클록의 재설정에 대응할 수 있다. 신호(394)는 서브-픽셀(74)이 계속 방출할 준비가 되면 (예컨대, 0에서 1로) 제1 인스턴스의 카운트의 변화가 발생하게 하도록 충분히 초기화 기간(396) 및 예비충전 기간(398) 후에 로직 하이 값이 될 수 있다.
서브-픽셀(74)을 예비충전하기 위해, 타이밍 제어기(54)는 예비충전 신호(304)(예컨대, 신호(400))를 토글할 수 있다. 이미지 데이터(56A)는 초기화 기간(396) 동안 일부 또는 두 메모리(78)(예컨대, 메모리(78A), 메모리(78B))에 로딩될 수 있다.
증분 및 평가 기간(404) 동안, 예비충전 신호(304)는 예비충전 기간(398)의 일부분 동안 그것의 반대인 상태로 토글될 수 있다. 카운트는 클록의 상태에 응답하여 증분될 수 있는데(예컨대, 신호(394)), 신호(394)의 "4'h0" 라벨링된 부분들은 카운트의 변화 사이의 지속 시간, 예컨대 카운터(108)를 구동하여 그것의 카운트를 업데이트할 지속 시간에 대응한다. 신호(394)의 "4'hn…4'h1…4'hF" 라벨링된 부분들은, 카운터(108)의 카운트가 "4'hb", "4'h1" 등의 표시된 수를 판독하는 것과 연관된 지속 시간에 대응할 수 있다.
카운트와 메모리(78)에 저장된 이미지 데이터(56A) 사이의 매칭은 자동으로 평가될 수 있다. 카운트가 메모리(78B)에 저장된 이미지 데이터(56A)와 매칭되는 경우, 비교기(120)로부터의 출력의 값은 변경될 수 있다(예컨대, 신호(406)의 토글링에 의해 표현됨). 유의할 점은 신호(406)는 비교기(120)로부터의 출력의 값을 재설정하기 위해 예비충전 기간(398) 동안 하이로 잠시 구동되어 비교기(120)를 스위치(294)에 커플링시키는 노드를 예비충전할 수 있고, 평가는 예비충전 기간(398) (및 임의의 후속 예비충전 기간들) 후에 수행될 수 있다. 비교기(120)의 출력은 각각의 프레임에 대해 1회 이상 예비충전되어 상대적으로 더 낮은 전압의 변화가 스위치(294)의 상태의 변화를 유발하게 하고, 그럼으로써 예비충전 기간(398) 동안 신호(406)의 일시적인 토글링을 야기할 수 있다.
신호(406)가 예비충전 기간(398) 동안 하이가 되면, 증분 및 평가 기간(404) 동안 신호(406)의 후속 하이 레벨은 인버터 쌍(296)으로부터의 출력이 라이트 백 기간(408) 동안 하이가 되게 할 수 있다. 스위치(307)는 제어 신호(예컨대, 신호(410))의 로직 하이 레벨에 응답하여 제어될 수 있다. 라이트 백 기간(408) 동안, 스위치(307)는 신호(410)의 로직 하이 레벨로의 토글링에 응답하여 활성화되고, 그럼으로써 비교기(120)로부터의 출력으로 하여금 신호(392)로서 인버터 쌍(296)에 저장되게 할 수 있다. 서브-픽셀(74)로부터의 광 방출은 신호(392)가 하이가 되는 것에 응답하여 중지한다. 신호(392)는 후속 프레임에 대응하는 후속 초기화 기간(396)까지, 그리고 그럼으로써 다음 프레임까지 하이를 유지할 수 있다. 또한, 신호(392)가 하이가 되어, 하이를 유지하면, 신호(406)는 하이 레벨까지 충전하는 것을 중지할 수 있고, 따라서 후속 초기화 기간(396)까지 로직 로우 값에서 유지될 수 있다. 이러한 방식으로, 신호(406)(예컨대, 비교기(120)로부터의 출력) 및 신호(392)(예컨대, 인버터 쌍(296)으로부터의 출력)가 초기화 기간들(396) 동안 실질적으로 유사한 시간에 및/또는 재설정 신호(300)에 응답하여 재설정될 수 있다고 말할 수 있다.
전술한 것을 염두에 두고, 타이밍 제어기(54)는 서브-프레임들 사이에 각각의 서브-픽셀(74)에 대해 데이터를 재로딩할 수 있다. 이는 때때로 메모리(78A)에 저장된 데이터가 서브-프레임들 사이에서 변경되어, 메모리(78A)가 메모리(78B)의 로딩 동작들에 독립적으로 로딩될 수 있음을 의미할 수 있다. 예를 들어, 제1 프레임에 대한 제1 서브-프레임 동안 메모리(78A)에 저장된 데이터는 타이밍 제어기(54)가 현재 프레임에 대해 메모리(78A)에 저장된 데이터를 업데이트할 때까지 이전 프레임에 대응할 수 있다. 이는, 병렬 구동 및/또는 병렬 이미지 프레임 프로세싱 동작들에 대해 디스플레이(18)의 능력을 개선함으로써(예컨대, 제2 이미지 프레임의 표시를 완료하는 동안 하나의 이미지 프레임의 로딩을 가능하게 함으로써), 구동 동작들을 개선할 수 있다. 제1 이미지 프레임이 제2 이미지 프레임 전에 제시되는 경우를 고려한다. 제1 이미지 프레임은 4개의 서브-프레임 구동 기간들의 세트에 걸쳐 디스플레이될 수 있고, 제2 이미지 프레임은 4개의 서브-프레임 구동 기간들의 세트에 걸쳐 디스플레이될 수 있다. 타이밍 제어기(54)는, 제2 이미지 프레임의 표시에 대응하는 제1 서브-프레임의 표시를 위해 메모리(78B)에 데이터를 로딩하면서, 제1 이미지 프레임의 표시에 대응하는 마지막 서브-프레임 동안 서브-픽셀(74)을 구동하여 메모리(78A)로부터 광을 방출할 수 있다.
또한, 일부 경우들에서, 데이터는 메모리(78B)와 유사하게 로딩 동작 동안 메모리(78A)에 저장되어, 메모리(78A)가 메모리(78A)에 따른 방출 동작(예컨대, 변조 동작(362)) 전에 사전로딩되게 할 수 있다. 메모리(78A) 및 메모리(78B)에 대해 별개의 로딩 시퀀스들을 이용하여 디스플레이(18)를 구동할 때, 메모리(78)의 각각의 부분의 로딩은 디스플레이(18)에 대해 상대적으로 최적일 때, 예컨대 리프레시가 이미 발생할 때 발생할 수 있고, 이는 디스플레이(18)의 효율성을 개선할 수 있다.
본 개시내용 전반에 걸쳐 논의된 바와 같이, 메모리-인-픽셀 기법들이 다양한 실시예들 및 디스플레이 기술들에 대해 유효하다는 것을 이해해야 한다. 도면들에서 논의되거나 개시된 각각의 기준 전압에 대해, 추가의 또는 대안의 기준 전압들이 사용될 수 있다는 것을 또한 이해하여야 한다. 추가로 또는 대안으로, 프레임 버퍼를 사용하는 것에 대한 의존도를 감소시키거나 제거하는 것으로 기술되었지만, 메모리-인-픽셀 기법들은, 일부 실시예들에서, 프레임 버퍼와 연계하여 사용될 수 있다는 것에 유의한다. 또한, 메모리 회로부가 6 비트 및/또는 8 비트를 저장하는 것으로 기술되었지만, 임의의 적합한 메모리 구조물이 임의의 적합한 수의 비트들, 예컨대 12 비트 또는 16 비트를 저장하는 데 사용될 수 있음이 이해되어야 한다. 또한 유의할 점은 기술된 시스템들 또는 방법들 중 임의의 것이 서로 조합하여 사용될 수 있다는 것이다. 예를 들어, 서브-픽셀들 사이에서 공유되는 메모리는 각각의 서브-픽셀들을 구동하여 광을 방출할 때 또한 외부 할당된 메모리를 서브-픽셀들에 사용하는 구동 방법들으로부터 이익을 얻을 수 있다.
따라서, 본 개시내용의 기술적 효과들은 표시를 위한 이미지 데이터의 프로세싱 기법들을 개선하기 위해, 예를 들어, 타겟 그레이 레벨에 대응하는 데이터를 저장하는 개별 메모리들에 의해 저장될 수 있는 것보다 상대적으로 더 높은 비트 심도를 이용하여 타겟 그레이 레벨을 표시함으로써 디스플레이의 하나 이상의 픽셀들 내에 메모리를 구현하기 위한 기법들을 포함한다. 기법들은 이미지 데이터를 수신하고, 이미지 데이터를 픽셀에 할당된 메모리에 (예컨대, 픽셀 내부에 있는 메모리 및 할당된 외부 메모리에) 저장하고, 이미지 데이터를 드라이버 회로에 전송하여 광을 방출할 픽셀의 발광 요소를 동작시키기 위한 시스템들 및 방법들을 포함한다. 픽셀에 할당된 메모리에 저장된 이미지 데이터에 따라 픽셀을 구동함으로써, 구동 동작들은, 예를 들어, 픽셀에 대한 이미지 데이터를 로딩 또는 저장하는 데 사용될 옵션들의 유연성을 증가시키고/시키거나 메모리-인-픽셀(예컨대, 픽셀 내부에 있는 메모리)에 의해 제공된 능력들을 넘어 이미지 데이터를 로딩 또는 저장하는 데 사용될 수 있는 비트 심도를 증가시킴으로써 개선할 수 있다. 예를 들어, 픽셀 내부에 있는 메모리에 이미지 데이터를 저장하는 것은 픽셀에 할당된 외부 메모리에 로딩될 이미지 데이터와는 상이한 시간에 로딩될 수 있다. 또한, 서브-픽셀의 이중-제어 구동의 사용은 서브-픽셀의 회로부(예컨대, 구동 회로부)가 전기 신호들을 전송하여 서브-픽셀(74)을 구동하는 시간의 양을 감소시킴으로써 서브-픽셀의 구동 회로부 및/또는 서브-픽셀에 의해 소비되는 전력을 감소시키도록 도울 수 있다. 전기 신호들이 서브-픽셀의 회로부를 이용하여 전송되는 지속 시간은 시간이 감소 및/또는 전력을 소비하는 컴포넌트들의 수를 감소시킬 수 있는데, 그 이유는 서브-픽셀의 일부 회로부가 서브-픽셀(74)을 구동하는 데 사용되지 않을 때 전력 공급장치들로부터 디커플링될 수 있기 때문이다. 또한, 서브-픽셀(74)의 이중-제어는 메모리를 포함하는 픽셀들에 사용될 단일 펄스 폭 변조 구동 기법들을 인에이블한다.
본 명세서에 기술된 기법들은 다양한 디스플레이 기술들에 적용되고 통합될 수 있으며, 본 명세서에 도시되고/되거나 기술된 특정 실시예들로 제한되어서는 안 된다. 예를 들어, 메모리를 갖는 픽셀들은 광 변조 디바이스로서 발광 다이오드를 갖는 것으로 도시되어 있지만, 메모리-인-픽셀 기법들은 대체적으로 상이한 픽셀 회로부에 적용되어, 다양한 광 변조 디바이스들을 사용하는 다양한 디스플레이 기술들을 지원할 수 있다. 이러한 방식으로, 발광 다이오드, 디지털 미러 디스플레이, 유기 발광 다이오드, 또는 액정 디스플레이, 플라즈마 디스플레이, 또는 도트-매트릭스 디스플레이를 지원하는 회로부를 통해 광 방출을 지원하는 적합한 픽셀 회로부는 각각 픽셀 내에 메모리를 가져서, 적어도 데이터 송신 대역폭들의 개선 및 픽셀들의 프로그래밍의 용이함을 달성할 수 있다.
위에서 설명된 특정 실시예들은 예로서 도시되었으며, 이들 실시예들은 다양한 변경들 및 대안적인 형태들을 받아들일 수 있다는 것이 이해되어야 한다. 청구항들은 개시된 특정 형태들로 한정되는 것이 아니라, 오히려 본 개시내용의 기술적 사상 및 범주 내에 속하는 모든 변경들, 등가물들, 및 대안들을 커버하도록 의도된다는 것이 추가로 이해되어야 한다.
본 명세서에서 제시되고 청구된 기법들은 본 기술 분야를 명백히 개선시키고 그러므로 추상적이거나 무형이거나 순수하게 이론적이지 않은 실용적인 속성의 물질적인 대상들 및 구체적인 예들을 참조하고 그에 적용된다. 추가로, 본 명세서의 말단에 첨부된 임의의 청구항들이 "[기능]을 [수행]하기 위한 수단..." 또는 "[기능]을 [수행]하기 위한 단계..."로 지정된 하나 이상의 요소들을 포함하면, 그러한 요소들은 35 U.S.C. 112(f) 하에서 해석될 것이라고 의도된다. 그러나, 임의의 다른 방식으로 지정된 요소들을 포함하는 임의의 청구항들에 대해, 그러한 요소들이 35 U.S.C. 112(f) 하에서 해석되지 않을 것이라고 의도된다.

Claims (25)

  1. 디스플레이 시스템으로서,
    디스플레이 드라이버 - 상기 디스플레이 드라이버는,
    상기 디스플레이 시스템의 디스플레이의 일부분으로부터 타겟 그레이 레벨의 광의 방출을 유발하기 위해 제어기에 의해 생성된 제1 디지털 데이터 신호를 저장하도록 구성된 제1 메모리를 포함하고, 상기 타겟 그레이 레벨은 데이터 범위 내의 값에 의해 표현되고, 상기 값은 부분적으로 상기 제1 디지털 데이터 신호를 통해 그리고 부분적으로 상기 제어기에 의해 생성된 제2 디지털 데이터 신호를 통해 표현되도록 구성됨 -; 및
    상기 디스플레이 드라이버에 통신가능하게 결합된 픽셀 회로를 포함하고, 상기 픽셀 회로는,
    상기 제어기로부터 수신된 상기 제2 디지털 데이터 신호를 저장하도록 구성된 제2 메모리; 및
    발광 다이오드를 포함하고, 상기 발광 다이오드는 적어도 부분적으로,
    제1 지속 시간 동안 상기 제1 디지털 데이터 신호에 따라 광을 방출하고;
    제2 지속 시간 동안 상기 제2 디지털 데이터 신호에 따라 광을 방출함으로써 상기 타겟 그레이 레벨에 대응하는 밝기에서 광을 방출하도록 구성된, 디스플레이 시스템.
  2. 제1항에 있어서,
    카운터; 및
    상기 제1 디지털 데이터 신호를 상기 카운터로부터의 이진 출력의 비트들 중 제1 부분과 비교하여 상기 카운터로부터의 상기 이진 출력의 비트들 중 상기 제1 부분이 상기 제1 디지털 데이터 신호와 매칭된다고 결정하는 제1 비교기를 포함하는, 디스플레이 시스템.
  3. 제2항에 있어서, 상기 픽셀 회로는 상기 제1 비교기가 상기 카운터로부터의 상기 이진 출력이 상기 제1 디지털 데이터 신호와 매칭된다고 결정하는 것에 응답하여 상기 제1 지속 시간에 대한 상기 제1 디지털 데이터 신호에 따라 광을 방출하기 위해 상기 발광 다이오드를 구동하도록 구성된, 디스플레이 시스템.
  4. 제2항에 있어서, 상기 제1 비교기는 상기 카운터로부터의 상기 이진 출력에 의해 표현되는 카운트의 최상위 비트를 상기 제1 디지털 데이터 신호와 적어도 부분적으로 비교함으로써 상기 카운터로부터의 상기 이진 출력이 상기 제1 디지털 데이터 신호와 매칭된다고 결정하고, 상기 제1 디지털 데이터 신호는 상기 데이터 범위 내의 상기 값을 나타내는 복수의 비트들 중 최상위 비트를 나타내도록 구성된, 디스플레이 시스템.
  5. 제4항에 있어서, 상기 픽셀 회로는 상기 제2 디지털 데이터 신호를 상기 카운터로부터의 상기 이진 출력의 제2 서브세트와 비교하여 상기 카운터로부터의 상기 이진 출력의 상기 제2 서브세트가 상기 제2 디지털 데이터 신호와 매칭된다고 결정하는 제2 비교기를 포함하는, 디스플레이 시스템.
  6. 제1항에 있어서, 상기 픽셀 회로는,
    상기 발광 다이오드가 광을 방출하기 전에 상기 픽셀 회로를 초기화하도록 구성된 초기화 트랜지스터; 및
    적어도 부분적으로 상기 제2 디지털 데이터 신호에 기초하여 활성화하도록 구성된 구동 트랜지스터를 포함하는, 디스플레이 시스템.
  7. 제6항에 있어서, 상기 구동 트랜지스터는 금속-산화물-반도체 전계-효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET)로서 구성되고, 상기 픽셀 회로는 상기 발광 다이오드로 하여금 제어 신호들에 응답하여 광을 방출하게 하도록 구성된 복수의 p-형 또는 n-형 MOSFET들을 포함하는, 디스플레이 시스템.
  8. 제1항에 있어서, 상기 제2 메모리는 상기 제2 디지털 데이터 신호를 저장하도록 구성된 레지스터 및 상기 제2 디지털 데이터 신호를 카운터에 의해 생성된 출력과 비교하도록 구성된 비교기를 포함하고, 상기 제2 메모리는 상기 비교기로부터의 출력을 전송하여 상기 발광 다이오드로 하여금 광을 방출하게 하도록 구성된, 디스플레이 시스템.
  9. 전자 디바이스로서,
    제1 디지털 데이터 신호를 저장하도록 구성된 제1 메모리; 및
    제1 픽셀을 포함하는 복수의 픽셀들을 포함하는 디스플레이 패널을 포함하고, 상기 제1 픽셀은 제2 디지털 데이터 신호를 저장하도록 구성된 제2 메모리를 포함하고, 상기 디스플레이 패널은 프레임에 대응하는 제1 지속 시간에 걸쳐 타겟 그레이 레벨에서 상기 제1 픽셀로부터 광을 방출하도록 구성되고, 상기 타겟 그레이 레벨은 상기 제1 디지털 데이터 신호를 이용하여 상기 프레임의 제1 서브-프레임에 대응하는 제2 지속 시간 동안 광을 방출하고 상기 제2 디지털 데이터 신호를 이용하여 상기 프레임의 제2 서브-프레임에 대응하는 제3 지속 시간 동안 광을 방출함으로써 표현되는, 전자 디바이스.
  10. 제9항에 있어서, 상기 제1 픽셀은 상기 제2 메모리가 상기 제2 디지털 데이터 신호로 로딩되는 동안 상기 제1 디지털 데이터 신호에 따라 광을 방출하도록 구성된, 전자 디바이스.
  11. 제9항에 있어서, 상기 복수의 픽셀들은 제2 픽셀을 포함하고, 상기 제2 픽셀은 제3 메모리를 포함하고, 상기 제2 디지털 데이터 신호에 따라 상기 제1 픽셀이 구동되어 광을 방출하는 동안 상기 제3 메모리는 제3 디지털 데이터 신호로 저장되는, 전자 디바이스.
  12. 제9항에 있어서, 상기 제2 디지털 데이터 신호를 상기 제2 메모리에 로딩하는 시작 시간에 실질적으로 동시인 시작 시간에 상기 제1 메모리는 상기 제1 디지털 데이터 신호로 로딩되는, 전자 디바이스.
  13. 제10항에 있어서, 적어도 부분적으로 다중화 회로부를 제어함으로써 상기 복수의 픽셀들의 각각에 대응하는 디지털 데이터 신호들의 전송을 중재하도록 구성된 제어기를 포함하는, 전자 디바이스.
  14. 제9항에 있어서, 상기 제1 픽셀은 발광 다이오드, 유기 발광 다이오드, 또는 액정 디스플레이, 플라즈마 디스플레이 패널, 도트-매트릭스 디스플레이, 디지털 미러 구동 디스플레이, 또는 이들의 임의의 조합을 지원하는 회로부를 포함하는, 전자 디바이스.
  15. 방법으로서,
    타겟 그레이 레벨에 따라 광을 방출하는 제1 픽셀을 포함하는 디스플레이와 연관된 제어기를 통해, 제1 메모리에 제1 이진 값을 저장하고 제2 메모리에 제2 이진 값을 저장하는 단계 - 상기 타겟 그레이 레벨은 상기 이진 시퀀스는 상기 제2 이진 값 전에 이진 시퀀스에 상기 제1 이진 값을 포함함으로써 표현되는 상기 이진 시퀀스에 의해 표현됨 -;
    상기 제어기를 통해, 적어도 부분적으로 상기 제1 메모리 내의 상기 제1 이진 값에 기초하여 상기 제1 픽셀을 구동하여 광을 방출하는 단계 - 상기 광을 방출하는 단계는 적어도 부분적으로,
    상기 제어기를 통해, 상기 디스플레이의 카운터에 의해 유지되는 카운트를 증분시키고;
    상기 제어기를 통해, 상기 카운터로부터의 이진 출력의 제1 부분을 상기 제1 이진 값과 비교하여 상기 카운트가 상기 제1 이진 값 이상이라고 결정함으로써 수행되고, 상기 카운터로부터의 상기 이진 출력은 상기 카운트의 현재 상태를 식별하도록 구성됨 -;
    상기 제어기를 통해, 상기 카운트가 상기 제2 이진 값 이상이라고 결정하는 것에 응답하여 적어도 부분적으로 상기 제2 메모리 내의 상기 제2 이진 값에 기초하여 상기 제1 픽셀을 구동하여 광을 방출하는 단계 - 상기 광을 방출하는 단계는 적어도 부분적으로,
    상기 제어기를 통해, 상기 카운터에 의해 유지되는 상기 카운트를 증분시키고;
    상기 제어기를 통해, 상기 이진 출력의 제2 부분을 상기 제2 이진 값과 비교하여 상기 카운트가 상기 제2 이진 값 이상이라고 결정함으로써 수행됨 -; 및
    상기 제어기를 통해, 상기 카운트가 상기 제2 이진 값 이상이라고 결정하는 것에 응답하여 상기 제1 픽셀을 구동하여 이미지 프레임을 제시하도록 할당된 나머지 지속 시간 동안 광 방출을 중단하는 단계를 포함하는, 방법.
  16. 제15항에 있어서,
    상기 제어기를 통해, 적어도 부분적으로 상기 제1 이진 값에 기초하여 상기 제1 픽셀을 구동하여 광을 방출하기 전에 상기 제1 픽셀을 초기화하는 단계; 및
    상기 제어기를 통해, 상기 카운터에 의해 유지되는 상기 카운트를 증분시키기 전에 상기 제1 픽셀의 노드를 예비충전하는 단계를 포함하는, 방법.
  17. 제15항에 있어서, 상기 이진 출력의 상기 제1 부분은 상기 이진 시퀀스의 최상위 비트 위치에 대응하고, 상기 이진 출력의 상기 제2 부분은 상기 이진 시퀀스의 임의의 나머지 비트 위치들에 대응하는, 방법.
  18. 제15항에 있어서, 상기 제어기를 통해, 상기 제1 픽셀 및 상기 비교를 수행하는 데 사용되는 비교기 회로부를 재설정하여 후속 이미지 프레임을 준비하기 위한 전압을 재설정하는 단계를 포함하는, 방법.
  19. 제15항에 있어서,
    상기 제어기를 통해, 적어도 부분적으로 상기 제1 이진 값에 기초하여 상기 제1 픽셀을 구동하여 광을 방출하는 단계를 포함하고, 상기 광을 방출하는 단계는 적어도 부분적으로,
    상기 제어기를 통해, 상기 카운트가 상기 제1 이진 값 이하임을 나타내도록 구성된 제1 비교 결과에 응답하여 상기 제2 메모리와 상기 제1 픽셀 사이에 배치된 스위치를 디스에이블하고;
    상기 제어기를 통해, 상기 카운트가 상기 제1 이진 값보다 크다고 결정하는 것에 응답하여 상기 스위치를 인에이블함으로써 수행되는, 방법.
  20. 제19항에 있어서, 적어도 부분적으로 상기 제2 이진 값에 기초하여 상기 제1 픽셀을 구동하여 광을 방출하는 단계는 또한, 상기 제어기를 통해, 라이트 백(write back) 기간 동안 상기 제1 픽셀의 발광 회로부에 결합된 인버터 쌍에 제2 비교 결과를 로딩하는 단계를 포함하는, 방법.
  21. 시스템으로서,
    타겟 그레이 레벨에 대응하는 이진 값의 제1 부분을 제1 픽셀에 저장하기 위한 수단;
    상기 타겟 그레이 레벨에 대응하는 상기 이진 값의 제2 부분을 상기 제1 픽셀 외부에 저장하기 위한 수단; 및
    적어도 부분적으로 상기 이진 값의 상기 제1 부분 및 상기 이진 값의 상기 제2 부분에 기초하여 상기 제1 픽셀을 구동하여 상기 타겟 그레이 레벨에서 광을 방출하기 위한 수단을 포함하는, 시스템.
  22. 제21항에 있어서, 상기 제1 픽셀을 구동하여 상기 타겟 그레이 레벨에서 광을 방출하기 위한 수단은,
    상기 이진 값의 상기 제1 부분을 시간의 양에 대응하는 카운트와 비교하기 위한 수단; 및
    적어도 부분적으로 상기 비교에 기초하여 상기 제1 픽셀을 구동하여 광을 방출하기 위한 수단을 포함하는, 시스템.
  23. 제21항에 있어서, 상기 제1 픽셀을 구동하여 상기 타겟 그레이 레벨에서 광을 방출하기 위한 수단은,
    상기 이진 값의 상기 제1 부분의 비트 심도에 대응하는 카운트를 유지하기 위한 수단; 및
    상기 이진 값의 상기 제2 부분이 제1 상태에 대응하면 상기 카운트의 전체에 걸쳐 상기 제1 픽셀을 구동하여 광을 방출하고 상기 이진 값의 상기 제2 부분이 제2 상태에 대응하면 적어도 부분적으로 상기 이진 값의 상기 제1 부분에 기초하여 상기 제1 픽셀을 구동하여 광을 방출하기 위한 수단을 포함하는, 시스템.
  24. 전자 디바이스로서,
    제1 픽셀에 대한 타겟 그레이 레벨에 대응하는 디지털 데이터를 생성하도록 구성된 프로세싱 회로부; 및
    전자 디스플레이를 포함하고, 상기 전자 디스플레이는,
    적어도 상기 디지털 데이터의 최상위 비트를 유지하도록 구성된 제1 메모리를 포함하는 디스플레이 드라이버 집적 회로; 및
    상기 제1 픽셀을 포함하고, 상기 제1 픽셀은 적어도 상기 디지털 데이터의 최하위 비트를 유지하도록 구성된 제2 메모리를 포함하는, 전자 디바이스.
  25. 시스템으로서,
    제1 픽셀의 타겟 그레이 레벨에 대응하는 디지털 데이터의 최상위 비트를 저장하도록 구성된 제1 메모리를 포함하는 디스플레이 드라이버 집적 회로; 및
    상기 제1 픽셀을 포함하는 디스플레이 패널을 포함하고, 상기 디스플레이 패널은,
    상기 제1 픽셀의 상기 타겟 그레이 레벨에 대응하는 상기 디지털 데이터의 복수의 최하위 비트들을 저장하도록 구성된 제2 메모리;
    상기 디지털 데이터의 상기 복수의 최하위 비트들과 동일한 비트 심도를 갖는 카운트에 대응하는 복수의 카운터 값들;
    상기 디지털 데이터의 상기 복수의 최하위 비트들을 상기 복수의 카운터 값들과 각각 비교하도록 구성된 복수의 비교기들; 및
    상기 제1 픽셀을 구동하여 광을 방출하도록 구성된 드라이버 회로부를 포함하고, 상기 제1 픽셀은,
    상기 디지털 데이터의 상기 최상위 비트가 제1 상태를 가지면 연속적으로 광을 방출하고;
    상기 디지털 데이터의 상기 최상위 비트가 제2 상태를 가지면 상기 복수의 비교기들에 의한 상기 비교들에 기초하여 변조되는, 시스템.
KR1020227030170A 2020-03-31 2021-03-12 전자 디스플레이의 이중-메모리 구동 KR102702050B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063003039P 2020-03-31 2020-03-31
US63/003,039 2020-03-31
US17/196,759 2021-03-09
US17/196,759 US11527209B2 (en) 2020-03-31 2021-03-09 Dual-memory driving of an electronic display
PCT/US2021/022178 WO2021202085A1 (en) 2020-03-31 2021-03-12 Dual-memory driving of an electronic display

Publications (2)

Publication Number Publication Date
KR20220127342A true KR20220127342A (ko) 2022-09-19
KR102702050B1 KR102702050B1 (ko) 2024-09-05

Family

ID=77856370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030170A KR102702050B1 (ko) 2020-03-31 2021-03-12 전자 디스플레이의 이중-메모리 구동

Country Status (6)

Country Link
US (2) US11527209B2 (ko)
EP (1) EP4094246A1 (ko)
JP (1) JP7541103B2 (ko)
KR (1) KR102702050B1 (ko)
CN (1) CN115210799A (ko)
WO (1) WO2021202085A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4390654A1 (en) * 2022-12-23 2024-06-26 Microoled Fast and lightweight writing of pixels in an active matrix digital display based on an adaptation of the pixel bit depth in a command

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089496A1 (en) * 2001-01-10 2002-07-11 Takaji Numao Display device
US20030103046A1 (en) * 2001-11-21 2003-06-05 Rogers Gerald D. Method and system for driving a pixel
KR20040002759A (ko) * 2002-06-28 2004-01-07 세이코 엡슨 가부시키가이샤 전기광학 장치의 구동 방법, 전기광학 장치 및 전자기기
US7738001B2 (en) * 2003-04-29 2010-06-15 Cambridge Display Technology Limited PWM driver for a passive matrix display and corresponding method
US20120069060A1 (en) 2007-01-04 2012-03-22 Micron Technology, Inc. Nor-based grayscale for a digital display
US20170330509A1 (en) * 2016-05-10 2017-11-16 X-Celeprint Limited Multi-pixel distributed pulse width modulation control
US9858902B2 (en) * 2014-03-12 2018-01-02 Brass Roots Technologies, LLC Bit plane memory system
WO2019217242A1 (en) * 2018-05-08 2019-11-14 Apple Inc. Memory-in-pixel display

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231835A (ja) * 1998-02-16 1999-08-27 Denso Corp 表示装置
US7113195B2 (en) 2002-04-30 2006-09-26 Intel Corporation Generating pulse width modulated waveforms to digitally drive pixels
BRPI0712687C8 (pt) 2006-06-02 2019-09-10 Compound Photonics Ltd método para realizar ações direcionadas para transmitir luz de gravação; válvula de gravação óptica
JP2008276027A (ja) 2007-05-01 2008-11-13 Noritake Co Ltd 画像表示装置
KR20100017485A (ko) 2007-05-01 2010-02-16 가부시키가이샤 노리타케 캄파니 리미티드 화상 표시 방법 및 장치
US8223179B2 (en) 2007-07-27 2012-07-17 Omnivision Technologies, Inc. Display device and driving method based on the number of pixel rows in the display
JP4821029B2 (ja) 2009-01-09 2011-11-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
TWI407415B (zh) 2009-09-30 2013-09-01 Macroblock Inc 掃描型顯示裝置控制電路
US11049448B2 (en) 2018-05-08 2021-06-29 Apple Inc. Memory-in-pixel architecture
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
US10867548B2 (en) 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
KR20210083644A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR20210100785A (ko) * 2020-02-06 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089496A1 (en) * 2001-01-10 2002-07-11 Takaji Numao Display device
US20030103046A1 (en) * 2001-11-21 2003-06-05 Rogers Gerald D. Method and system for driving a pixel
KR20040002759A (ko) * 2002-06-28 2004-01-07 세이코 엡슨 가부시키가이샤 전기광학 장치의 구동 방법, 전기광학 장치 및 전자기기
US7738001B2 (en) * 2003-04-29 2010-06-15 Cambridge Display Technology Limited PWM driver for a passive matrix display and corresponding method
US20120069060A1 (en) 2007-01-04 2012-03-22 Micron Technology, Inc. Nor-based grayscale for a digital display
US9858902B2 (en) * 2014-03-12 2018-01-02 Brass Roots Technologies, LLC Bit plane memory system
US20170330509A1 (en) * 2016-05-10 2017-11-16 X-Celeprint Limited Multi-pixel distributed pulse width modulation control
WO2019217242A1 (en) * 2018-05-08 2019-11-14 Apple Inc. Memory-in-pixel display

Also Published As

Publication number Publication date
JP7541103B2 (ja) 2024-08-27
WO2021202085A1 (en) 2021-10-07
CN115210799A (zh) 2022-10-18
JP2023515659A (ja) 2023-04-13
KR102702050B1 (ko) 2024-09-05
EP4094246A1 (en) 2022-11-30
US20210304682A1 (en) 2021-09-30
US20230014712A1 (en) 2023-01-19
US11527209B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
US11798481B2 (en) Pixel circuitry and operation for memory-containing electronic display
US10867548B2 (en) Systems and methods for memory circuitry in an electronic display
KR102321174B1 (ko) 메모리-인-픽셀 디스플레이
US10984706B2 (en) Device and method for improved LED driving
CN106558285B (zh) 用于改进led驱动的设备和方法
US11049448B2 (en) Memory-in-pixel architecture
EP2889860B1 (en) Organic light emitting diode display device and method of driving the same
US10573234B2 (en) Systems and methods for in-frame sensing and adaptive sensing control
US20190325816A1 (en) Pre-compensation for pre-toggling-induced artifacts in electronic displays
US11756481B2 (en) Dynamic voltage tuning to mitigate visual artifacts on an electronic display
US11417298B2 (en) Correction for defective memory of a memory-in-pixel display
US20230014712A1 (en) Dual-memory driving of an electronic display
US20240005833A1 (en) Dynamic vreset and vssel tuning for better low gray accuracy and power saving
US20240105115A1 (en) Electronic Display Timing to Mitigate Image Artifacts or Manage Sensor Coexistence

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)