CN115210799A - 电子显示器的双存储器驱动 - Google Patents

Abstract

一种显示系统可包括：在像素外部的存储第一数字数据值的存储器；在该像素内部的存储第二数字数据信号的存储器，其中第一数字数据信号和第二数字数据信号的组合可指示对于特定图像帧分配给该像素的目标灰度级。可根据第一数字数据信号将该像素驱动第一持续时间，并且根据第二数字数据信号将该像素驱动第二持续时间。

Description

电子显示器的双存储器驱动

相关申请的交叉引用

本专利申请是要求2020年3月31日提交的名称为“DUAL-MEMORY DRIVING OF ANELECTRONIC DISPLAY”的美国临时专利申请63/003,039的优先权的非临时专利申请，该临时申请据此全文以引用方式并入以用于所有目的。

发明内容

下面阐述本文所公开的某些实施方案的概要。应当理解，呈现这些方面仅仅是为了向读者提供这些特定实施方案的简明概要，并且这些方面并非旨在限制本公开的范围。实际上，本公开可涵盖下面可没有阐述的多个方面。

用于通过在电子显示器的像素中实现存储器来减少被传输和处理以准备用于呈现在电子显示器上的图像的图像数据的带宽或同时传输量的方法和系统可提供巨大的价值。存储器在像素中的这种实现方式可以允许消除或减小与电子显示器相关联的帧缓冲器的大小。在像素中具有存储器也可以减少电子显示器的设计复杂性，因为同时传输到电子显示器的像素阵列的图像数据越少，就可以设计越简单的电子显示器。例如，像素可以被编程为更小的组，因为像素中的存储器存储值直到图像的呈现时间。

本公开描述了具有一个或多个像素的电子显示器，该一个或多个像素包括存储器和驱动器，其可以帮助减少与传输和处理图像数据以用于在电子显示器上呈现相关联的带宽。在像素中包括存储器可以使得能够在将图像数据输出到像素的发光部分之前存储图像数据。因此，像素内存储器可以通过充当像素的单独帧缓冲器来减少或在一些情况下消除对电子显示器中的帧缓冲器的依赖。像素内存储器可以与驱动器结合使用以致使像素的发射光部分发射光。

附图说明

在阅读以下详细描述并参考附图时可更好地理解本公开的各个方面，在附图中：

图1为根据实施方案的电子设备的示意性框图；

图2是根据实施方案的表示图1的电子设备的实施方案的手表的透视图；

图3是根据实施方案的表示图1的电子设备的实施方案的平板设备的前视图；

图4是根据实施方案的表示图1的电子设备的实施方案的计算机的前视图；

图5为根据实施方案的图1的电子设备的显示系统的框图；

图6是根据实施方案的图5的显示系统的像素阵列的框图；

图7是根据实施方案的图5的显示系统的另一个示例性像素阵列的框图；

图8是根据实施方案的图6的像素阵列中的像素的框图，该像素根据单脉冲宽度调制发射方案来发射光；

图9是根据实施方案的用于操作图8的像素的过程；

图10是根据实施方案的示例性二进制序列的图示，它与每个二进制序列中每个位的相对权重的表示相邻，以帮助说明图8描述的单脉冲宽度调制方案；

图11A是根据实施方案的对应于实现的无重新排序的位平面图；

图11B是根据实施方案的对应于实现的无重新排序的误差图；

图11C是根据实施方案的对应于两个重新排序的位平面图；

图11D是根据实施方案的对应于两个重新排序的误差图；

图11E是根据实施方案的对应于三个重新排序的位平面图；

图11F是根据实施方案的对应于三个重新排序的误差图；

图11G是根据实施方案的对应于重新排序的理想情况的位平面图；

图11H是根据实施方案的对应于重新排序的理想情况的误差图；

图12是根据实施方案的框图，它将图5的显示系统与在电子显示器的有效区域之外具有智能缓冲器的第一示例性显示系统进行比较；

图13是根据实施方案的第二示例性显示系统的框图，该显示系统具有在面板的像素内部的存储器和在智能缓冲器内部但分配给面板的相应像素的存储器；

图14是根据实施方案的第三示例性显示系统的框图，该显示系统具有在面板的像素内部的存储器和在该显示系统外部但分配给面板的相应像素的存储器；

图15是根据实施方案的强调控制器可如何使用目标灰度级来驱动图8的像素的图示；

图16是示出根据实施方案的灰度级与脉冲宽度控制操作之间的关系的曲线图；

图17是根据实施方案的图8的示例性像素的电路图；

图18是根据实施方案的将计数的变化与发射控制信号的状态进行比较的时序图；

图19是根据实施方案的用于操作图17的像素的过程；

图20是根据实施方案的描绘图17的像素的全部打开操作和图17的像素的调制操作的图示；

图21是根据实施方案的描绘图17的像素的全部关闭操作的图示；并且

图22是根据实施方案的与操作图17的像素相关联的信号的时序图，该操作根据图19的过程。

具体实施方式

下文将描述一个或多个具体实施方案。为了提供这些实施方案的简要描述，本说明书中未描述实际具体实施的所有特征。应当了解，在任何此类实际具体实施的开发中，如在任何工程或设计项目中，必须要作出特定于许多具体实施的决策以实现开发者的具体目标，诸如符合可从一个具体实施变化为另一具体实施的与系统相关和与商业相关的约束。此外，应当理解，此类开发工作有可能复杂并且耗时，但是对于受益于本公开的本领域的普通技术人员而言，其仍将是设计、加工和制造的常规工作。

当介绍本公开的各种实施方案的元件时，冠词“一个/一种”和“该/所述”旨在意指存在元件中的一个或多个。术语“包括”和“具有”旨在被包括在内，并且意指可能存在除列出的元件之外的附加元件。附加地，应当理解，参考本公开的“一些实施方案”“实施方案(embodiments)”“一个实施方案”或“实施方案(an embodiment)”并非旨在被解释为排除也结合所引述的特征的附加实施方案的存在。还有，短语A“基于”B旨在意指A至少部分地基于B。而且，术语“或”旨在被包括在内(例如，逻辑或)且不是排他性的(例如，逻辑异或)。换句话讲，短语A“或”B旨在表示A、B或A和B两者。

电子显示器存在于许多电子设备中，从移动电话到计算机、电视、汽车仪表板等。电子显示器已经通过减小单个像素尺寸来实现越来越高的分辨率。然而，增加分辨率可能增加与以下相关联的困难：管理与处理电路在显示图像之前处理的增加分辨率相关联的增加图像数据量，例如通过使用于处理增加图像数据量的功耗增加。此外，增加分辨率可以增加用于将图像数据从处理电路传送到像素阵列以用于呈现图像的带宽，因为在更高的电子显示器分辨率下使用更多的图像数据来传送相同的图像。

本公开的实施方案涉及用于实现可用作每个像素的单独帧缓冲器的像素内存储器电路的系统和方法。用于实现像素内存储器电路的本公开的系统和方法可以减小为了显示的图像数据到像素阵列的传输带宽，因为像素可以将图像数据存储在存储器中。以此方式，减少了像素外部的用于临时存储图像数据的帧缓冲器的依赖，因为像素具有其自身的存储器以在显示图像数据之前存储其自身的图像数据。

存储器可以在包括发光二极管(LED)的像素电路中实现。有机发光二极管(OLED)表示可存在于像素中的一种类型的LED，但也可使用其他类型的LED或发光元件。可在像素电路中使用的其他发光或容光部件包括用于支持液晶显示器(LCD)、等离子体显示面板和/或点矩阵显示器的部件。

在一些情况下，用于每个像素的一些存储器可被包括在像素电路中，而用于每个像素的一些存储器可被包括在显示器的驱动电路中。当在像素中实现的存储器不与为像素另外分配的外部存储器组合使用时，存储在存储器中的图像数据的最大位深度可由为每个像素指定的物理占有面积定义限制。例如，在每个像素中使用的存储器的量，以及因此在呈现图像时用于表示每个像素参考的目标灰度级的相应位的数量可受到显示器面板内专用于每个像素的空间量的限制。

将为每个像素指定的存储器分到显示器的单独部分中可增加为每个像素指定的存储器的量，并且实现用于表示目标灰度级的相应位的数量的增加。例如，应当理解，可在像素内包括与其他像素内存储器面板相同数量的存储器存储单元，但是可使用附加的位来表示目标灰度级，这至少部分地由于在显示器的驱动电路中包括用于像素的附加存储器。

此外，在一些情况下，可使用多个驱动循环来呈现一个图像帧。这些多个驱动循环可被认为是“子帧”，其中用于特定像素的相同存储单元可在分配用于呈现图像帧的持续时间内多次加载数据。当使用子帧驱动显示器以呈现整个帧时，可利用子帧周期来将目标灰度级分成基于子帧的块。例如，表示目标灰度级的位的某个部分可用于在第一子帧期间驱动显示器发射光，而表示目标灰度级的这些位的另一个部分可用于在第二子帧期间驱动显示器，其中在这两个子帧上的光发射将发射出现为整个图像帧的目标灰度级的光。

使用像素内存储器技术的显示器还可实现为像素分配的设置在用于显示器的驱动器中的存储器。可与像素的内部存储器和像素的外部存储器的使用结合地利用子帧和/或通过这些内部存储器和外部存储器的使用来自动地利用子帧。例如，可驱动像素根据存储在为像素分配的外部存储器中的数据发射光达对应于第一子帧的持续时间，并且驱动像素根据存储在像素内部的存储器(例如，像素内存储器)中的数据发射光达第二子帧的至少一部分。目标灰度级可定义从内部存储器驱动像素多少子帧以及从外部存储器驱动像素多少子帧以引起能够感知为目标灰度级的总光发射。以此方式，在第一子帧期间从像素发射的光和在第二子帧期间从像素发射的光的组合可由显示器的观察者感知为对应于该像素的目标灰度级。

将处于目标灰度级的像素的驱动分成跨越多个子帧的多个驱动操作可改善像素驱动方法。划分成多个驱动操作可由电子设备的处理电路(例如，显示驱动器、控制器)使用电子设备的基于计数器的系统自动地控制。

当处理电路控制驱动操作时，可分析每个目标灰度级以确定驱动操作的组合以生成期望的光发射。用于驱动像素发射光的操作可包括：选择性地从在像素内部的存储器(例如，像素内存储器)驱动像素，从在像素外部但是分配给像素的存储器(例如，分配的外部存储器)驱动像素，或它们的组合。此外，应当注意，从在像素外部的存储器驱动像素还可涉及在子帧的持续时间的未调制和/或连续光发射指令(或无光发射指令)。例如，像素可被驱动以在子帧的持续时间发射光，而不期望光发射在子帧期间停止，和/或被驱动以在子帧持续时间不发射光，而不期望光发射在该子帧期间开始。将未调制的发射指令与调制发射指令组合可意味着像素在第一子帧被驱动以发射未调制的光，在第二子帧的至少一部分被驱动以发射调制的光(例如，微调在第一子帧期间呈现的灰度级)，并且在已经使用第一子帧和第二子帧呈现了目标灰度级之后在第三子帧被驱动以不发射光(例如，未调制的零发射)。以此方式，当目标灰度级大于阈值灰度级时，可使用与目标灰度级小于阈值灰度级时不同的操作组合。

当基于计数器的系统控制驱动操作时，像素可响应于目标灰度级与当前计数之间的比较的结果在上述驱动操作之间自动切换。例如，可将表示计数器当前计数的二进制数据子集与表示每次计数变化时的目标灰度级的二进制的相同位位置进行比较。在等待表示目标灰度级的二进制数据子集与表示计数的二进制数据子集匹配的同时，可驱动像素发射未调制的光。当存储在对应位位置中的数据匹配时，根据表示目标灰度级的剩余二进制数据来驱动像素，从而驱动像素发射调制的光。应当理解，当被称为调制光时，从像素发射的光可根据存储在像素的存储器中的图像数据而不是存储在为像素分配的外部存储器中的数据来发射。

当驱动像素发射调制的光或未调制的光(或无光)时，可使用数据覆写和/或存储器禁用操作。存储和传输到在像素内部的存储器的数据可由控制信号覆写或禁用，以避免影响像素在子帧的持续时间的输出。控制信号可禁用在像素内部的存储器，并且可允许所分配的外部存储器驱动像素。

例如，当目标灰度级介于0与第一阈值之间时，在像素内部的存储器可与子像素的至少发光部分解耦，因此可暂时不使用或者可被提供“0”值以这样做。禁用或不使用在像素内部的存储器可允许所分配的外部存储器在第一子帧驱动像素，并且在像素内部的存储器可在第二子帧驱动像素。在一些情况下，可由比较器对来自所分配的外部存储器的输出和来自计数器的输出进行比较。该比较器的输出可用作控制信号以控制在像素内部的存储器与像素的发光部分的耦接或解耦。然而，在一些情况下，控制信号可由控制器或驱动器生成以直接控制操作。

两个或更多个所分配的存储器的使用可通过例如将驱动范围的可能性延伸超过像素面板的物理边界所允许的范围来改进驱动方法。例如，存储6位数据的存储器可被包括在像素内，但是不同于限于6位数据(例如，64个灰度级选项)，该像素可被驱动以根据8位数据(例如，256个灰度级选项)来发射光，而不使用在像素内部的8位存储器的占有面积。此外，在像素内部的存储器可根据存储在所分配的外部存储器中的数据与像素在第一子帧刷新期间发射光的同时或并行地加载用于发光的数据。如本文所讨论的驱动像素可利用单脉冲宽度调制驱动方法来改善显示器相对于其他像素内存储器驱动方法的可感知外观。实际上，使用单脉冲宽度调制驱动方法可对驱动方法诸如二进制脉冲宽度调制(BPWM)驱动方法加以改进，因为其他驱动方法可能引入视觉伪影，诸如由于用二进制脉宽调制驱动的像素的发光二极管(LED)的缓慢充电引起的视觉伪影。

为了便于说明，图1中示出了电子设备10。如在下面更详细描述的，电子设备10可为任何合适的电子设备，诸如计算机、移动电话、便携式媒体设备、平板电脑、电视、虚拟现实头戴式耳机、车辆仪表板等。因此，应当指出的是，图1仅为一个示例，并且旨在例示可存在于电子设备10中的部件的类型。电子设备10可包括处理内核复合体12，诸如片上系统(SoC)和/或一个或多个处理电路、一个或更多个存储设备(例如，存储设备14)、一个或多个通信接口(例如，通信接口16)、一个或多个电子显示器(例如，电子显示器、显示器18)、一个或多个输入结构(例如，输入结构20)和一个或多个电源(例如，电源22)。图1中描述的各种部件可包括硬件元件(例如，电路)、软件元件(例如，存储指令的有形非暂态计算机可读介质)或硬件元件和软件元件的组合。应当指出的是，各种描绘的部件可被组合成较少部件或分离成附加部件。

使用包含发光部件(例如，LED、OLED)的像素，显示器18可显示由处理内核复合体12生成的图像。处理内核复合体12可与存储设备14可操作地耦接。处理内核复合体12可执行存储在存储设备14中的指令以执行诸如生成和/或传输图像数据的操作。如此，处理内核复合体12可以包括一个或多个通用微处理器、一个或多个专用集成电路(ASIC)、一个或多个现场可编程逻辑阵列(FPGA)、或其任何组合。

除了指令之外，存储设备14还可存储要由处理内核复合体12处理的数据。因此，在一些实施方案中，存储设备14可包括一个或多个有形非暂态计算机可读介质。存储设备14可以是易失性的和/或非易失性的。例如，存储设备14可以包括随机存取存储器(RAM)和/或只读存储器(ROM)、可重写非易失性存储器(诸如闪存存储器、硬盘驱动器、光盘等)，或它们的任何组合。

如图所示，处理内核复合体12也可与通信接口16可操作地耦接。在一些实施方案中，通信接口16可便于与另一电子设备和/或网络传送数据。例如，通信接口16(例如，射频系统)可以使得电子设备10能够通信地耦接到诸如蓝牙网络的个人区域网(PAN)，诸如1622.11x Wi-Fi网络的局域网(LAN)，和/或诸如4G或长期演进(LTE)蜂窝网络、5G等的广域网(WAN)。

附加地，如所描绘的，处理内核复合体12也可操作地耦接到电源22。在一些实施方案中，电源22可以向电子设备10中的一个或多个部件(诸如处理内核复合体12和/或显示器18)提供电力。因此，电源22可包括任何合适的能量源，诸如可再充电的锂聚合物(Li-poly)电池和/或交流电(AC)电源转换器。

如图所示，电子设备10还与输入结构20可操作地耦接。在一些实施方案中，输入结构20可例如通过接收用户输入而便于与电子设备10进行用户交互。因此，输入结构20可包括按钮、键盘、鼠标、触控板等。附加地，在一些实施方案中，输入结构20可包括显示器18中的触摸感测部件。在此类实施方案中，触摸感测部件可通过检测物体触摸显示器18的表面的发生和/或位置来接收用户输入。

除了实现用户输入之外，显示器18可包括具有一个或多个显示器像素的显示面板。如上所述，显示器18可控制从显示器像素发出的光以至少部分地基于对应的图像数据，通过显示帧来呈现信息的视觉表示诸如操作系统的图形用户界面(GUI)、应用界面、静态图像或视频内容。如所描绘的，显示器18可操作地耦接到处理内核复合体12。以此方式，显示器18可至少部分地基于由处理内核复合体12生成的图像数据来显示帧。附加地或另选地，显示器18可以至少部分地基于经由通信接口16和/或输入结构20接收的图像数据来显示帧。

如可理解的那样，电子设备10可呈现多种不同的形式。如图2所示，电子设备10可呈现手表30的形式。出于说明的目的，手表30可以是可购自苹果公司(Apple Inc.)的任何Apple

型号。如图所示，手表30包括壳体32(例如，外壳)。在一些实施方案中，壳体32可保护内部部件免受物理性损坏，并且/或者屏蔽内部部件使其免受电磁干扰(例如，封装部件)。条带34可以使得手表30能够被佩戴在手臂或手腕上。显示器18可显示与手表30的操作有关的信息。输入结构20可使得用户能够启用或停用手表30、将用户界面导航至主屏幕、将用户界面导航到用户可配置的应用屏幕、激活语音识别特征结构、提供音量控制和/或在震动和响铃模式之间切换。如图所示，输入结构20可以通过壳体32中的开口进入。在一些实施方案中，输入结构20可包括例如连接至外部设备的音频插孔。

电子设备10还可以采用平板设备40的形式，如图3所示。出于说明的目的，平板设备40可以是可购自苹果公司(Apple Inc.)的任何

型号。取决于平板设备40的尺寸，平板设备40可以用作诸如移动电话的手持设备。平板设备40可包括壳体42，若干输入结构20可伸突穿过该壳体。在某些示例中，输入结构20可以包括硬件键盘(未示出)。壳体42还保持显示器18。输入结构20可以使得用户能够与平板设备40的GUI交互。例如，输入结构20可以使得用户能够键入富通信服务(RCS)文本消息、短消息服务(SMS)文本消息或进行电话呼叫。扬声器44可输出所接收的音频信号，麦克风46可捕捉用户的语音。平板设备40还可包括通信接口16以使得平板设备40能够通过有线连接而连接到另一个电子设备。

图4示出了表示电子设备10可采用的另一种形式的计算机48。出于说明的目的，计算机48可以是可购自苹果公司(Apple Inc.)的任何

或

型号。应当理解，电子设备10也可以采用任何其他计算机的形式，包括台式计算机。图4所示的计算机48包括显示器18和包括键盘和触控板的输入结构20。计算机48的通信接口16可包括例如通用串行总线(USB)连接。

在任何情况下，如上所述，操作电子设备10以通过在其显示器18上显示图像来传送信息通常消耗电力。除此之外，如上所述，电子设备10通常存储有限量的电能。因此，为了有助于提高功耗效率，在一些实施方案中，电子设备10可以包括显示器18，该显示器将像素内存储器实现为用于在显示图像时减小或消除外部帧缓冲器的使用的方法，并且因此减少在显示图像时使用帧缓冲器所消耗的电力和/或减少接收到显示器18中的图像数据的带宽。在一些情况下，除了像素内存储器技术之外或者代替像素内存储器技术，可使用内部帧缓冲器(例如，位于显示器18中，诸如位于显示器18的显示驱动器集成电路中)。通过实现像素内存储器或相关技术，显示器18可以用较小带宽的图像数据来编程，从而进一步实现功耗节省。此外，与没有像素内存储器或没有机载帧缓冲器的显示器18相比，使用像素内存储器或机载帧缓冲器的显示器18可以具有较不复杂的设计。可以实现这些益处，因为像素保留传输到其存储器的数据，直到新的图像数据被写入该存储器。

类似地，图像数据的部分可对与显示器18相关联的像素的子集进行一次编程，包括在子像素之间。待显示的图像通常被转换为数字数据或图像数据，使得图像可由显示器18的部件解释。以此方式，图像数据本身可以被分成小“像素”部分，其中的每一个可以对应于显示器18的像素部分，或者与显示器18相对应的显示面板的像素部分。在一些实施方案中，图像数据通过红-绿-蓝光的组合来表示，使得看起来具有单种颜色的一个像素实际上是分别发射一定比例的红光、绿光和蓝光以产生该单种颜色的三个子像素。以此方式，量化红-绿-蓝光的组合的数值或图像数据可以对应于数字发光性级别或灰度级，其关联这些特定子像素的图像数据的颜色的发光性强度(例如，亮度)。可以理解，图像中的灰度级的数量通常取决于用于表示特定显示器18中的灰度级的多个位，其可以被表示为2^N个灰度级，其中N对应于用于表示灰度级的位的数量。作为示例，在显示器18使用8位来表示灰度级的实施方案中，灰度级范围从0(像素发射黑色或不发射光)到255(像素能够发射的最大光和/或全部光)，总共有256个潜在灰度级。类似地，使用6位的显示器18可使用64个灰度级增量来表示每个子像素的亮度强度(例如，为每个子像素指定无光发射和最大光发射之间的值)。

具有在显示器18的像素内部的存储器使得图像数据能够传输到与一种颜色相关联的子像素，而不用使图像数据必须同时传输到与第二颜色相关联的附加子像素。出于本公开的目的，根据红-绿-蓝颜色通道讨论子像素，其中颜色通道是包括单种颜色的灰度级的图像数据层，其在与附加颜色通道组合时产生真实或期望颜色的图像，并且其中颜色通道的图像数据对应于传输到用于颜色通道的子像素的图像数据。然而，应当理解，可以使用颜色通道和/或子像素的任何组合，诸如蓝-绿-红、青色-品红-黄和/或青-品红-黄-黑。

为了帮助说明，在图5中示出了与不实现像素内存储器的显示器18相关联的显示系统50，以及与实现像素内存储器的显示器18相关联的显示系统52，其可以分别在电子设备10中实现。显示系统50包括：用于接收图像数据56的定时控制器54，通过通信链路64通信地耦接到定时控制器54的帧缓冲器58、行驱动器60和列驱动器62，以及接收来自列驱动器62和行驱动器60的控制信号以在显示器18上产生图像的像素阵列66。此外，显示系统52包括：用于接收图像数据56的定时控制器54，通过通信链路68通信地耦接到定时控制器54的行驱动器60和列驱动器62，以及接收来自列驱动器62和行驱动器60的控制信号以在显示器18上产生图像的实现像素内存储器技术的像素阵列70。

在准备显示图像时，显示系统50可以在定时控制器54处接收图像数据56。定时控制器54可以接收并使用图像数据56来确定时钟信号和/或控制信号，以便控制通过列驱动器62和行驱动器60将图像数据56提供给像素阵列66。附加地或另选地，在一些实施方案中，图像数据56由帧缓冲器58接收。

在任一种情况下，帧缓冲器58可以用作定时控制器54的外部存储器，以在将图像数据56输出到列驱动器62和/或行驱动器60之前存储该图像数据。定时控制器54可以通过通信链路64将图像数据56从帧缓冲器58输出到列驱动器62和/或行驱动器60。

通信链路64是足够大的(例如，通过图像数据的传输带宽确定)，以便同时将与所有通道相关的图像数据56传输到行驱动器60和/或列驱动器62，例如，与红色通道、绿色通道和蓝色通道相关联的图像数据56。以此方式，通信链路64同时传送与像素阵列66的用于红色通道、绿色通道和蓝色通道的相应像素相关联的图像数据56。列驱动器62和行驱动器60可以基于图像数据56将控制信号传输到像素阵列66。响应于控制信号，像素阵列66以不同的发光性、或者通过范围从例如0到255的灰度级指示的亮度发射光以传送图像。

然而，显示系统52在定时控制器54处接收图像数据56。定时控制器54可以使用图像数据56来确定用于将图像数据56提供给像素内存储器像素阵列70的时钟信号。定时控制器54将图像数据56传输到行驱动器60和/或列驱动器62以利用与图像数据56相关联的数字数据信号对像素阵列70的存储器进行编程，其中数字数据信号指示像素阵列70的像素的发射亮度/灰度级。

通过实现像素内存储器储系统和方法，显示系统52可以减少通过通信链路68传送的信号的带宽，例如在与通信链路64上传送的信号的带宽相比时。在一些情况下，图像数据56的单个通道可以通过通信链路64传输(例如，红色通道)，与同时传输到像素阵列66的所有通道(例如，红-绿-蓝通道)相反。以此方式，通信链路68在不同时间传送与像素阵列66的用于红色通道、绿色通道和蓝色通道的相应像素相关联的图像数据56，从而导致用于传送图像数据56的信号的总带宽减少。减少通信链路68的总带宽可以导致电子设备10的功耗减少，因为在给定时间处理更小数据(例如，图像数据的单个通道)可能比处理更多数据(例如，图像数据的三个通道)消耗更少的处理资源。

为了详细说明操作具有像素内存储器的像素阵列70来显示图像，图6是示例性显示系统52、实现像素内存储器的显示系统52A的框图。显示系统52A包括具有一个或多个像素72的L行乘M列的像素阵列70。每个像素72可包括对应于显示器18的颜色通道的子像素74，例如，红色子像素74R、绿色子像素74G和蓝色子像素74B。每个子像素74可包括存储多达N位的存储器78和用以操作子像素74发射光的驱动器(DRV)80。应当理解，所描绘的显示系统52A仅仅是说明性的而非限制性的。例如，在一些实施方案中，像素阵列70可包括子像素74，以便发射与代替红色-绿色-蓝色通道或者除此之外的青色-黄色-品红色通道相对应的各种量的青色光、黄色光和品红色光。

在解释显示系统52A的操作时，定时控制器54接收与要在具有像素阵列70的显示器18上显示的下一图像对应的图像数据56。当经由显示器18呈现图像帧时，定时控制器54可接收图像数据56。定时控制器54可响应于图像数据56来生成控制信号和/或定时信号。这些生成的控制信号和/或时钟信号可与操作像素72的行有关和/或与操作像素72的列有关，因此可分别被传输到行驱动器60和/或列驱动器62。

行驱动器60响应于与从定时控制器54传输的图像数据56相关联的信号，并且为每个红-绿-蓝(RGB)信道生成发射控制信号82和写入控制信号84。列驱动器62也响应于与从定时控制器54传输的图像数据56相关联的信号，生成要传输到每个像素72的存储器78的图像数据86。列驱动器62可以响应于与图像数据56相关联的信号和/或图像数据56而生成图像数据86，然而，在一些实施方案中，图像数据56作为图像数据86传输到每个像素72。列驱动器62为每个子像素74生成大小为N位的数据，从而匹配存储器78的大小(其同样大小为N位)。

通常，通过发射控制信号82、写入控制信号84和图像数据86的传输，操作像素72来发射光以便在显示器18上产生图像。每个像素72接收从行驱动器60传输的发射控制信号82的相应发射控制信号88、写入控制信号84的相应三个写入控制信号90、以及用于像素72的通道的相应图像数据92，例如，用于红色通道的N位图像数据(图像数据-R)92R、用于绿色通道的N位图像数据(图像数据-G)92G和用于蓝色通道的N位图像数据(图像数据-B)92B。写入控制信号84可以使得像素72的存储器78能够通过由列驱动器62传输的图像数据86来编程。此外，发射控制信号82的相应发射控制信号88可以控制像素72是否能够发射光。发射控制信号88传输到列的相应像素72。启用的发射控制信号88可以激活驱动器80，从而致使数字图像数据92从存储器78传输到像素72的发光部分，例如与子像素74相关联的发光二极管(LED)，其使用模拟数据信号来产生从像素72发射的光。在所描绘的实施方案中，像素72的列，例如，第一列中的像素72R1C1、R2C1、R3C1至RLC1接收相同的发射控制信号88。传输到像素72的图像数据92致使像素72发射整体颜色和/或亮度的光。

从像素72发射的感知颜色基于从像素72的三个通道中的每个通道发射的光(即，从每个相应子像素发射的光)而改变。例如，操作每个子像素以输出0的亮度致使像素72看起来是关闭的，而操作红色子像素74R以输出100％的亮度，操作绿色子像素74G输出50％的亮度，并且操作蓝色子像素74B以输出0％的亮度可以致使像素72发射被感知为橙色的整体颜色。因此，数据被渲染并传输到每个子像素74以对应于像素72的单独颜色通道。

在像素72中实现存储器78使得图像数据92能够在图像的期望呈现时间之前被编程到像素72中。在一些实施方案中，启用的写入控制信号90致使存储器78清除(或重写)存储的图像数据92，在不启用写入控制信号90的情况下可以致使存储器78保持编程的图像数据92。例如，为了写入新的图像数据，写入控制信号—R 90R可以致使清除红色子像素74R的存储器78，从而使得能够写入要被加载到存储器78中的新图像数据，即图像数据—R 92R。在该示例中，写入控制信号—B 90B未被启用，因此蓝色子像素74B的存储器78不清除并继续保持其编程的图像数据，即图像数据—B 92B。在像素72中具有存储器78是对显示技术和处理技术的改进，因为存储器78使得能够一次写入图像数据86的部分而不是整个数据帧，从而导致用于传送图像数据以供在显示器18上显示的可用带宽的改进使用，以及用于处理图像数据的功耗的改进，如前面参考图5所解释的。

在像素阵列70中，图像数据86通过直接通信耦接(例如，通过通信耦接94)从列驱动器62传送到子像素74。在一些实施方案中，多路复用电路可以用于控制图像数据86到子像素74的传输，使得列驱动器62使用多路复用控制信号来仲裁图像数据到子像素74的传输，例如其中在这种仲裁中，红色子像素74R可以不与蓝色子像素74B和/或绿色子像素74G同时接收图像数据。

详细来讲，图7是与另一个示例性显示系统52、实现像素内存储器技术的显示器18相关联的显示系统52B的框图。类似于图6所示的显示系统52A，显示系统52B包括L行×M列的像素阵列70，其中一个或多个像素72各自具有子像素74，例如红色子像素74R、绿色子像素74G和蓝色子像素74B，其中每个子像素74包括用于存储多达N位的存储器78和用于操作子像素74以发射光的驱动器(DRV)80。应当理解，所描绘的显示系统52B仅仅是说明性的而非限制性的。应当注意，显示系统52的功能和/或描述对于图6和图7都是共同的，如本文所依赖的。

在图7中的显示系统52B中，像素阵列70包括多路复用电路96，其从列驱动器62接收大小为N位的图像数据98。多路复用电路96响应于多路复用控制信号101的相应多路复用控制信号(MUX控制信号)100。MUX控制信号100可以引起多路复用电路96将数据输出到像素72的子像素74。以此方式，通过MUX控制信号100的发射，列驱动器62可以操作以经由例如通信耦接94对像素72的子像素74(例如，一个颜色通道)进行一次编程。对于像素阵列70，可以使用子像素74电路的各种实施方案。

图8示出了实现像素内存储器技术的子像素74的实施方案的示例。图8是使用单脉冲宽度驱动方法(例如，单脉冲宽度调制发射方案)驱动的子像素74的框图。子像素74包括存储器78、驱动器80、电流源102、发光部件(例如，电路、发光二极管(LED)104)、开关106和计数器108。子像素74可接收各种信号，包括对应于要渲染的当前帧的子像素74的操作的图像数据56的一部分(例如，图像数据56A)、灰度级时钟110、公共电压112、第一参考电压114、第二参考电压116和数据时钟118。应当理解，所描绘的子像素74仅仅是例示性的而非限制性的。例如，存储器78可以是8位寄存器或用于存储任何合适数量的位的任何合适的存储器电路。所描绘的子像素74可以根据单脉冲宽度调制发射方案发射。此外，如上所述，图像数据56A可对应于根据非多路复用驱动方案(例如，如至少部分地参考图6所述)传输的图像数据92和/或对应于根据多路复用驱动方案(例如，如至少部分地参考图7所述)传输的图像数据98。

为了解释子像素74的操作，图像数据56A从例如列驱动器62传输到存储器78。附加地或另选地，可以将图像数据92/图像数据56或任何合适的图像数据传输到存储器78以进行存储。在接收到图像数据56A时，存储器78存储由数据时钟118计时的图像数据56A。图像数据56A可由二进制数据表示。存储器78可将图像数据56A输出到比较器120(例如，比较器电路)，使得在计数器108每次增量时，对照存储在存储器78中的图像数据56A检查总计数以识别总计数何时大于或等于图像数据56A。

当比较器120确定计数不大于或等于存储在存储器78中的图像数据56A时，比较器120生成控制信号以操作开关106，使LED 104发射光。开关106的操作响应于变化的发射时段(例如，由存储器78中作为图像数据56A存储的数字的大小来定义)而发生，作为调制来自LED 104的光发射的方法，从而使子像素74的感知亮度随着调制改变而改变。以此方式，开关106可被认为是至少部分地基于数字数据信号(诸如图像数据56A和/或来自比较器120的输出)而激活的驱动晶体管。开关106或本文所述的任何开关可以是任何合适的开关设备，诸如金属氧化物半导体场效应晶体管(MOSFET)。以此方式，电子设备10可包括一个或多个p型MOSFET和/或n型MOSFET。可调整控制信号电平以适应不同类型的开关的使用。例如，p型MOSFET可用作图中的开关并被如此描述，但在实际具体实施中是n型MOSFET，因此在操作像素72时可接收相反极性或经调整幅度的控制信号。

例如，通过比较器120和开关106的输出之间的关系，等于“00000000”的图像数据56A可使LED 104不发光，而等于“10101100”或任何非零数字的图像数据56A可使LED 104被感知为更亮的。等于“10101100”的图像数据56A可被感知为更亮的，因为子像素74响应于每个逻辑高值“1”而发射光，通过该值使开关106激活，从而允许从LED104发射光。

开关106在发射时段期间激活的持续时间越长，像素越亮，因为随着时间的推移发射的光越多。在一些情况下，图像数据56A可从子像素74的期望的灰度级导出，而不是灰度级的精确二进制表示，诸如当比例用于表示像素的目标灰度级时。然而，应当注意，可能存在这样的情况：子像素74的目标灰度级确实等于经由图像数据56A传输的二进制表示。

所描绘的具有像素内存储器的子像素74可以根据单脉冲宽度发射方案发射。为了解释子像素74的操作，图像数据56A从例如列驱动器62传输到存储器78以供存储。附加地或另选地，可以将图像数据92/图像数据56或任何合适的图像数据传输到存储器78以进行存储。在一些实施方案中，图像数据56A可由数据时钟118计时到存储器78中，例如在数据时钟118的上升沿、下降沿或这两者上。传送到子像素74的图像数据56A可以对应于子像素74将发射光的期望灰度级。使用存储在存储器78中的图像数据56A，比较器120确定由计数器108表示的当前数字是否小于或等于存储器78中的图像数据56A。换句话讲，计数器108计数达到由图像数据56A指示的数字，并且响应于由计数器108表示的数字满足条件(例如，大于或等于图像数据56A指示的数字)，比较器120在满足条件时输出控制信号以打开开关106。当不满足条件时，比较器120继续输出控制信号以保持开关106闭合，因此继续LED 104的光发射。附加地或另选地，比较器120可以启用停用控制信号以引起开关106的打开。例如，如果存储器78存储对应于数字181的二进制序列10110101，则比较器120将检查计数器108是否已经计数到数字181，并且在计数器108超过数字181之后，比较器120传输信号以打开开关106，从而停止LED 104的光发射。

当开关106关闭时，在公共电压112与第一参考电压114之间产生电连接。这可引起来自电流源102的电流通过LED 104传输，从而引起光从子像素74发射。因此，通过改变由图像数据56A指示的数字，可以改变子像素74的发射时段以控制从子像素74发射的感知光。附加地或另选地，在一些实施方案中，包括第二参考电压116以改变用于控制从LED 104发射的光的总电流值。例如，第二参考电压116可以增加LED 104对电流改变的灵敏度，使得较低的电流值可以用于致使光从LED 104发射，或者用于启用LED 104。

计数器108从0到255计数并且基于灰度级时钟110递增，例如在灰度级时钟110的上升沿。灰度级时钟110的时段表示显示器18的灰度级的增量之间的时间差，例如，发射灰度级100域发射灰度级101之间的发射差。以此方式，计数器108计数达到由存储在存储器78中的图像数据56A表示的数字，从而随后致使发射在对应于期望灰度级的时间段内发生。计数器108可以继续计数超出存储在存储器78中的图像数据56A所表示的数字达到最大值(例如，255)，并且可能以最小值(例如，0)重新开始计数。因此，在一些实施方案中，计数器108的计数范围可以通过计数器108的设计，例如通过计数器108中包括的多个寄存器和/或逻辑部件来限定。到计数器108以0重新开始计数的时候，可以将附加图像数据56A存储到存储器78中，以便在与附加图像数据56A相关联的灰度级的下一发射时段内开始比较。

通过遵循该发射方案，子像素74可以遵循单脉冲宽度调制发射方案。在曲线图122中示出了来自遵循单脉冲宽度调制发射方案的子像素74的光发射的表示。曲线图122包括实际发射时段124和总发射时段126。总发射时段126对应于由作为图像数据56A传输的最大数字(例如，255)表示的发射的总长度，并且可以对应于从子像素74发射的光的最大感知亮度。实际发射时段124对应于子像素74根据作为图像数据56A传输的小于最大值的数字(例如，来自计数器108)而发射光的时段。计数器108从0递增到255，这花费由总发射时段126表示的时间量，而比较器120使得光能够在由实际发射时段124表示的时间量内发射。以此方式，子像素74可以发射具有不同感知亮度的光。

为了详细说明图8所示的子像素74的操作，图9中描述了用于操作具有比较器120和存储器78的子像素74的过程130。通常，过程130包括：使存储器电路初始化(框132)，对来自比较器的公共输出进行预充电(框134)，使计数电路的计数递增(框136)，基于存储在存储器电路中的自动比较器确定来引起发射(框138)，确定计数电路是否已达到最大计数(框140)。响应于计数电路达到最大计数，准备下一个图像(框142)，并且响应于计数电路未达到最大计数，继续基于存储在存储器电路中的自动比较器确定来引起发射(框138)。在一些实施方案中，可至少部分地通过以下操作来执行过程130：使用处理电路(诸如处理内核复合体12)来执行存储在有形非暂态计算机可读介质(诸如存储设备14)中的指令。附加地或另选地，过程130可以至少部分地基于在显示控制电路中形成的电路连接来实现，诸如行驱动器60、列驱动器62和/或定时控制器54。

因此，在一些实施方案中，定时控制器54可将存储器78初始化(框132)。为了将存储器78初始化，定时控制器54可启用控制信号来迫使存储器78的节点到低电压值，诸如通过到行驱动器60或列驱动器62的指令。以图8为例，为了将存储器78初始化，行驱动器60可响应于从定时控制器54接收到控制信号而启用重置信号来重置存储器78的节点的电压值。将存储器78初始化可使子像素74的发光电路(例如，LED 104)能够发射，直到比较器120输出控制信号以停止光发射(例如，响应于计数器108达到存储在存储器中的灰度级)为止。换句话讲，对于实现比较器120的一个或多个子像素74，子像素74可以同时开始光发射但在不同时间停止光发射—其中光发射的相应持续时间对应于相应子像素74的目标灰度级。

在将存储器78初始化之后，定时控制器54可将来自比较器120的公共输出预充电(框134)。定时控制器54可启用预充电信号(例如，经由行驱动器60，经由列驱动器62)来引起使子像素74的电路升压的电压，从而改善子像素74的对来自比较器120的输出的变化的响应性。应当理解，可使用任何合适的电路布置来促进对子像素74进行预充电。

在对比较器120进行预充电之后，定时控制器54可使计数器108的计数递增(框136)。定时控制器54可通过使用灰度级时钟110来使计数器108递增。在使计数器108递增之后，子像素74可自动确定计数器108的计数是否大于或等于由图像数据56A表示的值。这是因为计数的各个位和图像数据56A的各个位分别被传输到比较器120。比较器120可在没有任何位匹配时输出逻辑高值，或者可在每个位匹配时或者在位改变以表示图像数据56A已经被计数超过时输出逻辑低值。

在使计数电路的计数递增之后，定时控制器54可基于比较器120的输出来引起光发射(框138)。从比较器120传输的值可激活或停用LED驱动器的开关电路(例如开关106)和负责发射光的LED 104。

定时控制器54可确定计数器108的计数是否为最大计数(框140)。计数器108可从最小值计数到最大值，例如，从0计数到255。因此，当计数电路达到最大值或最大计数时，定时控制器54可执行某些过程步骤以重新开始计数。应当注意，在一些实施方案中，定时控制器54可以倒数而不是正数，因此，定时控制器54可确定是否已经达到最小计数。

响应于未达到最大计数，定时控制器54可继续引起来自子像素74的光发射(框138)。然而，响应于达到最大计数，定时控制器54可准备呈现下一图像帧(框142)。为此，定时控制器54可准备接收对应于用于传送下一图像帧的子像素74的目标灰度级的新图像数据56A。

在一些情况下，定时控制器54可根据由图像数据56A表示的二进制顺序来操作子像素74发射光。有时，行驱动器60可将图像数据56A的位顺序重新排列以提高子像素74的驱动效率，诸如当图像数据56A被热编码时可能发生的。例如，如果图像数据56A等于0010，则行驱动器60可根据等于1-0-0-0的图像数据来操作，使得“1”的发射时间首先出现，并且在对应于“00”的时间段之后不发射。这种重新布置可改进显示器18上的视觉伪影的出现，同时仍然使由“0010”指示的相同灰度级(例如，灰度级＝2)从子像素74发射，而不是由重新排序的图像数据表示的灰度级(例如，灰度级＝8)。当行驱动器60将图像数据56A重新排序时，应当注意，每个位的相对发射时段可保持相同。例如，当表示灰度级为20的数据被重新排序以有效地驱动子像素74时，重新排序不会导致图像数据56A的灰度级变化(例如，重新排序前的灰度级＝20并且重新排序后的灰度级＝20)。

图10是示例性二进制序列150的图示，它与每个二进制序列150中的每个位的相对权重的表示相邻。每个二进制序列可在显示器18的操作中的某个点处对应于图像数据56A。可将相对权重分配给每个二进制序列150的每个位位置(例如，总结在表152中)。位平面图示154可示出当使用位来驱动子像素74发射光时每个位点对整体灰度级的相对影响。

例如，位位置0可对应于对来自子像素74的光发射的1个相对影响单位(例如，2⁰＝1)，位位置3可对应于8个影响单位(例如2³＝8，是位位置0对整体灰度级的影响的4倍)。例如，行156可对应于二进制序列“0001”，行158可对应于二进制序列“0100”，行160可对应于二进制序列“1111”。位平面图示154在视觉上示出了二进制序列150的每个二进制组合的位平面表示。在一些情况下，二进制序列150中对应于图像数据56A的相应二进制序列可用于驱动子像素74，诸如当相应二进制序列作为图8的图像数据56A存储在存储器78中时(例如，当存储器78存储4位时)。

二进制序列150中的相应二进制序列可被热编码以显示该二进制序列如何对应于数字的自然数表示。热编码可将具有基于二进制数的数值的序列162A改变为具有基于多个连续值(例如，连续的“1”或“0”值)的数值的序列162B。在该示例中，序列162B的值可被解释为具有等于“11”(例如，十一)的数值，因为在序列162A热编码之后存在十一个连续的“1”。以不同方式来说明，序列162A对应于二进制数“1011”，它在被热编码时由序列162B“111111111110000”表示。图10还示出了另一个热编码示例。二进制数“1101”可被热编码为等于“111111111111100”。

从位平面图示154可以看出，二进制序列150可在位平面表示中根据图案来表示。例如，位位置3中的位可将二进制序列表示的灰度级从数字0-7改变为表示数字8-15的二进制序列的灰度级。以此方式，位位置3中的位可被认为对由子像素74发射的光的感知的最终值灰度级具有相对高的影响。

进一步详细说明位平面图示154，图11A示出了位平面图170，图11B示出了误差图172，图11C示出了位面图174，图11D示出了误差图176，图11E示出了位平面图178，图11F示出了误差图180，图11G示出了位平面图182，图11H示出了误差图184，其中图11作为整体示出了重新排序对总误差的影响。图11A至图11H表示实现发射方案的显示器18的模拟性能，其中对于表示子像素和/或像素的目标灰度级的六位二进制数进行和未进行重新排序。

位平面图170示出了没有对由六位表示的灰度级进行任何重新排序的发射方案的原始序列，其中所有位平面图170、174、178和182具有对应于光发射的亮部分186和对应于无光发射的暗部分188。在该第一示例中，子像素74可被驱动在每个指示的光部分186处发射光，并且不被驱动在每个指示的暗部分188处发射光。由于人眼可对所发射的光随时间推移进行积分，所以采用调制、非连续方式发射的光可被感知为平滑的。然而，由于在第一位平面图170中没有发生重新排序，根据所指示的光部分186的光发射可能被感知为不完美的并且具有视觉伪影，因为有时调制是能够感知的。调制可附加地或另选地引起动态假轮廓(DFC)伪影，当显示器18的观察者调整观察定位(例如，转动头、移动身体)时，该伪影可能恶化也可能不恶化。

当子像素74被操作为遵循没有重新排序的发射方案(例如，根据位平面图170)发射光时，总错误计数较高(例如，错误计数＝322，错误可被感知为视觉伪影，诸如DFC)，如误差图172所示。可能期望通过重新排序来降低总错误计数，因为这些误差可在显示器18的电子屏幕上显现为例如从一个或多个像素发射的光的动态假轮廓、颜色分裂和/或闪烁。

由于发生重新排序并且最高有效位被重新排序以首先发射以便引起位平面图的灰度级，如位平面图174和位平面图178所示，位平面图案趋向于看起来像位平面图182中所示的理想位平面。此外，如误差图172、误差图176、误差图180和误差图184所示，当发生重新排序时，错误减少。经由位平面的重新排序，可以通过减少错误计数来改善感知的图像质量。

理想情况(例如，位平面图182)示出了位平面图182如在灰度级增加时何趋向逐渐位平面变化，以及总误差如何通过增加重新排序次数来趋向由位平面表示的状态总数量(例如，6位对应于总共64个状态，遵循以下关系：状态数＝2^z，其中z是位数)。此外，应当注意，使用单脉冲宽度调制技术驱动显示器18的子像素74可类似于上述理想情况(例如，位平面图182)，因此可减少在呈现图像帧时发生的可感知视觉伪影的发生。应当注意，本文所述的系统和方法是根据使用这些单脉冲宽度调制技术驱动子像素74来描述的。然而，应当理解，将分配的外部存储器与在像素内部的存储器结合使用可为每种驱动技术提供类似的益处。例如，一些二进制脉冲宽度调制显示系统可受益于从分配给子像素的存储器的组合部分地驱动子像素。

为了进一步说明像素内存储器架构，像素内存储器面板可实现有效区域内的存储器和/或显示器18的智能缓冲器。例如，图12是示出像素内存储器架构显示器210和智能缓冲器架构显示器212的框图。如图所示，像素内存储器结构显示器210包括位于显示器18的有效区域214中的每个子像素74中的存储器78，其中有效区域214包括显示器18的发光部件和用于支持向发光部件的数据传输的通信耦接。在像素内存储器架构显示器210中，数字数据可从存储器216传输到每个相应的子像素74以用于在存储器78中进行局部缓冲。在一些实施方案中，数字数据在传输到存储器78之前从存储器216传输到源区域(SA)218以用于局部缓冲(例如，在子像素74内缓冲)。然而，与存储器78基本上相似的存储器可被包括在智能缓冲器架构显示器212的智能缓冲器220中以消除或至少减小对帧缓冲器的依赖，以及从有效区域214移除存储器78。通过将存储器78移动到智能缓冲器220中，行驱动器60可使用输入锁存器222和输出锁存器224来经由模拟输出电路(诸如驱动器(DRV)80)来仲裁来自每个子像素74的光发射。这里，智能缓冲器220可以表示设置在显示器18的集成电路中但在显示器18的有效区域之外的任何合适的缓冲存储器。应当注意，尽管未具体描绘，可在存储器78和接口电路之间包括读出电路，以使得能够从存储器78传输信号和/或将信号传输到存储器78。

此外，在一些情况下，一些存储器78可被包括在子像素74中，一些存储器78可被包括在智能缓冲器220中。图13是示出另一个示例性像素内存储器架构显示器236的框图。在像素内存储器架构显示器236中，子像素74包括分配给子像素74的总存储器78中的一些(例如，存储器78A)，并且智能缓冲器220包括分配给子像素74的剩余存储器78(例如，存储器78B)。应当注意，在存储器78大致分成两个部分(例如，存储器78A和存储器78B)的这些情况下，图8可简化子像素74中包括的内容。例如，存储器78A可被包括在子像素74中，而存储器78B可设置在子像素74的外部，诸如在智能缓冲器220或另外的存储器中，如图14所示。重新参考图8，为了清楚起见，子像素74的驱动器(DRV)80可包括电流源102、比较器120、开关106、用于将来自存储器78A和/或存储器78B的输出传输到子像素74进行处理的电路等。在一些情况下，比较器120还可设置在子像素74的外部，因此设置在智能缓冲器220、行驱动器60、列驱动器62、定时控制器54等中。

图14是示出像素内存储器架构显示器238的又一个示例的框图。在像素内存储器架构显示器238中，子像素74包括分配给子像素74的总存储器78中的一些(例如，存储器78A)和存储器216(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM))，包括分配给子像素74的剩余存储器78(例如，存储器78B)。应当注意，尽管在图13和图14中没有特别描绘，但是源区域218可另外地耦接在智能缓冲器220与有效区域214之间和/或耦接在存储器216与有效区域214之间，类似于图12所示。

智能缓冲器220和/或与存储器216相关联的控制器可在将图像数据56A的一部分发送到存储器78A之前对接收到的图像数据56A执行热编码操作。热编码操作可帮助将目标灰度级转换为可行操作和/或生成控制信号来对某些开关的激活定时。在一些情况下，控制存储器78A或存储器78B中的哪一者影响子像素74的光发射的开关可接收基于已被热编码的存储器78B的数据生成的控制信号。例如，当存储器78B存储“1010”的最高有效位时，当从数字0(作为4位二进制序列允许的第一个二进制状态)开始计数时，最高有效位等于数字7，开关可由等于“1111 1110 0000 0000”的控制信号控制。控制信号可在与预期计数器达到数字7时基本上相似的时间切换。

详细来讲，图15是强调电子设备10(例如，电子设备10的控制器或处理器)可如何将目标灰度级转换为操作的图示。例如，电子设备10可基于由定时控制器54、行驱动器60、列驱动器62、智能缓冲器220、存储器216的控制器、处理内核复合体12等生成的控制信号来驱动子像素74。如本文所述，定时控制器54被描述为将目标灰度级转换为可行操作，但是应当理解，电子设备10的任何合适的处理电路可执行转换操作中的一些或全部。在一些情况下，热编码操作可帮助将目标灰度级转换为用于子像素74的控制信号和/或可行操作，诸如以识别要使用多少子帧来使子像素74以目标灰度级发射光。

定时控制器54可使用覆写存储器78A并使子像素74在整个子帧持续时间发射光而不管存储在存储器78A中的数据如何的全部打开操作(例如，诸如根据存储在存储器78B中的数据)，覆写存储器78A并使子像素74在整个子帧持续时间不发射光而不管存储在存储器78A中的数据如何的全部关闭操作，和/或不覆写存储器78A并使子像素74根据存储在存储器78A中的数据发射光(作为使子像素74以目标灰度级发射光的方式)的调制操作。因此，定时控制器54可通过有时覆写存储器78A以及通过有时从存储器78A驱动子像素74来控制子像素74的光发射。子像素74的这种双驱动(例如，双控制)可提高与呈现和/或处理输入图像帧的图像数据相关联的效率。因此，子像素74可被驱动以根据(例如，基于)第一数字数据信号(例如，存储在存储器78B中的数据)在第一持续时间发射光，并且根据第二数字数据信号(例如，存储在存储器78A中的数据)在第二持续时间以目标灰度级发射光。

为了控制子像素74的光发射，每个图像帧显示持续时间(例如，每个帧持续时间、每个帧)可被认为分成子帧显示持续时间。用于形成完整图像帧显示持续时间的子帧的数量可取决于存储器78的特定配置，因此取决于与存储器78的配置相关联的二进制运算。例如，存储器78可被分成存储器78A和存储器78B。存储器78A深度的大小与存储器78的总大小之间的比率可限定子帧的数量。对于所描绘的示例，存储器78的总大小对应于256位(总共2⁸＝256位＝0-255)，并且存储器78A的大小对应于64位(例如，总共2⁶＝64位＝0-63)。因此，四个子帧可等于一帧(例如，256/64＝4)，并且每个子帧将发射分配给子像素的目标灰度级的四分之一。应当注意，每个相应子帧的持续时间可对应于计数器108用于从计数＝0递增到计数＝2^M(其中2^M表示由存储在存储器78A中的数据表示的位数)的持续时间，如将理解的。

为了帮助详细说明，定时控制器54可接收用于等于255的目标灰度级(例如，箭头246)的二进制序列，其中255/255由自然数表示248显示。以此方式，定时控制器54可从存储器78B驱动子像素74，对于三个子帧引起100％光发射(例如，全部打开操作)，并且可从存储器78驱动子像素，对于一个子帧引起调制光发射(例如，调制但使子像素74类似于全部打开操作地发射光)。对于目标灰度级等于0的示例(例如，箭头250)，定时控制器54可从存储器78B驱动子像素74并且对于每个子帧引起0％光发射(例如，全部关闭操作)以传送0的目标灰度级。

此外，对于目标灰度级等于120的示例(例如，箭头252)，定时控制器54可从存储器78B驱动子像素对于第一子帧进行全部打开操作(例如，箭头254)以在基本上类似于或等于63/63的灰度级发射光，从存储器78A驱动子像素对于第二子帧进行调制操作(例如，箭头256)以在基本上类似于或等于55/63的灰度级发射光，从存储器78B驱动子像素对于第三子帧和第四子帧进行全部关闭操作(例如，箭头258A、箭头258B)以对于两个子帧在基本上类似于或等于0/63的灰度级发射光。因此，当显示器18的操作者感知到四个子帧上的光发射时，子像素74被感知为根据119的目标灰度级(例如，由自然数表示260显示的119/2556)发射光。

然后可由定时控制器54向每个子帧分配用于每个子像素74的发射操作。有时，指示子像素74发射光而不管存储在存储器78A中的数据如何(例如，全部打开操作、全部关闭操作)，而有时指示子像素74根据存储在存储器78A中的数据发射光。例如，调制操作可允许子像素74根据存储在存储器78A中的数据(例如，二进制数据)发射光。

存储在存储器78B中的数据可对应于比存储在存储器78A中的数据所表示的位位置相对更高的有效位位置，从而使存储器78B能够驱动连续光发射或未调制的光发射(无光或未调制的光)。以此方式，当子像素74累积以在目标灰度级发射时，可使用对最终灰度级具有更大影响的更高有效位来驱动子像素74，而不考虑更低有效位。该发射可继续，直到达到在光发射中使用较低有效位来微调已发射的光的总量以使其被感知为目标灰度级的时间。

图16是示出灰度级(例如，x轴)与脉冲宽度控制操作(例如，y轴)之间的γ关系的曲线图。虚线276示出了子帧以及由存储器78支持的二进制数据范围可如何符合双存储器驱动技术。每个子帧可对应于2^M个灰度级的范围。以此方式，第一子帧中的灰度级可对应于0和2^M-1之间的灰度级，第二子帧可对应于2^M-和2*2^M-1之间的数字，第三子帧可对应于2*2^M和3*2^M-1之间的数字，第四子帧可对应于3*2^M和4*2^M-1之间的数字。当驱动子像素74在目标灰度级278发射光时，可操作子像素74在第一子帧期间发射未调制的光，在第二子帧期间发射调制光，并且在第三子帧和第四子帧期间不发射光。

控制子像素74的调制操作的最高有效位可在子帧之间更新，诸如响应于来自定时控制器54、行驱动器60、列驱动器62等的直接控制信号，和/或响应于计数器递增通过二进制计数序列直到等于目标灰度级。以此方式，控制子像素74是发射未调制的光、不发射光或发射调制光的位可在子帧之间更新。在子帧之间更新该位可使得能够从子像素74改变发射行为。应当注意，在一些情况下，显示器18可以是线性显示器，它可以改变灰度级与脉冲宽度控制操作之间的关系(例如，用于控制光发射的脉冲宽度不一定随时间推移呈指数增加，并且可能随着灰度级的增加而以恒定速率增加)。

图17是包括像素内存储器电路的子像素74的电路图。如至少参考图8所述，使用像素内存储器技术和比较器120可使得行驱动器能够创建单脉冲宽度调制发射方案。因此，图17中示出了包括比较器120、存储器78A和存储器78B的子像素74的示例。应当理解，子像素74旨在是例示性的而非限制性的。例如，虽然比较器120被示为耦接到子像素74的LED驱动器电路和发光电路，但比较器120可耦接到任何合适的发光电路和/或驱动电路。

在所描绘的子像素74中，图像数据56A用于生成要存储在存储器78A中的数据284和要存储在存储器78A中的数据286。将数据284写入存储器78可涉及行驱动器60使控制信号288(例如，write_en控制信号)引起数据284被传输到反相器对290中。在一些实施方案中，行驱动器60与列驱动器62串联操作以便通过同时启用控制信号288来引起与数据284相关联的所有位并行传输到反相器对290。附加地或另选地，通过选择性地启用控制信号288，例如，通过选择性地启用控制信号288A来引起传输数据284的第一位来将位加载到反相器对290A中，行驱动器60可引起与数据284相关联的位的按位传输。

存储在反相器对292中的数据286可对应于由行驱动器60、列驱动器62、定时控制器54等生成的使子像素74根据全部打开操作发射光的控制信号。附加地或另选地，存储在反相器对292中的数据286可对应于比较结果(例如，比较结果)。

行驱动器60、列驱动器62、定时控制器54等可以通过将存储在存储器78B中的最高有效位与计数器108的当前计数的对应最高有效位(例如，当前计数的一部分)进行比较来生成比较结果。在等待存储在存储器78B中的最高有效位与计数的当前状态的对应最高有效位匹配的同时，子像素74根据全部打开操作来发射光，因为不管存储在存储器78中的位值如何都将执行光发射。当存储在存储器78B中的最高有效位与计数的对应最高有效位匹配时，比较结果可切换并引起切换后的值存储在反相器对292中。在一些情况下，存储在反相器对292中的比较结果可等于逻辑高值(例如，被电子设备10的电路解释为逻辑高值的电压值)。比较结果可被施加到开关294，并引起开关294响应于匹配后的比较结果具有逻辑高值而将比较器120与反相器对296解耦。

一旦数据284被存储在反相器对290中，并且一旦存储在反相器对292中的数据286允许子像素74的调制驱动(例如，匹配已经发生，并且数据286产生指示计数至少与图像数据56A的对应位匹配的比较结果)，则光发射可根据调制操作继续。在调制输出期间，比较器120使用数据284的存储位和在开关298(例如，晶体管)处从计数器108接收的指示当前计数的计数位(例如，CNT)来执行这两组位之间的比较。

作为提醒，在单脉冲宽度调制发射方案中，计数器108可响应于时钟信号(如灰度级时钟110)的转变而递增到最大灰度级，其中从子像素74发生光发射，直到计数器108正计数到等于和/或超过由存储的数据284表示的数字为止。计数器108可包括节点，其中节点的信号可以能够由电路解释为计数的二进制数的值传输。例如，当计数为15中的1时，计数器108可生成表示“0001”的信号，因为由4位表示的最大数是15。每个开关298可接收表示计数的信号或由相反计数表示的信号(例如，CNTn<0:4>、倒数)。当表示计数的每个信号与表示数据284的每个信号匹配时(例如，当每个位与每个位匹配时)，比较器120可输出逻辑高信号(例如，MTCH＝1)。当计数与数据284不匹配时，比较器120可输出逻辑低信号(例如，MTCH＝0)，因为至少一个信号组合可使得至少一个开关298耦接到地(例如，逻辑低参考电压、系统低电压、等于0伏的电压、第一参考电压114)，而不会将来自反相器对290中的对应反相器的逻辑高输出耦接到开关294。以此方式，比较器120将数据284的所有位压缩成单个位，该单个位指示数据284是否与从计数器108传输的计数相同。因此，比较器120对单个位执行逐位同或函数(XNOR)压缩，其中除非每个位匹配，否则比较器120的输出是逻辑低(例如，“0”)值。

来自比较器120的输出可存储在反相器对296中。反相器对296可保留该值，直到行驱动器60使用重置信号300重置由反相器对296存储的电压。重置信号300可激活开关301(例如，初始化晶体管)。当开关301“接通”(例如，激活)时，反相器对296可耦接到地。

此外，开关302可被包括在子像素74中，以通过对比较器120的公共输出节点(例如，MTCH)进行预充电来提供节能益处，从而使该电路更好地响应于比较器120的输出的变化。对公共输出节点预充电可涉及定时控制器54和/或行驱动器60生成并传输预充电信号304(PCH)，以引起开关294将公共输出节点耦接到系统逻辑高参考电压。在驱动子像素74之前对子像素74的一个或多个部分进行预充电可允许较小的电压变化来改变子像素74的操作，诸如通过使部件的电压电平更接近将系统中的逻辑低与逻辑高分离的电压电平。应当注意，来自所描绘的电路的输出被输出为发射控制(EM)信号306，该信号驱动来自子像素74的LED 104的发射，直到来自比较器120的输出停止该发射为止(例如，MTCH＝1)。反相器对296可响应于开关307被激活而接收用于存储的值，从而完成到反相器对296的电路径。因此，定时控制器54可驱动子像素74先确定计数器108的计数是否匹配图像数据56A，然后激活开关307以锁定反相器对296的电路中的确定(例如，比较)的结果。

应当理解，多种有效实施方案可应用所述的像素内存储器技术，因此，在一些实施方案中，计数电路可递减。以此方式，如果每个位匹配，则比较器120可输出逻辑低值，并且/或者开关302可从子像素74中排除。

为了进一步说明操作，图18是将计数器108的计数308的变化与EM信号306的状态进行比较的时序图。灰度级时钟110可单调增加，从而引起计数308的变化之间的持续时间增加。对应于每个子帧的持续时间通过类似于线310的线来描绘。以此方式，该示例的第一子帧对应于全部打开操作(例如，符号312)，该示例的第二子帧对应于全部打开操作(例如，符号314)，该示例的第三子帧对应于全部打开操作(例如，符号316)，该示例的第四子帧对应于全部打开操作(例如，符号318)。

在第一子帧与第二子帧之间，诸如在计数308中的转变之间(并且因此也在灰度级时钟110中的转变之间)的指定写入时间段320期间，存储在存储器78B中的位(例如，最高有效位(MSB))可能不更新，因此继续从存储器78B驱动子像素74。在第二子帧与第三子帧之间(例如，在写入时间持续时间322期间)，存储器78B可更新以存储等于0的数据。这将哪个存储器驱动子像素74从存储器78B切换到存储器78A。因此，在第三子帧(例如，子帧持续时间324)期间，存储器78A驱动子像素74发射光。子像素74根据调制操作发射光，因为预期光发射在第三子帧持续时间324期间的某个时间停止。在这种情况下，光发射在时间326停止，在时间326之前由子像素74发射的光的总量被感知为目标灰度级或基本上类似于目标灰度级。

图19示出了用于根据双控制驱动方案操作子像素74的过程340。通常，过程340包括为当前帧(例如，帧)将存储器电路初始化(框342)，对来自比较器的公共输出预充电(框344)，基于双控制操作引起发射(框346)，以及准备下一帧(框350)。在一些实施方案中，可至少部分地通过以下操作来执行过程340：使用处理电路(诸如处理内核复合体12)来执行存储在有形非暂态计算机可读介质(诸如存储设备14)中的指令。附加地或另选地，过程340可以至少部分地基于在显示控制电路中形成的电路连接来实现，诸如行驱动器60、列驱动器62和/或定时控制器54。如本文所述，过程340由定时控制器54执行。

因此，在一些实施方案中，定时控制器54可将存储器78初始化以准备呈现帧(例如，当前帧、将呈现的目前帧)(框342)。为了将存储器78初始化，定时控制器54可使用行驱动器60和/或列驱动器62来生成控制信号以迫使存储器78的一个或多个节点到低电压值来重置和/或清除存储器78。定时控制器54可(例如，经由行驱动器60)启用重置信号300以重置存储在反相器对296中的电压值。在一些情况下，存储器78由定时控制器54指示将图像数据56A写入存储器78来初始化。将存储器78初始化可使子像素74的发光电路(例如，LED104)能够发射，直到比较器120输出控制信号以停止光发射(例如，响应于计数器108达到存储在存储器中的灰度级)为止。换句话讲，对于实现比较器120的一个或多个子像素74，子像素74可以同时开始光发射但在不同时间停止光发射，其中光发射的相应持续时间对应于相应子像素74的目标灰度级。

行驱动器60可在将存储器78初始化之后对子像素74进行预充电(框344)。为了对子像素74进行预充电，行驱动器60可启用预充电信号来引起使节点升压的电压，该节点将比较器120的输出耦接到反相器对296的输入。使节点的升压可导致子像素74更好地响应于来自比较器120的输出的变化。

在对子像素74的一个或多个部分进行预充电之后，定时控制器54基于双控制操作引起来自子像素74的光发射(框346)。例如，定时控制器54可使计数器108的计数改变(例如，递增、递减)。定时控制器54可通过使用灰度级时钟110来使计数器108递增，使得由来自计数器108的输出表示的计数响应于灰度级时钟110的上升沿或下降沿而改变。一旦计数器108的计数超过图像数据56A，来自LED 104的光发射就可停止。在使计数器108的计数改变之后，子像素74可自动确定计数器108的计数是否大于或等于由图像数据56A表示的值。这是因为计数的位子集和图像数据56A的位子集被传输到比较器120进行比较。比较器120可在没有任何位匹配时输出逻辑高值，或者可在每个位匹配时或者在位改变以表示图像数据56A已经被计数超过时输出逻辑低值。来自比较器120的该输出可停止来自子像素74的光发射。

一旦子像素74以目标灰度级发射光，或者发射基本上类似于目标灰度级的光量，则定时控制器54可准备呈现下一帧或下一帧的一部分(如部分帧呈现操作中可能的情况)(框350)。以此方式，定时控制器54可重复过程340的操作来呈现后续帧，其中后续帧可包括来自初始帧的一个或多个重复的灰度级。当分配给子像素74的灰度级在帧之间不改变时，存储在存储器78中的数据可不改变或被覆写。在一些情况下，每个子像素74接收图像数据56A用于后续帧，而不管初始帧的一部分是否在后续帧中重复，或者是否要使用相对于初始帧以重复灰度级发射光的子像素74来呈现后续帧的一部分。

为了进一步说明参考图19讨论的双控制操作(例如，框346)，图20是描述子像素74的全部打开操作(例如像在框360内那样表示为随时间推移而变化)和子像素74响应于计数器108的计数(例如像在框364内那样表示为随时间推移而变化)的调制操作(例如像在框362内那样表示为随时间推移而变化)的图示，图21是描绘子像素74响应于计数器108的计数(例如像在框364内那样表示为随时间推移而变化)的全部关闭操作(例如像在框366内那样表示为随时间推移而变化)的图示。为了便于说明，将图20和图21一起描述。图20和图21中所示的示例存储器系统对应于存储器78具有总共8位的大小，其中存储器78A存储6位，存储器78B存储2位。框364示出了由计数器108保持的计数随时间推移的表示。以此方式，计数器108可包括多个串行耦接的触发器(flip-flop)或状态保持器件，这些器件响应于时钟(例如，灰度级时钟110)操作以使输出在二进制状态之间转换(例如，表示在串行耦接的触发器或器件之间的节点处的电压电平的输出)。

对于存储器78具有8位的总大小的该示例性存储器配置，可存在256个灰度级的总范围。“00000000”可表示该256个灰度级中的最低灰度级，并且“11111111”可表示该256个灰度级中的最高灰度级。可驱动子像素74根据存储在存储器78中的数据来发射光，其中所存储的数据可指示在该灰度级总范围之外的目标灰度级。例如，该示例中的目标灰度级可对应于来自用于灰度级的256个总选项的140(例如，相对于最大亮度的54.7％亮度)。灰度级140可由二进制数据“10001100”表示。在该示例中，存储器78B存储目标灰度级的相对更高的有效位(例如，二进制数据“10”)，并且存储器78A存储剩余位(例如，二进制数据“001100”)。

当控制来自子像素74的光发射时，一般性描述的比较操作可分成两个操作(例如，双控制)。第一操作可引起光发射，直到更高有效位匹配为止，然后一旦更高有效位匹配，则第二操作可引起光发射，直到剩余位(例如，较低有效位)匹配为止(例如，以微调灰度级)。在第一操作期间基于存储在存储器78B中的位与计数的对应位(例如，位368)之间的比较来引起光发射。在该示例中，每当计数递增时，将计数的对应位与存储在存储器78B中的位进行比较。由于在前几位不匹配时图像数据56A不可能等于计数，因此可驱动子像素74发光，而无需在等待计数与图像数据56A的前几位匹配的同时经由全部打开操作(例如框360)来关注剩余位是否匹配。

当根据全部打开操作驱动(例如，框360)时，子像素74发射光而不考虑存储在存储器78A中的数据。当计数的前两位与存储在存储器78B中的数据不匹配时，数据286等于逻辑高值(例如，“1”)，开关294被操作为断开。当开关294断开时，可停止比较器120的输出，使其不能驱动子像素74发射光。一旦计数的前两位与存储在存储器78B中的数据匹配，数据286就可改变以等于逻辑低值(例如，“0”)。可在全部打开操作(例如，框360)期间启用写入控制信号291(write_enX控制信号)，使得在发生改变之后相对较快地在反相器对292中捕获该改变。

为了说明该改变，所表示的计数状态的子集370对应于当计数的前两位与存储在存储器78B中的数据不匹配(例如，“00000000”到“01111111”)的情况，并且所表示的计数状态的子集372对应于当计数与存储在存储器78B中的数据匹配(例如，“10000000”到“10111111”)时的情况。当数据286改变为逻辑低值(例如，“0”)时，开关294被激活，从而允许来自比较器120的输出(例如，MTCH)驱动子像素74的光发射。

当数据286改变为逻辑低值(例如，“0”)时，子像素74可被驱动为经由调制操作(例如，框362)根据存储在存储器78B中的数据来发射光，其中图像数据56A的任何剩余位用于在全部打开操作(例如，框360)期间微调由子像素74发射的光量。子像素74可以发射光，直到计数的剩余位大于或等于图像数据56A。当计数大于图像数据56A时(例如，一旦计数的最后六位超过存储在存储器78A中的图像数据56A的六位)，来自比较器120的输出可以是逻辑高电平，因此可作为全部关闭操作(例如，框366)的一部分停止来自子像素74的光发射。调制操作(例如，框362)与全部关闭操作(例如，框366)之间的这种转变可以响应于计数从计数374变为计数376而发生。

当根据全部关闭操作(例如，框366)来驱动时，子像素74可能不发射光并且/或者可被驱动以不发射光。转变到全部关闭操作(例如，框366)可将由比较器120生成的逻辑高值锁定到反相器对296中并且/或者可禁用预充电信号304，从而禁止比较器120的输出调整存储在反相器对296中的值。以此方式，可在转换到全部关闭操作(例如，框366)之后将新图像数据56A加载到存储器78A中以准备下一帧而不中断正在进行的帧的呈现。当计数完成在对应于计数状态的子集378的剩余状态上的转变时，全部关闭操作(例如，框366)可继续(例如，“10001101”到“11111111”)。可不驱动子像素74再次发射光，直到反相器对296被重置并存储逻辑低值(例如，“0”)。以此方式，当准备开始呈现后续帧时，定时控制器54可传输重置信号300(例如，从图17)。应当注意，由于反相器对292被操作为响应于写入控制信号291而存储比较结果，所以存储在反相器对292中的值在全部关闭操作(例如，框366)期间可能不会改变，因为在全部关闭操作(例如，框366)期间不传输写入控制信号291。应当注意，尽管术语“全部”用于描述“全部打开操作”或“全部关闭操作”，但是应当理解，这些操作可应用于一个子像素74、一个像素70、像素阵列70的区域、子像素74的区域、整个显示器18，或它们的任何组合。

使用双控制(例如，存储器78A和存储器78B)来驱动子像素74可通过减少驱动电路驱动子像素74发射光的时间量来帮助减少由驱动电路(例如，反相器对290、比较器120)消耗的电力，因为当不驱动子像素74时，驱动电路可与电源解耦。通过增加用于加载图像数据和/或驱动子像素74发射光的选项的数量，双控制驱动可附加地或另选地改进显示器18的驱动灵活性。此外，子像素74的双控制驱动可使得单脉冲宽度调制驱动技术能够与包括存储器的像素一起使用。

图22是根据过程340的各种操作的子像素74的示例性操作的时序图。例如，定时控制器54可根据初始化操作(例如，框342)、预充电操作(例如，框344)、递增和评估操作(例如，框346)、回写操作以及最终在执行预充电操作、写入操作和/或递增和评估操作的一个或多个交互之后的准备下一帧的准备操作(例如，框350)来驱动子像素74。响应于来自定时控制器54的指令而生成的控制信号的各种组合可在图22中示出并且在本文中描述。

例如，为了使子像素74初始化，定时控制器54可引起重置信号300的激活。初始化可引起由反相器对296存储的值(例如，信号392)重置到逻辑低值(例如，“0”)。重置信号300的激活可对应于用于转变由计数器108保持并在比较器120的开关298处接收的计数(例如信号394)的时钟的重置。信号394在初始化时段396和预充电时段398之后可具有足够的逻辑高值，使得一旦子像素74准备好继续发射，就发生计数变化的第一实例(例如，从0到1)。

为了将子像素74预充电，定时控制器54可切换预充电信号304(例如，信号400)。图像数据56A可在初始化时段396期间被加载到存储器78中的一些或两个(例如，存储器78A、存储器78B)中。

在递增和评估时段404期间，预充电信号304可切换到与在预充电时段398的一部分期间的状态相反的状态。计数可响应于时钟的状态(例如，信号394)而递增，其中信号394的标记为“4'h0”的部分对应于计数变化之间的持续时间，诸如驱动计数器108更新其计数的持续时间。信号394的标记为“4'hn…4'h1…4'hF”部分可对应于与正在读取所指示的“4'hb”、“4'h1”等数字的计数器108的计数相关联的持续时间。

可自动评估该计数与存储在存储器78中的图像数据56A之间的匹配。如果计数与存储在存储器78B中的图像数据56A匹配，则来自比较器120的输出的值可改变(例如，由信号406的切换表示)。应当注意，信号406可在预充电时段398期间被短暂地驱动为高，以重置来自比较器120的输出的值，因此对将比较器120耦接到开关294的节点进行预充电，并且可在预充时段398(以及任何后续预充电时段)之后执行评估。比较器120的输出可针对每个帧被预充电一次或多次，以使得相对较低的电压变化能够引起开关294的状态变化，从而在预充电时段398期间引起信号406的临时切换。

一旦信号406在预充电时段398期间变高，信号406在递增和评估时段404期间的后续高电平可能导致来自反相器对296的输出在回写时段408期间变高。可响应于控制信号(例如，信号410)的逻辑高电平来控制开关307。在回写时段408期间，开关307可响应于信号410切换到逻辑高电平而激活，从而使来自比较器120的输出作为信号392存储在反相器对296中。来自子像素74的光发射响应于信号392变高而停止。信号392可保持高，直到对应于后续帧的后续初始化时段396因此直到下一帧为止。此外，一旦信号392变高并且保持高，信号406就可停止充电到高电平，因此可保持在逻辑低值，直到后续初始化时段396为止。以此方式，可认为信号406(例如，来自比较器120的输出)和信号392(例如，来自反相器对296的输出)可在初始化时段396期间的基本上相似的时间和/或响应于重置信号300而重置。

考虑前述内容，定时控制器54可在子帧之间对于每个子像素74重新加载数据。这可能意味着有时存储在存储器78A中的数据在子帧之间改变，使得可独立于存储器78B的加载操作来加载存储器78A。例如，在第一帧的第一子帧期间存储在存储器78A中的数据可对应于前一帧，直到定时控制器54对于目前帧更新存储在存储器78中的数据。这可通过提高显示器18的并行驱动和/或并行图像帧处理操作的能力(例如，能够在完成第二图像帧的呈现时加载一个图像帧)来改进驱动操作。考虑在第二图像帧之前呈现第一图像帧的情况。第一图像帧可在一组四个子帧驱动时段显示，第二图像帧可在一组四个子帧驱动时段显示。定时控制器54可驱动子像素74针对对应于第一图像帧的呈现的最后一个子帧从存储器78A发射光，同时将数据加载到存储器78B中用于对应于第二图像帧的呈现的第一子帧的呈现。

此外，在一些情况下，数据可在与存储器78B类似的加载操作期间存储在存储器78A中，使得在根据存储器78A的发射操作(例如，调制操作362)之前预加载存储器78A。当使用用于存储器78A和存储器78B的单独加载序列来驱动显示器18时，存储器78的每个部分的加载可在对于显示器18相对最优时发生，诸如当刷新已经发生时，这可提高显示器18的效率。

如在整个本公开中所讨论的，应当理解，像素内存储器技术对于各种实施方案和显示技术是有效的。还应当理解，对于在图中讨论或公开的每个参考电压，可以使用附加的或替代的参考电压。附加地或另选地，应当注意，尽管被描述为减少或消除对使用帧缓冲器的依赖，但在一些实施方案中，像素内存储器技术可与帧缓冲器串联使用。此外，尽管已经将存储器电路描述为存储6位和/或8位，但应当理解，可使用任何合适的存储器结构来存储任何合适数量的位，诸如12位或16位。还应当注意，所述的系统或方法中的任一个可彼此组合使用。例如，在子像素之间共享的存储器可受益于当驱动相应子像素发射光时还使用外部分配给子像素的存储器的驱动方法。

因此，本公开的技术效果包括用于在显示器的一个或多个像素中实现存储器以改进用于呈现的图像数据的处理技术的技术，例如，通过使用比存储对应于目标灰度级的数据的单个存储器能够存储的位深度相对较高的位深度来表示该目标灰度级。这些技术包括用于接收图像数据，将该图像数据存储在为像素分配的存储器中(例如，存储在像素内部的存储器和分配的外部存储器中)，以及将该图像数据传输到驱动器电路以操作像素的发光元件发射光的系统和方法。通过根据存储在分配给像素的存储器中的图像数据来驱动像素，驱动操作可例如通过增加用于加载或存储像素的图像数据的选项的灵活性和/或通过将能够用于加载或保存图像数据的位深度增加到超过像素内存储器(例如，在像素内部的存储器)所提供的能力而改进。例如，在像素内部的存储器中存储图像数据可在与要加载到分配给像素的外部存储器中的图像数据不同的时间加载。此外，使用子像素的双控制驱动可通过减少子像素的电路(例如，驱动电路)传输电信号以驱动子像素74的时间量来有助于减少子像素的驱动电路和/或子像素消耗的电力。使用子像素的电路传输电信号的持续时间可减少时间和/或减少耗电部件的数量，因为子像素的一些电路在不用于驱动子像素74时可与电源解耦。此外，子像素74的双控制使得单脉冲宽度调制驱动技术能够与包括存储器的像素一起使用。

本文描述的技术可以应用于各种显示技术并与其集成，并且不应限于本文描绘和/或描述的特定实施方案。例如，具有存储器的像素被示为具有发光二极管作为光调制设备，然而，像素内存储器技术通常可以应用于不同的像素电路以支持使用各种光调制设备的各种显示技术。以此方式，经由发光二极管、数字镜面显示器、有机发光二极管支持光发射的合适像素电路，或支持液晶显示器、等离子体显示器或点阵显示器的电路可以各自在像素中具有存储器，以实现至少对数据传输带宽和对像素编程的简易性的改进。

已经以示例的方式示出了上述具体实施方案，并且应当理解，这些实施方案可容许各种修改和另选形式。还应当理解，权利要求书并非旨在限于所公开的特定形式，而是旨在覆盖落在本公开的实质和范围内的所有修改、等同物和另选方案。

本文所述的和受权利要求保护的技术被引用并应用于实物和实际性质的具体示例，其明显改善了本技术领域，并且因此不是抽象、无形或纯理论的。此外，如果附加到本说明书结尾的任何权利要求包含被指定为“用于[执行][功能]...的装置”或“用于[执行][功能]...的步骤”的一个或多个元件，则这些元件将按照35U.S.C.112(f)进行解释。然而，对于任何包含以任何其他方式指定的元件的任何权利要求，这些元件将不会根据35U.S.C.112(f)进行解释。

Claims (25)

1.一种显示系统，包括：

显示驱动器，所述显示驱动器包括：

第一存储器，所述第一存储器被配置为存储由控制器生成的第一数字数据信号，所述第一数字数据信号用于引起从所述显示系统的显示器的一部分以目标灰度级发射光，其中所述目标灰度级由数据范围内的值表示，并且其中所述值被配置为部分地通过所述第一数字数据信号而且部分地通过由所述控制器生成的第二数字数据信号表示；和

像素电路，所述像素电路通信地耦接到所述显示驱动器，其中所述像素电路包括：

第二存储器，所述第二存储器被配置为存储从所述控制器接收的所述第二数字数据信号；和

发光二极管，所述发光二极管被配置为至少部分地通过以下操作来以对应于所述目标灰度级的亮度发射光：

在第一持续时间内根据所述第一数字数据信号发射光；以及

在第二持续时间内根据所述第二数字数据信号发射光。

2.根据权利要求1所述的显示系统，包括：

计数器；和

第一比较器，所述第一比较器将所述第一数字数据信号与来自所述计数器的二进制输出的第一部分位进行比较，以确定来自所述计数器的所述二进制输出的所述第一部分位与所述第一数字数据信号匹配。

3.根据权利要求2所述的显示系统，其中所述像素电路被配置为响应于所述第一比较器确定来自所述计数器的所述二进制输出与所述第一数字数据信号匹配，驱动所述发光二极管在所述第一持续时间内根据所述第一数字数据信号发射光。

4.根据权利要求2所述的显示系统，其中所述第一比较器至少部分地通过将由来自所述计数器的所述二进制输出表示的计数的最高有效位与所述第一数字数据信号进行比较来确定来自所述计数器的所述二进制输出与所述第一数字数据信号匹配，其中所述第一数字数据信号被配置为表示代表所述数据范围内的所述值的多个位中的最高有效位。

5.根据权利要求4所述的显示系统，其中所述像素电路包括第二比较器，所述第二比较器将所述第二数字数据信号与来自所述计数器的所述二进制输出的第二子集进行比较，以确定来自所述计数器的所述二进制输出的所述第二子集与所述第二数字数据信号匹配。

6.根据权利要求1所述的显示系统，其中所述像素电路包括：

初始化晶体管，所述初始化晶体管被配置为在所述发光二极管发射光之前初始化所述像素电路；和

驱动晶体管，所述驱动晶体管被配置为至少部分地基于所述第二数字数据信号而激活。

7.根据权利要求6所述的显示系统，其中所述驱动晶体管被配置为金属氧化物半导体场效应晶体管(MOSFET)，并且其中所述像素电路包括被配置为使所述发光二极管响应于控制信号来发射光的多个p型或n型MOSFET。

8.根据权利要求1所述的显示系统，其中所述第二存储器包括寄存器和比较器，所述寄存器被配置为存储所述第二数字数据信号，所述比较器被配置为将所述第二数字数据信号与由计数器生成的输出进行比较，并且其中所述第二存储器被配置为传输来自所述比较器的输出以使所述发光二极管发射光。

9.一种电子设备，包括：

第一存储器，所述第一存储器被配置为存储第一数字数据信号；和

显示面板，所述显示面板包括多个像素，所述多个像素包括第一像素，其中所述第一像素包括第二存储器，所述第二存储器被配置为存储第二数字数据信号，其中所述显示面板被配置为在对应于帧的第一持续时间内以目标灰度级从所述第一像素发射光，其中所述目标灰度级通过使用所述第一数字数据信号在对应于所述帧的第一子帧的第二持续时间期间发射光以及通过使用所述第二数字数据信号在对应于所述帧的第二子帧的第三持续时间期间发射光来表示。

10.根据权利要求9所述的电子设备，其中所述第一像素被配置为在所述第二存储器加载有所述第二数字数据信号时根据所述第一数字数据信号发射光。

11.根据权利要求9所述的电子设备，其中所述多个像素包括第二像素，其中所述第二像素包括第三存储器，并且其中在所述第一像素被驱动以根据所述第二数字数据信号发射光时所述第三存储器存储有第三数字数据信号。

12.根据权利要求9所述的电子设备，其中所述第一存储器在与所述第二存储器加载所述第二数字数据信号的开始时间基本上同时的开始时间加载所述第一数字数据信号。

13.根据权利要求10所述的电子设备，包括控制器，所述控制器被配置为至少部分地通过控制多路复用电路来仲裁对应于所述多个像素中的每个像素的数字数据信号的传输。

14.根据权利要求9所述的电子设备，其中所述第一像素包括发光二极管、有机发光二极管，或支持液晶显示器、等离子体显示面板、点阵显示器、数字镜面驱动显示器的电路，或它们的任何组合。

15.一种方法，包括：

经由与显示器相关联的控制器，在第一存储器中存储第一二进制值并且在第二存储器中存储第二二进制值，所述显示器包括根据目标灰度级发射光的第一像素，其中所述目标灰度级由二进制序列表示，所述二进制序列通过在所述二进制序列中在所述第二二进制值之前包括所述第一二进制值来表示；

至少部分地通过以下操作，经由所述控制器驱动所述第一像素至少部分地基于所述第一存储器中的所述第一二进制值来发射光：

经由所述控制器使由所述显示器的计数器保持的计数递增；以及

经由所述控制器，将来自所述计数器的二进制输出的第一部分与所述第一二进制值进行比较，以确定所述计数大于或等于所述第一二进制值，其中来自所述计数器的所述二进制输出被配置为识别所述计数的当前状态；

响应于确定所述计数大于或等于所述第二二进制值，至少部分地通过以下操作，经由所述控制器驱动所述第一像素至少部分地基于所述第二存储器中的所述第二二进制值来发射光：

经由所述控制器使由所述计数器保持的所述计数递增；以及

经由所述控制器将所述二进制输出的第二部分与所述第二二进制值进行比较，以确定所述计数大于或等于所述第二二进制值；以及

响应于确定所述计数大于或等于所述第二二进制值，经由所述控制器驱动所述第一像素在被分配用于呈现图像帧的剩余持续时间内停止光发射。

16.根据权利要求15所述的方法，所述方法包括：

在驱动所述第一像素至少部分地基于所述第一二进制值来发射光之前，经由所述控制器使所述第一像素初始化；以及

在使由所述计数器保持的所述计数递增之前，经由所述控制器对所述第一像素的节点进行预充电。

17.根据权利要求15所述的方法，其中所述二进制输出的所述第一部分对应于所述二进制序列的最高有效位位置，并且其中所述二进制输出的所述第二部分对应于所述二进制序列的任何剩余位位置。

18.根据权利要求15所述的方法，包括经由所述控制器重置所述第一像素和用于执行所述比较的比较器电路，以重置电压来准备后续图像帧。

19.根据权利要求15所述的方法，所述方法包括：

至少部分地通过以下操作，经由所述控制器驱动所述第一像素至少部分地基于所述第一二进制值来发射光：

响应于被配置为指示所述计数小于或等于所述第一二进制值的第一比较结果，经由所述控制器禁用设置在所述第二存储器和所述第一像素之间的开关；以及

响应于确定所述计数大于所述第一二进制值，经由所述控制器启用所述开关。

20.根据权利要求19所述的方法，其中驱动所述第一像素至少部分地基于所述第二二进制值来发射光还包括：在回写时段期间经由所述控制器将第二比较结果加载到耦接到所述第一像素的发光电路的反相器对中。

21.一种系统，包括：

用于将对应于目标灰度级的二进制值的第一部分存储在第一像素中的装置；

用于将对应于所述目标灰度级的所述二进制值的第二部分存储在所述第一像素外部的装置；和

用于驱动所述第一像素至少部分地基于所述二进制值的所述第一部分和所述二进制值的所述第二部分来以所述目标灰度级发射光的装置。

22.根据权利要求21所述的系统，其中用于驱动所述第一像素以所述目标灰度级发射光的所述装置包括：

用于将所述二进制值的所述第一部分与对应于时间量的计数进行比较的装置；和

用于至少部分地基于所述比较来驱动所述第一像素发射光的装置。

23.根据权利要求21所述的系统，其中用于驱动所述第一像素以所述目标灰度级发射光的所述装置包括：

用于保持对应于所述二进制值的所述第一部分的位深度的计数的装置；和

用于当所述二进制值的所述第二部分对应于第一状态时驱动所述第一像素在整个所述计数内发射光并且当所述二进制值的所述第二部分对应于第二状态时驱动所述第一像素至少部分地基于所述二进制值的所述第一部分来发射光的装置。

24.一种电子设备，包括：

处理电路，所述处理电路被配置为生成对应于第一像素的目标灰度级的数字数据；和

电子显示器，所述电子显示器包括：

显示驱动器集成电路，所述显示驱动器集成电路包括被配置为保持所述数字数据的至少最高有效位的第一存储器；和

所述第一像素，其中所述第一像素包括第二存储器，所述第二存储器被配置为保持所述数字数据的至少最低有效位。

25.一种系统，包括：

显示驱动器集成电路，所述显示驱动器集成电路包括第一存储器，所述第一存储器被配置为存储对应于第一像素的目标灰度级的数字数据的最高有效位；和

显示面板，所述显示面板包括所述第一像素，其中所述显示面板包括：

第二存储器，所述第二存储器被配置为存储对应于所述第一像素的所述目标灰度级的所述数字数据的多个最低有效位；

多个计数器值，所述多个计数器值对应于具有等于所述数字数据的所述多个最低有效位的位深度的计数；

多个比较器，所述多个比较器被配置为分别将所述数字数据的所述多个最低有效位与所述多个计数器值进行比较；

驱动器电路，所述驱动器电路被配置为驱动所述第一像素：

当所述数字数据的所述最高有效位具有第一状态时连续地发射光；以及

当所述数字数据的所述最高有效位具有第二状态时发射基于所述多个比较器的所述比较而调制的光。

Images