KR20220124298A

KR20220124298A - 집적 포토닉스 플랫폼 상의 이종 구조

Info

Publication number: KR20220124298A
Application number: KR1020207031494A
Authority: KR
Inventors: 더글라스 쿨보; 더글라스 주니어 라 툴리페; 폴 모톤; 니콜라스 우세차크
Original assignee: 더 리서치 파운데이션 포 더 스테이트 유니버시티 오브 뉴욕; 가번먼트 오브 더 유나이티드 스테이츠, 에즈 레프리젠티드 바이 더 시크러터리 오브 더 에어 포스; 모턴 포토닉스 인코포레이티드
Priority date: 2018-04-04
Filing date: 2019-04-03
Publication date: 2022-09-14
Also published as: US10877300B2; EP3776074A1; EP3776074B1; EP3776074C0; TWI742356B; WO2019195441A1; TW202004240A; SG11202009807UA; US20190331941A1; JP2021527839A; US11550173B2; US20210072568A1

Abstract

집적 포토닉스 구조의 유전체 스택 내에 배치된 도파관을 가지는 집적 포토닉스 구조에 대해 개시된다. 상기 집적 포토닉스 구조는 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조와; 상기 집적 포토닉스 구조에 부착된 이종 구조를 더 포함하고, 상기 이종 구조는 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드에 민감한 필드 민감 소재를 갖는다. 집적 포토닉스 구조를 제조하는 단계를 포함하는 방법이 개시된다. 상기 집적 포토닉스 구조를 제조하는 단계는 유전체 스택 내에 도파관을 제조하는 것을 포함하고, 상기 집적 포토닉스 구조를 제조하는 단계는 유전체 스택 내에 필드 생성 전기 전도성 구조를 제조하는 것과, 상기 집적 포토닉스 구조에 이종 구조를 부착하는 것을 더 포함하며, 상기 이종 구조는 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드에 민감한 필드 민감 소재를 갖는다.

Description

집적 포토닉스 플랫폼 상의 이종 구조

[관련 출원에 대한 상호 참조]

본 출원은 2018년 4월 4일에 출원한 발명의 명칭이 "Heterogeneous Structure on an Integrated Photonics Platform"인 미국 임시출원 제62/652,810호의 우선권의 이득을 청구하며, 참조에 의해서 그 전체 내용이 본 발명에 합체된다.

본 개시는 일반적으로 포토닉스에 관한 것이고, 특히 포토닉스 구조와 제조 공정에 관한 것이다.

시판 중인 광 집적 회로는 벌크 실리콘, 절연체 위 실리콘(silicon on insulator, SOI), 또는 인화 인듐(indium phosphide) 웨이퍼와 같은 웨이퍼 상에 제조된다. 시판 중인 조립식 광 집적 회로 칩은 조립식 광 집적 회로 칩의 서로 다른 영역 사이에서 광 신호의 전송을 위한 도파관을 포함할 수 있다. 시판 중인 도파관은 직사각형 또는 능선(ridge) 형상이고, 일반적으로 실리콘(단일 또는 다결정질), 실리콘 질화물, 또는 인화 인듐으로 제조된다. 시판 중인 광 집적 회로 칩은 인쇄 회로 기판에 배치된 광 집적 회로 칩을 갖는 시스템에서 사용할 수 있다.

일 측면에 있어서, 포토닉스 구조의 제공을 통해 종래 기술의 단점들은 극복되고 추가적인 장점들이 제공된다.

본 명세서에는 유전체 스택 내에 배치된 도파관을 가지고, 상기 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조를 더 포함하는 집적 포토닉스 구조; 및 상기 집적 포토닉스 구조에 부착되고, 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드에 민감한 필드 민감 소재를 가지는 이종 구조;가 설명되어 있다.

본 명세서에는 유전체 스택 내에 도파관을 제조하는 것을 포함하고, 상기 유전체 스택 내에 필드 생성 전기 전도성 구조를 제조하는 것을 더 포함하는 집적 포토닉스 구조 제조 단계 ; 및 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드에 민감한 필드 민감 소재를 가지는 이종 구조를 상기 집적 포토닉스 구조에 부착하는 단계;를 포함하는, 방법이 설명되어 있다.

추가적인 특징 및 장점은 본 개시 중의 각 기법을 통해서 실현된다.

본 개시 중의 하나 이상의 측면은 명세서 결론부의 청구 범위에서 예시로서 특정하여 명시되며 또한 명확하게 청구된다. 상술한 본 개시의 목적 및 기타 목적, 특징, 및 장점은 첨부 도면과 연동하여 이하의 "발명을 실시하기 위한 구체적인 내용" 항목으로부터 명확해진다.
도 1은 포토닉스 장치를 갖는 광전기 시스템의 측단면도이다.
도 2는 아이솔레이터(isolator)를 갖는 종래 광전기 시스템의 사시도이다.
도 3은 변조기(modulator) 를 갖는 종래 광전기 시스템의 사시도이다.
도 4는 아이솔레이터를 갖는 광전기 시스템의 측단면도이다.
도 5는 아이솔레이터를 갖고 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 측단면도이다.
도 6은 변조기를 갖는 종래 광전기 시스템의 측단면도이다.
도 7은 변조기를 갖고 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 측단면도이다.
도 8은 이상기(phase shifter)를 갖고 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 측단면도이다.
도 9는 위상 변조기(phase modulator) 를 갖고 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 측단면도이다.
도 10은 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 결합된 측단면도와 평면도이다.
도 11은 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 결합된 측단면도와 평면도이다.
도 12는 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 결합된 측단면도와 평면도이다.
도 13a는 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 결합된 측단면도와 평면도이다.
도 13b는 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 결합된 측단면도와 평면도이다.
도 14a 및 도 14b는 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 광전기 시스템의 제조를 설명하는 제조 단계도이다.
도 15a 내지 도 15f는 본 명세서에 설명된 바와 같은 특징과 장점들을 나타내는 인터포저로 구성된 광전기 시스템의 제조를 설명하는 제조 단계도이다.

본 개시의 각 측면 및 소정의 특징, 장점, 및 그 상세 내용은 첨부 도면에 도시한 비제한적인 실시예를 참조하여 이하에서 더욱 상세하게 설명하기로 한다. 본 개시를 설명함에 있어서 불필요하게 불분명하게 하지 않도록 하기 위해서 공지의 소재, 제조 공구, 공정 기법 등에 대한 설명은 생략하기로 한다. 그러나, 발명의 설명 및 특정한 각 실시예는, 본 개시의 각 측면을 나타내고 있지만, 예시적인 목적으로만 제공되며, 제한하는 방식으로는 제공되지 않았음을 알아야 한다. 기본적인 발명의 개념의 정신 및/또는 범위 내에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시로부터 다양한 치환, 변형, 추가, 및/또는 배치에 대해서 명확하게 알 수 있을 것이다.

집적 포토닉스 구조(10)의 유전체 스택(14) 내에 배치된 도파관(11)을 갖는 집적 포토닉스 구조(10)를 포함하는 광전기 시스템(100)은 도 1에 도시된 바와 같이 본 명세서에 설명되어 있고, 상기 집적 포토닉스 구조(10)는 상기 유전체 스택(14) 내에 배치된 필드 생성 전기 전도성 구조(15)와 상기 집적 포토닉스 구조(10)에 부착된 이종 구조(20)를 더 포함하며, 상기 이종 구조(20)는 상기 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드에 민감한 필드 민감 소재를 포함하는 필드 민감 소재 구조(21)를 갖는다.

집적 포토닉스 구조(10)를 제조하는 단계를 포함하는 방법은 도 1을 참조하여 본 명세서에 설명되어 있고, 상기 집적 포토닉스 구조(10)를 제조하는 단계는 유전체 스택(14) 내에 도파관(11)을 제조하는 것을 포함하며, 상기 집적 포토닉스 구조(10)를 제조하는 단계는 유전체 스택(14) 내에 필드 생성 전기 전도성 구조(15)를 제조하는 것과 상기 집적 포토닉스 구조에 이종 구조(20)를 부착하는 것을 더 포함하고, 상기 이종 구조는 상기 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드에 민감한 필드 민감 소재를 갖는다.

광전기 시스템(100)은 도파관(11)을 통해 전파되는 빛에 의해 형성된 모드 영역(12)이 필드 민감 소재의 영역과 중첩되도록 제조되고 구성된다. 필드 민감 소재는 전기장 민감성 및/또는 자기장 민감성일 수 있다. 필드 민감 소재 구조(21)를 가지는 필드 생성 전기 전도성 구조(15)는 변조기, 아이솔레이터, 서큘레이터, 공진기, 이상기, 편광 회전자, 또는 다른 포토닉스 장치와 같은 포토닉스 장치를 형성할 수 있다. 도 1, 도 5, 도 7 내지 도 12, 도 13a 및 도 13b, 도 14a 및 14b, 도 15a 내지 도 15f의 전반에 걸쳐 도시된 바와 같이, 광전기 시스템(100)은 필드 생성 전기 전도성 구조(15)를 가진 필드 민감 소재 구조(21)와 도파관(11)이 필드 민감 장치, 예를 들면 변조기, 아이솔레이터, 서큘레이터, 공진기, 이상기, 편광 회전자, 또는 다른 포토닉스 장치를 형성할 수 있도록 구성될 수 있다. 필드 민감 장치로서 작동을 위해, 필드 생성 전기 전도성 구조(15)는 도파관(11)에 의해 전송된 광 신호의 모드 영역(12)에 의해 차지된 필드 민감 소재 구조(21)의 영역과 중첩하는 필드를 생성시킬 수 있다. 모드 영역(12)에 의해 차지된 필드 민감 소재 구조(21)의 영역과 중첩하는 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드는 전기장(E) 및/또는 자기장(B)일 수 있다.

본 명세서에서의 실시예들은 예를 들면 아이솔레이터, 서큘레이터 또는 변조기 또는 다른 광전기 부품을 형성하는 이종 구조가 포토닉스 칩에 결합되어 포토닉스 칩에 내장된 도파관을 통해 이동하는 광자의 특성에 영향을 미칠 수 있음을 인식한다. 포토닉스 칩에 결합된 이종 구조는 광 전기 시스템을 형성할 수 있다. 일부 사용 예에서 광전기 시스템은 예를 들면 인터포저 또는 다른 부품들을 더 포함할 수 있다.

본 명세서에서의 실시예들은 이러한 이종 구조의 제조가 기능성을 용이하게 하기 위해 내장된 전기 부품(수동)의 제조를 포함할 수 있음을 인식한다. 예를 들면, 리튬나이오베이트(LiNbO₃)와 같은 결정이 성장될 수 있다. 본 명세서에서의 실시예들은 이러한 이종 구조의 제조가 전기(변조기) 또는 자기(아이솔레이터 및 서큘레이터) 필드 응답을 유도하기 위해 표면 금속 접점에 의해 제공되는 전기 전도성 구조의 제조를 포함할 수 있음을 인식한다. 본 명세서에서의 실시예들은 현재 사용가능한 이종 구성요소가 포토닉스 칩 상에 제조된 수동 또는 능동 회로를 통해 제자리에 결합될 수 있음을 인식한다. 따라서 그것들은 일반적으로 처리를 용이하게 하는 폼 팩터(form factor)이다. 즉, 기판은 10μm 초과의 (>10μm) 두께이고, 칩 풋 프린트는 내장된 관심 요소에 비해 매우 크다. 본 명세서에서의 실시예들은 광학 도파관에 비해 금속화의 가장 효율적인 배치를 위한 산업 표준이 금속화된 부품과 광학 모드의 중첩을 최소화하기 위해 광학 도파관(>5μm)으로부터 충분히 멀리 떨어져 있는 전기 부품을 제조하는 것임을 인식한다.

본 명세서에서의 실시예들은 금속 접점에 의해 제공되는 전기 전도성 구조를 사용하여 생성된 자기장 또는 전기장의 세기가 광 도파관으로부터 이러한 부품들의 분리가 증가함에 따라 감소함을 인식한다. 본 명세서에서의 실시예들은 감도와 손실 사이에 상충관계가 있음을 인식한다. 광 변조기 또는 이상기의 경우 감도는 변조기의 소위 V_pi (180도의 광학 위상 편이를 얻기 위해 필요한 전압)이고, 반면 아이솔레이터 또는 서큘레이터의 경우 성능 지수(figure of merit)는 높은 아이솔레이션(isolation)을 달성하는데 필요한 전력이다(예를 들면 20 dB 이상).

저손실을 위한 고품질 Si, SiN, InP, 또는 다른 도파관 포토닉 장치의 이용은 더 적은 빛이 웨이브가이딩 영역을 넘어 빠져 나가기 때문에 금속화된 부품에 인접한 스케일링을 용이하게 한다.

본 명세서의 실시예들은 광전기 시스템에 통합된 이종 구조를 포함할 수 있으며, 상기 이종 구조의 필드 민감 소재와 상호 작용하는 필드를 생성시키기 위해 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조 (15)가 포토닉스 구조에 통합 될 수 있다. 상기 집적 포토닉스 구조는 하나 이상의 도파관과 같은 하나 이상의 포토닉스 장치를 포함할 수 있다.

본 명세서에서의 실시예들은 도파관 및 전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)를 가지는 집적 포토닉스 구조 내의 전기 접점에 의해 제공되는 도파관 및 필드 생성 전기 전도성 구조(15)의 제조를 특징으로 할 수 있다. 전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)는 포토닉스 구조의 외부에 있는 이종 구조의 필드 민감 소재와 상호작용하기 위한 필드를 생성시킬 수 있다.

상기 설명된 집적 제조 방법을 사용하여, 본 명세서에서의 실시예들은 예를 들면 일 실시예에 따라 능동 도파관 영역으로부터 2μm 미만에, 다른 실시예에서는 능동 도파관 영역으로부터 3μm 미만에, 또 다른 실시예에서는 능동 도파관 영역으로부터 5μm 미만에 배치시 신뢰성과 반복성을 특징으로 할 수 있다.

도파관을 형성하는데 사용되는 최첨단 제조 장비를 사용하여 리소그래피 방식으로 금속 영역을 정의하면 이미 형성된 장치 위에 금속화 배치시 흔히 발생하는 정렬 오프셋 또는 오류가 감소한다 (본딩 정렬 >1μm).

본 명세서에서의 실시예들은 저손실을 위해 포토닉스 장치에 고품질 Si, SiN, InP, 또는 다른 도파관의 이용을 특징으로 할 수 있다. 본 명세서에서의 실시예들은 더 적은 빛이 웨이브가이딩 영역을 넘어 빠져 나가기 때문에 금속화된 부품에 인접한 스케일링을 용이하게 할 수 있다.

본 명세서에서의 실시예들은 이종 구조에 대한 설계 요건을 감소시킬 수 있다. 예를 들면, 집적된 도파관을 가지는 포토닉스 구조 내에 집적된 접점에 의해 제공되는 필드 생성 전기 전도성 구조를 특징으로 하는 본 명세서에서의 실시예에서, 이종 구조의 상부 표면 사이의 이격 거리는 필드 손실에 영향을 미치지 않는다.

전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)를 가지는 포토닉스 구조는 다양한 소재, 예를 들어 단결정 또는 다결정 Si, SiN, 비정질 실리콘, InP, 또는 다른 웨이브가이딩 소재들로 형성된 도파관들을 통합할 수 있다.

본 명세서에서의 실시예들은 접점과 필드 민감 소재에 의해 제공되는 필드 생성 전기 전도성 구조(15)를 특징으로 하는 예를 들어 링 기반 아이솔레이터, 링 공진기 기반 변조기를 포함하는 변조기, Mach-Zehnder 변조기, 이상기, 서큘레이터, 및 다른 포토닉스 장치를 형성하기 위해 필드 민감 소재와 상호작용하는 필드를 생성시키는 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)를 포함할 수 있다.

본 명세서에서의 실시예들은 집적 포토닉스 구조에 증착 또는 결합되거나 그와 관련된 필드 민감 소재, 예를 들면 전기 또는 자기 광학 소재를 특징으로 할 수 있고, 2차 고조파 생성과 같은 온 칩 비선형 광학 응용에 사용하기 위해 재구성가능한 주기적으로 폴링된 결정 (예를 들어, 주기적으로 폴링된 니오브산리튬(lithium niobate), 또는 PPLN)과 같은 비선형 광학 부품을 합성하는데 이용될 수 있다. 이 경우 폴링은 장치의 길이를 따라 결정에 유도된 필드를 번갈아가면서 제공될 수 있다.

자기장을 유도하기 위해 정적 전류가 사용될 수 있는 아이솔레이터의 경우, 본 명세서의 실시 예는 동적 외부 신호가 임의의 유형의 결합된 수동 소자로부터 응답을 개시하는 데 사용될 수 있는 구조를 특징으로 할 수 있다.

본 명세서의 실시예는 예를 들어, 용량성 접점을 형성하는 전기 전도성 구조에 의해 제공되는 전기 전도성 구조가 LiNbO₃와 같은 결정 아래에서 패턴화 될 수 있고 시변 전기장을 유도하는 데 사용될 수 있는 광 진폭 및 위상 변조기를 특징으로 할 수 있다. 본 명세서의 실시예는 비선형 광학 응답에 사용되는 주기적으로 폴링된 결정의 경우에서와 같이 기능 장치를 합성하는데 사용되는 정적 전기장을 특징으로 할 수 있다. 본 명세서의 실시예는 시변 자기장을 통해 자기 광학 소재로부터 동적 응답을 구현할 수 있다. 본 명세서의 실시예는 인터포저상의 핵심 요소 대 요소 자체의 제조를 통해 인터포저 기판에 필드 민감 소재를 갖는 이종 구조의 단순화된 통합을 제공 할 수 있다.

본 명세서에 설명된 방법 및 시스템의 추가적인 측면은 도 2 내지 13b에 참조로 설명된다.

도 2에는 최신 기술에 따른 종래 광전기 시스템(100)이 도시되어 있다. 본 명세서에서의 실시예들은 도 2에 설명된 광전기 시스템(100)의 불완전함을 인식한다. 광전기 시스템(100)은 도파관(11)에 의해 제공되는 집적 포토닉스 장치를 가지는 포토닉스 구조(10)를 포함할 수 있다. 도 2에 설명된 광전기 시스템(100)은 세륨 YIG에 의해 제공되는 필드 민감 소재 구조, SGGG에 의해 제공되는 핸들 구조, 및 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)를 가지는 이종 구조(20)를 포함할 수 있다. 도 2에 설명된 시스템에서 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)는 SGGG에 의해 제공되는 핸들 구조의 상부 표면에 배치될 수 있다. 본 명세서에서의 실시예들은 도 2에 도시된 바와 같이 광전기 시스템(100)이 제조 복잡성을 특징으로 할 수 있음을 인식한다. 예를 들면, SGGG에 의해 제공되는 핸들 층은 접점과 도파관(11)에 의해 제공되는 필드 생성 전기 전도성 구조(15) 사이의 이격 거리를 증가시켜 빛 손실을 초래하는 상당한 두께를 포함하도록 제공되어야 한다. 또한, 접점과 도파관(11)에 의해 제공되는 필드 생성 전기 전도성 구조(15) 사이의 이격 거리는 쉽게 제어될 수 없다. 도 2는 실리콘 도파관과 함께 세륨 YIG를 사용하는 최신식 온 칩 아이솔레이터(on chip isolator)를 도시한다.

최신 기술에 따른 또 다른 종래 광전기 시스템(100)은 도 3에 도시되어 있다. 도 3에 도시된 바와 같은 광전기 시스템(100)은 집적 도파관(미도시)을 가지는 포토닉스 구조(10)와 이종 구조(20)를 포함한다. 이종 구조(20)는 도시된 바와 같이 LiNbO3에 의해 제공되는 필드 민감 소재를 포함할 수 있다. 필드 민감 소재 구조에는 Mach Zehnder 간섭계 변조기를 형성하는데 사용하기 위한 전극과 도파관이 배치될 수 있다. 도 3은 LiNbO₃ Mach-Zehnder 간섭계 변조기 이종 부품의 일반적인 설계를 도시한다.

도 4는 도 2에 도시된 바와 같은 광전기 시스템(100)의 측단면도이다. 도 2를 참조하여 나타낸 바와 같이, 광전기 시스템(100)은 집적 포토닉스 구조(10)와 상기 집적 포토닉스 구조(10)에 부착된 이종 구조(20)를 포함할 수 있다. 집적 포토닉스 구조(10)는 하나 이상의 집적 도파관(11)을 포함할 수 있다. 이종 구조(20)는 필드 민감 소재 구조(21)와 핸들 구조(handle structure)(22)를 포함할 수 있다. 핸들 구조(22)는 핸들 구조(22)의 상부 표면에 배치된 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)를 포함할 수 있다. 본 명세서에서의 실시예들은 도 4에 도시된 바와 같은 최신식의 광전기 시스템(100)의 핸들 구조(22)가 도파관(11)과 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15) 사이에 적어도 대략 5μm의 이격 거리로 이어지는 상당한 두께를 갖는 경향이 있음을 인식한다. 도 4는 실리콘 도파관과 함께 5μm 이하의(≤5μm) 두께로 연마된 후 세륨 YIG를 사용하는 산업 표준 온 칩 아이솔레이터(on chip isolator)를 도시한다. 금속화는 포토닉스 장치 회로 (사용자가 전류를 흐르게하여 자기장을 유도하고 광 자기(MO) 소재를 작동시킬 수 있는 금속화) 통합의 마지막 단계로서 도시한다.

도 5에 설명된 광전기 시스템(100)을 사용하여 특징 및 장점들이 제공될 수 있다. 도 5를 참조하면, 접점에 의해 제공되는 예를 들어 단일 또는 다중 코일(예로 콘센트릭 링 또는 스파이럴) 설계를 포함하는 하나 이상의 필드 생성 전기 전도성 구조(15)는 집적 포토닉스 구조(10) 내에 일체로 조립될 수 있다. 일 실시예에서, 집적 포토닉스 구조(10)는 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)가 유전체 스택(14) 내에 제조되고 하나 이상의 도파관(11)이 유전체 스택 내에 제조되는 방법에 따라 제조될 수 있다. 유전체 스택(14)은 내부에 하나 이상의 금속화 층과 하나 이상의 비아를 일체로 형성할 수 있다. 하나 이상의 금속화 층과 비아는 집적 포토닉스 구조(10) 내에 제조된 전기 부품들 사이에서 전기 통신을 제공할 수 있다.

[예 1]

도 5에 설명된 광전기 시스템(100)을 참조하면, 이종 구조(20)의 제조는 상당히 단순화될 수 있고 성능은 향상될 수 있다. 예를 들면, 이종 구조(20)는 도 5의 실시예에서 집적 포토닉스 구조(10) 내에 제조될 수 있는 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)가 없을 수 있다. 이종 구조(20)는 필드 민감 소재 구조(21)와 핸들 구조(22)를 포함할 수 있다. 도 5의 실시예에서, 필드 민감 소재 구조(21)는 예를 들면 세륨 YIG에 의해 제공될 수 있다. 도 5의 실시예에서, 필드 민감 소재 구조(21)는 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)에 의해 생성된 자기장에 민감할 수 있다. 도 5의 실시예에서, 필드 민감 소재 구조(21)와 함께 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)는 아이솔레이터를 형성할 수 있다. 본 명세서의 실시예들은 전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)와 필드 민감 소재 구조(21)의 조합이 전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)에 의해 생성된 자기장에 의해 한정된 영역과 광 신호를 전파하는 도파관(11)에 의해 형성된 광학 모드 영역(12) 사이의 필드 민감 소재 구조(21) 내에 중첩이 형성된 경우 광 신호(광학 신호)를 분리하기 위한 광학 아이솔레이터를 형성할 수 있음을 인식한다.

도 5의 실시예에서 이종 구조(20)는 예를 들면 융합 본딩(fusion bonding) 또는 접착 본딩(adhesive bonding)과 같은 본딩에 의해 집적 포토닉스 구조(10)에 부착될 수 있다.

도 5의 실시예에서, 임계 치수는 5μm가 더 강한 자기장을 야기하므로 현재 2μm이다. SGGG 핸들은 대체 가돌리늄 산화 갈륨(Gd₃Ga₅O₁₂)을 나타내지만 핸들 웨이퍼를 캡처하기 위한 용도로만 사용되고 핸들 웨이퍼에 대한 대체 소재가 사용될 수 있다. 층(19)은 MO 요소의 접착을 촉진하기 위해 다른 층 상에 존재하거나 존재하지 않을 수 있는 얇은 SiO₂ 층 일 수 있다.

도 5의 실시예에서, 2μm의 임계 치수는 자기 광학 소재에 훨씬 더 높은 자기장을 제공하여 높은 아이솔레이션을 달성하기 위해 상당히 낮은 장치 전력을 제공하거나 우수한 아이솔레이션을 위해 더 높은 자기장을 필요로 하는 대체 자기 광학 소재의 사용을 가능하게 하지만, 아이솔레이터 광학 손실과 같은 다른 파라미터에서 향상된 성능을 제공한다.

[예 1의 끝]

도 6은 종래 설계에 따른 또 다른 광전기 시스템(100)을 나타낸다. 도 6에 도시된 바와 같은 광전기 시스템(100)에 따르면, 이종 구조(20)는 집적 도파관(미도시)을 포함할 수 있는 포토닉스 구조(10)에 부착될 수 있다. 이종 구조(20)는 그 상부 표면에 지지할 수 있는 필드 민감 소재 구조(21), 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)를 포함할 수 있다. 도 6에 도시된 광전기 시스템(100)에서, 전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)와 필드 민감 소재 구조(21)의 조합은 변조기를 형성할 수 있다. 필드 민감 소재 구조(21)의 소재는 도 6에 도시된 광전기 시스템(100)에 전기장 민감성일 수 있다.

도 2 및 도 4에 도시된 종래 아이솔레이터의 예와 유사하게, 도 6에 도시된 광전기 시스템(100)은 다양한 단점들을 나타낼 수 있다. 예를 들면, 본 명세서에서의 실시예들은 제조 기술의 한계 때문에, 필드 민감 소재 구조(21)가 전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)와 포토닉스 구조(10)의 집적 도파관(미도시) 사이의 큰 이격 거리로 이어지는 상당한 두께를 가지는 경향이 있음을 인식한다. 도 6은 산업 표준 섬유 결합 COTS 리튬 니오베이트 위상 변조기를 도시한다.

[예 2]

도 7에 도시된 바와 같은 광전기 시스템(100)에 특징과 장점들이 제공될 수 있다. 도 7에 도시된 바와 같은 광전기 시스템(100)은 이종 구조(20)가 부착된 포토닉스 구조(10)를 포함할 수 있다. 포토닉스 구조(10)의 제조 단계는 유전체 스택(14) 내의 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)를 제조하는 것과 상기 유전체 스택(14) 내에 하나 이상의 도파관(11)을 제조하는 것을 포함할 수 있다. 도 7의 광전기 시스템(100)에 나타낸 바와 같이 이종 구조(20)는 단순화된 설계일 수 있고 포토닉스 구조(10) 내에 집적되는 도 7의 실시예에서의 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)를 갖는 그 상부 표면에 배치된 전기 접점에 의해 제공되는 임의의 필드 생성 전기 전도성 구조(15)가 없을 수 있다.

도 7에 도시된 바와 같은 광전기 시스템(100)의 실시예에서, 이종 구조(20)는 본질적으로 필드 민감 소재 구조(21)에 의해 제공될 수 있고, 이는 도 6에 도시된 최신 설계와 달리 그 상부 표면에 형성된 전기 접점에 의해 제공되는 임의의 필드 생성 전기 전도성 구조(15)가 없을 수 있다. 도 7의 실시예에서 필드 민감 소재 구조를 형성하는 필드 민감 소재는 전기장 민감 소재일 수 있다. 도 7의 실시예에서, 필드 민감 소재 구조(21)과 결합하여 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)는 변조기, 이상기, 편광 회전자, 또는 다른 장치를 형성할 수 있다. 본 명세서에서의 실시예들은 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)에 의해 생성된 전기장에 의해 한정된 영역과 도파관(11)을 통해 전파되는 빛에 의해 형성된 광학 모드 영역(12)은 필드 민감 소재 구조(21) 내에서 중첩된다는 것을 인식하고, 필드 민감 소재 구조(21)와 결합하여 전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)는 광학 변조기를 형성할 수 있다.

도 7의 실시예에서 이종 구조(20)는 예를 들면 융합 본딩 또는 접착 본딩과 같은 본딩에 의해 집적 포토닉스 구조(10)에 부착될 수 있다. 도 7은 설명된 구성요소가 임계 치수를 더 강한 전기장(이 경우)을 생성하는 5μm에서 현재의 2μm로 축소하는 접근 방식을 도시한다.

[예 2의 끝]

[예 3]

도 8의 실시예를 참조하면, 도 8에 도시된 바와 같은 광전기 시스템(100)은 본 명세서에서 설명된 특징과 장점들을 더 설명한다. 도 8의 실시예에서 집적 포토닉스 구조(10)는 유전체 스택(14) 내에 일체로 제조된 하나 이상의 필드 생성 전기 전도성 구조(15)를 포함할 수 있고, 집적 포토닉스 구조(10)를 형성하는 유전체 스택(14) 에 하나 이상의 도파관(11)이 추가로 집적될 수 있다. 도 8에 도시된 바와 같은 광전기 시스템의 실시예를 참조하면, 집적 포토닉스 구조(10)는 이종 구조(20)를 수용하기 위한 캐비티를 형성할 수 있다. 도 8에 도시된 바와 같은 광전기 시스템(100)은 집적 포토닉스 구조(10)에 의해 형성된 캐비티 내에 수용된 이종 구조(20)를 포함할 수 있다. 도 8에 도시된 바와 같은 이종 구조(20)는 본질적으로 필드 민감 소재 구조(21)에 의해 형성될 수 있고, 도 8의 실시예에서 전기장에 민감한 필드 민감 소재일 수 있다. 도 8의 실시예에서 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)와 필드 민감 소재 구조(21)는 이상기를 형성할 수 있다. 도 8의 실시예에서, 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드와 도파관(11)을 통해 전파하는 빛에 의해 형성된 광학 모드 영역(12)은 필드 민감 소재 구조(21) 내에서 중첩될 수 있다.

도 8의 실시예에서 이종 구조(20)는 예를 들면 융합 또는 부착 본딩에 의하거나 이종 성장을 통해 집적 포토닉스 구조(10)에 부착될 수 있다. 도 8은 임계 치수가 더 작은 이상기(phase shifter)를 도시한다. 층(19)은 잔류 SiO₂의 얇은 층이거나, MO 요소의 접착을 촉진하기 위해 다른 층에 존재하거나 존재하지 않는 다른 소재일 수 있다.

[예 3의 끝]

[예 4]

도 9에는 광전기 시스템(100)의 다른 실시예가 도시되어 있다. 도 9의 실시예에서, 광전기 시스템(100)은 이종 구조(20)가 부착된 집적 포토닉스 구조(10)를 포함할 수 있다. 집적 포토닉스 구조(10)는 이종 구조(20)를 수용하기 위한 캐비티를 형성하도록 제조될 수 있고, 이종 구조(20)는 형성된 캐비티에 수용될 수 있다. 도 9의 실시예에서 집적 포토닉스 구조(10)는 내부에 집적 포토닉스 구조(10)를 형성하는 유전체 스택(14) 내에 일체로 제조된 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)를 일체로 제조할 수 있고, 유전체 스택(14) 내에 하나 이상의 도파관(11)이 일체로 더 제조될 수 있다. 도 9에 도시된 바와 같은 실시예에서, 이종 구조(20)는 본질적으로 필드 민감 소재 구조(21)에 의해 형성될 수 있고, 필드 민감 소재 구조(21)는 그 위에 형성된 전기 접점에 의해 제공되는 임의의 필드 생성 전기 전도성 구조(15)가 없을 수 있다. 필드 민감 소재 구조(21)를 형성하는 필드 민감 소재는 도9에 도시된 것 처럼 전기장 민감 소재일 수 있다. 도 9에 도시된 바와 같이 광전기 시스템(100)은 위상 변조기를 형성할 수 있다. 도 9의 실시예에서, 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드와 도파관(11)을 통해 전파하는 빛에 의해 형성된 광학 모드 영역(12)은 필드 민감 소재 구조(21) 내에 중첩할 수 있다. 도파관(11)은 집적 도파관일 수 있다.

도 9의 실시예에서 이종 구조(20)는 예를 들면 융합 본딩 또는 접착 본딩과 같은 본딩에 의해 집적 포토닉스 구조(10)에 부착될 수 있다. 도 9에는 위상 변조기를 다시 설명하는 또 다른 변형이 도시되어 있다. 도 9의 실시예에서 층(19)은 잔류 SiO₂의 얇은 층이거나, MO 요소의 접착을 촉진하기 위해 다른 층에 존재하거나 존재하지 않는 다른 소재일 수 있다.

[예 4의 끝]

[예 5]

도 10은 집적 포토닉스 구조(10)을 가지는 광전기 시스템(100)을 나타낸다. 집적 포토닉스 구조(10)는 절연체(13)와 예를 들면 절연체(13) 위에 형성된 실리콘으로 형성된 웨이브가이딩 층이 형성된 기판(12)을 포함할 수 있다. 기판(12), 절연체(13) 및 도파관(11)을 형성하는 웨이브가이딩 층은 SOI (silicon on insulator) 웨이퍼에 의해 제공될 수 있고, 도파관(11)은 실리콘 층에 패터닝될 수 있다. 집적 포토닉스 구조(10)는 유전체 스택(14)을 더 포함할 수 있다. 유전체 스택(14) 내에 도파관(11)이 제조될 수 있고, 유전체 스택(14) 내에 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)가 더 제조될 수 있다. 도 10에 도시된 바와 같이 집적 포토닉스 구조(10)는 이종 구조(20)의 수용을 위한 캐비티를 형성할 수 있다. 일 실시예에서, 집적 포토닉스 구조(10)는 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)는 유전체 스택 내에 제조되고 하나 이상의 도파관(11)은 유전체 스택(14) 내에 제조되는 방법에 따라 제조될 수 있다. 유전체 스택은 내부에 하나 이상의 금속화 층과 하나 이상의 비아가 일체로 제조될 수 있다. 하나 이상의 금속화 층과 하나 이상의 비아는 집적 포토닉스 구조(10) 내에 제조된 전기 부품들 사이에 전기통신을 제공할 수 있다. 본 명세서에서 설명된 바와 같이 도 5, 도 7 내지 도 9의 실시예들의 포토닉스 구조(10)는 도 10에 도시된 것 처럼 일반적으로 제조될 수 있다. 즉, 일 실시예에서 SOI 웨이퍼에 패터닝될 수 있고, 하나 이상의 도파관(11)이 제조될 수 있으며 전기 접점에 의해 제공되는 필드 생성 전기 전도성 구조(15)가 더 제조될 수 있는 유전체 스택(14)을 포함할 수 있다.

도 11은 포토닉스 구조(10)에 부착되고 캐비티(17) 내에 수용된 이종 구조(20)를 가진 도 10에 도시된 광전기 시스템(100)을 나타낸다. 도 11의 실시예에서 이종 구조(20)는 필드 민감 소재 구조(21)와 핸들 구조(22)를 포함할 수 있다. 도 11에 도시된 실시예에서 필드 민감 소재 구조(21)는 자기장 민감 소재를 포함할 수 있다. 도 11에 도시된 핸들 구조(22)는 그 위에 형성된 전기 접점에 의해 제공되는 임의의 필드 생성 전기 전도성 구조(15)가 없을 수 있다.

도 11의 실시예에서 이종 구조(20)는 예를 들면 융합 본딩 또는 접착 본딩과 같은 본딩에 의해 집적 포토닉스 구조(10)에 부착될 수 있다.

광전기 시스템(100)의 다른 실시예는 도 12 및 도 13a를 참조하여 설명된다. 도 12의 실시예에서 집적 포토닉스 구조(10)는 도 11의 실시예에서 설명된 것과 같이 SOI 웨이퍼 상에 제조될 수 있고 포토닉스 구조(10)의 유전체 스택(14)에 하나 이상의 도파관(11)을 제조할 수 있다. 도 12의 실시예에서, 전기 접점에 의해 제공되는 하나 이상의 필드 생성 전기 전도성 구조(15)는 인터포저(30)의 유전체 스택(34) 내에 제조될 수 있다. 도 12의 실시예에서, 캐비티(17)는 포토닉스 구조(10)의 적절한 패터닝에 의해 형성될 수 있다.

도 13a를 참조하면, 도 13a는 도 12에 도시된 바와 같이 캐비티(17) 내에 수용되고 집적 포토닉스 구조(10)에 부착된 이종 구조(20)를 갖는 도 12에 도시된 광전기 시스템(100)을 나타낸다.

도 5, 도 7 내지 도 9, 도 11, 도 12, 도 13a 및 도 13b의 실시예 중 어느 하나의 도파관(11)은 예를 들면, 단결정 또는 다결정 Si, SiN, InP, 비정질 실리콘 또는 다른 웨이브가이딩 소재와 같은 다양한 소재로 형성될 수 있다.

도 13a의 실시예에서 이종 구조(20)는 예를 들면 융합 본딩 또는 접착 본딩과 같은 본딩에 의해 집적 포토닉스 구조에 부착될 수 있다.

도 13b에 도시된 바와 같이 일 실시예에 따르면, 이종 구조(20)가 캐비티(17)에 부착될 때 커플링 도파관(211)은 이종 구조(20)와 집적 포토닉스 구조(10)를 결합하는 결합 층을 형성하는 층(19)과 이종 구조의 필드 민감 소재 구조(21) 사이에 개재될 수 있도록 "1"에 도시된 바와 같이 이종 구조(20)는 필드 민감 소재 구조(21)에 인접하게 배치된 커플링 웨이브가이딩 층(211)을 포함할 수 있다. 본 명세서에서의 실시예들은 커플링 웨이브가이딩 층(211)이 도파관(11)에 의해 전송된 광신호와 예를 들어 도파관(11)을 형성하는 소재의 굴절률은 필드 민감 소재 구조(21)의 굴절률에 대한 인덱스의 임계 범위 내에 있도록 하는 특정 구성에서 필드 민감 소재 구조(21) 사이의 커플링을 개선할 수 있음을 인식한다. 일 실시예에 따르면, 도파관(11)은 질화규소(SiN)로 형성되고, 웨이브가이딩 층(211)은 실리콘(Si)으로 형성되며, 필드 민감 소재 구조(21)는 세륨 YIG로 형성된다.

[예 5의 끝]

본 명세서에서 상술하고 후술하는 실시예들에서, 광전기 시스템(100)은 필드 생성 전기 전도성 구조(15)를 가지는 필드 민감 소재 구조(21)와 도파관(11)이 예를 들어, 아이솔레이터, 변조기, 서큘레이터, 이상기, 편광 회전자, 공진기, 또는 다른 장치와 같은 필드 민감 장치를 형성할 수 있도록 구성될 수 있다. 필드 민감 장치로서 작동을 위해, 필드 생성 전기 전도성 구조(15)는 도파관(11)에 의해 전송된 광 신호의 모드 영역(12)에 의해 차지된 필드 민감 소재 구조(21)의 영역과 중첩되는 필드를 생성시킬 수 있다. 광전기 시스템(100)은 도파관에 의해 전송된 광 신호가 필드 민감 소재 구조(21)로 커플링되도록 구성될 수 있다. 광전기 시스템(100)은 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드가 필드 민감 소재 구조(21)의 필드 민감 소재에 변화를 유도하도록 구성될 수 있다. 광전기 시스템(100)은 필드 민감 소재의 필드 유도 변화가 필드 민감 장치의 기능적 요건에 따라 도파관(11)에 의해 전송된 광 신호에 차례로 영향을 미치도록 더 구성될 수 있다. 필드 민감 소재의 필드 유도 변화가 도파관(11)에 의해 전송된 광 신호에 영향을 미치도록, 광전기 시스템(100)은 필드 민감 소재 구조(21)에 결합되는 도파관(11)에 의해 전송된 광 신호가 필드 민감 소재 구조(21)로부터 도파관(11)으로 복귀하도록 구성될 수 있다.

도 1, 도 5, 도 7 내지 도 12, 도 13a 및 도 13b, 도 14a 및 14b, 도 15a 내지 도 15f의 전반에 걸쳐 도시된 바와 같이, 광전기 시스템(100)은 필드 생성 전기 전도성 구조(15)를 가진 필드 민감 소재 구조(21)와 도파관(11)이 예를 들어, 변조기, 아이솔레이터, 서큘레이터, 공진기, 이상기, 편광 회전자, 또는 다른 포토닉스 장치와 같은 필드 민감 장치를 형성할 수 있도록 구성될 수 있다. 필드 민감 장치로서 작동을 위해, 필드 생성 전기 전도성 구조(15)는 도파관(11)에 의해 전송된 광 신호의 모드 영역(12)에 의해 차지된 필드 민감 소재 구조(21)의 영역과 중첩되는 필드를 생성시킬 수 있다. 모드 영역(12)에 의해 차지된 필드 민감 소재 구조(21)의 영역과 중첩하는 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드는 전기장(E) 및/또는 자기장(B)일 수 있다.

본 명세서에서의 실시예들은 유전체 스택(14) 내에 필드 생성 전기 전도성 구조(15)의 제조에 의해, 임계 치수(CD)가 감소될 수 있고 구성요소 간의 정렬이 보다 정밀하게 달성될 수 있음을 인식한다. 포토리소그래피 제조 단계들을 포함하는 집적 회로 제조 기법의 사용에 의해, 본 명세서에서 설명된 종래 기술 접근법으로 달성될 수 있는 마이크로 스케일 정렬과 대조되는 구성요소 간의 나노스케일 정렬이 달성될 수 있다. 광전기 시스템(100)에 따르면 필드 생성 전기 전도성 구조(15)와 도파관(11)은 모두 유전체 스택(14) 내에 일체로 제조될 수 있다는 점에서, 나노스케일 정렬은 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드에 의해 차지된 공간 위치와 도파관(11)에 의해 전송된 광 신호의 모드 영역에 의해 차지된 필드 민감 소재 구조(21)의 영역 사이에서 정밀한 조정을 가능하게 한다. 집적 회로 제조 기법의 사용에 의해, 필드 생성 전기 전도성 구조(15)와 필드 민감 소재 구조(21) 사이의 최소 거리는 목표 위치에서 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드의 강도를 증가시키면서 필드 민감 소재 구조(21)의 치수를 감소시키고(감소시키거나), 필드 생성 전기 전도성 구조(15)의 에너지 공급으로 인한 전력 소비를 감소시킨다.

집적 포토닉스 구조의 유전체 스택 내에 배치된 도파관(11)을 가지는 집적 포토닉스 구조(10)가 본 명세서에서 설명되어 있고, 집적 포토닉스 구조(10)는 유전체 스택(14) 내에 배치된 필드 생성 전기 전도성 구조(15)와 집적 포토닉스 구조(10)에 부착된 이종 구조(20)를 더 포함하며, 이종 구조(20)는 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드에 민감한 필드 민감 소재 구조(21)의 필드 민감 소재를 가진다. 도파관(11)과 필드 생성 전기 전도성 구조(15)는 유전체 스택 내에 일체로 제조될 수 있다.

도 10 및 도 12의 평면도 부분을 참조하면, 필드 생성 전기 전도성 구조(15)는 본 명세서의 실시예들에서 단일 또는 다중 코일을 가지는 고리 형상(예를 들면, 콘센트릭 링 또는 스파이럴 코일)으로 이루어질 수 있거나, 예를 들면 비고리 형상의 전극과 같은 다른 구성으로 이루어질 수 있다.

본 명세서에서 설명된 광전기 시스템(100)의 실시예들에 의해 형성될 수 있는 예시적인 필드 민감 장치들이 표A에 요약되어 있다. 형성된 필드 민감 장치들은 전기광학 및/또는 자기광학 필드 민감 장치를 포함할 수 있다.

[표 A]

본 명세서에서 설명한 필드 민감 장치는 광 신호가 최소한의 손실로 한 방향으로 집적 포토닉스 구조(10)의 도파관(11) 내를 가로 지르고 반대 방향으로 전파하려는 빛을 차단하는 아이솔레이터로 구성될 수 있다. 아이솔레이터는 수동 장치일 수 있지만 DC 필드에 의해 활성화될 수 있다. 아이솔레이터를 제공하기 위해 필드 생성 전기 전도성 구조(15)를 통해 이동하는 전류는 DC이다. 아이솔레이터를 형성하는 필드 민감 소재는 예를 들면 세륨: YIG와 같은 자기장 민감성일 수 있다. 아이솔레이터는 예를 들면, 삽입 손실(dB) 요건, 광 절연(dB) 요건, 및/또는 장치가 작동하는 광 대역폭(nm)과 관련된 요건을 포함할 수 있는 설계 요건에 따라 구성될 수 있다.

본 명세서에 설명된 필드 민감 장치는 굴절률의 변화를 통해 집적 포토닉스 구조(10)의 도파관(11)을 가로 지르는 광 신호의 위상 변화를 부여하는 위상 변조기로 구성될 수 있다. 위상 변조기를 제공하기 위해 필드 생성 전기 전도성 구조(15)를 통해 이동하는 전류는 시간에 따라 변한다. 위상 변조기를 형성하는 필드 민감 소재는 예를 들면, 리튬나이오베이트(LiNbO3)와 같은 전기장 민감 소재일 수 있다. 위상 변조기는 예를 들면 삽입 손실(dB) 요건, RF 대역폭(GHz) 요건, 위상 변조기 장치가 작동하는 광 대역폭(nm), 및/또는 광학 위상을 180도 변화시키기 위한 전압 요건(V)을 포함할 수 있는 설계 요건에 따라 구성될 수 있다.

본 명세서에 설명된 필드 민감 장치는 장치의 공명을 조정하여 간섭과 결합된 굴절률의 변화를 통해(또는 전기 흡수의 사용을 통해) 구동 신호의 함수로서 이를 통해 전파하는 빛을 감쇠시키는 진폭 변조기로 구성될 수 있다. 진폭 변조기를 제공하기 위해 필드 생성 전기 전도성 구조(15)를 통해 이동하는 전류는 시간에 따라 변한다. 진폭 변조기를 형성하는 필드 민감 소재는 다중 소재일 수 있다. 진폭 변조기는 예를 들면, 삽입 손실(dB) 요건, RF 대역폭(GHz) 요건, 소광비(extinction ratio)(dB) 요건, 장치가 작동하는 광 대역폭(nm), 최대값과 최소값 사이에서 광출력(optical power)을 변경하는데 필요한 전압(V), 및/또는 스퍼 없는 동적 범위(spur free dynamic range)(dB-Hz^[2/3]) 요건을 포함할 수 있는 설계 요건에 따라 구성될 수 있다.

본 명세서에 설명된 필드 민감 장치는 3개(또는 그 이상)의 포트 장치에서 특정한 방향으로 빛이 전파가능하게 하는 서큘레이터로 구성될 수 있다. 3개의 포트의 경우에, 빛은 포트1로부터 포트2로, 포트2로부터 포트3으로 전파할 수 있지만 포트2로부터 포트1로 전파할 수 없다. 서큘레이터는 수동 장치일 수 있지만 DC 필드에 의해 활성화될 수 있다. 서큘레이터를 제공하기 위해 필드 생성 전기 전도성 구조(15)를 통해 이동하는 전류는 DC 이다. 다중 포트 서큘레이터에서 DC 필드의 방향을 변경함으로써 장치를 통한 빛의 전파 방향을 변경하여 조정가능한 스위치를 제공할 수 있다. 서큘레이터를 형성하는 필드 민감 소재는 예를 들면 세륨: YIG와 같은 자기장 민감성일 수 있다. 서큘레이터는 예를 들면 삽입 손실(dB) 요건, 광 절연(dB) 요건, 및/또는 장치가 작동하는 광 대역폭(nm) 요건을 포함할 수 있는 설계 요건에 따라 구성될 수 있다.

본 명세서에서 설명된 필드 민감 장치는 굴절률의 변화를 통해 집적 포토닉스 구조(10) 내에서 도파관(11)을 가로 지르는 광 신호의 위상에 변화를 부여하는 이상기(phase shifter)로 구성될 수 있다. 이상기는 최저 GHz의 정적 DC 일 수 있다. 이상기를 제공하기 위해 필드 생성 전기 전도성 구조(15)를 통해 이동하는 전류는 DC이다. 이상기를 형성하는 필드 민감 소재는 전기 광학 효과를 가진 비아 소재(LiNbO3), Franz-Keldysh 효과를 나타내는 반도체, 온도 의존 굴절률로 인한 서모스 옵틱 시프트(thermos optic shifts)일 수 있다. 이상기는 예를 들면, 위상을 180도 변경하는데 필요한 전력 소비, 삽입 손실(dB) 요건, RF 대역폭 (GHz) 요건, 소광비(extinction ratio) (dB) 요건, 및/또는 이 장치가 작동하는 광 대역폭 (nm) 요건을 포함할 수 있는 설계 요건에 따라 구성될 수 있다.

본 명세서에서 설명된 필드 민감 장치는 특정 주파수에서 빛의 순환을 가능하게 하는 광학 캐비티를 제공하는 공진기(resonator)로 구성될 수 있다. 이 장치는 에너지를 저장할 수 있을 뿐만 아니라 광학 필터로서 역할도 할 수 있다. 공진기는 정적이고 수동 장치일 수 있다. 공진기를 형성하는 필드 민감 소재는 수동 장치일 수 있고, 실리콘, 실리콘 질화물, 리튬나이오바이트(LiNbO3) 등을 포함하는 모든 소재로 제조될 수 있다. 공진기는 예를 들면, 삽입 손실(dB) 요건, 피네스(finesse) 또는 Q 인자(Q factor) 요건, 및/또는 자유 스펙트럼 범위(GHz or nm) 요건을 포함할 수 있는 설계 요건에 따라 구성될 수 있다.

도 14a 및 도 14b는 이종 구조를 갖는 포토닉스 집적 회로 칩을 형성하는 집적 포토닉스 구조를 제조하기 위한 제조 방법을 도시하고, 이종 구조는 필드 민감 장치를 형성한다.

도 14a를 참조하면, 집적 포토닉스 구조(10)는 제조의 중간 단계에서 도시된다. 집적 포토닉스 구조(10)는 SOI (silicon on insulator) 웨이퍼를 사용하여 제조될 수 있다. 도 14a의 단계도는 웨이퍼의 다이싱 이전에 웨이퍼 형태의 집적 포토닉스 구조(10)를 도시한다. 도 14a를 더 참조하면, SOI 웨이퍼는 예를 들면 실리콘 기판, 절연체 층(6), 및 실리콘으로 형성된 층(7)에 의해 제공되는 예를 들면 기판(5)를 포함할 수 있다. SOI 웨이퍼의 층을 형성하는 층들(5-7)은 결함 소멸 처리(defect annihilation treatments)를 포함하는 높은 열 축적 처리(thermal budget processing)로부터 이점을 누릴 수 있고, 예를 들어 결함 밀도, 처리량, 신호 대 잡음비, 및 산란 감소의 측면에서 성능 이점들을 제공할 수 있다. 층(7)은 단결정 실리콘으로 형성될 수 있다.

실리콘으로 형성된 층(7)은 각각 실리콘으로 형성된 도파관(11)과 도파관(111)을 형성하기 위해 패터닝될 수 있다. 도파관(11)과 도파관(1111)의 형성 후, 유전체 스택(14)을 형성하는 유전체 소재는 층(7)에 증착될 수 있고 웨이브가이딩 소재에 의해 제공되는 층(8)의 도시된 바닥 높이까지 화학적 기계적 평탄화(chemical mechanical planarization)(CMP)가 행해질 수 있다. 일 실시예에 따르면, 본 명세서의 전반에 걸쳐서 설명된 바와 같은 각각의 CMP 단계는 원자적으로 부드러운 표면을 형성하기 위해 화학적 기계적 연마 단계를 수반할 수 있다. 일반적인 형태로 도면 전체에 걸쳐서 나타낸 층(7)은 패터닝에 의해 형성되는 필드 민감 장치의 요건에 따라 대체 방식으로 패터닝될 수 있다. 예를 들어 도 14a의 도시된 횡단면도에서 "II"의 부분은 링 도파관을 형성하기 위한 층(7)의 패터닝의 경우에 남아 있을 수 있고, 도 14a의 도시된 횡단면도에서 "I"부분은 직선형 도파관을 형성하기 위한 층(7)의 패터닝의 경우에 남아 있을 수 있다.

웨이브가이딩 소재로 형성된 층(8)은 증착된 다음 CMP가 행해질 수 있다. 다음 (8)은 도시된 층(8)의 바닥 높이에서 바닥 높이를 갖는 도파관(1111)을 형성하도록 패터닝될 수 있다. 층(8)의 패터닝을 통해 형성된 도파관(1111)을 사용하여, 유전체 스택(14)의 중간 단계 상부 높이가 광 민감 형성물(light sensitive formation)(118)의 도시된 상부 높이에 형성되도록 유전체 스택(14)을 형성하는 추가 유전체 소재는 증착되고 CMP 가 행해질 수 있다. 트렌치는 유전체 스택(14)에 형성된 다음 광 민감 형성물(118)을 갖는 광검출기(117)를 형성하기 위해서 다중 증착 및 어닐링 단계에서 게르마늄으로 채워질 수 있다.

유전체 소재는 접점(1501)을 형성하는 접촉 층의 도시된 상부 높이에 유전체 스택의 상부 표면을 형성하기 위해 증착되고 CMP 가 행해질 수 있으며, 트렌치는 에칭되고 예를 들면 광검출기(117)의 접점(1501)을 형성하는 금속과 같은 전도성 소재로 채워질 수 있다. 중간 구조는 다시 CMP를 거치게 하여 중간 단계 유전체 스택(14)이 접점(1501)의 도시된 상부 높이에 상부 높이를 형성하도록 할 수 있다.

웨이브가이딩 소재로 형성된 층(9)은 증착되고 층(9)으로부터 패터닝된 도파관(1111)을 형성하도록 패터닝될 수 있다. 유전체 소재는 형성된 도파관 위에 형성되고 CMP를 거쳐 층(9)으로부터 패터닝된 도파관(1111)의 상부 높이에 수평으로 연장되는 평면의 상부 표면을 형성할 수 있다. 일 실시예에 따르면, 층(8)과 층(9)은 실리콘 질화물(SiN)로 형성될 수 있다.

트렌치는 금속화 층(1402)의 도시된 위치에 형성될 수 있고, 금속화 층(1402)은 트렌치를 채우기 위해 증착될 수 있다. 금속화 층(1402)은 금속화 층(1402)의 상부 높이에 수평으로 연장되는 상부 평면 표면을 형성하기 위해 CMP 가 행해질 수 있다. 금속화 층(1402)은 필드 민감 소재 구조(21)의 필드 민감 소재와 상호 작용하는 필드를 생성하도록 배치된 필드 생성 전기 전도성 구조(15), 전도성 소재 형성물(1552) 및 전도성 소재 형성물(1554)를 포함하는 차별화된 전도성 소재 형성물을 형성하기 위해 패터닝될 수 있다.

유전체 소재의 추가적인 연속 층을 증착하고 평탄화(CMP를 통해)한 후 배선층 증착 및 평탄화를 포함하는 추가 증착 및 리소그래피 단계의 사용으로, 비아(1502)의 높이에서 도시된 비아 층에 의해 형성된 비아(1502)는 금속화 층(1402)으로부터 금속화 층(1404)까지 상측으로 연장하여 제조될 수 있다.

비아(1504)의 높이에서 도시된 비아 층에 의해 형성된 비아(1504)는 금속화 층(1404)으로부터 금속화 층(1406)까지 상측으로 연장하여 제조될 수 있다. 금속화 층(1406)은 독특한 전도성 소재 형성물을 형성하기 위해 패터닝될 수 있다. 금속화 층(1402, 1404, 1406)은 각각 단일 증착 단계에서 증착될 수 있다.

도 14a를 참조하면, 도 14a에 도시된 단계에서 집적 포토닉스 구조(10)는 도 14b에 도시된 바와 같이 계단형 캐비티(stepped cavity)(17)를 형성하기 위해 추가 제조 처리를 거치게 할 수 있다. 제1트렌치는 중심축(3502)을 가지고 에칭될 수 있고 교차하는 수직 연장 평면들(3503, 3504)이 도파관(11)의 도시된 상부 높이에 바닥 높이를 가지도록 형성될 수 있으며, 그 다음제1 캐비티의 형성에 이어, 제2캐비티는 중심축(3502)을 가지고 에칭될 수 있고 교차하는 연장 수직 평면들(3505, 3506)은 도시된 것처럼 계단형 캐비티를 형성한다. 일 실시예에 따라, 도파관(11)의 상부 표면이 도 14b에 도시된 것처럼 노출되도록 에칭이 수행될 수 있다.

도 14b는 추가 제조 단계 이후 도 4에 도시된 바와 같은 집적 포토닉스 구조(10)를 나타낸다. 도 14b를 참조하면, 필드 민감 소재 구조(21)를 가지는 이종 구조(20)는 도 14a와 관련하여 설명된 바와 같이 형성된 캐비티(17) 내에 부착될 수 있다. 필드 민감 소재 구조(21)가 도파관(11)에 매우 근접하도록 이종 구조(20)는 결합될 수 있다.

이종 구조(20)는 결합 층에 의해 제공되는 층(19)을 형성하기 위해 예를 들면, 융합 본딩 또는 접착 본딩의 사용으로 캐비티(17) 내에 부착될 수 있고, 층(19)은 이종 구조(20)의 도파관(11)과 필드 민감 소재 구조(21)의 중간에 배치된다. 필드 생성 전기 전도성 구조(15)와 도파관(11)을 가지는 필드 민감 소재 구조(21)는 예를 들면, 아이솔레이터, 변조기, 서큘레이터, 이상기, 또는 공진기와 같은 필드 민감 장치를 형성할 수 있다.

추가적인 제조 단계는 집적 포토닉스 구조(10)의 전면에 종단(terminations)을 형성하도록 수행될 수 있다. 종단은 집적 포토닉스 구조(10)에 의해 형성된 포토닉스 집적 회로 칩이 패키징 전자 방식에 따라 다른 장치에 부착되도록 종단을 포함할 수 있다. 종단은 다른 장치가 집적 포토닉스 구조(10)에 부착될 수 있도록 종단을 포함할 수 있다.

종단은 예를 들면 하나 이상의 (a) 금속화 층(1406)으로 개방되는 유전체 스택(14)에 형성된 개구; (b) 유전체 스택(14)에 형성된 패드에 대한 개구를 갖는 금속화 층(1406)에 형성된 패드; (c) 언더 범프 금속화(UBM) 층으로 개방되는 유전체 스택(14)에 형성된 개구를 갖는 금속화 층(1406)에 형성된 패드를 형성하는 UBM 층; 또는 (d) 금속화 층(1406)에 형성된 패드와 유전체 스택(14)으로부터 외부로 돌출되는 UBM 상에 형성된 솔더 범프(solder bump)를 형성하는 UBM 층을 포함할 수 있다.

도 14b의 실시예에서, 집적 포토닉스 구조(10)에 형성된 광전기 시스템(100) 종단은, 예를 들면 금속화 층(1406)에 형성된 패드(61)에 대한 개구(62)와 같은 개구, 금속화 층(1406)에 형성된 UBM(63)에 형성된 솔더 범프(64)(점선으로 도시)와 같은 솔더 범프, 및 솔더 범프(66)를 수용하도록 구성된 UBM(65)과 같은 금속화 층(1406)에 형성된 UBM을 포함할 수 있다. 조립식 칩(50)은 예를 들면, 조립식 CMOS 칩, 조립식 레이저 다이 칩, 또는 조립식 포토닉스 집적 회로 칩에 의해 제공될 수 있다. 조립식 칩(50)은 UBM(65)에 수용된 솔더 범프(66)를 가질 수 있다. 도 14b에 도시된 바와 같이 집적 포토닉스 구조(10)는 예를 들면, 다이싱 라인(4502, 4504)에서 이종 구조(20)와 칩(50)과 같은 외부 구조가 부착된 도 14b에 도시된 바와 같이 포토 집적 회로 칩을 형성하도록 다이싱 될 수 있다.

도 14a 및 도 14b에 도시된 바와 같이 광전기 시스템(100)의 제조를 참조하면, 캐비티(17)의 제조는 실리콘으로 형성된 층(7)의 패터닝에 의해 형성된 도파관(11)에 근접하게 필드 민감 소재 구조(21)의 배치를 용이하게 한다. 도 14 및 도 15의 단계도를 참조하면, SOI 웨이퍼의 실리콘 층에 의해 제공될 수 있는 층(7)의 패터닝은 도파관(11)과 도파관(111)을 형성할 수 있다. 이종 구조를 가진 도파관(11)과 필드 생성 전기 전도성 구조(15)는 필드 민감 장치를 형성할 수 있다. 층(7)으로부터 패터닝된 도파관(111)은 층(7)으로부터 패터닝된 도파관(111)을 통해 전파하는 포토닉스 신호를 광검출기(117)에 의해 출력되는 전기 신호로 변환하기 위해 빛을 광검출기(117)로 안내하도록 구성될 수 있다.

도 14a와 도 14b에 도시된 바와 같은 광전기 시스템(100)의 제조는 상이한 기능을 제공하는 다수의 상이한 전도성 소재 형성물로 금속화 층(1402)을 패터닝하는 것을 포함할 수 있다. 도 14a와 도 14b에 도시된 바와 같이, 금속화 층(1402)은 이종 구조(20)와 도파관(11)으로 예를 들면, 아이솔레이터, 변조기, 서큘레이터, 이상기, 편광 회전자, 또는 공진기와 같은 필드 민감 장치를 형성할 수 있는 필드 생성 전기 전도성 구조(15)를 형성하기 위해 패터닝될 수 있다. 금속화 층(1402)을 패터닝함으로써 형성된 전도성 소재 형성물(1552)은 광검출기(117)에 의한 광 신호를 전기 신호로의 변환에 응답하여 광검출기(117)에 의해 출력된 전기 신호를 전송하도록 구성될 수 있고, 광검출기(117)에 의해 변환된 광신호는 층(7)으로부터 패터닝된 도파관(1111)에 의해 전송된다. 이종 구조(20)는 도 14b에 도시된 바와 같이 집적 포토닉스 구조(10)의 전면에 형성된 캐비티(17)에 부착될 수 있다.

금속화 층(1402)의 패터닝에 의해 형성된 전도성 소재 형성물(1552)은 집적 포토닉스 구조(10)에 부착된 칩(50)에 전력을 공급하기 위한 전력 신호를 전송하도록 구성될 수 있다. 칩(50)은 예를 들면, CMOS 칩, 레이저 다이 칩, 또는 포토닉스 집적 회로 칩에 의해 제공될 수 있고, 광전기 시스템(100)은 레이저 다이 칩에 의한 레이저 광을 집적 포토닉스 구조(10)에 입력하도록 구성될 수 있다.

솔더 범프(64)와 같은 솔더 범프는 필드 생성 전기 전도성 구조(15)에 전력 신호의 입력과 칩(50)과 같은 외부 칩에 전력 공급을 하기 위한 전력 신호의 출력과 같은 다양한 기능을 제공하기 위해 집적 포토닉스 구조(10)의 상부 표면 전체에 제공될 수 있고, 광검출기(117)에 의해 출력된 전기 신호와 같은 집적 포토닉스 구조(10) 내에서 발생된 전기 신호를 칩(50)과 같은 외부 장치로 전송하기 위한 것이다.

광 신호는 다양한 방법으로 집적 포토닉스 구조(10)에 입력될 수 있다. 예를 들면, 레이저 광원 장치 또는 케이블에 의해 제공될 수 있는 외부 광 입력 구조(미도시)는 "A"에서의 도파관(1111)에 결합될 수 있고, 입력 광 신호(광 신호)는 "B"에서의 도파관을 통해 에바네센트 커플링(evanescent coupling)을 경유하여 도파관(1111)으로 전송될 수 있으며, 이는 필드 민감 소재 구조(21)의 필드 민감 소재와 전기 전도성 필드 생성 구조(15)에 의해 예를 들면, 아이솔레이터, 변조기, 서큘레이터, 이상기, 또는 공진기와 같은 필드 민감 장치를 형성하는 도파관(11)으로 전송될 수 있다. 집적 포토닉스 구조(10)는 "A"에서의 도파관(1111)으로부터 도파관(11)으로의 입력 광 신호의 에바네센트 커플링이 "B"에서의 도파관(1111)과 같은 0개 이상의 중간 도파관을 통해 이루어지도록 구성될 수 있다. 다른 실시예에서, 집적 포토닉스 구조(10)는 광 입력 구조(미도시)가 도파관(11)에 직접 결합(예를 들어 에지 결합)되도록 구성될 수 있다.

인터포저로 구성된 집적 포토닉스 구조(10)를 가지는 광전기 시스템(100)의 제조를 위한 제조 단계는 도 15a 내지 도 15f를 참조하여 설명된다. 도 15a를 참조하면, 집적 포토닉스 구조(10)와 인터포저 베이스 구조(300)는 초기에 별도의 웨이퍼를 사용하여 별도로 제조될 수 있다. 일 실시예에 따르면, 집적 포토닉스 구조(10)는 SOI (silicon on insulator) 웨이퍼를 사용하여 제조될 수 있고, 인터포저 베이스 구조(300)는 실리콘으로 형성된 기판(305)을 갖는 벌크 실리콘 웨이퍼를 사용하여 제조될 수 있다.

일 실시예에 따른 광전기 시스템(100)은 유전체 스택(14) 내에 배치된 도파관(11)에 의해 전송된 광신호가 필드 민감 소재 구조(21)에 에바네센트 커플링되도록 구성될 수 있고, 필드 민감 소재 구조(21)로 커플링된 광신호는 필드 민감 소재 구조(21)에 의해 전송되어 예를 들면, 유전체 스택(14)에 배치된 도 14b의 "C"에서의 도파관(1111)과 같은 제2도파관으로 에바네센트 커플링될 수 있다. 이러한 실시예에 따르면, "C"에서의 도파관(1111)에 의해 제공되는 제2도파관, 필드 민감 소재 구조(21), 도파관(11) 및 필드 생성 전기 전도성 구조(15)는 예를 들면, 표 A에 설명된 구성에 따르는 필드 민감 장치를 형성할 수 있다. "C"에서의 도파관(1111)에 의해 제공되는 제2도파관은 설명된 실시예에서의 도파관(11) 보다 더 높은 높이에 집적될 수 있다. 광신호가 필드 민감 소재 구조(21)에 의해 "C"에서의 제2도파관으로 전송되는 전술한 실시예에서, 도파관(11)에 의해 전송된 광신호가 도파관으로 리턴 커플링을 최소화하거나 전혀 없이 필드 민감 소재 구조(21)로 전송되도록 구성요소를 구성함으로써 성능이 향상될 수 있다. 이러한 기능성을 제공하기 위해, 도파관(11)은 종단될 수 있고, 일부 실시예에서는 도파관이 필드 민감 소재 구조(21)과 접촉하는 위치에서 테이퍼질 수 있다. 일부 실시예에서, 도파관(11)으로의 리턴 커플링을 최소화하거나 전혀없이 도파관(11)에 의해 전송된 광 신호를 필드 민감 소재 구조(21)로 전달하는 것을 촉진하기 위해, 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드의 필드 세기를 증가시키도록 필드 생성 전기 전도성 구조(15)를 통한 전류 흐름의 진폭은 증가될 수 있다. 필드 민감 소재 구조(21)로의 리턴 커플링을 최소화하거나 전혀없이 필드 민감 소재 구조(21)에 의해 전송된 광신호를 "C"에서의 제2도파관으로 전달하는 것을 촉진하기 위해, 필드 민감 소재 구조(21)는 "C"에서의 제2도파관과 에지 결합(버트 결합, butt coupled)될 수 있다. 또한, 필드 민감 소재 구조(21)의 수평 연장 세로축은 "C"에서의 제2도파관의 수평 연장 세로축과 축방향으로 정렬될 수 있다.

도 15a를 참조하면, 집적 포토닉스 구조(10)는 제조의 중간단계에 도시된다. 집적 포토닉스 구조(10)는 SOI 웨이퍼를 사용하여 제조될 수 있다. 도 15a의 단계도는 웨이퍼의 다이싱 이전에 웨이퍼 형태의 집적 포토닉스 구조(10)를 도시한다. 도 15a를 더 참조하면, SOI 웨이퍼는 예를 들면, 실리콘 기판, 절연체 층(6), 및 실리콘으로 형성된 층(7)에 의해 제공되는 예를 들면 기판(5)를 포함할 수 있다. SOI 웨이퍼의 층을 형성하는 층들(5-7)은 결함 소멸 처리(defect annihilation treatments)를 포함하는 높은 열 축적 처리(thermal budget processing)로부터 이점을 누릴 수 있고, 예를 들어 결함 밀도, 처리량, 신호 대 잡음비, 및 산란 감소의 측면에서 성능 이점들을 제공할 수 있다.

실리콘으로 형성된 층(7)은 각각 실리콘으로 형성된 도파관(11)과 도파관(111)을 형성하기 위해 패터닝될 수 있다. 도파관(11)과 도파관(1111)의 형성 후, 유전체 스택(14)을 형성하는 유전체 소재는 층(7)에 증착될 수 있고 웨이브가이딩 소재에 의해 제공되는 층(8)의 도시된 바닥 높이까지 화학적 기계적 평탄화(chemical mechanical planarization)(CMP) 가 행해질 수 있다. 일 실시예에 따르면, 본 명세서의 전반에 걸쳐서 설명된 바와 같은 각각의 CMP 단계는 원자적으로 부드러운 표면을 형성하기 위해 화학적 기계적 연마 단계를 수반할 수 있다. 일반적인 형태로 도면 전체에 걸쳐서 나타낸 층(7)은 패터닝에 의해 형성되는 필드 민감 장치의 요건에 따라 대체 방식으로 패터닝될 수 있다. 예를 들어 도 15a의 도시된 횡단면도에서 "II"의 부분은 링 도파관을 형성하기 위한 층(7)의 패터닝의 경우에 남아 있을 수 있고, 도 15a의 도시된 횡단면도에서 "I"부분은 직선형 도파관을 형성하기 위한 층(7)의 패터닝의 경우에 남아 있을 수 있다. 층(7)은 단결정 실리콘으로 형성될 수 있다.

웨이브가이딩 소재에 의해 제공된 층(8)은 증착되고 CMP 가 행해질 수 있다. 층(8)은 도시된 층(8)의 바닥 높이에서 바닥 높이를 갖는 도파관(1111)을 형성하도록 패터닝될 수 있다.

유전체 소재는 층(7)으로부터 패터닝되어 형성된 도파관(1111) 위에 형성되고 CMP를 거쳐 도시된 금속화 층(1402)의 상부 높이에 수평으로 연장되는 평면의 상부 표면을 형성할 수 있다.

트렌치는 금속화 층(1402)의 도시된 위치에 형성될 수 있고, 에칭 후에 트랜치를 형성하며, 금속화 층(1402)은 트렌치를 채우기 위해 증착될 수 있다. 금속화 층(1402)은 금속화 층(1402)의 상부 높이에 수평으로 연장되는 상부 평면 표면을 형성하기 위해 CMP 가 행해질 수 있다. 금속화 층(1402)은 필드 민감 소재 구조(21)에서 발견되는 필드 민감 소재와 상호 작용하는 필드를 생성하도록 배치된 필드 생성 전기 전도성 구조(15)와 다른 전도성 소재 형성물을 포함하는 차별화된 전도성 소재 형성물을 형성하기 위해 패터닝될 수 있다.

층(8)의 패터닝을 통해 형성된 도파관(1111)과 증착되어 패터닝된 금속화 층(1402)으로, 유전체 스택(14)의 중간 단계 상부 높이가 광 민감 형성물(light sensitive formation)(118)의 도시된 상부 높이에 형성되도록 유전체 스택(14)을 형성하는 추가 유전체 소재는 증착되고 CMP 가 행해질 수 있다. 트렌치는 유전체 스택(14)에 형성될 수 있고 광 민감 형성물(118)을 갖는 광검출기(117)를 형성하기 위해서 다중 증착 및 어닐링 단계에서 게르마늄으로 채워질 수 있다.

유전체 소재는 접점(1501)과 비아(1502)를 형성하는 배선 층의 도시된 상부 높이에 유전체 스택의 상부 표면을 형성하기 위해 증착되고 CMP 가 행해질 수 있으며, 트렌치는 에칭되고 예를 들면 광검출기(117)의 접점(1501)과 비아(1502)를 형성하는 금속과 같은 전도성 소재로 채워질 수 있다. 중간 구조는 다시 CMP를 거치게 하여 중간 단계 유전체 스택(14)이 접점(1501)과 비아(1502)의 도시된 상부 높이에 상부 높이를 형성하도록 할 수 있다.

웨이브가이딩 소재로 형성된 층(9)은 증착되고 층(9)으로부터 패터닝된 도파관(1111)을 형성하도록 패터닝될 수 있다. 유전체 소재는 형성된 도파관 위에 형성되고 CMP를 거쳐 금속화 층(1404)의 상부 높이에 수평으로 연장되는 평면의 상부 표면을 형성할 수 있다. 일 실시예에 따르면, 층(8)과 층(9)은 실리콘 질화물(SiN)로 형성될 수 있다.

트렌치는 금속화 층(1404)의 도시된 위치에 형성될 수 있고, 금속화 층(1404)은 트렌치를 채우기 위해 증착될 수 있다. 금속화 층(1404)은 금속화 층(1404)의 상부 높이에 수평으로 연장되는 상부 평면 표면을 형성하기 위해 CMP 가 행해질 수 있다. 금속화 층(1404)은 전도성 소재 형성물(1564, 1566, 1568)을 포함하는 차별화된 전도성 소재 형성물을 형성하기 위해 패터닝될 수 있다.

유전체 소재의 추가적인 연속 층을 증착하고 평탄화(CMP를 통해)한 후 배선층 증착 및 평탄화를 포함하는 추가 증착 및 리소그래피 단계의 사용으로, 비아(1504)의 높이에서 도시된 비아 층에 의해 형성된 비아(1504)는 금속화 층(1404)으로부터 금속화 층(1406)까지 상측으로 연장하여 제조될 수 있다.

도 15b를 참조하면 제조의 중간 단계에서 인터포저 베이스 구조(300)가 도시되어 있다. 인터포저 베이스 구조(300)의 제조를 위해 예를 들면, 벌크 실리콘 기판 웨이퍼와 같은 벌크 웨이퍼가 제공될 수 있다. 인터포저 베이스 유전체 스택(314)을 형성하기 위해 하나 이상의 유전체 층이 기판(305) 상에 증착될 수 있다. 인터포저 베이스 유전체 스택(314)은 관통 실리콘 비아(TSVs)의 도시된 상부 높이에 수평으로 연장되는 평면의 표면을 형성하기 위해 CMP 가 행해질 수 있다. 도시된 관통 실리콘 비아(TSVs)(315)의 상부 높이에 수평으로 연장되는 평면의 표면을 형성하기 위해 증착되고 평탄화된 유전체 소재를 가지고, 비아 트렌치는 인터포저 베이스 유전체 스택(314)과 기판(305)을 통해 연장하도록 에칭될 수 있다. 트렌치는 예를 들면, 금속이고 CMP를 거친 전도성 소재로 채워질 수 있고, 다음 유전체 소재의 추가 층이 증착된 다음 도 15b에 도시된 인터포저 베이스 유전체 스택(314)의 도시된 상부 높이에 평면의 유전체 표면을 형성하도록 CMP 가 행해질 수 있다. 게다가 트렌치는 증착된 관통 실리콘 비아(TSVs)의 상부에 에칭된 다음 예를 들면 금속화 층(1452)을 형성하는 금속과 같은 전도성 소재로 채워질 수 있다. 인터포저 베이스 구조(300)는 금속화 층(1452)의 오버필(overfill) 부분을 제거하기 위해 다시 CMP 가 행해질 수 있다.

도 15a에 도시된 바와 같은 단계의 웨이퍼 형태로 된 집적 포토닉스 구조(10)와 도 15b에 도시된 바와 같은 단계의 웨이퍼 형태로 된 인터포저 베이스 구조(300)를 가지고, 집적 포토닉스 구조(10)는 인터포저 베이스 구조(300)에 웨이퍼 스케일 본딩될 수 있다.

일 실시예에 따른 본딩은 도 15c에 도시된다. 집적 포토닉스 구조(10)를 인터포저 베이스 구조(300)에 본딩하기 위해, 집적 포토닉스 구조는 도 15c에 도시된 바와 같이 인터포저 베이스 구조(300)에 본딩하기 위해 도시된 바와 같이 거꾸로 뒤집힐 수 있다. 집적 포토닉스 구조(10)는 일 실시예에 따른 웨이퍼 스케일 산화물 융합 본딩(wafer scale oxide fusion bonding)을 사용하여 인터포저 베이스 구조(300)에 본딩될 수 있다. 산화물 융합 본딩의 성능을 위해, 이산화규소(silicon dioxide)로 형성된 유전체 층이 도 15c에 도시된 바와 같이 증착될 수 있다. 이산화 규소로 형성된 유전체 층(502)은 집적 포토닉스 구조(10)에 증착될 수 있고 유전체 층(502)은 인터포저 베이스 구조(300)에 증착될 수 있다. 층(502, 504)을 증착하기 전에, 각각의 하부 표면은 예를 들면 반데르 발스 힘의 활성화를 촉진하기 위해 고품질의 접촉을 하도록 부드러운 표면을 형성하기 위한 CMP를 사용하여 연마될 수 있다. 증착 및 평활화 후에 층(502,504)의 표면은 원자 수준에서 두 개의 층들 사이의 본딩을 촉진하기 위해 적절한 표면 화학을 형성하도록 처리될 수 있다. 도 15c에 도시된 바와 같이 저온 산화물 융합 본딩을 사용하여 인터포저 베이스 구조(300)에 집적 포토닉스 구조(10)를 본딩할 때, 각각의 구조는 함께 본딩될 수 있고, 집적 포토닉스 구조(10)와 인터포저 베이스 구조(300) 사이에 결합 층(506)을 형성할 수 있다. 도 15c에 도시된 바와 같이 집적 포토닉스 구조(10)와 인터포저 베이스 구조(300)의 본딩은 결합 층(506)을 형성하기 위해 층(502,504)의 어닐링을 위한 어닐링 공정을 사용하여 완료될 수 있다.

인터포저 베이스 구조(300)에 집적 포토닉스 구조(10)를 본딩한 수 수행될 수 있는 제조 단계는 도 15d를 참조하여 설명된다. 도 15d를 참조하면 집적 포토닉스 구조(10)를 인터포저 베이스 구조(300)에 본딩한 후, 기판(5)과 산화물로 형성된 층(6)은 SOI 실리콘 층을 형성하는 층(7)의 대략 바닥 높이(현재 상부 높이)에서의 높이까지 연마 및/또는 에칭될 수 있다. 다음, 도 15d를 참조하여 설명된 바와 같이 트렌치는 각각의 축(3512 내지 3517)에 형성될 수 있다. 축(3512 내지 3517) 주위에 형성된 트렌치는 예를 들면, 비아(1512 내지 1517)를 형성하는 금속과 같은 전도성 소재를 증착함으로써 채워질 수 있다. 각각의 축(3513, 3517) 주의의 각각의 트렌치를 채우는 비아(1513,1517)는 유전체 스택(14)의 높이 및 인터포저 베이스 구조(300)에 형성된 금속화 층(1452)의 각각의 전도성 소재 형성물과 접촉하는 결합층(506)을 통해 연장되는 관통 산화물 비아를 형성할 수 있다. 전술한 전도성 소재를 각각의 수직으로 연장되는 중심 축(3512 내지 3517) 주위에 형성된 각각의 트렌치에 증착할 때, 집적 포토닉스 구조(10)는 도 15d에 도시된 바와 같이 비아(1512 내지 1517)의 도시된 상부 높이에 수평으로 연장되는 평면의 표면을 형성하기 위해 CMP 가 행해질 수 있다.

도 15e에 도시된 바와 같은 단계에서 집적 포토닉스 구조(10)를 가지는 도 15e를 참조하면, 추가 유전체 소재는 도 15e에 도시된 금속화 층(1412)의 도시된 상부 높이에 유전체 스택(14)의 상부 높이를 형성하기 위해 증착된 다음 CMP가 행해질 수 있다.

트렌치는 유전체 스택(14)에 형성될 수 있고 금속화 층(1412)은 형성된 트렌티에 증착될 수 있다. 증착된 금속화 층은 분리되어 별개로 된 전도성 소재 형성물을 형성하기 위한 패터닝을 위해 CMP가 행해질 수 있다.

종단은 외부 장치가 집적 포토닉스 구조(10)에 부착될 수 있도록 집적 포토닉스 구조(10)에 형성될 수 있다. 종단은 예를 들면 하나 이상의 (a) 금속화 층(1406)으로 개방되는 유전체 스택(14)에 형성된 개구; (b) 유전체 스택(14)에 형성된 패드에 대한 개구를 갖는 금속화 층(1406)에 형성된 패드; (c) 언더 범프 금속화(UBM) 층으로 개방되는 유전체 스택(14)에 형성된 개구를 갖는 금속화 층(1406)에 형성된 패드를 형성하는 UBM 층; 또는 (d) 금속화 층(1406)에 형성된 패드와 유전체 스택(14)으로부터 외부로 돌출되는 UBM 상에 형성된 솔더 범프(solder bump)를 형성하는 UBM 층을 포함할 수 있다.

도 15e의 실시예에서, 집적 포토닉스 구조(10)에 형성된 광전기 시스템(100) 종단은, 예를 들면 금속화 층(1412)(이종 구조(20)의 좌측)에 형성된 패드(161)에 대한 개구(162)와 금속화 층(1412) (이종 구조(20)의 우측)에 형성된 패드(163)에 대한 개구(164)와 같은 개구, 금속화 층(1412)에 형성된 UBM에 형성된 솔더 범프(미도시)와 같은 솔더 범프, 및 솔더 범프(166)를 수용하도록 구성된 금속화 층(1412)에 형성된 UBM(165)과 같은 UBM을 포함할 수 있다. 조립식 칩(50)은 예를 들면, 조립식 CMOS 칩, 조립식 레이저 다이 칩, 또는 조립식 포토닉스 집적 회로 칩에 의해 제공될 수 있다. 조립식 칩(50)은 UBM(165)에 수용된 솔더 범프(166)를 가질 수 있다. 포토닉스 집적 회로(10)에 전면(이전에는 후면) 종단을 제조할 때, 핸들 웨이퍼(미도시)는 포토닉스 집적 회로(10)의 전면에 부착될 수 있고, 도 5e에 도시된 바와 같이 TSV(315)를 노출시키기 위해 기판(305)의 소재를 제거하며, 제2베이스 인터포저 유전체 스택(324)을 추가하고(예를 들어 다중 증착 및 CMP 단계를 포함), TSV(315)에 재분배 층(332)을 연결하는 비아(317)를 제2베이스 인터포저 유전체 스택(324) 내에 일체로 제조하기 위한 추가 제조 단계가 수행될 수 있다.

광 신호는 다양한 방법으로 집적 포토닉스 구조(10)에 입력될 수 있다. 예를 들면, 레이저 광원 장치 또는 케이블에 의해 제공될 수 있는 외부 광 입력 구조(미도시)는 "A"에서의 도파관(1111)에 결합될 수 있고, 입력 광 신호(광 신호)는 "B"에서의 도파관을 통해 에바네센트 커플링(evanescent coupling)을 경유하여 도파관(1111)으로 전송될 수 있으며, 이는 필드 민감 소재 구조(21)의 필드 민감 소재와 전기 전도성 필드 생성 구조(15)에 의해 예를 들면, 아이솔레이터, 변조기, 서큘레이터, 이상기, 또는 공진기와 같은 필드 민감 장치를 형성하는 도파관(11)으로 전송될 수 있다. 다른 실시예에서, 집적 포토닉스 구조(10)는 광 입력 구조(미도시)가 도파관(11)에 직접 결합(예를 들어 에지 결합)되도록 구성될 수 있다.

도 15a 내지 도 15f의 단계도를 참조하면, SOI 웨이퍼의 실리콘 층에 의해 제공될 수 있는 층(7)의 패터닝은 도파관(11)과 도파관(111)을 형성할 수 있다. 이종 구조를 가진 도파관(11)과 필드 생성 전기 전도성 구조(15)는 필드 민감 장치를 형성할 수 있다. 층(7)으로부터 패터닝된 도파관(1111)은 층(7)으로부터 패터닝된 도파관(1111)을 통해 전파하는 포토닉스 신호를 광검출기(117)에 의해 출력되는 전기 신호로 변환하기 위해 빛을 광검출기(117)로 안내하도록 구성될 수 있다.

도 15a 내지 도 15f에 도시된 바와 같은 광전기 시스템(100)의 제조는 상이한 기능을 제공하는 다수의 상이한 전도성 소재 형성물로 금속화 층(1402)을 패터닝하는 것을 포함할 수 있다. 도 15e에 도시된 바와 같이, 금속화 층(1404)은 이종 구조(20)와 도파관(11)으로 예를 들면, 아이솔레이터, 변조기, 서큘레이터, 이상기, 편광 회전자, 또는 공진기와 같은 필드 민감 장치를 형성할 수 있는 필드 생성 전기 전도성 구조(15)를 통해 구동 전류를 전송하도록 구성된 전도성 소재 형성물(1564)을 형성하기 위해 패터닝될 수 있다. 금속화 층(1404)을 패터닝함으로써 형성된 전도성 소재 형성물(1566)은 광검출기(117)에 의한 광 신호를 전기 신호로의 변환에 응답하여 광검출기(117)에 의해 출력된 전기 신호를 전송하도록 구성될 수 있고, 광검출기(117)에 의해 변환된 광신호는 층(7)으로부터 패터닝된 도파관(1111)에 의해 전송된다.

도 15e를 참조하면, 전도성 경로를 형성하는 것으로서 도시된 TSV(315), 비아(1513) 및 금속화 층(1412)은 필드 생성 전기 전도성 구조(15)를 활성화하기 위한 스트랩 커넥션을 형성할 수 있다. 전력 신호는 필드 생성 전기 전도성 구조(15)를 활성화하기 위한 전술한 스트랩 커넥션을 통해 전송되는 형성된 인터포저 재분배층(332)에 적용될 수 있다. 전술한 스트랩 커넥션을 추가로 형성하는 것은 TSV(315)로 재분배 층(332)을 연결하는 비아(317)와 관통 산화물 비아(1513)로 TSV(315)를 연결하는 금속화 층(1452)일 수 있다. 도시된 스트랩 커넥션을 형성하는 금속화 층(1412)은 금속화 층(1404)으로부터 패터닝된 전도성 소재 형성물(1564)에 연결될 수 있는 비아(1502)에 연결될 수 있는 금속화 층(1402)에 연결될 수 있는 비아(1512)에 연결될 수 있다. 전도성 소재 형성물(1564)은 차례로 금속화 층(1402)로부터 패터닝된 필드 생성 전기 전도성 구조(15)에 연결될 수 있는 비아(1502)에 연결될 수 있다. 금속화 층(1402)은 금속화 층(1412) 보다 더 낮은 높이로 이루어질 수 있다.

금속화 층(1404)의 패터닝에 의해 형성된 전도성 소재 형성물(1568)은 집적 포토닉스 구조(10)에 부착된 칩(50)에 전력을 공급하기 위한 전원 전압 노드를 형성할 수 있다. 칩(50)은 예를 들면, CMOS 칩, 레이저 다이 칩, 또는 포토닉스 집적 회로 칩에 의해 제공될 수 있고, 광전기 시스템(100)은 레이저 다이 칩에 의한 레이저 광을 집적 포토닉스 구조(10)에 입력하도록 구성될 수 있다.

필드 생성 전기 전도성 구조(15)의 패터닝 및 제조를 위한 집적 회로 제조 기술을 사용하면, 본 명세서에서의 실시예들은 필드 생성 전기 전도성 구조(15)는 예를 들면, 형성된 필드 민감 장치의 개선된 성능을 위한 나노 스케일 기능과 같은 더 높은 분해능(resolution)을 형성하기 위해 도 14a와 도 14b, 도 15a 내지 도15f와 관련하여 포함하는 본 명세서에 설명된 실시예들에서 금속화 층으로부터 패터닝될 수 있음을 인식한다.

도 15f에 도시된 바와 같이, "C"에 도시된 바와 같은 금속화 층(1402)(또는 구조(15)를 형성하는 또 다른 금속화 층)은 필드 생성 전기 전도성 구조(15)가 다수개의 이격된 콘센트릭 링을 특징으로 하도록 패터닝될 수 있다(우측 부분은 이러한 실시예에서 동일하게 패터닝 됨). 도 15f에 도시된 바와 같이 다중 코일 설계(예를 들면, 콘센트릭 링 또는 스파이럴)에 의해 형성된 필드 생성 전기 전도성 구조(15)는 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드의 필드 세기를 증가시킬 수 있도록 금속화 층을 패터닝한다.

도 15d와 도 15e에 도시된 바와 같이, 캐비티는 수직으로 연장되는 중심 축(3507) 주위에 에칭될 수 있고, 캐비티는 필드 민감 소재 구조(21)를 갖는 이종 구조(20)의 수용을 위해 수직 평면(3508, 3509)과 교차하는 측벽을 갖는다. 도 14b를 참조하면, 필드 민감 소재 구조(21)를 갖는 이종 구조(20)는 도 14a와 관련하여 설명된 바와 같이 형성된 캐비티(17) 내에 부착될 수 있다. 일 실시예에 따르면, 도파관(11)의 상부 표면이 도 14b에 도시된 것과 같이 노출되거나 도 15e에 도시된 바와 같이 거의 노출되도록 에칭은 수행될 수 있다. 일 실시예에 따르면, 유전체 소재의 예를 들면, 5 nm와 1000 nm 사이의 얇은 부분은 이종 구조(20)의 부착 후에 도파관(11)과 층(19) 사이에 남을 수 있다.

필드 민감 소재 구조(21)가 도파관(11)에 매우 근접하도록 이종 구조(20)는 결합될 수 있다. 이종 구조(20)는 결합 층에 의해 제공되는 층(19)을 형성하기 위해 예를 들면, 융합 본딩 또는 접착 본딩의 사용으로 캐비티(17) 내에 부착될 수 있고, 층(19)은 이종 구조(20)의 도파관(11)과 필드 민감 소재 구조(21)의 중간에 배치된다. 필드 생성 전기 전도성 구조(15)와 도파관(11)을 가지는 필드 민감 소재 구조(21)는 예를 들면, 아이솔레이터, 변조기, 서큘레이터, 이상기, 또는 공진기와 같은 필드 민감 장치를 형성할 수 있다. 이종 구조(20)는 도 15e에 도시된 바와 같이 집적 포토닉스 구조(10)의 전면에 형성된 캐비티(17)에 부착될 수 있다. 도 15e에 도시된 바와 같은 집적 포토닉스 구조(10)의 전면은 이전에 집적 포토닉스 구조(10)의 후면이었다.

도 15e에 도시된 바와 같이 인터포저로서 구성된 집적 포토닉스 구조(10)는 예를 들면, 다이싱 라인(4512, 4514)에서 이종 구조(20)와 칩(50)과 같은 외부 구조를 부착하는 포토닉스 집적 회로 인터포저를 형성하기 위해 다이싱될 수 있다.

집적 포토닉스 구조(10)의 플리핑 후에 (도 15c에 도시된 바와 같이) 포토닉스 집적 구조(10)의 전면은 집적 포토닉스 구조(10)의 원래 후면에 의해 형성된다. 포토닉스 집적 구조의 원래 후면에 의해 형성된 포토닉스 집적 구조(10)의 전면에 의해, SOI 웨이퍼의 실리콘 층에 의해 형성된 층(7)으로부터 패터닝될 수 있는 실리콘으로 형성된 도파관(11)은 필드 생성 전기 전도성 구조(15)의 높이 보다 더 높은 높이에 제공될 수 있고, 이종 구조(20)가 부착될 수 있는 집적 포토닉스 구조(10)의 형성된 상측 표면의 상부 높이에 더 근접할 수 있다.

도파관(11)이 필드 생성 전기 전도성 구조(15) 보다 더 높은 높이에 있도록 광전기 시스템(100)을 구성하는 것은 다양한 장점들을 제공할 수 있다. 예를 들면, 층(7)의 패터닝에 의해 형성된 도파관(11)의 높이 아래에 필드 생성 전기 전도성 구조(15)를 가지는 경우, 필드 생성 전기 전도성 구조(15)는 다양한 구성을 위해 도파관(11)과 필드 민감 소재 구조(21) 사이의 이격 거리가 최소화되는 구성에서 모드 영역(도 5, 도 7 내지 도 9)에 의해 차지된 필드 민감 소재 구조(21)의 영역에 더 가깝게 이격될 수 있다. 필드 생성 전기 전도성 구조(15)와 필드 민감 소재 구조(21)의 영역 사이의 이격 거리를 감소시키는 것은 필드 민감 소재 구조(21)의 영역의 목표 영역에서 예를 들면, 모드 영역(12)에 의해 차지된 영역에서 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드의 필드 세기를 증가시킬 수 있고(있거나), 모드 영역(12)에 의해 차지된 필드 민감 소재 구조(21)의 영역에서 특정 목표 필드 세기를 가지는 필드를 생성하는 것과 관련된 에너지 소비를 줄일 수 있다. 필드 생성 전기 전도성 구조(15)의 단면이 제1 및 제2이격부분에 의해 특징지어지는 경우(예를 들면, 코일을 형성), 필드 생성 전기 전도성 구조(15)가 도파관(11)의 아래에 있도록 집적 포토닉스 구조(10)를 구성하는 것은 필드 민감 소재 구조(21)에 대해 대칭적으로 배치될 수 있는 감소된 치수의 코일의 제공을 용이하게 한다. 일 예에 따르면 코일을 형성하는 필드 생성 전기 전도성 구조에서 코일의 직경은 감소될 수 있다. 필드 생성 전기 전도성 구조(15)가 도파관(11)의 높이 아래에 있도록 집적 포토닉스 구조(10)를 구성하는 것은 필드 민감 소재 구조(21)에 대해 대칭적으로 배치된 전극의 사용으로 필드 생성 전기 전도성 구조(15)의 제공을 용이하게 한다. 대안적인 패터닝으로, 도파관(11)과 필드 생성 전기 전도성 구조(15)는 공통 높이에 있을 수 있다.

도 15a 내지 15f는 인터포저로서 집적 포토닉스 구조(10)를 구성하기 위해 웨이퍼 스케일 플리핑 제조 방식이 사용되는 제조 단계도를 도시한다. 다른 실시예에서, 웨이퍼 스케일 플리핑 제조 방식은 집적 포토닉스 칩으로서 집적 포토닉스 구조(10)를 구성하는데 사용될 수 있다. 도 15c를 참조하면, 집적 포토닉스 구조(10)는 웨이퍼 스케일 산화물 융합 본딩을 사용하여 인터포저 베이스 구조(300)에 본딩되는 대신에 기판(305)에 의해 형성된 단순한 벌크 웨이퍼에 의해 제공되는 베이스 구조에 웨이퍼 스케일 산화물 융합 본딩을 사용하여 본딩될 수 있으며, 그 위에는 인터포저 베이스 구조를 형성하기 위한 패터닝이 없다. 집적 포토닉스 구조의 전면(원래 후면)은 SOI 웨이퍼의 기판(5)를 제거하기 위한 처리를 포함하는 도 5d 및 도 5e와 관련하여 전술된 바와 같이 제조 단계 처리가 행해질 수 있다. 종단은 도 14b를 참조하여 설명된 종단 특징부(61 내지 65) 및 도 15e를 참조하여 설명된 종단(161 내지 165)과 관련하여 설명된 바와 같이 집적 포토닉스 구조의 전면에 추가될 수 있다.

도 15e는 집적 포토닉스 구조(10)를 형성하는 웨이퍼가 플리핑되고 인터포저 베이스 구조에 웨이퍼 스케일 본딩되는 웨이퍼 스케링 플리핑 제조 방식을 사용하여 제조된 인터포저로서 구성된 집적 포토닉스 구조(10)를 도시한다. 집적 포토닉스 구조(10)는 인터포저 베이스 구조에 집적 포토닉스 구조의 웨이퍼 스케일 본딩없이 인터포저로서 구성될 수 있다. 예를 들면, 도 15b에 도시된 바와 같은 구조는 인터포저 베이스 유전체 스택(314)이 내부에 일체로 제조된 도파관(11)과 필드 생성 전기 전도성 구조(15)를 가지도록 인터포저 베이스 유전체 스택(314)의 높이를 연장하기 위해 순차적인 층들을 순차적으로 증착 및 패터닝하기 위한 추가 제조 단계 처리가 행해질 수 있다.

도 14a, 도 14b, 도 15a 내지 도 15f의 실시예들 중 어느 하나의 실시예의 도파관(11)은 예를 들면, 단결정 또는 다결정 Si, SiN, 비정질 실리콘, InP, 또는 다른 웨이브가이딩 소재와 같은 다양한 소재로 형성될 수 있다. 도 14a, 도 14b, 도 15a 내지 도 15f의 실시예들 중 어느 하나의 실시예의 도파관(111)은 예를 들면, 단결정 또는 다결정 Si, SiN, 비정질 실리콘, InP, 또는 다른 웨이브가이딩 소재와 같은 다양한 소재로 형성될 수 있다. 도 14a, 도 14b, 도 15a 내지 도 15f의 실시예들 중 어느 하나의 실시예의 도파관(1111)은 예를 들면, 단결정 또는 다결정 Si, SiN, 비정질 실리콘, InP, 또는 다른 웨이브가이딩 소재와 같은 다양한 소재로 형성될 수 있다.

일 실시예에 따르면, 층(7)으로부터 패터닝된 도파관(11)과 도파관(111)은 실리콘으로 형성될 수 있고, 층(8)과 층(9)으로부터 패터닝된 도파관(1111)은 실리콘 질화물(SiN)로 형성될 수 있다.

도 14a, 도 14b, 도 15a 내지 도 15f에 설명된 바와 같은 광전기 시스템(100)은 필드 생성 전기 전도성 구조(15)를 가지는 필드 민감 소재 구조(21)와 도파관(11)이 예를 들면, 표A에 설명된 바와 같은 아이솔레이터, 변조기, 서큘레이터, 이상기, 또는 공진기와 같은 필드 민감 장치를 형성할 수 있도록 구성될 수 있다. 필드 민감 장치로서 작동을 위해, 필드 생성 전기 전도성 구조(15)는 도파관(11)에 의해 전송된 광 신호의 모드 영역(12)에 의해 차지된 필드 민감 소재 구조(21)의 영역과 중첩하는 필드를 생성시킬 수 있다. 모드 영역(12)에 의해 차지된 필드 민감 소재 구조(21)의 영역과 중첩하는 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드는 전기장(E) 및/또는 자기장(B)일 수 있다. 필드 민감 소재 구조(21) 내의 필드와 중첩하는 모드 영역(12)은 도 14b와 도 15e에 개략적으로 도시된다. 광전기 시스템(100)은 도파관에 의해 전송된 광 신호가 필드 민감 소재 구조(21)로 에바네센트 커플링되도록 구성될 수 있다. 광전기 시스템(100)은 필드 생성 전기 전도성 구조(15)에 의해 생성된 필드가 필드 민감 소재 구조(21)의 필드 민감 소재에 변화를 유도하도록 구성될 수 있다. 광전기 시스템(100)은 필드 민감 소재의 필드 유도 변화가 예를 들면, 표A에 설명된 바와 같은 필드 민감 장치의 기능적 요건에 따라 도파관(11)에 의해 전송된 광 신호에 차례로 영향을 주도록 추가로 구성될 수 있다. 필드 민감 소재의 필드 유도 변화가 도파관(11)에 의해 전송된 광신호에 영향을 미치도록, 필드 민감 소재 구조(21)에 에바네센트 커플링하는 도파관(11)에 의해 전송된 광신호가 필드 민감 소재 구조(21)로부터 도파관(11)에 리턴 에바네센트 커플링되도록 광전기 시스템(100)은 구성될 수 있다.

A1. 유전체 스택 내에 배치된 도파관을 가지고, 상기 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조를 더 포함하는 집적 포토닉스 구조; 및 상기 집적 포토닉스 구조에 부착되고, 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드에 민감한 필드 민감 소재를 가지는 이종 구조;를 포함하여 이루어진, 광전기 시스템. A2. A1에 있어서, 상기 광전기 시스템은 상기 도파관에 의해 전송된 광 신호에 의해 형성된 모드 영역이 상기 필드 민감 소재의 영역과 중첩되도록 구성되는 광전기 시스템. A3. A1에 있어서, 상기 광전기 시스템은 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드가 상기 도파관에 의해 전송된 광신호의 모드 영역에 의해 차지된 상기 필드 민감 소재의 영역과 중첩되도록 구성되는, 광전기 시스템. A4. A1에 있어서, 상기 도파관은 SOI 웨이퍼의 실리콘 층에 의해 형성되고, 상기 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조는 상기 유전체 스택 내에서 상기 도파관 보다 더 낮은 높이에 배치되며, 상기 도파관과 필드 민감 소재 사이의 최소 이격 거리는 상기 필드 생성 전기 전도성 구조와 필드 민감 소재 사이의 최소 이격 거리 미만인, 광전기 시스템. A5. A1에 있어서, 상기 광전기 시스템은 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드가 상기 도파관에 의해 전송된 광신호의 모드 영역에 의해 차지된 상기 필드 민감 소재의 영역과 중첩되도록 구성되고, 상기 도파관은 SOI 웨이퍼의 실리콘 층에 의해 형성되며, 상기 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조는 상기 유전체 스택 내에서 상기 도파관 보다 더 낮은 높이에 배치되고, 상기 도파관과 필드 민감 소재 사이의 최소 이격 거리는 상기 필드 생성 전기 전도성 구조와 필드 민감 소재 사이의 최소 이격 거리 미만인, 광전기 시스템. A6. A1에 있어서, 상기 광전기 시스템은 상기 도파관에 의해 전송된 광 신호가 상기 도파관과 제2도파관의 중간에 있는 0개 이상의 중간 도파관을 사용하여 상기 광 신호를 상기 도파관에 소멸적으로(evanescently) 결합하는 제2도파관에 의해 집적 포토닉스 구조로 수신되도록 구성되고, 상기 도파관은 실리콘으로 형성되며, 상기 제2도파관은 실리콘 질화물로 형성되는, 광전기 시스템. A7. A1에 있어서, 상기 이종 구조는 상기 필드 민감 소재에 인접하게 배치된 커플링 도파관 층을 포함하고, 상기 커플링 도파관 층은 상기 도파관에 의해 전송된 광신호를 상기 필드 민감 소재로 커플링하도록 구성되는, 광전기 시스템. A8. A1에 있어서, 상기 광전기 시스템은 상기 유전체 스택 내에 배치된 도파관에 의해 전송된 광신호가 상기 필드 민감 소재로 커플링되도록 구성되고, 상기 필드 민감 소재로 커플링된 상기 광신호는 상기 필드 민감 소재에 의해 전송되어 상기 유전체 스택에 배치된 제2도파관으로 커플링되며, 상기 제2도파관, 상기 필드 민감 소재, 도파관 및 필드 생성 전기 전도성 구조는 필드 민감 장치를 형성하는, 광전기 시스템. A9. A1에 있어서, 상기 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조는 하나 이상의 콘센트릭 링(concentric ring)에 의해 형성되는, 광전기 시스템. A10. A1에 있어서, 상기 필드 민감 소재는 자기장 민감성인, 광전기 시스템. A11. A1에 있어서, 상기 필드 민감 소재는 전기장 민감성인, 광전기 시스템. A12. A1에 있어서, 상기 필드 생성 전기 전도성 구조와 상기 필드 민감 소재는 광 아이솔레이터(optical isolator)를 형성하는, 광전기 시스템. A13. A1에 있어서, 상기 필드 생성 전기 전도성 구조와 상기 필드 민감 소재는 변조기(modulator)를 형성하는, 광전기 시스템. A14. A1에 있어서, 상기 도파관은 SOI 웨이퍼의 실리콘 층에 의해 형성되는, 광전기 시스템. A15. A1에 있어서, 상기 집적 포토닉스 구조와 이종 구조를 본딩하는 접착층(bond layer)을 포함하는, 광전기 시스템. A16. A1에 있어서, 상기 필드 민감 소재를 가지는 필드 생성 전기 전도성 구조는 아이솔레이터(isolator), 변조기(modulator), 서큘레이터(circulator), 이상기(phase shifter), 편광 회전자(polarization rotator), 및 공진기(resonator)로 구성된 그룹으로부터 선택된 필드 민감 장치를 형성하는, 광전기 시스템. A17. A1에 있어서, 상기 집적 포토닉스 구조의 유전체 스택 내에 배치된 도파관은 상기 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조 보다 더 높은 높이에 배치되는, 광전기 시스템. A18. A1에 있어서, 상기 집적 포토닉스 구조의 유전체 스택 내에 배치된 도파관은 상기 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조 보다 더 낮은 높이에 배치되는, 광전기 시스템. A19. A1에 있어서, 상기 집적 포토닉스 구조는 전면 종단을 가지는 집적 회로 칩으로 구성되는, 광전기 시스템. A20. A1에 있어서, 상기 집적 포토닉스 구조는 인터포저로 구성되고, 상기 인터포저는 재배선 층을 포함하는, 광전기 시스템. A21. A1에 있어서, 상기 집적 포토닉스 구조는 인터포저(interposer)로 구성되고, 상기 인터포저는 재배선 층을 포함하며, 상기 광전기 시스템은 필드 생성 전기 전도성 구조에 에너지를 공급하기 위한 스트랩 커넥션(strap connection)을 포함하고, 상기 스트랩 커넥션은 상기 재배선 층과 전기적으로 통하는 관통 실리콘 비아(through silicon via), 상기 유전체 스택의 높이를 관통하여 연장되는 관통 산화물 비아(through oxide via), 및 전기적으로 통하는 금속화 층(metallization layer)을 포함하며, 상기 금속화 층은 상기 필드 생성 전기 전도성 구조를 형성하는 금속화 층의 높이보다 더 높은 높이를 가지는, 광전기 시스템. B1. 유전체 스택 내에 도파관을 제조하는 것을 포함하고, 상기 유전체 스택 내에 필드 생성 전기 전도성 구조를 제조하는 것을 더 포함하는 집적 포토닉스 구조 제조 단계 ; 및 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드에 민감한 필드 민감 소재를 가지는 이종 구조를 상기 집적 포토닉스 구조에 부착하는 단계;를 포함하는, 방법. B2. B1에 있어서, 상기 방법은 상기 도파관에 의해 전송된 광 신호에 의해 형성된 모드 영역이 상기 필드 민감 소재의 영역과 중첩되도록 수행되는, 방법. B3. B1에 있어서, 상기 방법은, 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드가 상기 도파관에 의해 전송된 광신호의 모드 영역에 의해 차지된 필드 민감 소재의 영역과 중첩하도록 수행되는, 방법. B4. B1에 있어서, 상기 집적 포토닉스 구조 제조 단계는 제조의 중간 단계에서 집적 포토닉스 구조를 플리핑하는 단계(flipping), 및 상기 제조의 중간 단계에서 집적 포토닉스 구조를 인터포저 베이스 구조에 본딩하는 단계(bonding)를 포함하고, 상기 제조의 중간 단계에서 집적 포토닉스 구조는 내부에 상기 도파관과 필드 생성 전기 전도성 구조가 형성되어 있고, 상기 집적 포토닉스 구조를 인터포저로서 형성하기 위해 상기 인터포저 베이스 구조에 재배선 층의 제조를 포함하는 추가 제조 단계를 수행하는, 방법. B5. B1에 있어서, 상기 집적 포토닉스 구조 제조 단계는 웨이퍼 형태로 제조하는 중간 단계에서 상기 집적 포토닉스 구조를 플리핑하고, 상기 제조 중간 단계에서 상기 집적 포토닉스 구조를 인터포저 베이스 구조에 웨이퍼 스케일 본딩하는 것을 포함하고, 상기 제조의 중간 단계에서 상기 집적 포토닉스 구조는 내부에 도파관과 필드 생성 전기 전도성 구조가 형성되어 있으며, 상기 집적 포토닉스 구조를 상기 제조의 중간 단계로 제조하는 단계는 실리콘 층을 갖는 SOI(silicon on insulator) 웨이퍼를 사용하고 SOI 웨이퍼의 실리콘 층으로부터 도파관을 패터닝하며 상기 집적 포토닉스 구조를 인터포저로 형성하기 위해 인터포저 베이스 구조에 재배선 층을 제조하는 것을 포함하는 추가 제조 단계를 수행하는 것을 포함하고, 상기 플리핑과 웨이퍼 스케일 본딩 후에, 상기 도파관은 집적 포토닉스 구조의 전면에 대해 상기 유전체 스택 내에서 상기 필드 생성 전기 전도성 구조 보다 더 높은 높이를 가지며, 상기 이종 구조를 상기 집적 포토닉스 구조에 부착하는 단계는 상기 플리핑 및 웨이퍼 스케일 본딩 후에 상기 집적 포토닉스 구조의 전면에 상기 이종 구조를 부착하는 것을 포함하는, 방법. B6. B1에 있어서, 상기 방법은 상기 필드 생성 전기 전도성 구조가 하나 이상의 콘센트릭 링을 형성하도록 상기 유전체 스택 내에 증착된 금속화 층을 패터닝하는 단계를 포함하는, 방법. B7. B1에 있어서, 상기 필드 민감 소재는 자기장 민감성인, 방법. B8. B1에 있어서, 상기 필드 민감 소재는 전기장 민감성인, 방법. B9. B1에 있어서, 상기 필드 생성 전기 전도성 구조와 상기 필드 민감 소재는 광 아이솔레이터를 형성하는, 방법. B10. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 유전체 스택 내에 하나 이상의 금속화 층을 제조하는 것을 포함하는, 방법. B11. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 유전체 스택 내에 복수의 비아 층을 제조하는 것을 포함하는, 방법. B12. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 포토닉스 집적 회로 칩을 형성하기 위해 집적 포토닉스 구조를 제조하는 것을 포함하는, 방법. B13. B1에 있어서, 상기 필드 생성 전기 전도성 구조와 필드 민감 소재는 변조기를 형성하는, 방법. B14. B1에 있어서, 상기 방법은 상기 집적 포토닉스 구조 내에 캐비티(cavity)를 패터닝하는 것과 상기 캐비티 내에 이종 구조를 수용하는 것을 포함하는, 방법. B15. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 필드 생성 전기 전도성 구조와 상기 필드 생성 전기 전도성 구조로부터 이격된 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 것을 포함하고, 상기 전도성 소재 형성물은 광 검출기에 의해 출력된 전기신호를 전송하도록 구성되며, 상기 광 검출기는 광 신호를 전기 신호로 변환하는, 방법. B16. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 필드 생성 전기 전도성 구조와 상기 필드 생성 전기 전도성 구조로부터 이격된 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 것을 포함하고, 상기 전도성 소재 형성물은 상기 집적 포토닉스 구조에 전기적으로 부착된 칩에 전원을 공급하기 위해 전력 신호를 전송하도록 구성되는, 방법. B17. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 유전체 스택 내의 도파관과 상기 유전체 스택 내의 제2도파관을 형성하기 위해 웨이브가이딩 소재의 층을 패터닝하는 것을 포함하고, 상기 방법은 상기 필드 생성 전기 전도성 구조와 상기 필드 생성 전기 전도성 구조로부터 이격된 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 단계를 포함하고, 상기 전도성 소재 형성물은 광 검출기에 의해 출력된 전기신호를 전송하도록 구성되며, 상기 광 검출기는 광 신호를 전기 신호로 변환하는, 방법. B18. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 유전체 스택 내의 도파관과 상기 유전체 스택 내의 제2도파관을 형성하기 위해 웨이브가이딩 소재의 층을 패터닝하는 것을 포함하고, 상기 웨이브가이딩 소재의 층은 SOI(silicon on insulator) 웨이퍼의 실리콘 층이며, 상기 방법은 상기 필드 생성 전기 전도성 구조와 상기 필드 생성 전기 전도성 구조로부터 이격된 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 단계를 포함하고, 상기 전도성 소재 형성물은 광 검출기에 의해 출력된 전기 신호를 전송하도록 구성되며, 상기 광 검출기는 상기 제2도파관에 의해 전송된 광신호를 전기신호로 변환하는, 방법. B19. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 전도성 소재 형성물과 이격된 제2 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 것을 포함하고, 상기 전도성 소재 형성물은 상기 필드 생성 전기 전도성 구조에 구동 신호를 전송하도록 구성되며, 상기 이격된 제2전도성 소재 형성물은 상기 집적 포토닉스 구조에 전기적으로 부착된 칩에 전원을 공급하기 위한 전압 노드를 형성하는, 방법. B20. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 전도성 소재 형성물과 이격된 제2 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 것을 포함하고, 상기 전도성 소재 형성물은 상기 필드 생성 전기 전도성 구조에 구동 신호를 전송하도록 구성되며, 상기 이격된 제2전도성 소재 형성물은 광 신호로부터 광 검출기에 의해 변환된 전기 신호를 전송하는, 방법. B21. B1에 있어서, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 유전체 스택 내의 도파관과 상기 유전체 스택 내의 제2도파관을 형성하기 위해 웨이브가이딩 소재의 층을 패터닝하는 것을 포함하고, 상기 웨이브가이딩 소재의 층은 SOI(silicon on insulator) 웨이퍼의 실리콘 층이며, 상기 집적 포토닉스 구조를 제조하는 단계는 상기 전도성 소재 형성물과 이격된 제2 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 것을 포함하고, 상기 전도성 소재 형성물은 상기 필드 생성 전기 전도성 구조에 구동 신호를 전송하도록 구성되며, 상기 이격된 제2전도성 소재 형성물은 광 신호로부터 광 검출기에 의해 변환된 전기 신호를 전송하고, 상기 광 검출기는 상기 제2도파관에 의해 전송된 광 신호를 전기 신호로 변환하는, 방법. B22. B1에 있어서, 상기 집적 포토닉스 구조 제조 단계는 제조의 중간 단계에서 상기 집적 포토닉스 구조를 플리핑하는 것과 상기 제조 중간 단계에서 상기 집적 포토닉스 구조를 인터포저 베이스 구조에 본딩하는 것을 포함하고, 상기 플리핑에 의해 상기 집적 포토닉스 구조의 이전 후면은 상기 집적 포토닉스 구조의 전면으로 형성되며, 상기 제조의 중간 단계에서 집적 포토닉스 구조는 내부에 상기 도파관과 필드 생성 전기 전도성 구조가 형성되어 있고, 상기 집적 포토닉스 구조를 인터포저로서 형성하기 위해 상기 인터포저 베이스 구조에 재배선 층의 제조를 포함하는 추가 제조 단계를 수행하는, 방법. B23. B1에 있어서, 상기 집적 포토닉스 구조 제조 단계는 제조의 중간 단계에서 집적 포토닉스 구조를 플리핑하는 것과, 상기 제조의 중간 단계에서 상기 집적 포토닉스 구조를 베이스 구조에 본딩하는 것을 포함하고, 상기 플리핑에 의해 상기 집적 포토닉스 구조의 이전 후면은 상기 집적 포토닉스 구조의 전면으로 형성되며, 상기 제조의 중간 단계에서 집적 포토닉스 구조는 내부에 상기 도파관과 필드 생성 전기 전도성 구조가 형성되어 있고, 상기 집적 포토닉스 구조의 전면에 터미네이션(terminations)을 추가하는 상기 플리핑 후에 상기 집적 포토닉스 구조의 전면으로부터 기판을 제거하는 것을 포함하는 추가 제조단계를 수행하는, 방법.

본 명세서에서 사용된 용어는 특정한 실시예만을 설명하기 위한 목적으로 사용되었으며 한정하고자 의도하고 있지는 않다. 본 명세서에서 사용된 바와 같이, 단수를 나타내는 '한', '하나' 및 '그' 또는 '상기'와 같은 표현은 맥락 상 다른 방식으로 명확하게 지시하지 않는 이상 복수의 형태 또한 포함하도록 의도되었다. 또한 "포함하는"(및 '포함하는'을 의미하는 임의의 형태, 예컨대, "포함하는" 및 "포함하고 있는"과 같은 표현), "가지는"(및 '가지는'을 의미하는 임의의 형태, 예컨대, "가진", "갖는"과 같은 표현), "구비하는"(및 '구비하는'을 의미하는 임의의 형태, 예컨대, '구비한', '구비하고 있는'과 같은 표현), 및 "내포하는"(contain)(및 '내포하는'을 의미하는 임의 형태, 예컨대, '내포한', '내포하고 있는'과 같은 표현) 등의 용어는 개방형 연결 동사임을 잘 알 것이다. 따라서, 하나 이상의 단계 또는 구성 요소를 "포함하고", "가지고", "구비하고", 또는 "내포하는" 방법 또는 디바이스는 이들 하나 이상의 단계 또는 구성 요소를 소유하고 있지만, 이는 단지 이들 하나 이상의 단계 또는 구성 요소만을 소유하는 것으로 제한하지는 않는다. 마찬가지로, 하나 이상의 형상을 "포함하고", "가지고", "구비하고" 또는 "내포하는" 어떤 방법의 단계 또는 디바이스의 구성 요소는 이들 하나 이상의 형상을 소유하고 있지만, 이는 단지 이들 하나 이상의 형상만을 소유하는 것 으로 제한하지는 않는다. "에 의해서 형성되는"(defined by)이라는 용어의 형태는 하나의 구성 요소가 부분적으로 형성되는 경우의 관계 및 하나의 구성 요소가 완전하게 형성되는 경우의 관계를 포함한다. 본 명세서에 있어서, 예컨대, "제 1" 및 "제 2"와 같은 숫자 식별자는 임의적인 용어로서 각 구성 요소의 순서를 지정하지 않고 서로 다른 각 구성 요소를 지정한다. 뿐만 아니라, 특정한 방식으로 구성된 시스템 방법 또는 장치는 적어도 그와 같은 방식으로 구성되지만, 본 명세서에서 나열하지 않은 방식으로도 구성될 수 있다. 뿐만 아니라, 본 명세서에서 특정 갯수의 구성 요소를 갖는 것으로 설명된 시스템 방법 또는 장치는 이 특정한 개수 미만의 구성 요소 또는 초과하는 갯수의 구성 요소를 갖도록 실시될 수 있다.

이하의 청구 범위에서 모든 기능식 청구항의 구성 요소의 대응하는 구조, 물질, 방법, 작용, 및 이의 등가물은, 있다면, 청구 범위에서 구체적으로 청구하고 있는 바와 같이 청구 범위의 다른 구성 요소와 조합하여 해당 기능을 수행하기 위해서 임의의 구조, 물질, 또는 방법을 포함하도록 의도되었다. 본 발명의 상세한 설명은 도시 및 설명의 목적으로 제공되었으며, 개시된 형태로의 발명만을 포함하거나 제한하도록 의도되지는 않았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 범위 및 정신으로부터 이탈하지 않고도 다양한 변경 및 변형을 가할 수 있음을 잘 알 것이다. 본 발명의 실시예는 본 발명 및 실제 실시의 하나 이상의 측면의 원칙을 가장 잘 설명하도록, 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 다른 자가 예정된 특정 사용에 적합한 것으로서 다양한 변경과 함께 다양한 실시예를 위해서 본 발명의 하나 이상의 측면을 이해할 수 있도록 선택되고 또한 설명되었다.

Claims

유전체 스택 내에 배치된 도파관을 가지고, 상기 유전체 스택 내에 배치된 필드 생성 전기 전도성 구조를 더 포함하는 집적 포토닉스 구조; 및
상기 집적 포토닉스 구조에 부착되고, 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드에 민감한 필드 민감 소재를 가지는 이종 구조;를 포함하여 이루어진,
광전기 시스템.
청구항 1에 있어서,
상기 광전기 시스템은 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드가 상기 도파관에 의해 전송된 광신호의 모드 영역에 의해 차지된 상기 필드 민감 소재의 영역과 중첩되도록 구성되는,
광전기 시스템.
청구항 1에 있어서,
상기 도파관은 SOI 웨이퍼의 실리콘 층에 의해 형성되고,
상기 유전체 스택 내에 배치된 상기 필드 생성 전기 전도성 구조는 상기 유전체 스택 내에서 상기 도파관 보다 더 낮은 높이에 배치되며,
상기 도파관과 상기 필드 민감 소재 사이의 최소 이격 거리는 상기 필드 생성 전기 전도성 구조와 상기 필드 민감 소재 사이의 최소 이격 거리 미만인,
광전기 시스템.
청구항 1에 있어서,
상기 광전기 시스템은 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드가 상기 도파관에 의해 전송된 광신호의 모드 영역(mode region)에 의해 차지된 상기 필드 민감 소재의 영역과 중첩되도록 구성되고,
상기 도파관은 SOI 웨이퍼의 실리콘 층에 의해 형성되며,
상기 유전체 스택 내에 배치된 상기 필드 생성 전기 전도성 구조는 상기 유전체 스택 내에서 상기 도파관 보다 더 낮은 높이에 배치되고,
상기 도파관과 상기 필드 민감 소재 사이의 최소 이격 거리는 상기 필드 생성 전기 전도성 구조와 상기 필드 민감 소재 사이의 최소 이격 거리 미만인,
광전기 시스템.
청구항 1에 있어서,
상기 이종 구조는 상기 필드 민감 소재에 인접하게 배치된 커플링 도파관 층을 포함하고,
상기 커플링 도파관 층은 상기 도파관에 의해 전송된 광신호를 상기 필드 민감 소재로 커플링하도록 구성되는,
광전기 시스템.
청구항 1에 있어서,
상기 광전기 시스템은 상기 유전체 스택 내에 배치된 도파관에 의해 전송된 광신호가 상기 필드 민감 소재로 커플링되도록 구성되고,
상기 필드 민감 소재로 커플링된 상기 광신호는 상기 필드 민감 소재에 의해 전송되어 상기 유전체 스택에 배치된 제2도파관으로 커플링되며,
상기 제2도파관, 상기 필드 민감 소재, 상기 도파관 및 상기 필드 생성 전기 전도성 구조는 필드 민감 장치를 형성하는,
광전기 시스템.
청구항 1에 있어서,
상기 유전체 스택 내에 배치된 상기 필드 생성 전기 전도성 구조는 하나 이상의 콘센트릭 링(concentric ring)에 의해 형성되는,
광전기 시스템.
청구항 1에 있어서,
상기 필드 민감 소재는 자기장 민감성인,
광전기 시스템.
청구항 1에 있어서,
상기 필드 민감 소재는 전기장 민감성인,
광전기 시스템.
청구항 1에 있어서,
상기 필드 생성 전기 전도성 구조와 상기 필드 민감 소재는 광 아이솔레이터(optical isolator)를 형성하는,
광전기 시스템.
청구항 1에 있어서,
상기 필드 생성 전기 전도성 구조와 상기 필드 민감 소재는 변조기(modulator)를 형성하는,
광전기 시스템.
청구항 1에 있어서,
상기 필드 민감 소재를 가지는 상기 필드 생성 전기 전도성 구조는 아이솔레이터(isolator), 변조기(modulator), 서큘레이터(circulator), 이상기(phase shifter), 편광 회전자(polarization rotator), 및 공진기(resonator)로 구성된 그룹으로부터 선택된 필드 민감 장치를 형성하는,
광전기 시스템.
청구항 1에 있어서,
상기 집적 포토닉스 구조의 상기 유전체 스택 내에 배치된 도파관은 상기 유전체 스택 내에 배치된 상기 필드 생성 전기 전도성 구조 보다 더 높은 높이에 배치되는,
광전기 시스템.
청구항 1에 있어서,
상기 집적 포토닉스 구조는 다음의 (a) 전면 종단을 가지는 집적 회로 칩과, (b) 인터포저(interposer)로 구성된 그룹으로부터 선택된 어느 하나로 구성되고,
상기 인터포저는 재배선 층(redistribution layer)을 포함하는,
광전기 시스템.
청구항 1에 있어서,
상기 집적 포토닉스 구조는 인터포저(interposer)로 구성되고,
상기 인터포저는 재배선 층을 포함하며,
상기 광전기 시스템은 상기 필드 생성 전기 전도성 구조에 에너지를 공급하기 위한 스트랩 커넥션(strap connection)을 포함하고,
상기 스트랩 커넥션은 상기 재배선 층과 전기적으로 통하는 관통 실리콘 비아(through silicon via), 상기 유전체 스택의 높이를 관통하여 연장되는 관통 산화물 비아(through oxide via), 및 전기적으로 통하는 금속화 층(metallization layer )을 포함하며,
상기 금속화 층은 상기 필드 생성 전기 전도성 구조를 형성하는 금속화 층의 높이보다 더 높은 높이를 가지는,
광전기 시스템.
유전체 스택 내에 도파관을 제조하는 것을 포함하고, 상기 유전체 스택 내에 필드 생성 전기 전도성 구조를 제조하는 것을 더 포함하는 집적 포토닉스 구조 제조 단계 ; 및
상기 필드 생성 전기 전도성 구조에 의해 생성된 필드에 민감한 필드 민감 소재를 가지는 이종 구조를 상기 집적 포토닉스 구조에 부착하는 단계;를 포함하는,
방법.
청구항 16에 있어서,
상기 방법은, 상기 필드 생성 전기 전도성 구조에 의해 생성된 필드가 상기 도파관에 의해 전송된 광신호의 모드 영역에 의해 차지된 상기 필드 민감 소재의 영역과 중첩하도록 수행되는, 방법.
청구항 16에 있어서,
상기 집적 포토닉스 구조 제조 단계는 제조의 중간 단계에서 집적 포토닉스 구조를 플리핑하는 단계(flipping), 및
상기 제조의 중간 단계에서 집적 포토닉스 구조를 인터포저 베이스 구조에 본딩하는 단계(bonding)를 포함하고,
상기 플리핑에 의해 상기 집적 포토닉스 구조의 이전 후면은 상기 집적 포토닉스 구조의 전면으로 형성되며,
상기 제조의 중간 단계에서 집적 포토닉스 구조는 내부에 상기 도파관과 상기 필드 생성 전기 전도성 구조가 형성되어 있고,
상기 집적 포토닉스 구조를 인터포저로서 형성하기 위해 상기 인터포저 베이스 구조에 재배선 층의 제조를 포함하는 추가 제조 단계를 수행하는,
방법.
청구항 16에 있어서,
상기 집적 포토닉스 구조 제조 단계는 제조의 중간 단계에서 상기 집적 포토닉스 구조를 플리핑하는 것과,
상기 제조의 중간 단계에서 상기 집적 포토닉스 구조를 베이스 구조에 본딩하는 것을 포함하고,
상기 플리핑에 의해 상기 집적 포토닉스 구조의 이전 후면은 상기 집적 포토닉스 구조의 전면으로 형성되며,
상기 제조의 중간 단계에서 상기 집적 포토닉스 구조는 내부에 상기 도파관과 상기 필드 생성 전기 전도성 구조가 형성되어 있고,
상기 집적 포토닉스 구조의 전면에 터미네이션(terminations)을 추가하는 상기 플리핑 후에 상기 집적 포토닉스 구조의 전면으로부터 기판을 제거하는 것을 포함하는 추가 제조단계를 수행하는,
방법.
청구항 16에 있어서,
상기 집적 포토닉스 구조 제조 단계는 웨이퍼 형태로 제조하는 중간 단계에서 상기 집적 포토닉스 구조를 플리핑하는 것과,
상기 제조 중간 단계에서 상기 집적 포토닉스 구조를 상기 인터포저 베이스 구조에 웨이퍼 스케일 본딩하는 것을 포함하고,
상기 제조의 중간 단계에서 상기 집적 포토닉스 구조는 내부에 도파관과 필드 생성 전기 전도성 구조가 형성되어 있으며,
상기 집적 포토닉스 구조를 상기 제조의 중간 단계로 제조하는 단계는 실리콘 층을 갖는 SOI(silicon on insulator) 웨이퍼를 사용하고 SOI 웨이퍼의 실리콘 층으로부터 도파관을 패터닝하며 상기 집적 포토닉스 구조를 인터포저로 형성하기 위해 상기 인터포저 베이스 구조에 재배선 층을 제조하는 것을 포함하는 추가 제조 단계를 수행하는 것을 포함하고,
상기 플리핑과 웨이퍼 스케일 본딩 후에, 상기 도파관은 상기 집적 포토닉스 구조의 전면에 대해 상기 유전체 스택 내에서 상기 필드 생성 전기 전도성 구조 보다 더 높은 높이를 가지며,
상기 이종 구조를 상기 집적 포토닉스 구조에 부착하는 단계는 상기 플리핑 및 웨이퍼 스케일 본딩 후에 상기 집적 포토닉스 구조의 전면에 상기 이종 구조를 부착하는 것을 포함하는,
방법.
청구항 16에 있어서,
상기 방법은 상기 필드 생성 전기 전도성 구조가 하나 이상의 콘센트릭 링을 형성하도록 상기 유전체 스택 내에 증착된 금속화 층을 패터닝하는 단계를 포함하는,
방법.
청구항 16에 있어서,
상기 필드 민감 소재는 자기장 민감성인,
방법.
청구항 16에 있어서, 상기 필드 민감 소재는 전기장 민감성인,
방법.
청구항 16에 있어서, 상기 필드 민감 소재는 세륨 YIG(Cerium YIG), 비스무트 도핑된 희토류 철 가닛(Bismuth doped rare earth iron garnet), 리튬나이오베이트(LiNbO3), 폴리머, 및 액정(liquid crystal)으로 구성된 그룹으로부터 선택되는,
방법.
청구항 16에 있어서,
상기 집적 포토닉스 구조를 제조하는 단계는 상기 필드 생성 전기 전도성 구조와 상기 필드 생성 전기 전도성 구조로부터 이격된 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 것을 포함하고,
상기 전도성 소재 형성물은 광 검출기에 의해 출력된 전기신호를 전송하도록 구성되며, 상기 광 검출기는 광 신호를 전기 신호로 변환하는,
방법.
청구항 16에 있어서,
상기 집적 포토닉스 구조를 제조하는 단계는 상기 필드 생성 전기 전도성 구조와 상기 필드 생성 전기 전도성 구조로부터 이격된 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 것을 포함하고,
상기 전도성 소재 형성물은 상기 집적 포토닉스 구조에 전기적으로 부착된 칩에 전원을 공급하기 위해 전력 신호를 전송하도록 구성되는,
방법.
청구항 16에 있어서,
상기 집적 포토닉스 구조를 제조하는 단계는 상기 유전체 스택 내의 도파관과 상기 유전체 스택 내의 제2도파관을 형성하기 위해 웨이브가이딩 소재의 층을 패터닝하는 것을 포함하고,
상기 방법은 상기 필드 생성 전기 전도성 구조와 상기 필드 생성 전기 전도성 구조로부터 이격된 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 단계를 포함하며,
상기 전도성 소재 형성물은 광 검출기에 의해 출력된 전기신호를 전송하도록 구성되며, 상기 광 검출기는 광 신호를 전기 신호로 변환하는,
방법.
청구항 16에 있어서,
상기 집적 포토닉스 구조를 제조하는 단계는 상기 유전체 스택 내의 도파관과 상기 유전체 스택 내의 제2도파관을 형성하기 위해 웨이브가이딩 소재의 층을 패터닝하는 것을 포함하고,
상기 웨이브가이딩 소재의 층은 SOI(silicon on insulator) 웨이퍼의 실리콘 층이며,
상기 방법은 상기 필드 생성 전기 전도성 구조와 상기 필드 생성 전기 전도성 구조로부터 이격된 전도성 소재 형성물을 형성하기 위해 금속화 층을 증착하고 패터닝하는 단계를 포함하고,
상기 전도성 소재 형성물은 광 검출기에 의해 출력된 전기 신호를 전송하도록 구성되며, 상기 광 검출기는 상기 제2도파관에 의해 전송된 광신호를 전기신호로 변환하는,
방법.