KR20220120412A - 광학적으로 일관된 투명 전도체 및 이의 제조 방법 - Google Patents

광학적으로 일관된 투명 전도체 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220120412A
KR20220120412A KR1020210066320A KR20210066320A KR20220120412A KR 20220120412 A KR20220120412 A KR 20220120412A KR 1020210066320 A KR1020210066320 A KR 1020210066320A KR 20210066320 A KR20210066320 A KR 20210066320A KR 20220120412 A KR20220120412 A KR 20220120412A
Authority
KR
South Korea
Prior art keywords
region
transparent conductor
substrate
optically
electrical resistivity
Prior art date
Application number
KR1020210066320A
Other languages
English (en)
Inventor
첸 쉬-칭
팡 웨이-치아
창 엔-치아
수 웨이-쳉
샤오 청-친
Original Assignee
캄브리오스 필름 솔루션스 (샤먼) 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캄브리오스 필름 솔루션스 (샤먼) 코포레이션 filed Critical 캄브리오스 필름 솔루션스 (샤먼) 코포레이션
Publication of KR20220120412A publication Critical patent/KR20220120412A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

광학적으로 일관된 투명 전도체는 제 1 영역 및 제 2 영역을 포함한다. 제 1 영역은 복수의 나노구조체들을 포함한다. 제 1 영역은 제 1 전기 저항률 및 제 1 헤이즈(haze)를 갖는다. 제 2 영역은 제 2 전기 저항률 및 제 2 헤이즈를 갖는다. 제 1 전기 저항률과 제 2 전기 저항률 사이의 비율의 차이는 5% 내지 9900%의 범위 내이며, 제 1 헤이즈와 제 2 헤이즈 사이의 비율의 차이는 2% 내지 500%의 범위 내이다.

Description

광학적으로 일관된 투명 전도체 및 이의 제조 방법{OPTICALLY CONSISTENT TRANSPARENT CONDUCTOR AND MANUFACTURING METHOD THEREOF}
본 개시는 광학적으로 일관된 투명 전도체 및 그 제조 방법에 관한 것이다.
높은 전도율 및 투명도를 갖는 투명 전도성 필름들이 디스플레이들, 터치 패널들, 정전 차폐물, 반사-방지 코팅들, 등의 분야에서 광범위하게 사용된다. 이상의 분야들에 있어서, 인듐 주석 산화물(indium tin oxide; ITO)이 흔히 투명 전도성 필름의 재료로서 사용되며, 이는 그것의 낮은 전기 저항률 및 높은 광 투과율 때문이다. 최근 몇 년 동안, 금속 나노와이어들이 또한 흔히 투명 전도성 필름들의 재료로서 사용된다.
현재, 투명 전도성 필름을 제조하기 위한 일반적인 방법은, 금속 나노와이어를 포함하는 잉크를 가지고 기판을 균일하게 코팅하는 단계, 및 리소그래피 및 에칭 프로세스를 통해 기능 영역 내에 회로 패턴 및 비-기능 영역 내에 더미 패턴을 동시에 형상하는 단계를 포함한다. "NANOWIRE-BASED TRANSPARENT CONDUCTOR AND METHOD OF PATTERNING THE SAME"이라는 명칭의 특허(특허 공보 번호 CN102834936B) 및 "CONDUCTIVE FILM WITH LOW VISIBILITY PATTERN AND PREPARATION METHOD THEREOF"라는 명칭의 특허(특허 공보 번호 CN104969303B)에서, 기능 영역 내의 회로 패턴 및 비-기능 영역 내의 더미 패턴이 1회용(one-time) 코팅 및 1회용 리소그래피 및 에칭의 서브트랙티브(subtractive) 프로세스를 통해 동시에 형성된다. 그러나, 리소그래피 및 에칭 프로세승 동작 시에 국부적인 광학적 속성들을 미세하게 제어하는 것이 어려우며, 따라서, 이는 일관되지 않은 국부적인 광학적 속성들의 단점으로 쉽게 이어진다. 반면, 전술한 방법은 쉽게 기능 영역 내의 회로 패턴 및 비-기능 영역 내의 더미 패턴을 전기적 및 광학적 속성들에서 상호 구속(restrain)되게 만들며, 이는 사용자의 요건들을 충족시키는 것을 어렵게 한다.
본 개시는 전반적으로 광학적으로 일관된 투명 전체 및 이의 제조 방법에 관한 것이다.
본 개시의 일부 실시예들에 따르면, 광학적으로 일관된 투명 전도체는 제 1 영역 및 제 2 영역을 포함한다. 제 1 영역은 복수의 나노구조체들을 포함한다. 제 1 영역은 제 1 전기 저항률 및 제 1 헤이즈(haze)를 갖는다. 제 2 영역은 제 2 전기 저항률 및 제 2 헤이즈를 갖는다. 제 1 전기 저항률과 제 2 전기 저항률 사이의 비율의 차이는 5% 내지 9900%의 범위 내이며, 제 1 헤이즈와 제 2 헤이즈 사이의 비율의 차이는 2% 내지 500%의 범위 내이다.
본 개시의 일부 실시예들에 있어서, 제 1 전기 저항률과 제 2 전기 저항률 사이의 비율의 차이는 5% 내지 5000%의 범위 내이다.
본 개시의 일부 실시예들에 있어서, 제 1 영역은 제 1 광 투과율을 가지며, 제 2 영역은 제 2 광 투과율을 가지고, 제 1 광 투과율과 제 2 광 투과율 사이의 비율의 차이는 0.1% 내지 15%의 범위 내이다.
본 개시의 일부 실시예들에 있어서, 제 1 영역은 제 1 황색성(yellowness)을 가지며, 제 2 영역은 제 2 황색성을 가지고, 제 1 황색성과 제 2 황색성 사이의 비율의 차이는 1% 내지 700%의 범위 내이다.
본 개시의 일부 실시예들에 있어서, 나노구조체들은 금속 나노와이어들이다.
본 개시의 일부 실시예들에 있어서, 제 2 영역은 복수의 도핑된 구조체들을 포함하며, 도핑된 구조체들은 금속 나노와이어들, 탄소 나노튜브들, 그래핀, 폴리(3,4-에틸렌디옥시티오펜), 또는 이들의 조합들을 포함한다.
본 개시의 일부 실시예들에 있어서, 제 1 영역 내의 단위 면적 당 나노구조체들의 부하 커패시티(load capacity)는 제 2 영역 내의 단위 면적 당 도핑된 구조체들의 부하 커패시티보다 더 크다.
본 개시의 일부 실시예들에 있어서, 제 2 영역은 적어도 하나의 더미(dummy) 구조체를 포함한다.
본 개시의 일부 실시예들에 있어서, 제 1 영역은 2 μm 내지 50 mm 사이의 폭을 가지며, 제 2 영역은 2 μm 내지 50 mm 사이의 폭을 갖는다.
본 개시의 일부 실시예들에 있어서, 제 1 영역은 10 nm 내지 10 μm 사이의 두께를 가지며, 제 2 영역은 10 nm 내지 10 μm 사이의 두께를 갖는다.
본 개시의 일부 실시예들에 있어서, 광학적으로 일관된 투명 전도체는 제 1 영역 및 제 2 영역을 커버하는 적어도 하나의 보호 층을 더 포함하며, 여기에서 보호 층은 절연 재료를 포함한다.
본 개시의 일부 실시예들에 있어서, 보호 층은 0.1 μm 내지 10 μm 사이의 두께를 갖는다.
본 개시의 일부 실시예들에 있어서, 광학적으로 일관된 투명 전도체는 제 1 영역 및 제 2 영역을 지탱하는 기판을 더 포함하며, 여기에서 기판은 폴리에틸렌 테레프탈레이트, 시클로올레핀 폴리머, 폴리이미드, 또는 이들의 조합들을 포함한다.
본 개시의 일부 실시예들에 있어서, 기판은 15 μm 내지 150 μm 사이의 두께를 갖는다.
본 개시의 일부 실시예들에 있어서, 제 1 영역은 제 1 수평 평면 상에 위치되며, 제 2 영역은 제 2 수평 평면 상에 위치되고, 제 1 수평 평면은 제 2 수평 평면과는 상이하다.
본 개시의 일부 실시예들에 있어서, 수직 방향에서의 제 1 영역과 제 2 영역의 중첩 면적은 제 1 영역의 면적의 50% 이하이며, 수직 방향은 제 1 수평 평면 및 제 2 수평 평면에 대하여 수직이다.
본 개시의 일부 실시예들에 따르면, 광학적으로 일관된 투명 전도체를 제조하기 위한 방법은 하기의 단계들을 포함한다: 복수의 나노구조체들을 포함하는 제 1 영역을 형성하기 위해 기판을 코팅하는 단계로서, 제 1 영역은 제 1 전기 저항률 및 제 1 헤이즈를 갖는, 단계; 및 제 2 영역을 형성하기 위해 기판을 코팅하는 단계로서, 제 2 영역은 제 2 전기 저항률 및 제 2 헤이즈를 가지며, 제 1 전기 저항률과 제 2 전기 저항률 사이의 비율의 차이는 5% 내지 9900%의 범위 내이고, 제 1 헤이즈와 제 2 헤이즈 사이의 비율의 차이는 2% 내지 500%의 범위 내인, 단계.
본 개시의 일부 실시예들에 있어서, 나노구조체들을 포함하는 제 1 영역을 형성하기 위해 기판을 코팅하는 단계는: 제 1 용액을 가지고 기판을 코팅하는 단계로서, 제 1 용액은 50 cp 내지 2000 cp 사이의 점도를 가지며, 제 1 용액의 총 중량을 기준으로, 제 1 용액은 0.01 wt% 내지 2.00 wt% 사이의 고형물 함량을 갖는, 단계를 포함한다.
본 개시의 일부 실시예들에 있어서, 제 2 영역을 형성하기 위해 기판을 코팅하는 단계는: 제 2 용액을 가지고 기판을 코팅하는 단계로서, 제 2 용액은 50 cp 내지 2000 cp 사이의 점도를 가지며, 제 2 용액의 총 중량을 기준으로, 제 2 용액은 0.01 wt% 내지 2.00 wt% 사이의 고형물 함량을 갖는, 단계를 포함한다.
본 개시의 일부 실시예들에 있어서, 나노구조체들을 포함하는 제 1 영역을 형성하기 위해 기판을 코팅하는 단계는 제 1 수평 평면 상에 제 1 영역을 형성하는 단계를 포함하며, 제 2 영역을 형성하기 위해 기판을 코팅하는 단계는 제 2 수평 평면 상에 제 2 영역을 형성하는 단계를 포함하고, 제 1 수평 평면은 제 2 수평 평면과는 상이하다.
본 개시의 전술된 실시예들에 있어서, 본 개시의 광학적으로 일관된 투명 전도체가 내부에 기능 영역(예를 들어, 제 1 영역) 및 비-기능 영역(예를 들어, 제 2 영역)을 각기 형성하기 위하여 여러 번 코팅되기 때문에, 기능 영역 및 비-기능 영역은, 각기 적절한 전기적 및 광학적 속성들을 제공하기 위하여 각기 상이한 재료들 및 부하 커패시티들을 갖는다. 이와 같이, 기능 영역 및 비-기능 영역의 전기적 및 광학적 속성들은 제품의 요건들에 따라 개별적으로 조정될 수 있으며, 그 결과 2개의 영역들은 상이한 전기적 성능들을 가지면서 상당히 일관된 광학적 성능을 제공할 수 있다.
본 개시는 첨부된 도면을 참조하여 실시예들의 다음의 상세한 설명을 숙독함으로써 완전히 이해될 수 있다.
도 1a는 본 개시의 일부 실시예들에 따른 광학적으로 일관된 투명 전도체를 예시하는 개략적인 상면도이다.
도 1b는 라인 a-a'를 따른 도 1a의 광학적으로 일관된 투명 전도체를 예시하는 개략적인 단면도이다.
도 2는 본 개시의 일부 다른 실시예들에 따른 광학적으로 일관된 투명 전도체를 예시하는 개략적인 단면도이다.
도 3은 본 개시의 일부 다른 실시예들에 따른 광학적으로 일관된 투명 전도체를 예시하는 개략적인 단면도이다.
도 4는 본 개시의 일부 다른 실시예들에 따른 광학적으로 일관된 투명 전도체를 예시하는 개략적인 단면도를 도시한다.
도 5a 내지 도 5i는 상이한 단계들에서의 도 1b의 광학적으로 일관된 투명 전도체를 제조하기 위한 방법을 예시하는 개략적인 단면도들이다.
도 6a 내지 도 6d는 상이한 단계들에서의 도 2의 광학적으로 일관된 투명 전도체를 제조하기 위한 방법을 예시하는 개략적인 단면도들이다.
도 7a 내지 도 7i는 상이한 단계들에서의 도 3의 광학적으로 일관된 투명 전도체를 제조하기 위한 방법을 예시하는 개략적인 단면도들이다.
도 8a 내지 도 8d는 상이한 단계들에서의 도 4의 광학적으로 일관된 투명 전도체를 제조하기 위한 방법을 예시하는 개략적인 단면도들이다.
이제 본 개시의 실시예들에 대해 상세한 참조가 이루어질 것이며, 이들의 예들은 첨부된 도면들에 예시된다. 가능하면 어디에서나 동일한 참조 번호들이 동일하거나 또는 유사한 부분들을 나타내기 위해 도면들 및 설명에서 사용된다.
이에 더하여, "하부", "하단", "상부", 또는 "상단"과 같은 상대적 용어들은 도면들에서 도시된 바와 같은 하나의 컴포넌트와 다른 컴포넌트 사이의 관계를 설명하기 위해 본원에서 사용될 수 있다. 상대적인 용어들은 도면들에 도시된 것과는 상이한 디바이스의 배향들을 포괄하도록 의도된다는 것이 이해되어야 한다. 예를 들어, 첨부 도면들에서 디바이스가 반전되는 경우, 다른 컴포넌트의 "하부" 측 상에 있는 것으로 설명된 컴포넌트는 다른 컴포넌트의 "상부" 측들 상에 배향될 것이다. 따라서, 예시적인 용어 "하부"는 첨부된 도면의 특정 배향에 의존하여, "하부" 및 "상부"의 배향들을 포괄할 수 있다. 마찬가지로, 첨부된 도면에서 디바이스가 반전되는 경우, 다른 컴포넌트 "아래에" 있는 것으로서 설명된 컴포넌트는 다른 컴포넌트 "위에" 있는 것으로서 배향될 것이다. 따라서, 예시적인 용어 "아래"는 상부 및 하부 배향들을 포함할 수 있다.
본 개시는 광학적으로 일관된 투명 전도체 및 그 제조 방법을 제공한다. 광학적으로 일관된 투명 전도체는 터치 패널과 같은 디스플레이 디바이스에 적용될 수 있다. 광학적으로 일관된 투명 전도체를 제조하는 프로세스에 있어서, 기능 영역 및 비-기능 영역이 여러 번의 코팅에 의해 개별적으로 형성되며, 그 결과 기능 영역 및 비-기능 영역은, 개별적으로 적절한 전기적 및 광학적 속성들을 제공하기 위하여 각기 상이한 재료들 및 부하 커패시티들을 가질 수 있다. 이와 같이, 기능 영역 및 비-기능 영역의 전기적 및 광학적 속성들은 제품의 요구들에 따라 개별적으로 조정될 수 있으며, 그 결과 2개의 영역들은 상이한 전기적 성능들을 가지면서 상당히 일관된 광학적 성능을 제공할 수 있다.
도 1a는 본 개시의 일부 실시예들에 따른 광학적으로 일관된 투명 전도체(100a)를 예시하는 개략적인 상면도이다. 도 1b는 라인 a-a'를 따른 도 1a의 광학적으로 일관된 투명 전도체(100a)를 예시하는 개략적인 단면도이다. 도 1a 및 도 1b를 참조하기로 한다. 광학적으로 일관된 투명 전도체(100a)는, (제 1 영역으로도 지칭되는) 적어도 하나의 기능 영역(110a) 및 (제 2 영역으로도 지칭되는) 적어도 하나의 비-기능 영역(120a)을 포함한다. 기능 영역(110a)은 전기적 기능들을 가지며(예를 들어, 터치 센싱 및 신호 송신 기능들을 가지며), 반면 비-기능 영역(120a)은 전기적 기능들을 갖지 않지만(예를 들어, 터치 센싱 및 신호 송신 기능들을 갖지 않지만) 광학적인 보조 기능들을 가질 수 있다(예를 들어, 광학적으로 일관된 투명 전도체(100a)를 더 일관된 광학적 성능을 가지게 만들고 밝고 어두운 블록들의 생성을 감소시킨다). 일부 실시예들에 있어서, 광학적으로 일관된 투명 전도체(100a)는 터치 패널 내에 배치되며, 기능 영역(110a) 및 비-기능 영역(120a) 둘 모두는 터치 패널의 가시적 영역 내에 위치된다. 일부 실시예들에 있어서, 기능 영역(110a) 및 비-기능 영역(120a)은 동일한 수평 평면 상에 인접하여 배열될 수 있다. 일부 다른 실시예들에 있어서, 복수의 기능 영역들(110a) 및 복수의 비-기능 영역들(120a)은 동일한 수평 평면 상에 엇갈림식으로 또는 어레이 방식으로 배열될 수 있다.
일부 실시예들에 있어서, 기능 영역(110a)은 전도성 층(112a)을 포함할 수 있으며, 전도성 층(112a)은 전기적 기능들(예를 들어, 터치 센싱 및 신호 송신 기능들)을 갖는 회로 패턴을 형성하기 위해 패턴화될 수 있다. 일부 실시예들에 있어서, 기능 영역(110a)의 전도성 층(112a)은 매트릭스(114a) 및 매트릭스(114a) 내에 분산된 (금속 나노구조체들로서도 지칭되는) 복수의 금속 나노와이어들(116a)을 포함할 수 있다. 일부 실시예들에 있어서, 매트릭스(114a)는, 예를 들어, 광학적으로 투명한 재료일 수 있으며; 즉, (400 nm 내지 700 nm의 파장을 갖는) 가시 영역 내에서의 그것의 광 투과율은, 양호한 광 투과율을 갖는 전도성 층(112a)을 제공하기 위하여 적어도 80%보다 더 클 수 있다. 일부 실시예들에 있어서, 매트릭스(114a)는 특정 화학적, 기계적 및 광학적 속성들을 전도성 층(112a)에 부여하기 위한 폴리머들 또는 이들의 혼합물을 포함할 수 있다. 예를 들어, 매트릭스(114a)는 전도성 층(112a)과 다른 층들(예를 들어, 기능 영역(110a) 및 비-기능 영역(120a)을 지탱하도록 구성된 기판(130a)) 사이에 접착을 제공할 수 있다. 다른 예를 들면, 매트릭스(114a)는 또한 양호한 기계적 강도를 갖는 전도성 층(112a)을 제공할 수 있다. 일부 실시예들에 있어서, 매트릭스(114a)는 또한 특정 폴리머를 포함할 수 있으며, 그 결과 금속 나노와이어들(116a)은 추가적인 긁힘/마모-저항 표면 보호를 가져서 전도성 층(112a)의 표면 강도를 개선한다. 전술한 특정 폴리머는, 예를 들어, 폴리아크릴레이트, 에폭시 수지, 폴리우레탄, 폴리실록산, 폴리실란, 폴리(실리콘-아크릴 산), 또는 이들의 조합들일 수 있다. 일부 실시예들에 있어서, 매트릭스(114a)는, 전도성 층(112a)의 자외선 저항을 개선하고 전도성 층(112a)의 서비스 수명을 연장시키기 위하여, 가교제, 안정제(예를 들어, 비제한적으로, 산화 방지제 또는 자외선 안정제), 중합 억제제, 계면활성제, 또는 이들의 조합들을 더 포함할 수 있다.
일부 실시예들에 있어서, 금속 나노와이어들(116a)은, 비제한적으로, 은 나노와이어들, 금 나노와이어들, 구리 나노와이어들, 니켈 나노와이어들, 또는 이들의 조합을 포함할 수 있다. 보다 더 구체적으로, "금속 나노와이어들(116a)"은 본원에서 집합 명사이며, 이는 복수의 금속 엘리먼트들, 금속 합금들, 또는 금속 화합물들(금속 산화물들을 포함함)의 집합을 지칭한다. 일부 실시예들에 있어서, 단일 금속 나노와이어(116a)의 단면 크기(즉, 단면의 직경)는 500 nm 미만의, 바람직하게는 100 nm 미만의, 그리고 더 바람직하게는 50 nm 미만일 수 있으며, 그 결과 전도성 층(112a)은 더 낮은 헤이즈를 갖는다. 상세하게는, 단일 금속 나노와이어(116a)의 단면 크기가 500 nm보다 더 클 때, 단일 금속 나노와이어(116a)가 과도하게 두껍고, 이는 전도성 층(112a)의 과도하게 높은 헤이즈를 야기하며, 그에 따라 기능 영역(110a)의 시각적 명료성(clarity)에 영향을 준다. 일부 실시예들에 있어서, 단일 금속 나노와이어(116a)의 종횡비(길이 대 직경)는 10 내지 100,000 사이일 수 있으며, 그 결과 전도성 층(112a)은 더 낮은 전기 저항률, 더 높은 광 투과율, 및 더 낮은 헤이즈를 가질 수 있다. 상세하게는, 단일 금속 나노와이어(116a)의 종횡비가 10보다 더 작을 때, 전도성 네트워크가 잘 형성되지 않을 수 있으며, 이는 전도성 층(112a)의 과도하게 높은 전기 저항률을 야기한다. 따라서, 금속 나노와이어들(116a)은 전도성 층(112a)의 전도율을 개선하기 위하여 더 큰 배열 밀도(즉, 단위 체적 당 전도성 층(112a) 내에 포함되는 금속 나노와이어들(116a)의 수)를 가지고 매트릭스(114a) 내에 분산되어야만 하며, 그 결과 전도성 층(112a)은 과도하게 낮은 광 투과율 및 과도하게 높은 헤이즈를 갖는다. 실크, 섬유, 또는 튜브와 같은 다른 용어들이 또한 전술한 단면 크기들 및 종횡비들을 가질 수 있으며, 이들이 또한 본 개시에 의해 커버된다는 것이 이해되어야 한다. 본 개시에서 언급되는 특정 층의 "전기 저항률"은 층의 "시트 저항"(단위: 제곱 당 옴(Ohms per square; ops))을 나타낸다는 것을 유의해야 한다.
일부 실시예들에 있어서, 전도성 층(112a) 내의 단위 면적 당 금속 나노와이어들(116a)의 부하 커패시티는 0.05 μg/cm2 내지 10 μg/cm2 사이일 수 있으며, 그 결과 전도성 층(112a)은 더 낮은 전기 저항률, 더 높은 광 투과율, 및 더 낮은 헤이즈를 가질 수 있다. 상세하게는, 전도성 층(112a) 내의 단위 면적 당 금속 나노와이어들(116a)의 부하 커패시티가 0.05 μg/cm2보다 더 작을 때, 이는, 금속 나노와이어들(116a)이 연속적인 전류 경로를 제공하기 위하여 매트릭스(114a) 내에서 서로 접촉하는 것을 실패하게끔 할 수 있으며, 그 결과 전도성 층(112a)의 전기 저항률이 과도하게 높아지고 전도성 층(112a)의 전기 전도율이 과도하게 낮아지며; 기능 영역(110a) 내의 단위 면적 당 금속 나노와이어들(116a)의 부하 커패시티가 10 μg/cm2보다 더 클 때, 이는, 전도성 층(112a)이 과도하게 낮은 광 투과율 및 과도하게 높은 헤이즈를 가지게끔 할 수 있으며, 따라서 기능 영역(110a)의 광학적 속성들에 영향을 줄 수 있다(예를 들어, 기능 영역(110a)은 양호한 광학적 투명도 및 명료성을 갖지 않을 수 있다).
본 개시의 전도성 층(112a)은 적절한 전기 저항률, 광 투과율, 및 헤이즈를 가질 수 있으며, 여기에서 전도성 층(112a)의 전기 저항률, 광 투과율, 및 헤이즈는 각기 기능 층(110a)의 전기 저항률, 광 투과율, 및 헤이즈로서 간주될 수 있고, 본 개시에서 각기 제 1 전기 저항률, 제 1 광 투과율, 및 제 1 헤이즈로서 지칭될 수 있다. 일부 실시예들에 있어서, 전도성 층(112a)의 전기 저항률은 200 ops보다 더 작을 수 있으며, 그 결과 기능 영역(110a)은 더 양호한 전도율을 갖는다. 일부 실시예들에 있어서, 전도성 층(112a)의 광 투과율은 80%보다 더 클 수 있으며, 그 결과 기능 영역(110a)은 더 양호한 광학적 투명도를 갖는다. 일부 실시예들에 있어서, 전도성 층(112a)의 헤이즈는 3%보다 더 작을 수 있으며, 그 결과 기능 영역(110a)은 더 양호한 광학적 명료성을 갖는다. 전도성 층(112a)의 광 투과율은 전도성 층(112a) 상에 입사하는 가시 광에 대한 전도성 층(112a)을 통과하는 가시 광(400 nm 내지 700 nm 사이의 파장을 갖는 광)의 광속(luminous flux) 퍼센트를 지칭하며, 반면 전도성 층(112a)의 헤이즈는 전도성 층(112a) 상에 입사하는 가시광에 대한 전도성 층(112a) 상에 입사한 이후에 산란되는 가시 광의 광속 퍼센트를 지칭한다는 것이 이해될 것이다.
일부 실시예들에 있어서, 비-기능 영역(120a)은 더미 층(122a)을 포함하며, 더미 층(122a)은 광학적 보조 기능을 갖는 더미 패턴을 형성하기 위해 패턴화될 수 있다. 비-기능 영역(120a) 내의 더미 층(122a)은, 비-기능 영역(120a) 및 기능 영역(110a)이 일관된 광학적 성능을 가질 수 있도록 구성된다. 일부 실시예들에 있어서, 더미 층(122a)은, 예를 들어, 서로 연결되거나 또는 분리된 하나 이상의 더미 구조체들일 수 있다. 일부 실시예들에 있어서, 더미 층(122a)은, 전술한 매트릭스(114a)와 실질적으로 동일한 매트릭스(124a)를 포함할 수 있다. 일부 실시예들에 있어서, 더미 층(122a)은 매트릭스(124a) 내에 분산된 복수의 도핑된 구조체들(126a)을 더 포함할 수 있으며, 도핑된 구조체들(126a)은, 비제한적으로, 금속 나노와이어들, 탄소 나노튜브들, 그래핀, 폴리(3,4-에틸렌디옥시티오펜) 또는 이들의 조합들을 포함할 수 있다.
일부 실시예들에 있어서, 더미 층(122a) 내의 단위 면적 당 도핑된 구조체들(126a)의 부하 커패시티는, 비-기능 영역(120a) 및 기능 영역(110a)이 일관된 광학적 성능을 가질 수 있다는 것을 보장하기 위하여 0.05 μg/cm2 내지 10 μg/cm2 사이일 수 있다. 상세하게는, 더미 층(122a) 내의 단위 면적 당 도핑된 구조체들(126a)의 부하 커패시티가 0.05 μg/cm2보다 더 작을 때, 이는, 더미 층(122a) 및 전도성 층(112a)의 광학적 속성들 사이의 더 큰 차이를 초래할 수 있으며, 그 결과, 비-기능 영역(120a) 및 기능 영역(110a)이 일관된 광학적 성능을 갖지 못할 수 있고; 더미 층(122a) 내의 단위 면적 당 도핑된 구조체들(126a)의 부하 커패시티가 10 μg/cm2보다 더 클 때, 이는 도핑된 구조체들(126a)가 매트릭스(124a) 내에서 서로 용이하게 접촉하여 연속적인 전류 경로를 형성하게끔 만들 수 있으며, 그 결과 더미 층(122a)은 전도성을 가지고 더미 층(112a)은 과도하게 낮은 광 투과율 및 과도하게 높은 헤이즈를 가지며, 그에 따라서 비-기능 영역(120a)의 광학적 투명도 및 명료성에 영향을 준다. 일부 실시예들에 있어서, 더미 층(122a)(비-기능 영역(120a) 내의 도핑된 구조체들(126a)의 단위 면적 당 부하 커패시티가 전도성 영역(112a)(기능 영역(110a)) 내의 금속 나노와이어들(116a)의 단위 면적 당 부하 커패시티보다 더 작으며, 그 결과, 더미 층(122a)은, 더미 층(122a)이 전기적 기능들을 갖지 않는다는 것(예를 들어, 터치 센싱 및 신호 송신 기능들을 갖지 않는다는 것)을 보장하고 더미 층(122a)이 더 높은 광 투과율 및 더 낮은 헤이즈를 갖는다는 것을 보장하기 위해 더 높은 전기 저항률을 가지며, 이는 비-기능 영역(120a) 및 기능 영역(110a)이 일관된 광학적 성능을 갖는 것을 가능하게 한다.
본 개시의 더미 층(122a)은 적절한 전기 저항률, 광 투과율, 및 헤이즈를 가질 수 있으며, 여기에서 더미 층(122a)의 전기 저항률, 광 투과율, 및 헤이즈는 각기 비-기능 층(120a)의 전기 저항률, 광 투과율, 및 헤이즈로서 간주될 수 있고, 본 개시에서 각기 제 2 전기 저항률, 제 2 광 투과율, 및 제 2 헤이즈로서 지칭될 수 있다. 일부 실시예들에 있어서, 더미 층(122a)의 전기 저항률은 50 ops보다 더 클 수 있으며, 그 결과 비-기능 영역(120a)은 바람직하게는 비-전도성이다. 일부 실시예들에 있어서, 더미 층(122a)의 광 투과율은 90%보다 더 클 수 있으며, 그 결과 더미 층(122a)은 더 양호한 광학적 투명도를 갖는다. 일부 실시예들에 있어서, 더미 층(122a)의 헤이즈는 2%보다 더 작을 수 있으며, 그 결과 더미 층(122a)은 더 양호한 광학적 명료성을 갖는다. 더미 층(122a)의 광 투과율은 더미 층(122a) 상에 입사하는 가시 광에 대한 더미 층(122a)을 통과하는 가시 광(400 nm 내지 700 nm 사이의 파장을 갖는 광)의 광속 퍼센트를 지칭하며, 반면 더미 층(122a)의 헤이즈는 더미 층(122a) 상에 입사하는 가시광에 대한 더미 층(122a) 상에 입사한 이후에 산란되는 가시 광의 광속 퍼센트를 지칭한다는 것이 이해될 것이다.
본 개시의 기능 영역(110a) 및 비-기능 영역(120a)은 스테이지들(단계들)에서 코팅에 의해 형성되기 때문에, 기능 영역(110a) 및 비-기능 영역(120a)은 각기 상이한 재료들 및 부하 커패시티들을 가질 수 있으며, 기능 영역(110a) 및 비-기능 영역(120a)은 각기 적절한 전기적 및 광학적 속성들을 제공하기 위하여 각기 적절한 전기 저항률, 광 투과율, 및 헤이즈를 가질 수 있다. 따라서, 기능 영역(110a) 및 비-기능 영역(120a)은, 상이한 전기적 성능들(예를 들어, 전도율)을 가지면서 상당히 일관된 광학적 성능(예를 들어, 광학적 투명도 및 명료성)을 가질 수 있다. 구체적으로, 본 개시의 광학적으로 일관된 투명 전도체(100)에서, 기능 영역(110a)의 전기 저항률과 비-기능 영역(120a)의 전기 저항률 사이의 비율의 차이는 5% 내지 9900%의 범위 내일 수 있으며, 기능 영역(110a)의 헤이즈와 비-기능 영역(120a)의 헤이즈 사이의 비율의 차이는 2% 내지 500%의 범위 내일 수 있고, 기능 영역(110a)의 광 투과율과 비-기능 영역(120a)의 광 투과율 사이의 비율의 차이는 0.1% 내지 15%의 범위 내일 수 있다. 일부 추가적인 실시예들에 있어서, 기능 영역(110a)의 전기 저항률과 비-기능 영역(120a)의 전기 저항률 사이의 비율의 차이는 5% 내지 5000%의 범위 내일 수 있다. 본 개시에서 언급되는 "A와 B 사이의 비율의 차이"는 |A-B|/A 또는 |B-A|/A로서 정의되며, 여기에서 A≤B라는 것을 이해해야 한다. 예를 들어, 비-기능 영역(120a)의 전기 저항률(즉, 제 2 전기 저항률)이 기능 영역(110a)의 전기 저항률(즉, 제 1 전기 저항률)보다 더 크기 때문에, 이상에서 언급된 "기능 영역(110a)의 전기 저항률과 비-기능 영역(120a)의 전기 저항률 사이의 비율의 차이"는 |제 1 전기 저항률-제 2 전기 저항률|/제 1 전기 저항률로서 표현되는 공식을 의미한다.
반면, 기능 영역(110a) 및 비-기능 영역(120a)에서 사용되는 재료들의 물리적 속성들(예를 들어, 컬러 특성들)에 기초하여, 기능 영역(110a) 및 비-기능 영역(120a)은 각기 황색성의 측정치를 가질 수 있다. 본 개시에서 언급되는 "A의 황색성"은 "A에 의해 보이는 황색 컬러의 정도"를 나타내며, 이는 L*a*b* 컬러 공간에서 A의 b* 값에 의해 표현될 수 있고, 여기에서 b* 값이 클수록 A에 의해 더 명확한 "황색 컬러"가 표시되며, 즉, A의 컬러가 황색에 더 가깝다는 것을 이해해야 한다. 본 개시의 전도성 층(112a) 및 더미 층(122a)은 각기 적절한 황색성을 가질 수 있으며, 여기에서 전도성 층(112a) 및 더미 층(122a)의 황색성은 각기 기능 영역(110a) 및 비-기능 영역(120)의 황색성으로 간주될 수 있고, 본 개시에서 각기 제 1 황색성 및 제 2 황색성으로 지칭될 수 있다. 일부 실시예들에 있어서, 제 1 황색성과 제 2 황색성 사이의 비율의 차이는 1% 내지 700%의 범위 내일 수 있다. 이와 같이, 기능 영역(110a) 및 비-기능 영역(120a)의 황색성은 개별적으로 조정될 수 있으며, 그 결과 광학적으로 일관된 투명 전도체(100)는 상당히 일관된 컬러 성능을 갖는다.
이상에 기초하면, 기능 영역(110a) 및 비-기능 영역(120a)이 개별적으로 상이한 재료들 및 부하 커패시티들을 가질 수 있기 때문에, 전기 저항률의 비율 차이, 헤이즈의 비율의 차이, 광 투과율의 비율의 차이, 및 황색성의 비율의 차이는 각기 제품의 요건들에 따라 서로 매칭되고 유연하게 조정될 수 있도록 하기 위한 상당한 범위를 가질 수 있다. 따라서, 다양한 규격들의 제품 요건들이 충족될 수 있다. 예를 들어, 특정 규격의 제품에 대해 요구되는 전기 저항률의 비율 차이, 헤이즈의 비율의 차이, 광 투과율의 비율의 차이, 및 황색성의 비율의 차이가 각기 500%, 300%, 2%, 및 25%일 때, 설계자는, 기능 영역(110a) 및 비-기능 영역(120a)이 상이한 재료들 및 그것의 부하 커패시티들을 갖도록 만듦으로써 전기 저항률, 헤이즈, 광 투과율, 및 황색성에 대한 제품의 요건들을 충족시킬 수 있다. 따라서, 광학적으로 일관된 투명 전도체(100)는, 기능 영역(110a) 및 비-기능 영역(120a)이 상이한 전기적 성능들을 가지면서 상당히 일관된 광학적 성능을 가질 수 있다.
일부 실시예들에 있어서, 전도성 층(112a)의 폭 및 두께는 기능 영역(110a)이 더 양호한 전도율을 가지게끔 설정될 수 있다. 일부 실시예들에 있어서, 전도성 층(112a)의 폭(W1)은 2 μm 내지 50 mm 사이일 수 있으며, 전도성 층(112a)의 두께(T1)는 10 nm 내지 10 μm 사이일 수 있다. 상세하게는, 전도성 층(112a)의 폭(W1)이 50 mm보다 더 크거나 및/또는 두께(T1)가 10 μm보다 더 클 때, 이는, 전도성 층(112a)의 광 투과율이 과도하게 낮아지게끔 하고 전도성 층(112a)의 헤이즈가 과도하게 높아지게끔 할 수 있으며, 그 결과 기능 영역(110a)의 광학적 투명도 및 명료성이 더 낮아지고; 전도성 층(112a)의 폭(W1)이 2 μm보다 더 작거나 및/또는 두께(T1)가 10 nm보다 더 작을 때, 이는, 전도성 층(112a)의 전기 저항률이 과도하게 높아지게끔 할 수 있으며, 그 결과 기능 영역(110a)의 전도율이 더 낮아지며, 이는 또한 제조 프로세스의 불편(예를 들어, 패턴화에 대한 어려움들)을 초래할 수 있다.
일부 실시예들에 있어서, 더미 층(122a)의 폭 및 두께는, 비-기능 영역(120a)이 더 양호한 광학적 투명도 및 명료성을 갖게끔 설정될 수 있다. 일부 실시예들에 있어서, 더미 층(122a)의 폭(W2)은 2 μm 내지 50 mm일 수 있으며, 더미 층(122a)의 두께(T2)는 10 nm 내지 10 μm일 수 있다. 상세하게는, 더미 층(122a)의 폭(W2)이 50 mm보다 더 클 때, 이는, 전도성 층(112a)의 폭(W1)이 압축되고 그에 따라서 기능 영역(110a)의 전기적 기능들에 영향을 주게끔 할 수 있으며, 더미 층(122a)의 두께(T2)가 10 μm보다 더 클 때, 이는, 더미 층(122a)이 과도하게 낮은 광 투과율 및 과도하게 높은 헤이즈를 가지게끔 하여 비-기능 영역(120a)의 광학적 투명도 및 명료성에 영향을 주게끔 할 수 있고; 더미 층(122a)의 두께(T2)가 2 μm보다 더 작거나 및/또는 두께(T2)가 10 nm보다 더 작을 때, 이는, 제조 프로세스의 불편(예를 들어, 패턴화에 대한 어려움들)을 초래할 수 있다.
일부 실시예들에 있어서, 광학적으로 일관된 투명 전도체(100a)는 기능 영역(110a) 및 비-기능 영역(120a)을 지탱하도록 구성된 기판(130a)을 더 포함할 수 있다. 다시 말해서, 기판(130a)은 기능 영역(110a) 내의 전도성 층(112a) 및 비-기능 영역(120a) 내의 더미 층(122a)을 지탱하도록 구성된다. 기판(130a)은, 예를 들어, 광학적으로 일관된 투명 전도체(100a)에 양호한 광 투과율을 제공하기 위하여, 광학적으로 투명한 재료일 수 있으며, 즉, 가시 영역에서 그것의 광 투과율은 적어도 90%보다 더 크다. 구체적으로, 기판(130a)은 폴리에틸렌 테레프탈레이트, 시클로올레핀 폴리머, 폴리이미드, 또는 이들의 조합들을 포함할 수 있다. 일부 실시예들에 있어서, 기판(130a)은 15 μm 내지 150 μm 사이의 두께(T3)를 가질 수 있다. 상세하게는, 기판(130a)의 두께(T3)가 15 μm보다 더 작은 경우, 이는 불충분한 지탱 강도를 야기할 수 있으며; 기판(130a)의 두께(T3)가 150 μm보다 더 클 때, 이는, 기판(130a)이 과도하게 낮은 광 투과율 및 과도하게 높은 헤이즈를 갖게끔 할 수 있으며, 또한 광학적으로 일관된 투명 전도체(100a)가 과도하게 큰 전체 두께를 갖게끔 할 수 있고, 그에 따라서 광학적으로 일관된 투명 전도체(100a)의 외관에 영향을 주고 재료 낭비를 초래한다.
일부 실시예들에 있어서, 광학적으로 일관된 투명 전도체(100a)는, 비-기능 영역(120a) 및 기능 영역(110a)을 지탱하도록 구성된 기판(130a)의 표면(131a) 상에 배치된 보호 층(140a)을 더 포함할 수 있다. 보호 층(140a)은 기능 영역(110a) 및 비-기능 영역(120a)을 커버하고 전도성 층(112a)과 더미 층(122a) 사이에서 연장하며, 그 결과 전도성 층(112a) 및 더미 층(122a)은 서로 절연된다. 일부 실시예들에 있어서, 보호 층(140a)은, 예를 들어, 전기적 절연의 효과를 효과적으로 달성하기 위한 절연 재료일 수 있다. 일부 실시예들에 있어서, 보호 층(140a)은, 예를 들어, 광 투명 재료일 수 있다. 즉, 광학적으로 일관된 투명 전도체(100a)에 양호한 광 투과율을 제공하기 위하여, 가시 영역에서 보호 층(140a)의 광 투과율은 적어도 90%보다 더 크다. 일부 실시예들에 있어서, 보호 층(140a)은 0.1 μm 내지 10 μm 사이의 두께(T4)를 가질 수 있다. 상세하게는, 보호 층(140a)의 두께(T4)가 0.1 μm보다 더 작을 때, 이는, 전도성 층(112a) 및 더미 층(122a)이 유효하게 분리되지 않는 것을 야기하여 광학적으로 일관된 투명 전도체(100a)의 전기적 기능들에 영향을 줄 수 있으며; 보호 층(140a)의 두께(T4)가 10 μm보다 더 클 때, 이는 보호 층(140a)이 과도하게 낮은 광 투과율 및 과도하게 높은 헤이즈를 갖게끔 할 수 있으며, 또한 광학적으로 일관된 투명 전도체(100a)가 과도하게 큰 두께를 갖게끔 할 수 있고, 그에 따라서 광학적으로 일관된 투명 전도체(100a)의 외관에 영향을 주며 재료 낭비를 초래한다.
표 1을 참조하면, 이는 각각의 실시예를 통해 상이한 전기 저항률(예를 들어, 표면(또는 시트) 저항률) 하에서 본 개시의 기능 영역(110a) 및 비-기능 영역(120a)을 형성하기 위해 사용되는 층들(예를 들어, 전도성 층(112a) 및 더미 층들(122a)을 획정(define)하는 층들)의 헤이즈, 광 투과율, 및 황색성을 구체적으로 제공한다. 표 1에서 각각의 실시예의 층들 내에 포함된 나노구조체들이 금속 나노와이어들이며, 각각의 실시예의 층은 아크릴 수지를 포함하는 보호 층(140a)에 의해 커버되며 폴리에틸렌 테레프탈레이트를 포함하는 기판(130a) 상에 형성되고, 여기에서 기판(130a)의 두께(T3)는 50 μm이며 보호 층(140a)의 두께(T4)는 1 μm라는 것을 이해해야 한다.
표 1
Figure pat00001
일 예로서 표 1에서 실시예 5 및 실시예 6을 취하면, 실시예 5와 실시예 6 사이의 전기 저항률의 비율의 차이는 약 5%(|100-95|/95=5%)이고, 실시예 5와 실시예 6 사이의 헤이즈의 비율의 차이는 약 1.1%(|0.86-0.87|/0.86=1.1%)이며, 실시예 5와 실시예 6 사이의 광 투과율의 비율의 차이는 약 0.1% (|93.0-92.9|/92.9=0.1%)이고, 실시예 5와 실시예 6 사이의 황색성의 비율의 차이는 약 1%(|1.05-1.06|/1.05=1%)이다. 다른 예로서 표 1에서 실시예 1 및 실시예 11을 취하면, 실시예 1과 실시예 11 사이의 전기 저항률의 비율의 차이는 약 9900%(|1000-10|/10=9900%)이고, 실시예 1과 실시예 11 사이의 헤이즈의 비율의 차이는 약 398%(|3.24-0.65|/0.65=398%)이며, 실시예 1과 실시예 11 사이의 광 투과율의 비율의 차이는 약 6.5%(|93.5-87.8|/87.8=6.5%)이고, 실시예 1과 실시예 11 사이의 황색성의 비율의 차이는 약 541.5%(|4.17-0.65|/0.65=541.5%)이다. 표 1에서 실시예들의 층들을 형성하기 위하여 적절한 재료들 및 그들의 부하 커패시티들을 선택함으로써, 전기 저항률의 비율의 차이, 헤이즈의 비율의 차이, 광 투과율의 비율의 차이, 및 황색성의 비율의 차이는 각기 상당한 범위를 가지며, 그 결과 본 개시의 기능 영역(110a) 및 비-기능 영역(120a)을 형성하기 위해 제품 요건들(예를 들어, 전기적 또는 광학적 요건들)에 따라 적절한 층들이 선택될 수 있다는 것이 확인될 수 있다. 따라서, 광학적으로 일관된 투명 전도체(100a)는, 기능 영역(110a) 및 비-기능 영역(120a)이 상이한 전기적 성능들을 가지면서 상당히 일관된 광학적 성능을 가질 수 있다.
도 2는 본 개시의 일부 다른 실시예들에 따른 광학적으로 일관된 투명 전도체(100b)를 예시하는 개략적인 단면도이다. 도 2의 광학적으로 일관된 투명 전도체(100b) 및 도 1의 광학적으로 일관된 투명 전도체(100a)가 대략적으로 엘리먼트들의 동일한 연결 관계들, 동일한 재료들, 및 동일한 이점들을 가지며, 본원에서 반복적으로 설명되지 않을 것임을 유의해야 한다. 이하에서 오로지 차이점들만이 상세하게 설명될 것이다. 도 2의 광학적으로 일관된 투명 전도체(100b)와 도 1의 광학적으로 일관된 투명 전도체(100a) 사이의 적어도 하나의 차이점은, 기능 영역(110b) 및 비-기능 영역(120b) 둘 모두가 기판(130b)의 제 1 표면(131b) 및 제 2 표면(133b) 상에 배치되며, 여기에서 제 1 표면(131b)은 제 2 표면(133b)으로부터 멀어지도록 향하고 있다는 점이다.
일부 실시예들에 있어서, 제 1 표면(131b) 상에 배치된 기능 영역(110b) 및 비-기능 영역(120b)은, 제조 프로세스의 편의성을 개선하기 위하여, 제 2 표면(133b) 상에 배치된 기능 영역(110b) 및 비-기능 영역(120b)과 대칭적일 수 있다. 다시 말해서, 제 1 표면(131b) 상에 배치된 기능 영역(110b) 및 비-기능 영역(120b)의 기판(130b) 상의 수직 돌출부는 제 2 표면(133b) 상에 배치된 기능 영역(110b) 및 비-기능 영역(120b)의 기판(130b) 상의 수직 돌출부와 완전히 중첩할 수 있다. 일부 실시예들에 있어서, 광학적으로 일관된 투명 전도체(100b)는 제 1 표면(131b) 및 제 2 표면(133b) 상에 배치되며 기능 영역(110b) 및 비-기능 영역(120b)을 커버하는 보호 층들(140b)을 또한 포함할 수 있다. 일부 실시예들에 있어서, 제 1 표면(131b) 및 제 2 표면(133b) 상에 배치된 보호 층들(140b)은 동일한 두께 T4를 가질 수 있으며, 그럼으로써 제조 프로세스의 편의성을 개선한다.
도 3은 본 개시의 일부 다른 실시예들에 따른 광학적으로 일관된 투명 전도체(100c)를 예시하는 개략적인 단면도이다. 도 3의 광학적으로 일관된 투명 전도체(100b) 및 도 1의 광학적으로 일관된 투명 전도체(100a)가 대략적으로 엘리먼트들의 동일한 연결 관계들, 동일한 재료들, 및 동일한 이점들을 가지며, 본원에서 반복적으로 설명되지 않을 것임을 유의해야 한다. 이하에서 오로지 차이점들만이 상세하게 설명될 것이다. 도 3의 광학적으로 일관된 투명 전도체(100c)와 도 1의 광학적으로 일관된 투명 전도체(100a) 사이의 적어도 하나의 차이점은, 기능 영역(110c) 및 비-기능 영역(120c)이 상이한 수평 평면들 상에 배열된다는 점이다. 즉, 기능 영역(110c) 및 비-기능 영역(120c)은 이중-층 구조체 방식으로 기판(130c) 위에 적층된다.
일부 실시예들에 있어서, 기능 영역(110c)은 기판(130c)의 (제 1 수평 평면으로도 지칭되는) 제 1 표면(131c) 상에 배치될 수 있으며, 반면 비-기능 영역(120c)은 기능 영역(110c)을 커버하는 보호 층(140c)의 (제 2 수평 평면으로도 지칭되는) 제 2 표면(141c) 상에 배치될 수 있다. 다시 말해서, 비-기능 영역(120c)은 기능 영역(110c) 위에 배치된다. 일부 실시예들에 있어서, 기능 영역(110c) 내에 위치된 전도성 층(112a) 및 비-기능 영역(120c) 내에 위치된 더미 층(122a)은 기판(130c)의 연장 평면(예를 들어, 기판(130c)의 제 1 표면(131c) 또는 상단 표면)에 수직인 방향으로 서로 엇갈릴 수 있으며, 그 결과 광학적으로 일관된 투명 전도체(100c)는 광학적으로 일관된 투명 전도체(100a)와 동일한 시각적 효과를 나타낸다. 다른 실시예들에 있어서, 기능 영역(110c) 내에 위치된 전도성 층(112a) 및 비-기능 영역(120c) 내에 위치된 더미 층(122a)은 제 1 수평 평면 및 제 2 수평 평면에 수직인 방향에서 부분적으로 중첩할 수 있으며, 중첩하는 면적은 전도성 층(112a)의 면적의 50% 이하이다. 상세하게는, 중첩 면적이 50%보다 더 클 때, 광학적으로 일관된 투명 전도체(100c)는 균일하고 일관된 시각적 효과들(예를 들어, 일관된 광학적 투명도 및 광학적 명료성)을 나타내는데 실패할 수 있다. 일부 실시예들에 있어서, 기능 영역(110c) 및 비-기능 영역(120c)의 위치들이 또한 실제 요건들에 따라 교환될 수 있으며, 그 결과 기능 영역(110c)이 비-기능 영역(120c) 위에 배치된다. 이러한 경우에 있어서, 광학적으로 일관된 투명 전도체(100c)는, 기능 영역(110c) 내에 위치된 전도성 층(112c)을 커버하고 보호하는 다른 보호 층(미도시)을 더 포함할 수 있다.
도 4는 본 개시의 일부 다른 실시예들에 따른 광학적으로 일관된 투명 전도체(100d)를 예시하는 개략적인 단면도이다. 도 4의 광학적으로 일관된 투명 전도체(100d) 및 도 3의 광학적으로 일관된 투명 전도체(100c)가 대략적으로 엘리먼트들의 동일한 연결 관계들, 동일한 재료들, 및 동일한 이점들을 가지며, 본원에서 반복적으로 설명되지 않을 것임을 유의해야 한다. 이하에서 오로지 차이점들만이 상세하게 설명될 것이다. 도 4의 광학적으로 일관된 투명 전도체(100d)와 도 3의 광학적으로 일관된 투명 전도체(100c) 사이의 적어도 하나의 차이점은, 기능 영역(110d) 및 비-기능 영역(120d) 둘 모두가 기판(130d)의 제 1 표면(131d)의 측면 및 제 2 표면(133d)의 측면 상에 배치되며, 여기에서 제 1 표면(131d)은 제 2 표면(133d)으로부터 멀어지도록 향한다는 점이다.
일부 실시예들에 있어서, 제 1 표면(131d) 상에 배치된 기능 영역(110d) 및 비-기능 영역(120d)은, 제조 프로세스의 편의성을 개선하기 위하여, 제 2 표면(133d) 상에 배치된 기능 영역(110d) 및 비-기능 영역(120d)과 대칭적일 수 있다. 다시 말해서, 제 1 표면(131b)의 측면 상에 배치된 기능 영역(110d) 및 비-기능 영역(120d)의 기판(130d) 상의 수직 돌출부는 제 2 표면(133d)의 측면 상에 배치된 기능 영역(110d) 및 비-기능 영역(120d)의 기판(130d) 상의 수직 돌출부와 완전히 중첩할 수 있다. 일부 실시예들에 있어서, 광학적으로 일관된 투명 전도체(100d)는 제 1 표면(131d) 및 제 2 표면(133d) 상에 배치되며 기능 영역(110d)을 커버하는 보호 층들(140d)을 또한 포함할 수 있다. 일부 실시예들에 있어서, 제 1 표면(131d) 및 제 2 표면(133d) 상에 배치된 보호 층들(140d)은 동일한 두께(T4)를 가질 수 있으며, 그럼으로써 제조 프로세스의 편의성을 개선한다. 일부 실시예들에 있어서, 동일한 표면 상에 위치된 기능 영역(110d) 및 비-기능 영역(120d)의 위치가 또한 실제 요건들에 따라 교환될 수 있으며, 그 결과 기능 영역(110d)이 비-기능 영역(120d)보다 기판(130d)으로부터 더 멀리에 존재한다. 기능 영역(110d)이 비-기능 영역(120d)보다 기판(130d)으로부터 더 멀리에 존재할 때, 광학적으로 일관된 투명 전도체(100d)는, 기능 영역(110d) 내에 위치된 전도성 층(112d)을 커버하고 보호하는 다른 보호 층(미도시)을 더 포함할 수 있다.
이상에서 설명된 엘리먼트들의 연결 관계들, 재료들, 및 장점들이 반복되지 않을 것임을 유의해야 한다. 다음의 설명에서, 광학적으로 일관된 투명 전도체들(100a 내지 100d)의 제조 방법이 설명될 것이다.
광학적으로 일관된 투명 전도체(100a)의 제조 방법
도 5a 내지 도 5i는 상이한 단계들에서의 도 1b의 광학적으로 일관된 투명 전도체(100a)를 제조하기 위한 방법을 예시하는 개략적인 단면도들이다.
먼저, 도 5a를 참조하면, 단계(S10)에서, 기판(130a)이 제공되며, 플렉서그래픽 프린팅(flexographic printing)을 통해 기판(130a)의 제 1 표면(131a) 상에 코팅함으로써 전도성 회로(150a)가 형성된다. 일부 실시예들에 있어서, 전도성 회로(150a)는 기판(130a)의 비-가시적 영역 내에 형성된다.
다음으로, 도 5b를 참조하면, 단계(S12)에서, 전기적 기능들(예를 들어, 터치 센싱 및 신호 송신 기능들)을 갖는 기능 영역(110a)을 형성하기 위해 플렉서그래픽 프린팅을 통해 기판(130a)의 제 1 표면(131a) 상에 코팅함으로써 전도성 층(112a)이 형성된다. 일부 실시예들에 있어서, 전도성 층(112a)을 형성하기 위해 금속 나노와이어들을 포함하는 (제 1 용액으로도 지칭되는) 용액이 기판(130a)의 제 1 표면(131a) 상에 코팅되며 건조된다. 일부 실시예들에 있어서, 제 1 용액은 전도성 회로(150a)와 접촉하도록 코팅될 수 있으며, 그 결과 건조 이후에 형성된 전도성 층(112a)은 상호 전기적 연결을 구현하기 위해 전도성 회로(150a)에 연결된다. 일부 실시예들에 있어서, 제 1 용액의 일 부분이 전도성 회로(150a) 상에 코팅될 수 있으며, 그 결과 건조 이후에 형성된 전도성 층(112a)은 전도성 회로(150a)와 부분적으로 중첩한다. 즉, 건조 이후에 형성된 전도성 층(112a)의 일부 부분들이 기판(130a)과 직접 접촉하며, 한편으로 건조 이후에 형성된 전도성 층(112a)의 다른 부분들이 전도성 회로(150a)와 직접 접촉한다. 일부 실시예들에 있어서, 건조는 50℃ 내지 150℃의 온도에서 수행될 수 있다. 상세하게는, 건조가 50℃보다 아래의 온도에서 수행될 때, 제 1 용액은 과도하게 낮은 온도때문에 완전히 경화되지 않을 수 있으며, 그에 따라서 기능 영역(110a)의 전기적 기능들 및 후속 프로세스 단계들에 영향을 주며; 건조가 150℃보다 높은 온도에서 수행될 때, 기판(130a)이 굽어지고 변형될 수 있으며, 그에 따라서 제품들의 수율 및 후속 제조 단계들에 영향을 준다.
일부 실시예들에 있어서, 제 1 용액의 총 중량을 기준으로, 제 1 용액은 0.01 wt% 내지 2.00 wt% 사이의 고형물 함량을 가질 수 있으며, 즉, 제 1 용액 내의 금속 나노와이어들의 함량은 0.01 wt% 내지 2.00 wt% 사이일 수 있다. 이러한 방식으로, 제 1 용액은 코팅을 용이하게 하기 위한 적절한 점도를 가질 수 있으며, 제 1 용액을 건조시킴으로써 생성된 전도성 층(112a)은 더 높은 전도율, 광학적 투명도 및 명료성을 갖는다. 상세하게는, 제 1 용액 내의 고형물 함량이 0.01 wt%보다 더 작을 때, 이는 제 1 용액이 과도하게 높은 유동율을 가지고 코팅 이후에 빠르고 쉽게 확산되게끔 할 수 있으며, 그 결과 코팅 범위가 효과적으로 제어될 수 없고, 전도성 층(112a)의 전도율이 과도하게 낮아질 수 있고; 제 1 용액 내의 고형물 함량이 2.00 wt%보다 더 클 때, 이는 제 1 용액이 과도하게 점성이 있게 되고 코팅하기 어렵게 만들 수 있으며, 전도성 층(112a)의 광학적 투명도 및 명료성을 과도하게 낮게 만들 수 있다. 일부 실시예들에 있어서, 제 1 용액의 점도는 코팅을 용이하게 하기 위하여 50 cp 내지 2000 cp 사이일 수 있다. 상세하게는, 제 1 용액의 점도가 50 cp보다 더 작을 때, 이는 제 1 용액이 과도하게 높은 유동율을 가지고 코팅 이후에 용이하게 빠르게 확산하게끔 할 수 있으며, 그 결과 코팅 범위가 효과적으로 제어될 수 없으며; 제 1 용액의 점도가 2000 cp보다 더 클 때, 이는 제 1 용액이 과도하게 점성이 있게 되고 코팅하기 어렵게 만들 수 있다.
그런 다음, 도 5c를 참조하면, 단계(S14)에서, 더미 층(122a)은, 전기적 기능들이 없는(예를 들어, 터치 센싱 및 신호 송신 기능들이 없는) 비-기능 영역(120a)을 형성하기 위해 플렉서그래픽 프린팅을 통해 기판(130a)의 제 1 표면(131a) 상에 코팅함으로써 형성된다. 일부 실시예들에 있어서, 더미 층(122a)을 형성하기 위하여 전술한 도핑된 구조체를 포함하는 (제 2 용액으로도 지칭되는) 용액이 기판(130a)의 제 1 표면(131a) 상에 코팅되고 건조될 수 있다. 일부 실시예들에 있어서, 제 2 용액은 전도성 층들(112a)과 접촉하지 않으면서 전도성 층들(112a) 사이의 간극(gap) 내에 코팅될 수 있으며, 그 결과 건조 이후에 형성된 더미 층(122a)은 전도성 층(112a)으로부터 분리된다. 일부 실시예들에 있어서, 건조는 50℃ 내지 150℃의 온도에서 수행될 수 있다. 상세하게는, 건조가 50℃보다 아래의 온도에서 수행될 때, 제 2 용액은 과도하게 낮은 온도때문에 완전히 경화되지 않을 수 있으며, 그에 따라서 기능 영역(110a)의 광학적 보조 기능들 및 후속 프로세스 단계들에 영향을 주며; 건조가 150℃보다 높은 온도에서 수행될 때, 기판(130a)이 굽어지고 변형될 수 있으며, 그에 따라서 제품들의 수율 및 후속 제조 단계들에 영향을 준다.
일부 실시예들에 있어서, 제 2 용액의 총 중량을 기준으로, 제 2 용액은 0.01 wt% 내지 2.00 wt% 사이의 고형물 함량을 가질 수 있으며, 즉, 제 2 용액 내의 도핑된 구조체들의 함량은 0.01 wt% 내지 2.00 wt% 사이일 수 있다. 이러한 방식으로, 제 2 용액은 코팅을 용이하게 하기 위한 적절한 점도를 가질 수 있으며, 제 2 용액을 건조시킴으로써 생성된 더미 층(122a)은 전도성을 갖지 않지만 높은 광학적 투명도 및 명료성을 갖는다. 상세하게는, 제 2 용액 내의 고형물 함량이 0.01 wt%보다 더 작을 때, 이는 제 2 용액이 과도하게 높은 유동율을 가지고 코팅 이후에 빠르고 쉽게 확산되게끔 할 수 있으며, 그 결과 코팅 범위가 효과적으로 제어될 수 없고; 제 2 용액 내의 고형물 함량이 2.00 wt%보다 더 클 때, 이는 제 2 용액이 과도하게 점성이 있게 되고 코팅하기 어렵게 만들 수 있으며, 더미 층(122a)의 광학적 투명도 및 명료성을 과도하게 낮게 만들 수 있다. 이에 더하여, 제 2 용액의 고형물 함량이 제 1 용액의 고형물 함량보다 더 작을 수 있기 때문에, 건조 이후에 형성된 전도성 층(112a) 및 더미 층(122a)은 완전히 상이한 전기적 저항률 및 전도율을 가질 수 있다(예를 들어, 전도성 층(112a)은 높은 전도율을 가질 수 있으며, 반면 더미 층(122a)은 전도성을 갖지 않을 수 있다). 일부 실시예들에 있어서, 제 2 용액의 점도는 50 cp 내지 2000 cp 사이일 수 있으며, 그에 따라 코팅을 용이하게 한다. 상세하게는, 제 2 용액의 점도가 50 cp보다 더 작을 때, 이는 제 2 용액이 과도하게 높은 유동율을 가지고 코팅 이후에 용이하게 빠르게 확산하게끔 할 수 있으며, 그 결과 코팅 범위가 효과적으로 제어될 수 없으며; 제 2 용액의 점도가 2000 cp보다 더 클 때, 이는 제 2 용액이 과도하게 점성이 있게 되고 코팅하기 어렵게 만들 수 있다.
전술한 단계에서, 기능 영역(110a) 및 비-기능 영역(120a)이 여러 번의 코팅에 의해 형성되기 때문에, 2개의 영역들은 상이한 재료들 및 부하 커패시티들을 가질 수 있으며, 그에 따라서 전기적 및 광학적 속성들에서 2개의 영역들 사이의 상호 구속을 회피한다. 다시 말해서, 이상의 단계들은, 기능 영역(110a) 및 비-기능 영역(120a)이 상이한 전기적 성능을 가지면서 상당히 일관된 광학적 성능을 구비하게끔 만들 수 있다.
그런 다음, 도 5d를 참조하면, 단계(S16)에서, 전도성 회로(150a), 기능 영역(110a) 내의 전도성 층(112a) 및 비-기능 영역(120a) 내의 더미 층(122a)을 커버하고 보호하기 위하여, 플렉서그래픽 프린팅을 통해 기판(130a)의 제 1 표면(131a) 상에 코팅함으로써 보호 층(140a)이 형성된다. 일부 실시예들에 있어서, 보호 층(140a)은 전도성 회로(150a), 전도성 층(112a) 및 더미 층(122a) 사이에서 연장하며, 그럼으로써 전도성 회로(150a), 전도성 층(112a) 및 더미 층(122a)이 서로 전기적으로 절연된다는 것을 보장한다. 이러한 단계 이후에, 본 개시의 광학적으로 일관된 투명 전도체(100a)가 형성될 수 있다.
다음으로, 도 5e 내지 도 5h에서, 본 개시의 다른 광학적으로 일관된 투명 전도체(100a)를 형성하기 위해 단계들(S10 내지 S16)이 반복된다. 일부 실시예들에 있어서, 도 5e에서 형성된 전도성 회로(150a), 도 5f에서 형성된 전도성 층(112a), 및 도 5g에서 형성된 더미 층(122a)은 각기, 도 5a에서 형성된 전도성 회로(150a), 도 5b에서 형성된 전도성 층(112a), 및 도 5c에서 형성된 더미 층(122a)과는 상이한 패턴들을 가질 수 있다.
그런 다음, 도 5i를 참조하면, 단계(S18)에서, 도 5a의 광학적으로 일관된 투명 전도체(100a)가 도 5h의 광학적으로 일관된 투명 전도체(100a) 위에 배치된다. 일부 실시예들에 있어서, 2개의 광학적으로 일관된 투명 전도체들(100a)은 접착 층(160a)을 통해 서로 결합될 수 있다. 일부 실시예들에 있어서, 접착 층(160a)은, 예를 들어, 높은 광 투과율을 갖는 광 투명 접착제일 수 있다. 이러한 단계 이후에, 2개의 광학적으로 일관된 투명 전도체들(100a)을 포함하는 이중-층 단일-면 투명 전도체가 형성될 수 있다.
광학적으로 일관된 투명 전도체(100b)의 제조 방법
도 6a 내지 도 6d는 상이한 단계들에서의 도 2의 광학적으로 일관된 투명 전도체(100b)를 제조하기 위한 방법을 예시하는 개략적인 단면도들이다.
도 6a 내지 도 6d에서, 단계들(S10 내지 S16)이 서로 멀어지도록 향한 기판(130b)의 제 1 표면(131b) 및 제 2 표면(133b) 상에서 반복된다. 상세하게는, 도 6a에서, 전도성 회로들(150b)이 기판(130b)의 제 1 표면(131b) 및 제 2 표면(133b) 상에 순차적으로 또는 동시에 형성되며; 도 6b에서, 전도성 층들(112b)이 기판(130b)의 제 1 표면(131b) 및 제 2 표면(133b) 상에 순차적으로 또는 동시에 형성되고; 도 6c에서, 더미 층들(122a)이 기판(130b)의 제 1 표면(131b) 및 제 2 표면(133b) 상에 순차적으로 또는 동시에 형성되며; 및 도 6d에서, 보호 층들(140b)이 기판(130b)의 제 1 표면(131b) 및 제 2 표면(133b) 상에 순차적으로 또는 동시에 형성된다. 일부 실시예들에 있어서, 대향되는 표면들 상에 형성된 전도성 회로들(150b), 전도성 층들(112b), 및 더미 층들(122b)은 각기 상이한 패턴들을 가질 수 있다. 전술한 단계들의 완료 시에, 단일-층 이중-면 투명 전도체인 본 개시의 광학적으로 일관된 투명 전도체(100b)가 형성될 수 있다.
광학적으로 일관된 투명 전도체(100c)의 제조 방법
도 7a 내지 도 7i는 상이한 단계들에서의 도 3의 광학적으로 일관된 투명 전도체(100c)를 제조하기 위한 방법을 예시하는 개략적인 단면도들이다.
먼저, 도 7a를 참조하면, 단계(S20)에서, 기판(130c)이 제공되며, 플렉서그래픽 프린팅을 통해 기판(130c)의 제 1 표면(131c) 상에 코팅함으로써 전도성 회로(150c)가 형성된다. 일부 실시예들에 있어서, 전도성 회로(150c)는 기판(130C)의 비-가시적 영역 내에 형성된다.
다음으로, 도 7b를 참조하면, 단계(S22)에서, 전기적 기능들(예를 들어, 터치 센싱 및 신호 송신 기능들)을 갖는 기능 영역(110c)을 형성하기 위해 플렉서그래픽 프린팅을 통해 기판(130c)의 (제 1 수평 표면으로도 지칭되는) 제 1 표면(131c) 상에 코팅함으로써 전도성 층(112C)이 형성된다. 일부 실시예들에 있어서, 전도성 층(112c)을 형성하기 위해 금속 나노와이어들을 포함하는 (제 2 용액으로도 지칭되는) 용액이 기판(130c)의 제 1 표면(131c) 상에 코팅되며 건조될 수 있다. 일부 실시예들에 있어서, 제 1 용액은 전도성 회로(150c)와 접촉하도록 코팅될 수 있으며, 그 결과 건조 이후에 형성된 전도성 층(112c)은 상호 전기적 연결을 구현하기 위해 전도성 회로(150c)에 연결된다. 일부 실시예들에 있어서, 제 1 용액의 일 부분이 전도성 회로(150c) 상에 코팅될 수 있으며, 그 결과 건조 이후에 형성된 전도성 층(112c)은 전도성 회로(150c)와 부분적으로 중첩한다. 즉, 건조 이후에 형성된 전도성 층(112c)의 일부 부분들이 기판(130c)과 직접 접촉하며, 한편으로 건조 이후에 형성된 전도성 층(112c)의 다른 부분들이 전도성 회로(150c)와 직접 접촉한다. 일부 실시예들에 있어서, 건조는 50℃ 내지 150℃의 온도에서 수행될 수 있다. 상세하게는, 건조가 50℃보다 아래의 온도에서 수행될 때, 제 1 용액은 과도하게 낮은 온도때문에 완전히 경화되지 않을 수 있으며, 그에 따라서 기능 영역(110c)의 전기적 기능들 및 후속 프로세스 단계들에 영향을 주며; 건조가 150℃보다 높은 온도에서 수행될 때, 기판(130c)이 과도하게 높은 온도에 기인하여 굽어지고 변형될 수 있으며, 그에 따라서 제품들의 수율 및 후속 제조 단계들에 영향을 준다. 제 1 용액의 다양한 속성들(예를 들어, 고형물 함량 또는 점도)이 이상에서 상세하게 설명되었으며, 그에 따라서 이하에서 반복되지 않을 것임이 이해되어야 한다.
그런 다음, 도 7c를 참조하면, 단계(S24)에서, 전도성 회로(150c), 및 기능 영역(110c) 내의 전도성 층(112c)을 커버하고 보호하기 위하여, 플렉서그래픽 프린팅을 통해 기판(130c)의 제 1 표면(131c) 상에 코팅함으로써 보호 층(140c)이 형성된다. 일부 실시예들에 있어서, 보호 층(140c)은 전도성 회로(150c)와 전도성 층(112c) 사이에서 추가로 연장한다.
다음으로, 도 7d를 참조하면, 단계(S26)에서, 더미 층(122c)은, 전기적 기능들이 없는(예를 들어, 터치 센싱 및 신호 송신 기능들이 없는) 비-기능 영역(120c)을 형성하기 위해 플렉서그래픽 프린팅을 통해 기판(130c)으로부터 멀어지게 향하도록 보호 층(140c)의 표면(141c) 상에 코팅함으로써 형성된다. 일부 실시예들에 있어서, 더미 층(122c)을 형성하기 위하여 전술한 도핑된 구조체를 포함하는 (제 2 용액으로도 지칭되는) 용액이 보호 층(140c)의 표면(141c) 상에 코팅되고 건조될 수 있다. 일부 실시예들에 있어서, 제 2 용액은, 제 2 용액에 의해 형성된 패턴이 패턴 아래의 전도성 층(112c)과 중첩하는 것을 방지하기 위하여 특정 위치에서 코팅될 수 있다. 즉, 제 2 용액의 코팅 위치 및 전도성 층(112c)은 기판(130c)의 연장 평면에 수직인 방향에서 서로 엇갈릴 수 있다. 이러한 방식으로, 건조 이후에 형성된 더미 층(122c) 및 전도성 층(112c)은 기판(130c)의 연장 평면에 수직인 방향에서 서로 엇갈릴 수 있으며, 그 결과 광학적으로 일관된 투명 전도체(100c)는 광학적으로 일관된 투명 전도체(100a)와 동일한 시각적 효과를 나타낸다. 일부 실시예들에 있어서, 제 2 용액은, 제 2 용액에 의해 형성된 패턴이 기판(130c)의 연장 평면에 수직인 방향에서 제 2 용액 아래에 위치된 전도성 층(112c)과 부분적으로 중첩하도록 코팅될 수 있으며, 중첩하는 면적은 전도성 층(112c)의 면적의 50% 이하이다. 이러한 방식으로, 광학적으로 일관된 투명 전도체(100c)의 광학적 일관성을 감소시키는 건조 이후에 형성된 더미 층(122c) 및 전도성 층(112c)이 기판(130c)의 연장 평면에 수직인 방향에서 서로 광학적으로 간섭하는 상황이 회피될 수 있다. 일부 실시예들에 있어서, 건조는 50℃ 내지 150℃의 온도에서 수행될 수 있다. 상세하게는, 건조가 50℃보다 아래의 온도에서 수행될 때, 제 2 용액은 과도하게 낮은 온도때문에 완전히 경화되지 않을 수 있으며, 그에 따라서 기능 영역(110c)의 광학적 보조 기능들 및 후속 프로세스 단계들에 영향을 주며; 건조가 150℃보다 높은 온도에서 수행될 때, 기판(130c)이 굽어지고 변형될 수 있으며, 그에 따라서 제품들의 수율 및 후속 제조 단계들에 영향을 준다. 제 2 용액의 다양한 속성들(예를 들어, 고형물 함량 또는 점도)이 이상에서 상세하게 설명되었으며, 그에 따라서 이하에서 반복되지 않을 것임이 이해되어야 한다. 이러한 단계 이후에, 본 개시의 광학적으로 일관된 투명 전도체(100c)가 형성될 수 있다.
다음으로, 도 7e 내지 도 7h에서, 본 개시의 다른 광학적으로 일관된 투명 전도체(100c)를 형성하기 위해 단계들(S20 내지 S26)이 반복된다. 일부 실시예들에 있어서, 도 7e에서 형성된 전도성 회로(150c), 도 7f에서 형성된 전도성 층(112c), 및 도 7h에서 형성된 더미 층(122c)은 각기, 도 7a에서 형성된 전도성 회로(150c), 도 7b에서 형성된 전도성 층(112c), 및 도 5d에서 형성된 더미 층(122c)과는 상이한 패턴들을 가질 수 있다.
그런 다음, 도 7i를 참조하면, 단계(S28)에서, 도 7a의 광학적으로 일관된 투명 전도체(100c)가 도 7h의 광학적으로 일관된 투명 전도체(100c) 위에 배치된다. 일부 실시예들에 있어서, 2개의 광학적으로 일관된 투명 전도체들(100c)은 접착 층(160c)을 통해 서로 결합될 수 있다. 일부 실시예들에 있어서, 접착 층(160c)은 인접한 더미 층들(122c) 사이에서 추가로 연장할 수 있다. 일부 실시예들에 있어서, 접착 층(160c)은, 예를 들어, 높은 광 투과율을 갖는 광 투명 접착제일 수 있다. 이러한 단계 이후에, 2개의 광학적으로 일관된 투명 전도체들(100c)을 포함하는 이중-층 단일-면 투명 전도체가 형성될 수 있다.
광학적으로 일관된 투명 전도체(100d)의 제조 방법
도 8a 내지 도 8d는 상이한 단계들에서의 도 4의 광학적으로 일관된 투명 전도체(100d)를 제조하기 위한 방법을 예시하는 개략적인 단면도들이다.
도 8a 내지 도 8d에서, 단계들(S20 내지 S26)이 서로 멀어지도록 향한 기판(130d)의 제 1 표면(131d)의 측면 및 제 2 표면(133d)의 측면 상에서 반복된다. 상세하게는, 도 8a에서, 전도성 회로들(150d)이 기판(130d)의 제 1 표면(131d) 및 제 2 표면(133d) 상에 순차적으로 또는 동시에 형성되며; 도 8b에서, 전도성 층들(112d)이 기판(130d)의 제 1 표면(131d) 및 제 2 표면(133d) 상에 순차적으로 또는 동시에 형성되고; 도 8c에서, 보호 층들(140d)이 기판(130d)의 제 1 표면(131d) 및 제 2 표면(133d) 상에 순차적으로 또는 동시에 형성되며, 더미 층들(122d)이 기판(130d)으로부터 멀어지게 향하도록 보호 층들(140d)의 표면들(141d) 상에 순차적으로 또는 동시에 형성되고; 그리고 이러한 단계 이후에, 단일-층 이중-면 투명 전도체로도 지칭되는 본 개시의 광학적으로 일관된 투명 전도체(100d)가 형성될 수 있다. 이에 더하여, 기판(130d)의 제 1 표면(131d)의 측면 및 제 2 표면(133d)의 측면 상에 형성된 전도성 회로들(150d), 전도성 층들(112d), 및 더미 층들(122d)은 각기 상이한 패턴들을 가질 수 있다.
그런 다음, 도 8d를 참조하면, 일부 실시예들에 있어서, 플렉서그래픽 프린팅을 통해 기판(130d)으로부터 더 멀리 떨어진 보호 층(140d)의 표면(141d) 상에 코팅함으로써 보호 층(170d)이 선택적으로 형성될 수 있다. 일부 실시예들에 있어서, 보호 층(170d)은 보호 층(140d)과 실질적으로 동일할 수 있으며, 그 결과 2개의 보호 층들 사이에 계면이 존재하지 않을 수 있다.
본 개시의 전술된 실시예들에 따르면, 본 개시의 광학적으로 일관된 투명 전도체가 내부에 기능 영역 및 비-기능 영역을 각기 형성하기 위하여 여러 번 코팅되기 때문에, 기능 영역 및 비-기능 영역은, 각기 적절한 전기적 및 광학적 속성들을 제공하기 위하여, 각기 상이한 재료들 및 부하 커패시티들을 갖는다. 이와 같이, 기능 영역 및 비-기능 영역의 전기적 및 광학적 속성들은 제품의 요건들에 따라 개별적으로 조정될 수 있으며, 그 결과 2개의 영역들은 상이한 전기적 성능들을 가지면서 상당히 일관된 광학적 성능을 제공할 수 있다.
본 개시가 본 개시의 특정 실시예들을 참조하여 상당히 상세하게 설명되었지만, 다른 실시예들이 가능하다. 따라서, 첨부된 청구항들의 사상 및 범위는 본원에 포함된 실시예들의 설명에 한정되지 않아야 한다.
본 개시의 사상 또는 범위로부터 벗어나지 않고 본 개시의 구조에 대한 다양한 수정들 및 변형들이 이루어질 수 있다는 것이 당업자들에게 자명할 것이다. 전술한 것을 고려하여, 본 개시는 다음의 청구항들의 범위 내에 속하도록 제공된 본 개시의 수정예들 및 변형예들을 커버하도록 의도된다.

Claims (20)

  1. 광학적으로 일관된 투명 전도체로서,
    복수의 나노구조체들을 포함하는 제 1 영역으로서, 상기 제 1 영역은 제 1 전기 저항률 및 제 1 헤이즈(haze)를 갖는, 상기 제 1 영역; 및
    제 2 전기 저항률 및 제 2 헤이즈를 갖는 제 2 영역으로서, 상기 제 1 전기 저항률과 상기 제 2 전기 저항률 사이의 비율의 차이는 5% 내지 9900%의 범위 내이며, 상기 제 1 헤이즈와 상기 제 2 헤이즈 사이의 비율의 차이는 2% 내지 500%의 범위 내인, 상기 제 2 영역을 포함하는, 광학적으로 일관된 투명 전도체.
  2. 청구항 1에 있어서,
    상기 제 1 전기 저항률과 상기 제 2 전기 저항률 사이의 비율의 차이는 5% 내지 5000%의 범위 내인, 광학적으로 일관된 투명 전도체.
  3. 청구항 1에 있어서,
    상기 제 1 영역은 제 1 광 투과율을 가지며, 상기 제 2 영역은 제 2 광 투과율을 가지고, 상기 제 1 광 투과율과 상기 제 2 광 투과율 사이의 비율의 차이는 0.1% 내지 15%의 범위 내인, 광학적으로 일관된 투명 전도체.
  4. 청구항 1에 있어서,
    상기 제 1 영역은 제 1 황색성(yellowness)을 가지며, 상기 제 2 영역은 제 2 황색성을 가지고, 상기 제 1 황색성과 상기 제 2 황색성 사이의 비율의 차이는 1% 내지 700%의 범위 내인, 광학적으로 일관된 투명 전도체.
  5. 청구항 1에 있어서,
    상기 나노구조체들은 금속 나노와이어들인, 광학적으로 일관된 투명 전도체.
  6. 청구항 1에 있어서,
    상기 제 2 영역은 복수의 도핑된 구조체들을 포함하며, 상기 도핑된 구조체들은 금속 나노와이어들, 탄소 나노튜브들, 그래핀, 폴리(3,4-에틸렌디옥시티오펜), 또는 이들의 조합들을 포함하는, 광학적으로 일관된 투명 전도체.
  7. 청구항 6에 있어서,
    상기 제 1 영역 내의 상기 나노구조체들의 단위 면적 당 부하 커패시티는 상기 제 2 영역 내의 상기 도핑된 구조체들의 단위 면적 당 부하 커패시티보다 더 큰, 광학적으로 일관된 투명 전도체.
  8. 청구항 1에 있어서,
    상기 제 2 영역은 적어도 하나의 더미 구조체를 포함하는, 광학적으로 일관된 투명 전도체.
  9. 청구항 1에 있어서,
    상기 제 1 영역은 2 μm 내지 50 mm 사이의 폭을 가지며, 상기 제 2 영역은 2 μm 내지 50 mm 사이의 폭을 갖는, 광학적으로 일관된 투명 전도체.
  10. 청구항 1에 있어서,
    상기 제 1 영역은 10 nm 내지 10 μm 사이의 두께를 가지며, 상기 제 2 영역은 10 nm 내지 10 μm 사이의 두께를 갖는, 광학적으로 일관된 투명 전도체.
  11. 청구항 1에 있어서,
    상기 광학적으로 일관된 투명 전도체는 상기 제 1 영역 및 상기 제 2 영역을 커버하는 보호 층을 더 포함하며, 상기 보호 층은 절연 재료를 포함하는, 광학적으로 일관된 투명 전도체.
  12. 청구항 11에 있어서,
    상기 보호 층은 0.1 μm 내지 10 μm 사이의 두께를 갖는, 광학적으로 일관된 투명 전도체.
  13. 청구항 1에 있어서,
    상기 광학적으로 일관된 투명 전도체는 상기 제 1 영역 및 상기 제 2 영역을 지탱하는 기판을 더 포함하며, 상기 기판은 폴리에틸렌 테레프탈레이트, 시클로올레핀 폴리머, 폴리이미드, 또는 이들의 조합들을 포함하는, 광학적으로 일관된 투명 전도체.
  14. 청구항 13에 있어서,
    상기 기판은 15 μm 내지 150 μm 사이의 두께를 갖는, 광학적으로 일관된 투명 전도체.
  15. 청구항 1에 있어서,
    상기 제 1 영역은 제 1 수평 평면 상에 위치되며, 상기 제 2 영역은 제 2 수평 평면 상에 위치되고, 상기 제 1 수평 평면은 상기 제 2 수평 평면과는 상이한, 광학적으로 일관된 투명 전도체.
  16. 청구항 15에 있어서,
    수직 방향에서의 상기 제 1 영역과 상기 제 2 영역의 중첩 면적은 상기 제 1 영역의 면적의 50% 이하이며, 상기 수직 방향은 상기 제 1 수평 평면 및 상기 제 2 수평 평면에 대하여 수직인, 광학적으로 일관된 투명 전도체.
  17. 광학적으로 일관된 투명 전도체를 제조하기 위한 방법으로서,
    복수의 나노구조체들을 포함하는 제 1 영역을 형성하기 위해 기판을 코팅하는 단계로서, 상기 제 1 영역은 제 1 전기 저항률 및 제 1 헤이즈를 갖는, 단계; 및
    제 2 영역을 형성하기 위해 상기 기판을 코팅하는 단계로서, 상기 제 2 영역은 제 2 전기 저항률 및 제 2 헤이즈를 가지고, 상기 제 1 전기 저항률과 상기 제 2 전기 저항률 사이의 비율의 차이는 5% 내지 9900%의 범위 내이며, 상기 제 1 헤이즈와 상기 제 2 헤이즈 사이의 비율의 차이는 2% 내지 500%의 범위 내인, 단계를 포함하는, 광학적으로 일관된 투명 전도체를 제조하기 위한 방법.
  18. 청구항 17에 있어서,
    상기 나노구조체들을 포함하는 상기 제 1 영역을 형성하기 위해 상기 기판을 코팅하는 단계는,
    제 1 용액을 가지고 상기 기판을 코팅하는 단계로서, 상기 제 1 용액은 50 cp 내지 2000 cp 사이의 점도를 가지며, 상기 제 1 용액의 총 중량을 기준으로, 상기 제 1 용액은 0.01 wt% 내지 2.00 wt% 사이의 고형물 함량을 갖는, 단계를 포함하는, 광학적으로 일관된 투명 전도체를 제조하기 위한 방법.
  19. 청구항 17에 있어서,
    상기 제 2 영역을 형성하기 위해 상기 기판을 코팅하는 단계는,
    제 2 용액을 가지고 상기 기판을 코팅하는 단계로서, 상기 제 2 용액은 50 cp 내지 2000 cp 사이의 점도를 가지며, 상기 제 2 용액의 총 중량을 기준으로, 상기 제 2 용액은 0.01 wt% 내지 2.00 wt% 사이의 고형물 함량을 갖는, 단계를 포함하는, 광학적으로 일관된 투명 전도체를 제조하기 위한 방법.
  20. 청구항 17에 있어서,
    상기 광학적으로 일관된 투명 전도체를 제조하기 위한 방법은,
    상기 나노구조체들을 포함하는 상기 제 1 영역을 형성하기 위해 상기 기판을 코팅하는 단계는 제 1 수평 평면 상에 상기 제 1 영역을 형성하는 단계를 포함하며,
    상기 제 2 영역을 형성하기 위해 상기 기판을 코팅하는 단계는 제 2 수평 평면 상에 상기 제 2 영역을 형성하는 단계를 포함하고,
    상기 제 1 수평 평면은 상기 제 2 수평 평면과는 상이한, 광학적으로 일관된 투명 전도체를 제조하기 위한 방법.
KR1020210066320A 2021-02-22 2021-05-24 광학적으로 일관된 투명 전도체 및 이의 제조 방법 KR20220120412A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110199188.7 2021-02-22
CN202110199188.7A CN114974664A (zh) 2021-02-22 2021-02-22 光学一致透明导体及其制造方法

Publications (1)

Publication Number Publication Date
KR20220120412A true KR20220120412A (ko) 2022-08-30

Family

ID=82954162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210066320A KR20220120412A (ko) 2021-02-22 2021-05-24 광학적으로 일관된 투명 전도체 및 이의 제조 방법

Country Status (3)

Country Link
JP (1) JP2022128388A (ko)
KR (1) KR20220120412A (ko)
CN (1) CN114974664A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200997A (ja) * 2012-03-23 2013-10-03 Fujifilm Corp 導電性部材、導電性部材の製造方法、及びタッチパネル
CN104641332A (zh) * 2012-09-24 2015-05-20 凸版印刷株式会社 透明导电膜、透明导电膜的制造方法以及触摸面板
CN103971787B (zh) * 2013-02-04 2016-06-22 深圳欧菲光科技股份有限公司 透明导电体及其制备方法
KR101812531B1 (ko) * 2013-08-22 2017-12-27 쇼와 덴코 가부시키가이샤 투명 전극 및 그 제조 방법
JP2015049797A (ja) * 2013-09-03 2015-03-16 凸版印刷株式会社 透明導電性積層体、タッチパネル、および、透明導電性積層体の製造方法
JP2016091627A (ja) * 2014-10-30 2016-05-23 大日本印刷株式会社 透明導電基材
CN110415865B (zh) * 2019-07-29 2020-07-03 北京华纳高科科技有限公司 一种光学一致透明导电薄膜及其制备方法

Also Published As

Publication number Publication date
JP2022128388A (ja) 2022-09-01
CN114974664A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
TWI726322B (zh) 觸控面板及其製作方法
TW202107260A (zh) 觸控面板及其製作方法
CN113409991B (zh) 柔性复合导电膜及其制备方法和应用
US11294518B1 (en) Touch panel and device thereof
KR20220120412A (ko) 광학적으로 일관된 투명 전도체 및 이의 제조 방법
US20220301739A1 (en) Optically consistent transparent conductor and manufacturing method thereof
US11347359B2 (en) Touch panel, manufacturing method of touch panel, and device thereof
TWI794106B (zh) 觸控模組及觸控顯示模組
TW202234425A (zh) 光學一致透明導體及其製造方法
JP7036963B1 (ja) タッチパネル及びタッチデバイス
TWI760092B (zh) 觸控感應器及其製造方法
JP7263406B2 (ja) タッチパネル、タッチパネルの製造方法及びそのデバイス
KR102423164B1 (ko) 터치 패널, 터치 패널의 제조 방법 및 그 디바이스
TWI751757B (zh) 觸控面板及觸控裝置
TWI760825B (zh) 觸控面板、觸控面板的製作方法及其裝置
TWI746132B (zh) 觸控面板、觸控面板的製作方法及觸控顯示裝置
JP7083930B2 (ja) タッチパネル及びタッチデバイス
TWI785494B (zh) 觸控感應器以及觸控顯示模組
US11219125B2 (en) Transparent conductor and display device including same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application