KR20220119626A - 다이싱·다이본딩 일체형 필름 및 그 품질 관리 방법, 및 반도체 장치의 제조 방법 - Google Patents

다이싱·다이본딩 일체형 필름 및 그 품질 관리 방법, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20220119626A
KR20220119626A KR1020227021651A KR20227021651A KR20220119626A KR 20220119626 A KR20220119626 A KR 20220119626A KR 1020227021651 A KR1020227021651 A KR 1020227021651A KR 20227021651 A KR20227021651 A KR 20227021651A KR 20220119626 A KR20220119626 A KR 20220119626A
Authority
KR
South Korea
Prior art keywords
dicing
die
layer
adhesive layer
integrated film
Prior art date
Application number
KR1020227021651A
Other languages
English (en)
Inventor
미치코 가야
고헤이 다니구치
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20220119626A publication Critical patent/KR20220119626A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B2037/1253—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives curable adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • B32B2041/04—Detecting wrong registration, misalignment, deviation, failure
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

다이싱·다이본딩 일체형 필름의 품질 관리 방법이 개시된다. 당해 품질 관리 방법은, 제1 표면 및 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 기재층의 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 점착제층의 기재층과는 반대 측에 마련된 접착제층을 구비하는 다이싱·다이본딩 일체형 필름을 준비하는 제1 공정과, 다이싱·다이본딩 일체형 필름의 기재층의 제1 표면에 대하여, 부하 길이율 tp를 산출하는 제2 공정과, 부하 길이율 tp를 지표로 하여, 다이싱·다이본딩 일체형 필름의 품질의 불량 여부를 판정하는 제3 공정을 구비한다.

Description

다이싱·다이본딩 일체형 필름 및 그 품질 관리 방법, 및 반도체 장치의 제조 방법
본 개시는, 다이싱·다이본딩 일체형 필름 및 그 품질 관리 방법, 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 칩의 제조에 있어서는, 반도체 웨이퍼를 개개의 반도체 칩으로 개편화(個片化)하는 다이싱 공정, 및 개편화한 반도체 칩을 점착제층으로부터 박리하는 픽업 공정, 및 개편화한 반도체 칩을 리드 프레임, 패키지 기판 등에 접착하는 다이본딩 공정이 통상 구비되어 있다. 이와 같은 반도체 칩의 제조에 있어서는, 기재층과, 다이싱 공정에 있어서의 반도체 웨이퍼의 고정에 이용되는 광경화성 점착제로 이루어지는 점착제층(광경화성 점착제층)과, 반도체 칩과 리드 프레임, 패키지 기판 등의 접착에 이용되는 접착제층을 구비하는 다이싱·다이본딩 일체형 필름이 주로 이용되고 있다. 다이싱·다이본딩 일체형 필름은, 점착제층을 포함하는 다이싱 필름과 접착제층을 포함하는 다이본딩 필름을 일체화시킨 것이라고도 말할 수 있다.
최근, 박형(薄型) 반도체 웨이퍼를 개편화하여 반도체 칩을 제조하는 방법의 일례로서, 반도체 웨이퍼를 완전하게 절단하지 않고, 절단 예정 라인 상의 반도체 웨이퍼 내부에 레이저광을 조사하여 개질층을 형성하며, 점착제층을 확장시킴으로써 반도체 웨이퍼를 할단(割斷)하는, 이른바 스텔스 다이싱이 제안되어 있다(예를 들면, 특허문헌 1). 스텔스 다이싱에 의하여 개편화된 반도체 칩은, 그 후의 픽업 공정에서의 파손 방지의 관점에서, 점착제층과 접착제층을 보다 작은 힘으로 박리시킬 것이 요구된다. 그 때문에, 박형 반도체 칩의 제조에 이용되는 다이싱·다이본딩 일체형 필름에는, 작은 힘으로 픽업의 성공률을 높이는 것이 매우 중요하다.
픽업의 성공률을 향상시키기 위하여, 다이싱 필름, 특히 점착제층의 개선이 이하의 문헌에서 제안되어 있다. 특허문헌 2에는, 점착제층의 최적화된 조성이 제안되어 있다. 특허문헌 3에는 기재층 및 점착제층을 함께 최적화하는 제안이 되어 있다. 또, 다이싱 필름의 기재층에서는, 픽업의 성공률을 향상시키기 위하여, 균일한 연신성이 우수하고 작업 공정을 고려한 인장 응력이 중요하다고 되어 있다. 예를 들면, 특허문헌 4에는, 필름의 균일 확장성 및 복원율이, 반도체 제조 공정의 익스팬드 공정에 유효하다는 취지의 기재가 있다. 또, 특허문헌 5에서는, 다이싱 필름에 있어서의 신장률과 수축률을 제어함으로써, 칩 사이의 간극(커프 폭)을 제어하여, 픽업의 성공률을 향상시키는 것이 검토되고 있다.
한편, 다이싱 필름에 있어서, 기재층의 점착제층과는 반대 측의 표면(이하, 경우에 따라 "기재층의 등 표면"이라고 하는 경우가 있다.)은, 반송성(搬送性) 향상 및 블로킹 억제의 관점에서, 다양한 처리를 실시하는 것이 검토되고 있다. 예를 들면, 특허문헌 6에는, 산술 표면 조도를 조정하는 것 및 기재층의 등 표면에 윤활재에 의한 처리를 행하는 것이 기재되어 있다. 또, 예를 들면, 특허문헌 7에는, 블로킹 억제 및 시인성 향상의 관점에서, 당해 기재층의 등 표면의 산술 표면 조도를 소정의 범위로 하는 것이 기재되어 있다.
특허문헌 1: 일본 공개특허공보 2003-338467호 특허문헌 2: 일본 공개특허공보 2015-126217호 특허문헌 3: 일본 공개특허공보 2013-135146호 특허문헌 4: 일본 공개특허공보 2018-065327호 특허문헌 5: 일본 공개특허공보 2017-147293호 특허문헌 6: 일본 공개특허공보 2007-150206호 특허문헌 7: 국제 공개공보 제2017/150330호
반도체 칩의 제조에 있어서는, 기재층의 등 표면으로부터 기재층을 개재하여 점착제층에 대하여 광이 조사된다. 그런데, 본 발명자들의 검토에 의하면, 다이싱·다이본딩 일체형 필름의 기재층은 다양한 요인에 의하여 서서히 열화되고, 이에 따라 점착제층의 광반응성도 저하되어 버리는 경우가 있는 것을 알아냈다. 점착제층의 광반응성의 저하는, 픽업의 성공률의 저하로도 이어진다. 그 때문에, 다이싱·다이본딩 일체형 필름의 품질을 관리하는 것이 중요해진다. 그러나, 품질이 유지되고 있는지 어떤지는 겉보기로는 판단이 서지 않고, 실제로 사용해 보지 않으면 알 수 없는 것이 많다.
본 개시는, 이와 같은 사정을 감안하여 이루어진 것이며, 다이싱·다이본딩 일체형 필름의 신규 품질 관리 방법을 제공하는 것을 주된 목적으로 한다.
다이싱·다이본딩 일체형 필름, 특히, 다이싱 필름의 기재층은, 통상, 사용 직전까지 권심(卷芯)에 일정한 장력이 걸린 상태로 보관된다. 이 때의 보관 상황에 따라서는, 기재층에 있어서 크리프 현상이 발생하여, 기재층의 등 표면의 요철이 변형되는 경우가 있다. 종래, 다이싱 필름의 경우, 기재층의 등 표면을, 반송성, 시인성 향상, 및 블로킹 억제의 관점에서, 산술 표면 조도(Ra), 산술 평균 높이(Sa), 마찰 계수 등을 지표로 하여 제어하는 것이 알려져 있다(예를 들면, 특허문헌 6, 7 참조). 그러나, 최근의 반도체 제조 프로세스에서 적용되고 있는 공정, 예를 들면, 스텔스 다이싱 프로세스 등에서는, 보다 정밀한 점착력 제어가 필요해진다. 또한, 기재층의 등 표면으로부터 조사되는 광투과성은, 기재층의 등 표면의 요철에 영향을 받아, 점착제층의 광반응성에 영향을 미치고, 결과적으로, 양산성에 영향을 미치는 것이 생각된다. 본 발명자들이 기재층의 등 표면의 상태에 대하여 예의 검토한 결과, 종래의 표면 조도의 파라미터에 비하여, 부하 길이율 tp가 평가 지표로서 우수한 것을 알아내, 본 발명을 완성하기에 이르렀다.
본 개시의 일 측면은, 다이싱·다이본딩 일체형 필름의 품질 관리 방법에 관한 것이다. 당해 품질 관리 방법은, 제1 표면(상기의 "기재층의 등 표면"에 대응한다.) 및 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 기재층의 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 점착제층의 기재층과는 반대 측에 마련된 접착제층을 구비하는 다이싱·다이본딩 일체형 필름을 준비하는 제1 공정과, 다이싱·다이본딩 일체형 필름의 기재층의 제1 표면에 대하여, 부하 길이율 tp를 산출하는 제2 공정과, 부하 길이율 tp를 지표로 하여, 다이싱·다이본딩 일체형 필름의 품질의 불량 여부를 판정하는 제3 공정을 구비한다.
이와 같이 판정된 다이싱·다이본딩 일체형 필름은, 픽업의 성공률이 우수한 것일 수 있다. 그 때문에, 이와 같은 품질 관리 방법은, 사용 예정의 다이싱·다이본딩 일체형 필름의 품질이 유지되고 있는 것인지 아닌지를 판단하는 데 유용하다.
부하 길이율 tp는, 절단 레벨 50%에 있어서의 부하 길이율 tp(50%)여도 된다. 이 경우, 제3 공정은, 부하 길이율 tp(50%)가 15% 이상인 것을 충족시키는지 아닌지에 의하여 품질의 불량 여부를 판정하는 공정이어도 된다.
본 개시의 다른 일 측면은, 반도체 장치의 제조 방법에 관한 것이다. 당해 반도체 장치의 제조 방법은, 제1 표면 및 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 기재층의 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 점착제층의 기재층과는 반대 측에 마련된 접착제층을 구비하는 다이싱·다이본딩 일체형 필름을 준비하는 제1 공정과, 다이싱·다이본딩 일체형 필름의 기재층의 제1 표면에 대하여, 부하 길이율 tp를 산출하는 제2 공정과, 부하 길이율 tp를 지표로 하여, 다이싱·다이본딩 일체형 필름의 품질의 불량 여부를 판정하는 제3 공정과, 제3 공정에 있어서, 양호로 판정된 다이싱·다이본딩 일체형 필름을 이용하여 반도체 장치를 제조하는 제4 공정을 구비한다.
부하 길이율 tp는, 절단 레벨 50%에 있어서의 부하 길이율 tp(50%)여도 된다. 이 경우, 제3 공정은, 부하 길이율 tp(50%)가 15% 이상인 것을 충족시키는지 아닌지에 의하여 품질의 불량 여부를 판정하는 공정이어도 된다.
본 개시의 다른 일 측면은, 다이싱·다이본딩 일체형 필름에 관한 것이다. 당해 다이싱·다이본딩 일체형 필름은, 제1 표면 및 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 기재층의 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 점착제층의 기재층과는 반대 측에 마련된 접착제층을 구비하고, 기재층의 제1 표면이, 절단 레벨 50%에 있어서의 부하 길이율 tp(50%)가 15% 이상이다.
본 개시에 의하면, 다이싱·다이본딩 일체형 필름의 신규 품질 관리 방법이 제공된다. 또, 본 개시에 의하면, 이와 같은 방법에 의하여 품질이 양호로 판정된 다이싱·다이본딩 일체형 필름, 및 이와 같은 다이싱·다이본딩 일체형 필름을 이용한 반도체 장치의 제조 방법이 제공된다.
도 1은, 다이싱·다이본딩 일체형 필름의 일 실시형태를 나타내는 모식 단면도이다.
도 2는, 부하 길이율 tp를 설명하기 위한 설명도이다.
도 3은, 반도체 장치의 제조 방법의 일 실시형태를 설명하기 위한 모식 단면도이며, 도 3의 (a), (b), (c), (d), 및 (e)는, 각 공정을 나타내는 모식 단면도이다.
도 4는, 반도체 장치의 제조 방법의 일 실시형태를 설명하기 위한 모식 단면도이며, 도 4의 (f), (g), (h), 및 (i)는, 각 공정을 나타내는 모식 단면도이다.
도 5는, 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
이하, 도면을 적절히 참조하면서, 본 개시의 실시형태에 대하여 설명한다. 단, 본 개시는 이하의 실시형태에 한정되는 것은 아니다. 이하의 실시형태에 있어서, 그 구성 요소(스텝 등도 포함한다)는, 특별히 명시한 경우를 제외하고, 필수는 아니다. 각 도면에 있어서의 구성 요소의 크기는 개념적인 것이며, 구성 요소 간의 크기의 상대적인 관계는 각 도면에 나타난 것에 한정되지 않는다.
본 명세서에 있어서의 수치 및 그 범위에 대해서도 동일하며, 본 개시를 제한하는 것은 아니다. 본 명세서에 있어서 "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다. 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 하나의 수치 범위에서 기재된 상한값 또는 하한값은, 다른 단계적인 기재의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 또, 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다.
본 명세서에 있어서, (메트)아크릴레이트는, 아크릴레이트 또는 그것에 대응하는 메타크릴레이트를 의미한다. (메트)아크릴로일기, (메트)아크릴 공중합체 등의 다른 유사 표현에 대해서도 동일하다.
[다이싱·다이본딩 일체형 필름의 품질 관리 방법]
일 실시형태에 관한 다이싱·다이본딩 일체형 필름의 품질 관리 방법은, 제1 표면 및 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 기재층의 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 점착제층의 기재층과는 반대 측에 마련된 접착제층을 구비하는 다이싱·다이본딩 일체형 필름을 준비하는 제1 공정과, 다이싱·다이본딩 일체형 필름의 기재층의 제1 표면에 대하여, 부하 길이율 tp를 산출하는 제2 공정과, 부하 길이율 tp를 지표로 하여, 다이싱·다이본딩 일체형 필름의 품질의 불량 여부를 판정하는 제3 공정을 구비한다.
<제1 공정>
본 공정은, 관리 대상인 다이싱·다이본딩 일체형 필름을 준비하는 공정이다. 도 1은, 다이싱·다이본딩 일체형 필름의 일 실시형태를 나타내는 모식 단면도이다. 다이싱·다이본딩 일체형 필름(1)은, 제1 표면(10A) 및 제1 표면(10A)의 반대 측의 제2 표면(10B)을 갖는 기재층(10)과, 기재층(10)의 제2 표면(10B) 상에 마련된, 광경화성 점착제로 이루어지는 점착제층(20)과, 점착제층(20)의 기재층(10)과는 반대 측에 마련된 접착제층(30)을 구비한다.
(기재층)
기재층(10)은, 이미 알려진 폴리머 시트 또는 필름을 이용할 수 있고, 다이본딩 공정에 있어서 익스팬드하는 것이 가능한 재료로 구성되어 있으면, 특별히 제한되지 않는다. 이와 같은 재료로서는, 예를 들면, 결정성 폴리프로필렌, 비정성 폴리프로필렌, 고밀도 폴리에틸렌, 중밀도 폴리에틸렌, 저밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 저밀도 직쇄 폴리에틸렌, 폴리뷰텐, 폴리메틸펜텐 등의 폴리올레핀; 에틸렌-아세트산 바이닐 공중합체; 아이오노머 수지; 에틸렌-(메트)아크릴산 공중합체; 에틸렌-(메트)아크릴산 에스터(랜덤, 교호) 공중합체; 에틸렌-프로필렌 공중합체; 에틸렌-뷰텐 공중합체; 에틸렌-헥센 공중합체; 폴리유레테인; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스터; 폴리카보네이트; 폴리이미드; 폴리에터에터케톤; 폴리이미드; 폴리에터이미드; 폴리아마이드; 전(全)방향족 폴리아마이드; 폴리페닐설파이드; 아라마이드(종이); 유리; 유리 클로스; 불소 수지; 폴리 염화 바이닐; 폴리 염화 바이닐리덴; 셀룰로스계 수지; 실리콘 수지 등을 들 수 있다. 이들 재료는, 가소제, 실리카, 안티 블로킹재, 슬립제, 대전 방지제 등과 혼합한 재료여도 된다.
이들 중에서도, 기재층(10)은, 영률, 응력 완화성, 융점 등의 특성, 가격면, 사용 후의 폐재(廢材) 리사이클 등의 관점에서, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌-폴리프로필렌 랜덤 공중합체, 및 폴리에틸렌-폴리프로필렌 블록 공중합체로부터 선택되는 적어도 1종의 재료를 주성분으로 하는 표면을 갖고, 당해 표면이 점착제층(20)과 접하고 있는 것이어도 된다. 기재층(10)은, 단층이어도 되고, 상이한 재료로 이루어지는 2층 이상의 다층이어도 된다. 기재층(10)은, 후술하는 점착제층(20)과의 밀착성을 제어하는 관점에서, 필요에 따라, 코로나 방전 처리, 매트 처리 등의 표면 조화(粗化) 처리가 실시되어 있어도 된다.
기재층(10)의 두께는, 50~200μm, 60~150μm, 또는 70~120μm여도 된다. 기재층(10)의 두께가 50μm 이상이면, 익스팬드에 의한 파손을 보다 억제할 수 있는 경향이 있다. 기재층(10)의 두께가 200μm 이하이면, 픽업에 있어서의 응력이 접착제층까지 도달하기 쉬워져, 픽업성이 보다 우수한 경향이 있다.
(점착제층)
점착제층(20)은, 광경화성 점착제로 이루어지는 층이다. 광경화성 점착제는, 광에 의하여 경화하는 점착제이면 특별히 제한되지 않고, 다이싱 필름의 분야에서 사용되는 점착제를 사용할 수 있다. 광경화성 점착제는, 자외선에 의하여 경화하는 자외선 경화형의 광경화성 점착제여도 된다.
점착제층(20)은, 기재층(10) 상에 형성되어 있다. 기재층(10) 상에 점착제층(20)을 형성하는 방법으로서는, 예를 들면, 점착제층 형성용 바니시를 조제하고, 당해 바니시를 기재층(10)에 도공하여, 당해 바니시의 휘발 성분을 제거하여, 점착제층(20)을 형성하는 방법, 당해 바니시를 이형 처리된 필름 상에 도공하고, 당해 바니시의 휘발 성분을 제거하여, 점착제층(20)을 형성하며, 얻어진 점착제층(20)을 기재층(10)에 전사(轉寫)하는 방법 등을 들 수 있다.
점착제층 형성용 바니시는, 예를 들면, 광경화성 점착제와, 유기 용제를 함유한다. 유기 용제는, 함유되는 성분을 용해할 수 있는 것이며, 가열에 의하여 휘발하는 것이어도 된다. 이와 같은 유기 용제로서는, 예를 들면, 톨루엔, 자일렌 등의 방향족 탄화 수소; 테트라하이드로퓨란, 1,4-다이옥세인 등의 환상 에터; 메탄올, 에탄올, 에틸렌글라이콜, 프로필렌글라이콜 등의 알코올; 아세톤, 메틸에틸케톤, 메틸아이소뷰틸케톤, 사이클로헥산온 등의 케톤; 아세트산 메틸, 아세트산 에틸, γ-뷰티로락톤 등의 에스터; 에틸렌카보네이트, 프로필렌카보네이트 등의 탄산 에스터; 에틸렌글라이콜모노메틸에터, 에틸렌글라이콜다이메틸에터, 프로필렌글라이콜모노메틸에터, 프로필렌글라이콜모노에틸에터, 프로필렌글라이콜다이메틸에터 등의 다가 알코올알킬에터; 에틸렌글라이콜모노메틸에터아세테이트, 에틸렌글라이콜모노에틸에터아세테이트 등의 다가 알코올알킬에터아세테이트; N,N-다이메틸폼아마이드, N,N-다이메틸아세트아마이드, N-메틸-2-피롤리돈 등의 아마이드 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다. 바니시의 고형분 농도는, 바니시 전체 질량을 기준으로 하여, 10~60질량%여도 된다.
점착제층(20)의 두께는, 예를 들면, 1~200μm, 3~50μm, 또는 5~30μm여도 된다.
(접착제층)
접착제층(30)은, 접착제로 이루어지는 층이다. 접착제는, 다이본딩 필름의 분야에서 사용되는 접착제를 사용할 수 있다. 이하에서는, 일 양태로서, 에폭시 수지와, 에폭시 수지 경화제와, 에폭시기를 갖는 (메트)아크릴 공중합체를 함유하는 접착제에 대하여 설명한다. 이와 같은 접착제로 이루어지는 접착제층(30)에 의하면, 칩과 기판의 사이, 칩과 칩의 사이의 접착성이 우수하고, 전극 매립성, 와이어 매립성 등을 부여하는 것이 가능하며, 또한 다이본딩 공정에 있어서, 저온에서 접착하는 것이 가능해진다.
·에폭시 수지
에폭시 수지로서는, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비스페놀 F 노볼락형 에폭시 수지, 다이사이클로펜타다이엔 골격 함유 에폭시 수지, 스틸벤형 에폭시 수지, 트라이아진 골격 함유 에폭시 수지, 플루오렌 골격 함유 에폭시 수지, 트라이페놀페놀메테인형 에폭시 수지, 바이페닐형 에폭시 수지, 자일릴렌형 에폭시 수지, 바이페닐아랄킬형 에폭시 수지, 나프탈렌형 에폭시 수지, 다관능 페놀류, 안트라센 등의 다환 방향족류의 다이글리시딜에터 화합물 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다.
·에폭시 수지 경화제
에폭시 수지 경화제는, 예를 들면, 페놀 수지여도 된다. 페놀 수지는, 분자 내에 페놀성 수산기를 갖는 것이면 특별히 제한없이 이용할 수 있다. 페놀 수지로서는, 예를 들면, 페놀, 크레졸, 레조신, 카테콜, 비스페놀 A, 비스페놀 F, 페닐페놀, 아미노페놀 등의 페놀류 및/또는 α-나프톨, β-나프톨, 다이하이드록시나프탈렌 등의 나프톨류와 폼알데하이드 등의 알데하이드기를 갖는 화합물을 산성 촉매하에서 축합 또는 공축합시켜 얻어지는 노볼락형 페놀 수지, 알릴화 비스페놀 A, 알릴화 비스페놀 F, 알릴화 나프탈렌다이올, 페놀 노볼락, 페놀 등의 페놀류 및/또는 나프톨류와 다이메톡시파라자일렌 또는 비스(메톡시메틸)바이페닐로 합성되는 페놀아랄킬 수지, 나프톨아랄킬 수지 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다.
·에폭시기를 갖는 (메트)아크릴 공중합체
에폭시기를 갖는 (메트)아크릴 공중합체는, 원료로서 글리시딜(메트)아크릴레이트를, 얻어지는 공중합체에 대하여 0.5~6질량%가 되는 양으로 조정된 공중합체여도 된다. 당해 양이 0.5질량% 이상이면, 높은 접착력이 얻어지기 쉬워지는 경향이 있고, 당해 양이 6질량% 이하이면, 젤화를 억제할 수 있는 경향이 있다. 글리시딜(메트)아크릴레이트의 잔부는 메틸(메트)아크릴레이트 등의 탄소수 1~8의 알킬기를 갖는 알킬(메트)아크릴레이트, 및 스타이렌, 아크릴로나이트릴 등의 혼합물이어도 된다. 알킬(메트)아크릴레이트는, 에틸(메트)아크릴레이트 및/또는 뷰틸(메트)아크릴레이트를 포함하고 있어도 된다. 각 성분의 혼합 비율은, 얻어지는 에폭시기를 갖는 (메트)아크릴 공중합체의 Tg(유리 전이점)를 고려하여 조정할 수 있다. Tg가 -10℃ 이상이면, B 스테이지 상태에서의 접착제층(30)의 태킹(tacking)성이 양호해지는 경향이 있고, 취급성이 우수한 경향이 있다. 에폭시기를 갖는 (메트)아크릴 공중합체의 Tg의 상한값은, 예를 들면, 30℃여도 된다.
에폭시기를 갖는 (메트)아크릴 공중합체의 중량 평균 분자량은 10만 이상이어도 되고, 30만~300만 또는 50만~200만이어도 된다. 중량 평균 분자량이 300만 이하이면, 반도체 칩과 지지 기판의 사이의 충전성의 저하를 제어할 수 있는 경향이 있다. 중량 평균 분자량은, 젤 퍼미에이션 크로마토그래피법(GPC)으로 표준 폴리스타이렌에 의한 검량선을 이용한 폴리스타이렌 환산값이다.
접착제는, 필요에 따라, 제3급 아민, 이미다졸류, 제4급 암모늄염류 등의 경화 촉진제를 더 함유하고 있어도 된다. 경화 촉진제로서는, 예를 들면, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 1-사이아노에틸-2-페닐이미다졸, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트를 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다.
접착제는, 필요에 따라, 무기 필러를 더 함유해도 된다. 무기 필러로서는, 예를 들면, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화 칼슘, 산화 마그네슘, 산화 알루미늄, 질화 알루미늄, 붕산 알루미늄 위스커, 질화 붕소, 결정질 실리카, 비정질 실리카 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다.
접착제층(30)은, 점착제층(20) 상에 형성된다. 점착제층(20) 상에 접착제층(30)을 형성하는 방법으로서는, 예를 들면, 접착제층 형성용 바니시를 조제하고, 당해 바니시를 이형 처리된 필름 상에 도공하여, 접착제층(30)을 형성하며, 얻어진 접착제층(30)을 점착제층(20)에 전사하는 방법을 들 수 있다. 접착제층 형성용 바니시는, 함유되는 성분(예를 들면, 에폭시 수지, 에폭시 수지 경화제, 에폭시기를 갖는 (메트)아크릴 공중합체 등)과, 유기 용제를 함유한다. 유기 용제는, 점착제층 형성용 바니시에서 사용되는 유기 용제에서 예시한 것과 동일해도 된다.
접착제층(30)의 두께는, 예를 들면, 1~300μm, 5~150μm, 또는 10~100μm여도 된다.
<제2 공정>
본 공정은, 관리 대상인 다이싱·다이본딩 일체형 필름의 기재층의 제1 표면에 대하여, 부하 길이율 tp를 산출하는 공정이다. 여기에서, 부하 길이율 tp는, JIS B0601:1994에 준거하여 측정되는 값이다. 도 2는, 부하 길이율 tp를 설명하기 위한 설명도이다. 도 2에 나타내는 바와 같이, 부하 길이율 tp(C%)는, 절단 레벨 C에 있어서의 기준 길이 l에 대한 백분율이며, 하기 식으로 나타나는 파라미터이다. 기준 길이 l은, 표면 조도, 표면의 주기성 등에 따라 결정되는 값이다. 최대 높이 Ry는, 조도 곡선의 최고 산정(山頂)과 최심(最深) 곡저(谷底)의 거리이다. 절단 레벨 C는, 조도 곡선의 최고 산정을 0%, 최심 곡저를 100%로 하는 것이다. 최대 절단 레벨 0%일 때의 부하 길이율 tp(0%)는 0%, 절단 레벨 100%일 때의 부하 길이율 tp(100%)는 100%가 된다.
[수학식 1]
Figure pct00001
표면의 조도에는 다양한 파라미터가 있다. 예를 들면, JIS B0601:1994에 규정되는 산술 평균 조도(Ra) 등은, 조도의 높이 방향의 파라미터이다. 한편, 부하 길이율 tp는, 조도 곡선의 산의 폭(골의 폭)과 조도의 높이 방향의 정보를 포함하는 요철의 복잡함을 나타내는 파라미터이다. 광투과성은, 광이 투과하는 표면의 요철의 복잡함이 광의 산란, 반사 등에 큰 영향을 준다. 그 때문에, 광투과성이 중요한 다이싱·다이본딩 일체형 필름에서는, 기재층의 표면의 부하 길이율 tp가 보다 유효한 평가 지표가 될 수 있다.
부하 길이율 tp는, 예를 들면, 실시예에 기재된 방법에 의하여 측정할 수 있다. 즉, 한 변이 10mm인 사각형의 샘플을 준비하고, 무작위로 10~30점, 바람직하게는 20~30점을 레이저 현미경으로 측정함으로써 부하 길이율 tp를 산출할 수 있다. 또한, 부하 길이율 tp는, 소정의 샘플수의 평균값보다 중앙값이 데이터로서 최적이다. 여기에서, 중앙값은, 유한 개의 데이터를 작은 순서대로 나열했을 때의 중앙에 위치하는 값을 의미하고, 데이터가 짝수 개인 경우는, 중앙에 가까운 값의 평균값을 의미한다. 본 발명자들은, 평균값의 경우에는, 데이터가 국소이기 때문에 다른 데이터와 어긋남이 큰 값을 취하는 경우도 있고, 그 데이터의 절댓값이 과하게 크면, 평균값에 큰 영향을 줘 버리는 경우가 있는 점, 및 데이터 분포가 정규 분포라는 보증이 없는 점에서, 부하 길이율 tp는, 데이터의 집합의 중앙값을 이용하는 것이 최적이라고 생각하고 있다.
<제3 공정>
본 공정은, 부하 길이율 tp를 지표로 하여, 다이싱·다이본딩 일체형 필름의 품질의 불량 여부를 판정하는 공정이다. 부하 길이율 tp에 있어서의 절단 레벨 C%는, 특별히 제한되지 않고, 임의로 설정할 수 있지만, 부하 길이율 tp는, 부하 곡선이 완만한 곡선을 나타내는 점에서, 절단 레벨을 50%로 한 부하 길이율 tp(50%)여도 된다. 이 경우, 제3 공정은, 부하 길이율 tp(50%)가 15% 이상인 것을 충족시키는지 아닌지에 의하여 품질의 불량 여부를 판정하는 공정이어도 된다. 부하 길이율 tp(50%)가 15% 이상이면, 기재층의 제1 표면에 있어서, 볼록부가 많아, 표면이 보다 복잡하다고 말할 수 있으며, 광이 산란, 굴절, 또는 반사되기 쉬워져 국소적으로 집중되지 않게 되어 광투과성이 균일해지기 쉬운 경향이 있다. 품질의 불량 여부의 판정 기준인 부하 길이율 tp(50%)는, 기재층과 점착제층의 조합으로 적절히 설정이 가능하고, 예를 들면, 16% 이상, 18% 이상, 20% 이상, 22% 이상, 또는 25% 이상으로 설정해도 되며, 70% 이하, 60% 이하, 또는 50% 이하로 설정해도 된다.
이와 같이 판정된 다이싱·다이본딩 일체형 필름은, 픽업의 성공률이 우수한 것일 수 있다. 또, 이와 같이 판정된 다이싱·다이본딩 일체형 필름은, 반송 시의 첩부, 검사 기기의 검지율의 저하 등을 억제할 수 있는 것을 기대할 수 있다. 이와 같이, 본 개시의 품질 관리 방법은, 사용 예정의 다이싱·다이본딩 일체형 필름의 품질이 유지되고 있는 것인지 아닌지를 판단하는 데 유용하다.
[다이싱·다이본딩 일체형 필름]
일 실시형태에 관한 다이싱·다이본딩 일체형 필름은, 제1 표면 및 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 기재층의 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 점착제층의 기재층과는 반대 측에 마련된 접착제층을 구비한다. 다이싱·다이본딩 일체형 필름은, 기재층의 제1 표면이, 절단 레벨 50%에 있어서의 부하 길이율 tp(50%)가 15% 이상이다. 기재층, 점착제층, 및 접착제층은, 상기의 다이싱·다이본딩 일체형 필름의 품질 관리 방법에서 예시한 것과 동일한 것이다. 따라서, 중복되는 설명을 생략한다.
기재층의 제1 표면의 절단 레벨 50%에 있어서의 부하 길이율 tp(50%)를 조정하는 방법으로서는, 예를 들면, 기재층의 제1 표면을 가열하는 방법, 요철을 제어한 롤에 일정한 온도 및 압력을 부하하는 방법 등을 들 수 있다. 기재층의 제1 표면을 가열하는 경우, 기재층의 연화점 이상의 온도에서 가열하면 부하 길이율 tp(50%)가 소정의 범위를 충족시키지 않는 경향이 있다.
[반도체 장치(반도체 패키지)의 제조 방법]
도 3 및 도 4는, 반도체 장치의 제조 방법의 일 실시형태를 설명하기 위한 모식 단면도이다. 반도체 장치의 제조 방법은, 제1 표면 및 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 기재층의 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 점착제층의 기재층과는 반대 측에 마련된 접착제층을 구비하는 다이싱·다이본딩 일체형 필름을 준비하는 제1 공정과, 다이싱·다이본딩 일체형 필름의 기재층의 제1 표면에 대하여, 부하 길이율 tp를 산출하는 제2 공정과, 부하 길이율 tp를 지표로 하여, 다이싱·다이본딩 일체형 필름의 품질의 불량 여부를 판정하는 제3 공정과, 제3 공정에 있어서, 양호로 판정된 다이싱·다이본딩 일체형 필름을 이용하여 반도체 장치를 제조하는 제4 공정을 구비한다. 또한, 제1 공정, 제2 공정, 및 제3 공정은, 상기의 다이싱·다이본딩 일체형 필름의 품질 관리 방법의 제1 공정, 제2 공정, 및 제3 공정과 동일하다. 따라서, 중복되는 설명을 생략한다.
<제4 공정>
제4 공정은, 제3 공정에 있어서, 양호로 판정된 다이싱·다이본딩 일체형 필름을 이용하여 반도체 장치를 제조하는 공정이다. 더 구체적으로는, 반도체 장치의 제조 방법에 있어서의 제4 공정은, 당해 다이싱·다이본딩 일체형 필름(1)의 접착제층(30)을 반도체 웨이퍼(W2)에 첩부하는 공정(웨이퍼 래미네이트 공정)과, 반도체 웨이퍼(W2), 접착제층(30), 및 점착제층(20)을 개편화하는 공정(다이싱 공정)과, 점착제층(20)에 대하여 자외선을 조사하는 공정(자외선 조사 공정)과, 기재층(10)으로부터 접착제층(30a)이 부착된 반도체 칩(접착제층 부착 반도체 칩(50))을 픽업하는 공정(픽업 공정)과, 접착제층(30a)을 개재하여, 접착제층 부착 반도체 칩(50)을 지지 기판(60)에 접착하는 공정(반도체 칩 접착 공정)을 구비한다.
다이싱 공정에 있어서의 다이싱은, 특별히 제한되지 않고, 예를 들면, 블레이드 다이싱, 레이저 다이싱, 스텔스 다이싱 등을 들 수 있다. 반도체 웨이퍼(W2)의 두께를 60μm 이하로 하는 경우, 다이싱은 스텔스 다이싱을 적용한 것이어도 된다. 이하에서는, 다이싱으로서 주로 스텔스 다이싱을 이용한 양태에 대하여 상세하게 설명한다.
(개질층 형성 공정)
다이싱이 스텔스 다이싱을 적용한 것인 경우, 반도체 장치의 제조 방법은, 웨이퍼 래미네이트 공정 전에 개질층 형성 공정을 구비하고 있어도 된다.
먼저, 두께(H1)의 반도체 웨이퍼(W1)를 준비한다. 개질층을 형성하는 반도체 웨이퍼(W1)의 두께(H1)는, 60μm를 초과하고 있어도 된다. 계속해서, 반도체 웨이퍼(W1)의 일방의 주면(主面) 상에 보호 필름(2)을 첩부한다(도 3의 (a) 참조). 보호 필름(2)이 첩부되는 면은, 반도체 웨이퍼(W1)의 회로면인 것이 바람직하다. 보호 필름(2)은, 반도체 웨이퍼의 이면 연삭(백그라인드)에 사용되는 백그라인드 테이프여도 된다. 계속해서, 반도체 웨이퍼(W1) 내부에 레이저광을 조사하여 개질층(4)을 형성하고(도 3의 (b) 참조), 반도체 웨이퍼(W1)의 보호 필름(2)이 첩부된 면과는 반대 측(이면 측)에 대하여 백그라인딩(이면 연삭) 및 폴리싱(연마)을 행함으로써, 개질층(4)을 갖는 반도체 웨이퍼(W2)를 제작한다(도 3의 (c) 참조). 얻어지는 반도체 웨이퍼(W2)의 두께(H2)는, 60μm 이하여도 된다.
(웨이퍼 래미네이트 공정)
이어서, 다이싱·다이본딩 일체형 필름(1)의 접착제층(30)을 소정의 장치에 배치한다. 계속해서, 반도체 웨이퍼(W2)의 주면(Ws)에, 접착제층(30)을 개재하여 다이싱·다이본딩 일체형 필름(1)을 첩부하고(도 3의 (d) 참조), 반도체 웨이퍼(W2)의 보호 필름(2)을 박리한다(도 3의 (e) 참조).
(다이싱 공정)
다음으로, 적어도 반도체 웨이퍼(W2) 및 접착제층(30)을 다이싱에 의하여 개편화한다(도 4의 (f) 참조). 다이싱이 스텔스 다이싱을 적용한 것인 경우, 쿨 익스팬드 및 히트 슈링크를 행함으로써 개편화할 수 있다.
(자외선 조사 공정)
다음으로, 점착제층(20)에 자외선을 조사함으로써 점착제층(20)을 경화시켜, 광경화성 점착제의 경화물을 포함하는 경화 점착제층을 형성한다(도 4의 (g) 참조). 이로써, 점착제층(20)과 접착제층(30)의 사이의 점착력을 저하시킬 수 있다. 자외선 조사에 있어서는, 파장 200~400nm의 자외선을 이용하는 것이 바람직하다. 자외선 조사 조건은, 조도: 30~240mW/cm2이며 조사량 200~500mJ/cm2가 되도록 조정하는 것이 바람직하다.
(픽업 공정)
다음으로, 기재층(10)을 익스팬드함으로써, 다이싱된 접착제층 부착 반도체 칩(50)을 서로 이간시키면서, 기재층(10) 측으로부터 니들(42)로 밀어 올려진 접착제층 부착 반도체 칩(50)을 흡인 콜릿(44)으로 흡인하여, 경화 점착제층(20ac)으로부터 픽업한다(도 4의 (h) 참조). 또한, 접착제층 부착 반도체 칩(50)은, 반도체 칩(Wa)과 접착제층(30a)을 갖는다. 반도체 칩(Wa)은 반도체 웨이퍼(W2)가 다이싱에 의하여 분할된 것이며, 접착제층(30a)은 접착제층(30)이 다이싱에 의하여 분할된 것이다. 경화 점착제층(20ac)은 광경화성 점착제의 경화물을 포함하는 경화 점착제층이 다이싱에 의하여 분할된 것이다. 경화 점착제층(20ac)은 접착제층 부착 반도체 칩(50)을 픽업할 때에 기재층(10) 상에 잔존할 수 있다. 픽업 공정에서는, 반드시 익스팬드할 필요는 없지만, 익스팬드함으로써 픽업성을 보다 향상시킬 수 있다.
니들(42)에 의한 밀어 올림양은, 적절히 설정할 수 있다. 또한, 극박(極薄) 웨이퍼에 대해서도 충분한 픽업성을 확보하는 관점에서, 예를 들면, 2단 또는 3단의 픽업을 행해도 된다. 또, 흡인 콜릿(44)을 이용하는 방법 이외의 방법으로 접착제층 부착 반도체 칩(50)의 픽업을 행해도 된다.
(반도체 칩 접착 공정)
접착제층 부착 반도체 칩(50)을 픽업한 후, 접착제층 부착 반도체 칩(50)을, 열압착에 의하여, 접착제층(30a)을 개재하여 지지 기판(60)에 접착한다(도 4의 (i) 참조). 지지 기판(60)에는, 복수의 접착제층 부착 반도체 칩(50)을 접착해도 된다.
도 5는, 반도체 장치의 일 실시형태를 모식적으로 나타내는 단면도이다. 도 5에 나타나는 반도체 장치(100)는, 반도체 칩(Wa)과, 반도체 칩(Wa)을 탑재하는 지지 기판(60)과, 반도체 칩(Wa) 및 지지 기판(60)의 사이에 마련되어, 반도체 칩(Wa)과 지지 기판(60)을 접착하는 접착제층(30a)을 구비한다. 접착제층(30a)은, 접착제(다이본딩 필름)의 경화물이어도 된다. 반도체 장치(100)는, 반도체 칩(Wa)과 지지 기판(60)이 와이어 본드(70)에 의하여 전기적으로 접속되어 있어도 된다. 반도체 장치(100)는, 지지 기판(60)의 표면(60a) 상에, 수지 밀봉재(80)에 의하여 반도체 칩(Wa)이 수지 밀봉되어 있어도 된다. 반도체 장치(100)는, 지지 기판(60)의 표면(60a)과 반대 측의 면에, 외부 기판(머더보드)과의 전기적인 접속용으로서, 땜납 볼(90)이 형성되어 있어도 된다.
도 5에 나타내는 반도체 장치(100)는, 상기 공정에 더하여, 반도체 칩(Wa)과 지지 기판(60)을 와이어 본드(70)에 의하여 전기적으로 접속하는 공정과, 지지 기판(60)의 표면(60a) 상에, 수지 밀봉재(80)를 이용하여 반도체 칩(Wa)을 수지 밀봉하는 공정을 더 구비하는 제조 방법에 의하여 제조할 수 있다.
실시예
이하, 실시예에 의하여 본 개시를 더 구체적으로 설명하지만, 본 개시는 이들 실시예에 한정되는 것은 아니다. 또한, 특별히 기재가 없는 한, 화합물은 시판 중인 시약을 사용했다.
[다이싱·다이본딩 일체형 필름의 준비]
<제조예 1>
(다이본딩 필름의 제작)
박리 기재(폴리에틸렌테레프탈레이트 필름, 두께 38μm) 상에, 열경화형 에폭시 수지 함유 접착제(상품명 "FH-D2-10", 히타치 가세이 주식회사제)를 도포하고, 두께 10μm의 접착제층을 형성하여, 접착제층을 구비하는 다이본딩 필름을 제작했다.
(다이싱 필름의 제작)
기재층으로서의 기재 필름(아이오노머계 단층 필름, 상품명 "HM-1855", 두께 100μm, 연화점 56℃, 미쓰이·다우 폴리케미컬 주식회사제)에, 자외선 경화형의 광경화형 점착제를 도포하고, 두께 10μm의 점착제층을 형성하여, 점착제층을 구비하는 다이싱 필름을 제작했다. 또한, 연화점 온도는 JIS K6760에 따라 측정되는 값이다.
(다이싱·다이본딩 일체형 필름의 제작)
상기에서 제작한 다이본딩 필름의 접착제층과, 상기에서 제작한 다이싱 필름의 점착제층을 첩합했다. 첩합은, 래미네이트 머신을 이용하고, 온도 23℃에서 래미네이트 속도 12.5mm/s로 행했다.
<제조예 2>
기재 필름의 연화점 이하인 40℃로 설정한 롤러에, 제작한 다이싱 필름에 있어서의 기재 필름을 1초간 접촉시킨 것 이외에는, 제조예 1과 동일하게 하여, 제조예 2의 다이싱·다이본딩 일체형 필름을 제작했다.
<제조예 3>
기재 필름의 연화점 이상인 70℃로 설정한 핫 플레이트에, 제작한 다이싱 필름의 기재 필름을 1초간 접촉시키고, 곧바로 방열한 것 이외에는, 제조예 1과 동일하게 하여, 제조예 3의 다이싱·다이본딩 일체형 필름을 제작했다.
<제조예 4>
기재 필름의 연화점 이상인 70℃의 핫 플레이트에, 제작한 다이싱 필름의 기재층을 3초간 접촉시키고, 곧바로 방열한 것 이외에는, 제조예 1과 동일하게 하여, 제조예 4의 다이싱·다이본딩 일체형 필름을 제작했다.
[산술 평균 조도(Ra), 10점 평균 조도(Rz), 및 부하 길이율 tp(50%)의 산출]
얻어진 제조예 1~4의 다이싱·다이본딩 일체형 필름의 기재층을 한 변이 10mm인 사각형으로 잘랐다. 자른 기재층의 제1 표면에 대하여, 레이저 현미경을 이용하여 관찰을 행하고, 산술 평균 조도(Ra), 10점 평균 조도(Rz), 및 부하 길이율 tp(50%)를 산출했다. 또한, 기준 길이 l은, 산출한 산술 평균 조도(Ra)로부터, JIS B0601:1994에 근거하여, 800μm로 했다. 결과를 표 1에 나타낸다.
장치: 형상 측정 레이저 마이크로스코프 VK-X100(주식회사 키엔스제)
시야: 20배 렌즈 사용
피치: 0.75μm
조건: 실온(23℃)
해석 수법: JIS B0601:1994에 준거
관찰 애플리케이션: VK-H1V2(주식회사 키엔스제)
모니터: 산술 평균 조도(Ra), 10점 평균 조도(Rz), 부하 길이율 tp(50%)
N수: 20~30
[픽업의 성공률의 평가]
얻어진 제조예 1~4의 다이싱·다이본딩 일체형 필름에 대하여, 픽업의 성공률을 평가했다.
<평가 샘플의 제작>
(개질층 형성)
반도체 웨이퍼(실리콘 웨이퍼(두께 750μm, 외경 12인치))의 편면(片面)에, 백그라인드 테이프를 첩부하고, 백그라인드 테이프 부착 반도체 웨이퍼를 얻었다. 반도체 웨이퍼의 백그라인드 테이프가 첩부된 측과는 반대 측의 면에 대하여 레이저광을 조사하여 반도체 웨이퍼 내부에 개질층을 형성했다. 레이저의 조사 조건은 이하와 같다.
레이저 발진기 형식: 반도체 레이저 여기 Q 스위치 고체 레이저
파장: 1342nm
발진 형식: 펄스
주파수: 90kHz
출력: 1.7W
반도체 웨이퍼의 재치대의 이동 속도: 700mm/초
이어서, 반도체 웨이퍼의 백그라인드 테이프가 첩부된 측과는 반대 측의 면에 대하여, 백그라인딩 및 폴리싱을 행함으로써, 두께 30μm의 반도체 웨이퍼를 얻었다.
(웨이퍼 래미네이트)
반도체 웨이퍼의 백그라인드 테이프가 첩부된 측과는 반대 측의 면에, 다이싱·다이본딩 일체형 필름의 PET 필름을 박리하고, 접착제층을 첩부했다.
(다이싱)
이어서, 개질층을 갖는 다이싱·다이본딩 일체형 필름 부착 반도체 웨이퍼를 익스팬드 장치에 고정했다. 이어서, 다이싱 필름을 하기 조건으로 익스팬드하고, 반도체 웨이퍼, 접착제층, 및 점착제층을 개편화했다.
장치: 주식회사 디스코제, 상품명 "DDS2300 Fully Automatic Die Separator"
쿨 익스팬드 조건:
온도: -15℃, 높이: 9mm, 냉각 시간: 90초, 속도: 300mm/초, 대기 시간: 0초
히트 슈링크 조건:
온도: 220℃, 높이: 7mm, 유지 시간: 15초, 속도: 30mm/초, 히터 속도: 7℃/초
(자외선 조사)
개편화된 반도체 웨이퍼의 점착제층을 조사 강도 70mW/cm2 및 적산광량 150mJ/cm2이며 중심 파장 365nm의 자외선을 조사하고, 광경화성 점착제의 경화물을 포함하는 경화 점착제층을 형성함으로써 후술하는 픽업성의 평가 샘플을 얻었다.
<픽업성의 평가>
다이본더 DB-830P(패스포드 테크놀로지 주식회사제(구(舊) 주식회사 히타치 하이테크놀로지즈제)를 이용하여, 핀 개수 9개로 픽업 시험을 행했다. 픽업용 콜릿에는, RUBBER TIP 13-087E-33(마이크로 메커닉스사제, 상품명, 사이즈: 10×10mm)을 이용했다. 밀어 올림 핀에는, EJECTOR NEEDLE SEN2-83-05(마이크로 메커닉스사제, 상품명, 직경: 0.7mm, 선단 형상: 직경 350μm의 반원)를 이용했다. 밀어 올림 핀은, 핀 중심으로부터 등간격으로 9개를 배치했다.
(픽업의 성공률)
상기 픽업 시험에 있어서, 픽업의 성공률이 99.5% 이상이었던 것을 "A", 99.5% 미만이었던 것을 "B"라고 평가했다. 결과를 표 1에 나타낸다.
[표 1]
Figure pct00002
표 1에 나타내는 바와 같이, 제조예 1~4의 다이싱·다이본딩 일체형 필름은, 동일한 정도의 산술 평균 조도(Ra) 및 10점 평균 조도(Rz)를 갖고 있었다. 이 중에서, 제조예 1, 2의 다이싱·다이본딩 일체형 필름은, 부하 길이율 tp(50%)가 15% 이상이라는 조건을 충족시키고 있어, 픽업의 성공률의 평가에 있어서 매우 우수한 것이 판명되었다. 이에 대하여, 부하 길이율 tp(50%)가 15% 미만인 제조예 3, 4의 다이싱·다이본딩 일체형 필름은, 픽업의 성공률이 불충분한 것이 판명되었다. 이들의 결과로부터, 본 개시의 품질 관리 방법이, 사용 예정의 다이싱·다이본딩 일체형 필름의 품질이 유지되고 있는 것인지 아닌지를 판단하는 데 유용한 것이 확인되었다.
1…다이싱·다이본딩 일체형 필름
2…보호 필름
4…개질층
10…기재층
10A…제1 표면
10B…제2 표면
20…점착제층
20ac…경화 점착제층
30, 30a…접착제층
42…니들
44…흡인 콜릿
50…접착제층 부착 반도체 칩
60…지지 기판
70…와이어 본드
80…수지 밀봉재
90…땜납 볼
W1, W2…반도체 웨이퍼
H1…반도체 웨이퍼(W1)의 두께
H2…반도체 웨이퍼(W2)의 두께
100…반도체 장치

Claims (7)

  1. 제1 표면 및 상기 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 상기 기재층의 상기 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 상기 점착제층의 상기 기재층과는 반대 측에 마련된 접착제층을 구비하는 다이싱·다이본딩 일체형 필름을 준비하는 제1 공정과,
    상기 다이싱·다이본딩 일체형 필름의 상기 기재층의 상기 제1 표면에 대하여, 부하 길이율 tp를 산출하는 제2 공정과,
    상기 부하 길이율 tp를 지표로 하여, 다이싱·다이본딩 일체형 필름의 품질의 불량 여부를 판정하는 제3 공정을 구비하는, 다이싱·다이본딩 일체형 필름의 품질 관리 방법.
  2. 청구항 1에 있어서,
    상기 부하 길이율 tp가, 절단 레벨 50%에 있어서의 부하 길이율 tp(50%)인, 다이싱·다이본딩 일체형 필름의 품질 관리 방법.
  3. 청구항 2에 있어서,
    상기 제3 공정은, 상기 부하 길이율 tp(50%)가 15% 이상인 것을 충족시키는지 아닌지에 의하여 품질의 불량 여부를 판정하는 공정인, 다이싱·다이본딩 일체형 필름의 품질 관리 방법.
  4. 제1 표면 및 상기 제1 표면의 반대 측의 제2 표면을 갖는 기재층과, 상기 기재층의 상기 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과, 상기 점착제층의 상기 기재층과는 반대 측에 마련된 접착제층을 구비하는 다이싱·다이본딩 일체형 필름을 준비하는 제1 공정과,
    상기 다이싱·다이본딩 일체형 필름의 상기 기재층의 상기 제1 표면에 대하여, 부하 길이율 tp를 산출하는 제2 공정과,
    상기 부하 길이율 tp를 지표로 하여, 다이싱·다이본딩 일체형 필름의 품질의 불량 여부를 판정하는 제3 공정과,
    상기 제3 공정에 있어서, 양호로 판정된 다이싱·다이본딩 일체형 필름을 이용하여 반도체 장치를 제조하는 제4 공정을 구비하는, 반도체 장치의 제조 방법.
  5. 청구항 4에 있어서,
    상기 부하 길이율 tp가, 절단 레벨 50%에 있어서의 부하 길이율 tp(50%)인, 반도체 장치의 제조 방법.
  6. 청구항 5에 있어서,
    상기 제3 공정은, 상기 부하 길이율 tp(50%)가 15% 이상인 것을 충족시키는지 아닌지에 의하여 품질의 불량 여부를 판정하는 공정인, 반도체 장치의 제조 방법.
  7. 제1 표면 및 상기 제1 표면의 반대 측의 제2 표면을 갖는 기재층과,
    상기 기재층의 상기 제2 표면 상에 마련된, 광경화성 점착제로 이루어지는 점착제층과,
    상기 점착제층의 상기 기재층과는 반대 측에 마련된 접착제층을 구비하고,
    상기 기재층의 상기 제1 표면이, 절단 레벨 50%에 있어서의 부하 길이율 tp(50%)가 15% 이상인, 다이싱·다이본딩 일체형 필름.
KR1020227021651A 2019-12-23 2019-12-23 다이싱·다이본딩 일체형 필름 및 그 품질 관리 방법, 및 반도체 장치의 제조 방법 KR20220119626A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/050395 WO2021130823A1 (ja) 2019-12-23 2019-12-23 ダイシング・ダイボンディング一体型フィルム及びその品質管理方法、並びに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20220119626A true KR20220119626A (ko) 2022-08-30

Family

ID=76575795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227021651A KR20220119626A (ko) 2019-12-23 2019-12-23 다이싱·다이본딩 일체형 필름 및 그 품질 관리 방법, 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (1) JP7435624B2 (ko)
KR (1) KR20220119626A (ko)
CN (1) CN114830300A (ko)
TW (1) TW202132501A (ko)
WO (1) WO2021130823A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023039555A (ja) * 2021-09-09 2023-03-22 キオクシア株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338467A (ja) 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 半導体基板の切断方法
JP2007150206A (ja) 2005-11-30 2007-06-14 Furukawa Electric Co Ltd:The ダイシングテープ
JP2013135146A (ja) 2011-12-27 2013-07-08 Hitachi Chemical Co Ltd ダイシング・ダイボンディング一体型テープ
JP2015126217A (ja) 2013-12-27 2015-07-06 日立化成株式会社 ダイシング・ダイボンディング一体型テープ用ダイシングテープ
JP2017147293A (ja) 2016-02-16 2017-08-24 日立化成株式会社 接着シートとダイシングテープを用いる半導体装置の製造方法
WO2017150330A1 (ja) 2016-03-02 2017-09-08 古河電気工業株式会社 ウエハ加工用テープ
JP2018065327A (ja) 2016-10-21 2018-04-26 大倉工業株式会社 均一拡張性と復元性に優れるポリオレフィン系フィルム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023161A (ja) * 2010-07-14 2012-02-02 Furukawa Electric Co Ltd:The 半導体装置を製造する際に用いるウエハ加工用シート及びその製造方法並びに半導体装置の製造方法
SG11201609543VA (en) * 2014-05-23 2016-12-29 Lintec Corp Composite sheet for forming protective film

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338467A (ja) 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 半導体基板の切断方法
JP2007150206A (ja) 2005-11-30 2007-06-14 Furukawa Electric Co Ltd:The ダイシングテープ
JP2013135146A (ja) 2011-12-27 2013-07-08 Hitachi Chemical Co Ltd ダイシング・ダイボンディング一体型テープ
JP2015126217A (ja) 2013-12-27 2015-07-06 日立化成株式会社 ダイシング・ダイボンディング一体型テープ用ダイシングテープ
JP2017147293A (ja) 2016-02-16 2017-08-24 日立化成株式会社 接着シートとダイシングテープを用いる半導体装置の製造方法
WO2017150330A1 (ja) 2016-03-02 2017-09-08 古河電気工業株式会社 ウエハ加工用テープ
JP2018065327A (ja) 2016-10-21 2018-04-26 大倉工業株式会社 均一拡張性と復元性に優れるポリオレフィン系フィルム

Also Published As

Publication number Publication date
JP7435624B2 (ja) 2024-02-21
TW202132501A (zh) 2021-09-01
JPWO2021130823A1 (ko) 2021-07-01
WO2021130823A1 (ja) 2021-07-01
CN114830300A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
JP5045745B2 (ja) 半導体チップの製造方法、並びに半導体用接着フィルム及びこれを用いた複合シート
JP5353702B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP4801127B2 (ja) ダイシング・ダイボンドフィルムの製造方法
JP5556070B2 (ja) ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP5353703B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP5206769B2 (ja) 接着シート
KR101649020B1 (ko) 접착 필름 및 다이싱 다이 본딩 필름 및 그것을 이용한 반도체 가공방법
JP4770126B2 (ja) 接着シート
TWI521578B (zh) 切晶黏晶膜
JP2011187571A (ja) ダイシング・ダイボンドフィルム
JP7298613B2 (ja) 半導体装置の製造方法、熱硬化性樹脂組成物及びダイシング・ダイボンディング一体型フィルム
JP2014082498A (ja) ダイシング・ダイボンドフィルムの製造方法
JP2009283925A (ja) ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートの製造方法、及び半導体装置の製造方法
JP2017005160A (ja) ウエハ加工用テープ
JP5444763B2 (ja) 半導体装置の製造方法、それにより製造される半導体装置、及びダイシングテープ一体型接着シート
KR20210107031A (ko) 광경화성 점착제의 평가 방법, 다이싱·다이본딩 일체형 필름과 그 제조 방법, 및 반도체 장치의 제조 방법
KR20220119626A (ko) 다이싱·다이본딩 일체형 필름 및 그 품질 관리 방법, 및 반도체 장치의 제조 방법
KR20210107032A (ko) 광경화성 점착제의 평가 방법, 다이싱·다이본딩 일체형 필름과 그 제조 방법, 및 반도체 장치의 제조 방법
JP2011223013A (ja) ダイシング・ダイボンドフィルムの製造方法
JP6278178B2 (ja) ウエハ加工用テープ
TWI439530B (zh) 熱固型晶片接合膜、切割晶片接合膜、以及半導體裝置的製造方法
JP2004256695A (ja) 接着シート、ならびにこれを用いた半導体装置およびその製造方法
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
JP2009238770A (ja) ダイシングテープ、ダイシングテープ一体型接着シート、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal