KR20220114587A - Soi 구조체로부터 산화물 필름을 제거하기 위한 방법들 및 soi 구조체를 준비하기 위한 방법들 - Google Patents

Soi 구조체로부터 산화물 필름을 제거하기 위한 방법들 및 soi 구조체를 준비하기 위한 방법들 Download PDF

Info

Publication number
KR20220114587A
KR20220114587A KR1020227023597A KR20227023597A KR20220114587A KR 20220114587 A KR20220114587 A KR 20220114587A KR 1020227023597 A KR1020227023597 A KR 1020227023597A KR 20227023597 A KR20227023597 A KR 20227023597A KR 20220114587 A KR20220114587 A KR 20220114587A
Authority
KR
South Korea
Prior art keywords
silicon
etching solution
insulator structure
insulator
less
Prior art date
Application number
KR1020227023597A
Other languages
English (en)
Inventor
찰스 알. 로테스
숀 조지 토마스
헨리 프랭크 얼크
Original Assignee
글로벌웨이퍼스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨이퍼스 씨오., 엘티디. filed Critical 글로벌웨이퍼스 씨오., 엘티디.
Publication of KR20220114587A publication Critical patent/KR20220114587A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Abstract

실리콘 온 인슐레이터 구조체로부터 산화물 필름을 제거하기 위한 방법들이 개시된다. 산화물은 에피택셜 실리콘 농후화 층의 퇴적 전에 SOI 구조체로부터 박리될 수 있다. 산화물 필름은 SOI 구조체의 중심 영역을 향해 에칭 용액을 분배하고 에칭 용액을 구조체의 에지 영역에 분배함으로써 제거될 수 있다.

Description

SOI 구조체로부터 산화물 필름을 제거하기 위한 방법들 및 SOI 구조체를 준비하기 위한 방법들
관련 출원에 대한 상호 참조
본 출원은 2019년 12월 13일에 출원된 미국 가특허 출원 제62/947,981호의 혜택을 주장하며, 미국 가특허 출원은 본원에 전체적으로 참조로 포함된다.
개시의 분야
개시의 분야는 실리콘 온 인슐레이터(silicon-on-insulator)(SOI) 구조체로부터 산화물 필름을 제거하기 위한 방법들에 관한 것으로, 특히, 에피택셜 실리콘 농후화 층(thickening layer)의 퇴적 전에 SOI 구조체로부터 산화물을 박리(stripping)하기 위한 방법들에 관한 것이다.
실리콘 온 인슐레이터 구조체들은 상단 층의 두께를 증가시키기 위해 실리콘이 실리콘 상단 층 상에 퇴적되는 에피택셜 프로세스들을 받을 수 있다. 실리콘 에피택셜 층의 품질은 에피택셜 층이 퇴적되는 표면의 품질에 의존한다. SOI 구조체는 에피택셜 실리콘 층의 퇴적 전에 어닐을 받을 수 있다. 이러한 어닐은 산화물(SiO2)이 SOI 구조체의 표면들 상에 형성되게 할 수 있다. 이러한 산화물은 전형적으로 에피택셜 퇴적 전에 구조체의 상단 표면으로부터 제거된다. 일부 사례들에서, 테라스 산화물(terrace oxide)(즉, 더 두꺼운 산화물)은 어닐 동안 SOI 구조체 상단 표면의 에지 근처에 형성된다. 테라스 산화물은 도너의 라운딩된 에지 근처에 접합의 결핍으로 인해 전체 도너가 제거된 SOI 구조체의 에지 부분(즉, 클리브 평면 아래의 도너)에 있을 수 있다. 테라스 산화물은 도너가 제거된 후에 남아 있는 핸들 웨이퍼 상에 성장된 산화물일 수 있다. 이러한 테라스 산화물은 산화물이 웨이퍼 표면에 걸쳐 균일하지 않으므로 산화물 제거를 복잡하게 한다.
산화물을 제거하기 위한 종래의 방법들은 웨이퍼가 습식 클리너/에처 내에 침지되는 침지 박리를 수반할 수 있다. 이것은 후면을 포함하는 SOI 구조체의 모든 표면들로부터 산화물을 제거한다. 후면 산화물은 SOI 구조체들이 취급될 때 스크래칭 및 손상에 대해 SOI 구조체의 하단 표면을 보호할 수 있고 에피택시 동안 SOI 구조체의 오염 또는 오토도핑을 방지하는 후면 시일(backside seal)로서의 역할을 할 수 있다. 마스킹은 후면 산화물을 보호하기 위해 사용될 수 있다. 그러나, 마스킹은 (예를 들어, 테이프 상에 접착제를 세팅하거나 후면으로부터 접착된 테이프를 제거하기 위해 힘이 상단 표면에 인가되는 웨이퍼 테이프 접착 및 제거 동안) 상단 실리콘 층에 대한 손상을 야기할 수 있다. 마스킹은 또한 테이프의 에지들에서 에치 리크(etch leak)를 받아서 저하된 산화물 제거 랩어라운드 또는 연장을 야기할 수 있다.
추가적인 산화물 박리 방법들은 에칭 용액이 웨이퍼 중심에서 분포되는 웨이퍼 스피닝을 수반할 수 있으며 에칭 용액은 산화물을 제거하기 위해 웨이퍼에 걸쳐 "퍼진다". 침지 및 웨이퍼 스핀 기술들 둘 다는 플루오르화 수소(HF) 언더컷들이 실리콘 상단 층 표면 상에 형성되게 한다. 도 1에 도시된 바와 같이, SOI 구조체의 준비 동안 접합된 웨이퍼 구조체의 클리빙(cleaving)은 보이드가 실리콘 층 내에 형성되게 할 수 있다. 보이드들은 상단 층의 일부 및 유전체 층이 소비된 도너 구조체로 풀 업될 때 발생한다. 도 2에 도시된 바와 같이, 보이드들이 HF 에칭 용액에 노출될 때, HF는 HF가 실리콘보다 더 용이하게 유전체 재료(예를 들어, 실리카)를 에칭하기 때문에 실리콘 상단 층 아래의 유전체 층을 저하시킨다.
HF 언더컷들을 감소시키면서 테라스 산화물을 제거할 수 있고 후면 산화물을 보존할 수 있는, SOI 구조체의 상단 표면 상에서 산화물을 제거하기 위한 방법들에 대한 요구가 존재한다. 그러한 산화물 박리 방법들을 사용하는 SOI 구조체들을 준비하기 위한 방법들에 대한 요구가 존재한다.
이 섹션은 개시의 다양한 양태들에 관련될 수 있는 기술분야의 다양한 양태들을 독자에게 소개하도록 의도되며, 이들은 아래에 설명되고/되거나 청구된다. 이 논의는 본 개시의 다양한 양태들의 더 좋은 이해를 용이하게 하기 위해 배경 정보를 독자에게 제공할 시에 도움이 되는 것으로 생각된다. 따라서, 이들 진술들은 이러한 견지에서 판독되어야 하고, 선행 기술의 허가들로서 판독되지 않는다는 점이 이해되어야 한다.
본 개시의 일 양태는 실리콘 온 인슐레이터 구조체로부터 산화물 필름을 제거하기 위한 방법에 관한 것이다. 실리콘 온 인슐레이터 구조체가 제공된다. 실리콘 온 인슐레이터 구조체는 핸들 구조체, 실리콘 상단 층 및 핸들 구조체와 실리콘 층 사이에 배치된 유전체 층을 갖는다. 실리콘 온 인슐레이터 구조체는 실리콘 온 인슐레이터 구조체의 상단 표면 상에 산화물 필름을 갖는다. 실리콘 온 인슐레이터 구조체는 실리콘 온 인슐레이터 구조체의 중심으로부터 원주 에지로 연장되는 반경(R)을 갖는다. 에칭 용액은 실리콘 온 인슐레이터 구조체를 스피닝하면서 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역으로 지향된다. 에칭 용액은 실리콘 온 인슐레이터 구조체를 스피닝하면서 실리콘 온 인슐레이터 구조체의 상단 표면의 에지 영역으로 지향된다. 에지 영역은 중심 영역으로부터 방사상 외측에 배치된다.
본 개시의 또 다른 양태는 실리콘 상단 층, 핸들 구조체 및 실리콘 상단 층과 핸들 구조체 사이에 배치된 유전체 층을 포함하는 실리콘 온 인슐레이터 구조체를 준비하기 위한 방법에 관한 것이다. 이온들 도너 구조체 내에 클리브 평면을 형성하기 위해 도너 구조체로 주입된다. 핸들 구조체가 제공된다. 유전체 층은 접합 전에 도너 구조체 및 핸들 구조체 중 적어도 하나 상에 형성된다. 도너 구조체는 도너 구조체, 핸들 구조체 및 핸들 구조체와 도너 구조체 사이에 배치된 유전체 층을 포함하는 접합된 웨이퍼 구조체를 형성하기 위해 핸들 구조체에 접합된다. 접합된 웨이퍼 구조체는 도너 구조체의 일부가 실리콘 상단 층으로서 핸들 구조체에 접합된 채로 남아 있도록 클리브 평면에서 클리빙되며, 클리브는 핸들 구조체, 실리콘 상단 층 및 핸들 층과 실리콘 상단 층 사이에 배치된 유전체 층을 포함하는 실리콘 온 인슐레이터 구조체를 형성한다. 실리콘 온 인슐레이터 구조체는 어닐링되며 산화물은 어닐 동안 적어도 실리콘 온 인슐레이터 구조체의 상단 표면 상에 형성된다. 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역은 실리콘 온 인슐레이터 구조체를 스피닝하면서 에칭 용액과 접촉된다. 실리콘 온 인슐레이터 구조체의 상단 표면의 에지 영역은 실리콘 온 인슐레이터 구조체를 스피닝하면서 에칭 용액과 접촉된다. 에피택셜 실리콘 층은 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역 및 에지 영역을 접촉시킨 후에 실리콘 상단 층 상에 퇴적된다.
다양한 개선들은 본 개시의 위에 언급된 양태들과 관련하여 주목된 특징들로 존재한다. 추가 특징들은 또한 본 개시의 위에 언급된 양태들에도 포함될 수 있다. 이들 개선들 및 추가적인 특징들은 개별적으로 또는 임의의 조합으로 존재할 수 있다. 예를 들어, 본 개시의 예시된 실시예들 중 어느 것과 관련하여 아래에 논의되는 다양한 특징들은 단독으로 또는 임의의 조합으로, 본 개시의 위에 설명된 양태들 중 어느 것에 포함될 수 있다.
도 1 내지 도 2는 SOI 구조체 상에 HF 언더컷들의 형성을 도시하는 개략도들이다.
도 3은 유전체 층을 가진 도너 웨이퍼를 갖는 도너 구조체의 단면도이다.
도 4는 이온 주입 동안 도너 구조체의 단면도이다.
도 5는 핸들 구조체에 접합된 도너 구조체의 단면도이다.
도 6은 클리브 평면에서 도너 구조체를 클리빙할 시에 접합된 웨이퍼 구조체의 단면도이다.
도 7은 SOI 구조체의 상면도이다.
도 8은 테라스 산화물을 갖고 갖지 않는 SOI 구조체 상에 퇴적된 에피택셜 층의 두께 균일성의 그래프이다.
도 9는 저온 에피택셜 퇴적 및 테라스 산화물(좌측 패널) 및 산화물을 갖지 않는 고온 에피택셜 퇴적(중심 및 우측 패널들)을 위한 상단 실리콘 에지의 사진들이다.
도 10은 에피택셜 퇴적 동안 HF 언더컷의 개략도들이다.
도 11은 중심 스핀 에치 산화물 박리 프로세스 후에 보이드들에서 HF 언더컷의 사진들이다.
도 12는 중심 전용 디스펜스(도 12a) 및 중심 대 에지 디스펜스(center-to-edge dispense)(도 12b)에 의해 생성되는 HF 언더컷의 이미지들이다.
도 13은 700 ml/min 유량(flow rate)에서의 에지 디스펜스에 대한 결함 맵들이다.
도 14는 400 ml/min 유량에서의 에지 디스펜스에 대한 결함 맵들이다.
도 15는 1 ㎛ 이상의 LPD 카운트들을 갖는 테라스 산화물 제거를 갖고 갖지 않는 SOI 상단 실리콘 표면의 SP1 표면 비교이다.
도 16은 웨이퍼당 총 결함 면적(mm2)을 도시하는 테라스 산화물 제거를 갖고 갖지 않는 SOI 상단 실리콘 표면의 SP1 표면 비교이다.
도 17은 0.2 ㎛ 이상의 입자들의 카운트를 갖는 포스트 에피택시 상단 실리콘 표면 검사의 SPI 표면 비교이다.
도 18은 총 스크래치 길이를 도시하는 포스트 에피택시 상단 실리콘 표면 검사의 SPI 표면 비교이다.
도 19는 0.16 ㎛ 이상의 입자들의 카운트를 갖는 엔드 오브 라인 SP1 표면 검사 비교이다.
도 20은 0.5 ㎛ 이상의 입자들의 카운트를 갖는 엔드 오브 라인 SP1 표면 검사이다.
도 21은 0.8 ㎛ 이상의 입자들의 카운트를 갖는 엔드 오브 라인 SP1 표면 검사이다.
도 22는 웨이퍼들의 카운트 동안 웨이퍼당 결함들의 총 면적의 박스 플롯 비교이다.
도 23은 웨이퍼들의 카운트 동안 0.8 ㎛ 이상의 결함들에 대한 웨이퍼당 결함 카운트의 박스 플롯 비교이다.
대응하는 참조 부호들은 도면들에 걸쳐 대응하는 부분들을 표시한다.
본 개시의 제공들은 실리콘 온 인슐레이터 구조체(본원에서 "SOI 구조체" 또는 훨씬 더 간단히 "웨이퍼"로 지칭될 수 있음)로부터 산화물 필름을 박리하기 위한 방법들에 관한 것이다. 산화물 박리 방법의 실시예들은 제1 위상에서 구조체를 스피닝하면서 에천트 용액이 구조체의 중심 근처에 분배되고 제2 위상에 구조체를 스피닝하면서 에천트가 구조체 에지를 향해 분배되는 중심 대 에지(CE) 스핀 에치를 수반할 수 있다.
실리콘 온 인슐레이터 구조체들을 형성하기 위한 방법들
산화물을 제거하기 위한 본 개시의 방법들은 일반적으로 산화물 필름을 제거하는 것이 바람직한 임의의 접합된 웨이퍼 구조체에 사용될 수 있다. 일부 실시예들에서, 처리되는 구조체는 실리콘 온 인슐레이터 구조체일 수 있다. 그러한 구조체들은 핸들 웨이퍼, 실리콘 층(때때로 "실리콘 디바이스 층" 또는 "실리콘 상단 층"으로 지칭됨) 및 핸들 웨이퍼와 실리콘 층 사이에 배치된 유전체 층을 포함할 수 있다. 이하는 실리콘 온 인슐레이터 구조체를 준비하기 위한 방법들 및 시스템들의 일 예일 뿐이고 다른 방법들은 달리 진술되지 않는 한 사용될 수 있다.
접합된 웨이퍼 구조체를 형성하기 위해 핸들 구조체에 접합될 수 있는 도너 구조체(30)의 일 예는 도 3에 도시된다. 도너 구조체(30)는 도너 웨이퍼(12)의 전방 표면 상에 퇴적된 유전체 층(15)으로 형성될 수 있다. 대안적으로, 유전체 층(15)은 핸들 웨이퍼 상에 성장 또는 퇴적될 수 있거나 유전체 층은 도너 웨이퍼 및 핸들 웨이퍼 둘 다 상에 성장될 수 있고 이들 구조체들은 제한 없이 다양한 배열들 중 어느 것에서 접합될 수 있다는 점이 이해되어야 한다. 적절한 도너 웨이퍼들(12)은 실리콘, 게르마늄, 실리콘 게르마늄, 갈륨 질화물, 알루미늄 질화물, 갈륨 비화물, 인듐 갈륨 비화물 및 그것의 임의의 조합으로 구성될 수 있다. 일부 실시예들에서, 도너 웨이퍼는 단결정 실리콘으로 구성된다.
유전체 층(15)은 SiO2, Si3N4, 알루미늄 산화물, 또는 마그네슘 산화물을 포함하는 재료와 같은, SOI 구조체에서의 사용에 적절한 임의의 전기 절연 재료일 수 있다. 일부 실시예들에서, 유전체 층(15)은 SiO2이다(즉, 유전체 층은 본질적으로 SiO2로 구성됨). 유전체 층이 실리카(SiO2)인 실시예들에서, 유전체 층은 때때로 "매립된 산화물" 또는 "BOX" 층(15)으로 지칭된다. 유전체 층(15)은 열 산화, 습식 산화, 열 질화 또는 이들 기술들의 조합과 같은, 관련 기술분야의 임의의 공지된 기술에 따라 도포될 수 있다.
예를 들어 도 4에 도시된 바와 같이, 이온들(예를 들어, 수소 원자들, 헬륨 원자들 또는 수소 및 헬륨 원자들의 조합)은 클리브 평면(17)을 정의하기 위해 도너 구조체의 전방 표면(22) 아래의 실질적으로 균일한 지정된 깊이에 주입될 수 있다. 헬륨 및 수소 이온들이 클리브 평면(17)을 형성하기 위해 구조체 내로 공동 주입될 때, 그들은 동시에 또는 순차적으로 주입될 수 있다는 점이 주목되어야 한다. 일부 실시예들에서, 이온들은 유전체 층(15)의 퇴적 전에 주입된다. 주입이 유전체 층(15)의 퇴적 전에 수행될 때, 도너 웨이퍼(12) 상의 유전체 층의 후속 성장 또는 퇴적은 도너 층에서 평면(17)을 따라 조기 분리 또는 클리빙을 방지하기에 충분히 낮은 온도에서(즉, 웨이퍼 접합 프로세스 단계 전에) 적절히 수행된다.
핸들 구조체(10)(도 5)는 실리콘, 실리콘 탄화물, 사파이어, 게르마늄, 실리콘 게르마늄, 갈륨 질화물, 알루미늄 질화물, 갈륨 비화물, 인듐 갈륨 비화물, 석영 및 그것의 조합들과 같은, 다층(multi-layered) 구조체들을 준비하기 위한 임의의 적절한 재료로부터 획득되는 핸들 웨이퍼를 포함할 수 있다. 핸들 구조체(10)는 핸들 웨이퍼 상에 퇴적된 유전체 층을 포함할 수 있거나, 다른 실시예들에서와 같이, 핸들 웨이퍼로만 구성된다(즉, 유전체 층을 포함하지 않음). 핸들 웨이퍼 및 도너 웨이퍼는 단결정 실리콘 웨이퍼들일 수 있고 종래의 초크랄스키 결정 성장 방법들에 따라 성장되는 단결정 잉곳으로부터 슬라이스되었던 단결정 실리콘 웨이퍼들일 수 있다.
도 5에 도시된 바와 같이, 도너 구조체의 유전체 층(15)의 전방 표면은 접합 프로세스를 통해 접합된 웨이퍼 구조체(20)를 형성하기 위해 핸들 구조체(10)의 전방 표면에 적절히 접합된다. 유전체 층(15) 및 핸들 구조체(10)는 구조체들의 표면들을 예를 들어, 산소 또는 질소를 함유하는 플라즈마에 노출시킴으로써 표면 활성화를 수행하는 동안 함께 접합될 수 있다. 그 다음, 웨이퍼들은 함께 프레스되고 접합 인터페이스(18)에서의 접합은 그 사이에 형성된다. 일반적으로 말하면, 웨이퍼 접합은 접합 인터페이스의 무결성이 후속 처리(즉, 도너 웨이퍼 내의 클리브 또는 분리 평면(17)을 따르는 분리에 의한 층 이전) 동안 지속되는 것을 보장하기 위해 접합 인터페이스의 형성을 달성하는데 이용되는 에너지가 충분하면, 관련 기술분야에 공지된 본질적으로 임의의 기술을 사용하여 달성될 수 있다.
준비되면, 접합된 웨이퍼 구조체(20)는 층상 반도체 구조체(예를 들어, SOI 구조체)를 형성하기 위해 접합된 구조체로부터 클리브 평면을 따라 도너 웨이퍼의 일부를 분리(즉, 클리빙)하도록 클리빙 디바이스 내에 배치된다. 일반적으로 말하면, 클리빙 디바이스는 열적으로 그리고/또는 기계적으로 유도된 클리빙 기술들과 같은, 관련 기술분야에 공지된 기술을 사용하여 이러한 골절(fracture)을 유도할 수 있다.
도 6을 참조하면, 분리 시에, 2개의 구조체(30, 31)가 형성된다. 접합된 웨이퍼 구조체(20)의 분리가 도너 구조체(12) 내의 클리브 평면(17)을 따라 발생하기 때문에(도 5), 도너 구조체의 일부는 양 구조체들의 일부로 남는다(즉, 도너 웨이퍼의 일부는 유전체 층(15)과 함께 이전됨). 구조체(30)는 도너 웨이퍼의 일부를 포함한다. 구조체(31)는 SOI 구조체이고 핸들 구조체(10), 유전체 층(15) 및 유전체 층(15) 위에 배치된 실리콘 상단 층(25)(클리빙 후에 남아 있는 도너 웨이퍼의 일부)을 포함한다. 도너 구조체 및 핸들 구조체가 유전체 층을 둘 다 포함하는 실시예들에서, 유전체 층들은 SOI 구조체의 유전체 층(15)을 형성하기 위해 조합된다.
클리브 평면을 따라 접합된 웨이퍼 구조체를 분리하기 위해 사용되는 클리빙 디바이스는 분리가 단독으로 또는 어닐링에 더하여, 기계력에 의해 유도되거나 달성되는 기계적 클리빙 디바이스일 수 있다. 예를 들어, 접합된 구조체는 접합된 구조체와 별도로 도너 구조체의 일부를 끌어당기기 위해 기계력이 접합된 구조체의 반대 측면들에 수직으로 인가되는 픽스처 내에 배치될 수 있다.
일 예시적인 클리빙 디바이스는 접합된 웨이퍼 구조체(20)의 리딩 클리브 에지 근처에 기계력을 인가하는 흡입 컵들을 포함한다. 도너 웨이퍼의 일부의 분리는 클리브 평면(17)을 따라 크랙의 확대(propagation)를 개시하기 위해 클리브 평면(17)에서의 접합된 웨이퍼의 에지에서 기계적 웨지 또는 블레이드를 인가함으로써 개시될 수 있다. 그 다음, 흡입 컵들에 의해 인가되는 기계력은 접합된 구조체로부터 도너 구조체의 일부를 끌어당기며, 따라서 SOI 구조체를 형성한다. 기계적 클리빙 디바이스들은 Silicon Genesis Corporation(San Jose, California)으로부터의 Debond & Cleave Tools과 같이 상용가능하다.
대안적인 실시예들에서, 클리빙 디바이스는 프렉처링(fracturing)이 접합된 구조체를 어닐링함으로써 달성되는 열 클리빙 디바이스이다. 예를 들어, 열 클리브는 비활성(예를 들어, 아르곤 또는 질소) 분위기 또는 주위 조건들 하에, 적어도 약 10 초, 적어도 약 1 분, 적어도 약 15 분, 적어도 약 1 시간 또는 심지어 적어도 약 3 시간의 기간 동안 약 200℃ 내지 약 800℃, 또는 약 250℃ 내지 약 650℃의 온도에서(더 짧은 어닐 시간들을 필요로 하는 더 높은 온도들로, 역도 또한 마찬가지임) 수행될 수 있다. 열 클리빙 디바이스는 클리브의 확대가 접합된 구조체의 리딩 에지(즉, 퍼니스를 통해 구조체의 이동의 방향으로의 리딩 에지)에서 달성되고 접합된 웨이퍼 구조체의 트레일링 에지를 향해 진행하는 벨트 퍼니스(belt furnace)일 수 있다. 다른 유형들의 클리빙 디바이스들이 또한 사용될 수 있다.
SOI 구조체(31)의 층들(핸들 구조체(10), 유전체 층(15) 및 실리콘 상단 층(25))은 일반적으로 본원에 설명된 바와 같이 층들이 기능하는 것을 허용하는 임의의 두께를 가질 수 있다. 일부 실시예들에서, 실리콘 상단 층(25)은 비교적 얇고(예를 들어, 약 0.1 ㎛ 내지 약 0.3 ㎛의 두께) 유전체 층(15)은 비교적 두껍다(약 1.0 ㎛ 이상). SOI 구조체(31)는 구조체(31)의 중심(C)으로부터 원주 에지(E)로 연장되는 반경(R)(도 7)을 갖는다. SOI 구조체(31)는 달리 진술되지 않는 한 임의의 반경(예를 들어, 약 100 mm, 약 150 mm 이상)을 가질 수 있다.
어닐
SOI 구조체(31)의 클리브 표면(즉, 도너 웨이퍼의 얇은 디바이스 층(25))은 추가적인 처리에 의해 매끄럽게 될 수 있는 거친 표면을 갖는다. 구조체(31)는 그 위의 디바이스 제조 및/또는 농후화 에피택셜 층의 퇴적을 위한 바람직한 특징들을 갖는 층 표면을 생성하기 위해 추가적인 처리를 받을 수 있다.
본 개시의 일부 실시예들에 따르면, 실리콘 온 인슐레이터 구조체(31)는 프리-에피택시 스무딩 어닐(pre-epitaxy smoothing anneal)(PESA)을 받는다. 스무딩 어닐은 구조체(31)의 상단 표면(32)(도 7) 상에 실리콘을 재정렬한다. 임의의 특정 이론에 구속되지 않고, 스무딩 어닐은 또한 핸들 구조체(10)와 실리콘 디바이스 층(25) 사이에서(즉, 핸들 및 도너 웨이퍼들이 그들의 접합 표면들 상에 산화물을 포함하는 실시예들에서) 산화물 대 산화물 접합을 강화한다. 어닐 전에, 구조체(31)의 표면(32)은 임의로 클리닝 및/또는 간단한 에칭 또는 평탄화를 겪을 수 있다.
일부 실시예들에서, 실리콘 온 인슐레이터 구조체(31)의 어닐은 적어도 약 900℃, 적어도 약 1000℃ 또는 적어도 약 1050℃(예를 들어, 약 1050℃ 내지 약 1150℃)의 온도에서 수행된다. 어닐의 길이는 (예를 들어, 0.5 시간 내지 16 시간) 및 더 낮은 어닐 기간들에 대응하는 더 높은 어닐 온도들로 변화될 수 있고 그 역도 또한 마찬가지이다. 예시적인 주위들은 O2, N2, H2, 아르곤 및 그것의 조합들을 포함한다. 어닐은 산화물이 SOI 구조체(31)의 표면들(즉, 어닐 동안 모든 노출된 표면들) 상에 형성되게 한다. 산화물의 두께는 변화될 수 있고 일부 실시예들에서 약 0.001 ㎛ 내지 약 0.02 ㎛ 두께이다.
일반적으로, 실리콘 온 인슐레이터 구조체(31) 상에 형성되는 산화물은 구조체의 모든 표면들(상단 표면, 하단 표면 및 측면들(예를 들어, 핸들 상부 베벨, 정점, 하부 베벨)) 상에 형성된다. 일부 실시예들에서, 비교적 더 두꺼운 산화물은 전방 표면(32)의 원주 에지를 향해(예를 들어, 도너가 매립된 산화물 층을 노출시키는 것을 접합하지 않는 경우에) 존재한다. 이러한 산화물은 본원에서 "테라스 산화물"로 지칭될 수 있다. 테라스 산화물의 폭은 웨이퍼의 에지 형상(예를 들어, 1 mm 내지 3 mm의 폭)으로 변화될 수 있다. 테라스 산화물의 두께는 핸들 구조체가 산화된 두께일 수 있다.
산화물 제거
본 개시의 실시예들에 따르면, 실리콘 온 인슐레이터 구조체(31) 상에 형성되는 산화물의 적어도 일부는 아래에 설명되는 에피택셜 실리콘 층의 퇴적 전에 제거된다(예를 들어, 구조체(31)의 표면(32) 상에 형성되는 산화물은 적어도 부분적으로 또는 완전히 제거됨). 본 개시의 일부 실시예들에서, 산화물의 적어도 일부는 실리콘 온 인슐레이터 구조체(31)가 구조체(31)의 중심(C)(도 7)을 통해 연장되는 회전의 축에서 회전되는 스핀 에치 프로세스에 의해 제거되며 축은 구조체(31)의 표면(32)에 수직이다.
스핀 에치 프로세스는 SOI 구조체를 스피닝하면서 에칭 용액이 SOI 구조체로 지향(예를 들어, 구조체의 표면(32) 위로부터 표면(32)으로 분무 또는 그렇지 않으면 지향)되는 2-위상 프로세스(즉, 적어도 2개의 위상)일 수 있다. 제1 위상에서, 에칭 용액은 실리콘 온 인슐레이터 구조체(31)를 스피닝하면서 실리콘 온 인슐레이터 구조체(31)의 상단 표면(33)의 중심 영역(42)(도 7의 파선에 의해 구속됨)으로 지향된다. 구조체(31)를 스피닝함으로써, 에칭 용액은 구조체(31)의 표면(32)으로부터 산화물을 에칭하고 제거(즉, 박리)하는 것을 허용하는 구조체의 표면에 걸쳐 퍼진다. 이와 관련하여, 본원에 사용되는 바와 같은 용어들 "에칭" 및/또는 "박리"는 제한적인 의미로 간주되지 않아야 하고 구조체가 용액과 접촉되는 화학적 프로세스에 의해 산화물이 실리콘 온 인슐레이터 구조체(31)의 표면으로부터 제거되는 임의의 프로세스는 달리 진술되지 않는 한 사용될 수 있다.
실리콘 온 인슐레이터 구조체(31)의 상단 표면(31)의 중심 영역(42)은 구조체의 중심 영역들이 에칭 용액과 접촉되는 것을 보장하기 위해 비교적 좁을(예를 들어, 0.25*R 미만 또는 0.1*R 미만의 반경을 가질) 수 있다. 일부 실시예들에서, 에칭 용액은 산화물 제거의 제1 위상 동안 실리콘 온 인슐레이터 구조체(31)의 중심(C)으로 지향된다.
제1 위상 에치가 완료된 후에, 제2 위상 에치가 시작되며 여기서 에칭 용액은 실리콘 온 인슐레이터 구조체(31)를 스피닝하면서 실리콘 온 인슐레이터 구조체(31)의 상단 표면(32)의 에지 영역(45)으로 지향된다. 에지 영역(45)은 중심 영역(41)으로부터 방사상 외측에 배치된다. 에지 영역(45)(두번째 파선에 의해 도시됨)은 구조체(31)의 중심(C)에서의 그의 원주 에지(E)까지의 거리로부터 연장된다. 예를 들어, 에지 영역은 실리콘 온 인슐레이터 구조체(31)의 중심(C)으로부터의 거리 0.66*R에서 시작되고 실리콘 온 인슐레이터 구조체(31)의 원주 에지(E)로 연장될 수 있다. 다른 실시예들에서, 에지 영역은 실리콘 온 인슐레이터 구조체(31)의 중심(C)으로부터의 거리 0.80*R 또는 심지어 0.85*R에서 시작되고 실리콘 온 인슐레이터 구조체(31)의 원주 에지(E)로 연장된다. 산이 SOI 구조체의 상단 표면 상에 분배되는 지점은 산이 분배되는 붐(boom)을 방사상으로 재위치시킴으로써 변경(즉, 제1 위상으로부터 제2 위상으로 전이)될 수 있다.
제1 위상(중심 영역 분포) 및 제2 위상(에지 영역 분포)의 상대적 길이들은 SOI 구조체의 원하는 품질들에 기초하여 선택될 수 있다. 일부 실시예들에서, 제1 위상은 0.5 초 내지 10 초(예를 들어, 3 내지 5 초)이고 제2 위상은 10 초 내지 약 20 분(예를 들어, 1 분 내지 약 15 분 또는 약 1 분 내지 약 10 분이다. 일부 실시예들에서, 산의 유량은 제1 위상에 비해 제2 위상에서 감소된다(예를 들어, 제1 위상에서의 유량의 90% 이하, 75% 이하 또는 50% 이하). 대안적으로 또는 추가적으로, 에칭 용액의 흐름은 에칭 용액이 중심 영역으로부터 에지 영역으로 재지향되는 동안(예를 들어, 붐이 중심 영역으로부터 에지 영역으로 이동되는 동안) 중단될 수 있다.
에칭 프로세스는 건조 시간을 감소시키기 위해 린싱(예를 들어, 오존-탈이온수를 사용함) 및 질소 스트로크를 포함하는 추가적인 위상들을 포함할 수 있다. 일부 실시예들에서, 에칭 용액이 SOI 구조체로 지향되는 제1 위상은 에칭 용액이 중심 영역(42)으로 지향되는 유일한 위상이다. 대안적으로 또는 추가적으로, 에칭 용액은 2개 이상의 위상(예를 들어, 위에 설명된 제2 위상 다음에, 중심에 분포된 린스 위상, 이어서 에칭 용액이 에지 영역(45)으로 지향되는 제4 위상)에서 에지 영역(45)으로 지향될 수 있다.
일부 실시예들에서, 에칭 용액은 플루오르화수소산(HF) 및 아세트산을 포함한다. 일부 실시예들에서, 에칭 용액 내의 아세트산(글래셜)에 대한 플루오르화수소산(49%)의 비율은 1:1 미만, 3:2 미만, 2:1 미만, 3:1 미만 또는 6:1 이하이다. 임의로, 에칭 용액은 다른 첨가제들 예컨대 다양한 계면활성제들, 완충제들(예를 들어, 암모늄 플루오르화물), 다른 산화된 산들(예를 들어, HCl), 및/또는 다른 산화 화합물들(H2O2, 오존 등)을 함유할 수 있다.
일부 실시예들에서, 에칭 용액을 중심 영역 및/또는 에지 영역으로 분배하는 동안 에칭 용액의 유량은 종래의 산화물 스핀 에치 프로세스들에 비해 감소된다. 일부 실시예들에서, 에칭 용액(예를 들어, HF 및 아세트산을 갖는 용액)의 유량은 약 600 ml/min 이하 또는 약 500 ml 이하(예를 들어, 약 100 ml/min 내지 약 600 ml/min 또는 약 100 ml/min 내지 약 400 ml/min)이다. 이와 관련하여, 유량이 에칭 프로세스 동안 변경되는 실시예들에서, 위에 설명된 유량들은 에칭 용액이 SOI 구조체와 접촉되는(예를 들어, 린싱 단계들을 배제하는) 동안 평균화되는 시간 평균화 유량들일 수 있다.
SOI 구조체를 스피닝하기 위한 적절한 장치는 예를 들어, Entrepix(Phoenix, AZ)에 의해 판매되는 NexGen MG 시리즈 단일 웨이퍼 습식 에치 플랫폼을 포함한다. 다른 적절한 장치는 또한 ACM Research(Fremont, California), AP&S International GmbH(Donaueschingen, Germany), Decker Anlagenbau GmbH(Berching, Germany), KED Tech(Olive Branch, Mississippi), LAM Research(Fremont, California), PicoTrack USA(Santa Clara, California), Screen Semiconductor Solutions(Kyoto, Japan), Tazmo Co., Ltd.(Fremont, California), 및 Veeco(Plainview, New York)로부터 획득될 수 있다. 에칭 프로세스는 표면 상에 보이드들의 HF 언더컷들을 촉진하지 않고 SOI 구조체의 상단 표면으로부터 산화물을 제거하기에 충분한 조건들 하에 수행될 수 있다. 예를 들어 그리고 본 개시의 일부 실시예들에 따르면, SOI 구조체는 300 내지 2500 RPM 및 350 내지 2500 ml/min의 산 디스펜스 레이트로 스펀될 수 있다. 본 개시의 일부 실시예들에 따르면, 산화물 제거 프로세스는 마스킹 단계를 수반하지 않고/않거나 SOI 구조체의 침지를 수반한다.
위에 설명된 에치 프로세스는 실리콘 온 인슐레이터 구조체(31)의 표면(32) 상에서 산화물의 적어도 일부를 제거한다. 일부 실시예들에서, 산화물은 구조체의 전체 상단 표면(32)으로부터 제거된다(즉, 테라스 에지 산화물이 제거됨). 에치 프로세스는 또한 구조체(31)의 측면(예를 들어, 핸들 상부 베벨, 정점, 하부 베벨)으로부터 산화물의 전부 또는 일부를 제거할 수 있다. 구조체의 측면 상의 산화물은 스핀 에치 동안 웨이퍼의 측면 아래에 이동하는 에칭 용액의 결과로서 제거될 수 있다. 에칭 용액이 구조체(31)의 측면에 걸쳐 흐르므로, 일부는 또한 구조체(31)의 후방 표면을 (예를 들어, 모세관 작용에 의해) 접촉시키고 웨이퍼의 후방 표면의 에지 영역(예를 들어, 후방 표면의 0 내지 1 mm)에서 산화물의 일부를 제거할 수 있다.
실리콘 온 인슐레이터 에피택시
산화물이 구조체(31)의 상단 표면(32)으로부터 적어도 부분적으로 제거되었으면, 실리콘 에피택셜 층은 실리콘 디바이스 층의 두께를 증가시키기 위해 구조체(31)의 상단 표면(32) 상에 퇴적될 수 있다. 실리콘은 통상의 기술자들에게 도움이 되는 임의의 에피택셜 프로세스에 의해 퇴적될 수 있다. 일부 실시예들에서, 에피택셜 프로세스는 실리콘 층(25)의 두께를 1 ㎛ 이상으로 증가시킨다.
일반적으로, 실리콘은 통상의 기술자들에게 이용가능한 공지된 방법들 중 어느 것에 의해 퇴적될 수 있다. 예를 들어, 실리콘은 유기금속 화학 기상 증착(metalorganic chemical vapor deposition)(MOCVD), 물리 기상 증착(physical vapor deposition)(PVD), 화학 기상 증착(chemical vapor deposition)(CVD), 저압 화학 기상 증착(low pressure chemical vapor deposition)(LPCVD), 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition)(PECVD), 또는 분자 빔 에피택시(molecular beam epitaxy)(MBE)를 사용하여 퇴적될 수 있다. LPCVD 또는 PECVD에 대한 실리콘 전구체들은 다른 것들 중에서, 메틸 실란, 실리콘 테트라하이드라이드(실란), 트리실란, 디실란, 펜타실란, 네오펜타실란, 테트라실란, 디클로로실란(SiH2Cl2), 트리클로로실란(SiHCl3), 실리콘 테트라클로라이드(SiCl4)를 포함한다. 예를 들어, 실리콘은 약 580℃ 내지 약 650℃와 같은, 약 550℃ 내지 약 690℃ 사이의 온도 범위에서 실란(SiH4)을 열분해함으로써 표면 산화 층 위로 퇴적될 수 있다. 챔버 압력은 약 70 내지 약 400 mTorr의 범위일 수 있다.
실리콘 온 인슐레이터 구조체를 준비하기 위한 종래의 방법들과 비교하면, 본 개시의 방법들은 수개의 장점들을 갖는다. 스핀 에치 프로세스는 후면 산화물을 유지하면서 SOI 구조체의 상단 표면 및 측면들 상의 산화물이 제거되는 것을 허용한다. 후면 산화물은 SOI 구조체들이 취급될 때 스크래칭 및 손상에 대해 SOI 구조체의 하단 표면을 보호할 수 있고 에피택시 동안 SOI 구조체의 오염 또는 오토도핑을 방지하는 후면 시일로서의 역할을 할 수 있다. 중심 대 에지 스핀 에치는 SOI 구조체의 에지 근처의 테라스 산화물이 제거되는 것을 허용하며 이는 에지를 향해 에피택셜 퇴적을 개선한다. 에피택셜로 농후화된 실리콘 층은 개선된 균일성 및 감소된 미립자 결함에 의해 특징화될 수 있다. 예를 들어, 상단 실리콘 층의 에지에서 형성되는 폴리실리콘 단괴들은 감소되거나 방지될 수 있다. 그러한 단괴들은 표면적으로 보이는 흐린(상단 실리콘) 에지를 부여하며, 이는 전방 표면 검사에 의해 결함(오염)으로 지각될 수 있다. 실리콘 에피택셜 층의 퇴적 동안, 단괴들 또는 그레인들은 구조체에서 벗겨지고 SOI 구조체의 내부 내의 상단 실리콘 층 위로 떨어져서 LLS 결함들 또는, 일부 사례들에서, 폴리실리콘 형성을 상단 실리콘 표면 상에 초래할 수 있다.
테라스 산화물은 폴리실리콘이 핵을 형성하고 입자들을 성장시키고 흘리는 것을 허용한다. 이러한 효과는 증가하는 온도로 증가하기 때문에, 테라스 산화물의 감소 또는 제거는 더 높은 온도 에피택시가 사용되는 것을 허용하며 이는 또한 에피택셜 층의 품질을 개선한다.
중심 대 에지 프로세스는 또한 에천트와의 접촉 시간이 감소되기 때문에 HF 언더컷들의 정도를 감소시킨다. HF 언더컷들은 더 낮은 에칭 용액 레이트들(예를 들어, 600 ml/min 미만 또는 500 ml/min 미만) 및/또는 비교적 더 낮은 아세트산 농도(예를 들어, 1:1 미만, 3:2 미만, 2:1 미만, 3:1 미만 또는 6:1 이하)의 사용에 의해 추가로 감소될 수 있다. 중심 에치 동안 비교적 더 낮은 유량의 사용은 필름 두께를 감소시키고 제습 시간을 단축하며, 그것에 의해 HF가 표면을 적시는 접촉 시간을 감소시킨다. 아세트산 농도의 감소는 계면활성제 농도가 감소되기 때문에 보이드 영역들에서 HF 언더컷들을 감소시키며, 그것에 의해 HF 및 베어 실리콘의 접촉 각도를 증가시키고(HF 및 실리콘 산화물과의 접촉 각도를 감소시키고) 언더컷 영역에서 모세관 압력을 증가시키는 것으로 생각된다.
산이 비교적 짧은 시간(예를 들어, 10 초 미만 또는 5 초 미만) 동안 중심 영역으로 지향된 다음 에지 영역 디스펜스로 이동하여 테라스 산화물을 제거하는 중심 대 에지 산 처분 프로세스의 실시예들은 에지 디스펜스 동안 에칭 용액의 스플래싱을 감소시키거나 제거한다. 스플래싱은 에칭 용액이 중심 영역 분포 내지 에지 영역 분포 사이에 중단될 때 추가로 감소될 수 있다. 에천트의 이러한 중단은 또한 HF 언더컷들을 추가로 감소시키는 에지 영역의 내부에 있는 웨이퍼 상단 표면의 제습을 촉진할 수 있다. 스플래싱의 감소 또는 제거는 스플래싱이 배기에 의해 연행될 수 있는 에치의 에어로졸들을 형성하여, 증가된 매연들을 야기하므로 유리하다. 그러한 매연들은 전형적으로 매연들을 분위기로 방출하기 전에 제거되어야 한다. 에치 에어로졸은 또한 배기 흐름 외부의 도구에 진입하여, 도구 구성요소들에 대한 손상을 야기하고 도구의 수명을 감소시킬 수 있다. 에어로졸은 또한 자동화된 표면 검사에 의해 볼 때 웨이퍼 상에 표면 결함들을 야기할 수 있다. 스플래싱은 또한 회수된 산의 부피를 감소시키며, 그것에 의해 웨이퍼당 산 소비를 증가시킨다.
예들
본 개시의 프로세스들은 이하의 예들에 의해 추가로 예시된다. 이들 예들은 제한적인 의미로 간주되지 않아야 한다.
예 1: 테라스 산화물을 갖고 갖지 않는 두께 균일성 및 실리콘 에지 품질
구조체의 표면 상에 테라스 산화물을 포함한 실리콘 온 인슐레이터 구조체의 실리콘 층 상에 성장되는 에피택셜 층의 두께 균일성 및 테라스 산화물이 없는 실리콘 온 인슐레이터 구조체의 실리콘 층 상에 성장되는 에피택셜 층의 두께 균일성은 도 8에 도시된다. 테라스 산화물의 제거는 에피택셜 퇴적이 더 높은 온도로 수행되는 것을 허용하며 여기서 실리콘 흡착원자들은 단결정 격자 구조체 내로 더 용이하게 표면 확산되고 통합되거나 동화될 수 있다. 도 8에 도시된 바와 같이, 테라스를 갖지 않는 고온 에피택셜 프로세스("테라스 산화물" 없음)는 테라스 산화물을 갖는 저온 에피택셜 프로세스("테라스 산화물" 있음)보다 더 균일하다.
도 9는 에피택셜 퇴적 후에 상단 실리콘의 에지를 도시한다. 좌측 패널은 산화물 테라스 에지를 갖는 저온에서의 상단 실리콘이고 2개의 우측 패널은 산화물 테라스 에지를 갖지 않는 고온 epi에서의 상단 실리콘이다. 테라스 에지를 갖는 SOI 구조체의 상단 실리콘은 상단 실리콘 층의 에지를 향해 그레인 또는 단괴들을 포함한다.
예 2: 에천트 용액의 중심 전용 분포를 갖지 않는 HF 언더컷
산화물 에치 용액(3.5:3.8:1 HF:글래셜 아세트산:물 비율과 등가인 3:4 HF:아세트산 부피 비율(80% 아세트산))은 스피닝 SOI 구조체의 중심에서 분배되었다. SOI 구조체는 1500 ml/min의 산 디스펜스 레이트를 갖는 SEZ 223 스핀 에치 도구 상에 1900 RPM으로 스펀되었다. 도 10에 도시된 바와 같이, 결과적인 구조체는 실리콘 층 내의 보이드들에서 HF 언더컷들을 포함하였다.
산화물 에치 용액(6:1 HF:아세트산 부피(글래셜, 100%))는 스피닝 SOI 구조체의 중심에서 분배되었다. SOI 구조체는 2000 ml/min의 산 디스펜스 레이트를 갖는 NexGen MG22 스핀 에처로 700 rpm에서 스펀되었다. 도 11에 도시된 바와 같이, 결과적인 구조체는 실리콘 층 내의 보이드들에서 HF 언더컷들을 포함하였다. 도 11에 도시된 바와 같이, 언더컷은 너무 심해서 상단 실리콘은 더 이상 잘 지지되지 않고 벗겨지기 시작한다. 이미지들 상의 언더컷은 (더 어두운) 보이드 주위에 버 밝은 컬러 밴드로서 나타난다. HF 언더컷의 에지는 거칠거나 들쭉날쭉한 에지들을 갖는 보이드보다 부드럽고 더 확산된 것으로 나타난다.
예 3: 에천트 용액의 중심 전용 및 중심 대 에지 분포를 갖는 HF 언더컷의 비교
SOI 구조체(200 mm 직경)는 아래의 표 1의 상단 패널에 나타낸 단계들에 따라 산화물을 박리하였으며 여기서 산은 구조체의 중심에서만 분포되었다. HF:아세트산 에치(280 초) 후에, 구조체는 오존-탈이온수로 린싱되었고 질소에 노출되었다. 이들 사이클들은 560 초의 총 산 디스펜스 시간으로 SOI 구조체에 대해 반복되었다(단계 1 내지 단계 3은 두 번 수행됨).
다른 SOI 구조체(200 mm 직경)는 표 1의 하단 패널의 단계들에 의해 산화물을 박리하였다. 구조체의 중심에서 산 분포를 갖는 3 초 HF:아세트산 에치 후에, 붐은 구조체의 중심으로부터 90 mm(에지로부터 10 mm) 이동되었고 산은 280 초 동안 분포되었다. 오존-탈이온수 린스 다음에, 구조체의 중심으로부터 90 mm에 있는 HF:아세트산 에치는 (563 총 산 디스펜스 시간) 반복되었다. 이것 다음에 다른 린스 및 질소 노출이 이어졌다.
Figure pct00001
언더컷들은 언더컷의 면적이 각각의 마이크로그래프(도 12a 및 도 12b)에서 (즉, 상단 실리콘의 에지와 BOX가 언더컷이 아닌 지점 - 언더컷의 내부 사이에서) 측정되는 ImageJ와 같은 소프트웨어 처리 도구들에 의해 결정되었다. 라인의 평균 길이(상단 실리콘의 에지의 길이와 언더컷 영역의 내부의 길이 사이의 평균)가 측정된다. 면적을 평균 길이로 나누면 평균 언더컷이 제공된다. 중심 전용 디스펜스에 의해 생성되는 언더컷은 도 12a에 도시되고 중심 대 에지 디스펜스에 의해 생성되는 언더컷은 도 12b에 도시된다. 중심 전용 디스펜스에 의해 생성되는 HF 언더컷은 18.9 ㎛인 한편 중심 대 에지 디스펜스에 의해 생성되는 언더컷은 2.6 ㎛이었다.
예 4: 중심 대 에지 프로세스에서의 유량의 감소
SOI 구조체(200 mm)는 60 초 동안 700 ml/min의 유량으로 HF:아세트산 용액(중심으로부터 90 mm, 즉, 에지로부터 10 mm)을 에지 분배하면서 400 rpm으로 스펀되었다. 다른 SOI 구조체(200 mm)는 60 초 동안 400 ml/min의 유량으로 HF:아세트산 용액(중심으로부터 90 mm, 즉, 에지로부터 10 mm)을 에지 분배하면서 400 rpm으로 스펀되었다. 이미지 맵들(KLA-Tencor SPI-TBI 맵들)은 도 13(400 ml/min) 및 도 14(700 ml/min)에 도시된다. SOI 구조체들은 중심 에칭되지 않았다.
도 13 및 도 14의 제일 왼쪽 이미지는 에지 산화물 박리 전의 웨이퍼의 SP1 맵이다. 좌측으로부터의 제2 이미지는 에지 산화물 박리를 처리한 후의 SP1 맵이다. 좌측으로부터의 제3 이미지는 SC1 및 SC2가 클리닝된 후의 SP1 맵이다. 제4 이미지(제일 오른쪽) 이미지는 비제거가능 결함들을 나타내는 제2 클리닝 후의 맵이다. 400 ml/min(도 14)에서 처리된 웨이퍼에 대한 SP1 맵은 더 적은 결함을 나타낸다.
예 5: 중심 대 에지 스핀 에치 및 침지 습식 벤치의 비교
SOI 구조체들은 표준 클리닝 조작(선형 침지 습식 벤치에서의 SC1, SC2 및 오존 욕 클리닝)("QEE(EOS+HTE)")으로 테라스 산화물을 제거하기 위해 산의 중심 대 에지 분포에서 처리되었다. SOI 구조체들은 선형 침지 습식 벤치(테라스 산화물 제거를 갖지 않음)에서 어닐링 산화물을 제거한 다음 동일한 표준 클리닝 조작("QEB(POR)")에 의해 처리되었다.
구조체들의 세트들 둘 다에 대한 SOI 구조체들의 확률 분포는 도 15 및 도 16에 도시된다. 통계적 가설 테스팅, 예를 들어, 레벤(Leven)의 테스트를 사용하면, 입자 카운트들(복합, 정상 모드, LPD-N) > 1 ㎛ (CNL>1)(도 15) 또는 총 면적 카운트들(CNTLAREA)(도 16)에 대한 분포들이 구조체들의 2개의 세트에 대해 상이하지 않은 것이 제시될 수 있다. 이것은 테라스 산화물 박리 프로세스가 표면에 영향을 미치지 않아야 하기 때문에 예상되었다.
에피택셜 층은 비교적 고온에서 중심 대 에지 산화물 박리를 겪은 SOI 구조체들 상에 퇴적되었다. 에피택셜 층은 또한 종래의 방법들에 의해 박리된 산화물인(즉, 테라스 산화물을 포함한) SOI 구조체들 상에 퇴적되었다. 상단 실리콘 층은 각각의 구조체에 대해 0.15 ㎛에서 1.0 ㎛까지 증가되었다. 결함 맵은 KLA Tencor SP1로 준비되었다. 도 17은 크기(COP>0.2)가 0.2 ㎛보다 더 큰 결함들(복합 경사, 입자)을 비교하고 도 18은 구조체들의 2개의 세트에 대해 총 스크래치 길이(mm)(COSCRLEN)를 비교한다. 도 17 및 도 18에서, 더 낮은 값들(0에 더 가까움)은 더 적은 결함(입자들)을 표시한다.
웨이퍼들의 동일한 2개의 그룹은 다양한 계량 및 검사들 및 최종 SP1 표면 검사로 최종 클리닝을 받았다. 0.16 ㎛ 이상의 크기의 입자들을 갖는 엔드 오브 라인 SP1 표면 검사는 도 19에 도시되고, 0.5 ㎛ 이상은 도 20에 도시되고, 0.8 ㎛ 이상은 도 21에 도시된다. 모든 경우들에서, 중심 대 에지 산 분포된(EOS + HTE) 처리된 구조체들(즉, 테라스 산화물을 제거한 그들 웨이퍼들)은 더 낮은 카운트들을 나타냈고 이들 차이들은 95 퍼센트 신뢰 수준에서 통계적으로 중요하다.
도 22 및 도 23은 웨이퍼들의 카운트를 통해 SOI 웨이퍼들을 중심 대 에지 산 분포(EOS + HTE) 및 종래의 SOI 웨이퍼들(POR)과 비교하는 박스 플롯들이다. 도 22는 웨이퍼들의 세트에 대한 웨이퍼당 결함들의 총 면적을 도시하고 도 23은 웨이퍼들의 세트에 대한 0.8 ㎛ 이상의 결함들의 웨이퍼당 결함 카운트를 도시한다.
고온 에피택시로 낮은 디스펜스 레이트(예를 들어, 500 ml/min 이하)를 갖는 중심 대 에지 산 분포는 더 낮은 표면 결함으로 수율을 4 내지 6%만큼 개선하는 것으로 증명되었다.
본원에 사용되는 바와 같이, 용어들 "약", "실질적으로", "본질적으로" 및 "거의"는 치수들, 농도들, 온도들 또는 다른 물리적 또는 화학적 성질들 또는 특성들의 범위들과 함께 사용될 때 예를 들어, 라운딩, 측정 방법 또는 다른 통계적 변화에서 기인하는 변화들을 포함하는, 성질들 또는 특성들의 범위들의 상한 및/또는 하한에 존재할 수 있는 변화들을 커버하는 것으로 의미된다.
본 개시의 요소들 또는 그것의 실시예(들)를 도입할 때, 관사들("a", "an", "the") 및 "상기"는 요소들 중 하나 이상이 있는 것을 의미하도록 의도된다. 용어들 "구성하는", "포함하는", "함유하는" 및 "갖는"은 포과적이도록 의도되고 리스트된 요소들과 다른 추가적인 요소들이 있는 것을 의미한다. 특정 배향(예를 들어, "상단", "하단", "측면" 등)을 표시하는 용어들의 사용은 설명의 편의를 위한 것이고 설명되는 아이템의 임의의 특정 배향을 필요로 하지 않는다.
다양한 변경들이 개시의 범위로부터 벗어나지 않고 위의 구성들 및 방법들에서 이루어질 수 있으므로, 위의 설명에 포함되고 첨부 도면[들]에 도시된 모든 문제는 예시적인 것으로 해석되고 제한적인 의미로 해석되지 않도록 의도된다.

Claims (27)

  1. 실리콘 온 인슐레이터 구조체로부터 산화물 필름을 제거하기 위한 방법으로서,
    핸들 구조체, 실리콘 상단 층 및 상기 핸들 구조체와 상기 실리콘 층 사이에 배치된 유전체 층을 갖는 실리콘 온 인슐레이터 구조체를 제공하는 단계 - 상기 실리콘 온 인슐레이터 구조체는 상기 실리콘 온 인슐레이터 구조체의 상단 표면 상에 산화물 필름을 갖고, 상기 실리콘 온 인슐레이터 구조체는 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 원주 에지로 연장되는 반경(R)을 가짐 -;
    상기 실리콘 온 인슐레이터 구조체를 스피닝하면서 에칭 용액을 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역으로 지향시키는 단계; 및
    상기 실리콘 온 인슐레이터 구조체를 스피닝하면서 에칭 용액을 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 에지 영역으로 지향시키는 단계
    를 포함하며, 상기 에지 영역은 상기 중심 영역으로부터 방사상 외측에 배치되는, 방법.
  2. 제1항에 있어서, 상기 중심 영역은 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 0.1*R로 연장되는, 방법.
  3. 제1항에 있어서, 에칭 용액을 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역으로 지향시키는 단계는 상기 에칭 용액을 상기 실리콘 온 인슐레이터 구조체의 중심으로 지향시키는 단계를 포함하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 에지 영역은 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 거리 0.66*R에서 시작되고 상기 실리콘 온 인슐레이터 구조체의 원주 에지로 연장되는, 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 에지 영역은 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 거리 0.80*R에서 시작되고 상기 실리콘 온 인슐레이터 구조체의 원주 에지로 연장되는, 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 에지 영역은 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 거리 0.85*R에서 시작되고 상기 실리콘 온 인슐레이터 구조체의 원주 에지로 연장되는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 에칭 용액은 플루오르화수소산 및 아세트산을 포함하며, 상기 에칭 용액 내의 아세트산(글래셜(glacial))에 대한 플루오르화수소산(49% 기준에 기초함)의 비율은 1:1 미만, 3:2 미만, 2:1 미만, 3:1 미만 또는 6:1 이하인, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 에칭 용액의 흐름은 상기 에칭 용액이 상기 중심 영역으로부터 상기 에지 영역으로 재지향되고 있는 동안 정지되는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 에칭 용액은 600 ml/min 이하의 레이트로 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역으로 지향되는, 방법.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 에칭 용액은 600 ml/min 이하의 레이트로 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 에지 영역으로 지향되는, 방법.
  11. 제10항에 있어서, 상기 에칭 용액은 플루오르화수소산 및 아세트산을 포함하며, 상기 에칭 용액 내의 아세트산(글래셜)에 대한 플루오르화수소산(49% 기준에 기초함)의 비율은 1:1 미만, 3:2 미만, 2:1 미만, 3:1 미만 또는 6:1 이하인, 방법.
  12. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 에칭 용액은 600 ml/min 이하의 레이트로 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역으로 지향되고, 상기 에칭 용액은 600 ml/min 이하의 레이트로 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 에지 영역으로 지향되는, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 에칭 용액은 0.5 내지 10 초 동안 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역으로 지향되는, 방법.
  14. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 에칭 용액은 10 초 내지 20 분 동안 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 에지 영역으로 지향되는, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 중심 영역으로 지향되는 에칭 용액은 상기 에지 영역으로 지향되는 에칭 용액과 동일한 농도를 갖는, 방법.
  16. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 중심 영역으로 지향되는 에칭 용액은 상기 에지 영역으로 지향되는 에칭 용액과 상이한 농도를 갖는, 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 중심 영역으로 지향되는 에칭 용액 및 상기 에지 영역으로 지향되는 에칭 용액은 플루오르화 수소 및 아세트산을 각각 포함하는, 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 에칭 용액을 상기 중심 영역으로부터 상기 에지 영역으로 재지향시키기 위해 상기 에칭 용액이 방출되는 붐을 이동시키는 단계를 포함하는, 방법.
  19. 실리콘 상단 층, 핸들 구조체 및 상기 실리콘 상단 층과 핸들 구조체 사이에 배치된 유전체 층을 포함하는 실리콘 온 인슐레이터 구조체를 준비하기 위한 방법으로서,
    도너 구조체 내에 클리브 평면(cleave plane)을 형성하기 위해 이온들을 상기 도너 구조체로 주입하는 단계;
    핸들 구조체를 제공하는 단계;
    접합(bonding) 전에 상기 도너 구조체 및 핸들 구조체 중 적어도 하나 상에 유전체 층을 형성하는 단계;
    상기 도너 구조체, 핸들 구조체 및 상기 핸들 구조체와 상기 도너 구조체 사이에 배치된 유전체 층을 포함하는 접합된 웨이퍼 구조체를 형성하기 위해 상기 도너 구조체를 상기 핸들 구조체에 접합하는 단계;
    상기 도너 구조체의 일부가 실리콘 상단 층으로서 상기 핸들 구조체에 접합된 채로 남아 있도록 상기 클리브 평면에서 상기 접합된 웨이퍼 구조체를 클리빙하는 단계 - 클리브는 상기 핸들 구조체, 실리콘 상단 층 및 상기 핸들 층과 실리콘 상단 층 사이에 배치된 유전체 층을 포함하는 실리콘 온 인슐레이터 구조체를 형성함 -;
    상기 실리콘 온 인슐레이터 구조체를 어닐링하는 단계 - 산화물은 상기 어닐 동안 적어도 상기 실리콘 온 인슐레이터 구조체의 상단 표면 상에 형성됨 -;
    상기 실리콘 온 인슐레이터 구조체를 스피닝하면서 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역을 에칭 용액과 접촉시키는 단계;
    상기 실리콘 온 인슐레이터 구조체를 스피닝하면서 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 에지 영역을 상기 에칭 용액과 접촉시키는 단계; 및
    상기 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역 및 에지 영역을 접촉시킨 후에 상기 실리콘 상단 층 상에 에피택셜 실리콘 층을 퇴적하는 단계
    를 포함하는, 방법.
  20. 제19항에 있어서, 접합 전에 상기 핸들 구조체 상에 유전체 층을 형성하는 단계를 포함하는, 방법.
  21. 제19항 또는 제20항에 있어서, 상기 중심 영역은 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 0.1*R로 연장되는, 방법.
  22. 제19항 또는 제20항에 있어서, 에칭 용액을 상기 실리콘 온 인슐레이터 구조체의 상단 표면의 중심 영역으로 지향시키는 단계는 상기 에칭 용액을 상기 실리콘 온 인슐레이터 구조체의 중심으로 지향시키는 단계를 포함하는, 방법.
  23. 제19항 내지 제22항 중 어느 한 항에 있어서, 상기 에지 영역은 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 거리 0.66*R에서 시작되고 상기 실리콘 온 인슐레이터 구조체의 원주 에지로 연장되는, 방법.
  24. 제19항 내지 제22항 중 어느 한 항에 있어서, 상기 에지 영역은 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 거리 0.80*R에서 시작되고 상기 실리콘 온 인슐레이터 구조체의 원주 에지로 연장되는, 방법.
  25. 제19항 내지 제22항 중 어느 한 항에 있어서, 상기 에지 영역은 상기 실리콘 온 인슐레이터 구조체의 중심으로부터 거리 0.85*R에서 시작되고 상기 실리콘 온 인슐레이터 구조체의 원주 에지로 연장되는, 방법.
  26. 제19항 내지 제25항 중 어느 한 항에 있어서, 상기 에칭 용액은 플루오르화수소산 및 아세트산을 포함하며, 상기 에칭 용액 내의 아세트산(글래셜)에 대한 플루오르화수소산(49% 기준에 기초함)의 비율은 1:1 미만, 3:2 미만, 2:1 미만, 3:1 미만 또는 6:1 이하인, 방법.
  27. 제19항 내지 제26항 중 어느 한 항에 있어서, 상기 에칭 용액의 흐름은 상기 에칭 용액이 상기 중심 영역으로부터 상기 에지 영역으로 재지향되고 있는 동안 정지되는, 방법.
KR1020227023597A 2019-12-13 2020-11-30 Soi 구조체로부터 산화물 필름을 제거하기 위한 방법들 및 soi 구조체를 준비하기 위한 방법들 KR20220114587A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962947981P 2019-12-13 2019-12-13
US62/947,981 2019-12-13
PCT/US2020/062578 WO2021118818A1 (en) 2019-12-13 2020-11-30 Methods for removing an oxide film from a soi structure and methods for preparing a soi structure

Publications (1)

Publication Number Publication Date
KR20220114587A true KR20220114587A (ko) 2022-08-17

Family

ID=73870208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227023597A KR20220114587A (ko) 2019-12-13 2020-11-30 Soi 구조체로부터 산화물 필름을 제거하기 위한 방법들 및 soi 구조체를 준비하기 위한 방법들

Country Status (7)

Country Link
US (2) US11282739B2 (ko)
EP (1) EP4073834B1 (ko)
JP (1) JP2023506495A (ko)
KR (1) KR20220114587A (ko)
CN (2) CN115863253A (ko)
TW (1) TW202129747A (ko)
WO (1) WO2021118818A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798802B2 (en) 2022-02-11 2023-10-24 Globalwafers Co., Ltd. Methods for stripping and cleaning semiconductor structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265328B1 (en) 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
TW380284B (en) 1998-09-09 2000-01-21 Promos Technologies Inc Method for improving etching uniformity during a wet etching process
US7306002B2 (en) 2003-01-04 2007-12-11 Yong Bae Kim System and method for wet cleaning a semiconductor wafer
US7256104B2 (en) 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
KR101151458B1 (ko) * 2005-02-28 2012-06-01 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법 및 접합 웨이퍼
EP2368264A1 (en) 2008-11-26 2011-09-28 MEMC Electronic Materials, Inc. Method for processing a silicon-on-insulator structure
WO2011007287A2 (en) 2009-07-16 2011-01-20 Lam Research Ag Method for drying a semiconductor wafer
US20110180113A1 (en) * 2010-01-28 2011-07-28 Chin-Cheng Chien Method of wafer cleaning and apparatus of wafer cleaning
JP5862521B2 (ja) 2012-09-03 2016-02-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US10155252B2 (en) 2015-04-30 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor apparatus and washing method

Also Published As

Publication number Publication date
CN115863253A (zh) 2023-03-28
US11798835B2 (en) 2023-10-24
US20210183692A1 (en) 2021-06-17
JP2023506495A (ja) 2023-02-16
US20220165609A1 (en) 2022-05-26
EP4073834A1 (en) 2022-10-19
WO2021118818A1 (en) 2021-06-17
TW202129747A (zh) 2021-08-01
EP4073834B1 (en) 2024-02-28
CN114946014A (zh) 2022-08-26
US11282739B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
JP6972282B2 (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
JP6980071B2 (ja) 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
JP7191886B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP2018509002A (ja) 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US10304722B2 (en) Method of manufacturing semiconductor-on-insulator
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
US11798835B2 (en) Methods for preparing a SOI structure
JP3611290B2 (ja) 半導体基材の作製方法および半導体基材
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
JP2021527326A (ja) シリコン箔層の移転方法
KR102390772B1 (ko) 반도체 온 절연체 구조의 제조 방법
JP2003309101A (ja) 貼り合せ基板の製造方法
JP2002270801A (ja) 半導体基板の製造方法及び半導体基板
US11798802B2 (en) Methods for stripping and cleaning semiconductor structures

Legal Events

Date Code Title Description
E902 Notification of reason for refusal