KR20220112060A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20220112060A
KR20220112060A KR1020210015576A KR20210015576A KR20220112060A KR 20220112060 A KR20220112060 A KR 20220112060A KR 1020210015576 A KR1020210015576 A KR 1020210015576A KR 20210015576 A KR20210015576 A KR 20210015576A KR 20220112060 A KR20220112060 A KR 20220112060A
Authority
KR
South Korea
Prior art keywords
region
voltage
sub
pixels
control signal
Prior art date
Application number
KR1020210015576A
Other languages
English (en)
Inventor
장재형
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210015576A priority Critical patent/KR20220112060A/ko
Priority to CN202111542053.2A priority patent/CN114866711A/zh
Priority to US17/559,304 priority patent/US12113085B2/en
Publication of KR20220112060A publication Critical patent/KR20220112060A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/369—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 일 실시 예에 따른 이미지 센싱 장치는 각각이 복수의 서브 픽셀들을 포함하는 단위 픽셀들을 포함하고, 상기 단위 픽셀들의 각각은 서로 인접하는 상기 서브 픽셀들 사이에 위치하는 제1 분리부들, 서로 인접하는 상기 단위 픽셀들 사이에 위치하는 제2 분리부 및 상기 단위 픽셀의 중심에 위치하고 제1 전압이 인가되는 전압 인가 영역을 포함하고, 상기 서브 픽셀들 각각은 상기 기판 내에 전류를 발생 시키는 제어 영역 및 상기 전류에 의해 이동하는 전자를 캡처하는 검출 영역을 포함할 수 있다.

Description

이미지 센싱 장치{Image Sensing Device}
본 개시는 대상 물체와의 거리를 감지하기 위한 이미지 센싱 장치에 관한 것이다.
이미지 센싱 장치는 빛에 반응하는 광 감지 반도체 물질의 성질을 이용하여 광학 이미지를 캡쳐(capture)하는 장치이다. 자동차, 의료, 컴퓨터 및 통신 등 산업의 발전에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등과 같은 다양한 분야에서 고성능(high-performance) 이미지 센싱 장치에 대한 수요가 증대되고 있다.
이미지 센싱 장치는 크게 CCD(Charge Coupled Device) 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센싱 장치로 구분될 수 있다. CCD 이미지 센싱 장치는 CMOS 이미지 센싱 장치에 비해 더 나은 이미지 품질을 제공하나, 더 큰 크기로 구현되고 더 많은 전력을 소비하는 경향이 있다.
반면에, CMOS 이미지 센싱 장치는 CCD 이미지 센싱 장치에 비해 더 작은 크기로 구현될 수 있고, 더 적은 전력을 소비한다. 또한, CMOS 이미지 센싱 장치는 CMOS 제조 기술을 이용하여 제조되므로, 광 감지 소자 및 신호 처리 회로를 단일 칩에 통합할 수 있으며, 이를 통해 저렴한 비용으로 소형의 이미지 센싱 장치를 생산할 수 있다. 이러한 이유로, CMOS 이미지 센싱 장치는 모바일 장치를 포함한 많은 애플리케이션을 위해 개발되고 있다.
본 발명의 기술적 사상은 인접한 서브 픽셀 간 검출 신호 구분에 최적화된 구조를 갖는 이미지 센싱 장치를 제공할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치는 각각이 복수의 서브 픽셀들을 포함하는 단위 픽셀들을 포함하고, 상기 단위 픽셀들 각각은 서로 인접하는 상기 서브 픽셀들 사이에 위치하는 제1 분리부들, 상기 서브 픽셀들을 둘러싸는 제2 분리부 및 상기 단위 픽셀의 중심에 위치하고 제1 전압이 인가되는 전압 인가 영역을 포함하고, 상기 서브 픽셀들 각각은 상기 서브 픽셀들이 위치한 기판 내에 전류를 발생 시키는 제어 영역 및 상기 전류에 의해 이동하는 전자를 캡처하는 검출 영역을 포함할 수 있다.
또한, 일 실시 예에 따르면, 상기 제1 분리부들 및 상기 제2 분리부에는 그라운드 전압이 인가되고, 상기 제1 전압은 상기 그라운드 전압보다 낮을 수 있다.
또한, 일 실시 예에 따르면, 상기 제1 분리부들은 각각 상기 기판에 대하여 제1 깊이를 갖는 제1 도핑 영역, 상기 기판에 대하여 제2 깊이를 갖는 제2 도핑 영역 및 상기 기판에 대하여 제3 깊이를 갖는 제3 도핑 영역을 포함하고, 상기 제1 깊이, 상기 제2 깊이 및 상기 제3 깊이의 합은 상기 기판의 깊이와 동일할 수 있다.
또한, 일 실시 예에 따르면, 상기 제1 도핑 영역 및 상기 제2 도핑 영역의 도핑 농도는 서로 다를 수 있다.
또한, 일 실시 예에 따르면, 상기 제2 분리부는, 상기 기판에 대하여 제4 깊이를 갖는 제4 도핑 영역, 상기 기판에 대하여 제5 깊이를 갖는 제5 도핑 영역 및 상기 기판에 대하여 제6 깊이를 갖는 제6 도핑 영역을 포함하고, 상기 제4 깊이, 상기 제5 깊이 및 상기 제6 깊이의 합은 상기 기판의 깊이와 동일할 수 있다.
또한, 일 실시 예에 따르면, 상기 제4 도핑 영역 및 상기 제5 도핑 영역의 도핑 농도는 서로 다를 수 있다.
또한, 일 실시 예에 따르면, 상기 제어 영역에 복조 제어 신호가 인가되고, 상기 복조 제어 신호는 제2 전압 및 제3 전압이 미리 설정된 주기로 반복될 수 있다.
또한, 일 실시 예에 따르면, 상기 제2 전압 및 상기 제3 전압은 상기 제1 전압보다 클 수 있다.
또한, 일 실시 예에 따르면, 상기 복조 제어 신호는 제1 복조 제어 신호, 제2 복조 제어 신호, 제3 복조 제어 신호 및 제4 복조 제어 신호 중 하나이고, 상기 제1 복조 제어 신호는 상기 제2 복조 제어 신호와 90도의 위상차를 갖고, 상기 제2 복조 제어 신호는 상기 제3 복조 제어 신호와 90도의 위상차를 갖고, 상기 제3 복조 제어 신호는 상기 제4 복조 제어 신호와 90도의 위상차를 갖고, 상기 제4 복조 제어 신호는 상기 제1 복조 제어 신호와 90도의 위상차를 가질 수 있다.
또한, 일 실시 예에 따르면, 상기 단위 픽셀에 포함되는 상기 서브 픽셀들 각각에 인가되는 상기 복조 제어 신호는 상기 제1 복조 제어 신호, 상기 제2 복조 제어 신호, 상기 제3 복조 제어 신호 및 상기 제4 복조 제어 신호 중 하나일 수 있다.
또한, 일 실시 예에 따르면, 상기 검출 영역은 상기 제어 영역 및 상기 제2 분리부 사이에 위치할 수 있다.
또한, 일 실시 예에 따르면, 상기 검출 영역은 상기 제어 영역을 둘러싸고, 상기 제어 영역과 상기 전압 인가 영역 사이가 개방될 수 있다.
또한, 일 실시 예에 따르면, 상기 전류는, 상기 제어 영역, 상기 제1 분리부들 및 상기 제2 분리부로부터 상기 전압 인가 영역으로 흐를 수 있다.
또한, 일 실시 예에 따르면, 상기 전압 인가 영역은 상기 제1 분리부들과 이격되어 형성될 수 있다.
본 발명의 다른 실시 예에 따르면, 이미지 센싱 장치는 서브 픽셀들이 2X2 매트릭스 형태로 배열되는 단위 픽셀의 중심에 배치된 전압 인가 영역, 상기 서브 픽셀들을 인접한 다른 서브 픽셀들과 분리하는 제1 분리부 및 상기 서브 픽셀들을 인접한 다른 단위 픽셀들과 분리하는 제2 분리부를 포함하고, 상기 전압 인가 영역에 인가되는 제1 전압은 음의 전압일 수 있다.
또한, 다른 실시 예에 따르면, 상기 서브 픽셀들 각각은 입사광으로부터 전자를 생성하는 광전 변환 영역, 홀 전류를 따라 이동하는 상기 전자를 캡처하는 검출 영역 및 상기 제1 분리부, 상기 제2 분리부 및 상기 전압 인가 영역 중 적어도 어느 하나에 대하여 상기 홀 전류가 흐르는 제어 영역을 포함할 수 있다.
또한, 다른 실시 예에 따르면, 상기 제어 노드들은 제2 전압 또는 제3 전압을 갖는 복조 제어 신호를 인가 받아 상기 홀 전류를 발생시킬 수 있다.
본 문서에서 개시되는 실시 예들에 따르면, 단위 픽셀에 포함되는 제어 영역이 분리부들에 의해 둘러 싸임으로써 전자 검출 효율을 개선할 수 있고 인접 서브 픽셀 간 신호 간섭 현상을 개선할 수 있다.
또한, 단위 픽셀의 중심에 위치한 전압 인가 영역으로 인해 인접한 서브 픽셀들 간의 신호 간섭 현상이 개선될 수 있고 전자 이동 효율이 개선될 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시 예들에 따른 이미지 센싱 장치(ISD)의 구성을 개략적으로 도시한 구성도이다.
도 2는 본 발명의 일 실시 예에 따른 픽셀 어레이를 간략히 나타낸 도면이다.
도 3은 본 발명의 일 실시 예에 따른 단위 픽셀(PX)을 도 2의 제1 절단선을 따라 절단한 단면 및 제1 내지 제2 서브 픽셀들에 접속되는 소자들을 나타낸 도면이다.
도 4는 본 발명의 일 실시 예에 따른 단위 픽셀을 도 2의 제2 절단선을 따라 절단한 단면을 나타낸 도면이다.
도 5는 본 발명의 일 실시 예에 따른 이미지 센싱 장치의 동작을 설명하기 위한 타이밍 도이다.
도 6은 본 발명의 일 실시 예에 따른 단위 픽셀이 동작할 때 인가되는 전압 및 단위 픽셀의 포텐셜 분포를 예시적으로 나타낸 것이다.
도 7 내지 도 8은 제1 분리부 및 제2 분리부를 형성하는 방법을 예시적으로 도시한 것이다.
도 9는 본 발명의 다른 실시 예에 따른 검출 영역을 포함하는 단위 픽셀을 도시한 것이다.
이하, 첨부된 도면을 참조하여 다양한 실시 예가 설명될 것이다. 그러나, 본 개시는 특정한 실시 예에 한정되지 않고, 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 본 개시의 실시 예는 본 개시를 통해 직간접적으로 인식될 수 있는 다양한 효과를 제공할 수 있다.
보안, 의료기기, 자동차, 게임기, VR/AR, 모바일 기기 등에서 depth를 측정하는 이미지 센싱 장치에 대한 수요가 급증하고 있다. Depth를 측정하는 방식은 대표적으로 Triangulation, Time of flight, Interferometry 방식이 있으며, 이중 time of flight 방식이 활용 범위가 넓고 처리속도가 빠르며 비용 면에서도 유리하다.
ToF (time of flight) 방식은 크게 direct 방식과 in-direct 방식으로 구분되는데, 조사된 빛과 반사되어 돌아오는 빛을 이용하여 거리를 구하는 원리는 공통되나, 측정 방식에 따라 구분된다.
Direct 방식의 경우, 왕복 시간을 계산하여 거리를 측정하고, in- direct 방식의 경우 위상 차이를 이용하여 거리를 측정한다. Direct 방식은 장거리 측정 시 유리하여 자동차 등에 사용되고 있으며, In-direct 방식의 경우 거리가 보다 가깝고, 빠른 처리속도가 요구되는 게임기 및 모바일 카메라 등에 이용되고 있다. In-direct 방식은 direct 방식에 비해 회로가 간단하고 상대적으로 저렴하다는 장점이 있다.
In-direct ToF sensor의 Pixel 종류 중 하나인 CAPD(Current-Assisted Photonic Demodulator)는 substrate에 전압을 인가하여 majority current를 이용하여 픽셀 내부에 생성된 전자들을 전계의 포텐셜 차이를 이용하여 검출하는 방식이다. CAPD는 majority current를 이용하기 때문에 전자들을 빠르게 검출할 수 있으며, 기판 내부에 깊게 형성된 전자들까지 검출할 수 있어 효율 면에서도 우수하다.
도 1은 본 발명의 일 실시 예들에 따른 이미지 센싱 장치(ISD)의 구성을 개략적으로 도시한 구성도이다.
도 1을 참조하면, 이미지 센싱 장치(image sensing device, ISD)는 TOF(time of flight) 방식을 이용하여 대상 물체(1)와의 거리를 측정할 수 있다. 이미지 센싱 장치(ISD)는 광원(10), 렌즈 모듈(20), 픽셀 어레이(30) 및 제어 블록(40)을 포함할 수 있다.
광원(10)은 제어 블록(40)으로부터 인가되는 광 변조 신호(MLS)에 응답하여 대상 물체(1)에 광을 조사할 수 있다. 광원(10)은 특정 파장 대역의 광(예컨대, 근적외선, 적외선 또는 가시광)을 발광하는 레이저 다이오드(LD; Laser Diode)나 발광 다이오드(LED; Light Emitting Diode), 근적외선 레이저(NIR; Near Infrared Laser), 포인트 광원, 백색 램프 및 모노크로메이터(monochromator)가 조합된 단색(monochromatic) 조명원, 또는 다른 레이저 광원의 조합일 수 있다. 예를 들어, 광원(10)은 800㎚ 내지 1000㎚의 파장을 가지는 적외선일 수 있다. 광원(10)으로부터 조사되는 광은 미리 정해진 주파수로 변조된 변조광(Modulated light)일 수 있다. 도 1에서는 설명의 편의를 위해 하나의 광원(10)만을 도시하였으나, 복수의 광원들이 렌즈 모듈(20)의 주변에 배열될 수도 있다.
렌즈 모듈(20)은 대상 물체(1)로부터 반사된 광을 수집하여 픽셀 어레이(30)의 단위 픽셀들(PX)에 포커싱할 수 있다. 예를 들어, 렌즈 모듈(20)은 유리 또는 플라스틱 표면의 집중 렌즈 또는 다른 원통형 광학 원소를 포함할 수 있다. 렌즈 모듈(20)은 광축을 중심으로 정렬된 복수의 렌즈들을 포함할 수 있다.
픽셀 어레이(30)에는 2차원 매트릭스(matrix) 구조로 연속적으로 배열된(예를 들어, 컬럼(COLUMN) 방향 및 로우(ROW) 방향으로 연속적으로 배열된) 복수의 단위 픽셀들(PX)이 포함될 수 있다. 단위 픽셀(PX)은 픽셀 어레이 상에서 동일한 형태가 반복 배열되는 최소 단위일 수 있다. 각 단위 픽셀들(PX)은 복수의 서브 픽셀들을 포함할 수 있다. 서브 픽셀들은 매트릭스 구조로 배열되어 단위 픽셀(PX)들을 형성할 수 있다.
단위 픽셀들(PX)은 반도체 기판에 형성될 수 있으며, 각 단위 픽셀(PX)은 렌즈 모듈(20)을 통해 입사되는 광을 광의 세기에 대응하는 전기 신호로 변환하여 픽셀 신호를 출력할 수 있다. 이때, 픽셀 신호는 대상 물체(1)의 색상에 대한 신호가 아닌 대상 물체(1)와 거리를 나타내는 신호일 수 있다.
각 단위 픽셀(PX)은 CAPD(Current-Assisted Photonic Demodulator) 픽셀일 수 있다. 각 단위 픽셀(PX)의 보다 상세한 구조 및 동작에 대해서는 도 2 이하를 참조하여 후술한다.
제어 블록(40)는 광원(10)을 제어하여 대상 물체(1)에 광을 조사하고, 픽셀 어레이(30)의 단위 픽셀들(PX)을 구동시켜 대상 물체(1)로부터 반사된 광에 대응되는 픽셀 신호들을 처리하여 대상 물체(1)의 표면에 대한 거리를 측정할 수 있다.
이러한 제어 블록(40)는 로우 드라이버(Row driver, 41), 복조 드라이버(Demodulation driver, 42) 광원 드라이버(light source driver, 43), 타이밍 컨트롤러(timing controller, 44), 및 리드아웃 회로(readout circuit, 45)를 포함할 수 있다.
로우 드라이버(41)는 타이밍 컨트롤러(44)로부터 출력된 타이밍 신호에 응답하여 픽셀 어레이(30)의 단위 픽셀들(PX)을 구동시킬 수 있다. 예를 들어, 로우 드라이버(41)는 복수의 로우 라인들(row lines) 중에서 적어도 하나의 로우 라인을 선택 및 제어할 수 있는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 리셋 트랜지스터를 제어하는 리셋 신호(reset signal, RST), 검출 영역에 축적된 광전하의 전달을 제어하는 전송 신호(transfer signal, TRG), 고조도 조건에서 추가적인 정전 용량을 제공하기 위한 플로팅 디퓨전 신호(floating diffusion signal, FDG), 선택 트랜지스터를 제어하는 선택 신호(select signal, SEL) 등을 포함할 수 있다.
도 1에서 로우 드라이버(41)는 픽셀 어레이(30)의 컬럼 방향(column, 세로 방향)을 따라 배치된 것으로 도시되었으나, 일 실시 예에 따라 로우 드라이버(41)의 적어도 일부는 픽셀 어레이(30)의 로우 방향(row, 가로 방향)을 따라 배치될 수 있다.
복조 드라이버(42)는 타이밍 컨트롤러(44)로부터 출력된 타이밍 신호에 응답하여 픽셀 어레이(30)에 포함된 복수의 서브 픽셀들 중에서 적어도 하나의 서브 픽셀에 인가될 수 있는 복조 제어 신호(demodulation control signal)를 생성할 수 있다. 복조 제어 신호는 서브 픽셀이 포함하는 기판 내에 포텐셜 차이를 발생 시킬 수 있다. 기판 내에 발생한 포텐셜 차이는 기판 내의 전자를 이동시키기 위한 홀 전류(hole current)를 발생시킬 수 있다.
광원 드라이버(43)는 타이밍 컨트롤러(44)의 제어에 따라 광원(10)을 구동시킬 수 있는 광 변조 신호(MLS)를 생성할 수 있다. 광 변조 신호(MLS)는 미리 정해진 주파수로 변조된 신호일 수 있다.
타이밍 컨트롤러(44)는 로우 드라이버(41), 복조 드라이버(42), 광원 드라이버(43) 및 리드아웃 회로(45)의 동작을 제어하기 위한 타이밍 신호를 생성할 수 있다.
리드아웃 회로(45)는 타이밍 컨트롤러(44)의 제어에 따라 픽셀 어레이(30)로부터 출력되는 픽셀 신호들을 처리하여 디지털 신호 형태의 픽셀 데이터를 생성할 수 있다. 이를 위해, 리드아웃 회로(45)는 픽셀 어레이(30)로부터 출력된 픽셀 신호들에 대해 상관 이중 샘플링(correlated double sampling)을 수행하기 위한 상관 이중 샘플러(CDS: correlated double sampler)를 포함할 수 있다.
또한, 리드아웃 회로(45)는 상관 이중 샘플러로부터의 출력 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 컨버터를 포함할 수 있다. 아울러, 리드아웃 회로(45)는 아날로그-디지털 컨버터로부터 출력되는 픽셀 데이터를 임시 저장하고 타이밍 컨트롤러(44)의 제어에 따라 외부로 출력하기 위한 버퍼 회로를 포함할 수 있다. 한편, 픽셀 어레이(30)가 CAPD 픽셀들로 구성됨에 따라, 픽셀 신호를 전달하기 위한 컬럼 라인은 픽셀 어레이(30)의 한 컬럼 당 2개씩 구비될 수 있으며, 각 컬럼 라인으로부터 출력되는 픽셀 신호를 처리하기 위한 구성들 역시 각 컬럼 라인에 대응하여 구비될 수 있다.
광원(10)은 이미지 센싱 장치(ISD)가 촬영하는 장면을 향해 미리 정해진 주파수로 변조된 변조광을 방사하고, 이미지 센싱 장치(ISD)는 장면 내의 대상 물체들(1)로부터 반사된 변조광(즉, 입사광(Incident light))을 감지하여 각 단위 픽셀(PX)마다 깊이 정보를 생성할 수 있다.
변조광과 입사광 사이에는 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리에 따른 시간 지연(time delay)이 존재하게 되는데, 이러한 시간 지연은 이미지 센싱 장치(ISD)가 생성하는 신호와 광원(10)을 제어하는 광 변조 신호(MLS) 간의 위상차(phase difference)로 나타나게 된다. 이미지 프로세서(미도시)는 이미지 센싱 장치(ISD)로부터 출력되는 신호에 나타난 위상차를 연산하여 깊이 이미지를 생성할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 픽셀 어레이(30)를 간략히 나타낸 도면이다.
도 2를 참조하면, 도 2에서는 설명의 편의상 2개의 로우(ROWS)들과 2개의 컬럼(COLUMN)들을 포함하는 매트릭스 형태로 배열된 4개의 단위 픽셀(PX)들을 예시적으로 설명하나, 픽셀 어레이(30)에는 임의의 개수의 단위 픽셀(PX)들이 포함될 수 있다.
각 단위 픽셀(PX)들은 제1 내지 제4 서브 픽셀들(SP1 내지 SP4)을 포함할 수 있다. 각 단위 픽셀(PX)들의 구조는 실질적으로 동일한 바, 설명의 편의를 위해 도 2의 단위 픽셀(PX)들로 구성된 매트릭스 중 1행 1열에 있는 단위 픽셀(PX)을 중심으로 설명한다.
단위 픽셀(PX)은 제1 내지 제4 서브 픽셀들(SP1 내지 SP4)뿐만 아니라, 서로 인접하는 서브 픽셀들 사이에 위치하는 제1 분리부(110), 서로 인접하는 상기 서브 픽셀들을 둘러싸는 제2 분리부(120) 및 상기 단위 픽셀(PX)의 중심에 위치하는 전압 인가 영역(150)을 포함할 수 있다.
일 실시 예에 따르면 제1 분리부(110)는 인접하는 제1 서브 픽셀(SP1)과 제2 서브 픽셀(SP2)사이, 제2 서브 픽셀(SP2)과 제3 서브 픽셀(SP3) 사이, 제3 서브 픽셀과 제4 서브 픽셀(SP4) 사이 및 제1 서브 픽셀(SP1)과 제4 서브 픽셀(SP4) 사이에 위치할 수 있다.
제2 분리부(120)는 인접한 4개의 서브 픽셀들(예를 들어, SP1 내지 SP4)을 둘러싸도록 형성될 수 있다. 상기 인접하는 4개의 서브 픽셀들(예를 들어, SP1 내지 SP4)은 2X2 매트릭스를 형성할 수 있다. 단위 픽셀(PX)을 구성하는 서브 픽셀들은 제2 분리부(120)에 의해 다른 단위 픽셀(PX)을 구성하는 서브 픽셀들과 분리될 수 있다.
제1 분리부(110) 및 제2 분리부(120)는 서로 연결되도록 형성될 수 있다. 일 실시 예에 따르면, 제1 분리부(110) 및 제2 분리부(120)는 불순물 임플란트 공정을 통해 동시에 형성될 수 있다. 또한 제1 분리부(110) 및 제2 분리부(120)에는 동일한 전압이 인가될 수 있다.
제1 분리부(110)에 인가되는 전압에 따라 인접한 서브 픽셀들 간의 전자 흐름이 제어될 수 있다. 예를 들어, 제1 분리부(110)와 제어 영역(140) 사이에 전류가 흐르도록 제1 분리부(110)에 전압을 인가함으로써 인접한 서브 픽셀들(SP1 내지 SP4)에 각각 포함되는 제어 영역(140)들 사이에 흐르는 전류를 감소시킬 수 있다.
또한, 제2 분리부(120)에 인가되는 전압에 따라 인접한 단위 픽셀들 간의 전자 이동을 제어할 수 있다. 예를 들어, 제2 분리부(120)와 제어 영역(140)간에 전류가 흐르도록 제2 분리부(120)에 전압을 인가함으로써 인접한 단위 픽셀들(PX)에 각각 포함되는 제어 영역(140)들 간에 흐르는 전류를 감소시킬 수 있다.
제1 분리부(110) 및 제2 분리부(120)가 형성됨에 따라 인접한 서브 픽셀들(SP1 내지 SP4) 또는 인접한 단위 픽셀(PX)들 간의 전자 이동에 의해 발생하는 노이즈가 저감될 수 있다.
전압 인가 영역(150)은 각 단위 픽셀(PX)의 중심에 위치할 수 있다. 단위 픽셀(PX)의 중심은 각 단위 픽셀(PX)들이 포함하는 제1 내지 제4 서브 픽셀(SP1 내지 SP4)들의 중심으로부터 동일한 거리에 위치할 수 있다.
전압 인가 영역(150)은 상기 제1 분리부(110)들로부터 이격되어 형성될 수 있다. 전압 인가 영역(150)이 제1 분리부(110)들로부터 이격되어 형성됨에 따라, 제1 분리부(110) 및 전압 인가 영역(150)에 각각 서로 다른 전압이 인가될 수 있다.
제1 내지 제4 서브 픽셀(SP1 내지 SP4)들은 검출 영역(130) 및 제어 영역(140)을 각각 포함할 수 있다. 검출 영역(130)은 제어 영역(140)과 제2 분리부(120)사이에 위치할 수 있다. 검출 영역(130)에는 검출 전압이 인가될 수 있다.
검출 영역(130)은 제어 영역(140)과 전압 인가 영역(150)사이에 흐르는 전류, 제어 영역(140)과 제2 분리부(120) 사이에 흐르는 전류 및 제어 영역(140)과 제1 분리부(110) 사이에 흐르는 전류를 따라 이동하는 전자를 캡처할 수 있다.
제1 내지 제4 서브 픽셀들(SP1 내지 SP4)이 각각 포함하는 제어 영역(140)에는 서로 다른 위상차를 갖는 복조 제어 신호(demodulation control signal)들이 각각 인가될 수 있다. 복조 제어 신호는 활성화 전압(active voltage) 또는 비활성화 전압(deactive voltage)을 주기적으로 갖는 신호일 수 있다. 복조 제어 신호는 변조광과 동일한 위상차를 갖거나 미리 설정된 위상차를 가질 수 있다.
단위 픽셀(PX)에 포함되는 네 서브 픽셀(SP1 내지 SP4)들은 입사광에 대하여 서브 픽셀(SP1 내지 SP4)들에 각각 인가되는 복조 제어 신호가 활성화 전압을 갖는 타이밍에 입사한 입사광에 대응하는 전자를 검출할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 단위 픽셀(PX)을 도 2의 제1 절단선(A-A')을 따라 절단한 단면 및 제1 내지 제2 서브 픽셀들(SP1 및 SP2)에 접속되는 소자들을 나타낸 도면이다.
도 3에서 도 2에 도시된 제1 절단선(A-A')을 따라 단위 픽셀(PX)을 절단한 단면 및 접속된 회로들을 예시로 단위 픽셀(PX)의 구조 및 동작에 대해 설명하기로 한다.
단위 픽셀(PX)은 도 2에서 설명한 제1 분리부(110), 제2 분리부(120), 검출 영역(130), 제어 영역(140) 및 전압 인가 영역(150)외에 광전 변환 영역(160) 및 패시베이션층(170)을 더 포함할 수 있다.
제1 분리부(110), 제2 분리부(120), 검출 영역(130), 제어 영역(140), 전압 인가 영역(150), 광전 변환 영역(160) 및 패시베이션층(170)이 위치한 영역을 센싱 영역(300)이라고 할 수 있다. 상기 센싱 영역(300)에서 입사광(Light)에 대응하는 전자가 생성될 수 있다.
제1 분리부(110), 제2 분리부(120), 검출 영역(130), 제어 영역(140) 및 패시베이션층(170)은 반도체 기판 또는 에피텍셜 층(epitaxial layer)에 형성될 수 있다. 반도체 기판은 예시적으로 실리콘 웨이퍼일 수 있으며, 에피텍셜 층은 실리콘 웨이퍼 상에 형성된 결정 성장층을 의미할 수 있다. 다시 말해 센싱 영역(300)은 반도체 기판상에 형성될 수 있으며, 입사광(Light)은 반도체 기판의 일면에 대해 입사할 수 있다. 입사광(Light)이 입사하는 면을 수광면이라고 할 수 있다.
제1 분리부(110), 제2 분리부(120), 검출 영역(130) 및 제어 영역(140)은 반도체 기판 또는 에피텍셜 층에 대해 입사광(Light)의 수광면에 대향하는 면으로부터 미리 설정된 깊이를 갖도록 형성될 수 있다.
제2 분리부(120)는 인접한 단위 픽셀(PX)들에 포함된 광전 변환 영역(160)을 물리적으로 분리할 수 있도록 반도체 기판 또는 에피텍셜 층과 동일한 깊이로 형성될 수 있다. 또한 제1 분리부(110)와 제2 분리부(120)는 서로 동일한 깊이로 형성될 수 있다.
제1 분리부(110) 및 제2 분리부(120)는 동일한 불순물로 도핑될 수 있다. 예를 들어, 제1 분리부(110) 및 제2 분리부(120)는 P형 불순물로 도핑될 수 있다.
제1 분리부(110) 및 제2 분리부(120)는 서로 다른 불순물 농도를 갖는 복수의 도핑 영역을 포함할 수 있다. 예를 들어, 제1 분리부(110)는 제1 도핑 영역(112), 제2 도핑 영역(114) 및 제3 도핑 영역(116)을 각각 포함할 수 있다. 또한, 제2 분리부(120)는 제4 도핑 영역(122), 제5 도핑 영역(124) 및 제6 도핑 영역(126)을 각각 포함할 수 있다.
제1 도핑 영역(112)은 제2 도핑 영역(114) 및 제3 도핑 영역(116)보다 고농도 도핑 영역일 수 있다. 제2 도핑 영역(114)은 제3 도핑 영역(116)보다 도핑 농도가 크거나 제3 도핑 영역(116)과 도핑 농도가 같을 수 있다. 제1 도핑 영역(112), 제2 도핑 영역(114) 및 제3 도핑 영역(116)은 P형 불순물로 도핑된 영역일 수 있다.
제4 도핑 영역(122)은 제5 도핑 영역(124) 및 제6 도핑 영역(126)보다 고농도 도핑 영역일 수 있다. 제5 도핑 영역(124)은 제6 도핑 영역(126)보다 도핑 농도가 크거나 제6 도핑 영역(126)과 도핑 농도가 같을 수 있다. 제4 도핑 영역(122), 제5 도핑 영역(124) 및 제6 도핑 영역(126)은 P형 불순물로 도핑된 영역일 수 있다.
제1 분리부(110) 및 제2 분리부(120)에 포함되는 복수의 도핑 영역들은 농도에 따라 서로 동일한 공정을 통해 형성될 수 있다. 예를 들어, 제1 분리부(110)에 포함되는 제3 도핑 영역(116)은 제2 분리부(120)에 포함되는 제6 도핑 영역(126)과 동일한 이온 임플란트 공정을 통해 형성될 수 있다. 마찬가지로 제1 도핑 영역(112)은 제4 도핑 영역(122)과 동일한 이온 임플란트 공정을 통해 형성될 수 있고, 제2 도핑 영역(114)은 제5 도핑 영역(124)과 동일한 이온 임플란트 공정을 통해 형성될 수 있다.
제1 도핑 영역(112)이 기판 내에 형성된 깊이를 제1 깊이라고 할 수 있다. 또한, 제2 도핑 영역(114)이 기판 내에 형성된 깊이를 제2 깊이라고 할 수 있다. 제3 도핑 영역(116)이 기판 내에 형성된 깊이를 제3 깊이라고 할 수 있다.
상기 제1 깊이는 입사광(Light)의 수광면에 대향하는 면으로부터 제1 도핑 영역(112)과 제2 도핑 영역(114)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 제2 깊이는 제1 도핑 영역(112)과 제2 도핑 영역(114)간의 경계로부터 제2 도핑 영역(114)과 제3 도핑 영역(116)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 제3 깊이는 제2 도핑 영역(114)과 제3 도핑 영역(116)간의 경계로부터 제3 도핑 영역(116)과 패시베이션 층(170)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 따라서, 상기 제1 깊이 내지 상기 제3 깊이의 합은 반도체 기판 또는 에피텍셜 층의 두께와 동일할 수 있다.
제4 도핑 영역(122)이 기판 내에 형성된 깊이를 제4 깊이라고 할 수 있다. 또한, 제5 도핑 영역(124)이 기판 내에 형성된 깊이를 제5 깊이라고 할 수 있다. 제6 도핑 영역(126)이 기판 내에 형성된 깊이를 제6 깊이라고 할 수 있다.
상기 제4 깊이는 입사광(Light)의 수광면에 대향하는 면으로부터 제4 도핑 영역(122)과 제5 도핑 영역(124)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 제5 깊이는 제4 도핑 영역(122)과 제5 도핑 영역(124)간의 경계로부터 제5 도핑 영역(124)과 제6 도핑 영역(126)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 제6 깊이는 제5 도핑 영역(124)과 제6 도핑 영역(126)간의 경계로부터 제6 도핑 영역(126)과 패시베이션 층(170)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 따라서, 상기 제4 깊이 내지 상기 제6 깊이의 합은 반도체 기판 또는 에피텍셜 층의 두께와 동일할 수 있다.
일 실시 예에 따르면, 제1 깊이는 제4 깊이와 동일할 수 있고, 제2 깊이는 제5 깊이와 동일할 수 있다. 또한 제3 깊이는 제6 깊이와 동일할 수 있다.
앞서 설명한 바와 같이, 제1 분리부(110) 및 제2 분리부(120)에는 그라운드 전압(VGND)이 인가될 수 있다. 그라운드 전압(VGND)은 예시적으로 0V일 수 있다. 그라운드 전압(VGND)은 제1 도핑 영역(112) 및 제4 도핑 영역(122)에 인가될 수 있다.
검출 영역(130) 및 제어 영역(140)은 단위 픽셀(PX)에 포함되는 서브 픽셀(SP1 내지 SP4)들에 각각 포함될 수 있다. 제1 절단선(A-A')을 따라 절단한 단면과 같이, 제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)은 각각 검출 영역(130) 및 제어 영역(140)을 포함할 수 있다.
검출 영역(130)은 제1 분리부(110) 및 제2 분리부(120)와 상이한 불순물로 도핑될 수 있다. 예를 들어 검출 영역(130)은 N형 불순물로 도핑될 수 있다.
검출 영역(130)은 서로 다른 불순물 농도를 갖는 복수의 도핑 영역을 포함할 수 있다. 예를 들어, 검출 영역(130)은 제7 도핑 영역(132) 및 제8 도핑 영역(134)을 포함할 수 있다.
제7 도핑 영역(132)은 제8 도핑 영역(134)보다 고농도 도핑 영역일 수 있다. 제7 도핑 영역(132)이 기판 내에 형성된 깊이인 제7 깊이는 제8 도핑 영역(134)이 기판 내에 형성된 깊이인 제8 깊이보다 얕을 수 있다.
제7 깊이는 입사광(Light)의 수광면에 대향하는 면으로부터 제7 도핑 영역(132)과 제8 도핑 영역(134)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 제8 깊이는 제7 도핑 영역(132)과 제8 도핑 영역(134)간의 경계로부터 제8 도핑 영역(134)과 광전 변환 영역(160)간의 경계를 향해 측정한 깊이를 의미할 수 있다.
검출 영역(130)에는 검출 전압이 인가될 수 있으며, 검출 영역(130)이 수집한 전자를 처리하여 전기 신호로 변환할 수 있도록 검출 영역(130)에 복수의 소자들이 접속될 수 있다. 상기 복수의 소자들은 각 검출 영역(130)들을 포함하는 서브 픽셀들(예를 들어, SP1 및 SP2) 별로 형성될 수 있다.
제어 영역(140)은 제1 분리부(110) 및 제2 분리부(120)와 동일한 불순물로 도핑될 수 있다. 예를 들어 제어 영역(140)은 P형 불순물로 도핑될 수 있다.
제어 영역(140)은 서로 다른 불순물 농도를 갖는 복수의 도핑 영역을 포함할 수 있다. 예를 들어, 제어 영역(140)은 제9 도핑 영역(142) 및 제10 도핑 영역(144)을 각각 포함할 수 있다.
제9 도핑 영역(142)은 제10 도핑 영역(144)보다 고농도 도핑 영역일 수 있다. 제9 도핑 영역(142)이 기판 내에 형성된 깊이인 제9 깊이는 제10 도핑 영역(144)이 기판 내에 형성된 깊이인 제10 깊이보다 얕을 수 있다.
상기 제9 깊이는 입사광(Light)의 수광면에 대향하는 면으로부터 제9 도핑 영역(142)과 제10 도핑 영역(144)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 제10 깊이는 제9 도핑 영역(142)과 제10 도핑 영역(144)간의 경계로부터 제10 도핑 영역(144)과 광전 변환 영역(160)간의 경계를 향해 측정한 깊이를 의미할 수 있다.
제어 영역(140)에는 서브 픽셀(SP1 내지 SP4)들에 각각 대응하는 복조 제어 신호들(VCS1 내지 VCS4)이 인가될 수 있다. 앞서 설명한 바와 같이 상기 복조 제어 신호들(VCS1 내지 VCS4)은 서로 다른 위상차를 가질 수 있다.
예를 들어, 제1 서브 픽셀(SP1)에 포함되는 제어 영역(140)에는 제1 복조 제어 신호(VCS1)가 인가될 수 있다. 또한, 제2 서브 픽셀(SP2)에 포함되는 제어 영역(140)에는 제2 복조 제어 신호(VCS2)가 인가될 수 있다. 마찬가지로 제3 서브 픽셀(SP3)에 포함되는 제어 영역(140)에는 제1 복조 제어 신호(VCS3)가 인가될 수 있다. 제4 서브 픽셀(SP4)에 포함되는 제어 영역(140)에는 제4 복조 제어 신호(VCS4)가 인가될 수 있다.
각 복조 제어 신호(VCS1 내지 VCS4)들은 상기 제어 영역(140)에 제2 전압(V2) 및 제3 전압(V3)을 미리 설정된 주기로 반복적으로 인가하는 신호일 수 있다.
제2 전압(V2)이란, 제어 영역(140)에 인가되는 경우, 각 서브 픽셀(SP1 내지 SP4)에 포함되는 제어 영역(140)과 제1 분리부(110) 사이, 제어 영역(140)과 제2 분리부(120) 사이 및 제어 영역(140)과 전압 인가 영역(150) 사이에 전류가 발생하는 전압을 의미할 수 있다.
상기 전류를 홀 전류(Hall Current)라고 할 수 있으며, 홀 전류가 발생함에 따라 제어 영역(140)에 인접한 검출 영역(130)이 전자를 캡처할 수 있다. 예시적으로 제2 전압(V2)은 1.2V일 수 있다. 제2 전압(V2)을 인가하기 위한 복조 드라이버(42)의 로직 값은 로직 하이(logic high, H)일 수 있다.
제3 전압(V3)이란, 제어 영역(140)에 인가되는 경우, 각 서브 픽셀(SP1 내지 SP4)내의 제어 영역(140)과 제1 분리부(110) 사이 및 제어 영역(140)과 제2 분리부(120) 사이에 전류가 발생하지 않는 전압을 의미할 수 있다. 예시적으로 제3 전압(V3)은 그라운드 전압(VGND)일 수 있다. 제3 전압(V3)을 인가하기 위한 복조 드라이버(42)의 로직 값은 로직 로우(logic low, L)일 수 있다.
복조 제어 신호는 제어 영역(140)에 제2 전압(V2) 및 제3 전압(V3)을 미리 설정된 주기에 따라 인가할 수 있다. 각 서브 픽셀에 인가되는 복조 제어 신호는 도 5를 통해 자세히 설명될 것이다.
광전 변환 영역(160)은 단위 픽셀(PX)에 포함되는 서브 픽셀들(SP1 내지 SP4) 전체에 대해 하나의 영역으로 배치될 수 있다.
광전 변환 영역(160)은 단위 픽셀(PX)의 수광 효율을 증가시킬 수 있도록 가능한 넓은 면적에 걸쳐 형성될 수 있다.
광전 변환 영역(160)은 입사광을 수광하고, 수광한 입사광에 대응하는 전자를 생성할 수 있다.
검출 영역(130)은 수광한 입사광에 대응하는 전자를 캡처하여 위상 신호를 생성할 수 있다.
제1 분리부(110)가 전압 인가 영역(150)과 이격되도록 형성됨에 따라 하나의 단위 픽셀(PX)에 포함된 광전 변환 영역(160)은 각 서브 픽셀들 별로 완전히 분리되지 않을 수 있다.
제2 분리부(120)가 각 단위 픽셀(PX)에 포함되는 서브 픽셀들(예를들어, SP1 내지 SP4)을 둘러싸도록 형성되고, 제2 분리부(120)가 기판 또는 에피텍셜 층과 동일한 깊이로 형성됨에 따라 인접한 단위 픽셀(PX)들에 포함된 광전 변환 영역(160)들이 분리될 수 있다.
패시베이션층(170)은 반도체 기판 또는 에피텍셜 층에 P형 불순물이 도핑된 층일 수 있다. 패시베이션층(170)에는 그라운드 전압(VGND)이 인가될 수 있으며, 그라운드 전압(VGND)은 예시적으로 0V일 수 있다. 패시베이션 층(170)에 그라운드 전압(VGND)이 인가됨에 따라 활성화 전압이 인가된 제어 영역(140)과 패시베이션 층(170) 사이에 전류가 흐를 수 있다.
단위 픽셀(PX)에 포함되는 서브 픽셀들(SP1 내지 SP4)에 대하여, 각 서브 픽셀들의 검출 영역(130)에 접속되는 소자들이 위치한 영역을 소자 영역(310)이라고 할 수 있다.
도 3을 통해, 제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)에 포함되는 검출 영역(130)에 각각 접속되는 소자들이 도시된다.
소자 영역(310)은 검출 영역(130)에 의해 캡처된 전자를 처리하기 위하여 복수의 소자를 포함할 수 있다. 복수의 소자들에 공급되는 제어 신호들(RST, TRG, FDG, SEL)은 로우 드라이버(41)로부터 공급될 수 있다. 또한, 픽셀 전압 (Vpx)은 전원 전압(VDD) 또는 소스 전압(VSS)일 수 있다.
도 2에서는 생략되었으나 소자 영역(310)은 각 단위 픽셀(PX)들 사이에 위치할 수 있다. 또는 다른 실시 예에 따르면, 소자 영역(310)은 상기 단위 픽셀(PX)들에 오버랩 되도록 형성될 수 있다. 소자 영역(310)의 위치는 픽셀 레이아웃에 따라 달라질 수 있으며, 상기 예시로 제한되지 않는다.
먼저, 제1 서브 픽셀(SP1)에 포함된 검출 영역(130)에 의해 캡처된 전자를 처리하는 소자들에 대해 설명하기로 한다.
소자 영역(310)은 리셋 트랜지스터(RX_1), 전송 트랜지스터(TX_1), 제1 커패시터(C1_1), 제2 커패시터(C2_1), 플로팅 디퓨전 트랜지스터(FDX_1), 드라이브 트랜지스터(DX_1) 및 선택 트랜지스터(SX_1)를 포함할 수 있다.
리셋 트랜지스터(RX_1)는 게이트 전극에 공급되는 리셋 신호(RST)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 플로팅 디퓨전 노드(FD_1)와 검출 영역(130)의 전위를 소정의 레벨(즉, 픽셀 전압(Vpx))로 리셋할 수 있다. 또한, 리셋 트랜지스터(RX_1)가 액티브 상태가 될 때, 플로팅 디퓨전 노드(FD_1)의 리셋을 위해 전송 트랜지스터(TX_1)도 동시에 액티브 상태가 될 수 있다.
전송 트랜지스터(TX_1)는 게이트 전극에 공급되는 전송 신호(TRG)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 검출 영역(130)에 축적되어 있는 전자를 플로팅 디퓨전 노드(FD_1)로 전송할 수 있다.
제1 커패시터(C1_1)는 플로팅 디퓨전 노드(FD_1)에 연결되어 소정의 정전 용량을 제공할 수 있다.
제2 커패시터(C2_1)는 플로팅 디퓨전 트랜지스터(FDX_1)의 동작에 따라 선택적으로 플로팅 디퓨전 노드(FD_1)에 연결되어 부가적인 소정의 정전 용량을 제공할 수 있다.
제1 커패시터(C1_1)와 제2 커패시터(C2_1) 각각은 예를 들어 MIM(Metal-Insulator-Metal) 커패시터, MIP(Metal-Insulator-Polysilicon) 커패시터, MOS(Metal-Oxide-Semiconductor) Capacitor, 정션(junction) 커패시터 중 적어도 하나로 구성될 수 있다.
플로팅 디퓨전 트랜지스터(FDX_1)는 게이트 전극에 공급되는 플로팅 디퓨전 신호(FDG)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 제2 커패시터(C2_1)를 플로팅 디퓨전 노드(FD_1)에 접속시킬 수 있다.
로우 드라이버(41)는, 예를 들면, 입사광의 광량이 상대적으로 많은 고조도일 때, 플로팅 디퓨전 트랜지스터(FDX_1)를 액티브 상태로 하여, 플로팅 디퓨전 노드(FD_1)와 제2 커패시터(C2_1)을 접속시킬 수 있다. 이에 의해, 고조도의 경우, 플로팅 디퓨전(FD_1)은 보다 많은 전자를 축적할 수 있어 high dynamic range가 확보될 수 있다.
한편, 입사광의 광량이 상대적으로 적은 저조도일 때에는, 로우 드라이버(41)는 플로팅 디퓨전 트랜지스터(FDX_1)를 인액티브 상태로 하여, 플로팅 디퓨전 노드(FD_1)와 제2 커패시터(C2_1)을 분리시킬 수 있다.
다른 실시 예에 따라, 플로팅 디퓨전 트랜지스터(FDX_1)와 제2 커패시터(C2_1)는 생략될 수도 있다.
드라이브 트랜지스터(DX_1)는 드레인 전극이 픽셀 전압(Vpx)에 접속되고 소스 전극이 선택 트랜지스터(SX_1)를 통하여 수직 신호선(SL_1)에 접속됨에 의해, 수직 신호선(SL_1)의 일단에 접속되어 있는 정전류원 회로부(CS_1)의 부하 MOS와 소스 팔로워 회로를 구성할 수 있다. 즉, 드라이브 트랜지스터(DX_1)는 게이트 전극에 접속된 플로팅 디퓨전 노드(FD_1)의 전위에 대응하는 전류를 선택 트랜지스터(SX_1)를 통하여 수직 신호선(SL_1)에 출력할 수 있다.
선택 트랜지스터(SX_1)는 게이트 전극에 공급되는 선택 신호(SEL)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 드라이브 트랜지스터(DX_1)로부터 출력되는 픽셀 신호를 수직 신호선(SL_1)에 출력할 수 있다.
제2 서브 픽셀(SP2)에 포함된 검출 영역(130)에 의해 캡쳐된 전자를 처리하기 위해 소자 영역(310)은 리셋 트랜지스터(RX_2), 전송 트랜지스터(TX_2), 제1 커패시터(C1_2), 제2 커패시터(C2_2), 플로팅 디퓨전 트랜지스터(FDX_2), 드라이브 트랜지스터(DX_2) 및 선택 트랜지스터(SX_2)를 포함할 수 있다.
제2 서브 픽셀(SP2)에 포함된 검출 영역(130) 의해 캡쳐된 전자를 처리하기 위한 소자들은, 앞서 설명된 제1 서브 픽셀(SP1)에 포함된 검출 영역(130)에 의해 캡쳐된 전자를 처리하기 위한 소자들과 동작하는 타이밍이 상이할 뿐, 구조 및 동작은 실질적으로 동일하므로 중복되는 설명은 생략하기로 한다.
소자 영역(310)으로부터 수직 신호선(SL_1, SL_2)으로 출력된 각 픽셀 신호는 노이즈 제거 및 아날로그-디지털 변환을 거쳐 영상 데이터로 변환될 수 있다.
도 3에서 리셋 신호(RST), 전송 신호(TRG), 플로팅 디퓨전 신호(FDG) 및 선택 신호(SEL)는 각각 하나의 신호선으로 도시되어 있으나, 제1 서브 픽셀(SP1)에 포함된 검출 영역(130)에 의해 캡쳐된 전자를 처리하기 위한 소자들과 제2 서브 픽셀(SP2)에 포함된 검출 영역(130)에 의해 캡쳐된 전자를 처리하기 위한 소자들이 서로 다른 타이밍에 따라 동작하도록 하기 위해 리셋 신호(RST), 전송 신호(TRG), 플로팅 디퓨전 신호(FDG) 및 선택 신호(SEL) 각각은 복수(예컨대, 2개)의 신호선들을 통해 공급될 수 있다.
이미지 프로세서(미도시)는 제1 서브 픽셀(SP1)에 의해 캡쳐된 전자로부터 획득된 영상 데이터, 제2 서브 픽셀(SP2)에 의해 캡쳐된 전자로부터 획득된 영상 데이터, 제3 서브 픽셀(미도시)에 의해 캡쳐된 전자로부터 획득된 영상 데이터 및 제4 서브 픽셀(미도시)에 의해 캡쳐된 전자로부터 획득된 영상 데이터를 연산하여 위상차를 계산할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 단위 픽셀(PX)을 도 2의 제2 절단선(B-B')을 따라 절단한 단면을 나타낸 도면이다.
도 3을 통해 소자 영역(도 3의 310)및 소자 영역(도 3의 310)과 접속되는 검출 영역(130)들에 대해 충분히 설명한 바, 도 4에서는 소자 영역(도 3의 310)에 대한 설명은 생략한다. 다만, 도면에는 생략되었으나, 제3 서브 픽셀(SP3)에 포함되는 검출 영역(130)에도 캡처된 전자를 처리하기 위한 소자들이 접속될 수 있다.
도 2 내지 3을 통해 제2 분리부(120), 검출 영역(130), 제어 영역(140), 광전 변환 영역(160) 및 패시베이션층(170)에 대해 충분히 설명한 바, 중복되는 설명은 생략한다.
도 4는 제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)을 따라 절단한 단면을 도시하였으나, 제2 서브 픽셀(SP2) 및 제4 서브 픽셀(SP4)을 따라 절단한 단면도 도 4와 실질적으로 동일할 수 있다.
도 4에 도시된 바와 같이, 광전 변환 영역(160)은 서브 픽셀들(예를 들어, SP1 및 SP3)에 대하여 하나의 영역으로 형성될 수 있다.
전압 인가 영역(150)은 단위 픽셀(PX)의 중앙에 형성될 수 있다. 단위 픽셀(PX)의 중앙이란 인접한 4개의 서브 픽셀들(SP1 내지 SP4)에 각각 포함된 제어 영역(140)으로부터 동일한 거리를 가지는 위치일 수 있다.
전압 인가 영역(150)은 제1 분리부(110) 및 제2 분리부(120)와 동일한 불순물로 도핑될 수 있다. 예를 들어, 전압 인가 영역(150)은 P형 불순물로 도핑될 수 있다.
전압 인가 영역(150)은 서로 다른 불순물 농도를 갖는 복수의 도핑 영역을 포함할 수 있다. 예를 들어, 전압 인가 영역(150)은 제11 도핑 영역(152) 및 제12 도핑 영역(154)을 포함할 수 있다.
제11 도핑 영역(152)은 제12 도핑 영역(154)보다 고농도 도핑 영역일 수 있다. 제11 도핑 영역(152)이 기판 내에 형성된 깊이인 제11 깊이는 제12 도핑 영역(154)이 기판 내에 형성된 깊이인 제12 깊이보다 얕을 수 있다.
상기 제11 깊이는 입사광(Light)의 수광면에 대향하는 면으로부터 제11 도핑 영역(152)과 제12 도핑 영역(154)간의 경계를 향해 측정한 깊이를 의미할 수 있다. 제12 깊이는 제11 도핑 영역(152)과 제12 도핑 영역(154)간의 경계로부터 제12 도핑 영역(154)과 광전 변환 영역(160)간의 경계를 향해 측정한 깊이를 의미할 수 있다.
전압 인가 영역(150)에는 제1 전압(V1)이 인가될 수 있다. 제1 전압(V1)은 제어 영역(140)에 인가되는 제2 전압(V2) 및 제3 전압(V3)보다 낮은 전압일 수 있다. 예를 들어, 제1 전압(V1)은 -0.2 내지 -0.5V일 수 있다.
전압 인가 영역(150)에 제1 전압(V1)이 인가됨에 따라 전압 인가 영역(150)과 제어 영역(140)사이에 전류가 흐를 수 있다. 제1 전압(V1)과 제어 영역(140)에 인가되는 제2 전압(활성화 전압, V2)간의 차이가 클수록 전압 인가 영역(150)과 제어 영역(140)사이에 전류가 용이하게 흐를 수 있다.
전압 인가 영역(150)과 제어 영역(140)사이에 흐르는 전류에 의해 광전 변환 영역(160)에서 생성된 전자가 이동할 수 있다. 제어 영역(140)에 제2 전압(활성화 전압, V2)이 인가된 경우, 광전 변환 영역(160)에서 생성된 전자는 전압 인가 영역(150)으로부터 제2 전압(V2)이 인가된 제어 영역(140)을 향해 이동할 수 있다.
검출 영역(130)에는 검출 전압(VDR)이 인가될 수 있다. 앞서 설명한 바와 같이 검출 전압(VDR)은 제2 전압(V2)보다 높은 전압일 수 있다. 검출 영역(130)에 검출 전압(VDR)이 인가됨에 따라 전압 인가 영역(150)과 제어 영역(140) 사이에 흐르는 전류를 따라 이동한 전자가 검출 영역(130)에서 검출될 수 있다.
또한, 일 실시 예에 따르면 검출 영역(130)은 전압 인가 영역(150)과 제어 영역(140) 사이에는 형성되지 않을 수 있다. 만약, 검출 영역(130)이 전압 인가 영역(150)과 제어 영역(140) 사이에 형성되는 경우, 검출 영역(130)에 인가되는 검출 전압에 의해 전압 인가 영역(150)과 제어 영역(140) 사이의 전자 이동이 방해 받을 수 있다.
제1 전압(V1)이 제3 전압(V3)보다 낮은 경우, 제어 영역(140)에 제3 전압(V3)이 인가되더라도 제어 영역(140)과 전압 인가 영역(150)사이에 전류가 흐를 수 있다.
다만, 전압 인가 영역(150)과 제3 전압(V3)이 인가된 제어 영역(140)사이에 흐르는 전류의 세기는 전압 인가 영역(150)과 제2 전압(V2)이 인가된 제어 영역(140)사이에 흐르는 전류의 세기보다 약할 수 있다.
제1 서브 픽셀(SP1)이 캡처한 전자에 대응하는 신호를 제1 서브 픽셀 신호라고 할 수 있다. 마찬가지로 제3 서브 픽셀(SP3)이 캡처한 전자에 대응하는 신호를 제3 서브 픽셀 신호라고 할 수 있다.
제1 서브 픽셀 신호 및 제3 서브 픽셀 신호는 변조광에 대하여 서로 다른 위상을 가지는 복조 제어 신호(예를들어, VCS1 및 VCS3)에 대응하는 신호일 수 있다. 이미지 프로세서(미도시)는 각 서브 픽셀(SP1 내지 SP4)에서 검출되는 픽셀 신호들에 기초하여 위상 데이터를 생성할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 이미지 센싱 장치(ISD)의 동작을 설명하기 위한 타이밍 도이다.
도 5를 참조하면, 변조광(ML), 입사광(IL), 제1 복조 제어신호 내지 제4 복조 제어신호(VCS1 내지 VCS4) 및 전압 인가 영역(150)에 인가되는 제1 전압(V1)의 일 실시 예가 도시된다.
하나의 단위 픽셀(PX)에 포함되는 서브 픽셀들(예를들어, SP1 내지 SP4)에 대하여, 동일한 위상의 복조 제어 신호가 인가되는 서브 픽셀들은 픽셀 어레이(30)상에 배치되는 단위 픽셀(PX)들에 대하여 동일한 위치에 배열될 수 있다.
설명의 편의를 위해 도 5에서는 도 2의 단위 픽셀(PX)에 포함되는 제1 내지 제4 서브 픽셀들(SP1 내지 SP4)을 중심으로 각 서브 픽셀들(SP1 내지 SP4)에 인가되는 제1 내지 제4 복조 제어 신호들(VCS1 내지 VCS4)에 대해 설명한다.
제1 내지 제4 복조 제어 신호들(VCS1 내지 VCS4)은 복조 드라이버(42)에서 생성되어 서브 픽셀들(예를들어, SP1 내지 SP4)에 각각 포함되는 제어 영역(140)에 인가될 수 있다.
제1 내지 제4 서브 픽셀들(SP1 내지 SP4)에는 서로 다른 위상차를 가지는 제1 내지 제4 복조 제어 신호(VCS1 내지 VCS4)가 각각 인가될 수 있다. 복조 제어 신호들(VCS1 내지 VCS4)은 변조광과 같은 위상을 갖거나 변조광과 미리 설정된 위상차를 가질 수 있다.
예를 들어, 제1 서브 픽셀(SP1)에는 변조광과 위상차가 나지 않는(위상차가 0 rad(라디안)) 제1 복조 제어 신호(VCS1)가 인가될 수 있다. 또한, 제2 서브 픽셀(SP2)에는 변조광과 π rad만큼 위상차가 나는 제2 복조 제어 신호(VCS2)가 인가될 수 있다. 또한, 제3 서브 픽셀(SP3)에는 변조광과 π/2 rad만큼 위상차가 나는 제3 복조 제어 신호(VCS3)가 인가될 수 있다. 또한, 제4 서브 픽셀(SP4)에는 변조광과 3π/2 rad 만큼 위상차가 나는 제4 복조 제어 신호(VCS4)가 인가될 수 있다.
제1 복조 제어신호(VCS1)는 도 2의 제1 서브 픽셀(SP1)의 제어 영역(140)에 미리 설정된 주기로 제2 전압(V2) 및 제3 전압(V3)을 인가하기 위한 신호일 수 있다.
마찬가지로, 제2 복조 제어 신호(VCS2)는 도 2의 제2 서브 픽셀(SP2)의 제어 영역(140)에 미리 설정된 주기로 제2 전압(V2) 및 제3 전압(V3)을 인가하기 위한 신호일 수 있다. 또한, 제3 복조 제어 신호(VCS3)는 도 2의 제3 서브 픽셀(SP3)의 제어 영역(140)에 미리 설정된 주기로 제2 전압(V2) 및 제3 전압(V3)을 인가하기 위한 신호일 수 있으며, 제4 복조 제어 신호(VCS4)는 도 2의 제4 서브 픽셀(SP4)의 제어 영역(140)에 미리 설정된 주기로 제2 전압(V2) 및 제3 전압(V3)을 인가하기 위한 신호일 수 있다.
제1 내지 제4 서브 픽셀들(SP1 내지 SP4)은 복조 제어 신호들(VCS1, VCS2, VCS3 및 VCS4)이 제2 전압 값(V2)을 갖는 타이밍에 입사한 입사광에 대응하는 전자를 검출할 수 있다.
예시적으로, 제1 내지 제4 서브 픽셀들(SP1 내지 SP4)에서 각각 생성된 전자들은 제1 내지 제4 복조 제어 신호(VCS1 내지 VCS4)들이 제2 전압 값(V2)을 가질 때 검출 영역(130)에 의해 캡처될 수 있다.
캡처된 전자는 전송 트랜지스터(TX)를 통해 이동한 후, 플로팅 디퓨전 영역(FD)에 축적된 전자가 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)를 거쳐 픽셀 신호로 출력될 수 있다.
픽셀 신호가 출력된 후 제1 내지 제4 서브 픽셀들(SP1 내지 SP4)은 리셋 트랜지스터(RX)에 의해 소정의 전압(예컨대, 픽셀 전압(Vpx))으로 리셋될 수 있다.
각 서브 픽셀들(SP1 내지 SP4)은 개별적으로 리셋 트랜지스터(RX) 및 전송 트랜지스터(TX)를 포함할 수 있으며, 각 서브 픽셀들(SP1 내지 SP4) 별로 리셋 신호(RST) 및 전송 신호(TRG)가 인가될 수 있다. 리셋 신호(RST) 및 전송 신호(TRG)는 로우 드라이버(41)에 의해 인가될 수 있다.
단위 픽셀(PX)의 픽셀 신호 검출 동작 중, 전압 인가 영역(150)에는 제1 전압(V1)이 인가될 수 있다. 앞서 설명한 바와 같이, 전압 인가 영역(150)에 제1 전압(V1)이 인가됨으로써 검출 노드(130)에 의한 전자 검출이 용이해지고 인접한 서브 픽셀들(예를들어, SP1과 SP3) 간의 전자 이동으로 인한 노이즈가 감소될 수 있다.
변조광(ML)은 제어 블록(40)에 의해 제어되는 광원(10)이 대상 물체(1)에 조사하는 광을 의미할 수 있다. 변조광(ML)은 하이 레벨을 갖는 구간(광이 조사되는 구간)과 로우 레벨을 갖는 구간(광이 조사되지 않는 구간)을 교번적으로 갖도록 생성될 수 있다.
입사광(IL)은 기판으로 입사되어 광전 효과를 통해 전자-정공 쌍을 발생 시키는 광을 의미할 수 있다. 입사광(IL)은 이미지 센싱 장치(ISD)와 대상 물체(1)간의 거리에 따라 위상차(θ)가 달라질 수 있다.
도 5에 도시된 변조광(ML)과 입사광(IL)의 레벨은 광의 세기를 의미할 수 있다. 예컨대, H는 세기가 강한 광을, L은 세기가 약한 광을 의미할 수 있다.
각 서브 픽셀들(SP1 내지 SP4)에 포함된 검출 영역(130)에서 입사광(IL)에 의해 발생된 전자에 대한 캡쳐가 수행되는 동안 제1 복조 제어 신호(VCS1), 제2 복조 제어 신호(VCS2), 제3 복조 제어 신호(VCS3) 및 제4 복조 제어신호(VCS4) 각각은 접속된 제어 영역(140)에 제2 전압(V2) 및 제3 전압(V3)을 미리 설정된 주기에 따라 교번적으로 인가할 수 있다.
복조 제어 신호가 제어 영역(140)에 제2 전압(V2)을 인가하기 위한 복조 드라이버(42)의 논리 레벨을 로직 하이(H)라고 할 수 있다. 또한, 복조 제어 신호가 제어 영역(140)에 제3 전압(V3)을 인가하기 위한 복조 드라이버(42)의 논리 레벨을 로직 로우(L)라고 할 수 있다. 예시적으로, 제2 전압(V2)은 1.2V이고, 제3 전압(V3)은 0V일 수 있다.
또한, 제1 복조 제어 신호(VCS1)는 변조광(ML)과 동일한 위상을 갖는 신호이고, 제2 복조 제어 신호(VCS2)는 변조광(ML)과 π(rad)의 위상차를 갖는 신호일 수 있다. 제3 복조 제어신호 (VCS3)는 변조광(ML)과 π /2(rad)의 위상차를 갖는 신호이고, 제4 복조 제어신호 (VCS4)는 변조광(ML)과 3 π/2(rad)의 위상차를 갖는 신호일 수 있다.
본 개시에서는 변조광(ML)을 생성하기 위한 광 변조 신호와 변조광(ML) 사이의 위상 차는 없다고 가정하기로 하며, 이에 따라 광 변조 신호와 변조광(ML)은 서로 동일한 위상을 가질 수 있다.
제1 내지 제4 복조 제어 신호들(VCS1 내지 VCS4)에 의해 각 서브 픽셀들(SP1 내지 SP4)에 포함되는 제어 영역(140)에 제2 전압(V2)과 제3 전압(V3)이 일정 주기로 인가되는 바, 제1 구간 내지 제12 구간(PR1 내지 PR12)을 중심으로 서브 픽셀(SP1 내지 SP4)들의 검출 동작을 설명한다.
제1 복조 제어 신호(VCS1)는 제1 구간(PR1), 제2 구간(PR2), 제3 구간(PR3), 제7 구간(PR7), 제8 구간(PR8) 및 제9 구간(PR9)에서 제2 전압(V2)을 가질 수 있고, 그 외 구간에서 제3 전압(V3)을 가질 수 있다.
제2 복조 제어 신호(VCS2)는 제4 구간(PR4), 제5 구간(PR5), 제6 구간(PR6), 제9 구간(PR9), 제11 구간(PR11) 및 제12 구간(PR12)에서 제2 전압(V2)을 가질 수 있고, 그 외 구간에서 제3 전압(V3)을 가질 수 있다.
제3 복조 제어 신호(VCS3)는 제3 구간(PR3), 제4 구간(PR4), 제5 구간(PR5) 제9 구간(PR9), 제10 구간(PR10) 및 제11 구간(PR11)에서 제2 전압(V2)을 가질 수 있고, 그 외 구간에서 제3 전압(V3)을 가질 수 있다.
제4 복조 제어 신호(VCS4)는 제6 구간(PR6), 제7 구간(PR7), 제8 구간(PR8) 및 제12 구간(PR12)에서 제2 전압(V2)을 가질 수 있고, 그 외 구간에서 제3 전압(V3)을 가질 수 있다.
하나의 단위 픽셀(PX)에 포함되는 서브 픽셀들(SP1 내지 SP4)에 각각 인가되는 제1 내지 제4 복조 제어 신호(VCS1 내지 VCS4)들은 특정 구간에서 동시에 제2 전압(V2)을 가질 수 있다. 따라서, 하나의 단위 픽셀(PX)에 포함되는 임의의 두 서브 픽셀들(예를들어, SP1 및 SP3)에 동시에 제2 전압(V2)이 인가될 수 있다.
예를 들어, 제1 서브 픽셀(SP1)에 인가되는 제1 복조 제어 신호(VCS1) 및 제3 서브 픽셀(SP3)에 인가되는 제3 복조 제어 신호(VCS3)는 제3 구간(PR3) 및 제9 구간(PR9)에서 동시에 제2 전압(V2)을 가질 수 있다. 따라서, 제3 구간(PR3) 및 제9 구간(PR9)에서 제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)에 각각 포함되는 제어 영역(140)에 제2 전압(V2)이 인가될 수 있다.
본 발명의 단위 픽셀(PX)에 포함되는 제1 분리부(110)는 인접한 서브 픽셀들(예를들어, SP1 및 SP2) 간의 전자 이동을 제어하는 바, 본 발명의 복조 드라이버(42)는 인접한 서브 픽셀들(예를들어, SP1 및 SP3)에 동시에 제2 전압(V2)을 인가하여 전자를 캡처할 수 있다.
인접한 서브 픽셀들(SP1 내지 SP4)에 포함되는 제어 영역(140)들에 제2 전압(V2)을 인가하는 복조 제어 신호들이 동시에 인가됨으로써 각 서브 픽셀들(SP1 내지 SP4)로부터 전자를 검출하기 위한 시간이 감소될 수 있다.
입사광(IL)은 변조광(ML)과 위상차(θ)를 갖는 상태로 기판에 입사할 수 있다. 예를 들어, 입사광(IL)은 제2 구간(PR2), 제3 구간(PR3), 제4 구간(PR4), 제8 구간(PR8), 제9 구간(PR9) 및 제10 구간(PR10)에서 강한 세기(H, 하이 레벨)를 가질 수 있다.
제1 내지 제4 서브 픽셀들(SP1 내지 SP4)은 각각 인가되는 복조 제어 신호들(VCS1 내지 VCS4)이 로직 하이(H)값을 갖는 구간에서 입사광(IL)에 의해 발생한 전자를 캡처할 수 있다.
제1 서브 픽셀(SP1)은 제2 구간(PR2), 제3 구간(PR3), 제8 구간(PR8) 및 제9 구간(PR9)에서 입사광(IL)에 의한 전자를 캡처할 수 있다.
제1 서브 픽셀(SP1)에 인가되는 제1 복조 제어 신호(VCS1)는 제2 전압(V2) 및 제3 전압(V3)이 주기적으로 반복되는 바, 제1 서브 픽셀(SP1)이 제2 구간(PR2) 및 제3 구간(PR3)에서 캡처한 전자의 양과 제8 구간(PR8) 및 제9 구간(PR9)에서 캡처한 전자의 양은 동일할 수 있다. 제1 서브 픽셀(SP1)이 제2 구간(PR2) 및 제3 구간(PR3)에서 캡처한 전자를 Q(0)로 정의할 수 있다.
제2 서브 픽셀(SP2)은 제4 구간(PR4) 및 제10 구간(PR10)에서 입사광(IL)에 의한 전자를 캡처할 수 있다.
제2 서브 픽셀(SP2)에 인가되는 제2 복조 제어 신호(VCS2)는 제2 전압(V2) 및 제3 전압(V3)이 주기적으로 반복되는 바, 제2 서브 픽셀(SP2)이 제4 구간(PR4)에서 캡처한 전자의 양과 제10 구간(PR10)에서 캡처한 전자의 양은 동일할 수 있다. 제2 서브 픽셀(SP2)이 제4 구간(PR4)에서 캡처한 전자를 Q(π)로 정의할 수 있다.
제3 서브 픽셀(SP3)은 제3 구간(PR3), 제4 구간(PR4), 제9 구간(PR9) 및 제10 구간(PR10)에서 입사광(IL)에 의한 전자를 캡처할 수 있다.
제3 서브 픽셀(SP3)에 인가되는 제3 복조 제어 신호(VCS3)는 제2 전압(V2) 및 제3 전압(V3)이 주기적으로 반복되는 바, 제3 서브 픽셀(SP3)이 제3 구간(PR3) 및 제4 구간(PR4)에서 캡처한 전자의 양과 제9 구간(PR9) 및 제10 구간(PR10)에서 캡처한 전자의 양은 동일할 수 있다. 제3 서브 픽셀(SP3)이 제3 구간(PR3) 및 제4 구간(PR4)에서 캡처한 전자를 Q(π/2)로 정의할 수 있다.
제4 서브 픽셀(SP4)은 제8 구간(PR8)에서 입사광(IL)에 의한 전자를 캡처할 수 있다.
제4 서브 픽셀(SP4)이 제8 구간(PR8)에서 캡처한 전자를 Q(3π/2)로 정의할 수 있다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(ISD)는 단위 픽셀(PX)을 구성하는 인접한 네 서브 픽셀들(SP1, SP2, SP3, SP4) 단위로 센싱 동작 및 거리 정보 검출을 수행할 수 있다.
본 발명의 일 실시 예에 따른 픽셀 어레이(30)에 배치되는 단위 픽셀(PX)들은 각각 상기 제1 내지 제4 복조 제어 신호(VCS1 내지 VCS4)중 어느 하나에 대응하는 복조 제어 신호를 인가 받는 제1 서브 픽셀 내지 제4 서브 픽셀 들(SP1, SP2, SP3, SP4)을 포함할 수 있다.
각각의 서브 픽셀들(SP1, SP2, SP3, SP4)은 플로팅 디퓨전 영역(FD)으로 전달된 전자에 대응하는 픽셀 신호를 출력할 수 있다. 출력된 픽셀 신호를 처리하여 이미지 프로세서(미도시)가 이미지 센싱 장치(ISD)와 대상 물체(1)간의 거리를 획득할 수 있다.
다시 말해, 이미지 센싱 장치(ISD)는 검출된 Q(0), Q(π/2), Q(π), Q(3π/2)를 이용해 위상차(θ)를 연산할 수 있다.
픽셀 어레이(30)에 입사한 입사광(IL)에 의해 생성된 전자들은 인접한 4개의 서브 픽셀들(SP1, SP2, SP3 및 SP4)에 의해 위상 별로 나뉘어 캡쳐될 수 있다.
Q(0)를 획득하기 위한 제1 복조 제어 신호(VCS1), Q(π)를 획득하기 위한 제2 복조 제어 신호(VCS2), Q(π/2)를 획득하기 위한 제3 복조 제어 신호(VCS3) 및 Q(3π/2)을 획득하기 위한 제4 복조 제어 신호(VCS4)가 각각 π/2(rad)씩 위상차를 가짐에 따라, 이미지 프로세서(미도시)는 인접한 4개의 서브 픽셀들(SP1, SP2, SP3, SP4)로부터 각각 Q(0)에 대응하는 영상 데이터, Q(π)에 대응하는 영상 데이터, Q(π/2)에 대응하는 영상 데이터 및 Q(3π/2)에 대응하는 영상 데이터를 수신할 수 있다.
이미지 프로세서(미도시)는 상기 영상 데이터들을 기초로 위상 차를 산출하고, 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리를 획득할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 단위 픽셀(PX)이 동작할 때 인가되는 전압 및 단위 픽셀(PX)의 포텐셜 분포를 예시적으로 나타낸 것이다.
도 6은 단위 픽셀(PX)이 도 5의 제7 구간(PR7) 내지 제8 구간(PR8) 동작 시, 제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)에 인가되는 전압을 도시한 것일 수 있다.
도 6에서는 제7 구간(PR7) 내지 제8 구간(PR8)의 동작 타이밍을 예시적으로 도시하였으나, 제4 구간(PR4) 내지 제5 구간(PR5)의 동작 타이밍 시, 단위 픽셀(PX)에 포함되는 임의의 두 서브 픽셀(예를 들어, SP2 및 SP4)에 대한 포텐셜 분포 또한 도 6과 실질적으로 동일할 수 있다. 이때, 제2 서브 픽셀(SP2) 영역은 도 6의 제1 서브 픽셀(SP1) 영역에 대응될 수 있고, 제4 서브 픽셀(SP4) 영역은 도 6의 제3 서브 픽셀(SP3) 영역에 대응될 수 있다.
또한, 서브 픽셀들(SP1 내지 SP4)에 각각 인가되는 제1 내지 제4 복조 제어 신호(VCS1 내지 VCS4)들은 미리 설정된 주기로 반복되는 신호인 바, 상기 포텐셜 분포는 다른 동작 타이밍에도 동일하게 적용될 수 있다.
예를들어, 제1 구간(PR1) 내지 제2 구간(PR2)에 대하여, 제1 서브 픽셀(SP1) 및 제3 서브 픽셀(SP3)에 인가되는 전압이 도 6과 실질적으로 동일할 수 있다.
도 6을 참조하면, 도 5의 제7 구간(PR7) 내지 제8 구간(PR8)에서 제1 서브 픽셀(SP1)에 포함되는 제어 영역(140)에 제2 전압(V2, 예시적으로 1.2V)이 인가되고, 제2 서브 픽셀(SP2)에 포함되는 제어 영역(140)에 제3 전압(V3, 예시적으로 0V)이 인가될 수 있다.
또한, 전압 인가 영역(150)에 제1 전압(V1, 예시적으로 -0.2 내지 -0.5V)이 인가되고, 제2 분리부(120)에 그라운드 전압(VGND 예시적으로, 0V)이 인가될 수 있다.
이때, 도 6에서 전압 인가 영역(150)과 제어 영역(140)간에 흐르는 전류의 일부가 예시적으로 도시될 수 있다. 또한, 제1 서브 픽셀(SP1)에 포함되는 제어 영역(140)과 제2 분리부(120) 사이에서 전류가 흐를 수 있다.
전류의 흐름은 전자의 움직임과 반대 방향일 수 있다. 다시 말해, 전류가 제1 서브 픽셀(SP1)에 포함되는 제어 영역(140)으로부터 전압 인가 영역(150)으로 흐르는 경우, 전자는 전압 인가 영역(150)으로부터 제1 서브 픽셀(SP1)에 포함되는 제어 영역(140)으로 이동할 수 있다.
단위 픽셀(PX)의 동작 중 검출 영역(130)에 검출 전압(VDR)이 인가될 수 있다. 검출 영역(130)은 전류를 따라 이동하는 전자를 캡처할 수 있다.
전압 인가 영역(150)에 음의 전압이 인가되는 경우, 제3 전압(V3)이 인가된 제어 영역(140)과 전압 인가 영역(150) 사이에 전위차가 발생할 수 있다. 다시 말해, 제3 전압(V3)이 인가된 제어 영역(140)으로부터 음의 전압(제1 전압, V1)이 인가된 전압 인가 영역(150)으로 전류가 흐를 수 있다. 도 6을 참조하면, 제3 서브 픽셀(SP3)에 포함된 제어 영역(140)과 전압 인가 영역(150) 사이에 전류가 흐를 수 있다.
제3 전압(V3)이 인가된 제어 영역(140)과 전압 인가 영역(150)사이에 전위차가 발생함에 따라 제3 전압(V3)이 인가된 서브 픽셀(예를들어, SP3)로부터 제2 전압(V2)이 인가된 서브 픽셀(예를들어, SP1)로 이동하는 전자를 감소시킬 수 있다. 이때, 이동이 제한되는 전자는 이전 검출 동작 타이밍 시 생성된 전자(예를 들어, 도 5의 제3 구간(PR3) 내지 제5 구간(PR5) 중 SP3에서 생성된 전자)일 수 있다.
만약, 전압 인가 영역(150)에 인가되는 전압과 제어 영역(140)에 인가되는 전압 간의 전위차가 없는 경우, 제3 전압(V3)이 인가된 서브 픽셀(예를들어, 도 6의 SP3)에서 생성되었으나, 검출 동작 시 미처 캡처되지 못한 전자가 제2 전압(V2)이 인가된 서브 픽셀(예를들어, 도 6의 SP1)로 용이하게 이동할 수 있다.
반면, 본 발명의 일 실시 예와 같이 전압 인가 영역(150)에 음의 전압(V1)이 인가되는 경우, 제3 전압(V3)보다 제1 전압(V1)이 더 낮기 때문에 전압 인가 영역(150)과 제3 전압(V3)이 인가된 제어 영역(140) 사이에서 전류가 흐르게 되고, 서브 픽셀(예를들어, 도 6의 SP3)에서 생성되었으나 검출 동작 시 캡처 되지 않았던 전자가 제2 전압(V2)이 인가된 인접 서브 픽셀(예를들어, 도 6의 SP1)로 용이하게 이동하지 못할 수 있다.
도 6을 통해 단위 픽셀(PX)에 대한 단면과 대응하는 포텐셜 에너지 분포가 도시된다.
전자는 전압이 낮은 영역으로부터 전압이 높은 영역으로 이동할 수 있다. 다시 말해, 전압이 낮은 영역일수록 전자의 포텐셜 에너지가 높은 영역일 수 있다.
도 5에 따르면, 단위 픽셀(PX)이 동작하는 동안 전압 인가 영역(150)에 제1 전압(V1)이 인가될 수 있다.
제1 전압(V1)은 제2 전압(V2), 제3 전압(V3) 및 검출 전압(VDR)보다 작은 값(예를들어, -0.2V 내지 -0.5V)이므로, 제1 전압(V1)이 인가된 영역에서 전자의 포텐셜이 가장 높을 수 있다.
도 5의 제1 구간(PR1)내지 제2 구간(PR2)에서 제1 서브 픽셀(SP1)의 제어 영역(140)에는 제2 전압(V2)이 인가될 수 있다. 제2 전압(V2)은 제3 전압(V3)보다 높고, 제1 전압(V1)보다 낮으므로, 제1 서브 픽셀(SP1)에서 생성된 전자는 제2 전압(V2)이 인가된 영역으로 이동할 수 있다.
제3 서브 픽셀(SP3)의 제어 영역(140)에는 제3 전압(V3)이 인가될 수 있다. 제3 전압(V3)은 제1 전압(V1)보다 높으므로, 제3 서브 픽셀(SP3)에서 생성된 전자는 전압 인가 영역(150)을 용이하게 넘어가지 못할 수 있다. 따라서, 전압 인가 영역(150)에 인가된 제1 전압(V1)에 의해 인접한 서브 픽셀에서 생성된 전자 이동에 의한 노이즈가 방지될 수 있다.
단위 픽셀(PX)에 포함되는 검출 영역(130)들에는 검출 전압(VDR)이 인가될 수 있다. 검출 전압(VDR)은 예시적으로 2.8V일 수 있다. 서브 픽셀(예를 들어, SP1 내지 SP4)에서 각각 생성된 전자들은 포텐셜이 가장 낮은 영역인 검출 영역(130)들로 각각 이동할 수 있다.
각 단위 픽셀(PX)들에 포함된 서브 픽셀들(예를들어, SP1 내지 SP4)은 인접한 단위 픽셀(PX)들과 제2 분리부(120)에 의해 분리될 수 있다. 제2 분리부(120)는 각 단위 픽셀(PX)들에 포함되는 광전 변환 영역(160)들을 물리적, 전기적으로 분리할 수 있다.
제2 분리부(120)가 광전 변환 영역(160)이 형성된 깊이와 동일하게 형성됨에 따라 인접한 단위 픽셀(PX)들 간의 전자 이동이 차단될 수 있다.
또한, 제2 분리부(120)에 그라운드 전압(VGND)이 인가되고, 검출 전압(VDR)보다 그라운드 전압(VGND)이 낮은 경우, 제2 분리부(120)에 의해 전자들이 인접한 단위 픽셀(PX)로 넘어가는 것이 방지될 수 있다.
도 7 내지 도 8은 제1 분리부 및 제2 분리부를 형성하는 방법을 예시적으로 도시한 것이다.
도 7의 실시 예에 따르면, 제1 분리부(110)는 제1 도핑 영역(112), 제2 도핑 영역(114) 및 제3 도핑 영역(116)을 포함할 수 있고, 제2 분리부(120)는 제4 도핑 영역(122), 제5 도핑 영역(124) 및 제6 도핑 영역(126)을 포함할 수 있다.
제3 도핑 영역(116)은 제1 도핑 영역(112)보다 낮은 도핑 농도를 가지는 영역으로, 이온 주입 공정(ion implantation process)에 의해 형성될 수 있다. 마찬가지로 제6 도핑 영역(126)은 제4 도핑 영역(122)보다 낮은 도핑 농도를 가지는 영역으로, 이온 주입 공정(ion implantation process)에 의해 형성될 수 있다. 주입되는 이온의 도전형은 P형일 수 있다.
이온 주입 공정에 의한 분리부(110, 120)의 형성 깊이는 이온 주입 깊이의 한계에 의해 제한될 수 있다.
도 7의 실시 예와 같이, 제3 도핑 영역(116)을 제1 도핑 영역(112) 및 제2 도핑 영역(114)과 기판에 대하여 동일한 방향으로부터 형성하는 경우, 제1 분리부(110)가 형성될 수 있는 깊이가 제한될 수 있다. 마찬가지로, 제6 도핑 영역(126)을 제4 도핑 영역(124) 및 제5 도핑 영역(126)과 기판에 대하여 동일한 방향으로부터 형성하는 경우, 제2 분리부(120)가 형성될 수 있는 깊이가 제한될 수 있다.
따라서, 제1 분리부(110) 및 제2 분리부(120)에 포함되는 도핑 영역들을 기판에 대하여 동일한 방향으로부터 도핑하여 형성하는 경우, 제1 분리부(110) 및 제2 분리부(120)가 도핑되는 기판 또는 에피텍셜 층의 두께가 제한될 수 있다.
도 8의 실시 예에 따르면, 제1 분리부(110)는 제1 도핑 영역(112), 제2 도핑 영역(114) 및 제3 도핑 영역(116)을 포함할 수 있고, 제2 분리부(120)는 제4 도핑 영역(122), 제5 도핑 영역(124) 및 제6 도핑 영역(126)을 포함할 수 있다.
도 7의 실시 예와 달리, 도 8의 실시 예는 제3 도핑 영역(116)이 기판에 대하여 제1 도핑 영역(112) 및 제2 도핑 영역(114)과 반대 방향에서 도핑될 수 있다. 마찬가지로, 제6 도핑 영역(126)이 기판에 대하여 제4 도핑 영역(122) 및 제5 도핑 영역(124)과 반대 방향에서 도핑될 수 있다. 이러한 도핑 방법을 Back side implant라고 할 수 있다. 제3 도핑 영역(116) 및 제6 도핑 영역(126)이 도핑되는 반도체 기판 또는 에피텍셜 층의 후면으로부터 도핑될 수 있다.
제3 도핑 영역(116)은 제1 도핑 영역(112)보다 낮은 도핑 농도를 가지는 영역으로, 이온 주입 공정(ion implantation process)에 의해 형성될 수 있다. 마찬가지로 제6 도핑 영역(126)은 제4 도핑 영역(122)보다 낮은 도핑 농도를 가지는 영역으로, 이온 주입 공정(ion implantation process)에 의해 형성될 수 있다. 주입되는 이온의 도전형은 P형일 수 있다.
제3 도핑 영역(116)을 제1 도핑 영역(112) 및 제2 도핑 영역(114)과 반대 방향에서 도핑하는 경우, 에피텍셜 층 또는 반도체 기판의 두께를 제한하지 않고 반도체 기판 또는 에피텍셜 층 전체에 걸쳐 제1 분리부(110)가 형성될 수 있다.
마찬가지로, 제6 도핑 영역(126)을 제4 도핑 영역(122) 및 제5 도핑 영역(124)과 반대 방향에서 도핑하는 경우, 에피텍셜 층 또는 반도체 기판의 두께를 제한하지 않고 반도체 기판 또는 에피텍셜 층 전체에 걸쳐 제2 분리부(120)가 형성될 수 있다.
도 8의 실시 예에 따르면, 제3 도핑 영역(116) 및 제6 도핑 영역(126)은 제1 도핑 영역(112), 제2 도핑 영역(114), 제4 도핑 영역(122) 및 제5 도핑 영역(124)이 형성된 이후 형성될 수 있다.
또한, 제3 도핑 영역(116) 및 제6 도핑 영역(126)이 기존에 형성된 제1 도핑 영역(112), 제2 도핑 영역(114), 제4 도핑 영역(122) 및 제5 도핑 영역(124)과 함께 분리부들(110, 120)을 형성할 수 있도록 PR 마스크(photo resist mask)를 이용하여 제3 도핑 영역(116) 및 제6 도핑 영역(126)이 도핑되는 위치를 설정할 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 검출 영역을 포함하는 단위 픽셀을 도시한 것이다.
도 9에 따르면, 검출 영역(930)은 제어 영역(940) 주위에 형성되고, 제어 영역(940)과 전압 인가 영역(950) 사이가 오픈되는 구조로 형성될 수 있다.
검출 영역(930)이 제어 영역(940)과 전압 인가 영역(950)사이에서 오픈되는 구조로 형성되는 경우, 검출 영역(930)에 검출 전압(VDR)이 인가되더라도 제어 영역(940)과 전압 인가 영역(950) 사이에 흐르는 전류가 검출 전압(VDR)의 영향을 받지 않을 수 있다.
또한, 제어 영역(940) 및 검출 영역(930)은 각 서브 픽셀(SP1 내지 SP4)들에 대하여 제2 분리부(920)에 인접하도록 형성될 수 있다.
제어 영역(940) 및 검출 영역(930)이 제2 분리부(920)와 인접하게 형성되는 경우, 제어 영역(940) 및 검출 영역(930)이 각 서브 픽셀(SP1 내지 SP4)들의 중심에 형성되는 경우에 비해 제2 전압(V2)이 인가된 제어 영역(940)과 전압 인가 영역(950) 사이에 흐르는 전류의 경로가 증가될 수 있다.
제2 전압(V2)이 인가된 제어 영역(940)과 전압 인가 영역(950) 사이에 흐르는 전류의 경로가 증가되면, 각 서브 픽셀(SP1 내지 SP4)들에서 생성된 전자들이 상기 전류를 따라 용이하게 이동할 수 있다.
다시 말해, 제어 영역(940) 및 검출 영역(930)이 제2 분리부(920)와 인접하게 형성됨에 따라 제어 영역(940)과 전압 인가 영역(950) 사이에서 형성된 전자들이 검출 영역(930)을 통해 용이하게 캡처될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (17)

  1. 각각이 복수의 서브 픽셀들을 포함하는 단위 픽셀들을 포함하고,
    상기 단위 픽셀들 각각은
    서로 인접하는 상기 서브 픽셀들 사이에 위치하는 제1 분리부들;
    상기 서브 픽셀들을 둘러싸는 제2 분리부; 및
    상기 단위 픽셀의 중심에 위치하고 제1 전압이 인가되는 전압 인가 영역을 포함하고,
    상기 서브 픽셀들 각각은
    상기 서브 픽셀들이 위치한 기판 내에 전류를 발생 시키는 제어 영역; 및
    상기 전류에 의해 이동하는 전자를 캡처하는 검출 영역을 포함하는 이미지 센싱 장치.
  2. 제1 항에 있어서,
    상기 제1 분리부들 및 상기 제2 분리부에는,
    그라운드 전압이 인가되고,
    상기 제1 전압은 상기 그라운드 전압보다 낮은 이미지 센싱 장치.
  3. 제1 항에 있어서,
    상기 제1 분리부들은 각각,
    상기 기판에 대하여 제1 깊이를 갖는 제1 도핑 영역, 상기 기판에 대하여 제2 깊이를 갖는 제2 도핑 영역 및 상기 기판에 대하여 제3 깊이를 갖는 제3 도핑 영역을 포함하고, 상기 제1 깊이, 상기 제2 깊이 및 상기 제3 깊이의 합은 상기 기판의 깊이와 동일한 이미지 센싱 장치.
  4. 제3 항에 있어서,
    상기 제1 도핑 영역 및 상기 제2 도핑 영역의 도핑 농도는 서로 다른 이미지 센싱 장치.
  5. 제1 항에 있어서,
    상기 제2 분리부는,
    상기 기판에 대하여 제4 깊이를 갖는 제4 도핑 영역, 상기 기판에 대하여 제5 깊이를 갖는 제5 도핑 영역 및 상기 기판에 대하여 제6 깊이를 갖는 제6 도핑 영역을 포함하고, 상기 제4 깊이, 상기 제5 깊이 및 상기 제6 깊이의 합은 상기 기판의 깊이와 동일한 이미지 센싱 장치.
  6. 제5 항에 있어서,
    상기 제4 도핑 영역 및 상기 제5 도핑 영역의 도핑 농도는 서로 다른 이미지 센싱 장치.
  7. 제1 항에 있어서
    상기 제어 영역에 복조 제어 신호가 인가되고,
    상기 복조 제어 신호는 제2 전압 및 제3 전압이 미리 설정된 주기로 반복되는 이미지 센싱 장치.
  8. 제7 항에 있어서,
    상기 제2 전압 및 상기 제3 전압은 상기 제1 전압보다 큰 이미지 센싱 장치.
  9. 제8 항에 있어서,
    상기 복조 제어 신호는 제1 복조 제어 신호, 제2 복조 제어 신호, 제3 복조 제어 신호 및 제4 복조 제어 신호 중 하나이고,
    상기 제1 복조 제어 신호는 상기 제2 복조 제어 신호와 90도의 위상차를 갖고,
    상기 제2 복조 제어 신호는 상기 제3 복조 제어 신호와 90도의 위상차를 갖고,
    상기 제3 복조 제어 신호는 상기 제4 복조 제어 신호와 90도의 위상차를 갖고,
    상기 제4 복조 제어 신호는 상기 제1 복조 제어 신호와 90도의 위상차를 갖는 이미지 센싱 장치.
  10. 제9 항에 있어서,
    상기 단위 픽셀에 포함되는 상기 서브 픽셀들 각각에 인가되는 상기 복조 제어 신호는 상기 제1 복조 제어 신호, 상기 제2 복조 제어 신호, 상기 제3 복조 제어 신호 및 상기 제4 복조 제어 신호 중 하나인 이미지 센싱 장치.
  11. 제1 항에 있어서,
    상기 검출 영역은 상기 제어 영역 및 상기 제2 분리부 사이에 위치하는 이미지 센싱 장치.
  12. 제11 항에 있어서,
    상기 검출 영역은 상기 제어 영역을 둘러싸고, 상기 제어 영역과 상기 전압 인가 영역 사이가 개방되는 이미지 센싱 장치.
  13. 제1 항에 있어서,
    상기 전류는, 상기 제어 영역, 상기 제1 분리부들 및 상기 제2 분리부로부터 상기 전압 인가 영역으로 흐르는 이미지 센싱 장치.
  14. 제1 항에 있어서,
    상기 전압 인가 영역은 상기 제1 분리부들과 이격되어 형성되는 이미지 센싱 장치.
  15. 서브 픽셀들이 2X2 매트릭스 형태로 배열되는 단위 픽셀의 중심에 배치된 전압 인가 영역;
    상기 서브 픽셀들을 인접한 다른 서브 픽셀들과 분리하는 제1 분리부; 및
    상기 서브 픽셀들을 인접한 다른 단위 픽셀들과 분리하는 제2 분리부를 포함하고,
    상기 전압 인가 영역에 인가되는 제1 전압은 음의 전압인 이미지 센싱 장치.
  16. 제15 항에 있어서,
    상기 서브 픽셀들 각각은
    입사광으로부터 전자를 생성하는 광전 변환 영역;
    홀 전류를 따라 이동하는 상기 전자를 캡처하는 검출 영역; 및
    상기 제1 분리부, 상기 제2 분리부 및 상기 전압 인가 영역 중 적어도 어느 하나에 대하여 상기 홀 전류가 흐르는 제어 영역을 포함하는 이미지 센싱 장치.
  17. 제16 항에 있어서,
    상기 제어 노드들은,
    제2 전압 또는 제3 전압을 갖는 복조 제어 신호를 인가 받아 상기 홀 전류를 발생시키는 이미지 센싱 장치.
KR1020210015576A 2021-02-03 2021-02-03 이미지 센싱 장치 KR20220112060A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210015576A KR20220112060A (ko) 2021-02-03 2021-02-03 이미지 센싱 장치
CN202111542053.2A CN114866711A (zh) 2021-02-03 2021-12-16 图像感测装置
US17/559,304 US12113085B2 (en) 2021-02-03 2021-12-22 Image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210015576A KR20220112060A (ko) 2021-02-03 2021-02-03 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20220112060A true KR20220112060A (ko) 2022-08-10

Family

ID=82611660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210015576A KR20220112060A (ko) 2021-02-03 2021-02-03 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US12113085B2 (ko)
KR (1) KR20220112060A (ko)
CN (1) CN114866711A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363271B (zh) * 2021-05-31 2023-12-22 武汉新芯集成电路制造有限公司 感光阵列及成像设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3193369B1 (en) * 2016-01-15 2021-11-17 Sony Depthsensing Solutions N.V. A detector device with majority current and isolation means
KR102513840B1 (ko) * 2017-11-15 2023-03-23 엘지디스플레이 주식회사 표시패널
US10741592B2 (en) * 2018-06-07 2020-08-11 Semiconductor Components Industries, Llc Image sensors with multi-photodiode image pixels and vertical transfer gates
JP7175655B2 (ja) 2018-07-18 2022-11-21 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
KR102609559B1 (ko) * 2019-04-10 2023-12-04 삼성전자주식회사 공유 픽셀들을 포함하는 이미지 센서

Also Published As

Publication number Publication date
US20220246650A1 (en) 2022-08-04
US12113085B2 (en) 2024-10-08
CN114866711A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
KR20220000562A (ko) 이미지 센싱 장치
KR20210114786A (ko) 이미지 센서
KR20210145390A (ko) 이미지 센싱 장치
US20240088177A1 (en) Image sensing device
US12113085B2 (en) Image sensing device
KR20210074654A (ko) 이미지 센싱 장치
JP2023061391A (ja) イメージセンシング装置
CN114697580B (zh) 图像感测装置
US11671722B2 (en) Image sensing device
KR20220141005A (ko) 이미지 센싱 장치
US11942492B2 (en) Image sensing device
CN114640810B (zh) 图像感测装置
US20230050069A1 (en) Image sensing device
KR20210064687A (ko) 이미지 센서
US20220415942A1 (en) Image sensing device
US12132068B2 (en) Image sensing device
US20230246058A1 (en) Image sensing device
US20240145523A1 (en) Image sensing device
KR20220072257A (ko) 이미지 센싱 장치
KR20240121585A (ko) 이미지 센싱 장치