KR20210064687A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20210064687A
KR20210064687A KR1020190153176A KR20190153176A KR20210064687A KR 20210064687 A KR20210064687 A KR 20210064687A KR 1020190153176 A KR1020190153176 A KR 1020190153176A KR 20190153176 A KR20190153176 A KR 20190153176A KR 20210064687 A KR20210064687 A KR 20210064687A
Authority
KR
South Korea
Prior art keywords
gate
photodiode
transfer
gate insulating
transfer gate
Prior art date
Application number
KR1020190153176A
Other languages
English (en)
Inventor
장재형
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190153176A priority Critical patent/KR20210064687A/ko
Priority to CN202010473620.2A priority patent/CN112866595A/zh
Priority to US16/897,820 priority patent/US11411042B2/en
Publication of KR20210064687A publication Critical patent/KR20210064687A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/32—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S17/36—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated with phase comparison between the received signal and the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4913—Circuits for detection, sampling, integration or read-out
    • G01S7/4914—Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Abstract

본 발명의 일 실시 예에 따른 이미지 센서는, 포토 다이오드 및 상기 포토 다이오드의 좌우로 상기 포토 다이오드와 소정 거리 이격되어 배치되는 제1 및 제2 플로팅 디퓨전 노드를 포함하는 기판, 상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드 및 상기 제1 플로팅 디퓨전 노드와 오버랩되도록 배치되는 제1 전송 게이트, 및 상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드 및 상기 제2 플로팅 디퓨전 노드와 오버랩되도록 배치되는 제2 전송 게이트를 포함하며, 상기 제1 전송 게이트와 상기 제2 전송 게이트 각각은, 적어도 일부가 상기 포토 다이오드와 오버랩되는 제1 게이트 절연막과, 적어도 일부가 상기 제1 또는 제2 플로팅 디퓨전 노드와 오버랩되는 제2 게이트 절연막을 포함하고, 상기 제1 게이트 절연막의 두께는 상기 제2 게이트 절연막의 두께보다 더 클 수 있다.

Description

이미지 센서{Image Sensor}
본 개시는 대상 물체와의 거리를 감지하기 위한 이미지 센서에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 장치이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
이미지 센서는 크게 CCD(Charge Coupled Device) 이미지 센서와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분될 수 있다. CCD 이미지 센서는 CMOS 이미지 센서에 비해 잡음(noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, CMOS 이미지 센서는 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 용이하고 전력 소모가 매우 낮으며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가가 낮다. 최근에는 모바일 기기에 보다 적합한 특성으로 인하여 CMOS 이미지 센싱 장치가 많이 이용되고 있다.
본 발명의 기술적 사상은 고속의 거리 센싱 동작을 효과적으로 수행할 수 있는 이미지 센서를 제공할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 본 발명의 일 실시 예에 따른 이미지 센서는, 포토 다이오드 및 상기 포토 다이오드의 좌우로 상기 포토 다이오드와 소정 거리 이격되어 배치되는 제1 및 제2 플로팅 디퓨전 노드를 포함하는 기판, 상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드 및 상기 제1 플로팅 디퓨전 노드와 오버랩되도록 배치되는 제1 전송 게이트, 및 상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드 및 상기 제2 플로팅 디퓨전 노드와 오버랩되도록 배치되는 제2 전송 게이트를 포함하며, 상기 제1 전송 게이트와 상기 제2 전송 게이트 각각은, 적어도 일부가 상기 포토 다이오드와 오버랩되는 제1 게이트 절연막과, 적어도 일부가 상기 제1 또는 제2 플로팅 디퓨전 노드와 오버랩되는 제2 게이트 절연막을 포함하고, 상기 제1 게이트 절연막의 두께는 상기 제2 게이트 절연막의 두께보다 더 클 수 있다.
본 발명의 다른 실시예에 따른 이미지 센서는, 포토 다이오드를 포함하는 기판, 상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드의 일측과 오버랩되도록 배치되는 제1 전송 게이트, 상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드의 타측과 오버랩되도록 배치되는 제2 전송 게이트, 및 상기 제1 전송 게이트와 상기 제2 전송 게이트의 사이에 배치되는 포토 다이오드 게이트를 포함하며, 상기 제1 전송 게이트와 상기 제2 전송 게이트 각각은, 적어도 일부가 상기 포토 다이오드와 오버랩되는 제1 게이트 절연막과, 상기 제1 게이트 절연막보다 두께가 더 얇은 제2 게이트 절연막을 포함하고, 상기 제1 전송 게이트가 로직 하이 레벨에 해당하는 제1 전송 신호를 인가받는 동안, 상기 제2 전송 게이트의 제1 게이트 절연막의 하부, 상기 제2 전송 게이트의 제2 게이트 절연막의 하부, 상기 포토 다이오드 게이트의 하부, 상기 제1 전송 게이트의 제1 게이트 절연막의 하부 및 상기 제1 전송 게이트의 제2 게이트 절연막의 하부로 갈수록 순차적으로 전위가 높아질 수 있다.
본 문서에 개시되는 실시 예들에 따르면, ToF 방식의 이미지 센서의 고속 동작시 광전하 전송 효율 및 광전하 전송 속도를 개선할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센서의 구성을 개략적으로 도시한 구성도이다.
도 2a는 도 1에 도시된 단위 픽셀의 일 실시예를 상세히 나타낸 도면이다.
도 2b는 도 1에 도시된 단위 픽셀의 다른 실시예를 상세히 나타낸 도면이다.
도 3a는 도 2a의 일부 영역을 보다 상세히 나타낸 도면이다.
도 3b는 도 2b의 일부 영역을 보다 상세히 나타낸 도면이다.
도 4는 단위 픽셀의 제1 구간에서의 전위 분포를 나타낸 도면이다.
도 5는 단위 픽셀의 제2 구간에서의 전위 분포를 나타낸 도면이다.
도 6은 단위 픽셀의 제3 구간에서의 전위 분포를 나타낸 도면이다.
도 7은 단위 픽셀의 제4 구간에서의 전위 분포를 나타낸 도면이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센서의 구성을 개략적으로 도시한 구성도이다.
도 1을 참조하면, 이미지 센서는 TOF(time of flight) 방식을 이용하여 대상 물체(1)와의 거리를 측정할 수 있다. 이러한 이미지 센서는 광원(100), 렌즈 모듈(200), 픽셀 어레이(300) 및 제어회로(400)를 포함할 수 있다.
광원(100)은 제어회로(400)로부터의 클락 신호(MLS)에 응답하여 대상 물체(1)에 광을 조사한다. 광원(100)은 특정 파장 대역의 광(예컨대, 근적외선, 적외선 또는 가시광)을 발광하는 레이저 다이오드(LD; Laser Diode)나 발광 다이오드(LED; Light Emitting Diode), 근적외선 레이저(NIR; Near Infrared Laser), 포인트 광원, 백색 램프 및 모노크로메이터(monochromator)가 조합된 단색(monochromatic) 조명원, 또는 다른 레이저 광원의 조합일 수 있다. 예를 들어, 광원(100)은 800㎚ 내지 1000㎚의 파장을 가지는 적외선을 발광할 수 있다. 광원(100)으로부터 조사되는 광은 미리 정해진 주파수로 변조된 변조광일 수 있다. 도 1에서는 설명의 편의를 위해 하나의 광원(100)만을 도시하였으나, 복수의 광원들이 렌즈 모듈(200)의 주변에 배열될 수도 있다.
렌즈 모듈(200)은 대상 물체(1)로부터 반사된 광을 수집하여 픽셀 어레이(300)의 픽셀들(PX)에 집중 시킬 수 있다. 예를 들어, 렌즈 모듈(200)은 유리 또는 플라스틱 표면의 집중 렌즈 또는 다른 원통형 광학 원소를 포함할 수 있다. 렌즈 모듈(200)은 광축을 중심으로 정렬된 복수의 렌즈들을 포함할 수 있다.
픽셀 어레이(300)는 2차원 매트릭스(matrix) 구조로 연속적으로 배열된(예를 들어, 컬럼(column) 방향 및 로우(row) 방향으로 연속적으로 배열된) 복수의 단위 픽셀들(PX)을 포함할 수 있다. 단위 픽셀들(PX)은 반도체 기판에 형성될 수 있으며, 각 단위 픽셀(PX)은 렌즈 모듈(200)을 통해 입사되는 광을 광의 세기에 대응하는 전기 신호로 변환하여 픽셀 신호를 출력할 수 있다. 이때, 픽셀 신호는 대상 물체(1)에 대한 색상을 나타내는 신호가 아닌 대상 물체(1)와의 거리를 나타내는 신호일 수 있다. 각 단위 픽셀(PX)은 Pinned Photodiode(PPD) 구조를 갖는 픽셀일 수 있다. 각 단위 픽셀(PX)의 보다 상세한 구조 및 동작에 대해서는 도 2a 이하를 참조하여 후술하기로 한다.
제어 회로(400)는 광원(100)을 제어하여 대상 물체(1)에 광을 조사하고, 픽셀 어레이(300)의 단위 픽셀들(PX)을 구동시켜 대상 물체(1)로부터 반사된 광에 대응되는 픽셀 신호들을 처리하여 대상 물체(1)의 표면에 대한 거리를 측정할 수 있다.
이러한 제어 회로(400)는 로우 디코더(row decoder, 410), 광원 드라이버(light source driver, 420), 타이밍 컨트롤러(timing controller, 430), 포토게이트 컨트롤러(photogate controller, 440) 및 로직 회로(logic circuit, 450)를 포함할 수 있다.
로우 디코더(410)는 타이밍 컨트롤러(430)로부터 출력된 타이밍 신호에 응답하여 픽셀 어레이(300)의 단위 픽셀들(PX)을 구동시킬 수 있다. 예를 들어, 로우 디코더(410)는 복수의 로우 라인들(row lines) 중에서 적어도 하나의 로우 라인을 선택할 수 있는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 리셋 트랜지스터를 제어하는 리셋 신호, 선택 트랜지스터를 제어하는 선택 신호 및 전송 트랜지스터의 동작을 제어하기 위한 전송 신호를 포함할 수 있다.
광원 드라이버(420)는 타이밍 컨트롤러(430)의 제어에 따라 광원(100)을 구동시킬 수 있는 클락 신호(MLS)를 생성할 수 있다. 클락 신호(MLS)는 미리 정해진 주파수로 변조된 신호일 수 있다.
타이밍 컨트롤러(430)는 로우 디코더(410), 광원 드라이버(420), 포토게이트 컨트롤러(440) 및 로직 회로(450)의 동작을 제어하기 위한 타이밍 신호를 생성할 수 있다.
포토게이트 컨트롤러(440)는 타이밍 컨트롤러(430)의 제어에 따라 포토 게이트 컨트롤 신호들을 생성하여 이들을 픽셀 어레이(300)로 공급할 수 있다. 도 1에서는 설명의 편의를 위하여 포토게이트 컨트롤러(440)에 대해서만 설명하나, 제어 회로(400)는 타이밍 컨트롤러(430)의 제어에 따라 복수의 포토다이오드 컨트롤 신호들을 생성하여 이들을 픽셀 어레이(300)로 공급하는 포토다이오드 컨트롤러를 포함할 수 있다.
로직 회로(450)는 타이밍 컨트롤러(430)의 제어에 따라 픽셀 어레이(300)로부터 출력되는 픽셀 신호들을 처리하여 디지털 신호 형태의 픽셀 데이터를 생성할 수 있다. 이를 위해, 로직 회로(450)는 픽셀 어레이(100)로부터 출력된 픽셀 신호들에 대해 상관 이중 샘플링(correlated double sampling)을 수행하기 위한 상관 이중 샘플러(CDS: correlated double sampler)를 포함할 수 있다. 또한, 로직 회로(450)는 상관 이중 샘플러로부터의 출력 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 컨버터를 포함할 수 있다. 아울러, 로직 회로(450)는 아날로그-디지털 컨버터로부터 출력되는 픽셀 데이터를 임시 저장하고 타이밍 컨트롤러(430)의 제어에 따라 외부로 출력하기 위한 버퍼 회로를 포함할 수 있다.
광원(100)은 이미지 센서가 촬영하는 장면을 향해 미리 정해진 주파수로 변조된 변조광을 방사하고, 이미지 센서는 장면 내의 대상 물체들(1)로부터 반사된 변조광(즉, 입사광)을 감지하여 각 단위 픽셀마다 깊이 정보를 생성할 수 있다. 변조광과 입사광 사이에는 이미지 센서와 대상 물체(1) 간의 거리에 따른 시간 지연(time delay)이 존재하게 되는데, 이러한 시간 지연은 이미지 센서가 생성하는 신호와 광원(100)을 제어하는 클락 신호(MLS) 간의 위상차(phase difference)로 나타나게 된다. 이미지 프로세서(미도시)는 이미지 센서로부터 출력되는 신호에 나타난 위상차를 연산하여 각 단위 픽셀마다의 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
도 2a는 도 1에 도시된 단위 픽셀의 일 실시예를 상세히 나타낸 도면이다.
도 2a를 참조하면, 단위 픽셀(500)은 도 1에 도시된 픽셀 어레이(300)의 단위 픽셀들(PX) 중 어느 하나에 해당할 수 있다.
단위 픽셀(500)은 하나의 포토 다이오드(520)를 포함하되, 서로 다른 타이밍에서 생성된 광전하를 감지 및 증폭한 전기 신호를 대응되는 컬럼 라인으로 출력할 수 있는 2개의 감지 회로를 포함할 수 있다. 즉, 단위 픽셀(500)은 제1 감지 회로 및 제2 감지 회로를 포함할 수 있으며, 제1 감지 회로는 제1 전송 트랜지스터, 제1 리셋 트랜지스터, 제1 소스 팔로워 및 제1 선택 트랜지스터를 포함할 수 있다. 마찬가지로, 제2 감지 회로는 제2 전송 트랜지스터, 제2 리셋 트랜지스터, 제2 소스 팔로워 및 제2 선택 트랜지스터를 포함할 수 있다.
단위 픽셀(500)은 기판(510), 포토 다이오드(520), 제1 및 제2 플로팅 디퓨전 노드(530, 540), 제1 및 제2 드레인 노드(550, 560), 포토 다이오드 게이트(TD), 제1 및 제2 전송 게이트(TX1, TX2), 제1 및 제2 리셋 게이트(RST1, RST2), 제1 및 제2 소스 팔로워(SF1, SF2), 및 제1 및 제2 선택 트랜지스터(SX1, SX2)를 포함할 수 있다. 도 2a에 도시된 단위 픽셀(500)의 구조는 예시적인 것이며, 필요에 따라 일부 구성이 생략되거나 일부 구성이 추가될 수 있다.
앞서 설명된 제1 감지 회로의 제1 전송 트랜지스터와 제1 리셋 트랜지스터는 각각 제1 전송 게이트(TX1)와 제1 리셋 게이트(RST1)에 의해 구성되며, 제1 소스 팔로워 및 제1 선택 트랜지스터는 각각 제1 소스 팔로워(SF1) 및 제1 선택 트랜지스터(SX1)에 해당할 수 있다. 아울러, 제2 감지 회로의 제2 전송 트랜지스터와 제2 리셋 트랜지스터는 각각 제2 전송 게이트(TX2)와 제2 리셋 게이트(RST2)에 의해 구성되며, 제2 소스 팔로워 및 제2 선택 트랜지스터는 각각 제2 소스 팔로워(SF2) 및 제2 선택 트랜지스터(SX2)에 해당할 수 있다.
기판(510)은 서로 대향하는 전면(frontside)과 후면(backside)을 가질 수 있으며, 도 2a에 도시된 기판(510)의 상부면은 전면을, 기판(510)의 하부면은 후면을 의미할 수 있다. 단위 픽셀(500)은 후면을 통해 입사광을 수신하는 후면 조사(backside illumination) 방식의 구조를 가질 수도 있고, 전면을 통해 입사광을 수신하는 전면 조사(frontside illumination) 방식의 구조를 가질 수도 있다.
기판(510)은 p형 에피택셜층(p-epi)으로 이루어질 수 있고, 기판(510) 내에 도핑된 불순물층인 포토 다이오드(520), 플로팅 디퓨전 노드들(530, 540) 및 드레인 노드들(550, 560)이 포함될 수 있다.
포토 다이오드(520)는 입사 광을 흡수하여 입사 광의 광량에 대응하는 광전하를 축적할 수 있다. 포토 다이오드(520)는 핀드 포토 다이오드(pinned photodiode; PPD)로 구현될 수 있으며, 피닝층(pinning layer, 522) 및 광전 변환층(524)를 포함할 수 있다. 본 개시에서는 포토 다이오드(520)는 핀드 포토 다이오드임을 가정하고 설명되나, 본 발명의 범위가 이에 한정되는 것은 아니다.
피닝층(522)는 기판(510)의 표면을 따라 p+형으로 도핑된 영역으로서, 암전류(dark current) 발생을 억제할 수 있다.
광전 변환층(524)은 피닝층(522)의 하부에 n-형으로 도핑된 영역으로서, 입사광의 광량에 대응하는 광전하를 생성하고 축적할 수 있다.
도 2a에 도시된 바와 같이, 광전 변환층(524)의 폭은 피닝층(522)의 폭보다 크도록 광전 변환층(524)이 좌우로 연장된 형태를 가질 수 있다. 따라서, 광전 변환층(524)은 제1 전송 게이트(TX1) 및 제2 전송 게이트(TX2)의 하부의 채널 영역과 직접 연결될 수 있다. 이로 인해 포토 다이오드(520)와 제1 전송 트랜지스터 또는 포토 다이오드(520)와 제2 전송 트랜지스터 사이의 영역에 형성될 수 있는 포텐셜 장벽(potential barrier)이 제거되어 전송 트랜지스터들의 턴온시 광전하의 전송이 보다 원활하게 이루어질 수 있다. 통상적으로 광전 변환층(524)의 불순물 농도가 광전 변환층(524)의 엣지 부근에서 높게 나타나게 되는데, 높은 불순물 농도로 인해 포텐셜이 높아져 포텐셜 장벽이 나타날 수 있다. 광전 변환층(524)이 좌우로 연장된 형태를 가짐에 따라 제1 전송 게이트(TX1) 및 제2 전송 게이트(TX2)의 하부의 채널 영역과 직접 연결됨으로써, 이러한 포텐셜 장벽이 제거될 수 있다.
다른 실시예에 따라, 광전 변환층(524)의 폭은 피닝층(522)의 폭과 실질적으로 동일할 수도 있고, 광전 변환층(524)의 폭은 피닝층(522)의 폭보다 작을 수도 있다.
제1 및 제2 플로팅 디퓨전 노드(530, 540) 각각은 n+로 도핑된 영역으로서, 포토 다이오드(520)로부터 제1 및 제2 전송 트랜지스터 각각을 통해 전달되는 광전하를 축적할 수 있다. 제1 및 제2 플로팅 디퓨전 노드(530, 540) 각각은 포토 다이오드(520)의 좌우로 포토 다이오드(520)와 소정 거리만큼 이격되어 배치될 수 있다.
제1 및 제2 드레인 노드(550, 560) 각각은 n+로 도핑된 영역으로서, 제1 및 제2 플로팅 디퓨전 노드(530, 540) 각각으로부터 제1 및 제2 리셋 트랜지스터 각각을 통해 광전하를 전달받아 전원 전압(VDD)으로 드레인시킬 수 있다.
포토 다이오드 게이트(TD)는 포토 다이오드(520)의 중앙에 대응하는 영역의 상부에서 제1 전송 게이트(TX1)와 제2 전송 게이트(TX2)의 사이에 배치되어 포토 다이오드 신호를 인가받아 포토 다이오드 게이트(TD) 하부의 전위를 제어할 수 있다.
제1 전송 게이트(TX1)는 적어도 일부가 포토 다이오드(520) 및 제1 플로팅 디퓨전 노드(530)와 오버랩(overlap)되면서 포토 다이오드(520) 및 제1 플로팅 디퓨전 노드(530)의 사이 영역의 상부에 배치될 수 있다. 제1 전송 게이트(TX1)는 제1 전송 신호(도 3a의 V_TX1)를 인가받아 제1 전송 트랜지스터의 턴온(turn-on) 및 턴오프(turn-off)를 제어할 수 있다. 제1 전송 트랜지스터가 턴온되면 포토 다이오드(520) 및 제1 플로팅 디퓨전 노드(530)의 사이 영역에 채널이 형성되어 포토 다이오드(520)에 축적된 광전하가 제1 플로팅 디퓨전 노드(530)로 전달될 수 있다. 반대로, 제1 전송 트랜지스터가 턴오프되면 포토 다이오드(520) 및 제1 플로팅 디퓨전 노드(530)의 사이 영역에 채널이 형성되지 않아 포토 다이오드(520)와 제1 플로팅 디퓨전 노드(530) 간에는 광전하 전달이 발생하지 않을 수 있다.
제2 전송 게이트(TX2)는 적어도 일부가 포토 다이오드(520) 및 제2 플로팅 디퓨전 노드(540)와 오버랩되면서 포토 다이오드(520) 및 제2 플로팅 디퓨전 노드(540)의 사이 영역의 상부에 배치될 수 있다. 제2 전송 게이트(TX2)는 제2 전송 신호(도 3a의 V_TX2)를 인가받아 제2 전송 트랜지스터의 턴온 및 턴오프를 제어할 수 있다. 제2 전송 트랜지스터가 턴온되면 포토 다이오드(520) 및 제2 플로팅 디퓨전 노드(540)의 사이 영역에 채널이 형성되어 포토 다이오드(520)에 축적된 광전하가 제2 플로팅 디퓨전 노드(540)로 전달될 수 있다. 반대로, 제2 전송 트랜지스터가 턴오프되면 포토 다이오드(520) 및 제2 플로팅 디퓨전 노드(540)의 사이 영역에 채널이 형성되지 않아 포토 다이오드(520)와 제2 플로팅 디퓨전 노드(540) 간에는 광전하 전달이 발생하지 않을 수 있다.
제1 리셋 게이트(RST1)는 적어도 일부가 제1 플로팅 디퓨전 노드(530) 및 제1 드레인 노드(550)와 오버랩되면서 제1 플로팅 디퓨전 노드(530) 및 제1 드레인 노드(550)의 사이 영역의 상부에 배치될 수 있다. 제1 리셋 게이트(RST1)는 제1 리셋 신호를 인가받아 제1 리셋 트랜지스터의 턴온 및 턴오프를 제어할 수 있다. 제1 리셋 트랜지스터가 턴온되면 제1 플로팅 디퓨전 노드(530) 및 제1 드레인 노드(550)의 사이 영역에 채널이 형성되어 제1 플로팅 디퓨전 노드(530)에 축적된 광전하가 제1 드레인 노드(550)로 전달될 수 있다. 반대로, 제1 리셋 트랜지스터가 턴오프되면 제1 플로팅 디퓨전 노드(530) 및 제1 드레인 노드(550)의 사이 영역에 채널이 형성되지 않아 제1 플로팅 디퓨전 노드(530) 및 제1 드레인 노드(550) 간에는 광전하 전달이 발생하지 않을 수 있다.
제2 리셋 게이트(RST2)는 적어도 일부가 제2 플로팅 디퓨전 노드(540) 및 제2 드레인 노드(560)와 오버랩되면서 제2 플로팅 디퓨전 노드(540) 및 제2 드레인 노드(560)의 사이 영역의 상부에 배치될 수 있다. 제2 리셋 게이트(RST2)는 제2 리셋 신호를 인가받아 제2 리셋 트랜지스터의 턴온 및 턴오프를 제어할 수 있다. 제2 리셋 트랜지스터가 턴온되면 제2 플로팅 디퓨전 노드(540) 및 제2 드레인 노드(560)의 사이 영역에 채널이 형성되어 제2 플로팅 디퓨전 노드(540)에 축적된 광전하가 제2 드레인 노드(560)로 전달될 수 있다. 반대로, 제2 리셋 트랜지스터가 턴오프되면 제2 플로팅 디퓨전 노드(540) 및 제2 드레인 노드(560)의 사이 영역에 채널이 형성되지 않아 제2 플로팅 디퓨전 노드(540) 및 제2 드레인 노드(560) 간에는 광전하 전달이 발생하지 않을 수 있다.
제1 소스 팔로워(SF1)는 게이트가 제1 플로팅 디퓨전 노드(530)에 연결되고 전원 전압(VDD)과 제1 선택 트랜지스터(SX1) 사이에 연결되어, 제1 플로팅 디퓨전 노드(530)의 전기적 포텐셜의 변화를 증폭하여 제1 선택 트랜지스터(SX1)로 전달할 수 있다.
제2 소스 팔로워(SF2)는 게이트가 제2 플로팅 디퓨전 노드(540)에 연결되고 전원 전압(VDD)과 제2 선택 트랜지스터(SX2) 사이에 연결되어, 제2 플로팅 디퓨전 노드(540)의 전기적 포텐셜의 변화를 증폭하여 제2 선택 트랜지스터(SX2)로 전달할 수 있다.
제1 선택 트랜지스터(SX1)는 게이트로 선택 신호(SEL)를 인가받고 제1 소스 팔로워(SF1)와 제1 컬럼 라인(COL1) 사이에 연결되어, 선택 신호(SEL)에 따라 턴온되어 제1 소스 팔로워(SF1)로부터 제공되는 제1 플로팅 디퓨전 노드(530)의 전기적 포텐셜 변화에 대응하는 신호를 제1 컬럼 라인(COL1)으로 출력할 수 있다.
제2 선택 트랜지스터(SX2)는 게이트로 선택 신호(SEL)를 인가받고 제2 소스 팔로워(SF2)와 제2 컬럼 라인(COL2) 사이에 연결되어, 선택 신호(SEL)에 따라 턴온되어 제2 소스 팔로워(SF2)로부터 제공되는 제2 플로팅 디퓨전 노드(540)의 전기적 포텐셜 변화에 대응하는 신호를 제2 컬럼 라인(COL2)으로 출력할 수 있다.
단위 픽셀(500)은 제1 구간에서 생성되는 광전하를 제1 감지 회로를 통해 제1 컬럼 라인(COL1)을 통해 출력하고, 제2 구간에서 생성되는 광전하를 제2 감지 회로를 통해 제2 컬럼 라인(COL2)을 통해 출력할 수 있다. 제1 구간과 제2 구간은 서로 연속적인 시간 구간일 수 있다. 이를 위해, 제1 전송 트랜지스터는 제1 구간에서 턴온되고 제2 구간에서 턴오프될 수 있고, 제2 전송 트랜지스터는 제1 구간에서 턴오프되고 제2 구간에서 턴온될 수 있다. 즉, 제1 전송 신호(도 3a의 V_TX1)와 제2 전송 신호(도 3a의 V_TX2)는 서로 반대 위상을 가지는 신호일 수 있다. 또한, 제1 전송 신호(도 3a의 V_TX1)와 제2 전송 신호(도 3a의 V_TX2) 각각은 광원(100)을 구동시키는 클락 신호(MLS)와 특정한 위상차(예컨대, 0도, 90도, 180도, 270도 등)를 가질 수 있다.
도 2b는 도 1에 도시된 단위 픽셀의 다른 실시예를 상세히 나타낸 도면이다.
도 2b를 참조하면, 단위 픽셀(500')은 도 1에 도시된 픽셀 어레이(300)의 단위 픽셀들(PX) 중 어느 하나에 해당할 수 있다.
단위 픽셀(500')은 하나의 포토 다이오드(520)를 포함하되, 서로 다른 타이밍에서 생성된 광전하를 감지 및 증폭한 전기 신호를 대응되는 컬럼 라인으로 출력할 수 있는 2개의 감지 회로를 포함할 수 있다. 즉, 단위 픽셀(500)은 제1 감지 회로 및 제2 감지 회로를 포함할 수 있으며, 제1 감지 회로는 제1 전송 트랜지스터, 제1 리셋 트랜지스터, 제1 소스 팔로워 및 제1 선택 트랜지스터를 포함할 수 있다. 마찬가지로, 제2 감지 회로는 제2 전송 트랜지스터, 제2 리셋 트랜지스터, 제2 소스 팔로워 및 제2 선택 트랜지스터를 포함할 수 있다.
단위 픽셀(500')은 기판(510), 포토 다이오드(520'), 제1 및 제2 플로팅 디퓨전 노드(530, 540), 제1 및 제2 드레인 노드(550, 560), 포토 다이오드 게이트(TD), 제1 및 제2 전송 게이트(TX1, TX2), 제1 및 제2 리셋 게이트(RST1, RST2), 제1 및 제2 소스 팔로워(SF1, SF2), 및 제1 및 제2 선택 트랜지스터(SX1, SX2)를 포함할 수 있다. 도 2b에 도시된 단위 픽셀(500')의 구조는 예시적인 것이며, 필요에 따라 일부 구성이 생략되거나 일부 구성이 추가될 수 있다.
단위 픽셀(500')의 구성 중 포토 다이오드(520')를 제외한 구성들은 그 구조 및 동작이 도 2a를 참조하여 설명된 상기 구성들에 대응되는 구성들과 실질적으로 동일한 바, 구체적인 설명은 생략하기로 한다.
포토 다이오드(520')는 입사 광을 흡수하여 입사 광의 광량에 대응하는 광전하를 축적할 수 있다. 포토 다이오드(520')는 핀드 포토 다이오드(pinned photodiode; PPD)로 구현될 수 있으며, 제1 피닝층(522'), 제2 피닝층(523) 및 광전 변환층(524')를 포함할 수 있다.
제1 피닝층(522')과 제2 피닝층(523)은 기판(510)의 표면을 따라 각각 p+형과 p-형으로 도핑된 영역으로서, 암전류 발생을 억제할 수 있다. 즉, 제1 피닝층(522')과 제2 피닝층(523)은 각각 p형 이온으로 도핑되나, 제1 피닝층(522')의 도핑 농도가 제2 피닝층(523)의 도핑 농도보다 높을 수 있다. 아울러, 제2 피닝층(523)의 도핑 농도는 기판(510)의 도핑 농도보다 낮을 수 있다. 또한, 제1 피닝층(522')과 제2 피닝층(523)은 서로 두께가 동일할 수도 있고 필요에 따라 어느 하나의 층이 더 두꺼울 수도 있다.
광전 변환층(524')은 제1 피닝층(522')과 제2 피닝층(523)의 하부에 n-형으로 도핑된 영역으로서, 입사광의 광량에 대응하는 광전하를 생성하고 축적할 수 있다. 광전 변환층(524')은 도 2a에 도시된 광전 변환층(524)과 동일한 폭을 가질 수 있고, 다른 실시예에 따라 상이한 폭을 가질 수도 있다.
도 2b에 도시된 바와 같이, 제1 피닝층(522')보다 도핑 농도가 낮은 제2 피닝층(523)이 제1 전송 게이트(TX1)와 제2 전송 게이트(TX2) 각각의 하부에 배치될 수 있다. 따라서, 제1 전송 게이트(TX1)와 제2 전송 게이트(TX2) 각각의 하부에는 제1 피닝층(522')이 아닌 제2 피닝층(523)이 배치될 수 있다. 이와 같이, 전송 게이트(TX1, TX2)의 하부에 제1 피닝층(522')보다 도핑 농도가 낮은 제2 피닝층(523)이 배치됨으로써, 전송 게이트(TX1, TX2)의 하부에 형성될 수 있는 포텐셜 포켓(potential pocket)이 제거되어 전송 트랜지스터들의 턴온시 광전하의 전송이 보다 원활하게 이루어질 수 있다. 여기서, 포텐셜 포켓은 전송 게이트(TX1, TX2)와 광전 변환층(524')이 오버랩되는 영역의 불순물 농도가 플로팅 디퓨전 영역(530, 540)에 가까운 채널 영역에 비해 높음에 따라 포텐셜이 상대적으로 높아져 발생할 수 있다. 즉, 전송 게이트(TX1, TX2)의 하부에 제1 피닝층(522')과 기판(510)보다 불순물 농도가 낮은 제2 피닝층(523)을 배치함으로써 포텐셜 포켓이 제거될 수 있다.
또한, 포텐셜 포켓이 제거됨으로써, 포텐셜 포켓에 일시적으로 포집된 광전하가 전송 트랜지스터들의 턴오프시 다시 포토 다이오드(520')로 이동되어 이미지 래깅(image lagging)을 유발하는 현상을 방지할 수 있다.
도 3a는 도 2a의 일부 영역을 보다 상세히 나타낸 도면이다.
도 3a를 참조하면, 도 2a의 제1 영역(600)에 대해 보다 상세히 나타낸 단면이 도시되어 있다. 제1 영역(600)에는 포토 다이오드(520), 포토 다이오드 게이트(TD), 제1 및 제2 전송 게이트(TX1, TX2), 및 제1 및 제2 플로팅 디퓨전 노드(530, 540)가 포함되어 있다.
먼저 포토 다이오드 게이트(TD)는 포토 다이오드(520)의 중앙을 포함하는 영역에 걸쳐 기판(510)의 상부에 순차적으로 적층된 제1 게이트 절연막(GIF1)과 포토 다이오드 게이트 전극(G_TD)을 포함할 수 있다.
제1 게이트 절연막(GIF1)은 포토 다이오드 게이트 전극(G_TD)과 기판(510)을 전기적으로 분리시킬 수 있다. 제1 게이트 절연막(GIF1)은 산화막(oxide)일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 제1 게이트 절연막(GIF1)의 두께는 제1 두께(TH1)일 수 있다.
포토 다이오드 게이트 전극(G_TD)은 포토 다이오드 신호(V_TD)를 인가받아 포토 다이오드 게이트(TD) 하부에 해당하는 영역의 전위를 제어할 수 있다. 포토 다이오드 게이트 전극(G_TD)은 폴리실리콘(polysilicon)일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
제1 전송 게이트(TX1)는 기판(510)의 상부에 순차적으로 적층된 게이트 절연막과 제1 전송 게이트 전극(G_TX1)을 포함할 수 있다.
제1 전송 게이트(TX1)에 포함되는 게이트 절연막은, 적어도 일부가 포토 다이오드(520)와 오버랩되는 제1 게이트 절연막(GIF1)과, 적어도 일부가 제1 플로팅 디퓨전 노드(530)와 오버랩되는 제2 게이트 절연막(GIF2)을 포함할 수 있다. 제1 게이트 절연막(GIF1)과 제2 게이트 절연막(GIF2)은 기판(510)과 제1 전송 게이트 전극(G_TX1)을 전기적으로 분리시킬 수 있다. 제1 게이트 절연막(GIF1)과 제2 게이트 절연막(GIF2)은 산화막(oxide)일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 제1 게이트 절연막(GIF1)의 두께는 제1 두께(TH1)이고, 제2 게이트 절연막(GIF2)의 두께는 제2 두께(TH2)일 수 있다. 여기서, 제1 두께(TH1)는 제2 두께(TH2)보다 더 클 수 있다. 도 3a에는 제1 게이트 절연막(GIF1)의 폭과 제2 게이트 절연막(GIF2)의 폭이 서로 동일한 것으로 도시되었으나, 본 발명의 범위는 이에 한정되지 않고 제1 게이트 절연막(GIF1)의 폭과 제2 게이트 절연막(GIF2)의 폭 중 어느 하나가 다른 하나보다 더 클 수 있다.
제1 전송 게이트 전극(G_TX1)은 제1 전송 신호(V_TX1)를 인가받아 제1 전송 게이트(TX1) 하부에 해당하는 영역의 전위를 제어할 수 있다. 제1 전송 게이트 전극(G_TX1)은 폴리실리콘(polysilicon)일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
제1 전송 게이트 전극(G_TX1)의 하부에는 제1 두께(TH1)를 갖는 제1 게이트 절연막(GIF1)과 제2 두께(TH2)를 갖는 제2 게이트 절연막(GIF2)이 배치되므로, 제1 전송 게이트 전극(G_TX1)이 하나의 전압인 제1 전송 신호(V_TX1)를 인가받더라도 제1 게이트 절연막(GIF1) 하부에 해당하는 영역의 전위와 제2 게이트 절연막(GIF2) 하부에 해당하는 영역의 전위는 서로 다를 수 있다. 즉, 게이트 절연막의 두께가 얇을수록 게이트 전극에 인가되는 전압의 영향을 보다 크게 받게 된다. 따라서, 제1 두께(TH1)를 갖는 제1 게이트 절연막(GIF1) 하부에 해당하는 영역의 전위는 제2 두께(TH2)를 갖는 제2 게이트 절연막(GIF2) 하부에 해당하는 영역의 전위보다 낮게 된다.
한편, 포토 다이오드(520)와 제1 플로팅 디퓨전 노드(530) 간의 간격(L1)과 포토 다이오드(520)와 제2 플로팅 디퓨전 노드(540) 간의 간격(L2)은 적정수준의 채널 길이(channel length)를 제공하기 위해 실험적으로 결정될 수 있다. 이는 short channel로 인한 터널링 효과(tunneling effect)를 방지하기 위함이다.
제2 전송 게이트(TX2)는 기판(510)의 상부에 순차적으로 적층된 게이트 절연막과 제2 전송 게이트 전극(G_TX2)을 포함할 수 있다.
제2 전송 게이트(TX2)에 포함되는 게이트 절연막은, 적어도 일부가 포토 다이오드(520)와 오버랩되는 제1 게이트 절연막(GIF1)과, 적어도 일부가 제2 플로팅 디퓨전 노드(540)와 오버랩되는 제2 게이트 절연막(GIF2)을 포함할 수 있다.
제2 전송 게이트 전극(G_TX2)의 하부에는 제1 두께(TH1)를 갖는 제1 게이트 절연막(GIF1)과 제2 두께(TH2)를 갖는 제2 게이트 절연막(GIF2)이 배치되므로, 제2 전송 게이트 전극(G_TX2)이 하나의 전압인 제2 전송 신호(V_TX2)를 인가받더라도 제1 게이트 절연막(GIF1) 하부에 해당하는 영역의 전위와 제2 게이트 절연막(GIF2) 하부에 해당하는 영역의 전위는 서로 다를 수 있다. 즉, 게이트 절연막의 두께가 얇을수록 게이트 전극에 인가되는 전압의 영향을 보다 크게 받게 된다. 따라서, 제1 두께(TH1)를 갖는 제1 게이트 절연막(GIF1) 하부에 해당하는 영역의 전위는 제2 두께(TH2)를 갖는 제2 게이트 절연막(GIF2) 하부에 해당하는 영역의 전위보다 낮게 된다.
제2 전송 게이트(TX2)의 구조는 앞서 설명된 제1 전송 게이트(TX1)의 구조와 실질적으로 동일하며, 서로 대응되는 구성들의 재질은 동일할 수 있다. 따라서, 설명의 편의상 제2 전송 게이트(TX2)에 대한 상세한 설명은 생략하기로 한다. 다만, 제1 전송 게이트(TX1)와 제2 전송 게이트(TX2)는 포토 다이오드 게이트(TD)를 중심으로 서로 대칭되는 배치 및 구조를 가질 수 있다.
단위 픽셀(500) 내로 입사되는 입사광은 기판(510)의 하부에 구비되는 마이크로 렌즈(610)를 통과하면서 포토 다이오드 게이트(TD) 하부의 영역으로 집중될 수 있다. 즉, 입사광에 의해 생성되는 대부분의 광전하는 포토 다이오드 게이트(TD) 하부의 영역에서 생성 및 축적되며, 이러한 광전하는 제1 전송 트랜지스터 또는 제2 전송 트랜지스터의 동작에 의해 제1 플로팅 디퓨전 노드(530) 또는 제2 플로팅 디퓨전 노드(540)으로 전달될 수 있다.
도 3b는 도 2b의 일부 영역을 보다 상세히 나타낸 도면이다.
도 3b를 참조하면, 도 2b의 제1 영역(600')에 대해 보다 상세히 나타낸 단면이 도시되어 있다. 제1 영역(600')에는 포토 다이오드(520'), 포토 다이오드 게이트(TD), 제1 및 제2 전송 게이트(TX1, TX2), 및 제1 및 제2 플로팅 디퓨전 노드(530, 540)가 포함되어 있다.
도 3a를 통해 설명된 각 구성의 특징은 도 3b에서 이에 대응하는 각 구성에도 적용될 수 있는 바 구체적인 설명은 생략하기로 한다.
도 4는 단위 픽셀의 제1 구간에서의 전위 분포를 나타낸 도면이다.
도 4를 참조하면, 포토 다이오드(520)가 생성한 광전하를 제1 플로팅 디퓨전 노드(530; FD1)로 전달하는 구간인 제1 구간에서의 전위 분포가 나타나 있다. 여기서, 각 영역에서의 전위는 아래로 갈수록 높아지며, 각 트랜지스터는 턴오프되면 전위 장벽을 형성하여 소스-드레인 간 전하 전송을 막을 수 있다. 또한, 각 트랜지스터는 턴온되면 소스-드레인 간에 전하 전송이 이루어질 수 있다. 각 트랜지스터는 게이트에 로직 하이(logic high) 레벨의 전압이 인가되면 턴온되며, 로직 로우(logic low) 레벨의 전압이 인가되면 턴오프될 수 있다. 도 4 이하에서는 제1 및 제2 플로팅 디퓨전 노드(FD1, FD2)의 전위는 전원 전압(VDD)의 전위와 동일한 것으로 가정하고 설명하기로 하나, 본 발명의 범위는 이에 한정되지 않는다.
제1 구간에서, 제1 리셋 신호(V_RST1), 제2 리셋 신호(V_RST2), 제2 전송 신호(V_TX2) 각각은 로직 로우 레벨을, 제1 전송 신호(V_TX1)는 로직 하이 레벨을 가질 수 있다. 이에 따라, 제1 리셋 트랜지스터, 제2 리셋 트랜지스터, 제2 전송 트랜지스터 각각은 턴오프되고, 제1 전송 트랜지스터는 턴온될 수 있다. 또한, 포토 다이오드 신호(V_TD)는 제1 전송 신호(V_TX1)의 로직 하이 레벨에 해당하는 전압과 제2 전송 신호(V_TX2)의 로직 로우 레벨에 해당하는 전압의 중간 전압을 가질 수 있다. 여기서, 중간 전압은 반드시 제1 전송 신호(V_TX1)의 로직 하이 레벨에 해당하는 전압과 제2 전송 신호(V_TX2)의 로직 로우 레벨에 해당하는 전압의 평균을 의미하는 것은 아니며, 제1 전송 신호(V_TX1)의 로직 하이 레벨에 해당하는 전압보다 작고 제2 전송 신호(V_TX2)의 로직 로우 레벨에 해당하는 전압보다 큰 전압을 의미할 수 있다.
이에 따라, 포토 다이오드 게이트(TD)에 대응하는 영역은 중간 전위(VM)를 가지고, 제1 전송 게이트(TX1)의 제1 게이트 절연막(GIF1)에 대응하는 영역은 중간 전위(VM)보다 높은 제2 고전위(VH2)를 가지고, 제1 전송 게이트(TX1)의 제2 게이트 절연막(GIF2)에 대응하는 영역은 제2 고전위(VH2)보다 높은 제1 고전위(VH1)를 가지게 된다. 이는 제1 전송 게이트(TX1)에 동일한 전압이 인가되더라도 제1 게이트 절연막(GIF1)과 제2 게이트 절연막(GIF2)의 두께 차이로 인해 제1 고전위(VH1)가 제2 고전위(VH2)보다 높게 나타나기 때문이다.
마이크로 렌즈(610)로 인해 포토 다이오드 게이트(TD)의 하부에 대응하는 영역에 입사광이 집중되어 대부분의 광전하가 포토 다이오드 게이트(TD)의 하부에 대응하는 영역에서 생성될 수 있다. 이러한 광전하는 제1 전송 트랜지스터가 턴온됨에 따라 제1 플로팅 디퓨전 노드(FD1)로 이동할 수 있다. 이때, 중간 전위(VM), 제1 고전위(VH2), 제2 고전위(VH2)로 갈수록 순차적으로 높아지는 전위로 인해, 포토 다이오드(520)로부터 제1 플로팅 디퓨전 노드(FD1) 방향으로 포텐셜 기울기가 형성되어 lateral field 효과가 증대됨으로써 제1 플로팅 디퓨전 노드(FD1)로의 광전하 전송 효율 및 광전하 전송 속도가 높아질 수 있다.
한편, 포토 다이오드 게이트(TD)에 대응하는 영역은 중간 전위(VM)를 가지고, 제2 전송 게이트(TX2)의 제2 게이트 절연막(GIF2)에 대응하는 영역은 중간 전위(VM)보다 낮은 제1 저전위(VL1)를 가지고, 제2 전송 게이트(TX2)의 제1 게이트 절연막(GIF1)에 대응하는 영역은 제1 저전위(VL1)보다 낮은 제2 저전위(VL2)를 가지게 된다. 이는 제2 전송 게이트(TX2)에 동일한 전압이 인가되더라도 제1 게이트 절연막(GIF1)과 제2 게이트 절연막(GIF2)의 두께 차이로 인해 제1 저전위(VL1)가 제2 저전위(VL2)보다 높게 나타나기 때문이다.
중간 전위(VM)가 제2 저전위(VL2)보다 높음으로 인해, 포토 다이오드 게이트(TD)의 하부에 대응하는 영역에서 생성되는 대부분의 광전하는 제2 저전위(VL2)가 형성하는 포텐셜 장벽에 의해 제2 플로팅 디퓨전 노드(FD2)로 이동하지 않게 된다.
도 5는 단위 픽셀의 제2 구간에서의 전위 분포를 나타낸 도면이다.
도 5를 참조하면, 포토 다이오드(520)가 생성한 광전하를 제2 플로팅 디퓨전 노드(540; FD2)로 전달하는 구간인 제2 구간에서의 전위 분포가 나타나 있다.
제2 구간에서, 제1 리셋 신호(V_RST1), 제2 리셋 신호(V_RST2), 제1 전송 신호(V_TX1) 각각은 로직 로우 레벨을, 제2 전송 신호(V_TX2)는 로직 하이 레벨을 가질 수 있다. 이에 따라, 제1 리셋 트랜지스터, 제2 리셋 트랜지스터, 제1 전송 트랜지스터 각각은 턴오프되고, 제2 전송 트랜지스터는 턴온될 수 있다. 또한, 포토 다이오드 신호(V_TD)는 제1 전송 신호(V_TX1)의 로직 로우 레벨에 해당하는 전압과 제2 전송 신호(V_TX2)의 로직 하이 레벨에 해당하는 전압의 중간 전압을 가질 수 있다. 여기서, 중간 전압은 반드시 제1 전송 신호(V_TX1)의 로직 로우 레벨에 해당하는 전압과 제2 전송 신호(V_TX2)의 로직 하이 레벨에 해당하는 전압의 평균을 의미하는 것은 아니며, 제1 전송 신호(V_TX1)의 로직 로우 레벨에 해당하는 전압보다 작고 제2 전송 신호(V_TX2)의 로직 하이 레벨에 해당하는 전압보다 큰 전압을 의미할 수 있다.
이에 따라, 포토 다이오드 게이트(TD)에 대응하는 영역은 중간 전위(VM)를 가지고, 제2 전송 게이트(TX2)의 제1 게이트 절연막(GIF1)에 대응하는 영역은 중간 전위(VM)보다 높은 제2 고전위(VH2)를 가지고, 제2 전송 게이트(TX2)의 제2 게이트 절연막(GIF2)에 대응하는 영역은 제2 고전위(VH2)보다 높은 제1 고전위(VH1)를 가지게 된다. 이는 제2 전송 게이트(TX2)에 동일한 전압이 인가되더라도 제1 게이트 절연막(GIF1)과 제2 게이트 절연막(GIF2)의 두께 차이로 인해 제1 고전위(VH1)가 제2 고전위(VH2)보다 높게 나타나기 때문이다.
마이크로 렌즈(610)로 인해 포토 다이오드 게이트(TD)의 하부에 대응하는 영역에 입사광이 집중되어 대부분의 광전하가 포토 다이오드 게이트(TD)의 하부에 대응하는 영역에서 생성될 수 있다. 이러한 광전하(음영 처리된 전하)는 제2 전송 트랜지스터가 턴온됨에 따라 제2 플로팅 디퓨전 노드(FD2)로 이동할 수 있다. 이때, 중간 전위(VM), 제1 고전위(VH2), 제2 고전위(VH2)로 갈수록 순차적으로 높아지는 전위로 인해, 포토 다이오드(520)로부터 제2 플로팅 디퓨전 노드(FD2) 방향으로 포텐셜 기울기가 형성되어 lateral field 효과가 증대됨으로써 제1 플로팅 디퓨전 노드(FD1)로의 광전하 전송 효율 및 광전하 전송 속도가 높아질 수 있다.
한편, 포토 다이오드 게이트(TD)에 대응하는 영역은 중간 전위(VM)를 가지고, 제1 전송 게이트(TX1)의 제2 게이트 절연막(GIF2)에 대응하는 영역은 중간 전위(VM)보다 낮은 제1 저전위(VL1)를 가지고, 제1 전송 게이트(TX1)의 제1 게이트 절연막(GIF1)에 대응하는 영역은 제1 저전위(VL1)보다 낮은 제2 저전위(VL2)를 가지게 된다. 이는 제1 전송 게이트(TX1)에 동일한 전압이 인가되더라도 제1 게이트 절연막(GIF1)과 제2 게이트 절연막(GIF2)의 두께 차이로 인해 제1 저전위(VL1)가 제2 저전위(VL2)보다 높게 나타나기 때문이다.
중간 전위(VM)가 제2 저전위(VL2)보다 높음으로 인해, 포토 다이오드 게이트(TD)의 하부에 대응하는 영역에서 생성되는 대부분의 광전하는 제2 저전위(VL2)가 형성하는 포텐셜 장벽에 의해 제1 플로팅 디퓨전 노드(FD1)로 이동하지 않게 된다.
또한, 제1 구간은 매우 짧은 시간 구간에 해당하므로, 제1 구간에서 생성된 광전하(음영처리되지 않은 전하)의 일부는 제1 플로팅 디퓨전 노드(FD1)로 전부 이동하지 못하고, 제1 전송 게이트(TX1)의 제2 게이트 절연막(GIF2)의 하부에 표류할 수 있다. 여기서, 제2 저전위(VL2)가 제1 저전위(VL1)보다 낮음으로 인해, 제1 전송 게이트(TX1)의 제2 게이트 절연막(GIF2)의 하부에 표류하는 광전하는 제2 저전위(VL2)가 형성하는 포텐셜 장벽에 의해 포토 다이오드 게이트(TD)에 대응하는 영역으로 이동하지 않고 제1 제1 플로팅 디퓨전 노드(FD1)로 이동할 수 있다. 제1 전송 게이트(TX1)의 제2 게이트 절연막(GIF2)의 하부에 표류하는 광전하는 제2 구간에서 생성되는 광전하에 대해 노이즈로 작용할 수 있으므로, 제2 저전위(VL2)가 형성하는 포텐셜 장벽에 의해 노이즈가 저감될 수 있다. 즉, 이러한 포텐셜 장벽에 의해 단위 픽셀(500)이 생성하는 신호의 demodulation contrast가 향상될 수 있다.
도 6은 단위 픽셀의 제3 구간에서의 전위 분포를 나타낸 도면이다.
도 6을 참조하면, 제1 플로팅 디퓨전 노드(FD1)와 제2 플로팅 디퓨전 노드(FD2)에 각각 축적된 광전하에 대응하는 전기 신호를 생성하는 구간인 제3 구간에서의 전위 분포가 나타나 있다.
제3 구간에서, 제1 리셋 신호(V_RST1), 제2 리셋 신호(V_RST2), 제1 전송 신호(V_TX1), 제2 전송 신호(V_TX2)는 각각 로직 로우 레벨을 가질 수 있다. 이에 따라, 제1 리셋 트랜지스터, 제2 리셋 트랜지스터, 제1 전송 트랜지스터, 제2 전송 트랜지스터 각각은 턴오프될 수 있다. 또한, 포토 다이오드 신호(V_TD)는 중간 전압을 가질 수 있다. 다른 실시예에 따라, 포토 다이오드 신호(V_TD)는 제1 전송 신호(V_TX1) 또는 제2 전송 신호(V_TX2)의 로직 로우 레벨에 해당하는 전압과 동일한 전압을 가짐으로써 소모 전력을 감소시킬 수 있다.
제1 플로팅 확산 영역(FD1)에 축적된 광 전하에 따른 전압 레벨은 제1 소스 팔로워(SF1) 및 제1 선택 트랜지스터(SX1)를 통해 제1 컬럼 라인(COL1)으로 제1 출력 신호(SIG1)로서 출력될 수 있다. 또한, 제2 플로팅 확산 영역(FD2)에 축적된 광 전하에 따른 전압 레벨은 제2 소스 팔로워(SF2) 및 제2 선택 트랜지스터(SX2)를 통해 제2 컬럼 라인(COL2)으로 제2 출력 신호(SIG2)로서 출력될 수 있다.
도 7은 단위 픽셀의 제4 구간에서의 전위 분포를 나타낸 도면이다.
도 7을 참조하면, 제1 플로팅 디퓨전 노드(FD1)와 제2 플로팅 디퓨전 노드(FD2) 각각을 리셋 시키는 구간인 제4 구간에서의 전위 분포가 나타나 있다.
제4 구간에서, 제1 리셋 신호(V_RST1), 제2 리셋 신호(V_RST2)는 각각 로직 하이 레벨을 가지고, 제1 전송 신호(V_TX1), 제2 전송 신호(V_TX2)는 각각 로직 로우 레벨을 가질 수 있다. 이에 따라, 제1 리셋 트랜지스터, 제2 리셋 트랜지스터 각각은 턴온되고, 제1 전송 트랜지스터, 제2 전송 트랜지스터 각각은 턴오프될 수 있다. 또한, 포토 다이오드 신호(V_TD)는 중간 전압을 가질 수 있다. 다른 실시예에 따라, 포토 다이오드 신호(V_TD)는 제1 전송 신호(V_TX1) 또는 제2 전송 신호(V_TX2)의 로직 로우 레벨에 해당하는 전압과 동일한 전압을 가짐으로써 소모 전력을 감소시킬 수 있다.
제1 리셋 트랜지스터가 턴온됨에 따라, 제1 플로팅 디퓨전 노드(FD1)에 축적되어 있던 광전하(음영 처리되지 않은 전하)는 제1 드레인 노드(550)로 이동하여 전원 전압(VDD)으로 드레인될 수 있다. 마찬가지로, 제2 리셋 트랜지스터가 턴온됨에 따라, 제2 플로팅 디퓨전 노드(FD2)에 축적되어 있던 광전하(음영 처리되지 않은 전하)는 제2 드레인 노드(560)로 이동하여 전원 전압(VDD)으로 드레인될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (19)

  1. 포토 다이오드 및 상기 포토 다이오드의 좌우로 상기 포토 다이오드와 소정 거리 이격되어 배치되는 제1 및 제2 플로팅 디퓨전 노드를 포함하는 기판;
    상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드 및 상기 제1 플로팅 디퓨전 노드와 오버랩되도록 배치되는 제1 전송 게이트; 및
    상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드 및 상기 제2 플로팅 디퓨전 노드와 오버랩되도록 배치되는 제2 전송 게이트를 포함하며,
    상기 제1 전송 게이트와 상기 제2 전송 게이트 각각은, 적어도 일부가 상기 포토 다이오드와 오버랩되는 제1 게이트 절연막과, 적어도 일부가 상기 제1 또는 제2 플로팅 디퓨전 노드와 오버랩되는 제2 게이트 절연막을 포함하고,
    상기 제1 게이트 절연막의 두께는 상기 제2 게이트 절연막의 두께보다 더 큰 이미지 센서.
  2. 제1항에 있어서,
    상기 포토 다이오드는, 상기 기판의 표면을 따라 배치된 피닝층; 및 상기 피닝층의 하부에 n-형으로 도핑된 광전 변환층을 포함하는 이미지 센서.
  3. 제2항에 있어서,
    상기 광전 변환층의 폭은 상기 피닝층의 폭보다 큰 이미지 센서.
  4. 제2항에 있어서,
    상기 피닝층은 p+형으로 도핑된 제1 피닝층과, p-형으로 도핑된 제2 피닝층을 포함하고,
    상기 제2 피닝층은 상기 제1 전송 게이트 또는 상기 제2 전송 게이트의 하부에 배치되는 이미지 센서.
  5. 제1항에 있어서,
    상기 포토 다이오드의 중앙에 대응하는 영역의 상부에서 상기 제1 전송 게이트와 상기 제2 전송 게이트의 사이에 배치되는 포토 다이오드 게이트를 더 포함하는 이미지 센서.
  6. 제5항에 있어서,
    상기 포토 다이오드 게이트는, 상기 제1 게이트 절연막; 및 상기 제1 게이트 절연막의 상부에 적층되는 포토 다이오드 게이트 전극을 포함하는 이미지 센서.
  7. 제1항에 있어서,
    상기 제1 전송 게이트는, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막의 상부에 적층되는 제1 전송 게이트 전극을 포함하고,
    상기 제2 전송 게이트는, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막의 상부에 적층되는 제2 전송 게이트 전극을 포함하는 이미지 센서.
  8. 제1항에 있어서,
    제1 구간에서, 상기 제1 전송 게이트는 로직 하이 레벨에 해당하는 제1 전송 신호를 인가받고,
    상기 제1 전송 게이트의 제1 게이트 절연막의 하부에 대응하는 영역의 전위는 상기 제1 전송 게이트의 제2 게이트 절연막의 하부에 대응하는 영역의 전위보다 낮은 이미지 센서.
  9. 제8항에 있어서,
    상기 제1 구간에서, 상기 제2 전송 게이트는 로직 로우 레벨에 해당하는 제2 전송 신호를 인가받고,
    상기 제2 전송 게이트의 제1 게이트 절연막의 하부에 대응하는 영역의 전위는 상기 제2 전송 게이트의 제2 게이트 절연막의 하부에 대응하는 영역의 전위보다 낮은 이미지 센서.
  10. 제9항에 있어서,
    상기 제1 구간에서, 상기 제1 전송 게이트와 상기 제2 전송 게이트의 사이에 배치된 포토 다이오드 게이트는 상기 제1 전송 신호의 전압과 상기 제2 전송 신호의 전압의 중간 전압에 해당하는 포토 다이오드 신호를 인가받는 이미지 센서.
  11. 제1항에 있어서,
    제2 구간에서, 상기 제2 전송 게이트는 로직 하이 레벨에 해당하는 제2 전송 신호를 인가받고,
    상기 제2 전송 게이트의 제1 게이트 절연막의 하부에 대응하는 영역의 전위는 상기 제2 전송 게이트의 제2 게이트 절연막의 하부에 대응하는 영역의 전위보다 낮은 이미지 센서.
  12. 제11항에 있어서,
    상기 제2 구간에서, 상기 제1 전송 게이트는 로직 로우 레벨에 해당하는 제1 전송 신호를 인가받고,
    상기 제1 전송 게이트의 제1 게이트 절연막의 하부에 대응하는 영역의 전위는 상기 제1 전송 게이트의 제2 게이트 절연막의 하부에 대응하는 영역의 전위보다 낮은 이미지 센서.
  13. 제12항에 있어서,
    상기 제2 구간에서, 상기 제1 전송 게이트와 상기 제2 전송 게이트의 사이에 배치된 포토 다이오드 게이트는 상기 제1 전송 신호의 전압과 상기 제2 전송 신호의 전압의 중간 전압에 해당하는 포토 다이오드 신호를 인가받는 이미지 센서.
  14. 제1항에 있어서,
    입사광을 상기 포토 다이오드의 중앙으로 집중시키는 마이크로 렌즈를 더 포함하는 이미지 센서.
  15. 제1항에 있어서,
    상기 기판은 p형 에피택셜층으로 구성되고,
    상기 제1 및 제2 플로팅 디퓨전 노드는 n+형으로 도핑되는 영역인 이미지 센서.
  16. 포토 다이오드를 포함하는 기판;
    상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드의 일측과 오버랩되도록 배치되는 제1 전송 게이트;
    상기 기판의 상부에서 적어도 일부가 상기 포토 다이오드의 타측과 오버랩되도록 배치되는 제2 전송 게이트; 및
    상기 제1 전송 게이트와 상기 제2 전송 게이트의 사이에 배치되는 포토 다이오드 게이트를 포함하며,
    상기 제1 전송 게이트와 상기 제2 전송 게이트 각각은, 적어도 일부가 상기 포토 다이오드와 오버랩되는 제1 게이트 절연막과, 상기 제1 게이트 절연막보다 두께가 더 얇은 제2 게이트 절연막을 포함하고,
    상기 제1 전송 게이트가 로직 하이 레벨에 해당하는 제1 전송 신호를 인가받는 동안, 상기 제2 전송 게이트의 제1 게이트 절연막의 하부, 상기 제2 전송 게이트의 제2 게이트 절연막의 하부, 상기 포토 다이오드 게이트의 하부, 상기 제1 전송 게이트의 제1 게이트 절연막의 하부 및 상기 제1 전송 게이트의 제2 게이트 절연막의 하부로 갈수록 순차적으로 전위가 높아지는 이미지 센서.
  17. 제16항에 있어서,
    상기 제2 전송 게이트가 로직 하이 레벨에 해당하는 제2 전송 신호를 인가받는 동안, 상기 제1 전송 게이트의 제1 게이트 절연막의 하부, 상기 제1 전송 게이트의 제2 게이트 절연막의 하부, 상기 포토 다이오드 게이트의 하부, 상기 제2 전송 게이트의 제1 게이트 절연막의 하부 및 상기 제2 전송 게이트의 제2 게이트 절연막의 하부로 갈수록 순차적으로 전위가 높아지는 이미지 센서.
  18. 제16항에 있어서,
    상기 포토 다이오드 게이트는, 상기 제1 게이트 절연막; 및 상기 제1 게이트 절연막의 상부에 적층되는 포토 다이오드 게이트 전극을 포함하는 이미지 센서.
  19. 제16항에 있어서,
    상기 제1 전송 게이트는, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막의 상부에 적층되는 제1 전송 게이트 전극을 포함하고,
    상기 제2 전송 게이트는, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막의 상부에 적층되는 제2 전송 게이트 전극을 포함하는 이미지 센서.
KR1020190153176A 2019-11-26 2019-11-26 이미지 센서 KR20210064687A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190153176A KR20210064687A (ko) 2019-11-26 2019-11-26 이미지 센서
CN202010473620.2A CN112866595A (zh) 2019-11-26 2020-05-29 图像传感器
US16/897,820 US11411042B2 (en) 2019-11-26 2020-06-10 Image sensor with variant gate dielectric layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190153176A KR20210064687A (ko) 2019-11-26 2019-11-26 이미지 센서

Publications (1)

Publication Number Publication Date
KR20210064687A true KR20210064687A (ko) 2021-06-03

Family

ID=75975070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190153176A KR20210064687A (ko) 2019-11-26 2019-11-26 이미지 센서

Country Status (3)

Country Link
US (1) US11411042B2 (ko)
KR (1) KR20210064687A (ko)
CN (1) CN112866595A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268366A1 (en) * 2022-02-24 2023-08-24 Samsung Electronics Co., Ltd. Image sensor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682829B1 (ko) * 2005-05-18 2007-02-15 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
US7692134B2 (en) * 2008-03-24 2010-04-06 Omnivision Technologies, Inc. Variable transfer gate oxide thickness for image sensor
KR20100076429A (ko) 2008-12-26 2010-07-06 주식회사 동부하이텍 이미지센서의 단위픽셀 및 그 제조방법
JP2013012551A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
KR20140047934A (ko) * 2012-10-15 2014-04-23 삼성전자주식회사 3차원 이미지 센서 및 이의 제조 방법
KR102009192B1 (ko) * 2013-02-05 2019-08-09 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP6639385B2 (ja) 2013-06-11 2020-02-05 ラムバス・インコーポレーテッド スプリットゲート条件付きリセットイメージセンサ
US9362320B2 (en) * 2014-06-03 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a level shifter and method of making the same
KR101679598B1 (ko) * 2016-01-04 2016-11-25 주식회사 동부하이텍 이미지 센서
JP2017143189A (ja) * 2016-02-10 2017-08-17 ルネサスエレクトロニクス株式会社 固体撮像素子
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
KR102432861B1 (ko) * 2017-06-15 2022-08-16 삼성전자주식회사 거리 측정을 위한 이미지 센서

Also Published As

Publication number Publication date
US20210159265A1 (en) 2021-05-27
CN112866595A (zh) 2021-05-28
US11411042B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
KR102437162B1 (ko) 이미지 센서
JP4798254B2 (ja) 受光デバイス及びその制御方法
US20160155774A1 (en) Solid-state image sensor and camera
KR20220000562A (ko) 이미지 센싱 장치
KR20210114786A (ko) 이미지 센서
US11218657B2 (en) Pixel and image sensor including the same
US11652123B2 (en) Image sensing device
US11411042B2 (en) Image sensor with variant gate dielectric layers
US20220208815A1 (en) Image sensing device
US11417692B2 (en) Image sensing device
KR20220043463A (ko) 이미지 센싱 장치
KR20220112060A (ko) 이미지 센싱 장치
KR20210151497A (ko) 이미지 센싱 장치
KR20210150765A (ko) 이미지 센싱 장치 및 이를 포함하는 촬영 장치
US11942492B2 (en) Image sensing device
US11722792B2 (en) Image sensing device
US11335727B2 (en) Image sensing device
US20220278163A1 (en) Image sensing device
KR20230024761A (ko) 이미지 센싱 장치
KR20230116402A (ko) 이미지 센싱 장치
KR20220072257A (ko) 이미지 센싱 장치
KR20230156694A (ko) 촬상 장치 및 측거 시스템
KR20230055605A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal