KR20210151497A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20210151497A
KR20210151497A KR1020200068395A KR20200068395A KR20210151497A KR 20210151497 A KR20210151497 A KR 20210151497A KR 1020200068395 A KR1020200068395 A KR 1020200068395A KR 20200068395 A KR20200068395 A KR 20200068395A KR 20210151497 A KR20210151497 A KR 20210151497A
Authority
KR
South Korea
Prior art keywords
pixel
demodulation
node
control signal
control node
Prior art date
Application number
KR1020200068395A
Other languages
English (en)
Inventor
장재형
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200068395A priority Critical patent/KR20210151497A/ko
Priority to CN202110264620.6A priority patent/CN113766151B/zh
Priority to US17/211,624 priority patent/US11671722B2/en
Publication of KR20210151497A publication Critical patent/KR20210151497A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N5/36965—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Optical Distance (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 각각이 기판 내에 홀 전류를 발생시키고 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 복수의 픽셀들을 포함하는 픽셀 어레이, 및 상기 각 픽셀의 제1 탭과 제2 탭에 상기 홀 전류의 발생을 위한 제1 복조 제어 신호와 제2 복조 제어 신호를 각각 공급하는 복조 드라이버를 포함하며, 상기 픽셀 어레이의 제1 픽셀과 상기 복조 드라이버 간의 거리는 상기 픽셀 어레이의 제2 픽셀과 상기 복조 드라이버 간의 거리보다 작고, 상기 제1 픽셀의 픽셀 저항은 상기 제2 픽셀의 픽셀 저항보다 클 수 있다.

Description

이미지 센싱 장치{Image Sensing Device}
본 개시는 대상 물체와의 거리를 감지하기 위한 이미지 센싱 장치에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 장치이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
이미지 센서는 크게 CCD(Charge Coupled Device) 이미지 센서와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분될 수 있다. CCD 이미지 센서는 CMOS 이미지 센서에 비해 잡음(noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, CMOS 이미지 센서는 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 용이하고 전력 소모가 매우 낮으며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가가 낮다. 최근에는 모바일 기기에 보다 적합한 특성으로 인하여 CMOS 이미지 센싱 장치가 많이 이용되고 있다.
이미지 센서를 이용하여 depth를 측정하는 방식도 많은 연구를 통해 개발 되고 있으며, 보안, 의료기기, 자동차, 게임기, VR/AR, 모바일 기기 등에 수요가 급증하고 있는 추세이다. Depth를 측정하는 방식은 대표적으로 Triangulation, Time of flight, Interferometry 방식이 있으며, 이중 time of flight 방식이 활용 할 수 있는 범위가 넓고 처리속도가 빠르며 비용 면에서도 유리하기 때문에 중요도가 높아지고 있다. ToF (time of flight) 방식은 크게 direct 방식과 in-direct 방식으로 구분 할 수 있으며, 이는 조사된 빛과 반사되어 돌아오는 빛을 이용하여 거리를 구하는 공통적인 원리에서 왕복 시간을 계산하여 거리를 측정하는 direct 방식과 위상 차이를 이용하여 거리를 측정하는 in-direct 방식으로 나누어 지게 된다. Direct 방식의 경우 장거리에 유리하여 자동차등에 많이 사용되고 있으며, In-direct 방식의 경우 거리가 보다 가깝고, 빠른 처리속도가 요구되는 게임기나 모바일 카메라에 이용되고 있다. In-direct 방식의 경우 회로가 간단하고 메모리도 적게 필요하며 비용이 상대적으로 저렴하다는 장점이 있다.
In-direct ToF sensor의 Pixel 종류 중 하나인 CAPD(Current-Assisted Photonic Demodulator)는 substrate 전압을 인가하여 majority current를 이용하여 Pixel 내부에 생성된 전자들을 전계의 포텐셜 차이를 이용하여 검출하는 방식이며, majority current를 이용하기 때문에 전자들을 빠르게 검출 할 수 있으며, 깊게 형성된 전자들까지 검출 할 수 있어 효율 면에서도 우수하다고 볼 수 있다.
본 발명의 기술적 사상은 균일한 특성을 가지는 CAPD 픽셀을 포함하는 이미지 센싱 장치를 제공할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 각각이 기판 내에 홀 전류를 발생시키고 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 복수의 픽셀들을 포함하는 픽셀 어레이, 및 상기 각 픽셀의 제1 탭과 제2 탭에 상기 홀 전류의 발생을 위한 제1 복조 제어 신호와 제2 복조 제어 신호를 각각 공급하는 복조 드라이버를 포함하며, 상기 픽셀 어레이의 제1 픽셀과 상기 복조 드라이버 간의 거리는 상기 픽셀 어레이의 제2 픽셀과 상기 복조 드라이버 간의 거리보다 작고, 상기 제1 픽셀의 픽셀 저항은 상기 제2 픽셀의 픽셀 저항보다 클 수 있다.
본 발명의 다른 실시예에 따른 이미지 센싱 장치는, 각각이 기판 내에 홀 전류를 발생시키고 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 복수의 픽셀들을 포함하는 픽셀 어레이, 및 상기 각 픽셀의 광전 변환 영역에 포함된 제1 탭과 제2 탭에 상기 홀 전류의 발생을 위한 제1 복조 제어 신호와 제2 복조 제어 신호를 각각 공급하는 복조 드라이버를 포함하며, 상기 픽셀 어레이의 제1 픽셀과 상기 복조 드라이버 간의 거리는 상기 픽셀 어레이의 제2 픽셀과 상기 복조 드라이버 간의 거리보다 작고, 상기 제1 픽셀의 광전 변환 영역의 구조는 상기 제2 픽셀의 광전 변환 영역의 구조와 상이할 수 있다.
본 문서에 개시되는 실시 예들에 따르면, CAPD 픽셀의 픽셀 저항을 조절함으로써, 픽셀 신호로부터 IR drop으로 인한 노이즈를 제거할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 구성도이다.
도 2는 도 1에 도시된 픽셀의 레이아웃을 간략히 나타낸 도면이다.
도 3은 도 2에 도시된 픽셀의 구조를 나타낸 도면이다.
도 4는 도 1에 도시된 픽셀 어레이와 복조 드라이버를 간략히 나타낸 도면이다.
도 5a 내지 도 5c는 본 발명의 비교예에서 발생하는 쉐이딩(shading) 현상을 설명하기 위한 도면이다.
도 6a 내지 도 6c는 본 발명의 실시예에서 쉐이딩 현상이 제거되는 원리를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 픽셀 어레이의 구조를 나타낸 도면이다.
도 8은 본 발명의 다른 실시예에 따른 픽셀 어레이의 구조를 나타낸 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 픽셀 어레이의 구조를 나타낸 도면이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 구성도이다.
도 1을 참조하면, 이미지 센싱 장치(ISD)는 TOF(time of flight) 방식을 이용하여 대상 물체(1)와의 거리를 측정할 수 있다. 이러한 이미지 센싱 장치(ISD)는 광원(10), 렌즈 모듈(20), 픽셀 어레이(30) 및 제어회로(40)를 포함할 수 있다.
광원(10)은 제어회로(40)로부터의 광 변조 신호(MLS)에 응답하여 대상 물체(1)에 광을 조사한다. 광원(10)은 특정 파장 대역의 광(예컨대, 근적외선, 적외선 또는 가시광)을 발광하는 레이저 다이오드(LD; Laser Diode)나 발광 다이오드(LED; Light Emitting Diode), 근적외선 레이저(NIR; Near Infrared Laser), 포인트 광원, 백색 램프 및 모노크로메이터(monochromator)가 조합된 단색(monochromatic) 조명원, 또는 다른 레이저 광원의 조합일 수 있다. 예를 들어, 광원(10)은 800㎚ 내지 1000㎚의 파장을 가지는 적외선을 발광할 수 있다. 광원(10)으로부터 조사되는 광은 미리 정해진 주파수로 변조된 변조광일 수 있다. 도 1에서는 설명의 편의를 위해 하나의 광원(10)만을 도시하였으나, 복수의 광원들이 렌즈 모듈(20)의 주변에 배열될 수도 있다.
렌즈 모듈(20)은 대상 물체(1)로부터 반사된 광을 수집하여 픽셀 어레이(30)의 픽셀들(PX)에 집중 시킬 수 있다. 예를 들어, 렌즈 모듈(20)은 유리 또는 플라스틱 표면의 집중 렌즈 또는 다른 원통형 광학 원소를 포함할 수 있다. 렌즈 모듈(20)은 광축을 중심으로 정렬된 복수의 렌즈들을 포함할 수 있다.
픽셀 어레이(30)는 2차원 매트릭스(matrix) 구조로 연속적으로 배열된(예를 들어, 컬럼(column) 방향 및 로우(row) 방향으로 연속적으로 배열된) 복수의 단위 픽셀들(PX)을 포함할 수 있다. 단위 픽셀들(PX)은 반도체 기판에 형성될 수 있으며, 각 단위 픽셀(PX)은 렌즈 모듈(20)을 통해 입사되는 광을 광의 세기에 대응하는 전기 신호로 변환하여 픽셀 신호를 출력할 수 있다. 이때, 픽셀 신호는 대상 물체(1)에 대한 색상을 나타내는 신호가 아닌 대상 물체(1)와의 거리를 나타내는 신호일 수 있다. 각 단위 픽셀(PX)은 CAPD(Current-Assisted Photonic Demodulator) 픽셀일 수 있다. 각 단위 픽셀(PX)의 보다 상세한 구조 및 동작에 대해서는 도 2 이하를 참조하여 후술하기로 한다.
제어 회로(40)는 광원(10)을 제어하여 대상 물체(1)에 광을 조사하고, 픽셀 어레이(30)의 단위 픽셀들(PX)을 구동시켜 대상 물체(1)로부터 반사된 광에 대응되는 픽셀 신호들을 처리하여 대상 물체(1)의 표면에 대한 거리를 측정할 수 있다.
이러한 제어 회로(40)는 로우 드라이버(row driver, 41), 복조 드라이버(demodulation driver, 42), 광원 드라이버(light source driver, 43), 타이밍 컨트롤러(timing controller, 44), 및 리드아웃 회로(readout circuit, 45)를 포함할 수 있다.
로우 드라이버(41)와 복조 드라이버(42)는 제어 회로(control circuit)으로 통칭될 수 있다.
제어 회로는 타이밍 컨트롤러(44)로부터 출력된 타이밍 신호에 응답하여 픽셀 어레이(30)의 단위 픽셀들(PX)을 구동시킬 수 있다.
제어 회로는 픽셀 어레이(30)의 복수의 로우 라인들(row lines) 중에서 적어도 하나의 로우 라인을 선택 및 제어할 수 있는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 기판 내 홀 전류(hole current)를 발생시키는 복조 제어 신호, 리셋 트랜지스터를 제어하는 리셋 신호, 검출 노드에 축적된 광전하의 전달을 제어하는 전송 신호, 고조도 조건에서 추가적인 정전 용량을 제공하기 위한 플로팅 디퓨전 신호, 선택 트랜지스터를 제어하는 선택 신호 등을 포함할 수 있다.
여기서, 로우 드라이버(41)는 리셋 신호, 전송 신호, 플로팅 디퓨전 신호 및 선택 신호를 생성할 수 있고, 복조 드라이버(42)는 복조 제어 신호를 생성할 수 있다.
광원 드라이버(43)는 타이밍 컨트롤러(44)의 제어에 따라 광원(10)을 구동시킬 수 있는 광 변조 신호(MLS)를 생성할 수 있다. 광 변조 신호(MLS)는 미리 정해진 주파수로 변조된 신호일 수 있다.
타이밍 컨트롤러(44)는 로우 드라이버(41), 복조 드라이버(42), 광원 드라이버(43) 및 리드아웃 회로(45)의 동작을 제어하기 위한 타이밍 신호를 생성할 수 있다.
리드아웃 회로(45)는 타이밍 컨트롤러(44)의 제어에 따라 픽셀 어레이(30)로부터 출력되는 픽셀 신호들을 처리하여 디지털 신호 형태의 픽셀 데이터를 생성할 수 있다. 이를 위해, 리드아웃 회로(45)는 픽셀 어레이(30)로부터 출력된 픽셀 신호들에 대해 상관 이중 샘플링(correlated double sampling)을 수행하기 위한 상관 이중 샘플러(CDS: correlated double sampler)를 포함할 수 있다. 또한, 리드아웃 회로(45)는 상관 이중 샘플러로부터의 출력 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 컨버터를 포함할 수 있다. 아울러, 리드아웃 회로(45)는 아날로그-디지털 컨버터로부터 출력되는 픽셀 데이터를 임시 저장하고 타이밍 컨트롤러(44)의 제어에 따라 외부로 출력하기 위한 버퍼 회로를 포함할 수 있다. 한편, 픽셀 어레이(30)가 CAPD 픽셀들로 구성됨에 따라, 픽셀 신호를 전달하기 위한 컬럼 라인은 픽셀 어레이(30)의 한 컬럼당 2개씩 구비될 수 있으며, 각 컬럼 라인으로부터 출력되는 픽셀 신호를 처리하기 위한 구성들 역시 각 컬럼 라인에 대응하여 구비될 수 있다.
광원(10)은 이미지 센싱 장치(ISD)가 촬영하는 장면을 향해 미리 정해진 주파수로 변조된 변조광을 방사하고, 이미지 센싱 장치(ISD)는 장면 내의 대상 물체들(1)로부터 반사된 변조광(즉, 입사광)을 감지하여 각 단위 픽셀(PX)마다 깊이 정보를 생성할 수 있다. 변조광과 입사광 사이에는 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리에 따른 시간 지연(time delay)이 존재하게 되는데, 이러한 시간 지연은 이미지 센싱 장치(ISD)가 생성하는 신호와 광원(10)을 제어하는 광 변조 신호(MLS) 간의 위상차(phase difference)로 나타나게 된다. 이미지 프로세서(미도시)는 이미지 센싱 장치(ISD)로부터 출력되는 신호에 나타난 위상차를 연산하여 각 단위 픽셀(PX)마다의 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
도 2는 도 1에 도시된 픽셀의 레이아웃을 간략히 나타낸 도면이다.
도 2를 참조하면, 픽셀(PX)은 도 1에 도시된 픽셀(PX) 중 어느 하나일 수 있으며, 설명의 편의상 하나의 픽셀(PX)을 예로 들어 설명하나, 픽셀 어레이(30)에 포함된 임의의 픽셀에 실질적으로 동일한 구조 및 동작이 적용될 수 있다.
픽셀(PX)은 제1 탭(TA)과 제2 탭(TB)을 포함할 수 있다. 본 개시에서는 하나의 픽셀(PX) 내에 2개의 탭들(TA, TB)이 포함되는 것으로 예시하여 설명하나, 본 발명의 범위는 이에 한정되지 않는다. 즉, 하나의 픽셀(PX) 내에 3개 이상의 탭들이 포함될 수 있으며, 이 경우 복수의 탭들은 서로 동일하거나 서로 다른 종류(또는 타이밍)의 복조 제어 신호를 인가받을 수 있다.
제1 탭(TA)과 제2 탭(TB)은 가로 방향을 따라 배열되는 것으로 도시되었으나, 다른 실시예에 따라 세로 방향 또는 사선 방향으로 배치될 수도 있다.
제1 탭(TA)은 제1 제어 노드(CNA) 및 제1 제어 노드(CNA)를 둘러싸는 제1 검출 노드(DNA)를 포함할 수 있다. 도 2에서는 제1 제어 노드(CNA)의 형태가 원형이고, 제1 검출 노드(DNA)의 형태가 링(ring)으로 예시되어 있으나, 본 발명의 범위는 이에 한정되지 않는다. 이러한 제1 검출 노드(DNA)의 링 형태는 제1 제어 노드(CNA)를 가능한 넓은 면적으로 둘러싸도록 하기 위함이며, 이러한 형태를 갖는 제1 검출 노드(DNA)는 제1 제어 노드(CNA)에 의해 형성되는 홀 전류를 따라 이동하는 신호 캐리어를 보다 용이하게 캡쳐할 수 있다.
제1 제어 노드(CNA)와 제1 검출 노드(DNA)는 서로 접하도록 배치되어 반대 도핑을 통한 정션 분리(junction isolation)만을 이용해 물리적으로 분리될 수 있다.
다른 실시예에 따라, 제1 제어 노드(CNA)와 제1 검출 노드(DNA)가 일정 거리 이격되어 배치될 수 있으며, 이 경우, STI(Shallow Trench Isolation) 공정에 의한 트렌치 내에 절연 물질을 갭필(gap-fill)함에 의해 형성되는 절연층에 의해, 제1 제어 노드(CNA)와 제1 검출 노드(DNA)는 물리적으로 서로 분리될 수 있다.
제2 탭(TB)은 제2 제어 노드(CNB) 및 제2 제어 노드(CNB)를 둘러싸는 제2 검출 노드(DNB)를 포함할 수 있다. 제2 제어 노드(CNB) 및 제2 검출 노드(DNB)의 구조는 제1 제어 노드(CNA) 및 제1 검출 노드(DNA)의 구조에 대응되는 바 중복되는 설명은 생략하기로 한다.
도 3에서는 도 2에 도시된 절단선(A-A')을 따라 픽셀(PX)을 절단한 단면을 예시로 픽셀(PX)의 구조 및 동작에 대해 설명하기로 한다.
도 3은 도 2에 도시된 픽셀의 구조를 나타낸 도면이다.
도 3을 참조하면, 픽셀(PX)은 크게 광전 변환 영역(100)과 회로 영역(200)을 포함할 수 있다.
광전 변환 영역(100)은 도 2의 절단선(A-A')을 따라 픽셀(PX)을 절단한 단면을 간략히 나타낸 영역에 해당한다.
광전 변환 영역(100)은 제1 및 제2 제어 노드(CNA, CNB)와, 제1 및 제2 검출 노드(DNA, DNB)를 포함할 수 있다. 제1 제어 노드(CNA)와 제1 검출 노드(DNA)는 제1 탭(또는 제1 복조 노드)을 구성하고, 제2 제어 노드(CNB)와 제2 검출 노드(DNB)는 제2 탭(또는 제2 복조 노드)을 구성할 수 있다.
제1 및 제2 제어 노드(CNA, CNB)와, 제1 및 제2 검출 노드(DNA, DNB)는 기판 내부에 형성될 수 있다. 예컨대, 기판은 P형 반도체 기판이고, 제1 및 제2 제어 노드(CNA, CNB)는 P형 불순물 영역이고, 제1 및 제2 검출 노드(DNA, DNB)는 N형 불순물 영역일 수 있다.
제1 및 제2 제어 노드(CNA, CNB) 각각은 복조 드라이버(42)로부터 제1 및 제2 복조 제어 신호(CSa, CSb)를 각각 수신할 수 있다. 제1 복조 제어 신호(CSa)와 제2 복조 제어 신호(CSb) 간의 전위차는 입사광에 의해 기판 내에 생성된 신호 캐리어(signal carrier)의 흐름을 제어하는 홀 전류(hole current, HC)를 발생시킨다. 제1 복조 제어 신호(CSa)의 전위가 제2 복조 제어 신호(CSb)의 전위보다 높은 경우, 홀 전류(HC)는 제1 제어 노드(CNA)로부터 제2 제어 노드(CNB)로 흐르게 된다. 제1 복조 제어 신호(CSa)의 전위가 제2 복조 제어 신호(CSb)의 전위보다 낮은 경우, 홀 전류(HC)는 제2 제어 노드(CNB)로부터 제1 제어 노드(CNA)로 흐르게 된다.
제1 및 제2 검출 노드(DNA, DNB) 각각은 홀 전류(HC)의 흐름에 따라 이동하는 신호 캐리어를 캡쳐(capture)하고 축적하는 기능을 수행할 수 있다.
일 실시예에 따라, 제1 및 제2 제어 노드(CNA, CNB)는 도핑 농도가 서로 다른 P형 불순물 영역들을 포함할 수 있다. 일 예로, 기판 내로 도핑 농도가 상대적으로 낮은 P형 불순물 영역(P- 영역)이 주입되고, 동일한 위치에 도핑 농도가 상대적으로 높은 P형 불순물 영역(P+ 영역)이 P- 영역보다 작은 깊이를 갖도록 주입될 수 있다. 한편, 제1 및 제2 검출 노드(DNA, DNB)는 도핑 농도가 서로 다른 N형 불순물 영역들을 포함할 수 있다. 일 예로, 기판 내로 도핑 농도가 상대적으로 낮은 N형 불순물 영역(N- 영역)이 주입되고, 동일한 위치에 도핑 농도가 상대적으로 높은 N형 불순물 영역(N+ 영역)이 N- 영역보다 작은 깊이를 갖도록 주입될 수 있다.
또한, P- 영역의 깊이는 N- 영역의 깊이보다 더 클 수 있다. 이는 홀 전류(HC)의 흐름을 보다 용이하게 하기 위함이다.
일 실시예에 따라, 광전 변환 영역(100)의 광전하 캡쳐는 순차적인 시간 구간들인 제1 구간 및 제2 구간에 걸쳐 수행될 수 있다.
제1 구간에서, 픽셀(PX) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 본 개시에서 입사광의 세기에 대응하여 생성된 전자는 광전하(photocharge)를 의미할 수 있다. 이때, 복조 드라이버(42)는 제1 제어 노드(CNA)에 제1 복조 제어 신호(CSa)를 인가하고, 제2 제어 노드(CNB)에 제2 복조 제어 신호(CSb)를 인가할 수 있다. 여기서, 제1 복조 제어 신호(CSa)의 전압은 제2 복조 제어 신호(CSb)의 전압보다 높을 수 있다. 이때, 제1 복조 제어 신호(CSa)의 전압은 활성화 전압(active voltage), 그리고 제2 복조 제어 신호(CSb)의 전압은 비활성화 전압(inactive voltage)로 각각 정의될 수 있다. 예컨대, 제1 복조 제어 신호(CSa)의 전압은 1.2V이고, 제2 복조 제어 신호(CSb)의 전압은 0V일 수 있다.
제1 복조 제어 신호(CSa)의 전압과 제2 복조 제어 신호(CSb)의 전압 간의 전압 차로 인해 제1 제어 노드(CNA)와 제2 제어 노드(CNB) 사이에 전계가 발생하고, 제1 제어 노드(CNA)로부터 제2 제어 노드(CNB)로 홀 전류(HC)가 흐를 수 있다. 즉, 기판 내의 정공은 제2 제어 노드(CNB) 방향으로 이동하게 되며, 기판 내의 전자는 제1 제어 노드(CNA) 방향으로 이동하게 된다.
입사광의 광량에 대응하여 기판 내에 전자가 발생하며, 발생된 전자는 제1 제어 노드(CNA) 방향으로 이동하게 되어 제1 제어 노드(CNA)에 인접한 제1 검출 노드(DNA)에 의해 캡쳐될 수 있다. 따라서, 기판 내의 전자는 입사광의 광량을 검출하는 신호 캐리어로 이용될 수 있다.
제1 구간에 연속되는 제2 구간에서, 픽셀(PX) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 이때, 복조 드라이버(42)는 제1 제어 노드(CNA)에 제1 복조 제어 신호(CSa)를 인가하고, 제2 제어 노드(CNB)에 제2 복조 제어 신호(CSb)를 인가할 수 있다. 여기서, 제1 복조 제어 신호(CSa)의 전압은 제2 복조 제어 신호(CSb)의 전압보다 낮을 수 있다. 이때, 제1 복조 제어 신호(CSa)의 전압은 비활성화 전압, 그리고 제2 복조 제어 신호(CSb)의 전압은 활성화 전압으로 각각 정의될 수 있다. 예컨대, 제1 복조 제어 신호(CSa)의 전압은 0V이고, 제2 복조 제어 신호(CSb)의 전압은 1.2V일 수 있다.
제1 복조 제어 신호(CSa)의 전압과 제2 복조 제어 신호(CSb)의 전압 간의 전압차로 인해 제1 제어 노드(CNA)와 제2 제어 노드(CNB) 사이에 전계가 발생하고, 제2 제어 노드(CNB)로부터 제1 제어 노드(CNA)로 홀 전류(HC)가 흐를 수 있다. 즉, 기판 내의 정공은 제1 제어 노드(CNA) 방향으로 이동하게 되며, 기판 내의 전자는 제2 제어 노드(CNB) 방향으로 이동하게 된다.
즉, 입사광의 광량에 대응하여 기판 내에 전자가 발생하며, 발생된 전자는 제2 제어 노드(CNB) 방향으로 이동하게 되어 제2 제어 노드(CNB)에 인접한 제2 검출 노드(DNB)에 의해 캡쳐될 수 있다. 따라서, 기판 내의 전자는 입사광의 광량을 검출하는 신호 캐리어로 이용될 수 있다.
실시예에 따라, 제1 구간과 제2 구간의 순서는 변경될 수도 있다.
회로 영역(200)은 제1 검출 노드(DNA)와 제2 검출 노드(DNB)에 의해 캡쳐된 광전하를 처리하여 전기 신호로 변환하기 위한 복수의 소자들을 포함할 수 있다. 복수의 소자들에 공급되는 제어 신호들(RST, TRG, FDG, SEL)은 로우 드라이버(41)로부터 공급될 수 있다. 또한, 픽셀 전압(Vpx)은 전원 전압(VDD)일 수 있다.
먼저, 제1 검출 노드(DNA)에 의해 캡쳐된 광전하를 처리하기 위한 소자들에 대해 설명하기로 한다. 회로 영역(200)은 리셋 트랜지스터(RX_A), 전송 트랜지스터(TX_A), 제1 커패시터(C1_A), 제2 커패시터(C2_A), 플로팅 디퓨전 트랜지스터(FDX_A), 드라이브 트랜지스터(DX_A) 및 선택 트랜지스터(SX_A)를 포함할 수 있다.
리셋 트랜지스터(RX_A)는 게이트 전극에 공급되는 리셋 신호(RST)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 플로팅 디퓨전 노드(FD_A)와 제1 검출 노드(DNA)의 전위를 소정의 레벨(즉, 픽셀 전압(Vpx))로 리셋할 수 있다. 또한, 리셋 트랜지스터(RX_A)가 액티브 상태가 될 때, 플로팅 디퓨전 노드(FD_A)의 리셋을 위해 전송 트랜지스터(TX_A)도 동시에 액티브 상태가 될 수 있다.
전송 트랜지스터(TX_A)는 게이트 전극에 공급되는 전송 신호(TRG)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 제1 검출 노드(DNA)에 축적되어 있는 전하를 플로팅 디퓨전 노드(FD_A)로 전송할 수 있다.
제1 커패시터(C1_A)는 플로팅 디퓨전 노드(FD_A)에 연결되어 소정의 정전 용량을 제공할 수 있다.
제2 커패시터(C2_A)는 플로팅 디퓨전 트랜지스터(FDX_A)의 동작에 따라 선택적으로 플로팅 디퓨전 노드(FD_A)에 연결되어 부가적인 소정의 정전 용량을 제공할 수 있다.
제1 커패시터(C1_A)와 제2 커패시터(C2_A) 각각은 예를 들어 MIM(Metal-Insulator-Metal) 커패시터, MIP(Metal-Insulator-Polysilicon) 커패시터, MOS(Metal-Oxide-Semiconductor) 커패시터, 정션(junction) 커패시터 중 적어도 하나로 구성될 수 있다.
플로팅 디퓨전 트랜지스터(FDX_A)는 게이트 전극에 공급되는 플로팅 디퓨전 신호(FDG)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 제2 커패시터(C2_A)를 플로팅 디퓨전 노드(FD_A)에 접속시킬 수 있다.
로우 드라이버(41)는, 예를 들면, 입사광의 광량이 상대적으로 많은 고조도일 때, 플로팅 디퓨전 트랜지스터(FDX_A)를 액티브 상태로 하여, 플로팅 디퓨전 노드(FD_A)와 제2 커패시터(C2_A)을 접속시킬 수 있다. 이에 의해, 고조도의 경우, 플로팅 디퓨전(FD_A)은 보다 많은 광전하를 축적할 수 있어 high dynamic range가 확보될 수 있다.
한편, 입사광의 광량이 상대적으로 적은 저조도일 때에는, 로우 드라이버(41)는 플로팅 디퓨전 트랜지스터(FDX_A)를 인액티브 상태로 하여, 플로팅 디퓨전 노드(FD_A)와 제2 커패시터(C2_A)을 분리시킬 수 있다.
다른 실시예에 따라, 플로팅 디퓨전 트랜지스터(FDX_A)와 제2 커패시터(C2_A)는 생략될 수도 있다.
드라이브 트랜지스터(DX_A)는 드레인 전극이 픽셀 전압(Vpx)에 접속되고 소스 전극이 선택 트랜지스터(SX_A)를 통하여 수직 신호선(SL_A)에 접속됨에 의해, 수직 신호선(SL_A)의 일단에 접속되어 있는 정전류원 회로부(CS_A)의 부하 MOS와 소스 팔로워 회로를 구성할 수 있다. 즉, 드라이브 트랜지스터(DX_A)는 게이트 전극에 접속된 플로팅 디퓨전 노드(FD_A)의 전위에 대응하는 전류를 선택 트랜지스터(SX_A)를 통하여 수직 신호선(SL_A)에 출력할 수 있다.
선택 트랜지스터(SX_A)는 게이트 전극에 공급되는 선택 신호(SEL)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 드라이브 트랜지스터(DX_A)로부터 출력되는 픽셀 신호를 수직 신호선(SL_A)에 출력할 수 있다.
제2 검출 노드(DNB)에 의해 캡쳐된 광전하를 처리하기 위해 회로 영역(200)은 리셋 트랜지스터(RX_B), 전송 트랜지스터(TX_B), 제1 커패시터(C1_B), 제2 커패시터(C2_B), 플로팅 디퓨전 트랜지스터(FDX_B), 드라이브 트랜지스터(DX_B) 및 선택 트랜지스터(SX_B)를 포함할 수 있다. 제2 검출 노드(DNB)에 의해 캡쳐된 광전하를 처리하기 위한 소자들은, 앞서 설명된 제1 검출 노드(DNA)에 의해 캡쳐된 광전하를 처리하기 위한 소자들과는 동작하는 타이밍이 상이할 뿐, 구조 및 동작은 실질적으로 동일하므로 중복되는 설명은 생략하기로 한다.
회로 영역(200)으로부터 수직 신호선(SL_A, SL_B)으로 출력된 각 픽셀 신호는 노이즈 제거 및 아날로그-디지털 변환을 거쳐 영상 데이터로 변환될 수 있다.
도 3에서 리셋 신호(RST), 전송 신호(TRG), 플로팅 디퓨전 신호(FDG) 및 선택 신호(SEL)는 각각 하나의 신호선으로 도시되어 있으나, 제1 검출 노드(DNA)에 의해 캡쳐된 광전하를 처리하기 위한 소자들과 제2 검출 노드(DNB)에 의해 캡쳐된 광전하를 처리하기 위한 소자들이 서로 다른 타이밍에 따라 동작하도록 하기 위해 리셋 신호(RST), 전송 신호(TRG), 플로팅 디퓨전 신호(FDG) 및 선택 신호(SEL) 각각은 복수(예컨대, 2개)의 신호선들을 통해 공급될 수 있다.
이미지 프로세서(미도시)는 제1 검출 노드(DNA)에 의해 캡쳐된 광전하로부터 획득된 영상 데이터와, 제2 검출 노드(DNB)에 의해 캡쳐된 광전하로부터 획득된 영상 데이터를 연산하여 위상차를 계산할 수 있고, 각 픽셀에 대응하는 위상차로부터 대상 물체(1)와의 거리를 나타내는 깊이 정보를 연산할 수 있고, 각 픽셀에 대응하는 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
도 4는 도 1에 도시된 픽셀 어레이(30)와 복조 드라이버(42)를 간략히 나타낸 도면이다.
도 4를 참조하면, 픽셀 어레이(30)는 n(n은 2 이상의 정수)개의 로우들(ROW1~ROWn) 및 m(m은 2 이상의 정수)개의 컬럼들(COL1~COLm)을 포함하는 매트릭스 형태로 배열되는 픽셀들을 포함할 수 있다.
복조 드라이버(42)는 픽셀 어레이(30)의 m개의 컬럼들에 대해 제1 내지 제m 복조 제어 신호선들(DCS1~DCSm)을 통해 복조 제어 신호들을 공급할 수 있다. 제1 내지 제m 복조 제어 신호선들(DCS1~DCSm) 각각은 픽셀 어레이(30)의 m개의 컬럼들 각각에 일대일 대응될 수 있다. 픽셀 어레이(30)의 동일 컬럼에 속한 픽셀들은 동일한 복조 제어 신호선을 통해 복조 제어 신호들을 수신할 수 있다. 도 3에서는 제1 내지 제m 복조 제어 신호선들(DCS1~DCSm) 각각이 하나의 신호선으로 도시되었으나, 제1 내지 제m 복조 제어 신호선들(DCS1~DCSm) 각각은 제1 복조 제어 신호(예컨대, CSa)의 공급을 위한 신호선(제1 서브 신호선)과 제2 복조 제어 신호(예컨대, CSb)의 공급을 위한 신호선(제2 서브 신호선)을 포함할 수 있다. 예를 들어, 제3 컬럼(COL3)에 속한 픽셀들은 제3 복조 제어 신호선(DCS3)을 통해 제1 및 제2 복조 제어 신호를 수신할 수 있다.
한편, 픽셀 어레이(30)는 중앙 영역(AR_C), 상부 영역(AR_T) 및 하부 영역(AR_B)을 포함할 수 있다.
중앙 영역(AR_C)은 픽셀 어레이(30)의 로우들(ROW1~ROWn) 중 중간에 해당하는 로우(예컨대, ROWk; k는 n/2 또는 n/2에 가장 가까운 정수)를 포함하는 소정 개수의 로우들을 포함할 수 있다.
상부 영역(AR_T)은 중앙 영역(AR_T)과 복조 드라이버(42) 사이(또는 중앙 영역(AR_T)의 상측)에 배치되는 영역으로서, 제1 로우(ROW1)를 포함하는 소정 개수의 로우들을 포함할 수 있다.
하부 영역(AR_B)은 중앙 영역(AR_T)을 중심으로 복조 드라이버(42)가 위치한 방향의 반대 방향(또는 중앙 영역(AR_T)의 하측)에 배치되는 영역으로서, 제n 로우(ROWn)를 포함하는 소정 개수의 로우들을 포함할 수 있다.
즉, 복조 드라이버(42)와 상부 영역(AR_T) 간의 거리, 복조 드라이버(42)와 중앙 영역(AR_C) 간의 거리 및 복조 드라이버(42)와 하부 영역(AR_B) 간의 거리는 순차적으로 증가할 수 있다.
본 발명의 실시예들에 따르면, 중앙 영역(AR_C), 상부 영역(AR_T) 및 하부 영역(AR_B) 각각에 포함된 픽셀의 구조는 달라질 수 있으며, 이와 같이 픽셀의 위치에 따라 달라지는 구조에 대해서는 도 7 내지 도 9를 참조하여 후술하기로 한다.
도 5a 내지 도 5c는 본 발명의 비교예에서 발생하는 쉐이딩(shading) 현상을 설명하기 위한 도면이다.
도 5a를 참조하면, 본 발명의 비교예에 따른 픽셀 어레이에서 픽셀의 위치에 따른 픽셀 저항(pixel resistance)의 변화에 대한 그래프가 도시되어 있다. 본 발명의 비교예에서는 본 발명의 실시예들과는 달리 픽셀 어레이(30) 내에서 각 픽셀의 구조가 서로 동일하다고 가정하기로 한다. 또한, 도 5a 내지 도 5c에서 X축에 대응하는 위치는 동일 컬럼 내에서 해당 픽셀과 복조 드라이버(42) 간의 거리에 따른 위치를 의미할 수 있다.
각 픽셀은 각 픽셀의 구조에 의해 결정되는 픽셀 저항을 가질 수 있다. 여기서, 픽셀 저항은 제1 제어 노드와 제2 제어 노드 사이에 흐르는 홀 전류의 크기에 관여하는 저항 성분을 의미할 수 있다. 즉, 픽셀 저항은 제1 제어 노드와 제2 제어 노드 사이에 인가되는 전압(제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차)과, 제1 제어 노드와 제2 제어 노드 사이에 흐르는 홀 전류 간의 비율로 정의될 수 있다. 따라서, 제1 제어 노드와 제2 제어 노드 사이에 인가되는 전압을 제1 전압이라고 가정하면, 픽셀 저항이 커질수록 제1 제어 노드와 제2 제어 노드 사이에 흐르는 홀 전류는 작아질 수 있다.
예를 들어, 픽셀 저항은 제1 제어 노드와 제2 제어 노드의 형태, 제1 제어 노드와 제2 제어 노드 사이의 간격, 제1 제어 노드와 제2 제어 노드의 깊이, 제1 검출 노드와 제2 검출 노드의 깊이 등에 의해 결정될 수 있다.
앞서 가정한 바와 같이, 픽셀 어레이(30)에 포함된 픽셀들이 서로 동일한 구조를 갖는 바, 픽셀 어레이(30)에서의 위치와 무관하게 픽셀들의 픽셀 저항은 일정할 수 있다.
도 5b를 참조하면, 본 발명의 비교예에 따른 픽셀 어레이에서 픽셀의 위치에 따른 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압 변화에 대한 그래프가 도시되어 있다. 픽셀 어레이(30)의 어느 한 컬럼에 속하는 픽셀들은 동일한 복조 제어 신호선을 통해 제1 및 제2 복조 제어 신호를 공급받을 수 있다.
이하에서는 설명의 편의상 제3 컬럼(COL3)을 예로 들어 설명하기로 하나, 다른 컬럼에 대해서도 마찬가지의 설명이 적용될 수 있다.
복조 드라이버(42)는 제3 컬럼(COL3)에 속하는 픽셀들을 구동하기 위해 제1 및 제2 복조 제어 신호를 제3 복조 제어 신호선(DCS3)에 인가할 수 있다. 즉, 제3 복조 제어 신호선(DCS3)의 제1 서브 신호선은 제3 컬럼(COL3)에 속하는 픽셀들 각각의 제1 제어 노드에 연결될 수 있고, 제3 복조 제어 신호선(DCS3)의 제2 서브 신호선은 제3 컬럼(COL3)에 속하는 픽셀들 각각의 제2 제어 노드에 연결될 수 있다.
복조 드라이버(42)가 활성화 전압(예컨대, 1.2V)을 갖는 제1 복조 제어 신호와 비활성화 전압(예컨대, 0V)을 갖는 제2 복조 제어 신호를 제3 복조 제어 신호선(DCS3)에 인가하는 경우, 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 해당 픽셀에 인가되는 제1 복조 제어 신호의 전압은 감소할 수 있다.
마찬가지로, 복조 드라이버(42)가 비활성화 전압(예컨대, 0V)을 갖는 제1 복조 제어 신호와 활성화 전압(예컨대, 1.2V)을 갖는 제2 복조 제어 신호를 제3 복조 제어 신호선(DCS3)에 인가하는 경우, 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 해당 픽셀에 인가되는 제2 복조 제어 신호의 전압은 감소할 수 있다.
이는 제3 복조 제어 신호선(DCS3)을 구성하는 메탈 라인 및 제3 복조 제어 신호선(DCS3)에 연결되는 픽셀들이 저항 성분으로 작용하여 IR drop이 발생하기 때문이다. 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 메탈 라인의 길이 및 해당 픽셀과 복조 드라이버(42) 사이에 배치되는 픽셀들의 개수가 증가하기 때문에, 해당 픽셀과 복조 드라이버(42) 간의 거리에 대응하여 해당 픽셀에 인가되는 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압은 감소할 수 있다.
즉, 상부 영역(AR_T)에 포함된 픽셀에 인가되는 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압, 중앙 영역(AR_C)에 포함된 픽셀에 인가되는 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압, 하부 영역(AR_B)에 포함된 픽셀에 인가되는 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압은 순차적으로 감소될 수 있다.
도 5b에서 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 감소하는 것은 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압으로 설명되었으나, 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차일 수도 있다. 즉, 본 개시에서는 비활성화 전압이 0V로 예시되는 바, 활성화 전압에 해당하는 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압은 곧 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차를 의미할 수 있다.
도 5c를 참조하면, 본 발명의 비교예에 따른 픽셀 어레이에서 픽셀의 위치에 따른 해당 픽셀의 픽셀 신호의 변화에 대한 그래프가 도시되어 있다. 도 5c에서 픽셀 어레이(30)로 입사되는 광 신호의 세기 및 타이밍은 픽셀 어레이(30) 전체에서 동일하다고 가정하기로 한다. 이 경우, 이상적인 조건에서는 픽셀 어레이(30)의 모든 픽셀의 픽셀 신호의 세기가 동일해야 할 것이다.
그러나, 도 5b에서 살펴본 바와 같이, 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 해당 픽셀에 인가되는 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압은 감소하게 되고, 이에 따라 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차도 감소하게 된다.
서로 다른 전압을 인가받는 제어 노드들 간에 흐르는 홀 전류는 제어 노드들 간의 전위차가 클수록 또는 픽셀 저항이 작을수록 증가 된다. 반대로, 서로 다른 전압을 인가받는 제어 노드들 간에 흐르는 홀 전류는 제어 노드들 간의 전위차가 작을수록 또는 픽셀 저항이 클수록 감소 된다.
따라서, 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 해당 픽셀 내에 흐르는 홀 전류의 세기도 감소하게 되어, 홀 전류에 의해 이동 및 캡쳐되는 신호 캐리어의 양도 감소하게 된다. 이로 인해, 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 해당 픽셀의 픽셀 신호의 세기도 감소하게 된다.
즉, 상부 영역(AR_T)에 포함된 픽셀의 픽셀 신호의 세기, 중앙 영역(AR_C)에 포함된 픽셀의 픽셀 신호의 세기, 하부 영역(AR_B)에 포함된 픽셀의 픽셀 신호의 세기는 순차적으로 감소될 수 있다.
이와 같이, 픽셀 어레이(30) 전체에서 균일한 광 신호에 대해 불균일하게 생성되는 픽셀 신호는 IR drop으로 인한 노이즈를 포함하게 되며, 대상 물체(1)와의 거리 계산의 오류를 야기할 수 있다.
도 6a 내지 도 6c는 본 발명의 실시예에서 쉐이딩 현상이 제거되는 원리를 설명하기 위한 도면이다.
도 6a를 참조하면, 본 발명의 실시예에 따른 픽셀 어레이(30)에서 픽셀의 위치에 따른 픽셀 저항의 변화에 대한 그래프가 도시되어 있다. 본 발명의 실시예에서는 본 발명의 비교예와는 달리 픽셀 어레이(30) 내에서 각 픽셀의 구조가 픽셀 어레이(30) 내에서의 위치에 따라 달라질 수 있다. 또한, 도 6a 내지 도 6c에서 X축에 대응하는 위치는 동일 컬럼 내에서 해당 픽셀과 복조 드라이버(42) 간의 거리에 따른 위치를 의미할 수 있다.
본 발명의 실시예에 따른 픽셀 어레이(30) 내에서 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 픽셀의 픽셀 저항은 점진적으로 감소될 수 있다. 여기서, 픽셀 저항이 감소되는 정도는 도 6c에서 설명될 픽셀 신호가 픽셀 어레이(30) 전체에서 일정하도록 실험적으로 결정될 수 있다.
도 7 내지 도 9를 통해 예시되는 바와 같이, 각 픽셀의 픽셀 저항은 각 픽셀에 포함된 광전 변환 영역의 구조를 다르게 함으로써 조절될 수 있다.
도 6b를 참조하면, 본 발명의 실시예에 따른 픽셀 어레이에서 픽셀의 위치에 따른 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압 변화에 대한 그래프가 도시되어 있다.
본 발명의 실시예와 본 발명의 비교예에 따른 픽셀 어레이에서 복조 드라이버(42)와의 연결 관계는 실질적으로 동일한 바, 본 발명의 실시예에 따른 픽셀 어레이에서 픽셀의 위치에 따른 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압 변화는 도 5c에 도시된 그래프와 실질적으로 동일할 수 있다.
따라서, 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압은 점진적으로 감소될 수 있다.
만일 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압이 일정하다면(즉, 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차가 일정하다면), 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 픽셀의 픽셀 저항이 점진적으로 감소되므로 홀 전류의 크기는 점진적으로 증가할 수 있다.
도 6c를 참조하면, 본 발명의 실시예에 따른 픽셀 어레이(30)에서 픽셀의 위치에 따른 해당 픽셀의 픽셀 신호의 변화에 대한 그래프가 도시되어 있다. 도 6c에서 픽셀 어레이(30)로 입사되는 광 신호의 세기 및 타이밍은 픽셀 어레이(30) 전체에서 동일하다고 가정하기로 한다.
도 6b에서 살펴본 바와 같이, 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 해당 픽셀에 인가되는 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압은 감소하게 되고, 이에 따라 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차도 감소하게 된다.
서로 다른 전압을 인가받는 제어 노드들 간에 흐르는 홀 전류는 제어 노드들 간의 전위차가 클수록 또는 픽셀 저항이 작을수록 증가 된다. 반대로, 서로 다른 전압을 인가받는 제어 노드들 간에 흐르는 홀 전류는 제어 노드들 간의 전위차가 작을수록 또는 픽셀 저항이 클수록 감소 된다.
본 발명의 실시예에서, 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차는 감소하게 되나, 픽셀 저항도 함께 감소하게 된다. 따라서, 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 픽셀 내에 흐르는 홀 전류의 세기는 일정하게 유지될 수 있고, 홀 전류에 의해 이동 및 캡쳐되는 신호 캐리어의 양도 일정하게 유지될 수 있다. 이로 인해, 픽셀과 복조 드라이버(42) 간의 거리와 무관하게 해당 픽셀의 픽셀 신호의 세기는 일정하게 유지될 수 있다.
즉, 상부 영역(AR_T)에 포함된 픽셀의 픽셀 신호의 세기, 중앙 영역(AR_C)에 포함된 픽셀의 픽셀 신호의 세기, 하부 영역(AR_B)에 포함된 픽셀의 픽셀 신호의 세기는 서로 동일할 수 있다.
이와 같이, 픽셀 어레이(30) 전체에서 균일한 광 신호에 대해 균일하게 생성되는 픽셀 신호는 IR drop으로 인한 노이즈를 포함하지 않을 수 있으며, 대상 물체(1)와의 거리 계산의 오류를 최소화할 수 있다.
도 7은 본 발명의 일 실시예에 따른 픽셀 어레이의 구조를 나타낸 도면이다.
도 7을 참조하면, 상부 영역(AR_T)에 포함된 제1 픽셀(PX1), 중앙 영역(AR_C)에 포함된 제2 픽셀(PX2), 및 하부 영역(AR_B)에 포함된 제3 픽셀(PX3)의 평면도가 도시되어 있다. 제1 내지 제3 픽셀들(PX1~PX3) 각각은 서로 동일한 복조 제어 신호선을 통해 복조 드라이버(42)와 연결될 수 있다.
제1 픽셀(PX1)은 제1 탭(TA1)과 제2 탭(TB1)을 포함할 수 있다. 제1 탭(TA1)은 제1 제어 노드(CNA1)와 제1 검출 노드(DNA1)를 포함할 수 있고, 제2 탭(TB1)은 제2 제어 노드(CNB1)와 제2 검출 노드(DNB1)를 포함할 수 있다. 제1 제어 노드(CNA1)와 제2 제어 노드(CNB1) 사이의 간격은 제1 간격(I1)일 수 있다. 본 개시에서 서로 인접하는 제어 노드들 간의 간격은 각 제어 노드의 중심 간의 간격을 의미할 수 있다.
제2 픽셀(PX2)은 제1 탭(TA2)과 제2 탭(TB2)을 포함할 수 있다. 제1 탭(TA2)은 제1 제어 노드(CNA2)와 제1 검출 노드(DNA2)를 포함할 수 있고, 제2 탭(TB2)은 제2 제어 노드(CNB2)와 제2 검출 노드(DNB2)를 포함할 수 있다. 제1 제어 노드(CNA2)와 제2 제어 노드(CNB2) 사이의 간격은 제2 간격(I2)일 수 있다.
제3 픽셀(PX3)은 제1 탭(TA3)과 제2 탭(TB3)을 포함할 수 있다. 제1 탭(TA3)은 제1 제어 노드(CNA3)와 제1 검출 노드(DNA3)를 포함할 수 있고, 제2 탭(TB3)은 제2 제어 노드(CNB3)와 제2 검출 노드(DNB3)를 포함할 수 있다. 제1 제어 노드(CNA3)와 제2 제어 노드(CNB3) 사이의 간격은 제3 간격(I3)일 수 있다.
본 발명의 일 실시예에 따른 픽셀 어레이(30)에서는 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록(또는 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록) 픽셀에 포함된 제1 제어 노드와 제2 제어 노드 사이의 간격은 점진적으로 감소될 수 있다. 따라서, 도 7에서와 같이 제1 간격(I1)은 제2 간격(I2)보다 크고, 제2 간격(I2)은 제3 간격(I3)보다 클 수 있다. 제1 제어 노드와 제2 제어 노드 사이의 간격은 전류가 흐르는 도선의 길이에 비례한다고 할 수 있으므로, 제1 제어 노드와 제2 제어 노드 사이의 간격이 줄어들수록 픽셀 저항은 감소될 수 있다.
따라서, 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압 강하가 발생함에도 불구하고, 픽셀 저항은 점진적으로 감소될 수 있어, 균일한 광 신호의 조건 하에서 픽셀 신호의 세기가 픽셀 어레이(30) 전체에 걸쳐 균일하게 유지될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 픽셀 어레이의 구조를 나타낸 도면이다.
도 8을 참조하면, 상부 영역(AR_T)에 포함된 제1 픽셀(PX1), 중앙 영역(AR_C)에 포함된 제2 픽셀(PX2), 및 하부 영역(AR_B)에 포함된 제3 픽셀(PX3)의 수직 단면도가 도시되어 있다. 제1 내지 제3 픽셀들(PX1~PX3) 각각은 서로 동일한 복조 제어 신호선을 통해 복조 드라이버(42)와 연결될 수 있다.
제1 픽셀(PX1)은 제1 탭과 제2 탭을 포함할 수 있다. 제1 탭은 제1 제어 노드와 제1 검출 노드를 포함할 수 있다. 제1 제어 노드는 상대적으로 높은 도핑 농도를 갖는 P+ 영역(CNA1_1)과 상대적으로 낮은 도핑 농도를 갖는 P- 영역(CNA1_2)으로 구성될 수 있다. 제1 검출 노드는 상대적으로 높은 도핑 농도를 갖는 N+ 영역(DNA1_1)과 상대적으로 낮은 도핑 농도를 갖는 N- 영역(DNA1_2)으로 구성될 수 있다.
제2 제어 노드는 상대적으로 높은 도핑 농도를 갖는 P+ 영역(CNB1_1)과 상대적으로 낮은 도핑 농도를 갖는 P- 영역(CNB1_2)으로 구성될 수 있다. 제2 검출 노드는 상대적으로 높은 도핑 농도를 갖는 N+ 영역(DNB1_1)과 상대적으로 낮은 도핑 농도를 갖는 N- 영역(DNB1_2)으로 구성될 수 있다.
제1 제어 노드의 P- 영역(CNA1_2)과 제2 제어 노드의 P- 영역(CNB1_2)의 깊이는 제1 깊이(D1)일 수 있다. 본 개시에서 P- 영역의 깊이는 P- 영역의 최하단과 기판의 상부면 간의 거리를 의미할 수 있다.
제2 픽셀(PX2)은 제1 탭과 제2 탭을 포함할 수 있다. 제2 픽셀(PX2)의 제1 탭과 제2 탭 각각의 구조는 제1 제어 노드 및 제2 제어 노드의 P- 영역의 깊이를 제외하고는 제1 픽셀(PX2)의 제1 탭과 제2 탭 각각의 구조와 실질적으로 동일한 바, 중복되는 설명은 생략하기로 한다.
제2 픽셀(PX2)에서 제1 제어 노드의 P- 영역(CNA2_2)과 제2 제어 노드의 P- 영역(CNB2_2)의 깊이는 제2 깊이(D2)일 수 있다.
제3 픽셀(PX3)은 제1 탭과 제2 탭을 포함할 수 있다. 제3 픽셀(PX3)의 제1 탭과 제2 탭 각각의 구조는 제1 제어 노드 및 제2 제어 노드의 P- 영역의 깊이를 제외하고는 제1 픽셀(PX2)의 제1 탭과 제2 탭 각각의 구조와 실질적으로 동일한 바, 중복되는 설명은 생략하기로 한다.
제3 픽셀(PX3)에서 제1 제어 노드의 P- 영역(CNA3_2)과 제2 제어 노드의 P- 영역(CNB3_2)의 깊이는 제3 깊이(D3)일 수 있다.
본 발명의 다른 실시예에 따른 픽셀 어레이(30)에서는 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록(또는 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록) 픽셀에 포함된 제1 제어 노드와 제2 제어 노드의 깊이가 점진적으로 증가할 수 있다. 따라서, 도 8에서와 같이 제1 깊이(D1)는 제2 깊이(D2)보다 작고, 제2 깊이(D2)는 제3 깊이(D3)보다 작을 수 있다. 제1 제어 노드와 제2 제어 노드가 서로 마주보는 면적의 크기는 전류가 흐르는 도선의 단면적에 대응된다고 할 수 있으므로, 제1 제어 노드와 제2 제어 노드의 깊이가 증가할수록 제1 제어 노드와 제2 제어 노드가 서로 마주보는 면적이 증가하게 되어, 픽셀 저항은 감소될 수 있다.
따라서, 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압 강하가 발생함에도 불구하고, 픽셀 저항은 점진적으로 감소될 수 있어, 균일한 광 신호의 조건 하에서 픽셀 신호의 세기가 픽셀 어레이(30) 전체에 걸쳐 균일하게 유지될 수 있다.
일 실시예에 따라, 제1 제어 노드와 제2 제어 노드는 총 3회에 걸쳐 P- 불순물을 주입하는 임플란트 공정(implant process)을 통해 형성될 수 있다. 이때, 첫번째 주입 공정에서는 상부 영역(AR_T), 중앙 영역(AR_C) 및 하부 영역(AR_B)에 불순물 주입을 차단하기 위한 임플란트 마스크(implant mask)를 배치하지 않고, 두번째 주입 공정에서는 상부 영역(AR_T)에 임플란트 마스크를 배치하고, 세번째 주입 공정에서는 상부 영역(AR_T) 및 중앙 영역(AR_C)에 임플란트 마스크를 배치할 수 있다. 이러한 공정을 통해, 상부 영역(AR_T), 중앙 영역(AR_C) 및 하부 영역(AR_B) 각각에서 제1 제어 노드와 제2 제어 노드의 깊이가 서로 다르게 형성될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 픽셀 어레이의 구조를 나타낸 도면이다.
도 9를 참조하면, 상부 영역(AR_T)에 포함된 제1 픽셀(PX1), 중앙 영역(AR_C)에 포함된 제2 픽셀(PX2), 및 하부 영역(AR_B)에 포함된 제3 픽셀(PX3)의 수직 단면도가 도시되어 있다. 제1 내지 제3 픽셀들(PX1~PX3) 각각은 서로 동일한 복조 제어 신호선을 통해 복조 드라이버(42)와 연결될 수 있다.
제1 픽셀(PX1)은 제1 탭과 제2 탭을 포함할 수 있다. 제1 탭은 제1 제어 노드와 제1 검출 노드를 포함할 수 있다. 제1 제어 노드는 상대적으로 높은 도핑 농도를 갖는 P+ 영역(CNA1_1)과 상대적으로 낮은 도핑 농도를 갖는 P- 영역(CNA1_2)으로 구성될 수 있다. 제1 검출 노드는 상대적으로 높은 도핑 농도를 갖는 N+ 영역(DNA1_1)과 상대적으로 낮은 도핑 농도를 갖는 N- 영역(DNA1_2)으로 구성될 수 있다.
제2 제어 노드는 상대적으로 높은 도핑 농도를 갖는 P+ 영역(CNB1_1)과 상대적으로 낮은 도핑 농도를 갖는 P- 영역(CNB1_2)으로 구성될 수 있다. 제2 검출 노드는 상대적으로 높은 도핑 농도를 갖는 N+ 영역(DNB1_1)과 상대적으로 낮은 도핑 농도를 갖는 N- 영역(DNB1_2)으로 구성될 수 있다.
제1 검출 노드의 N- 영역(DNA1_2)과 제2 검출 노드의 N- 영역(DNB1_2)의 깊이는 제4 깊이(D4)일 수 있다. 본 개시에서 N- 영역의 깊이는 N- 영역의 최하단과 기판의 상부면 간의 거리를 의미할 수 있다.
제2 픽셀(PX2)은 제1 탭과 제2 탭을 포함할 수 있다. 제2 픽셀(PX2)의 제1 탭과 제2 탭 각각의 구조는 제1 검출 노드 및 제2 검출 노드의 N- 영역의 깊이를 제외하고는 제1 픽셀(PX2)의 제1 탭과 제2 탭 각각의 구조와 실질적으로 동일한 바, 중복되는 설명은 생략하기로 한다.
제2 픽셀(PX2)에서 제1 검출 노드의 N- 영역(DNA2_2)과 제2 제어 노드의 N- 영역(DNB2_2)의 깊이는 제5 깊이(D5)일 수 있다.
제3 픽셀(PX3)은 제1 탭과 제2 탭을 포함할 수 있다. 제3 픽셀(PX3)의 제1 탭과 제2 탭 각각의 구조는 제1 검출 노드 및 제2 검출 노드의 N- 영역의 깊이를 제외하고는 제1 픽셀(PX2)의 제1 탭과 제2 탭 각각의 구조와 실질적으로 동일한 바, 중복되는 설명은 생략하기로 한다.
제3 픽셀(PX3)에서 제1 검출 노드의 N- 영역(DNA3_2)과 제2 검출 노드의 N- 영역(DNB3_2)의 깊이는 제6 깊이(D6)일 수 있다.
본 발명의 또 다른 실시예에 따른 픽셀 어레이(30)에서는 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록(또는 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록) 픽셀에 포함된 제1 검출 노드와 제2 검출 노드의 깊이가 점진적으로 감소할 수 있다. 따라서, 도 9에서와 같이 제4 깊이(D4)는 제5 깊이(D5)보다 크고, 제5 깊이(D5)는 제6 깊이(D6)보다 클 수 있다. 제1 제어 노드와 제2 제어 노드가 서로 마주보는 면적의 크기는 전류가 흐르는 도선의 단면적에 대응된다고 할 수 있으므로, 제1 검출 노드와 제2 검출 노드의 깊이가 감소할수록 제1 제어 노드와 제2 제어 노드가 서로 마주보는 면적이 증가하게 되어, 픽셀 저항은 감소될 수 있다.
따라서, 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 제1 복조 제어 신호(또는 제2 복조 제어 신호)의 전압 강하가 발생함에도 불구하고, 픽셀 저항은 점진적으로 감소될 수 있어, 균일한 광 신호의 조건 하에서 픽셀 신호의 세기가 픽셀 어레이(30) 전체에 걸쳐 균일하게 유지될 수 있다.
일 실시예에 따라, 제1 검출 노드와 제2 검출 노드는 총 3회에 걸쳐 N- 불순물을 주입하는 임플란트 공정을 통해 형성될 수 있다. 이때, 첫번째 주입 공정에서는 상부 영역(AR_T), 중앙 영역(AR_C) 및 하부 영역(AR_B)에 불순물 주입을 차단하기 위한 임플란트 마스크를 배치하지 않고, 두번째 주입 공정에서는 하부 영역(AR_B)에 임플란트 마스크를 배치하고, 세번째 주입 공정에서는 하부 영역(AR_B) 및 중앙 영역(AR_C)에 임플란트 마스크를 배치할 수 있다. 이러한 공정을 통해, 상부 영역(AR_T), 중앙 영역(AR_C) 및 하부 영역(AR_B) 각각에서 제1 검출 노드와 제2 검출 노드의 깊이가 서로 다르게 형성될 수 있다.
도 7 내지 도 9에서 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 픽셀 저항을 감소시킬 수 있는 실시예들에 대해 독립적으로 설명하였으나, 도 7 내지 도 9에서 설명된 3가지 실시예들 중 적어도 2 이상의 실시예들이 서로 조합될 수 있다. 예를 들어, 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 제1 제어 노드와 제2 제어 노드 간의 간격이 줄어들면서 제1 제어 노드와 제2 제어 노드의 깊이도 증가될 수 있다.
또한, 도 8 에서 어느 한 픽셀에서 제1 및 제2 제어 노드의 깊이는 서로 동일하고, 도 9에서 어느 한 픽셀에서 제1 및 제2 검출 노드의 깊이는 서로 동일한 것으로 예시되었으나, 다른 실시예에 따라 이들 깊이는 상이할 수 있다. 예를 들어, 상부 영역(AR_T)으로부터 하부 영역(AR_B)으로 갈수록 제1 및 제2 제어 노드 중 어느 하나의 깊이만이 증가하거나, 제1 및 제2 검출 노드 중 어느 하나의 깊이만이 감소할 수 있다.
아울러, 본 개시에서는 설명의 편의상 픽셀 어레이(30)에서 상부 영역(AR_T), 중앙 영역(AR_C) 및 하부 영역(AR_B)을 예로 들어, 픽셀의 구조가 가변되는 경우에 대해 설명하였으나, 픽셀 어레이(30)는 임의의 개수(최대 n개)에 해당하는 영역들로 구분되어 픽셀과 복조 드라이버(42) 간의 거리가 증가할수록 픽셀 저항이 감소하도록 설계될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (15)

  1. 각각이 기판 내에 홀 전류를 발생시키고 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 복수의 픽셀들을 포함하는 픽셀 어레이; 및
    상기 각 픽셀의 제1 탭과 제2 탭에 상기 홀 전류의 발생을 위한 제1 복조 제어 신호와 제2 복조 제어 신호를 각각 공급하는 복조 드라이버를 포함하며,
    상기 픽셀 어레이의 제1 픽셀과 상기 복조 드라이버 간의 거리는 상기 픽셀 어레이의 제2 픽셀과 상기 복조 드라이버 간의 거리보다 작고,
    상기 제1 픽셀의 픽셀 저항은 상기 제2 픽셀의 픽셀 저항보다 큰 이미지 센싱 장치.
  2. 제1항에 있어서,
    상기 제1 픽셀에 인가되는 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차와, 상기 제2 픽셀에 인가되는 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차가 서로 동일한 경우, 상기 제1 픽셀의 홀 전류의 크기는 상기 제2 픽셀의 홀 전류의 크기보다 작은 이미지 센싱 장치.
  3. 제1항에 있어서,
    상기 제1 픽셀과 상기 제2 픽셀은 서로 동일한 복조 제어 신호선을 통해 상기 복조 드라이버와 연결되는 이미지 센싱 장치.
  4. 제1항에 있어서,
    상기 제1 탭은 상기 제1 복조 제어 신호를 수신하는 제1 제어 노드 및 상기 광전하를 캡쳐하는 제1 검출 노드를 포함하고,
    상기 제2 탭은 상기 제2 복조 제어 신호를 수신하는 제2 제어 노드 및 상기 광전하를 캡쳐하는 제2 검출 노드를 포함하는 이미지 센싱 장치.
  5. 제4항에 있어서,
    상기 제1 검출 노드는 상기 제1 제어 노드를 둘러싸는 형태로 배치되고,
    상기 제2 검출 노드는 상기 제2 제어 노드를 둘러싸는 형태로 배치되는 이미지 센싱 장치.
  6. 제4항에 있어서,
    상기 제1 픽셀의 상기 제1 제어 노드의 깊이는 상기 제2 픽셀의 상기 제1 제어 노드의 깊이보다 작은 이미지 센싱 장치.
  7. 제4항에 있어서,
    상기 제1 픽셀의 상기 제2 제어 노드의 깊이는 상기 제2 픽셀의 상기 제2 제어 노드의 깊이보다 작은 이미지 센싱 장치.
  8. 제4항에 있어서,
    상기 제1 픽셀의 상기 제1 검출 노드의 깊이는 상기 제2 픽셀의 상기 제1 검출 노드의 깊이보다 큰 이미지 센싱 장치.
  9. 제4항에 있어서,
    상기 제1 픽셀의 상기 제2 검출 노드의 깊이는 상기 제2 픽셀의 상기 제2 검출 노드의 깊이보다 큰 이미지 센싱 장치.
  10. 제4항에 있어서,
    상기 제1 픽셀의 상기 제1 제어 노드와 상기 제2 제어 노드 간의 거리는 상기 제2 픽셀의 상기 제1 제어 노드와 상기 제2 제어 노드 간의 거리보다 큰 이미지 센싱 장치.
  11. 각각이 기판 내에 홀 전류를 발생시키고 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 복수의 픽셀들을 포함하는 픽셀 어레이; 및
    상기 각 픽셀의 광전 변환 영역에 포함된 제1 탭과 제2 탭에 상기 홀 전류의 발생을 위한 제1 복조 제어 신호와 제2 복조 제어 신호를 각각 공급하는 복조 드라이버를 포함하며,
    상기 픽셀 어레이의 제1 픽셀과 상기 복조 드라이버 간의 거리는 상기 픽셀 어레이의 제2 픽셀과 상기 복조 드라이버 간의 거리보다 작고,
    상기 제1 픽셀의 광전 변환 영역의 구조는 상기 제2 픽셀의 광전 변환 영역의 구조와 상이한 이미지 센싱 장치.
  12. 제11항에 있어서,
    상기 제1 탭은 상기 제1 복조 제어 신호를 수신하는 제1 제어 노드 및 상기 광전하를 캡쳐하는 제1 검출 노드를 포함하고,
    상기 제2 탭은 상기 제2 복조 제어 신호를 수신하는 제2 제어 노드 및 상기 광전하를 캡쳐하는 제2 검출 노드를 포함하는 이미지 센싱 장치.
  13. 제12항에 있어서,
    상기 제1 픽셀의 상기 제1 제어 노드의 깊이는 상기 제2 픽셀의 상기 제1 제어 노드의 깊이보다 작고,
    상기 제1 픽셀의 상기 제2 제어 노드의 깊이는 상기 제2 픽셀의 상기 제2 제어 노드의 깊이보다 작은 이미지 센싱 장치.
  14. 제12항에 있어서,
    상기 제1 픽셀의 상기 제1 검출 노드의 깊이는 상기 제2 픽셀의 상기 제1 검출 노드의 깊이보다 크고,
    상기 제1 픽셀의 상기 제2 검출 노드의 깊이는 상기 제2 픽셀의 상기 제2 검출 노드의 깊이보다 큰 이미지 센싱 장치.
  15. 제12항에 있어서,
    상기 제1 픽셀의 상기 제1 제어 노드와 상기 제2 제어 노드 간의 거리는 상기 제2 픽셀의 상기 제1 제어 노드와 상기 제2 제어 노드 간의 거리보다 큰 이미지 센싱 장치.
KR1020200068395A 2020-06-05 2020-06-05 이미지 센싱 장치 KR20210151497A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200068395A KR20210151497A (ko) 2020-06-05 2020-06-05 이미지 센싱 장치
CN202110264620.6A CN113766151B (zh) 2020-06-05 2021-03-11 图像感测装置
US17/211,624 US11671722B2 (en) 2020-06-05 2021-03-24 Image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200068395A KR20210151497A (ko) 2020-06-05 2020-06-05 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20210151497A true KR20210151497A (ko) 2021-12-14

Family

ID=78786812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200068395A KR20210151497A (ko) 2020-06-05 2020-06-05 이미지 센싱 장치

Country Status (2)

Country Link
US (1) US11671722B2 (ko)
KR (1) KR20210151497A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220005697A (ko) * 2020-07-07 2022-01-14 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015062275A (ja) 2013-08-22 2015-04-02 キヤノン株式会社 固体撮像装置
US10636831B2 (en) 2017-08-30 2020-04-28 Sony Semiconductor Solutions Corporation Imaging element and imaging apparatus
JP7175655B2 (ja) * 2018-07-18 2022-11-21 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール

Also Published As

Publication number Publication date
CN113766151A (zh) 2021-12-07
US11671722B2 (en) 2023-06-06
US20210385399A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US20200236313A1 (en) Image sensor including at least one autofocusing pixel and at least one normal pixel and driving method thereof
KR20220000562A (ko) 이미지 센싱 장치
KR20210114786A (ko) 이미지 센서
KR20210145390A (ko) 이미지 센싱 장치
US20240088177A1 (en) Image sensing device
US11652123B2 (en) Image sensing device
KR20210151497A (ko) 이미지 센싱 장치
US20220246650A1 (en) Image sensing device
KR20220094846A (ko) 이미지 센싱 장치
US11417692B2 (en) Image sensing device
CN113766151B (zh) 图像感测装置
US11722792B2 (en) Image sensing device
US11942492B2 (en) Image sensing device
US20220278163A1 (en) Image sensing device
CN114640810B (en) Image sensing device
US20220415942A1 (en) Image sensing device
KR20220072257A (ko) 이미지 센싱 장치
CN114697580B (en) Image sensing device
US20230050069A1 (en) Image sensing device
US20220190008A1 (en) Image sensing device
US20230118540A1 (en) Image sensing device
KR20230116402A (ko) 이미지 센싱 장치
KR20240059965A (ko) 이미지 센싱 장치