CN114697580B - 图像感测装置 - Google Patents

Abstract

本申请涉及图像感测装置。一种图像感测装置可包括：基板，其包括被构造为接收入射光的背面和背向背面的正面；成像像素，其被配置为从背面接收入射光并且每个成像像素被构造为响应于在每个成像像素处接收到的入射光而产生光电荷；多个抽头，其位于距基板的正面一定深度处，并且被配置为在基板内产生电流并捕获由成像像素产生并通过电流迁移的光电荷，其中，多个抽头分布在成像像素中，使得多个抽头中的两个或更多个抽头位于每个成像像素内；以及覆盖区，其形成在每个成像像素中并被构造为围绕每个成像像素中所包括的两个或更多个抽头，其中，覆盖区的下部与背面间隔开预定距离。

Description

图像感测装置

技术领域

各种实施方式总体上涉及用于感测距目标对象的距离的图像感测装置。

背景技术

图像感测装置是通过使用对光起反应的光敏半导体材料将光转换成电信号，来捕获光学图像的装置。随着汽车、医疗、计算机和通信行业的发展，在诸如智能电话、数码相机、游戏机、IOT(物联网)、机器人、安全相机和医疗微型相机之类的各种领域中，对高性能图像感测装置的需求日益增加。

图像感测装置可大致分为CCD(电荷耦合器件)图像感测装置和CMOS(互补金属氧化物半导体)图像感测装置。与CMOS图像感测装置相比，CCD图像感测装置提供更好的图像质量，但它们往往消耗更大功率并且体积更大。相比于CCD图像感测装置，CMOS图像感测装置的尺寸更小且消耗更少功率。此外，CMOS传感器是使用CMOS制造技术制造的，因此光敏元件和其它信号处理电路可以集成到单个芯片中，从而能够以更低成本生产小型化的图像感测装置。由于这些原因，正在针对包括移动装置在内的许多应用开发CMOS图像感测装置。

发明内容

所公开技术的实施方式涉及包括被构造为避免不必要的功耗的飞行时间(ToF)像素的图像感测装置。

在实施方式中，一种图像感测装置可以包括：基板，该基板包括被构造为接收入射光的背面和背向背面的正面；成像像素，该成像像素被配置为从背面接收入射光并且每个成像像素被构造为响应于在每个成像像素处接收到的入射光而产生光电荷；多个抽头，所述多个抽头位于距基板的正面一定深度处，并且被配置为在基板内产生电流并捕获由成像像素产生并通过电流迁移的光电荷，其中多个抽头分布在成像像素中，使得多个抽头中的两个或更多个抽头位于每个成像像素内；以及覆盖区，该覆盖区形成在每个成像像素中并被构造为围绕每个成像像素中所包括的两个或更多个抽头，其中覆盖区的下部与背面间隔开预定距离。

在实施方式中，一种图像感测装置可以包括：基板；以及第一像素和第二像素，该第一像素和该第二像素彼此相邻，设置在基板处并且被构造成分别将入射光转换为电信号。第一像素和第二像素中的每个像素包括：多个抽头，每个抽头被配置为在基板内产生电流，并捕获由入射光产生并通过电流迁移的光电荷；以及覆盖区，该覆盖区被构造成围绕抽头。第一像素的覆盖区与第二像素的覆盖区彼此物理地隔离。

基于本实施方式，可以在降低ToF像素的功耗的同时提高ToF像素的性能。

此外，可以提供通过本文档直接或间接地理解的各种效果。

附图说明

图1是例示了基于所公开技术的实施方式的图像感测装置的示例配置的图。

图2是例示了图1中所示的像素布局的示例的图。

图3例示了图2中所示的第一像素的操作。

图4是例示了沿着图2所示的第一线A-A′截取的截面示例的图。

图5是例示了沿着图2所示的第二线B-B′截取的截面示例的图。

图6是简要例示了图1所示的像素布局的另一示例的图。

图7是例示了沿着图6所示的第三线C-C′截取的截面示例的图。

图8是例示了沿着图6所示的第四线D-D′截取的截面示例的图。

具体实施方式

以下，将参照附图描述各种实施方式。然而，应当理解，所公开的技术不限于具体实施方式，而是包括实施方式的各种修改、等同和/或替代。所公开技术的实施方式可以提供能够通过所公开的技术直接或间接认识到的各种效果。

三维(3D)感测是不断发展的研究领域，其包括在诸如安全装置、医疗装置、车辆、游戏机、虚拟现实(VR)/增强现实(AR)装置和移动装置之类的各种应用中使用图像传感器获取深度信息的方法。能够测量图像深度的3D感测的示例可以包括三角测量、飞行时间(ToF)和干涉测量法。其中，ToF方法因为具有宽的应用范围、高的处理速度和成本效益而用于许多应用中。在一些实现中，TOF方法使用来自光源的发射光和来自对象的反射光来测量距离。ToF方法的一些实现可以依据使用光的往返时间还是光的相位差来确定ToF传感器与对象之间的距离而大致分为直接法和间接法。直接法可以通过计算光的往返时间来测量ToF传感器和对象之间的距离，而间接法可以使用相位差来测量ToF传感器和对象之间的距离。直接TOF传感器因为其长距离测量的优点而通常用于汽车。在更短距离使用并且需要更快处理速度的游戏机或移动相机中使用间接TOF传感器。可以使用简单电路以低成本来实现间接TOF传感器。

在一些实现中，间接ToF传感器可以利用电流辅助光子解调器(CAPD)技术，凭借该技术，通过使用电场之间的电位差来检测通过使用经由施加基板电压而产生的多数电流在传感器像素中产生的电子。由于使用了多数电流，CAPD可以快速地检测电子。此外，CAPD通过检测在较深的深度处形成的电子而具有出色的效率。

图1是例示了基于所公开技术的一些实现的图像感测装置ISD的示例的框图。

参照图1，图像感测装置ISD可以使用TOF方法测量图像感测装置ISD和目标对象1之间的距离。基于一些实现的TOF方法可以是直接TOF方法或间接TOF方法。在一些实现中，直接TOF方法可以通过测量从光源向目标对象1的光的发射与从目标对象1反射并返回到图像感测装置ISD的光的到达之间的持续时间，来测量图像感测装置ISD和对象之间的距离。在其它实现中，间接TOF方法可以通过向目标对象1发射调制光，感测从目标对象1反射的光，并计算调制光与反射光之间的相位差，来测量图像感测装置ISD与对象之间的距离。尽管在该专利文档中描述了使用间接TOF方法的图像感测装置ISD，但是图像感测装置ISD也可以使用直接TOF方法。在该专利文档中，目标对象1可以包括由图像感测装置ISD拍摄的对象或场景或人物。

图像感测装置ISD可以包括光源10、透镜模块20、像素阵列30和控制块40。

光源10响应于从控制块40接收的作为控制信号的光调制信号MLS而向目标对象1发射光，该光调制信号被馈送到光源10中以对由用于照射目标对象1的光源所发射的光进行光调制。光源10可以是发射特定波长范围的光(例如，近红外光、红外光或可见光)的LD(激光二极管)或LED(发光二极管)、NIR(近红外激光器)、点光源、白灯、其中组合有单色器的单色光源、或其它激光光源的组合。例如，光源10可以发射波长为800nm至1000nm的红外光。从光源10发射的光可以响应于光调制信号MLS而以预定频率调制。为了便于描述，图1仅例示了一个光源10。然而，可以在透镜模块20周围布置多个光源。

透镜模块20可以收集从目标对象1反射的光，并将收集的光聚焦在像素阵列30的像素PX上。例如，透镜模块20可以包括具有玻璃表面或塑料表面的聚焦透镜或圆柱形光学元件。透镜模块20可以包括与光轴对准的多个透镜。

像素阵列30可以包括在二维矩阵中连续布置的多个单位像素PX，例如，多个单位像素PX在列方向和行方向上连续布置。单位像素PX可以形成在半导体基板上，并且每个单位像素PX可以将通过透镜模块20入射的光转换成与光的强度相对应的电信号，并且输出电信号作为像素信号。在这种情况下，像素信号可以是指示距目标对象1的距离的信号。例如，每个单位像素(PX)可以是电流辅助光子解调器(CAPD)像素或量子效率调制(QEM)像素。尽管描述了CAPD像素作为示例，但其它实现也是可行的。因此，所公开的技术也可以应用于QEM像素或任何其它像素。下面将参照图2描述每个单位像素(PX)的结构和操作。

控制块40可以通过控制光源10而向目标对象1发射光，可以通过驱动像素阵列30的单位像素(PX)来处理与从目标对象1反射的光相对应的每个像素信号，并且可以使用处理的结果来测量距目标对象1的表面的距离。

控制块40可以包括行驱动器41、解调驱动器42、光源驱动器43、定时控制器(T/C)44和读出电路45。

为了便于描述，行驱动器41和解调驱动器42可以统称为控制电路。

控制电路可以响应于从定时控制器44生成的定时信号而驱动像素阵列30的单位像素(PX)。

控制电路可以生成能够从多条行线当中选择并控制至少一条行线的控制信号。控制信号可以包括用于在基板中产生空穴电流的解调控制信号、用于控制复位晶体管的复位信号、用于控制在检测节点中累积的光电荷的传输的传输(Tx)信号、用于在高照度水平下提供附加静电容量的浮置扩散(FD)信号、用于控制选择晶体管的选择信号和/或其它信号。像素电流可以指用于将基板产生的光电荷向检测节点移动的电流。

在一些实现中，行驱动器41可以生成复位信号、传输(Tx)信号、浮置扩散(FD)信号和选择信号，并且解调驱动器42可以生成解调控制信号。尽管基于所公开技术的一些实现的行驱动器41和解调驱动器42彼此独立地配置，但是基于一些其它实现的行驱动器41和解调驱动器42可以根据需要被实现为可设置在像素阵列30的一侧的一个组成元件。

光源驱动器43可以在定时控制器44的控制下生成能够驱动光源10的光调制信号MLS。光调制信号MLS可以是以预定频率调制的信号。

定时控制器44可以生成用于控制行驱动器41、解调驱动器42、光源驱动器43和读出电路45的操作的定时信号。

在定时控制器44的控制下，读出电路45可以通过处理从像素阵列30输出的像素信号来生成数字信号形式的像素数据。针对该操作，读出电路45可以包括用于对从像素阵列30输出的像素信号执行相关双采样的CDS(相关双采样器)。读出电路45可以包括用于将来自CDS的输出信号转换为数字信号的模数转换器。此外，读出电路45可以包括缓冲器电路，该缓冲器电路用于临时存储从模数转换器输出的像素数据并在定时控制器44的控制下将像素数据输出到外部。由于像素阵列30由CAPD像素组成，像素阵列30的每一列可以包括用于传输像素信号的两条列线，并且还可以针对各列线设置用于处理从列线输出的像素信号的组件。

光源10可以向由图像感测装置ISD捕捉的场景发射以预定频率调制的光，并且图像感测装置ISD可以感测从场景内的目标对象1反射的调制光(即，入射光)，并在每个单位像素PX上生成深度信息。由于图像感测装置ISD与目标对象1之间的距离，导致调制光和入射光之间存在时间延迟。这种时间延迟表现为图像感测装置ISD生成的信号与用于控制光源10的光调制信号MLS之间的相位差。图像处理器(未示出)可以通过计算在从图像感测装置ISD输出的信号中出现的相位差，来生成包含关于每个单位像素PX的深度信息的深度图像。

图2是简要例示了图1所示的像素布局的示例的图。

在一些实现中，第一像素PX1至第四像素PX4可以是图1所示的像素PX的一部分。为了便于描述，通过示例在图2中仅示出了四个像素PX1至PX4。在一些实现中，布置在像素阵列30中的其它像素可以具有与图2所示的像素PX1至PX4相同的结构并且以相同的方式操作。

在一些实现中，第一像素PX1至第四像素PX4可以布置成2×2矩阵阵列，并且如下文将讨论的第一像素PX1的结构可以与其它像素PX2至PX4相同或相似。

在一些实现中，每个像素可以包括一个或更多个抽头结构。每个抽头结构可以包括控制节点和被构造成围绕控制节点的检测节点。在一个示例中，控制节点掺杂有P型杂质，并且检测节点掺杂有N型杂质。在一些实现中，第一像素PX1可以包括第一抽头TA、第二抽头TB、覆盖区CA、阱隔离区WI和像素晶体管区PTA。在所公开技术的一些实现中，像素PX1至PX4中的每一个包括两个抽头TA和TB。另一方面，每个像素可以包括三个或更多个抽头。不同的抽头可以接收相同或不同类型的解调控制信号，或者在相同的定时或不同的定时接收解调控制信号。在所公开技术的一些实施方式中，每个抽头可以用于接收或输出电信号，并且可以被称为电接触抽头。

如图2所示，在一些实现中，第一抽头TA和第二抽头TB可以在垂直方向(列方向)上布置。在所公开技术的其它实施方式中，第一抽头TA和第二抽头TB可以在水平方向(行方向)或对角线方向上布置。

第一抽头TA可以包括第一控制节点CNA和围绕第一控制节点CNA的第一检测节点DNA。如图2所示，在一些实现中，第一控制节点CNA可以具有圆形形状，并且第一检测节点DNA可以具有环形形状。然而，第一控制节点CNA可以具有任何形状，并且第一检测节点DNA可以具有围绕第一控制节点CNA的任何形状。围绕第一控制节点CNA的环形形状可以使第一检测节点DNA具有增加的或最大化的第一控制节点CNA和第一检测节点DNA之间的接触面积。增加的或最大化的接触面积可以使第一检测节点DNA容易地捕获在第一检测节点DNA和第一控制节点CNA之间形成像素电流的电荷载流子。

第一控制节点CNA和第一检测节点DNA可以设置为彼此邻接或面对，或者可以彼此接触。可以通过反掺杂第一控制节点CNA和第一检测节点DNA而使第一控制节点CNA和第一检测节点DNA彼此隔离，从而产生结隔离。

第二抽头TB可以包括第二控制节点CNB和围绕第二控制节点CNB的第二检测节点DNB。第二控制节点CNB和第二检测节点DNB的结构可以与第一控制节点CNA和第一检测节点DNA的结构相似或相同。

第一控制节点CNA和第二控制节点CNB可以包括掺杂有P型杂质的区域，而第一检测节点DNA和第二检测节点DNB可以包括掺杂有N型杂质的区域。在所公开的技术中，P型可以被定义为第一导电类型，而N型可以被定义为第二导电类型。

覆盖区CA可以设置为围绕第一抽头TA和第二抽头TB并且约束电流在第一抽头TA和第二抽头TB之间流动的路径。覆盖区CA可以包括以比第一控制节点CNA和第二控制节点CNB低的掺杂浓度用P型杂质掺杂的阱区。在一些实现中，覆盖区CA与像素晶体管区PTA和相邻像素(诸如第二像素PX2和第三像素PX3)的覆盖区CA物理隔离。

可以在一些实施方式中实现所公开的技术，以使用沿着相邻像素之间的边界设置的阱隔离区将像素划分成像素组。阱隔离区WI可以设置在例如覆盖区CA和像素晶体管区PTA之间以将覆盖区CA和像素晶体管区PTA彼此电隔离，以及在相邻像素(例如，PX1和PX3)的覆盖区CA之间以将覆盖区CA彼此电隔离。可以通过用介电材料填充通过STI(浅沟槽隔离)工艺产生的沟槽，来形成阱隔离区WI。介电材料可以包括氧氮化硅(Si_xO_yN_z)、氧化硅(SixO_y)和氮化硅(Si_xN_y)中的一种或更多种，其中x、y和z是自然数。

像素晶体管区PTA可以包括用于处理由第一抽头TA捕获的光电荷的像素晶体管(例如，图3的TX_A、RX_A、FDX_A、DX_A和SX_A)和用于处理由第二抽头TB捕获的光电荷的像素晶体管(例如，图3的TX_B、RX_B、FDX_B、DX_B和SX_B)。在一些实现中，像素晶体管区PTA中的像素晶体管可以沿着相邻像素之间的边界布置。在一个示例中，包括在像素晶体管区PTA中的像素晶体管可以沿着彼此相邻的像素之间的边界布置成一排。

像素晶体管区PTA中所包括的每个晶体管可以包括：栅极，其设置在形成于基板的一个表面上的介电层上；杂质区，其在基板中设置在栅极的两侧以用作晶体管的源极和漏极；以及沟道区，其在基板中与栅极的下区域相对应。源极和漏极可以由掺杂有预定浓度的P型杂质的阱区围绕，并且阱区也可以延伸到栅极的下区域，并由此形成每个像素晶体管的主体。为了便于描述，图2之后的附图仅例示了像素晶体管区PTA的阱区。

可以通过将预定浓度的P型或N型杂质注入至预定深度来形成第一抽头TA、第二抽头TB、覆盖区CA以及像素晶体管区PTA的源极、漏极和阱区。

如图2所示，第一像素电流PC1可以在属于同一像素(例如，PX1)的第一抽头TA和第二抽头TB之间流动，并且第二像素电流PC2可以在属于不同像素(例如，PX3和PX1)的第一抽头TA和第二抽头TB之间流动。图2中所示的箭头表示第一像素电流PC1和第二像素电流PC2，并且箭头的粗细表示从一个点流到另一个点的电流量。在一些实现中，第一像素电流PC1可以大于第二像素电流PC2。即，可以在一些实施方式中实现所公开的技术，以防止迁移光电荷的像素电流在不同像素之间(例如，在PX3和PX1之间)流动，从而减少或最小化由于光电荷从一个像素迁移至另一像素而发生的串扰。此外，可以在一些实施方式中实现所公开的技术，以降低像素阵列30产生像素电流所需的功耗。像素电流量之间的关系可以取决于覆盖区CA，如下面将参照图4和图5讨论的。

图3例示了图2中所示的第一像素的操作。

参照图3，第一像素PX1可以包括光电转换区100和电路区200等。

光电转换区100对应于沿着图2中穿过第一抽头TA和第二抽头TB的线B-B′(线B-B′的一部分)截取的像素PX的截面。图3例示了第一像素PX1的组件当中的用于执行光电转换操作的光电转换区100的组件。

光电转换区100可以包括第一控制节点CNA和第二控制节点CNB以及第一检测节点DNA和第二检测节点DNB。第一控制节点CNA和第一检测节点DNA可以构成第一抽头(或第一解调节点)，并且第二控制节点CNB和第二检测节点DNB可以构成第二抽头(或第二解调节点)。

第一控制节点CNA和第二控制节点CNB以及第一检测节点DNA和第二检测节点DNB可以形成在半导体基板中。

第一控制节点CNA和第二控制节点CNB可以从解调驱动器42分别接收第一解调控制信号CSa和第二解调控制信号CSb。第一解调控制信号CSa和第二解调控制信号CSb之间的电压差产生第一像素电流PC1，以控制由入射光在基板中产生的电荷载流子的流动。当第一解调控制信号CSa的电压高于第二解调控制信号CSb的电压时，第一像素电流PC1从第一控制节点CNA流向第二控制节点CNB。当第一解调控制信号CSa的电压低于第二解调控制信号CSb的电压时，第一像素电流PC1从第二控制节点CNB流向第一控制节点CNA。

第一检测节点DNA和第二检测节点DNB中的每一个可以捕获并累积沿着第一像素电流PC1的流动而携带电流(例如，像素电流)的电荷载流子。

在实施方式中，光电转换区100在顺序的第一区间和第二区间期间捕获光电荷。

在第一区间中，入射在第一像素PX1上的光可以被转换成与入射光的强度相对应的电子-空穴对。在所公开技术的一些实现中，响应于入射光的强度而产生的电子可以指示光电荷。解调驱动器42可以向第一控制节点CNA施加第一解调控制信号CSa，并且向第二控制节点CNB施加第二解调控制信号CSb。这里，第一解调控制信号CSa的电压可以高于第二解调控制信号CSb的电压。这里，第一解调控制信号CSa的电压可以定义为激活电压，而第二解调控制信号CSb的电压可以定义为非激活电压。例如，第一解调控制信号CSa的电压可以为1.2V，而第二解调控制信号CSb的电压可以为0V。

由于第一解调控制信号CSa和第二解调控制信号CSb之间的电压差，可以在第一控制节点CNA和第二控制节点CNB之间产生电场，并且第一像素电流PC1可以从第一控制节点CNA流向第二控制节点CNB。即，基板内的空穴可以向第二控制节点CNB迁移，并且基板内的电子可以向第一控制节点CNA迁移。

可以响应于入射光的发光强度而在基板中产生电子，并且所产生的电子可以向第一控制节点CNA迁移并被与第一控制节点CNA相邻的第一检测节点DNA捕获。因此，基板内的电子可以用作电荷载流子，其携带与入射光的发光强度相对应的电流。

在第一区间之后的第二区间中，入射在像素PX上的光可以通过产生与入射光的强度相对应的电子-空穴对而转换为电流。解调驱动器42可以向第一控制节点CNA施加第一解调控制信号CSa，并且向第二控制节点CNB施加第二解调控制信号CSb。这里，第一解调控制信号CSa的电压可以低于第二解调控制信号CSb的电压。第一解调控制信号CSa的电压可以被定义为非激活电压，而第二解调控制信号CSb的电压可以定义为激活电压。例如，第一解调控制信号CSa的电压可以为0V，而第二解调控制信号CSb的电压可以为1.2V。

由于第一解调控制信号CSa和第二解调控制信号CSb之间的电压差，可以在第一控制节点CNA和第二控制节点CNB之间产生电场，并且第一像素电流PC1可以从第二控制节点CNB流向第一控制节点CNA。即，基板内的空穴可以向第一控制节点CNA迁移，并且基板内的电子可以向第二控制节点CNB迁移。

即，可以响应入射光的发光强度而在基板中产生电子，并且所产生的电子可以向第二控制节点CNB迁移并被与第二控制节点CNB相邻的第二检测节点DNB捕获。因此，基板内的电子可以用作检测入射光的发光强度的信号载流子。

在本公开技术的其它实现中，第一区间和第二区间的顺序可以改变，因此第一区间可以在第二区间之后。

电路区200可以包括用于通过对光电荷进行处理来将第一检测节点DNA和第二检测节点DNB捕获的光电荷转换成电信号的多个元件。在一些实现中，多个元件可以包括设置在图2的第一像素PX1的像素晶体管区PTA中的晶体管和被构造为电连接不同元件的互连件。通过示例，以下将参照图3所示的电路图来讨论电路区200。控制信号RST、TRG、FDG和SEL可以从行驱动器41施加到多个元件。像素电压Vpx可以是电源电压。

可以如以下所讨论地处理由第一检测节点DNA捕获的光电荷。电路区200可以包括复位晶体管RX_A、传输晶体管TX_A、第一电容器C1_A、第二电容器C2_A、浮置扩散晶体管FDX_A、驱动晶体管DX_A和选择晶体管SX_A。

复位晶体管RX_A可以响应于施加到其栅极的复位信号RST的逻辑高电平而被激活，并将浮置扩散节点FD_A和第一检测节点DNA的电位复位到预定电平(例如，像素电压Vpx)。当复位晶体管RX_A被激活时，传输晶体管TX_A可以被激活以复位浮置扩散节点FD_A。

传输晶体管TX_A可以响应于施加到其栅极的传输信号TRG的逻辑高电平而被激活，并向浮置扩散节点FD_A传输第一检测节点DNA中累积的电荷。

第一电容器C1_A可以联接至浮置扩散节点FD_A并提供预定电容。

依据浮置扩散晶体管FDX_A的操作，第二电容器C2_A可以选择性地联接至浮置扩散节点FD_A，并提供附加的预定电容。

第一电容器C1_A和第二电容器C2_A中的每一个可以配置为MIM(金属-绝缘体-金属)电容器、MIP(金属-绝缘体-多晶硅)电容器、MOS(金属-氧化物-半导体)电容器和结电容器中的一个或更多个。

浮置扩散晶体管FDX_A可以响应于施加到其栅极的浮置扩散信号FDG的逻辑高电平而被激活，并且将第二电容器C2_A联接到浮置扩散节点FD_A。

在入射光的发光强度相对高的高亮度条件下，行驱动器41可以激活浮置扩散晶体管FDX_A，以将浮置扩散节点FD_A联接到第二电容器C2_A。因此，在这样的高亮度条件下，浮置扩散节点FD_A可以累积更多的光电荷，这可以确保高动态范围。

在入射光的发光强度相对低的低亮度条件下，行驱动器41可以停用浮置扩散晶体管FDX_A以将浮置扩散节点FD_A和第二电容器C2_A彼此隔离。

在所公开技术的另一实施方式中，可以省略浮置扩散晶体管FDX_A和第二电容器C2_A。

驱动晶体管DX_A可以具有联接至像素电压Vpx的漏极和通过选择晶体管SX_A联接至垂直信号线SL_A的源极，从而构成源极跟随器电路，其中恒流源电路CS_A的负载MOS联接至垂直信号线SL_A的一端。即，驱动晶体管DX_A可以通过选择晶体管SX_A向垂直信号线SL_A输出与联接至其栅极的浮置扩散节点FD_A的电位相对应的电流。

选择晶体管SX_A可以响应于施加至其栅极的选择信号SEL的逻辑高电平而被激活，并且将从驱动晶体管DX_A输出的像素信号输出到垂直信号线SL_A。

为了处理由第二检测节点DNB捕获的光电荷，电路区200可以包括复位晶体管RX_B、传输晶体管TX_B、第一电容器C1_B、第二电容器C2_B、浮置扩散晶体管FDX_B、驱动晶体管DX_B和选择晶体管SX_B。在一些实现中，除了操作定时之外，用于处理由第二检测节点DNB捕获的光电荷的元件以与上述用于处理由第一检测节点DNA捕获的光电荷的元件相同的方式来配置和操作。

从电路区200分别输出到垂直信号线SL_A和SL_B的像素信号可以通过在读出电路45处从模拟信号中去除噪声并且将模拟信号转换为数字信号来转换为图像数据。

图3例示了通过一条信号线施加复位信号RST、传输信号TRG、浮置扩散信号FDG和选择信号SEL中的每一个。然而，复位信号RST、传输信号TRG、浮置扩散信号FDG和选择信号SEL中的每一个可以通过多条信号线(例如，两条信号线)来施加，使得用于处理由第一检测节点DNA捕获的光电荷的元件和用于处理由第二检测节点DNB捕获的光电荷的元件以不同的定时操作。

图像处理器(未示出)可以基于从由第一检测节点DNA捕获的光电荷所获取的图像数据和从由第二检测节点DNB捕获的光电荷所获取的图像数据，来计算相位差，基于对应于每个像素的相位差来计算指示图像传感器与目标对象1之间的距离的深度信息，并生成包括与每个像素相对应的深度信息的深度图像。

图4是例示了沿着图2所示的第一线A-A′截取的截面示例的图。图5是例示了沿着图2所示的第二线B-B′截取的截面示例的图。

参照图4和图5，图4的第一截面CV1对应于通过沿着第一线A-A′切割第一像素PX1和第二像素PX2所截取的截面，并且图5的第二截面VC2对应于通过沿着第二线B-B′切割第一像素PX1和第三像素PX3所截取的截面。为了便于描述，下面将一起讨论第一截面CV1和第二截面CV2。

基板300可以包括如图2所示的第一抽头TA、第二抽头TB、覆盖区CA、阱隔离区WI和像素晶体管区PTA。此外，基板300可以包括外延区EA以支撑组件。

基板300可以是半导体基板。在一些实现中，可以通过在基础基板中生长p型或n型外延层来形成基板300。即，基板300可以通过在外延层中形成第一抽头TA、第二抽头TB、覆盖区CA、阱隔离区WI和像素晶体管区PTA，然后去除基础基板，留下基板300来形成。外延区EA可以指示在外延层中形成并保留第一抽头TA、第二抽头TB、覆盖区CA、阱隔离区WI和像素晶体管区PTA的区域。

基板300可以具有彼此面对的正面FS和背面BS。从目标对象1反射的光可以经由微透镜400通过基板300的背面BS入射到基板300上。在所公开技术的一些实现中，图像感测装置ISD可以使用背面照明(BSI)方法。

第一抽头TA和第二抽头TB可以形成为距正面FS预定深度。图4和图5例示了控制节点CNA和CNB以及检测节点DNA和DNB被形成为相同深度。然而，所公开技术的范围不限于此。

覆盖区CA可以形成为距正面FS的深度比第一抽头TA和第二抽头TB距正面FS的深度深，并且具有被构造为围绕第一抽头TA和第二抽头TB的形状。在一些实现中，覆盖区CA的下部没有到达背面BS并且与背面BS间隔开预定距离。覆盖区CA、第一控制节点CNA和第二控制节点CNB中的每一个可以掺杂有P型杂质。然而，覆盖区CA的掺杂浓度可以低于第一控制节点CNA和第二控制节点CNB的掺杂浓度。

由于多数载流子的数量随着掺杂浓度的增加而增加，因此可以降低比电阻，使电流容易流动。即，第一控制节点CNA和第二控制节点CNB中的每一个对应于电流可以容易流过的区域，这是因为该区域具有比覆盖区CA更低的比电阻。

阱隔离区WI可以在一个像素内设置在覆盖区CA和像素晶体管区PTA之间或者设置在彼此相邻的像素PX1和PX3的覆盖区CA之间，并且将相邻的区域彼此电隔离。

外延区EA可以掺杂有n型杂质或p型杂质。

当外延区EA掺杂有n型杂质时，可以通过在n型外延区EA和p型覆盖区CA之间的边界处的PN结形成耗尽区。在耗尽区中，不存在电荷载流子(即，空穴和电子)。因此，第一像素电流PC1几乎不流经外延区EA，而仅流入覆盖区CA中。

当外延区EA掺杂有p型杂质并且具有比覆盖区CA更低的掺杂浓度时，在p型外延区EA与p型覆盖区CA的边界处可能出现比电阻差。当外延区EA与覆盖区CA之间的掺杂浓度差异大于通过实验获得的差异时，流经覆盖区CA的电流可以不穿过外延区EA与覆盖区CA之间的边界。因此，第一像素电流PC1几乎不流经外延区EA，而仅流入覆盖区CA。

如图5所示(第二截面CV2)，第一像素电流PC1可以不流至外延区EA，而仅流过第一控制节点CNA和第二控制节点CNB之间的覆盖区CA。

设置在背面BS下方的微透镜400可以具有与第一抽头TA和第二抽头TB交叠同时穿过第一抽头TA和第二抽头TB之间的中间位置(例如，第一抽头TA和第二抽头TB之间的中心)的光轴。微透镜400可以将从目标对象1反射的光会聚到第一抽头TA和第二抽头TB之间的中间位置周围的区域中。此外，当调制光具有对应于红外光的波段时，入射光可以穿透到相对大的深度，使得密集光电荷区PDA形成为相比于光所入射的背面BS而更靠近正面FS。密集光电荷区PDA可以表示由光电效应产生的光电荷的密度等于或高于预定密度的区域。

当覆盖区CA形成为如图5所示的包括密集光电荷区PDA时，第一像素电流PC1可以迁移由密集光电荷区PDA产生的大部分光电荷，使得光电荷被第一抽头TA或第二抽头TB捕获。因此，可以提高光电转换效率以增加感光度。此外，当在除密集光电荷区PDA之外的非必要位置处不形成覆盖区CA时，可以最小化第一像素电流PC1的幅度以降低图像感测装置ISD的功耗。

此外，由于覆盖区CA具有被构造为围绕检测节点DNA和DNB以及控制节点CNA和CNB的形状，因此通过第一像素电流PC1迁移的光电荷可以被检测节点DNA和DNB有效地捕获。

图6是简要例示了图1所示的像素布局的另一示例的图。

参照图6，第五像素PX5至第八像素PX8中的每一个可以是图1中所示的像素PX中的任何一个。为了便于描述，通过示例在图6中仅例示了四个像素PX5至PX8。在一些实现中，布置在像素阵列30中的其它像素可以具有与图6所示的像素PX5至PX8相同的结构并且以相同的方式操作。

在一些实现中，除了下面讨论的一些差异之外，第五像素PX5至第八像素PX8分别具有与第一像素PX1至第四像素PX4基本相同的结构。

第五像素PX5至第八像素PX8可以具有彼此相同的结构。例如，第五像素PX5可以包括第一抽头TA′、第二抽头TB′、覆盖区CA′、阱隔离区WI和像素晶体管区PTA。阱隔离区WI和像素晶体管区PTA的结构和操作与参照图2描述的阱隔离区WI和像素晶体管区PTA的结构和操作相同。

第一抽头TA′还可以包括设置在第一控制节点CNA和第一检测节点DNA之间的第一节点隔离区NIA。即，第一节点隔离区NIA可以具有设置在第一检测节点DNA的内部同时围绕第一控制节点CNA的环形形状。

第二抽头TB′还可以包括设置在第二控制节点CNB和第二检测节点DNB之间的第二节点隔离区NIB。即，第二节点隔离区NIB可以具有设置在第二检测节点DNB的内部同时围绕第二控制节点CNB的环形形状。

第一节点隔离区NIA和第二节点隔离区NIB中的每一个可以将控制节点和检测节点彼此电隔离，从而通过阻止与光电荷无关的电荷从控制节点转移到检测节点来降低噪声。

在一些实现中，第一节点隔离区NIA和第二节点隔离区NIB由与阱隔离区WI相同的材料形成并且通过与阱隔离区WI相同的工艺制造。

图7是例示了沿着图6所示的第三线截取的截面示例的图。图8是例示了沿着图6所示的第四线截取的截面示例的图。

参照图7和图8，图7的第三截面CV3对应于通过沿着第三线C-C′切割第五像素PX5和第六像素PX6所截取的截面，并且图8的第四截面CV4对应于通过沿着第四线D-D′切割第五像素PX5和第七像素PX7所截取的截面。为了便于描述，下面将一起提及第三截面CV3和第四截面CV4。

基板300′可以包括如图6所示的第一抽头TA′、第二抽头TB′、覆盖区CA′、阱隔离区WI和像素晶体管区PTA。此外，基板300′可以包括外延区EA以支撑组件。除了如下面讨论的一些差异之外，第三截面CV3和第四截面CV4分别具有与第一截面CV1和第二截面CV2基本相同的结构。

如参照图6所描述的，第一节点隔离区NIA和第二节点隔离区NIB可以通过与阱隔离区WI基本相同的制造工艺来形成，并且第一节点隔离区NIA和第二节点隔离区NIB距正面FS的深度可以大于控制节点CNA和CNB以及检测节点DNA和DNB距正面FS的深度。

在第一控制节点CNA下方，可以设置第一辅助控制节点CNA_D，第一辅助控制节点CNA_D在与第一控制节点CNA交叠的同时距正面FS的深度大于第一控制节点CNA距正面FS的深度。覆盖区CA′的底侧或下部可以形成为距正面FS的深度大于第一辅助控制节点CNA_D的底侧距正面FS的深度。第一辅助控制节点CNA_D可以是掺杂有P型杂质的区域，并且具有比第一控制节点CNA的掺杂浓度低且比覆盖区CA′的掺杂浓度高的掺杂浓度。即，第一辅助控制节点CNA_D可以具有比第一控制节点CNA的比电阻高并且比覆盖区CA′的比电阻低的比电阻，并且可以形成其中电位按照第一控制节点CNA、第一辅助控制节点CNA_D和覆盖区CA′的顺序增加的电位梯度。第一辅助控制节点CNA_D距正面FS的深度可以大于第一节点隔离区NIA距正面FS的深度。因此，第一像素电流PC1可以平稳地流过第一控制节点CNA、第一辅助控制节点CNA_D和覆盖区CA′。

在第二控制节点CNB下方，可以设置第二辅助控制节点CNB_D，第二辅助控制节点CNB_D在与第二控制节点CNB交叠的同时距正面FS的深度大于第二控制节点CNB距正面FS的深度。覆盖区CA′的底侧可以形成为距正面FS的深度大于第二辅助控制节点CNB_D的底侧距正面FS的深度。第二辅助控制节点CNB_D可以是掺杂有P型杂质的区域，并且具有比第二控制节点CNB的掺杂浓度低且比覆盖区CA′的掺杂浓度高的掺杂浓度。即，第二辅助控制节点CNB_D可以具有比第二控制节点CNB的比电阻高并且比覆盖区CA′的比电阻低的比电阻，并且可以形成其中电位按照第二控制节点CNB、第二辅助控制节点CNB_D和覆盖区CA′的顺序增加的电位梯度。第二辅助控制节点CNB_D距正面FS的深度可以大于第二节点隔离区NIB距正面FS的深度。因此，第一像素电流PC1可以平稳地流过第二控制节点CNB、第二辅助控制节点CNB_D和覆盖区CA′。

在一些实现中，覆盖区CA′可以具有深度不同的部分。在一个示例中，覆盖区CA′可具有阶梯结构，该阶梯结构距正面FS的深度从覆盖区CA′的中心到覆盖区CA′的边缘逐渐减小。即，可以通过用于形成对应于第一深度D1的P型杂质区的第一注入工艺和用于形成对应于第二深度D2的P型杂质区的第二注入工艺来形成覆盖区CA′。通过第一注入工艺形成的P型杂质区可以具有比通过第二注入工艺形成的p型杂质区更大的平面面积。

虽然覆盖区CA′具有阶梯结构，但是覆盖区CA′可以形成为包括密集光电荷区PDA。即，可以通过实验确定通过第一注入工艺形成的P型杂质区的面积和深度以及通过第二注入工艺形成的P型杂质区的面积和深度，使得在覆盖区CA′中包括密集光电荷区PDA。

当覆盖区CA′具有阶梯结构时，覆盖区CA′可以形成为与密集光电荷区PDA的形状对应。因此，可以最小化第一像素电流PC1的幅度以进一步降低图像感测装置ISD的功耗。

在所公开技术的一些实现中，通过两次注入工艺形成覆盖区CA′。然而，所公开的技术不限于此，并且可以通过形成具有不同面积和深度的P型杂质区的多次注入工艺(例如，三次或更多次注入工艺)来形成覆盖区。因此，覆盖区可以形成为与密集光电荷区PDA的形状更相似的形状。

已经参照图6至图8描述的节点隔离区NIA和NIB、第一辅助控制节点CNA_D和第二辅助控制节点CNB_D、以及具有阶梯结构的覆盖区CA′并非必须一起实现。节点隔离区NIA和NIB、第一辅助控制节点CNA_D和第二辅助控制节点CNB_D、以及覆盖区CA′可以彼此独立地实现，或者节点隔离区NIA和NIB、第一辅助控制节点CNA_D和第二辅助控制节点CNB_D、以及覆盖区CA′中的至少一些的特征可以组合在一起。例如，基于所公开技术的一些实施方式的图像感测装置可以不包括隔离区NIA和NIB，并且可以包括第一辅助控制节点CNA_D和第二辅助控制节点CNB_D以及具有阶梯结构的覆盖区CA′。

虽然以上已经描述了各种实施方式，但是本领域技术人员将理解的是，所描述的实施方式仅是示例。可以基于本专利文档中公开的内容做出所公开的实施方式的变型和改进以及其它实施方式。

相关申请的交叉引用

本专利文档要求于2020年12月29日提交的韩国申请No.10-2020-0186487的优先权和权益，通过引用将其全部内容并入本文中。

Claims (18)

1.一种图像感测装置，该图像感测装置包括：

基板，该基板包括接收入射光的背面和背对所述背面的正面；

多个成像像素，所述多个成像像素从所述背面接收入射光并且每个成像像素响应于在所述多个成像像素中的每个成像像素处接收到的入射光而产生光电荷；

多个抽头，所述多个抽头位于距所述基板的所述正面一定深度处，并且在所述基板内产生电流并捕获由所述多个成像像素中的每个成像像素产生并通过所述电流迁移的光电荷，其中，所述多个抽头分布在所述多个成像像素中的每个成像像素中，使得所述多个抽头中的两个或更多个抽头位于所述多个成像像素中的每个成像像素内；以及

覆盖区，该覆盖区形成于所述多个成像像素中的每个成像像素中并围绕所述多个成像像素中的每个成像像素中所包括的所述两个或更多个抽头，其中，所述覆盖区的下部与所述背面间隔开预定距离，并且所述覆盖区的上部与所述基板的在所述多个抽头之间的正面接触，

其中，所述覆盖区掺杂有第一导电类型杂质，并且

其中，所述基板掺杂有与所述第一导电类型杂质不同的第二导电类型杂质。

2.根据权利要求1所述的图像感测装置，其中，所述图像感测装置的所述多个成像像素中的每个成像像素中的所述两个或更多个抽头中的每个抽头包括：

第一控制节点和第二控制节点，该第一控制节点和该第二控制节点彼此间隔开并且在所述基板内产生所述电流；以及

第一检测节点和第二检测节点，该第一检测节点与所述第一控制节点相邻设置，并且该第二检测节点与所述第二控制节点相邻设置，所述第一检测节点和所述第二检测节点中的每一个捕获由所述多个成像像素中的每个成像像素响应于在所述多个成像像素处的入射光而产生的光电荷。

3.根据权利要求2所述的图像感测装置，其中，所述第一控制节点和所述第二控制节点掺杂有所述第一导电类型杂质，并且

其中，所述第一检测节点和所述第二检测节点掺杂有所述第二导电类型杂质。

4.根据权利要求2所述的图像感测装置，其中，所述覆盖区具有比所述第一控制节点和所述第二控制节点低的掺杂浓度。

5.根据权利要求2所述的图像感测装置，该图像感测装置还包括：

第一节点隔离区，该第一节点隔离区设置在所述第一控制节点与所述第一检测节点之间，以将所述第一控制节点和所述第一检测节点彼此电隔离；以及

第二节点隔离区，该第二节点隔离区设置在所述第二控制节点和所述第二检测节点之间，以将所述第二控制节点和所述第二检测节点彼此电隔离。

6.根据权利要求2所述的图像感测装置，该图像感测装置还包括：

第一辅助控制节点，该第一辅助控制节点设置在所述第一控制节点下方，并且具有比所述第一控制节点低的掺杂浓度；以及

第二辅助控制节点，该第二辅助控制节点设置在所述第二控制节点下方，并且具有比所述第二控制节点低的掺杂浓度。

7.根据权利要求6所述的图像感测装置，其中，所述第一辅助控制节点的下部和所述第二辅助控制节点的下部各自形成为距所述正面的深度比所述覆盖区的下部距所述正面的深度小。

8.根据权利要求1所述的图像感测装置，其中，所述多个成像像素中的每个成像像素中的所述覆盖区包括位于所述覆盖区的中心处的第一部分和位于所述覆盖区的边缘处的第二部分，所述第一部分形成为距所述正面第一深度，并且所述第二部分形成为距所述正面第二深度，所述第二深度小于所述第一深度。

9.根据权利要求1所述的图像感测装置，该图像感测装置还包括：

像素晶体管区，该像素晶体管区包括像素晶体管，所述像素晶体管基于所捕获的光电荷生成像素信号；以及

外延区，该外延区设置在所述像素晶体管区和所述覆盖区之间。

10.根据权利要求9所述的图像感测装置，其中，所述外延区设置在第一像素的所述覆盖区与和所述第一像素相邻的第二像素的所述覆盖区之间。

11.根据权利要求9所述的图像感测装置，其中，所述外延区掺杂有第一导电类型杂质。

12.根据权利要求11所述的图像感测装置，其中，所述外延区具有比所述覆盖区低的掺杂浓度。

13.根据权利要求9所述的图像感测装置，其中，所述外延区掺杂有第二导电型杂质。

14.根据权利要求5所述的图像感测装置，该图像感测装置还包括微透镜，所述微透镜设置在所述背面的下方并且布置成与所述抽头交叠。

15.一种图像感测装置，该图像感测装置包括：

基板，该基板包括接收入射光的背面和背对所述背面的正面；以及

第一像素和第二像素，该第一像素和该第二像素彼此相邻，设置在所述基板处并且分别将入射光转换为电信号，

其中，所述第一像素和所述第二像素中的每个像素包括：

多个抽头，每个抽头在所述基板内产生电流，并捕获由所述入射光产生并通过所述电流迁移的光电荷；以及

覆盖区，该覆盖区围绕所述多个抽头，

其中，所述第一像素的所述覆盖区与所述第二像素的所述覆盖区彼此物理地隔离，其中，所述覆盖区的下部与所述背面间隔开预定距离，并且所述覆盖区的上部与所述基板的在所述多个抽头之间的正面接触，

其中，所述覆盖区掺杂有第一导电类型杂质，并且

其中，所述基板掺杂有与所述第一导电类型杂质不同的第二导电类型杂质。

16.根据权利要求15所述的图像感测装置，该图像感测装置还包括外延区，该外延区设置在所述第一像素的所述覆盖区与所述第二像素的所述覆盖区之间的所述基板中。

17.根据权利要求16所述的图像感测装置，其中，所述外延区掺杂有所述第一导电类型杂质，并且

所述外延区具有比所述覆盖区低的掺杂浓度。

18.根据权利要求16所述的图像感测装置，其中，所述外延区掺杂有所述第二导电类型杂质。