KR20220107945A - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20220107945A
KR20220107945A KR1020220005239A KR20220005239A KR20220107945A KR 20220107945 A KR20220107945 A KR 20220107945A KR 1020220005239 A KR1020220005239 A KR 1020220005239A KR 20220005239 A KR20220005239 A KR 20220005239A KR 20220107945 A KR20220107945 A KR 20220107945A
Authority
KR
South Korea
Prior art keywords
film
forming step
silicon
gas
containing gas
Prior art date
Application number
KR1020220005239A
Other languages
English (en)
Other versions
KR102663075B1 (ko
Inventor
히로카즈 우에다
히데키 유아사
유타카 후지노
요시유키 곤도
히로유키 이쿠타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220107945A publication Critical patent/KR20220107945A/ko
Application granted granted Critical
Publication of KR102663075B1 publication Critical patent/KR102663075B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은, 성막되는 실리콘 함유막의 형상을, ALD의 성막으로 오목부 내에 균일성이 양호한 막이 얻어지는 형상으로 제어하는 것이다. 적재 공정은, 챔버 내에 배치된 적재대에 복수의 요철을 갖는 패턴이 형성된 기판을 적재한다. 성막 공정은, 적재대에 바이어스 전력을 인가하고, 실리콘 함유 가스와 질소 함유 가스를 포함하는 처리 가스를 챔버 내에 공급하면서 마이크로파를 챔버 내에 도입해서 플라스마를 생성하여, 패턴의 복수의 볼록부에 선택적으로 실리콘 함유막을 형성한다. 성막 공정은, 제1 성막 스텝과, 제2 성막 스텝을 포함한다. 제1 성막 스텝은, 복수의 볼록부의 상측 주변에 실리콘 함유막을 성막한다. 제2 성막 스텝은, 복수의 볼록부의 상부에 실리콘 함유막을 성막한다.

Description

성막 방법 및 성막 장치{FILM FORMING METHOD AND FILM FORMING APPARATUS}
본 개시는, 성막 방법 및 성막 장치에 관한 것이다.
특허문헌 1은, 반도체 디바이스의 제조 방법으로서, 기판 상에 형성된 3D 구조의 상부를 덮는 흡착 제어층을 형성하고, 흡착 제어층 상 및 흡착 제어층으로 덮여 있지 않은 3D 구조의 하부에 재료층을 형성하는 기술이 제안되어 있다.
미국 특허 출원 공개 제2020/0111660호 명세서
본 개시는, 성막되는 실리콘 함유막의 형상을, ALD의 성막으로 오목부 내에 균일성이 양호한 막이 얻어지는 형상으로 제어하는 기술을 제공한다.
본 개시의 일 양태에 의한 성막 방법은, 적재 공정과, 성막 공정을 갖는다. 적재 공정은, 챔버 내에 배치된 적재대에 복수의 요철을 갖는 패턴이 형성된 기판을 적재한다. 성막 공정은, 적재대에 바이어스 전력을 인가하고, 실리콘 함유 가스와 질소 함유 가스를 포함하는 처리 가스를 챔버 내에 공급하면서 마이크로파를 챔버 내에 도입해서 플라스마를 생성하여, 패턴의 복수의 볼록부에 선택적으로 실리콘 함유막을 형성한다. 성막 공정은, 제1 성막 스텝과, 제2 성막 스텝을 포함한다. 제1 성막 스텝은, 복수의 볼록부의 상측 주변에 실리콘 함유막을 성막한다. 제2 성막 스텝은, 복수의 볼록부의 상부에 실리콘 함유막을 성막한다.
본 개시에 의하면, 성막되는 실리콘 함유막의 형상을, ALD의 성막으로 오목부 내에 균일성이 양호한 막이 얻어지는 형상으로 제어할 수 있다.
도 1은 실시 형태에 따른 플라스마 처리 장치의 일례를 모식적으로 도시하는 단면도이다.
도 2는 실시 형태에 따른 성막 방법의 흐름의 일례를 나타내는 흐름도이다.
도 3은 실시 형태에 따른 기판의 일례를 도시하는 도면이다.
도 4는 실시 형태에 따른 제1 성막 스텝 및 제2 성막 스텝에 의한 성막 결과를 설명하는 도면이다.
도 5는 비교예의 성막 결과를 설명하는 도면이다.
도 6은 성막 결과의 일례를 도시하는 도면이다.
도 7은 기판에 실시되는 이후의 공정의 일례를 설명하는 도면이다.
도 8은 마이크로파 플라스마와 CCP(Capacitively Coupled Plasma)에 의한 성막을 설명하는 도면이다.
이하, 도면을 참조하여 본원이 개시하는 성막 방법 및 성막 장치의 실시 형태에 대해서 상세하게 설명한다. 또한, 본 실시 형태에 의해, 개시하는 성막 방법 및 성막 장치가 한정되는 것은 아니다.
근년, 반도체 디바이스의 미세화에 수반하여, 반도체 웨이퍼 등의 기판에 형성되는 패턴의 애스펙트비가 높아지는 경향이 있다. 예를 들어, 3D NAND의 제조에서는, 기판에 형성되는 트렌치나 비아의 개구 폭이 좁아져서, 고애스펙트비 구조화가 진행되고 있다. 이러한 트렌치 내나 비아 내에 배리어층이나 라이너층을 컨포멀하게 형성하는 경우에는, ALD(Atomic Layer Deposition)를 사용하는 것이 일반적이다. 그러나, 스텝 커버리지가 우수한 ALD 성막을 사용해도 고애스펙트비 구조의 트렌치 내나 비아 내에 배리어층이나 라이너층을 컨포멀하게 형성하려고 하면, 통상의 ALD 성막 시퀀스보다 더 긴 원료 가스의 흡착 및 퍼지 시간이 필요해서 스루풋(생산성)이 매우 큰 문제가 된다. 통상의 ALD 성막의 시퀀스에서는 트렌치나 비아의 상부에서 막 두께가 두껍고, 저부에서 막 두께가 얇아져서, 오버행이나 열악한 스텝 커버리지가 발생하여 문제가 된다.
그래서, 특허문헌 1과 같이, PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 패턴의 상부에 흡착 제어층을 형성하고 나서 ALD로 배리어층이나 라이너층 등의 재료층을 형성하는 것을 생각할 수 있다.
그러나, PECVD에서는, 막의 형상(프로파일)을, ALD의 성막으로 오목부 내에 균일성이 양호한 막이 얻어지는 형상으로 제어할 수 없다. 그래서, 성막되는 실리콘 함유막의 형상을, ALD의 성막으로 오목부 내에 균일성이 양호한 막이 얻어지는 형상으로 제어하는 기술이 기대되고 있다.
[실시 형태]
[장치 구성]
본 개시의 성막 방법을 실시하기 위한 플라스마 처리 장치의 일례를 설명한다. 도 1은, 실시 형태에 따른 플라스마 처리 장치(100)의 일례를 모식적으로 도시하는 단면도이다.
플라스마 처리 장치(100)는, 챔버(101)와, 적재대(102)와, 가스 공급 기구(103)와, 배기 기구(104)와, 마이크로파 플라스마원(105)과, 제어부(106)를 갖는다.
챔버(101)는, 금속 재료, 예를 들어 표면에 양극 산화 처리가 실시된 알루미늄으로 이루어지고, 대략 원통 형상을 이루고 있다. 챔버(101)는, 판상의 천장 벽부(111) 및 저벽부(113)와, 이들을 연결하는 측벽부(112)를 갖고 있다. 챔버(101)의 내벽은, 이트리아(Y2O3) 등에 의해 코팅되어 있어도 된다. 챔버(101)는, 내부에 적재대(102)가 배치되어 있다. 챔버(101)는, 반도체 웨이퍼 등의 기판(W)을 수용한다.
천장 벽부(111)에는, 마이크로파 플라스마원(105)의 후술하는 마이크로파 방사 기구(143) 및 가스 도입 노즐(123)이 끼워지는 복수의 개구부를 갖고 있다. 측벽부(112)는, 챔버(101)에 인접하는 반송실(도시하지 않음)과의 사이에서 기판(W)의 반출입을 행하기 위한 반입출구(114)를 갖고 있다. 반입출구(114)는 게이트 밸브(115)에 의해 개폐되도록 되어 있다. 저벽부(113)에는 배기관(116)이 접속되어 있다.
적재대(102)는 원판상으로 형성되어 있고, 금속 재료, 예를 들어 표면에 양극 산화 처리가 실시된 알루미늄, 또는 세라믹스 재료, 예를 들어 질화알루미늄(AlN)에 의해 구성되어 있다. 적재대(102)는 상면에 기판(W)이 적재된다. 적재대(102)는, 챔버(101)의 저부 중앙으로부터 절연 부재(121)를 개재해서 상방으로 연장되는 금속제의 원통체인 지지 부재(120)에 의해 지지되어 있다. 적재대(102)의 상면에는, 기판(W)을 정전력으로 흡착 보유 지지하는 정전 척(도시하지 않음)이 마련되어도 된다.
또한, 적재대(102)의 내부에는, 기판(W)을 승강하기 위한 승강 핀(도시하지 않음)이 적재대(102)의 상면에 대하여 돌출 함몰 가능하게 마련되어 있다. 또한, 적재대(102)의 내부에는, 온도 조절 매체를 통류시키는 온도 조절 매체 유로 또는 히터, 또는 이들 양쪽으로 이루어지는 온도 조절 기구(도시하지 않음)가 마련되어 있어, 적재대(102) 상의 기판(W)의 온도를 소정의 온도로 제어 가능하게 되어 있다.
적재대(102)는, 양호한 플라스마 처리를 행하는 관점에서, 마이크로파 방사 기구(143)의 마이크로파 방사면인 천장 벽부(111)의 하면으로부터 기판(W)까지의 거리가 40 내지 200mm의 범위로 되는 위치에 마련하는 것이 바람직하다. 마이크로파 방사 기구(143)의 마이크로파의 발진 주파수는 300MHz 내지 30GHz의 범위이며, 플라스마를 안정적으로 유지하기 위해서 투입 전력은 500W 이상인 것이 바람직하다.
적재대(102)에는, 이온을 인입하기 위한 고주파 전원(122)이 전기적으로 접속되어 있다. 적재대(102)가 세라믹스인 경우에는, 적재대(102)에 전극을 마련하고, 그 전극에 고주파 전원(122)을 전기적으로 접속한다. 고주파 전원(122)은, 적재대(102)에 바이어스 전력으로서 고주파(RF) 전력을 인가한다. 고주파 전원(122)이 인가하는 고주파 전력의 주파수는 300KHz 내지 3MHz의 범위가 바람직하다.
가스 공급 기구(103)는, 성막을 행하기 위한 각종 처리 가스를 챔버(101) 내에 공급한다. 가스 공급 기구(103)는, 복수의 가스 도입 노즐(123)과, 가스 공급 배관(124)과, 가스 공급부(125)를 갖고 있다. 가스 도입 노즐(123)은, 챔버(101)의 천장 벽부(111)에 형성된 개구부에 끼워져 있다. 가스 공급부(125)는, 가스 공급 배관(124)을 통해서 각 가스 도입 노즐(123)과 접속되어 있다. 가스 공급부(125)는 각종 처리 가스를 공급한다. 예를 들어, 가스 공급부(125)는, 실리콘 함유 가스 및 질소 함유 가스를 포함하는 각종 처리 가스의 공급원을 갖고, 실리콘 함유 가스와 질소 함유 가스를 포함하는 각종 처리 가스를 공급한다. 또한, 가스 공급부(125)는, 희가스 및 탄소 함유 가스의 공급원을 더 갖고, 희가스 및 탄소 함유 가스를 처리 가스로서 더 공급해도 된다. 또한, 가스 공급부(125)는, 처리 가스의 공급 및 정지를 행하는 개폐 밸브나 처리 가스의 유량을 조정하는 유량 조정부가 구비되어 있다.
챔버(101)의 저벽부(113)에는 배기관(116)이 접속되어 있다. 배기관(116)은 배기 기구(104)가 접속되어 있다. 배기 기구(104)는, 진공 펌프와 압력 제어 밸브를 구비하여, 진공 펌프에 의해 배기관(116)을 통해서 챔버(101) 내를 배기한다. 챔버(101) 내의 압력은, 압력계의 값에 기초하여 압력 제어 밸브에 의해 제어된다.
마이크로파 플라스마원(105)은 챔버(101) 상에 마련되어 있다. 마이크로파 플라스마원(105)은, 챔버(101) 내에 전자파(마이크로파)를 도입해서 플라스마를 생성한다.
마이크로파 플라스마원(105)은, 마이크로파 출력부(130)와, 안테나 유닛(140)을 갖는다. 안테나 유닛(140)은 복수의 안테나 모듈을 포함하고 있다. 도 1에서는, 안테나 유닛(140)은 3개의 안테나 모듈을 포함하고 있다. 각 안테나 모듈은, 앰프부(142)와, 마이크로파 방사 기구(143)를 갖는다. 마이크로파 출력부(130)는 마이크로파를 생성함과 함께, 마이크로파를 분배해서 각 안테나 모듈에 출력한다. 안테나 모듈의 앰프부(142)는, 분배된 마이크로파를 주로 증폭해서 마이크로파 방사 기구(143)에 출력한다. 마이크로파 방사 기구(143)는 천장 벽부(111)에 마련되어 있다. 마이크로파 방사 기구(143)는, 앰프부(142)로부터 출력된 마이크로파를 챔버(101) 내에 방사한다.
또한, 도 1에서는, 안테나 유닛(140)에 안테나 모듈을 3개 마련한 경우를 예로 들어 설명했지만, 안테나 모듈의 수는 한정되는 것은 아니다. 예를 들어, 안테나 모듈은, 천장 벽부(111)의 적재대(102)에 상방 영역에, 정육각형의 정점의 배치가 되도록 6개 마련해도 된다. 또한, 안테나 모듈은, 추가로 정육각형의 중심 위치에도 배치해서 7개 마련해도 된다.
또한, 마이크로파의 파워 밀도를 적정하게 제어할 수 있으면, 마이크로파 플라스마원이 기판(W)에 대응하는 크기의 단일의 마이크로파 도입부를 갖는 마이크로파 플라스마원을 사용해도 된다.
제어부(106)는, 예를 들어 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이다. 제어부(106)는 플라스마 처리 장치(100)의 각 부를 제어한다. 제어부(106)에서는, 입력 장치를 사용하여, 오퍼레이터가 플라스마 처리 장치(100)를 관리하기 위해서 커맨드의 입력 조작 등을 행할 수 있다. 또한, 제어부(106)에서는, 표시 장치에 의해, 플라스마 처리 장치(100)의 가동 상황을 가시화해서 표시할 수 있다. 또한, 제어부(106)의 기억부에는, 플라스마 처리 장치(100)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 및 레시피 데이터가 저장되어 있다. 제어부(106)의 프로세서가 제어 프로그램을 실행하여, 레시피 데이터에 따라서 플라스마 처리 장치(100)의 각 부를 제어함으로써, 원하는 처리가 플라스마 처리 장치(100)에서 실행된다. 예를 들어, 제어부(106)는, 플라스마 처리 장치(100)의 각 부를 제어하여, 실시 형태에 따른 성막 방법의 처리를 실행한다.
그런데, 상술한 바와 같이, 반도체 디바이스의 미세화에 수반하여, 기판(W)에 형성되는 패턴의 애스펙트비가 높아지는 경향이 있다. 예를 들어, 3D NAND의 제조에서는, 기판(W)에 형성되는 트렌치나 비아의 개구 폭이 좁아져서, 고애스펙트비 구조화가 진행되고 있다. 이러한 트렌치 내나 비아 내에 배리어층이나 라이너층을 컨포멀하게 형성하는 경우에는, ALD를 사용하는 것이 일반적이다. 그러나, 고애스펙트비 구조의 트렌치 내나 비아 내에 ALD에 의해 배리어층이나 라이너층을 형성하려고 하면, 트렌치나 비아의 상부에서 막 두께가 두껍고, 저부에서 막 두께가 얇아져서, 오버행이나 열악한 스텝 커버리지가 발생하여 문제가 된다.
그래서, ALD로 트렌치 내나 비아 내에 배리어층이나 라이너층을 성막하는 공정보다 전에, 플라스마 처리 장치(100)를 사용하여, 본 실시 형태에 따른 성막 방법에 의해, 흡착 제어층으로서 실리콘 함유막 혹은 탄소 함유막 등의 절연막을 구조체로서 성막한다. 도 2는, 실시 형태에 따른 성막 방법의 흐름의 일례를 나타내는 흐름도이다.
이어서, 이와 같이 구성되는 플라스마 처리 장치(100)에 의해, 실시 형태에 따른 성막 방법의 성막 처리를 행할 때의 처리 동작에 대해서 설명한다. 도 2는, 실시 형태에 따른 성막 방법의 흐름의 일례를 나타내는 흐름도이다.
실시 형태에 따른 성막 방법에서는, 적재 공정 S1을 실시한다. 적재 공정 S1에서는, 챔버(101) 내에 배치된 적재대(102)에 기판(W)을 적재한다. 기판(W)은, 복수의 요철을 갖는 패턴이 형성되어 있다. 도 3은, 실시 형태에 따른 기판(W)의 일례를 도시하는 도면이다. 도 3에는, 요철을 갖는 패턴이 형성된 기판(W)이 도시되어 있다. 기판(W)의 볼록부(11)의 사이의 오목부(12)는, 예를 들어 트렌치나 비아이다.
실시 형태에 따른 성막 방법에서는, 이어서 성막 공정 S2를 실시한다. 성막 공정 S2에서는, 적재대(102)에 바이어스 전력을 인가하고, 실리콘 함유 가스와 질소 함유 가스를 포함하는 처리 가스를 챔버(101) 내에 공급하면서 마이크로파를 챔버(101) 내에 도입해서 플라스마를 생성하여, 패턴의 복수의 볼록부(11)에 선택적으로 실리콘 함유막을 형성한다.
실리콘 함유 가스로서는, 예를 들어 SiH4, Si2H6, SiH2Cl4 중 어느 것의 실란계 수소 가스, 혹은 실란계 할로겐 가스를 들 수 있다. 질소 함유 가스로서는, 예를 들어 암모니아, 히드라진, 트리아잔과 같은 NH3, N2H2, N3H5 등의 질화수소계 가스 및 질소 가스 N2 단체를 들 수 있다. 또한, 성막 공정 S2에서는, 추가로 희가스나 탄소 함유 가스 등의 다른 가스를 처리 가스로서 더 공급해도 된다. 예를 들어, 탄소 함유 가스를 미량(예를 들어, C2H6 가스를 0.1 내지 5[sccm] 정도) 첨가함으로써, 성막 공정 S2의 SiN 형상 특성을 바꾸지 않고, 보다 내약품성(내습식 에칭 내성)이 우수한 SiCN막을 형성시키는 것이 가능하다. 희가스로서는, 주기율표에서 18족에 나타낼 수 있는 단원자 원소이면 되며, 예를 들어 Ar(아르곤) 가스나 He(헬륨)를 들 수 있다. 탄소 함유 가스로서는, 예를 들어 C2H6, CH4, C3H8 등의 탄화수소 중 어느 것의 가스를 들 수 있다. 여기서, 탄소 함유 가스로서 TMS(트리메틸실란)(CH3)3SiH 등의 유기 실란 재료를 사용해도 된다.
성막 공정 S2에서의 챔버(101) 내의 압력은, 1.5Torr 이하로 하고, 50 내지 100mTorr로 하는 것이 바람직하다. 각종 처리 가스의 유량은, 성막되는 실리콘 함유막의 막질이 최적으로 되도록 사전에 구한 유량으로 한다.
성막 공정 S2는, 제1 성막 스텝 S21과, 제2 성막 스텝 S22를 포함한다. 제1 성막 스텝 S21에서는, 패턴의 복수의 볼록부(11)의 상측 주변에 실리콘 함유막을 성막한다. 제2 성막 스텝 S22에서는, 패턴의 복수의 볼록부(11)의 상부에 실리콘 함유막을 성막한다.
성막 공정 S2는, 제1 성막 스텝 S21 후에 제2 성막 스텝 S22를 실시해도 되고, 제2 성막 스텝 S22 후에 제1 성막 스텝 S21을 실시해도 된다. 또한, 성막 공정 S2는, 제1 성막 스텝 S21과 제2 성막 스텝 S22를 교대로 복수회 실시해도 된다.
성막 공정 S2에서는, 성막하는 실리콘 함유막의 전체 막 두께 중, 5/6 내지 1/2을 제1 성막 스텝 S21에 의해 성막하고, 전체 막 두께 중, 나머지를 제2 성막 스텝 S22에 의해 성막한다. 여기서, 제1 성막 스텝 S21의 막 두께를 전체 막 두께 중 5/6 내지 1/2로 하는 것 및 제2 성막 스텝 S22에 의해 나머지 막 두께분을 성막하는 것의 근거는, 성막 공정 S2의 『흡착 제어층』으로서의 최적의 입체 형성에 기초하여, 실험으로 최적 배분을 도출해낸 것이다. 가장 바람직한 배분은, 제1 성막 스텝 S21, 제2 성막 스텝 S22 모두 동등한 1/2 부근이지만, 가령 제1 성막 스텝 S21에 의한 성막의 막 두께가 전체 막 두께의 5/6를 차지했다고 해도, 대략 목적으로 하는 『흡착 제어층』으로서의 입체 형성이 가능하다.
이하, 제1 성막 스텝 S21 및 제2 성막 스텝 S22에 대해서 보다 상세하게 설명한다.
제1 성막 스텝 S21은, 제2 성막 스텝 S22보다도, 적재대(102)에 높은 바이어스 전력을 인가, 및 높은 굴절률(RI)이 되는 조건의 적어도 한쪽에서 실리콘 함유막을 성막한다.
최초로, 바이어스 전력을 바꾸는 경우를 설명한다. 제1 성막 스텝 S21에서는, 제2 성막 스텝 S22보다도, 적재대(102)에 높은 바이어스 전력을 인가해서 실리콘 함유막을 성막한다. 예를 들어, 제1 성막 스텝 S21에서는, 적재대(102)에 200W 내지 1000W의 바이어스 전력을 인가한다. 제2 성막 스텝 S22에서는, 적재대(102)에 0 내지 200W의 바이어스 전력을 인가한다.
도 4는, 실시 형태에 따른 제1 성막 스텝 S21 및 제2 성막 스텝 S22에 의한 성막 결과를 설명하는 도면이다. 도 4에는, 기판(W)에 형성된 볼록부(11)의 상부 주변을 확대한 것이 도시되어 있다. 도 4에서는, 실리콘 함유 가스를 SiH4 가스로 하고, 질소 함유 가스를 NH3 가스로 해서, 제1 성막 스텝 S21 후에 제2 성막 스텝 S22를 실시하여, 실리콘 함유막으로서 SiN막(20)을 성막한 경우를 도시하고 있다. 제1 성막 스텝 S21과 제2 성막 스텝 S22는, 처리 조건으로서, 적재대(102)에 인가하는 바이어스 전력만을 바꾸고, 그 밖의 조건은 동일하다. 제1 성막 스텝 S21은, 바이어스 전력을 300 내지 600[W]으로 하고 있다. 제2 성막 스텝 S22는, 바이어스 전력을 0 내지 100[W]으로 하고 있다. 도 4에는, 제1 성막 스텝 S21에 의해 성막되는 SiN막(20a)과, 제2 성막 스텝 S22에 의해 성막되는 SiN막(20b)의 영역을 구별해서 도시되어 있다. 제1 성막 스텝 S21에서는, 볼록부(11)의 상측 주변에 선택적으로 SiN막(20a)이 성막된다. 제2 성막 스텝 S22에서는, SiN막(20a)이 성막된 볼록부(11)의 상부에 선택적으로 SiN막(20b)이 성막된다.
성막 공정 S2에서는, 제1 성막 스텝 S21과 제2 성막 스텝 S22에 의해 SiN막(20a)과 SiN막(20b)을 성막함으로써, SiN막(20a)과 SiN막(20b)에 의한 SiN막(20)의 형상을 제어할 수 있다. SiN막(20)은, 볼록부(11)의 상부 주변에서 가로 방향(인접하는 오목부(12)측)으로 돌출되어, 오버행된 형상으로 된다. 도 4에는, 볼록부(11)의 상면에 성막된 SiN막(20)의 두께(Top Thickness)가 두께(TH)로서 표시되어 있다. 또한, SiN막(20)의 가장 가로 방향으로 돌출된 개소가 오버행 포인트(21)로서 표시되어 있다. 또한, SiN막(20)의 상면으로부터 오버행 포인트(21)의 위치까지의 깊이(Overhang Depth)가 OD로서 표시되어 있다. 예를 들어, 제1 성막 스텝 S21과 제2 성막 스텝 S22에 의해 SiN막(20)을 성막함으로써, 오버행 포인트(21)의 깊이(OD)를 깊게 할 수 있고, SiN막(20)의 오버행 포인트(21)의 위치를 낮게 할 수 있다. 이에 의해, 예를 들어 SiN막(20)의 오버행 포인트(21)의 위치를 볼록부(11)의 상면의 위치보다도 낮게 할 수도 있다. 여기서, OD를 깊게 하는 것의 의의(이점)를 설명한다. 일반적으로 본 제안에 의한 2단계 성막 스텝을 수반하지 않는 PECVD에서는, 적재대(102)에 접속한 고주파 전원에 의해 RF 바이어스를 강하게 인가하지 않으면 OD를 깊이 형성할 수 없다. 그러나, RF 바이어스를 강하게 인가하면, 가령 OD를 깊게 형성할 수 있었다고 해도, 부작용인 스퍼터링 효과에 의해 SiN막(20)에 에로전(대미지)이 발생하거나, 혹은 SiN막(20)이 하지 패턴의 오목부의 깊이까지 성막 형성되어버리기 때문에, 원하는 『흡착 제어층』으로서의 최적의 형상이 얻어지지 않는다. 그러므로, OD를 깊게 형성할 수 있는 것은, 『흡착 제어층』에 필요 성능의 지표의 하나가 된다.
여기서, 비교예로서, 성막 공정 S2를 제1 성막 스텝 S21로만 성막한 경우를 설명한다. 도 5는, 비교예의 성막 결과를 설명하는 도면이다. 도 5는, 제1 성막 스텝 S21에 의해, 도 4의 SiN막(20)과 동등한 두께(TH)로 될 때까지 SiN막(20a)을 성막한 결과를 도시하고 있다. SiN막(20a)의 가장 가로 방향으로 돌출된 개소를 오버행 포인트(22)로서 나타낸다. 제1 성막 스텝 S21에서는, 볼록부(11)의 상측 주변에 SiN막(20a)이 성막되기 때문에, SiN막(20a)의 상면으로부터 오버행 포인트(22)의 깊이(OD)가 얕아진다. 이에 의해, 도 4의 SiN막(20)의 오버행 포인트(21)와 비교하여, SiN막(20a)의 오버행 포인트(22)의 위치가 높아진다. 여기서, OD의 깊이는, 후공정의 CMP 등의 실시 후의 가공 형상의 여유도(치수 마진)에 영향을 미치기 때문에, 이상적으로는 TH와 동일한 위치까지 깊게 하는 것이 바람직하다.
제1 성막 스텝 S21 및 제2 성막 스텝 S22에서의 처리 가스의 종류, 유량, 바이어스 전력 등의 처리 조건은 이하와 같다.
<제1 성막 스텝 S21>
·처리 가스
SiH4 가스: 3 내지 60[sccm](바람직하게는 7 내지 20[sccm])
NH3 가스: 4 내지 100[sccm](바람직하게는 9 내지 40[sccm])
희석용 불활성 가스: Ar 가스: 50 내지 1000[sccm](바람직하게는 50 내지 300[sccm])
·마이크로파 전력(860MHz): 1500 내지 10000[W](바람직하게는 2500 내지 5000W)
·바이어스 전력(400KHz): 200 내지 1000[W](바람직하게는 300 내지 600[W])
<제2 성막 스텝 S22>
·처리 가스
SiH4 가스: 3 내지 60[sccm](바람직하게는 7 내지 20[sccm])
NH3 가스: 4 내지 100[sccm](바람직하게는 9 내지 40[sccm])
희석용 불활성 가스: Ar 가스: 50 내지 1000[sccm](바람직하게는 50 내지 300[sccm])
·마이크로파 전력(860MHz): 1500 내지 10000[W](바람직하게는 2500 내지 5000W)
·바이어스 전력(400KHz): 0 내지 200[W](바람직하게는 0 내지 100[W])
도 6은, 성막 결과의 일례를 도시하는 도면이다. 비교예 1은, 제2 성막 스텝 S22만으로 SiN막을 150[Å]의 두께 성막한 경우를 나타내고 있다. 비교예 2는, 제1 성막 스텝 S21만으로 SiN막을 150[Å]의 두께 성막한 경우를 나타내고 있다. 실시예 1은, 제1 성막 스텝 S21에서 SiN막을 125[Å]의 두께 성막한 후에 제2 성막 스텝 S22에서 SiN막을 25[Å]의 두께 성막하여, 합계 150[Å]의 두께의 SiN막을 성막한 경우를 나타내고 있다. 실시예 2는, 제1 성막 스텝 S21에서 SiN막을 75[Å]의 두께 성막한 후에 제2 성막 스텝 S22에서 SiN막을 75[Å]의 두께 성막하여, 합계 150[Å]의 두께의 SiN막을 성막한 경우를 나타내고 있다. 「Overhang position OD(nm)」는, 각각의 SiN막의 상면으로부터 오버행 포인트의 위치까지의 깊이를 나타내고 있다. 도 6에 도시하는 바와 같이, 「Overhang position OD(nm)」는, 비교예 1이 10[nm]이고, 비교예 2가 13[nm]이고, 실시예 1 및 실시예 2가 15[nm]이다. 이렇게 실시예 1 및 실시예 2는, 비교예 1 및 비교예 2보다도 오버행 포인트까지의 깊이가 증가하고 있다.
또한, 도 6은, 제1 성막 스텝 S21 후에 제2 성막 스텝 S22를 실시해서 SiN막을 성막하였다. 그러나, 제2 성막 스텝 S22를 먼저 실시한 후, 제1 성막 스텝 S21을 실시한 경우에도 마찬가지로 오버행 포인트의 위치까지의 깊이가 증가하는 결과가 얻어진다. 즉, 제2 성막 스텝 S22 후에 제1 성막 스텝 S21을 실시해도 된다. 또한, 제1 성막 스텝 S21과 제2 성막 스텝 S22를 교대로 복수회 실시해도 된다.
이어서, 성막되는 실리콘 함유막의 굴절률(RI)을 바꾸는 경우를 설명한다. 제1 성막 스텝 S21 및 제2 성막 스텝 S22는, 실리콘 함유 가스와 질소 함유 가스의 유량비에 의해 실리콘 함유막의 굴절률을 제어한다. 예를 들어, 제1 성막 스텝 S21에서는, 실리콘 함유 가스: A와 질소 함유 가스: B의 유량비(A/B)를 0.5 내지 0.8로 한다. 제2 성막 스텝 S22는, 실리콘 함유 가스: A와 질소 함유 가스: B의 유량비(A/B)를 0.8 내지 1.0으로 한다.
적재대(102)에 인가하는 바이어스 전력은, 제1 성막 스텝 S21과 제2 성막 스텝 S22에서 동일하게 한다. 예를 들어, 제1 성막 스텝 S21 및 제2 성막 스텝 S22에서는, 적재대(102)에 0W 내지 1000W의 바이어스 전력을 인가한다. 또한, 적재대(102)에 인가하는 바이어스 전력은 바꾸어도 된다. 예를 들어, 상술한 바와 같이, 제1 성막 스텝 S21에서는, 제2 성막 스텝 S22보다도 적재대(102)에 높은 바이어스 전력을 인가해서 실리콘 함유막을 성막해도 된다.
제2 성막 스텝 S22에서 굴절률이 낮은 실리콘 함유막을 성막함으로써, 실리콘 함유막의 절연성(Leak 특성)을 향상시킬 수 있다. 그러나, 굴절률이 낮은 실리콘 함유막은, 굴절률이 높은 실리콘 함유막에 비하여, 오버행 포인트까지의 깊이가 얕아지는 경향이 있다.
그래서, 성막 공정 S2에서는, 제1 성막 스텝 S21과 제2 성막 스텝 S22에서 실리콘 함유 가스와 질소 함유 가스의 유량비를 바꾸어, 제1 성막 스텝 S21에서 제2 성막 스텝 S22보다도 높은 굴절률이 되는 조건에서 실리콘 함유막을 성막한다. 예를 들어, 실리콘 함유 가스를 SiH4 가스로 하고, 질소 함유 가스를 NH3 가스로 해서, 제1 성막 스텝 S21에 의해 굴절률이 1.95 내지 2.05인 SiN막(20a)을 성막한 후, 제2 성막 스텝 S22에 의해 굴절률이 2.05 이상인 SiN막(20b)을 성막한다. 이에 의해, 상술한 도 4와 같은, SiN막(20a)과 SiN막(20b)에 의한 SiN막(20)을 성막할 수 있다.
제1 성막 스텝 S21 및 제2 성막 스텝 S22에서의 처리 가스의 종류, 유량, 바이어스 전력 등의 처리 조건은, 이하와 같다.
<제1 성막 스텝 S21>
·처리 가스
SiH4 가스: 3 내지 60[sccm](바람직하게는 7 내지 20[sccm])
NH3 가스: 4 내지 100[sccm](바람직하게는 9 내지 40[sccm])
희석용 불활성 가스: Ar 가스: 50 내지 1000[sccm](바람직하게는 50 내지 300[sccm])
·마이크로파 전력(860MHz): 1500 내지 10000[W](바람직하게는 2500 내지 5000W)
·바이어스 전력(400kHz): 200 내지 1000[W](바람직하게는 300 내지 600[W])
<제2 성막 스텝 S22>
·처리 가스
SiH4 가스: 3 내지 60[sccm](바람직하게는 7 내지 20[sccm], 제1 성막 스텝 S21과 동일함)
NH3 가스: 4 내지 100[sccm](바람직하게는 9 내지 40[sccm], 제1 성막 스텝 S21과 동일함)
희석용 불활성 가스: Ar 가스: 50 내지 1000[sccm](바람직하게는 50 내지 300[sccm])
·바이어스 전력(400kHz): 200 내지 1000[W](바람직하게는 300 내지 600[W])
제2 성막 스텝 S22는, 제1 성막 스텝 S21보다도 NH3 가스의 공급량을 증가시킴으로써, SiH4 가스와 NH3 가스의 유량비를 바꾸어, 성막되는 SiN막의 굴절률을 높게 바꾸고 있다. 이에 의해, 볼록부에 성막되는 SiN막은, 오버행 포인트까지의 깊이가 증가한다.
플라스마 처리 장치(100)에서 실시 형태에 따른 성막 방법에 의해 실리콘 함유막이 성막된 기판(W)은, 플라스마 처리 장치(100)로부터 반출되어, ALD의 성막 등의 이후의 공정이 실시된다.
도 7은, 기판(W)에 실시되는 이후의 공정의 일례를 설명하는 도면이다. 도 7의 (A)에는, 실시 형태에 따른 성막 방법에 의해, 볼록부(11)에 실리콘 함유막으로서 SiN막(20)이 성막된 기판(W)이 도시되어 있다. SiN막(20)이 성막된 기판(W)은, 예를 들어 CMP(Chemical Mechanical Polishing) 등에 의해 상면측으로부터 연마된다. 예를 들어, 기판(W)은, 볼록부(11)의 상면이 노출되도록, 볼록부(11)의 상면보다도 하측의 점선 위치까지 연마된다. 도 7의 (B)에는, 연마된 기판(W)이 도시되어 있다. SiN막(20)은, 오버행 포인트가 깊기 때문에, 볼록부(11)의 측면에 두껍게 남아 오목부(12)의 개구를 좁힐 수 있다. 이렇게 오목부(12)의 개구를 좁힌 기판(W)에 대하여 이후의 공정에서 ALD에 의해 성막을 실시한다.
종래, ALD의 공정은, 성막의 프로세스 시간에 큰 처리 능력(스루풋에 관한 것임) 과제가 있어, 성막의 프로세스 시간을 짧게 하기 위해서, ALD 전구체의 농도를 높게 해서 실시된다. 이론상, 이상적인 ALD 반응으로 되어, ALD 전구체가 자료 표면에 화학 흡착밖에 하지 않아, 포화 화학 흡착 후의 피흡착면에는 잉여 ALD 전구체가 물리 흡착하지 않는 경우에는 문제가 없다. 그러나, 통상 많은 경우, 하지 오목부에 내측 깊게까지 들어온 ALD 전구체의 일부가 물리 흡착되어버린다. 이에 의해, SiN막(20)이 없는 상태의 기판(W)에 대하여 ALD를 실시한 경우, 높은 농도의 ALD 전구체가 오목부(12)의 개구측으로부터 침입하기 때문에, 오목부(12)의 상부에서 막 두께가 두껍고, 저부에서 막 두께가 얇아져서, 오버행이나 열악한 스텝 커버리지가 발생한다. 그래서, ALD 전구체의 농도를 낮게 하는 것도 생각할 수 있지만, 성막의 프로세스 시간이 길어져서 생산성이 저하된다.
한편, 도 7의 (B)의 기판(W)에 대하여 ALD 공정을 실시한 경우, 높은 농도의 ALD 전구체가 생성되어도, 오목부(12)의 상부의 개구를 좁힘으로써 오목부(12)에 침입하는 ALD 전구체가 줄어들어, 오목부(12) 내에 침입하는 실효적인 ALD 전구체의 밀도를 낮출 수 있기 때문에, 양호한 스텝 커버리지로 막을 성막할 수 있다.
ALD 공정을 실시한 기판(W)은, 예를 들어 CMP 등에 의해 상면측으로부터 연마되어 SiN막(20)이 제거된다.
실시 형태에서는, 마이크로파에 의해 플라스마를 생성하는 마이크로파 플라스마 타입의 플라스마 처리 장치(100)를 사용해서 실리콘 함유막을 성막하였다. 그러나, 평행 평판을 사용한 CCP(Capacitively Coupled Plasma) 타입의 플라스마 처리 장치에 의해 실리콘 함유막을 성막하는 것도 생각할 수 있다. 그러나, CCP 타입의 플라스마 처리 장치는, 플라스마의 이온 에너지가 높아, 오목부(12)의 깊게까지 실리콘 함유막이 성막되어버린다.
도 8은, 마이크로파 플라스마와 CCP에 의한 성막을 설명하는 도면이다. 도 8에는, 마이크로파 플라스마와 CCP로 각각 기판(W)에 SiN막(20)을 성막하는 경우의 오목부(12)의 플라스마의 이온 에너지가 패턴으로 도시되어 있다. 또한, 도 8에는, 마이크로파 플라스마와 CCP로 각각 오목부(12)의 측벽부(Side-wall)에 성막되는 SiN막(20)의 형상이 모식적으로 도시되어 있다. CCP는, 플라스마의 이온 에너지가 높기 때문에, 오목부(12)의 깊게까지 SiN막(20)이 성막된다. 한편, 마이크로파 플라스마는, CCP와 비교해서 플라스마의 이온 에너지를 작게 할 수 있어, SiN막(20)이 성막되는 범위를 얕게 할 수 있다. 이에 의해, 이후의 공정에서 오목부(12)의 얕은 위치로부터 막을 성막할 수 있다. 또한, 예를 들어 CMP 등에 의해 기판(W)을 연마해서 SiN막(20)을 제거할 경우에, 연마하는 깊이를 적게 할 수 있다.
또한, 상기 실시 형태에서는, 실리콘 함유막으로서 SiN막을 성막하는 경우를 예로 들어 설명했지만, 성막하는 실리콘 함유막은, SiN막에 한정되는 것은 아니다. 예를 들어, 처리 가스에, 예를 들어 C2H6 가스나 TMS(CH3)3SiH 등의 탄소 함유 가스를 첨가하여, 실리콘 함유막으로서 SiCN막을 성막해도 된다. 또한, 처리 가스에, 예를 들어 디보란(B2H6) 가스를 첨가하여, 실리콘 함유막으로서 SiBN막을 성막해도 된다. 예를 들어, 탄소 함유 가스를 미량(예를 들어, C2H6 가스를 0.1 내지 10[sccm] 정도) 첨가함으로써, 성막 공정 S2(막 번호 20)의 막 형상 특성을 바꾸지 않고, 보다 내약품성(내HF 습식 에칭 내성)이 우수한 SiCN막을 형성시키는 것이 가능하다. 마찬가지로, 디보란(B2H6) 가스를 미량(예를 들어, 0.1 내지 15[sccm] 정도) 첨가하는 것으로도 마찬가지로 (막 번호 20)의 막 형상 특성을 바꾸지 않고, LAL 버퍼드 불산(NH4F와 HF의 혼합 용액)에 대한 내약품성이 향상되는 효과가 얻어진다.
이상과 같이, 실시 형태에 따른 성막 방법은, 적재 공정 S1과, 성막 공정 S2를 갖는다. 적재 공정 S1은, 챔버(101) 내에 배치된 적재대(102)에 복수의 요철을 갖는 패턴이 형성된 기판(W)을 적재한다. 성막 공정 S2는, 적재대(102)에 바이어스 전력을 인가하고, 실리콘 함유 가스와 질소 함유 가스를 포함하는 처리 가스를 챔버(101) 내에 공급하면서 마이크로파를 챔버(101) 내에 도입해서 플라스마를 생성하여, 패턴의 복수의 볼록부(11)에 선택적으로 실리콘 함유막을 형성한다. 성막 공정 S2는, 제1 성막 스텝 S21과, 제2 성막 스텝 S22를 포함한다. 제1 성막 스텝 S21은, 복수의 볼록부(11)의 상측 주변에 실리콘 함유막을 성막한다. 제2 성막 스텝 S22는, 복수의 볼록부(11)의 상부에 실리콘 함유막을 성막한다. 이에 의해, 실시 형태에 따른 성막 방법은, 성막되는 실리콘 함유막의 형상을, ALD의 성막으로 오목부 내에 균일성이 양호한 막이 얻어지는 형상으로 제어할 수 있다.
또한, 제1 성막 스텝 S21은, 제2 성막 스텝 S22보다도 적재대(102)에 높은 바이어스 전력을 인가, 및 높은 굴절률이 되는 조건의 적어도 한쪽에서 실리콘 함유막을 성막한다. 이에 의해, 실시 형태에 따른 성막 방법은, 성막되는 실리콘 함유막의 오버행 포인트(21)의 위치를 깊게 할 수 있다.
또한, 제1 성막 스텝 S21은, 적재대(102)에 200W 내지 600W의 바이어스 전력을 인가한다. 제2 성막 스텝 S22는, 적재대(102)에 0 내지 200W의 바이어스 전력을 인가한다. 이에 의해, 실시 형태에 따른 성막 방법은, 제1 성막 스텝 S21과 제2 성막 스텝 S22에서 이렇게 바이어스 전력을 바꿈으로써, 성막되는 실리콘 함유막의 오버행 포인트(21)의 위치를 깊게 할 수 있다.
또한, 제1 성막 스텝 S21은, 굴절률이 1.95 내지 2.05인 실리콘 함유막을 성막한다. 제2 성막 스텝 S22는, 굴절률이 2.05 이상인 실리콘 함유막을 성막한다. 이에 의해, 실시 형태에 따른 성막 방법은, 제1 성막 스텝 S21과 제2 성막 스텝 S22에서 이렇게 성막하는 실리콘 함유막의 굴절률을 바꿈으로써, 성막되는 실리콘 함유막의 오버행 포인트(21)의 위치를 깊게 할 수 있다.
또한, 성막 공정 S2에서는, 성막하는 실리콘 함유막의 전체 막 두께 중, 5/6 내지 1/2을 제1 성막 스텝 S21에 의해 성막하고, 전체 막 두께 중, 나머지를 제2 성막 스텝 S22에 의해 성막한다. 이에 의해, 실시 형태에 따른 성막 방법은, 성막되는 실리콘 함유막의 형상을, ALD의 성막으로 오목부 내에 균일성이 양호한 막이 얻어지는 형상으로 할 수 있다.
이상, 실시 형태에 대해서 설명해 왔지만, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실제로, 상술한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상술한 실시 형태는, 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
예를 들어, 상기 실시 형태에서는, 기판(W)을 반도체 웨이퍼로 한 경우를 예로 들어 설명했지만, 이것에 한정되는 것은 아니다. 또한, 복수의 요철을 갖는 패턴으로서, 비아나 트렌치와 같은 주로 세로 방향의 요철을 갖는 구조를 예로 들어 설명해 왔지만, 꼭 그렇지만은 않다. 예를 들어, 3D 구조와 같은 세로 방향에 더하여 가로 방향으로도 요철을 갖는 패턴을 갖는 기판에 대해서도 유용하다.
또한, 금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실제로, 상기한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.

Claims (13)

  1. 챔버 내에 배치된 적재대에 복수의 요철을 갖는 패턴이 형성된 기판을 적재하는 적재 공정과,
    상기 적재대에 바이어스 전력을 인가하고, 실리콘 함유 가스와 질소 함유 가스를 포함하는 처리 가스를 상기 챔버 내에 공급하면서 마이크로파를 상기 챔버 내에 도입해서 플라스마를 생성하여, 상기 패턴의 복수의 볼록부에 선택적으로 실리콘 함유막을 형성하는 성막 공정
    을 포함하고,
    상기 성막 공정은, 상기 복수의 볼록부의 상측 주변에 실리콘 함유막을 성막하는 제1 성막 스텝과, 상기 복수의 볼록부의 상부에 실리콘 함유막을 성막하는 제2 성막 스텝을 포함하는,
    성막 방법.
  2. 제1항에 있어서, 상기 제1 성막 스텝은, 상기 제2 성막 스텝보다도 상기 적재대에 높은 바이어스 전력을 인가, 및 높은 굴절률이 되는 조건의 적어도 한쪽에서 실리콘 함유막을 성막하는, 성막 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 성막 스텝은, 상기 적재대에 200W 내지 1000W의 바이어스 전력을 인가하고,
    상기 제2 성막 스텝은, 상기 적재대에 0 내지 200W의 바이어스 전력을 인가하는, 성막 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1 성막 스텝은, 굴절률이 1.95 내지 2.05인 실리콘 함유막을 성막하고, 상기 제2 성막 스텝은, 굴절률이 2.05 이상인 실리콘 함유막을 성막하는, 성막 방법.
  5. 제1항, 제2항, 제4항 중 어느 한 항에 있어서, 상기 제1 성막 스텝 및 상기 제2 성막 스텝은, 상기 실리콘 함유 가스와 상기 질소 함유 가스의 유량비에 의해 실리콘 함유막의 굴절률을 제어하는, 성막 방법.
  6. 제1항, 제2항, 제4항, 제5항 중 어느 한 항에 있어서, 상기 제1 성막 스텝은, 상기 실리콘 함유 가스와 상기 질소 함유 가스의 유량비를 0.5 내지 0.8로 하고,
    제2 성막 스텝은, 상기 실리콘 함유 가스와 상기 질소 함유 가스의 유량비를 0.8 내지 1.00으로 하는, 성막 방법.
  7. 제1항, 제2항, 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 성막 스텝 및 상기 제2 성막 스텝은, 상기 적재대에 동일한 바이어스 전력을 인가하는, 성막 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 실리콘 함유 가스는, SiH4, Si2H6, SiH2Cl4로 이루어지는 군으로부터 선택된 어느 것이며, 상기 질소 함유 가스는, NH3, N2 중 어느 것인, 성막 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 처리 가스는, 탄소 함유 가스를 더 포함하는, 성막 방법.
  10. 제9항에 있어서, 상기 탄소 함유 가스는, C2H6, CH4, C3H8로 이루어지는 군으로부터 선택된 어느 것인, 성막 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 성막 공정은, 성막하는 실리콘 함유막의 전체 막 두께 중, 5/6 내지 1/2을 상기 제1 성막 스텝에 의해 성막하고, 상기 전체 막 두께 중, 나머지를 상기 제2 성막 스텝에 의해 성막하는, 성막 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 성막 공정은, 상기 실리콘 함유막으로서 SiN막, SiCN막, SiBN막 중 어느 것을 형성하는, 성막 방법.
  13. 챔버 내에 배치되어, 복수의 요철을 갖는 패턴이 형성된 기판이 적재되는 적재대와,
    상기 적재대에 바이어스 전력을 인가하는 전원과,
    상기 챔버 내에, 실리콘 함유 가스와 질소 함유 가스를 포함하는 처리 가스를 공급하는 가스 공급부와,
    마이크로파를 생성하여 상기 챔버 내에 방사하는 플라스마원과,
    상기 전원으로부터 상기 적재대에 바이어스 전력을 인가하고, 상기 가스 공급부로부터 실리콘 함유 가스와 질소 함유 가스를 포함하는 처리 가스를 상기 챔버 내에 공급하면서 상기 플라스마원으로부터 마이크로파를 상기 챔버 내에 도입해서 플라스마를 생성하여, 상기 패턴의 복수의 볼록부의 상측 주변에 실리콘 함유막을 성막하는 제1 성막 스텝과, 상기 복수의 볼록부의 상부에 실리콘 함유막을 성막하는 제2 성막 스텝을 포함하는 성막 공정을 실시하여, 상기 복수의 볼록부에 선택적으로 실리콘 함유막을 형성하도록 제어하는 제어부
    를 포함하는 성막 장치.
KR1020220005239A 2021-01-25 2022-01-13 성막 방법 및 성막 장치 KR102663075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-009876 2021-01-25
JP2021009876A JP2022113560A (ja) 2021-01-25 2021-01-25 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20220107945A true KR20220107945A (ko) 2022-08-02
KR102663075B1 KR102663075B1 (ko) 2024-05-09

Family

ID=82494515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220005239A KR102663075B1 (ko) 2021-01-25 2022-01-13 성막 방법 및 성막 장치

Country Status (3)

Country Link
US (1) US20220235462A1 (ko)
JP (1) JP2022113560A (ko)
KR (1) KR102663075B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200111660A1 (en) 2018-10-04 2020-04-09 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6723135B2 (ja) * 2015-12-25 2020-07-15 東京エレクトロン株式会社 保護膜形成方法
JP2019134062A (ja) * 2018-01-31 2019-08-08 東京エレクトロン株式会社 選択的成膜方法および成膜装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200111660A1 (en) 2018-10-04 2020-04-09 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US20220235462A1 (en) 2022-07-28
KR102663075B1 (ko) 2024-05-09
JP2022113560A (ja) 2022-08-04

Similar Documents

Publication Publication Date Title
CN108220922B (zh) 成膜方法、硼膜以及成膜装置
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
JP7344867B2 (ja) 水平表面上におけるＳｉＮの選択的堆積
KR102503141B1 (ko) 펄스화된 질화물 캡슐화
JP2024045236A (ja) プラズマ処理装置および基板処理装置
JP7176106B2 (ja) 誘電体材料の堆積方法
US20200017967A1 (en) Dielectric gapfill using atomic layer deposition (ald), inhibitor plasma and etching
CN115485811A (zh) 用于提高硬掩模的选择性的惰性气体注入
KR20220068180A (ko) 기판 처리 방법 및 기판 처리 시스템
KR102663075B1 (ko) 성막 방법 및 성막 장치
JP6988629B2 (ja) 成膜方法及び成膜装置
US20230257871A1 (en) Film forming method and film forming apparatus
KR102599830B1 (ko) 결함 평탄화
JP2022116742A (ja) 基板処理方法および基板処理装置
KR20220012474A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
JP2022527468A (ja) エッチングストップ層
JP6950315B2 (ja) 成膜方法、ボロン膜、及び成膜装置
KR20190015132A (ko) 피처리체를 처리하는 방법
US11996296B2 (en) Substrate processing method and substrate processing system
US20220235464A1 (en) Selective carbon deposition
US20230131213A1 (en) Film forming method and film forming system
US11459655B2 (en) Plasma processing method and plasma processing apparatus
US11538677B2 (en) Systems and methods for depositing high density and high tensile stress films
KR102513404B1 (ko) SiCN막의 형성 방법
JP2023065305A (ja) 成膜方法及び成膜システム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant