JP2022113560A - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP2022113560A
JP2022113560A JP2021009876A JP2021009876A JP2022113560A JP 2022113560 A JP2022113560 A JP 2022113560A JP 2021009876 A JP2021009876 A JP 2021009876A JP 2021009876 A JP2021009876 A JP 2021009876A JP 2022113560 A JP2022113560 A JP 2022113560A
Authority
JP
Japan
Prior art keywords
film
film forming
silicon
forming step
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021009876A
Other languages
English (en)
Inventor
博一 上田
Hiroichi Ueda
秀樹 湯浅
Hideki Yuasa
豊 藤野
Yutaka Fujino
佳幸 近藤
Yoshiyuki Kondo
浩之 生田
Hiroyuki Ikuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021009876A priority Critical patent/JP2022113560A/ja
Priority to KR1020220005239A priority patent/KR102663075B1/ko
Priority to US17/577,656 priority patent/US20220235462A1/en
Publication of JP2022113560A publication Critical patent/JP2022113560A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Abstract

【課題】成膜されるシリコン含有膜の形状を、ＡＬＤの成膜で凹部内に均一性が良好な膜が得られる形状に制御すること。【解決手段】載置工程は、チャンバー内に配置された載置台に複数の凹凸を有するパターンが形成された基板を載置する。成膜工程は、載置台にバイアス電力を印加し、シリコン含有ガスと窒素含有ガスを含む処理ガスをチャンバー内に供給しつつマイクロ波をチャンバー内に導入してプラズマを生成し、パターンの複数の凸部に選択的にシリコン含有膜を形成する。成膜工程は、第１成膜ステップと、第２成膜ステップとを含む。第１成膜ステップは、複数の凸部の上側周辺にシリコン含有膜を成膜する。第２成膜ステップは、複数の凸部の上部にシリコン含有膜を成膜する。【選択図】図３

Description

本開示は、成膜方法及び成膜装置に関する。
特許文献１は、半導体デバイスの製造方法として、基板上に形成された３Ｄ構造の上部を覆う吸着制御層を形成し、吸着制御層上および吸着制御層で覆われていない３Ｄ構造の下部に材料層を形成する技術が提案されている。
米国特許出願公開第２０２０／０１１１６６０号明細書
本開示は、成膜されるシリコン含有膜の形状を、ＡＬＤの成膜で凹部内に均一性が良好な膜が得られる形状に制御する技術を提供する。
本開示の一態様による成膜方法は、載置工程と、成膜工程とを有する。載置工程は、チャンバー内に配置された載置台に複数の凹凸を有するパターンが形成された基板を載置する。成膜工程は、載置台にバイアス電力を印加し、シリコン含有ガスと窒素含有ガスを含む処理ガスをチャンバー内に供給しつつマイクロ波をチャンバー内に導入してプラズマを生成し、パターンの複数の凸部に選択的にシリコン含有膜を形成する。成膜工程は、第１成膜ステップと、第２成膜ステップとを含む。第１成膜ステップは、複数の凸部の上側周辺にシリコン含有膜を成膜する。第２成膜ステップは、複数の凸部の上部にシリコン含有膜を成膜する。
本開示によれば、成膜されるシリコン含有膜の形状を、ＡＬＤの成膜で凹部内に均一性が良好な膜が得られる形状に制御できる。
図１は、実施形態に係るプラズマ処理装置の一例を模式的に示す断面図である。 図２は、実施形態に係る成膜方法の流れの一例を示すフローチャートである。 図３は、実施形態に係る基板の一例を示す図である。 図４は、実施形態に係る第１成膜ステップ及び第２成膜ステップによる成膜結果を説明する図である。 図５は、比較例の成膜結果を説明する図である。 図６は、成膜結果の一例を示す図である。 図７は、基板に実施される以降の工程の一例を説明する図である。 図８は、マイクロ波プラズマとＣＣＰによる成膜を説明する図である。
以下、図面を参照して本願の開示する成膜方法及び成膜装置の実施形態について詳細に説明する。なお、本実施形態により、開示する成膜方法及び成膜装置が限定されるものではない。
近年、半導体デバイスの微細化に伴い、半導体ウエハ等の基板に形成されるパターンのアスペクト比が高くなる傾向がある。例えば、３Ｄ ＮＡＮＤの製造では、基板に形成されるトレンチやビアの開口幅が狭くなり、高アスペクト比構造化が進んでいる。このようなトレンチ内やビア内にバリア層やライナ層をコンフォーマルに形成する場合は、ＡＬＤ（Atomic Layer Deposition）を用いることが一般的である。しかし、ステップカバレージに優れたＡＬＤ成膜を用いても高アスペクト比構造のトレンチ内やビア内にバリア層やライナ層をコンフォーマルに形成しようとすると、通常のＡＬＤ成膜シーケンスより更に長い原料ガスの吸着およびパージ時間が必要でスループット（生産性）が非常に大きな問題になる。通常のＡＬＤ成膜のシーケンスではトレンチやビアの上部で膜厚が厚く、底部で膜厚が薄くなり、オーバーハングや劣悪なステップカバレッジが発生して問題となる。
そこで、特許文献１のように、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）によりパターンの上部に吸着制御層を形成してからＡＬＤでバリア層やライナ層などの材料層を形成することが考えられる。
しかし、ＰＥＣＶＤでは、膜の形状（プロファイル）を、ＡＬＤの成膜で凹部内に均一性が良好な膜が得られる形状に制御できない。そこで、成膜されるシリコン含有膜の形状を、ＡＬＤの成膜で凹部内に均一性が良好な膜が得られる形状に制御する技術が期待されている。
［実施形態］
［装置構成］
本開示の成膜方法を実施するためのプラズマ処理装置の一例を説明する。図１は、実施形態に係るプラズマ処理装置１００の一例を模式的に示す断面図である。
プラズマ処理装置１００は、チャンバー１０１と、載置台１０２と、ガス供給機構１０３と、排気機構１０４と、マイクロ波プラズマ源１０５と、制御部１０６とを有する。
チャンバー１０１は、金属材料、例えば表面に陽極酸化処理が施されたアルミニウムからなり、略円筒形状をなしている。チャンバー１０１は、板状の天壁部１１１および底壁部１１３と、これらを連結する側壁部１１２とを有している。チャンバー１０１の内壁は、イットリア（Ｙ２Ｏ３）等によりコーティングされていてもよい。チャンバー１０１は、内部に載置台１０２が配置されている。チャンバー１０１は、半導体ウエハ等の基板Ｗを収容する。
天壁部１１１には、マイクロ波プラズマ源１０５の後述するマイクロ波放射機構１４３およびガス導入ノズル１２３が嵌め込まれる複数の開口部を有している。側壁部１１２は、チャンバー１０１に隣接する搬送室（図示せず）との間で基板Ｗの搬入出を行うための搬入出口１１４を有している。搬入出口１１４はゲートバルブ１１５により開閉されるようになっている。底壁部１１３には排気管１１６が接続されている。
載置台１０２は、円板状に形成されており、金属材料、例えば、表面に陽極酸化処理が施されたアルミニウム、またはセラミックス材料、例えば窒化アルミニウム（ＡｌＮ）により構成されている。載置台１０２は、上面に基板Ｗが載置される。載置台１０２は、チャンバー１０１の底部中央から絶縁部材１２１を介して上方に延びる金属製の円筒体である支持部材１２０により支持されている。載置台１０２の上面には、基板Ｗを静電力で吸着保持する静電チャック（図示せず）が設けられてもよい。
また、載置台１０２の内部には、基板Ｗを昇降するための昇降ピン（図示せず）が載置台１０２の上面に対して突没可能に設けられている。さらに、載置台１０２の内部には温調媒体を通流させる温調媒体流路またはヒータ、またはこれらの両方からなる温調機構（図示せず）が設けられており、載置台１０２上の基板Ｗの温度を所定の温度に制御可能となっている。
載置台１０２は、良好なプラズマ処理を行う観点から、マイクロ波放射機構１４３のマイクロ波放射面である天壁部１１１の下面から基板Ｗまでの距離が４０～２００ｍｍの範囲となるような位置に設けることが好ましい。マイクロ波放射機構１４３のマイクロ波の発信周波数は３００ＭＨｚ～３０ＧＨｚの範囲であり、プラズマを安定に維持するために投入電力は５００Ｗ以上であることが好ましい。
載置台１０２には、イオンを引き込むための高周波電源１２２が電気的に接続されている。載置台１０２がセラミックスの場合は、載置台１０２に電極を設けて、その電極に高周波電源１２２を電気的に接続する。高周波電源１２２は、載置台１０２にバイアス電力として高周波（ＲＦ）電力を印加する。高周波電源１２２が印加する高周波電力の周波数は３００ＫＨｚ～３ＭＨｚの範囲が好ましい。
ガス供給機構１０３は、成膜を行うための各種の処理ガスをチャンバー１０１内に供給する。ガス供給機構１０３は、複数のガス導入ノズル１２３と、ガス供給配管１２４と、ガス供給部１２５とを有している。ガス導入ノズル１２３は、チャンバー１０１の天壁部１１１に形成された開口部に嵌め込まれている。ガス供給部１２５は、ガス供給配管１２４を介して各ガス導入ノズル１２３と接続されている。ガス供給部１２５は、各種の処理ガスを供給する。例えば、ガス供給部１２５は、シリコン含有ガス及び窒素含有ガスを含む各種の処理ガスの供給源を有し、シリコン含有ガスと窒素含有ガスを含む各種の処理ガスを供給する。なお、ガス供給部１２５は、希ガス及び炭素含有ガスの供給源をさらに有し、希ガス及び炭素含有ガスを処理ガスとしてさらに供給してもよい。また、ガス供給部１２５は、処理ガスの供給および停止をおこなう開閉バルブや処理ガスの流量を調整する流量調整部が備えられている。
チャンバー１０１の底壁部１１３には、排気管１１６が接続されている。排気管１１６は、排気機構１０４が接続されている。排気機構１０４は、真空ポンプと圧力制御バルブを備え、真空ポンプにより排気管１１６を介してチャンバー１０１内を排気する。チャンバー１０１内の圧力は、圧力計の値に基づいて、圧力制御バルブにより制御される。
マイクロ波プラズマ源１０５は、チャンバー１０１の上に設けられている。マイクロ波プラズマ源１０５は、チャンバー１０１内に電磁波（マイクロ波）を導入してプラズマを生成する。
マイクロ波プラズマ源１０５は、マイクロ波出力部１３０と、アンテナユニット１４０とを有する。アンテナユニット１４０は、複数のアンテナモジュールを含んでいる。図１では、アンテナユニット１４０は、３つのアンテナモジュールを含んでいる。各アンテナモジュールは、アンプ部１４２と、マイクロ波放射機構１４３とを有する。マイクロ波出力部１３０は、マイクロ波を生成するとともに、マイクロ波を分配して各アンテナモジュールに出力する。アンテナモジュールのアンプ部１４２は、分配されたマイクロ波を主に増幅してマイクロ波放射機構１４３に出力する。マイクロ波放射機構１４３は、天壁部１１１に設けられている。マイクロ波放射機構１４３は、アンプ部１４２から出力されたマイクロ波をチャンバー１０１内に放射する。
なお、図１では、アンテナユニット１４０にアンテナモジュールを３つ設けた場合を例に説明したが、アンテナモジュールの数は限定されるものではない。例えば、アンテナモジュールは、天壁部１１１の載置台１０２に上方に領域に、正六角形の頂点の配置となるように６つ設けてもよい。また、アンテナモジュールは、さらに正六角形の中心位置にも配置して７つ設けてもよい。
また、マイクロ波のパワー密度を適正に制御することができれば、マイクロ波プラズマ源が基板Ｗに対応する大きさの単一のマイクロ波導入部を有するマイクロ波プラズマ源を用いてもよい。
制御部１０６は、例えば、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータである。制御部１０６は、プラズマ処理装置１００の各部を制御する。制御部１０６では、入力装置を用いて、オペレータがプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うことができる。また、制御部１０６では、表示装置により、プラズマ処理装置１００の稼働状況を可視化して表示することができる。さらに、制御部１０６の記憶部には、プラズマ処理装置１００で実行される各種処理をプロセッサにより制御するための制御プログラム、及び、レシピデータが格納されている。制御部１０６のプロセッサが制御プログラムを実行して、レシピデータに従ってプラズマ処理装置１００の各部を制御することにより、所望の処理がプラズマ処理装置１００で実行される。例えば、制御部１０６は、プラズマ処理装置１００の各部を制御して、実施形態に係る成膜方法の処理を実行する。
ところで、上述のように、半導体デバイスの微細化に伴い、基板Ｗに形成されるパターンのアスペクト比が高くなる傾向がある。例えば、３Ｄ ＮＡＮＤの製造では、基板Ｗに形成されるトレンチやビアの開口幅が狭くなり、高アスペクト比構造化が進んでいる。このようなトレンチ内やビア内にバリア層やライナ層をコンフォーマルに形成する場合は、ＡＬＤを用いることが一般的である。しかし、高アスペクト比構造のトレンチ内やビア内にＡＬＤによりバリア層やライナ層を形成しようとすると、トレンチやビアの上部で膜厚が厚く、底部で膜厚が薄くなり、オーバーハングや劣悪なステップカバレッジが発生して問題となる。
そこで、ＡＬＤでトレンチ内やビア内にバリア層やライナ層成膜する工程よりも前に、プラズマ処理装置１００を用いて、本実施形態に係る成膜方法により、吸着制御層として、シリコン含有膜もしくは炭素含有膜等の絶縁膜を構造体として成膜する。図２は、実施形態に係る成膜方法の流れの一例を示すフローチャートである。
次に、このように構成されるプラズマ処理装置１００により、実施形態に係る成膜方法の成膜処理を行う際の処理動作について説明する。図２は、実施形態に係る成膜方法の流れの一例を示すフローチャートである。
実施形態に係る成膜方法では、載置工程Ｓ１を実施する。載置工程Ｓ１では、チャンバー１０１内に配置された載置台１０２に基板Ｗを載置する。基板Ｗは、複数の凹凸を有するパターンが形成されている。図３は、実施形態に係る基板Ｗの一例を示す図である。図３には、凹凸を有するパターンが形成された基板Ｗが示されている。基板Ｗの凸部１１の間の凹部１２は、例えば、トレンチやビアである。
実施形態に係る成膜方法では、次に、成膜工程Ｓ２を実施する。成膜工程Ｓ２では、載置台１０２にバイアス電力を印加し、シリコン含有ガスと窒素含有ガスを含む処理ガスをチャンバー１０１内に供給しつつマイクロ波をチャンバー１０１内に導入してプラズマを生成し、パターンの複数の凸部１１に選択的にシリコン含有膜を形成する。
シリコン含有ガスとしては、例えば、ＳｉＨ４、Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ4の何れかのシラン系水素ガス、あるいは、シラン系ハロゲンガスが挙げられる。窒素含有ガスとしては、例えば、アンモニア、ヒドラジン、トリアザンのようなＮＨ３、Ｎ2Ｈ2、Ｎ3Ｈ5等の窒化水素系ガスおよび窒素ガスＮ２単体が挙げられる。なお、成膜工程Ｓ２では、さらに希ガスや炭素含有ガスなどの他のガスを処理ガスとしてさらに供給してもよい。例えば、炭素含有ガスを微量（例えば、Ｃ２Ｈ６ガスを０．１～５[ｓｃｃｍ]程度）加えることにより、成膜工程Ｓ２のＳｉＮ形状特性を変えずに、より耐薬品性（耐ウエットエッチング耐性）に優れたＳｉＣＮ膜を形成させることが可能である。希ガスとしては、周期律表で１８族に表せる単原子元素であれば良く、例えば、Ａｒ（アルゴン）ガスやＨｅ(ヘリウム)が挙げられる。炭素含有ガスとしては、例えば、Ｃ２Ｈ６、ＣＨ４、Ｃ3Ｈ８等の炭化水素の何れかのガスが挙げられる。ここで、炭素含有ガスとしてＴＭＳ（トリメチルシラン）（ＣＨ３）３ＳｉＨ等の有機シラン材料を用いても良い。
成膜工程Ｓ２でのチャンバー１０１内の圧力は、１．５Ｔｏｒｒ以下とし、５０～１００ｍＴｏｒｒとすることが好ましい。各種の処理ガスの流量は、成膜されるシリコン含有膜の膜質が最適となるように事前に求めた流量とする。
成膜工程Ｓ２は、第１成膜ステップＳ２１と、第２成膜ステップＳ２２とを含む。第１成膜ステップＳ２１では、パターンの複数の凸部１１の上側周辺にシリコン含有膜を成膜する。第２成膜ステップＳ２２では、パターンの複数の凸部１１の上部にシリコン含有膜を成膜する。
成膜工程Ｓ２は、第１成膜ステップＳ２１の後に第２成膜ステップＳ２２を実施してもよく、第２成膜ステップＳ２２の後に第１成膜ステップＳ２１を実施してもよい。また、成膜工程Ｓ２は、第１成膜ステップＳ２１と第２成膜ステップＳ２２を交互に複数回実施してもよい。
成膜工程Ｓ２では、成膜するシリコン含有膜の全膜厚のうち、５／６～１／２を第１成膜ステップＳ２１により成膜し、全膜厚のうち、残りを第２成膜ステップＳ２２により成膜する。ここで、第１成膜ステップＳ２１の膜厚を全膜厚のうち５／６～１／２とすることおよび第２成膜ステップＳ２２により残りの膜厚分を成膜することの根拠は、成膜工程Ｓ２の『吸着制御層』としての最適な立体形成に基づいて、実験から最適配分を導き出したものである。もっとも好ましい配分は、第１成膜ステップＳ２１、第２成膜ステップＳ２２共に等しい１／２附近はであるが、例え第１成膜ステップＳ２１による成膜の膜厚が全膜厚の５／６を占めたとしても、おおよそ目的の『吸着制御層』としての立体形成が可能である。
以下、第１成膜ステップＳ２１及び第２成膜ステップＳ２２についてより詳細に説明する。
第１成膜ステップＳ２１は、第２成膜ステップＳ２２よりも、載置台１０２に高いバイアス電力を印加、及び、高い屈折率（ＲＩ）となる条件の少なくとも一方でシリコン含有膜を成膜する。
最初に、バイアス電力を変える場合を説明する。第１成膜ステップＳ２１では、第２成膜ステップＳ２２よりも、載置台１０２に高いバイアス電力を印加してシリコン含有膜を成膜する。例えば、第１成膜ステップＳ２１では、載置台１０２に２００Ｗ～１０００Ｗのバイアス電力を印加する。第２成膜ステップＳ２２では、載置台１０２に０～２００Ｗのバイアス電力を印加する。
図４は、実施形態に係る第１成膜ステップＳ２１及び第２成膜ステップＳ２２による成膜結果を説明する図である。図４には、基板Ｗに形成された凸部１１の上部周辺を拡大したものが示されている。図４では、シリコン含有ガスをＳｉＨ４ガスとし、窒素含有ガスをＮＨ３ガスとし、第１成膜ステップＳ２１の後に第２成膜ステップＳ２２を実施し、シリコン含有膜としてＳｉＮ膜２０を成膜した場合を示している。第１成膜ステップＳ２１と第２成膜ステップＳ２２は、処理条件として、載置台１０２に印加するバイアス電力のみを変え、その他の条件は同じである。第１成膜ステップＳ２１は、バイアス電力を３００～６００［Ｗ］としている。第２成膜ステップＳ２２は、バイアス電力を０～１００［Ｗ］としている。図４には、第１成膜ステップＳ２１により成膜されるＳｉＮ膜２０ａと、第２成膜ステップＳ２２により成膜されるＳｉＮ膜２０ｂの領域を区別して示されている。第１成膜ステップＳ２１では、凸部１１の上側周辺に選択的にＳｉＮ膜２０ａが成膜される。第２成膜ステップＳ２２では、ＳｉＮ膜２０ａが成膜された凸部１１の上部に選択的にＳｉＮ膜２０ｂが成膜される。
成膜工程Ｓ２では、第１成膜ステップＳ２１と第２成膜ステップＳ２２によりＳｉＮ膜２０ａとＳｉＮ膜２０ｂを成膜することで、ＳｉＮ膜２０ａとＳｉＮ膜２０ｂによるＳｉＮ膜２０の形状を制御できる。ＳｉＮ膜２０は、凸部１１の上部周辺で横方向（隣接する凹部１２側）に突出し、オーバーハングした形状となる。図４には、凸部１１の上面に成膜されたＳｉＮ膜２０の厚さ（Top Thickness）が厚さＴＨとして示さている。また、ＳｉＮ膜２０の最も横方向に突出した箇所がオーバーハングポイント２１として示さている。また、ＳｉＮ膜２０の上面からオーバーハングポイント２１の位置までの深さ（Overhang Depth）がＯＤとして示さている。例えば、第１成膜ステップＳ２１と第２成膜ステップＳ２２によりＳｉＮ膜２０を成膜することで、オーバーハングポイント２１の深さＯＤを深くすることができ、ＳｉＮ膜２０のオーバーハングポイント２１の位置を低くできる。これにより、例えば、ＳｉＮ膜２０のオーバーハングポイント２１の位置を凸部１１の上面の位置よりも低くすることもできる。ここで、ＯＤを深くすることの意義（利点）を説明する。一般に本提案による２段階成膜ステップを伴わないＰＥＣＶＤでは、載置台１０２に接続した高周波電源によりＲＦバイアスを強く印加しなければＯＤが深く形成できない。しかし、ＲＦバイアスを強く印加するとたとえＯＤが深く形成出来たとしても、副作用のスパッタリング効果によりＳｉＮ膜２０にエロ―ジョン（ダメージ）が発生したり、あるいはＳｉＮ膜２０が下地パターンの凹部の深くまで成膜形成されてしまう為に所望の『吸着制御層』としての最適な形状が得られない。故に、ＯＤが深く形成出来ることは、『吸着制御層』に必要性能の指標の一つとなる。
ここで、比較例として、成膜工程Ｓ２を第１成膜ステップＳ２１のみで成膜した場合を説明する。図５は、比較例の成膜結果を説明する図である。図５は、第１成膜ステップＳ２１により、図４のＳｉＮ膜２０と同等の厚さＴＨとなるまでＳｉＮ膜２０ａを成膜した結果を示している。ＳｉＮ膜２０ａの最も横方向に突出した箇所をオーバーハングポイント２２として示す。第１成膜ステップＳ２１では、凸部１１の上側周辺にＳｉＮ膜２０ａが成膜されるため、ＳｉＮ膜２０ａの上面からオーバーハングポイント２２の深さＯＤが浅くなる。これにより、図４のＳｉＮ膜２０のオーバーハングポイント２１と比較して、ＳｉＮ膜２０ａのオーバーハングポイント２２の位置が高くなる。ここで、ＯＤの深さは、後工程のＣＭＰ等の実施後の加工形状の余裕度（寸法マージン）に影響する為、理想的にはＴＨと同じ位置まで深くすることが望ましい。
第１成膜ステップＳ２１及び第２成膜ステップＳ２２での処理ガスの種類、流量、バイアス電力などの処理条件は、以下のとおりである。
＜第１成膜ステップＳ２１＞
・処理ガス
ＳｉＨ４ガス：３～６０［ｓｃｃｍ］（好ましくは７～２０［ｓｃｃｍ］）
ＮＨ３ガス：４～１００［ｓｃｃｍ］（好ましくは９～４０［ｓｃｃｍ］）
希釈用不活性ガス：Ａｒガス：５０～１０００［ｓｃｃｍ］（好ましくは５０～３００［ｓｃｃｍ］）
・マイクロ波電力（８６０ＭＨｚ）：１５００～１００００[Ｗ]（好ましくは２５００～５０００Ｗ
・バイアス電力（４００ＫＨｚ）：２００～１０００［Ｗ］（好ましくは３００～６００［Ｗ］）
＜第２成膜ステップＳ２２＞
・処理ガス
ＳｉＨ４ガス：３～６０［ｓｃｃｍ］（好ましくは７～２０［ｓｃｃｍ］）
ＮＨ３ガス：４～１００［ｓｃｃｍ］（好ましくは９～４０［ｓｃｃｍ］）
希釈用不活性ガス：Ａｒガス：５０～１０００［ｓｃｃｍ］（好ましくは５０～３００［ｓｃｃｍ］）
・マイクロ波電力（８６０ＭＨｚ）：１５００～１００００[Ｗ]（好ましくは２５００～５０００Ｗ
・バイアス電力（４００ＫＨｚ）：０～２００［Ｗ］（好ましくは０～１００［Ｗ］）
図６は、成膜結果の一例を示す図である。比較例１は、第２成膜ステップＳ２２のみでＳｉＮ膜を１５０［Å］の厚さ成膜した場合を示している。比較例２は、第１成膜ステップＳ２１のみでＳｉＮ膜を１５０［Å］の厚さ成膜した場合を示している。実施例１は、第１成膜ステップＳ２１でＳｉＮ膜を１２５［Å］の厚さ成膜した後に第２成膜ステップＳ２２でＳｉＮ膜を２５［Å］の厚さ成膜して、合計１５０［Å］の厚さのＳｉＮ膜を成膜した場合を示している。実施例２は、第１成膜ステップＳ２１でＳｉＮ膜を７５［Å］の厚さ成膜した後に第２成膜ステップＳ２２でＳｉＮ膜を７５［Å］の厚さ成膜して、合計１５０［Å］の厚さのＳｉＮ膜を成膜した場合を示している。「Overhang position ＯＤ(nm)」は、それぞれのＳｉＮ膜の上面からオーバーハングポイントの位置までの深さを示している。図６に示すように、「Overhang position ＯＤ(nm)」は、比較例１が１０［ｎｍ］であり、比較例２が１３［ｎｍ］であり、実施例１及び実施例２が１５［ｎｍ］である。このように実施例１及び実施例２は、比較例１及び比較例２よりもオーバーハングポイントまでの深さが増加している。
なお、図６は、第１成膜ステップＳ２１の後に第２成膜ステップＳ２２を実施してＳｉＮ膜を成膜した。しかし、第２成膜ステップＳ２２を先に実施した後、第１成膜ステップＳ２１を実施した場合でも同様にオーバーハングポイントの位置までの深さが増加する結果が得られる。すなわち、第２成膜ステップＳ２２の後に第１成膜ステップＳ２１を実施してもよい。また、第１成膜ステップＳ２１と第２成膜ステップＳ２２を交互に複数回実施してもよい。
次に、成膜されるシリコン含有膜の屈折率（ＲＩ）を変える場合を説明する。第１成膜ステップＳ２１及び第２成膜ステップＳ２２は、シリコン含有ガスと窒素含有ガスの流量比によりシリコン含有膜の屈折率を制御する。例えば、第１成膜ステップＳ２１では、シリコン含有ガス：Ａと窒素含有ガス：Ｂの流量比（Ａ／Ｂ）を０．５～０．８とする。第２成膜ステップＳ２２は、シリコン含有ガス：Ａと窒素含有ガス：Ｂの流量比（Ａ／Ｂ）を０．８～１．０とする。
載置台１０２に印加するバイアス電力は、第１成膜ステップＳ２１と第２成膜ステップＳ２２で同じとする。例えば、第１成膜ステップＳ２１及び第２成膜ステップＳ２２では、載置台１０２に０Ｗ～１０００Ｗのバイアス電力を印加する。なお、載置台１０２に印加するバイアス電力は、変えてもよい。例えば、上述したように、第１成膜ステップＳ２１では、第２成膜ステップＳ２２よりも、載置台１０２に高いバイアス電力を印加してシリコン含有膜を成膜してもよい。
第２成膜ステップＳ２２で屈折率の低いシリコン含有膜を成膜することにより、シリコン含有膜の絶縁性（Leak特性）を向上させることができる。しかし、屈折率の低いシリコン含有膜は、屈折率の高いシリコン含有膜に比べて、オーバーハングポイントまでの深さが浅くなる傾向がある。
そこで、成膜工程Ｓ２では、第１成膜ステップＳ２１と第２成膜ステップＳ２２でシリコン含有ガスと窒素含有ガスの流量比を変え、第１成膜ステップＳ２１で第２成膜ステップＳ２２よりも、高い屈折率となる条件でシリコン含有膜を成膜する。例えば、シリコン含有ガスをＳｉＨ４ガスとし、窒素含有ガスをＮＨ３ガスとし、第１成膜ステップＳ２１により屈折率が１．９５～２．０５のＳｉＮ膜２０ａを成膜した後、第２成膜ステップＳ２２により屈折率が２．０５以上のＳｉＮ膜２０ｂを成膜する。これにより、上述した図４のような、ＳｉＮ膜２０ａとＳｉＮ膜２０ｂによるＳｉＮ膜２０を成膜できる。
第１成膜ステップＳ２１及び第２成膜ステップＳ２２での処理ガスの種類、流量、バイアス電力などの処理条件は、以下のとおりである。
＜第１成膜ステップＳ２１＞
・処理ガス
ＳｉＨ４ガス：３～６０［ｓｃｃｍ］（好ましくは７～２０［ｓｃｃｍ］）
ＮＨ３ガス：４～１００［ｓｃｃｍ］（好ましくは９～４０［ｓｃｃｍ］）
希釈用不活性ガス：Ａｒガス：５０～１０００［ｓｃｃｍ］（好ましくは５０～３００［ｓｃｃｍ］）
・マイクロ波電力（８６０ＭＨｚ）：１５００～１００００[Ｗ]（好ましくは２５００～５０００Ｗ）
・バイアス電力（４００ｋHz）：２００～１０００［Ｗ］（好ましくは３００～６００［Ｗ］）
＜第２成膜ステップＳ２２＞
・処理ガス
ＳｉＨ４ガス：３～６０［ｓｃｃｍ］（好ましくは７～２０［ｓｃｃｍ］、第１成膜ステップＳ２１と同じ)
ＮＨ３ガス：４～１００［ｓｃｃｍ］（好ましくは９～４０［ｓｃｃｍ］、第１成膜ステップＳ２１と同じ)
希釈用不活性ガス：Ａｒガス：５０～１０００［ｓｃｃｍ］（好ましくは５０～３００［ｓｃｃｍ］）
・バイアス電力（４００ｋHz）：２００～１０００［Ｗ］（好ましくは３００～６００［Ｗ］）
第２成膜ステップＳ２２は、第１成膜ステップＳ２１よりもＮＨ３ガスの供給量を増やすことで、ＳｉＨ４ガスとＮＨ３ガスの流量比を変えて、成膜されるＳｉＮ膜の屈折率を高く変えている。これにより、凸部に成膜されるＳｉＮ膜は、オーバーハングポイントまでの深さが増加する。
プラズマ処理装置１００において実施形態に係る成膜方法によりシリコン含有膜が成膜された基板Ｗは、プラズマ処理装置１００から搬出され、ＡＬＤの成膜などの以降の工程が実施される。
図７は、基板Ｗに実施される以降の工程の一例を説明する図である。図７（Ａ）には、実施形態に係る成膜方法により、凸部１１にシリコン含有膜としてＳｉＮ膜２０が成膜された基板Ｗが示さている。ＳｉＮ膜２０が成膜された基板Ｗは、例えば、ＣＭＰ（Chemical Mechanical Polishing）等により上面側から研磨される。例えば、基板Ｗは、凸部１１の上面が露出するように、凸部１１の上面よりも下側の点線の位置まで研磨される。図７（Ｂ）には、研磨された基板Ｗが示さている。ＳｉＮ膜２０は、オーバーハングポイントが深いため、凸部１１の側面に厚く残り、凹部１２の開口を狭めることができる。このように凹部１２の開口を狭めた基板Ｗに対して以降の工程でＡＬＤにより成膜を実施する。
従来、ＡＬＤの工程は、成膜のプロセス時間に大きな処理能力（スループットに関する）課題があり、成膜のプロセス時間を短くするため、ＡＬＤプリカーサの濃度を高くして実施される。理論上、理想的なＡＬＤ反応となり、ＡＬＤプリカーサが資料表面に化学吸着しかせず、飽和化学吸着後の被吸着面には余剰ＡＬＤプリカーサが物理吸着しない場合は、問題ない。しかし、通常多くの場合、下地凹部に内側深くまで入ってきたＡＬＤプリカーサの一部が物理吸着してしまう。これにより、ＳｉＮ膜２０が無い状態の基板Ｗに対してＡＬＤを実施した場合、高い濃度のＡＬＤプリカーサが凹部１２の開口側から侵入するため、凹部１２の上部で膜厚が厚く、底部で膜厚が薄くなり、オーバーハングや劣悪なステップカバレッジが発生する。そこで、ＡＬＤプリカーサの濃度を低くすることも考えられるが、成膜のプロセス時間が長くなり、生産性が低下する。
一方、図７（Ｂ）の基板Ｗに対してＡＬＤ工程を実施した場合、高い濃度のＡＬＤプリカーサが生成されても、凹部１２の上部の開口を狭めたことで凹部１２に侵入するＡＬＤプリカーサが減り、凹部１２内に侵入する実効的なＡＬＤプリカーサの密度が下げられる為に良好なステップカバレッジで膜を成膜できる。
ＡＬＤ工程を実施した基板Ｗは、例えば、ＣＭＰ等により上面側から研磨されてＳｉＮ膜２０が除去される。
実施形態では、マイクロ波によりプラズマを生成するマイクロ波プラズマタイプのプラズマ処理装置１００を用いてシリコン含有膜を成膜した。しかし、平行平板を用いたＣＣＰ（Capacitively Coupled Plasma）タイプのプラズマ処理装置によりシリコン含有膜を成膜することも考えられる。しかし、ＣＣＰタイプのプラズマ処理装置は、プラズマのイオンエネルギーが高く、凹部１２の深くまでシリコン含有膜が成膜されてしまう。
図８は、マイクロ波プラズマとＣＣＰによる成膜を説明する図である。図８には、マイクロ波プラズマとＣＣＰでそれぞれ基板ＷにＳｉＮ膜２０を成膜する場合の凹部１２のプラズマのイオンエネルギーがパターンで示されている。また、図８には、マイクロ波プラズマとＣＣＰでそれぞれ凹部１２の側壁部（Side-wall）に成膜されるＳｉＮ膜２０の形状が模式的に示している。ＣＣＰは、プラズマのイオンエネルギーが高いため、凹部１２の深くまでＳｉＮ膜２０が成膜される。一方、マイクロ波プラズマは、ＣＣＰと比較してプラズマのイオンエネルギーを小さすることができ、ＳｉＮ膜２０が成膜される範囲を浅くすることできる。これにより、以降の工程で凹部１２の浅い位置から膜を成膜できる。また、例えば、ＣＭＰ等により基板Ｗを研磨してＳｉＮ膜２０を除去する場合に、研磨する深さを少なくすることができる。
なお、上記の実施形態では、シリコン含有膜としてＳｉＮ膜を成膜する場合を例に説明したが、成膜するシリコン含有膜は、ＳｉＮ膜に限定されるものではない。例えば、処理ガスに、例えばＣ２Ｈ６ガスやＴＭＳ（ＣＨ３）３ＳｉＨなどの炭素含有ガスを加えて、シリコン含有膜としてＳｉＣＮ膜を成膜してもよい。また、処理ガスに、例えばジボラン（Ｂ２Ｈ６) ガスを加えて、シリコン含有膜としてＳｉＢＮ膜を成膜してもよい。例えば、炭素含有ガスを微量（例えば、Ｃ２Ｈ６ガスを０．１～１０[ｓｃｃｍ]程度）加えることにより、成膜工程Ｓ２（膜番号２０）の膜形状特性を変えずに、より耐薬品性（耐ＨＦウエットエッチング耐性）に優れたＳｉＣＮ膜を形成させることが可能である。同様に、ジボラン（Ｂ２Ｈ６)ガスを微量（例えば、０．１～１５[ｓｃｃｍ]程度）加えることでも同様に（膜番号２０）の膜形状特性を変えずに、ＬＡＬバッファードフッ酸（ＮＨ4ＦとＨＦとの混合溶液）に対する耐薬品性を向上させられる効果が得られる。
以上のように、実施形態に係る成膜方法は、載置工程Ｓ１と、成膜工程Ｓ２を有する。載置工程Ｓ１は、チャンバー１０１内に配置された載置台１０２に複数の凹凸を有するパターンが形成された基板Ｗを載置する。成膜工程Ｓ２は、載置台１０２にバイアス電力を印加し、シリコン含有ガスと窒素含有ガスを含む処理ガスをチャンバー１０１内に供給しつつマイクロ波をチャンバー１０１内に導入してプラズマを生成し、パターンの複数の凸部１１に選択的にシリコン含有膜を形成する。成膜工程Ｓ２は、第１成膜ステップＳ２１と、第２成膜ステップＳ２２とを含む。第１成膜ステップＳ２１は、複数の凸部１１の上側周辺にシリコン含有膜を成膜する。第２成膜ステップＳ２２は、複数の凸部１１の上部にシリコン含有膜を成膜する。これにより、実施形態に係る成膜方法は、成膜されるシリコン含有膜の形状を、ＡＬＤの成膜で凹部内に均一性が良好な膜が得られる形状に制御できる。
また、第１成膜ステップＳ２１は、第２成膜ステップＳ２２よりも、載置台１０２に高いバイアス電力を印加、及び、高い屈折率となる条件の少なくとも一方でシリコン含有膜を成膜する。これにより、実施形態に係る成膜方法は、成膜されるシリコン含有膜のオーバーハングポイント２１の位置を深くできる。
また、第１成膜ステップＳ２１は、載置台１０２に２００Ｗ～６００Ｗのバイアス電力を印加する。第２成膜ステップＳ２２は、載置台１０２に０～２００Ｗのバイアス電力を印加する。これにより、実施形態に係る成膜方法は、第１成膜ステップＳ２１と第２成膜ステップＳ２２でこのようにバイアス電力を変えることで、成膜されるシリコン含有膜のオーバーハングポイント２１の位置を深くできる。
また、第１成膜ステップＳ２１は、屈折率が１．９５～２．０５のシリコン含有膜を成膜する。第２成膜ステップＳ２２は、屈折率が２．０５以上のシリコン含有膜を成膜する。これにより、実施形態に係る成膜方法は、第１成膜ステップＳ２１と第２成膜ステップＳ２２でこのように成膜するシリコン含有膜の屈折率を変えることで、成膜されるシリコン含有膜のオーバーハングポイント２１の位置を深くできる。
また、成膜工程Ｓ２では、成膜するシリコン含有膜の全膜厚のうち、５／６～１／２を第１成膜ステップＳ２１により成膜し、全膜厚のうち、残りを第２成膜ステップＳ２２により成膜する。これにより、実施形態に係る成膜方法は、成膜されるシリコン含有膜の形状を、ＡＬＤの成膜で凹部内に均一性が良好な膜が得られる形状することができる。
以上、実施形態について説明してきたが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。実に、上述した実施形態は、多様な形態で具現され得る。また、上述した実施形態は、請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、上記の実施形態では、基板Ｗを半導体ウエハとした場合を例に説明したが、これに限定されるものではない。また、複数の凹凸を有するパターンとして、ビアやトレンチといった主に縦方向の凹凸を有する構造を例に説明してきたが、この限りではない。例えば、３Ｄ構造のような縦方向に加えて横方向にも凹凸を有するパターンを有する基板に対しても有用である。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１１ 凸部
１２ 凹部
１００ プラズマ処理装置
１０１ チャンバー
１０２ 載置台
１０３ ガス供給機構
１０５ マイクロ波プラズマ源
１０６ 制御部
１２２ 高周波電源
１２３ ガス導入ノズル
１２４ ガス供給配管
１２５ ガス供給部
１３０ マイクロ波出力部
１４０ アンテナユニット
Ｗ 基板

Claims (13)

  1. チャンバー内に配置された載置台に複数の凹凸を有するパターンが形成された基板を載置する載置工程と、
    前記載置台にバイアス電力を印加し、シリコン含有ガスと窒素含有ガスを含む処理ガスを前記チャンバー内に供給しつつマイクロ波を前記チャンバー内に導入してプラズマを生成し、前記パターンの複数の凸部に選択的にシリコン含有膜を形成する成膜工程と、
    を有し、
    前記成膜工程は、前記複数の凸部の上側周辺にシリコン含有膜を成膜する第１成膜ステップと、前記複数の凸部の上部にシリコン含有膜を成膜する第２成膜ステップとを含む、
    成膜方法。
  2. 前記第１成膜ステップは、前記第２成膜ステップよりも、前記載置台に高いバイアス電力を印加、及び、高い屈折率となる条件の少なくとも一方でシリコン含有膜を成膜する
    請求項１に記載の成膜方法。
  3. 前記第１成膜ステップは、前記載置台に２００Ｗ～１０００Ｗのバイアス電力を印加し、
    前記第２成膜ステップは、前記載置台に０～２００Ｗのバイアス電力を印加する
    請求項１又は２に記載の成膜方法。
  4. 前記第１成膜ステップは、屈折率が１．９５～２．０５のシリコン含有膜を成膜し、
    前記第２成膜ステップは、屈折率が２．０５以上のシリコン含有膜を成膜する
    請求項１又は２に記載の成膜方法。
  5. 前記第１成膜ステップ及び前記第２成膜ステップは、前記シリコン含有ガスと前記窒素含有ガスの流量比によりシリコン含有膜の屈折率を制御する
    請求項１、２、４の何れか１つに記載の成膜方法。
  6. 前記第１成膜ステップは、前記シリコン含有ガスと前記窒素含有ガスの流量比を０．５～０．８とし、
    第２成膜ステップは、前記シリコン含有ガスと前記窒素含有ガスの流量比を０．８～１．００とする、
    請求項１、２、４、５の何れか１つに記載の成膜方法。
  7. 前記第１成膜ステップ及び前記第２成膜ステップは、前記載置台に同じバイアス電力を印加する
    請求項１、２、４、５、６の何れか１つに記載の成膜方法。
  8. 前記シリコン含有ガスは、ＳｉＨ４、Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ4の何れかであり、
    前記窒素含有ガスは、ＮＨ３、Ｎ２の何れかである、
    請求項１～７の何れか１つに記載の成膜方法。
  9. 前記処理ガスは、炭素含有ガスを更に含む
    請求項１～８の何れか１つに記載の成膜方法。
  10. 前記炭素含有ガスは、Ｃ２Ｈ６、ＣＨ４、Ｃ3Ｈ８の何れかである、
    請求項９に記載の成膜方法。
  11. 前記成膜工程は、成膜するシリコン含有膜の全膜厚のうち、５／６～１／２を前記第１成膜ステップにより成膜し、前記全膜厚のうち、残りを前記第２成膜ステップにより成膜する
    請求項１～１０の何れか１つに記載の成膜方法。
  12. 前記成膜工程は、前記シリコン含有膜としてＳｉＮ膜、ＳｉＣＮ膜、ＳｉＢＮ膜の何れかを形成する
    請求項１～１１の何れか１つに記載の成膜方法。
  13. チャンバー内に配置され、複数の凹凸を有するパターンが形成された基板が載置される載置台と、
    前記載置台にバイアス電力を印加する電源と、
    前記チャンバー内に、シリコン含有ガスと窒素含有ガスを含む処理ガスを供給するガス供給部と、
    マイクロ波を生成し前記チャンバー内に放射するプラズマ源と、
    前記電源から前記載置台にバイアス電力を印加し、前記ガス供給部からシリコン含有ガスと窒素含有ガスを含む処理ガスを前記チャンバー内に供給しつつ前記プラズマ源からマイクロ波を前記チャンバー内に導入してプラズマを生成し、前記パターンの複数の凸部の上側周辺にシリコン含有膜を成膜する第１成膜ステップと、前記複数の凸部の上部にシリコン含有膜を成膜する第２成膜ステップとを含む成膜工程を実施して、前記複数の凸部に選択的にシリコン含有膜を形成するよう制御する制御部と、
    を有する成膜装置。
JP2021009876A 2021-01-25 2021-01-25 成膜方法及び成膜装置 Pending JP2022113560A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021009876A JP2022113560A (ja) 2021-01-25 2021-01-25 成膜方法及び成膜装置
KR1020220005239A KR102663075B1 (ko) 2021-01-25 2022-01-13 성막 방법 및 성막 장치
US17/577,656 US20220235462A1 (en) 2021-01-25 2022-01-18 Film forming method and film forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021009876A JP2022113560A (ja) 2021-01-25 2021-01-25 成膜方法及び成膜装置

Publications (1)

Publication Number Publication Date
JP2022113560A true JP2022113560A (ja) 2022-08-04

Family

ID=82494515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021009876A Pending JP2022113560A (ja) 2021-01-25 2021-01-25 成膜方法及び成膜装置

Country Status (2)

Country Link
US (1) US20220235462A1 (ja)
JP (1) JP2022113560A (ja)

Also Published As

Publication number Publication date
KR20220107945A (ko) 2022-08-02
US20220235462A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
US11908684B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US11643724B2 (en) Method of forming structures using a neutral beam
US20210118667A1 (en) Method of topology-selective film formation of silicon oxide
CN108220922B (zh) 成膜方法、硼膜以及成膜装置
JP2024045236A (ja) プラズマ処理装置および基板処理装置
US20220157616A1 (en) Substrate processing method and substrate processing system
KR20180136894A (ko) 성막 방법, 성막 장치 및 기억 매체
US11276570B2 (en) Multi-layer deposition and treatment of silicon nitride films
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
US20240003010A1 (en) Backside deposition and local stress modulation for wafer bow compensation
KR102663075B1 (ko) 성막 방법 및 성막 장치
JP2022113560A (ja) 成膜方法及び成膜装置
KR102599830B1 (ko) 결함 평탄화
KR20220012474A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
KR20180096516A (ko) 성막 장치
US20230131213A1 (en) Film forming method and film forming system
US20230343609A1 (en) Substrate processing apparatus and substrate processing method
US11688609B2 (en) Etching method and plasma processing apparatus
US20240096604A1 (en) Substrate processing apparatus, plasma generation apparatus, method of processing substrate, method of manufacturing semiconductor device, and recording medium
KR102513404B1 (ko) SiCN막의 형성 방법
US20230295797A1 (en) Film forming method and film forming apparatus
US20220235464A1 (en) Selective carbon deposition
US20240162037A1 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US20220068630A1 (en) Systems and methods for depositing high density and high tensile stress films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231004