KR20220102188A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220102188A
KR20220102188A KR1020210003722A KR20210003722A KR20220102188A KR 20220102188 A KR20220102188 A KR 20220102188A KR 1020210003722 A KR1020210003722 A KR 1020210003722A KR 20210003722 A KR20210003722 A KR 20210003722A KR 20220102188 A KR20220102188 A KR 20220102188A
Authority
KR
South Korea
Prior art keywords
electrode
pattern
light emitting
disposed
sidewall
Prior art date
Application number
KR1020210003722A
Other languages
English (en)
Inventor
최지웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210003722A priority Critical patent/KR20220102188A/ko
Priority to US17/560,352 priority patent/US20220223645A1/en
Priority to CN202210028281.6A priority patent/CN114765197A/zh
Publication of KR20220102188A publication Critical patent/KR20220102188A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되며, 상기 제1 전극과 제1 방향으로 이격 대향하는 제2 전극, 일 방향으로 연장되며, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자를 포함하되, 상기 제1 전극은 상기 제2 전극과 대향하는 상기 제1 전극의 일 측면 및 상기 제1 전극의 상면으로부터 함몰된 복수의 제1 패턴을 포함하고,상기 제2 전극은 상기 제1 전극과 대향하는 상기 제2 전극의 일 측면 및 상기 제2 전극의 상면으로부터 함몰된 복수의 제2 패턴을 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 정렬 공정의 신뢰성이 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되며, 상기 제1 전극과 제1 방향으로 이격 대향하는 제2 전극, 일 방향으로 연장되며, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자를 포함하되, 상기 제1 전극은 상기 제2 전극과 대향하는 상기 제1 전극의 일 측면 및 상기 제1 전극의 상면으로부터 함몰된 복수의 제1 패턴을 포함하고,상기 제2 전극은 상기 제1 전극과 대향하는 상기 제2 전극의 일 측면 및 상기 제2 전극의 상면으로부터 함몰된 복수의 제2 패턴을 포함한다.
상기 제1 전극은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 복수의 제1 패턴은 상기 제2 방향을 따라 서로 이격되어 배치되며, 상기 제2 전극은 상기 제2 방향으로 연장되고, 상기 복수의 제2 패턴은 상기 제2 방향을 따라 서로 이격되어 배치될 수 있다.
상기 복수의 제1 패턴은 상기 복수의 제2 패턴 각각에 대응하도록 배치되며, 서로 대응하는 상기 제1 패턴과 상기 제2 패턴은 상기 제1 방향으로 서로 대향할 수 있다.
상기 발광 소자의 직경은 상기 제1 패턴의 상기 제2 방향의 폭 및 상기 제2 패턴의 상기 제2 방향으로 폭보다 작을 수 있다.
상기 제1 패턴의 상기 제2 방향의 폭은 상기 제1 패턴과 대응하는 상기 제2 패턴의 상기 제2 방향의 폭과 동일할 수 있다.
상기 제2 방향으로 인접한 상기 복수의 제1 패턴 사이의 간격은 서로 동일하고, 상기 제2 방향으로 인접한 상기 복수의 제2 패턴 사이의 간격은 서로 동일할 수 있다.
상기 복수의 제1 패턴 사이의 간격과 상기 복수의 제2 패턴 사이의 간격은 서로 동일할 수 있다.
상기 제1 패턴의 상기 제1 방향의 폭은 상기 제1 전극의 상기 제1 방향의 폭보다 작고, 상기 제2 패턴의 상기 제1 방향의 폭은 상기 제2 전극의 상기 제1 방향의 폭보다 작을 수 있다.
상기 각 제1 패턴은 상기 제1 전극의 상면 및 상기 제1 전극의 일 측면으로부터 연장된 측벽, 및 상기 제1 전극의 일 측면으로부터 연장되고 상기 제1 패턴의 측벽과 연결된 저면에 의해 정의되고, 상기 각 제2 패턴은 상기 제2 전극의 상면 및 상기 제2 전극의 일 측면으로부터 연장된 측벽, 및 상기 제2 전극의 일 측면으로부터 연장되고 상기 제2 패턴의 측벽과 연결된 저면에 의해 정의되며, 상기 제1 패턴의 측벽과 상기 제2 패턴의 측벽은 상기 제1 방향으로 서로 대향할 수 있다.
상기 제1 패턴의 측벽은 상기 제1 패턴의 저면에 대하여 경사지고, 상기 제2 패턴의 측벽은 상기 제2 패턴의 저면에 대하여 경사질 수 있다.
상기 제1 패턴의 측벽은 상기 제1 전극의 상면 및 상기 제1 전극의 일 측면으로부터 연장된 제1 측벽, 상기 제1 측벽과 대향하는 제2 측벽, 상기 제1 전극의 상면으로부터 연장되며 상기 제1 측벽과 상기 제2 측벽을 연결하는 제3 측벽을 포함하고, 상기 제2 패턴의 측벽은 제2 전극의 상면 및 상기 제2 전극의 일 측면으로부터 연장된 제1 측벽, 상기 제1 측벽과 대향하는 제2 측벽, 상기 제2 전극의 상면으로부터 연장되며 상기 제1 측벽과 상기 제2 측벽을 연결하는 제3 측벽을 포함하며, 상기 제1 패턴의 제3 측벽과 상기 제2 패턴의 제3 측벽은 상기 제1 방향으로 서로 이격 대향할 수 있다.
상기 제1 패턴의 상기 제3 측벽과 상기 제2 패턴의 상기 제3 측벽 사이의 이격 거리는 상기 발광 소자의 일 방향의 길이보다 클 수 있다.
상기 제1 패턴의 제1 측벽과 상기 제1 패턴의 제2 측벽 사이의 이격 거리는 상기 발광 소자의 직경보다 크고, 상기 제2 패턴의 제1 측벽과 상기 제2 패턴의 제2 측벽 사이의 이격 거리는 상기 발광 소자의 직경보다 클 수 있다.
상기 발광 소자는 일 단부가 상기 제1 패턴의 저면 상에 배치되고, 타 단부가 제2 패턴의 저면 상에 배치될 수 있다.
상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층을 더 포함하되, 상기 발광 소자는 상기 제1 절연층 상에 배치될 수 있다.
상기 제1 패턴의 두께는 상기 제1 전극의 두께보다 작고, 상기 제2 패턴의 두께는 상기 제2 전극의 두께보다 작을 수 있다.
상기 제1 패턴의 두께 및 상기 제2 패턴의 두께는 상기 발광 소자의 직경보다 작을 수 있다.
상기 발광 소자는 양 단부가 각각 상기 제1 패턴 및 상기 제2 패턴 상에 배치되는 제1 발광 소자를 포함할 수 있다.
상기 제1 발광 소자는 상기 각 제1 패턴 및 상기 각 제2 패턴에 일대일 대응되어 배치될 수 있다.
상기 발광 소자는 양 단부가 각각 상기 제1 전극의 상면 및 상기 제2 전극의 상면 상에 배치되는 제2 발광 소자를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 실시예에 따른 표시 장치는 복수의 발광 소자의 정렬 공정에서 이용되는 제1 전극 및 제2 전극에 제1 전극 및 제2 전극의 상면 및 측면으로부터 함몰되어진 복수의 음각 패턴을 형성함으로써 발광 소자의 정렬을 상기 음각 패턴 상으로 유도함으로써, 발광 소자의 정렬 공정의 신뢰성을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다.
도 4는 도 2의 II-II'선을 따라 자른 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 발광 영역에 배치된 제1 전극 및 제2 전극의 부분 평면도이다.
도 6은 일 실시예에 따른 표시 장치의 발광 영역에 배치된 제1 전극, 제2 전극, 제1 패턴, 제2 패턴 및 발광 소자의 상대적인 배치를 나타낸 부분 사시도이다.
도 7은 일 실시예에 따른 표시 장치의 발광 영역에 배치된 제1 전극, 제2 전극, 제1 패턴, 제2 패턴 및 발광 소자의 상대적인 평면 배치를 나타낸 부분 평면도이다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
도 9는 도 7의 IIIa-IIIa' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 10은 도 7의 IIIb-IIIb' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 11은 도 7의 IIIc-IIIc' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 12는 도 7의 IIIa-IIIa' 선을 따라 자른 다른 예를 나타내는 단면도이다.
도 13은 다른 실시예에 따른 표시 장치의 발광 영역에 배치된 제1 전극, 제2 전극, 제1 패턴, 제2 패턴 및 발광 소자의 상대적인 평면 배치를 나타낸 부분 평면도이다.
도 14는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다.
도 15는 도 14의 표시 장치의 발광 영역에 배치된 제1 전극, 제2 전극, 제1 패턴, 제2 패턴 및 발광 소자의 상대적인 평면 배치를 나타낸 부분 평면도이다.
도 16은 도 15의 IVa-IVa' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 17은 도 15의 IVb-IVb' 선을 따라 자른 일 예를 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다.
도 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다. 서브 영역(SA)은 후술하는 제1 절연층(510, 도 3 참조)을 관통하는 컨택홀(CNT1, CNT2)를 통해 제1 및 제2 전극(210, 220)과 제1 및 제2 접촉 전극(710, 720)이 각각 연결되는 영역을 포함할 수 있다.
서브 영역(SA)은 분리부(ROP)를 포함할 수 있다. 서브 영역(SA)의 분리부(ROP)는 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 제1 전극(210) 및 제2 전극(220)이 각각 서로 분리되는 영역일 수 있다.
표시 장치(10)의 각 화소(PX)는 제1 전극(210), 제2 전극(220), 복수의 발광 소자(ED), 제1 뱅크(600), 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
이하, 표시 장치(10)의 일 화소(PX)에 배치되는 복수의 부재의 평면 배치에 대하여 설명한다.
제1 뱅크(600)는 각 화소(PX)의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분할 수 있다. 또한, 제1 뱅크(600)는 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)을 구분하는 역할을 할 수 있다. 제1 뱅크(600)는 단면상 후술하는 제2 뱅크(400)보다 더 큰 높이를 갖도록 형성되어, 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 하는 역할도 할 수 있다.
제1 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다.
제1 전극(210)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 전극(210)은 제2 방향(DR2)으로 연장되어, 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다. 예를 들어, 제1 전극(210)을 평면상 일 화소(PX)의 좌측에 배치될 수 있다. 제1 전극(210)은 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제1 전극(210)과 서로 분리될 수 있다.
제2 전극(220)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 전극(220)은 제1 전극(210)과 제1 방향(DR1)으로 이격되도록 배치될 수 있다. 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 이격 대향할 수 있다.
제2 전극(220)은 제2 방향(DR2)으로 연장되어, 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다. 예를 들어, 제2 전극(220)을 평면상 일 화소(PX)의 우측에 배치될 수 있다. 제2 전극(220)은 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제2 전극(220)과 서로 분리될 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)을 통해 회로 소자층(CCL, 도 3 참조)과 전기적으로 연결될 수 있다. 제1 전극(210) 및 제2 전극(220)은 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)을 통해 회로 소자층(CCL)과 연결되어 전기 신호를 발광 소자(ED)에 전달할 수 있다.
제1 전극(210) 및 제2 전극(220)을 후술하는 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)를 정렬하는 공정에서 정렬 신호를 인가하는 정렬 라인으로 이용될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 상기 제1 전극(210) 및 제2 전극(220)에 인가된 정렬 신호에 따라 상기 제1 전극(210) 및 상기 제2 전극(220) 사이에 생성된 전계에 의해 양 단부가 제1 전극(210) 또는 제2 전극(220) 상에 놓이도록 정렬될 수 있다.
일 실시예에서, 발광 소자(ED)의 정렬 공정에서 이용되는 제1 전극(210) 및 제2 전극(220)에는 복수의 발광 소자(ED)의 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 안착되도록 발광 소자(ED)의 정렬을 유도하는 복수의 패턴이 형성될 수 있다.
구체적으로, 제1 전극(210)은 제2 전극(220)과 대향하는 제1 전극(210)의 일 측면 및 제1 전극(210)의 상면으로부터 함몰된 복수의 제1 패턴(GR1)을 포함할 수 있다. 예를 들어, 복수의 제1 패턴(GR1)은 평면상 제1 전극(210)의 우측면 및 상면으로부터 함몰되도록 형성될 수 있다. 또한, 제2 전극(220)은 제1 전극(220)과 대향하는 제2 전극(220)의 일 측면 및 제2 전극(220)의 상면으로부터 함몰된 복수의 제2 패턴(GR2)을 포함할 수 있다. 예를 들어, 복수의 제2 패턴(GR2)은 평면상 제2 전극(220)의 좌측면 및 상면으로부터 함몰되도록 형성될 수 있다. 복수의 제1 패턴(GR1) 및 복수의 제2 패턴(GR2)에 대한 상세한 설명은 다른 도면을 참조하여 후술하기로 한다.
복수의 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 복수의 발광 소자(ED)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다. 복수의 발광 소자(ED)는 제1 전극(210) 및 제2 전극(220)이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며, 실질적으로 상호 평행하게 정렬될 수 있다. 일 실시예에서, 복수의 발광 소자(ED)는 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2)이 형성된 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 방향(DR2)을 따라 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 구체적으로, 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 전극(210)의 상면을 노출하는 제1 컨택홀(CNT1)을 통해 제1 전극(210)과 접촉하고, 발광 영역(EMA)에서 제1 패턴(GR1) 상에 배치된 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(710)은 제1 전극(210)과 발광 소자(ED)를 전기적으로 연결하는 역할을 할 수 있다.
제2 접촉 전극(720)은 제2 전극(210) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 방향(DR2)을 따라 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다. 구체적으로, 제2 접촉 전극(720)은 서브 영역(SA)에서 제2 전극(220)의 상면을 노출하는 제2 컨택홀(CNT2)을 통해 제2 전극(220)과 접촉하고, 발광 영역(EMA)에서 제2 패턴(GR2) 상에 배치된 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(720)은 제2 전극(220)과 발광 소자(ED)를 전기적으로 연결하는 역할을 할 수 있다.
제2 접촉 전극(720)은 제1 접촉 전극(710)과 제1 방향(DR1)으로 이격될 수 있다. 제2 접촉 전극(720)과 제1 접촉 전극(710)은 전기적으로 상호 절연될 수 있다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다. 도 4는 도 2의 II-II'선을 따라 자른 단면도이다.
도 3 및 도 4를 참조하면 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(CCL), 회로 소자층(CCL) 상에 배치된 제1 뱅크(600), 복수의 발광 소자(ED), 제1 전극(210), 제2 전극(220), 제2 뱅크(400), 제1 접촉 전극(710), 제2 접촉 전극(720) 및 복수의 절연층을 포함하는 표시 소자층을 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로 소자층(CCL)은 기판(SUB) 상에 배치될 수 있다. 회로 소자층(CCL)은 복수의 도전층, 적어도 하나의 트랜지스터(TR), 복수의 절연막, 제1 및 제2 전압 라인(VL1, VL2)을 포함할 수 있다.
하부 금속층(110)은 기판(SUB) 상에 배치될 수 있다. 하부 금속층(110)은 제1 차광 패턴(BML)을 포함할 수 있다. 제1 차광 패턴(BML)은 트랜지스터(TR)의 액티브층(ACT)을 보호하는 역할을 하는 차광층일 수 있다. 제1 차광 패턴(BML)은 하부에서 적어도 트랜지스터(TR)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 트랜지스터(TR)의 액티브층(ACT) 전체를 커버하도록 배치될 수도 있다.
하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않고, 하부 금속층(110)은 생략될 수도 있다.
버퍼층(161)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(110)이 배치된 기판(SUB)의 전면을 덮도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 복수의 트랜지스터를 보호하는 역할을 할 수 있다.
반도체층(120)은 버퍼층(161) 상에 배치된다. 반도체층(120)은 트랜지스터(TR)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TR)의 액티브층(ACT)은 상술한 바와 같이 제1 차광 패턴(BML)과 중첩하여 배치될 수 있다.
반도체층(120)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층(120)이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층(120)은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(162)은 반도체층(120) 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층(130)은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층(130)은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 트랜지스터(TR)의 게이트 전극(GE)은 트랜지스터(TR)의 액티브층(ACT)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연막(163)은 제1 도전층(130) 상에 배치될 수 있다. 제1 층간 절연막(163)은 트랜지스터(TR)의 게이트 전극(GE)을 덮도록 배치될 수 있다. 제1 층간 절연막(163)은 제1 도전층(130)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며, 제1 도전층(130)을 보호할 수 있다.
제2 도전층(140)은 제1 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층(140)은 트랜지스터(TR)의 드레인 전극(SD1)과 소스 전극(SD2)을 포함할 수 있다.
트랜지스터(TR)의 드레인 전극(SD1)과 소스 전극(SD2)은 각각 제1 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 소스 전극(SD2)은 제1 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 또 다른 컨택홀을 통해 제1 차광 패턴(BML)과 전기적으로 연결될 수 있다.
제2 층간 절연막(164)은 제2 도전층(140) 상에 배치될 수 있다. 제2 층간 절연막(164)은 제2 도전층(140)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층(140)을 보호할 수 있다.
제3 도전층(150)은 제2 층간 절연막(164) 상에 배치될 수 있다. 제3 도전층(!50)은 제1 전압 라인(VL1), 제2 전압 라인(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다.
제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제1 전압 라인(VL1)은 제2 층간 절연막(164)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 드레인 전극(SD1)과 전기적으로 연결될 수 있다.
제2 전압 라인(VL2)은 후술하는 비아층(165)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 전압 라인(VL2)에 인가된 제2 전원 전압은 제2 전극(220)에 공급될 수 있다. 제2 전압 라인(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 트랜지스터(TR)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 제2 층간 절연막(164)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 소스 전극(SDS)과 전기적으로 연결될 수 있다. 또한, 제1 도전 패턴(CDP)은 비아층(165)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 트랜지스터(TR)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다.
비아층(165)은 제3 도전층(150) 상에 배치될 수 있다. 비아층(165)은 제3 도전층(150)이 배치된 제2 층간 절연막(164) 상에 배치될 수 있다. 비아층(165)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 비아층(165)은 표면 평탄화하는 기능을 수행할 수 있다.
상술한 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163) 및 제2 층간 절연막(164)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163) 및 제2 층간 절연막(164)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163) 및 제2 층간 절연막(164)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
또한, 제1 도전층(130), 제2 도전층(140) 및 제3 도전층(150)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(165) 상에는 표시 소자층이 배치될 수 있다. 이하, 도 2 내지 도 4를 참조하여, 회로 소자층(CCL) 상에 배치된 표시 소자층의 단면 구조에 대하여 설명하기로 한다.
제2 뱅크(400)는 발광 영역(EMA)에서 비아층(165) 상에 배치될 수 있다. 제2 뱅크(400)는 발광 영역(EMA) 내에서 서로 이격되어 배치된 복수의 서브 뱅크(410, 420)를 포함할 수 있다. 예를 들어, 제2 뱅크(400)는 제1 방향(DR1)으로 서로 이격된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 비아층(165)의 일면 상에 배치될 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 상기 비아층(165)의 일면을 기준으로 기판(SUB)의 두께 방향으로 돌출된 형상을 가질 수 있다. 서로 이격된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
제2 뱅크(400)는 경사진 측면을 포함하여 발광 소자(ED)에서 방출되어 제2 뱅크(400)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다. 즉, 제2 뱅크(400)는 발광 소자(ED)가 배치되는 공간을 제공함과 동시에 발광 소자(ED)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할도 할 수 있다. 예시적인 실시예에서 제2 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제1 전극(210) 및 제2 전극(220)은 제2 뱅크(400) 및 상기 제2 뱅크(400)가 노출하는 비아층(165) 상에 배치될 수 있다.
제1 전극(210) 및 제2 전극(220)은 상술한 바와 같이 제2 방향(DR2)으로 연장되어, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 발광 영역(EMA)에서 제2 뱅크(400) 및 제2 뱅크(400)가 노출하는 비아층(165) 상에 배치되고, 비발광 영역에서 비아층(165) 상에 배치될 수 있다.
제1 전극(210)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 상에 배치될 수 있다. 제1 전극(210)은 발광 영역(EMA)에서 제2 서브 뱅크(420)와 대향하는 제1 서브 뱅크(410)의 제1 측면에 배치되고, 상기 제1 서브 뱅크(410)의 제1 측면으로부터 외측으로 연장되어 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 이들에 의해 노출되는 비아층(165) 상에도 배치될 수 있다.
제2 전극(220)은 발광 영역(EMA)에서 제2 서브 뱅크(420) 상에 배치될 수 있다. 제2 전극(220)은 제1 서브 뱅크(410)와 대향하는 제2 서브 뱅크(420)의 제1 측면에 배치되고, 상기 제2 서브 뱅크(420)의 제1 측면으로부터 외측으로 연장되어 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 이들에 의해 노출되는 비아층(165) 상에도 배치될 수 있다. 상기 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 서로 이격 대향할 수 있다.
제1 전극(210)은 비아층(165)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP)과 전기적으로 연결되고, 제2 전극(220)은 비아층(165)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다.
구체적으로, 제1 전극(210)은 비아층(165)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있고, 제2 전극(220)은 비아층(165)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 라인(VL2)과 접촉할 수 있다. 제1 전극(210)은 제1 도전 패턴(CDP1)을 통해 트랜지스터(TR)와 전기적으로 연결되고, 제2 전극(220)은 제2 전압 라인(VL2)과 전기적으로 연결되어 제2 전원 전압이 전달될 수 있다. 도면에서는, 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)이 제2 뱅크(600)와 제3 방향(DR3)으로 중첩하도록 배치된 것을 도시하였으나, 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)의 위치는 이에 제한되지 않는다.
각 화소(PX)에 배치된 제1 전극(210) 및 제2 전극(220)은 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제1 전극(210) 및 제2 전극(220)과 서로 분리될 수 있다. 상기 서브 영역(SA)의 분리부(ROP)에서 분리된 제1 전극(210) 및 제2 전극(220)의 형상은 복수의 발광 소자(ED)를 정렬하는 공정에서 이용되는 전극 라인을 제2 방향(DR2)으로 연장되도록 형성하고 발광 소자(ED)들을 정렬한 후, 후속 공정을 통해 상기 전극 라인을 서브 영역(SA)의 분리부(ROP)에서 분리함으로써 형성될 수 있다. 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 화소(PX) 내에 전계를 생성하는 데에 활용될 수 있다.
제1 전극(210) 및 제2 전극(220)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 제1 전극(210) 및 제2 전극(220)은 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 통해 발광 소자(ED)의 양 단부와 각각 연결될 수 있고, 제1 도전 패턴(CDP) 및 제2 전압 라인(VL2)으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.
상술한 바와 같이, 발광 영역(EMA)에서 제1 전극(210)은 제2 전극(220)과 대향하는 제1 전극(210)의 일 측면 및 제1 전극(210)의 상면으로부터 함몰된 복수의 제1 패턴(GR1)을 포함할 수 있다. 제1 패턴(GR1)은 단면상 제1 전극(210)의 상면으로부터 수직 방향(또는, 제1 전극(210)의 두께 방향)으로 리세스된 음각 패턴일 수 있다. 구체적으로, 제1 패턴(GR1)은 단면상 제1 전극(210)의 상면으로부터 하부 방향으로 함몰된 형상일 수 있다.
제1 전극(210)은 제1 패턴(GR1)에 의해 상이한 두께를 갖는 표면 단차를 가질 수 있다. 예를 들어, 제1 패턴(GR1)이 형성된 제1 전극(210)의 두께는 제1 패턴(GR1)이 형성되지 않는 제1 전극(210)의 두께보다 작을 수 있다.
발광 영역(EMA)에서 제2 전극(220)은 제1 전극(210)과 대향하는 제2 전극(220)의 일 측면 및 제2 전극(220)의 상면으로부터 함몰된 복수의 제2 패턴(GR2)을 포함할 수 있다. 제2 패턴(GR2)은 단면상 제2 전극(220)의 상면으로부터 수직 방향(또는, 제2 전극(220)의 두께 방향)으로 리세스된 음각 패턴일 수 있다. 구체적으로, 제2 패턴(GR2)은 단면상 제2 전극(220)의 상면으로부터 하부 방향으로 함몰된 형상일 수 있다.
제2 전극(220)은 제2 패턴(GR2)에 의해 상이한 두께를 갖는 표면 단차를 가질 수 있다. 예를 들어, 제2 패턴(GR2)이 형성된 제2 전극(220)의 두께는 제2 패턴(GR2)이 형성되지 않는 제2 전극(220)의 두께보다 작을 수 있다.
복수의 발광 소자(ED)를 정렬하는 공정에서 복수의 발광 소자(ED)는 잉크 내에 분산되어 상기 제1 전극(210) 및 제2 전극(220) 상으로 분사될 수 있다. 이 경우, 잉크 내에 분산되어 있는 복수의 발광 소자(ED)는 잉크의 유동성에 의해 상대적으로 낮은 두께를 가지는 제1 패턴(GR1) 및 제2 패턴(GR2) 상으로 정렬되도록 유도될 수 있다. 즉, 상기 제1 전극(210) 및 제2 전극(220)이 제1 패턴(GR1) 및 제2 패턴(GR2)이 형성된 영역과 형성되지 않은 영역 사이의 단차 구조를 포함함으로써, 복수의 발광 소자(ED)는 상기 정렬 공정에서 상대적으로 낮은 높이(또는 레벨)를 가지는 영역 상에 정렬되도록 유도될 수 있다.
제1 및 제2 전극(210, 220)은 각각 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금을 포함할 수 있다. 제1 및 제2 전극(210, 220)은 발광 소자(ED)에서 방출되어 제2 뱅크(400)의 경사진 측면으로 진행하는 광을 제1 및 제2 전극(210, 220)의 표면에서 화소(PX)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 제1 및 제2 전극(210, 220)은 각각 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 제1 및 제2 전극(210, 220)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 제1 및 제2 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 제1 및 제2 전극(210, 220)은 각각 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220) 상에 배치될 수 있다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220) 상에서 이들을 덮도록 배치될 수 있다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510)은 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 이에 제한되는 것은 아니나, 제1 절연층(510)은 제1 절연층(510)은 무기 절연 물질을 포함할 수 있다.
발광 영역(EMA)에서 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 완전히 덮도록 배치될 수 있다. 제1 절연층(510)이 무기 절연 물질을 포함함으로써, 제1 절연층(510)은 하부의 단차를 반영한 표면 형상을 가질 수 있다. 이 경우, 발광 영역(EMA) 내에서 제1 패턴(GR1)이 형성된 제1 전극(210) 및 제2 패턴(GR2)이 형성된 제2 전극(220) 상에 배치된 제1 절연층(510)은 상기 제1 전극(210) 및 제2 전극(220)의 단차를 반영한 단차 구조(GR3)를 포함할 수 있다. 상기 제1 절연층(510)이 제1 패턴(GR1)이 형성된 제1 전극(210) 및 제2 패턴(GR2)이 형성된 제2 전극(220)의 하부 단차(GR3)를 반영함에 따라, 제1 및 제2 전극(210, 220) 상에 제1 절연층(510)이 배치됨에도 불구하고 제1 절연층(510)도 제1 및 제2 패턴(GR1, GR2)과 유사하게 단면상 하부로 함몰된 형상을 가질 수 있다.
제1 절연층(510)은 서브 영역(SA)의 분리부(ROP)에는 배치되지 않을 수 있다. 제1 절연층(510)은 서브 영역(SA)에서 제1 절연층(510)을 관통하여 제1 전극(210)의 적어도 일부를 노출하는 제1 컨택홀(CNT1) 및 서브 영역(SA)에서 제1 절연층(510)을 관통하여 제2 전극(220)의 적어도 일부를 노출하는 제2 컨택홀(CNT2)을 포함할 수 있다.
제1 컨택홀(CNT1)은 서브 영역(SA)에서 제1 전극(210)의 상면의 일부를 노출하고, 제2 컨택홀(CNT2)은 서브 영역(SA)에서 제2 전극(220)의 상면의 일부를 노출할 수 있다. 제1 및 제2 전극(210, 220)은 서브 영역(SA)에서 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해 제1 및 제2 접촉 전극(710, 720)과 각각 전기적으로 연결될 수 있다.
제1 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제1 뱅크(600)는 상술한 바와 같이 각 화소(PX)의 경계에 걸쳐 배치되며, 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 또한, 제1 뱅크(600)는 제2 뱅크(400)보다 더 큰 높이를 갖도록 형성되고, 상기 영역들을 구분하여 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다.
복수의 발광 소자(ED)는 발광 영역(EMA) 내에 배치될 수 있다. 발광 소자(ED)는 발광 영역(EMA)에서 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 배치될 수 있다. 복수의 발광 소자(ED)는 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 배치되도록 제1 절연층(510) 상에 배치될 수 있다. 상술한 바와 같이, 제1 절연층(510)은 하부의 제1 전극(210) 및 제2 전극(220)의 단차를 반영한 단차 구조(GR3)를 포함할 수 있고, 발광 소자(ED)는 상기 제1 절연층(510)에 형성된 단차 구조(GR3) 상에 배치될 수 있다.
발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 제1 전극(210) 및 제2 전극(220) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 또한, 발광 소자(ED)는 소자 활성층을 포함하여 특정 파장대의 광을 방출할 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 단부는 덮지 않도록 배치될 수 있다. 제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제1 방향(DR1)으로 연장되어 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시키는 역할을 할 수 있다. 예시적인 실시예에서, 제2 절연층(520)은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제3 절연층(530)은 발광 소자(ED)와 제2 절연층(520) 사이에 개재될 수 있다. 제3 절연층(530)은 무기 절연 물질을 포함할 수 있다. 제3 절연층(530)이 무기 절연 물질을 포함함으로써, 상기 제3 절연층(530)은 제2 절연층(520)이 유기 절연 물질을 포함하는 경우에도 제2 절연층(520)을 형성하는 공정 전에 상기 유기 절연 물질에 의해 발광 소자(ED)가 이탈되지 않도록 복수의 발광 소자(ED)를 제1 절연층(510) 상에 고정하는 역할을 할 수 있다. 다만, 이에 제한되지 않고 제3 절연층(530)은 생략될 수 있다.
제1 접촉 전극(710) 및 제2 접촉 전극(720)은 제2 절연층(520) 상에 배치될 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 절연층(520) 및 제3 절연층(530)이 노출하는 발광 소자(ED)의 일 단부 및 제1 전극(210)과 각각 접촉할 수 있다. 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제1 컨택홀(CNT1)을 통해 노출된 제1 전극(210)과 접촉할 수 있고, 발광 영역(EMA)에서 제2 절연층(520) 및 제3 절연층(530)에 의해 노출된 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부와 제1 전극(210)을 전기적으로 연결하는 역할을 할 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 절연층(520) 및 제3 절연층(530)이 노출하는 발광 소자(ED)의 타 단부 및 제2 전극(220)과 각각 접촉할 수 있다. 제2 접촉 전극(720)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제2 컨택홀(CNT2)을 통해 노출된 제2 전극(220)과 접촉할 수 있고, 발광 영역(EMA)에서 제2 절연층(520) 및 제3 절연층(530)에 의해 노출된 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부와 제2 전극(220)을 전기적으로 연결하는 역할을 할 수 있다.
재1 접촉 전극(710)과 제2 접촉 전극(720)은 제2 절연층(520) 및 제3 절연층(530)을 사이에 두고 서로 이격될 수 있다. 재1 접촉 전극(710)과 제2 접촉 전극(720)은 각각 제2 절연층(520) 및 제3 절연층(530)의 측면에 배치되되, 제2 절연층(520)의 상면에는 배치되지 않을 수 있다. 다만, 이에 제한되지 않고 제1 접촉 전극(710)과 제2 접촉 전극(720)은 제2 절연층(520)의 상면 상에서 이격 대향할 수도 있고, 제1 접촉 전극(710)과 제2 접촉 전극(720) 사이에 별도의 절연층을 더 포함할 수도 있다.
제1 및 제2 접촉 전극(710, 720)은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 접촉 전극(710, 720)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 제1 및 제2 접촉 전극(710, 720)은 투명한 전도성 물질을 포함할 수 있다. 제1 및 제2 접촉 전극(710, 720)이 투명한 전도성 물질을 포함함으로써, 발광 소자(ED)의 양 단부를 통해 방출된 광은 제1 및 제2 접촉 전극(710, 720)을 투과하여 제1 및 제2 전극(210, 220)으로 진행할 수 있다.
한편, 도면에는 도시하지 않았으나, 제1 접촉 전극(710) 및 제2 접촉 전극(720) 상에는 별도의 절연층이 더 배치될 수 있다. 상기 절연층은 기판(SUB) 상에 전면적으로 배치되어, 기판(SUB) 상에 배치된 복수의 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
이하, 제1 전극(210), 제2 전극(220), 복수의 제1 패턴(GR1), 복수의 제2 패턴(GR2) 및 복수의 발광 소자(ED) 사이의 배치 관계에 대하여 상세하게 설명하기로 한다.
도 5는 일 실시예에 따른 표시 장치의 발광 영역에 배치된 제1 전극 및 제2 전극의 부분 평면도이다. 도 6은 일 실시예에 따른 표시 장치의 발광 영역에 배치된 제1 전극, 제2 전극, 제1 패턴, 제2 패턴 및 발광 소자의 상대적인 배치를 나타낸 부분 사시도이다. 도 7은 일 실시예에 따른 표시 장치의 발광 영역에 배치된 제1 전극, 제2 전극, 제1 패턴, 제2 패턴 및 발광 소자의 상대적인 평면 배치를 나타낸 부분 평면도이다.
도 5 내지 도 7을 참조하면, 제1 전극(210)은 제2 전극(220)과 대향하는 제1 전극(210)의 일 측면(210SS) 및 제1 전극(210)의 상면(210US)으로부터 함몰된 복수의 제1 패턴(GR1)을 포함할 수 있다. 복수의 제1 패턴(GR1)은 평면상 제2 전극(220)과 대향하는 제1 전극(210)의 일 측 단부에 위치할 수 있다. 복수의 제1 패턴(GR1)은 제2 전극(220)과 대향하는 제1 전극(210)의 일 측면(210SS)으로부터 수평 방향(예를 들어, 제1 방향(DR1)의 반대 방향)으로 리세스(recess)되고, 제1 전극(210)의 상면(210US)으로부터 수직 방향(또는, 제1 전극(210)의 두께 방향)으로 리세스된 음각 패턴일 수 있다. 복수의 제1 패턴(GR1)이 제1 전극(210)의 상면(210US) 및 일 측면(210SS)으로부터 동시에 함몰되도록 형성됨으로써, 복수의 제1 패턴(GR1)은 단턱 구조를 가질 수 있다.
복수의 제1 패턴(GR1)이 제1 전극(210)의 일 측면(210SS)으로부터 수평 방향으로 함몰되도록 형성됨에 따라, 복수의 제1 패턴(GR1)이 형성되지 않은 제1 전극(210)의 일 측면(210SS1)과 복수의 제1 패턴(GR1)이 형성된 제1 전극(210)의 일 측면(210SS2)의 높이는 서로 상이할 수 있다. 예를 들어, , 복수의 제1 패턴(GR1)이 형성되지 않은 제1 전극(210)의 일 측면(210SS1)의 높이는 복수의 제1 패턴(GR1)이 형성된 제1 전극(210)의 일 측면(210SS2)의 높이보다 클 수 있다.
복수의 제1 패턴(GR1)은 일 방향을 따라 배열될 수 있다. 상기 복수의 제1 패턴(GR1)의 배열 방향은 제1 전극(210)의 연장 방향과 일치할 수 있다. 예를 들어, 복수의 제1 패턴(GR1)은 제2 방향(DR2)을 따라 하나의 열로 배열될 수 있다. 복수의 제1 패턴(GR1)은 평면상 제2 방향(DR2)을 따라 각각 서로 이격되어 소정의 간격을 두고 배치될 수 있다. 복수의 제1 패턴(GR1)의 크기는 서로 동일할 수 있으나, 이에 제한되지 않는다. 예를 들어, 복수의 제1 패턴(GR1) 중 일부와 다른 일부는 크기가 서로 상이할 수도 있다.
제2 전극(220)은 제1 전극(210)과 대향하는 제2 전극(220)의 일 측면(220SS) 및 제2 전극(220)의 상면(220US)으로부터 함몰된 복수의 제2 패턴(GR2)을 포함할 수 있다. 복수의 제2 패턴(GR2)은 평면상 제1 전극(210)과 대향하는 제2 전극(220)의 일 측 단부에 위치할 수 있다. 복수의 제2 패턴(GR2)은 제1 전극(210)과 대향하는 제2 전극(220)의 일 측면(220SS)으로부터 수평 방향(예를 들어, 제1 방향(DR1))으로 리세스되고, 제2 전극(220)의 상면으로부터 수직 방향(또는, 제2 전극(210)의 두께 방향)으로 리세스된 음각 패턴일 수 있다. 복수의 제2 패턴(GR2)이 제2 전극(220)의 상면(220US) 및 일 측면(220SS)으로부터 동시에 함몰되도록 형성됨으로써, 복수의 제2 패턴(GR2)은 단턱 구조를 가질 수 있다.
복수의 제2 패턴(GR2)이 제2 전극(220)의 일 측면(220SS)으로부터 수평 방향으로 함몰되도록 형성됨에 따라, 복수의 제2 패턴(GR2)이 형성되지 않은 제2 전극(220)의 일 측면(220SS1)과 복수의 제2 패턴(GR2)이 형성된 제2 전극(220)의 일 측면(220SS2)의 높이는 서로 상이할 수 있다. 예를 들어, , 복수의 제2 패턴(GR2)이 형성되지 않은 제2 전극(220)의 일 측면(220SS1)의 높이는 복수의 제2 패턴(GR2)이 형성된 제2 전극(220)의 일 측면(220SS2)의 높이보다 클 수 있다.
복수의 제2 패턴(GR2)은 일 방향을 따라 배열될 수 있다. 상기 복수의 제2 패턴(GR2)의 배열 방향은 제2 전극(220)의 연장 방향과 일치할 수 있다. 예를 들어, 복수의 제2 패턴(GR2)은 제2 방향(DR2)을 따라 하나의 열로 배열될 수 있다. 복수의 제2 패턴(GR2)은 평면상 제2 방향(DR2)을 따라 각각 서로 이격되어 소정의 간격을 두고 배치될 수 있다. 복수의 제2 패턴(GR2)의 크기는 서로 동일할 수 있으나, 이에 제한되지 않는다. 예를 들어, 복수의 제2 패턴(GR2) 중 일부와 다른 일부는 크기가 서로 상이할 수도 있다.
복수의 제1 패턴(GR1) 각각은 복수의 제2 패턴(GR2) 각각에 대응하도록 배치될 수 있다. 각 제1 패턴(GR1)은 각 제2 패턴(GR2)과 제1 방향(DR1)으로 중첩하도록 배치될 수 있다. 예를 들어, 각 제1 패턴(GR1)은 각 제2 패턴(GR2)에 일대일 대응되도록, 상기 각 제2 패턴(GR2)과 수평 방향으로 중첩 배치될 수 있다. 제1 패턴(GR1)과 대응하는 제2 패턴(GR2)은 상기 대응하는 제1 패턴(GR1)과 제1 방향(DR1)으로 대향할 수 있다.
각 제1 패턴(GR1)의 제2 방향(DR2)의 간격(d1)은 일정할 수 있다. 마찬가지로, 각 제2 패턴(GR2)의 제2 방향(DR2)의 간격(d2)은 일정할 수 있다. 상기 제1 패턴(GR1)의 제2 방향(DR2)의 간격(d1)과 제2 패턴(GR2)의 제2 방향(DR2)의 간격(d2)은 서로 동일할 수 있다. 각 제1 패턴(GR1)의 제2 방향(DR2)의 간격(d1)과 제2 패턴(GR2)의 제2 방향(DR2)의 간격(d2)을 서로 동일하게 형성함으로써, 복수의 제1 패턴(GR1)과 복수의 제2 패턴(GR2)은 일대일 대응되도록 배치될 수 있다. 또한, 복수의 제1 패턴(GR1)의 제2 방향(DR2)의 간격(d1)(또는 복수의 제2 패턴(GR2)의 제2 방향(DR2)의 간격(d2))을 일정하게 배열함으로써, 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 배치되는 발광 소자(ED) 사이의 간격도 일정하게 유도할 수 있다. 따라서, 발광 영역(EMA) 내에서 영역 별로 발광 소자(ED)의 배치 밀도를 균일하게 유지하여 표시 장치(10)의 표시 품질이 개선될 수 있다.
다만, 이에 제한되지 않고, 제1 패턴(GR1)의 제2 방향(DR2)의 간격(d1)과 제2 패턴(GR2)의 제2 방향(DR2)의 간격(d2)은 서로 동일하되, 각 제1 패턴(GR1)의 제2 방향(DR2)의 간격(d1)(또는 각 제2 패턴(GR2)의 제2 방향(DR2)의 간격(d2))은 발광 영역(EMA) 내에서 영역 별로 상이할 수도 있다. 상기 발광 영역(EMA) 내에서 영역에 따라 각 제1 패턴(GR1)의 제2 방향(DR2)의 간격(d1)의 상이하도록 조절하여, 발광 영역(EMA) 내에서 영역 별로 발광 소자(ED)의 배치 밀도를 조절할 수도 있다.
제1 패턴(GR1)은 제1 면(GR1_SS1), 제2 면(GR1_SS2), 제3 면(GR1_SS3) 및 제4 면(GR1_BS)을 포함할 수 있다. 제1 패턴(GR1)의 제1 면(GR1_SS1)은 제1 전극(210)의 상면(210US) 및 제1 전극(210)의 일 측면(210SS)으로부터 연장된 면일 수 있다. 제1 패턴(GR1)은 제2 면(GR1_SS2)은 제1 패턴(GR1)의 제1 면(GR1_SS1)과 대향하는 면일 수 있다. 제1 패턴(GR1)의 제3 면(GR1_SS3)은 제1 전극(210)의 일 측면(210SS)으로부터 연장되며, 제1 패턴(GR1)의 제1 면(GR1_SS1)과 제2 면(GR1_SS2)을 연결하는 면일 수 있다. 제1 패턴(GR1)의 제4 면(GR1_BS)은 제1 전극(210)의 일 측면(210SS)으로부터 연장되며, 제1 패턴(GR1)의 제1 내지 제3 면(GR1_SS1, GR1_SS2, GR1_SS3)을 연결하는 면일 수 있다. 제1 패턴(GR1)은 제1 내지 제4 면(GR1_SS1, GR1_SS2, GR1_SS3, GR1_BS)에 의해 정의될 수 있다.
제1 패턴(GR1)의 제1 내지 제3 면(GR1_SS1, GR1_SS2, GR1_SS3)은 제1 패턴(GR1)의 측벽을 이루고, 제1 패턴(GR1)의 제4 면(GR1_BS)은 제1 패턴(GR1)의 저면을 이룰 수 있다. 제1 패턴(GR1)의 제1 내지 제3 면(GR1_SS1, GR1_SS2, GR1_SS3)은 제1 패턴(GR1)의 제1 내지 제3 측벽(GR1_SS1, GR1_SS2, GR1_SS3)으로도 지칭될 수도 있다. 상기 제1 패턴(GR1)의 저면(GR1_BS)은 상기 제1 전극(210)의 상면(210US)에 평행하며, 상기 제1 패턴(GR1)의 측벽(GR1_SS1, GR1_SS2, GR1_SS3)은 제1 패턴(GR1)의 저면(GR1_BS)에 대하여 경사질 수 있다. 제1 패턴(GR1)의 측벽(GR1_SS1, GR1_SS2, GR1_SS3)이 제1 패턴(GR1)의 저면(GR1_BS)에 대하여 소정의 경사각을 가지도록 형성되어, 발광 소자(ED)의 일 단부로부터 방출된 광은 제1 패턴(GR1)의 제1 내지 제3 면(GR1_SS1, GR1_SS2, GR1_SS3)을 통해 반사될 수 있다.
복수의 제1 패턴(GR1) 사이에는 제1 전극(210)의 상면(210US)이 배치될 수 있다. 복수의 제1 패턴(GR1) 사이의 제2 방향(DR2)으로의 간격(d1)은 복수의 제1 패턴(GR1) 사이에 배치되는 제1 전극(210)의 상면(210US)의 제2 방향(DR2)으로의 폭과 실질적으로 동일할 수 있다.
마찬가지로, 제2 패턴(GR2)은 제1 면(GR2_SS1), 제2 면(GR2_SS2), 제3 면(GR2_SS3) 및 제4 면(GR2_BS)을 포함할 수 있다. 제1 패턴(GR2)의 제1 면(GR2_SS1)은 제2 전극(220)의 상면(220US) 및 제2 전극(220)의 일 측면(220SS)으로부터 연장된 면일 수 있다. 제2 패턴(GR2)은 제2 면(GR2_SS2)은 제2 패턴(GR2)의 제1 면(GR2_SS1)과 대향하는 면일 수 있다. 제2 패턴(GR2)의 제3 면(GR2_SS3)은 제2 전극(220)의 일 측면(220SS)으로부터 연장되며, 제2 패턴(GR2)의 제1 면(GR2_SS1)과 제2 면(GR2_SS2)을 연결하는 면일 수 있다. 제2 패턴(GR2)의 제4 면(GR2_BS)은 제2 전극(220)의 일 측면(220SS)으로부터 연장되며, 제2 패턴(GR2)의 제1 내지 제3 면(GR2_SS1, GR2_SS2, GR2_SS3)을 연결하는 면일 수 있다. 제2 패턴(GR2)은 제1 내지 제4 면(GR2_SS1, GR2_SS2, GR2_SS3, GR2_BS)에 의해 정의될 수 있다.
제2 패턴(GR2)의 제1 내지 제3 면(GR2_SS1, GR2_SS2, GR2_SS3)은 제2 패턴(GR2)의 측벽을 이루고, 제2 패턴(GR2)의 제4 면(GR2_BS)은 제2 패턴(GR2)의 저면을 이룰 수 있다. 제2 패턴(GR2)의 제1 내지 제3 면(GR2_SS1, GR2_SS2, GR2_SS3)은 제2 패턴(GR2)의 제1 내지 제3 측벽(GR2_SS1, GR2_SS2, GR2_SS3)으로도 지칭될 수도 있다. 상기 제2 패턴(GR2)의 저면(GR2_BS)은 상기 제2 전극(220)의 상면(220US)에 평행하며, 상기 제2 패턴(GR2)의 측벽(GR2_SS1, GR2_SS2, GR2_SS3)은 제2 패턴(GR2)의 저면(GR2_BS)에 대하여 경사질 수 있다. 제2 패턴(GR2)의 측벽(GR2_SS1, GR2_SS2, GR2_SS3)이 제2 패턴(GR2)의 저면(GR2_BS)에 대하여 소정의 경사각을 가지도록 형성되어, 발광 소자(ED)의 타 단부로부터 방출된 광은 제2 패턴(GR2)의 제1 내지 제3 면(GR2_SS1, GR2_SS2, GR2_SS3)을 통해 반사될 수 있다.
복수의 제1 패턴(GR1) 사이에는 제1 전극(210)의 상면(210US)이 배치될 수 있다. 복수의 제1 패턴(GR1) 사이의 제2 방향(DR2)으로의 간격(d1)은 복수의 제1 패턴(GR1) 사이에 배치되는 제1 전극(210)의 상면(210US)의 제2 방향(DR2)으로의 폭과 실질적으로 동일할 수 있다.
상술한 바와 같이, 복수의 제1 패턴(GR1) 및 복수의 제2 패턴(GR2)은 제1 전극(210) 및 제2 전극(220)에 복수의 음각 패턴을 형성함으로써, 발광 소자(ED)를 정렬하는 공정에서 복수의 발광 소자(ED)의 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 배치되도록 유도하는 역할을 할 수 있다. 발광 소자(ED)의 정렬 공정에서 발생할 수 있는 복수의 발광 소자(ED)의 뭉침 현상, 및 제1 전극(210) 또는 제2 전극(220) 측으로 편향되어 배치되는 편심 현상을 방지하기 위해서는 제1 패턴(GR1), 제2 패턴(GR2) 및 발광 소자(ED) 사이에 적절한 배치 관계가 설정되는 것이 바람직한다. 일 실시예에서, 각 발광 소자(ED)는 각 제1 패턴(GR1) 및 각 제2 패턴(GR2)에 일대일 대응하도록 배치될 수 있다.
발광 소자(ED)의 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 배치되기 위해서는 상기 제1 패턴(GR1) 및 상기 제2 패턴(GR2)에 의해 유도되는 각 정렬 영역의 크기가 발광 소자(ED)의 크기보다 클 필요성이 있다.
구체적으로, 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1)은 발광 소자(ED)의 직경(W_ED)보다 클 수 있다. 또한, 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)은 발광 소자(ED)의 직경(W_ED)보다 클 수 있다. 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1)은 제1 패턴(GR1)의 제1 측벽(GR1_SS1)과 제1 패턴(GR1)의 제2 측벽(GR1_SS2) 사이의 이격 거리로 측정되고, 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)은 제2 패턴(GR2)의 제1 측벽(GR2_SS1)과 제2 패턴(GR2)의 제2 측벽(GR2_SS2) 사이의 이격 거리로 측정될 수 있다. 또는, 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1)은 제1 패턴(GR1)의 제3 측벽(GR1_SS3)의 제2 방향(DR2)의 폭으로 측정되고, 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)은 제2 패턴(GR2)의 제3 측벽(GR2_SS3)의 제2 방향(DR2)의 폭으로 측정될 수도 있다. 상기 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1)과 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)이 발광 소자(ED)의 직경(W_ED)보다 크게 형성됨으로써, 발광 소자(ED)의 양 단부가 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 안정적으로 안착될 수 있다.
한편, 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1) 또는 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)이 발광 소자(ED)의 직경(W_ED)보다 지나치게 큰 경우, 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 복수의 발광 소자(ED)가 배치될 수 있다. 이 경우, 복수의 발광 소자(ED) 사이에 뭉침 현상이 발생하여 다른 부재와의 접촉 관계에 불량을 야기할 수 있다. 따라서, 제1 패턴(GR1) 및 제2 패턴(GR2)에 각 발광 소자(ED)가 일대일 대응되도록 배치하기 위해서는, 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1) 및 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)은 각각 복수의 발광 소자(ED)의 직경(W_ED)의 4배 이하의 범위를 가질 수 있다. 즉, 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1) 및 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)은 복수의 발광 소자(ED)의 직경(W_ED)보다 크되, 복수의 발광 소자(ED)의 직경(W_ED)의 4배 이하의 범위를 가지도록 형성될 수 있다.
제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1)과 상기 제1 패턴(GR1)과 대응되는 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)은 도면에 도시된 바와 같이 서로 동일할 수 있다. 복수의 제1 패턴(GR1)과 복수의 제2 패턴(GR2)을 제1 전극(210) 및 제2 전극(220)을 형성하는 공정 이후 동일한 마스크 공정을 이용하여 제1 전극(210)의 일부 및 제2 전극(220)의 일부를 식각하여 형성함으로써, 제2 방향(DR2)의 폭이 서로 동일한 복수의 제1 패턴(GR1) 및 제2 패턴(GR2)을 형성할 수 있다. 한편, 도면에서는 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1)과 상기 제1 패턴(GR1)과 대응되는 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)이 서로 동일하도록 도시하였으나, 이에 제한되지 않는다. 경우에 따라서, 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1)과 상기 제1 패턴(GR1)과 대응되는 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)은 서로 상이할 수도 있다. 다만, 이 경우에도, 제1 패턴(GR1)의 제2 방향(DR2)으로의 폭(Wy1) 및 제2 패턴(GR2)의 제2 방향(DR2)으로의 폭(Wy2)을 발광 소자(ED)의 직경(W_ED)보다 크게 형성함으로써, 복수의 발광 소자(ED)의 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 안정적으로 안착되도록 유도할 수 있다.
또한, 발광 소자(ED)의 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 배치되기 위해서는 상기 제1 패턴(GR1) 및 상기 제2 패턴(GR2)에 의해 유도되는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)이 발광 소자(ED)의 길이(h) 보다 클 필요성이 있다.
구체적으로 설명하면, 제1 전극(210)과 제2 전극(220)의 제1 방향(DR1)으로의 이격 거리(W3)는 발광 소자(ED)의 길이(h)보다 작을 수 있다. 상기 제1 전극(210)과 제2 전극(220) 사이의 이격 거리(W3)가 발광 소자(ED)의 길이(h)보다 작도록 제1 전극(210)과 제2 전극(220)을 배치함으로서, 발광 소자(ED)의 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치될 수 있다. 상기 제1 전극(210)과 제2 전극(220)의 이격 거리(W3)는 서로 대향하는 제1 전극(210)의 일 측면(210SS)과 제2 전극(220)의 일 측면(220SS) 사이의 거리로 측정될 수 있다.
발광 소자(ED)의 양 단부가 배치되는 제1 패턴(GR1)과 제2 패턴(GR2)이 구획하는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)은 발광 소자(ED)의 길이(h)보다 클 수 있다. 구체적으로, 제1 패턴(GR1)과 제2 패턴(GR2)이 구획하는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)은 제1 패턴(GR1)의 제3 측벽(GR1_SS3)과 제2 패턴(GR2)의 제3 측벽(GR2_SS3) 사이의 거리(d3)로 측정될 수 있다. 상술한 바와 같이, 제1 패턴(GR1)의 제3 측벽(GR1_SS3)과 제2 패턴(GR2)의 제3 측벽(GR2_SS3)은 제1 방향(DR1)으로 이격 대향할 수 있으며, 상기 제1 패턴(GR1)과 제2 패턴(GR2)이 구획하는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)은 제1 방향(DR1)으로 이격 대향하는 제1 패턴(GR1)의 제3 측벽(GR1_SS3)과 제2 패턴(GR2)의 제3 측벽(GR2_SS3) 사이의 이격 거리로 측정될 수 있다.
또한, 제1 패턴(GR1)과 제2 패턴(GR2)이 구획하는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)은 제1 패턴(GR1)의 제1 방향(DR1)의 폭(Wx1), 제2 패턴(GR2)의 제1 방향(DR1)의 폭(Wx2) 및 제1 전극(210)과 제2 전극(220) 사이의 이격 거리(W3)의 합과 동일할 수 있다. 제1 패턴(GR1)의 제1 방향(DR1)의 폭(Wx1)은 제1 패턴(GR1)의 제1 측벽(GR1_SS1)의 제1 방향(DR1)의 폭(Wx1)으로 측정되고, 제2 패턴(GR2)의 제1 방향(DR1)의 폭(Wx2)은 제2 패턴(GR2)의 제1 측벽(GR2_SS1)의 제1 방향(DR1)의 폭(Wx1)으로 측정될 수 있다.
제1 패턴(GR1)과 제2 패턴(GR2)이 구획하는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)을 발광 소자(ED)의 길이(h)보다 크게 형성함으로써, 발광 소자(ED)의 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 안정적으로 배치될 수 있다.
한편, 제1 패턴(GR1)과 제2 패턴(GR2)이 구획하는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)이 발광 소자(ED)의 길이(h)보다 지나치게 큰 경우, 발광 소자(ED)의 정렬 공정에서 발광 소자(ED)가 제1 전극(210) 또는 제2 전극(220) 측으로 치우쳐져 배치되거나 편심되어 배치될 수 있다. 이 경우, 발광 소자(ED)의 양 단부 중 적어도 일 단부가 제1 전극(210) 또는 제2 전극(220) 상에 배치되지 않거나, 접촉 전극(710, 720)과 접촉하지 않아 전기 신호를 전달받지 못할 수 있다. 따라서, 복수의 발광 소자(ED)의 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치되도록 하기 위해서는, 제1 패턴(GR1)과 제2 패턴(GR2)이 구획하는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)이 발광 소자(ED)의 길이(h)의 2배 이하의 범위를 가질 수 있다. 즉, 제1 패턴(GR1)과 제2 패턴(GR2)이 구획하는 가상의 정렬 영역의 제1 방향(DR1)의 폭(d3)이 발광 소자(ED)의 길이(h)보다 크되, 발광 소자(ED)의 길이(h)의 2배 이하의 범위를 가지도로 형성될 수 있다.
따라서, 제1 패턴(GR1)의 제1 방향(DR1)의 폭(Wx1)은 제1 전극(210)의 제1 방향(DR1)의 폭(W_210)보다 작고, 제2 패턴(GR2)의 제1 방향(DR1)의 폭(Wx2)은 제2 전극(220)의 제1 방향(DR1)의 폭(W_220)보다 작을 수 있다.
제1 패턴(GR1)의 제1 방향(DR1)으로의 폭(Wx1)과 상기 제1 패턴(GR1)과 대응되는 제2 패턴(GR2)의 제1 방향(DR1)으로의 폭(Wx2)이 동일할 수 있으나, 이에 제한되지 않는다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
도 8을 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이(h)는 발광 소자(ED)의 직경(W_ED)보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경(W_ED)과 길이(h)가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경(W_ED)은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이(h)는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경(W_ED) 및/또는 길이(h)가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경(W_ED) 및/또는 길이(h)가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도 8에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 소자 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
소자 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 소자 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 소자 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
소자 활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 소자 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(32) 상에 배치된 소자 전극층(37)을 더 포함할 수 있다. 소자 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 소자 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
소자 전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 접촉 전극(710, 720)이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 소자 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 소자 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 소자 활성층(33) 및/또는 소자 전극층(37)의 외주면을 감싸는 소자 절연막(38)을 더 포함할 수 있다. 소자 절연막(38)은 적어도 소자 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 소자 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질들로 이루어져 소자 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 소자 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 9는 도 7의 IIIa-IIIa' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 10은 도 7의 IIIb-IIIb' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 11은 도 7의 IIIc-IIIc' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 9 내지 도 11을 참조하면, 제1 전극(210)은 상기 제1 패턴(GR1)이 형성된 영역에서 상기 제1 패턴(GR1)에 의해 형성된 단차를 포함할 수 있다. 제1 전극(210)은 제1 패턴(GR1)이 형성되지 않은 영역에서는 제1 두께(t1)를 가지며, 제1 패턴(GR1)이 형성된 영역에서는 제1 두께(t1)보다 작은 제2 두께(t2)를 가질 수 있다. 제1 전극(210)의 제1 두께(t1)는 제1 전극(210)의 제2 두께(t2)와 제1 패턴(GR1)의 두께(t3)의 합과 동일할 수 있다.
제1 전극(210)의 상면(210US)으로부터 함몰된 제1 패턴(GR1)의 두께(t3)는 제1 패턴(GR1)이 형성되지 않은 영역에서의 제1 전극(210)의 두께(t1)보다 작을 수 있다. 즉, 제1 패턴(GR1)은 제1 전극(210)의 상면(210US)으로부터 함몰되되, 제1 전극(210)을 관통하지 않도록 형성될 수 있다. 제1 패턴(GR1)의 두께(t3)는 제1 전극(210)의 상면(210US)으로부터 제1 패턴(GR1)의 저면(GR1_BS)까지의 두께로 측정될 수 있다.
이하, 제2 전극(220)의 단면 형상은 대체로 제1 전극(210)의 단면 형상과 유사한 바, 제1 전극(210)의 단면 형상을 위주로 설명하고 제2 전극(220)의 단면 형상은 제1 전극(210)의 단면 형상의 설명으로 대체하기로 한다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220) 상에 배치될 수 있다. 제1 절연층(510)은 하부의 단차를 반영한 표면 형상을 가질 수 있다.
구체적으로, 상기 제1 패턴(GR1)에 의해 형성된 단차를 포함하는 제1 전극(210) 상에 배치되는 제1 절연층(510)은 제1 패턴(GR1)에 의해 형성된 제1 단차 구조(GR3)와 제1 전극(210) 및 제2 전극(220)의 일 측면(210SS2, 220SS2)에 의해 형성된 제2 단차 구조(GR4)를 포함할 수 있다. 제1 단차 구조(GR3)는 제1 패턴(GR1)의 제3 측벽(GR1_SS3) 및 저면(GR1_BS)으로 구성되고, 제2 단차 구조(GR4)는 제1 패턴(GR1)이 형성된 제1 전극(210)의 측면(210SS2), 제2 전극(220)의 측면(220SS2) 및 비아층(164)의 일면으로 구성될 수 있다. 상기 단차에 의해 발광 소자(ED)는 제1 단차 구조(GR3)로 정렬되도록 유도될 수 있다. 상기 제1 단차 구조(GR3)의 제1 방향(DR1)의 폭(d4)는 발광 소자(ED)의 길이(h)보다 크고, 제1 패턴(GR1)의 제3 측벽(GR1_SS3)과 제2 패턴(GR2)의 제3 측벽(GR2_SS3) 사이의 이격 거리(d3)보다 작을 수 있다.
상기 제1 패턴(GR1)에 의해 형성되지 않은 제1 전극(210) 및 제2 전극(220) 상에 배치되는 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 일 측면(210SS1, 220SS1) 및 비아층(165)으로 구성된 제3 단차 구조(GR5)를 포함할 수 있다.
발광 소자(ED)는 연장 방향이 기판(SUB)의 상면과 평행하도록 배치될 수 있다. 발광 소자(ED)에 포함된 복수의 반도체층들은 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 예를 들어, 발광 소자(ED)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32)은 기판(SUB)의 상면과 평행하도록 순차 배치될 수 있다.
구체적으로, 발광 소자(ED)는 양 단부를 가로지르는 단면상 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)이 기판(SUB1)의 상면과 수평한 방향으로 순차적으로 형성될 수 있다.
발광 소자(ED)는 일 단부가 제1 패턴(GR1)의 저면(GR1_BS) 상에 위치하고, 타 단부가 제2 패턴(GR2)의 저면(GR2_BS) 상에 위치하도록 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)는 복수의 제1 패턴(GR1) 및 복수의 제2 패턴(GR2)에 의해 형성된 제1 절연층(510)의 제1 단차 구조(GR3)에 의해 양 단부가 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 위치하도록 정렬이 유도될 수 있다.
발광 소자(ED)의 직경(W_ED)은 제1 패턴(GR1)의 두께(t3)보다 클 수 있다. 또한, 제1 절연층(510)의 두께(t4)는 제1 패턴(GR1)의 두께(t3)보다 작을 수 있다. 발광 소자(ED)의 직경(W_ED)은 제1 패턴(GR1)의 두께(t3)보다 크고, 제1 절연층(510)의 두께(t4)는 제1 패턴(GR1)의 두께(t3)보다 작게 형성됨에 따라, 발광 소자(ED)의 적어도 일부는 제1 패턴(GR1)의 제3 측벽(GR1_SS3)과 이격 대향할 수 있다. 따라서, 발광 소자(ED)의 일 단부로부터 방출된 광은 제1 패턴(GR1)의 제3 측벽(GR1_SS3)으로 입사하여 반사될 수 있다.
발광 소자(ED) 상에는 제2 및 제3 절연층(520, 530)이 배치될 수 있다. 제2 및 제3 절연층(520, 530)은 발광 소자(ED)의 외면을 둘러싸도록 배치될 수 있다. 제2 및 제3 절연층(520, 530)은 발광 소자(ED)가 배치된 영역에서는 발광 소자(ED)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 배치되지 않은 영역에서는 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)가 배치된 영역에서 제1 절연층(510)의 제2 단차 구조(GR4)와 발광 소자(ED) 사이의 이격 영역에는 제2 절연층(520)이 포함하는 물질이 채워질 수도 있다. 발광 소자(ED)가 배치되지 않은 영역에서는 제2 및 제3 절연층(520, 530)은 제3 단차 구조(GR6) 내에 배치될 수 있다.
제1 접촉 전극(710) 및 제2 접촉 전극(720)은 제2 및 제3 절연층(520, 530) 상에 배치될 수 있다. 제1 접촉 전극(710) 및 제2 접촉 전극(720)은 각각 발광 소자(ED)의 양 단부에 배치되어, 발광 소자(ED)의 양 단부면 뿐만 아니라 상기 발광 소자(ED)의 양 단부의 외면을 둘러싸도록 배치될 수 있다. 제1 및 제2 접촉 전극(710)은 제1 패턴(GR1) 및 제2 패턴(GR2)의 각 저면 및 측면 상에도 배치될 수 있다.
도 12는 도 7의 IIIa-IIIa' 선을 따라 자른 다른 예를 나타내는 단면도이다.
도 12를 참조하면, 제1 절연층(510_1)의 두께(t4)가 제1 패턴(GR1)의 두께(t3)와 동일하게 형성되는 점이 도 9의 실시예와 차이점이다. 상기 제1 절연층(510_1)의 두께(t4)가 제1 패턴(GR1)의 두께(t3)와 동일하게 형성됨에 따라서, 발광 소자(ED)의 양 단부는 제1 패턴(GR1)의 제3 측벽(GR1_SS3) 및 제2 패턴(GR2)의 제3 측벽(GR2_SS3)과 이격 대향하지 않을 수 있다. 다만, 이 경우에도, 제1 절연층(510_2)이 상기 제1 패턴(GR1) 및 제2 패턴(GR2)에 의해 형성된 제1 전극(210) 및 제2 전극(220)의 하부 단차를 반영한 단차 구조(GR3)를 포함할 수 있다. 따라서, 상기 제1 절연층(510)의 단차 구조(GR3)에 의해 발광 소자(ED)는 양 단부가 각각 상기 제1 및 제2 패턴(GR1, GR2) 상에 배치될 수 있다.
도 13은 다른 실시예에 따른 표시 장치의 발광 영역에 배치된 제1 전극, 제2 전극, 제1 패턴, 제2 패턴 및 발광 소자의 상대적인 평면 배치를 나타낸 부분 평면도이다.
도 13을 참조하면, 제1 패턴(GR1_1)의 제1 방향(DR1)으로의 폭(Wx1)과 상기 제1 패턴(GR1_1)과 대응되는 제2 패턴(GR2_1)의 제1 방향(DR1)으로의 폭(Wx2)이 서로 상이한 점이 도 7의 실시예와 차이점이다. 다만, 이 경우에도, 상기 제1 패턴(GR1_1)의 제2 방향(DR2)의 폭(Wy1)과 상기 제2 패턴(GR2_1)의 제2 방향(DR2)의 폭(Wy2)은 서로 동일하며, 제1 패턴(GR1_1)의 제3 측벽(GR1_SS3)과 제2 패턴(GR2_1)의 제3 측벽(GR2_SS3) 사이의 이격 거리(d3)는 발광 소자(ED)의 길이(h)보다 크게 형성될 수 있다. 따라서, 제1 패턴(GR1_1)의 제1 방향(DR1)으로의 폭(Wx1)과 상기 제1 패턴(GR1_1)과 대응되는 제2 패턴(GR2_1)의 제1 방향(DR1)으로의 폭(Wx2)이 서로 상이함에도 불구하고, 제1 패턴(GR1_1)의 제3 측벽(GR1_SS3)과 제2 패턴(GR2_1)의 제3 측벽(GR2_SS3) 사이의 이격 거리(d3)가 발광 소자(ED)의 길이(h)보다 크게 형성됨으로써, 제1 패턴(GR1_1) 및 제2 패턴(GR2_1)은 발광 소자(ED)의 양 단부가 각각 제1 패턴(GR1_1) 및 제2 패턴(GR2_1) 상에 안정적으로 안착되도록 유도할 수 있다.
도 14는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다. 도 15는 도 14의 표시 장치의 발광 영역에 배치된 제1 전극, 제2 전극, 제1 패턴, 제2 패턴 및 발광 소자의 상대적인 평면 배치를 나타낸 부분 평면도이다. 도 16은 도 15의 IVa-IVa' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 17은 도 15의 IVb-IVb' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 14 내지 도 15를 참조하면, 본 실시예에 따른 표시 장치(10)의 일 화소(PX_1)는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)를 포함하는 복수의 발광 소자(ED_1)를 포함하는 점이 도 2의 실시예와 차이점이다.
구체적으로, 복수의 발광 소자(ED_1)는 복수의 제1 발광 소자(ED1) 및 복수의 제2 발광 소자(ED2)를 포함할 수 있다. 상기 복수의 제1 발광 소자(ED1)는 양 단부가 각각 제1 패턴(GR1) 및 제2 패턴(GR2) 상에 배치되는 발광 소자이고, 복수의 제2 발광 소자(ED2)는 양 단부가 제1 전극(210)의 상면(210US) 및 제2 전극(220)의 상면(220US) 상에 배치되는 발광 소자일 수 있다. 제1 발광 소자(ED1)는 상술한 발광 소자(ED)에 대응하는 발광 소자일 수 있다. 따라서, 이하에서는 제2 발광 소자(ED2)에 대하여 설명하기로 한다.
제2 발광 소자(ED2)는 양 단부가 각각 제1 전극(210)의 상면(210US) 및 제2 전극(220)의 상면(220US) 상에 배치될 수 있다. 제2 발광 소자(ED2)가 배치된 제1 전극(210)의 두께(t1)는 상기 제1 패턴(GR1)이 형성된 제2 전극(210)의 두께(t2)보다 두꺼우므로 제2 발광 소자(ED2)은 제1 발광 소자(ED1)에 비하여 높은 레벨에 배치될 수 있다. 상기 제1 발광 소자(ED)와 제2 발광 소자(ED)의 높이는 상기 제1 패턴(GR1)의 두께(t3)만큼 차이가 있을 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극
220: 제2 전극
GR1: 제1 패턴
GR2: 제2 패턴

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되며, 상기 제1 전극과 제1 방향으로 이격 대향하는 제2 전극;
    일 방향으로 연장되며, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자를 포함하되,
    상기 제1 전극은 상기 제2 전극과 대향하는 상기 제1 전극의 일 측면 및 상기 제1 전극의 상면으로부터 함몰된 복수의 제1 패턴을 포함하고,
    상기 제2 전극은 상기 제1 전극과 대향하는 상기 제2 전극의 일 측면 및 상기 제2 전극의 상면으로부터 함몰된 복수의 제2 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극은 상기 제1 방향과 교차하는 제2 방향으로 연장되고,
    상기 복수의 제1 패턴은 상기 제2 방향을 따라 서로 이격되어 배치되며,
    상기 제2 전극은 상기 제2 방향으로 연장되고,
    상기 복수의 제2 패턴은 상기 제2 방향을 따라 서로 이격되어 배치되는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 제1 패턴은 상기 복수의 제2 패턴 각각에 대응하도록 배치되며,
    서로 대응하는 상기 제1 패턴과 상기 제2 패턴은 상기 제1 방향으로 서로 대향하는 표시 장치.
  4. 제3 항에 있어서,
    상기 발광 소자의 직경은 상기 제1 패턴의 상기 제2 방향의 폭 및 상기 제2 패턴의 상기 제2 방향으로 폭보다 작은 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 패턴의 상기 제2 방향의 폭은 상기 제1 패턴과 대응하는 상기 제2 패턴의 상기 제2 방향의 폭과 동일한 표시 장치.
  6. 제3 항에 있어서,
    상기 제2 방향으로 인접한 상기 복수의 제1 패턴 사이의 간격은 서로 동일하고,
    상기 제2 방향으로 인접한 상기 복수의 제2 패턴 사이의 간격은 서로 동일한 표시 장치.
  7. 제6 항에 있어서,
    상기 복수의 제1 패턴 사이의 간격과 상기 복수의 제2 패턴 사이의 간격은 서로 동일한 표시 장치.
  8. 제2 항에 있어서,
    상기 제1 패턴의 상기 제1 방향의 폭은 상기 제1 전극의 상기 제1 방향의 폭보다 작고,
    상기 제2 패턴의 상기 제1 방향의 폭은 상기 제2 전극의 상기 제1 방향의 폭보다 작은 표시 장치.
  9. 제1 항에 있어서,
    상기 각 제1 패턴은,
    상기 제1 전극의 상면 및 상기 제1 전극의 일 측면으로부터 연장된 측벽, 및
    상기 제1 전극의 일 측면으로부터 연장되고 상기 제1 패턴의 측벽과 연결된 저면에 의해 정의되고,
    상기 각 제2 패턴은,
    상기 제2 전극의 상면 및 상기 제2 전극의 일 측면으로부터 연장된 측벽, 및
    상기 제2 전극의 일 측면으로부터 연장되고 상기 제2 패턴의 측벽과 연결된 저면에 의해 정의되며,
    상기 제1 패턴의 측벽과 상기 제2 패턴의 측벽은 상기 제1 방향으로 서로 대향하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 패턴의 측벽은 상기 제1 패턴의 저면에 대하여 경사지고,
    상기 제2 패턴의 측벽은 상기 제2 패턴의 저면에 대하여 경사진 표시 장치.
  11. 제9 항에 있어서,
    상기 제1 패턴의 측벽은,
    상기 제1 전극의 상면 및 상기 제1 전극의 일 측면으로부터 연장된 제1 측벽,
    상기 제1 측벽과 대향하는 제2 측벽, 및
    상기 제1 전극의 상면으로부터 연장되며 상기 제1 측벽과 상기 제2 측벽을 연결하는 제3 측벽을 포함하고,
    상기 제2 패턴의 측벽은,
    제2 전극의 상면 및 상기 제2 전극의 일 측면으로부터 연장된 제1 측벽,
    상기 제1 측벽과 대향하는 제2 측벽, 및
    상기 제2 전극의 상면으로부터 연장되며 상기 제1 측벽과 상기 제2 측벽을 연결하는 제3 측벽을 포함하며,
    상기 제1 패턴의 제3 측벽과 상기 제2 패턴의 제3 측벽은 상기 제1 방향으로 서로 이격 대향하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 패턴의 상기 제3 측벽과 상기 제2 패턴의 상기 제3 측벽 사이의 이격 거리는 상기 발광 소자의 일 방향의 길이보다 큰 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 패턴의 제1 측벽과 상기 제1 패턴의 제2 측벽 사이의 이격 거리는 상기 발광 소자의 직경보다 크고,
    상기 제2 패턴의 제1 측벽과 상기 제2 패턴의 제2 측벽 사이의 이격 거리는 상기 발광 소자의 직경보다 큰 표시 장치.
  14. 제9 항에 있어서,
    상기 발광 소자는 일 단부가 상기 제1 패턴의 저면 상에 배치되고, 타 단부가 제2 패턴의 저면 상에 배치되는 표시 장치.
  15. 제9 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층을 더 포함하되, 상기 발광 소자는 상기 제1 절연층 상에 배치되는 표시 장치.
  16. 제1 항에 있어서,
    상기 제1 패턴의 두께는 상기 제1 전극의 두께보다 작고,
    상기 제2 패턴의 두께는 상기 제2 전극의 두께보다 작은 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 패턴의 두께 및 상기 제2 패턴의 두께는 상기 발광 소자의 직경보다 작은 표시 장치.
  18. 제1 항에 있어서,
    상기 발광 소자는 양 단부가 각각 상기 제1 패턴 및 상기 제2 패턴 상에 배치되는 제1 발광 소자를 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 발광 소자는 상기 각 제1 패턴 및 상기 각 제2 패턴에 일대일 대응되어 배치되는 표시 장치.
  20. 제18 항에 있어서,
    상기 발광 소자는 양 단부가 각각 상기 제1 전극의 상면 및 상기 제2 전극의 상면 상에 배치되는 제2 발광 소자를 더 포함하는 표시 장치.
KR1020210003722A 2021-01-12 2021-01-12 표시 장치 KR20220102188A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210003722A KR20220102188A (ko) 2021-01-12 2021-01-12 표시 장치
US17/560,352 US20220223645A1 (en) 2021-01-12 2021-12-23 Display device
CN202210028281.6A CN114765197A (zh) 2021-01-12 2022-01-11 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210003722A KR20220102188A (ko) 2021-01-12 2021-01-12 표시 장치

Publications (1)

Publication Number Publication Date
KR20220102188A true KR20220102188A (ko) 2022-07-20

Family

ID=82322508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210003722A KR20220102188A (ko) 2021-01-12 2021-01-12 표시 장치

Country Status (3)

Country Link
US (1) US20220223645A1 (ko)
KR (1) KR20220102188A (ko)
CN (1) CN114765197A (ko)

Also Published As

Publication number Publication date
US20220223645A1 (en) 2022-07-14
CN114765197A (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
US20220262867A1 (en) Display device
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20210077086A (ko) 표시 장치
KR20220003685A (ko) 표시 장치
KR20220048505A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230016080A (ko) 표시 장치
KR20220102188A (ko) 표시 장치
KR20220072067A (ko) 표시 장치 및 이의 제조 방법
KR20220067564A (ko) 표시 장치
KR20220033537A (ko) 표시 장치 및 이의 제조 방법
KR20220100746A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20220021947A (ko) 표시 장치
US20220238758A1 (en) Display device
US20220199713A1 (en) Display device
US20230317908A1 (en) Display device
US20220102585A1 (en) Display device
KR20230001048A (ko) 표시 장치
KR20220131415A (ko) 표시 장치
KR20220128503A (ko) 표시 장치 및 이의 리페어 방법
KR20220088565A (ko) 표시 장치
KR20220130286A (ko) 표시 장치 및 이의 제조 방법
KR20220113566A (ko) 표시 장치
KR20220058756A (ko) 표시 장치
KR20230112771A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination