KR20220099843A - 반도체 메모리 장치 및 이의 제조 방법 - Google Patents

반도체 메모리 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220099843A
KR20220099843A KR1020210002196A KR20210002196A KR20220099843A KR 20220099843 A KR20220099843 A KR 20220099843A KR 1020210002196 A KR1020210002196 A KR 1020210002196A KR 20210002196 A KR20210002196 A KR 20210002196A KR 20220099843 A KR20220099843 A KR 20220099843A
Authority
KR
South Korea
Prior art keywords
layer
channel
channel layer
film
memory device
Prior art date
Application number
KR1020210002196A
Other languages
English (en)
Inventor
임성묵
윤대환
최길복
신재현
양인곤
최형진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210002196A priority Critical patent/KR20220099843A/ko
Priority to US17/377,117 priority patent/US11882703B2/en
Priority to CN202110928835.3A priority patent/CN114743986A/zh
Publication of KR20220099843A publication Critical patent/KR20220099843A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L27/1157—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type

Abstract

본 기술은 반도체 메모리 장치 및 이의 제조 방법에 관한 것으로, 반도체 메모리 장치는 기판 상에 교번적으로 적층된 복수의 층간 절연막들 및 복수의 게이트 전극들을 포함하는 적층체; 및 상기 적층체를 수직 방향으로 관통하는 복수의 채널구조들을 포함하며, 상기 복수의 채널구조들 각각은 상기 기판 방향으로 수직 연장되는 코어 절연막, 제1 채널막, 제2 채널막, 터널 절연막, 전하 저장막을 포함하며, 상기 제1 채널막의 전자 이동도는 상기 제2 채널막의 전자 이동도보다 높다.

Description

반도체 메모리 장치 및 이의 제조 방법{SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 수직 채널구조의 반도체 메모리 장치 및 이의 제조 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 반도체 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
반도체 메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
본 발명의 실시 예는 수직 채널 구조를 가지는 반도체 메모리 장치에서 채널막을 다중막으로 형성하여 채널 모빌리티(mobility)를 개선할 수 있는 반도체 메모리 장치 및 이의 제조 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 기판 상에 교번적으로 적층된 복수의 층간 절연막들 및 복수의 게이트 전극들을 포함하는 적층체; 및 상기 적층체를 수직 방향으로 관통하는 복수의 채널구조들을 포함하며, 상기 복수의 채널구조들 각각은 상기 기판 방향으로 수직 연장되는 코어 절연막, 제1 채널막, 제2 채널막, 터널 절연막, 전하 저장막을 포함하며, 상기 제1 채널막의 전자 이동도는 상기 제2 채널막의 전자 이동도보다 높다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 기판 상에 교번적으로 적층된 복수의 층간 절연막들 및 복수의 게이트 전극들을 포함하는 적층체; 및 상기 적층체를 수직 방향으로 관통하는 복수의 채널구조들을 포함하며, 상기 복수의 채널구조들 각각은 상기 기판 방향으로 수직 연장되는 코어 절연막, 제1 채널막, 제2 채널막, 터널 절연막, 전하 저장막을 포함하며, 상기 제1 채널막은 상기 코어 절연막을 감싸고, 상기 제2 채널막은 상기 제1 채널막을 감싸며, 상기 제2 채널막의 전자 이동도는 상기 제1 채널막의 전자 이동도보다 높다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 제조 방법은 기판 상에 복수의 층간 절연막 및 복수의 희생막을 교번적으로 적층하여 적층체를 형성하는 단계; 상기 적층체를 수직 방향으로 관통하는 복수의 홀들을 형성하는 단계; 및 상기 복수의 홀들 각각의 측벽에 블로킹 절연막, 전하 저장막, 터널 절연막, 제1 채널막 및 제2 채널막을 순차적으로 형성하는 단계를 포함하며, 상기 제2 채널막은 상기 제1 채널막보다 전자 이동도가 높은 물질막이다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 제조 방법은 기판 상에 복수의 층간 절연막 및 복수의 희생막을 교번적으로 적층하여 적층체를 형성하는 단계; 상기 적층체를 수직 방향으로 관통하는 복수의 홀들을 형성하는 단계; 및 상기 복수의 홀들 각각의 측벽에 블로킹 절연막, 전하 저장막, 터널 절연막, 제1 채널막 및 제2 채널막을 순차적으로 형성하는 단계를 포함하며, 상기 제1 채널막은 상기 제2 채널막보다 전자 이동도가 높은 물질막이다.
본 기술에 따르면, 수직 채널 구조를 가지는 반도체 메모리 장치에서 채널막을 다중막으로 형성함으로써, 채널 모빌리티를 개선하여 메모리 셀의 전기적 특성이 개선된다.
도 1은 본 발명의 일 실시 예에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 2는 도 1의 메모리 셀 어레이를 설명하기 위한 회로도이다.
도 3a 및 도 3b는 본 발명의 실시 예들에 따른 반도체 메모리 장치들을 개략적으로 나타내는 사시도들이다.
도 4는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 메모리 셀 어레이의 일부를 나타내는 사시도이다.
도 5는 도 4의 A 영역을 확대하여 나타낸 도면이다.
도 6a 내지 6f는 본 발명의 일 실시 예에 따른 메모리 셀 어레이의 제조 방법을 나타내는 단면도들이다.
도 7은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 메모리 셀 어레이의 일부를 나타내는 사시도이다.
도 8은 도 7의 B 영역을 확대하여 나타낸 도면이다.
도 9는 본 발명의 일 실시 예에 따른 메모리 시스템의 구성을 나타내는 블록도이다.
도 10은 본 발명의 일 실시 예에 따른 컴퓨팅 시스템의 구성을 나타내는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(10)는 주변회로(PC: peripheral circuit) 및 메모리 셀 어레이(20)를 포함한다.
주변회로(PC)는 메모리 셀 어레이(20)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(20)에 저장된 데이터를 출력하기 위한 리드 동작(read operation), 메모리 셀 어레이(20)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 제어하도록 구성될 수 있다.
일 실시 예로서, 주변회로(PC)는 전압생성부(Voltage Generator: 31), 로우디코더(Row decoder: 33), 제어회로(Control circuit: 35), 및 페이지 버퍼 그룹(Page Buffer Group: 37)을 포함할 수 있다.
메모리 셀 어레이(20)는 다수의 메모리 블록들을 포함할 수 있다. 메모리 셀 어레이(20)는 워드라인들(WL)을 통해 로우디코더(33)에 연결될 수 있고, 비트라인들(BL)을 통해 페이지 버퍼 그룹(37)에 연결될 수 있다.
제어회로(35)는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변회로(PC)를 제어할 수 있다.
전압생성부(31)는 제어회로(35)의 제어에 응답하여 프로그램 동작, 리드 동작 및 소거 동작에 사용되는 프리 소거전압, 소거전압, 접지전압, 프로그램 전압, 검증전압, 패스전압, 리드전압 등의 다양한 동작 전압들을 생성할 수 있다.
로우디코더(33)는 제어회로(35)의 제어에 응답하여 메모리 블록을 선택할 수 있다. 로우디코더(33)는 선택된 메모리 블록에 연결된 워드라인들(WL)에 동작 전압들을 인가하도록 구성될 수 있다.
페이지 버퍼 그룹(37)은 비트라인들(BL)을 통해 메모리 셀 어레이(20)에 연결될 수 있다. 페이지 버퍼 그룹(37)은 제어회로(35)의 제어에 응답하여 프로그램 동작시 입출력 회로(미도시)로부터 수신되는 데이터를 임시 저장할 수 있다. 페이지 버퍼 그룹(37)은 제어회로(35)의 제어에 응답하여 리드 동작 또는 검증 동작 시, 비트 라인들(BL)의 전압 또는 전류를 센싱할 수 있다. 페이지 버퍼 그룹(37)은 제어회로(35)의 제어에 응답하여 비트라인들(BL)을 선택할 수 있다.
구조적으로, 메모리 셀 어레이(20)는 주변회로(PC)의 일부에 중첩될 수 있다.
도 2는 도 1의 메모리 셀 어레이를 설명하기 위한 회로도이다.
도 2를 참조하면, 메모리 셀 어레이(20)는 소스 라인(SL) 및 다수의 비트라인들(BL) 사이에 연결된 다수의 셀 스트링들(CS1, CS2)을 포함할 수 있다. 다수의 셀 스트링들(CS1, CS2)은 다수의 워드라인들(WL1 내지 WLn)에 공통으로 연결될 수 있다.
다수의 셀 스트링들(CS1, CS2) 각각은 소스 라인(SL)에 연결된 적어도 하나의 소스 셀렉트 트랜지스터(SST), 비트라인(BL)에 연결된 적어도 하나의 드레인 셀렉트 트랜지스터(DST), 및 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 직렬로 연결된 다수의 메모리 셀들(MC1 내지 MCn)을 포함할 수 있다.
다수의 메모리 셀들(MC1 내지 MCn)의 게이트들은 서로 이격되어 적층된 다수의 워드라인들(WL1 내지 WLn)에 각각 연결될 수 있다. 다수의 워드라인들(WL1 내지 WLn)은 소스 셀렉트 라인(SSL)과 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2) 사이에 배치될 수 있다. 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)은 동일레벨에서 서로 이격될 수 있다.
소스 셀렉트 트랜지스터(SST)의 게이트는 소스 셀렉트 라인(SSL)에 연결될 수 있다. 드레인 셀렉트 트랜지스터(DST)의 게이트는 드레인 셀렉트 트랜지스터(DST)의 게이트에 대응하는 드레인 셀렉트 라인에 연결될 수 있다.
소스 라인(SL)은 소스 셀렉트 트랜지스터(SST)의 소스에 연결될 수 있다. 드레인 셀렉트 트랜지스터(DST)의 드레인은 드레인 셀렉트 트랜지스터(DST)의 드레인에 대응하는 비트라인에 연결될 수 있다.
다수의 셀 스트링들(CS1, CS2)은 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)에 각각 연결된 스트링 그룹들로 구분될 수 있다. 동일한 워드라인 및 동일한 비트라인에 연결된 셀 스트링들은 서로 다른 드레인 셀렉트 라인들에 의해 독립적으로 제어될 수 있다. 또한, 동일한 드레인 셀렉트 라인에 연결된 셀 스트링들은 서로 다른 비트라인들에 의해 독립적으로 제어될 수 있다.
일 실시 예로서, 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)은 제1 드레인 셀렉트 라인(DSL1) 및 제2 드레인 셀렉트 라인(DSL2)을 포함할 수 있다. 다수의 셀 스트링들(CS1, CS2)은 제1 드레인 셀렉트 라인(DSL1)에 연결된 제1 스트링 그룹의 제1 셀 스트링(CS1) 및 제2 드레인 셀렉트 라인(DSL2)에 연결된 제2 스트링 그룹의 제2 셀 스트링(CS2)을 포함할 수 있다.
도 3a 및 도 3b는 본 발명의 실시 예들에 따른 반도체 메모리 장치들을 개략적으로 나타내는 사시도들이다.
도 3a 및 도 3b를 참조하면, 반도체 메모리 장치들(10A, 10B) 각각은 기판(SUB) 상에 배치된 주변회로(PC) 및 주변회로(PC)에 중첩된 게이트 적층체들(GST)을 포함할 수 있다.
게이트 적층체들(GST) 각각은 소스 셀렉트 라인(SSL), 다수의 워드라인들(WL1 내지 WLn) 및 제1 슬릿(S1)에 의해 동일레벨에서 서로 분리된 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)을 포함할 수 있다.
소스 셀렉트 라인(SSL) 및 다수의 워드라인들(WL1 내지 WLn)은 제1 방향(X) 및 제2 방향(Y)으로 확장되고, 기판(SUB)의 상면에 나란한 평판형으로 형성될 수 있다. 제1 방향(X)은 XYZ좌표계의 X축이 향하는 방향일 수 있고, 제2 방향(Y)은 XYZ좌표계의 Y축이 향하는 방향일 수 있다.
다수의 워드라인들(WL1 내지 WLn)은 제3 방향(Z)으로 서로 이격되어 적층될 수 있다. 제3 방향(Z)은 XYZ좌표계의 Z축이 향하는 방향일 수 있다. 다수의 워드라인들(WL1 내지 WLn)은 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)과 소스 셀렉트 라인(SSL) 사이에 배치될 수 있다.
게이트 적층체들(GST)은 제2 슬릿(S2)에 의해 서로 분리될 수 있다. 제1 슬릿(S1)은 제2 슬릿(S2)보다 제3 방향(Z)으로 짧게 형성되고, 다수의 워드라인들(WL1 내지 WLn)에 중첩될 수 있다.
제1 슬릿(S1) 및 제2 슬릿(S2) 각각은 직선형으로 연장되거나, 지그재그형으로 연장되거나, 웨이브 형으로 연장될 수 있다. 제1 슬릿(S1) 및 제2 슬릿(S2) 각각의 폭은 디자인 룰에 따라 다양하게 변경될 수 있다.
도 3a를 참조하면, 일 실시 예에 따른 소스 셀렉트 라인(SSL)은 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)보다 주변회로(PC)에 더 가깝게 배치될 수 있다.
반도체 메모리 장치(10A)는 게이트 적층체들(GST)과 주변회로(PC) 사이에 배치된 소스 라인(SL) 및 소스 라인(SL)보다 주변회로(PC)로부터 더 멀리 이격된 다수의 비트라인들(BL)을 포함할 수 있다. 게이트 적층체들(GST)은 다수의 비트라인들(BL)과 소스 라인(SL) 사이에 배치될 수 있다.
도 3b를 참조하면, 일 실시 예에 따른 2개 이상의 드레인 셀렉트 라인들(DSL1, DSL2)은 소스 셀렉트 라인(SSL) 보다 주변회로(PC)에 더 가깝게 배치될 수 있다.
반도체 메모리 장치(10B)는 게이트 적층체들(GST)과 주변회로(PC) 사이에 배치된 다수의 비트라인들(BL) 및 다수의 비트라인들(BL) 보다 주변회로(PC)로부터 더 멀리 이격된 소스 라인(SL)을 포함할 수 있다. 게이트 적층체들(GST)은 다수의 비트라인들(BL)과 소스 라인(SL) 사이에 배치될 수 있다.
다시, 도 3a 및 도 3b를 참조하면, 다수의 비트라인들(BL)은 다양한 도전물로 형성될 수 있다. 소스 라인(SL)은 도프트 반도체막을 포함할 수 있다. 일 실시 예로서, 소스 라인(SL)은 n형 도프트 실리콘막을 포함할 수 있다.
도면에 도시되진 않았으나, 주변회로(PC)는 다양한 구조의 인터커넥션들을 통해 다수의 비트라인들(BL), 소스 라인(SL), 및 다수의 워드라인들(WL1 내지 WLn)에 전기적으로 연결될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 메모리 셀 어레이의 일부를 나타내는 사시도이다.
도 4를 참조하면, 메모리 셀 어레이(20)는 슬릿(SI)에 의해 서로 분리된 게이트 적층체들(GST), 게이트 적층체들(GST) 각각을 관통하는 채널구조체들(CH)을 포함할 수 있다.
슬릿(SI)은 수직구조(VS)로 채워질 수 있다. 일 실시 예로서, 수직구조(VS)는 절연물을 포함할 수 있다.
게이트 적층체들(GST) 각각은 일방향으로 교대로 적층된 층간 절연막들(ILD) 및 게이트 전극들(GA)을 포함할 수 있다. 이하, 층간 절연막들(ILD) 및 게이트 전극들(GA)이 교대로 적층되는 방향을 적층방향으로 명명한다.
게이트 전극들(GA) 중 최하층에 배치된 적어도 하나 이상의 게이트 전극은 소스 셀렉트 라인으로 활용될 수 있으며, 최상층에 배치된 적어도 하나 이상의 게이트 전극은 드레인 셀렉트 라인으로 활용될 수 있다.
게이트 전극들(GA)은 도프트 반도체, 금속, 금속 실리사이드 또는 금속 질화막 중 적어도 어느 하나를 포함할 수 있다. 게이트 전극들(GA)은 메모리 셀의 게이트 전극 또는 셀렉트 트랜지스터의 게이트 전극으로 이용될 수 있다.
채널구조체(CH)는 상기 적층방향으로 연장되고, 게이트 전극들(GA)로 둘러싸일 수 있다.
본 발명의 실시 예에 따른 채널구조체(CH)는 다중막 구조를 가지는 채널막(117)을 포함할 수 있다. 예를 들어, 채널막(117)은 제1 채널막(117A), 제2 채널막(117B), 및 제3 채널막(117C)을 포함하여 구성될 수 있다. 일 실시 예로써, 제1 채널막(117A) 및 제3 채널막(117C)은 폴리 실리콘(Si)으로 형성될 수 있으며, 제2 채널막(117B)은 폴리 실리콘(Si) 대비 전자 이동도(electron mobility)가 높은 실리콘 게르마늄(SiGe)으로 형성될 수 있다. 다른 실시 예로써, 제1 채널막(117A) 및 제3 채널막(117C)은 실리콘 게르마늄(SiGe)으로 형성될 수 있으며, 제2 채널막(117B)은 폴리 실리콘(Si)으로 형성될 수 있다. 이로 인하여, 채널막(117)의 채널 모빌리티가 개선되어 메모리 셀들의 전기적 특성이 향상될 수 있다.
본 발명의 실시 예에서는 앞서 설명한 도 3a에 도시된 바와 같이 게이트 적층체들(GST) 중 최하부에 배치된 적어도 하나 이상의 게이트 적층체들을 소스 셀렉트 라인으로 활용하고 최상부에 배치된 적어도 하나 이상의 게이트 적층체들을 드레인 셀렉트 라인으로 활용하는 것을 일예로 설명하였다. 그러나, 이에 한정되지 않고 앞서 설명한 도 3b에 도시된 바와 같이 게이트 적층체들(GST) 중 최하부에 배치된 적어도 하나 이상의 게이트 적층체들을 드레인 셀렉트 라인으로 활용하고 최상부에 배치된 적어도 하나 이상의 게이트 적층체들을 소스 셀렉트 라인으로 활용할 수 있다.
도 5는 도 4의 A 영역을 확대하여 나타낸 도면이다.
도 5를 참조하면, 채널구조체(CH)는 수직 방향으로 연장되는 블로킹 절연막(111), 전하 저장막(113), 터널 절연막(115), 제1 채널막(117A), 제2 채널막(117B), 제3 채널막(117C) 및 코어 절연막(119)을 포함하여 구성될 수 있다.
코어 절연막(119)은 채널구조체(CH)의 중심 영역에서 수직 방향으로 연장되며, 산화막과 같은 절연막으로 형성될 수 있다.
제1 채널막(117A), 제2 채널막(117B), 제3 채널막(117C)은 셀 스트링의 채널영역으로서 이용될 수 있다. 예를 들어, 일 실시 예로써, 제1 채널막(117A) 및 제3 채널막(117C)은 폴리 실리콘(Si)으로 형성될 수 있으며, 제2 채널막(117B)은 실리콘 게르마늄(SiGe)으로 형성될 수 있다. 제1 채널막(117A)은 터널 절연막(115)과 접촉하는 계면에서 실리콘 산화막(SiO2)을 포함할 수 있다. 제3 채널막(117C)은 코어 절연막(119)과 접촉하는 계면에서 실리콘 산화막(SiO2)을 포함할 수 있다.
다른 실시 예로써, 제1 채널막(117A) 및 제3 채널막(117C)은 실리콘 게르마늄(SiGe)으로 형성될 수 있으며, 제2 채널막(117B)은 폴리 실리콘(Si)으로 형성될 수 있다. 제1 채널막(117A) 및 제3 채널막(117C)에 의하여 채널막의 전자 이동도가 개선된다. 또한, 제2 채널막(117B)은 제1 채널막(117A) 및 제3 채널막(117C)에 의해 장력(tensile stress)을 받으며, 이에 따라 제2 채널막(117B)의 전자 이동도도 향상될 수 있다.
터널 절연막(115)은 제1 채널막(117A)의 측벽을 감쌀 수 있다. 터널 절연막(115)은 전하 터널링이 가능한 실리콘 산화막으로 형성될 수 있다.
전하 저장막(113)은 터널 절연막(115)의 측벽을 감쌀 수 있다. 전하 저장막(113)은 파울러 노드 하임 터널링을 이용하여 변경되는 데이터를 저장할 수 있는 물질막으로 형성될 수 있다. 일 실시 예로서, 전하 저장막(113)은 전하 트랩 질화막으로 형성될 수 있다.
블로킹 절연막(111)은 전하 저장막(113)의 측벽을 감쌀 수 있다. 블로킹 절연막(111)은 전하 차단이 가능한 산화막을 포함할 수 있다.
상술한 바와 같이 본원 발명의 실시 예에서는 제1 및 제3 채널막(117A, 117C)을 폴리 실리콘으로 형성하고, 제2 채널막(117B)을 폴리 실리콘보다 전자 이동도가 높은 실리콘 게르마늄으로 형성하여 채널막의 채널 이동도를 개선할 수 있다. 또한 제2 채널막(117B)을 폴리 실리콘으로 형성하고, 제1 및 제3 채널막(117A, 117C)을 폴리 실리콘보다 전자 이동도가 높은 실리콘 게르마늄으로 형성하여 채널막의 채널 이동도를 개선할 수 있다.
도 6a 내지 도 6f는 본 발명의 일 실시 예에 따른 메모리 셀 어레이의 제조방법을 나타내는 단면도들이다.
도 6a를 참조하면, 층간 절연막들(101) 및 희생막들(103)이 교대로 적층된 적층체(ST)를 형성할 수 있다. 적층체(ST)는 주변회로를 포함하는 기판(미도시) 상에 형성될 수 있다.
희생막들(103)은 층간 절연막들(101)과 다른 물질로 형성될 수 있다. 예를 들어, 층간 절연막들(101)은 실리콘 산화막등의 산화물로 형성될 수 있다. 희생막들(103)은 층간 절연막들(101)과 식각률이 다른 물질로 형성될 수 있다. 예를 들어, 희생막들(103)은 실리콘 질화막등의 질화물로 형성될 수 있다.
도 6b를 참조하면, 적층체(ST)를 관통하는 홀들(105)을 형성한다. 이 후, 홀들(105)의 측벽에 블로킹 절연막(111), 전하 저장막(113), 터널 절연막(115)을 순차적으로 형성할 수 있다.
블로킹 절연막(111)은 전하 차단이 가능한 산화막을 포함할 수 있다. 일 실시 예로서, 블로킹 절연막(111)은 Al2O3으로 형성될 수 있다.
전하 저장막(113)은 전하 트랩막으로 형성되거나, 도전성 나노닷을 포함하는 물질막으로 형성되거나, 상변화 물질막으로 형성될 수 있다. 예를 들어, 전하 저장막(113)은 파울러 노드 하임 터널링(Fowler-Nordheim tunneling)을 이용하여 변경되는 데이터를 저장할 수 있다. 이를 위해, 전하 저장막(113)은 전하 트랩이 가능한 실리콘 질화막으로 형성될 수 있다.
터널 절연막(115)은 전하 터널링이 가능한 실리콘 산화막으로 형성될 수 있다.
도 6c를 참조하면, 홀들(105) 내부의 터널 절연막(115) 측벽에 제1 채널막(117A), 제2 채널막(117B), 및 제3 채널막(117C)을 순차적으로 형성한다.
제1 채널막(117A) 및 제3 채널막(117C)은 폴리 실리콘(Si)으로 형성될 수 있으며, 제2 채널막(117B)은 실리콘 게르마늄(SiGe)으로 형성될 수 있다. 제1 채널막(117A), 제2 채널막(117B), 및 제3 채널막(117C)은 ALD 공정을 이용하여 형성될 수 있다. 제1 채널막(117A), 제2 채널막(117B), 및 제3 채널막(117C) 형성 공정 시 Si 사이클과 Ge 사이클을 회수를 조절하는 수퍼 사이클(super cycle) 방식을 이용하여 제1 채널막(117A), 제2 채널막(117B), 및 제3 채널막(117C)을 구분하여 형성할 수 있으며, 제2 채널막(117B)의 Si과 Ge의 조성비율도 조절 가능하다.
터널 절연막(115)의 계면에 형성되는 제1 채널막(117A)의 일부는 실리콘 산화막으로 치환되어 형성될 수 있다.
도 6d를 참조하면, 홀들(105)의 중심 영역을 코어 절연막(119)으로 채워 채널구조체(121)를 형성한다. 코어 절연막(119)은 산화막으로 형성될 수 있다. 코어 절연막(119) 형성 공정 시 코어 절연막(119)과 접촉하는 제3 채널막(117C)의 일부는 실리콘 산화막으로 치환되어 형성될 수 있다.
도 6e를 참조하면, 적층체(ST)를 관통하는 슬릿(SI)을 형성할 수 있다. 슬릿(SI)에 의해 도 6c에 도시된 희생막들(103)의 측벽이 노출될 수 있다. 이 후, 슬릿(SI)을 통해 도 6c에 도시된 희생막들(103)을 제거할 수 있다. 이로써, 블로킹 절연막(111)의 측부를 노출하는 개구부들이 형성될 수 있다. 개구부들은 층간 절연막들(101) 사이에 정의될 수 있다.
도 6f를 참조하면, 희생막들이 제거된 공간, 즉 개구부들에 게이트 전극들(131)을 채울 수 있다. 예를 들어, 개구부들이 채워지도록 도전물을 증착한 후 슬릿에 의해 도전물이 게이트 전극들(131)로 분리되도록 슬릿 내부의 도전물을 제거할 수 있다. 이 후, 슬릿을 절연물질로 채워 수직구조(133)를 형성한다.
본 발명의 일 실시 예에서는 제1 및 제3 채널막(117A, 117C)을 폴리 실리콘으로 형성하고 제2 채널막(117B)을 폴리 실리콘보다 전자 이동도가 높은 실리콘 게르마늄으로 형성하여 채널막의 전자 이동도를 개선할 수 있다.
상술한 실시 예에서는 제1 및 제3 채널막(117A, 117C)을 폴리 실리콘으로 형성하고 제2 채널막(117B)을 실리콘 게르마늄으로 형성하였으나, 다른 실시 예에서 제1 및 제3 채널막(117A, 117C)을 실리콘 게르마늄으로 형성하고 제2 채널막(117B)을 폴리 실리콘으로 형성할 수 있다. 이 경우, 제1 및 제3 채널막(117A, 117C)의 전자 이동도에 의해 채널막의 전자 이동도가 개선되고, 제1 및 제3 채널막(117A, 117C)에 의한 장력에 의해 제2 채널막(117B)의 전자 이동도가 개선될 수 있다. 또한 제1 및 제3 채널막(117A, 117C)은 터널 절연막(115) 및 코어 절연막(119)에 의한 압축응력(compressive stress)의 완충 및 터널 절연막(115) 및 코어 절연막(119)으로부터 확산되는 산소의 확산을 방지하여 채널막(117A, 117B, 117C)의 전자 이동도가 개선될 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 메모리 셀 어레이의 일부를 나타내는 사시도이다.
도 7을 참조하면, 메모리 셀 어레이(20)는 슬릿(SI)에 의해 서로 분리된 게이트 적층체들(GST), 게이트 적층체들(GST) 각각을 관통하는 채널구조체들(CH)을 포함할 수 있다.
슬릿(SI)은 수직구조(VS)로 채워질 수 있다. 일 실시 예로서, 수직구조(VS)는 절연물을 포함할 수 있다.
게이트 적층체들(GST) 각각은 일방향으로 교대로 적층된 층간 절연막들(ILD) 및 게이트 전극들(GA)을 포함할 수 있다. 이하, 층간 절연막들(ILD) 및 게이트 전극들(GA)이 교대로 적층되는 방향을 적층방향으로 명명한다.
게이트 전극들(GA) 중 최하층에 배치된 적어도 하나 이상의 게이트 전극은 소스 셀렉트 라인으로 활용될 수 있으며, 최상층에 배치된 적어도 하나 이상의 게이트 전극은 드레인 셀렉트 라인으로 활용될 수 있다.
게이트 전극들(GA)은 도프트 반도체, 금속, 금속 실리사이드 또는 금속 질화막 중 적어도 어느 하나를 포함할 수 있다. 게이트 전극들(GA)은 메모리 셀의 게이트 전극 또는 셀렉트 트랜지스터의 게이트 전극으로 이용될 수 있다.
채널구조체(CH)는 상기 적층방향으로 연장되고, 게이트 전극들(GA)로 둘러싸일 수 있다.
본 발명의 다른 실시 예에 따른 채널구조체(CH)는 다중막 구조를 가지는 채널막(118)을 포함할 수 있다. 예를 들어, 채널막(118)은 제1 채널막(118A) 및 제2 채널막(118B)을 포함하여 구성될 수 있다. 실시 예로써, 제1 채널막(118A)은 폴리 실리콘(Si)으로 형성될 수 있으며, 제2 채널막(118B)은 폴리 실리콘(Si) 대비 전자 이동도(electron mobility)가 높은 실리콘 게르마늄(SiGe)으로 형성될 수 있다. 다른 실시 예로써, 제1 채널막(118A)은 실리콘 게르마늄(SiGe)으로 형성될 수 있으며, 제2 채널막(118B)은 폴리 실리콘(Si)으로 형성될 수 있다. 이로 인하여, 채널막(118)의 채널 모빌리티가 개선되어 메모리 셀들의 전기적 특성이 향상될 수 있다.
본 발명의 실시 예에서는 앞서 설명한 도 3a에 도시된 바와 같이 게이트 적층체들(GST) 중 최하부에 배치된 적어도 하나 이상의 게이트 적층체들을 소스 셀렉트 라인으로 활용하고 최상부에 배치된 적어도 하나 이상의 게이트 적층체들을 드레인 셀렉트 라인으로 활용하는 것을 일예로 설명하였다. 그러나, 이에 한정되지 않고 앞서 설명한 도 3b에 도시된 바와 같이 게이트 적층체들(GST) 중 최하부에 배치된 적어도 하나 이상의 게이트 적층체들을 드레인 셀렉트 라인으로 활용하고 최상부에 배치된 적어도 하나 이상의 게이트 적층체들을 소스 셀렉트 라인으로 활용할 수 있다.
도 8은 도 7의 B 영역을 확대하여 나타낸 도면이다
도 8을 참조하면, 채널구조체(CH)는 수직 방향으로 연장되는 블로킹 절연막(111), 전하 저장막(113), 터널 절연막(115), 제1 채널막(118A), 제2 채널막(118B), 및 코어 절연막(119)을 포함하여 구성될 수 있다.
코어 절연막(119)은 채널구조체(CH)의 중심 영역에서 수직 방향으로 연장되며, 산화막과 같은 절연막으로 형성될 수 있다.
제1 채널막(118A) 및 제2 채널막(118B)은 셀 스트링의 채널영역으로서 이용될 수 있다. 예를 들어, 일 실시 예로써, 제1 채널막(118A)은 폴리 실리콘(Si)으로 형성될 수 있으며, 제2 채널막(118B)은 실리콘 게르마늄(SiGe)으로 형성될 수 있다. 제1 채널막(118A)은 터널 절연막(115)과 접촉하는 계면에서 실리콘 산화막(SiO2)을 포함할 수 있다. 제2 채널막(118B)은 코어 절연막(119)과 접촉하는 계면에서 실리콘 산화막(SiO2)을 포함할 수 있다.
다른 실시 예로써, 제1 채널막(118A)은 실리콘 게르마늄(SiGe)으로 형성될 수 있으며, 제2 채널막(118B)은 폴리 실리콘(Si)으로 형성될 수 있다.
상술한 바와 같이 본원 발명의 다른 실시 예에서는 채널막을 실리콘 게르마늄을 포함하는 이중막으로 형성할 수 있으며, 실리콘 게르마늄에 의해 채널막의 전자 이동도가 개선된다.
터널 절연막(115)은 제1 채널막(118A)의 측벽을 감쌀 수 있다. 터널 절연막(115)은 전하 터널링이 가능한 실리콘 산화막으로 형성될 수 있다.
전하 저장막(113)은 터널 절연막(115)의 측벽을 감쌀 수 있다. 전하 저장막(113)은 파울러 노드 하임 터널링을 이용하여 변경되는 데이터를 저장할 수 있는 물질막으로 형성될 수 있다. 일 실시 예로서, 전하 저장막(113)은 전하 트랩 질화막으로 형성될 수 있다.
블로킹 절연막(111)은 전하 저장막(113)의 측벽을 감쌀 수 있다. 블로킹 절연막(111)은 전하 차단이 가능한 산화막을 포함할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 메모리 시스템(1100)의 구성을 나타내는 블록도이다.
도 9를 참조하면, 메모리 시스템(1100)은 반도체 메모리 장치(1120)와 메모리 컨트롤러(1110)를 포함한다.
반도체 메모리 장치(1120)는 복수의 층간 절연막들과 복수의 게이트 전극들이 교번적으로 적층된 적층 구조체를 관통하는 복수의 채널구조체를 포함한다. 복수의 채널구조체는 블로킹 절연막, 전하 저장막, 터널 절연막, 채널막, 및 코어 절연막을 포함하여 구성될 수 있다. 일 실시 예에서, 채널막은 다중막으로 형성될 수 있으며, 다중막은 폴리 실리콘막 및 실리콘 게르마늄막을 포함할 수 있다.
반도체 메모리 장치(1120)는 복수의 플래시 메모리 칩들로 구성된 멀티-칩 패키지일 수 있다.
메모리 컨트롤러(1110)는 반도체 메모리 장치(1120)를 제어하도록 구성되며, SRAM(Static Random Access Memory)(1111), CPU(Central Processing Unit: 1112), 호스트 인터페이스(1113), 에러정정블록(Error Correction Block)(1114), 메모리 인터페이스(1115)를 포함할 수 있다. SRAM(1111)은 CPU(1112)의 동작 메모리로 사용되고, CPU(1112)는 메모리 컨트롤러(1110)의 데이터 교환을 위한 제반 제어 동작을 수행하고, 호스트 인터페이스(1113)는 메모리 시스템(1100)과 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 또한, 에러정정블록(1114)은 메모리 장치(1120)로부터 리드된 데이터에 포함된 에러를 검출 및 정정하고, 메모리 인터페이스(1115)는 메모리 장치(1120)와의 인터페이싱을 수행한다. 이 밖에도 메모리 컨트롤러(1110)는 호스트와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(Read Only Memory) 등을 더 포함할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 컴퓨팅 시스템의 구성을 나타내는 블록도이다.
도 10을 참조하면, 본 발명의 실시 예에 따른 컴퓨팅 시스템(1200)은 시스템 버스(1260)에 전기적으로 연결된 CPU(1220), RAM(Random Access Memory: 1230), 유저 인터페이스(1240), 모뎀(1250), 메모리 시스템(1210)을 포함할 수 있다. 컴퓨팅 시스템(1200)은 모바일 장치일 수 있다.
메모리 시스템(1210)은 반도체 메모리 장치(1212) 및 메모리 컨트롤러(1211)로 구성될 수 있다. 반도체 메모리 장치(1212)는 복수의 층간 절연막들과 복수의 게이트 전극들이 교번적으로 적층된 적층 구조체를 관통하는 복수의 채널구조체를 포함한다. 복수의 채널구조체는 블로킹 절연막, 전하 저장막, 터널 절연막, 채널막, 및 코어 절연막을 포함하여 구성될 수 있다. 일 실시 예에서, 채널막은 다중막으로 형성될 수 있으며, 다중막은 폴리 실리콘막 및 실리콘 게르마늄막을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 반도체 메모리 장치
PC : 주변 회로
20 : 메모리 셀 어레이
31 :전압생성부
33 : 로우디코더
35 : 제어회로
37 : 페이지 버퍼 그룹
111 : 블로킹 절연막
113 : 전하 저장막
115 : 터널 절연막
117, 118 : 채널막
119 : 코어 절연막
CH : 채널구조체

Claims (20)

  1. 기판 상에 교번적으로 적층된 복수의 층간 절연막들 및 복수의 게이트 전극들을 포함하는 적층체; 및
    상기 적층체를 수직 방향으로 관통하는 복수의 채널구조들을 포함하며,
    상기 복수의 채널구조들 각각은 상기 기판 방향으로 수직 연장되는 코어 절연막, 제1 채널막, 제2 채널막, 터널 절연막, 전하 저장막을 포함하며,
    상기 제1 채널막의 전자 이동도는 상기 제2 채널막의 전자 이동도보다 높은 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제1 채널막은 실리콘 게르마늄막이며, 상기 제2 채널막은 폴리 실리콘막인 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제1 채널막은 상기 코어 절연막의 표면을 감싸고, 상기 제2 채널막은 상기 제1 채널막의 표면을 감싸는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 제1 채널막과 상기 코어 절연막의 계면 사이에 형성된 제3 채널막을 더 포함하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제3 채널막은 폴리 실리콘막인 반도체 메모리 장치.
  6. 기판 상에 교번적으로 적층된 복수의 층간 절연막들 및 복수의 게이트 전극들을 포함하는 적층체; 및
    상기 적층체를 수직 방향으로 관통하는 복수의 채널구조들을 포함하며,
    상기 복수의 채널구조들 각각은 상기 기판 방향으로 수직 연장되는 코어 절연막, 제1 채널막, 제2 채널막, 터널 절연막, 전하 저장막을 포함하며,
    상기 제1 채널막은 상기 코어 절연막을 감싸고, 상기 제2 채널막은 상기 제1 채널막을 감싸며,
    상기 제2 채널막의 전자 이동도는 상기 제1 채널막의 전자 이동도보다 높은 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제1 채널막은 폴리 실리콘막이며, 상기 제2 채널막은 실리콘 게르마늄막인 반도체 메모리 장치.
  8. 제 6 항에 있어서,
    상기 코어 절연막과 상기 제1 채널막 사이의 계면에 형성된 제3 채널막을 더 포함하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 제3 채널막은 실리콘 게르마늄막인 반도체 메모리 장치.
  10. 제 8 항에 있어서,
    상기 제2 채널막 및 상기 제3 채널막은 상기 터널 절연막 및 상기 코어 절연막으로부터 산소가 확산되어 유입되는 것을 방지하는 반도체 메모리 장치.
  11. 제 8 항에 있어서,
    상기 제1 채널막은 상기 제2 채널막 및 상기 제3 채널막에 의한 장력에 의해 상기 전자 이동도가 상승하는 반도체 메모리 장치.
  12. 기판 상에 복수의 층간 절연막 및 복수의 희생막을 교번적으로 적층하여 적층체를 형성하는 단계;
    상기 적층체를 수직 방향으로 관통하는 복수의 홀들을 형성하는 단계; 및
    상기 복수의 홀들 각각의 측벽에 블로킹 절연막, 전하 저장막, 터널 절연막, 제1 채널막 및 제2 채널막을 순차적으로 형성하는 단계를 포함하며,
    상기 제2 채널막은 상기 제1 채널막보다 전자 이동도가 높은 물질막인 반도체 메모리 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제1 채널막은 폴리 실리콘막으로 형성하며, 상기 제2 채널막은 실리콘 게르마늄막으로 형성하는 반도체 메모리 장치의 제조 방법.
  14. 제 12 항에 있어서,
    상기 제2 채널막을 형성한 후, 상기 제2 채널막의 측벽에 제3 채널막을 형성하는 단계를 더 포함하는 반도체 메모리 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제3 채널막은 폴리 실리콘막으로 형성하는 반도체 메모리 장치의 제조 방법.
  16. 제 14 항에 있어서,
    상기 제1 채널막, 상기 제2 채널막, 상기 제3 채널막은 ALD 공정을 이용하여 형성하며, Si 사이클과 Ge 사이클을 횟수를 조절하는 수퍼 사이클(super cycle) 방식을 이용하여 형성하는 반도체 메모리 장치.
  17. 기판 상에 복수의 층간 절연막 및 복수의 희생막을 교번적으로 적층하여 적층체를 형성하는 단계;
    상기 적층체를 수직 방향으로 관통하는 복수의 홀들을 형성하는 단계; 및
    상기 복수의 홀들 각각의 측벽에 블로킹 절연막, 전하 저장막, 터널 절연막, 제1 채널막 및 제2 채널막을 순차적으로 형성하는 단계를 포함하며,
    상기 제1 채널막은 상기 제2 채널막보다 전자 이동도가 높은 물질막인 반도체 메모리 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 제1 채널막은 실리콘 게르마늄막으로 형성하며, 상기 제2 채널막은 폴리 실리콘막으로 형성하는 반도체 메모리 장치의 제조 방법.
  19. 제 17 항에 있어서,
    상기 제2 채널막을 형성한 후, 상기 제2 채널막의 측벽에 제3 채널막을 형성하는 단계를 더 포함하는 반도체 메모리 장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 제3 채널막은 실리콘 게르마눔막으로 형성하는 반도체 메모리 장치의 제조 방법.

KR1020210002196A 2021-01-07 2021-01-07 반도체 메모리 장치 및 이의 제조 방법 KR20220099843A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210002196A KR20220099843A (ko) 2021-01-07 2021-01-07 반도체 메모리 장치 및 이의 제조 방법
US17/377,117 US11882703B2 (en) 2021-01-07 2021-07-15 Semiconductor memory device with high electron mobility channels and method of manufacturing the same
CN202110928835.3A CN114743986A (zh) 2021-01-07 2021-08-13 半导体存储器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210002196A KR20220099843A (ko) 2021-01-07 2021-01-07 반도체 메모리 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220099843A true KR20220099843A (ko) 2022-07-14

Family

ID=82218845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210002196A KR20220099843A (ko) 2021-01-07 2021-01-07 반도체 메모리 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11882703B2 (ko)
KR (1) KR20220099843A (ko)
CN (1) CN114743986A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220238546A1 (en) * 2021-01-26 2022-07-28 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101995910B1 (ko) 2013-03-26 2019-07-03 매크로닉스 인터내셔널 컴퍼니 리미티드 3차원 플래시 메모리
KR20150070819A (ko) * 2013-12-17 2015-06-25 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
US9685454B2 (en) * 2015-03-24 2017-06-20 Sandisk Technologies Llc Method of forming 3D vertical NAND with III-V channel
US10020317B2 (en) * 2015-08-31 2018-07-10 Cypress Semiconductor Corporation Memory device with multi-layer channel and charge trapping layer
KR102424370B1 (ko) * 2015-10-08 2022-07-22 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
US11139308B2 (en) * 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
KR102629466B1 (ko) 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102055942B1 (ko) * 2018-06-08 2019-12-16 한양대학교 산학협력단 수직형 메모리 소자 및 그의 제조 방법
KR20200081003A (ko) * 2018-12-27 2020-07-07 에스케이하이닉스 주식회사 복수의 채널층을 구비하는 비휘발성 메모리 장치
US11121153B1 (en) * 2020-02-25 2021-09-14 Sandisk Technologies Llc Three-dimensional memory devices containing structures for controlling gate-induced drain leakage current and method of making the same
US11710790B2 (en) * 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11587950B2 (en) * 2020-07-01 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same

Also Published As

Publication number Publication date
US11882703B2 (en) 2024-01-23
CN114743986A (zh) 2022-07-12
US20220216231A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
JP7187281B2 (ja) 不揮発性メモリ装置
KR102066743B1 (ko) 비휘발성 메모리 장치 및 그 형성방법
KR20190128895A (ko) 수직형 메모리 장치
US11943930B2 (en) Semiconductor memory device and methods of manufacturing and operating the same
US11882703B2 (en) Semiconductor memory device with high electron mobility channels and method of manufacturing the same
US11812613B2 (en) Semiconductor memory device including select transistor with low dielectric core insulating layer and method of manufacturing the same
US20220367485A1 (en) Semiconductor memory device and method of manufacturing the same
KR20200141841A (ko) 반도체 장치 및 그 제조방법
US20230200067A1 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
US20230247832A1 (en) Semiconductor memory device and manufacturing method thereof
US20230200068A1 (en) Semiconductor memory device and method of manufacturing the same
US20220367486A1 (en) Semiconductor memory device and method of manufacturing the same
US20220399366A1 (en) Semiconductor memory device and method of manufacturing the same
US20210399007A1 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
KR20230007880A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20220120974A (ko) 메모리 장치 및 그 제조방법
US20150171097A1 (en) Nonvolatile memory devices and methods of forming the same