KR20220099505A - 이방성 구리 전기도금에 의한 포토레지스트 분해능의 개선 - Google Patents

이방성 구리 전기도금에 의한 포토레지스트 분해능의 개선 Download PDF

Info

Publication number
KR20220099505A
KR20220099505A KR1020220001951A KR20220001951A KR20220099505A KR 20220099505 A KR20220099505 A KR 20220099505A KR 1020220001951 A KR1020220001951 A KR 1020220001951A KR 20220001951 A KR20220001951 A KR 20220001951A KR 20220099505 A KR20220099505 A KR 20220099505A
Authority
KR
South Korea
Prior art keywords
copper
plating
seed layer
substrate
anisotropic
Prior art date
Application number
KR1020220001951A
Other languages
English (en)
Other versions
KR102667535B1 (ko
Inventor
엠. 리프슈이츠 아리비오 알레조
지에린스키 알레안데르
함무디 사메르
에프. 라초스키 조셉
케이. 갈라더 마이클
윌리암슨 커티스
디. 프랜지 조나단
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Publication of KR20220099505A publication Critical patent/KR20220099505A/ko
Application granted granted Critical
Publication of KR102667535B1 publication Critical patent/KR102667535B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • C25D21/14Controlled addition of electrolyte components
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판의 특징부는, 선택적으로 증착된 시드 층 또는 포토레지스트 한정된 특징부의 시드 층을, 이방성 도금을 가능하게 하는 선택된 레벨러(leveler) 화합물 및 선택된 억제제 화합물을 함유하는 구리 전기도금 조성물로 구리 전기도금하는 단계를 포함하는 방법에 의해 구리 전기도금된다. 선택적으로, 시드 층은 구리 전기도금 전에 황 함유 촉진제의 수용액으로 처리될 수 있다.

Description

이방성 구리 전기도금에 의한 포토레지스트 분해능의 개선{IMPROVING PHOTORESIST RESOLUTION CAPABILITIES BY COPPER ELECTROPLATING ANISOTROPICALLY}
본 발명은 포토레지스트 한정된 특징부를 이방성으로 구리 전기도금함으로써 포토레지스트 분해능을 개선하는 방법에 관한 것이다. 더 구체적으로, 본 발명은 이방성 구리 전기도금을 가능하게 하는 선택된 레벨러(leveler) 화합물 및 선택된 억제제를 함유하는 수성 구리 전기도금 조성물로 기판의 포토레지스트 한정된 특징부의 시드 층을 이방성으로 구리 전기도금함으로써, 포토레지스트 한정된 특징부를 이방성으로 구리 전기도금하여 포토레지스트 분해능을 개선하는 방법에 관한 것이며, 선택적으로, 포토레지스트 한정된 특징부의 시드 층은 시드 층을 이방성으로 구리 전기도금하기 전에 황 함유 촉진제 화합물의 용액으로 처리될 수 있다.
전자 구성요소의 패키징 및 상호연결은 유전체 매트릭스 내에 회로 패턴을 생성하고 그러한 패턴을 구리와 같이, 전기 신호를 전송하는 금속으로 충전하는 능력에 의존한다. 전통적으로, 이러한 회로는 포토레지스트 패턴을 통해 구축되며, 패턴화된 마스크를 통해 노출시키고 노출된 재료를 후속하여 제거하는 공정은 전도성 시드 위에 오목한 비어 있는 특징부의 네트워크를 형성한다. 이러한 특징부는 시드 위의 전기도금에 의해 구리로 충전될 수 있어서, 포토레지스트 제거 및 시드의 에치-백(etch-back) 후에, 전도체 패턴이 수득된다. 이러한 회로 내의 특징부에는 전형적으로 다양한 치수의 라인, 패드, 비아, 기둥 및 관통-구멍이 포함된다.
충전 균일성 및 증착 품질의 제어는 전기도금된 증착물이 성장함에 따라 그와 상호작용하는 도금 배스(plating bath) 첨가제를 사용하여 전형적으로 달성된다. 첨가제에 의해 증착물의 다수의 미세구조 특성이 조정되는 반면, 도금된 특징부 자체의 형상은 포토레지스트에 의해서만 제어된다. 다시 말해, 포토레지스트는 구리 증착물이 성장함에 따라 구리 증착물을 함유하며 구리 증착물이 회로 패턴 이외의 임의의 형상을 취하는 것을 방지한다. 증착물이 포토레지스트 높이를 초과하여 성장하면, 형상이 충실하게 유지되지 않을 것으로 예상된다. 대부분의 경우에, 구리는 모든 방향에서 포토레지스트 위에 계속 도금되며, 그러한 거동은 등방성 도금 성장으로 지칭된다. 이러한 다방향 확장은, 예를 들어 인접한 특징부들을 결합하고 전체 아키텍처를 쓸모없게 만드는 회로 단락을 생성함으로써 회로의 무결성을 손상시킨다. 그 결과, 대부분의 산업 도금 공정에서, 포토레지스트 또는 패턴화 층은 적어도 목표 도금 증착물 높이만큼 두꺼워야 한다.
실용적인 측면에서, 매우 상이한 특징부 높이에 걸쳐 도금을 레벨링하고자 시도할 때 회로 브릿징(circuit bridging) 문제를 피하기 위해, 회로를 패키징하는 데 사용되는 포토레지스트는 특징부 자체보다 훨씬 더 높아야 한다. 최신 회로는 레벨링 첨가제에 대해 상이한 확산 제약을 갖는 포토레지스트의 작은 개방부 및 큰 개방부를 모두 포함하기 때문에, 본 발명자들은 하나의 크기의 목표 높이에 도달하는 것이 다른 크기를 상당히 더 높게 도금해야 함을 의미할 수 있음을 알게 되었다. 이는, 데이터 전송을 위한 더 미세한 라인이, 더 조밀한 구성요소에 증가하는 전력량을 제공하는 더 큰 특징부와 통합된 고주파수 및 고전력 응용 분야에서 특히 그러하다. 따라서, 현재 및 미래의 응용 분야는 비교적 더 두꺼운 포토레지스트 층에서 더 미세한 특징부를 이미지화할 필요성을 증가시킬 필요성을 계속해서 악화시킬 것이다.
도금 기술의 자연적 한계에서 비롯된 이러한 추세는 회로 제조에 대한 극적인 기술적 및 경제적 한계를 초래한다. 구체적으로, 도금된 특징부를 완전히 포함하고 레벨링 문제를 설명해야 하는 필요성은 포토레지스트, 포토이미지화 가능 재료 및 이미지화 도구의 해상도 한계를 확장시킬 것이다. 2 μm 라인 및 스페이스(L/S) 치수의 경우, 통상적인 포토레지스트 재료는 산업적 규모에서 6 μm보다 깊은 트렌치를 형성할 수 없다. 화학-증폭형 포토레지스트는 트렌치 깊이를 10 μm까지 확장시킬 수 있지만, 이는 이미지화 가능 재료 비용을 수백배 넘게 증가시키는 결과를 초래한다.
따라서 의도된 특징부 높이보다 더 얇은 포토레지스트로 작동시킬 수 있지만 그럼에도 불구하고 특징부 높이 전체에 걸쳐 패턴 형상을 유지할 수 있는 새로운 회로 도금 프로토콜을 개발하는 것이 유리할 것이다. 그렇게 하면 해상도를 증가시키거나 회로 설계 유연성을 증대시킬 수 있을 뿐만 아니라, 단순히 공정에 수반되는 포토레지스트의 부피를 줄임으로써 패턴화 층의 재료 비용을 절감할 수 있다.
그러한 공정을 가능하게 하기 위해, 도금막 성장이 기판에 수직인 방향으로 이방성으로 발생하도록 금속 도금 기술을 재설계할 필요가 있다. 이는 패턴화 층에 의해 구속되지 않은 임의의 증착물이 자연적인 전기장 분포로 인해 동시에 여러 방향으로 성장하는 현재의 공정과는 다르다.
따라서, 포토레지스트 한정된 특징부를 형성하기 위해 구리를 이방성으로 전기도금하는 방법이 필요하다.
본 발명은
a) 시드 층을 포함하는 기판을 제공하는 단계;
b) 선택적으로, 시드 층에 황 함유 촉진제를 포함하는 수성 처리 용액을 선택적으로 적용하는 단계(여기서, 수성 처리 용액의 pH는 3 이하 또는 9 이상임);
c) 구리 이온 공급원, 촉진제, 산, 클로라이드 공급원, 작업 전극 상의 구리 전기도금 조성물의 볼타모그램(voltammogram)의 음극파에서 α-피크 곡선을 생성하는 억제제, 및 레벨러를 포함하는 구리 전기도금 조성물을 제공하는 단계(여기서, 레벨러는 이미다졸과 부틸디글리시딜 에테르의 반응 생성물의 공중합체 또는 이미다졸과 페닐이미다졸의 반응 생성물의 공중합체임);
d) 시드 층을 포함하는 기판을 구리 전기도금 조성물과 접촉시키는 단계; 및
e) 기판의 시드 층 상에 구리를 이방성으로 전기도금하는 단계를 포함하는 방법에 관한 것이다.
추가로 본 발명은
a) 시드 층을 포함하는 기판을 제공하는 단계;
b) 시드 층을 포토레지스트로 코팅하는 단계;
c) 포토레지스트를 이미지화하여 기판 상에 패턴을 형성하고 시드 층을 선택적으로 노출시키는 단계;
d) 선택적으로, 황 함유 촉진제를 포함하는 수성 처리 용액을 노출된 시드 층에 적용하는 단계(여기서, 수성 처리 용액은 pH가 3 이하 또는 9 이상임);
e) 구리 이온 공급원, 촉진제, 산, 클로라이드 공급원, 작업 전극 상의 구리 전기도금 조성물의 볼타모그램의 음극파에서 α-피크 곡선을 생성하는 억제제, 및 레벨러를 포함하는 구리 전기도금 조성물을 제공하는 단계(여기서, 레벨러는 이미다졸과 부틸디글리시딜 에테르의 반응 생성물의 공중합체 또는 이미다졸과 페닐이미다졸의 반응 생성물의 공중합체임);
f) 시드 층을 포함하는 기판을 구리 전기도금 조성물과 접촉시키는 단계; 및
g) 기판의 시드 층 상에 이방성 구리를 이방성으로 전기도금하는 단계를 포함하는 방법에 관한 것이다.
또한 본 발명은, 특징부 브로드닝(broadening)을 초래하지 않고서 주변 포토레지스트의 높이보다 적어도 2 μm 더 높은 높이로 증착되고, 기판의 평면에 대해 80 내지 90°로 배향된 비간섭성 경계(incoherent boundary)를 포함하고, 기판의 평면에 대해 40 내지 50°로 배향된 동시 쌍정 경계(concurrent twinned boundary)를 포함하는 구리 증착물을 포함하는 물품에 관한 것이다.
본 발명의 방법은, 전기도금된 층 두께가 포토레지스트의 두께보다 상당히 더 높은 경우에도 유지되는 상이한 형상 및 크기를 갖는 특징부를 이방성으로 구리 전기도금하는 것을 가능하게 한다. 본 발명의 방법은, 상이한 종횡비 및 형상이 단일 층 도는 도금 단계에서 조합된 경우에도 높이가 유지될 수 있는 레벨링된 특징부의 형성을 가능하게 한다. 본 발명의 추가 이점은 본 명세서의 개시 및 예를 읽음으로써 당업자에게 명백해질 것이다.
도 1은 α-피크 및 ΔV를 나타내는 전류 (A) 대 전위 (V)의 볼타모그램이다.
도 2a 2b는 각각 본 발명의 등방성 구리 특징부 및 이방성 구리 특징부의 예시이다.
도 3은 본 발명의 구리 특징부의 표면 활성화 방법 및 이방성 도금의 예시이다.
도 4a4b는 등방성 또는 이방성 전기도금 제형으로 도금된 구리 라인 특징부들 사이의 비간섭성(A) 및 (111)-쌍정(B) 결정립계의 배향의 차이를 나타내는 푸리에 변환 맵이다.
본 명세서 전반에 걸쳐 사용되는 바와 같이, 다음의 약어는 문맥상 명백하게 달리 나타나지 않는 한 다음과 같은 의미를 갖는다: A = 암페어; A/dm2 = 암페어/제곱데시미터; ASD = A/dm2; V = 전압 = 전위; ℃ = 섭씨 도; g = 그램; mg = 밀리그램; L = 리터; mL = 밀리리터; ppm = 백만분율; ppb = 십억분율; M = 몰/리터; mol = 몰; nm = 나노미터; μm = 미크론 = 마이크로미터; mm = 밀리미터; cm = 센티미터; EBSD = 전자 후방산란 분광법; SEM = 주사 전자 현미경법; DI = 탈이온; Mw = 중량 평균 분자량; MES = 2-메르캅토-에탄술폰산; NaOH = 수산화나트륨; PEG = 폴리에틸렌 글리콜; EO = 에틸렌 옥시드; PO = 프로필렌 옥시드; PR = 포토레지스트; H2SO4 = 황산; Cu = 구리; Ti = 티타늄; Pt = 백금; 및 PCB = 인쇄 회로 기판.
본 명세서 전반에 사용되는 바와 같이, 용어 "배스" 및 "조성물"은 상호 교환가능하게 사용된다. "도금" 및 "전기도금"은 본 명세서 전반에서 상호 교환가능하게 사용된다. "(hkl)"이라는 표현은 밀러 지수(Miller Indice)이며 격자 내의 특정 결정면을 정의한다. 용어 "밀러 지수(hkl)"는 평면(또는 임의의 평행한 평면)이 고체의 주요 결정학적 축과 교차하는 방식을 고려하여 정의되는 결정면의 표면의 배향(즉, 기준 좌표 - 결정에서 정의되는 바와 같은 x, y, 및 z 축, 여기서 x = h, y = k 및 z = l임)을 의미하며, 여기서, 일련의 숫자 (hkl)은 교차점을 정량화하며 평면을 식별하는 데 사용된다. 용어 "평면"은 평면 내의 임의의 두 점을 연결하는 직선이 완전히 놓이는 (길이와 폭을 갖는) 2차원 표면을 의미한다. 용어 "결정면 (111) 배향 풍부화 화합물"은 금속이 화학 화합물과 접촉하는 영역에서 결정면 (111) 배향을 갖는 금속 결정립, 예컨대 구리 금속 결정립의 노출을 증가시키는 화학 화합물을 의미한다. 용어 "종횡비"는 특징부가 도금되는 표면의 폭에 대한 특징부의 높이의 비를 의미한다. 본 명세서에 사용되는 바와 같이 용어 "ppm"은 mg/L과 같다. 용어 "수성" 또는 "수계"는 용매가 물임을 의미한다. "억제제"는 전기도금 동안 금속의 도금 속도를 억제하는 유기 첨가제를 지칭한다. 용어 "촉진제"는 금속의 도금 속도를 증가시키는 유기 화합물을 의미하며, 그러한 화합물은 보통 광택제(brightener)로 지칭된다. 용어 "레벨러"는 균일한 금속 증착물을 가능하게 하며 전기도금 배스의 균일 전착성(throwing power)을 개선할 수 있는 유기 화합물을 의미한다. 본 발명의 범위 내에서 용어 "이방성"은 구리 증착물이 수평 방향에 비해 주로 수직 방향으로 성장하도록 하는 재료의 상이한 방향 또는 부분에서의 방향적으로 또는 국부적으로 의존적인 상이한 특성들을 의미한다. 본 발명의 범위 내에서 용어 "등방성"은 구리 성장이 수직 방향과 수평 방향에서 실질적으로 동일하게 일어나는 재료의 상이한 방향 또는 부분에서의 균일한 비-방향성 또는 동일한 특성들을 의미한다. 용어 "모폴로지"는 특징부의 높이, 길이 및 폭과 같은 물리적 치수, 및 표면 외관을 의미한다. 용어 "조성물", "용액" 및 "활성화제 에칭제(activator etch)"는 본 명세서 전반에서 상호 교환가능하게 사용된다. 용어 "개구"는 개방부를 의미하며, 비아, 관통-구멍, 트렌치 및 실리콘 관통 비아를 포함하지만 이로 한정되지 않는다. 관사("a" 및 "an")는 단수형 및 복수형을 지칭한다. 달리 언급되지 않는 한, 퍼센트 단위의 모든 양은 중량 기준이다. 모든 수치 범위는 그러한 수치 범위가 합계 100%로 제한됨이 명확한 경우를 제외하고는, 포괄적이며 임의의 순서로 조합가능하다.
본 발명은 이방성 구리 전기도금에 의해, 특징부의 기판에 실질적으로 수직이거나 90°인 비간섭성 구리 결정립계(0° 내지 15°, 바람직하게는 0° 초과 그러나 15° 미만의 인접 결정립들 사이의 오배향(misorientation)을 갖는 결정립계) 또는 기판에 대해 비스듬한 각도, 예컨대 65°로 선택적으로 성장하는 쌍정 구리 결정립계(경계의 원자들이 둘 모두의 인접 결정립의 격자에 의해 공유되는 결정립계)의 형성과 함께 이방성 구리 증착물이 형성될 수 있게 한다. 대조적으로, 등방성 전기도금 성장을 나타내는 전형적인 구리 증착물은 기판에 대해 80° 미만으로 배향된 비간섭성 경계, 또는 선택적 배향을 전혀 나타내지 않는 비간섭성 경계를 나타낸다. 이방성 성능은 전기도금된 구리 증착물 내의 비간섭성 경계의 이러한 선택적 배향으로 인해 발생하기 때문에, 성능은 형상 및 간격에 덜 의존적이다. 다시 말해, 이방성 도금은 구리의 내부 구조에 의해 유도되기 때문에, 일단 개시되면, 도금 첨가제와의 지속적인 표면 상호작용에 덜 의존적이다. 따라서, 등방성 도금 배스에서 전형적으로 관찰되는 다양한 크기의 특징부들 사이의 도금 첨가제 활성의 차이가 이방성 도금 배스에서는 뚜렷하지 않다. 이러한 이유로, 본 발명의 방법은 상이한 크기(즉 1 내지 100 μm의 라인 폭, 바람직한 크기 범위는 1 내지 10 μm임), 간격(즉, 1 내지 100 μm의 간격, 바람직한 간격 범위는 1 내지 10 μm임) 및 종횡비(즉, 0.1 내지 5의 종횡비, 바람직한 간격은 1 내지 5임)를 갖는 특징부들의 동시 이방성 성장을 가능하게 한다.
본 발명의 방법 및 조성물은 인쇄 회로 기판, 및 유전체 웨이퍼의 전기 전도성을 가능하게 하는 구리 시드 층과 같은 시드 층을 갖는 유전체 또는 반도체 웨이퍼와 같은 그러나 이로 한정되지 않는 다수의 기판의 이방성 구리 전기 도금에 사용될 수 있다. 그러한 유전체 웨이퍼는 실리콘 웨이퍼, 예컨대 단결정질, 다결정질 및 비정질 규소, 플라스틱, 예컨대 Ajinomoto 빌드-업 필름(ABF), 아크릴로니트릴 부타디엔 스티렌(ABS), 에폭시드, 폴리이민, 폴리에틸렌 테레프탈레이트(PET), 실리카 또는 알루미나 충전된 수지를 포함하지만 이로 한정되지 않는다.
본 발명의 방법 및 조성물은 이방성 구리 층 또는 이방성 구리 특징부, 예를 들어 전기 회로, 기둥, 본드 패드 및 라인 스페이스 특징부를 전기도금할 수 있다. 본 발명의 조성물 및 방법은 또한 구리를 관통 구멍, 비아, 트렌치 및 TSV에 이방성으로 전기도금하는 데 사용될 수 있다.
구리 특징부, 예컨대 전기 회로, 기둥, 본드 패드, 비아 및 라인 특징부뿐만 아니라 PCB 및 유전체 웨이퍼의 다른 융기된 특징부가, 특징부를 한정하기 위한 패턴화된 마스크, 포토-툴, 또는 이미지화된 포토레지스트를 사용하거나 사용하지 않고서 도금될 수 있다. 일반적으로, 이미지화는 기판 상에 특징부를 한정하기 위해 포토레지스트를 사용하여 수행된다. 통상적인 포지티브 및 네거티브 포토레지스트 둘 모두가 기판을 이미지화하는 데 사용될 수 있다. 본 발명의 구리 전기도금 방법 및 조성물은 이방성 구리 증착물, 예를 들어 융기된 특징부가 이미지화된 포토레지스트 층의 높이의 12배가 넘는 높이로 도금될 수 있게 하며, 등방성 도금이 최소화되거나 전혀 없이 모폴로지를 여전히 유지할 수 있게 한다.
본 발명의 구리 전기도금 조성물로 전기도금되는 기판의 영역 또는 섹션은, 기판의 선택된 영역 또는 섹션을 구리 전기도금을 위해 전도성으로 만들기 위해 시드 층, 예컨대 구리 시드 층을 포함한다. 바람직하게는, 시드 층은 도금 배스에 노출된 표면 상에 주로 (111) 결정면 배향을 갖는다. 시드 층을 형성하기 위한 당업계에 잘 알려진 통상적인 공정이 사용될 수 있다. 그러한 통상적인 방법에는 화학적 기상 증착, 물리적 기상 증착이 포함되지만 이로 한정되지 않으며, 무전해 금속 도금이 사용될 수 있다. 바람직하게는, 시드 층은 구리 금속의 시드 층이다.
본 발명의 구리 전기도금 조성물은 1에 도시된 바와 같이, 작업 전극, 바람직하게는, Pt 작업 전극 상에서 수집된 도금 배스의 볼타모그램의 음극파에서 특징적인 α-피크 곡선을 나타낸다. α-피크 곡선의 α-피크가 더 뚜렷할수록, 구리 증착물이 더 이방성이다. 도 1에 도시된 바와 같이 α-피크 또는 α-피크 Imax는 α-피크 곡선의 정점에 있다. 이방성 성장을 산출하는 경향은 도 1에 도시된 바와 같이 ΔV를 계산함으로써 정량화된다. ΔV = α-피크 Imax에 대한 V2 - α-피크 Imax의 V이고, 여기서, α-피크 Imax에 대한 V2도 1의 두 번째 수직 점선으로 도시된 바와 같은 α-피크 곡선의 정점에서의 전압 또는 전위이고, α-피크 Imax의 V는 α-피크 곡선의 정점으로부터의 수평 점선이 첫 번째 수직 점선에 의해 도 1에 또한 도시된 바와 같은 음극파와 교차하는 전압이다.
전술한 바와 같은 볼타모그램의 음극파에서의 α-피크 곡선은 바람직하게는 이방성 구리 증착물의 도금을 가능하게 하기 위해 구리 전기도금 조성물에 대한 억제제를 선택하는 데 사용된다. 억제제 활성에 대해 알려져 있는 다양한 화합물을 시험하여 이방성 구리 증착을 가능하게 하는 능력을 결정할 수 있다. 억제제를 함유하는 구리 전기도금 조성물이 음극파에서 α-피크 곡선을 갖는 볼타모그램 곡선을 제공하는 경우, 억제제는 이방성 구리 증착물을 전기도금하는 데 사용될 수 있다. ΔV가 높을수록, 특정 억제제를 갖는 구리 전기도금 조성물로부터 도금된 구리 증착물이 더 이방성이다.
도 2a 2b는 통상적인 구리 전기도금 배스의 등방성 증착된 구리 라인 대 본 발명의 이방성 구리 전기도금 배스로부터 전기도금됨 구리 라인을 도시하고 비교한다. 도 2a는 구리 시드 층(22)로 코팅된 유전체 기판(20), 예컨대 실리콘 웨이퍼를 도시한다. 이미지화된 포토레지스트(24)가 시드 층(22)을 코팅한다. 이미지화된 포토레지스트에서 오목부(28) 내에 등방성 구리 라인(26)이 증착된 것으로 도시된다. 3개의 화살표는 구리 기둥의 성장 및 그의 등방성 특징을 나타내고, 여기서, 라인의 섹션들이 이미지화된 포토레지스트(24)에 중첩되어 수평 방향의 구리 증착을 나타낸다. 수직 화살표는 수평 성장과 동시에 수직 방향의 구리 성장을 나타낸다. 대조적으로, 도 2b는 구리 시드 층(32)로 코팅된 유전체 기판(30), 예컨대 실리콘 웨이퍼를 도시한다. 이미지화된 포토레지스트(34)가 시드 층(32)을 코팅한다. 이미지화된 포토레지스트에서 오목부(38) 내에 이방성 구리 기둥(36)이 증착된 것으로 도시된다. 수직 화살표는 구리 기둥(36)의 이방성 특징을 나타내며, 여기서, 구리 성장이 이미지화된 포토레지스트의 높이를 초과하면 수평 방향으로만 구리 증착이 발생한다. 이미지화된 포토레지스트(34) 위에는 수평 구리 성장이 없다.
본 발명의 이방성 구리 전기도금 조성물은 수성 기반이며 구리 이온 공급원을 포함한다. 구리 이온 공급원은 구리 염이며, 황산구리; 구리 할라이드, 예컨대 염화구리; 아세트산구리; 질산구리; 구리 플루오로보레이트; 구리 알킬술포네이트; 구리 아릴술포네이트; 구리 술파메이트; 및 구리 글루코네이트를 포함하지만 이로 한정되지 않는다. 예시적인 구리 알킬술포네이트는 구리 (C1-C6)알킬술포네이트 및 구리 (C1-C3)알킬술포네이트를 포함한다. 바람직하게는, 구리 알킬술포네이트는 구리 메탄술포네이트, 구리 에탄술포네이트 및 구리 프로판술포네이트이다. 예시적인 구리 아릴술포네이트는 구리 페닐 술포네이트, 구리 페놀 술포네이트 및 구리 p-톨루엔 술포네이트를 포함하지만 이로 한정되지 않는다. 구리 이온 공급원들의 혼합물이 사용될 수 있다.
구리 염은 기판 상에 구리를 전기도금하기에 충분한 구리 이온 농도를 제공하는 양으로 수성 전기도금 배스에서 사용될 수 있다. 바람직하게는, 구리 염은 도금액 1 L당 10 g 내지 180 g, 더 바람직하게는 20 g 내지 100 g의 구리 이온의 양을 제공하기에 충분한 양으로 존재한다.
산이 이방성 구리 전기도금 배스에 포함될 수 있다. 산은 황산, 플루오로붕산, 알칸술폰산, 예컨대 메탄술폰산, 에탄술폰산, 프로판술폰산 및 트리플루오로메탄 술폰산, 아릴술폰산, 예컨대 페닐 술폰산, 페놀 술폰산 및 톨루엔 술폰산, 술팜산, 염산 및 인산을 포함하지만 이로 한정되지 않는다. 산 혼합물이 구리 전기도금 배스에서 사용될 수 있다. 바람직하게는, 산은 황산, 메탄술폰산, 에탄술폰산, 프로판술폰산, 및 이들의 혼합물을 포함한다.
산은 바람직하게는 1 g/L 내지 300 g/L, 더 바람직하게는, 5 g/L 내지 250 g/L, 더욱 더 바람직하게는, 10 내지 150 g/L의 양으로 존재한다. 산은 일반적으로 다양한 공급처로부터 구매가능하며 추가 정제 없이 사용될 수 있다.
할라이드 이온 공급원이 구리 전기도금 배스에 포함될 수 있다. 할라이드 이온은 바람직하게는 클로라이드 이온이다. 바람직한 클로라이드 이온 공급원으로는 염화수소가 있다. 클로라이드 이온 농도는 1 ppm 내지 100 ppm, 더 바람직하게는, 10 내지 100 ppm, 더욱 더 바람직하게는, 20 내지 75 ppm의 양이다.
촉진제는 3-메르캅토-프로필술폰산 및 이의 소듐 염, 2-메르캅토-에탄술폰산 및 이의 소듐 염, 및 비스술포프로필 디술피드 및 이의 소듐 염, 3-(벤즈티아조일-2-티오)-프로필술폰산 소듐 염, 3-메르캅토프로판-1-술폰산 소듐 염, 에틸렌디티오디프로필술폰산 소듐 염, 비스-(p-술포페닐)-디술피드 디소듐 염, 비스-(ω-술포부틸)-디술피드 디소듐 염, 비스-(ω-술포히드록시프로필)-디술피드 디소듐 염, 비스-(ω-술포프로필)-디술피드 디소듐 염, 비스-(ω-술포프로필)-술피드 디소듐 염, 메틸-(ω-술포프로필)-디술피드 소듐 염, 메틸-(ω-술포프로필)-트리술피드 디소듐 염, O-에틸-디티오카르본산-S-(ω-술포프로필)-에스테르, 포타슘 염 티오글리콜산, 티오인산-O-에틸-비스-(ω-술프프로필)-에스테르 디소듐 염, 티오인산-트리스(ω-술포프로필)-에스테르 트리소듐 염, N,N-디메틸디티오카르밤산 (3-술포프로필) 에스테르, 소듐 염, (O-에틸디티오카르보나토)-S-(3-술포프로필)-에스테르, 포타슘 염, 3-[(아미노-이미노메틸)-티오]-1-프로판술폰산 및 3-(2-벤즈티아졸릴티오)-1-프로판술폰산, 소듐 염을 포함하지만 이로 한정되지 않는다. 바람직하게는 촉진제는 비스술포프로필 디술피드 또는 이의 소듐 염이다. 바람직하게는, 촉진제는 구리 전기도금 배스에 1 ppb 내지 500 ppm, 더 바람직하게는 50 ppb 내지 50 ppm, 가장 바람직하게는 5 ppm 내지 40 ppm의 양으로 포함된다.
바람직하게는, 억제제에는 중량 평균 분자량이 1000 내지 6000 g/mol인 폴리에틸렌 글리콜 중합체, 중량 평균 분자량이 1000 내지 5000 g/mol인 랜덤 및 블록 에틸렌 옥시드-프로필렌 옥시드("EO/PO") 공중합체가 포함되지만 이로 한정되지 않는다.
더 바람직하게는, 억제제는, 바람직하게는 하기 일반식을 갖는 디아민 코어-EO/PO 계면활성제:
[화학식 I]
Figure pat00001
(중량 평균 분자량은 1000 내지 10,000 g/mol이며, 미국 뉴저지주 마운트 올리브 소재의 BASF로부터 TECTRONIC® 계면활성제로 구매가능함); 및
[화학식 II]
Figure pat00002
(중량 평균 분자량은 1000 내지 10,000 g/mol이며, BASF로부터 TECTRONIC® R 계면활성제로 구매가능함)이며, 여기서, 변수 x, x', x", x"', y, y', y" 및 y"'는 공중합체의 중량 평균 분자량이 1000 내지 10,000 g/mol의 범위가 되도록 1 이상의 정수이다.
1 내지 4 술폰산 기로 종결된 디아민-코어 중합체가 가장 바람직하다. 하기 일반식을 갖는 디아민-코어 중합체가 가장 바람직한 예이다:
[화학식 III]
Figure pat00003
(중량 평균 분자량은 1000 내지 10000 g/mol의 범위이며, 변수 x, x". x", x"', y, y', y" 및 y"'는 독립적으로 1000 내지 10,000 g/mol의 분자량 범위를 제공하도록 1 이상의 정수임).
억제제는 바람직하게는 구리 전기도금 배스에 0.5 g/L 내지 20 g/L, 더 바람직하게는, 1 g/L 내지 10 g/L, 추가로 바람직하게는, 1 g/L 내지 5 g/L의 양으로 포함된다.
바람직하게는, 레벨러에는 이미다졸과 부틸디글리시딜에테르 또는 이미다졸과 페닐이미다졸의 반응 생성물의 공중합체가 포함된다. 바람직하게는, 그러한 레벨링제는 중량 평균 분자량이 1000 g/mol 내지 50,000 g/mol이다. 그러한 레벨러는 문헌에 개시된 방법에 의해 또는 당업자에게 공지된 방법에 의해 제조될 수 있다.
레벨러는 바람직하게는 구리 전기도금 배스에 0.01 ppm 내지 100 ppm, 더 바람직하게는, 0.01 ppm 내지 10 ppm, 더욱 더 바람직하게는, 0.01 ppm 내지 1 ppm의 양으로 포함된다.
선택적으로, 원하는 pH를 유지하기 위해 pH 조정제가 조성물에 포함될 수 있다. 조성물의 pH를 조정하기 위해 하나 이상의 무기산 및 유기산이 포함될 수 있다. 무기산은 황산, 염산, 질산 및 인산을 포함하지만 이로 한정되지 않는다. 유기산은 시트르산, 아세트산, 알칸 술폰산, 예컨대 메탄술폰산을 포함하지만 이로 한정되지 않는다. 본 조성물에 포함될 수 있는 염기에는 수산화나트륨, 수산화칼륨, 수산화암모늄 및 이들의 혼합물이 포함되지만 이로 한정되지 않는다.
구리 전기도금 조성물의 pH는 0 내지 14, 바람직하게는, 0 내지 6, 더 바람직하게는 0 내지 4의 범위이다.
구리 전기도금을 위한 전기 전도성 기판을 제공하기 위하여, 본 발명의 기판은 기판을 전도성으로 만들기 위해 선택적으로 증착된 시드 층, 예컨대 구리 시드 층을 포함한다. 이어서, 선택적 시드 층 상에 이방성 구리 증착물을 제공하기 위해, 선택적으로 증착된 시드 층은 구리 도금된다. 일단 시드 층이 구리 코팅되면, 지속적인 구리 도금은 수평 구리 증착이 최소화되거나 전혀 없이 수직 구리 성장을 초래한다. 대안적으로, 기판의 전체 표면이 시드 층 코팅을 포함한다. 포토레지스트 재료를 시드 층 위에 적용하고 당업계에 공지된 통상적인 공정을 사용하여 포토레지스트를 이미지화하여 기판 상에 패턴 또는 특징부를 형성한다. 포토레지스트는 당업자에게 공지된 다수의 통상적인 포토레지스트 중 하나일 수 있다. 포토레지스트는 네거티브 또는 포지티브 작용 포토레지스트일 수 있다. 본 발명의 구리 전기도금 조성물의 이방성 특징으로 인해, 기판의 표면에 적용된 임의의 포토레지스트의 두께는 전기도금된 구리 층의 두께보다 얇을 수 있다.
기판을 상기 도금 조성물과 접촉시킴으로써 구리로 기판을 전기도금할 수 있다. 기판은 캐소드로서의 기능을 한다. 애노드는 가용성 또는 불용성 애노드일 수 있다. 충분한 전류 밀도를 적용하고, 기판 상에 원하는 두께 및 모폴로지를 갖는 구리를 증착하기 위해 소정 시간 동안 도금이 수행된다. 전류 밀도는 0.5 ASD 내지 30 ASD, 바람직하게는 0.5 ASD 내지 20 ASD, 더 바람직하게는 1 ASD 내지 10 ASD, 더욱 더 바람직하게는 1 ASD 내지 5 ASD의 범위일 수 있다.
전기도금 동안의 구리 전기도금 배스의 온도는 바람직하게는 실온 내지 65℃, 더 바람직하게는, 실온 내지 35℃, 더욱 더 바람직하게는, 실온 내지 30℃의 범위이다.
본 발명의 구리 전기도금 조성물 및 방법은 1 내지 100 μm, 또는 예를 들어 1 내지 50 μm, 또는 예를 들어 1 내지 5 μm 폭 및 최대 40 μm 높이의 미세 라인을 이방성으로 구리 전기도금할 수 있다.
선택적으로, 그러나 바람직하게는, 구리 전기도금 전에, 시드 층은 하나 이상의 황 함유 촉진제 화합물을 함유하는 수성 처리 용액으로 처리될 수 있다. 구리 전기도금 전 처리 용액은 이방성 구리 전기도금을 추가로 가능하게 한다. 선택적으로 증착된 시드 층에 처리 용액을 적용한 후에 이방성 구리 전기도금을 수행할 수 있다. 수성 처리 용액은 pH가 3 미만, 예를 들어 0 내지 3 미만, 또는 9 초과, 예를 들어 9 초과 내지 14이다.
대안적으로, 기판의 전체 표면을 코팅하는 시드 층을 포함하는 기판을, 패턴을 형성하도록 이미지화된 포토레지스트로 코팅할 수 있고, 포토레지스트의 이미지화된 섹션의 하부에서 처리 용액이 노출된 시드와 접촉하도록 처리 용액을 적용할 수 있다. 이어서, 통상적인 포토레지스트 스트리퍼를 사용하여 나머지 포토레지스트를 기판으로부터 스트리핑할 수 있다. 이어서, 처리된 시드 층을 본 발명의 구리 도금 조성물로 구리 도금한다. 이방성 구리 전기도금은 처리 용액으로 처리된 시드 층 상에서 일어나고 미처리 시드 층 상에서는 일어나지 않는다. 선택적으로, 구리 전기도금은 처리 용액의 적용 후에, 그러나 이미지화된 포토레지스트를 기판으로부터 스트리핑하기 전에 수행될 수 있다. 구리 전기도금 후에, 포토레지스트를 기판으로부터 스트리핑할 수 있다.
황 함유 촉진제에는 본 발명의 구리 전기도금 조성물에 포함되는 다수의 촉진제가 포함된다. 촉진제는 3-메르캅토-프로필술폰산 및 이의 소듐 염, 2-메르캅토-에탄술폰산 및 이의 소듐 염, 및 비스술포프로필 디술피드 및 이의 소듐 염, 3-(벤즈티아조일-2-티오)-프로필술폰산 소듐 염, 3-메르캅토프로판-1-술폰산 소듐 염, 에틸렌디티오디프로필술폰산 소듐 염, 비스-(p-술포페닐)-디술피드 디소듐 염, 비스-(ω-술포부틸)-디술피드 디소듐 염, 비스-(ω-술포히드록시프로필)-디술피드 디소듐 염, 비스-(ω-술포프로필)-디술피드 디소듐 염, 비스-(ω-술포프로필)-술피드 디소듐 염, 메틸-(ω-술포프로필)-디술피드 소듐 염, 메틸-(ω-술포프로필)-트리술피드 디소듐 염, O-에틸-디티오카르본산-S-(ω-술포프로필)-에스테르, 포타슘 염 티오글리콜산, 티오인산-O-에틸-비스-(ω-술프프로필)-에스테르 디소듐 염, 티오인산-트리스(ω-술포프로필)-에스테르 트리소듐 염, N,N-디메틸디티오카르밤산 (3-술포프로필) 에스테르, 소듐 염, (O-에틸디티오카르보나토)-S-(3-술포프로필)-에스테르, 포타슘 염, 3-[(아미노-이미노메틸)-티오]-1-프로판술폰산 및 3-(2-벤즈티아졸릴티오)-1-프로판술폰산, 소듐 염을 포함하지만 이로 한정되지 않는다. 바람직하게는 촉진제는 2-메르캅토-에탄술폰산 또는 이의 소듐 염이다. 바람직하게는, 촉진제는 구리 전기도금 배스에 1 ppb 내지 500 ppm, 더 바람직하게는 50 ppb 내지 50 ppm, 가장 바람직하게는 5 ppm 내지 40 ppm의 양으로 포함된다.
선택적으로, 하나 이상의 계면활성제가 본 발명의 처리 용액에 포함될 수 있다. 그러한 계면활성제는 비이온성 계면활성제, 양이온성 계면활성제, 음이온성 계면활성제 및 양쪽성 계면활성제를 포함한다. 예를 들어, 비이온성 계면활성제는 폴리에스테르, 폴리에틸렌 옥시드, 폴리프로필렌 옥시드, 알코올, 에톡실레이트, 규소 화합물, 폴리에테르, 글리코시드 및 그 유도체를 포함할 수 있고; 음이온성 계면활성제는 음이온성 카르복실레이트 또는 유기 술페이트, 예컨대 소듐 라우릴 에테르 술페이트(SLES)를 포함할 수 있다.
계면활성제는 통상적인 양으로 포함될 수 있다. 바람직하게는, 계면활성제가 본 발명의 처리 용액에 포함되는 경우, 계면활성제는 0.1 g/L 내지 10 g/L의 양으로 포함된다.
본 발명의 처리 용액은 실온 내지 60℃, 바람직하게는, 실온 내지 30℃의 온도에서 적용될 수 있고, 더 바람직하게는 조성물은 실온에서 구리에 적용된다.
본 발명의 처리 용액은 시드 층을 갖는 기판을 용액 중에 침지함으로써, 용액을 기판 상에 분무함으로써, 스핀-코팅함으로써, 또는 용액을 기판에 적용하는 다른 통상적인 방법에 의해 적용될 수 있다. 본 발명의 처리 용액은 또한 구리에 선택적으로 적용될 수 있다. 선택적 적용은 용액을 기판에 선택적으로 적용하는 임의의 통상적인 방법에 의해 수행될 수 있다. 그러한 선택적 적용은 잉크젯 적용, 라이팅 펜(writing pen), 아이 드롭퍼(eye dropper), 패턴화된 표면을 갖는 중합체 스탬프, 이미지화된 포토레지스트에 의한 것과 같은 마스크, 또는 스크린 인쇄를 포함하지만 이로 한정되지 않는다.
도 3은 본 발명의 방법에 따라 증착된 이방성 구리 라인 및 처리 용액의 적용에 의한 본 발명의 방법을 도시한다. 기판(40)을 구리 시드 층(42)으로 코팅하고 개방부(46)를 두고 구리 시드 층을 3 μm 높이의 이미지화된 포토레지스트(44)로 코팅한다. 개방부(46)의 하부에서 노출된 시드 층(48)의 섹션을, MES를 함유하는 처리 용액으로 처리하여, 처리된 시드 층(50)을 제공한다. 이어서 포토레지스트를 스트리핑하여 처리된 시드 층(50)을 남긴다. 이어서, 처리된 시드 층을 본 발명의 이방성 구리 전기도금 배스로 도금하며, 여기서, 구리 라인 성장은 처리 용액으로 처리된 시드 층 상에서만 수직으로 일어나고 나머지 구리 성장은 등방성이어서 구리 라인(52)을 형성한다.
도 4a4B는 이방성 또는 등방성 구리로 전기도금된 라인 특징부의 단면의 결정립계 분석을 통한 이방성으로 도금된 구리의 구조를 도시한다. 도 4a는 이방성으로 성장된 라인 특징부(백색선)에서 등방성으로 성장된 라인 특징부(흑색선)를 뺀, 차이 푸리에 변환 맵이며, 이는 기판에 대한 비간섭성 결정립계의 배향을 나타낸다. 백색 수평선은 이방성으로 성장된 라인의 이러한 경계가 기판에 대해 90°로 우선적으로 배향됨을 나타내며, 이는 도금된 구리의 측면 성장을 억제하여 이방성 도금 성장을 보장함을 시사한다. 도 4b는 이방성으로 성장된 라인 특징부에서 등방성으로 성장된 라인 특징부을 뺀, 유사한 차이 푸리에 변환 맵이며, 이는 기판에 대한 (111)-쌍정 결정립계의 배향을 나타낸다. 2개의 백색 대각선은 이방성으로 성장된 라인의 쌍정 경계가 기판에 대해 약 45°로 배향됨을 나타내며, 이는 비간섭성 경계 범위 내의 결정립 성장이 (111)-쌍정 평면 위의 증착을 통해 일어남을 시사한다.
본 발명의 물품은, 특징부 브로드닝을 초래하지 않고서 주변 포토레지스트의 높이보다 적어도 2 μm 더 높은 높이로 증착되고, 기판의 평면에 대해 80 내지 90°로 배향된 비간섭성 경계를 포함하고, 기판의 평면에 대해 40 내지 50°로 배향된 동시 쌍정 경계를 포함하는 구리 증착물을 포함한다.
하기 실시예들은 본 발명을 더 예시하기 위해 포함되지만, 본 발명의 범주를 한정하고자 하는 것은 아니다.
실시예 1 및 2
고도로 이방성인 배스 3 사용 시의 3-메르캅토-프로필술폰산 나트륨 염 활성화된 1 내지 100 μm 미세-라인 패턴 vs. 등방성 배스 1 사용 시의 활성화되지 않음에 대한 도금 높이 레벨링.
다음 두 가지 구리 전기도금 배스를 제조하였다:
도금 배스 1 (등방성 배스):
Cu(II) 이온 50 g/L
H2SO4 100 g/L
클로라이드 이온 50 ppm
비스-소듐-술포프로필-디술피드 5 ppm
평균 MW 1,100 및 히드록실 말단기를 갖는 EO-PO 랜덤 공중합체 2 g/L
에피클로로히드린 및 이미다졸의 반응 생성물 5 ppm
도금 배스 2 (이방성 배스):
Cu(II) 이온 50 g/L
H2SO4 100 g/L
클로라이드 이온 50 ppm
비스-소듐-술포프로필-디술피드 40 ppm
평균 MW 1,100 및 히드록실 말단기를 갖는 EO-PO 랜덤 공중합체 2 g/L
부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 1 ppm
도금 배스 3 (이방성 배스):
Cu(II) 이온 50 g/L
H2SO4 100 g/L
클로라이드 이온 50 ppm
비스-소듐-술포프로필-디술피드 20 ppm
평균 MW가 7,000인 디아민 코어-EO/PO 블록 공중합체 2 g/L
부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 0.1 ppm
20 nm Ti 접착층 및 200 nm 전도성 Cu 시드로 코팅된 실리콘 웨이퍼를 3 μm의 두께로 포지티브-톤 Shipley BPR™ 100 PR 층과 라미네이팅하였다. 폭이 6 내지 100 μm의 범위인 일련의 트렌치를 포함하도록 미세 라인 패턴을 PR 상에 구축하였다. 이어서 도금 배스 1 또는 도금 배스 3 중 어느 하나를 사용하여 이들 트렌치를 4.5 μm의 목표 높이로 도금하였다. 도금 배스 1로 도금된 샘플을 도금 전에 탈이온수로 적셨다. 도금 배스 3으로 도금된 샘플을 먼저 물 중 4 g/L MES의 pH 0.7 용액 중에 담그고 이어서 도금 전에 탈이온수로 헹구었다. 두 경우 모두에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, 80℃에서 10분 동안 Shipley BPR™ Stripper를 사용하여 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, 8mL/L의 45.5% 과산화수소 용액 및 84 mL/L의 85% 인산을 함유하는 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. Keyence Corporation으로부터의 레이저 프로파일로미터(profilometer)를 사용하여, 분리된 Cu 미세-라인의 높이를 결정하였다. 표 1에 요약된 결과는, 둘 모두의 도금 배스가 특징부 크기의 변화에 관계없이 도금 높이가 균일한 고도로 레벨링된 증착물을 생성하였음을 보여주었다. 이러한 결과는, 도금 배스 1에 의해 전형적으로 제공되는 바와 같은 광범위한 라인 크기에 걸쳐 고도로 레벨링된 증착물을 여전히 달성하면서 이방성 도금이 가능하였음을 보여주었다.
[표 1]
Figure pat00004
실시예 3 내지 6
고도로 표면 반응성인 배스 2 사용 시의 MES 활성화된 1 내지 100 μm 미세-라인 패턴 vs. 비-표면 반응성 배스 1 사용 시의 활성화되지 않음에 대한 라인 브로드닝
20 nm Ti 접착층 및 200 nm 전도성 Cu 시드로 코팅된 실리콘 웨이퍼를 3 μm의 두께로 PR 층과 라미네이팅하였다. 폭이 1 내지 100 μm의 범위인 일련의 트렌치를 포함하도록 미세 라인 패턴을 PR 상에 구축하였다. 이어서 도금 배스 1 또는 도금 배스 3 중 어느 하나를 사용하여 이들 트렌치를 4.5 μm의 목표 높이로 도금하였다. 각각의 경우에, 샘플을 도금 전에 탈이온수로 적시거나, 또는 먼저 물 중 4 g/L MES의 pH 0.7 용액에 담그고 이어서 도금 전에 탈이온수로 헹구었다. 모든 경우에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, 시드 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 레이저 프로파일로미터를 사용하여, 분리된 Cu 미세-라인의 폭을 결정하였다. 표 2에 요약된 결과는, 목표 도금 높이가 PR 층의 높이보다 훨씬 더 높더라도 도금 배스 3이 현저한 라인 브로드닝을 방지함을 보여주었다. 반면에, 도금 배스 1로 제조된 샘플은 임의의 전처리와 관계없이 현저한 라인 브로드닝을 나타내었다. 라인 피치가 작은 샘플의 영역에서, 이러한 브로드닝은 인접 Cu 라인들의 융합을 초래하였다.
[표 2]
Figure pat00005
실시예 7 내지 10
고도로 표면 반응성인 배스 3 사용 시의 MES 활성화된 1 내지 100 μm 미세-라인 패턴 vs. 비-표면 반응성 배스 1 사용 시의 활성화되지 않음에 대한 라인 브로드닝
20 nm Ti 접착층 및 200 nm 전도성 Cu 시드로 코팅된 실리콘 웨이퍼를 3 μm의 두께로 PR 층과 라미네이팅하였다. 일련의 100 μ 폭 트렌치를 포함하도록 미세 라인 패턴을 PR 상에 구축하였다. 이어서 도금 배스 1 또는 도금 배스 3 중 어느 하나를 사용하여 기판을 36 μm의 목표 높이로 도금하였다. 도금 배스 1로 도금된 샘플을 도금 전에 탈이온수로 적셨다. 도금 배스 3으로 도금된 샘플을 먼저 물 중 4 g/L MES의 pH 0.7 용액 중에 담그고 이어서 도금 전에 탈이온수로 헹구었다. 두 경우 모두에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서 SEM을 통해 샘플을 이미지화하였다. 표 3은, 도금 배스 1로 도금된 샘플은 완전한 라인 융합을 초래하는 반면, 도금 배스 3으로 도금된 샘플은 어떠한 현저한 라인 브로드닝도 나타내지 않고 도금된 증착물이 더 얇은 PR 패턴의 형상에 따라 이방성으로 성장하였음을 보여준다.
이어서, 폭이 1 내지 5 μm의 범위인 일련의 트렌치를 포함하도록 미세 라인 패턴을 유사한 기판의 3 μm PR 층 상에 구축하였다. 이어서, 상기와 동일한 공정 흐름을 사용하여 이러한 기판을 유사하게 도금하였는데, 유일한 차이는 6 μm의 더 낮은 도금 목표 높이였다. 표 3은, 도금 배스 1로 도금된 샘플은 완전한 라인 융합을 초래한 반면, 도금 배스 3으로 도금된 샘플은 어떠한 현저한 라인 브로드닝도 나타내지 않았고 도금된 증착물이 더 얇은 PR 패턴의 형상에 따라 이방성으로 성장하였음을 보여준다.
[표 3]
Figure pat00006
실시예 11 내지 18.
100 μm 폭 라인에 대한 상이한 금속 배스 사용 시의 표면 활성화 vs. 표면 활성화 없음의 영향
20 nm Ti 접착층 및 200 nm 전도성 Cu 시드로 코팅된 실리콘 웨이퍼를 3 μm의 두께로 PR 층과 라미네이팅하였다. 일련의 100 μ 폭 트렌치를 포함하도록 미세 라인 패턴을 PR 상에 구축하였다. 이어서 4가지 상이한 도금 배스 제형을 사용하여 기판을 6 μm의 목표 높이로 도금하였다. 각각의 경우에, 샘플을 도금 전에 탈이온수로 적시거나, 또는 먼저 물 중 4 g/L MES의 pH 0.7 용액에 담그고 이어서 도금 전에 탈이온수로 헹구었다. 모든 경우에, 50 rpm의 캐소드 회전 속도로 10 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, 샘플을 수지 성형하고 아르곤 플라스마를 사용하여 횡절단(cross-sectioned)하였다. 그 후에 SEM 이미지화를 수행하여 라인 형상 및 균일성에 대한 도금 제형의 영향을 관찰하였다. 결과의 개요가 하기에 나타나 있다.
실시예 11 및 12를 도금 배스 3으로 도금하였다. 실시예 11은 MES 용액으로 전처리한 반면, 실시예 12는 단지 탈이온수로 미리 적셨다. 실시예 11은 균질한 라인 형상 및 라인의 에지를 따른 이방성 성장을 나타내었다. 실시예 12는 심하게 불균질한 라인 형상 및 라인의 에지를 따른 이방성 성장을 초래하였다.
실시예 13 및 14를 도금 배스 2로 도금하였다. 실시예 13은 MES 용액으로 전처리한 반면, 실시예 14는 단지 탈이온수로 미리 적셨다. 실시예 13은 균질한 라인 형상 및 라인의 에지를 따른 약간 이방성인 성장을 나타내었다. 여기서, 약간 이방성인 배스는, 도금 배스 1보다 라인 브로드닝을 덜 생성하며, PR의 높이보다 높게 도금할 때 기판에 대해 75 내지 89°의 도금된 증착물 성장 방향을 야기하는 제형이다. 실시예 14는 불균질한 라인 형상 및 라인의 에지를 따른 약간 이방성인 성장을 나타내었다.
실시예 15 및 16을 도금 배스 4로 도금하였으며, 이는 다음을 함유하였다:
Cu(II) 이온 50 g/L
H2SO4 100 g/L
클로라이드 이온 50 ppm
비스-소듐-술포프로필-디술피드 40 ppm
평균 MW 1,100 및 히드록실 말단기를 갖는 EO-PO 블록 공중합체 2 g/L
부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 1 ppm
실시예 15는 MES 용액으로 전처리한 반면, 실시예 16은 단지 탈이온수로 미리 적셨다. 실시예 15는 균질한 라인 형상 및 라인의 에지를 따른 약간 등방성인 성장을 나타내었다. 약간 등방성인 배스는, 도금 배스 1보다 라인 브로드닝을 덜 생성하며, PR의 높이보다 높게 도금할 때 기판에 대해 40 내지 74°의 도금된 증착물 성장 방향을 야기하는 제형이다. 실시예 14는 불균질한 라인 형상 및 라인의 에지를 따른 등방성 성장을 나타내었다.
실시예 17 및 18을 도금 배스 1로 도금하였다. 실시예 17은 MES 용액으로 전처리한 반면, 실시예 18은 단지 탈이온수로 미리 적셨다. 실시예 17은 균질한 라인 형상 및 라인의 에지를 따른 강하게 등방성인 성장을 나타내었다. 실시예 18은 균질한 라인 형상 및 라인의 에지를 따른 강하게 등방성인 성장을 나타내었다.
실시예 11 내지 18을 횡절단하고 이어서 EBSD를 통해 분석하여 증가된 이방성 도금 거동에 따른 미세구조의 차이를 결정하였다. 이를 위해, 각 단면에서 모든 경계의 길이를 분석하고 상응하는 단면 표면적으로 나누어 경계 밀도를 구하였다. 따라서 도금 배스 제형의 이방성 성장 거동이 더 뚜렷할수록 MES 용액으로 시드 활성화 시 쌍정 경계 밀도가 더 많이 증가하는 것으로 밝혀졌다. 이러한 추세가 표 4에 나타나 있다. 또한, 모든 샘플이 도금 직후에 작은 결정립을 갖는 Cu 증착물을 포함하지만 Cu 결정립 크기는 도금 제형에 따라 실온에서 상이한 속도로 증가하는 것으로 관찰된다. 샘플을 횡절단하고 분석할 때, 고도로 등방성인 성장의 실시예 17 및 18의 결정립 크기는 고도로 이방성인 실시예 11 및 12의 결정립 크기보다 더 크다. 결정립 성장은 쌍정 경계와 같은 안정한 결정립계가 형성될 때까지 계속될 수 있다. 이는 실시예 17 및 18에서 비교적 높은 쌍정 밀도가, 높은 쌍정 경계 밀도를 생성하는 도금 배스 1의 고유한 경향이 아니라 후속 결정립 성장의 결과로서 나타날 수 있음을 시사한다. 따라서, 데이터는 이방성 성장이 도금 동안 쌍정 경계를 형성하는 더 높은 경향을 동반함을 시사한다.
[표 4]
Figure pat00007
이방성 성장이 기판에 대한 경계 방향의 변화를 동반하는지 여부를 조사하기 위해 푸리에 분석을 통해 EBSD 데이터를 추가로 처리하였다. (111)-쌍정 경계에 대해 모든 비간섭성 경계에 대해 실시예 11에 대한 푸리에 변환 맵에서 실시예 18에 대한 맵을 차감하였다. 생성된 차이 맵이 도 4a 4b에 나타나 있다. 수평선은 도금 기판에 수직인 경계 정렬을 나타내는 반면, 수직선은 평행한 경계 정렬을 나타낸다. 백색선은 이방성 성장의 실시예 11의 우선적 정렬에 해당하고, 흑색선은 등방성 성장의 실시예 18의 우선적 정렬에 해당한다. 데이터는, 이방성 성장은 기판에 수직인 비간섭성 경계의 우선적인 정렬을 동반한 반면, 이방성 성장은 덜 정의된 선호도와 상관관계가 있었음을 보여주었다. (111)-쌍정 경계의 경우, 등방성 성장 샘플은 수직 및 평행 배향을 보인 반면, 이방성 샘플은 기판에 대해 약 45°에서 (111)-쌍정 경계를 배향하는 데 적절한 선호도를 보였다.
종합해 볼 때, 쌍정 경계 밀도와 푸리에 분석 데이터는 이방성 성장이 쌍정 경계보다 증착을 겪거나 새로운 결정립을 생성하는 것을 선호하기 때문에 발생함을 시사한다. 비간섭성 경계보다 성장에 대한 선호도가 낮으면 이러한 경계가 증착물의 두께를 따라 증착물을 고정하는 경향이 있어서, 증착물이 외부로 확장되는 것을 방지하여 이방성 성장을 초래한다. 다른 한편으로, 등방성 샘플에서 증착물의 두께를 따라 측방향으로 확장되는 모든 경계의 능력은 Cu가 우선적인 방향 없이 성장하는 경로를 제공한다.
실시예 19 내지 25
표면 활성화에 반응성이고 도금 성장각을 증가시키는 도금 배스 설계
도금 조성을 변화시킴으로써, 도금된 증착물의 성장각을 조정할 수 있다. 제형의 한 가지 주요 변수는 억제제 첨가제의 선택이다. 따라서, 억제제가 라인 브로드닝에 미치는 영향을 조사하기 위해, 다음을 포함하는 배스에 다양한 억제제를 혼입하였다:
Cu(II) 이온 50 g/L
H2SO4 100 g/L
클로라이드 이온 50 ppm
비스-소듐-술포프로필-디술피드 40 ppm
억제제 첨가제 2 g/L
실시예 19: PEG MW 1,000
실시예 20: 블록 EO-PO MW 1,100
실시예 21: 블록 EO-PO MW 1,950
실시예 22: 랜덤 EO/PO MW 1,100
실시예 23: 역 테트로닉(Reverse Tetronic) MW 3,750
실시예 24: 역 테트로닉 MW 5,300
실시예 25: 술폰화 말단기를 갖는 역 테트로닉, MW 4,800
부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 0.1 ppm
도 1에 도시된 바와 같은 Cu 전기도금 배스를 위한 일반 분석 도구인, Pt 회전 작업 전극(10 rpm, 10 mV/s 스캔 속도, 25℃)을 사용하는 사이클릭 볼타메트리(cyclic voltammetry)를 통해 제형을 분석하였다. 주어진 제형에 의해 생성되는 이방성 성장이 더 뚜렷할수록 CVS의 음극파에서 α-피크 특징이 더 뚜렷해지는 것으로 관찰되었다. 따라서, 도 1에 도시된 바와 같이 ΔV를 계산함으로써 이방성 성장을 산출하는 경향을 정량화하였다. 실시예 19로부터의 도금 배스는 0.003 V의 ΔV를 초래하였고; 실시예 20은 0.049 V의 ΔV를 초래하였고; 실시예 21은 0.076 V의 ΔV를 초래하였고; 실시예 22는 0.093 V의 ΔV를 초래하였고; 실시예 23은 0.094 V의 ΔV를 초래하였고; 실시예 24는 0.095 V의 ΔV를 초래하였고; 실시예 25는 0.101 V의 ΔV를 초래하였다.
실시예 26 내지 35
상이한 억제제 첨가제를 사용한 1 내지 60 μm 폭 특징부 패턴에서의 특징부 브로드닝의 제어
20 nm Ti 접착층 및 200 nm 전도성 Cu 시드로 코팅된 실리콘 웨이퍼를 3 μm의 두께로 PR 층과 라미네이팅하였다. 폭이 1 내지 60 μm의 범위인 일련의 트렌치를 포함하도록 미세 라인 패턴을 PR 상에 구축하였다. 이어서, 억제제 첨가제의 실체가 상이한, 10가지 상이한 도금 배스 제형을 사용하여 이들 트렌치를 6 μm의 목표 높이로 도금하였다:
Cu(II) 이온 50 g/L
H2SO4 100 g/L
클로라이드 이온 50 ppm
비스-소듐-술포프로필-디술피드 40 ppm
부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 0.1 ppm
억제제 첨가제 2 g/L
실시예 26: 블록 EO-PO MW 1,100
실시예 27: 블록 EO-PO MW 1,950
실시예 28: 블록 EO-PO MW 4,950
실시예 29: 랜덤 EO/PO MW 1,100
실시예 30: PEG MW 1,000
실시예 31: PEG MW 6,000
실시예 32: 역 테트로닉 MW 3,750
실시예 33: 역 테트로닉 MW 5,300
실시예 34: 역 테트로닉 MW 7,250
실시예 35: 술폰화 말단기를 갖는 역 테트로닉, MW 4,800
각각의 샘플을 도금 전에 탈이온수로 헹구었다. 모든 경우에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, Cu 및 Ti 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 마지막으로, 레이저 프로파일로메트리를 통해, 도금된 라인의 폭을 결정하였다.
결과가 표 6에 나타나 있다. 결과는 역 테트로닉-유형 억제제가 라인 브로드닝을 최소화하는 데에 가장 효과적인 반면; 테트로닉 말단기의 술폰화는 PR 위에 도금 시에 가장 뚜렷한 이방성 도금을 야기하며 라인 브로드닝을 거의 야기하지 않음을 보여주었다.
[표 6] 미세-라인 브로드닝에 대한 억제제의 영향 (6 μm 높이, 3 μm PR)
Figure pat00008
실시예 35 내지 39
상이한 레벨러 농도를 사용한 1 내지 60 μm 폭 특징부 패턴에서의 특징부 브로드닝의 제어
20 nm Ti 접착층 및 200 nm 전도성 Cu 시드로 코팅된 실리콘 웨이퍼를 3 μm의 두께로 PR 층과 라미네이팅하였다. 폭이 1 내지 60 μm의 범위인 일련의 트렌치를 포함하도록 미세 라인 패턴을 PR 상에 구축하였다. 이어서, 레벨러 첨가제의 농도가 상이한, 5가지 상이한 도금 배스 제형을 사용하여 이들 트렌치를 6 μm의 목표 높이로 도금하였다:
Cu(II) 이온 50 g/L
H2SO4 100 g/L
클로라이드 이온 50 ppm
비스-소듐-술포프로필-디술피드 40 ppm
술폰화 말단기를 갖는 역 테트로닉, MW 4,800, 2 g/L
실시예 35: 부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 0.1 ppm
실시예 36: 부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 1 ppm
실시예 37: 부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 2 ppm
실시예 38: 부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 5 ppm
실시예 39: 부틸디글리시딜에테르, 이미다졸 및 페닐이미다졸의 반응 생성물 10 ppm
각각의 샘플을 도금 전에 탈이온수로 헹구었다. 모든 경우에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 정전류 도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, 시드 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 마지막으로, 레이저 프로파일로메트리를 통해, 도금된 라인의 폭을 결정하였다.
결과가 표 7에 개시되어 있으며, 이는 레벨러 첨가제의 농도가 감소함에 따라 이방성 도금이 가장 뚜렷하였음을 보여준다. 도금된 라인 브로드닝을 최소화하는 관점에서, 레벨러 농도가 1 ppm 이하일 때 최상의 결과가 얻어졌다.
[표 7] 미세-라인 브로드닝에 대한 레벨러 농도의 영향 (6 μm 높이, 3 μm PR)
Figure pat00009
실시예 40 내지 45. 표면 전처리 및 상이한 억제제 첨가제를 사용한 1 내지 60 μm 폭 특징부 패턴에서의 특징부 브로드닝의 제어
20 nm Ti 접착층 및 200 nm 전도성 Cu 시드로 코팅된 실리콘 웨이퍼를 3 μm의 두께로 PR 층과 라미네이팅하였다. 폭이 1 내지 100 μm의 범위인 일련의 트렌치를 포함하도록 미세 라인 패턴을 PR 상에 구축하였다. 이어서, 억제제 첨가제가 상이한, 6가지 상이한 도금 배스 제형을 사용하여 이들 트렌치를 4.5 μm의 목표 높이로 도금하였다:
Cu(II) 이온 50 g/L
H2SO4 100 g/L
클로라이드 이온 50 ppm
억제제 첨가제 2 g/L
실시예 40: 블록 EO-PO MW 1,100
실시예 41: 블록 EO-PO MW 1,950
실시예 42: 역 테트로닉 MW 5,300
실시예 43: 술폰화 말단기를 갖는 역 테트로닉, MW 4,800
실시예 44: 랜덤 EO/PO MW 1,100
실시예 45: 역 테트로닉 MW 7,250
각각의 샘플을 먼저 pH 0.7 또는 pH 5.5의 물 중 4 g/L MES의 용액에 담그고, 이어서 도금 전에 탈이온수로 헹구었다. 모든 경우에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, Cu 및 Ti 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 마지막으로, 레이저 프로파일로메트리를 통해, 도금된 라인의 폭을 결정하였다.
각각의 샘플을 먼저 pH 0.7 또는 pH 5.5의 물 중 4 g/L MES의 용액에 담그고, 이어서 도금 전에 탈이온수로 헹구었다. 모든 경우에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, Cu 및 Ti 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 마지막으로, 레이저 프로파일로메트리를 통해, 도금된 라인의 폭을 결정하였다.
결과가 표 8 및 9에 약술되어 있으며, 이는 시드 활성화가 모든 억제제의 이방성 도금 특징을 개선하였음을 보여준다. 그러나, 시드 활성화를 포함하지 않는 실시예 35 내지 39에서 동일한 패턴이 나타났다. 역 테트로닉-유형 억제제가 라인 브로드닝을 최소화하는 데에 가장 효과적이었고, 역 테트로닉 말단 사슬의 술폰화는 가장 뚜렷한 이방성 도금 거동을 초래하였다.
각각의 샘플을 먼저 pH 0.7 또는 pH 5.5의 물 중 4 g/L MES의 용액에 담그고, 이어서 도금 전에 탈이온수로 헹구었다. 모든 경우에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, Cu 및 Ti 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 마지막으로, 레이저 프로파일로메트리를 통해, 도금된 라인의 폭을 결정하였다.
결과가 표 8 및 9에 나타나 있으며, 이는 시드 활성화가 모든 억제제의 이방성 도금 특징을 개선함을 보여준다. 그러나, 시드 활성화를 포함하지 않는 실시예 35 내지 39에서 나타난 동일한 패턴이 여기에서도 나타났다. 즉, 역 테트로닉-유형 억제제가 라인 브로드닝을 최소화하는 데에 가장 효과적이고, 역 테트로닉 말단 사슬의 술폰화는 가장 뚜렷한 이방성 도금 거동을 초래한다.
[표 8] 미세-라인 브로드닝에 대한 억제제의 영향 (12 μm 높이, 3 μm PR, pH = 5.5)
Figure pat00010
[표 9] 미세-라인 브로드닝에 대한 억제제의 영향 (12 μm 높이, 3 μm PR, pH = 0.7)
Figure pat00011
실시예 46 내지 48
촉진제 및 습윤제를 갖는 시드 활성화 용액
레벨링된 이방성 도금 성장을 촉진하기 위해 활성화 용액에 습윤제를 포함하는 것의 영향을 다양한 라인 폭의 3가지 상이한 미세-라인 패턴에 대해 시험하였다. 20 nm Ti 접착층 및 200 nm 전도성 Cu 시드로 코팅된 실리콘 웨이퍼를 3 μm의 두께로 PR 층과 라미네이팅하였다. 폭이 7, 20 또는 100 μm인 트렌치를 포함하도록 미세 라인 패턴을 PR 상에 구축하였다. 이어서, 도금 배스 1, 도금 배스 2 또는 도금 배스 3을 사용하여 구리 전기도금을 통해 각각의 패턴 내의 트렌치를 충전하였다. 샘플을 먼저 물 중 4 g/L MES 및 1 g/L TN-747 습윤제의 pH 0.7 용액에 담그고, 이어서 도금 전에 탈이온수로 헹구었다. 7 μm 미세-라인 패턴을 9 μm의 라인 높이(3X PR 높이)로 도금하였고; 20 μm 미세-라인 패턴을 9 μm의 라인 높이(3X PR 높이)로 도금하였고; 100 μm 미세-라인 패턴을 36 μm의 라인 높이(12X PR 높이)로 도금하였다. 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, Cu 및 Ti 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 레이저 프로파일로미터를 사용하여, 분리된 Cu 미세-라인의 폭을 결정하였다. 표 10에 요약된 결과는, 이방성 도금 배스 3이 더 짧은 PR 트렌치의 폭을 넘어 라인 두께가 증가하는 것을 방지하였음을 보여주었다. 등방성 도금 배스 1은 PR 트렌치의 높이를 초과하여 도금될 때 도금 라인들이 융합되는 것을 방지하지 못하여, 미세-라인 패턴을 파괴한다. 중간 이방성 거동을 갖는 도금 배스 2는 미세-라인 폭의 미미한 증가를 나타내었다. 라인 융합이 발생하였다. 전처리 용액 중의 습윤제는 노출된 시드의 모든 부분이 촉진제 성분과 상호작용하게 함으로써 레벨링된 도금을 보장하였다. 전반적으로, 데이터는 도금 배스 제형을 조정하여 도금 이방성 정도를 제어할 수 있음을 보여주었다.
[표 10]
Figure pat00012
실시예 49 내지 56
도금된 특징부 형상에 대한 활성화제 pH의 영향
전처리 용액의 pH를 조정함으로써 미세-라인 충전 형상의 제어를 연구하였다. 상기 실시예 1 및 2에 사용된 동일한 미세-라인 패턴을 pH가 0.7, 3, 4, 5.5, 8, 9, 13 또는 14인 4g/L MES 수용액으로 처리하고 전기도금 전에 탈이온수로 헹구었다. 이어서, 샘플을 도금 배스 3으로 5 μm의 목표 높이(1.66X PR 높이)로 전기도금하였다. 모든 경우에, 50 rpm의 캐소드 회전 속도로 2 ASD에서 전기도금을 수행하였다. 도금 후에, PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, Cu 및 Ti 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 레이저 프로파일로미터를 사용하여, 분리된 Cu 미세-라인의 폭을 결정하였다. 표 11에 요약된 결과는, 전처리 용액의 pH에 관계없이, 레벨링된 도금이 가능하였음을 보여주었다. 그러나, 미세-라인의 충전 형상이 현저히 변하였고; 즉, 높은 pH는 접시형 도금 형상을 촉진한 반면, 낮은 pH는 다소 돔형인 형상을 촉진하였다. 더 중간의 pH (pH = 4~8)는 더 뚜렷한 돔형 형상을 야기한다. 하기 데이터가 보여주는 바와 같이, 이러한 중간 pH 범위는 이방성 도금 배스 제형으로 원하는 충전 형상에 접근하는 데 유리하지 않다. 대신에, pH 범위를 중간 범위 밖에서 유지함으로써, 돔형 프로파일을 감소시키거나 접시형 프로파일을 유도하도록 이방성 도금을 추가로 조정할 수 있다.
[표 11]
Figure pat00013
실시예 57 내지 59
활성화 후 및 전해 도금 전에 PR 층 제거 시 이방성 도금
도금 동안 패턴화 층의 부재 시에도 특징부 해상도를 유지하는 본원에 기술된 이방성 도금 방법론의 능력을 연구하였다. 이를 위해, PR 층을 사용한 그리고 사용하지 않은 도금 이방성 성능을 PR 층이 없는 대조군 등방성 실행과 비교 시험하기 위해 3가지 도금 시나리오를 실험하였다. 실시예 3 내지 6으로부터의 동일한 패턴화된 기판을 사용하였다. 실시예 57 샘플을 4g/L MES 수용액으로 전처리하고, 탈이온수로 헹구고, 도금 전에 1:1 디메틸술폭시드-γ-부티로락톤 혼합물을 사용하여 PR 층을 제거하였다. 실시예 58 샘플을 오직 4g/L MES 수용액으로 전처리하고 탈이온수로 헹구었다. 실시예 59 샘플을 오직 탈이온수로 전처리하였다. 실시예 57 및 58 샘플은 도금 배스 3로 도금하였고, 실시예 59 샘플은 도금 배스 1로 도금하였다. 3개 모두의 샘플을 50 rpm의 캐소드 회전 속도 및 5 μm의 도금 목표 높이로 2 ASD에서 도금하였다. 도금 후에, Shipley BPR™ PR 스트리퍼 배스 중에서 PR을 제거하여 미세 라인의 패턴을 생성하였다. 이어서, 시드 에칭 용액에 샘플을 노출시켜, PR에 의해 보호되어 있는 나머지 전도성 시드를 제거하였다. 레이저 프로파일로미터를 사용하여, 분리된 Cu 미세-라인의 폭 및 높이를 결정하였다. 표 12에 요약된 결과는, 도금 동안 패턴화 PR 층의 부재 시에도 이방성 도금이 일어나는 실시예 57 및 58 샘플에서는 현저한 라인 융합이 방지되었음을 보여주었다. 다른 한편, 실시예 59 샘플은 모든 미세-라인 폭에서 현저한 라인 융합을 나타내었다. 표 13에 나타나 있는 바와 같은 모든 샘플이 특징부 폭 범위에 걸쳐 도금 높이의 양호한 레벨링을 나타내었다.
[표 12]
Figure pat00014
[표 13]
Figure pat00015

Claims (10)

  1. a) 시드 층을 포함하는 기판을 제공하는 단계;
    b) 선택적으로, 시드 층에 황 함유 촉진제를 포함하는 수성 처리 용액을 선택적으로 적용하는 단계(여기서, 수성 처리 용액의 pH는 3 미만 또는 9 초과임);
    c) 구리 이온 공급원, 촉진제, 산, 클로라이드 공급원, 작업 전극 상의 구리 전기도금 조성물의 볼타모그램(voltammogram)의 음극파에서 α-피크 곡선을 생성하는 억제제, 및 레벨러(leveler)를 포함하는 구리 전기도금 조성물을 제공하는 단계(여기서, 레벨러는 이미다졸과 부틸디글리시딜 에테르의 반응 생성물의 공중합체 또는 이미다졸과 페닐이미다졸의 반응 생성물의 공중합체임);
    d) 시드 층을 포함하는 기판을 구리 전기도금 조성물과 접촉시키는 단계; 및
    e) 기판의 시드 층 상에 구리를 이방성으로 전기도금하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 볼타모그램의 음극파에서 α-피크 곡선을 생성하는 억제제는 1000 내지 6000 g/mol의 중량 평균 분자량을 갖는 폴리에틸렌 글리콜로 이루어진 군으로부터 선택되는, 방법.
  3. 제1항에 있어서, 볼타모그램의 음극파에서 α-피크 곡선을 생성하는 억제제는 1000 내지 5000 g/mol의 중량 평균 분자량을 갖는 EO/PO 블록 공중합체로 이루어진 군으로부터 선택되는, 방법.
  4. 제1항에 있어서, 볼타모그램의 음극파에서 α-피크 곡선을 생성하는 억제제는 1000 내지 5000 g/mol의 중량 평균 분자량을 갖는 EO/PO 랜덤 공중합체로 이루어진 군으로부터 선택되는, 방법.
  5. 제1항에 있어서, 볼타모그램의 음극파에서 α-피크 곡선을 생성하는 억제제는 디아민 코어 EO/PO 블록 공중합체로 이루어진 군으로부터 선택되는, 방법.
  6. 제5항에 있어서, 디아민 코어 EO/PO 블록 공중합체는 하기 화학식을 갖는, 방법:
    [화학식 I]
    Figure pat00016

    (여기서, 분자량은 1000 내지 10000 g/mol의 범위이고 변수 x, x". x", x"', y, y', y" 및 y"'는 1000 내지 10,000 g/mol 범위의 분자량을 제공하기 위한 1 이상의 정수임).
  7. 제5항에 있어서, 디아민 코어 EO/PO 블록 공중합체는 하기 화학식을 갖는, 방법:
    [화학식 II]
    Figure pat00017

    (여기서, 분자량은 1000 내지 10000 g/mol의 범위이고 변수 x, x". x", x"', y, y', y" 및 y"'는 1000 내지 10,000 g/mol 범위의 분자량을 제공하기 위한 1 이상의 정수임).
  8. 제5항에 있어서, 디아민 코어 EO/PO 블록 공중합체는 하기 화학식을 갖는, 방법:
    [화학식 III]
    Figure pat00018

    (여기서, 분자량은 1000 내지 10000 g/mol의 범위이고 변수 x, x". x", x"', y, y', y" 및 y"'는 1000 내지 10,000 g/mol 범위의 분자량을 제공하기 위한 1 이상의 정수임).
  9. a) 시드 층을 포함하는 기판을 제공하는 단계;
    b) 시드 층을 포토레지스트로 코팅하는 단계;
    c) 포토레지스트를 이미지화하여 기판 상에 패턴을 형성하고 시드 층을 선택적으로 노출시키는 단계;
    d) 선택적으로, 황 함유 촉진제를 포함하는 수성 처리 용액을 노출된 시드 층에 적용하는 단계(여기서, 수성 처리 용액은 pH가 3 미만이거나 pH가 9 초과임);
    e) 구리 이온 공급원, 촉진제, 산, 클로라이드 공급원, 작업 전극 상의 구리 전기도금 조성물의 볼타모그램의 음극파에서 α-피크 곡선을 생성하는 억제제, 및 레벨러를 포함하는 구리 전기도금 조성물을 제공하는 단계(여기서, 레벨러는 이미다졸과 부틸디글리시딜 에테르의 반응 생성물의 공중합체 또는 이미다졸과 페닐이미다졸의 반응 생성물의 공중합체임);
    f) 시드 층을 포함하는 기판을 이방성 구리 전기도금 조성물과 접촉시키는 단계; 및
    g) 기판의 시드 층 상에 이방성 구리를 전기도금하는 단계를 포함하는, 방법.
  10. 주변 포토레지스트의 높이보다 적어도 2 μm 더 높은 구리 증착물을 포함하며, 기판의 평면에 대해 80 내지 90°로 배향된 비간섭성 경계(incoherent boundary)를 포함하고 기판의 평면에 대해 40 내지 50°로 배향된 동시 쌍정 경계(concurrent twinned boundary)를 포함하는, 물품.
KR1020220001951A 2021-01-06 2022-01-06 이방성 구리 전기도금에 의한 포토레지스트 분해능의 개선 KR102667535B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163134348P 2021-01-06 2021-01-06
US63/134,348 2021-01-06

Publications (2)

Publication Number Publication Date
KR20220099505A true KR20220099505A (ko) 2022-07-13
KR102667535B1 KR102667535B1 (ko) 2024-05-22

Family

ID=

Also Published As

Publication number Publication date
TW202231932A (zh) 2022-08-16
CN114717615A (zh) 2022-07-08
US20220213610A1 (en) 2022-07-07
JP2022106295A (ja) 2022-07-19
JP7300530B2 (ja) 2023-06-29

Similar Documents

Publication Publication Date Title
JP4472157B2 (ja) ビアフィリング方法
US6610192B1 (en) Copper electroplating
KR101089618B1 (ko) 전기도금조
US20080264798A1 (en) Copper Plating Bath and Plating Method
US6607654B2 (en) Copper-plating elecrolyte containing polyvinylpyrrolidone and method for forming a copper interconnect
JP5568250B2 (ja) 銅を充填する方法
JP5578697B2 (ja) 銅充填方法
JP2001003191A (ja) 電解銅メッキ溶液
US20080087549A1 (en) Additive For Copper Plating And Process For Producing Electronic Circiut Substrate Therewith
JP2005029818A (ja) めっき方法
US11686006B2 (en) Method of enhancing copper electroplating
JP3780302B2 (ja) ビアホール及びスルーホールを有する基板のめっき方法
CN111058066A (zh) 聚二硫二乙烷磺酸钠作为加速剂的应用及含其的电镀液
EP1477588A1 (en) Copper Electroplating composition for wafers
CN111364076B (zh) 一种盲孔填充电镀铜溶液及其应用
KR102667535B1 (ko) 이방성 구리 전기도금에 의한 포토레지스트 분해능의 개선
KR20220099505A (ko) 이방성 구리 전기도금에 의한 포토레지스트 분해능의 개선
KR20140018086A (ko) 구리 및 구리 합금의 에칭 방법
TWI647342B (zh) Copper-silver two-component metal plating liquid for semiconductor wires and plating method
KR102445575B1 (ko) 도금용 평활제, 이를 포함하는 도금용 조성물 및 구리 배선의 형성방법
CN115573009A (zh) 高深宽比tsv结构、其制备方法与应用
JP2017222903A (ja) ハロゲンフリーまたは低ハロゲン電解穴埋め銅めっき浴

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant