KR20220097269A - 장치 테스트를 위한 다중 입력 다중 구역 열 제어 - Google Patents
장치 테스트를 위한 다중 입력 다중 구역 열 제어 Download PDFInfo
- Publication number
- KR20220097269A KR20220097269A KR1020210186668A KR20210186668A KR20220097269A KR 20220097269 A KR20220097269 A KR 20220097269A KR 1020210186668 A KR1020210186668 A KR 1020210186668A KR 20210186668 A KR20210186668 A KR 20210186668A KR 20220097269 A KR20220097269 A KR 20220097269A
- Authority
- KR
- South Korea
- Prior art keywords
- thermal
- zone
- dut
- temperature
- zones
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims description 240
- 238000001816 cooling Methods 0.000 claims abstract description 110
- 238000010438 heat treatment Methods 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims description 125
- 230000008569 process Effects 0.000 claims description 71
- 230000001276 controlling effect Effects 0.000 claims description 32
- 230000001105 regulatory effect Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 8
- 239000002826 coolant Substances 0.000 claims description 4
- 230000001143 conditioned effect Effects 0.000 claims description 2
- 238000004886 process control Methods 0.000 claims 1
- 239000000498 cooling water Substances 0.000 abstract description 4
- 238000009529 body temperature measurement Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000015654 memory Effects 0.000 description 10
- 239000012809 cooling fluid Substances 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000007613 environmental effect Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000009833 condensation Methods 0.000 description 3
- 230000005494 condensation Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006353 environmental stress Effects 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
Abstract
열 관리 헤드의 능동 열 인터포저 장치와 냉각판 사이에 DUT를 배치한다. DUT는 복수의 모듈을 포함하고, 능동 열 인터포저 장치는 복수의 구역을 포함하며, 복수의 구역의 각 구역은 복수의 모듈의 개별 모듈에 대응하고 선택적으로 가열되도록 동작 가능하다. 복수의 구역의 각 구역에 대응하는 각 세트의 입력을 수신한다. 냉각판으로의 냉각수 공급을 제어하여 복수의 구역의 각 구역의 온도를 개별적으로 제어하고, 복수의 구역의 각 구역의 가열을 개별적으로 제어하여 DUT의 복수의 모듈의 열 관리를 수행한다.
Description
본 출원은 "다중 입력 다중 구역 열 제어(Multi-Input Multi-Zone Thermal Control)"라는 명칭으로 2020년 11월 19일에 출원된, 미국 가출원 제63/133,041호(대리인 사건 번호: AATS-0109-00.00US)에 대한 우선권을 주장하며, 그 전체가 본 명세서에서 참조로 포함된다. 본 출원은 "적응형 열 제어(Adaptive Thermal Control)"라는 명칭의 미국 특허 제9,291,667호와 관련된다. 모든 그러한 출원은 그 전체가 본 명세서에서 참조로 포함된다.
발명의 분야
본 발명의 실시예는 집적 회로 제조 및 테스트 분야에 관한 것이다. 보다 구체적으로, 본 발명의 실시예는 피시험 장치의 열 제어를 위한 시스템 및 방법에 관한 것이다.
제조 공정의 일부로서, 패키징되거나 패키징되지 않은 집적 회로에 대해 환경 테스트를 실시하는 것이 일반적이다. 일반적으로 이러한 테스트에서, 집적 회로 장치에 환경 응력을 가하는 동안, 집적 회로 장치의 기능을 확인하기 위해 "테스트 패턴(test patterns)"과 같은 전기 테스트를 수행한다. 예를 들어, 전기 테스트를 수행하는 동안 집적 회로를 그 사양 한계까지 가열 및/또는 냉각시킨다. 예를 들어, 적격성 시험 및/또는 "번 인(burn in)"과 같은 일부 경우에, 예컨대 고장 지점을 판정하고/하거나 환경 사양에 "가드 밴드(guard band)"을 설정하기 위해 집적 회로에 대해 그 사양 이상으로 응력을 가할 수 있다.
전통적으로, 이러한 시험은 하나 이상의 집적 회로, 관련 테스트 인터페이스(들) 및 지원 하드웨어를 환경 테스트 챔버(chamber)에 배치하는 것을 포함한다. 환경 테스트 챔버는 테스트 대상인 집적 회로(피시험 장치(device under , DUT)로 일컬음)와 테스트 인터페이스 및 지원 하드웨어를 목표 시험 온도로 가열 및/또는 냉각한다. 그러나, 이러한 테스트 챔버를 사용하는 것은 많은 단점을 내포한다. 예컨대, 이러한 테스트의 한도 및/또는 정확도는 테스트 인터페이스 회로 및/또는 장치의 환경적 한계로 인해 저하될 수 있다. 또한, 환경 테스트 챔버 내부에 필요한 많은 양의 공기와 장착 구조 및 인터페이스 장치의 질량으로 인해 이러한 테스트 챔버 내부의 환경이 빠르게 변화하지 않아, 테스트 속도가 제한될 수 있다. 또한, DUT 및 테스트 장치를 이러한 테스트 챔버의 내외부로 배치 및 제거하는 것으로 인해 테스트 속도가 더욱 제한되고, 이러한 배치 및 제거를 수행하기 위한 복잡하고 값비싼 메커니즘이 필요하게 된다.
피시험 장치(들)의 온도를 측정하는 많은 방법이 있다. 불행히도 기존 제어 시스템은 이러한 측정을 사용하는 데 제한이 있다.
따라서, 테스트 환경에서 장치에 대한 다중 입력 다중 구역 열 제어를 위한 시스템 및 방법이 필요하다. 추가로 필요한 것은 피시험 장치의 상이한 부분들을 다른 온도로 제어하도록 동작할 수 있는 장치 테스트를 위한 다중 입력 다중 구역 열 제어를 위한 시스템 및 방법이다. 또한, 상이한 온도 입력에 기초하여 상이한 온도에 대해 상이한 높이에서 피시험 장치의 상이한 부분을 제어하도록 동작가능한 장치 테스트를 위한 다중 입력 다중 구역 열 제어를 위한 시스템 및 방법이 필요하다. 집적 회로를 테스트하는 기존 시스템 및 방법과 호환되며 보완적인 장치 테스트를 위한 다중 입력 다중 구역 열 제어를 위한 시스템 및 방법이 여전히 더 필요하다.
따라서, 본 발명의 실시예에 따르면, 열 관리 헤드 및 테스터 프로세서를 포함하는 테스터 시스템에서 피시험 장치에 대한 열 관리를 수행하는 방법은, 열 관리 헤드의 능동 열 인터포저 장치와 냉각판 사이에 피시험 장치를 배치하는 단계 - 피시험 장치는 복수의 모듈을 포함하고 능동 열 인터포저 장치는 복수의 구역을 포함하며, 복수의 구역의 각 구역은 복수의 모듈의 각 모듈에 대응하고 선택적으로 가열되도록 동작 가능하다. 방법은 복수의 구역의 각 구역에 대응하는 입력의 각각의 세트를 수신하는 단계를 더 포함하고, 각각의 입력의 세트는 냉각판의 온도, 구역의 온도, 구역에 대응하는 모듈의 다이의 접합 온도, 구역에 대응하는 모듈에 공급되는 전력량, 구역에 대응하는 모듈의 사전 결정된 열 제어 프로필 내 현재 위치를 포함하는 입력 목록으로부터의 입력을 포함한다. 방법은 냉각판으로의 냉각수 공급을 제어하고, 복수의 영역의 각 영역의 가열을 개별적으로 제어하여 피시험 장치의 복수의 모듈에 대한 열 관리 프로세스를 수행하는 단계를 더 포함하며, 열 프로세스 관리를 수행하는 것은 복수의 열 프로세스에 의해 추가로 구현되고, 각각의 열 프로세스는 각각의 구역에 대한 입력의 각각의 세트에 기초하여 복수의 구역 중 각 구역의 온도를 제어한다.
실시예는 전술한 것을 포함하고, 피시험 장치가 다중-칩 모듈 집적 회로 장치인 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 테스터 프로세서를 사용하여 피시험 장치를 테스트하는 단계를 더 포함하고, 피시험 장치의 복수의 모듈의 열 관리를 수행하는 것은 테스트와 동시에 수행된다.
실시예는 전술한 것을 포함하고, 각각의 입력 세트를 수신하는 단계가 복수의 모듈에 각각 연결된 복수의 전원 공급 장치로부터 복수의 모듈에 공급되는 전력량을 수신하는 단계를 더 포함하는 것을 포함한다.
실시예는 전술한 것을 포함하고, 열 관리 프로세스를 수행하는 단계가 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 공급되는 전력량에 관한 입력을 활용하는, 각각의 열 프로세스 내의 휴리스틱을 따라 전력을 구현하는 단계를 포함하는 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 열 관리 프로세스를 수행하는 단계는 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 해당하는 모듈에 의해 수행될 것으로 예상되는 작업량과 관련된 입력을 활용하는, 각각의 열 프로세스 내에서 사전 트리거 휴리스틱을 구현하는 단계를 포함하는 것을 더 포함한다.
본 발명의 다른 실시예에 따르면, 열 관리 헤드 및 테스터 프로세서를 포함하는 테스터 시스템에서 피시험 장치에 대한 열 관리를 수행하는 방법은, 열 관리 헤드의 능동 열 인터포저 장치와 냉각판 사이에 피시험 장치를 배치하는 단계 - 피시험 장치는 복수의 모듈을 포함하고, 능동 열 인터포저 장치는 복수의 구역을 포함하며, 복수의 구역의 각 구역은 복수의 모듈의 각 모듈에 대응하며, 선택적으로 가열되도록 동작 가능함 - 를 포함한다. 또한 방법은, 복수의 입력 세트에 기초하여 복수의 구역의 온도를 개별적으로 제어함으로써 피시험 장치의 열 관리를 수행하는 단계를 포함하고, 각 구역은 상기 복수의 입력 세트의 각각의 입력 세트에 의해 제어되며, 추가로 각각의 구역에 대한 각각의 세트의 입력은 상기 개별 구역과 연관된 모듈의 특성에 의존하고, 복수의 입력 세트의 각각의 입력 세트는, 냉각판의 온도, 구역의 온도, 구역에 대응하는 모듈의 다이의 접합 온도, 구역에 대응하는 모듈에 공급되는 전력량, 및 구역에 대응하는 모듈의 미리 결정된 열 제어 프로필 내의 현재 위치를 포함하는 목록으로부터의 입력을 포함한다.
실시예는 전술한 것을 포함하고, 피시험 장치의 열 관리를 수행하는 단계가, 냉각판에 대한 냉각제의 공급을 제어하는 것, 및 복수의 구역의 각 구역의 가열을 개별적으로 제어하는 것에 의해 복수의 구역의 각 구역의 온도를 개별적으로 제어하는 단계를 포함하고, 열 관리를 수행하는 단계는 복수의 열 프로세스에 의해 더 구현되고, 각각의 열 프로세스는 각각의 구역에 대한 각 세트의 입력에 기초하여 복수의 구역의 각 구역의 온도를 제어하는 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 피시험 장치는 다중 칩 모듈 집적 회로 장치인 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 피시험 장치는 집적 회로를 포함하는 시스템 인 패키지(SIP) 장치인 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 테스터 프로세서를 사용하여 피시험 장치를 테스트하는 단계를 더 포함하고, 피시험 장치의 열 관리를 수행하는 단계는 테스트와 동시에 수행된다.
실시예는 전술한 것을 포함하고, 열 관리를 수행하는 단계가 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 공급되는 전력량에 관한 입력을 활용하는, 각각의 열 프로세스 내의 휴리스틱을 따라 전력을 구현하는 단계를 더 포함하는 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 열 관리를 수행하는 단계가, 복수의 열 프로세스의 각각의 열 프로세스에 조절되는 구역에 대응하는 모듈에 의해 수행될 것으로 예상되는 작업량과 관련된 입력을 활용하는, 각각의 열 프로세스 내에서 사전 트리거 휴리스틱을 구현하는 단계를 포함하는 것을 더 포함한다.
본 발명에 따른 추가 실시예는, 열 관리 헤드 및 테스터 프로세서를 포함하는 테스터 시스템에서, 피시험 장치에 대한 열 관리를 수행하는 방법으로서,
열 관리 헤드의 능동 열 인터포저 장치와 냉각판 사이에 피시험 장치를 배치하는 단계 - 피시험 장치는 복수의 모듈을 포함하고, 능동 열 인터포저 장치는 복수의 구역을 포함하며, 복수의 구역의 각 구역은 복수의 모듈 의 각 모듈에 대응하고 선택적으로 가열되도록 동작 가능함 - 와, 복수의 구역의 각 구역에 대응하는 입력 세트를 수신하는 단계 - 입력 세트는, 냉각판의 온도, 각 구역의 온도, 각 영역에 대응하는 모듈의 다이 접합 온도, 각 구역에 대응하는 모듈에 공급되는 전력량, 및 각 구역에 대응하는 모듈의 미리 결정된 열 제어 프로필 내의 현재 위치를 포함하는 입력 목록에서의 입력을 포함함 - 를 포함한다.
방법은 또한, 소프트웨어 제어 하에 복수의 구역의 각 구역의 온도를 개별적으로 제어함으로써 피시험 장치의 복수의 모듈의 열 관리를 수행하는 단계를 포함하고, 열 관리를 수행하는 단계는, 냉각판으로의 냉각 공기 공급을 제어하는 단계와, 복수의 구역의 각 구역의 가열을 개별적으로 제어하는 단계를 포함한다. 열 관리를 수행하는 단계는 소프트웨어 제어 내에서 복수의 열 프로세스에 의해 더 구현된다.
실시예는 전술한 것을 포함하고, 냉각 공기 공급을 제어하는 단계가 공기 밸브를 조정함으로써 수행되는 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 각각의 열 프로세스는 각각의 구역에 대한 입력 세트의 입력에 기초하여 복수의 구역의 각 구역의 온도를 제어하는 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 테스터 프로세서를 사용하여 피시험 장치를 테스트하는 단계를 더 포함하고, 피시험 장치의 열 관리를 수행하는 단계는 테스트와 동시에 수행된다.
실시예는 전술한 것을 포함하고, 열 관리를 수행하는 단계가 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 의해 수행될 것으로 예상되는 작업량과 관련된 입력을 활용하는, 각각의 열 프로세스 내에서 사전 트리거 휴리스틱을 구현하는 단계를 포함하는 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 열 관리를 수행하는 단계가 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 공급되는 전력량에 관한 입력을 활용하는, 각각의 열 프로세스 내의 휴리스틱을 따라 전력을 구현하는 단계를 더 포함하는 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 복수의 구역의 각 구역이 각각의 히터 요소를 포함하는 것을 더 포함한다.
실시예는 전술한 것을 포함하고, 피시험 장치가 다중-칩 모듈 집적 회로 장치를 포함하는 것을 더 포함한다.
본 명세서에 포함되고 본 명세서의 일부를 형성하는 첨부 도면은 본 발명의 실시예들을 보여주고, 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다. 달리 명시되지 않는 한 도면은 축척에 맞게 그려지지 않을 수 있다.
도 1a는 본 발명에 따른 실시예를 위한 플랫폼의 역할을 할 수 있는 자동화 테스트 시스템 환경의 구성요소의 예시적인 블록도를 도시한다.
도 1b는 본 발명의 실시예에 따른 예시적인 테스트 시스템의 투시도를 도시한다.
도 1c는 본 발명의 실시예에 따라 DUT를 소켓에 자동으로 선택하여 배치하고 또한 능동 열 인터포저 장치를 선택하여 DUT와 함께 소켓에 배치하기 위한 로봇 메커니즘을 포함하는 예시적인 테스트 시스템을 도시한다.
도 2는 본 발명의 실시예에 따른 신규 능동 열 인터포저 장치의 예시적인 블록도를 도시한다.
도 3은 본 발명의 실시예에 따른 신규 능동 열 인터포저 장치의 예시적인 블록 단면도를 도시한다.
도 4는 본 발명의 실시예에 따른 신규 능동 열 인터포저 장치를 포함하는 열 관리 시스템의 예시적인 블록 단면도를 도시한다.
도 5는 본 발명의 실시예에 따른 예시적인 가열 요소의 개략도를 도시한다.
도 6은 본 발명의 실시예에 따른 집적 회로 반도체 웨이퍼의 회로를 테스트하기 위한 예시적인 컴퓨터 제어 방법을 도시한다.
도 7은 본 발명의 실시예에 따른 복수의 피시험 장치의 열 제어를 위한 제어 시스템의 예시적인 블록도이다.
도 8은 본 발명의 실시예에 따른 예시적인 전자 자동 열 제어(ATC) 시스템의 블록도를 도시한다.
도 9는 본 발명의 실시예에 따른 피시험 장치의 열 관리를 수행하기 위한 예시적인 컴퓨터 제어 방법을 도시한다.
도 10은 본 발명의 실시예를 구현하기 위한 플랫폼 및/또는 본 발명의 실시예를 위한 제어 시스템으로서 사용될 수 있는 예시적인 전자 시스템의 블록도를 도시한다.
도 1a는 본 발명에 따른 실시예를 위한 플랫폼의 역할을 할 수 있는 자동화 테스트 시스템 환경의 구성요소의 예시적인 블록도를 도시한다.
도 1b는 본 발명의 실시예에 따른 예시적인 테스트 시스템의 투시도를 도시한다.
도 1c는 본 발명의 실시예에 따라 DUT를 소켓에 자동으로 선택하여 배치하고 또한 능동 열 인터포저 장치를 선택하여 DUT와 함께 소켓에 배치하기 위한 로봇 메커니즘을 포함하는 예시적인 테스트 시스템을 도시한다.
도 2는 본 발명의 실시예에 따른 신규 능동 열 인터포저 장치의 예시적인 블록도를 도시한다.
도 3은 본 발명의 실시예에 따른 신규 능동 열 인터포저 장치의 예시적인 블록 단면도를 도시한다.
도 4는 본 발명의 실시예에 따른 신규 능동 열 인터포저 장치를 포함하는 열 관리 시스템의 예시적인 블록 단면도를 도시한다.
도 5는 본 발명의 실시예에 따른 예시적인 가열 요소의 개략도를 도시한다.
도 6은 본 발명의 실시예에 따른 집적 회로 반도체 웨이퍼의 회로를 테스트하기 위한 예시적인 컴퓨터 제어 방법을 도시한다.
도 7은 본 발명의 실시예에 따른 복수의 피시험 장치의 열 제어를 위한 제어 시스템의 예시적인 블록도이다.
도 8은 본 발명의 실시예에 따른 예시적인 전자 자동 열 제어(ATC) 시스템의 블록도를 도시한다.
도 9는 본 발명의 실시예에 따른 피시험 장치의 열 관리를 수행하기 위한 예시적인 컴퓨터 제어 방법을 도시한다.
도 10은 본 발명의 실시예를 구현하기 위한 플랫폼 및/또는 본 발명의 실시예를 위한 제어 시스템으로서 사용될 수 있는 예시적인 전자 시스템의 블록도를 도시한다.
이제 본 발명의 다양한 실시예에 대한 상세한 참조가 이루어질 것이며, 이러한 실시예들의 예는 첨부 도면에 도시되어 있다. 이들 실시예들과 연계하여 본 발명을 설명할 것이지만, 이는 본 발명을 이들 실시예들로 제한하기 위한 것이 아니다. 이와는 반대로, 본 발명은 첨부된 청구항들에 의해 정의된 본 발명의 사상 및 범위 내에 포함될 수 있는 대체물, 변형물 및 등가물을 포함한다. 또한, 본 발명의 완전한 이해를 돕기 위해, 후술하는 본 발명의 상세한 설명에서 다수의 특정 세부사항을 서술한다. 그러나, 당업자는 알 수 있듯이, 이러한 특정 세부사항 없이 본 발명을 실시할 수 있다. 어떤 경우에는, 본 발명의 측면을 불필요하게 모호하게 하지 않기 위해, 공지의 방법, 절차, 구성요소 및 회로를 상세하게 설명하지 않았다.
후술되는 상세한 설명 중 일부(예컨대, 방법(600,900))는 컴퓨터 메모리에서 수행될 수 있는 데이터 비트에 대한 연산의 절차, 단계, 논리 블록, 처리 및 기타 기호적 표현의 관점에서 제시된다. 이러한 설명 및 표현은 데이터 처리 기술 분야의 당업자가 자신의 작업 내용을 다른 당업자에게 가장 효과적으로 전달하기 위해 사용하는 수단이다. 본원에서 그리고 일반적으로, 절차, 컴퓨터에 의해 실행되는 단계, 논리 블록, 프로세스 등은 원하는 결과를 가져오는 단계 또는 명령의 일관된 순서로 간주된다. 단계는 물리적 수량의 물리적 조작을 필요로 하는 단계이다. 반드시 그런 것은 아니지만 일반적으로 이러한 수량은 컴퓨터 시스템에서 저장, 전송, 결합, 비교 및 다르게 조작될 수 있는 전기 또는 자기 신호의 형태를 취한다. 주로 관용적으로 이러한 신호를 비트, 값, 요소, 기호, 문자, 용어, 숫자, 데이터 등으로 지칭하는 것이 때때로 편리한 것으로 입증되었다.
그러나, 이러한 용어 및 유사한 용어 모두는 적절한 물리적 수량과 연관되어야 하고, 단지 이러한 수량에 적용되는 편리한 라벨일 뿐이라는 점을 염두에 두어야 한다. 다음 논의에서 명백하게 알 수 있듯이, 달리 명시되지 않는 한, 본 발명 전체에 걸쳐 "배치" 또는 "수신" 또는 "수행" 또는 "시험" 또는 "가열" 또는 "냉각" 또는 "온도 유지" 또는 "되도록 하는" 또는 "수집" 또는 "저장" 또는 "읽기" 또는 "분석" 또는 "생성" 또는 "해결" 또는 "수용" 또는 "선택" 또는 "결정" 또는 "표시" 또는 "제시" 또는 "산정" 또는 "전송" 또는 "수신" 또는 "축소 " 또는 "검출" 또는 "설정" 또는 "접근" 또는 "배치" 또는 "형성" 또는 "장착" 또는 "제거" 또는 "중단" 또는 "중지" 또는 "코팅" 또는 "처리" 또는 "생성" 또는 "조정" 또는 "생성" 또는 "실행" 또는 "계속" 또는 "색인화" 또는 "번역" 또는 "계산" 또는 "측정" 또는 "수집" 또는 "실행" 등의 용어를 사용하는 논의는, 컴퓨터 시스템, 또는 컴퓨터 시스템의 레지스터 및 메모리 내에서 물리적(전자적) 수량으로 표현되는 데이터를 조작하고 그 데이터를 컴퓨터 시스템 메모리 또는 레지스터 내에서 물리적 수량으로 유사하게 표현되는 다른 데이터로 변환하는 유사한 전자 컴퓨팅 장치, 또는 기타 정보 저장, 전송 또는 디스플레이 장치의 작업 및 프로세스, 또는 이러한 장치의 제어 하에 있는 작업 및 프로세스를 지칭한다.
"비일시적 컴퓨터 판독 가능 매체"의 의미는 Nuijten 판결 (In re Nuijten, 500 F.3d 1346, 1356-57 (Fed. Cir. 2007))에서 35 U.S.C. § 101에 의거한 특허적격 대상의 범위에 속하지 않는 것으로 판단된 일시적 컴퓨터 판독 가능 매체의 유형(type)만을 배제하는 것으로 해석되어야 한다. 이 용어의 사용은 청구 범위에서 일시적 전파 신호 자체만을 배제하는 것으로 이해되어야 하며, 일시적 신호 자체를 전파만 하는 것이 아닌 모든 표준 컴퓨터 판독 가능 매체에 대한 권리를 포기하지 않는다.
본 발명의 예시적인 실시예에 대한 다음의 설명은 일반적으로 진보된 열 인터포저 장치 또는 ATI와 관련하여 제시된다. 그러나, 본 발명에 따른 실시예는 ATI와 함께 또는 ATI 상에서 사용하는 것으로 제한되지 않는다. 오히려, 본 발명에 따른 실시예는 임의의 열 제어 응용예에 매우 적합하다.
장치 테스트를 위한 다중 입력 다중 구역 열 제어
도 1a는 본 발명에 따른 실시예를 위한 플랫폼의 역할을 할 수 있는 자동화된 테스트 시스템 환경(100)의 요소들의 예시적인 블록도를 도시한다. 테스트 시스템(100)은 피시험 장치(device under, DUT), 예를 들어, 집적 회로 장치, 시스템 인 패키지(SIP), 및/또는 멀티-칩 모듈(MCM)을 포함한다. 피시험 장치는 일반적으로 패키지화되지만 필수는 아니다. 소켓(105)은 예를 들어, DUT(110) 상의 패키지 리드를 활용하여 피시험 장치(110)에 연결되어 테스트 신호와 전력을 피시험 장치(110)로 보내고 받는다. 소켓(105)은 일반적으로 단일 피시험 장치에 따로따로 연결되어 테스트된다. 소켓(105)은 예를 들어, DUT(110)의 전기적 테스트를 위해 테스트 컨트롤러에 소켓(105)을 전기적으로 결합하도록 로드 보드(미도시)에 장착되거나 결합될 수 있다.
본 발명의 실시예에 따르면, 신규 능동 열 인터포저 장치(120)는 피시험 장치(110)의 후면 또는 상부에 결합된다. 일부 실시예에서, 능동 열 인터포저 장치(120)는 피시험 장치(110)의 특정 설계를 위해 맞춤화될 수 있다. 일부 실시예에서, 능동 열 인터포저 장치(120)와 피시험 장치(110) 사이에 열 인터페이스 재료(122)가 있을 수 있다. 그러한 열 인터페이스 재료는 존재한다면, 능동 열 인터포저 장치(120)와 피시험 장치(110) 사이의 열 결합을 개선하도록 설계된다.
능동 열 인터포저 장치(120)는 냉각판(130)에 추가로 결합된다. 일부 실시예에서, 능동 열 인터포저 장치(120)와 냉각판(130) 사이에 열 인터페이스 재료(124)가 있을 수 있다. 그러한 열 인터페이스 재료는 존재한다면, 능동 열 인터포저 장치(120)와 냉각판(130) 사이의 열 결합을 개선하도록 설계되었다.
일 실시예에서, 공기를 포함하는 다른 유체가 사용될 수 있지만, 예를 들어 글리콜을 포함하는 냉각 유체는 일반적으로 냉각판(130)을 통해 순환된다. 냉각판(130)의 온도를 조정하기 위해, 일부 실시예에서, 냉각 유체의 온도가 조정될 수 있다. 일부 실시예에서, 도 1a에 도시된 바와 같이, 냉각 유체의 흐름이 또한 조정될 수 있고, 예를 들어 증가, 감소, 시작 및/또는 정지될 수 있다. 도시된 바와 같이, 냉각기(135)는 냉각 유체를 예를 들어, -60℃로 냉각시킨다. 냉각 유체는 밸브(132)로 흐른다. 제어 신호(146)를 통한 열 제어기(145)의 제어 하에, 밸브(132)는 하나 이상의 온도 측정(134)에 기초하여 냉각판(130)으로의 냉각 유체의 흐름(133)을 조절한다. 냉각판(130)을 통한 순화(cycling) 후에, 냉각 유체는 냉각기(135)로 복귀(136)된다. 냉각판(130)은 또한 일부 실시예에서, 공기 또는 가스 냉각될 수 있다.
일부 실시예에서, 냉각판(130)은 증발기 및/또는 상 변화 냉각 시스템을 포함할 수 있다. 그러한 실시예에서, 냉각기(135)는 예를 들어, 압축기 및/또는 라디에이터를 포함할 수 있다. 일부 실시예에서, 상 변화 냉각 시스템의 듀티 사이클(duty cycle)에 대한 변경은 냉각판(130)으로부터 추출된 열의 양을 조정하는 데 이용될 수 있다.
능동 열 인터포저 장치(120)는 피시험 장치(110)의 하나 이상의 온도 영역에 열 에너지를 인가하는 기능을 한다. 예를 들어, 피시험 다중 칩 모듈 장치의 각각의 다이는 개별적으로 온도 제어될 수 있다. 이러한 가열을 달성하기 위해, 능동 열 인터포저 장치(120)는 아래에서 추가로 설명되는 바와 같이 하나 이상의 가열 요소를 포함한다. 능동 열 인터포저 장치(120)의 가열 요소는 피시험 장치(110)의 온도 영역을 정의한다. 일부 실시예에서, 가열 요소는 세라믹 기판 상의 저항성 트레이스를 포함할 수 있다. 일부 실시예에서, 가열 요소는 냉각 요소, 예를 들어 펠티에(Peltier) 장치 또는 마찬가지로 냉각이 가능한 다른 형태의 열전 냉각기( thermoelectric cooler, TEC)를 포함할 수 있다. 그러나 임의의 적절한 가열 및/또는 냉각 기술은 어떤 조합으로든 본 발명에 따른 실시예에 잘 맞춤된다. 능동 열 인터포저 장치(120)는 또한, 일부 실시예에서 피시험 장치(110)로부터 냉각판(130) 및/또는 능동 열 인터포저 장치(120) 내의 냉각 요소에 열 에너지를 결합하는 기능을 한다.
능동 열 인터포저 장치(120)는 하나 이상의 온도 측정 장치(예를 들어, 저항 온도 검출기 및/또는 열전쌍)을 더 포함한다. 하나 이상의 온도 측정 장치는 피시험 장치(110)의 영역의 온도를 측정하도록 구성된다. 하나 이상의 온도 측정 장치는 능동 열 인터포저 장치(120)의 가열 요소 내에 또는 이에 근접하게 배치될 수 있다. 일부 실시예에서, 능동 열 인터포저 장치(120)는 능동 열 인터포저 장치(120)의 가열 요소 내에 있지 않거나 이에 근접하지 않은 것을 특징으로 하는 온도 측정 장치를 포함할 수 있다. 일부 실시예에서, 로드 보드는 온도 측정 장치를 포함할 수 있다. 하나 이상의 온도 측정 장치 각각은 온도 신호(121)를 열 제어기(145)에 송신한다. 소켓(105), 피시험 장치(110), 능동 열 인터포저 장치(120) 및 냉각판(130)은 도 1a에 도시된 것과 같이 함께 결합되는 경우, 집합적으로 테스트 스택으로 알려지거나 지칭될 수 있다.
테스트 시스템(100)은 열 제어기(145)를 더 포함한다. 열 제어기(145)는 제어 신호(1477)를 전원(140)으로 송신하여 전력(141)을 능동 열 인터포저 장치(120)의 하나 이상의 가열 요소에 공급한다. 능동 열 인터포저 장치(120)의 각 가열 요소는 개별적으로 제어될 수 있다. 따라서, 일반적으로 도시된 것보다 더 많은 전력 신호(141)가 존재한다. 일부 실시예에서 하나 이상의 전력 공급 장치가 있을 수 있다. 복수의 온도 측정 장치 중 하나 이상으로부터의 온도 신호(121)에 기초하여, 열 제어기는 가열 요소에 공급되는 전력을 변경하도록 전력 공급 장치(140)를 제어할 수 있다. 전력 공급 장치(140)는 일부 실시예에서, 전압 레벨 및/또는 펄스 폭을 변경하여 가열 요소에 공급되는 전압을 변조할 수 있다. 열 제어기(145)는 또한 냉각판(130)으로부터 추출된 열 에너지(136)의 양을 제어한다. 예를 들어, 열 제어기(145)는 냉각판(130)의 온도를 제어한다. 열 제어기(145)는 온도 신호(121)에 기초하여 값(132)을 제어한다.
냉각판(130)은 실질적으로 모든 피시험 장치(110)로부터 능동 열 인터포저 장치(120)를 통해 열을 추출한다는 것을 이해해야 한다. 또한, 냉각판(130)은 일반적으로 큰 열용량(large thermal mass)을 가지며, 온도를 빠르게 변화하지 않는다. 따라서, 능동 열 인터포저 장치(120)의 가열 요소는 예를 들어 DUT 테스트 동안, 냉각판(130)의 냉각 효과를 극복하기 위해 종종 필요할 수 있다. 일부 실시예에서, 피시험 장치(110)의 상이한 영역은 상이한 온도로 가열 및/또는 냉각될 수 있다. 예를 들어, 피시험 장치(110)의 한 영역은, 예를 들어 능동 열 인터포저 장치(120) 내의 히터를 통해 100℃로 가열될 수 있는 반면, 능동 열 인터포저 장치(120)에 의해 그러한 영역에 인가되는 열이 없는 경우 피시험 장치(110)의 다른 영역은 냉각판(130)의 온도 쪽으로 냉각되도록 허용될 수 있다. 일부 실시예에서, 피시험 장치(110)의 상이한 영역의 이러한 차등 가열 및/또는 냉각은 피시험 장치(110)의 영역에 걸쳐 또는 영역 사이에 열 구배를 생성할 수 있다.
능동 열 인터포저 장치(120)는 냉각판 장치(130) 및 소켓 장치(105)와 별개의 장치라는 것을 이해해야 한다. 능동 열 인터포저 장치(120)는 일반적으로 특정한 피시험 장치 및/또는 소켓 조합을 위해 맞춤화되지만, 필수적인 것은 아니다. 이러한 새로운 방식에서, 능동 열 인터포저 장치는 독립형 장치이기 때문에, 다른 능동 열 인터포저 장치가 다양한 장치를 테스트하기 위해 다양한 조합의 다양한 소켓 및/또는 표준 냉각판과 함께 사용될 수 있다. 예를 들어, 기능적으로 유사한 다중 칩 모듈은 유사하거나 동일한 핀 레이아웃을 갖지만, 칩의 물리적 배열이 다른 여러 버전을 가질 수 있다. 이러한 제품군의 테스트는 칩의 다른 물리적 배열을 설명하기 위해 다른 능동 열 인터포저 장치가 있는 동일한 소켓으로 수행될 수 있다.
도 1b는 본 발명의 실시예에 따른 예시적인 테스트 시스템(150)의 사시도를 도시한다. 테스트 시스템(150)은 복수의 테스트 슬레드(예를 들어, 예시적인 테스트 슬레드(156))를 포함한다. 테스트 슬레드(156)는 복수(예를 들어, 6개)의 냉각판(130)을 포함한다. 테스트 슬레드(156)는 테스트 슬레드(156)의 메인 바디에 삽입될 수 있는 테스트 보드 서랍(153)을 수용하도록 구성된다. 테스트 보드 서랍(153)은 테스트 보드(152)를 포함한다. 테스트 보드(152)는 복수(예를 들어, 6개)의 스택(154)을 포함한다. 스택(154) 각각은 소켓(105), 피시험 장치(110) 및 능동 열 인터포저 장치(120)를 포함한다. 스택(154)은 또한 일부 실시예에서, 열 인터페이스 재료(122 및/또는 124)를 포함할 수 있다. 테스트 슬레드(156)는 전력 분배, 및 전력, 전기 테스트 신호 및 냉각 유체에 대한 커플링을 더 포함한다. 테스트 슬레드(156)는 테스트 보드 서랍(153)이 테스트 슬레드(156)에 삽입될 때 복수의 냉각판을 스택(154)에 연결하도록 구성된다. 도 1b에 도시된 테스트 스택의 사시도는 도 1a에 도시된 테스트 스택과 반대라는 점을 이해할 것이다. 예를 들어, 냉각판(130)은 도 1b에서 상부에 있는 반면, 냉각판(130)은 도 1a에서 하부에 도시되어 있다.
복수(예를 들면, 12개)의 테스트 슬레드(156)는 테스트 랙(159)에 삽입되도록 트롤리(158)에 배치되도록 구성된다. 테스트 랙(159)에 삽입되는 경우, 필요한 전력, 테스트 신호 및 냉각(cooling)이 냉각판(130), 능동 열 인터포저 장치(120), 피시험 장치(110) 및 소켓(105)을 포함하는 각각의 테스트 스택에 공급되어, 테스트 시스템(150)에 의해 비동기식으로 테스트된다. 이러한 새로운 방식으로, 예를 들어 72개까지의 장치가 단일 테스트 시스템(150)에서 동시에 가열 및/또는 냉각되고 전기적으로 테스트된다.
도 1c는 본 발명의 실시예에 따른 DUT를 자동으로 선택하여 소켓에 배치하고 또한 능동 열 인터포저 장치를 선택하여 DUT와 함께 소켓에 배치하기 위한 로봇 메커니즘을 포함하는 예시적인 테스트 시스템(170)을 도시한다. 소켓에 배치한 후, DUT와 능동 열 인터포저 장치는 열 헤드로 전달된다. 예를 들어, 열 헤드는 냉각판(예를 들어, 냉각판(130))을 포함한다. 일 실시예에서, 열 헤드는 12개의 슬롯을 포함하고, 각 슬롯에는 6개의 소켓이 있으므로, 해당 능동 열 인터포저 장치와 함께 72개의 DUT가 동시에 테스트될 수 있다. 테스트 후에, 능동 열 인터포저 장치는 다른 DUT를 테스트하기 위해 재사용될 수 있다. 열 헤드 내부에는 테스트 중에 능동 열 인터포저 장치와 접촉하게 되는 냉각판이 포함된다.
본 발명의 실시예 내에서, 능동 열 인터포저 장치는 "독립형" 장치로 알려져 있거나 "독립형" 장치로 지칭되는데, 이는 종래 기술의 테스트 시스템 및 환경에서와 같이, 테스트 시스템 내의 임의의 다른 장치에 영구적으로 부착되지 않기 때문이다. 즉, DUT용으로 맞춤 설계된 능동 열 인터포저 장치는 위에서 설명한 대로 독립형 부품으로 능동적으로 선택 및 배치되고 소켓에 삽입된다. 따라서 다른 유형의 DUT와 함께 사용하기 위해 테스트 시스템을 재설계하려면, 능동 열 인터포저 장치, DUT 및 소켓만 재설계하면 되고, 냉각판을 포함한 나머지 테스트 시스템은 재사용될 수 있다.
도 1c와 관련하여, 제1 픽 앤 플레이스 암(pick and place arm)(171)은 DUT(173)의 트레이로부터 피시험 장치(예를 들어, 도 1a의 DUT(110))를 검색하고, 이를 소켓(예를 들어, 테스트 보드(176) 상의 소켓(105)(도 1a))에 위치시킨다. 테스트 보드(176)는 도 1b의 테스트 보드(152)에 대응할 수 있다. 제2 픽 앤 플레이스 암(172)은 능동 열 인터포저 장치(174)의 트레이로부터 능동 열 인터포저 장치(예를 들어, 능동 열 인터포저 장치(120))를 검색하고, DUT의 상부에 능동 열 인터포저 장치를 배치한다. 픽 앤 플레이스 암(171, 172)은 DUT 및/또는 능동 열 인터포저 장치를 일부 실시예에서, 예를 들어 측면 및/또는 위아래에서 및/또는 진공 흡입을 통해 잡는 것을 포함하여, 임의의 적합한 수단을 통해 잡을 수 있다.
도 2는 본 발명의 실시예에 따른 신규 능동 열 인터포저 장치(200)의 예시적인 블록도를 도시한다. 능동 열 인터포저 장치(200)는 프레임(205)을 포함하며, 그 위에 다른 요소가 부착되거나 장착될 수 있다. 프레임(205)은 임의의 적합한 재료( 예를 들어, 열가소성 수지)를 포함할 수 있다. 프레임(205)은 탭(235)을 포함한다. 탭(235)은 예를 들어, 자동화된 파지(grasping) 장비 및/또는 픽 앤 플레이스 장비에 의해, 능동 열 인터포저 장치(200)의 취급 및/또는 조작하도록 구성된다. 복수의 접촉 패드(240)는 능동 열 인터포저 장치(200)에 대한 전기적 접촉을 만들기 위해 탭(235) 상에 위치될 수 있다. 예를 들어, 접촉 패드는 능동 열 인터포저 장치(200)로/로부터의 열 센서 신호 및/또는 전기 전력을 결합하도록 포고 핀(pogo pins)(미도시)와 기계적 및 전기적으로 결합되도록 구성될 수 있다. 일부 실시예에서, 접촉 패드(240)는 예를 들어, 상이한 전류 용량에 대응하도록 상이한 크기 및/또는 형상의 패드를 포함할 수 있다. 본 발명의 실시예에 따르면, 결로(condensation)를 최소화하고/하거나 감소시키기 위해 임의의 포고 핀 근처의 주변 대기는 이슬점 이상으로 유지되어야 하는데, 이는 접촉 신뢰성에 유해한 영향 미칠 수 있다. 본 발명의 실시예에 따르면, 능동 열 인터포저 장치(200)는 하나 이상의 압축된 건조 공기(CDA) 포트(260)를 포함할 수 있으며, 이는 건조 공기의 공급원에 연결될 수 있고, 결로를 방지하기 위해 건조 공기를 시험 스택 내로 주입하는 데 이용될 수 있다. 능동 열 인터포저 장치(200)는 일부 실시예에서 결로를 방지하는 데 도움이 되는 절연 커버(도시되지 않음)를 포함할 수 있다.
능동 열 인터포저 장치(200)는 일부 실시예에서 래치(255)를 포함할 수 있다. 래치(255)는 피시험 장치(도시되지 않음)를 능동 열 인터포저 장치(200)에 단단히 결합하도록 구성된다. 예를 들어, 래치(255)는 피시험 장치 및/또는 그 소켓 위로 연장되어 이를 제자리에 고정할 수 있다. 능동 열 인터포저 장치(200)는 일부 실시예에서, 정렬 특징부(250)를 포함할 수 있다. 도 1a에 관하여 설명된 바와 같이, 정렬 특징부(250)는 기준 정렬 마킹 및/또는 리셉터클(예를 들어, 마이크로 정렬 부싱(micro-alignment bushings), 예를 들면, 정렬 핀 소켓(251))을 포함하여 능동 열 인터포저 장치(200)의 테스트 스택으로의 정렬을 지원 및/또는 보장할 수 있다.
본 발명의 실시예에 따르면, 소켓(예를 들어, 도 1a의 소켓(105)) 및/또는 능동 열 인터포저 장치(200)는 능동 열 인터포저 장치(200)가 피시험 장치가 없는 경우 소켓의 전기적 접촉부와 원치 않는 접촉을 하는 것을 방지하는 특징부를 포함한다. 이러한 원치 않는 접촉은 소켓을 통해 테스트 장비에 결합된 능동 열 인터포저 장치(200)로부터의 유해한 전압 및/또는 전류, 및/또는 소켓 접촉부에 대한 물리적 손상을 초래할 수 있다. DUT의 풋프린트 외부(예를 들어, 소켓 외부)에 접촉 패드(240)를 위치시키는 것은, 일부 실시예에서 이러한 원치 않는 접촉을 방지하는 데 도움이 될 수 있다.
일부 실시예에서, 능동 열 인터포저 장치(200)는 예를 들어, 식별 목적을 위해 바코드(245)를 포함할 수 있다. 바코드(245)는 본 발명의 실시예에 따라 2차원 바코드를 포함하는 임의의 적절한 인코딩을 포함할 수 있다. 일부 실시예에서, 바코드(245)는 특정 능동 열 인터포저 장치(200)를 고유하게 식별할 수 있다. 특정 능동 열 인터포저 장치(200)를 고유하게 식별하는 것은, 일부 실시예에서 특정 능동 열 인터포저 장치(200)에 대한 교정 정보가 데이터베이스로부터 재시도되고 특정 능동 열 인터포저 장치(200)로 테스트하는 동안 활용되는 것을 허용되게 할 수 있다. 일부 실시예에서, 바코드(245)는 특정 능동 열 인터포저 장치(200)가 특정 소켓(예를 들어, 도 1a의 소켓(105))을 사용한 테스트에 사용되는지 및/또는 특정한 피시험 장치(예를 들어, 도 1a의 DUT(110))를 테스트하는 데 사용되는지를 기록하고 추적하는 데 사용될 수 있다.
일부 실시예에서, 바코드(245)는 특정 능동 열 인터포저 장치(200)에 대응하는, 예를 들어 열 센서에 대한 보정 파라미터를 인코딩할 수 있다. 예를 들어, 이러한 인코딩은 그러한 정보를 검색하기 위해 데이터베이스에 액세스할 필요가 없게 할 수 있다. 바코드(245)는, 특정 테스트를 위해 정확한 능동 열 인터포저 장치(200)가 선택, 설치 및/또는 사용되는 것을 보장하도록 활용될 수 있다. 예를 들어, 바코드(245)는 특정 장비에서 사용하기 위해 및/또는 특정 테스트에서 사용하기 위해 특정 능동 열 인터포저 장치를 승인 및/또는 인증하는 데 사용될 수 있다. 바코드(245)는 능동 열 인터포저 장치가, 예를 들어 저장 위치로부터 배치를 위해 픽업될 때, 및/또는 테스트 스택에 배치될 때 판독될 수 있다. 일부 실시예에서, 바코드(245)에 인코딩된 정보가 암호화될 수 있다. 예를 들어, 정보가 암호화된 다음 표준 바코드 인코딩으로 인코딩될 수 있다.
능동 열 인터포저 장치(200)는 일부 실시예에서, 복수의 능동 열 영역 또는 구역(210, 215, 220, 225, 230)을 포함할 수 있다. 일부 실시예에서, 단일 열 영역(single thermal region)이 있을 수 있다. 각각의 열 영역은 피시험 장치의 영역에 해당할 수 있다. 예를 들어, 능동 열 영역(210)은 다중 칩 모듈의 대형 다이에 대응할 수 있고, 능동 열 영역(215, 220, 225, 230)은 다중 칩 모듈의 다른 및/또는 더 작은 칩에 대응한다. 일부 실시예에서, 다중 열 영역은 단일 다이 또는 칩에 대응할 수 있다.
능동 열 영역(215, 220, 225, 230) 각각은 피시험 장치(예를 들어, 도 1a의 DUT(110))에 열 에너지를 선택적으로 인가하도록 구성된다. 능동 열 영역(215, 220, 225, 230)은 또한 피시험 장치로부터 열 에너지를 선택적으로 추출하도록 구성된다. 열 에너지의 추출은 냉각판(예를 들어, 도 1a의 냉각판(130))에 대한 커플링을 통해, 및/또는 능동 열 영역(215, 220, 225, 230) 내의 펠티에 장치를 통해 이루어질 수 있다. 각각의 능동 열 영역은 다른 온도로 독립적으로 제어될 수 있다.
도 3은 본 발명의 실시예에 따른, 신규 능동 열 인터포저 장치(300)의 예시적인 블록 단면도를 도시한다. 도 3의 실시예에서, 피시험 장치(110)는 능동 열 인터포저 장치(300)의 상단에 도시되어 있다. 피시험 장치(110)는 예시를 위해 포함되며, 능동 열 인터포저 장치(300)의 일부가 아니다. 능동 열 인터포저 장치(300)는 능동 열 인터포저 장치 베이스(305)에 또는 그 위에 장착된 가열 요소 층(350)을 포함한다. 가열 요소 층(350)은 피시험 장치(110)에 열 에너지를 인가하도록 구성된 복수의 가열 요소를 포함한다. 가열 요소는 저항성 트레이스 또는 다른 적절한 유형의 히터를 포함할 수 있다. 능동 열 인터포저 장치(300)는 또한 일부 실시예에서, 가열 요소 층(350) 내에 냉각 요소(예를 들어, 펠티에 장치)를 포함할 수 있다. 복수의 가열 및/또는 냉각 요소는 가열 및/또는 냉각 요소에 제어된 전력을 제공하기 위해 복수의 전기 신호(355)에 연결된다. 가열 요소 층(350)은 일부 실시예에서, 예를 들어 전기 신호(355)로부터 실제 가열 요소까지의 저저항 트레이스를 포함할 수 있다. 가열 요소 층(350)은 또한 복수의 온도 감지 신호(352)를 통해 제어 요소에 결합되는, 하나 이상의 온도 측정 장치(예를 들어, 열전대(미도시))를 포함한다.
본 발명의 실시예에 따르면, 능동 열 인터포저 장치(300)는 신규 전자기 간섭(EMI) 차폐층(320)을 포함할 수 있다. 층(350)의 복수의 가열 요소 각각은 수십 암페어의 전류를 활용하여, 예를 들어 DUT의 테스트 중에 수백 와트의 열을 생성한다. 온도를 제어하기 위해 이러한 전류의 스위칭(예, 펄스 폭 변조)을 활용하는 본 발명의 실시예에 따르면, 이러한 스위칭은 예를 들어, 능동 열 인터포저 장치(300)에 결합된 집적 회로(예를 들어,도 1a의 피시험 장치(110))의 동작 및/또는 테스트에 해로운 원치 않는 전자기 노이즈 신호를 유도할 수 있다. 일부 실시예에서, EMI 차폐층(320)은 전도체의 고체층(예를 들어, 가열 요소 층(350))에서 사용되는 것과 유사한 전도성 트레이스를 포함한다. 일부 실시예에서, EMI 차폐층(320)은 전도성 요소의 그리드를 포함한다. 그리드는 전자기 간섭의 원하는 파장(들)을 감쇠시키도록 크기가 조정될 수 있다. 일부 실시예에서, EMI 차폐층(320)은 예를 들어, 접지에 대한 전기적 연결부(325)를 가질 수 있다.
이제 도 5를 참조하면, 도 5는 본 발명의 실시예에 따른 예시적인 가열 요소(500)의 개략도를 도시한다. 가열 요소(500)는 능동 열 인터포저 장치(120)(도 1a)에 사용하기에 매우 적합하다. 가열 요소(500)는 전압/전류 구동 신호에 의해 전력이 공급될 수 있고, 2개의 저항성 가열 요소(510 및 520)를 포함한다. 가열 요소(510 및 520)는 일부 실시예에서, 세라믹 기판 상의 저항성 트레이스를 포함할 수 있다. 가열 요소(510, 520)는 일반적으로 구불구불한 패턴의 저항성 트레이스를 포함하지만, 예시된 직선 트레이스는 필요하지 않다. 일부 실시예에서, 트레이스는 실질적으로 만곡된 특성을 가질 수 있다. 가열 요소(510 및 520)는 서로 가깝게 위치하는데, 예를 들어, 전류 전달 용량 및 절연 분리 요구 사항을 포함하여, 기술에 대한 설계 규칙이 허용하는 한 가깝게 위치한다. 가열 요소(510, 520)는 함께 동작될 수 있으나, 위상이 역(reverse)이다. 예를 들어, 도 5의 예시에서, 전류는 가열 요소(510)에서 위에서 아래로 흐를 수 있고, 가열 요소(520)에서는 아래에서 위로 흐를 수 있다. 이러한 새로운 구성에서, 가열 요소(520) 내에서 전류의 스위칭에 의해 생성된 전자기장은 가열 요소(520) 내에서 전류의 스위칭에 의해 생성된 역 전자기장에 의해 실질적으로 상쇄되어 유해한 전자기 간섭을 감소시킬 수 있다. 가열 요소(510, 520)의 요소가 병렬 요소를 포함하는 경우, 용량성 결합은 또한, 예를 들어 저항성 가열 요소의 인덕턴스를 감소시키는 이점이 있을 수 있다.
다시 도 3을 참조하면, 능동 열 인터포저 장치(300)는 상부 열 층(340)을 포함한다. 열 층(340)은 가열 요소 층(350)으로부터 피시험 장치로 또는 그 반대로 열 에너지를 결합하는 기능을 한다. 일부 실시예에서, 열층(340)은 비전도성이다. 일부 실시예에서, 열 층(340)은 피시험 장치에 대한 우수한 열 전도를 용이하게 하기 위해 높은 수준의 동일 평면성(co-planarity)을 가져야 한다.
능동 열 인터포저 장치(300)는 집적 회로 테스트 장비의 기존 요소와 호환되고 상보적이어야 한다. 일부 실시예에서, 능동 열 인터포저 장치(300)는 분출 라인 통과 포트(blowoff line passthrough port, 370)를 포함할 수 있다. 분출 라인 통과 포트(370)는, 테스트 시스템에서 피시험 장치를 제거하기 전에, 피시험 장치를 차단하거나 밀봉을 해제하는 데 일반적으로 사용되는 기존의 분출 라인에 연결된다. 예를 들어, 분출 라인 통과 포트(370)는 예를 들어, 도 1a의 냉각판(130)와 같은 종래의 냉각판의 분출 라인 포트와 짝을 이룬다. 일부 실시예에서, 능동 열 인터포저 장치(300)의 경우에, 복수(예를 들어, 3개)의 분출 라인 통과 포트(370) 가 정삼각형으로 배열될 수 있다. 분출 라인 통과 포트(370)는 일반적으로 능동 열 인터포저 장치(300)를 통해 연장된다.
일부 실시예에서, 능동 열 인터포저 장치(300)는 또한 또는 대안적으로 피시험 장치 핀 리프트 포트(330)를 포함할 수 있다. 피시험 장치 핀 리프트 포트(330)는 냉각판, 예를 들어 도 1a의 냉각판(130)에서 유사한 포트 또는 채널과 정렬될 수 있다. 피시험 장치 핀 리프트 포트(330)는 피시험 장치 리프트 핀(335)이 능동 열 인터포저 장치(300)의 상부 위로 피시험 장치를 올릴 수 있게 한다. 리프트 핀(335)은 일반적으로 냉각판(예를 들어, 냉각판(130))으로부터 또는 이를 통해 및/또는 척 메커니즘(도시되지 않음)으로부터 연장한다. 본 발명의 일부 실시예에 따르면, 리프트 핀(335)은 능동 열 인터포저 장치(300)의 두께를 고려하여, 종래의 리프트 핀과 다르게 연장될 수 있다. 일부 실시예에서, 능동 열 인터포저 장치(300)의 예의 복수의 핀 리프트 포트(330)(예를 들어 3개가 정삼각형으로 배열됨)가 존재할 수 있다. 핀 리프트 포트(330)는 일반적으로 능동 열 인터포저 장치(300)를 통해 연장된다.
능동 열 인터포저 장치(300)는 또한 또는 대안적으로 피시험 공기 구동식 킥오프 장치(360)를 포함할 수 있다. 킥오프 장치(360)는 압축된 건조 공기(compressed dry air, CDA) 포트(366)를 통해 가해지는 압력에 반응하여 DUT(110)를 선택적으로 미는 킥오프 피스톤(364)을 포함한다. 능동 열 인터포저 장치(300)는 또한 또는 대안적으로 피시험 장치 스프링 로드 킥오프 장치(380)를 포함할 수 있다. 피시험 장치 스프링 로드 킥오프 장치(380)는 피스톤(384)을 밀어 DUT(110)를 미는 스프링(382)을 포함한다. 일부 실시예에서, 스프링(382)에 의해 가해지는 힘이 제어될 수 있다. 예를 들어, 스프링(382)은 일부 실시예에서, 해제 가능한 래치 기구에 의해 구속될 수 있다. 다른 실시예에서, 스프링(382)은 예를 들어, 인가된 전압에 응답하여 팽창하는 메모리 와이어를 포함할 수 있다. 일부 실시예에서, 스프링(382)은 제어되지 않을 수 있다. 예를 들어, 스프링(382)은 항상 DUT(110)에 힘을 가할 수 있다. 예를 들어, 고정 래치(예컨대, 도 2의 래치(255))가 해제되는 경우, 스프링(382)이 작용하여 DUT(110)에 대해 피스톤(384)에 힘을 가하여, 능동 열 인터포저 장치(300)에서 DUT(110)를 제거하도록 DUT(110)에 충분한 힘을 제공할 수 있다.
다중-칩 모듈은 종종 높이 또는 두께가 다른 집적 회로 장치를 포함한다는 점이 이해된다. 도 4는 본 발명의 실시예에 따른 신규 능동 열 인터포저 장치(400)를 포함하는 열 관리 시스템의 예시적인 블록 단면도를 도시한다. 능동 열 인터포저 장치(400)는 높이 또는 두께가 다른 집적 회로 장치를 포함하는 다중 칩 모듈에 기계적으로 그리고 열적으로 결합하도록 구성된다. 도 4는 기판(410)(예를 들어, 인쇄 배선 보드 또는 세라믹 기판, 볼 그리드 어레이(BGA)(420)에 패키징된 집적 회로, 및 하부 프로필 패키지(예를 들어, 플라스틱 리드 칩 캐리어(PLCC) 또는 "글롭 탑(glop top)" 등각 코팅)에 패키징된 다른 집적 회로(430)를 포함하는 피시험 다중 칩 모듈 장치를 도시한다. 패키지(420)는 다중 칩 모듈의 가장 높은(tallest) 구조체이다. 요소(410, 420 및 430)는 문맥을 위해 예시되었으며 능동 열 인터포저 장치(400)의 일부가 아니다.
요소(305, 350, 320 및 340)는 도 3과 관련하여 이전에 설명된 바와 같으며, 테스트 스택 및/또는 열 스택으로 설명되거나 지칭될 수 있다. 요소(350, 320, 340)는 예를 들어, 도 2의 열 영역(210)에 대응할 수 있다. 요소(350', 320', 340')는 요소(350, 320, 340)에 대응하는 기능을 가지며, (다른) 열 스택으로 기술되거나 지칭될 수 있다. 요소(350', 320', 340')는 예를 들어, 도 2의 열 영역(230)에 대응할 수 있다. 일반적으로 요소(350', 320', 340')는 대응하는 요소(350, 320, 340)와 동일한 두께일 수 있으나, 반드시 그럴 필요는 없다. 요소(350, 320, 340)와 다르게, 요소(350', 320', 340')는 버튼(440)의 상단에 장착된다. 버튼(440)은 복수의 포고 핀(460) 및 선택적인 유지 메커니즘(450)을 포함한다. 버튼(440)은 (도 4의 구성에서) 요소(350', 320', 340')를 들어올리도록 구성되어 상부 열 층(340')이 집적 회로 패키지(430)와 양호한 열 접촉 상태에 있도록 한다.
복수의 포고 핀(460)은 가열 요소 층(350'), EMI 차폐층(320') 및 상부 열 층(340')을 눌러 상부 열 층(340')이 집적 회로 패키지(430)와 양호한 열 접촉을 하도록 한다. 복수의 포고 핀(460)은 또한, 전기 신호를 가열 요소(350') 및 EMI 차폐 층(320')에 결합한다. 선택적인 유지 메커니즘(450)은, 예를 들어 DUT가 제거될 때 요소(350', 320', 340')가 너무 많이 상승하는 것을 방지할 수 있다. 가열 요소 층(350')은 포고 핀(460)과 결합하기 위한 접촉 패드를 포함할 수 있다는 점이 이해된다. 가열 요소 층(350)은 유사한 패드를 포함할 수 있거나, 실시예에서, 테스트 장치와 전기 결합(들)을 만들기 위해 다른 메커니즘을 이용할 수 있다. 본 발명의 실시예에 따르면, 단일 능동 열 인터포저 장치는 상이한 높이에 있는 다수의 버튼 상의 다수의 열 스택을 포함할 수 있다.
도 6은 본 발명의 실시예에 따른 집적 회로 반도체 웨이퍼의 회로를 테스트하기 위한 예시적인 컴퓨터 제어 방법(600)을 도시한다. 방법(600)은 일부 실시예에서 도 1c에 설명된 바와 같이, 테스트 시스템(170)에 의해 실행될 수 있다. 610에서, 핸들러 장치는 피시험 장치(예를 들어, 도 1a의 DUT(110))를 소켓(예를 들어 도 1a의 소켓(105))에 배치하고 DUT가 위치 이탈(out of position, OOP) 센서를 통해 정렬되는지 확인한다. 620에서, 핸들러는 능동 열 인터포저 장치(예를 들어, 도 1a의 능동 열 인터포저 장치(120))를 DUT의 상단에 위치시킨다. 소켓 및 능동 열 인터포저 장치의 정렬 기능(예, 도 2의 250)은 DUT 상단에 능동 열 인터포저 장치를 배치하는 데 도움이 된다. 630에서, 능동 열 인터포저 장치가 배치된 후, 제2 OOP 검사가 수행되어 능동 열 인터포저 장치가 평면 방식으로 배치되고 기울어지거나 잘못 정렬되지 않았는지 확인한다.
도 7은 본 발명의 실시예에 따른, 복수의 피시험 장치의 열 제어를 위한 제어 시스템(700)의 예시적인 블록도이다. 제어 시스템(700)의 제어 요소(예를 들어, 능동 열 인터포저 장치 가열/냉각 제어(740) 및/또는 냉각판 제어(750))는 일부 실시예에서, 도 1a의 열 제어기(145)에 대응할 수 있다. 피시험 장치(DUT)(710)는 온도 제어를 위해 다양한 높이의 다중 구역(예를 들어, 구역 1(712), 구역 2(714) 및 구역 3(715))을 가질 수 있다. 가능하다면, 온-칩 및/또는 인-패키지 온도 측정값(718)에 액세스된다. 일부 실시예에서, 로드 보드 상의 하나 이상의 온도 센서로부터의 온도 측정값에 액세스될 수 있다. 각 구역에 대응하는 온-칩, 인-패키지, 인패키지 및/또는 로드 보드 온도 측정에 액세스하는 것이 바람직한다. 임의의 적절한 온-칩, 인-패키지 및/또는 로드 보드 온도 측정 장치(들)(예, 밴드 갭, 링 발진기 및/또는 열전쌍)가 사용될 수 있다.
능동 열 인터포저 장치(720)는 피시험 장치(710)에 열적으로 결합된다. 능동 열 인터포저 장치(720)는 피시험 장치(710)의 다중 구역에 대응하는 다중 가열 및/또는 냉각 구역을 포함한다. 일부 실시예에서, 능동 열 인터포저 장치(720)의 일부 가열 및/또는 냉각 구역은 도 4와 관련하여 이전에 설명된 바와 같이 피시험 장치(710)의 다중 구역의 다른 높이를 설명하기 위해 버튼에 장착될 수 있다. 냉각판(730)의 온도 측정 장치 및 각각의 능동 열 인터포저 장치 구역의 하나 이상의 온도 측정값은 738, 728 및/또는 718에서 액세스될 수 있다.
능동 열 인터포저 장치(720)는 예를 들어, 열 인터페이스 재료(732)를 통해 냉각판(예를 들어, 도 1a의 냉각판(130))에 열적으로 결합된다. 냉각판 온도 센서(731)에 의해 만들어진 냉각판(730)의 온도 측정(738)이 액세스된다.
여러 온도 측정값(예, 718, 728, 738)은 능동 열 인터포저 장치 가열/냉각 제어(740)에 대한 입력이다. 제어(740)는 이러한 각 영역에 대해 원하는 온도를 달성하기 위해 능동 열 인터포저 장치(720)의 각 구역에 대해 하나 이상의 제어 출력을 생성한다. 제어(740)는 또한 냉각판 제어(750)에 입력되는 출력(744)을 생성한다. 냉각판 제어(750)는 냉각판(730)의 원하는 온도를 획득하도록 구성된다. 냉각판 제어(750)는 팬 속도 및/또는 냉각수 밸브(754)의 동작을 제어하는 제어 신호(752)를 출력한다.
본 발명의 실시예에 따르면, 능동 열 인터포저 장치 가열/냉각 제어(740) 및/또는 냉각판 제어(750) 중 하나 또는 둘 모두는 가열 및 냉각 요소를 모두 사용하여 피시험 장치(710)의 각 구역에 대해 원하는 온도를 제어한다. 예를 들어, 제1 제어 루프는 냉각판의 팬 속도(공기 제어용) 및/또는 유체 조절 밸브(액체/냉매 제어용)를 제어하여 냉각판 온도 센서(731)의 의해 측정되는 냉각판(730)의 온도를 제어한다. 제2 제어 루프는 능동 열 인터포저 장치(720)의 각 구역의 온도를 제어하기 위해 제1 제어 루프보다 상대적으로 빠르게 동작할 수 있다. 이전에 제시된 바와 같이, 능동 열 인터포저 장치(720)의 각 구역은 일부 실시예에서, 가열 및 냉각 요소를 포함할 수 있다.
본 발명의 실시예에 따르면, 온도 구역은 개별 포장되거나 포장되지 않은 다이, 또는 다이의 일부를 포함할 수 있다. 예를 들어, 일부 집적 회로는 상대적으로 큰 것으로 특성화되고/되거나 상대적으로 높은 전력 레벨에서 동작하도록 설계된다. 이러한 집적 회로의 예는, 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU), 네트워크 처리 장치(NPU), 다중 코어 처리 장치, 전력 반도체 등을 포함할 수 있다. 큰 크기 및/또는 고전력 동작 특성으로 인해, 이러한 집적 회로는 원하는 테스트 온도를 달성하기 위해 많은 양의 열 에너지 및/또는 냉각을 적용해야 할 수 있다.
크고 복잡한 집적 회로는 흔히 물리적으로 구별되는 복수의 기능 유닛(예컨대, 다중 프로세싱 코어)을 포함한다. 이러한 기능 유닛을 다이의 다른 기능 유닛과 전체적으로 또는 부분적으로 분리하여 테스트하는 것이 바람직할 수 있다. 예를 들어, 다수의 부동 소수점 유닛을 포함하는 GPU는 전력 소비를 줄이기 위해, 동작 중에 때때로 하나의 부동 소수점 유닛을 활용하고, 다른 부동 소수점 유닛(예컨대, 현재 필요하지 않은 부동 소수점 유닛)을 끄도록 설계될 수 있다. GPU를 유사한 열 조건에서 테스트하는 것이 바람직할 수 있다. 예를 들어, 고온에서 동작 중인 부동 소수점 유닛에 해당하는 GPU의 일부에 대해 기능 테스트를 실시하면서, GPU의 다른 부분은 다른 온도(예컨대, 더 낮은 온도)에 있게 하여, 비동작 상황을 시뮬레이션하는 것이 바람직할 수 있다.
또한, 대형 및/또는 고출력 다이에 대한 목표 시험 온도를 달성하는 데 필요한 열 에너지 및/또는 냉각은 능동 열 인터포저 장치의 단일 가열 요소의 용량을 초과할 수 있다. 예를 들어, 능동 열 인터포저 장치의 전도성 트레이스는 전류 용량 제한이 있을 수 있다. 또한, 단일 가열 요소 및/또는 능동 열 인터포저 장치의 다른 구성요소는, 생성된 열 에너지의 양을 피시험 다이의 목표 온도를 달성하기에 충분한 열 에너지를 공급하는 데 필요한 양보다 적게 제한할 수 있다.
다른 유형의 집적 회로는 비교적 작은 것으로 특징지어질 수 있고/있거나 비교적 낮은 전력 레벨에서 동작하도록 설계될 수 있다. 이러한 집적 회로의 예는 마이크로컨트롤러, 동적 RAM, 애플리케이션 특정 집적 회로, 아날로그 및 혼합 신호 장치 등을 포함할 수 있다. 이들의 작은 크기 및/또는 저전력 동작 특성으로 인해, 이러한 집적 회로는 원하는 테스트 온도를 달성하기 위해 많은 양의 열 에너지 및/또는 냉각을 적용할 필요가 없을 수 있다.
피시험 장치에 대한 다양한 온도 측정값은 임의의 주어진 피시험 장치에 대해 사용될 수 있다. 집적 회로 접합 온도(Tj)의 측정값은 온도 제어 루프에 대한 측정된 프로세스 변수로서 우수한 입력이다. 케이스 또는 다이 온도의 직접적인 외부 측정값은 일반적으로 능동 열 인터포저 장치 시스템에서 사용될 수 있으며, 측정된 프로세스 변수로서 사용될 수 있다.
접합 온도는 집적 회로의 전력 소비의 함수이며, 아래의 관계식 1에 의해 근사화될 수 있다.
Tjunction = Tcase + Pqi (관계식 1)
Tcase가 케이스 또는 패키지 온도인 경우, P는 집적 회로에 의해 소비되는 전력이다. 값 "θi"는 예를 들어, 집적 회로로부터 결합된 방열판(heatsink)을 거쳐 주변(ambient)까지의 열 저항 및/또는 집적 회로에서 회로 보드까지의 열 저항을 포함하는 집적 회로 패키지의 일괄 열 저항(lumped thermal resistance)이다.
집적 회로 패키지의 열 저항(θi)은 유사한 피시험 집적 회로 사이에서 매우 일정하며, DUT 내의 주어진 장치에 대한 상수로 취급될 수 있다.
따라서, 피시험 장치의 일부(예를 들어, 집적 회로)에 공급되는 전력을 측정하거나 제어함으로써 접합 온도의 양호한 근사치가 획득될 수 있다. 대안으로, 예를 들어 접합 온도를 추정하지 않고 전력만을 직접 사용할 수 있다. 따라서, 피시험 장치의 열 도메인에 공급되는 전력은, 본 발명의 실시예에 따라 열 제어 루프에서 측정된 프로세스 변수로서 활용될 수 있다. 고도로 복잡한 집적 회로에는 종종 여러 개의 전원 레일이 있으며, 이러한 장치의 전원 레일에 의해 전원이 측정 및/또는 제어될 수도 있다.
본 발명의 실시예에 따르면, 테스트 프로필의 심화 지식(advance knowledge)은 DUT 열 구역의 온도를 조정하거나 조정을 시작하기 위해 열 제어 루프에서 사용될 수 있다. 예를 들어, 특정 테스트 프로필이 DUT의 열 구역을 매우 높은 전력 소비 모드로 변경하게 할 것이라는 사전지식을 갖고 있는 경우, 열 제어 루프는 DUT 온도의 실제 측정된 증가 및/또는 DUT 전력 소비의 증가에 앞서 높은 속도로 냉각을 시작할 수 있다. 유사하게, 특정 테스트 프로필이 DUT의 열 구역을 매우 낮은 전력 소비 모드로 변경하게 할 것이라는 사전지식을 갖고 있는 경우, 열 제어 루프는 DUT 온도의 실제 측정된 감소 및/또는 DUT 전력 소비의 감소에 앞서 높은 속도로 가열을 시작할 수 있다. 냉각판 및/또는 가열 요소와 같은 열 제어 장치에 대한 "사전 트리거"로 알려지거나 언급되는 이러한 심화 또는 예상 변화는, 본 발명의 실시예에 따라 DUT의 하나 이상의 열 영역에 대해 원하는 온도를 유지하는 데 도움이 될 수 있다. 사전 트리거는 일부 실시예에서, 물리적 측정이 아닐 수 있거나 동시적인 물리적 측정에 대응할 수 있다. "적응형 열 제어(Adaptive Thermal Control)"라는 제목의 미국 특허 제 9,291,667 호(그 전체 내용이 참조로 본 명세서에 통합됨)는 심호 또는 예상 사전 트리거 이벤트 및 응답에 대한 추가 설명을 제공한다.
이용가능한 온도 측정치는 종종 피시험 장치(예를 들어, 다중 칩 모듈)를 구성하는 집적 회로의 복잡성에 따라 변한다. 예를 들어, 고도로 복잡한 집적 회로는 집적 회로의 하나 이상의 섹션에 대한 접합 온도 센서를 포함하는 경우가 많다. 벌크 메모리와 같은 다른 유형의 집적 회로에는 접합 온도 센서가 없을 수 있다. 그러한 경우, 예를 들어, 케이스 온도 측정, 전력 소비 및/또는 사전 트리거를 포함한 다른 제어 입력을 사용하여 피시험 장치의 온도 영역을 제어할 수 있다.
아래의 표 1은 집적 회로의 일반적인 유형 및 이러한 집적 회로에 대해 이용 가능한 온도 측정의 일반적으로 이용 가능한 유형을 예시한다.
| MCM/SIP의 다이 | 일반적 배체 | Tsense (케이스 온도 측정) |
다이 Tj | 전력 센서 (테스터에서) | 사전 트리거 신호(테스터에서) |
| 코어 프로세서 | 베어 다이 | Y | 보통 있음 | 보통 사용 가능(일반적으로 별도의 전원 공급 장치) | 보통 Advantest 테스트에서 사용 가능 |
| 그래픽 프로세서 | 베어 다이 | Y | 보통 있음 | 보통 사용 가능(일반적으로 별도의 전원 공급 장치) | 보통 Advantest 테스트에서 사용 가능 |
| 아날로그/혼합 신호 | 캡슐화된 다이 또는 베어 다이 | Y | 드물게 있음 | 때때로 사용 가능(다른 공급 장치와 함께 사용할 수 있음) | 과거에는 일반적으로 수행될 수 없었음 |
| 메모리 | 패키지화 | Y | 보통 있음 | 때때로 사용 가능(다른 공급 장치와 함께 사용할 수 있음) | 과거에는 일반적으로 수행될 수 없었음 |
도 8은 본 발명의 실시예에 따른, 예시적인 전자 자동 열 제어(exemplary electronic automatic thermal control, ATC) 시스템(800)의 블록도를 도시한다. 자동 열 제어 시스템(800)은 일부 실시예에서, 도 7에 도시된 바와 같이 능동 열 인터포저 장치 가열/냉각 제어 기능(740) 및/또는 냉각판 제어 기능(750)을 통합할 수 있다.자동 열 제어(ATC) 시스템(800)은 예를 들어, 냉각판 온도(810), 피시험 장치의 열 구역의 접합 온도(Tj, 820), 피시험 장치의 케이스 온도(Tcase, 830), 피시험 장치(840)의 열 구역의 전력 소비 표시 및/또는 피시험 장치(850)의 열 구역에 대한 사전 트리거 신호를 포함하는, 피시험 장치의 각 열 구역에 대한 복수의 제어 입력에 액세스한다. 제어 입력(810, 820, 830, 840 및/또는 850)에 응답하여, 자동 열 제어 시스템(800)은 하나 이상의 제어 입력에 기초하여 복수의 제어 출력을 생성한다. 일부 실시예에서, 하나 초과의 제어 입력이 자동 열 제어 시스템(800)에 의해 이용되어 이의 제어 출력을 생성할 수 있다. 일부 실시예에서, 상이한 열 제어 구역의 열 제어는 상이한 제어 입력을 이용할 수 있다. 예를 들어, 열 제어 시스템(800)은 그래픽 프로세서를 열적으로 제어하는 동안 냉각판 온도(810), 접합부 온도(820), 전력 소비(840) 및 사전 트리거(850)를 제어 입력으로 활용할 수 있고, 연관된 대용량 메모리 장치를 열적으로 제어하는 동안 냉각판 온도(810) 및 케이스 온도(830)를 활용할 수 있다.
또한, 일부 실시예에서, 단일 집적 회로의 상이한 열 구역은 상이한 제어 입력에 따라 제어될 수 있다. 예를 들어, 접합 온도는 집적 회로의 프로세서 코어를 열적으로 제어하는 데 유리하게 사용될 수 있는 반면, 케이스 온도 측정값(들)은 집적 회로의 다른 부분의 열 제어에 더 유리할 수 있다. 제어 입력 사용의 이러한 변화는 시간이 지남에 따라 발생할 수 있고/있거나 프로세싱 부하도 마찬가지이다.
또한, 본 발명의 실시예에 따르면, 사전 트리거 정보는 피시험 장치의 열 제어 구역의 열 제어를 구현하기 위해 사용되는 제어 입력을 변경할 수 있다. 예를 들어, 사전 트리거 정보는, DUT의 제1 열 구역이 곧 과중한 작업 부하를 가질 것이고, 이에 따라 전력 소비가 증가하는 반면 DUT의 다른 열 구역은 작업 부하가 감소하고 전력 소비가 감소할 수 있음을 표시낼 수 있다. 이러한 표시에 응답하여, 제1 열 구역의 열 제어는 접합 온도를 제어 입력으로 활용할 수 있는 반면, 다른 열 구역의 열 제어는 전력 소비를 제어 입력으로 활용할 수 있다.
자동 열 제어 시스템(800)은 팬 속도 및/또는 냉각수 밸브(754)(도 7)의 동작을 제어하는 제어 신호(752)를 생성한다. 일부 실시예에서, 냉각판(예를 들어, 냉각판(730)(도 7)은 피시험 장치의 모든 열 구역에 열적으로 결합될 수 있다. 일부 실시예에서, 제어 신호(752)는 피시험 장치의 모든 열 구역에 대한 제어 루프로부터 기능적으로 합산될 수 있다. 일부 실시예에서, 냉각판(예를 들어, 냉각판(730))에 대한 원하는 온도는 피시험 장치의 단일 열 구역(예를 들어, 가장 많은 양의 열을 생성하는 열 구역)에 기초하여 제어될 수 있다. 이러한 냉각판 온도는 피시험 장치의 나머지 열 구역에 대한 루프를 제어하기 위한 입력으로 활용될 수 있다. 그러나 일부 실시예에서, 이러한 제어 루프는 냉각판 온도에 제어 및/또는 영향을 미치지 못할 수 있다.
자동 열 제어 시스템(800)은 능동 열 인터포저 장치(예를 들어, 능동 열 인터포저 장치(120, 도 1)의 각 가열 구역에 대한 가열 요소(들)를 제어하는, 피시험 장치의 각 열 구역에 대한 제어 신호(742)를 생성한다. 일부 실시예에서, 능동 열 인터포저 장치의 하나 이상의 구역은 냉각판(예, 냉각판(730))과 분리된 냉각 요소(예, 펠티에 장치)를 가질 수 있다. 이러한 실시예에서, 자동 열 제어 시스템(800)은 능동 열 인터포저 장치의 각 열 구역에 대한 냉각 요소(들)를 제어하는피시험 장치의 각 열 구역에 대한 신호(742a)를 생성한다. 일부 실시예에서, 제어 신호(들)(742a)는 제어 신호(들)(742)의 일부일 수 있다.
본 발명의 실시예에 따르면, 자동 열 제어 시스템(800)은, 테스트 시스템으로부터 "사전 트리거" 입력을 포함하는 다중 제어 입력에 액세스하고 이를 활용하며 피시험 장치의 각 구역에 대해 원하는 온도를 제어하기 위해 가열 및 냉각 요소를 모두 사용하도록 구성되는 이중 루프 PID(proportional-integral-derivative) 프로세스를 활용할 수 있다.
도 9는 본 발명의 실시예에 따라, 피시험 장치의 열 관리를 수행하기 위한 예시적인 컴퓨터 제어 방법(900)을 도시한다. 일부 실시예에서, 방법(900)은 열 관리 헤드(예를 들어, 도 1에 설명된 능동 열 인터포저 장치(120)), 및 자동 열 제어 시스템(예를 들어, 도 8과 관련하여 설명된 자동 열 제어 시스템(800))을 포함하는 테스터 시스템에서 동작 가능하다. 일부 실시예에서, 피시험 장치는 MCM(multi-chip module) 및/또는 SIP(system in a package)일 수 있다.
910에서, 피시험 장치(DUT)는 열 관리 헤드의 능동 열 인터포저 장치(예를 들어, 능동 열 인터포저 장치(120)(도 1))와 냉각판(예를 들어, 냉각판(130)(도 1)) 사이에 배치된다. DUT는 복수의 모듈(예를 들어, 상이한 집적 회로) 및/또는 집적 회로 패키지(예를 들어, 도 7의 구역 1(712), 구역 2(714), 구역 3(716))를 포함할 수 있다. 능동 열 인터포저 장치는 복수의 구역을 포함할 수 있다. 능동 열 인터포저 장치의 복수의 구역의 각 구역은 DUT의 복수의 모듈의 각각의 모듈에 대응하고, 선택적으로 가열되도록 동작 가능하다. 예를 들어, 능동 열 인터포저 장치의 제1 구역은 가열될 수 있으나, 능동 열 인터포저 장치의 제2 구역은 가열되지 않거나 다른 양의 추가 열로 가열될 수 있다. 선택적으로 능동 열 인터포저 장치의 하나 이상의 구역은 선택적으로 냉각될 수 있다.
920에서, 열 인터포저 장치의 복수의 구역의 각 구역에 대응하는 각 세트의 입력은 테스터 시스템(예를 들어, 자동 열 제어 시스템(800)(도 8))에 의해 수신된다. 입력은 예를 들어, 냉각판의 온도, 및/또는 능동 열 인터포저 장치의 구역 온도 중 하나 이상을 포함할 수 있다. 테스터 시스템에 의해 수신된 추가 정보는 케이스 온도, 구역에 대응하는 모듈의 다이 접합 온도, 구역에 대응하는 모듈에 공급되는 전력량 및/또는 구역에 대응하는 모듈의 미리 결정된 열 제어 프로필 내의 현재 위치를 포함할 수 있다. 전력량은 피시험 장치 내의 복수의 모듈에 각각 연결된 복수의 전원 공급 장치로부터 공급되는 전력을 포함할 수 있다.
930에서, DUT의 복수의 모듈의 열 관리가 수행된다. 능동 열 인터포저 장치의 복수의 구역 중 각 구역의 온도는 다양한 구역 및/또는 모듈 특정 정보에 기초하여, 다수의 작업에 의해 개별적으로 제어된다. 하나의 동작에서, 냉각판에 대한 냉각수 공급이 제어된다. 예를 들어, 자동 열 제어 시스템(800)(도 8)은 냉각판(730)의 온도(738)(도 7)를 수신할 수 있다. 냉각판(730)의 온도(738)에 응답하고, 능동 열 인터포저 장치의 복수의 구역의 각 구역의 온도를 고려하여 자동 열 제어 시스템(800)(도 8)은 냉각판(730)의 냉각 용량을 증가 또는 감소시키기 위해 밸브(754)(도 7)를 제어할 수 있다.
능동 열 인터포저 장치의 복수의 구역의 각 구역은 능동 열 인터포저 장치의 복수의 구역의 각 구역의 가열 및/또는 냉각을 개별적으로 제어함으로써 추가로 제어된다(도 7의 742). 예를 들어, 능동 열 인터포저의 복수의 구역 중 각 구역(구역 1, 구역 2, 구역 3)의 온도(728)(도 7)는 자동 열 제어 시스템(800)(도 8)에 의해 수신된다. 또한, 자동 열 제어 시스템(800)(그림 8)은 모듈 온도 관련 정보(예를 들어, 접합 온도), 케이스 온도, 전력 소비 및/또는 DUT 영역 1(712), 구역 2(714) 및/또는 구역 3(716)(그림 7)과 같은 피시험 장치의 모듈로부터의 사전 트리거 정보를 수신할 수 있다. 따라서, 자동 열 제어 시스템(800)(도 8)은 피시험 장치의 모듈뿐만 아니라 피시험 장치의 이러한 모듈에 대응하는 능동 열 인터포저 장치의 온도 영역으로부터의 온도 정보 및 다른 온도 관련 정보를 수신할 수 있다.
피시험 장치의 열 관리는 복수의 열 프로세스에 의해 추가로 구현되며, 여기서 각각의 열 프로세스는 능동 열 인터포저 장치 및/또는 피시험 장치의 모듈의 각 구역에 대해 각각의 입력 세트에 기초하여 능동 열 인터포저 장치의 복수의 구역 중 각 구역의 온도를 제어한다.
열 관리는 복수의 열 프로세스의 각각의 열 프로세스 내의 휴리스틱을 따라 전력을 구현하는 것을 포함할 수 있으며, 이는 일부 실시예에서, 상기 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 공급되는 전력량에 관한 입력을 활용한다.
일부 실시예에서, 열 관리는 복수의 열 프로세스의 각 열 프로세스 내의 사전-트리거 휴리스틱을 포함할 수 있으며, 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 의해 수행될 것으로 예상되는 작업량에 관한 입력을 활용한다.
옵션 940에서, 피시험 장치는 테스터 프로세서를 사용하여 테스트된다. 예를 들어, 일련의 테스트 패턴이 피시험 장치를 자극할 수 있으며 결과 출력이 관찰된다. DUT의 복수 모듈의 열 관리는 테스트와 동시에 수행된다.
도 10은 예시적인 전자 시스템(1000)의 블록도를 나타내며, 이는 본 발명의 실시예에 대한 제어 시스템으로서 및/또는 구현하기 위한 플랫폼으로서 사용될 수 있다. 예를 들어, 자동 열 제어 시스템(800, 도 8)은 전자 시스템(1000)을 포함할 수 있다. 예를 들어, 전자 시스템(1000)에는 프로세스(600, 도 6) 및/또는 프로세스(900, 도 9)의 일부 또는 모든 요소를 구현 및/또는 제어할 수 있다. 일부 실시예에서, 전자 시스템(1000)은 "서버" 컴퓨터 시스템일 수 있다. 전자 시스템(1000)은 정보를 통신하기 위한 주소/데이터 버스(1050), 및 정보와 명령어를 처리하기 위해 버스와 기능적으로 결합된 중앙 프로세서 콤플렉스(1005)를 포함한다. 버스(1050)는 예를 들어 PCIe(Peripheral Component Interconnect Express), 컴퓨터 확장 버스(computer expansion bus), ISA(Industry Standard Architecture), EISA(Extended ISA), 마이크로 채널(MicroChannel), 멀티버스(Multibus), IEEE 796, IEEE 1196, IEEE 1496, PCI, 컴퓨터에 의한 자동 계측 및 제어(CAMAC: Computer Automated Measurement and Control), MBus, Runway bus, CXL(Compute Express Link) 등을 포함할 수 있다.
중앙 프로세서 콤플렉스(1005)는 일부 실시예들에서 단일 프로세서 또는 다중 프로세서(예컨대, 멀티코어 프로세서, 또는 다수의 개별 프로세서)를 포함할 수 있다. 중앙 프로세서 콤플렉스(1005)는 다양한 유형(type)의 공지의 프로세서의 임의의 조합을 포함할 수 있는데, 이러한 공지의 프로세서의 예에는 디지털 신호 프로세서(DSP), 그래픽 프로세서(GPU), CISC(complex instruction set) 프로세서, RISC(Reduced Instruction Set) 프로세서, 및/또는 VLIW(Very Long Word Instruction Set) 프로세서가 있다. 전자 시스템(1000)은 또한, 중앙 프로세서 콤플렉스(1005)를 위한 정보 및 명령어를 저장하기 위해 버스(1050)와 결합된 휘발성 메모리(1015)(예컨대, 랜덤 액세스 메모리 RAM), 및 프로세서 콤플렉스(1005)를 위한 정적 정보 및 명령어를 저장하기 위해 버스(1050)와 결합된 비휘발성 메모리(1010)(예컨대, 읽기 전용 메모리 ROM)를 포함할 수 있다. 전자 시스템(1000)은 또한 중앙 프로세서 콤플렉스(1005)를 위한 정보 및 명령어를 저장하기 위한 변경 가능한 비휘발성 메모리(1020)(예컨대, 노어(NOR) 플래시)를 선택적으로 포함할 수 있는데, 이러한 비휘발성 메모리(1020)는 시스템(1000) 제조 후에 업데이트될 수 있다. 일부 실시예들에서, ROM(1010)과 플래시(1020) 중 하나만 구비되어 있을 수 있다.
또한, 도 10의 전자 시스템(1000)에는 입력 장치(1030)가 선택적으로 포함되어 있다. 장치(1030)는 정보 및 명령어 선택을 중앙 프로세서(1000)에 전달할 수 있다. 입력 장치(1030)는 정보 및/또는 명령어를 전자 시스템(1000)에 전달하기 위한 임의의 적절한 장치일 수 있다. 예를 들어, 입력 장치(1030)는 키보드, 버튼, 조이스틱, 트랙 볼, 오디오 변환기(예컨대, 마이크), 터치 감지 디지타이저 패널, 안구 스캐너 등의 형태를 취할 수 있다.
전자 시스템(1000)은 디스플레이 장치(1025)를 포함할 수 있다. 디스플레이 장치(1025)는 액정 디스플레이(LCD) 장치, 음극선관(CRT), 전계 방출 장치(FED, 평판 CRT라고도 함), 발광 다이오드(LED), 플라즈마 디스플레이 장치, 전자 발광 디스플레이, 전자 종이, 전자 잉크(e-ink), 또는 사용자가 인식할 수 있는 그래픽 이미지 및/또는 알파벳-숫자 문자를 생성하는 데 적합한 기타 디스플레이 장치를 포함할 수 있다. 일부 실시예들에서, 디스플레이 장치(1025)는 연관된 조명 장치를 가질 수 있다.
전자 시스템(1000)은 또한 버스(1050)와 결합된 확장 인터페이스(1035)를 선택적으로 포함한다. 확장 인터페이스(1035)는 다수의 공지의 표준 확장 인터페이스를 구현할 수 있는데, 이러한 공지의 표준 확장 인터페이스는 보안 디지털 카드(Secure Digital Card) 인터페이스, 범용 직렬 버스(universal serial bus, USB) 인터페이스, 콤팩트 플래시(Compact Flash), PC(Personal Computer) 카드 인터페이스, 카드 버스(CardBus), PCI(Peripheral Component Interconnect) 인터페이스, PCI Express, 미니 PCI(mini-PCI) 인터페이스, IEEE 10394, SCSI(Small Computer System Interface), 국제 개인용 컴퓨터 메모리 카드 협회(Personal Computer Memory Card International Association, PCMCIA) 인터페이스, ISA(Industry Standard Architecture) 인터페이스, RS-232 인터페이스 등을 포함한, 이에 국한되지는 않는다. 본 발명의 일부 실시예들에서, 확장 인터페이스(1035)는 실질적으로버스(1050)의 신호를 따르는 신호를 포함할 수 있다.
공지의 다양한 장치가 버스(1050) 및/또는 확장 인터페이스(1035)를 통해 전자 시스템(1000)에 부착될 수 있다. 이러한 장치의 예에는 회전 자기 메모리 장치, 플래시 메모리 장치, 디지털 카메라, 무선 통신 모듈, 디지털 오디오 플레이어 및 위성 항법 시스템(GPS: Global Positioning System) 장치가 포함되지만 이에 국한되지는 않는다.
시스템(1000)은 또한 선택적으로 통신 포트(1040)를 포함한다. 통신 포트(1040)는 확장 인터페이스(1035)의 일부로 구현될 수 있다. 별도의 인터페이스로 구현될 때, 통신 포트(1040)는 일반적으로 통신 지향 데이터 전송 프로토콜을 통해 다른 장치와 정보를 교환하는 데 사용될 수 있다. 통신 포트의 예에는 RS-232 포트, 범용 비동기 송수신기(UART: universal asynchronous receiver transmitter), USB 포트, 적외선 송수신기, 이더넷 포트, IEEE 10394 및 동기식(synchronous) 포트가 포함되지만 이에 국한되지는 않는다.
시스템(1000)은 유선 또는 무선 네트워크 인터페이스를 구현할 수 있는 네트워크 인터페이스(1060)를 선택적으로 포함한다. 일부 실시예에서, 전자 시스템(1000)은 추가적인 소프트웨어 및/또는 하드웨어 구성(미도시)을 포함할 수 있다.
시스템(1000)의 다양한 모듈은 컴퓨터 판독 가능 매체에 액세스할 수 있으며, 컴퓨터 판독 가능 매체라는 용어는 이동식 매체(예컨대, 보안 디지털(SD: Secure Digital) 카드, CD, DVD ROM, 블루 레이 ROM, 디스켓 등) 및 비이동식 또는 내부 매체(예컨대, 하드 드라이브, 솔리드 스테이트 드라이브(SSD), RAM, ROM, 플래시 등)를 포함하거나 포함하는 것으로 알려져 있다.
본 발명에 따른 실시예는 다중 입력 다중 구역 열 제어를 위한 시스템 및 방법을 제공한다. 또한, 본 발명에 따른 실시예는 피시험 장치의 상이한 부분을 다른 온도로 제어하도록 동작 가능한 다중 입력 다중 구역 열 제어를 위한 시스템 및 방법을 제공한다. 또한, 본 발명에 따른 실시예는 상이한 온도 입력에 기초하여, 상이한 온도 내지 상이한 높이에서 피시험 장치의 상이한 부분을 제어하도록 동작가능한 다중 입력 다중 구역 열 제어를 위한 시스템 및 방법을 제공한다. 또한, 본 발명에 따른 실시예는 집적 회로를 테스트하는 기존 시스템 및 방법과 호환가능하고 이를 보완하는 다중 입력 다중 구역 열 제어를 위한 시스템 및 방법을 제공한다.
본 발명이 특정한 예시적인 실시예 또는 실시예들과 관련하여 도시되고 설명되었지만, 본 명세서 및 첨부 도면을 읽고 이해하면 동등한 변경 및 수정이 당업자에게 떠오를 것이다. 특히 위에서 설명한 구성 요소(조립품, 장치 등)에 의해 수행되는 다양한 기능과 관련하여 이러한 구성 요소를 설명하는 데 사용되는 용어("수단"에 대한 참조 포함)는 달리 표시되지 않는 한, 본 명세서에 예시된 본 발명의 예시적인 실시예에서 기능을 수행하는 개시된 구조와 구조적으로 동등하지 않더라도 설명된 구성요소의 지정된 기능을 수행하는 (즉, 기능적으로 동등한) 임의의 구성 요소에 해당하도록 의도된다. 또한, 본 발명의 특정 특징이 몇몇 실시예 중 하나에 대해서만 개시되었을 수 있지만, 이러한 특징은 임의의 주어진 또는 특정 응용에 대해 바람직하고 유리할 수 있는 다른 실시예의 하나 이상의 특징과 조합될 수 있다.
따라서, 본 발명의 다양한 실시예가 설명된다. 본 발명이 특정 실시예로 설명되었지만, 본 발명은 그러한 실시예에 의해 제한되는 것으로 해석되어서는 안 되며, 오히려 하기 청구범위에 따라 해석되어야 함을 이해해야 한다.
Claims (21)
- 열 관리 헤드 및 테스터 프로세서를 포함하는 테스터 시스템에서, 피시험 장치(device under test, DUT)에 대한 열 관리를 수행하는 방법으로서,
상기 열 관리 헤드의 능동 열 인터포저 장치(active thermal interposer device)와 냉각판 사이에 상기 DUT를 배치하는 단계 - 상기 DUT는 복수의 모듈을 포함하고, 상기 능동 열 인터포저 장치는 복수의 구역을 포함하며, 상기 복수의 구역의 각 구역은 상기 복수의 모듈의 각 모듈에 대응하고 선택적으로 가열되도록 동작 가능함 - 와,
상기 복수의 구역의 각 구역에 대응하는 각각의 입력 세트를 수신하는 단계 - 상기 각각의 입력 세트는 상기 입력의 목록에서의 입력을 포함하고, 상기 입력의 목록은,
상기 냉각판의 온도,
상기 구역의 온도,
상기 구역에 대응하는 모듈의 다이의 접합 온도,
상기 구역에 대응하는 상기 모듈에 공급되는 전력량, 및
상기 구역에 대응하는 상기 모듈의 미리 결정된 열 제어 프로필 내의 현재 위치를 포함함 - 와,
1) 상기 냉각판에 대한 냉각제의 공급을 제어하는 것, 및 2) 상기 복수의 구역의 각 구역의 가열을 개별적으로 제어하는 것에 의해, 상기 복수의 구역의 각 구역의 온도를 개별적으로 제어함으로써 상기 DUT의 상기 복수의 모듈에 대한 열 관리 프로세스를 수행하는 단계를 포함하고,
상기 열 관리 프로세스를 수행하는 단계는 복수의 열 프로세스에 의해 추가로 구현되고, 각각의 열 프로세스는 상기 각 구역에 대한 각각의 입력 세트에 기초하여 상기 복수의 구역의 각 구역의 온도를 제어하는,
열 관리 방법. - 제1항에 있어서,
상기 DUT는 다중 칩 모듈 집적 회로 장치인
열 관리 방법. - 제1항에 있어서,
상기 테스터 프로세서를 사용하여 상기 DUT를 테스트하는 단계를 더 포함하고,
상기 DUT의 상기 복수의 모듈의 열 관리를 수행하는 단계는 상기 테스트하는 단계와 동시에 수행되는,
열 관리 방법. - 제1항에 있어서,
상기 각각의 입력 세트를 수신하는 단계는, 상기 복수의 모듈에 각각 연결된 복수의 전원 공급 장치로부터 상기 복수의 모듈에 공급되는 전력량을 수신하는 단계를 포함하는,
열 관리 방법. - 제1항에 있어서,
상기 열 관리 프로세스를 수행하는 단계는, 상기 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 공급되는 전력량에 관한 입력을 활용하는, 상기 각각의 열 프로세스 내의 휴리스틱을 따라 전력을 구현하는 단계를 포함하는,
열 관리 방법. - 제1항에 있어서,
상기 열 관리 프로세스를 수행하는 단계는, 상기 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 의해 수행될 것으로 예상되는 작업량과 관련된 입력을 활용하는, 상기 복수의 열 프로세스의 각각의 열 프로세스 내에서 사전 트리거 휴리스틱을 구현하는 단계를 포함하는,
열 관리 방법. - 열 관리 헤드 및 테스터 프로세서를 포함하는 테스터 시스템에서, 피시험 장치(DUT)에 대한 열 관리를 수행하는 방법으로서,
상기 열 관리 헤드의 능동 열 인터포저 장치와 냉각판 사이에 상기 DUT를 배치하는 단계 - 상기 DUT는 복수의 모듈을 포함하고, 상기 능동 열 인터포저 장치는 복수의 구역을 포함하며, 상기 복수의 구역의 각 구역은 상기 복수의 모듈의 각 모듈에 대응하고 선택적으로 가열되도록 동작 가능함 - 와,
복수의 입력 세트에 기초하여 상기 복수의 구역의 온도를 개별적으로 제어함으로써 상기 DUT의 열 관리를 수행하는 단계를 포함하고,
각 구역은 상기 복수의 입력 세트의 각각의 입력 세트에 의해 제어되고, 각 구역에 대한 각각의 입력 세트는 상기 각 구역과 연관된 모듈의 특성에 의존하며, 상기 복수의 입력 세트의 각각의 입력 세트는,
상기 냉각판의 온도,
상기 구역의 온도,
상기 구역에 대응하는 모듈의 다이의 접합 온도,
상기 구역에 대응하는 상기 모듈에 공급되는 전력량, 및
상기 구역에 대응하는 상기 모듈의 미리 결정된 열 제어 프로필 내의 현재 위치를 포함하는 목록으로부터의 입력을 포함하는,
열 관리 방법. - 제7항에 있어서,
상기 DUT의 열 관리를 수행하는 단계는, 1) 상기 냉각판에 대한 냉각제의 공급을 제어하는 것, 및 2) 상기 복수의 구역의 각 구역의 가열을 개별적으로 제어하하는 것에 의해 상기 복수의 구역의 각 구역의 온도를 개별적으로 제어하는 단계를 포함하고,
상기 열 관리를 수행하는 단계는 복수의 열 프로세스에 의해 더 구현되고, 각각의 열 프로세스는 상기 각 구역에 대한 각각의 입력 세트에 기초하여 상기 복수의 구역의 각 구역의 온도를 제어하는,
열 관리 방법. - 제7항에 있어서,
상기 DUT는 다중 칩 모듈 집적 회로 장치인,
열 관리 방법. - 제7항에 있어서,
상기 테스터 프로세서를 사용하여 상기 DUT를 테스트하는 단계를 포함하고,
상기 DUT의 열 관리를 수행하는 단계는 상기 테스트와 동시에 수행되는,
열 관리 방법. - 제8항에 있어서,
상기 열 관리를 수행하는 단계는 상기 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 공급되는 전력량에 관한 입력을 활용하는, 상기 각각의 열 프로세스 내의 휴리스틱을 따라 전력을 구현하는 단계를 더 포함하는,
열 관리 방법. - 제 8 항에 있어서,
상기 열 관리를 수행하는 단계는, 상기 복수의 열 프로세스의 각각의 열 프로세스에 조절되는 구역에 대응하는 모듈에 의해 수행될 것으로 예상되는 작업량과 관련된 입력을 활용하는, 상기 각각의 열 프로세스 내에서 사전 트리거 휴리스틱을 구현하는 단계를 포함하는,
열 관리 방법. - 열 관리 헤드 및 테스터 프로세서를 포함하는 테스터 시스템에서, 피시험 장치(DUT)에 대한 열 관리를 수행하는 방법으로서,
상기 열 관리 헤드의 능동 열 인터포저 장치와 냉각판 사이에 상기 DUT를 배치하는 단계 - 상기 DUT는 복수의 모듈을 포함하고, 상기 능동 열 인터포저 장치는 복수의 구역을 포함하며, 상기 복수의 구역의 각 구역은 상기 복수의 모듈의 각 모듈에 대응하고 선택적으로 가열되도록 동작 가능함 - 와,
상기 복수의 구역에 대응하는 입력 세트를 수신하는 단계 - 상기 입력 세트는,
상기 냉각판의 온도,
각 구역의 온도,
각 영역에 대응하는 모듈의 다이 접합 온도,
각 구역에 대응하는 상기 모듈에 공급되는 전력량, 및
각 구역에 대응하는 모듈의 미리 결정된 열 제어 프로필 내의 현재 위치를 포함하는 입력 목록에서의 입력을 포함함 - 와,
소프트웨어 제어 하에 상기 복수의 구역의 각 구역의 온도를 개별적으로 제어함으로써 상기 DUT의 상기 복수의 모듈의 열 관리를 수행하는 단계를 포함하고,
상기 열 관리를 수행하는 단계는,
상기 냉각판으로의 냉각 공기 공급을 제어하는 단계와,
상기 복수의 구역의 각 구역의 가열을 개별적으로 제어하는 단계를 포함하되,
상기 열 관리를 수행하는 단계는 상기 소프트웨어 제어 내에서 복수의 열 프로세스에 의해 추가로 구현되는,
열 관리 방법. - 제13항에 있어서,
상기 냉각 공기 공급을 제어하는 단계는 공기 밸브를 조정함으로써 수행되는,
열 관리 방법. - 제13항에 있어서,
각각의 열 프로세스는 상기 복수의 구역의 각 구역에 대한 입력 세트의 입력에 기초하여 상기 각 구역의 온도를 제어하는,
열 관리 방법. - 제13항에 있어서,
상기 테스터 프로세서를 사용하여 상기 DUT를 테스트하는 단계를 더 포함하고,
상기 DUT의 열 관리를 수행하는 단계는 상기 테스트와 동시에 수행되는 단계를 포함하는,
열 관리 방법. - 제13항에 있어서,
상기 열 관리를 수행하는 단계는, 상기 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 의해 수행될 것으로 예상되는 작업량과 관련된 입력을 활용하는, 상기 각각의 열 프로세스 내에서 사전 트리거 휴리스틱을 구현하는 단계를 포함하는,
열 관리 방법. - 제13항에 있어서,
상기 열 관리를 수행하는 단계는, 상기 복수의 열 프로세스의 각각의 열 프로세스에 의해 조절되는 구역에 대응하는 모듈에 공급되는 전력량에 관한 입력을 활용하는, 상기 각각의 열 프로세스 내의 휴리스틱을 따라 전력을 구현하는 단계를 더 포함하는,
열 관리 방법. - 제13항에 있어서,
상기 복수의 구역의 각 구역은 각각의 히터 소자를 갖는,
열 관리 방법. - 제13항에 있어서,
상기 DUT는 다중 칩 모듈 집적 회로 장치를 포함하는,
열 관리 방법. - 열 관리 헤드 및 테스터 프로세서를 포함하는 테스터 시스템에서, 피시험 장치(DUT)에 대한 열 관리를 수행하는 방법으로서,
상기 열 관리 헤드의 능동 열 인터포저 장치와 냉각판 사이에 상기 DUT를 배치하는 단계 - 상기 DUT는 복수의 모듈을 포함하고, 상기 능동 열 인터포저 장치는 복수의 구역을 포함하며, 상기 복수의 구역의 각 구역은 상기 복수의 모듈의 각 모듈에 대응하고 선택적으로 가열되도록 동작 가능함 - 와,
상기 복수의 구역에 대응하는 입력 세트를 수신하는 단계 - 상기 입력 세트는,
상기 냉각판의 온도,
각 구역의 온도,
각 구역에 대응하는 모듈의 다이 접합 온도,
각 구역에 대응하는 상기 모듈에 공급되는 전력량, 및
각 구역에 대응하는 모듈의 미리 결정된 열 제어 프로필 내의 현재 위치를 포함하는 입력 목록에서의 입력을 포함함 - 와,
소프트웨어 제어 하에 상기 복수의 구역의 각 구역의 온도를 개별적으로 제어함으로써 상기 DUT의 상기 복수의 모듈의 열 관리를 수행하는 단계를 포함하고,
상기 열 관리를 수행하는 단계는,
상기 냉각판에 결합된 상변화 냉각 시스템의 듀티 사이클을 제어하는 단계와,
상기 복수의 구역의 각 구역의 가열을 개별적으로 제어하는 단계를 포함하고,
상기 열 관리를 수행하는 단계는 상기 소프트웨어 제어 내에서 복수의 열 프로세스에 의해 추가로 구현되는,
열 관리 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063133041P | 2020-12-31 | 2020-12-31 | |
| US63/133,041 | 2020-12-31 | ||
| US17/531,463 US11573262B2 (en) | 2020-12-31 | 2021-11-19 | Multi-input multi-zone thermal control for device testing |
| US17/531,463 | 2021-11-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220097269A true KR20220097269A (ko) | 2022-07-07 |
Family
ID=82116990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210186668A KR20220097269A (ko) | 2020-12-31 | 2021-12-24 | 장치 테스트를 위한 다중 입력 다중 구역 열 제어 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US11573262B2 (ko) |
| KR (1) | KR20220097269A (ko) |
| TW (1) | TWI816250B (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11493551B2 (en) | 2020-06-22 | 2022-11-08 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
| US11553618B2 (en) * | 2020-08-26 | 2023-01-10 | PassiveLogic, Inc. | Methods and systems of building automation state load and user preference via network systems activity |
| US11549981B2 (en) | 2020-10-01 | 2023-01-10 | Advantest Test Solutions, Inc. | Thermal solution for massively parallel testing |
| US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
| US11808812B2 (en) | 2020-11-02 | 2023-11-07 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
| US20220155364A1 (en) | 2020-11-19 | 2022-05-19 | Advantest Test Solutions, Inc. | Wafer scale active thermal interposer for device testing |
| US11567119B2 (en) | 2020-12-04 | 2023-01-31 | Advantest Test Solutions, Inc. | Testing system including active thermal interposer device |
| US11573262B2 (en) | 2020-12-31 | 2023-02-07 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
| US11587640B2 (en) | 2021-03-08 | 2023-02-21 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
| US11656273B1 (en) * | 2021-11-05 | 2023-05-23 | Advantest Test Solutions, Inc. | High current device testing apparatus and systems |
| US11796589B1 (en) | 2022-10-21 | 2023-10-24 | AEM Holdings Ltd. | Thermal head for independent control of zones |
| US11656272B1 (en) | 2022-10-21 | 2023-05-23 | AEM Holdings Ltd. | Test system with a thermal head comprising a plurality of adapters and one or more cold plates for independent control of zones |
| US11828795B1 (en) | 2022-10-21 | 2023-11-28 | AEM Holdings Ltd. | Test system with a thermal head comprising a plurality of adapters for independent thermal control of zones |
| US11693051B1 (en) | 2022-10-21 | 2023-07-04 | AEM Holdings Ltd. | Thermal head for independent control of zones |
| WO2024084300A1 (en) * | 2022-10-21 | 2024-04-25 | AEM Holdings Ltd. | Thermal head for independent control of zones |
| US11828796B1 (en) | 2023-05-02 | 2023-11-28 | AEM Holdings Ltd. | Integrated heater and temperature measurement |
Family Cites Families (127)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126656A (en) | 1991-05-31 | 1992-06-30 | Ej Systems, Inc. | Burn-in tower |
| US5164661A (en) | 1991-05-31 | 1992-11-17 | Ej Systems, Inc. | Thermal control system for a semi-conductor burn-in |
| US5239093A (en) | 1992-06-12 | 1993-08-24 | Ciba-Geigy Corporation | Process for the preparation of addition products of epoxides and alcohols |
| US5420521A (en) | 1992-10-27 | 1995-05-30 | Ej Systems, Inc. | Burn-in module |
| US6093251A (en) | 1997-02-21 | 2000-07-25 | Speedline Technologies, Inc. | Apparatus for measuring the height of a substrate in a dispensing system |
| US5821505A (en) * | 1997-04-04 | 1998-10-13 | Unisys Corporation | Temperature control system for an electronic device which achieves a quick response by interposing a heater between the device and a heat sink |
| US6359264B1 (en) | 1998-03-11 | 2002-03-19 | Applied Materials, Inc. | Thermal cycling module |
| AU4991899A (en) | 1998-07-14 | 2000-02-07 | Schlumberger Technologies, Inc. | Apparatus, method and system of liquid-based, wide range, fast response temperature cycling control of electronic devices |
| US6184504B1 (en) | 1999-04-13 | 2001-02-06 | Silicon Thermal, Inc. | Temperature control system for electronic devices |
| US7247035B2 (en) * | 2000-06-20 | 2007-07-24 | Nanonexus, Inc. | Enhanced stress metal spring contactor |
| JP3584845B2 (ja) | 2000-03-16 | 2004-11-04 | 日立ハイテク電子エンジニアリング株式会社 | Ｉｃデバイスの試験装置及び試験方法 |
| US20020118032A1 (en) | 2001-02-28 | 2002-08-29 | Schlumberger Technologies, Inc. | Heating apparatus containing an array of surface mount components for DUT performance testing |
| WO2002071446A2 (en) | 2001-03-02 | 2002-09-12 | Tokyo Electron Limited | Method and apparatus for active temperature control of susceptors |
| US6668570B2 (en) | 2001-05-31 | 2003-12-30 | Kryotech, Inc. | Apparatus and method for controlling the temperature of an electronic device under test |
| US6771086B2 (en) | 2002-02-19 | 2004-08-03 | Lucas/Signatone Corporation | Semiconductor wafer electrical testing with a mobile chiller plate for rapid and precise test temperature control |
| US6825681B2 (en) | 2002-07-19 | 2004-11-30 | Delta Design, Inc. | Thermal control of a DUT using a thermal control substrate |
| US6861861B2 (en) | 2002-07-24 | 2005-03-01 | Lg Electronics Inc. | Device for compensating for a test temperature deviation in a semiconductor device handler |
| EP1568054A2 (en) | 2002-11-18 | 2005-08-31 | Washington State University | Thermal switch, methods of use and manufacturing methods for same |
| US7347901B2 (en) | 2002-11-29 | 2008-03-25 | Tokyo Electron Limited | Thermally zoned substrate holder assembly |
| US6711904B1 (en) | 2003-03-06 | 2004-03-30 | Texas Instruments Incorporated | Active thermal management of semiconductor devices |
| DE602004028380D1 (de) | 2003-08-18 | 2010-09-09 | Advantest Corp | Temperaturregeleinrichtung und temperaturregelverfahren |
| US7313921B2 (en) | 2003-10-28 | 2008-01-01 | General Electric Company | Apparatus and method for thermo-electric cooling |
| US7296430B2 (en) * | 2003-11-14 | 2007-11-20 | Micro Control Company | Cooling air flow control valve for burn-in system |
| JP2005156172A (ja) | 2003-11-20 | 2005-06-16 | Nippon Eng Kk | ミドルパワー及びハイパワーｉｃ用テストバーンイン装置 |
| US7355428B2 (en) | 2004-01-14 | 2008-04-08 | Delta Design, Inc. | Active thermal control system with miniature liquid-cooled temperature control device for electronic device testing |
| US20050189342A1 (en) | 2004-02-23 | 2005-09-01 | Samer Kabbani | Miniature fluid-cooled heat sink with integral heater |
| US7042240B2 (en) | 2004-02-27 | 2006-05-09 | Wells-Cti, Llc | Burn-in testing apparatus and method |
| US20060290370A1 (en) | 2004-02-27 | 2006-12-28 | Wells-Cti, Llc, An Oregon Limited Liability Company | Temperature control in ic sockets |
| US7823128B2 (en) | 2004-04-19 | 2010-10-26 | Verigy (Singapore) Pte. Ltd. | Apparatus, system and/or method for combining multiple tests to a single test in a multiple independent port test environment |
| US7151388B2 (en) | 2004-09-30 | 2006-12-19 | Kes Systems, Inc. | Method for testing semiconductor devices and an apparatus therefor |
| US7731798B2 (en) | 2004-12-01 | 2010-06-08 | Ultratech, Inc. | Heated chuck for laser thermal processing |
| US8082541B2 (en) | 2004-12-09 | 2011-12-20 | Advantest Corporation | Method and system for performing installation and configuration management of tester instrument modules |
| DE102005001163B3 (de) | 2005-01-10 | 2006-05-18 | Erich Reitinger | Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung |
| US7138811B1 (en) | 2005-07-01 | 2006-11-21 | Xilinx, Inc. | Seals used for testing on an integrated circuit tester |
| US7519880B1 (en) | 2005-07-05 | 2009-04-14 | Advanced Micro Devices, Inc. | Burn-in using system-level test hardware |
| JP2007066923A (ja) | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | ウェーハレベルバーンイン方法およびウェーハレベルバーンイン装置 |
| JP4315141B2 (ja) | 2005-09-09 | 2009-08-19 | セイコーエプソン株式会社 | 電子部品の温度制御装置並びにハンドラ装置 |
| US7755899B2 (en) | 2006-01-18 | 2010-07-13 | ÅAC Microtec AB | Miniaturized high conductivity thermal/electrical switch |
| US8343280B2 (en) | 2006-03-28 | 2013-01-01 | Tokyo Electron Limited | Multi-zone substrate temperature control system and method of operating |
| FR2904103B1 (fr) | 2006-07-18 | 2015-05-15 | Airbus France | Dispositif a ecoulement de chaleur |
| US7436059B1 (en) * | 2006-11-17 | 2008-10-14 | Sun Microsystems, Inc. | Thermoelectric cooling device arrays |
| KR101344348B1 (ko) | 2007-01-22 | 2013-12-24 | 삼성전자주식회사 | 반도체 소자의 테스트 소켓 및 이를 이용한 반도체 소자의테스트 방법 |
| JP2008275512A (ja) * | 2007-05-01 | 2008-11-13 | Espec Corp | エージング装置 |
| US20090218087A1 (en) | 2008-02-29 | 2009-09-03 | Denso Corporation | Thermal conduction structure, composite material, and method of producing the material |
| US7848106B2 (en) | 2008-04-17 | 2010-12-07 | Teradyne, Inc. | Temperature control within disk drive testing systems |
| US7830164B2 (en) | 2008-04-22 | 2010-11-09 | Honeywell International Inc. | Ducted test socket |
| EP3270261A1 (en) | 2008-05-21 | 2018-01-17 | Asetek A/S | Graphics card thermal interposer |
| US8087823B2 (en) * | 2008-08-18 | 2012-01-03 | International Business Machines Corporation | Method for monitoring thermal control |
| US7781883B2 (en) | 2008-08-19 | 2010-08-24 | International Business Machines Corporation | Electronic package with a thermal interposer and method of manufacturing the same |
| US7884631B2 (en) | 2009-02-25 | 2011-02-08 | Kingston Technology Corp. | Parking structure memory-module tester that moves test motherboards along a highway for remote loading/unloading |
| US8970244B2 (en) | 2009-09-26 | 2015-03-03 | Centipede Systems, Inc. | Transport apparatus for moving carriers of test parts |
| EP2480371B1 (en) | 2009-09-26 | 2017-06-28 | Centipede Systems, Inc. | Carrier for holding microelectronic devices |
| US9383406B2 (en) | 2009-11-30 | 2016-07-05 | Essai, Inc. | Systems and methods for conforming device testers to integrated circuit device with pressure relief valve |
| US10126356B2 (en) | 2009-11-30 | 2018-11-13 | Essai, Inc. | Systems and methods for conforming test tooling to integrated circuit device with whirlwind cold plate |
| KR101644673B1 (ko) | 2009-12-15 | 2016-08-01 | 램 리써치 코포레이션 | Ｃｄ 균일성을 향상시키기 위한 기판 온도의 조절 |
| WO2011149725A2 (en) | 2010-05-28 | 2011-12-01 | Verigy (Singapore) Pte. Ltd. | Flexible storage interface tester with variable parallelism and firmware upgradeability |
| JP5489356B2 (ja) | 2010-10-20 | 2014-05-14 | 株式会社日本マイクロニクス | 半導体測定装置 |
| TWI411691B (zh) | 2010-12-22 | 2013-10-11 | Ind Tech Res Inst | 金屬熱界面材料以及散熱裝置 |
| WO2012140927A1 (ja) | 2011-04-12 | 2012-10-18 | 日本碍子株式会社 | ヒートフロースイッチ |
| US8552346B2 (en) | 2011-05-20 | 2013-10-08 | Applied Materials, Inc. | Methods and apparatus for controlling temperature of a multi-zone heater in an process chamber |
| TW201303340A (zh) | 2011-07-04 | 2013-01-16 | Univ Nat Yunlin Sci & Tech | 量測磁性結構之交換耦合常數之方法 |
| TWI570413B (zh) | 2011-07-06 | 2017-02-11 | 色拉頓系統公司 | 具有一探針卡之測試設備及連接器機構 |
| US9307578B2 (en) | 2011-08-17 | 2016-04-05 | Lam Research Corporation | System and method for monitoring temperatures of and controlling multiplexed heater array |
| US10163668B2 (en) | 2011-08-30 | 2018-12-25 | Watlow Electric Manufacturing Company | Thermal dynamic response sensing systems for heaters |
| JP2013137286A (ja) | 2011-12-28 | 2013-07-11 | Advantest Corp | 電子部品試験装置 |
| JP6040530B2 (ja) | 2012-01-17 | 2016-12-07 | セイコーエプソン株式会社 | ハンドラーおよび検査装置 |
| US8766656B2 (en) | 2012-04-18 | 2014-07-01 | Silicon Turnkey Solutions Inc. | Systems and methods for thermal control |
| US9080820B2 (en) | 2012-05-22 | 2015-07-14 | The Boeing Company | Heat dissipation switch |
| US9952276B2 (en) | 2013-02-21 | 2018-04-24 | Advantest Corporation | Tester with mixed protocol engine in a FPGA block |
| US20140251214A1 (en) | 2013-03-06 | 2014-09-11 | Applied Materials, Inc. | Heated substrate support with flatness control |
| US9291667B2 (en) * | 2013-03-07 | 2016-03-22 | Advantest Corporation | Adaptive thermal control |
| TW201506420A (zh) * | 2013-03-15 | 2015-02-16 | Sensata Tech Massachusetts Inc | 直接注射式相變溫度控制系統 |
| JP2014215062A (ja) | 2013-04-23 | 2014-11-17 | セイコーエプソン株式会社 | ハンドラーおよび検査装置 |
| TWI534573B (zh) | 2013-07-03 | 2016-05-21 | 致茂電子股份有限公司 | 廣域溫度控制裝置 |
| US9310427B2 (en) | 2013-07-24 | 2016-04-12 | Advantest Corporation | High speed tester communication interface between test slice and trays |
| US20150028912A1 (en) | 2013-07-26 | 2015-01-29 | Samsung Electro-Mechanics Co., Ltd. | Board for probe card, method of manufacturing the same, and probe card |
| US9414526B2 (en) | 2013-11-18 | 2016-08-09 | Globalfoundries Inc. | Cooling apparatus with dynamic load adjustment |
| JP5737536B2 (ja) | 2013-11-21 | 2015-06-17 | 株式会社東京精密 | プローバ |
| TWI546874B (zh) | 2014-02-10 | 2016-08-21 | Chroma Ate Inc | Test Equipment for Stacked Semiconductor Packaging Components and Test Methods |
| US9594113B2 (en) | 2014-02-21 | 2017-03-14 | Sensata Technologies, Inc. | Package on package thermal forcing device |
| KR20160113690A (ko) | 2014-03-29 | 2016-09-30 | 인텔 코포레이션 | 국소 열원을 이용한 집적 회로 칩 부착 |
| US9594114B2 (en) | 2014-06-26 | 2017-03-14 | Teradyne, Inc. | Structure for transmitting signals in an application space between a device under test and test electronics |
| US20160065334A1 (en) | 2014-08-29 | 2016-03-03 | R&D Circuits, Inc | Structure and Implementation Method for implementing an embedded serial data test loopback, residing directly under the device within a printed circuit board |
| US20160084880A1 (en) | 2014-09-22 | 2016-03-24 | Qualcomm Incorporated | Integrated strike plate socket |
| US9766287B2 (en) | 2014-10-22 | 2017-09-19 | Teradyne, Inc. | Thermal control |
| US9921931B2 (en) | 2014-12-16 | 2018-03-20 | Golden Oak Systems, Inc. | Blade centric automatic test equipment system |
| US11175309B2 (en) | 2014-12-24 | 2021-11-16 | Qualitau, Inc. | Semi-automatic prober |
| KR20160092366A (ko) | 2015-01-27 | 2016-08-04 | 유니퀘스트 주식회사 | 핀블록 및 이를 구비하는 검사 장치 |
| KR20160102770A (ko) | 2015-02-23 | 2016-08-31 | 삼성전자주식회사 | 메모리 모듈, 이를 포함하는 메모리 시스템, 및 이를 포함하는 데이터 저장 시스템 |
| EP3326043A1 (en) | 2015-07-21 | 2018-05-30 | Delta Design, Inc. | Continuous fluidic thermal interface material dispensing |
| WO2017012076A1 (zh) | 2015-07-21 | 2017-01-26 | 深圳市银信网银科技有限公司 | 电子凭证收证人的确定方法、装置及系统 |
| US20170059635A1 (en) | 2015-08-31 | 2017-03-02 | Teradyne Inc. | Conductive temperature control |
| US9863976B2 (en) | 2015-10-09 | 2018-01-09 | Keyssa Systems, Inc. | Module test socket for over the air testing of radio frequency integrated circuits |
| US9841772B2 (en) | 2015-12-03 | 2017-12-12 | Te Connectivity Corporation | Temperature responsive thermal bridge |
| US10211120B2 (en) | 2015-12-23 | 2019-02-19 | Intel Corporation | Rework grid array interposer with direct power |
| US10656200B2 (en) | 2016-07-25 | 2020-05-19 | Advantest Test Solutions, Inc. | High volume system level testing of devices with pop structures |
| DE112017004498T5 (de) | 2016-09-07 | 2019-09-05 | Rogers Corporation | Kompressible wärmeleitende Artikel |
| KR101871067B1 (ko) | 2016-11-30 | 2018-06-25 | 세메스 주식회사 | 기판을 지지하는 척 모듈 및 이를 구비하는 프로브 스테이션 |
| JP6923885B2 (ja) | 2016-12-13 | 2021-08-25 | トヨタ自動車株式会社 | 熱特性評価測定装置及びそれを用いた熱特性の評価測定方法 |
| US10673723B2 (en) | 2017-01-13 | 2020-06-02 | A.T.E. Solutions, Inc. | Systems and methods for dynamically reconfiguring automatic test equipment |
| US20180218926A1 (en) | 2017-01-31 | 2018-08-02 | Delta Design, Inc. | Active thermal control head having actuatable cold capacitor |
| US11143697B2 (en) | 2017-04-28 | 2021-10-12 | Advantest Corporation | Automated handling of different form factor devices under test in test cell |
| WO2018208680A1 (en) | 2017-05-05 | 2018-11-15 | The Regents Of The University Of California | Electrocaloric cooling with electrostatic actuation |
| US10354785B2 (en) | 2017-05-10 | 2019-07-16 | Toyota Jidosha Kabushiki Kaisha | Passive thermal switch devices having thermal switch material that passively switches between a thermal insulating state and a thermal conducting state and vehicles having the same |
| US10948534B2 (en) | 2017-08-28 | 2021-03-16 | Teradyne, Inc. | Automated test system employing robotics |
| US20190162777A1 (en) | 2017-11-25 | 2019-05-30 | Incavo Otax, Inc. | Thermal forcing system for controlling a temperature of a device under test |
| US11600525B2 (en) * | 2017-12-22 | 2023-03-07 | Board Of Regents, The University Of Texas System | Nanoscale-aligned three-dimensional stacked integrated circuit |
| US10877066B2 (en) | 2018-03-01 | 2020-12-29 | Rohde & Schwarz Gmbh & Co. Kg | Method and apparatus used for testing a device under test |
| US10852349B2 (en) | 2018-04-09 | 2020-12-01 | Mediatek Inc. | Wireless test system for testing microelectronic devices integrated with antenna |
| US10983145B2 (en) | 2018-04-24 | 2021-04-20 | Teradyne, Inc. | System for testing devices inside of carriers |
| JP7281250B2 (ja) | 2018-05-11 | 2023-05-25 | 株式会社アドバンテスト | 試験用キャリア |
| US20190371577A1 (en) | 2018-05-31 | 2019-12-05 | Applied Materials, Inc. | Extreme uniformity heated substrate support assembly |
| CN110618903A (zh) | 2018-06-19 | 2019-12-27 | 北京忆恒创源科技有限公司 | 电子设备测试方法与装置 |
| TW202043787A (zh) | 2018-07-10 | 2020-12-01 | 美商塞雷特有限責任公司 | 用於長熱煉時間測試期間之連續測試器操作的方法 |
| US11237208B2 (en) | 2018-08-06 | 2022-02-01 | Testmetrix, Inc. | Apparatus and method for testing semiconductor devices |
| US10775408B2 (en) | 2018-08-20 | 2020-09-15 | Teradyne, Inc. | System for testing devices inside of carriers |
| WO2020159954A1 (en) | 2019-01-29 | 2020-08-06 | Kes Systems, Inc. | Test and burn-in apparatus that provides variable thermal resistance |
| US11592472B2 (en) | 2019-05-20 | 2023-02-28 | Intel Corporation | Thermal switch for rapid thermal coupling and decoupling of devices under test |
| TWI701450B (zh) | 2019-07-17 | 2020-08-11 | 美商第一檢測有限公司 | 環境控制設備 |
| US11495478B2 (en) | 2019-12-16 | 2022-11-08 | Advanced Micro Devices, Inc. | Uninhibited cooling path solution for active thermal control in device testing |
| US20210293495A1 (en) | 2020-03-17 | 2021-09-23 | Northrop Grumman Systems Corporation | Mechanism for variable thermal conductance |
| US11493551B2 (en) | 2020-06-22 | 2022-11-08 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
| US20200363104A1 (en) | 2020-07-31 | 2020-11-19 | Intel Corporation | Thermoelectric cooling system with sub-ambient cooling and condensation control for a computing device |
| US11710015B2 (en) | 2020-08-05 | 2023-07-25 | Global Graphics Software Limited | Systems and methods for planning and producing images using plants |
| US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
| US11808812B2 (en) | 2020-11-02 | 2023-11-07 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
| US11573262B2 (en) | 2020-12-31 | 2023-02-07 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
-
2021
- 2021-11-19 US US17/531,463 patent/US11573262B2/en active Active
- 2021-12-08 TW TW110145923A patent/TWI816250B/zh active
- 2021-12-24 KR KR1020210186668A patent/KR20220097269A/ko not_active Application Discontinuation
-
2022
- 2022-12-06 US US18/076,253 patent/US11852678B2/en active Active
-
2023
- 2023-05-23 US US18/201,076 patent/US20230296667A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230296667A1 (en) | 2023-09-21 |
| TW202242431A (zh) | 2022-11-01 |
| US11573262B2 (en) | 2023-02-07 |
| TWI816250B (zh) | 2023-09-21 |
| US20220206061A1 (en) | 2022-06-30 |
| US20230103082A1 (en) | 2023-03-30 |
| US11852678B2 (en) | 2023-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11852678B2 (en) | Multi-input multi-zone thermal control for device testing | |
| US11754620B2 (en) | DUT placement and handling for active thermal interposer device | |
| TWI813074B (zh) | 用於測試積體電路半導體晶圓的多個電路之系統及方法 | |
| US11841392B2 (en) | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation | |
| TW496961B (en) | Device testing apparatus | |
| US6552560B2 (en) | Wafer-level burn-in oven | |
| JP2003028923A (ja) | ヒータ付プッシャ、電子部品ハンドリング装置および電子部品の温度制御方法 | |
| US9470720B2 (en) | Test system with localized heating and method of manufacture thereof | |
| EP1196790B1 (en) | Apparatus and method for temperature control of ic device during test | |
| KR20090061028A (ko) | 전자부품 시험장치 | |
| US20240183898A1 (en) | Active thermal interposer device with thermal isolation structures | |
| US20240183897A1 (en) | Wafer scale active thermal interposer with thermal isolation structures | |
| TW202407360A (zh) | 試驗方法、製造方法、面板級封裝及試驗裝置 | |
| TW202409585A (zh) | 試驗方法、試驗裝置及製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |