KR20220096303A - 표시 장치 및 그의 구동 방법 - Google Patents

표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20220096303A
KR20220096303A KR1020200188610A KR20200188610A KR20220096303A KR 20220096303 A KR20220096303 A KR 20220096303A KR 1020200188610 A KR1020200188610 A KR 1020200188610A KR 20200188610 A KR20200188610 A KR 20200188610A KR 20220096303 A KR20220096303 A KR 20220096303A
Authority
KR
South Korea
Prior art keywords
sub
pixels
data
pixel
gate
Prior art date
Application number
KR1020200188610A
Other languages
English (en)
Inventor
김상규
윤재경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200188610A priority Critical patent/KR20220096303A/ko
Priority to US17/526,491 priority patent/US11626079B2/en
Publication of KR20220096303A publication Critical patent/KR20220096303A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/0895—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element having more than one selection line for a two-terminal active matrix LCD, e.g. Lechner and D2R circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 복수의 게이트 라인들로 게이트 신호들을 인가하는 게이트 구동부, 복수의 데이터 라인들로 데이터 신호들 및 기준 전압을 인가하는 데이터 구동부 및 상기 복수의 게이트 라인들 및 상기 복수의 데이터 라인들에 연결되는 단위 화소들이 배치되는 표시 패널을 포함하되, 상기 단위 화소들 각각은, 제1 데이터 라인 및 제2 데이터 라인에 연결되는 복수의 서브 화소들을 포함하고, 상기 제1 및 제2 데이터 라인들은, 동일하거나 상이한 단위 화소에 포함된 복수의 서브 화소들에 연결되는, 표시 장치 및 그의 구동 방법에 관한 것이다.

Description

표시 장치 및 그의 구동 방법{Display device and driving method for the same}
본 발명은 표시 장치 및 그의 구동 방법에 관한 것이다.
표시장치 중 유기 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기 발광 표시 장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 구동 회로를 포함한다. 구동 회로는 데이터 신호에 대응하여 고전위 구동 전압으로부터 유기 발광 다이오드를 경유하여 저전위 구동 전압으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드는 흐르는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
표시 장치는 화소들이 배열된 표시 영역과 구동 회로가 배열된 비표시 영역을 포함한다. 최근 비표시 영역의 면적을 감소시키기 위한 노력들이 계속되고 있다. 비표시 영역의 면적을 감소시키기 위한 방법 가운데 하나는 데이터 라인의 개수를 줄여 데이터 구동부의 크기를 감소시키는 것이다.
실시 예들은, 인접한 부화소들이 데이터 라인을 공유하는 구조를 갖는 표시 장치 및 그의 구동 방법을 제공한다.
실시 예들은, 더블 레이트 드라이빙(Double Rate Driving) 방식으로 구동 가능한 표시 장치 및 그의 구동 방법을 제공한다.
일 실시 예에 따른 표시 장치는, 복수의 게이트 라인들로 게이트 신호들을 인가하는 게이트 구동부, 복수의 데이터 라인들로 데이터 신호들 및 기준 전압을 인가하는 데이터 구동부 및 상기 복수의 게이트 라인들 및 상기 복수의 데이터 라인들에 연결되는 단위 화소들이 배치되는 표시 패널을 포함하되, 상기 단위 화소들 각각은, 제1 데이터 라인 및 제2 데이터 라인에 연결되는 복수의 서브 화소들을 포함하고, 상기 제1 및 제2 데이터 라인들은, 동일하거나 상이한 단위 화소에 포함된 복수의 서브 화소들에 연결될 수 있다.
상기 제1 데이터 라인은, 제1 서브 화소로 제1 데이터 신호를 인가하고, 상기 제1 서브 화소와 동일한 단위 화소에 포함된 제2 서브 화소로 제2 데이터 신호를 인가할 수 있다.
상기 제2 데이터 라인은, 제1 서브 화소로 제1 데이터 신호를 인가하고, 상기 제1 서브 화소와 동일하거나 상이한 단위 화소에 포함된 복수의 다른 서브 화소들로 기준 전압을 인가할 수 있다.
상기 서브 화소들은 제1 게이트 라인 또는 제2 게이트 라인 중 어느 하나에 연결될 수 있다.
인접한 단위 화소들 사이에서, 상기 제1 게이트 라인 및 상기 제2 게이트 라인 중 동일한 게이트 라인에 연결된 서브 화소들은, 동일한 하나의 제2 데이터 라인에 연결될 수 있다.
상기 단위 화소는, 제1 내지 제3 서브 화소들이 순차로 배치되고, 제1 데이터 라인 및 제2 데이터 라인에 연결된 제1 단위 화소 및 제4 내지 제6 서브 화소들이 순차로 배치되고, 제3 데이터 라인 및 제4 데이터 라인에 연결된 제2 단위 화소를 포함할 수 있다.
상기 제1 단위 화소의 상기 제1 서브 화소 및 상기 제2 단위 화소의 상기 제4 및 상기 제6 서브 화소들은 제1 게이트 라인에 연결되고, 상기 제1 단위 화소의 상기 제2 및 상기 제3 서브 화소들 및 상기 제2 단위 화소의 상기 제5 서브 화소는 제2 게이트 라인에 연결될 수 있다.
상기 제1 단위 화소의 상기 제1 및 상기 제2 서브 화소들은 상기 제1 데이터 라인에 연결되고, 상기 제3 서브 화소는 상기 제2 데이터 라인에 연결되며, 상기 제2 단위 화소의 상기 제4 및 제5 서브 화소들은 상기 제3 데이터 라인에 연결되고, 상기 제6 서브 화소는 상기 제4 데이터 라인에 연결될 수 있다.
상기 제1 단위 화소의 상기 제1 서브 화소 및 상기 제2 단위 화소의 상기 제4 및 상기 제6 서브 화소들은 상기 제2 데이터 라인에 더 연결되고, 상기 제1 단위 화소의 상기 제2 및 상기 제3 서브 화소들 및 상기 제2 단위 화소의 상기 제5 서브 화소는 제4 데이터 라인에 더 연결될 수 있다.
일 실시 예에 따른 표시 장치의 구동 방법은, 복수의 게이트 라인들 및 상기 복수의 데이터 라인들에 연결되는 단위 화소들을 포함하고, 상기 단위 화소들 각각은 제1 데이터 라인 및 제2 데이터 라인에 연결되는 복수의 서브 화소들을 포함하며, 상기 제1 및 제2 데이터 라인들은 동일하거나 상이한 단위 화소에 포함된 복수의 서브 화소들에 연결되는 표시 장치를 구동한다.
상기 방법은, 한 프레임의 제1 기간 동안 상기 제1 데이터 라인으로 데이터 신호를 인가하고, 상기 제2 데이터 라인으로 기준 전압을 인가하는 단계 및 상기 한 프레임의 제2 기간 동안 상기 제1 및 상기 제2 데이터 라인들로 데이터 신호를 인가하는 단계를 포함할 수 있다.
상기 복수의 서브 화소들은, 제1 게이트 라인 또는 제2 게이트 라인 중 어느 하나에 연결되고, 상기 제1 기간 동안 상기 제1 게이트 라인으로 게이트 신호가 인가되고, 상기 제2 기간 동안 상기 제2 게이트 라인으로 상기 게이트 신호가 인가될 수 있다.
상기 제1 기간 동안, 제1 단위 화소의 서브 화소들 중 적어도 일부로, 상기 제1 데이터 라인을 통해 상기 데이터 신호가 인가되고, 상기 제2 데이터 라인을 통해 상기 기준 전압이 인가될 수 있다.
상기 제2 기간 동안, 상기 제1 단위 화소의 상기 서브 화소들 중 나머지 일부로, 상기 제1 및 상기 제2 데이터 라인들을 통해 상기 데이터 신호가 인가되고, 상기 제1 단위 화소에 인접한 제2 단위 화소의 상기 제2 데이터 라인을 통해 상기 기준 전압이 인가될 수 있다.
상기 제1 기간 동안, 제1 단위 화소의 서브 화소들 중 적어도 일부로, 상기 제1 및 상기 제2 데이터 라인들을 통해 상기 데이터 신호가 인가되고, 상기 제1 단위 화소에 인접한 제2 단위 화소의 상기 제2 데이터 라인을 통해 상기 기준 전압이 인가될 수 있다.
상기 제2 기간 동안, 상기 제1 단위 화소의 상기 서브 화소들 중 나머지 일부로, 상기 제1 데이터 라인을 통해 상기 데이터 신호가 인가되고, 상기 제2 데이터 라인을 통해 상기 기준 전압이 인가될 수 있다.
실시 예들에 따른 표시 장치 및 그의 구동 방법은, 데이터 라인의 개수를 줄임으로써 표시 패널의 개구율을 확보하고, 데이터 구동부의 크기를 감소시켜 표시 장치의 제조 비용을 절감할 수 있다.
실시 예들에 따른 표시 장치 및 그의 구동 방법은, 데이터 라인의 개수를 줄임으로써, 데이터 라인과 게이트 라인 사이의 커패시턴스에 의해 게이트 신호가 지연되는 문제를 방지할 수 있다.
도 1은 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다.
도 2는 도 1에 도시된 화소의 일 실시 예를 나타낸 회로도이다.
도 3은 서브 화소들과 배선들이 배치된 일 실시 예에 따른 표시 패널의 평면도이다.
도 4는 도 3에 도시된 표시 장치로 인가되는 신호들을 나타낸 타이밍도이다.
도 5 내지 도 8은 도 4에 도시된 타이밍도에 따른 화소들의 구동 상태를 설명하기 위한 도면들이다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다.
도 1을 참조하면, 표시 장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시 패널(50)을 포함한다.
표시 패널(50)에는 복수의 서브 화소(sP)들이 배치된다. 서브 화소(sP)들은 예를 들어, 표시 패널(50) 상에 매트릭스 형태로 배열될 수 있다.
각각의 서브 화소(sP)는 대응되는 게이트 라인 및 데이터 라인에 전기적으로 연결될 수 있다. 이러한 서브 화소(sP)들은 게이트 라인들(GL11~GL1n, GL21~GL2n) 및 데이터 라인들(DL11~DL1m, DL21~DL2m)을 통해 공급되는 게이트 신호들 및 데이터 신호들에 대응하는 휘도로 발광할 수 있다.
각각의 서브 화소(sP)는 제1 내지 제3 색 중 어느 하나의 색을 표시할 수 있다. 일 실시 예에서, 각각의 서브 화소(sP)는 적색(R), 녹색(G) 및 청색(B) 중 어느 하나의 색을 표시할 수 있다. 다른 실시 예에서, 각각의 서브 화소(sP)는 시안, 마젠타 및 옐로우 중 어느 하나의 색을 표시할 수 있다.
제1 내지 제3 색을 표시하는 서브 화소(sP)들은 하나의 단위 화소(PX)를 구성할 수 있다. 예를 들어, 단위 화소(PX)는 행 방향으로 정렬된 적색(R), 녹색(G) 및 청색(B)의 서브 화소(sP)들을 포함할 수 있다.
타이밍 제어부(10)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 수신할 수 있다. 영상 신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호를 포함할 수 있다.
타이밍 제어부(10)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 데이터 구동 제어 신호(CONT2) 및 전원 공급 제어 신호(CONT3)를 생성 및 출력할 수 있다.
게이트 구동부(20)는 복수의 제1 게이트 라인들(GL11~GL1n) 및 제2 게이트 라인들(GL21~GL2n)을 통해 표시 패널(50)의 단위 화소(PX)들과 연결될 수 있다. 하나의 제1 게이트 라인(GL11~G1n) 및 하나의 제2 게이트 라인(GL21~GL2n)이 하나의 화소 행에 연결될 수 있다.
이러한 실시 예에서, 제1 게이트 라인들(GL11~GL1n)은 하나의 단위 화소(PX)를 구성하는 서브 화소(sP)들 중 일부에 연결되고, 제2 게이트 라인들(GL21~GL2n)은 나머지 일부에 연결될 수 있다. 제1 게이트 라인들(GL11~GL1n) 및 2 게이트 라인들(GL21~GL2n)에 연결된 서브 화소(sP)의 종류 및 개수는, 단위 화소(PX)들 사이에서 서로 동일하거나 상이할 수 있다.
게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 게이트 구동 제어 신호(CONT1)에 기초하여, 게이트 신호들을 생성할 수 있다. 게이트 구동부(20)는 생성된 게이트 신호들을 복수의 제1 게이트 라인들(GL11~GL1n) 및 복수의 제2 게이트 라인들(GL21~GL2n)을 통해 서브 화소(sP)들에 제공할 수 있다. 게이트 신호는 서브 화소(sP)들 내부에 마련되는 스위칭 트랜지스터의 게이트 전극에 데이터 신호를 인가하기 위해 공급될 수 있다.
일 실시 예에서, 게이트 구동부(20)는 하나의 프레임 기간 동안 하나의 제1 및 제2 게이트 라인들(GL11~GL1n, GL21~GL2n)에 게이트 신호를 순차적으로 인가할 수 있다. 예를 들어, 게이트 구동부(20)는 임의의 프레임 내의 전반 기간 동안 제1 게이트 라인(GL11~GL1n)으로 게이트 신호를 인가하고, 해당 프레임 내의 후반 기간 동안 제2 게이트 라인(GL21~GL2n)으로 게이트 신호를 인가할 수 있다. 이러한 방식을 통해 표시 장치(1)는 2배속 구동(Double rate driving)이 가능할 수 있다.
게이트 신호는 서브 화소(sP)들에 포함된 트랜지스터들을 턴 온시키는 게이트 온 전압(예를 들어, P타입 트랜지스터들에 대하여 로우 레벨의 전압, N타입 트랜지스터들에 대하여 하이 레벨의 전압)과 서브 화소(sP)들에 포함된 트랜지스터들을 턴 오프시키는 게이트 오프 전압(예를 들어, P타입 트랜지스터들에 대하여 하이 레벨의 전압, N타입 트랜지스터들에 대하여 로우 레벨의 전압)이 반복되는 구형파 신호일 수 있다. 이하의 실시 예들에서, 게이트 온 전압의 신호가 인가되는 것을 "신호가 공급된다." 또는 "신호의 공급이 시작된다."로 표현하고, 게이트 오프 전압의 신호가 인가되는 것을 "신호가 공급되지 않는다." 또는 "신호의 공급이 중단(종료)된다"로 표현할 수 있다.
데이터 구동부(30)는 복수의 제1 데이터 라인들(DL11~DL1m) 및 복수의 제2 데이터 라인들(DL21~DL2m)을 통해 표시 패널(50)의 단위 화소(PX)들과 연결될 수 있다. 하나의 제1 데이터 라인(DL11~DL1m) 및 하나의 제2 데이터 라인(DL21~DL2m)이 하나의 화소 열에 연결될 수 있다.
복수의 제1 데이터 라인들(DL11~DL1m)은 서브 화소(sP)들로 데이터 신호를 인가하기 위해 마련된다. 또한, 복수의 제2 데이터 라인들(D21~D2m)은 서브 화소(sP)들로 데이터 신호 또는 기준 전압을 인가하기 위해 마련된다.
이러한 실시 예에서, 하나의 제1 데이터 라인(DL11~DL1m)은 둘 이상의 서브 화소(sP)들에 연결될 수 있다. 하나의 제1 데이터 라인(DL11~DL1m)에 연결되는 서브 화소(sP)들은 동일한 단위 화소(PX) 내에 포함될 수 있다.
한편, 하나의 제2 데이터 라인(DL21~DL2m)은 둘 이상의 서브 화소(sP)들에 연결될 수 있다. 이때, 하나의 제2 데이터 라인(DL21~DL2m)에 연결되는 서브 화소(sP)들은 하나의 단위 화소(PX) 내에 포함되거나, 상이한 단위 화소(PX)들 내에 포함될 수 있다.
데이터 구동부(30)는 타이밍 제어부(10)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 제어 신호(CONT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(30)는 생성된 데이터 신호들을 복수의 제1 및 제2 데이터 라인들(DL11~DL1m, DL21~DL2m)을 통해 서브 화소(sP)들에 제공할 수 있다. 데이터 신호들은 제1 또는 제2 게이트 신호에 의해 선택된 화소열의 서브 화소(sP)들로 인가될 수 있다. 이를 위하여, 데이터 구동부(30)는 제1 또는 제2 게이트 신호와 동기되도록 복수의 제1 및 제2 데이터 라인들(DL11~DL1m, DL21~DL2m)로 데이터 신호들을 공급할 수 있다.
또한, 데이터 구동부(30)는 제1 또는 제2 게이트 신호에 의해 선택된 화소열의 서브 화소(sP)들로 기준 전압을 인가될 수 있다. 이를 위하여, 데이터 구동부(30)는 제1 또는 제2 게이트 신호와 동기되도록 복수의 제2 데이터 라인들(DL21~DL2m)로 기준 전압을 공급할 수 있다.
전원 공급부(40)는 복수의 전원 라인들(PL1, PL2)을 통해 표시 패널(50)의 서브 화소(sP)들과 연결될 수 있다. 전원 공급부(40)는 전원 공급 제어 신호(CONT3)에 기초하여 표시 패널(50)에 제공될 구동 전압을 생성할 수 있다. 구동 전압은 예를 들어 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)을 포함할 수 있다. 전원 공급부(40)는 생성된 구동 전압들(ELVDD, ELVSS)을 대응되는 전원 라인(PL1, PL2)을 통해 서브 화소(sP)들에 제공할 수 있다.
타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40)는 각각 별개의 집적 회로(Integrated Circuit; IC)로 구성되거나 적어도 일부가 통합된 집적 회로로 구성될 수 있다. 예를 들어, 데이터 구동부(30) 및 전원 공급부(40) 중 적어도 하나가 타이밍 제어부(10)와 통합된 집적 회로로 구성될 수 있다.
또한, 도 1에서는 게이트 구동부(20)와 데이터 구동부(30)가 표시 패널(50)과 별개의 구성 요소로써 도시되지만, 게이트 구동부(20) 및 데이터 구동부(30) 중 적어도 하나는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구성될 수 있다. 예를 들어, 게이트 구동부(20)는 게이트 인 패널(Gate In Panel; GIP) 방식에 따라 표시 패널(50)과 일체로 형성될 수 있다.
도 2는 도 1에 도시된 서브 화소의 일 실시 예를 나타낸 회로도이다.
도 2를 참조하면, 서브 화소(sP)는 발광 소자(LD)와 발광 소자(LD)로 공급되는 전류량을 제어하기 위한 화소 회로(PXC)를 포함할 수 있다.
발광 소자(LD)의 애노드 전극은 화소 회로(PXC)에 접속되고, 캐소드 전극은 저전위 구동 전압(ELVSS)에 접속된다. 발광 소자(LD)는 화소 회로(PXC)로부터 공급되는 전류에 대응하여 소정 휘도의 빛을 생성한다.
화소 회로(PXC)는 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호에 대응하여 발광 소자(LD)로 소정의 전류를 공급한다. 이를 위하여, 화소 회로(PXC)는 제1 스위칭 트랜지스터(ST1), 제2 스위칭 트랜지스터(ST2), 구동 트랜지스터(DT) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 스위칭 트랜지스터(ST1)의 제1 전극(예를 들어, 드레인 전극)은 제1 데이터 라인(DL1)과 전기적으로 연결되고, 제2 전극(예를 들어, 소스 전극)은 제1 노드(N1)와 전기적으로 연결된다. 제1 스위칭 트랜지스터(ST1)의 게이트 전극은 게이트 라인(GL)과 전기적으로 연결된다. 여기서, 게이트 라인(GL)은 도 1에 도시된 제1 게이트 라인(GL11~GL1n)이거나 제2 게이트 라인(GL21~GL2n)일 수 있다. 제1 스위칭 트랜지스터(ST1)는 게이트 라인(GL)으로 게이트 온 레벨의 게이트 신호가 인가될 때 턴 온되어, 제1 데이터 라인(DL1)으로 인가되는 데이터 신호를 제1 노드(N1)로 전달한다.
제2 스위칭 트랜지스터(ST2)의 제1 전극(예를 들어, 드레인 전극)은 제2 데이터 라인(DL2)과 전기적으로 연결되고, 제2 전극(예를 들어, 소스 전극)은 제2 노드(N2)에 전기적으로 연결된다. 제2 스위칭 트랜지스터(ST2)의 게이트 전극은 게이트 라인(GL)에 전기적으로 연결된다. 제2 스위칭 트랜지스터(ST2)는 게이트 라인(GL)으로 게이트 온 레벨의 게이트 신호가 인가될 때 턴 온되어, 제2 데이터 라인(DL2)으로 인가되는 기준 전압을 제2 노드(N2)로 전달한다.
상기와 같은 실시 예에서, 제1 스위칭 트랜지스터(ST1)와 제2 스위칭 트랜지스터(ST2)는 동일한 게이트 라인(GL)에 연결되며, 게이트 신호에 응답하여 동시에 턴 온될 수 있다. 게이트 신호가 인가될 때, 제1 스위칭 트랜지스터(ST1)를 통하여 제1 노드(N1)로 데이터 신호가 인가되고, 동시에 제2 스위칭 트랜지스터(ST2)를 통하여 제2 노드(N2)로 기준 전압이 인가될 수 있다.
스토리지 커패시터(Cst)의 제1 전극은 제1 노드(N1)와 전기적으로 연결되고, 제2 전극은 제2 노드(N2)에 전기적으로 연결된다. 스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2)의 전압 차이에 대응하는 전압을 충전할 수 있다.
구동 트랜지스터(DT)의 제1 전극(예를 들어, 드레인 전극)은 고전위 구동 전압(ELVDD)을 제공받도록 구성되고, 제2 전극(예를 들어, 소스 전극)은 제2 노드(N2), 즉 발광 소자(LD)의 애노드 전극에 전기적으로 연결된다. 구동 트랜지스터(DT)의 게이트 전극은 제1 노드(N1)에 전기적으로 연결된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 대응하여 발광 소자(LD)를 흐르는 구동 전류의 양을 제어할 수 있다.
본 실시 예에서 서브 화소(sP)들의 구조가 도 2에 도시된 것으로 한정되지 않는다. 실시 예에 따라, 서브 화소(sP)들은 구동 트랜지스터(DT)의 문턱 전압을 보상하거나, 구동 트랜지스터(DT)의 게이트 전극의 전압 및/또는 발광 소자(LD)의 애노드 전극의 전압을 초기화하기 위한 적어도 하나의 소자를 더 포함할 수 있다.
일 실시 예에서, 서브 화소(sP)로 기준 전압을 인가하는 제2 데이터 라인(DL2)은 서브 화소(sP)가 속한 단위 화소(PX)에 연결된 제2 데이터 라인(DL2)일 수 있다. 반면에 다른 실시 예에서, 서브 화소(sP)로 기준 전압을 인가하는 제2 데이터 라인(DL2)은 인접한 다른 단위 화소(PX)에 연결된 제2 데이터 라인(DL2)일 수 있다.
또한, 상기에서는 서브 화소(sP)가 제1 데이터 라인(DL1)을 통해 데이터 신호를 인가받고, 제2 데이터 라인(DL2)을 통해 기준 전압을 인가받는 것으로 설명되었지만 본 실시 예가 이로써 한정되지 않는다. 즉, 실시 예에 따라 서브 화소(sP)는 제2 데이터 라인(DL2)을 통해 데이터 신호를 인가받을 수 있다. 이러한 실시 예에서, 서브 화소(sP)는 인접한 다른 서브 화소(sP)의 제2 데이터 라인(DL2)을 통하여 기준 전압을 인가받도록 구성될 수 있다.
도 2에서는 제1 스위칭 트랜지스터(ST1), 제2 스위칭 트랜지스터(ST2) 및 구동 트랜지스터(DT)가 NMOS 트랜지스터인 예가 도시되지만, 본 발명은 이로써 한정되지 않는다. 예를 들어, 각각의 서브 화소(sP)를 구성하는 트랜지스터들 중 적어도 일부 또는 전부는 PMOS 트랜지스터로 구성될 수 있다. 다양한 실시 예에서, 제1 스위칭 트랜지스터(ST1), 제2 스위칭 트랜지스터(ST2) 및 구동 트랜지스터(DT) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.
도 3은 서브 화소들과 배선들이 배치된 일 실시 예에 따른 표시 패널의 평면도이다.
일 실시 예에 따른 표시 장치(1)는 더블 레이트 드라이빙(Double Rate Driving)(이하, 'DRD'라 함) 방식으로 구성되어 있다. 즉, 표시 장치(1)는 도 3에 도시된 것과 같이, 하나의 화소 행에 배치된 서브 화소들(R, G, B)을 두 개의 게이트 라인들(GL1i, GL2i, GL1(i+1), GL2(i+1))과 연결하고, 2k/3개(여기서, k는 하나의 화소 행에 배치되는 서브 화소(sP)들의 개수)의 데이터 라인들(DL1j, DL2j, DL1(j+1), DL2(j+1))을 이용하여 서브 화소(sP)들을 구동시킨다. 이러한 DRD 방식은 표시 패널(50)의 플리커 현상을 최소화하고, 소비 전력을 최소화할 수 있다.
도 3에서는 i번째 화소 행, i+1번째 화소 행, 그리고 j번째 화소 열, j+1번째 화소 열에 연결된 4개의 단위 화소들(PX1~PX4)이 도시된다. 하나의 단위 화소(PX)는 적색, 녹색 및 청색을 각각 표시하는 3개의 서브 화소들(R, G, B)로 구성된다.
DRD 구동을 위해, 서브 화소들(R, G, B)을 두 개의 게이트 라인들(GL1i, GL2i, GL1(i+1), GL2(i+1))에 연결된다. 예를 들어, 서브 화소들(R, G, B) 중 일부는 제1 게이트 라인(GL1i, GL1(i+1))에 연결되고, 서브 화소들(R, G, B) 중 나머지 일부는 제2 게이트 라인(GL2i, GL2(i+1))에 연결될 수 있다. 인접한 단위 화소들(PX1~PX4) 사이에서, 제1 게이트 라인들(GL1i, GL1(i+1)) 및 제2 게이트 라인들(GL2i, GL2(i+1))에 연결된 서브 화소(R, G, B)의 종류 및 개수는 동일하거나 상이할 수 있다.
도시된 실시 예에서, 제1 단위 화소(PX1) 및 제3 단위 화소(PX3)의 적색 서브 화소(R)는 제1 게이트 라인(GL1i, GL1(i+1))에 연결되고, 제1 단위 화소(PX1) 및 제3 단위 화소(PX3)의 녹색 및 청색 서브 화소들(G, B)은 제2 게이트 라인(GL2i, GL2(i+1))에 연결된다. 반면, 제2 단위 화소(PX2) 및 제4 단위 화소(PX4)의 적색 및 청색 서브 화소들(R, B)은 제1 게이트 라인(GL1i, GL1(i+1))에 연결되고, 제2 단위 화소(PX2) 및 제4 단위 화소(PX4)의 녹색 서브 화소(G)는 제2 게이트 라인(GL2i, GL2(i+1))에 연결된다. 그러나 본 실시 예가 이로써 한정되지 않는다.
DRD 구동을 위해, 서브 화소(sP)들은 2k/3개의 데이터 라인들(DL1j, DL2j, DL1(j+1), DL2(j+1))을 이용하여 구동된다. 예를 들어, 하나의 단위 화소(PX1~PX4)를 구성하는 3개의 서브 화소들(R, G, B)이 2개의 데이터 라인들(DL1j, DL2j, DL1(j+1), DL2(j+1))을 이용하여 데이터 신호를 인가받을 수 있다. 데이터 신호는 서브 화소들(R, G, B) 내의 제1 스위칭 트랜지스터(ST1)로 인가된다.
이러한 실시 예에서, 하나의 단위 화소(PX1~PX4)를 구성하는 3개의 서브 화소들(R, G, B) 중 적어도 2개의 서브 화소들(R, G)은 데이터 라인(DL1j, DL1(j+1))(이하, 제1 데이터 라인)을 공유할 수 있다. 제1 데이터 라인(DL1j, DL1(j+1))을 공유하는 서브 화소들(R, G) 중 하나(R)는 제1 게이트 라인(GL1i, GL1(i+1))에 연결되고, 다른 하나(G)는 제2 게이트 라인(GL2i, GL2(i+1))에 연결된다. 그에 따라, 제1 데이터 라인(DL1j, DL1(j+1))을 공유하는 서브 화소들(R, G) 중 하나(R)는 제1 게이트 라인(GL1i, GL1(i+1))을 통하여 게이트 신호가 인가될 때, 제1 데이터 라인(DL1j, DL1(j+1))을 통하여 데이터 신호를 인가받고, 다른 하나(G)는 제2 게이트 라인(GL2i, GL2(i+2))을 통하여 게이트 신호가 인가될 때, 제1 데이터 라인(DL1j, DL1(j+1))을 통하여 데이터 신호를 인가받을 수 있다.
2k/3개의 데이터 라인들(DL1j, DL2j, DL1(j+1), DL2(j+1)) 중 일부는 서브 화소(sP)들에 기준 전압을 인가하기 위하여 이용될 수 있다. 예를 들어, 하나의 단위 화소(PX1~PX4)에 연결된 2개의 데이터 라인들(DL1j, DL2j, DL1(j+1), DL2(j+1)) 중 어느 하나(DL2j, DL2(j+1))(이하, 제2 데이터 라인)가 서브 화소들(R, G, B)의 제2 스위칭 트랜지스터(ST2)에 기준 전압을 인가할 수 있다. 기준 전압을 인가하는 제2 데이터 라인(DL2j, DL2(j+1))은 단위 화소(PX1~PX4) 내에서 둘 이상의 서브 화소들(R, G) 사이에 공유되지 않는 데이터 라인(DL2j, DL2(j+1))일 수 있다. 그러나 본 실시 예가 이로써 한정되지 않는다.
이러한 실시 예에서, 인접한 2개의 단위 화소들(PX1과 PX2, PX3과 PX4)은 제2 데이터 라인(DL2j, DL2(j+1))을 공유할 수 있다. 즉, 제2 데이터 라인(DL2j 또는 DL2(j+1))은 대응되는 단위 화소(PX1, PX3 또는 PX2, PX4)의 서브 화소들(R, G, B) 중 적어도 하나(R 또는 G)에 연결될 뿐만 아니라, 인접한 단위 화소(PX2, PX4 또는 PX1, PX3)의 서브 화소들(R, G, B) 중 적어도 하나(R, B 또는 G, B)에 연결될 수 있다. 예를 들어, 제1 게이트 라인(GL1i, GL1(i+1))에 연결된 서브 화소들(R, B)은 하나의 동일한 제2 데이터 라인(DL2j)에 연결되고, 제2 게이트 라인(GL2i, GL2(i+1))에 연결된 서브 화소들(G, B)은 하나의 동일한 제2 데이터 라인(DL(2j+1))에 연결된다. 즉, 인접한 단위 화소들(PX1과 PX2, PX3과 PX4) 사이에서, 동일한 게이트 라인(GL1i, GL1(i+1))에 연결된 서브 화소들(R, G, B)이 동일한 하나의 제2 데이터 라인(DL2j, DL(2j+1))에 연결될 수 있다.
서브 화소들(R, G, B)에 데이터 신호뿐만 아니라 기준 전압을 인가하는 제2 데이터 라인은, 제1 게이트 라인(GL1i, GL1(i+1)) 및 제2 게이트 라인(GL2i, GL2(i+1)) 중 어느 하나에 게이트 신호가 인가될 때, 연결된 서브 화소들(R, G, B)에 데이터 신호를 인가하고, 제1 게이트 라인(GL1i, GL1(i+1)) 및 제2 게이트 라인(GL2i, GL2(i+1)) 중 다른 하나에 게이트 신호가 인가될 때, 연결된 서브 화소들(R, G, B)에 기준 전압을 인가할 수 있다.
상기와 같은 본 발명에서 서브 화소들(R, G, B)이 데이터 라인과 기준 전압을 인가하는 기준 전압 라인을 공유하기 때문에. 표시 패널(50) 상에서 구성하는 수직 라인들의 개수가 감소될 수 있어, 표시 패널(50)을 횡단하는 수직 라인들의 개수가 감소되면, 서브 화소들(R, G, B) 내의 발광 소자(LD)들로부터 생성된 광이 외부로 방출될 수 있는 개구율이 확보될 수 있다. 개구율의 확보는 발광 소자(LD)의 발광 효율을 증가시켜 표시 장치(1)의 화질을 향상시키고, 제조 비용 및 소비 전력을 감소시킬 수 있다. 또한, 수직 라인들의 개수가 감소되면 수직 라인들을 제어하는 데이터 구동부(30)의 크기와 개수를 감소시킬 수 있으므로, 표시 장치(1)의 크기 및 제조 비용을 감소시킬 수 있다.
이하에서, 상기와 같은 표시 장치(1)의 구동 방법을 보다 구체적으로 설명한다.
도 4는 도 3에 도시된 표시 장치로 인가되는 신호들을 나타낸 타이밍도이다. 도 4는 2개의 프레임들(F1, F2) 동안 도 3의 단위 화소들(PX1~PX4)로 공급되는 구동 파형의 일 실시 예를 나타낸다. 도 5 내지 도 8은 도 4에 도시된 타이밍도에 따른 화소들의 구동 상태를 설명하기 위한 도면들이다. 이하에서,
도 4 및 도 5를 참조하면, 첫 번째 프레임(F1)의 제1 기간(t1) 동안 i번째 화소 행에 연결된 제1 게이트 라인(GL1i)으로 게이트 신호가 인가된다. 그러면, 제1 게이트 라인(GL1i)에 연결된, 제1 단위 화소(PX1)의 적색 서브 화소(R)와 제2 단위 화소(PX2)의 적색 및 청색 서브 화소들(R, B)의 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)이 턴 온된다.
제1 기간(t1) 동안 j번째 및 j+1번째 화소 열에 연결된 제1 데이터 라인들(DL1j, DL1(j+1))로 적색 서브 화소(R)를 위한 데이터 신호가 인가된다. 또한, j+1번째 화소 열에 연결된 제2 데이터 라인(DL2(j+1))으로는 청색 서브 화소(B)를 위한 데이터 신호가 인가된다. 데이터 신호는 제1 데이터 라인들(DL1j, DL1(j+1)) 및 제2 데이터 라인(DL2(j+1))에 연결되고 게이트 신호가 인가되는 서브 화소들(R, B)의 제1 스위칭 트랜지스터(ST1)를 통해 제1 노드(N1)로 공급된다.
제1 기간(t1) 동안, j번째 화소 열에 연결된 제2 데이터 라인(DL2j)으로 기준 전압(Vref)이 더 인가된다. 기준 전압(Vref)은 제2 데이터 라인(DL2j)에 연결되고 게이트 신호가 인가되는 서브 화소들(R, B)의 제2 스위칭 트랜지스터(ST2)를 통해 제2 노드(N2)로 공급된다.
상기에 의해, 제1 기간(t1) 동안 게이트 신호가 인가되는 서브 화소들(R, B), 즉 제1 단위 화소(PX1)의 적색 서브 화소(R) 및 제2 단위 화소(PX2)의 적색 및 청색 서브 화소들(R, B)의 스토리지 커패시터(Cst)에 데이터 신호와 기준 전압(Vref)의 차이에 해당하는 전압이 저장될 수 있다.
도 4 및 도 6을 참조하면, 첫 번째 프레임(F1)의 제2 기간(t2) 동안 i번째 화소 행에 연결된 제2 게이트 라인(GL2i)으로 게이트 신호가 인가된다. 그러면, 제2 게이트 라인(GL2i)에 연결된, 제1 단위 화소(PX1)의 녹색 및 청색 서브 화소들(G, B)과 제2 단위 화소(PX2)의 녹색 서브 화소(G)의 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)이 턴 온된다.
제2 기간(t2) 동안 j번째 및 j+1번째 화소 열에 연결된 제1 데이터 라인들(DL1j, DL1(j+1))로 녹색 서브 화소(G)를 위한 데이터 신호가 인가된다. 또한, j번째 화소 열에 연결된 제2 데이터 라인(DL2j)으로는 청색 서브 화소(B)를 위한 데이터 신호가 인가된다. 데이터 신호는 제1 데이터 라인들(DL1j, DL1(j+1)) 및 제2 데이터 라인(DL2j)에 연결되고 게이트 신호가 인가되는 서브 화소들(G, B)의 제1 스위칭 트랜지스터(ST1)를 통해 제1 노드(N1)로 공급된다.
제2 기간(t2) 동안, j+1번째 화소 열에 연결된 제2 데이터 라인(DL2(j+1))으로 기준 전압(Vref)이 더 인가된다. 기준 전압(Vref)은 제2 데이터 라인(DL2(j+1))에 연결되고 게이트 신호가 인가되는 서브 화소들(G, B)의 제2 스위칭 트랜지스터(ST2)를 통해 제2 노드(N1)로 공급된다.
상기에 의해, 제2 기간(t2) 동안 게이트 신호가 인가되는 서브 화소들(G, B), 즉 제1 단위 화소(PX1)의 녹색 및 청색 서브 화소들(G, B) 및 제2 단위 화소(PX2)의 녹색 서브 화소(G)의 스토리지 커패시터(Cst)에 데이터 신호와 기준 전압(Vref)의 차이에 해당하는 전압이 저장될 수 있다.
상기와 같이, 첫 번째 프레임(F1) 동안, i번째 화소 행에 배치되는 서브 화소들(R, G, B)에 데이터 신호에 대응하여 전압이 충전될 수 있다. i번째 화소 행에 배치되는 서브 화소들(R, G, B)의 발광 소자(LD)는 충전된 전압에 대응하는 휘도로 발광할 수 있다.
다음으로, 도 4 및 도 7을 참조하면, 두 번째 프레임(F2)의 제3 기간(t3) 동안 i+1번째 화소 행에 연결된 제1 게이트 라인(GL1(i+1))으로 게이트 신호가 인가된다. 그러면, 제1 게이트 라인(GL1(i+1))에 연결된, 제3 단위 화소(PX3)의 적색 서브 화소(R)와 제4 단위 화소(PX4)의 적색 및 청색 서브 화소들(R, B)의 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)이 턴 온된다.
제3 기간(t3) 동안 j번째 및 j+1번째 화소 열에 연결된 제1 데이터 라인들(DL1j, DL1(j+1))로 적색 서브 화소(R)를 위한 데이터 신호가 인가된다. 또한, j+1번째 화소 열에 연결된 제2 데이터 라인(DL2(j+1))으로는 청색 서브 화소(B)를 위한 데이터 신호가 인가된다. 데이터 신호는 제1 데이터 라인들(DL1j, DL1(j+1)) 및 제2 데이터 라인(DL2(j+1))에 연결되고 게이트 신호가 인가되는 서브 화소들(R, B)의 제1 스위칭 트랜지스터(ST1)를 통해 제1 노드(N1)로 공급된다.
제3 기간(t3) 동안, j번째 화소 열에 연결된 제2 데이터 라인(DL2j)으로 기준 전압(Vref)이 더 인가된다. 기준 전압(Vref)은 제2 데이터 라인(DL2j)에 연결되고 게이트 신호가 인가되는 서브 화소들(R, B)의 제2 스위칭 트랜지스터(ST2)를 통해 제2 노드(N1)로 공급된다.
상기에 의해, 제3 기간(t3) 동안 게이트 신호가 인가되는 서브 화소들(R, B), 즉 제3 단위 화소(PX3)의 적색 서브 화소(R) 및 제4 단위 화소(PX4)의 적색 및 청색 서브 화소들(R, B)의 스토리지 커패시터(Cst)에 데이터 신호와 기준 전압(Vref)의 차이에 해당하는 전압이 저장될 수 있다.
도 4 및 도 8을 참조하면, 두 번째 프레임(F2)의 제4 기간(t4) 동안 i+1번째 화소 행에 연결된 제2 게이트 라인(GL2(i+1))으로 게이트 신호가 인가된다. 그러면, 제2 게이트 라인(GL2(i+1))에 연결된, 제3 단위 화소(PX3)의 녹색 및 청색 서브 화소들(G, B)과 제4 단위 화소(PX4)의 녹색 서브 화소(G)의 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)이 턴 온된다.
제4 기간(t4) 동안 j번째 및 j+1번째 화소 열에 연결된 제1 데이터 라인들(DL1j, DL1(j+1))로 녹색 서브 화소(G)를 위한 데이터 신호가 인가된다. 또한, j번째 화소 열에 연결된 제2 데이터 라인(DL2j)으로는 청색 서브 화소(B)를 위한 데이터 신호가 인가된다. 데이터 신호는 제1 데이터 라인들(DL1j, DL1(j+1)) 및 제2 데이터 라인(DL2j)에 연결되고 게이트 신호가 인가되는 서브 화소들(G, B)의 제1 스위칭 트랜지스터(ST1)를 통해 제1 노드(N1)로 공급된다.
제4 기간(t4) 동안, j+1번째 화소 열에 연결된 제2 데이터 라인(DL2(j+1))으로 기준 전압(Vref)이 더 인가된다. 기준 전압(Vref)은 제2 데이터 라인(DL2(j+1))에 연결되고 게이트 신호가 인가되는 서브 화소들(G, B)의 제2 스위칭 트랜지스터(ST2)를 통해 제2 노드(N1)로 공급된다.
상기에 의해, 제4 기간(t4) 동안 게이트 신호가 인가되는 서브 화소들(G, B), 즉 제3 단위 화소(PX3)의 녹색 및 청색 서브 화소들(G, B) 및 제4 단위 화소(PX4)의 녹색 서브 화소(G)의 스토리지 커패시터(Cst)에 데이터 신호와 기준 전압(Vref)의 차이에 해당하는 전압이 저장될 수 있다.
상기와 같이, 두 번째 프레임(F2) 동안, i+1번째 화소 행에 배치되는 서브 화소들(R, G, B)에 데이터 신호에 대응하여 전압이 충전될 수 있다. i+1번째 화소 행에 배치되는 서브 화소들(R, G, B)의 발광 소자(LD)는 충전된 전압에 대응하는 휘도로 발광할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 표시 장치
10: 타이밍 제어부
20: 게이트 구동부
30: 데이터 구동부
40: 전원 공급부
50: 표시 패널

Claims (15)

  1. 복수의 게이트 라인들로 게이트 신호들을 인가하는 게이트 구동부;
    복수의 데이터 라인들로 데이터 신호들 및 기준 전압을 인가하는 데이터 구동부; 및
    상기 복수의 게이트 라인들 및 상기 복수의 데이터 라인들에 연결되는 단위 화소들이 배치되는 표시 패널을 포함하되,
    상기 단위 화소들 각각은,
    제1 데이터 라인 및 제2 데이터 라인에 연결되는 복수의 서브 화소들을 포함하고,
    상기 제1 및 제2 데이터 라인들은,
    동일하거나 상이한 단위 화소에 포함된 복수의 서브 화소들에 연결되는, 표시 장치.
  2. 제1항에 있어서, 상기 제1 데이터 라인은,
    제1 서브 화소로 제1 데이터 신호를 인가하고, 상기 제1 서브 화소와 동일한 단위 화소에 포함된 제2 서브 화소로 제2 데이터 신호를 인가하는, 표시 장치.
  3. 제2항에 있어서, 상기 제2 데이터 라인은,
    제1 서브 화소로 제1 데이터 신호를 인가하고, 상기 제1 서브 화소와 동일하거나 상이한 단위 화소에 포함된 복수의 다른 서브 화소들로 기준 전압을 인가하는, 표시 장치.
  4. 제3항에 있어서,
    상기 서브 화소들은 제1 게이트 라인 또는 제2 게이트 라인 중 어느 하나에 연결되는, 표시 장치.
  5. 제4항에 있어서,
    인접한 단위 화소들 사이에서, 상기 제1 게이트 라인 및 상기 제2 게이트 라인 중 동일한 게이트 라인에 연결된 서브 화소들은, 동일한 하나의 제2 데이터 라인에 연결되는, 표시 장치.
  6. 제1항에 있어서, 상기 단위 화소는,
    제1 내지 제3 서브 화소들이 순차로 배치되고, 제1 데이터 라인 및 제2 데이터 라인에 연결된 제1 단위 화소; 및
    제4 내지 제6 서브 화소들이 순차로 배치되고, 제3 데이터 라인 및 제4 데이터 라인에 연결된 제2 단위 화소를 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제1 단위 화소의 상기 제1 서브 화소 및 상기 제2 단위 화소의 상기 제4 및 상기 제6 서브 화소들은 제1 게이트 라인에 연결되고,
    상기 제1 단위 화소의 상기 제2 및 상기 제3 서브 화소들 및 상기 제2 단위 화소의 상기 제5 서브 화소는 제2 게이트 라인에 연결되는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1 단위 화소의 상기 제1 및 상기 제2 서브 화소들은 상기 제1 데이터 라인에 연결되고, 상기 제3 서브 화소는 상기 제2 데이터 라인에 연결되며,
    상기 제2 단위 화소의 상기 제4 및 제5 서브 화소들은 상기 제3 데이터 라인에 연결되고, 상기 제6 서브 화소는 상기 제4 데이터 라인에 연결되는, 표시 장치.
  9. 제8항에 있어서,
    상기 제1 단위 화소의 상기 제1 서브 화소 및 상기 제2 단위 화소의 상기 제4 및 상기 제6 서브 화소들은 상기 제2 데이터 라인에 더 연결되고,
    상기 제1 단위 화소의 상기 제2 및 상기 제3 서브 화소들 및 상기 제2 단위 화소의 상기 제5 서브 화소는 제4 데이터 라인에 더 연결되는, 표시 장치.
  10. 복수의 게이트 라인들 및 상기 복수의 데이터 라인들에 연결되는 단위 화소들을 포함하고, 상기 단위 화소들 각각은 제1 데이터 라인 및 제2 데이터 라인에 연결되는 복수의 서브 화소들을 포함하며, 상기 제1 및 제2 데이터 라인들은 동일하거나 상이한 단위 화소에 포함된 복수의 서브 화소들에 연결되는 표시 장치의 구동 방법으로,
    한 프레임의 제1 기간 동안 상기 제1 데이터 라인으로 데이터 신호를 인가하고, 상기 제2 데이터 라인으로 기준 전압을 인가하는 단계; 및
    상기 한 프레임의 제2 기간 동안 상기 제1 및 상기 제2 데이터 라인들로 데이터 신호를 인가하는 단계를 포함하는, 방법.
  11. 제10항에 있어서, 상기 복수의 서브 화소들은,
    제1 게이트 라인 또는 제2 게이트 라인 중 어느 하나에 연결되고,
    상기 제1 기간 동안 상기 제1 게이트 라인으로 게이트 신호가 인가되고,
    상기 제2 기간 동안 상기 제2 게이트 라인으로 상기 게이트 신호가 인가되는, 방법.
  12. 제11항에 있어서,
    상기 제1 기간 동안, 제1 단위 화소의 서브 화소들 중 적어도 일부로, 상기 제1 데이터 라인을 통해 상기 데이터 신호가 인가되고, 상기 제2 데이터 라인을 통해 상기 기준 전압이 인가되는, 방법.
  13. 제12항에 있어서,
    상기 제2 기간 동안, 상기 제1 단위 화소의 상기 서브 화소들 중 나머지 일부로, 상기 제1 및 상기 제2 데이터 라인들을 통해 상기 데이터 신호가 인가되고, 상기 제1 단위 화소에 인접한 제2 단위 화소의 상기 제2 데이터 라인을 통해 상기 기준 전압이 인가되는, 방법.
  14. 제11항에 있어서,
    상기 제1 기간 동안, 제1 단위 화소의 서브 화소들 중 적어도 일부로, 상기 제1 및 상기 제2 데이터 라인들을 통해 상기 데이터 신호가 인가되고, 상기 제1 단위 화소에 인접한 제2 단위 화소의 상기 제2 데이터 라인을 통해 상기 기준 전압이 인가되는, 방법.
  15. 제14항에 있어서,
    상기 제2 기간 동안, 상기 제1 단위 화소의 상기 서브 화소들 중 나머지 일부로, 상기 제1 데이터 라인을 통해 상기 데이터 신호가 인가되고, 상기 제2 데이터 라인을 통해 상기 기준 전압이 인가되는, 방법.
KR1020200188610A 2020-12-31 2020-12-31 표시 장치 및 그의 구동 방법 KR20220096303A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200188610A KR20220096303A (ko) 2020-12-31 2020-12-31 표시 장치 및 그의 구동 방법
US17/526,491 US11626079B2 (en) 2020-12-31 2021-11-15 Display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200188610A KR20220096303A (ko) 2020-12-31 2020-12-31 표시 장치 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20220096303A true KR20220096303A (ko) 2022-07-07

Family

ID=82118972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200188610A KR20220096303A (ko) 2020-12-31 2020-12-31 표시 장치 및 그의 구동 방법

Country Status (2)

Country Link
US (1) US11626079B2 (ko)
KR (1) KR20220096303A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4128204A4 (en) * 2021-03-04 2023-05-03 BOE Technology Group Co., Ltd. LIGHT-EMITTING SUBSTRATE, DISPLAY DEVICE AND METHOD FOR DRIVING THE LIGHT-EMITTING SUBSTRATE

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330415B1 (ko) 2009-04-30 2013-11-20 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR102524450B1 (ko) * 2016-08-31 2023-04-25 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102342743B1 (ko) * 2017-04-04 2021-12-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
EP3493189B1 (en) * 2017-11-30 2023-08-30 LG Display Co., Ltd. Electroluminescent display device
CN110731014B (zh) * 2019-09-10 2023-04-18 京东方科技集团股份有限公司 显示面板及显示装置
CN114446207B (zh) * 2020-10-16 2023-12-08 合肥京东方卓印科技有限公司 像素电路检测方法、显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
US11626079B2 (en) 2023-04-11
US20220208115A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US11869412B2 (en) Display device
US10540928B2 (en) Electroluminescent display device
US9082344B2 (en) Pixel circuit in flat panel display device and method for driving the same
KR20040098511A (ko) 화상 표시 장치
CN110288950B (zh) 像素阵列、阵列基板及显示装置
KR20200064560A (ko) 서브화소 구동 회로 및 이를 포함한 전계발광 표시장치
US10504448B2 (en) Display apparatus
KR102633639B1 (ko) 표시 장치 및 이의 검사 방법
US20150002379A1 (en) Organic light emitting display and driving method thereof
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
KR102414594B1 (ko) 전계발광표시장치 및 이의 구동방법
KR20090070370A (ko) 발광 표시 장치
KR20200036415A (ko) 표시 장치
KR20220096303A (ko) 표시 장치 및 그의 구동 방법
KR20220094916A (ko) 게이트 구동 회로 및 이를 이용한 전계 발광 표시 장치
KR102633406B1 (ko) 표시장치
KR20210049220A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
US11361705B2 (en) Display device having interlaced scan signals
KR20230096565A (ko) 표시 장치
KR102612042B1 (ko) 발광표시장치
KR102554380B1 (ko) 전계발광표시장치
KR20220089994A (ko) 표시 장치
KR20200061476A (ko) 표시 장치 및 표시 장치의 구동 방법
US20230290313A1 (en) Display device
KR102568163B1 (ko) 발광신호 발생회로부 및 이를 포함하는 발광표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal