KR20220093070A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220093070A
KR20220093070A KR1020220078421A KR20220078421A KR20220093070A KR 20220093070 A KR20220093070 A KR 20220093070A KR 1020220078421 A KR1020220078421 A KR 1020220078421A KR 20220078421 A KR20220078421 A KR 20220078421A KR 20220093070 A KR20220093070 A KR 20220093070A
Authority
KR
South Korea
Prior art keywords
driving chip
signal transmission
layer
circuit board
gate
Prior art date
Application number
KR1020220078421A
Other languages
English (en)
Other versions
KR102655781B1 (ko
Inventor
김지현
김경하
손선규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210164734A external-priority patent/KR20210148986A/ko
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220078421A priority Critical patent/KR102655781B1/ko
Publication of KR20220093070A publication Critical patent/KR20220093070A/ko
Application granted granted Critical
Publication of KR102655781B1 publication Critical patent/KR102655781B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3253—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Animal Behavior & Ethology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • General Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Epidemiology (AREA)
  • Hematology (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Vascular Medicine (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Nursing (AREA)
  • Orthopedic Medicine & Surgery (AREA)
  • Dispersion Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치는 표시 패널 및 연성 회로 기판을 포함한다. 표시 패널은 게이트 라인 및 데이터 라인을 포함한다. 연성 회로 기판은 게이트 라인에 게이트 신호를 인가하는 게이트 구동 칩 및 데이터 라인에 데이터 전압을 인가하는 소스 구동 칩을 포함한다. 연성 회로 기판의 제1 변은 표시 패널에 연결된다. 표시 장치는 게이트 구동 칩에 게이트 제어 신호를 인가하고, 소스 구동 칩에 데이터 제어 신호를 인가하는 인쇄 회로 기판을 더 포함할 수 있다. 연성 회로 기판의 제2 변은 인쇄 회로 기판에 연결될 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 베젤 폭을 감소시키고, 제조 비용을 감소시킬 수 있는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 게이트 라인 및 데이터 라인을 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러, 게이트 구동부 및 데이터 구동부를 포함한다.
일반적으로 상기 게이트 구동부는 상기 표시 패널의 측부에 배치되며 상기 게이트 라인은 상기 표시 패널 내에서 수평 방향으로 연장된다. 반면, 상기 데이터 구동부는 상기 표시 패널의 상부에 배치되며 상기 데이터 라인은 상기 표시 패널 내에서 수직 방향으로 연장된다.
상기 게이트 구동부에 의해 상기 표시 패널의 측부의 베젤의 폭이 커지는 문제점이 있다. 또한, 상기 게이트 구동부와 상기 데이터 구동부를 별도로 제조 및 본딩하므로 표시 장치의 제조 비용이 증가하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 베젤 폭을 감소시키고, 표시 장치의 제조 비용을 감소시키는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 연성 회로 기판을 포함한다. 상기 표시 패널은 게이트 라인 및 데이터 라인을 포함한다. 상기 연성 회로 기판은 상기 게이트 라인에 게이트 신호를 인가하는 게이트 구동 칩 및 상기 데이터 라인에 데이터 전압을 인가하는 소스 구동 칩을 포함한다. 상기 연성 회로 기판의 제1 변은 상기 표시 패널에 연결된다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 게이트 구동 칩에 게이트 제어 신호를 인가하고, 상기 소스 구동 칩에 데이터 제어 신호를 인가하는 인쇄 회로 기판을 더 포함할 수 있다. 상기 연성 회로 기판의 제2 변은 상기 인쇄 회로 기판에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 연성 회로 기판은 제1 신호 전송 라인 그룹이 배치되는 제1 층 및 제2 신호 전송 라인 그룹 및 상기 표시 패널에 연결되는 패드부가 배치되는 제2 층을 포함할 수 있다. 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 신호 전송 라인 그룹에 의해 상기 패드부에 연결되고, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 상기 제2 신호 전송 라인 그룹에 의해 상기 패드부에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 상면에 배치될 수 있다. 상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 제2 층의 상면에 배치될 수 있다. 상기 제1 층의 하면은 상기 제2 층의 상면과 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 패드 콘택 홀을 통해 상기 제2 층의 상면에 배치되는 상기 패드부에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 층의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉할 수 있다. 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 칩 콘택 홀을 통해 상기 제2 층의 상면에 배치되는 제2 신호 전송 패턴에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 제1 층의 상면 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 층의 수직 방향의 폭은 상기 제2 층의 상기 수직 방향의 폭보다 작아, 상기 제2 층의 상면에 배치되는 상기 패드부가 노출될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 상면에 배치될 수 있다. 상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 제2 층의 하면에 배치될 수 있다. 상기 제1 층의 하면은 상기 제2 층의 상면과 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 제1 패드 콘택 홀 및 상기 제2 층의 제2 패드 콘택 홀을 통해 상기 제2 층의 하면에 배치되는 상기 패드부에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 층의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉할 수 있다. 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 상기 제2 층의 하면에 배치된 제2 신호 전송 패턴에 직접 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩은 상기 제1 층의 상면 상에 배치되고, 상기 소스 구동 칩은 상기 제2 층의 하면 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 신호 전송 라인 그룹의 신호 전송 라인 및 상기 제2 신호 전송 라인 그룹의 신호 전송 라인은 교번하여 상기 패드부의 패드에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 연성 회로 기판 내에서 수평 방향으로 이웃하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 연성 회로 기판 내에서 수직 방향으로 이웃하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 연성 회로 기판은 상기 제1 신호 전송 라인 그룹, 상기 제2 신호 전송 라인 그룹 및 상기 표시 패널에 연결되는 패드부가 배치되는 베이스 기판을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 베이스 기판의 상면에 배치된 제1 신호 전송 패턴 및 제2 신호 전송 패턴에 직접 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 제1 영역은 사선 방향으로 형성된 제1 게이트 라인에 의해 구동되고, 상기 표시 패널의 제2 영역은 수직 방향으로 형성된 제2 게이트 라인 및 사선 방향으로 형성된 제3 게이트 라인에 의해 구동될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 데이터 라인들은 상기 수직 방향으로 연장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 패널을 나타내는 평면도이다.
도 3은 도 1의 연성 회로 기판을 나타내는 평면도이다.
도 4는 도 3의 제1 층을 나타내는 평면도이다.
도 5는 도 3의 제2 층을 나타내는 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판을 나타내는 평면도이다.
도 7은 도 6의 제1 층을 나타내는 평면도이다.
도 8은 도 6의 제2 층을 나타내는 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판을 나타내는 평면도이다.
도 10은 도 9의 제1 층을 나타내는 평면도이다.
도 11은 도 9의 제2 층을 나타내는 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판을 나타내는 평면도이다.
도 13은 도 12의 제1 층을 나타내는 평면도이다.
도 14는 도 12의 제2 층을 나타내는 평면도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판을 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 단위 픽셀들은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(100)의 구조에 대해서는 도 2를 참조하여 상세히 후술한다.
상기 연성 회로 기판(220)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
상기 연성 회로 기판(220)은 플렉서블한 재료를 포함한다. 상기 연성 회로 기판(220)은 상기 표시 패널(100)의 측면을 감쌀 수 있다. 따라서, 상기 인쇄 회로 기판(210)은 상기 표시 패널(100)의 하면 방향으로 꺾어질 수 있다.
예를 들어, 상기 연성 회로 기판(220)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
상기 연성 회로 기판(220)의 구조에 대해서는 도 3 내지 도 5를 참조하여 상세히 설명한다.
상기 인쇄 회로 기판(210)은 타이밍 컨트롤러를 포함할 수 있다. 상기 타이밍 컨트롤러는 외부의 장치로부터 입력 영상 데이터 및 입력 제어 신호를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 입력 영상 데이터 및 상기 입력 제어 신호를 근거로 게이트 제어 신호, 데이트 제어 신호 및 데이터 신호를 생성한다.
상기 타이밍 컨트롤러는 상기 입력 제어 신호를 근거로 상기 게이트 구동 칩의 동작을 제어하기 위한 상기 게이트 제어 신호를 생성하여 상기 게이트 구동 칩에 출력한다. 상기 게이트 제어 신호는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 입력 제어 신호를 근거로 상기 소스 구동 칩의 동작을 제어하기 위한 상기 데이터 제어 신호를 생성하여 상기 소스 구동 칩에 출력한다. 상기 데이터 제어 신호는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 입력 영상 데이터를 근거로 데이터 신호를 생성한다. 상기 타이밍 컨트롤러는 상기 데이터 신호를 상기 소스 구동 칩에 출력한다.
상기 게이트 구동 칩은 상기 타이밍 컨트롤러로부터 입력 받은 상기 게이트 제어 신호에 응답하여 상기 게이트 라인들을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동 칩은 상기 게이트 신호들을 상기 게이트 라인들에 순차적으로 출력한다.
상기 게이트 구동 칩은 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다.
상기 소스 구동 칩은 상기 타이밍 컨트롤러로부터 상기 데이터 제어 신호 및 상기 데이터 신호를 입력 받고, 감마 기준 전압 생성부로부터 상기 감마 기준 전압을 입력 받는다. 상기 소스 구동 칩은 상기 데이터 신호를 상기 감마 기준 전압을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 소스 구동 칩은 상기 데이터 전압을 상기 데이터 라인에 출력한다.
상기 소스 구동 칩은 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다.
도 2는 도 1의 표시 패널(100)을 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)의 상부에 배치된다.
상기 표시 패널(100)은 제1 영역(A) 및 제2 영역(B)으로 나뉜다. 상기 표시 패널(100)은 상변의 우측 꼭지점으로부터 사선 방향으로 연장되는 점선을 기준으로 상기 점선의 좌상측은 제1 영역(A)으로 정의되고 상기 점선의 우하측은 제2 영역(B)으로 정의될 수 있다.
상기 제1 영역(A)은 사선 방향으로 연장되는 제1 게이트 라인 그룹(예컨대 GLA)에 의해 사선 방향으로 구동된다. 상기 제2 영역(B)은 수직 방향으로 연장되는 제2 게이트 라인 그룹(예컨대 GLB1) 및 상기 제2 게이트 라인 그룹에 연결되며 사선 방향으로 연장되는 제3 게이트 라인 그룹(예컨대 GLB2)에 의해 구동된다.
예를 들어, 상기 제1 게이트 라인 그룹의 게이트 라인 및 상기 제3 게이트 라인 그룹의 게이트 라인은 상기 매트릭스 형상의 픽셀 사이로 수직 방향, 수평 방향, 수직 방향, 수평 방향으로 반복하여 꺾어진 계단 형상으로 연장될 수 있다.
상기 표시 패널(100)의 데이터 라인들(DL)은 상기 표시 패널(100)의 영역에 관계 없이 상기 수직 방향으로 연장될 수 있다.
도 3은 도 1의 연성 회로 기판(220)을 나타내는 평면도이다. 도 4는 도 3의 제1 층(222)을 나타내는 평면도이다. 도 5는 도 3의 제2 층(224)을 나타내는 평면도이다.
도 1 내지 도 5를 참조하면, 상기 연성 회로 기판(220)은 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)이 배치되는 제1 층(222) 및 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 표시 패널(100)에 연결되는 패드부(P1, P2, P3, P4, P5, P6)가 배치되는 제2 층(224)을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222)의 상면에 배치되고, 상기 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 패드부(P1, P2, P3, P4, P5, P6)는 상기 제2 층(224)의 상면에 배치된다. 상기 제1 층(222)의 하면은 상기 제2 층(224)의 상면과 접촉한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222)의 패드 콘택 홀(HP1, HP2, HP3, HP4)을 통해 상기 제2 층(224)의 상면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)의 소스 패드(P1, P2, P4, P5)에 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2)은 상기 제2 층(224) 상에서 상기 패드부(P1, P2, P3, P4, P5, P6)의 게이트 패드(P3, P6)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 제1 층(222)의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 칩 콘택 홀(HC)을 통해 상기 제2 층(224)의 상면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 직접 연결된다.
도 5는 도 3의 연성 회로 기판(220)에서 제1 층(222)을 제거하고 본 제2 층(224)의 평면도이다. 도 5에서 상기 게이트 구동 칩(GIC)의 본체는 상기 제2 층(224)에 직접 접촉하는 것처럼 도시되어 있으나, 상기 게이트 구동 칩(GIC)의 본체는 상기 제1 층(222)에 직접 접촉하여 배치된다고 할 수 있다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4, ST5, ST6)의 신호 전송 라인 및 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인은 교번하여 상기 패드부의 패드에 연결될 수 있다. 따라서, 상기 제1 신호 전송 라인 그룹의 일부 신호 전송 라인(ST3, ST4) 및 상기 제2 신호 전송 라인 그룹의 일부 신호 전송 라인(GT1)은 평면도 상에서 서로 교차할 수 있다.
상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 상기 제1 층(222)의 상면 상에 배치된다. 상기 소스 구동 칩(SIC)의 범프부는 상기 제1 층(222) 상에 배치되어 상기 제1 층(222)의 상면에 배치되는 제1 신호 전송 패턴과 접촉된다.
반면, 상기 게이트 구동 칩(GIC)의 범프부는 상기 제1 층(222) 상에 배치되어 상기 제2 층(222)의 상면에서 상기 칩 콘택 홀(HC)을 향하여 돌출된 제2 신호 전송 패턴과 접촉한다. 이와는 달리, 상기 게이트 구동 칩(GIC)의 범프부가 상기 칩 콘택 홀(HC)을 통과하여 상기 제2 층(222)의 상면에 형성된 제2 신호 전송 패턴과 접촉할 수 있다. 상기 게이트 구동 칩(GIC)의 범프부가 상기 칩 콘택 홀(HC)을 통과하는 경우에도 상기 게이트 구동 칩(GIC)은 상기 제1 층(222)의 상면 상에 배치된다고 할 수 있다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220) 내에서 수평 방향으로 인접하여 배치된다.
본 실시예에서, 상기 제1 층(222)의 수직 방향의 폭은 상기 제2 층(224)의 상기 수직 방향의 폭보다 작아, 상기 제2 층(224)의 상면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)가 노출된다.
상기 노출된 패드부(P1, P2, P3, P4, P5, P6)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(P1, P2, P4, P5)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(P3, P6)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
본 실시예에서는 상기 소스 구동 칩(SIC)이 제1 층(222)에 배치되고, 상기 게이트 구동 칩(GIC)이 제2 층(224)에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 제2 층(224)에 배치되고, 상기 게이트 구동 칩(GIC)이 제1 층(222)에 배치될 수 있다.
본 실시예에서는 상기 연성 회로 기판(220) 내에서 상기 소스 구동 칩(SIC)이 좌측에 배치되고, 상기 게이트 구동 칩(GIC)이 우측에 배치되는 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 우측에 배치되고, 상기 게이트 구동 칩(GIC)이 좌측에 배치될 수 있다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판(220A)을 나타내는 평면도이다. 도 7은 도 6의 제1 층(222A)을 나타내는 평면도이다. 도 8은 도 6의 제2 층(224A)을 나타내는 평면도이다.
본 실시예에 따른 표시 장치는 연성 회로 기판의 구조를 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 6 내지 도 8을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220A)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
상기 연성 회로 기판(220A)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220A)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
예를 들어, 상기 연성 회로 기판(220A)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220A)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220A)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
상기 연성 회로 기판(220A)은 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)이 배치되는 제1 층(222A) 및 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 표시 패널(100)에 연결되는 패드부(P1, P2, P3, P4, P5, P6)가 배치되는 제2 층(224A)을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222A)의 상면에 배치되고, 상기 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 패드부(P1, P2, P3, P4, P5, P6)는 상기 제2 층(224A)의 상면에 배치된다. 상기 제1 층(222A)의 하면은 상기 제2 층(224A)의 상면과 접촉한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222A)의 패드 콘택 홀(HP1, HP2, HP3, HP4)을 통해 상기 제2 층(224A)의 상면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)의 소스 패드(P1, P2, P4, P5)에 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2)은 상기 제2 층(224A) 상에서 상기 패드부(P1, P2, P3, P4, P5, P6)의 게이트 패드(P3, P6)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 제1 층(222A)의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 칩 콘택 홀(HC)을 통해 상기 제2 층(224A)의 상면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 직접 연결된다.
도 8은 도 7의 연성 회로 기판(220A)에서 제1 층(222A)을 제거하고 본 제2 층(224A)의 평면도이다. 도 8에서 상기 게이트 구동 칩(GIC)의 본체는 상기 제2 층(224A)에 직접 접촉하는 것처럼 도시되어 있으나, 상기 게이트 구동 칩(GIC)의 본체는 상기 제1 층(222A)에 직접 접촉하여 배치된다고 할 수 있다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220A) 내에서 수직 방향으로 인접하여 배치된다.
본 실시예에서, 상기 제1 층(222A)의 수직 방향의 폭은 상기 제2 층(224A)의 상기 수직 방향의 폭보다 작아, 상기 제2 층(224A)의 상면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)가 노출된다.
상기 노출된 패드부(P1, P2, P3, P4, P5, P6)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(P1, P2, P4, P5)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(P3, P6)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
본 실시예에서는 상기 소스 구동 칩(SIC)이 제1 층(222A)에 배치되고, 상기 게이트 구동 칩(GIC)이 제2 층(224A)에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 제2 층(224A)에 배치되고, 상기 게이트 구동 칩(GIC)이 제1 층(222A)에 배치될 수 있다.
본 실시예에서는 상기 연성 회로 기판(220) 내에서 상기 소스 구동 칩(SIC)이 하측에 배치되고, 상기 게이트 구동 칩(GIC)이 상측에 배치되는 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 상측에 배치되고, 상기 게이트 구동 칩(GIC)이 하측에 배치될 수 있다.
다만, 상기 소스 구동 칩(SIC)이 상기 제1 층(222A)에 배치되고, 상기 게이트 구동 칩(GIC)보다 상측에 배치되는 경우, 상기 제1 신호 전송 라인 그룹의 일부 신호 전송 라인이 상기 게이트 구동 칩(GIC)의 배치 영역을 우회하여 상기 패드부로 연장될 수 있다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판(220B)을 나타내는 평면도이다. 도 10은 도 9의 제1 층(222B)을 나타내는 평면도이다. 도 11은 도 9의 제2 층(224B)을 나타내는 평면도이다.
본 실시예에 따른 표시 장치는 연성 회로 기판의 구조를 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 9 내지 도 11을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220B)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
상기 연성 회로 기판(220B)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220B)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
예를 들어, 상기 연성 회로 기판(220B)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220B)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220B)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
상기 연성 회로 기판(220B)은 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)이 배치되는 제1 층(222B) 및 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 표시 패널(100)에 연결되는 패드부(P1, P2, P3, P4, P5, P6)가 배치되는 제2 층(224B)을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222B)의 상면에 배치되고, 상기 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 패드부(P1, P2, P3, P4, P5, P6)는 상기 제2 층(224B)의 하면에 배치된다. 상기 제1 층(222B)의 하면은 상기 제2 층(224B)의 상면과 접촉한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222B)의 제1 패드 콘택 홀(HP1, HP2, HP3, HP4) 및 상기 제2 층(224B)의 상면으로부터 제2 층(224B)의 하면 상의 상기 패드부(P1, P2, P3, P4, P5, P6)를 향하여 형성된 제2 패드 콘택 홀(HP5, HP6, HP7, HP8)을 통해 상기 제2 층(224B)의 하면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)의 소스 패드(P1, P2, P4, P5)에 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2)은 상기 제2 층(224B) 상에서 상기 패드부(P1, P2, P3, P4, P5, P6)의 게이트 패드(P3, P6)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 제1 층(222B)의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 상기 제2 층(224B)의 하면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220B) 내에서 수평 방향으로 인접하여 배치된다.
본 실시예에서, 상기 제1 층(222B)의 수직 방향의 폭은 상기 제2 층(224B)의 상기 수직 방향의 폭과 동일할 수 있다. 상기 제2 층(224B)의 하면은 상기 제1 층(222B)과 접촉하는 면이 아니므로 상기 제2 층(224B)의 하면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)는 노출된다.
상기 노출된 패드부(P1, P2, P3, P4, P5, P6)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(P1, P2, P4, P5)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(P3, P6)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
본 실시예에서는 상기 소스 구동 칩(SIC)이 제1 층(222B)에 배치되고, 상기 게이트 구동 칩(GIC)이 제2 층(224B)에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 제2 층(224B)에 배치되고, 상기 게이트 구동 칩(GIC)이 제1 층(222B)에 배치될 수 있다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
또한, 상기 연성 회로 기판(220C)의 양면에 각각 하나의 구동 칩을 형성하여 구동 칩 실장 과정에서 상기 연성 회로 기판의 일면에 압력이 가중되는 것을 방지할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판(220C)을 나타내는 평면도이다. 도 13은 도 12의 제1 층(222C)을 나타내는 평면도이다. 도 14는 도 12의 제2 층(224C)을 나타내는 평면도이다.
본 실시예에 따른 표시 장치는 연성 회로 기판의 구조를 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 12 내지 도 14를 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220C)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
상기 연성 회로 기판(220C)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220C)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
예를 들어, 상기 연성 회로 기판(220C)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220C)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220C)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
상기 연성 회로 기판(220C)은 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)이 배치되는 제1 층(222C) 및 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 표시 패널(100)에 연결되는 패드부(P1, P2, P3, P4, P5, P6)가 배치되는 제2 층(224C)을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222C)의 상면에 배치되고, 상기 제2 신호 전송 라인 그룹(GT1, GT2) 및 상기 패드부(P1, P2, P3, P4, P5, P6)는 상기 제2 층(224C)의 하면에 배치된다. 상기 제1 층(222C)의 하면은 상기 제2 층(224C)의 상면과 접촉한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)은 상기 제1 층(222C)의 제1 패드 콘택 홀(HP1, HP2, HP3, HP4) 및 상기 제2 층(224C)의 상면으로부터 제2 층(224C)의 하면 상의 상기 패드부(P1, P2, P3, P4, P5, P6)를 향하여 형성된 제2 패드 콘택 홀(HP5, HP6, HP7, HP8)을 통해 상기 제2 층(224C)의 하면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)의 소스 패드(P1, P2, P4, P5)에 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2)은 상기 제2 층(224C) 상에서 상기 패드부(P1, P2, P3, P4, P5, P6)의 게이트 패드(P3, P6)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 제1 층(222C)의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 상기 제2 층(224C)의 하면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220C) 내에서 수직 방향으로 인접하여 배치된다.
본 실시예에서, 상기 제1 층(222C)의 수직 방향의 폭은 상기 제2 층(224C)의 상기 수직 방향의 폭과 동일할 수 있다. 상기 제2 층(224C)의 하면은 상기 제1 층(222C)과 접촉하는 면이 아니므로 상기 제2 층(224C)의 하면에 배치되는 상기 패드부(P1, P2, P3, P4, P5, P6)는 노출된다.
상기 노출된 패드부(P1, P2, P3, P4, P5, P6)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(P1, P2, P4, P5)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(P3, P6)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
본 실시예에서는 상기 소스 구동 칩(SIC)이 제1 층(222C)에 배치되고, 상기 게이트 구동 칩(GIC)이 제2 층(224C)에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 소스 구동 칩(SIC)이 제2 층(224C)에 배치되고, 상기 게이트 구동 칩(GIC)이 제1 층(222C)에 배치될 수 있다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
또한, 상기 연성 회로 기판(220C)의 양면에 각각 하나의 구동 칩을 형성하여 구동 칩 실장 과정에서 상기 연성 회로 기판의 일면에 압력이 가중되는 것을 방지할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치의 연성 회로 기판(220D)을 나타내는 평면도이다.
본 실시예에 따른 표시 장치는 연성 회로 기판의 구조를 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 15를 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 인쇄 회로 기판(Printed Circuit Board, PCB, 210) 및 복수의 연성 회로 기판(Flexible Printed Circuit Board, FPC, 220D)을 포함한다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다.
상기 연성 회로 기판(220D)의 제1 변은 상기 표시 패널(100)에 연결되고 상기 연성 회로 기판(220D)의 제2 변은 상기 인쇄 회로 기판(210)에 연결된다.
예를 들어, 상기 연성 회로 기판(220D)은 상기 표시 패널(100)의 일 변에 대응하여 배치된다. 상기 연성 회로 기판(220D)은 상기 표시 패널(100)의 상부에 배치될 수 있다.
하나의 연성 회로 기판(220D)은 게이트 구동 칩 및 소스 구동 칩을 모두 포함한다. 따라서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 표시 패널(100)을 기준으로 같은 방향에 배치된다.
본 실시예에서, 상기 연성 회로 기판(220D)은 단층 구조를 갖는다. 상기 연성 회로 기판(220D)은 제1 신호 전송 라인 그룹(ST1, ST2, STN-1, STN), 제2 신호 전송 라인 그룹(GT1, GT2, GTM-1, GTM) 및 상기 표시 패널(100)에 연결되는 패드부(PS1, PS2, PSN-1, PSN, PG1, PG2, PGM-1, PGM)가 배치되는 베이스 기판을 포함한다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, STN-1, STN), 상기 제2 신호 전송 라인 그룹(GT1, GT2, GTM-1, GTM) 및 상기 패드부(PS1, PS2, PSN-1, PSN, PG1, PG2, PGM-1, PGM)는 상기 베이스 기판의 상면에 배치된다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, STN-1, STN)은 상기 베이스 기판 상에서 상기 패드부의 소스 패드(PS1, PS2, PSN-1, PSN)에 직접 연결된다.
상기 제2 신호 전송 라인 그룹(GT1, GT2, GTM-1, GTM)은 상기 베이스 기판 상에서 상기 패드부의 게이트 패드(PG1, PG2, PGM-1, PGM)에 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)은 상기 베이스 기판의 상면에 배치된 제1 신호 전송 패턴에 직접 접촉한다. 상기 제1 신호 전송 패턴은 상기 소스 구동 칩(SIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제1 신호 전송 라인 그룹(ST1, ST2, STN-1, STN)의 신호 전송 라인과 직접 연결된다.
상기 게이트 구동 칩(GIC)은 상기 베이스 기판의 상면에 배치되는 제2 신호 전송 패턴에 접촉한다. 상기 제2 신호 전송 패턴은 상기 게이트 구동 칩(GIC)과 중첩되는 부분에 배치되는 도전 패턴으로 상기 제2 신호 전송 라인 그룹(GT1, GT2, GTM-1, GTM)의 신호 전송 라인과 직접 연결된다.
본 실시예에서, 상기 소스 구동 칩(SIC)과 상기 게이트 구동 칩(GIC)은 동일한 연성 회로 기판(220D) 내에서 수평 방향으로 인접하여 배치된다.
노출된 패드부(PS1, PS2, PSN-1, PSN, PG1, PG2, PGM-1, PGM)는 상기 표시 패널(100)의 상면에 접촉하도록 상기 표시 패널(100) 상에 본딩된다. 상기 패드부 중 소스 패드(PS1, PS2, PSN-1, PSN)는 상기 표시 패널(100)의 데이터 라인(DL)에 연결되고, 상기 패드부 중 게이트 패드(PG1, PG2, PGM-1, PGM)는 상기 표시 패널의 게이트 라인(GLA, GLB1)에 연결된다.
상기 제1 신호 전송 라인 그룹(ST1, ST2, ST3, ST4, ST5, ST6)의 신호 전송 라인은 상기 제2 신호 전송 라인 그룹(GT1, GT2)의 신호 전송 라인과 평면도 상에서 서로 교차하지 않는다.
본 실시예에 따르면, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 모두 상기 표시 패널(100)의 상측에 배치되므로, 상기 표시 패널(100)의 측부의 베젤의 폭을 크게 감소시킬 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(GIC)은 하나의 패키지로 형성되므로, 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)을 별도로 본딩하는 공정에 비해 제조 공정을 단순화 할 수 있다.
또한, 상기 게이트 구동 칩(GIC) 및 상기 소스 구동 칩(SIC)은 하나의 패키지로 형성되므로, 패키지의 개수가 감소하여 제조 비용을 감소시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 장치의 베젤의 폭을 감소시키고, 제조 공정을 단순화하며, 제조 비용을 감소시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 210: 인쇄 회로 기판
220, 220A, 220B, 220C, 220D: 연성 회로 기판
222, 222A, 222B, 222C: 제1 층 224, 224A, 224B, 224C: 제2 층

Claims (21)

  1. 게이트 라인 및 데이터 라인을 포함하는 표시 패널; 및
    상기 게이트 라인에 게이트 신호를 인가하는 게이트 구동 칩 및 상기 데이터 라인에 데이터 전압을 인가하는 소스 구동 칩을 포함하고, 제1 변이 상기 표시 패널에 연결되는 연성 회로 기판을 포함하고,
    상기 연성 회로 기판은 제1 신호 전송 라인 그룹 및 제2 신호 전송 라인 그룹을 포함하고,
    상기 제1 신호 전송 라인 그룹은 평면도 상에서 상기 제2 신호 전송 라인 그룹과 교차하며,
    상기 게이트 구동 칩 및 상기 소스 구동 칩은 동일 평면 상에 배치되고,
    상기 게이트 구동 칩의 수평 방향의 폭은 상기 소스 구동 칩의 상기 수평 방향의 폭과 상이한 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 게이트 구동 칩에 게이트 제어 신호를 인가하고, 상기 소스 구동 칩에 데이터 제어 신호를 인가하는 인쇄 회로 기판을 더 포함하고,
    상기 연성 회로 기판의 제2 변은 상기 인쇄 회로 기판에 연결되는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 신호 전송 라인 그룹에 연결되고, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 상기 제2 신호 전송 라인 그룹에 연결되는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 연성 회로 기판은 상기 표시 패널에 연결되는 패드부를 더 포함하고,
    상기 게이트 구동 칩 및 상기 소스 구동 칩 중 어느 하나는 상기 제1 신호 전송 라인 그룹에 의해 상기 패드부에 연결되고, 상기 게이트 구동 칩 및 상기 소스 구동 칩 중 나머지 하나는 상기 제2 신호 전송 라인 그룹에 의해 상기 패드부에 연결되는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 연성 회로 기판의 제1 층에 배치되고,
    상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 연성 회로 기판의 제2 층에 배치되는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 상면에 배치되고,
    상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 제2 층의 상면에 배치되며,
    상기 제1 층의 하면은 상기 제2 층의 상면과 접촉하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 패드 콘택 홀을 통해 상기 제2 층의 상면에 배치되는 상기 패드부에 연결되는 것을 특징으로 하는 표시 장치.
  8. 제6항에 있어서, 상기 제1 층의 수직 방향의 폭은 상기 제2 층의 상기 수직 방향의 폭보다 작아, 상기 제2 층의 상면에 배치되는 상기 패드부가 노출되는 것을 특징으로 하는 표시 장치.
  9. 제5항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 상면에 배치되고,
    상기 제2 신호 전송 라인 그룹 및 상기 패드부는 상기 제2 층의 하면에 배치되며,
    상기 제1 층의 하면은 상기 제2 층의 상면과 접촉하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 제1 신호 전송 라인 그룹은 상기 제1 층의 제1 패드 콘택 홀 및 상기 제2 층의 제2 패드 콘택 홀을 통해 상기 제2 층의 하면에 배치되는 상기 패드부에 연결되는 것을 특징으로 하는 표시 장치.
  11. 제4항에 있어서, 상기 제1 신호 전송 라인 그룹의 신호 전송 라인 및 상기 제2 신호 전송 라인 그룹의 신호 전송 라인은 교번하여 상기 패드부의 패드에 연결되는 것을 특징으로 하는 표시 장치.
  12. 제1항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 연성 회로 기판 내에서 수평 방향으로 이웃하여 배치되는 것을 특징으로 하는 표시 장치.
  13. 제1항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 연성 회로 기판 내에서 수직 방향으로 이웃하여 배치되는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 연성 회로 기판은 상기 표시 패널에 연결되는 패드부를 더 포함하고,
    상기 패드부로부터 상기 게이트 구동 칩까지의 상기 수직 방향의 거리는 상기 패드부로부터 상기 소스 구동 칩까지의 상기 수직 방향의 거리보다 큰 것을 특징으로 하는 표시 장치.
  15. 제13항에 있어서, 상기 소스 구동 칩은 상기 수직 방향으로 상기 게이트 구동 칩 및 상기 표시 패널 사이에 배치되는 것을 특징으로 하는 표시 장치.
  16. 제4항에 있어서, 상기 연성 회로 기판은
    상기 제1 신호 전송 라인 그룹, 상기 제2 신호 전송 라인 그룹 및 상기 패드부가 배치되는 베이스 기판을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 게이트 구동 칩 및 상기 소스 구동 칩은 상기 베이스 기판의 상면에 배치된 제1 신호 전송 패턴 및 제2 신호 전송 패턴에 직접 접촉하는 것을 특징으로 하는 표시 장치.
  18. 제1항에 있어서, 상기 표시 패널의 제1 영역은 사선 방향으로 형성된 제1 게이트 라인에 의해 구동되고, 상기 표시 패널의 제2 영역은 수직 방향으로 형성된 제2 게이트 라인 및 사선 방향으로 형성된 제3 게이트 라인에 의해 구동되는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 표시 패널의 데이터 라인들은 상기 수직 방향으로 연장되는 것을 특징으로 하는 표시 장치.
  20. 제1항에 있어서, 상기 소스 구동 칩의 수평 방향의 폭은 상기 게이트 구동 칩의 상기 수평 방향의 폭보다 큰 것을 특징으로 하는 표시 장치.
  21. 제20항에 있어서, 상기 게이트 구동 칩의 상기 수평 방향의 폭은 상기 소스 구동 칩의 상기 수평 방향의 폭 내에 포함되는것을 특징으로 하는 표시 장치.
KR1020220078421A 2021-11-25 2022-06-27 표시 장치 KR102655781B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220078421A KR102655781B1 (ko) 2021-11-25 2022-06-27 표시 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210164734A KR20210148986A (ko) 2021-09-28 2021-11-25 열가소성 캐스트
KR1020220008786A KR102415688B1 (ko) 2021-07-13 2022-01-20 표시 장치
KR1020220078421A KR102655781B1 (ko) 2021-11-25 2022-06-27 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220008786A Division KR102415688B1 (ko) 2021-07-13 2022-01-20 표시 장치

Publications (2)

Publication Number Publication Date
KR20220093070A true KR20220093070A (ko) 2022-07-05
KR102655781B1 KR102655781B1 (ko) 2024-04-11

Family

ID=79348652

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020210186439A KR20220000396A (ko) 2021-11-25 2021-12-23 열가소성 캐스트
KR1020220008786A KR102415688B1 (ko) 2021-07-13 2022-01-20 표시 장치
KR1020220008884A KR20220014909A (ko) 2021-11-25 2022-01-21 열가소성 캐스트
KR1020220021959A KR20220027124A (ko) 2021-11-25 2022-02-21 열가소성 캐스트
KR1020220035688A KR20220042327A (ko) 2021-11-25 2022-03-23 열가소성 캐스트
KR1020220048930A KR20220058497A (ko) 2021-11-25 2022-04-20 열가소성 캐스트
KR1020220078421A KR102655781B1 (ko) 2021-11-25 2022-06-27 표시 장치

Family Applications Before (6)

Application Number Title Priority Date Filing Date
KR1020210186439A KR20220000396A (ko) 2021-11-25 2021-12-23 열가소성 캐스트
KR1020220008786A KR102415688B1 (ko) 2021-07-13 2022-01-20 표시 장치
KR1020220008884A KR20220014909A (ko) 2021-11-25 2022-01-21 열가소성 캐스트
KR1020220021959A KR20220027124A (ko) 2021-11-25 2022-02-21 열가소성 캐스트
KR1020220035688A KR20220042327A (ko) 2021-11-25 2022-03-23 열가소성 캐스트
KR1020220048930A KR20220058497A (ko) 2021-11-25 2022-04-20 열가소성 캐스트

Country Status (1)

Country Link
KR (7) KR20220000396A (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075951A (ko) * 2001-03-26 2002-10-09 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
KR20040055188A (ko) * 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR20060028879A (ko) * 2004-09-30 2006-04-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR20060078675A (ko) * 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
KR20110071681A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 정전용량 방식 터치 센서 내장형 표시장치
KR20140076062A (ko) * 2012-12-12 2014-06-20 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20140080670A (ko) * 2012-12-13 2014-07-01 엘지디스플레이 주식회사 액정 디스플레이 장치
KR20140147932A (ko) * 2013-06-19 2014-12-31 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001975A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
KR20080049918A (ko) * 2006-12-01 2008-06-05 삼성전자주식회사 액정 표시 장치
KR20080087225A (ko) * 2007-03-26 2008-10-01 삼성전자주식회사 액정 표시 장치, 이의 제조방법 및 이의 구동방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075951A (ko) * 2001-03-26 2002-10-09 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
KR20040055188A (ko) * 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR20060028879A (ko) * 2004-09-30 2006-04-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR20060078675A (ko) * 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
KR20110071681A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 정전용량 방식 터치 센서 내장형 표시장치
KR20140076062A (ko) * 2012-12-12 2014-06-20 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20140080670A (ko) * 2012-12-13 2014-07-01 엘지디스플레이 주식회사 액정 디스플레이 장치
KR20140147932A (ko) * 2013-06-19 2014-12-31 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법

Also Published As

Publication number Publication date
KR20220058497A (ko) 2022-05-09
KR102655781B1 (ko) 2024-04-11
KR20220014908A (ko) 2022-02-07
KR20220000396A (ko) 2022-01-03
KR20220014909A (ko) 2022-02-07
KR102415688B1 (ko) 2022-07-04
KR20220027124A (ko) 2022-03-07
KR20220042327A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
KR102355845B1 (ko) 표시 장치
US7002809B2 (en) Liquid crystal display driver integrated circuit package
KR102458382B1 (ko) 표시 장치 및 이의 제조 방법
KR100356988B1 (ko) 액정표시장치 및 그 제조방법
KR102415688B1 (ko) 표시 장치
KR102081129B1 (ko) 액정표시장치
JP2007108386A (ja) 表示装置
JP2000347590A (ja) マルチチップの実装構造、電気光学装置及び電子機器
KR102023923B1 (ko) 인쇄회로기판 및 이를 포함한 평판 표시 장치
KR20170038301A (ko) 디스플레이 장치
JP2017167208A (ja) 表示装置
JPH03271791A (ja) 液晶表示装置等における駆動回路実装構造
US20240006397A1 (en) Display panel
KR102078993B1 (ko) 유기발광 디스플레이 장치
JP2000321590A (ja) 表示パネル及びそれを備えた表示装置
JPH0827595B2 (ja) 表示装置
KR100290171B1 (ko) 에프피씨 접합구조
JP2665275B2 (ja) 半導体装置
JP3575482B2 (ja) 表示装置
TW202312116A (zh) 顯示裝置和薄膜電晶體陣列基板
KR100568508B1 (ko) 액정표시장치
KR20000013576A (ko) 엘시디 모듈
KR20210157945A (ko) 표시장치
JP2009188202A (ja) 基板実装構造及び液晶表示装置
CN113450662A (zh) 显示装置及拼接式显示模组

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant