KR20220088602A - 센싱 동작을 수행하는 유기 발광 표시 장치 - Google Patents

센싱 동작을 수행하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20220088602A
KR20220088602A KR1020200178989A KR20200178989A KR20220088602A KR 20220088602 A KR20220088602 A KR 20220088602A KR 1020200178989 A KR1020200178989 A KR 1020200178989A KR 20200178989 A KR20200178989 A KR 20200178989A KR 20220088602 A KR20220088602 A KR 20220088602A
Authority
KR
South Korea
Prior art keywords
sensing
stages
scan
signal
area
Prior art date
Application number
KR1020200178989A
Other languages
English (en)
Inventor
윤수연
김윤아
정희순
김민수
김성훈
정영철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200178989A priority Critical patent/KR20220088602A/ko
Priority to CN202111214953.4A priority patent/CN114648958A/zh
Priority to US17/550,349 priority patent/US11626070B2/en
Publication of KR20220088602A publication Critical patent/KR20220088602A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Abstract

유기 발광 표시 장치는 제1 영역 및 제2 영역을 포함하는 표시 패널, 및 서로 연결된 복수의 제1 스테이지들 및 복수의 제2 스테이지들을 포함하고, 복수의 제1 스테이지들은 제1 영역에 스캔 신호들 및 센싱 신호들을 제공하고, 복수의 제2 스테이지들은 제2 영역에 스캔 신호들 및 센싱 신호들을 제공하는 스캔 드라이버를 포함한다. 제1 영역에 스캔 신호들 및 센싱 신호들을 제공하는 복수의 제1 스테이지들의 구성은 제2 영역에 스캔 신호들 및 센싱 신호들을 제공하는 복수의 제2 스테이지들의 구성과 다르다. 이에 따라, 열화 취약 영역에 대하여 일반 영역보다 세밀하게 센싱 동작이 수행되고, 스캔 드라이버의 사이즈 및 유기 발광 표시 장치의 전력 소모가 감소될 수 있다.

Description

센싱 동작을 수행하는 유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE PERFORMING A SENSING OPERATION}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 센싱 동작을 수행하는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치의 구동 시간이 증가됨에 따라, 상기 유기 발광 표시 장치에 포함된 복수의 화소들의 구동 트랜지스터들 및/또는 유기 발광 다이오드들이 열화될 수 있다. 이러한 구동 트랜지스터들의 열화 및/또는 유기 발광 다이오드들의 열화를 보상하도록, 상기 유기 발광 표시 장치는 상기 복수의 화소들의 상기 구동 트랜지스터들의 특성들 및/또는 상기 복수의 화소들의 상기 유기 발광 다이오드들의 특성들을 센싱하는 센싱 동작을 수행할 수 있다. 다만, 종래의 유기 발광 표시 장치는 상기 유기 발광 표시 장치에 포함된 전체 화소들에 대한 상기 센싱 동작을 수행하므로, 상기 센싱 동작을 수행하는 데에 긴 센싱 시간이 소요되는 문제가 있다.
본 발명의 일 목적은 센싱 동작을 효율적으로 수행할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는, 제1 영역 및 제2 영역을 포함하는 표시 패널, 및 서로 연결된 복수의 제1 스테이지들 및 복수의 제2 스테이지들을 포함하고, 상기 복수의 제1 스테이지들은 상기 제1 영역에 스캔 신호들 및 센싱 신호들을 제공하고, 복수의 제2 스테이지들은 상기 제2 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 스캔 드라이버를 포함한다. 상기 제1 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 상기 복수의 제1 스테이지들의 구성은 상기 제2 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 상기 복수의 제2 스테이지들의 구성과 다르다.
일 실시예에서, 상기 제1 영역은 상대적으로 큰 열화 정도를 가지는 열화 취약 영역이고, 상기 제2 영역은 상대적으로 작은 열화 정도를 가지는 일반 영역일 수 있다.
일 실시예에서, 상기 제1 영역은 상기 표시 패널의 상단 영역 또는 하단 영역이고, 상기 제2 영역은 상기 표시 패널의 상기 상단 영역과 상기 하단 영역 사이의 중간 영역일 수 있다.
일 실시예에서, 상기 제1 및 제2 영역들에 포함된 복수의 화소들 각각은, 게이트 노드에 연결된 제1 전극, 및 소스 노드에 연결된 제2 전극을 포함하는 커패시터, 상기 커패시터에 저장된 전압에 기초하여 구동 전류를 생성하는 제1 트랜지스터, 상기 스캔 신호에 응답하여 데이터 라인을 상기 게이트 노드에 연결하는 제2 트랜지스터, 상기 센싱 신호에 응답하여 센싱 라인을 상기 소스 노드에 연결하는 제3 트랜지스터, 및 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드를 포함할 수 있다.
일 실시예에서, 각 프레임 구간의 센싱 구간에서, 상기 제1 영역의 각 화소에 대한 센싱 동작이 수행되고, 상기 제2 영역의 N*M 개의 화소들(N은 2 이상의 정수이고, M은 1 이상의 정수임) 중 1개의 화소에 대한 센싱 동작이 수행될 수 있다.
일 실시예에서, 각 프레임 구간은 액티브 구간 및 센싱 구간을 포함하고, 상기 액티브 구간에서, 상기 복수의 제1 스테이지들 및 상기 복수의 제2 스테이지들은 상기 제1 영역의 화소 행들 및 상기 제2 영역의 화소 행들의 모두에 상기 스캔 신호들 및 상기 센싱 신호들을 제공할 수 있다. 상기 센싱 구간에서, 상기 복수의 제1 스테이지들은 상기 제1 영역의 상기 화소 행들의 모두에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하고, 상기 복수의 제2 스테이지들은 상기 제2 영역의 상기 화소 행들의 일부에 상기 스캔 신호들 및 상기 센싱 신호들을 제공할 수 있다.
일 실시예에서, 상기 센싱 구간에서, 상기 복수의 제2 스테이지들은 N개의 화소 행들(N은 2 이상의 정수)마다 하나의 화소 행에 상기 스캔 신호 및 상기 센싱 신호를 제공할 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 중 2개의 스테이지들이 하나의 선택적 센싱 입력 회로를 공유하고, 상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로를 공유할 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 및 상기 복수의 제2 스테이지들의 각각은, 제1 이전 캐리 신호에 응답하여 제어 노드에 상기 제1 이전 캐리 신호를 전송하고, 다음 캐리 신호에 응답하여 상기 제어 노드에 로우 전압을 전송하는 제어 노드 입력 회로, 상기 제어 노드와 반전 제어 노드가 서로 반대되는 전압들을 가지도록 인버팅 동작을 수행하는 인버터 회로, 상기 제어 노드의 전압과 캐리 클록 신호에 기초하여 캐리 신호를 출력하는 캐리 출력 회로, 상기 제어 노드의 상기 전압과 센싱 클록 신호에 기초하여 상기 센싱 신호를 출력하는 센싱 출력 회로, 상기 제어 노드의 상기 전압과 스캔 클록 신호에 기초하여 상기 스캔 신호를 출력하는 스캔 출력 회로, 및 선택적 센싱 입력 노드의 전압 및 센싱 시작 신호에 기초하여 상기 제어 노드에 하이 전압을 전송하는 선택적 센싱 회로를 포함할 수 있다. 상기 복수의 제1 스테이지들 중 2개의 스테이지들이 상기 2개의 스테이지들의 상기 선택적 센싱 입력 노드들에 제2 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로를 더 포함하고, 상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)이 상기 2N개의 스테이지들의 상기 선택적 센싱 입력 노드들에 제3 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로를 더 포함할 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 중 2개의 스테이지들이 하나의 선택적 센싱 입력 회로를 공유하고, 상기 스캔 드라이버는 확장 신호에 응답하여 상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)의 선택적 센싱 입력 노드들을 연결하는 확장 스위치를 더 포함하고, 상기 복수의 제2 스테이지들 중 상기 2N개의 스테이지들이 상기 확장 스위치를 통하여 하나의 선택적 센싱 입력 회로를 공유할 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 각각이 하나의 선택적 센싱 입력 회로를 포함하고, 상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로를 공유할 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 및 상기 복수의 제2 스테이지들의 각각은, 제1 이전 캐리 신호에 응답하여 제어 노드에 상기 제1 이전 캐리 신호를 전송하고, 다음 캐리 신호에 응답하여 상기 제어 노드에 로우 전압을 전송하는 제어 노드 입력 회로, 상기 제어 노드와 반전 제어 노드가 서로 반대되는 전압들을 가지도록 인버팅 동작을 수행하는 인버터 회로, 상기 제어 노드의 전압과 캐리 클록 신호에 기초하여 캐리 신호를 출력하는 캐리 출력 회로, 상기 제어 노드의 상기 전압과 센싱 클록 신호에 기초하여 상기 센싱 신호를 출력하는 센싱 출력 회로, 상기 제어 노드의 상기 전압과 스캔 클록 신호에 기초하여 상기 스캔 신호를 출력하는 스캔 출력 회로, 및 선택적 센싱 입력 노드의 전압 및 센싱 시작 신호에 기초하여 상기 제어 노드에 하이 전압을 전송하는 선택적 센싱 회로를 포함할 수 있다. 상기 복수의 제1 스테이지들 각각이 상기 선택적 센싱 입력 노드에 제2 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로를 더 포함하고, 상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)이 상기 N개의 스테이지들의 상기 선택적 센싱 입력 노드들에 제3 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로를 더 포함할 수 있다.
일 실시예에서, 상기 복수의 제1 스테이지들 각각이 하나의 선택적 센싱 입력 회로를 포함하고, 상기 스캔 드라이버는 확장 신호에 응답하여 상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)의 선택적 센싱 입력 노드들을 연결하는 확장 스위치를 더 포함하고, 상기 복수의 제2 스테이지들 중 상기 N개의 스테이지들이 상기 확장 스위치를 통하여 하나의 선택적 센싱 입력 회로를 공유할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는, 제1 영역 및 제2 영역을 포함하는 표시 패널, 및 서로 연결된 복수의 제1 스테이지들 및 복수의 제2 스테이지들을 포함하고, 상기 복수의 제1 스테이지들은 상기 제1 영역에 스캔 신호들 및 센싱 신호들을 제공하고, 복수의 제2 스테이지들은 상기 제2 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 스캔 드라이버를 포함한다. 상기 복수의 제1 스테이지들 중 2개의 스테이지들이 하나의 선택적 센싱 입력 회로를 공유하고, 상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로를 공유할 수 있다.
일 실시예에서, 상기 제1 영역은 상대적으로 큰 열화 정도를 가지는 열화 취약 영역이고, 상기 제2 영역은 상대적으로 작은 열화 정도를 가지는 일반 영역일 수 있다.
일 실시예에서, 상기 제1 영역은 상기 표시 패널의 상단 영역 또는 하단 영역이고, 상기 제2 영역은 상기 표시 패널의 상기 상단 영역과 상기 하단 영역 사이의 중간 영역일 수 있다.
일 실시예에서, 각 프레임 구간의 센싱 구간에서, 상기 제1 영역의 각 화소에 대한 센싱 동작이 수행되고, 상기 제2 영역의 N*M 개의 화소들(N은 2 이상의 정수이고, M은 1 이상의 정수임) 중 1개의 화소에 대한 센싱 동작이 수행될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는, 제1 영역 및 제2 영역을 포함하는 표시 패널, 및 서로 연결된 복수의 제1 스테이지들 및 복수의 제2 스테이지들을 포함하고, 상기 복수의 제1 스테이지들은 상기 제1 영역에 스캔 신호들 및 센싱 신호들을 제공하고, 복수의 제2 스테이지들은 상기 제2 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 스캔 드라이버를 포함한다. 상기 복수의 제1 스테이지들 각각이 하나의 선택적 센싱 입력 회로를 포함하고, 상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로를 공유한다.
일 실시예에서, 상기 제1 영역은 상대적으로 큰 열화 정도를 가지는 열화 취약 영역이고, 상기 제2 영역은 상대적으로 작은 열화 정도를 가지는 일반 영역일 수 있다.
일 실시예에서, 상기 제1 영역은 상기 표시 패널의 상단 영역 또는 하단 영역이고, 상기 제2 영역은 상기 표시 패널의 상기 상단 영역과 상기 하단 영역 사이의 중간 영역일 수 있다.
본 발명의 실시예들에 따른 유기 발광 표시 장치에서, 표시 패널의 제1 영역(예를 들어, 열화 취약 영역)에 스캔 신호들 및 센싱 신호들을 제공하는 복수의 제1 스테이지들의 구성은 상기 표시 패널의 제2 영역(예를 들어, 일반 영역)에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 복수의 제2 스테이지들의 구성과 다를 수 있다. 이에 따라, 상기 열화 취약 영역에 대하여 상기 일반 영역보다 세밀하게 센싱 동작이 수행되고, 스캔 드라이버의 사이즈 및 상기 유기 발광 표시 장치의 전력 소모가 감소될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 유기 발광 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3은 열화 취약 영역 및 일반 영역을 포함하는 표시 패널의 일 예를 나타내는 도면이다.
도 4는 도 3의 표시 패널에 스캔 신호들 및 센싱 신호들을 제공하는 스캔 드라이버의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 5는 액티브 구간에서의 각 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 6a는 센싱 구간에서의 화소에 대한 센싱 동작의 일 예를 설명하기 위한 타이밍도이고, 도 6b는 상기 센싱 구간에서의 상기 화소에 대한 상기 센싱 동작의 일 예를 설명하기 위한 회로도이다.
도 7은 본 발명의 일 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 8은 도 7의 스캔 드라이버의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 스캔 드라이버에 포함된 제L 스테이지 및 제L+1 스테이지의 일 예를 나타내는 회로도이다.
도 10은 도 9에 도시된 제L 스테이지 및 제L+1 스테이지의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 12는 본 발명의 또 다른 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 13은 본 발명의 또 다른 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 14는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이고, 도 2는 본 발명의 실시예들에 따른 유기 발광 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이며, 도 3은 열화 취약 영역 및 일반 영역을 포함하는 표시 패널의 일 예를 나타내는 도면이고, 도 4는 도 3의 표시 패널에 스캔 신호들 및 센싱 신호들을 제공하는 스캔 드라이버의 동작의 일 예를 설명하기 위한 타이밍도이며, 도 5는 액티브 구간에서의 각 화소의 동작의 일 예를 설명하기 위한 회로도이고, 도 6a는 센싱 구간에서의 화소에 대한 센싱 동작의 일 예를 설명하기 위한 타이밍도이며, 도 6b는 상기 센싱 구간에서의 상기 화소에 대한 상기 센싱 동작의 일 예를 설명하기 위한 회로도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 유기 발광 표시 장치(100)는 표시 패널(110), 스캔 드라이버(120), 데이터 드라이버(130), 센싱 드라이버(140) 및 컨트롤러(150)를 포함할 수 있다.
표시 패널(110)은 복수의 데이터 라인들(DL), 복수의 센싱 라인들(SL1, SL2), 및 복수의 데이터 라인들(DL)과 복수의 센싱 라인들(SL1, SL2)에 연결된 복수의 화소들(PX)을 포함할 수 있다. 일 실시예에서, 표시 패널(110)은 복수의 화소들(PX)에 센싱 신호들(SS)을 전송하기 위한 복수의 센싱 신호 라인들, 및 복수의 화소들(PX)에 스캔 신호들(SC)을 전송하기 위한 복수의 스캔 신호 라인들을 더 포함할 수 있다. 일 실시예에서, 각 화소(PX)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 포함하고, 표시 패널(110)은 OLED 표시 패널일 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 각 화소(PX)는 커패시터(CST), 제1 트랜지스터(PXT1), 제2 트랜지스터(PXT2), 제3 트랜지스터(PXT3) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
커패시터(CST)는 데이터 라인(DL)을 통하여 전송된 데이터 전압(VDAT)을 저장할 수 있다. 커패시터(CST)는 데이터 전압(VDAT)을 저장하기 위한 저장 커패시터라 불릴 수 있다. 일 실시예에서, 커패시터(CST)는 게이트 노드(NG)에 연결된 제1 전극, 및 소스 노드(NS)에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(PXT1)는 커패시터(CST)에 저장된 데이터 전압(VDAT)에 기초하여 구동 전류를 생성할 수 있다. 제1 트랜지스터(PXT1)는 유기 발광 다이오드(EL)를 구동하기 위한 구동 트랜지스터로 불릴 수 있다. 일 실시예에서, 제1 트랜지스터(PXT1)는 게이트 노드(NG)에 연결된 게이트, 제1 전원 전압(ELVDD)(예를 들어, 고 전원 전압)을 수신하는 드레인, 및 소스 노드(NS)에 연결된 소스를 포함할 수 있다.
제2 트랜지스터(PXT2)는 스캔 신호(SC)에 응답하여 데이터 라인(DL)을 게이트 노드(NG)에 연결할 수 있다. 즉, 제2 트랜지스터(PXT2)는 스캔 신호(SC)에 응답하여 데이터 라인(DL)의 데이터 전압(VDAT) 또는 기준 전압(VREF)을 게이트 노드(NG), 즉 저장 커패시터(CST)의 상기 제1 전극에 전송할 수 있다. 제2 트랜지스터(PXT2)는 스위칭 트랜지스터 또는 스캔 트랜지스터로 불릴 수 있다. 일 실시예에서, 제2 트랜지스터(PXT2)는 스캔 신호(SC)를 수신하는 게이트, 데이터 라인(DL)에 연결된 드레인, 및 게이트 노드(NG)에 연결된 소스를 포함할 수 있다.
제3 트랜지스터(PXT3)는 센싱 신호(SS)에 응답하여 센싱 라인(SL)을 소스 노드(NS)에 연결할 수 있다. 즉, 제3 트랜지스터(PXT3)는 센싱 신호(SS)에 응답하여 센싱 라인(SL)의 초기화 전압(VINT)을 소스 노드(NS)에 전송하거나, 소스 노드(NS)에서의 전압 또는 전류를 센싱 라인(SL)을 통하여 센싱 드라이버(140)에 전송할 수 있다. 제3 트랜지스터(PXT3)는 센싱 트랜지스터라 불릴 수 있다. 일 실시예에서, 제3 트랜지스터(PXT3)는 센싱 신호(SS)를 수신하는 게이트, 소스 노드(NS)에 연결된 드레인, 및 센싱 라인(SL)에 연결된 소스를 포함할 수 있다.
유기 발광 다이오드(EL)는 제1 트랜지스터(PXT1)에 의해 생성된 상기 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(EL)는 소스 노드(NS)에 연결된 애노드, 및 제2 전원 전압(ELVSS)(예를 들어, 저 전원 전압)을 수신하는 캐소드를 포함할 수 있다.
일 실시예에서, 도 2에 도시된 바와 같이, 제1 내지 제3 트랜지스터들(PXT1, PXT2, PXT3)은 NMOS 트랜지스터들로 구현될 수 있으나, 이에 한정되지 않는다. 또한, 본 발명의 실시예들에 따른 화소(PX)은 도 2에 도시된 예시적인 구성에 한정되지 않고 다양한 구성을 가질 수 있다. 또한, 다른 실시예에서, 표시 패널(110)은 무기 발광 다이오드(inorganic light emitting diode) 표시 패널 또는 양자점 발광 다이오드(quantum dot light emitting diode) 표시 패널이거나, LCD(Liquid Crystal Display) 패널이거나, 또는 다른 임의의 적합한 표시 패널일 수 있다.
스캔 드라이버(120)는 컨트롤러(150)로부터 수신된 스캔 제어 신호(SCTRL)에 기초하여 복수의 화소들(PX)에 스캔 신호들(SS) 및 센싱 신호들(SS)을 제공할 수 있다. 스캔 제어 신호(SCTRL)는 스캔 클록 신호, 센싱 클록 신호 및 캐리 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 제어 신호(SCTRL)는 각 스테이지에 대한 센싱 시작 신호, 센싱 종료 신호 등을 더 포함할 수 있다. 일 실시예에서, 스캔 드라이버(120)는 표시 패널(110)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 스캔 드라이버(120)는 하나 이상의 집적 회로들로 구현될 수 있다.
데이터 드라이버(130)는 컨트롤러(150)로부터 수신된 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)에 기초하여 데이터 전압들(VDAT)을 생성하고, 복수의 데이터 라인들(DL)을 통하여 복수의 화소들(PX)에 데이터 전압들(VDAT)을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 데이터 드라이버(130)는 센싱 구간에서 복수의 데이터 라인들(DL)을 통하여 기준 전압(VREF)을 제공할 수 있다. 일 실시예에서, 데이터 드라이버(130) 및 센싱 드라이버(140)는 하나 이상의 동일한 집적 회로들로 구현될 수 있다. 이러한 데이터 드라이버(130) 및 센싱 드라이버(140)를 포함하는 집적 회로는 독출-소스 드라이버 집적 회로(Readout-Source driver Integrated Circuit; RSIC)로 불릴 수 있다. 다른 실시예에서, 데이터 드라이버(130) 및 컨트롤러(150)는 단일한 집적 회로로 구현될 수 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing controller Embedded Data driver; TED) IC로 불릴 수 있다. 또 다른 실시예에서, 데이터 드라이버(130), 센싱 드라이버(140) 및 컨트롤러(150)는 별개의 집적 회로들로 구현될 수 있다.
센싱 드라이버(140)는 표시 패널(110)의 복수의 센싱 라인들(SL1, SL2)에 연결되고, 복수의 센싱 라인들(SL1, SL2)을 통하여 복수의 화소들(PX)의 특성들, 예를 들어 복수의 화소들(PX)의 제1 트랜지스터들(PXT1)의 구동 특성들(예를 들어, 문턱 전압들(VTH) 및/또는 이동도(mobility))을 센싱할 수 있다. 일 실시예에서, 센싱 드라이버(140)는 프리차지 신호(SPRE)에 응답하여 센싱 라인들(SL1, SL2)에 초기화 전압(VINT)을 전송하는 하나 이상의 프리차지 스위치들(TPRE), 및 센싱 라인들(SL1, SL2)을 통하여 센싱된 복수의 화소들(PX)의 특성들을 디지털 센싱 데이터로 변환하는 하나 이상의 아날로그-디지털 변환기들(DAC)을 포함할 수 있다. 센싱 드라이버(140)는 복수의 화소들(PX)의 특성들을 나타내는 상기 디지털 센싱 데이터를 컨트롤러(150)에 제공할 수 있다. 일 실시예에서, 센싱 드라이버(140)는 각 센싱 라인(SL1, SL2)마다 하나의 아날로그-디지털 변환기(DAC)를 포함할 수 있다. 다른 실시예에서, 센싱 드라이버(140)는 2 이상의 센싱 라인들(SL1, SL2)마다 하나의 아날로그-디지털 변환기(DAC)를 포함하고, 2 이상의 센싱 라인들(SL1, SL2) 중 하나를 하나의 아날로그-디지털 변환기(DAC)에 연결하는 공유 스위치(TSHARE)를 더 포함할 수 있다. 이 경우, 센싱 드라이버(140)는 2 이상의 센싱 라인들(SL1, SL2)에 연결된 2 이상의 화소들(PX)의 특성들을 시분할 방식으로 센싱할 수 있다.
컨트롤러(150)(예를 들어, 타이밍 컨트롤러(Timing Controller; TCON))는 외부의 호스트 프로세서(예를 들어, 어플리케이션 프로세서(Application Processor; AP), 그래픽 처리 유닛(Graphic Processing Unit; GPU) 또는 그래픽 카드)로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 입력 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 영상 데이터일 수 있다. 또한, 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(150)는 센싱 드라이버(140)로부터 복수의 화소들(PX)의 특성들을 나타내는 상기 디지털 센싱 데이터를 수신하고, 상기 디지털 센싱 데이터에 기초하여 입력 영상 데이터(IDAT)를 보정하여 출력 영상 데이터(ODAT)를 생성할 수 있다. 이러한 출력 영상 데이터(ODAT)에 기초하여 생성된 데이터 전압들(VDAT)은 복수의 화소들(PX)의 열화, 즉 복수의 화소들(PX)의 제1 트랜지스터들(PXT1)의 열화를 보상할 수 있다. 또한, 컨트롤러(150)는 스캔 드라이버(120)에 스캔 제어 신호(SCTRL)를 제공하여 스캔 드라이버(120)의 동작을 제어하고, 데이터 드라이버(130)에 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)를 제공하여 데이터 드라이버(130)의 동작을 제어할 수 있다.
한편, 종래의 유기 발광 표시 장치는 전체 화소들(PX)에 대한 센싱 동작을 수행하고, 따라서 상기 센싱 동작을 수행하는 데에 긴 센싱 시간이 소요될 수 있다. 그러나, 본 발명의 실시예들에 따른 유기 발광 표시 장치(100)는, 각 프레임 구간의 센싱 구간에서, 표시 패널(110)의 제1 영역에 대하여 상기 제1 영역의 각 화소(PX)에 대한 센싱 동작을 수행하고, 표시 패널(110)의 제2 영역에 대하여 상기 제2 영역의 N*M 개의 화소들(PX)(N은 2 이상의 정수이고, M은 1 이상의 정수임) 중 1개의 화소(PX)에 대한 센싱 동작을 수행할 수 있다.
일 실시예에서, 상기 센싱 구간에서 각 화소(PX)에 대한 상기 센싱 동작이 수행되는 상기 제1 영역은 상대적으로 큰 열화 정도를 가지는 열화 취약 영역이고, 상기 센싱 구간에서 N*M 개의 화소들(PX) 중 1개의 화소(PX)에 대한 상기 센싱 동작이 수행되는 상기 제2 영역은 상대적으로 작은 열화 정도를 가지는 일반 영역일 수 있다. 예를 들어, 유기 발광 표시 장치(100)가 모니터인 경우, 표시 패널(110)의 상단 영역 및 하단 영역에서는 고정된 영상이 주로 표시되고, 상기 상단 영역 및 상기 하단 영역은 표시 패널(110)의 나머지 영역에 비하여 보다 빠르게 열화될 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 표시 패널(110)의 상기 상단 영역 및 상기 하단 영역은 상대적으로 큰 열화 정도를 가지는 열화 취약 영역(DVR)이고, 표시 패널(110)의 상기 상단 영역과 상기 하단 영역 사이의 중간 영역은 상대적으로 작은 열화 정도를 가지는 일반 영역(NR)일 수 있다. 이 경우, 유기 발광 표시 장치(100)는, 상기 센싱 구간에서, 열화 취약 영역(DVR), 즉 표시 패널(110)의 상기 상단 영역 및/또는 상기 하단 영역에 대하여 열화 취약 영역(DVR)의 각 화소(PX)에 대한 상기 센싱 동작을 수행할 수 있다. 또한, 유기 발광 표시 장치(100)는 표시 패널(110)의 일반 영역(NR), 즉 표시 패널(110)의 상기 중간 영역에 대하여 일반 영역(NR)의 복수의 화소들(PX)을 화소 블록들(PXB)로 그룹화하고, 상기 센싱 구간에서 화소 블록(PXB)마다 1개의 화소(PX)에 대한 상기 센싱 동작을 수행할 수 있다. 예를 들어, 각 화소 블록(PXB)은 N개의 화소 행들)(N은 2 이상의 정수) 및 M개의 화소 열들(M은 1 이상의 정수)에 배치된 N*M 개의 화소들(PX)을 포함할 수 있다.
열화 취약 영역(DVR)의 각 화소(PX)에 대한 상기 센싱 동작 및 일반 영역(NR)의 각 화소 블록(PXB)에 대한 상기 센싱 동작을 수행하도록, 본 발명의 실시예들에 따른 유기 발광 표시 장치(100)의 스캔 드라이버(120)는, 상기 센싱 구간에서, 열화 취약 영역(DVR)의 화소 행들의 모두에 스캔 신호들(SC) 및 센싱 신호들(SS)을 제공하고, 일반 영역(NR)의 화소 행들의 일부에 스캔 신호들(SC) 및 센싱 신호들(SS)을 제공할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 유기 발광 표시 장치(100)의 각 프레임 구간(FP)은 액티브 구간(AP) 및 센싱 구간(SP)을 포함할 수 있다. 일 실시예에서, 센싱 구간(SP)은 액티브 구간들(AP) 사이의 수직 블랭크 구간에 상응할 수 있다.
액티브 구간(AP)에서, 스캔 드라이버(120)는 열화 취약 영역(DVR)의 상기 화소 행들 및 일반 영역(NR)의 상기 화소 행들의 모드에 스캔 신호들(SC) 및 센싱 신호들(SS)을 순차적으로 제공할 수 있다. 예를 들어, 표시 패널(110)이 P개의 화소 행들(P은 2 이상의 정수), 즉 제1 내지 제P 화소 행들을 포함하는 경우, 스캔 드라이버(120)는 액티브 구간(AP)에서 표시 패널(110)의 상기 제1 내지 제P 화소 행들에 제1 내지 제P 스캔 신호들(SC1 내지 SCP) 및 제1 내지 제P 센싱 신호들(SS1 내지 SSP)을 화소 행 단위로 순차적으로 제공할 수 있다.
도 5에는 액티브 구간(AP)에서의 화소(PX)의 동작의 일 예가 도시되어 있다. 도 5에 도시된 바와 같이, 액티브 구간(AP)에서, 제2 트랜지스터(PXT2)는 스캔 신호(SC)에 응답하여 게이트 노드(NG)에 데이터 라인(DL)의 데이터 전압(VDAT)을 전송하고, 제3 트랜지스터(PXT2)는 센싱 신호(SS)에 응답하여 소스 노드(NS)에 센싱 라인(SL)의 초기화 전압(VINT)(예를 들어, 접지 전압)을 전송할 수 있다. 커패시터(CST)는 데이터 전압(VDAT)(또는 데이터 전압(VDAT)과 초기화 전압(VINT)의 차이)를 저장하고, 제1 트랜지스터(PXT1)는 커패시터(CST)에 저장된 데이터 전압(VDAT)에 기초하여 구동 전류(IDR)를 생성하며, 유기 발광 다이오드(EL)는 제1 트랜지스터(PXT1)에 의해 생성된 구동 전류(IDR)에 기초하여 발광할 수 있다.
센싱 구간(SP)에서, 스캔 드라이버(120)는 열화 취약 영역(DVR)의 모든 화소 행들에 스캔 신호들(SC1 내지 SCK, 및 SCP-K+1 내지 SCP) 및 센싱 신호들(SS1 내지 SSK, 및 SSP-K+1 내지 SSP)을 제공하고, 일반 영역(NR)의 상기 화소 행들의 일부에 스캔 신호들(SCK+1, SCK+N+1, …) 및 센싱 신호들(SSK+1, SSK+N+1, …)을 제공할 수 있다. 예를 들어, 표시 패널(110)의 상단의 K개의 화소 행들(K는 1 이상 및 P 이하의 정수) 및 하단의 K의 화소 행들, 즉 제1 내지 제K 화소 행들 및 제P-K+1 내지 제P 화소 행들이 열화 취약 영역(DVR)이고, 스캔 드라이버(120)는, 센싱 구간(SP)에서, 상기 제1 내지 제K 화소 행들에 제1 내지 제K 스캔 신호들(SC1 내지 SCK) 및 제1 내지 제K 센싱 신호들(SS1 내지 SSK)을 화소 행 단위로 순차적으로 제공하고, 또한 상기 제P-K+1 내지 제P 화소 행들에 제P-K+1 내지 제P 스캔 신호들(SCP-K+1 내지 SCP) 및 제P-K+1 내지 제P 센싱 신호들(SSP-K+1 내지 SSP)을 화소 행 단위로 순차적으로 제공할 수 있다. 또한, 표시 패널(110)의 일반 영역(NR), 즉 제K+1 내지 제P-K 화소 행들에 대하여, 스캔 드라이버(120)는 센싱 구간(SP)에서 N개의 화소 행들(N은 2 이상의 정수)마다 하나의 화소 행에 스캔 신호(SCK+1, SCK+N+1, …) 및 센싱 신호(SSK+1, SSK+N+1, …)를 제공할 수 있다. 예를 들어, 센싱 구간(SP)에서, 스캔 드라이버(120)는 제K+1 내지 제K+N 화소 행들 중 제K+1 화소 행에만 스캔 신호(SCK+1) 및 센싱 신호(SSK+1)를 제공하고, 제K+N+1 내지 제K+2N 화소 행들 중 제K+N+1 화소 행에만 스캔 신호(SCK+N+1) 및 센싱 신호(SSK+N+1)를 제공할 수 있다. 이에 따라, 센싱 구간(SP)에서, 일반 영역(NR)의 상기 N개의 화소 행들마다 하나의 화소 행에 대한 센싱 동작이 수행되고, 따라서 전체 센싱 시간이 감소되고, 유기 발광 표시 장치(100)의 전력 소모가 감소될 수 있다. 또한, 일 실시예에서, 일반 영역(NR)에 대하여, 상기 센싱 동작이 수행되는 상기 화소 행의 연속된 M개의 화소들(PX)마다 1개의 화소(PX)에 대한 상기 센싱 동작이 수행될 수 있다. 즉, N*M 개의 화소들(PX)을 포함하는 각 화소 블록(PXB)마다 1개의 화소(PX)에 대한 상기 센싱 동작이 수행될 수 있다. 이 경우, 상기 전체 센싱 시간이 더욱 감소되고, 유기 발광 표시 장치(100)의 상기 전력 소모가 더욱 감소될 수 있다.
도 6a에는 센싱 구간(SP)에서의 상기 센싱 동작이 수행되는 각 화소(PX)에 대한 신호들/전압들의 일 예가 도시되어 있고, 도 6b에는 상기 센싱 동작이 수행되는 화소(PX)의 동작의 일 예가 도시되어 있다. 도 6a 및 도 6b에 도시된 바와 같이, 센싱 구간(SP)에서 제2 전원 전압(ELVSS)이 로우 전압 레벨, 예를 들어 약 0V로부터 제1 전원 전압(ELVDD)의 전압 레벨로 변경될 수 있다. 이 경우, 센싱 구간(SP)에서 복수의 화소들(PX)이 발광하지 않을 수 있다. 화소(PX)에 스캔 및 센싱 신호들(SC, SS)이 인가되기 전에, 센싱 드라이버(140)는 프리차지 신호(SPRE)에 응답하여 센싱 라인(SL)에 (예를 들어, 약 0V의) 초기화 전압(VINT)을 제공하고, 센싱 라인(SL)의 전압(V_SL)이 초기화 전압(VINT)으로 프리차지될 수 있다. 데이터 드라이버(130)는 데이터 라인(DL)의 전압(V_DL)으로서 기준 전압(VREF)을 제공할 수 있다. 화소(PX)에 스캔 및 센싱 신호들(SC, SS)이 인가되면, 제2 트랜지스터(PXT2)는 스캔 신호(SC)에 응답하여 게이트 노드(NG)에 데이터 라인(DL)의 기준 전압(VREF)을 전송하고, 제3 트랜지스터(PXT2)는 센싱 신호(SS)에 응답하여 소스 노드(NS)에 센싱 라인(SL)의 초기화 전압(VINT)을 전송할 수 있다. 화소(PX)에 스캔 및 센싱 신호들(SC, SS)이 인가되는 동안, 제1 트랜지스터(PXT1)는 게이트 노드(NG)의 기준 전압(VREF)에 기초하여 턴-온되고, 소스 노드(NS)의 전압은 기준 전압(VREF)으로부터 제1 트랜지스터(PXT1)의 문턱 전압(VTH)이 감산된 전압(VREF-VTH)으로 증가될 수 있다. 소스 노드(NS)의 전압(VREF-VTH)은 제3 트랜지스터(PXT3) 및 센싱 라인(SL)을 통하여 센싱 드라이버(140)에 제공되고, 센싱 드라이버(140)는 소스 노드(NS)의 전압(VREF-VTH)을 측정하여 제1 트랜지스터(PXT1)의 문턱 전압(VTH)을 센싱할 수 있다.
도 4에 도시된 스캔 신호들(SC1 내지 SCP) 및 센싱 신호들(SS1 내지 SSP)을 생성하도록, 본 발명의 실시예들에 따른 유기 발광 표시 장치(100)의 스캔 드라이버(120)는 서로 연결된 복수의 제1 스테이지들 및 복수의 제2 스테이지들을 포함할 수 있다. 상기 복수의 제1 스테이지들은 상기 제1 영역, 즉 열화 취약 영역(DVR)에 스캔 신호들(SC1, SC2, …, SCK, 및 SCP-K+1, SCP-K+2, …, SCP) 및 센싱 신호들(SS1, SS2, …, SSK, 및 SSP-K+1, SSP-K+2, …, SSP)을 제공하고, 상기 복수의 제2 스테이지들은 상기 제2 영역, 즉 일반 영역(NR)에 스캔 신호들(SCK+1, SCK+2, …, SCK+N, SCK+N+1, SCK+N+2, …, SCK+2N, …) 및 센싱 신호들(SSK+1, SSK+2, …, SSK+N, SSK+N+1, SSK+N+2, …, SSK+2N, …)을 제공할 수 있다. 일 실시예에서, 상기 제1 영역, 즉 열화 취약 영역(DVR)에 스캔 신호들(SC1, SC2, …, SCK, 및 SCP-K+1, SCP-K+2, …, SCP) 및 센싱 신호들(SS1, SS2, …, SSK, 및 SSP-K+1, SSP-K+2, …, SSP)을 제공하는 상기 복수의 제1 스테이지들의 구성은 상기 제2 영역, 즉 일반 영역(NR)에 스캔 신호들(SCK+1, SCK+2, …, SCK+N, SCK+N+1, SCK+N+2, …, SCK+2N, …) 및 센싱 신호들(SSK+1, SSK+2, …, SSK+N, SSK+N+1, SSK+N+2, …, SSK+2N, …)을 제공하는 상기 복수의 제2 스테이지들의 구성과 다를 수 있다. 일 실시예에서, 도 7 또는 도 11에 도시된 바와 같이, 상기 복수의 제1 스테이지들 중 2개의 스테이지들이 하나의 선택적 센싱 입력 회로(SSIC)를 공유하고, 상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로(SSIC)를 공유할 수 있다. 다른 실시예에서, 상기 복수의 제1 스테이지들 각각이 하나의 선택적 센싱 입력 회로(SSIC)를 포함하고, 상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로(SSIC)를 공유할 수 있다. 이에 따라, 일반 영역(NR)에 대한 N개의 제2 스테이지들 또는 2N개의 제2 스테이지들이 하나의 선택적 센싱 입력 회로(SSIC)를 공유하므로, 본 발명의 실시예들에 따른 유기 발광 표시 장치(100)의 스캔 드라이버(120)의 사이즈가, 각 스테이지가 선택적 센싱 입력 회로(SSIC)를 포함하는 스캔 드라이버에 비하여, 감소될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 유기 발광 표시 장치(100)에서, 열화 취약 영역(DVR)의 각 화소(PX)마다 상기 센싱 동작이 수행되고, 일반 영역(NR)의 각 화소 블록(PXB)마다 하나의 화소(PX)에 대한 상기 센싱 동작이 수행될 수 있다. 또한, 본 발명의 실시예들에 따른 유기 발광 표시 장치(100)에서, 표시 패널(110)의 상기 제1 영역, 즉 열화 취약 영역(DVR)에 스캔 신호들(SC1 내지 SCK, 및 SCP-K+1 내지 SCP) 및 센싱 신호들(SS1 내지 SSK, 및 SSP-K+1 내지 SSP)을 제공하는 상기 복수의 제1 스테이지들의 구성은 표시 패널(110)의 상기 제2 영역, 즉 일반 영역(NR)에 스캔 신호들(SCK+1, …) 및 센싱 신호들(SSK+1, …)을 제공하는 상기 복수의 제2 스테이지들의 구성과 다를 수 있다. 이에 따라, 본 발명의 실시예들에 따른 유기 발광 표시 장치(100)에서, 열화 취약 영역(DVR)에 대하여 일반 영역(NR)보다 세밀하게 센싱 동작이 수행되고, 스캔 드라이버(120)의 사이즈 및 유기 발광 표시 장치(100)의 전력 소모가 감소될 수 있다.
도 7은 본 발명의 일 실시예에 따른 스캔 드라이버를 나타내는 블록도이고, 도 8은 도 7의 스캔 드라이버의 동작의 일 예를 설명하기 위한 타이밍도이며, 도 9는 본 발명의 일 실시예에 따른 스캔 드라이버에 포함된 제L 스테이지 및 제L+1 스테이지의 일 예를 나타내는 회로도이고, 도 10은 도 9에 도시된 제L 스테이지 및 제L+1 스테이지의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 스캔 드라이버(200)는 표시 패널의 열화 취약 영역(DVR)에 센싱 신호들(SS1, SS2, …, 및 SSP-K+1, SSP-K+2, …) 및 스캔 신호들(SC1, SC2, …, 및 SCP-K+1, SCP-K+2, …)을 제공하는 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …), 및 상기 표시 패널의 일반 영역(NR)에 센싱 신호들(SSK+1, SSK+2, SSK+3, SSK+4, …) 및 스캔 신호들(SCK+1, SCK+2, SCK+3, SCK+4, …)을 제공하는 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …)을 포함할 수 있다.
열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 중 2개의 스테이지들이 하나의 선택적 센싱 입력 회로(SSIC)를 공유할 수 있다. 예를 들어, 열화 취약 영역(DVR)에 대한 제1 및 제2 스테이지들(STG1, STG2)는 선택적 센싱 입력 회로(210)를 공유하고, 열화 취약 영역(DVR)에 대한 제P-K+1 및 제P-K+2 스테이지들(STGP-K+1, STGP-K+2)는 선택적 센싱 입력 회로(250)를 공유할 수 있다. 또한, 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …) 중 2N개(예를 들어, 4개)의 스테이지들이 하나의 선택적 센싱 입력 회로(SSIC)를 공유할 수 있다. 예를 들어, 일반 영역(NR)에 대한 제K+1, 제K+2, 제K+3 및 제K+4 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4)이 선택적 센싱 입력 회로(230)를 공유할 수 있다. 이에 따라, 스캔 드라이버(200)의 사이즈가, 각 스테이지가 선택적 센싱 입력 회로(SSIC)를 포함하는 스캔 드라이버에 비하여, 감소될 수 있다.
복수의 제1 및 제2 스테이지들(STG1, STG2, …, STGK+1, STGK+2, STGK+3, STGK+4, …, STGP-K+1, STGP-K+2, …)은 하나 이상의 센싱 클록 신호들(SS_CK1, SS_CK2, SS_CK3, SS_CK4), 하나 이상의 스캔 클록 신호들(SC_CK1, SC_CK2, SC_CK3, SC_CK4), 및 하나 이상의 캐리 클록 신호들(CR_CK1, CR_CK2, CR_CK3, CR_CK4)을 수신할 수 있다. 복수의 제1 및 제2 스테이지들(STG1, STG2, …, STGK+1, STGK+2, STGK+3, STGK+4, …, STGP-K+1, STGP-K+2, …)은 상응하는 이전 캐리 신호들(PCR_STG1, PCR_STG2, …, PCR_STGK+1, PCR_STGK+2, PCR_STGK+3, PCR_STGK+4, …, PCR_STGP-K+1, PCR_STGP-K+2, …)(또는 스캔 시작 신호)을 더욱 수신하고, 각 스테이지(예를 들어, STG1)는 이전 캐리 신호(예를 들어, PCR_STG1) 및 캐리 클록 신호(예를 들어, CR_CK1)에 기초하여 캐리 신호(예를 들어, CR1)를 생성하고, 이전 캐리 신호(예를 들어, PCR_STG1) 및 센싱 클록 신호(예를 들어, SS_CK1)에 기초하여 센싱 신호(예를 들어, SS1)를 생성하며, 이전 캐리 신호(예를 들어, PCR_STG1) 및 스캔 클록 신호(예를 들어, SC_CK1)에 기초하여 스캔 신호(예를 들어, SC1)를 생성할 수 있다.
또한, 복수의 제1 및 제2 스테이지들(STG1, STG2, …, STGK+1, STGK+2, STGK+3, STGK+4, …, STGP-K+1, STGP-K+2, …)은 상응하는 센싱 시작 신호들(SSTA1, SSTA2, …, SSTAK+1, SSTAK+2, SSTAK+3, SSTAK+4, …, SSTAP-K+1, SSTAP-K+2, …) 및 상응하는 센싱 종료 신호들(SEND1, SEND2, …, SENDK+1, SENDK+2, SENDK+3, SENDK+4, …, SENDP-K+1, SENDP-K+2, …)를 각각 수신할 수 있다. 센싱 구간에서, 각 스테이지(예를 들어, STG1)는, 센싱 시작 신호(예를 들어, SSTA1)가 인가된 시점으로부터 센싱 종료 신호(예를 들어, SEND1)가 인가된 시점까지의 구간 동안, 센싱 클록 신호(예를 들어, SS_CK1) 및 스캔 클록 신호(예를 들어, SC_CK1)에 기초하여 센싱 신호(예를 들어, SS1) 및 스캔 신호(예를 들어, SC1)를 생성할 수 있다.
예를 들어, 도 8에 도시된 바와 같이, 센싱 클록 신호들(SS_CK1, SS_CK2, …) 및 스캔 클록 신호들(SC_CK1, SC_CK2, …)은 각 프레임 구간(FP)의 액티브 구간(AP) 및 센싱 구간(SP)에서 주기적으로 토글링할 수 있다. 한편, 캐리 클록 신호들(CR_CK1, CR_CK2, …)은 각 프레임 구간(FP)의 액티브 구간(AP)에서 주기적으로 토글링하고, 각 프레임 구간(FP)의 센싱 구간(SP)에서 일정한 레벨, 예를 들어 로우 레벨을 가질 수 있다.
액티브 구간(AP)에서, 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 및 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …)은 센싱 클록 신호들(SS_CK1, SS_CK2, …), 스캔 클록 신호들(SC_CK1, SC_CK2, …) 및 캐리 클록 신호들(CR_CK1, CR_CK2, …)에 기초하여 센싱 신호들(SS1, SS2, …, SSK+1, SSK+2, SSK+3, SSK+4, …), 스캔 신호들(SC1, SC2, …, SCK+1, SCK+2, SCK+3, SCK+4, …) 및 캐리 신호들(CR1, CR2, …, CRK+1, CRK+2, CRK+3, CRK+4, …)을 순차적으로 생성하고, 열화 취약 영역(DVR)의 화소 행들 및 일반 영역(NR)의 화소 행들의 모두에 센싱 신호들(SS1, SS2, …, SSK+1, SSK+2, SSK+3, SSK+4, …) 및 스캔 신호들(SC1, SC2, …, SCK+1, SCK+2, SCK+3, SCK+4, …)을 화소 행 단위로 순차적으로 제공할 수 있다.
센싱 구간(SP)에서, 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …)은 열화 취약 영역(DVR)의 상기 화소 행들의 모두에 센싱 신호들(SS1, SS2, …) 및 스캔 신호들(SC1, SC2, …)을 제공하고, 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …)은 일반 영역(NR)의 상기 화소 행들의 일부에 센싱 신호들(SSK+1, …) 및 스캔 신호들(SCK+1, …)을 제공할 수 있다.
예를 들어, 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 중, 제1 스테이지(STG1)는, 제1 센싱 시작 신호(SSTA1)가 인가된 시점으로부터 제1 센싱 종료 신호(SEND1)가 인가된 시점까지의 구간에서, 제1 센싱 클록 신호(SS_CK1) 및 제1 스캔 클록 신호(SC_CK1)에 기초하여 제1 센싱 신호(SS1) 및 제1 스캔 신호(SC1)를 생성하고, 열화 취약 영역(DVR)에 대한 제2 스테이지들(STG2)는, 제2 센싱 시작 신호(SSTA2)가 인가된 시점으로부터 제2 센싱 종료 신호(SEND2)가 인가된 시점까지의 구간에서, 제2 센싱 클록 신호(SS_CK2) 및 제2 스캔 클록 신호(SC_CK2)에 기초하여 제2 센싱 신호(SS2) 및 제2 스캔 신호(SC2)를 생성할 수 있다. 한편, 도 8에는 제1 및 제2 센싱 시작 신호들(SSTA1, SSTA2)이 서로 동일한 타이밍을 가지고, 제1 및 제2 센싱 종료 신호들(SEND1, SEND2)이 서로 동일한 타이밍을 가지는 예가 도시되어 있으나, 센싱 시작 및 종료 신호들(SSTA1, SSTA2, SEND1, SEND2)의 타이밍들은 도 8의 예에 한정되지 않는다.
또한, 예를 들어, 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …)과 관련하여, 2N개(예를 들어, 4개)의 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4)에 대한 센싱 시작 신호들(SSTAK+1, SSTAK+2, SSTAK+3, SSTAK+4) 및 센싱 종료 신호들(SENDK+1, SENDK+2, SENDK+3, SENDK+4) 중 하나의 센싱 시작 신호(SSTAK+1) 및 하나의 센싱 종료 신호(SENDK+1)만이 센싱 구간(SP)에서 펄스를 가지고, 나머지 센싱 시작 신호들(SSTAK+2, SSTAK+3, SSTAK+4) 및 나머지 센싱 종료 신호들(SENDK+2, SENDK+3, SENDK+4)은 로우 레벨(LOW)을 유지할 수 있다. 이에 따라, 상기 4개의 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4) 중, 하나의 스테이지(STGK+1)는, 상응하는 센싱 시작 신호(SSTAK+1)가 인가된 시점으로부터 상응하는 센싱 종료 신호(SENDK+1)가 인가된 시점까지의 구간에서, 상응하는 센싱 클록 신호(SS_CK1) 및 상응하는 스캔 클록 신호(SC_CK1)에 기초하여 상응하는 센싱 신호(SSK+1) 및 상응하는 스캔 신호(SCK+1)를 생성하나, 나머지 스테이지들(STGK+2, STGK+3, STGK+4)은 센싱 신호들(SSK+2, SSK+3, SSK+4) 및 스캔 신호들(SCK+2, SCK+3, SCK+4)을 생성하지 않을 수 있다. 이에 따라, 센싱 구간(SP)에서, 일반 영역(NR)의 상기 4개의 화소 행들마다 하나의 화소 행에 대한 센싱 동작이 수행되고, 따라서 전체 센싱 시간이 감소되고, 전력 소모가 감소될 수 있다. 한편, 일 실시예에서, 상기 4개의 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4) 중 상응하는 센싱 신호(SSK+1) 및 상응하는 스캔 신호(SCK+1)를 생성하는 하나의 스테이지(STGK+1)는 매 프레임 구간(FP)마다 변경될 수 있다.
이러한 동작들을 수행하도록, 일 실시예에서, 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 및 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …)의 각각(STGL, STGL+1)은, 도 9에 도시된 바와 같이, 제어 노드 입력 회로(CNIC), 인버터 회로(INVC), 캐리 출력 회로(CROC), 센싱 출력 회로(SSOC), 스캔 출력 회로(SCOC) 및 선택적 센싱 회로(SSC)를 포함할 수 있다. 또한, 적어도 두 개의 스테이지들(STGL, STGL+1)이 하나의 선택적 센싱 입력 회로(SSIC)를 공유 또는 포함할 수 있다. 한편, 도 9의 스테이지들(STGL, STGL+1)은 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 중 연속된 두 개의 스테이지들이거나, 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …) 중 연속된 두 개의 스테이지들일 수 있다.
제어 노드 입력 회로(CNIC)는 제1 이전 캐리 신호(PCR1)(또는 PCR3)에 응답하여 제어 노드(NQL)(또는 NQL+1)에 제1 이전 캐리 신호(PCR1)를 전송하고, 다음 캐리 신호(NCR1)(또는 NCR2)에 응답하여 제어 노드(NQL)(또는 NQL+1)에 로우 전압(VSS1)(예를 들어, 제1 로우 전압)을 전송할 수 있다. 예를 들어, 제L 스테이지(STGL)에 대한 제1 이전 캐리 신호(PCR1)는 제L-3 스테이지의 캐리 신호이고, 제L 스테이지(STGL)에 대한 다음 캐리 신호(NCR1)는 제L+4 스테이지의 캐리 신호이며, 제L+1 스테이지(STGL+1)에 대한 제1 이전 캐리 신호(PCR3)는 제L-2 스테이지의 캐리 신호이고, 제L+1 스테이지(STGL+1)에 대한 다음 캐리 신호(NCR2)는 제L+5 스테이지의 상기 캐리 신호일 수 있으나, 이에 한정되지 않는다.
일 실시예에서, 도 9에 도시된 바와 같이, 제어 노드 입력 회로(CNIC)는 제1 이전 캐리 신호(PCR1)에 응답하여 제어 노드(NQL)에 제1 이전 캐리 신호(PCR1)를 전송하는 제4 트랜지스터(T4-1, T4-2), 다음 캐리 신호(NCR1)에 응답하여 제어 노드(NQL)에 로우 전압(VSS1)을 전송을 하는 제5 트랜지스터(T5-1, T5-2), 및 제2 제어 신호(CS2)에 응답하여 제어 노드(NQL)에 로우 전압(VSS1)을 전송을 하는 제6 트랜지스터(T6-1, T6-2)를 포함할 수 있다. 일 실시예에서, 제4 트랜지스터(T4-1, T4-2), 제5 트랜지스터(T5-1, T5-2) 및 제6 트랜지스터(T6-1, T6-2) 각각은 두 개의 서브 트랜지스터들을 포함하는 듀얼 트랜지스터로 구현될 수 있고, 제어 노드 입력 회로(CNIC)는 제어 노드(NQL)의 전압에 응답하여 상기 서브 트랜지스터들 사이의 노드들에 하이 전압(VGH)(예를 들어, 하이 게이트 전압)을 전송하는 제7 트랜지스터(T7-1, T7-2)를 더 포함할 수 있다. 일 실시예에서, 제7 트랜지스터(T7-1, T7-2) 또한 두 개의 서브 트랜지스터들을 포함하는 듀얼 트랜지스터로 구현될 수 있다.
인버터 회로(INVC)는, 제어 노드(NQL)(또는 NQL+1)와 반전 제어 노드(NQBL)(또는 NQBL+1)가 서로 반대되는 전압들을 가지도록, 인버팅 동작을 수행할 수 있다. 즉, 제L 스테이지(STGL)의 인버터 회로(INVC)는 제어 노드(NQL)가 하이 전압을 가질 때 반전 제어 노드(NQBL)가 로우 전압을 가지게 할 수 있고, 반전 제어 노드(NQBL)가 하이 전압을 가질 때 제어 노드(NQL)가 로우 전압을 가지게 할 수 있다. 또한, 제L+1 스테이지(STGL+1)의 인버터 회로(INVC)는 제어 노드(NQL+1)가 하이 전압을 가질 때 반전 제어 노드(NQBL+1)가 로우 전압을 가지게 할 수 있고, 반전 제어 노드(NQBL+1)가 하이 전압을 가질 때 제어 노드(NQL+1)가 로우 전압을 가지게 할 수 있다.
일 실시예에서, 도 9에 도시된 바와 같이, 인버터 회로(INVC)는 반전 제어 노드(NQBL)의 전압에 응답하여 제어 노드(NQL)에 로우 전압(VSS1)을 전송을 하는 제8 트랜지스터(T8-1, T8-2), 및 제어 노드(NQL)의 전압에 응답하여 반전 제어 노드(NQBL)에 로우 전압(VSS1)을 전송을 하는 제9 트랜지스터(T9)를 포함할 수 있다. 일 실시예에서, 제L 스테이지(STGL)의 인버터 회로(INVC)는 제L+1 스테이지(STGL+1)의 반전 제어 노드(NQBL+1)의 전압에 응답하여 제어 노드(NQL)에 로우 전압(VSS1)을 전송을 하는 제10 트랜지스터(T10-1, T10-2), 및 제1 이전 캐리 신호(PCR1)에 응답하여 제어 노드(NQL)에 로우 전압(VSS1)을 전송을 하는 제11 트랜지스터(T11)를 더 포함할 수 있다. 또한, 일 실시예에서, 제8 트랜지스터(T8-1, T8-2) 및 제10 트랜지스터(T10-1, T10-2) 각각은 두 개의 서브 트랜지스터들을 포함하는 듀얼 트랜지스터로 구현될 수 있다. 또한, 일 실시예에서, 인버터 회로(INVC)는 하이 전압(VGH)에 응답하여 턴-온되는 제12 트랜지스터(T12-1, T12-2), 제13 트랜지스터(T13), 제어 노드(NQL)의 전압에 응답하여 턴-온되는 제14 트랜지스터(T14), 및 제L+1 스테이지(STGL+1)의 제어 노드(NQL+1)의 전압에 응답하여 턴-온되는 제15 트랜지스터(T15)를 더 포함할 수 있다. 제13 트랜지스터(T13)는 제14 트랜지스터(T14) 또는 제15 트랜지스터(T15)가 턴-온되는 동안 이의 게이트에 인가되는 로우 전압(VSS2)(예를 들어, 제2 로우 전압)에 기초하여 턴-오프되고, 제14 트랜지스터(T14) 및 제15 트랜지스터(T15) 모두가 턴-오프되는 동안 반전 제어 노드(NQBL)에 하이 전압(VGH)을 전송할 수 있다.
캐리 출력 회로(CROC)는 제어 노드(NQL)(또는 NQL+1)의 전압과 캐리 클록 신호(CR_CK1)(또는 CR_CK2)에 기초하여 캐리 신호(CRL)(또는 CRL+1)를 출력할 수 있다. 즉, 제L 스테이지(STGL)의 캐리 출력 회로(CROC)는, 제어 노드(NQL)가 하이 전압을 가지고, 캐리 클록 신호(CR_CK1)가 하이 전압을 가지는 동안, 캐리 신호(CRL)를 출력하고, 제L+1 스테이지(STGL+1)의 캐리 출력 회로(CROC)는, 제어 노드(NQL+1)가 하이 전압을 가지고, 캐리 클록 신호(CR_CK2)가 하이 전압을 가지는 동안, 캐리 신호(CRL+1)를 출력할 수 있다.
일 실시예에서, 도 9에 도시된 바와 같이, 캐리 출력 회로(CROC)는 제어 노드(NQL)의 전압 및 캐리 클록 신호(CR_CK1)에 기초하여 캐리 신호(CRL)로서 캐리 클록 신호(CR_CK1)를 출력하는 제16 트랜지스터(T16), 부트스트랩 동작을 위한 제1 커패시터(C1), 제L+1 스테이지(STGL+1)의 반전 제어 노드(NQBL+1)의 전압에 응답하여 캐리 신호(CRL)로서 로우 전압(VSS1)을 출력하는 제17 트랜지스터(T17), 및 반전 제어 노드(NQBL)의 전압에 응답하여 캐리 신호(CRL)로서 로우 전압(VSS1)을 출력하는 제18 트랜지스터(T18)를 포함할 수 있다.
센싱 출력 회로(SSOC)는 제어 노드(NQL)(또는 NQL+1)의 전압과 센싱 클록 신호(SS_CK1)(또는 SS_CK2)에 기초하여 센싱 신호(SSL)(또는 SSL+1)를 출력할 수 있다. 즉, 제L 스테이지(STGL)의 센싱 출력 회로(SSOC)는, 제어 노드(NQL)가 하이 전압을 가지고, 센싱 클록 신호(SS_CK1)가 하이 전압을 가지는 동안, 센싱 신호(SSL)를 출력하고, 제L+1 스테이지(STGL+1)의 센싱 출력 회로(SSOC)는, 제어 노드(NQL+1)가 하이 전압을 가지고, 센싱 클록 신호(SS_CK2)가 하이 전압을 가지는 동안, 센싱 신호(SSL+1)를 출력할 수 있다.
일 실시예에서, 도 9에 도시된 바와 같이, 센싱 출력 회로(SSOC)는 제어 노드(NQL)의 전압 및 센싱 클록 신호(SS_CK1)에 기초하여 센싱 신호(SSL)로서 센싱 클록 신호(SS_CK1)를 출력하는 제19 트랜지스터(T19), 부트스트랩 동작을 위한 제2 커패시터(C2), 제L+1 스테이지(STGL+1)의 반전 제어 노드(NQBL+1)의 전압에 응답하여 센싱 신호(SSL)로서 로우 전압(VSS3)(예를 들어, 제3 로우 전압)을 출력하는 제20 트랜지스터(T20), 및 반전 제어 노드(NQBL)의 전압에 응답하여 센싱 신호(SSL)로서 로우 전압(VSS3)을 출력하는 제21 트랜지스터(T21)를 포함할 수 있다.
스캔 출력 회로(SCOC)는 제어 노드(NQL)(또는 NQL+1)의 전압과 스캔 클록 신호(SC_CK1)(또는 SC_CK2)에 기초하여 스캔 신호(SCL)(또는 SCL+1)를 출력할 수 있다. 즉, 제L 스테이지(STGL)의 스캔 출력 회로(SCOC)는, 제어 노드(NQL)가 하이 전압을 가지고, 스캔 클록 신호(SC_CK1)가 하이 전압을 가지는 동안, 스캔 신호(SCL)를 출력하고, 제L+1 스테이지(STGL+1)의 스캔 출력 회로(SCOC)는, 제어 노드(NQL+1)가 하이 전압을 가지고, 스캔 클록 신호(SC_CK2)가 하이 전압을 가지는 동안, 스캔 신호(SCL+1)를 출력할 수 있다.
일 실시예에서, 도 9에 도시된 바와 같이, 스캔 출력 회로(SCOC)는 제어 노드(NQL)의 전압 및 스캔 클록 신호(SC_CK1)에 기초하여 스캔 신호(SCL)로서 스캔 클록 신호(SC_CK1)를 출력하는 제22 트랜지스터(T22), 부트스트랩 동작을 위한 제3 커패시터(C3), 제L+1 스테이지(STGL+1)의 반전 제어 노드(NQBL+1)의 전압에 응답하여 스캔 신호(SCL)로서 로우 전압(VSS3)(예를 들어, 제3 로우 전압)을 출력하는 제23 트랜지스터(T23), 및 반전 제어 노드(NQBL)의 전압에 응답하여 스캔 신호(SCL)로서 로우 전압(VSS3)을 출력하는 제24 트랜지스터(T24)를 포함할 수 있다.
선택적 센싱 회로(SSC)는 선택적 센싱 입력 노드(NSSIL)(또는 NSSIL+1)의 전압 및 센싱 시작 신호(SSTAL)(또는 SSTAL+1)에 기초하여 제어 노드(NQL)(또는 NQL+1)에 하이 전압(VGH)을 전송할 수 있다. 또한, 선택적 센싱 회로(SSC)는 선택적 센싱 입력 노드(NSSIL)(또는 NSSIL+1)의 전압 및 센싱 종료 신호(SEND)에 기초하여 제어 노드(NQL)(또는 NQL+1)에 로우 전압(VSS1)을 전송할 수 있다. 도 9에 도시된 바와 같이, 제L 스테이지(STGL)의 선택적 센싱 입력 노드(NSSIL) 및 제L+1 스테이지(STGL+1)의 선택적 센싱 입력 노드(NSSIL+1)는 서로 연결될 수 있다. 또한, 일 실시예에서, 제L 스테이지(STGL)의 선택적 센싱 회로(SSC) 및 제L+1 스테이지(STGL+1)의 선택적 센싱 회로(SSC)에 동일한 센싱 종료 신호(SEND)가 인가될 수 있다.
일 실시예에서, 도 9에 도시된 바와 같이, 선택적 센싱 회로(SSC)는 선택적 센싱 입력 노드(NSSIL)의 전압에 응답하여 턴-온되는 제25 트랜지스터(T25), 하이 전압(VGH)의 라인과 선택적 센싱 입력 노드(NSSIL)의 사이에 연결된 제4 커패시터(C4), 및 센싱 시작 신호(SSTAL)에 응답하여 턴-온되는 제26 트랜지스터(T26)를 포함할 수 있다. 제25 및 제26 트랜지스터들(T25, T26)은, 선택적 센싱 입력 노드(NSSIL)가 하이 전압을 가지고, 센싱 시작 신호(SSTAL)가 하이 전압을 가질 때, 제어 노드(NQL)에 하이 전압(VGH)을 전송할 수 있다. 선택적 센싱 회로(SSC)는 선택적 센싱 입력 노드(NSSIL)의 전압에 응답하여 턴-온되는 제27 트랜지스터(T27), 및 센싱 시작 신호(SSTAL)에 응답하여 턴-온되는 제28 트랜지스터(T28)를 더 포함할 수 있다. 제27 및 제28 트랜지스터들(T27, T28)은, 선택적 센싱 입력 노드(NSSIL)가 하이 전압을 가지고, 센싱 시작 신호(SSTAL)가 하이 전압을 가질 때, 반전 제어 노드(NQBL)에 로우 전압(VSS1)을 전송할 수 있다. 일 실시예에서, 선택적 센싱 회로(SSC)는 센싱 종료 신호(SEND)에 응답하여 턴-온되는 제29 및 제31 트랜지스터들(T29, T31), 및 선택적 센싱 입력 노드(NSSIL)의 전압에 응답하여 턴-온되는 제30 트랜지스터(T30)을 더 포함할 수 있다. 제27, 제29, 제30 및 제31 트랜지스터들(T27, T29, T30, T31)은, 선택적 센싱 입력 노드(NSSIL)가 하이 전압을 가지고, 센싱 종료 신호(SEND)가 하이 전압을 가질 때, 제어 노드(NQL)에 로우 전압(VSS1)을 전송할 수 있다.
선택적 센싱 입력 회로(SSIC)는 제1 제어 신호(CS1)에 응답하여 제L 및 제L+1 스테이지들(STGL, STGL+1)의 선택적 센싱 입력 노드들(NSSIL, NSSIL+1)에 제2 이전 캐리 신호(PCR2)를 제공할 수 있다. 일 실시예에서, 제2 이전 캐리 신호(PCR2)는 제L-2 스테이지의 캐리 신호일 수 있으나, 이에 한정되지 않는다. 또한, 본 발명의 일 실시예에 따른 스캔 드라이버(200)에서, 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 중 2개의 스테이지들(예를 들어, STG1 및 STG2, 또는 STGP-K+1 및 STGP-K+2)이 상기 2개의 스테이지들의 선택적 센싱 입력 노드들(예를 들어, NSSI1 및 NSSI2, 또는 NSSIP-K+1 및 NSSIP-K+2)에 이전 캐리 신호(PCR2)를 제공하는 하나의 선택적 센싱 입력 회로(SSIC)를 공유 또는 포함하고, 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …) 중 2N개(예를 들어, 4개)의 스테이지들(예를 들어, STGK+1, STGK+2, STGK+3 및 STGK+4)이 상기 2N개의 스테이지들의 선택적 센싱 입력 노드들(예를 들어, NSSIK+1, NSSIK+2, NSSIK+3 및 NSSIK+4)에 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로(SSIC)를 공유 또는 포함할 수 있다.
일 실시예에서, 도 9에 도시된 바와 같이, 선택적 센싱 입력 회로(SSIC)는 제1 제어 신호(CS1)에 응답하여 턴-온되는 제1 및 제2 트랜지스터들(T1, T2), 및 선택적 센싱 입력 노드(NSSIL)의 전압에 응답하여 제1 및 제2 트랜지스터들(T1, T2)의 사이의 노드에 하이 전압(VGH)을 인가하는 제3 트랜지스터(T3)를 포함할 수 있다.
이하, 제L 및 제L+1 스테이지들(STGL, STGL+1)의 동작이 도 9 및 도 10을 참조하여 후술된다.
센싱 클록 신호들(SS_CK1, SS_CK2) 및 스캔 클록 신호들(SC_CK1, SC_CK2)은 각 프레임 구간(FP)의 액티브 구간(AP) 및 센싱 구간(SP)에서 주기적으로 토글링할 수 있다. 한편, 캐리 클록 신호들(CR_CK1, CR_CK2)은 각 프레임 구간(FP)의 액티브 구간(AP)에서 주기적으로 토글링하고, 각 프레임 구간(FP)의 센싱 구간(SP)에서 일정한 레벨, 예를 들어 로우 레벨을 가질 수 있다. 일 실시예에서, 프레임 구간(FP)의 시작 시점 또는 종료 시점에 제L 및 제L+1 스테이지들(STGL, STGL+1)에 제2 제어 신호(CS2)가 인가될 수 있다. 제L 스테이지(STGL)의 제어 노드 입력 회로(CNIC)는 제2 제어 신호(CS2)에 응답하여 제어 노드(NQL)에 로우 전압(VSS1)을 인가하고, 제L+1 스테이지(STGL)의 제어 노드 입력 회로(CNIC)는 제2 제어 신호(CS2)에 응답하여 제어 노드(NQL+1)에 로우 전압(VSS1)을 인가할 수 있다.
액티브 구간(AP)의 제1 시간(T1) 동안, 제1 이전 캐리 신호(PCR1)(예를 들어, 제L-3 스테이지의 캐리 신호)가 인가될 수 있다. 제L 스테이지(STGL)의 제어 노드 입력 회로(CNIC)는 제어 노드(NQL)에 제1 이전 캐리 신호(PCR1)를 전송하고, 제어 노드(NQL)는 하이 전압을 가질 수 있다.
액티브 구간(AP)의 제2 시간(T2) 동안, 제2/제3 이전 캐리 신호들(PCR2/PCR3)(예를 들어, 제L-2 스테이지의 캐리 신호)가 인가될 수 있다. 제L+1 스테이지(STGL)의 제어 노드 입력 회로(CNIC)는 제어 노드(NQL+1)에 제3 이전 캐리 신호(PCR3)를 전송하고, 제어 노드(NQL+1)는 하이 전압을 가질 수 있다. 또한, 제2 시간(T2) 동안, 제1 제어 신호(CS1)가 인가되고, 선택적 센싱 입력 회로(SSIC)는 제1 제어 신호(CS1)에 응답하여 선택적 센싱 입력 노드들(NSSIL, NSSIL+1)에 제2 이전 캐리 신호(PCR2)를 전송하고, 선택적 센싱 입력 노드들(NSSIL, NSSIL+1)는 하이 전압을 가질 수 있다.
액티브 구간(AP)의 제3 시간(T3) 동안, 제1 센싱 클록(SS_CK1), 제1 스캔 클록(SC_CK1) 및 제1 캐리 클록(CR_CK1)이 인가될 수 있다. 제L 스테이지(STGL)의 제어 노드(NQL)의 전압이 제1 커패시터(C1), 제2 커패시터(C2) 및/또는 제3 커패시터(C3)에 의해 부트스트랩될 수 있다. 제L 스테이지(STGL)의 캐리 출력 회로(CROC)는 상기 부트스트랩된 전압에 기초하여 캐리 신호(CRL)를 출력하고, 제L 스테이지(STGL)의 센싱 출력 회로(SSOC)는 상기 부트스트랩된 전압에 기초하여 센싱 신호(SSL)를 출력하고, 제L 스테이지(STGL)의 스캔 출력 회로(SCOC)는 상기 부트스트랩된 전압에 기초하여 스캔 신호(SCL)를 출력할 수 있다.
액티브 구간(AP)의 제4 시간(T4) 동안, 제2 센싱 클록(SS_CK2), 제2 스캔 클록(SC_CK2) 및 제2 캐리 클록(CR_CK2)이 인가될 수 있다. 제L+1 스테이지(STGL+1)의 제어 노드(NQL+1)의 전압이 부트스트랩될 수 있다. 제L+1 스테이지(STGL+1)의 캐리 출력 회로(CROC)는 상기 부트스트랩된 전압에 기초하여 캐리 신호(CRL+1)를 출력하고, 제L+1 스테이지(STGL+1)의 센싱 출력 회로(SSOC)는 상기 부트스트랩된 전압에 기초하여 센싱 신호(SSL+1)를 출력하고, 제L+1 스테이지(STGL+1)의 스캔 출력 회로(SCOC)는 상기 부트스트랩된 전압에 기초하여 스캔 신호(SCL+1)를 출력할 수 있다.
센싱 구간(SP)의 제5 시간(T5) 동안, 제L 스테이지(STGL)에 센싱 시작 신호(SSTAL)가 인가될 수 있다. 제L 스테이지(STGL)의 선택적 센싱 회로(SSC)는 선택적 센싱 입력 노드(NSSIL)의 상기 하이 전압 및 센싱 시작 신호(SSTAL)에 응답하여 제어 노드(NQL)에 하이 전압(VGH)을 전송할 수 있다.
센싱 구간(SP)의 제6 시간(T6) 동안, 제1 센싱 클록(SS_CK1) 및 제1 스캔 클록(SC_CK1)이 인가될 수 있다. 제L 스테이지(STGL)의 제어 노드(NQL)의 전압이 제2 커패시터(C2) 및/또는 제3 커패시터(C3)에 의해 부트스트랩될 수 있다. 제L 스테이지(STGL)의 센싱 출력 회로(SSOC)는 상기 부트스트랩된 전압에 기초하여 센싱 신호(SSL)를 출력하고, 제L 스테이지(STGL)의 스캔 출력 회로(SCOC)는 상기 부트스트랩된 전압에 기초하여 스캔 신호(SCL)를 출력할 수 있다.
일 실시예에서, 제L 및 제L+1 스테이지들(STGL, STGL+1)이 일반 영역(NR)에 대한 스테이지들인 경우, 제L+1 스테이지(STGL+1)에 센싱 시작 신호(SSTAL+1)가 인가되지 않고, 제L+1 스테이지(STGL+1)는 센싱 구간(SP)에서 센싱 신호(SSL+1) 및 스캔 신호(SCL+1)를 출력하지 않을 수 있다.
다른 실시예에서, 제L 및 제L+1 스테이지들(STGL, STGL+1)이 열화 취약 영역(DVR)에 대한 스테이지들인 경우, 제6 시간(T6) 동안 제L+1 스테이지(STGL+1)에 센싱 시작 신호(SSTAL+1)가 인가될 수 있다. 제L+1 스테이지(STGL+1)의 선택적 센싱 회로(SSC)는 선택적 센싱 입력 노드(NSSIL+1)의 상기 하이 전압 및 센싱 시작 신호(SSTAL+1)에 응답하여 제어 노드(NQL+1)에 하이 전압(VGH)을 전송할 수 있다. 이후, 제7 시간(T7) 동안, 제2 센싱 클록(SS_CK2) 및 제2 스캔 클록(SC_CK2)이 인가되고, 제L+1 스테이지(STGL+1)의 제어 노드(NQL+1)의 전압이 부트스트랩될 수 있다. 제L+1 스테이지(STGL+1)의 센싱 출력 회로(SSOC)는 상기 부트스트랩된 전압에 기초하여 센싱 신호(SSL+1)를 출력하고, 제L+1 스테이지(STGL+1)의 스캔 출력 회로(SCOC)는 상기 부트스트랩된 전압에 기초하여 스캔 신호(SCL+1)를 출력할 수 있다.
센싱 구간(SP)의 제8 시간(T8) 동안, 센싱 종료 신호(SEND)가 인가될 수 있다. 제L 및 제L+1 스테이지들(STGL, STGL+1)의 선택적 센싱 회로들(SSC)은 선택적 센싱 입력 노드들(NSSIL, NSSIL+1)의 상기 하이 전압 및 센싱 종료 신호(SEND)에 응답하여 제어 노드들(NQL, NQL+1)에 로우 전압(VSS1)을 전송할 수 있다.
센싱 구간(SP)의 제9 시간(T9) 동안, 예를 들어, 센싱 구간(SP)의 종료 시점에, 제1 제어 신호(CS1)가 다시 인가될 수 있다. 선택적 센싱 입력 회로(SSIC)는 제1 제어 신호(CS1)에 응답하여 선택적 센싱 입력 노드들(NSSIL, NSSIL+1)에 로우 전압을 가지는 제2 이전 캐리 신호(PCR2)를 전송하고, 선택적 센싱 입력 노드들(NSSIL, NSSIL+1)는 로우 전압으로 초기화될 수 있다.
이러한 방식으로, 제L 및 제L+1 스테이지들(STGL, STGL+1)은 액티브 구간(AP)에서 캐리 신호들(CRL, CRL+1), 센싱 신호들(SSL, SSL+1) 및 스캔 신호들(SCL, SCL+1)을 순차적으로 출력할 수 있다. 제L 및 제L+1 스테이지들(STGL, STGL+1)이 일반 영역(NR)에 대한 스테이지들인 경우, 센싱 구간(SP)에서, 제L 및 제L+1 스테이지들(STGL, STGL+1) 중 하나의 스테이지(STGL)만이 센싱 신호(SSL) 및 스캔 신호(SCL)를 출력할 수 있다. 또한, 제L 및 제L+1 스테이지들(STGL, STGL+1)이 열화 취약 영역(DVR)에 대한 스테이지들인 경우, 센싱 구간(SP)에서, 제L 및 제L+1 스테이지들(STGL, STGL+1)은 센싱 신호들(SSL, SSL+1) 및 스캔 신호들(SCL, SCL+1)을 순차적으로 출력할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 스캔 드라이버(200)에서, 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 중 2개의 스테이지들(예를 들어, STG1, STG2)이 하나의 선택적 센싱 입력 회로(SSIC)를 공유하고, 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …) 중 2N개의 스테이지들(예를 들어, STGK+1, STGK+2, STGK+3, STGK+4)이 하나의 선택적 센싱 입력 회로(SSIC)를 공유할 수 있다. 이에 따라, 열화 취약 영역(DVR)에 대하여 일반 영역(NR)보다 세밀하게 센싱 동작이 수행되고, 스캔 드라이버(200)의 사이즈 및 전력 소모가 감소될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 11을 참조하면, 본 발명의 다른 실시예에 따른 스캔 드라이버(300)는 표시 패널의 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …), 상기 표시 패널의 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …), 및 적어도 하나의 확장 스위치(TEXT)를 포함할 수 있다. 도 11의 스캔 드라이버(300)는, 스캔 드라이버(300)가 확장 스위치(TEXT)를 더 포함하는 것을 제외하고, 도 7의 스캔 드라이버(200)와 유사한 구성 및 유사한 동작을 가질 수 있다.
열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 중 2개의 스테이지들(예를 들어, STG1 및 STG2, 또는 STGP-K+1 및 STGP-K+2)이 상기 2개의 스테이지들의 선택적 센싱 입력 노드들(예를 들어, NSSI1 및 NSSI2, 또는 NSSIP-K+1 및 NSSIP-K+2)에 연결된 하나의 선택적 센싱 입력 회로(310 또는 350)를 공유할 수 있다.
일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …) 중 2N개의 스테이지들(예를 들어, STGK+1, STGK+2, STGK+3 및 STGK+4)이 확장 스위치(TEXT)를 통하여 상기 2N개의 스테이지들의 선택적 센싱 입력 노드들(예를 들어, NSSIK+1, NSSIK+2, NSSIK+3 및 NSSIK+4)에 연결된 하나의 선택적 센싱 입력 회로(330)를 공유할 수 있다. 이에 따라, 스캔 드라이버(300)의 사이즈 및 전력 소모가 감소될 수 있다. 일 실시예에서, 확장 스위치(TEXT)는 확장 신호(SEXT)에 응답하여 상기 2N개의 스테이지들의 선택적 센싱 입력 노드들(예를 들어, NSSIK+1, NSSIK+2, NSSIK+3 및 NSSIK+4)을 서로 선택적으로 연결할 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 스캔 드라이버(400)는 표시 패널의 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …), 및 상기 표시 패널의 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …)를 포함할 수 있다. 도 12의 스캔 드라이버(400)는, 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 각각이 하나의 선택적 센싱 입력 회로(410, 420, 440 또는 450)를 포함하는 것을 제외하고, 도 7의 스캔 드라이버(200)와 유사한 구성 및 유사한 동작을 가질 수 있다.
열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 각각이 하나의 선택적 센싱 입력 회로(410, 420, 440 또는 450)를 포함할 수 있다. 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …) 중 N개의 스테이지들(예를 들어, STGK+1, STGK+2, STGK+3 및 STGK+4)이 하나의 선택적 센싱 입력 회로(430)를 공유 또는 포함할 수 있다. 이에 따라, 스캔 드라이버(400)의 사이즈 및 전력 소모가 감소될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 스캔 드라이버를 나타내는 블록도이다.
도 13을 참조하면, 본 발명의 또 다른 실시예에 따른 스캔 드라이버(500)는 표시 패널의 열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …), 상기 표시 패널의 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …), 및 적어도 하나의 확장 스위치(TEXT)를 포함할 수 있다. 도 13의 스캔 드라이버(500)는, 스캔 드라이버(500)가 확장 스위치(TEXT)를 더 포함하는 것을 제외하고, 도 12의 스캔 드라이버(400)와 유사한 구성 및 유사한 동작을 가질 수 있다.
열화 취약 영역(DVR)에 대한 복수의 제1 스테이지들(STG1, STG2, …, 및 STGP-K+1, STGP-K+2, …) 각각이 하나의 선택적 센싱 입력 회로(510, 520, 540 또는 550)를 포함할 수 있다. 일반 영역(NR)에 대한 복수의 제2 스테이지들(STGK+1, STGK+2, STGK+3, STGK+4, …) 중 N개의 스테이지들(예를 들어, STGK+1, STGK+2, STGK+3 및 STGK+4)이 확장 스위치(TEXT)를 통하여 상기 N개의 스테이지들의 선택적 센싱 입력 노드들(예를 들어, NSSIK+1, NSSIK+2, NSSIK+3 및 NSSIK+4)에 연결된 하나의 선택적 센싱 입력 회로(530)를 공유할 수 있다. 이에 따라, 스캔 드라이버(500)의 사이즈 및 전력 소모가 감소될 수 있다. 일 실시예에서, 확장 스위치(TEXT)는 확장 신호(SEXT)에 응답하여 상기 N개의 스테이지들의 선택적 센싱 입력 노드들(예를 들어, NSSIK+1, NSSIK+2, NSSIK+3 및 NSSIK+4)을 서로 선택적으로 연결할 수 있다.
도 14는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 14를 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 유기 발광 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
유기 발광 표시 장치(1160)에서, 표시 패널의 제1 영역(예를 들어, 열화 취약 영역)에 스캔 신호들 및 센싱 신호들을 제공하는 복수의 제1 스테이지들의 구성은 상기 표시 패널의 제2 영역(예를 들어, 일반 영역)에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 복수의 제2 스테이지들의 구성과 다를 수 있다. 이에 따라, 상기 열화 취약 영역에 대하여 상기 일반 영역보다 세밀하게 센싱 동작이 수행되고, 스캔 드라이버의 사이즈 및 유기 발광 표시 장치(1160)의 전력 소모가 감소될 수 있다.
실시예에 따라, 전자 기기(1100)는 디지털 TV(Digital Television), 3D TV, 휴대폰(Cellular Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Tablet Computer), VR(Virtual Reality) 기기, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 유기 발광 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 TV, 3D TV, 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 유기 발광 표시 장치
110: 표시 패널
120, 200, 300, 400, 500: 스캔 드라이버
130: 데이터 드라이버
140: 센싱 드라이버
150: 컨트롤러
STG: 스테이지
CNIC: 제어 노드 입력 회로
INVC: 인버터 회로
CROC: 캐리 출력 회로
SSOC: 센싱 출력 회로
SCOC: 스캔 출력 회로
SSC: 선택적 센싱 회로
SSIC: 선택적 센싱 입력 회로

Claims (20)

  1. 제1 영역 및 제2 영역을 포함하는 표시 패널; 및
    서로 연결된 복수의 제1 스테이지들 및 복수의 제2 스테이지들을 포함하고, 상기 복수의 제1 스테이지들은 상기 제1 영역에 스캔 신호들 및 센싱 신호들을 제공하고, 복수의 제2 스테이지들은 상기 제2 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 스캔 드라이버를 포함하고,
    상기 제1 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 상기 복수의 제1 스테이지들의 구성은 상기 제2 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 상기 복수의 제2 스테이지들의 구성과 다른 것을 특징으로 하는 유기 발광 표시 장치.
  2. 제1 항에 있어서, 상기 제1 영역은 상대적으로 큰 열화 정도를 가지는 열화 취약 영역이고,
    상기 제2 영역은 상대적으로 작은 열화 정도를 가지는 일반 영역인 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제1 항에 있어서, 상기 제1 영역은 상기 표시 패널의 상단 영역 또는 하단 영역이고,
    상기 제2 영역은 상기 표시 패널의 상기 상단 영역과 상기 하단 영역 사이의 중간 영역인 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제1 항에 있어서, 상기 제1 및 제2 영역들에 포함된 복수의 화소들 각각은,
    게이트 노드에 연결된 제1 전극, 및 소스 노드에 연결된 제2 전극을 포함하는 커패시터;
    상기 커패시터에 저장된 전압에 기초하여 구동 전류를 생성하는 제1 트랜지스터;
    상기 스캔 신호에 응답하여 데이터 라인을 상기 게이트 노드에 연결하는 제2 트랜지스터;
    상기 센싱 신호에 응답하여 센싱 라인을 상기 소스 노드에 연결하는 제3 트랜지스터; 및
    상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제1 항에 있어서, 각 프레임 구간의 센싱 구간에서, 상기 제1 영역의 각 화소에 대한 센싱 동작이 수행되고, 상기 제2 영역의 N*M 개의 화소들(N은 2 이상의 정수이고, M은 1 이상의 정수임) 중 1개의 화소에 대한 센싱 동작이 수행되는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제1 항에 있어서, 각 프레임 구간은 액티브 구간 및 센싱 구간을 포함하고,
    상기 액티브 구간에서, 상기 복수의 제1 스테이지들 및 상기 복수의 제2 스테이지들은 상기 제1 영역의 화소 행들 및 상기 제2 영역의 화소 행들의 모두에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하고,
    상기 센싱 구간에서, 상기 복수의 제1 스테이지들은 상기 제1 영역의 상기 화소 행들의 모두에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하고, 상기 복수의 제2 스테이지들은 상기 제2 영역의 상기 화소 행들의 일부에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제6 항에 있어서, 상기 센싱 구간에서, 상기 복수의 제2 스테이지들은 N개의 화소 행들(N은 2 이상의 정수)마다 하나의 화소 행에 상기 스캔 신호 및 상기 센싱 신호를 제공하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제1 항에 있어서, 상기 복수의 제1 스테이지들 중 2개의 스테이지들이 하나의 선택적 센싱 입력 회로를 공유하고,
    상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로를 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제1 항에 있어서, 상기 복수의 제1 스테이지들 및 상기 복수의 제2 스테이지들의 각각은,
    제1 이전 캐리 신호에 응답하여 제어 노드에 상기 제1 이전 캐리 신호를 전송하고, 다음 캐리 신호에 응답하여 상기 제어 노드에 로우 전압을 전송하는 제어 노드 입력 회로;
    상기 제어 노드와 반전 제어 노드가 서로 반대되는 전압들을 가지도록 인버팅 동작을 수행하는 인버터 회로;
    상기 제어 노드의 전압과 캐리 클록 신호에 기초하여 캐리 신호를 출력하는 캐리 출력 회로;
    상기 제어 노드의 상기 전압과 센싱 클록 신호에 기초하여 상기 센싱 신호를 출력하는 센싱 출력 회로;
    상기 제어 노드의 상기 전압과 스캔 클록 신호에 기초하여 상기 스캔 신호를 출력하는 스캔 출력 회로; 및
    선택적 센싱 입력 노드의 전압 및 센싱 시작 신호에 기초하여 상기 제어 노드에 하이 전압을 전송하는 선택적 센싱 회로를 포함하고,
    상기 복수의 제1 스테이지들 중 2개의 스테이지들이 상기 2개의 스테이지들의 상기 선택적 센싱 입력 노드들에 제2 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로를 더 포함하고,
    상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)이 상기 2N개의 스테이지들의 상기 선택적 센싱 입력 노드들에 제3 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제1 항에 있어서, 상기 복수의 제1 스테이지들 중 2개의 스테이지들이 하나의 선택적 센싱 입력 회로를 공유하고,
    상기 스캔 드라이버는 확장 신호에 응답하여 상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)의 선택적 센싱 입력 노드들을 연결하는 확장 스위치를 더 포함하고,
    상기 복수의 제2 스테이지들 중 상기 2N개의 스테이지들이 상기 확장 스위치를 통하여 하나의 선택적 센싱 입력 회로를 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제1 항에 있어서, 상기 복수의 제1 스테이지들 각각이 하나의 선택적 센싱 입력 회로를 포함하고,
    상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로를 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제1 항에 있어서, 상기 복수의 제1 스테이지들 및 상기 복수의 제2 스테이지들의 각각은,
    제1 이전 캐리 신호에 응답하여 제어 노드에 상기 제1 이전 캐리 신호를 전송하고, 다음 캐리 신호에 응답하여 상기 제어 노드에 로우 전압을 전송하는 제어 노드 입력 회로;
    상기 제어 노드와 반전 제어 노드가 서로 반대되는 전압들을 가지도록 인버팅 동작을 수행하는 인버터 회로;
    상기 제어 노드의 전압과 캐리 클록 신호에 기초하여 캐리 신호를 출력하는 캐리 출력 회로;
    상기 제어 노드의 상기 전압과 센싱 클록 신호에 기초하여 상기 센싱 신호를 출력하는 센싱 출력 회로;
    상기 제어 노드의 상기 전압과 스캔 클록 신호에 기초하여 상기 스캔 신호를 출력하는 스캔 출력 회로; 및
    선택적 센싱 입력 노드의 전압 및 센싱 시작 신호에 기초하여 상기 제어 노드에 하이 전압을 전송하는 선택적 센싱 회로를 포함하고,
    상기 복수의 제1 스테이지들 각각이 상기 선택적 센싱 입력 노드에 제2 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로를 더 포함하고,
    상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)이 상기 N개의 스테이지들의 상기 선택적 센싱 입력 노드들에 제3 이전 캐리 신호를 제공하는 하나의 선택적 센싱 입력 회로를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제1 항에 있어서, 상기 복수의 제1 스테이지들 각각이 하나의 선택적 센싱 입력 회로를 포함하고,
    상기 스캔 드라이버는 확장 신호에 응답하여 상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)의 선택적 센싱 입력 노드들을 연결하는 확장 스위치를 더 포함하고,
    상기 복수의 제2 스테이지들 중 상기 N개의 스테이지들이 상기 확장 스위치를 통하여 하나의 선택적 센싱 입력 회로를 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제1 영역 및 제2 영역을 포함하는 표시 패널; 및
    서로 연결된 복수의 제1 스테이지들 및 복수의 제2 스테이지들을 포함하고, 상기 복수의 제1 스테이지들은 상기 제1 영역에 스캔 신호들 및 센싱 신호들을 제공하고, 복수의 제2 스테이지들은 상기 제2 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 스캔 드라이버를 포함하고,
    상기 복수의 제1 스테이지들 중 2개의 스테이지들이 하나의 선택적 센싱 입력 회로를 공유하고,
    상기 복수의 제2 스테이지들 중 2N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로를 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제14 항에 있어서, 상기 제1 영역은 상대적으로 큰 열화 정도를 가지는 열화 취약 영역이고,
    상기 제2 영역은 상대적으로 작은 열화 정도를 가지는 일반 영역인 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제14 항에 있어서, 상기 제1 영역은 상기 표시 패널의 상단 영역 또는 하단 영역이고,
    상기 제2 영역은 상기 표시 패널의 상기 상단 영역과 상기 하단 영역 사이의 중간 영역인 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제14 항에 있어서, 각 프레임 구간의 센싱 구간에서, 상기 제1 영역의 각 화소에 대한 센싱 동작이 수행되고, 상기 제2 영역의 N*M 개의 화소들(N은 2 이상의 정수이고, M은 1 이상의 정수임) 중 1개의 화소에 대한 센싱 동작이 수행되는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제1 영역 및 제2 영역을 포함하는 표시 패널; 및
    서로 연결된 복수의 제1 스테이지들 및 복수의 제2 스테이지들을 포함하고, 상기 복수의 제1 스테이지들은 상기 제1 영역에 스캔 신호들 및 센싱 신호들을 제공하고, 복수의 제2 스테이지들은 상기 제2 영역에 상기 스캔 신호들 및 상기 센싱 신호들을 제공하는 스캔 드라이버를 포함하고,
    상기 복수의 제1 스테이지들 각각이 하나의 선택적 센싱 입력 회로를 포함하고,
    상기 복수의 제2 스테이지들 중 N개의 스테이지들(N은 2 이상의 정수)이 하나의 선택적 센싱 입력 회로를 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제18 항에 있어서, 상기 제1 영역은 상대적으로 큰 열화 정도를 가지는 열화 취약 영역이고,
    상기 제2 영역은 상대적으로 작은 열화 정도를 가지는 일반 영역인 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제18 항에 있어서, 상기 제1 영역은 상기 표시 패널의 상단 영역 또는 하단 영역이고,
    상기 제2 영역은 상기 표시 패널의 상기 상단 영역과 상기 하단 영역 사이의 중간 영역인 것을 특징으로 하는 유기 발광 표시 장치.
KR1020200178989A 2020-12-18 2020-12-18 센싱 동작을 수행하는 유기 발광 표시 장치 KR20220088602A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200178989A KR20220088602A (ko) 2020-12-18 2020-12-18 센싱 동작을 수행하는 유기 발광 표시 장치
CN202111214953.4A CN114648958A (zh) 2020-12-18 2021-10-19 执行感测操作的有机发光二极管显示装置
US17/550,349 US11626070B2 (en) 2020-12-18 2021-12-14 Organic light emitting diode display device performing a sensing operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200178989A KR20220088602A (ko) 2020-12-18 2020-12-18 센싱 동작을 수행하는 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20220088602A true KR20220088602A (ko) 2022-06-28

Family

ID=81992452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200178989A KR20220088602A (ko) 2020-12-18 2020-12-18 센싱 동작을 수행하는 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US11626070B2 (ko)
KR (1) KR20220088602A (ko)
CN (1) CN114648958A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975581B1 (ko) 2012-08-21 2019-09-11 삼성디스플레이 주식회사 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치
KR102050581B1 (ko) 2013-06-21 2019-12-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102437179B1 (ko) 2017-12-06 2022-08-26 엘지디스플레이 주식회사 전계발광표시장치
KR102522535B1 (ko) * 2017-12-11 2023-04-17 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR102532972B1 (ko) 2017-12-29 2023-05-16 엘지디스플레이 주식회사 표시장치의 보상 방법 및 보상값 저장부를 포함하는 표시장치
KR20200072635A (ko) 2018-12-12 2020-06-23 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102653577B1 (ko) 2018-12-19 2024-04-03 엘지디스플레이 주식회사 유기발광 표시장치와 그의 픽셀 보상 방법
KR20200085976A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 주사 구동부
KR20220060291A (ko) * 2020-11-04 2022-05-11 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20220085927A (ko) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 주사구동부 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US11626070B2 (en) 2023-04-11
CN114648958A (zh) 2022-06-21
US20220199019A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
CN108399892B (zh) 像素以及具有像素的显示设备
US11694627B2 (en) Scan driver and display device
CN112771602A (zh) 显示装置
US11380265B2 (en) Scan driver and display device including the same
KR102372054B1 (ko) 표시 장치 및 화소
KR102490147B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US11257431B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
KR102586439B1 (ko) 부분 구동 모드를 지원하는 유기 발광 표시 장치
KR20170078891A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US11551604B2 (en) Scan driver and display device
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20220014374A (ko) 데이터-스캔 통합 칩을 포함하는 표시 장치
KR102570760B1 (ko) 고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치
KR20220088602A (ko) 센싱 동작을 수행하는 유기 발광 표시 장치
US11592859B2 (en) Gate clock generator and display device
US11961455B2 (en) Pixel circuit and display device having the same
US20230252935A1 (en) Pixel circuit and display device having the same
KR20230153566A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230143252A (ko) 센싱 회로, 표시 장치, 및 센싱 회로의 구동 방법
KR20230086846A (ko) 발광 드라이버 및 표시 장치
KR20240003014A (ko) 표시 장치 및 이의 구동 방법