KR20220074838A - Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법 - Google Patents

Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법 Download PDF

Info

Publication number
KR20220074838A
KR20220074838A KR1020220062964A KR20220062964A KR20220074838A KR 20220074838 A KR20220074838 A KR 20220074838A KR 1020220062964 A KR1020220062964 A KR 1020220062964A KR 20220062964 A KR20220062964 A KR 20220062964A KR 20220074838 A KR20220074838 A KR 20220074838A
Authority
KR
South Korea
Prior art keywords
plasma
substrate
reactant
silicon
film
Prior art date
Application number
KR1020220062964A
Other languages
English (en)
Other versions
KR102528331B1 (ko
Inventor
마크 샐리
데이비드 톰슨
토마스 니슬리
바스카 죠티 부얀
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220074838A publication Critical patent/KR20220074838A/ko
Application granted granted Critical
Publication of KR102528331B1 publication Critical patent/KR102528331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실리콘 전구체, 및 알칸올아민과 아민 반응물의 혼합물 및 임의적 플라즈마에 대한 순차적 노출을 포함하는 SiCON 막을 형성시키는 방법이 기술된다. 임의적인 플라즈마 노출과 함께 실리콘 전구체 및 에폭사이드에 대한 순차적인 노출을 포함하는 실리콘-함유 막을 형성시키는 방법이 또한 기술된다.

Description

Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법{METHODS OF DEPOSITING SiCON WITH C, O AND N COMPOSITIONAL CONTROL}
본 발명은 일반적으로, 박막들을 증착시키는 방법들에 관한 것이다. 특히, 본 발명은 탄소, 산소 및 질소를 갖는 실리콘 함유 막들을 증착시키는 방법들에 관한 것이다.
낮은 유전상수(k) 실리콘-기반 막들은 종종 마이크로일렉트로닉스(microelectronics)의 제작에서 사용된다. 저 k 막들에 대한 하나의 적용은 낮은 습식 에칭률(1:100 HF에서 ~0 Å/분) 및 ~4.2의 k 값을 갖는 스페이서(spacer)로서이다. 스페이서 물질은 또한 중간정도의 O2 플라즈마(예를 들어, ~2KW 원격 플라즈마(remote plasma))에 노출된 후에 낮은 습식 에칭률을 가질 수 있다.
역사적으로, 실리콘-기반 저 k 막들은 로 챔버(furnace chamber)에서 ALD에 의해 증착되었다. 선택된 막 성질들을 달성하기 위하여, 막은 종종 로 챔버에서 500℃ 초과의 온도들에서 증착된다. 각 칩 노드(chip node)와 함께 계속 감소하는 열적 예산들(thermal budgets)과 관련하여, 500℃ 미만의 온도들에서 저 k 막들을 증착시키는 방법들이 요구되고 있다.
통상적인 산화 소스들(예를 들어, H2O 또는 O2)을 사용하여 원자층증착(ALD)에 의한 SiCO 막들의 증착은 대부분의 탄소를 산화시켜, 낮은 탄소 함량을 갖는 막을 형성시킨다. 약 10% 초과의 탄소 수준들은 에칭률들을 급격하게 감소시킬 수 있고, 또한, 막의 유전 상수를 감소시키는데 도움을 줄 수 있다. 이에 따라, 비교적 높은 탄소 함량을 갖는 저 k 막들을 증착시키는 방법들이 당해 분야에서 요구되고 있다.
본 발명의 하나 이상의 구체예들은 실리콘-함유 막을 증착시키는 방법들에 관한 것이다. 본 방법들은 실리콘 전구체 및 반응물에 기판 표면을 순차적으로 노출시키는 것을 포함한다. 반응물은 에폭사이드 또는 알코올 중 하나 이상을 포함한다.
본 발명의 추가적인 구체예들은 실리콘-함유 막을 증착시키는 방법들에 관한 것이다. 표면을 갖는 기판은 가공 챔버(processing chamber)에 정위된다. 기판의 표면은 실릴아민을 포함하고 실질적으로 할로겐 원자들을 포함하지 않는 실리콘 전구체에 노출된다. 미반응된 실리콘 전구체는 기판의 표면으로부터 퍼징된다. 기판의 표면은 실리콘-함유 막을 형성시키기 위해, 본질적으로 에폭사이드를 포함하고 실질적으로 질소 원자들을 포함하지 않는 반응물에 노출된다. 에폭사이드는 하기 구조들 중 하나 이상에 의해 표현되는 구조를 갖는다:
Figure pat00001
[상기 식에서, 각 R은 독립적으로 H, C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란이다] 또는
Figure pat00002
[상기 식에서, R은 C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란이다]. 미반응된 반응물은 기판의 표면으로부터 퍼징된다. 실리콘 전구체에 대한 노출, 미반응된 실리콘 전구체의 퍼징, 반응물에 대한 노출 및 미반응된 반응물의 퍼징은 소정 두께를 갖는 실리콘-함유 막을 형성시키기 위해 반복된다.
본 발명의 다른 구체예들은 실리콘-함유 막을 증착시키는 방법들에 관한 것이다. 표면을 갖는 기판은 가공 챔버의 제1 공정 영역(process region)에 정위된다. 기판의 표면은 제1 공정 영역에서 실릴아민을 포함하는 실리콘 전구체에 노출된다. 기판은 가스 커튼(gas curtain)을 통해 가공 챔버의 제2 공정 영역으로 측면 이동된다. 가스 커튼은 기판의 표면으로부터 미반응된 실리콘 전구체를 퍼징시킨다. 기판의 표면은 실리콘-함유 막을 형성시키기 위해 가공 챔버의 제2 공정 영역에서 반응물에 노출된다. 반응물은 에폭사이드를 포함하고, 실질적으로, 할로겐 또는 질소 원자들을 지니지 않는다. 에폭사이드는 하기 구조들에 의해 표현되는 구조를 갖는다:
Figure pat00003
[상기 식에서, 각 R은 독립적으로 H, C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란이다] 또는
Figure pat00004
[상기 식에서, R은 C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란이다]. 반응물은 Ar 중 25% H2를 포함하는 반응물 플라즈마를 추가로 포함한다. 기판은 가스 커튼을 통해 가공 챔버의 제3 공정 영역으로 측면 이동된다. 가스 커튼은 기판의 표면으로부터 미반응된 반응물을 퍼징시킨다. 기판의 표면은 임의적으로 가공 챔버의 제3 영역에서 플라즈마에 노출되고 가스 커튼을 통해 가공 챔버의 제3 영역으로부터 측면 이동된다. 플라즈마는 분자 기준으로 약 5% 이상의 수소를 갖는 아르곤을 포함한다. 제1 공정 영역, 제2 공정 영역, 및 임의적으로, 제3 공정 영역에 대한 노출은 소정 두께를 갖는 실리콘-함유 막을 성장시키기 위해 반복된다. 실리콘-함유 막은 원자 기준으로 약 10% 초과의 탄소를 포함하며, 실리콘-함유 막은 약 0.1 이하의 습식 에칭률 비율을 갖는다.
본 발명의 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 이의 구체예들을 참조로 하여 이루어질 수 있는데, 이러한 구체예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 구체예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 구체예들을 허용할 수 있기 때문이다.
도 1은 본 발명의 하나 이상의 구체예에 따른 공정 시퀀스(process sequence)의 개략적 도식(schematic representation)을 도시한 것이다.
도 2는 본 발명의 하나 이상의 구체예에 따른 공정 시퀀스의 개략적 도식을 도시한 것이다.
도 3은 본 발명의 하나 이상의 구체예에 따른 공정 시퀀스의 개략적 도식을 도시한 것이다.
도 4는 본 발명의 하나 이상의 구체예에 따른 공정 시퀀스의 개략적 도식을 도시한 것이다.
본 발명의 여러 예시적인 구체예들을 기술하기 전에, 본 발명이 하기 설명에 기술된 구조 또는 공정 단계들의 세부사항들로 제한되지 않는 것으로 이해될 것이다. 본 발명은 다른 구체예들일 수 있고 다양한 방식들로 실행되거나 수행될 수 있다. 또한, 본 발명의 착물들 및 리간드들이 특정 입체화학을 갖는 구조식들을 이용하여 본원에서 예시될 수 있는 것으로 이해될 것이다. 이러한 예시들은 단지 일 예들로서 의도되는 것으로서, 기술된 구조를 임의 특정 입체화학으로 제한하는 것으로 해석되지 않도록 의도된다. 오히려, 예시된 구조들은 명시된 화학식을 갖는 이러한 모든 착물들 및 리간드들을 포함하도록 의도된다.
본원에서 사용되는 제작 공정 동안에 그 위에 막 가공이 수행되는 임의 기판 또는 기판 상에 형성된 금속 표면을 지칭한다. 예를 들어, 그 위에 가공이 수행될 수 있는 기판 표면은 적용에 따라 실리콘, 실리콘 옥사이드, 변형된 실리콘(strained silicon), 절연체 상 실리콘(silicon on insulator; SOI), 탄소 도핑 실리콘 옥사이드들, 실리콘 니트라이드, 도핑된 실리콘, 게르마늄,갈륨 아르세나이드, 유리, 사파이어와 같은 물질들, 및 금속들, 금속 니트라이드들, 금속 합금들과 같은 임의 다른 물질들, 및 다른 전도성 물질들을 포함한다. 기판들은 비제한적으로, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 폴리싱, 에칭, 환원, 산화, 하이드록실화, 어닐링 및/또는 베이킹하기 위해 전처리 공정에 노출될 수 있다. 기판 자체의 표면 상에 직접적인 막 가공 이외에, 본 발명에서, 기술된 임의 막 가공 단계들이 또한, 하기에서 보다 상세히 기술된 바와 같이 기판 상에 형성된 하부층 상에서 수행될 수 있으며, 용어 "기판 표면"은 문맥이 지시하는 바와 같이, 이러한 하부층을 포함하는 것으로 의도된다. 이에 따라, 예를 들어, 막/층 또는 일부 막/층이 기판 표면 상에 증착된 경우에, 새로이 증착된 막/층의 노출된 표면은 기판 표면이 된다.
하나 이상의 구체예들에 따르면, 방법은 원자층 증착(ALD) 공정을 사용한다. 이러한 구체예들에서, 기판 표면은 전구체들(또는 반응성 가스들)에 순차적으로 또는 실질적으로 순차적으로 노출된다. 명세서 전반에 걸쳐 본원에서 사용되는 "실질적으로 순차적으로"는 대부분의 전구체 노출 기간이 보조-시약(co-reagent)에 대한 노출과 중첩되지 않지만, 일부 중첩(some overlap)이 존재할 수 있음을 의미한다. 본 명세서 및 첨부된 청구항들에서 사용되는 용어들 "전구체", "반응물", "반응성 가스" 등은 기판 표면과 반응할 수 있는 임의 가스 종들을 지칭하기 위해 교호적으로 사용된다.
원자층 증착(ALD)은 시간-도메인 공정(time-domain process) 또는 공간적 공정(spatial process) 중 어느 하나에 의해 수행될 수 있다. 시간-도메인 공정에서, 기판은 가공 챔버에서 제1 반응성 가스에 노출된다. 제1 반응성 가스는 가공 챔버로 제2 반응성 가스를 흘려 보내기 전에 가공 챔버로부터 제거되거나 퍼징된다. 단지 하나의 반응성 가스는 소정 시간에 가공 챔버에 존재한다. 공간적 ALD 공정에서, 다양한 반응성 가스들이 가공 챔버의 별도의 섹션들로 흘려 보내지며, 기판은 순차적 노출을 가능하게 하기 위해 상이한 섹션들 사이로 이동된다. 가공 챔버의 섹션들은 반응성 가스들의 가스상 혼합을 방지하거나 최소화하기 위하여 가스 커튼(예를 들어, 퍼지 가스 스트림들 및 배기 스트림들의 조합)에 의해 분리된다.
본 발명의 일부 구체예들은 유리하게, 500℃ 미만의 온도들에서 실리콘 함유 저 k 유전체 막들을 증착시키는 방법들을 제공한다. 일부 구체예들은 유리하게, 탄소, 산소 및 질소 조성물들을 갖는 저 k 실리콘-기반 막들을 제공하는 방법들을 제공한다. 하나 이상의 구체예들은 유리하게, 다양한 실릴할라이드들 또는 실록산 전구체들과 함께 유기 기반 시약들(예를 들어, 아민들, 알코올들 및 알칸올아민들)을 사용하여 실리콘-기반 유전체의 탄소, 산소 및 질소 함량을 조정하는 방법들을 제공한다.
일부 구체예들에서, 실리콘 옥시카보니트라이드로도 지칭되는 SiCON은 탄소 및 질소 소스로서 아민, 및 탄소, 질소 및 산소 소스로서 알칸올아민을 사용하여 증착된다. 도 1은 본 발명의 하나 이상의 구체예에 따른 공정(100)을 도시한 것이다. 105에서, 공정들을 위한 기판이 제공된다. 이와 관련하여 사용되는 용어 "제공된(provided)"은 기판이 적합한 가공 환경에(예를 들어, 가공 챔버 내에) 정위됨을 의미한다. 도 1에 도시된 펄스화 시퀀스(pulsing sequence)는 단지 하나의 가능한 방법의 예시로서, 이는 본 발명의 범위를 제한하는 것으로 고려되지 않을 것이다. 간단하게, 실릴-할라이드, 퍼지, 아민, 퍼지 및 임의적 플라즈마 활성화의 한 펄스(pulse)는 실릴-할라이드, 퍼지, 알칸올아민(탄소, 질소 및 산소 소스로서), 퍼지 및 임의적 플라즈마 활성화의 한 펄스로 이어진다.
공정(100)은 제1 서브-공정(110) 및 제2 서브-공정(150)을 갖는 것으로서 나타낼 수 있다. 제1 서브-공정(110)에서, 112에서, 기판은 실릴-할라이드 화합물에 노출된다. 적합한 실릴 할라이드 화합물들은 디클로로실란, 헥사클로로디실란, 트리클로로실란, 테트라클로로실란, 플루오라이드들, 브로마이드들, 요오다이드들, 및 이들의 조합들을 포함하지만, 이로 제한되지 않는다. 실릴-할라이드 전구체는 기판 표면과 반응할 수 있는 임의 적합한 실리콘 전구체를 포함할 수 있다. 실리콘-함유 전구체는 할로겐화되거나 할로겐화되지 않을 수 있다. 할로겐화된 전구체는 적어도 하나의 할로겐 원자가 실리콘 원자에 결합된 것을 의미한다. 적합한 실리콘 할라이드는 SiCl4, 모노클로로실란, 디클로로실란, 트리클로로실란, 실란, 디실란, 오가노실리케이트들, 아미노실란들 및 오가노실란들을 포함하지만, 이로 제한되지 않는다. 일부 구체예들에서, 실리콘-함유 전구체는 실리콘 할라이드를 본질적으로 포함한다. 이와 관련하여 사용되는 "실리콘 할라이드를 본질적으로 포함하다"는 가스 흐름이 표면 활성 성분으로서 실질적으로 단지 실리콘 할라이드를 함유하는 것을 의미한다. 다른 비-반응성 가스들, 예를 들어, 운반 가스들이 포함될 수 있다.
114에서, 실릴-할라이드에 대한 노출 후에, 공정 챔버, 또는 기판 표면에 인접한 영역에서는 미반응된 실릴-할라이드 및 부산물들이 퍼징된다. 퍼징(purging)은 가공 챔버로부터 모든 반응성 가스들을 제거함으로써 또는 가공 챔버의 특정 영역에서 실릴-할라이드를 분리시키는 가스 커튼을 통해 기판을 진행시킴으로써 달성될 수 있다. 적합한 퍼지 가스들은 질소, 아르곤, 헬륨, 수소, 및 이들의 혼합물들을 포함하지만, 이로 제한되지 않는다.
116에서, 기판은 아민에 노출된다. 적합한 아민들은 1차 아민들, 2차 아민들, 및 3차 아민들을 포함하지만, 이로 제한되지 않는다. 일부 구체예들에서, 아민들은
Figure pat00005
중 하나 이상을 포함한다. 일부 구체예들에서, 아민은 에틸렌 디아민(EDA)을 포함한다.
118에서, 기판 표면 또는 가공 챔버에서 미반응된 아민들 또는 반응 부산물들이 퍼징될 수 있다.
일부 구체예들에서, 플라즈마 활성화 단계는 실릴 할라이드를 화학 흡착시키기 위한 표면을 재활성화시키기 위해 사용될 수 있다. 하나 이상의 구체예들에서, 플라즈마 활성화 단계가 사용되지 않으며, 실릴 할라이드는 재활성화 없이 충분히 화학흡착될 수 있다. 120에서, 기판은 임의적 플라즈마 공정에 노출될 수 있다. 플라즈마 노출은 아민에 대한 노출과 함께 또는 별도의 공정 단계로서 일어날 수 있다. 일부 구체예들에서, 플라즈마 노출 또는 후속 퍼지(122)가 존재하지 않는다. 하나 이상의 구체예들에서, 플라즈마는 최종 막의 일부가 되지 않는 종들을 포함한다. 예를 들어, 아르곤 플라즈마는 저 k 막을 형성시키기 위해 표면 종들과 반응하는데 충분한 에너지를 제공할 수 있다. 일부 구체예들에서, 최종 막 중에 실질적으로 아르곤 원자들이 존재하지 않는데, 이는 막 중에 1 원자% 미만의 아르곤 원자들(또는 다른 불활성 원자들)이 존재함을 의미한다. 일부 구체예들에서, 플라즈마는 Ar, He, N2, Ar/He, Ar/N2, Ne, Kr 또는 Xe 중 하나 이상을 포함한다.
플라즈마 노출은 임의 적합한 온도, 주파수, 압력 및 출력에서 일어날 수 있다. 일부 구체예들에서, 플라즈마의 주파수는 2 MHz, 13.56 MHz, 40 MHz, 60 MHz, 100 MHz, 2 MHz 미만 또는 100 MHz 초과 중 하나 이상이다. 일부 구체예들에서, 플라즈마의 주파수는 약 13.56 MHz이다. 다양한 구체예들의 플라즈마 출력은 약 25 와트 내지 약 500 와트, 또는 또는 약 50 와트 내지 약 400 와트, 또는 약 150 와트 내지 약 350 와트, 또는 약 200 와트 내지 약 300 와트의 범위이다. 일부 구체예들의 플라즈마 노출 기간은 약 2초 내지 약 30초의 범위, 또는 약 5초 내지 약 15초 범위이다.
임의적 플라즈마 노출(120) 및 퍼지(122) 후에, 제1 서브-공정(110)은 결정(decision)(130)에 도달한다. 결정(130)에서, 제1 서브-공정(110)이 반복될 수 있거나, 제2 서브-공정(150)이 수행될 수 있다. 제1 서브-공정(110)은 제2 서브-공정(150)으로 이동하기 전에 임의 수의 횟수로 반복될 수 있다. 제1 서브-공정(110) 및 제2 서브-공정(150)은 서로 엇갈리거나 역전될 수 있다.
제2 서브-공정(150)에서, 기판은 다시, 152에서 실릴-할라이드에 노출된다. 제2 서브-공정(150)에서 실릴-할라이드 노출은 제1 서브-공정(110)의 것과 동일한 실릴-할라이드 또는 상이한 실릴-할라이드일 수 있다. 실릴-할라이드에 대한 노출 후에, 기판 또는 공정 챔버는 154에서 퍼징될 수 있다.
156에서, 기판은 알칸올아민에 노출될 수 있다. 적합한 알칸올아민들은
Figure pat00006
을 포함하지만, 이로 제한되지 않는다. 일부 구체예들에서, 알칸올아민은 에탄올아민(ETA)을 포함한다.
158에서, 공정 챔버 또는 기판 표면에서는 다시, 미반응된 알칸올아민들 또는 반응 부산물들이 퍼징된다. 일부 구체예들에서, 플라즈마 활성화 단계는 실릴 할라이드를 화학흡착시키기 위한 표면을 재-활성화시키기 위해 사용될 수 있다. 하나 이상의 구체예들에서, 플라즈마 활성화 단계가 사용되지 않으며, 실릴 할라이드는 재-활성화 없이 충분히 화학흡착될 수 있다. 160 및 162 각각에서, 기판은 임의적 플라즈마에 노출되고 후속 퍼징될 수 있다. 플라즈마 노출은 제1 서브-공정의 것과 동일하거나 상이할 수 있다.
170에서, 제2 서브-공정(150)이 완료되며, 제2 서브-공정(150)을 반복하기 위한 결정이 이루어진다. 제2 서브-공정(150)은 임의적 후-공정(180)으로 이동하기 전에 임의 적합한 수의 횟수로 반복될 수 있다. 일부 구체예들에서, 제2 서브-공정(150)을 완료한 후에, 제1 서브-공정(110)이 수행된다.
막의 탄소, 질소 및 산소 함량은 제1 서브-공정(110) 및 제2 서브-공정(150)이 수행되는 횟수를 조절함으로써 조정될 수 있다. 추가적으로, 막의 함량은 제1 서브-공정(110) 및 제2 서브-공정(150)의 순서(order) 및 시퀀스(sequence)를 변경시킴으로써 조정될 수 있다.
하나 이상의 구체예들에서, 증착은 약 23℃ 내지 약 550℃ 범위의 온도에서 수행된다. 일부 구체예들에서, 증착은 약 500℃, 450℃, 400℃, 350℃, 300℃, 250℃, 200℃, 150℃, 125℃, 또는 100℃ 이하의 온도에서 수행된다.
도 2는 단일 서브-공정(210)이 사용되는 공정(200)의 다른 구체예를 도시한 것이다. 도 2에 예시된 구체예는 탄소, 질소 및 산소 조성 조절을 함께 ALD에 의한 SiCON의 증착을 가능하게 할 수 있다. 조성을 조절하기 위하여, 아민 및 알칸올아민은 단일 전구체 노출에서 혼합될 수 있다. 아민 및 알칸올아민은 가공 챔버에 또는 가공 챔버 내에 도입 전에 존재할 수 있다. 공정(200)에 도시된 펄스 시퀀스는 가공을 위한 적합한 위치 또는 상황(situation)에 기판을 제공하면서 205에서 개시한다.
212에서, 기판은 기판 표면 상에 실릴-할라이드를 화학흡착시키기 위해 실릴 할라이드 전구체에 노출된다. 실릴 할라이드 노출 후에, 214에서, 공정 챔버 또는 기판 표면에서 미반응된 실릴 할라이드 및 공정 부산물들이 퍼징된다.
216에서, 아민 및 알칸올아민은 동시에 기판에 도입된다. 전구체 플럭스 비율(알칸올아민/아민)은 최종 막의 탄소, 질소 및 산소 조성, 습식 에칭률 및/또는 k 값을 변경시키기 위해 조정될 수 있다. 일부 구체예들에서, 알칸올아민/아민 비는 약 10:1 내지 약 1:10의 범위, 또는 약 5:1 내지 약 1:5의 범위, 또는 약 4:1 내지 약 1:4의 범위, 또는 약 3:1 내지 약 1:3의 범위, 또는 약 2:1 내지 약 1:2의 범위, 또는 약 1:1.5 내지 약 1.5:1의 범위, 또는 약 1:1, 또는 약 1.1:1, 또는 약 1.2:1, 또는 약 1.3:1 또는 약 1.4:1 또는 약 1.5:1, 또는 약 1:1.1, 또는 약 1:1.2, 또는 약 1:1.3, 또는 약 1:1.4 또는 약 1:1.5이다.
218에서, 공정 챔버 또는 기판 표면에서는 불활성 퍼지 가스를 사용하여 미반응된 아민 및 알칸올 아민 및 반응 부산물들가 퍼징된다. 퍼징은 가공 챔버로부터 모든 반응성 가스들을 제거함으로써 또는 가공 챔버의 특정 영역을 분리시키는 가스 커튼을 통해 기판을 진행시킴으로서 달성될 수 있다. 적합한 퍼지 가스들은 질소, 아르곤, 헬륨, 수소, 및 이들의 혼합물들을 포함하지만, 이로 제한되지 않는다.
일부 구체예들에서, 플라즈마 활성화 단계는 실릴 할라이드를 화학흡착시키기 위해 표면을 재-활성화시키기 위해 사용될 수 있다. 하나 이상의 구체예들에서, 플라즈마 활성화 단계가 사용되지 않으며, 실릴 할라이드는 재-활성화 없이 충분히 화학흡착시킬 수 있다. 220에서, 기판은 임의적 플라즈마 공정에 노출될 수 있다. 플라즈마 노출은 아민에 대한 노출과 함께 또는 별도의 공정 단계로서 일어날 수 있다. 일부 구체예들에서, 플라즈마 노출 또는 후속 퍼지(222)가 존재하지 않는다. 플라즈마 종들 및 조건들은 도 1의 구체예와 관련하여 기술된 것과 동일할 수 있다. 일부 구체예들에서, 플라즈마는 Ar, He, N2, Ar/He, Ar/N2, Ne, Kr 또는 Xe 중 하나 이상을 포함한다. 일부 구체예들에서, 플라즈마의 주파수는 2 MHz, 13.56 MHz, 40 MHz, 60 MHz, 100 MHz, 2 MHz 미만 또는 100 MHz 초과 중 하나 이상이다. 일부 구체예들에서, 플라즈마의 주파수는 약 13.56 MHz이다. 다양한 구체예들의 플라즈마 출력은 약 25 와트 내지 약 500 와트, 또는 약 50 와트 내지 약 400 와트, 또는 약 150 와트 내지 약 350 와트 또는 약 200 와트 내지 약 300 와트의 범위이다. 일부 구체예들의 플라즈마 노출 시간은 약 2초 내지 약 30초의 범위, 또는 약 5초 내지 약 15초의 범위이다.
임의적 플라즈마 노출(220) 및 퍼지(222) 후에, 결정 포인트(230)에 도달한다. 막의 두께가 사전결정된 두께에 도달하는 경우에, 공정은 임의적 후-공정(240) 앞으로 이동할 수 있다. 막이 사전결정된 두께를 갖지 않는 경우에, 서브-공정(210)은 막의 두께를 증가시키기 위해 반복될 수 있다. 서브-공정(210)은 사전결정된 두께를 갖는 막을 증착시키기 위해 임의 적합한 횟수로 반복될 수 있다.
일부 구체예들에서, SiCO 막은 질소 없이 증착된다. SiCO의 증착을 위하여, 아민은 알코올로 대체될 수 있다. 적합한 알코올들은
Figure pat00007
를 포함하지만, 이로 제한되지 않는다.
일부 경우들에서, 산소-함유 분자, 예를 들어, 알칸올 아민, 알코올, 오존, 물, 산소 플라즈마 또는 산소를 사용할 때, 막의 산화는 제어하기 어렵고, 너무 많은 산소가 막에 도입될 수 있다. 본 발명자들은 놀랍게도, 실리콘 및 산소 소스로서 할라이드-기반 실록산들의 사용이 막의 산소 함량에 대한 개선된 조절을 제공할 수 있다는 것을 발견하였다. 실록산 전구체들은 최종 막의 유사한 Si:O 비로 바뀌어질 수 있는 상대적 Si:O 비를 갖는다. 본 발명자들은 실록산이 최종 막의 산소 함량을 약 5 내지 20 원자% 범위 내이도록 조절하기 위해 선택될 수 있다는 것을 발견하였다. 일부 구체예들에서, 최종 막은 산소를 포함하고, 약 30 원자%, 25 원자%, 20 원자%, 15 원자%, 10 원자% 또는 5 원자% 이하의 산소를 갖는다. 적합한 실릴 할라이드-기반 실록산들을 위한 몇몇 일반식들은 하기 (A) 내지 (D)를 포함한다:
Figure pat00008
상기 식에서, n은 0 내지 5이며, 각 X는 독립적으로 F, Cl, Br 또는 I이다. 하나 이상의 구체예들에서, 실록산은 Cl3Si-O-SiCl3(헥사클로로디실록산; HCDSO) 또는 Cl3Si-O-SiCl2-O-SiCl3(옥타클로로트리실록산; OCTSO)을 포함한다.
Figure pat00009
상기 식에서, n은 1 내지 5이며, 각 X는 독립적으로 F, Cl, Br 또는 I이다. 하나 이상의 구체예들에서, 실록산은 n이 1이고 각 X가 염소인 화학식 (B)의 화합물을 포함한다.
Figure pat00010
상기 식에서, n은 1 내지 4이며, 각 X는 독립적으로 F, Cl, Br 또는 I이다.
일부 구체예들에서, 실록산은 4원 내지 12원 고리를 갖는 고리화된 화합물이다. 할로겐들은 독립적으로, F, Cl, Br 또는 I로부터 선택될 수 있다. 6원 고리 실록산의 적합한 예는 화학식 (D)로서 나타낸다. 당업자는, 염소들이 독립적으로 다른 할로겐으로 치환될 수 있는 것으로 이해할 것이다.
Figure pat00011
도 3은 공정 300의 다른 구체예를 도시한 것이다. 305에서, 기판은 적합한 가공 환경에서 증착을 위한 조건에 제공된다. 단일의 서브-공정(310)이 예시되고, 탄소, 질소 및 산소 조성 조절과 함께 SiCON 막들을 증착시킬 수 있다.
312에서, 기판은 기판 표면 상에 전구체를 화학흡착시키기 위해 할라이드-기반 실록산 전구체에 노출된다. 실록산 전구체는 임의 적합한 압력 및 온도에서, 임의 적합한 시간 길이 동안에 기판 표면에 노출될 수 있다. 일부 구체예들에서, 실록산 전구체는 약 0.25초 내지 약 5초, 또는 약 0.5초 내지 약 2초 범위의 시간 동안 기판에 노출된다. 일부 구체예들에서, 실록산의 압력은 약 0.5 Torr 내지 약 5 Torr, 또는 약 1 Torr 내지 약 4 Torr의 범위 또는 약 1.1 Torr이다. 일부 구체예들의 가공 온도는 약 150℃ 내지 약 500℃, 또는 약 200℃ 내지 약 400℃, 또는 약 230℃ 내지 약 340℃, 또는 약 290℃의 범위이다.
실록산 전구체에 대한 노출 후에, 314에서, 공정 챔버 또는 기판 표면에서는 미반응된 전구체 및 가공 부산물들이 퍼징된다. 퍼지 시간은 임의 적합한 시간 길이일 수 있다. 예를 들어, 퍼지 시간은 약 2초 내지 약 20초의 범위, 또는 약 5초 내지 약 10초의 범위일 수 있다.
316에서, 기판은 막에 질소 및/또는 탄소를 도입하기 위해 아민에 노출된다. 탄소는 실록산 전구체의 일부로서 또는 아민과 함께 또는 추가적인 화학물질 노출(미도시됨)을 통해 막에 도입될 수 있다. 아민이 기판 표면과 반응한 후에, 318에서, 공정 챔버 또는 기판 표면에서는 불활성 퍼지 가스를 사용하여 미반응된 아민 또는 반응 부산물들이 퍼징된다. 퍼징은 가공 챔버로부터 모든 반응성 가스들을 제거함으로써 또는 가공 챔버의 특정 가공 영역을 분리시키는 가스 커튼을 통해 기판을 진행시킴으로써 달성될 수 있다. 적합한 퍼지 가스들은 질소, 아르곤, 헬륨, 수소, 및 이들의 혼합물들을 포함하지만, 이로 제한되지 않는다.
일부 구체예들에서, 플라즈마 활성화 단계는 후속 실록산 노출을 위해 표면을 재-활성화시키기 위해 사용될 수 있다. 하나 이상의 구체예들에서, 플라즈마 활성화 단계가 사용되지 않으며, 실록산은 재-활성화 없이 충분히 화학흡착시킬 수 있다. 320에서, 기판은 임의적 플라즈마 공정에 노출될 수 있다. 플라즈마 노출은 아민에 대한 노출과 함께 또는 별도의 공정 단계로서 일어날 수 있다. 일부 구체예들에서, 플라즈마 노출 또는 후속 퍼지(322)가 존재하지 않는다. 플라즈마 종들 및 조건들은 도 1의 구체예와 관련하여 기술된 것들과 동일할 수 있다. 일부 구체예들에서, 플라즈마는 Ar, He, N2, Ar/He, Ar/N2, Ne, Kr 또는 Xe 중 하나 이상을 포함한다. 일부 구체예들에서, 플라즈마의 주파수는 2 MHz, 13.56 MHz, 40 MHz, 60 MHz, 100 MHz, 2 MHz 미만 또는 100 MHz 초과 중 하나 이상이다. 일부 구체예들에서, 플라즈마의 주파수는 약 13.56 MHz이다. 다양한 구체예들의 플라즈마 출력은 약 25 와트 내지 약 500 와트, 또는 약 50 와트 내지 약 400 와트, 또는 약 150 와트 내지 약 350 와트 또는 약 200 와트 내지 약 300 와트의 범위이다. 일부 구체예들의 플라즈마 노출 시간은 약 2초 내지 약 30초의 범위, 또는 약 5초 내지 약 15초의 범위이다.
임의적 플라즈마 노출(320) 및 퍼지(322) 후에, 결정 포인트(330)에 도달한다. 막의 두께가 사전결정된 두께에 도달하는 경우에, 공정은 임의적 후-공정(340) 앞으로 이동할 수 있다. 막이 사전결정된 두께를 갖지 않는 경우에, 서브-공정(310)은 막의 두께를 증가시키기 위해 반복될 수 있다. 서브-공정(310)은 사전결정된 두께를 갖는 막을 증착시키기 위해 임의 적합한 횟수로 반복될 수 있다.
본 발명의 일부 구체예들은 막이 가공 챔버 내의 상이한 공정 영역들 사이로 기판을 이동시킴으로써 형성되는 공간 원자층 증착 챔버에서 일어난다. 상이한 공정 영역들은 퍼지 가스 스트림들 및 배기 스트림들의 조합을 포함하는 가스 커튼들에 의해 분리된다. 일부 구체예들에서, 기판은 가공 챔버의 제1 공정 영역 내에 정위된다. 제1 공정 영역에서, 기판 표면은 실록산 전구체에 노출된다. 기판은 이후에, 가스 커튼을 통해 가공 챔버의 제2 공정 영역으로 측면 이동된다. 가스 커튼은 기판의 표면으로부터 미반응된 실록산 전구체를 퍼징시킨다. 제2 공정 영역에서, 기판 표면은 SiCON 막을 형성시키기 위해 아민에 노출된다. 기판은 이후에, 다른 가스 커튼을 통해 가공 챔버의 상이한 부분으로 측면 이동될 수 있다. 가스 커튼은 기판의 표면으로부터 미반응된 아민을 퍼징시킨다.
기판은 플라즈마 재-활성화를 위해 가공 챔버의 제3 공정 영역으로 또는 실록산에 대한 반복된 노출을 위해 다른 제1 공정 영역으로 이동될 수 있다. 플라즈마 재-활성화는 제3 공정 영역 및/또는 제4 공정 영역에서 일어날 수 있다. 기판은 다양한 공정 영역들에 대한 노출을 반복하기 위해 또는 증착을 완료하기 위해 제3 공정 영역으로부터 다른 가스 커튼을 통해 측면 이동될 수 있다. 일부 구체예들에서, 가공 챔버는 하나 초과의 제1 공정 영역, 제2 공정 영역 및 제3 공정 영역을 포함하며, 기판은 사전결정된 두께의 막을 증착시키기 위해 공정 영역들 사이로 순환될 수 있다. 당업자는 도 1 내지 도 3에 도시된 공정이 또한 상이한 반응성 가스들이 공정 챔버의 별도의 공정 영역들로 유입되는 공간 ALD 챔버에서 수행될 수 있는 것으로 이해할 것이다.
EDA 및 ETA 및 헥사클로로디실란을 사용한 SiCON의 ALD
도 2에 따른 펄스 시퀀스(pulse sequence)는 헥사클로로디실란(HCDS), 에틸렌 디아민(EDA) 및 에탄올아민(ETA)와 함께 이용되었으며, 여기서, 각 단계는 10s Ar 퍼지에 의해 분리된다. HCDS 및 EDA+ETA에 대한 펄스 길이들은 0.5s이다. Ar 플라즈마는 5s의 총 펄스 시간 동안 100W의 출력을 갖는다. 총 200회 사이클들이 수행되었으며, 온도는 350℃이었다.
탄소, 질소 및 산소 함량을 조정하는 능력을 평가하기 위하여, 단지 EDA(Chem A)로 출발하여 단지 ETA가 사용될 때까지 ETA 농도(Chem B)를 서서히 증가시키면서 전구체 비율을 변경시켰다. 단지 Chem A(단지 EDA)와 관련하여 SiCN에 해당하는 공명이 관찰되었으며, ETA/EDA 전구체 비율(A/B)이 증가함에 따라, Si-C/SiN 피크(peak)들은 Si-O 영역 쪽으로 이동하였는데, 이는 O 도입이 일어남을 나타내는 것이다. 표 1은 상술된 바와 같이 증착된 막들에 해당하는 XPS 데이타를 도시한 것이다. 데이타에 따르면, ETA/EDA 비율이 증가함에 따라, 산소 수준들이 증가하였으며, 질소가 감소되었는데, 이는 ETA/EDA 비율을 변경시킴으로써 조성을 조정하는 것이 가능함을 나타내는 것이다.
표 1
Figure pat00012
EDA와 함께 헥사클로로디실록산 및 옥타클로로트리실록산을 사용하여 SiCON의 증착
도 3에 도시된 펄스 시퀀스를 실록산 전구체로서 헥사클로로디실록산(HCDSO) 또는 옥타클로로트리실록산(OCTSO) 중 어느 하나를, 및 아민으로서 EDA를 사용하여 수행하였다. 반응기 압력은 ~3 내지 5T이었으며, 기판 온도는 ~350℃이었다. HCDSO 및 OCTSO를 실온에서 유지시키고, 1s 동안 펄스화시키고, EDA를 또한 실온에서 유지시키고, 0.5s 동안 펄스화시켰다. 5s 아르곤 플라즈마 활성화 단계를 사용하였으며, 플라즈마 출력을 200W에서 유지시켰다.
표면을 재활성화시키기 위해 플라즈마가 사용되지 않았을 때, 성장 속도가 0.11 Å/사이클까지 떨어지는 것으로 관찰되었다. 100 내지 300W의 플라즈마 출력에서, 관찰된 성장 속도는 두 개의 실리콘 전구체들 모두에 대하여 ~0.25 Å/사이클이었다.
표 2는 HCDSO 및 OCTSO를 사용하여 증착된 막들에 대하여 1% HF 중 열적 실리콘 옥사이드에 대해 측정된 습식 에칭률 비(etch rate ratio, WERR) 및 XPS 데이타를 도시한 것이다. 데이타는, 전구체에서 O/Si 비율이 증가함에 따라 C 및 N이 감소하였으며 O가 약간 증가한 것으로 나타났다. 두 개의 전구체들 모두의 사용은 k를 감소시키고 1% HF 중 습식 에칭률(WER)을 비교적 높게 유지시키도록 조절할 수 있게 비교적 낮은 산소 농도(8 내지 12%)를 야기시켰다. 통상적인 O 소스들(O2, H2O, 오존, O2 플라즈마)을 사용하여 산소 함량을 30% 미만의 값으로 조절하는 것은 매우 어렵다. 심지어 에탄올아민 또는 알코올들과 같은 보다 낮은 산화 산소 소스들을 사용하여 최대 40 내지 50%의 산소 도입을 야기시킬 수 있다. 200W의 출력으로 증착된 막들에 대한 WERR들은 HCDSO 및 OCTSO에 대해 ~0.08이다. 이에 따라, 보다 낮은 WER을 유지시키면서 보다 많은 산소가 막에 도입될 수 있는 것으로 확인되었다.
표 2
Figure pat00013
다양한 조건 하에서 실록산으로서 HCDSO 및 아민으로서 EDA로 실험을 수행하였다. 펄스 트레인(pulse train)은 HCDSO/ 10s 퍼지/ 0.5s EDA/ 10s 퍼지/ 10s Ar 플라즈마/ 10s 퍼지이었다. Å/사이클 단위의 사이클 당 성장(GPC) 및 열적 옥사이드에 대한 습식 에칭률 비(1% HF 중)는 다양한 파라미터에 따라 나타난다. 표 3은 1.1 Torr의 압력 및 340℃의 기판 온도에서 200W 아르곤 플라즈마를 이용하여 공정 트레인(process train)에 대한 HCDSO 펄스 시간을 비교한 데이타를 나타낸 것이다. 표 4는 4 Torr의 압력 및 340℃의 기판 온도에서 200W 아르곤 플라즈마를 이용하여 1초 HCDSO의 공정 트레인에 대한 HCDSO 압력을 비교한 데이타를 나타낸 것이다. 표 5는 1.1 Torr의 압력에서 200W 아르곤 플라즈마를 이용하여 1초 HCDSO의 공정 트레인에 대한 공정 온도를 비교한 데이타를 나타낸 것이다. 표 6은 1.1 Torr의 압력 및 340℃의 기판 온도에서 200W 아르곤 플라즈마를 이용하여 공정 트레인에 대한 퍼징 동안의 시간을 비교한 데이타를 나타낸 것이다.
표 3
Figure pat00014
표 4
Figure pat00015
표 5
Figure pat00016
표 6
Figure pat00017
플라즈마 재-활성화 단계를 펄스 트레인 HCDSO/ 10s 퍼지/ 0.5s EDA/ 10s 퍼지/ 10s Ar 플라즈마/ 10s 퍼지에 대해 연구하였다. 표 7은 4 Torr 및 340℃에서 200 사이클들의 공정 동안 플라즈마 출력에 따른 사이클 당 성장 및 습식 에칭률 비를 나타낸 것이다. 표 8은 4 Torr 및 340℃에서 200 사이클들의 공정 동안 플라즈마 기간에 따른 사이클 당 성장 및 습식 에칭률 비를 나타낸 것이다.
표 7
Figure pat00018
표 8
Figure pat00019
플라즈마 재-활성화 단계의 조성을 HCDSO/ 10s 퍼지/ 0.5s EDA/ 10s 퍼지/ 10s Ar + H2 플라즈마/ 10s 퍼지의 펄스 트레인에 대해 연구하였다. 공정 조건은 사이클 당 성장 및 습식 에칭률 비들을 변화시켰다. 표 9 및 표 10은 25:75 H2:Ar의 혼합물, 50:50 H2:Ar의 혼합물, 및 75:25 H2:Ar의 혼합물에 대한 데이타를 나타낸 것이다.
표 9
Figure pat00020
표 10
Figure pat00021
표 11은 1s HCDSO/ 10s 퍼지/ 0.5s EDA/ 10s 퍼지/ 10s 1:1 H2:Ar 플라즈마/ 10s 퍼지의 공정 트레인에 대한 플라즈마 전력에 따른 원소 조성 및 습식 에칭률 비에 대한 데이타를 나타낸 것이다.
표 11
Figure pat00022
OCTSO/ 10s 퍼지/ 0.5s EDA/ 10s 퍼지/ 10s Ar 플라즈마/ 10 s 퍼지를 포함하는 펄스 트레인을 다양한 조건 하에서 연구하였다. OCTSO 펄스 길이, 퍼지 시간 및 플라즈마 출력에 따른 사이클 당 성장 및 습식 에칭률 비를 표 12 내지 표 14에 각각 수집하였다.
표 12
Figure pat00023
표 13
Figure pat00024
표 14
Figure pat00025
HCDSO 및 OCTSO에 대한 펄스 당 나노그램 단위의 전구체 사용량을 동일한 펄스 트레인을 사용하여 연구하였다. HCDSO의 펄스 당 소비는 8.3 ng/펄스이다. OCTSO의 펄스 당 소비는 1.0 ng/펄스이다. OCTSO는 HCDSO에 비해 펄스 당 낮은 전구체를 사용하였고, 표 1 내지 표 14에 나타낸 바와 같이 유사한 막 성질들을 갖는다.
도 4는 실리콘-함유 막을 증착시키기 위해 에폭사이드 반응물이 사용된 본 발명의 다른 구체예를 도시한 것이다. 방법(400)은 다양한 실릴할라이드들, 실릴아미드들 또는 실록산 전구체들과 함께 C 및 O 소스로서 에폭사이드들을 사용하여 SiCO 및 SiCON 막들을 증착시키기 위한 열적 ALD 또는 PEALD 공정일 수 있다. 에폭사이드 기는 유리하게 약 150℃ 이상의 증착 온도에서 개환되기 쉬워서, SiOC 결합을 형성시키기 위해 SiN 또는 SiCl 결합에 직접 도입할 수 있다. 일부 구체예들은 유리하게, 탄소 풍부 막을 형성시키는, 막을 심각하게 산화시키지 않는 방법들을 제공한다.
본 발명의 하나 이상의 구체예들은 실리콘-함유 막을 증착시키는 방법들에 관한 것이다. 이러한 방법들은 기판 표면을 실리콘 전구체 및 반응물에 순차적으로 노출시키는 것을 포함한다.
일부 구체예들에서, C 및 O 소스로서 에폭사이드들, 알코올들, 디올들, 등과 같은 유기 분자, 및 Si 소스로서 실릴 할라이드(SiXxR4-x)[여기서, X는 F, Cl, Br, I이며, R은 H, 알킬 또는 아릴임](예를 들어, DCS, HCDS, TCS, SiCl4) 기반 분자들 또는 실릴 아미드(Si(NRR')xR"4-x[여기서, R, R' 및 R"는 H, 알킬 또는 아릴임, 예를 들어, BDEAS, BTBAS, TDMAS] 또는 실록산들(예를 들어, HCDSO, OCTSO)을 사용한 SiCO(N)의 ALD.
적합한 에폭사이드들 및 디올들은 하기 구조에 의해 표현되는 구조를 갖는 에폭사이드들을 포함하지만, 이로 제한되지 않는다:
Figure pat00026
또는
Figure pat00027
상기 식에서, 각 R은 독립적으로 H, C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란이다.
일부 구체예들에서, 반응물은 하기 구조들 중 하나 이상을 포함한다:
Figure pat00028
ALD SiCO는 도 4에 도시된 펄스 시퀀스를 이용함으로써 증착될 수 있다. 열적 ALD 사이클에서, Si 전구체는 챔버로 펄스화되고 O 종결된 Si 표면과 반응한다. 과량의 전구체는 챔버로부터 퍼징된다. 에폭사이드는 이후에 Si-할라이드 또는 Si-아미드 결합들과 반응하기 위해 챔버로 펄스화된다. 두 개의 반응성 사이트들을 갖기 때문에, 디에폭사이드들 또는 디올들은 SiCO 막의 열적 ALD를 위한 후보물질들일 수 있다.
SiCO(N)의 PEALD는 Si 전구체(Si-아미드, 할라이드 또는 실록산)를 사용함으로써 달성될 수 있으며, 이는 챔버로 펄스화되고, 이후에 과량의 반응물을 퍼징시킨다. 이후에, 표면은 에폭사이드에 노출되며, 이는 Si-아미드(또는 Si-할라이드) 결합들과 반응한다. 과량의 에폭사이드 또는 디올은 챔버로부터 퍼징되며, 반응성 사이트들은 플라즈마 노출을 이용함으로써 재생된다. H2 또는 Ar 플라즈마의 사용은 SiCO 막을 형성시킬 수 있으며, NH3 또는 N2 플라즈마는 SiCON 막을 형성시킨다. 이러한 공정 시퀀스들을 반복하여 SiCO 또는 SiCON 막을 형성시킬 수 있다.
도 4를 참조하여, 방법(400)의 하나 이상의 구체예에 따른 펄스 시퀀스는 가공을 위한 적합한 위치 또는 상황에 기판을 제공하는 405에서 개시한다. 서브-공정(410)은 열적 공정 및 플라즈마 강화 공정 둘 모두를 나타낸다.
412에서, 기판은 기판 표면 상에 실리콘 종들을 화학흡착시키기 위해 실리콘 전구체에 노출된다. 일부 구체예들에서, 실리콘 전구체는 할로겐 원자들을 실질적으로 포함하지 않는다. 이와 관련하여 사용되는 용어 "할로겐 원자들을 실질적으로 포함하지 않음(substantially no haloge atoms)"은 실리콘 전구체가 원자 기준으로 약 5%, 4%, 3%, 2%, 1% 또는 0.5% 이하의 할로겐 원자들을 포함함을 의미한다.
일부 구체예들에서, 실리콘 전구체는 실릴아민을 포함한다. 실릴아민은 H3SiNH2 또는 R3SiNR'2[여기서, 각 R 및 R'는 독립적으로, 수소, C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐 또는 사이클로알킬 기로부터 선택됨]를 포함하지만, 이로 제한되지 않는 임의 적합한 실릴아민일 수 있다.
실란 노출 후에, 414에서, 공정 챔버 또는 기판 표면에서 미반응된 실리콘 전구체 및 발생될 수 있는 임의 공정 부산물들이 퍼징된다.
416에서, 기판 표면은 에폭사이드 또는 알코올 중 하나 이상을 포함하는 반응물에 노출된다. 일부 구체예들에서, 반응물은 에폭사이드를 본질적으로 포함한다. 이와 관련하여 사용되는 용어 "본질적으로 포함하는(consists essentially of)"은 반응물의 반응성 종들이 분자 기준으로 약 95%, 98% 또는 99% 이상의 에폭사이드 종들인 것을 의미한다.
일부 구체예들의 에폭사이드는 하기 구조식 (E)를 갖는 종들을 포함한다:
Figure pat00029
상기 식에서, 각 R은 독립적으로 H, C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란이다.
일부 구체예들에서, 에폭사이드는 하기 구조식들 중 하나 이상을 포함한다:
Figure pat00030
일부 구체예들에서, 에폭사이드는 하기 구조식 (F)를 갖는 종들을 포함한다:
Figure pat00031
상기 식에서, R은 C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란이다.
일부 구체예들에서, 에폭사이드는 하기 구조식들 중 하나 이상을 포함한다:
Figure pat00032
일부 구체예들의 에폭사이드는 1:1, 1:2, 1:3 또는 1:4 보다 큰 산소 대 탄소 원자 비를 갖는다. 산소 대 탄소 비는 최종 실리콘-함유 막의 탄소 함량에 영향을 미칠 수 있다.
일부 구체예들에서, 에폭사이드 또는 알코올 반응물은 질소 원자들을 실질적으로 포함하지 않는다. 이와 관련하여 사용되는 용어 "질소 원자들을 실질적으로 포함하지 않는"은 반응물의 반응성 종들이 원자 기준으로 약 5%, 4%, 3%, 2%, 1% 또는 0.5% 이하의 질소 원자들을 함유하는 것을 포함한다.
418에서, 공정 챔버 또는 기판 표면에서는 불활성 퍼지 가스를 사용하여 미반응된 에폭사이드 또는 알코올 및 반응 부산물들이 퍼징된다. 퍼징은 가공 챔버로부터 모든 반응성 가스들을 제거함으로써 또는 가공 챔버의 특정 영역을 분리시키는 가스 커튼을 통해 기판을 진행시킴으로써 달성될 수 있다. 적합한 퍼지 가스들은 질소, 아르곤, 헬륨, 수소, 및 이들의 혼합물들을 포함하지만, 이로 제한되지 않는다.
일부 구체예들에서, 서브-공정(410)은 418 후에 완료되고 결정점(430)으로 이동한다. 방법(400)은 사전결정된 두께를 갖는 막을 형성시키기 위해 실리콘 전구체(412), 퍼지(414), 반응물(416) 및 퍼지(418)에 대한 순차적 노출을 반복하는 것을 포함할 수 있다.
일부 구체예들에서, 플라즈마 활성화 단계는 실리콘 전구체를 화학흡착시키기 위해 표면을 재-활성화시키거나 도펀트 원소들을 포함시키거나 막에 질소를 첨가하기 위해 사용될 수 있다. 420에서, 기판은 임의적 플라즈마 공정에 노출될 수 있다. 일부 구체예들에서, 플라즈마 노출 또는 후속 퍼지(422)가 존재하지 않는다. 일부 구체예들에서, 방법(400)은 실리콘 전구체 및 반응물에 대한 각 연속적인 노출 사이에 실리콘 전구체 및 반응물에 대한 순차적 노출에 의해 발생된 실리콘-함유 막을 플라즈마에 노출시키는 것을 추가로 포함한다. 일부 구체예들에서, 실리콘-함유 막은 실리콘 전구체 및 반응물 각각에 대한 약 1 내지 약 100 노출의 범위 후에 플라즈마에 노출된다. 일부 구체예들에서, 실리콘-함유 막은 약 1 nm 내지 약 100 nm 범위의 두께가 형성된 후에 플라즈마에 노출된다.
일부 구체예들에서, 플라즈마는 Ar, He, N2, Ar/He, Ar/N2, Ne, Kr 또는 Xe 중 하나 이상을 포함한다. 일부 구체예들에서, 플라즈마는 아르곤 및 수소를 포함한다. 일부 구체예들에서, 플라즈마는 질소를 포함하며, 실리콘-함유 막은 SiCON을 포함한다.
일부 구체예들에서, 플라즈마는 아르곤 및 수소를 본질적으로 포함한다. 이와 관련하여 사용되는 용어 "본질적으로 포함하는"은 아르곤 및 수소가 분자 기준으로 약 95%, 98% 또는 99% 이상의 플라즈마 종들로 이루어짐을 의미한다. 일부 구체예들의 아르곤 플라즈마 중의 수소의 양은 분자 기준으로 약 5%, 6%, 7%, 8%, 9%, 10%, 15% 또는 20% 이상의 수소이다.
일부 구체예들에서, 플라즈마의 주파수는 2 MHz, 13.56 MHz, 40 MHz, 60 MHz, 100 MHz, 2 MHz 미만 또는 100 MHz 초과 중 하나 이상이다. 일부 구체예들에서, 플라즈마의 주파수는 약 13.56 MHz이다. 다양한 구체예들의 플라즈마 출력은 약 25 와트 내지 약 500 와트, 또는 약 50 와트 내지 약 400 와트, 또는 약 150 와트 내지 약 350 와트 또는 약 200 와트 내지 약 300 와트의 범위이다. 일부 구체예들의 플라즈마 노출 기간은 약 2초 내지 약 30초의 범위, 또는 약 5초 내지 약 15초의 범위이다.
임의적 플라즈마 노출(420) 및 퍼지(422) 후에, 결정점(430)에 도달한다. 막의 두께가 사전결정된 두께에 도달된 후에, 공정은 임의적 후-공정(440) 앞으로 이동할 수 있다. 막이 사전결정된 두께를 갖지 않는 경우에, 서브-공정(410)은 막의 두께를 증가시키기 위해 반복될 수 있다. 서브-공정(410)은 사전결정된 두께를 갖는 막을 증착시키기 위해 임의 적합한 횟수로 반복될 수 있다.
일부 구체예들에서, 416에서 반응물 노출(즉, 에폭사이드/알코올에 대한 노출)은 플라즈마를 포함한다. 반응물의 플라즈마 성분은 후-반응물 플라즈마 처리(예를 들어, 420에서)로부터 에폭사이드와 함께 일어나는 플라즈마 노출과 구별하기 위해 반응물 플라즈마로서 지칭된다.
반응물 플라즈마는 수소, 헬륨, 네온, 아르곤, 크립톤, 제논, 암모니아, 질소, CO 및/또는 CO2 중 하나 이상으로부터 선택된 공정 가스를 포함할 수 있다. 일부 구체예들에서, 반응물 플라즈마는 원자 기준으로 약 1% 미만의 비-아르곤 원자들을 갖는 아르곤을 포함한다. 일부 구체예들에서, 반응물 플라즈마는 수소와 아르곤의 혼합물을 포함한다. 반응물 플라즈마의 조성물은 실질적으로 단지 아르곤을 포함한다. 이와 관련하여 사용되는 용어 "실질적으로 단지 아르곤"은 반응물 플라즈마가 분자 기준으로 약 95%, 98% 또는 99% 이상의 아르곤임을 의미한다. 반응물 플라즈마 조성물은 에폭사이드 종에 더하여 존재한다. 일부 구체예들에서, 반응물 플라즈마는 수소/아르곤 혼합물을 포함하는데, 여기서, 수소는 몰 기준으로 약 1% 내지 약 100%의 범위, 또는 약 2% 내지 약 90%의 범위, 또는 약 3% 내지 약 80%의 범위, 또는 약 4% 내지 약 65%의 범위, 또는 약 5% 내지 약 50%, 또는 약 10% 내지 약 40%, 또는 약 15% 내지 약 35%, 또는 약 20% 내지 약 30%, 또는 약 25%의 범위의 양으로 존재한다.
일부 구체예들의 반응물 플라즈마는 저출력 플라즈마이다. 이와 관련하여 사용되는 용어 "저출력 플라즈마"는 플라즈마 출력이 불량한 막 콘포말성(conformality)을 야기시킬 수 있는, 에폭사이드(또는 임의 탄소 및 산소 소스)의 자가-분해를 증진하지 않으면서 유기 전구체들(즉, 에폭사이드)을 활성화시키기에 충분함을 의미한다. 일부 구체예들에서, 반응물 플라즈마 출력은 약 300W, 250W, 200W, 150W, 100W 또는 50W 이하이다. 일부 구체예들에서, 반응물 플라즈마는 약 1 내지 약 500 W의 범위, 또는 약 50 내지 약 400 W의 범위, 또는 약 100 내지 약 300 W의 범위의 출력을 갖는 직접 플라즈마이다. 일부 구체예들에서, 반응물 플라즈마는 약 100 내지 약 2000 W의 범위, 또는 약 200 내지 약 1500 W의 범위, 또는 약 300 내지 약 1000 W의 범위의 출력을 갖는 원격 플라즈마이다.
일부 구체예들에서, 반응물 플라즈마는 전극으로서 기판 또는 기판 지지체를 이용하여 가공 챔버 내에서 발생된다(직접 플라즈마로서 지칭됨). 일부 구체예들에서, 반응물 플라즈마는 공정 영역 외측으로 발생되고, 공정 영역으로 유입된다. 이는 원격 플라즈마로서 지칭될 수 있다. 당업자는 플라즈마 발생 부품들 및 전기 연결부들(예를 들어, 동축 전송선들, 매치 회로)에 익숙할 것이다.
416에서 반응물에 대한 노출은 동시, 연속 또는 펄스화될 수 있다. 일부 구체예들에서, 반응물 플라즈마 및 반응물은 동시에 기판 표면에 존재한다. 일부 구체예들에서, 반응물 플라즈마 가스(예를 들어, H2/Ar) 및 반응물(예를 들어, 에폭사이드)은 동시에 기판 표면에 존재하며, 플라즈마 가스는 펄스들의 플라즈마를 형성시키기 위해 점화된다.
일부 구체예들에서, 반응물은 기판 표면에서 반응물 플라즈마에 펄스화된다. 예를 들어, 반응물 플라즈마는 총 10초 동안 기판 표면에 노출될 수 있으며, 반응물(예를 들어, 에폭사이드)은 1초 미만 동안 플라즈마에 펄스화된다. 반응물 펄스는 반응물 노출 기간 동안 임의 시간에 일어날 수 있다. 일부 구체예들에서, 반응물은 416에서 반응물 노출의 개시 시에 반응물 플라즈마에 펄스화된다. 일부 구체예들에서, 반응물은 416에서 반응물 노출의 종료 시에 반응물 플라즈마에 펄스화된다. 일부 구체예들에서, 반응물은 반응물 플라즈마 노출의 중간에 반응물 플라즈마에 펄스화된다.
일부 구체예들에서, 실리콘-함유 막은 원자 기준으로 약 10% 초과의 탄소를 포함한다. 일부 구체예들에서, 실리콘-함유 막은 약 0.15, 0.14, 0.13, 0.12, 0.11, 0.10, 0.09, 0.08, 0.07, 0.06, 0.05, 0.04, 0.03, 0.02, 0.01, 0.009, 0.008, 0.007, 0.006 또는 0.005 이하의 습식 에칭률 비율을 갖는다.
실시예
HCDS 및 알릴 글리시딜 에테르를 사용한 SiCO의 PEALD
본 실시예에 대해 사용되는 펄스 시퀀스의 단계를 10s Ar 퍼지에 의해 분리하였다. 헥사클로로디실란 및 에폭사이드 시간에 대한 펄스 시간들은 각각 0.5초 및 1초이다. 알릴 에폭사이드 앰플을 40 내지 60℃에서 유지시켰다. 사이클 당 성장(growth-per-cycle, GPC) 및 습식 에칭률 비(WERR)를 표 15에 나타낸 바와 같이 50℃ 앰플 온도에서 포화시켰다. 표 16에 나타낸 바와 같이, GPC는 150℃ 내지 350℃에서 유사하게 존재하였으며, 증착 온도가 증가함에 따라 WERR은 낮아졌다.
표 15
Figure pat00033
표 16
Figure pat00034
표 17은 공정을 위한 플라즈마 출력 스플릿들을 도시한 것이다. WER은 포화되었으며, GPC는 플라즈마 출력이 높아짐에 따라 증가하였다. 막은 1:100 HF에서 0.3 Å/분의 매우 낮은 WER을 갖는다. 이러한 막에 대해 측정된 k 값은 2.8 내지 3.2의 범위이었다.
표 17
Figure pat00035
상이한 플라즈마 출력에서 성장된 SiCO 막들의 IR 스펙트럼은 995 cm-1에서 피크를 나타내었다. SiO2, SiCN 및 SiN 막들과 SiCO 막의 IR 플롯 비교는, SiCO 막에서 Si-O 스트레칭 진동(stretching vibration)에 해당하는 피크가 995 cm-1로 이동되는 것으로 나타났는데, 이는 SiO2 스트레칭 주파수와 SiCN 스트레칭 주파수 사이에 존재하는 것이다. HCDS-에폭사이드-H2-Ar 플라즈마 공정의 원소 조성은 ~19% C를 갖는 막을 나타내었다.
BDEAS 및 알릴 글리시딜 에테르를 사용한 SiCO의 PEALD
콘포말한 SiCO(N) 막들을 실릴 아미드(BDEAS) 및 에폭사이드를 사용하여 수득하였다. 실릴 아미드는 O 종결된 SiCO 층에 대한 Si 소스의 반응성을 증가시켰는데, 이는 HCDS 공정에 의해 수득된 막에 비해 보다 큰 콘포말한 막을 야기시킨다. XPS 결과는 또한, 막 중의 C 농도가 ~27%까지 증가됨을 나타내었다. 막에 대한 k 값들은 2.8 내지 3.2로 유지되었으며, 에칭률은 1:100 HF 중에서 < 1 Å/분이었다.
BDEAS 및 에틸렌 글리콜을 사용한 SiCO의 PEALD
실릴 아미드들이 O-종결 표면들에 대해 반응적이기 때문에, C 및 O 소스로서 에틸렌 글리콜과 같은 디올을 사용함으로써 보다 양호한 사이클 당 성장(GPC)을 갖는 SiCO 막을 수득하였다. 펄스 시퀀스 BDEAS-에틸렌 글리콜-H2-Ar 플라즈마를 사용함으로써 콘포말한 SiCO 막들을 수득하였다. 이러한 공정에 대한 GPC는 BDEAS-알릴 글리시딜 에테르 보다 ~3배 높았다. 이러한 공정은 막의 양호한 콘포말성을 야기시켰으며, XPS 분석에서는 막에 ~11% C가 존재한다는 것을 나타낸다.
BDEAS 및 알릴 글리시딜 에테르/플라즈마를 사용한 SiCO의 PEALD
도 7에서와 같이 2-단계 공정을 이용하여 SiCO 막들을 형성시켰으며, 여기서, 반응물 노출은 반응물 플라즈마를 포함하였다. 1초 BDEAS, 10초 퍼지, 7초의 25% H2/Ar 플라즈마, 0.1초 펄스의 알릴 글리시딜 에테르 및 10초 퍼지 후에 샘플을 제조하였다. 막을 실온에서 버블러를 이용하여 전달된 BDEAS 및 40℃에서 버블러를 이용하여 전달된 알릴 글리시딜 에테르와 함께 330℃에서 200 사이클로부터 형성시켰다. 사이클 당 성장 및 습식 에칭률 비들은 표 18에 나열되어 있다.
표 18
Figure pat00036
알릴 글리시딜 에테르의 펄스 길이를 변화시켰으며, 사이클 당 성장을 관찰하였다. 0.1초의 펄스 길이에서, GPC는 0.18이었으며, 0.2초의 펄스 길이에서, GPC는 0.19이었으며, 0.3초의 펄스 길이에서, GPC는 0.19이었다.
반응물 플라즈마 없는 공정(3-단계 공정)에 대한 적외선 스펙트럼과 반응물 플라즈마를 사용한 공정(2-단계 공정)에 대한 적외선 스펙트럼의 비교를 연구하였다. 2-단계 공정 트레인은 1초 BDEAS, 10초 퍼지, 7초 25% H2/Ar 플라즈마 중 0.2초 알릴 글리시딜 에테르 및 10초 퍼지이었다. 3-단계 공정 트레인은 1초 BDEAS, 10초 퍼지, 1초 알릴 글리시딜 에테르, 10초 퍼지, 5초 25% H2/Ar 플라즈마 및 10초 퍼지이었다. 2-단계 공정의 IR 스펙트럼은 3-단계 공정으로부터 관찰되지 않은 CH2 기와 일치하는 피크를 나타내었다.
2-단계 공정에 대한 플라즈마 조성을 변경시켰으며, 사이클 당 성장 및 습식 에칭률 비를 관찰하였다. 데이타는 표 19에 수집하였다.
표 19
Figure pat00037
기판 온도에 따른 사이클 당 성장 및 습식 에칭률 비를 2-단계 공정에 대하여 연구하였다. 2-단계 공정은 연구된 각 온도들에 대한 ALD 거동을 나타내었다. 결과는 표 20에 수집되었다.
표 20
Figure pat00038
하나 이상의 구체예들에 따르면, 층을 형성시키기 전 및/또는 후에 기판을 가공하였다. 이러한 가공을 동일한 챔버에서 또는 하나 이상의 별도의 가공 챔버들에서 수행할 수 있다. 일부 구체예들에서, 기판을 제1 챔버에서 추가 가공을 위한 별도의 제2 챔버로 이동시킨다. 기판은 제1 챔버에서 별도의 가공 챔버로 직접적으로 이동될 수 있거나, 이는 제1 챔버에서 하나 이상의 전달 챔버들로 이동되고, 이후에 요망되는 별도의 가공 챔버로 이동될 수 있다. 이에 따라, 가공 장비는 전달 스테이션과 연통하는 다수의 챔버들을 포함할 수 있다. 이러한 부류의 장비는 "클러스터 툴(cluster tool)" 또는 "클러스터링된 시스템(clustered system)" 등으로서 지칭될 수 있다.
일반적으로, 클러스터 툴은 기판 센터-발견(center-finding) 및 배향, 탈가스(degassing), 어닐링(annealing), 증착 및/또는 에칭(etching)을 포함하는 다양한 기능들을 수행하는 다수의 챔버를 포함하는 모듈형 시스템이다. 하나 이상의 구체예들에 따라, 클러스터 툴은 적어도 제 1 챔버 및 중심 전달 챔버를 포함한다. 중심 전달 챔버는 처리 챔버들과 로드 로크 챔버(load lock chamber)들 사이에 그리고 이들 중에 기판들을 운반할 수 있는 로봇을 하우징할 수 있다. 전달 챔버는 진공 조건으로 통상적으로 유지되고 하나의 챔버로부터 다른 챔버로 그리고/또는 클러스터 툴의 전방 단부에 위치되는 로드 로크 챔버로 기판들을 운반시키기 위한 중간 단계를 제공한다. 본 발명을 위해 구성될 수 있는 두 개의 주지된 클러스터 툴들은 센츄라®(Centura®) 및 엔듀라®(Endura®)이며, 이 둘 모두는 산타 클라라, 캘리포니아(Santa Clara, Calif)의 어플라이드 머티리얼스 사(Applied Materials, Inc.)로부터 이용가능하다. 그러나, 챔버들에 대한 정확한 배열 및 조합은 본원에 기술된 바와 같은 공정의 특정한 단계들을 수행하는 목적을 위해 변경될 수 있다. 사용될 수 있는 다른 처리 챔버들은 주기적 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리적 기상 증착(PVD), 에치, 사전-세정, 화학 세정, RTP와 같은 열 처리, 플라즈마 질화(plasma nitridation), 탈가스(degas), 배향, 수산화반응(hydroxylation) 및 다른 기판 공정들을 포함하지만, 이에 제한되지 않는다. 클러스터 툴 상의 챔버 내에서 공정들을 수행함으로써, 대기 불순물들과의 기판의 표면 오염은 후속하는 필름을 증착하는 단계 전의 산화 없이 피할 수 있다.
하나 이상의 구체예들에 따라, 기판은 연속적으로 진공 또는 "로드 로크" 조건들 하에 있고 하나의 챔버로부터 다음 챔버로 이동될 때 주변 대기에 노출되지 않는다. 따라서 전달 챔버들은 진공 하에 있고 진공 압력 하에서 "아래로 펌핑된다". 불활성 가스들은 처리 챔버들 또는 전달 챔버들 내에 존재할 수 있다. 일부 구체예들에서, 불활성 가스는 기판의 표면 상에 실리콘 층을 형성한 후에 일부 또는 모든 반응 물질들을 제거하기 위해 퍼지 가스로서 사용된다. 하나 이상의 구체예들에 따라, 퍼지 가스는 반응 물질들이 증착 챔버로부터 전달 챔버 및/또는 부가적인 처리 챔버로 이동하는 것을 막기 위해 증착 챔버의 출구에서 분사된다. 따라서, 불활성 가스의 유동은 챔버의 출구에서 커튼(curtain)을 형성한다.
기판은 단일 기판 증착 챔버들 내에서 처리될 수 있으며, 여기서 단일 기판은 다른 기판이 처리되기 전에 로딩되고, 처리되고 언로딩된다. 기판은 컨베어 시스템(conveyer system)과 같은 연속적인 방식으로 또한 처리될 수 있으며, 상기 시스템 내에서 다수의 기판은 챔버의 제 1 부품 내로 개별적으로 로딩되고, 챔버를 통해 이동하고, 챔버의 제 2 부품으로부터 언로딩된다. 챔버 및 관련된 컨베어 시스템의 형태는 직진형 경로 또는 커브형 경로를 형성할 수 있다. 또한, 처리 챔버는 다수의 기판들이 중심 축선에 대해 이동되고 캐러셀 경로의 전체에 걸쳐 증착, 에칭, 어닐링, 세척 등의 공정들에 노출되는 캐러셀일 수 있다.
처리 동안, 기판은 가열되거나 냉각될 수 있다. 이러한 가열 또는 냉각은 기판 지지부의 온도를 변화시키고 가열되거나 냉각된 가스들을 기판 표면으로 유동시키는 것을 포함하지만 이에 제한되지 않는, 임의의 적합한 수단에 의해 성취될 수 있다. 일부 구체예들에서, 기판 지지부는 기판 온도를 대류에 의해 변화시키도록 제어될 수 있는 가열기/냉각기를 포함한다. 하나 이상의 구체예들에서, 사용되는 가스들(반응성 가스들 또는 불활성 가스들 중 하나)은 국부적으로 기판 온도를 변화시키도록 가열되거나 냉각된다. 일부 구체예들에서, 가열기/냉각기는 기판 온도를 전도적으로 변화시키기 위해 기판 표면에 인접한 챔버 내에 위치된다.
기판은 또한 처리 동안 정적 상태일 수 있거나 회전될 수 있다. 회전 기판은 연속적으로 또는 별개의 단계들로 회전될 수 있다. 예들 들어, 기판은 전체 공정 전체에 걸쳐 회전될 수 있거나 기판은 상이한 반응성 또는 퍼지 가스들에 대한 노출 사이의 작은 양에 의해 회전될 수 있다. 처리 동안 (연속적으로 또는 단계들로 중 하나로) 기판을 회전하는 것은 예를 들어 가스 유동 형상들에서의 국부적인 가변성에 대한 영향을 최소화시킴으로써 더 균일한 증착 또는 에치를 생성하는 것을 보조할 수 있다.
원자층 증착 타입 챔버들에서, 기판은 공간적으로 또는 일시적으로 분리된 공정들에서 제1 및 제2 전구체들에 노출될 수 있다. 일시적 ALD는 제1 전구체를 표면과 반응시키기 위해 챔버에 유입시키는 전통적인 공정이다. 제1 전구체는 제2 전구체를 흐르게 하기 전에 챔버로부터 퍼징된다. 공간적 ALD에서, 제1 및 제2 전구체들 둘 모두는 동시에 챔버로 흐르지만, 전구체들의 혼합을 방지하는 흐름들 사이의 영역이 존재하도록 공간적으로 분리되어 있다. 공간적 ALD에서, 기판은 가스 분배 플레이트에 대해 이동되어야 하거나 그 반대로 이동되어야 한다. 용어들 "기판 표면에 노출하다" 및 "흐르다"의 사용은 두 공정들 모두를 포함하는 것으로 의도된다.
본 명세서 전반에 걸쳐 "일 구체예," "특정 구체예들," "하나 이상의 구체예들" 또는 "구체예"에 대한 언급은 본 구체예와 관련하여 기술된 특정 특성, 구조, 물질, 또는 특징이 본 발명의 적어도 하나의 구체예에 포함된다는 것을 의미한다. 이에 따라, 본 명세서 전반에 걸쳐 다양한 위치들에서 "하나 이상의 구체예들에서," "특정 구체예들에서," "일 구체예에서" 또는 "구체예에서"와 같은 구들의 출현들은 반드시 본 발명의 동일한 구체예를 지칭하는 것은 아니다. 또한, 특정 특성들, 구조들, 물질들, 또는 특징들은 하나 이상의 구체예들에서 임의 적합한 방식에서 조합될 수 있다.
본원에서 본 발명이 특정 구체예들을 참조하여 설명되었지만, 이러한 구체예들은 단지, 본 발명의 원리들 및 적용들에 대해 예시적인 것임이 이해되어야 한다. 본 발명의 사상 및 범위를 벗어나지 않으면서 본 발명의 방법 및 장치에 대해 다양한 수정들 및 변경들이 이루어질 수 있음이 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항들 및 등가물들의 범위 내에 있는 수정들 및 변경들을 포함하는 것으로 의도된다.

Claims (15)

  1. 실리콘 전구체 및 반응물에 기판 표면을 순차적으로 노출시키는 것을 포함하며, 반응물이 에폭사이드 또는 알코올 중 하나 이상을 포함하는, 실리콘-함유 막을 증착시키는 방법.
  2. 제1항에 있어서, 실리콘 전구체가 실질적으로 할로겐 원자들을 포함하지 않는 방법.
  3. 제2항에 있어서, 실리콘 전구체가 실릴아민을 포함하는 방법.
  4. 제1항에 있어서, 반응물이 에폭사이드를 본질적으로 포함하는 방법.
  5. 제4항에 있어서, 에폭사이드가
    Figure pat00039
    로 표현되는 구조를 가지며, 상기 식에서, 각 R은 독립적으로 H, C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란인 방법.
  6. 제5항에 있어서, 에폭사이드가
    Figure pat00040
    중 하나 이상을 포함하는 방법.
  7. 제4항에 있어서, 에폭사이드가
    Figure pat00041
    에 의해 표현되는 구조를 가지며, 상기 식에서, R은 C1-C10 알킬, C1-C10 알케닐, C1-C10 알키닐, 1개 내지 10개의 탄소를 갖는 사이클로알킬, 에테르 또는 실란인 방법.
  8. 제7항에 있어서, 에폭사이드가
    Figure pat00042
    중 하나 이상을 포함하는 방법.
  9. 제4항에 있어서, 에폭사이드가 1:3 초과의 산소 대 탄소 원자 비를 갖는 방법.
  10. 제1항에 있어서, 반응물이 질소 원자들을 실질적으로 포함하지 않는 방법.
  11. 제1항에 있어서, 사전결정된 두께를 갖는 막을 형성시키기 위해 실리콘 전구체 및 반응물에 대한 순차적 노출을 반복하는 것을 추가로 포함하는 방법.
  12. 제11항에 있어서, 실리콘 전구체 및 반응물에 대한 각 연속적인 노출 사이에 실리콘-함유 막을 플라즈마에 노출시키는 것을 추가로 포함하는 방법.
  13. 제12항에 있어서, 플라즈마가 아르곤 및 수소를 포함하는 방법.
  14. 제13항에 있어서, 플라즈마가 분자 기준으로 약 5% 이상의 수소를 포함하는 방법.
  15. 제1항에 있어서, 반응물이 반응물 플라즈마를 추가로 포함하는 방법.
KR1020220062964A 2016-05-06 2022-05-23 Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법 KR102528331B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662332867P 2016-05-06 2016-05-06
US62/332,867 2016-05-06
US201662441293P 2016-12-31 2016-12-31
US62/441,293 2016-12-31
US15/486,838 US10804094B2 (en) 2016-05-06 2017-04-13 Methods of depositing SiCON with C, O and N compositional control
US15/486,838 2017-04-13
KR1020170056832A KR102402656B1 (ko) 2016-05-06 2017-05-04 Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170056832A Division KR102402656B1 (ko) 2016-05-06 2017-05-04 Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법

Publications (2)

Publication Number Publication Date
KR20220074838A true KR20220074838A (ko) 2022-06-03
KR102528331B1 KR102528331B1 (ko) 2023-05-02

Family

ID=60244037

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170056832A KR102402656B1 (ko) 2016-05-06 2017-05-04 Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법
KR1020220062964A KR102528331B1 (ko) 2016-05-06 2022-05-23 Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170056832A KR102402656B1 (ko) 2016-05-06 2017-05-04 Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법

Country Status (3)

Country Link
US (3) US10804094B2 (ko)
KR (2) KR102402656B1 (ko)
TW (1) TWI733795B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112824559A (zh) * 2019-11-20 2021-05-21 中国科学院微电子研究所 一种低温沉积硅碳氮氧分子薄膜的方法
US20210225634A1 (en) * 2020-01-17 2021-07-22 Asm Ip Holding B.V. FORMATION OF SiCN THIN FILMS
US11359281B2 (en) * 2020-01-26 2022-06-14 Applied Materials, Inc. Selective deposition of SiCON by plasma ALD
US11466038B2 (en) 2020-06-11 2022-10-11 Entegris, Inc. Vapor deposition precursor compounds and process of use
US20220002869A1 (en) * 2020-07-01 2022-01-06 Applied Materials, Inc. Vapor phase photoresists deposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080755A (ko) * 2003-03-13 2004-09-20 주식회사 아이피에스 Ａｌｄ 박막증착방법
KR20070052226A (ko) * 2005-11-16 2007-05-21 에이에스엠 인터내셔널 엔.브이. 화학 기상증착 또는 원자층 증착에 의한 막 증착 방법
US20140141674A1 (en) * 2012-11-16 2014-05-22 Liquipel IP, LLC Apparatus and methods for plasma enhanced chemical vapor deposition of dielectric/polymer coatings
US20150162185A1 (en) * 2013-12-11 2015-06-11 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478607B2 (ja) * 1994-09-19 2003-12-15 株式会社資生堂 処理粉体の製造方法
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7244683B2 (en) 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US7943531B2 (en) 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US8440571B2 (en) 2010-11-03 2013-05-14 Applied Materials, Inc. Methods for deposition of silicon carbide and silicon carbonitride films
US9109754B2 (en) * 2011-10-19 2015-08-18 Applied Materials, Inc. Apparatus and method for providing uniform flow of gas
US8728955B2 (en) 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
US9978585B2 (en) 2012-06-01 2018-05-22 Versum Materials Us, Llc Organoaminodisilane precursors and methods for depositing films comprising same
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
DE102012214411B4 (de) 2012-08-14 2022-05-25 Osram Oled Gmbh Vorrichtung und verfahren zum herstellen hermetisch dichter kavitäten
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US11124876B2 (en) 2015-03-30 2021-09-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US9502238B2 (en) * 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9633838B2 (en) 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
KR102378021B1 (ko) 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
KR102324630B1 (ko) 2017-03-29 2021-11-10 삼성전자주식회사 집적회로 소자의 제조 방법
US10770314B2 (en) 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, tool, and method of manufacturing
US10707073B2 (en) 2017-09-05 2020-07-07 Asm Ip Holding B.V. Film forming method and patterning method
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
SG10201903201XA (en) 2018-04-11 2019-11-28 Versum Materials Us Llc Organoamino-functionalized cyclic oligosiloxanes for deposition of silicon-containing films
WO2020163359A1 (en) 2019-02-05 2020-08-13 Versum Materials Us, Llc Deposition of carbon doped silicon oxide
WO2021026819A1 (en) 2019-08-14 2021-02-18 Yangtze Memory Technologies Co., Ltd. Vertical memory devices
US11186909B2 (en) 2019-08-26 2021-11-30 Applied Materials, Inc. Methods of depositing low-K films
US11447865B2 (en) 2020-11-17 2022-09-20 Applied Materials, Inc. Deposition of low-κ films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080755A (ko) * 2003-03-13 2004-09-20 주식회사 아이피에스 Ａｌｄ 박막증착방법
KR20070052226A (ko) * 2005-11-16 2007-05-21 에이에스엠 인터내셔널 엔.브이. 화학 기상증착 또는 원자층 증착에 의한 막 증착 방법
US20140141674A1 (en) * 2012-11-16 2014-05-22 Liquipel IP, LLC Apparatus and methods for plasma enhanced chemical vapor deposition of dielectric/polymer coatings
US20150162185A1 (en) * 2013-12-11 2015-06-11 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials

Also Published As

Publication number Publication date
TW201816166A (zh) 2018-05-01
KR20170125742A (ko) 2017-11-15
KR102402656B1 (ko) 2022-05-25
US20170323775A1 (en) 2017-11-09
US11823893B2 (en) 2023-11-21
TWI733795B (zh) 2021-07-21
US10804094B2 (en) 2020-10-13
US20210028004A1 (en) 2021-01-28
KR102528331B1 (ko) 2023-05-02
US20240047193A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
KR102528331B1 (ko) Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법
US11515149B2 (en) Deposition of flowable silicon-containing films
US11028478B2 (en) Atomic layer deposition of films comprising silicon, carbon and nitrogen using halogenated silicon precursors
US11549181B2 (en) Methods for atomic layer deposition of SiCO(N) using halogenated silylamides
US9984868B2 (en) PEALD of films comprising silicon nitride
US7402534B2 (en) Pretreatment processes within a batch ALD reactor
KR20180058232A (ko) SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
JP2017531920A (ja) 高温酸化ケイ素原子層堆積技術
US20140273524A1 (en) Plasma Doping Of Silicon-Containing Films
TWI762809B (zh) 具有高碳含量的含矽膜的製造方法
US9685325B2 (en) Carbon and/or nitrogen incorporation in silicon based films using silicon precursors with organic co-reactants by PE-ALD
JP7433437B2 (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
JP7431245B2 (ja) 窒化ケイ素を堆積する方法
WO2014152826A1 (en) Deposition of films using disiloxane precursors
KR20220062111A (ko) 할로겐화된 실릴아미드들을 사용하여 SiCO(N)를 원자층 증착하는 방법들
CN117413342A (zh) 新颖氧化剂及张力环前驱物

Legal Events

Date Code Title Description
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant