KR20220064258A - 프로그래밍 동작을 수행하는 전자장치 - Google Patents

프로그래밍 동작을 수행하는 전자장치 Download PDF

Info

Publication number
KR20220064258A
KR20220064258A KR1020200150573A KR20200150573A KR20220064258A KR 20220064258 A KR20220064258 A KR 20220064258A KR 1020200150573 A KR1020200150573 A KR 1020200150573A KR 20200150573 A KR20200150573 A KR 20200150573A KR 20220064258 A KR20220064258 A KR 20220064258A
Authority
KR
South Korea
Prior art keywords
fuse
composite
signal
mode
word line
Prior art date
Application number
KR1020200150573A
Other languages
English (en)
Inventor
양명호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200150573A priority Critical patent/KR20220064258A/ko
Priority to US17/244,267 priority patent/US11551770B2/en
Priority to CN202110481994.3A priority patent/CN114550776A/zh
Publication of KR20220064258A publication Critical patent/KR20220064258A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

전자장치는 제1 모드를 수행할 때 제1 및 제2 퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 상기 제1 퓨즈셀에 퓨즈데이터를 저장 및 출력하기 위한 제1 퓨즈액세스신호 및 상기 제2 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위한 제2 퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로 및 상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀 중 하나에 상기 퓨즈데이터를 저장하는 프로그래밍회로를 포함한다.

Description

프로그래밍 동작을 수행하는 전자장치{ELECTRONIC DEVICE CONDUCTING PROGRAMMING OPERATION}
본 개시는 프로그래밍 동작을 수행하는 전자장치에 관한 것이다.
전자장치는 이-퓨즈(E-Fuse)가 어레이 형식으로 배열된 ARE(Array Rupture E-Fuse)에 데이터를 프로그래밍하는 동작을 수행할 수 있다. 이-퓨즈(E-Fuse)는 전기적으로 프로그래밍이 가능한 퓨즈를 의미한다. 최근에, ARE(Array Rupture E-Fuse)의 면적은 연구를 통하여 지속적으로 작아지고 있다.
본 개시는 프로그래밍 동작을 수행하는 전자장치를 제공한다.
이를 위해 본 개시는 제1 모드를 수행할 때 제1 및 제2 퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 상기 제1 퓨즈셀에 퓨즈데이터를 저장 및 출력하기 위한 제1 퓨즈액세스신호 및 상기 제2 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위한 제2 퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로; 및 상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀 중 하나에 상기 퓨즈데이터를 저장하는 프로그래밍회로를 포함하는 전자장치를 제공한다.
또한, 본 개시는 제1 모드를 수행할 때 제1 합성퓨즈액세스신호와 제1 퓨즈셀을 인에이블시키기 위한 제1 워드라인선택신호를 활성화시키거나 제2 합성퓨즈액세스신호와 제2 퓨즈셀을 인에이블시키기 위한 제2 워드라인선택신호를 활성화시키는 로우제어회로 및 상기 제1 모드를 수행할 때 상기 제1 및 제2 워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하되, 상기 제1 합성퓨즈액세스신호는 상기 제1 퓨즈셀 및 제3 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되고, 상기 제2 합성퓨즈액세스신호는 상기 제2 퓨즈셀 및 제4 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되는 전자장치를 제공한다.
또한, 본 개시는 제1 모드를 수행할 때 제1 및 제2 퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 제1 합성퓨즈액세스신호 및 제2 합성퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로 및 상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하되, 상기 제1 합성퓨즈액세스신호는 상기 제1 퓨즈셀 및 제3 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되고, 상기 제2 합성퓨즈액세스신호는 상기 제2 퓨즈셀 및 제4 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되는 전자장치를 제공한다.
또한, 본 개시는 제1 모드에서 로우어드레스가 기 설정된 로직레벨조합을 가질 때 리던던시신호를 생성하는 리던던시신호생성회로, 상기 제1 모드를 수행할 때 상기 리던던시신호 및 상기 로우어드레스를 디코딩하여 메인퓨즈셀 및 리던던시퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 제1 및 제2 퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로 및 상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 메인퓨즈셀 및 상기 리던던시퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하는 전자장치를 제공한다.
또한, 본 개시는 제1 모드에서 로우어드레스가 기 설정된 로직레벨조합을 가질 때 리던던시신호를 생성하는 리던던시신호생성회로, 상기 제1 모드를 수행할 때 상기 리던던시신호 및 상기 로우어드레스를 디코딩하여 제1 합성퓨즈액세스신호 및 제1 워드라인선택신호를 활성화시키거나 제2 합성퓨즈액세스신호 및 제2 워드라인선택신호를 활성화시키는 로우제어회로 및 상기 제1 모드를 수행할 때 상기 제1 및 제2 워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 메인퓨즈셀 및 리던던시퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하되, 상기 제1 합성퓨즈액세스신호는 상기 메인퓨즈셀과 제1 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되고, 상기 제2 합성퓨즈액세스신호는 상기 리던던시퓨즈셀과 제2 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되는 전자장치를 제공한다.
또한, 본 개시는 제1 모드에서 로우어드레스가 기 설정된 로직레벨조합을 가질 때 리던던시신호를 생성하는 리던던시신호생성회로, 상기 제1 모드를 수행할 때 상기 리던던시신호 및 상기 로우어드레스를 디코딩하여 메인퓨즈셀 및 리던던시퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 제1 및 제2 합성퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로 및 상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 메인퓨즈셀 및 상기 리던던시퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하는 전자장치를 제공한다.
본 개시에 의하면 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 퓨즈셀을 구동시키기 위한 드라이버를 공유함으로써, 퓨즈셀을 구동시키기 위한 드라이버의 면적을 줄이고, ARE(Array Rupture E-Fuse)의 면적 감소에 관한 병목 현상(bottle-neck phenomenon)이 해소되는 효과가 있다.
또한, 본 개시에 의하면 ARE(Array Rupture E-Fuse)에 포함된 메인퓨즈셀과 리던던시퓨즈셀을 번갈아가며 배치함으로써, 어드레스 디코딩 방식을 효율적으로 설정할 수 있는 효과가 있다.
도 1은 본 개시의 제1 실시예에 따른 전자장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 전자장치에 포함된 로우제어회로의 동작을 설명하기 위한 표이다.
도 3은 도 1에 도시된 전자장치에 포함된 프로그래밍회로의 일 실시예에 따른 도면이다.
도 4는 본 개시의 제2 실시예에 따른 전자장치의 구성을 도시한 블록도이다.
도 5는 도 4에 도시된 전자장치에 포함된 로우제어회로의 동작을 설명하기 위한 표이다.
도 6은 도 4에 도시된 전자장치에 포함된 프로그래밍회로의 일 실시예에 따른 도면이다.
도 7은 본 개시의 제3 실시예에 따른 전자장치의 구성을 도시한 블록도이다.
도 8은 도 7에 도시된 전자장치에 포함된 로우제어회로의 동작을 설명하기 위한 표이다.
도 9는 도 7에 도시된 전자장치에 포함된 프로그래밍회로의 일 실시예에 따른 도면이다.
도 10은 본 개시의 제4 실시예에 따른 전자장치의 구성을 도시한 블록도이다.
도 11은 도 10에 도시된 전자장치에 포함된 로우제어회로의 동작을 설명하기 위한 표이다.
도 12는 도 10에 도시된 전자장치에 포함된 프로그래밍회로의 일 실시예에 따른 도면이다.
도 13은 본 개시의 제5 실시예에 따른 전자장치의 구성을 도시한 블록도이다.
도 14는 도 13에 도시된 전자장치에 포함된 로우제어회로의 동작을 설명하기 위한 표이다.
도 15는 도 13에 도시된 전자장치에 포함된 프로그래밍회로의 일 실시예에 따른 도면이다.
도 16은 본 개시의 제6 실시예에 따른 전자장치의 구성을 도시한 블록도이다.
도 17는 도 16에 도시된 전자장치에 포함된 로우제어회로의 동작을 설명하기 위한 표이다.
도 18은 도 16에 도시된 전자장치에 포함된 프로그래밍회로의 일 실시예에 따른 도면이다.
다음의 실시예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 개시의 제1 실시예에 따른 전자장치(100)의 구성을 도시한 블록도이다. 도 1에 도시된 바와 같이, 전자장치(100)는 내부커맨드생성회로(ICMD GEN)(101), 내부어드레스생성회로(IADD GEN)(103), 로우제어회로(ROW CTR)(105), 컬럼제어회로(COLUMN CTR)(107), 프로그래밍회로(109) 및 퓨즈데이터저장회로(FZD STORAGE CIRCUIT)(117)를 포함할 수 있다. 전자장치(100)는 반도체장치로 구현될 수 있다. 전자장치(100)는 컨트롤러(미도시)로부터 커맨드어드레스(CA)를 수신하여 럽쳐동작 및 부트업동작 등 다양한 내부동작들을 수행할 수 있다. 커맨드어드레스(CA)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
내부커맨드생성회로(101)는 커맨드어드레스(CA)를 토대로 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 생성할 수 있다. 제1 내부커맨드(RUP)는 제1 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제1 모드는 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC) 중 하나에 퓨즈데이터(FZD)를 저장하기 위한 럽쳐동작으로 설정될 수 있다. 제2 내부커맨드(BTU)는 제2 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제2 모드는 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위한 부트업동작으로 설정될 수 있다. 내부커맨드생성회로(101)는 제1 모드를 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 디코딩하여 제1 내부커맨드(RUP)를 활성화시킬 수 있다. 내부커맨드생성회로(101)는 제2 모드를 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 디코딩하여 제2 내부커맨드(BTU)를 활성화시킬 수 있다.
내부어드레스생성회로(103)는 커맨드어드레스(CA)를 토대로 로우어드레스(RADD) 및 컬럼어드레스(CADD)를 생성할 수 있다. 내부어드레스생성회로(103)는 커맨드어드레스(CA)를 디코딩하여 로우어드레스(RADD) 및 컬럼어드레스(CADD)를 생성할 수 있다. 로우어드레스(RADD)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 컬럼어드레스(CADD)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
로우제어회로(105)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)로부터 퓨즈액세스신호(PG) 및 합성워드라인선택신호(SG_S)를 생성할 수 있다. 로우제어회로(105)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)를 디코딩하여 퓨즈액세스신호(PG)를 선택적으로 활성화시킬 수 있다. 퓨즈액세스신호(PG)는 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 포함할 수 있다. 제1 퓨즈액세스신호(PG1)는 제1 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 제1 퓨즈액세스신호(PG1)는 제1 모드를 수행할 때 제1 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제1 퓨즈액세스신호(PG1)는 제2 모드를 수행할 때 제1 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제2 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제1 모드를 수행할 때 제2 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제2 모드를 수행할 때 제2 퓨즈셀(FC)에 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 로우제어회로(105)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)를 디코딩하여 합성워드라인선택신호(SG_S)를 선택적으로 활성화시킬 수 있다. 합성워드라인선택신호(SG_S)는 제1 합성워드라인선택신호(SG_S1)를 포함할 수 있다. 제1 합성워드라인선택신호(SG_S1)는 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC)을 인에이블시키기 위해 활성화될 수 있다.
로우제어회로(105)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 로우어드레스(RADD)의 로직레벨조합에 따라 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2) 중 하나를 활성화시킬 수 있다. 로우제어회로(105)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성워드라인선택신호(SG_S1)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(105)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1) 및 제1 퓨즈액세스신호(PG1)를 활성화시킬 수 있다. 로우제어회로(105)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제2 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다.
로우제어회로(105)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(105)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다. 로우제어회로(105)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 로우어드레스(RADD)가 제2 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다. 즉, 로우제어회로(105)는 제2 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합 및 제2 퓨즈셀(FC)에 대응되는 로직레벨조합 중 하나를 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다.
이에 따라, 로우제어회로(105)는 제1 모드 및 제2 모드를 수행할 때 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 다수의 퓨즈셀(FC)을 인에이블시키기 위한 합성워드라인선택신호(SG_S)를 활성화시킴으로써, 합성워드라인선택신호(SG_S)를 구동시키는 선택신호드라이버(113)의 면적을 줄일 수 있다. 로우제어회로(105)의 보다 구체적인 동작에 대한 설명은 도 2를 참고하여 후술한다.
컬럼제어회로(107)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 컬럼어드레스(CADD)를 디코딩하여 비트라인(도 3의 BL)을 선택적으로 활성화시킬 수 있다. 컬럼제어회로(107)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 컬럼어드레스(CADD)를 디코딩하여 비트라인(도 3의 BL)을 선택적으로 활성화시킬 수 있다. 컬럼제어회로(107)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 컬럼어드레스(CADD)를 디코딩하여 비트라인(도 3의 BL)을 선택적으로 활성화시킬 수 있다. 컬럼제어회로(107)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 비트라인(도 3의 BL)을 통해 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다.
프로그래밍회로(109)는 액세스신호드라이버(PG DRV)(111), 선택신호드라이버(SG DRV)(113) 및 퓨즈셀어레이(115)를 포함할 수 있다. 프로그래밍회로(109)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU), 퓨즈액세스신호(PG) 및 합성워드라인선택신호(SG_S)를 토대로 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력할 수 있다.
프로그래밍회로(109)는 제1 내부커맨드(RUP), 합성워드라인선택신호(SG_S) 및 퓨즈액세스신호(PG)를 토대로 제1 모드를 수행할 때 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(109)는 제1 모드를 수행할 때 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 토대로 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC) 중 하나에 퓨즈데이터(FZD)를 저장할 수 있다. 좀 더 구체적으로, 프로그래밍회로(109)는 제1 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제1 퓨즈액세스신호(PG1)가 활성화될 때, 제1 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(109)는 제1 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제2 퓨즈액세스신호(PG2)가 활성화될 때, 제2 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다.
프로그래밍회로(109)는 제2 내부커맨드(BTU), 합성워드라인선택신호(SG_S) 및 퓨즈액세스신호(PG)를 토대로 제2 모드를 수행할 때 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(109)는 제2 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제1 퓨즈액세스신호(PG1)가 활성화될 때, 제1 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(109)는 제2 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제2 퓨즈액세스신호(PG2)가 활성화될 때, 제2 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다.
액세스신호드라이버(111)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 활성화된 퓨즈액세스신호(PG)를 구동시킬 수 있다. 액세스신호드라이버(111)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 퓨즈액세스신호(PG)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(111)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 퓨즈액세스신호(PG)를 제2 전압으로 구동시킬 수 있다. 제1 전압은 제2 전압보다 크게 설정될 수 있다.
선택신호드라이버(113)는 활성화된 합성워드라인선택신호(SG_S)를 제3 전압으로 구동시킬 수 있다.
퓨즈셀어레이(115)는 다수의 퓨즈셀(FC)을 포함할 수 있다. 퓨즈셀(FC)은 구동된 퓨즈액세스신호(PG) 및 구동된 합성워드라인선택신호(SG_S)를 토대로 퓨즈데이터(FZD)를 저장 및 출력할 수 있다. 프로그래밍회로(109)의 보다 구체적인 동작에 대한 설명은 도 3을 참고하여 후술한다.
퓨즈데이터저장회로(117)는 퓨즈데이터(FZD)를 저장할 수 있다.
도 2는 도 1에 도시된 전자장치(100)에 포함된 로우제어회로(105)의 동작을 설명하기 위한 표이다. 도 2를 참고하면, 제1 모드(FIRST MODE)는 제1 내부커맨드(RUP)가 로직하이레벨 'H'일 때 수행될 수 있다. 제2 모드(SECOND MODE)는 제2 내부커맨드(BTU)가 로직하이레벨 'H'일 때 수행될 수 있다. 타겟 퓨즈셀(TARGET FUSE CELL)은 로우어드레스(RADD)의 로직레벨조합 및 컬럼어드레스(도 1의 CADD)의 로직레벨조합에 의해 선택된 퓨즈셀(도 1의 FC)로 설정될 수 있다. 도 2에서 타겟 퓨즈셀(TARGET FUSE CELL)이 컬럼어드레스(도 1의 CADD)의 로직레벨조합에 의해 설정되는 동작은 생략한다. 퓨즈셀(FC11)은 로우어드레스(RADD<1:4>)가 로직레벨조합 'L, L, H, L'을 가질 때 타겟 퓨즈셀(TARGET FUSE CELL)로 설정될 수 있다. 퓨즈셀(FC21)은 로우어드레스(RADD<1:4>)가 로직레벨조합 'L, L, H, H'을 가질 때 타겟 퓨즈셀(TARGET FUSE CELL)로 설정될 수 있다.
로우제어회로(105)는 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 제1 퓨즈액세스신호(PG1) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 퓨즈액세스신호(PG1)는 제1 모드(FIRST MODE)에서 퓨즈셀(FC11)에 퓨즈데이터(도 1의 FZD)를 저장하기 위해 활성화될 수 있다. 제1 합성워드라인선택신호(SG_S1)는 퓨즈셀(FC11) 및 퓨즈셀(FC21)를 인에이블시키기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 퓨즈셀(FC11)은 퓨즈데이터(도 1의 FZD)를 저장할 수 있다.
로우제어회로(105)는 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 제1 퓨즈액세스신호(PG1), 제2 퓨즈액세스신호(PG2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 퓨즈액세스신호(PG1)는 제2 모드(SECOND MODE)에서 퓨즈셀(FC11)에 저장된 퓨즈데이터(도 1의 FZD)를 출력하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제2 모드(SECOND MODE)에서 퓨즈셀(FC21)에 저장된 퓨즈데이터(도 1의 FZD)를 출력하기 위해 활성화될 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 퓨즈셀(FC11) 및 퓨즈셀(FC21)은 저장된 퓨즈데이터(도 1의 FZD)를 출력할 수 있다.
로우제어회로(105)는 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 제2 퓨즈액세스신호(PG2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제2 퓨즈액세스신호(PG2)는 제1 모드(FIRST MODE)에서 퓨즈셀(FC21)에 퓨즈데이터(도 1의 FZD)를 저장하기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 퓨즈셀(FC21)은 퓨즈데이터(도 1의 FZD)를 저장할 수 있다.
로우제어회로(105)는 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 제1 퓨즈액세스신호(PG1), 제2 퓨즈액세스신호(PG2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 퓨즈셀(FC11) 및 퓨즈셀(FC21)은 저장된 퓨즈데이터(도 1의 FZD)를 출력할 수 있다.
도 3은 도 1에 도시된 전자장치(100)에 포함된 프로그래밍회로(109)의 일 실시예에 따른 도면이다. 도 3에 도시된 바와 같이, 프로그래밍회로(109)는 액세스신호드라이버(PG DRV)(111_Z, 111_1~111_7), 선택신호드라이버(SG DRV)(113_Z, 113_1~113_4), 퓨즈셀어레이(115), 워드라인(WL_Z, WL_1~WL_7), 프로그래밍라인(PL_Z, PL_1~PL_7), 비트라인(BL_1~BL_M)를 포함할 수 있다.
액세스신호드라이버(111_1)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 활성화된 제1 퓨즈액세스신호(PG1)를 구동시킬 수 있다. 액세스신호드라이버(111_1)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 제1 퓨즈액세스신호(PG1)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(111_1)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 제1 퓨즈액세스신호(PG1)를 제2 전압으로 구동시킬 수 있다. 액세스신호드라이버(111_1)는 구동된 제1 퓨즈액세스신호(PG1)를 프로그래밍라인(PL_1)으로 출력할 수 있다.
액세스신호드라이버(111_2)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 활성화된 제2 퓨즈액세스신호(PG2)를 구동시킬 수 있다. 액세스신호드라이버(111_2)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 제2 퓨즈액세스신호(PG2)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(111_2)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 제2 퓨즈액세스신호(PG2)를 제2 전압으로 구동시킬 수 있다. 액세스신호드라이버(111_2)는 구동된 제2 퓨즈액세스신호(PG2)를 프로그래밍라인(PL_2)으로 출력할 수 있다.
선택신호드라이버(113_1)는 활성화된 제1 합성워드라인선택신호(SG_S1)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(113_1)는 구동된 제1 합성워드라인선택신호(SG_S1)를 워드라인(WL_1) 및 워드라인(WL_2)으로 출력할 수 있다.
퓨즈셀어레이(115)는 다수의 퓨즈셀(FC)을 포함할 수 있다. 퓨즈셀(FC)은 퓨즈트랜지스터(FTR) 및 선택트랜지스터(STR)를 포함할 수 있다. 퓨즈트랜지스터(FTR)의 제1 단은 소자분리막에 의해 격리된 상태로 설정될 수 있다. 퓨즈트랜지스터(FTR)의 제2 단은 선택트랜지스터(STR)의 제1 단과 직렬 연결될 수 있다. 퓨즈트랜지스터(FTR)의 제3 단은 프로그래밍라인(PL)과 연결될 수 있다. 선택트랜지스터(STR)의 제2 단은 비트라인(BL)과 연결될 수 있다. 선택트랜지스터(STR)의 제3 단은 워드라인(WL)과 연결될 수 있다.
퓨즈셀(FC11)은 제1 퓨즈트랜지스터(FTR) 및 제1 선택트랜지스터(STR)를 포함할 수 있다. 제1 퓨즈트랜지스터(FTR)는 구동된 제1 퓨즈액세스신호(PG1)를 토대로 퓨즈데이터(도 1의 FZD)를 저장 및 출력할 수 있다. 제1 선택트랜지스터(STR)는 구동된 제1 합성워드라인선택신호(SG_S1)를 토대로 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 선택트랜지스터(STR)과 직렬 연결될 수 있다. 제1 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 워드라인(WL_1)으로부터 제3 전압으로 구동된 제1 합성워드라인선택신호(SG_S1)가 입력될 때, 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 모드에서 제1 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_1)으로부터 제1 전압으로 구동된 제1 퓨즈액세스신호(PG1)가 입력될 때, 퓨즈데이터(도 1의 FZD)를 저장할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제1 퓨즈액세스신호(PG1)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 1의 FZD)를 프로그래밍할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제2 모드에서 제1 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_1)으로부터 제2 전압으로 구동된 제1 퓨즈액세스신호(PG1)가 입력될 때, 저장된 퓨즈데이터(도 1의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
퓨즈셀(FC21)는 제2 퓨즈트랜지스터(FTR) 및 제2 선택트랜지스터(STR)를 포함할 수 있다. 제2 퓨즈트랜지스터(FTR)는 구동된 제2 퓨즈액세스신호(PG2)를 토대로 퓨즈데이터(도 1의 FZD)를 저장 및 출력할 수 있다. 제2 선택트랜지스터(STR)는 구동된 제1 합성워드라인선택신호(SG_S1)를 토대로 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 선택트랜지스터(STR)과 직렬 연결될 수 있다. 퓨즈셀(FC21)은 퓨즈셀(FC11)과 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 좀 더 구체적으로, 제2 선택트랜지스터(STR)는 제1 선택트랜지스터(STR)와 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 제2 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 워드라인(WL_2)으로부터 제3 전압으로 구동된 제1 합성워드라인선택신호(SG_S1)가 입력될 때, 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 모드에서 제2 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_2)으로부터 제1 전압으로 구동된 제2 퓨즈액세스신호(PG2)가 입력될 때, 퓨즈데이터(도 1의 FZD)를 저장할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제2 퓨즈액세스신호(PG2)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 1의 FZD)를 프로그래밍할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 모드에서 제2 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_2)으로부터 제2 전압으로 구동된 제2 퓨즈액세스신호(PG2)가 입력될 때, 저장된 퓨즈데이터(도 1의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
도 4는 본 개시의 제2 실시예에 따른 전자장치(200)의 구성을 도시한 블록도이다. 도 4에 도시된 바와 같이, 전자장치(200)는 내부커맨드생성회로(ICMD GEN)(201), 내부어드레스생성회로(IADD GEN)(203), 로우제어회로(ROW CTR)(205), 컬럼제어회로(COLUMN CTR)(207), 프로그래밍회로(209) 및 퓨즈데이터저장회로(FZD STORAGE CIRCUIT)(217)를 포함할 수 있다. 전자장치(200)는 반도체장치로 구현될 수 있다. 전자장치(200)는 컨트롤러(미도시)로부터 커맨드어드레스(CA)를 수신하여 럽쳐동작 및 부트업동작 등 다양한 내부동작들을 수행할 수 있다. 커맨드어드레스(CA)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
내부커맨드생성회로(201)는 커맨드어드레스(CA)를 토대로 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 생성할 수 있다. 제1 내부커맨드(RUP)는 제1 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제1 모드는 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC) 중 하나에 퓨즈데이터(FZD)를 저장하기 위한 럽쳐동작으로 설정될 수 있다. 제2 내부커맨드(BTU)는 제2 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제2 모드는 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위한 부트업동작으로 설정될 수 있다. 내부커맨드생성회로(201)는 도 1에 도시된 내부커맨드생성회로(101)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
내부어드레스생성회로(203)는 커맨드어드레스(CA)를 토대로 로우어드레스(RADD) 및 컬럼어드레스(CADD)를 생성할 수 있다. 내부어드레스생성회로(203)는 도 1에 도시된 내부어드레스생성회로(103)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
로우제어회로(205)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)로부터 합성퓨즈액세스신호(PG_S) 및 워드라인선택신호(SG)를 생성할 수 있다. 로우제어회로(205)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)를 디코딩하여 합성퓨즈액세스신호(PG_S)를 선택적으로 활성화시킬 수 있다. 합성퓨즈액세스신호(PG_S)는 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 포함할 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 퓨즈셀(FC) 및 제3 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 모드를 수행할 때 제1 퓨즈셀(FC) 및 제3 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제2 모드를 수행할 때 제1 퓨즈셀(FC) 및 제3 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 퓨즈셀(FC) 및 제4 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제1 모드를 수행할 때 제2 퓨즈셀(FC) 및 제4 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 모드를 수행할 때 제2 퓨즈셀(FC) 및 제4 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 로우제어회로(205)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)를 디코딩하여 워드라인선택신호(SG)를 선택적으로 활성화시킬 수 있다. 워드라인선택신호(SG)는 제1 워드라인선택신호(SG1) 및 제2 워드라인선택신호(SG2)를 포함할 수 있다. 제1 워드라인선택신호(SG1)는 제1 퓨즈셀(FC)을 인에이블시키기 위해 활성화될 수 있다. 제2 워드라인선택신호(SG2)는 제2 퓨즈셀(FC)을 인에이블시키기 위해 활성화될 수 있다.
로우제어회로(205)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 로우어드레스(RADD)의 로직레벨조합에 따라 제1 워드라인선택신호(SG1) 및 제1 합성퓨즈액세스신호(PG_S1)를 활성화시키거나 제2 워드라인선택신호(SG2) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(205)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 워드라인선택신호(SG1) 및 제1 합성퓨즈액세스신호(PG_S1)를 활성화시킬 수 있다. 로우제어회로(205)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제2 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제2 워드라인선택신호(SG2) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 로우제어회로(205)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제3 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성퓨즈액세스신호(PG_S1)를 활성화시킬 수 있다. 로우제어회로(205)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제4 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다.
로우제어회로(205)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(205)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 로우제어회로(205)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 로우어드레스(RADD)가 제2 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 즉, 로우제어회로(205)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합 및 제2 퓨즈셀(FC)에 대응되는 로직레벨조합 중 하나를 가질 때, 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다.
이에 따라, 로우제어회로(205)는 제1 모드 및 제2 모드를 수행할 때 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 다수의 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위한 합성퓨즈액세스신호(PG_S)를 활성화시킴으로써, 합성퓨즈액세스신호(PG_S)를 구동시키는 액세스신호드라이버(211)의 면적을 줄일 수 있다. 로우제어회로(205)의 보다 구체적인 동작에 대한 설명은 도 5를 참고하여 후술한다.
컬럼제어회로(207)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 컬럼어드레스(CADD)를 디코딩하여 비트라인(도 6의 BL)을 선택적으로 활성화시킬 수 있다. 컬럼제어회로(207)는 도 1에 도시된 컬럼제어회로(107)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
프로그래밍회로(209)는 액세스신호드라이버(PG DRV)(211), 선택신호드라이버(SG DRV)(213) 및 퓨즈셀어레이(215)를 포함할 수 있다. 프로그래밍회로(209)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU), 합성퓨즈액세스신호(PG_S) 및 워드라인선택신호(SG)를 토대로 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력할 수 있다.
프로그래밍회로(209)는 제1 내부커맨드(RUP), 워드라인선택신호(SG) 및 합성퓨즈액세스신호(PG_S)를 토대로 제1 모드를 수행할 때 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(209)는 제1 모드를 수행할 때 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 토대로 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC) 중 하나에 퓨즈데이터(FZD)를 저장할 수 있다. 좀 더 구체적으로, 프로그래밍회로(209)는 제1 모드에서 제1 워드라인선택신호(SG1) 및 제1 합성퓨즈액세스신호(PG_S1)가 활성화될 때 제1 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(209)는 제1 모드에서 제2 워드라인선택신호(SG2) 및 제2 합성퓨즈액세스신호(PG_S2)가 활성화될 때 제2 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다.
프로그래밍회로(209)는 제2 내부커맨드(BTU), 워드라인선택신호(SG) 및 합성퓨즈액세스신호(PG_S)를 토대로 제2 모드를 수행할 때 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(209)는 제2 모드를 수행할 때 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 토대로 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 좀 더 구체적으로, 프로그래밍회로(209)는 제2 모드에서 제1 워드라인선택신호(SG1) 및 제1 합성퓨즈액세스신호(PG_S1)가 활성화될 때, 제1 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(209)는 제2 모드에서 제2 워드라인선택신호(SG2) 및 제2 합성퓨즈액세스신호(PG_S2)가 활성화될 때, 제2 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다.
액세스신호드라이버(211)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 활성화된 합성퓨즈액세스신호(PG_S)를 구동시킬 수 있다. 액세스신호드라이버(211)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 합성퓨즈액세스신호(PG_S)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(211)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 합성퓨즈액세스신호(PG_S)를 제2 전압으로 구동시킬 수 있다. 제1 전압은 제2 전압보다 크게 설정될 수 있다.
선택신호드라이버(213)는 활성화된 워드라인선택신호(SG)를 제3 전압으로 구동시킬 수 있다.
퓨즈셀어레이(215)는 다수의 퓨즈셀(FC)을 포함할 수 있다. 퓨즈셀(FC)은 구동된 합성퓨즈액세스신호(PG_S) 및 구동된 워드라인선택신호(SG)를 토대로 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력할 수 있다. 프로그래밍회로(209)의 보다 구체적인 동작에 대한 설명은 도 6을 참고하여 후술한다.
퓨즈데이터저장회로(217)는 퓨즈데이터(FZD)를 저장할 수 있다.
도 5는 도 4에 도시된 전자장치(200)에 포함된 로우제어회로(205)의 동작을 설명하기 위한 표이다. 도 5를 참고하면, 제1 모드(FIRST MODE), 제2 모드(SECOND MODE) 및 타겟 퓨즈셀(TARGET FUSE CELL)에 대한 설명은 도 2에서 구체적으로 설명하였으므로 생략한다.
로우제어회로(205)는 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1) 및 제1 워드라인선택신호(SG1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 모드(FIRST MODE)에서 퓨즈셀(FCZ1) 및 퓨즈셀(FC11)에 퓨즈데이터(도 4의 FZD)를 저장하기 위해 활성화될 수 있다. 제1 워드라인선택신호(SG1)는 퓨즈셀(FC11)을 인에이블시키기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 퓨즈셀(FC11)은 퓨즈데이터(도 4의 FZD)를 저장할 수 있다.
로우제어회로(205)는 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1), 제2 합성퓨즈액세스신호(PG_S2), 제1 워드라인선택신호(SG1) 및 제2 워드라인선택신호(SG2)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제2 모드(SECOND MODE)에서 퓨즈셀(FCZ1) 및 퓨즈셀(FC11)에 저장된 퓨즈데이터(도 4의 FZD)를 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 모드(SECOND MODE)에서 퓨즈셀(FC21) 및 퓨즈셀(FC31)에 저장된 퓨즈데이터(도 4의 FZD)를 출력하기 위해 활성화될 수 있다. 제2 워드라인선택신호(SG2)는 퓨즈셀(FC21)을 인에이블시키기 위해 활성화될 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 퓨즈셀(FC11) 및 퓨즈셀(FC21)은 저장된 퓨즈데이터(도 4의 FZD)를 출력할 수 있다.
로우제어회로(205)는 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 제2 합성퓨즈액세스신호(PG_S2) 및 제2 워드라인선택신호(SG2)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제1 모드(FIRST MODE)에서 퓨즈셀(FC21) 및 퓨즈셀(FC31)에 퓨즈데이터(도 4의 FZD)를 저장하기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 퓨즈셀(FC21)은 퓨즈데이터(도 4의 FZD)를 저장할 수 있다.
로우제어회로(205)는 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1), 제2 합성퓨즈액세스신호(PG_S2), 제1 워드라인선택신호(SG1) 및 제2 워드라인선택신호(SG2)를 로직하이레벨 'H'로 활성화시킬 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 퓨즈셀(FC11) 및 퓨즈셀(FC21)은 저장된 퓨즈데이터(도 4의 FZD)를 출력할 수 있다.
도 6은 도 4에 도시된 전자장치(200)에 포함된 프로그래밍회로(209)의 일 실시예에 따른 도면이다. 도 6에 도시된 바와 같이, 프로그래밍회로(209)는 액세스신호드라이버(PG DRV)(211_1~211_4), 선택신호드라이버(SG DRV)(213_Z, 213_1~213_7), 퓨즈셀어레이(215), 워드라인(WL_Z, WL_1~WL_7), 프로그래밍라인(PL_Z, PL_1~PL_7), 비트라인(BL_1~BL_M)를 포함할 수 있다.
액세스신호드라이버(211_1)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 활성화된 제1 합성퓨즈액세스신호(PG_S1)를 구동시킬 수 있다. 액세스신호드라이버(211_1)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 제1 합성퓨즈액세스신호(PG_S1)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(211_1)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 제1 합성퓨즈액세스신호(PG_S1)를 제2 전압으로 구동시킬 수 있다. 액세스신호드라이버(211_1)는 구동된 제1 합성퓨즈액세스신호(PG_S1)를 프로그래밍라인(PL_Z) 및 프로그래밍라인(PL_1)으로 출력할 수 있다.
액세스신호드라이버(211_2)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 활성화된 제2 합성퓨즈액세스신호(PG_S2)를 구동시킬 수 있다. 액세스신호드라이버(211_2)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 제2 합성퓨즈액세스신호(PG_S2)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(211_2)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 제2 합성퓨즈액세스신호(PG_S2)를 제2 전압으로 구동시킬 수 있다. 액세스신호드라이버(211_2)는 구동된 제2 합성퓨즈액세스신호(PG_S2)를 프로그래밍라인(PL_2) 및 프로그래밍라인(PL_3)으로 출력할 수 있다.
선택신호드라이버(213_1)는 제1 워드라인선택신호(SG1)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(213_1)는 구동된 제1 워드라인선택신호(SG1)를 워드라인(WL_1)으로 출력할 수 있다.
선택신호드라이버(213_2)는 제2 워드라인선택신호(SG2)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(213_2)는 구동된 제2 워드라인선택신호(SG2)를 워드라인(WL_2)으로 출력할 수 있다.
퓨즈셀어레이(215)는 다수의 퓨즈셀(FC)를 포함할 수 있다. 다수의 퓨즈셀(FC)은 각각 퓨즈트랜지스터(FTR) 및 선택트랜지스터(STR)를 포함할 수 있다. 퓨즈트랜지스터(FTR) 및 선택트랜지스터(STR)의 구성은 도 3에서 구체적으로 설명하였으므로 생략한다.
퓨즈셀(FC11)은 제1 퓨즈트랜지스터(FTR) 및 제1 선택트랜지스터(STR)를 포함할 수 있다. 제1 퓨즈트랜지스터(FTR)는 구동된 제1 합성퓨즈액세스신호(PG_S1)를 토대로 퓨즈데이터(도 4의 FZD)를 저장 및 출력할 수 있다. 제1 선택트랜지스터(STR)는 구동된 제1 워드라인선택신호(SG1)를 토대로 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 선택트랜지스터(STR)과 직렬 연결될 수 있다. 제1 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 워드라인(WL_1)으로부터 제3 전압으로 구동된 제1 워드라인선택신호(SG1)가 입력될 때, 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 모드에서 제1 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_1)으로부터 제1 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)가 입력될 때, 퓨즈데이터(도 4의 FZD)를 저장할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 4의 FZD)를 프로그래밍할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제2 모드에서 제1 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_1)으로부터 제2 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)가 입력될 때, 저장된 퓨즈데이터(도 4의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
퓨즈셀(FC21)은 제2 퓨즈트랜지스터(FTR) 및 제2 선택트랜지스터(STR)를 포함할 수 있다. 제2 퓨즈트랜지스터(FTR)는 구동된 제2 합성퓨즈액세스신호(PG_S2)를 토대로 퓨즈데이터(도 4의 FZD)를 저장 및 출력할 수 있다. 제1 선택트랜지스터(STR)는 구동된 제2 워드라인선택신호(SG2)를 토대로 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 선택트랜지스터(STR)과 직렬 연결될 수 있다. 퓨즈셀(FC21)은 퓨즈셀(FC11)과 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 좀 더 구체적으로, 제2 선택트랜지스터(STR)는 제1 선택트랜지스터(STR)와 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 제2 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 워드라인(WL_2)으로부터 제3 전압으로 구동된 제2 워드라인선택신호(SG2)가 입력될 때, 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 모드에서 제2 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_2)으로부터 제1 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)가 입력될 때, 퓨즈데이터(도 4의 FZD)를 저장할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 4의 FZD)를 프로그래밍할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 모드에서 제2 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_2)으로부터 제2 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)가 입력될 때, 저장된 퓨즈데이터(도 4의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
도 7은 본 개시의 제3 실시예에 따른 전자장치(300)의 구성을 도시한 블록도이다. 도 7에 도시된 바와 같이, 전자장치(300)는 내부커맨드생성회로(ICMD GEN)(301), 내부어드레스생성회로(IADD GEN)(303), 로우제어회로(ROW CTR)(305), 컬럼제어회로(COLUMN CTR)(307), 프로그래밍회로(309) 및 퓨즈데이터저장회로(FZD STORAGE CIRCUIT)(317)를 포함할 수 있다. 전자장치(300)는 반도체장치로 구현될 수 있다. 전자장치(300)는 컨트롤러(미도시)로부터 커맨드어드레스(CA)를 수신하여 럽쳐동작 및 부트업동작 등 다양한 내부동작들을 수행할 수 있다. 커맨드어드레스(CA)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
커맨드생성회로(301)는 커맨드어드레스(CA)를 토대로 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 생성할 수 있다. 제1 내부커맨드(RUP)는 제1 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제1 모드는 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC) 중 하나에 퓨즈데이터(FZD)를 저장하기 위한 럽쳐동작으로 설정될 수 있다. 제2 내부커맨드(BTU)는 제2 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제2 모드는 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위한 부트업동작으로 설정될 수 있다. 내부커맨드생성회로(301)는 도 1에 도시된 내부커맨드생성회로(101)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
내부어드레스생성회로(303)는 커맨드어드레스(CA)를 토대로 로우어드레스(RADD) 및 컬럼어드레스(CADD)를 생성할 수 있다. 내부어드레스생성회로(303)는 도 1에 도시된 내부어드레스생성회로(103)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
로우제어회로(305)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)로부터 합성퓨즈액세스신호(PG_S) 및 합성워드라인선택신호(SG_S)를 생성할 수 있다. 로우제어회로(305)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)를 디코딩하여 합성퓨즈액세스신호(PG_S)를 선택적으로 활성화시킬 수 있다. 합성퓨즈액세스신호(PG_S)는 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 포함할 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 퓨즈셀(FC) 및 제3 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 모드를 수행할 때 제1 퓨즈셀(FC) 및 제3 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제2 모드를 수행할 때 제1 퓨즈셀(FC) 및 제3 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 퓨즈셀(FC) 및 제4 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제1 모드를 수행할 때 제2 퓨즈셀(FC) 및 제4 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 모드를 수행할 때 제2 퓨즈셀(FC) 및 제4 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 로우제어회로(305)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 로우어드레스(RADD)를 디코딩하여 합성워드라인선택신호(SG_S)를 선택적으로 활성화시킬 수 있다. 합성워드라인선택신호(SG_S)는 제1 합성워드라인선택신호(SG_S1)를 포함할 수 있다. 제1 합성워드라인선택신호(SG_S1)는 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC)을 인에이블시키기 위해 활성화될 수 있다.
로우제어회로(305)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2) 중 하나를 활성화시킬 수 있다. 로우제어회로(305)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성워드라인선택신호(SG_S1)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(305)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1) 및 제1 합성퓨즈액세스신호(PG_S1)를 활성화시킬 수 있다. 로우제어회로(305)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제2 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 로우제어회로(305)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제3 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성퓨즈액세스신호(PG_S1)를 활성화시킬 수 있다. 로우제어회로(305)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 로우어드레스(RADD)가 제4 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다.
로우제어회로(305)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(305)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 로우제어회로(305)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 로우어드레스(RADD)가 제2 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 즉, 로우제어회로(305)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 로우어드레스(RADD)가 제1 퓨즈셀(FC)에 대응되는 로직레벨조합 및 제2 퓨즈셀(FC)에 대응되는 로직레벨조합 중 하나를 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다.
이에 따라, 로우제어회로(305)는 제1 모드 및 제2 모드를 수행할 때 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 다수의 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위한 합성퓨즈액세스신호(PG_S)를 활성화시킴으로써, 합성퓨즈액세스신호(PG_S)를 구동시키는 액세스신호드라이버(311)의 면적을 줄일 수 있다. 또한, 로우제어회로(305)는 제1 모드 및 제2 모드를 수행할 때 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 다수의 퓨즈셀(FC)을 인에이블시키기 위한 합성워드라인선택신호(SG_S)를 활성화시킴으로써, 합성워드라인선택신호(SG_S)를 구동시키는 선택신호드라이버(313)의 면적을 줄일 수 있다.
컬럼제어회로(307)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 컬럼어드레스(CADD)를 디코딩하여 비트라인(도 9의 BL)을 선택적으로 활성화시킬 수 있다. 컬럼제어회로(307)는 도 1에 도시된 컬럼제어회로(107)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
프로그래밍회로(309)는 액세스신호드라이버(PG DRV)(311), 선택신호드라이버(SG DRV)(313) 및 퓨즈셀어레이(315)를 포함할 수 있다. 프로그래밍회로(309)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU), 합성퓨즈액세스신호(PG_S) 및 합성워드라인선택신호(SG_S)를 토대로 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력할 수 있다.
프로그래밍회로(309)는 제1 내부커맨드(RUP), 합성워드라인선택신호(SG_S) 및 합성퓨즈액세스신호(PG_S)를 토대로 제1 모드를 수행할 때 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(309)는 제1 내부커맨드(RUP), 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 토대로 제1 모드를 수행할 때 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC) 중 하나에 퓨즈데이터(FZD)를 저장할 수 있다. 좀 더 구체적으로, 프로그래밍회로(309)는 제1 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제1 합성퓨즈액세스신호(PG_S1)를 토대로 제1 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(309)는 제1 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 토대로 제2 퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다.
프로그래밍회로(309)는 제2 내부커맨드(BTU), 합성워드라인선택신호(SG_S) 및 합성퓨즈액세스신호(PG_S)를 토대로 제2 모드를 수행할 때 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(309)는 제2 내부커맨드(BTU), 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 토대로 제2 모드를 수행할 때 제1 퓨즈셀(FC) 및 제2 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 좀 더 구체적으로, 프로그래밍회로(309)는 제2 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제1 합성퓨즈액세스신호(PG_S1)가 활성화될 때, 제1 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(309)는 제2 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)가 활성화될 때, 제2 퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다.
액세스신호드라이버(311)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 합성퓨즈액세스신호(PG_S)를 구동시킬 수 있다. 액세스신호드라이버(311)는 도 4에 도시된 액세스신호드라이버(211)와 동일하게 구현되므로 구체적인 동작에 대한 설명은 생략한다.
선택신호드라이버(313)는 합성워드라인선택신호(SG_S)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(313)는 도 1에 도시된 선택신호드라이버(113)과 동일하게 구현되므로 구체적인 동작에 대한 설명은 생략한다.
퓨즈셀어레이(315)는 다수의 퓨즈셀(FC)을 포함할 수 있다. 퓨즈셀(FC)은 구동된 합성퓨즈액세스신호(PG_S) 및 구동된 합성워드라인선택신호(SG_S)를 토대로 퓨즈데이터(FZD)를 저장 및 출력할 수 있다. 프로그래밍회로(309)의 보다 구체적인 동작에 대한 설명은 도 9를 참고하여 후술한다.
퓨즈데이터저장회로(317)는 퓨즈데이터(FZD)를 저장할 수 있다.
도 8은 도 7에 도시된 전자장치(300)에 포함된 로우제어회로(305)의 동작을 설명하기 위한 표이다. 도 8을 참고하면, 제1 모드(FIRST MODE), 제2 모드(SECOND MODE) 및 타겟 퓨즈셀(TARGET FUSE CELL)에 대한 설명은 도 2에서 구체적으로 설명하였으므로 생략한다.
로우제어회로(305)는 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 모드(FIRST MODE)에서 퓨즈셀(FCZ1) 및 퓨즈셀(FC11)에 퓨즈데이터(도 7의 FZD)를 저장하기 위해 활성화될 수 있다. 제1 합성워드라인선택신호(SG_S1)는 퓨즈셀(FC11) 및 퓨즈셀(FC21)을 인에이블시키기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 퓨즈셀(FC11)은 퓨즈데이터(도 7의 FZD)를 저장할 수 있다.
로우제어회로(305)는 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1), 제2 합성퓨즈액세스신호(PG_S2), 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제2 모드(SECOND MODE)에서 퓨즈셀(FCZ1) 및 퓨즈셀(FC11)에 저장된 퓨즈데이터(도 7의 FZD)를 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 모드(SECOND MODE)에서 퓨즈셀(FC21) 및 퓨즈셀(FC31)에 저장된 퓨즈데이터(도 7의 FZD)를 출력하기 위해 활성화될 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC11)에 대응될 때, 퓨즈셀(FC11) 및 퓨즈셀(FC21)은 저장된 퓨즈데이터(도 7의 FZD)를 출력할 수 있다.
로우제어회로(305)는 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 제2 합성퓨즈액세스신호(PG_S2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제1 모드(FIRST MODE)에서 퓨즈셀(FC21) 및 퓨즈셀(FC31)에 퓨즈데이터(도 7의 FZD)를 저장하기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 퓨즈셀(FC21)은 퓨즈데이터(도 7의 FZD)를 저장할 수 있다.
로우제어회로(305)는 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1), 제2 합성퓨즈액세스신호(PG_S2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 로우어드레스(RADD)의 로직레벨조합이 퓨즈셀(FC21)에 대응될 때, 퓨즈셀(FC11) 및 퓨즈셀(FC21)은 저장된 퓨즈데이터(도 7의 FZD)를 출력할 수 있다.
도 9는 도 7에 도시된 전자장치(300)에 포함된 프로그래밍회로(309)의 일 실시예에 따른 도면이다. 도 9에 도시된 바와 같이, 프로그래밍회로(309)는 액세스신호드라이버(PG DRV)(311_1~311_4), 선택신호드라이버(SG DRV)(313_Z, 313_1~313_4), 퓨즈셀어레이(315), 워드라인(WL_Z, WL_1~WL_7), 프로그래밍라인(PL_Z, PL_1~PL_7), 비트라인(BL_1~BL_M)을 포함할 수 있다.
액세스신호드라이버(311_1)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 제1 합성퓨즈액세스신호(PG_S1)를 구동시킬 수 있다. 액세스신호드라이버(311_1)는 도 6에 도시된 액세스신호드라이버(211_1)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
액세스신호드라이버(311_2)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 제2 합성퓨즈액세스신호(PG_S2)를 구동시킬 수 있다. 액세스신호드라이버(311_2)는 도 6에 도시된 액세스신호드라이버(211_2)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
선택신호드라이버(313_1)는 제1 합성워드라인선택신호(SG_S1)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(313_1)는 도 3에 도시된 액세스신호드라이버(113_1)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
퓨즈셀어레이(315)는 다수의 퓨즈셀(FC)를 포함할 수 있다. 다수의 퓨즈셀(FC)은 각각 퓨즈트랜지스터(FTR) 및 선택트랜지스터(STR)를 포함할 수 있다. 퓨즈트랜지스터(FTR) 및 선택트랜지스터(STR)의 구성은 도 3에서 구체적으로 설명하였으므로 생략한다.
퓨즈셀(FC11)는 제1 퓨즈트랜지스터(FTR) 및 제1 선택트랜지스터(STR)를 포함할 수 있다. 제1 퓨즈트랜지스터(FTR)는 구동된 제1 합성퓨즈액세스신호(PG_S1)를 토대로 퓨즈데이터(도 7의 FZD)를 저장 및 출력할 수 있다. 제1 선택트랜지스터(STR)는 구동된 제1 합성워드라인선택신호(SG_S1)를 토대로 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 선택트랜지스터(STR)과 직렬 연결될 수 있다. 제1 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 워드라인(WL_1)으로부터 제3 전압으로 구동된 제1 합성워드라인선택신호(SG_S1)가 입력될 때, 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 모드에서 제1 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_1)으로부터 제1 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)가 입력될 때, 퓨즈데이터(도 7의 FZD)를 저장할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 7의 FZD)를 프로그래밍할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제2 모드에서 제1 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_1)으로부터 제2 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)가 입력될 때, 저장된 퓨즈데이터(도 7의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
퓨즈셀(FC21)는 제2 퓨즈트랜지스터(FTR) 및 제2 선택트랜지스터(STR)를 포함할 수 있다. 제2 퓨즈트랜지스터(FTR)는 구동된 제2 합성퓨즈액세스신호(PG_S2)를 토대로 퓨즈데이터(도 7의 FZD)를 저장 및 출력할 수 있다. 제1 선택트랜지스터(STR)는 구동된 제1 합성워드라인선택신호(SG_S1)를 토대로 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 선택트랜지스터(STR)과 직렬 연결될 수 있다. 퓨즈셀(FC21)은 퓨즈셀(FC11)과 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 좀 더 구체적으로, 제2 선택트랜지스터(STR)는 제1 선택트랜지스터(STR)와 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 제2 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 워드라인(WL_2)으로부터 제3 전압으로 구동된 제1 합성워드라인선택신호(SG_S1)가 입력될 때, 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 모드에서 제2 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_2)으로부터 제1 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)가 입력될 때, 퓨즈데이터(도 7의 FZD)를 저장할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 7의 FZD)를 프로그래밍할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 모드에서 제2 선택트랜지스터(STR)가 턴온되고 프로그래밍라인(PL_2)으로부터 제2 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)가 입력될 때, 저장된 퓨즈데이터(도 7의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
도 10은 본 개시의 제4 실시예에 따른 전자장치(400)의 구성을 도시한 블록도이다. 도 10에 도시된 바와 같이, 전자장치(400)는 내부커맨드생성회로(ICMD GEN)(401), 내부어드레스생성회로(IADD GEN)(403), 리던던시신호생성회로(REDUN GEN)(404), 로우제어회로(ROW CTR)(405), 컬럼제어회로(COLUMN CTR)(407), 프로그래밍회로(409) 및 퓨즈데이터저장회로(FZD STORAGE CIRCUIT)(417)를 포함할 수 있다. 전자장치(400)는 반도체장치로 구현될 수 있다. 전자장치(400)는 컨트롤러(미도시)로부터 커맨드어드레스(CA)를 수신하여 럽쳐동작 및 부트업동작 등 다양한 내부동작들을 수행할 수 있다. 커맨드어드레스(CA)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
내부커맨드생성회로(401)는 커맨드어드레스(CA)를 토대로 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 생성할 수 있다. 제1 내부커맨드(RUP)는 제1 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제1 모드는 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC) 중 하나에 퓨즈데이터(FZD)를 저장하기 위한 럽쳐동작으로 설정될 수 있다. 제2 내부커맨드(BTU)는 제2 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제2 모드는 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력하기 위한 부트업동작으로 설정될 수 있다. 내부커맨드생성회로(401)는 도 1에 도시된 내부커맨드생성회로(101)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
내부어드레스생성회로(403)는 커맨드어드레스(CA)를 토대로 로우어드레스(RADD) 및 컬럼어드레스(CADD)를 생성할 수 있다. 내부어드레스생성회로(403)는 도 1에 도시된 내부어드레스생성회로(103)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
리던던시신호생성회로(404)는 로우어드레스(RADD) 및 퓨즈데이터(FZD)를 토대로 리던던시신호(REDUN)를 생성할 수 있다. 리던던시신호생성회로(404)는 퓨즈데이터(FZD)를 토대로 메인퓨즈셀(FC)의 불량 여부를 검출할 수 있다. 리던던시신호(REDUN)는 메인퓨즈셀(FC)이 불량 상태일 때 메인퓨즈셀(FC)을 리던던시퓨즈셀(RFC)로 대체하기 위해 활성화될 수 있다. 리던던시신호생성회로(404)는 불량 상태로 검출된 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가지는 로우어드레스(RADD)를 저장할 수 있다. 리던던시신호생성회로(404)는 로우어드레스(RADD)가 기 설정된 로직레벨조합을 가질 때 리던던시신호(REDUN)를 활성화시킬 수 있다.
로우제어회로(405)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)로부터 퓨즈액세스신호(PG) 및 합성워드라인선택신호(SG_S)를 생성할 수 있다. 로우제어회로(405)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)를 디코딩하여 퓨즈액세스신호(PG)를 선택적으로 활성화시킬 수 있다. 퓨즈액세스신호(PG)는 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 포함할 수 있다. 제1 퓨즈액세스신호(PG1)는 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 제1 퓨즈액세스신호(PG1)는 제1 모드를 수행할 때 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제1 퓨즈액세스신호(PG1)는 제2 모드를 수행할 때 제1 메인퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제1 모드를 수행할 때 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제2 모드를 수행할 때 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 로우제어회로(405)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)를 디코딩하여 합성워드라인선택신호(SG_S)를 선택적으로 활성화시킬 수 있다. 합성워드라인선택신호(SG_S)는 제1 합성워드라인선택신호(SG_S1)를 포함할 수 있다. 제1 합성워드라인선택신호(SG_S1)는 제1 퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC)을 인에이블시키기 위해 활성화될 수 있다.
로우제어회로(405)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 리던던시신호(REDUN) 및 로우어드레스(RADD)의 로직레벨조합에 따라 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2) 중 하나를 활성화시킬 수 있다. 로우제어회로(405)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 리던던시신호(REDUN) 및 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성워드라인선택신호(SG_S1)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(405)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1) 및 제1 퓨즈액세스신호(PG1)를 활성화시킬 수 있다. 로우제어회로(405)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다.
로우제어회로(405)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 리던던시신호(REDUN) 및 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(405)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)가 로직로우레벨로 비활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다. 로우제어회로(305)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)가 로직하이레벨로 활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다. 즉, 로우제어회로(405)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)의 로직레벨에 관계없이 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 활성화시킬 수 있다.
이에 따라, 로우제어회로(405)는 제1 모드 및 제2 모드를 수행할 때 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 메인퓨즈셀(FC)과 리던던시퓨즈셀(RFC)을 인에이블시키기 위한 합성워드라인선택신호(SG_S)를 활성화시킴으로써, 합성워드라인선택신호(SG_S)를 구동시키는 선택신호드라이버(413)의 면적을 줄이고, 어드레스 디코딩 방식을 효율적으로 설정할 수 있다. 로우제어회로(405)의 보다 구체적인 동작에 대한 설명은 도 11을 참고하여 후술한다.
컬럼제어회로(407)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 컬럼어드레스(CADD)를 디코딩하여 비트라인(도 12의 BL)을 선택적으로 활성화시킬 수 있다. 컬럼제어회로(407)는 도 1에 도시된 컬럼제어회로(107)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
프로그래밍회로(409)는 액세스신호드라이버(PG DRV)(411), 선택신호드라이버(SG DRV)(413) 및 퓨즈셀어레이(415)를 포함할 수 있다. 프로그래밍회로(409)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU), 퓨즈액세스신호(PG) 및 합성워드라인선택신호(SG_S)를 토대로 퓨즈셀에 퓨즈데이터(FZD)를 저장 및 출력할 수 있다.
프로그래밍회로(409)는 제1 내부커맨드(RUP), 합성워드라인선택신호(SG_S) 및 퓨즈액세스신호(PG)를 토대로 제1 모드를 수행할 때 퓨즈셀에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(409)는 제1 모드를 수행할 때 제1 합성워드라인선택신호(SG_S1), 제1 퓨즈액세스신호(PG1) 및 제2 퓨즈액세스신호(PG2)를 토대로 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC) 중 하나에 퓨즈데이터(FZD)를 저장할 수 있다. 좀 더 구체적으로, 프로그래밍회로(409)는 제1 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제1 퓨즈액세스신호(PG1)가 활성화될 때, 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(409)는 제1 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제2 퓨즈액세스신호(PG2)가 활성화될 때, 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장할 수 있다.
프로그래밍회로(409)는 제2 내부커맨드(BTU), 합성워드라인선택신호(SG_S) 및 퓨즈액세스신호(PG)를 토대로 제2 모드를 수행할 때 퓨즈셀에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(409)는 제2 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제1 퓨즈액세스신호(PG1)가 활성화될 때, 제1 메인퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(409)는 제2 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제2 퓨즈액세스신호(PG2)가 활성화될 때, 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다.
액세스신호드라이버(411)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 활성화된 퓨즈액세스신호(PG)를 구동시킬 수 있다. 액세스신호드라이버(411)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 퓨즈액세스신호(PG)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(411)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 퓨즈액세스신호(PG)를 제2 전압으로 구동시킬 수 있다. 제1 전압은 제2 전압보다 크게 설정될 수 있다.
선택신호드라이버(413)는 활성화된 합성워드라인선택신호(SG_S)를 제3 전압으로 구동시킬 수 있다.
퓨즈셀어레이(415)는 다수의 퓨즈셀을 포함할 수 있다. 퓨즈셀은 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC) 중 하나로 설정될 수 있다. 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)은 구동된 퓨즈액세스신호(PG) 및 구동된 합성워드라인선택신호(SG_S)를 토대로 퓨즈데이터(FZD)를 저장 및 출력할 수 있다. 프로그래밍회로(409)의 보다 구체적인 동작에 대한 설명은 도 12를 참고하여 후술한다.
퓨즈데이터저장회로(417)는 퓨즈데이터(FZD)를 저장할 수 있다.
도 11은 도 10에 도시된 전자장치(400)에 포함된 로우제어회로(405)의 동작을 설명하기 위한 표이다. 도 11을 참고하면, 제1 모드(FIRST MODE)는 제1 내부커맨드(RUP)가 로직하이레벨 'H'일 때 수행될 수 있다. 제2 모드(SECOND MODE)는 제2 내부커맨드(BTU)가 로직하이레벨 'H'일 때 수행될 수 있다. 타겟 퓨즈셀(TARGET FUSE CELL)은 로우어드레스(RADD)의 로직레벨조합, 컬럼어드레스(도 1의 CADD)의 로직레벨조합 및 리던던시신호(REDUN)의 로직레벨에 의해 선택된 퓨즈셀로 설정될 수 있다. 도 11에서 타겟 퓨즈셀(TARGET FUSE CELL)이 컬럼어드레스(도 10의 CADD)의 로직레벨조합에 의해 설정되는 동작은 생략한다. 메인퓨즈셀(FC11)은 리던던시신호(REDUN)가 로직로우레벨 'L'로 비활성화되고 로우어드레스(RADD<1:3>)가 로직레벨조합 'L, L, H'을 가질 때, 타겟 퓨즈셀(TARGET FUSE CELL)로 설정될 수 있다. 리던던시퓨즈셀(RFC11)은 리던던시신호(REDUN)가 로직하이레벨 'H'로 활성화되고 로우어드레스(RADD<1:3>)가 로직레벨조합 'L, L, H'을 가질 때, 타겟 퓨즈셀(TARGET FUSE CELL)로 설정될 수 있다.
로우제어회로(405)는 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 퓨즈액세스신호(PG1) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 퓨즈액세스신호(PG1)는 제1 모드(FIRST MODE)에서 메인퓨즈셀(FC11)에 퓨즈데이터(도 10의 FZD)를 저장하기 위해 활성화될 수 있다. 제1 합성워드라인선택신호(SG_S1)는 메인퓨즈셀(FC11) 및 리던던시퓨즈셀(RFC11)를 인에이블시키기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11)은 퓨즈데이터(도 10의 FZD)를 저장할 수 있다.
로우제어회로(405)는 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 퓨즈액세스신호(PG1), 제2 퓨즈액세스신호(PG2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 퓨즈액세스신호(PG1)는 제2 모드(SECOND MODE)에서 메인퓨즈셀(FC11)에 저장된 퓨즈데이터(도 10의 FZD)를 출력하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제2 모드(SECOND MODE)에서 리던던시퓨즈셀(RFC11)에 저장된 퓨즈데이터(도 10의 FZD)를 출력하기 위해 활성화될 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11) 및 리던던시퓨즈셀(RFC11)은 저장된 퓨즈데이터(도 10의 FZD)를 출력할 수 있다.
로우제어회로(405)는 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제2 퓨즈액세스신호(PG2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제2 퓨즈액세스신호(PG2)는 제1 모드(FIRST MODE)에서 리던던시퓨즈셀(RFC11)에 퓨즈데이터(도 10의 FZD)를 저장하기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 리던던시퓨즈셀(RFC11)은 퓨즈데이터(도 10의 FZD)를 저장할 수 있다.
로우제어회로(405)는 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 퓨즈액세스신호(PG1), 제2 퓨즈액세스신호(PG2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11) 및 리던던시퓨즈셀(RFC11)은저장된 퓨즈데이터(도 10의 FZD)를 출력할 수 있다.
도 12는 도 10에 도시된 전자장치(400)에 포함된 프로그래밍회로(409)의 일 실시예에 따른 도면이다. 도 12에 도시된 바와 같이, 프로그래밍회로(409)는 액세스신호드라이버(PG DRV)(411_Z, 411_1~411_7), 선택신호드라이버(SG DRV)(413_Z, 413_1~413_4), 퓨즈셀어레이(415), 메인워드라인(WL_Z, WL_1~WL_3), 리던던시워드라인(RWL_1~RWL_4), 메인프로그래밍라인(PL_Z, PL_1~PL_3), 리던던시프로그래밍라인(RPL_Z, RPL_1~RPL_4) 및 비트라인(BL_1~BL_M)를 포함할 수 있다.
액세스신호드라이버(411_1)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 활성화된 제1 퓨즈액세스신호(PG1)를 구동시킬 수 있다. 액세스신호드라이버(411_1)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 제1 퓨즈액세스신호(PG1)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(411_1)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 제1 퓨즈액세스신호(PG1)를 제2 전압으로 구동시킬 수 있다. 액세스신호드라이버(411_1)는 구동된 제1 퓨즈액세스신호(PG1)를 메인프로그래밍라인(PL_1)으로 출력할 수 있다.
액세스신호드라이버(411_2)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 활성화된 제2 퓨즈액세스신호(PG2)를 구동시킬 수 있다. 액세스신호드라이버(411_2)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 제2 퓨즈액세스신호(PG2)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(411_2)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 제2 퓨즈액세스신호(PG2)를 제2 전압으로 구동시킬 수 있다. 액세스신호드라이버(411_2)는 구동된 제2 퓨즈액세스신호(PG2)를 리던던시프로그래밍라인(RPL_1)으로 출력할 수 있다.
선택신호드라이버(413_1)는 활성화된 제1 합성워드라인선택신호(SG_S1)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(413_1)는 구동된 제1 합성워드라인선택신호(SG_S1)를 메인워드라인(WL_1) 및 리던던시워드라인(RWL_1)으로 출력할 수 있다.
퓨즈셀어레이(415)는 다수의 메인퓨즈셀(FC) 및 다수의 리던던시퓨즈셀(RFC)을 포함할 수 있다. 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)은 각각 퓨즈트랜지스터(FTR) 및 선택트랜지스터(STR)를 포함할 수 있다.
메인퓨즈셀(FC)에 포함된 퓨즈트랜지스터(FTR)의 제1 단은 소자분리막에 의해 격리된 상태를 가질 수 있다. 메인퓨즈셀(FC)에 포함된 퓨즈트랜지스터(FTR)의 제2 단은 메인퓨즈셀(FC)에 포함된 선택트랜지스터(STR)의 제1 단과 연결될 수 있다. 메인퓨즈셀(FC)에 포함된 퓨즈트랜지스터(FTR)의 제3 단은 메인프로그래밍라인(PL)과 연결될 수 있다. 메인퓨즈셀(FC)에 포함된 선택트랜지스터(STR)의 제2 단은 비트라인(BL)과 연결될 수 있다. 메인퓨즈셀(FC)에 포함된 선택트랜지스터(STR)의 제3 단은 메인워드라인(WL)과 연결될 수 있다.
리던던시퓨즈셀(RFC)에 포함된 퓨즈트랜지스터(FTR)의 제1 단은 소자분리막에 의해 격리된 상태를 가질 수 있다. 리던던시퓨즈셀(RFC)에 포함된 퓨즈트랜지스터(FTR)의 제2 단은 리던던시퓨즈셀(RFC)에 포함된 선택트랜지스터(STR)의 제1 단과 연결될 수 있다. 리던던시퓨즈셀(RFC)에 포함된 퓨즈트랜지스터(FTR)의 제3 단은 리던던시프로그래밍라인(RPL)과 연결될 수 있다. 리던던시퓨즈셀(RFC)에 포함된 선택트랜지스터(STR)의 제2 단은 비트라인(BL)과 연결될 수 있다. 리던던시퓨즈셀(RFC)에 포함된 선택트랜지스터(STR)의 제3 단은 리던던시워드라인(RWL)과 연결될 수 있다.
메인퓨즈셀(FC11)은 제1 퓨즈트랜지스터(FTR) 및 제1 선택트랜지스터(STR)를 포함할 수 있다. 제1 퓨즈트랜지스터(FTR)는 구동된 제1 퓨즈액세스신호(PG1)를 토대로 퓨즈데이터(도 10의 FZD)를 저장 및 출력할 수 있다. 제1 선택트랜지스터(STR)는 구동된 제1 합성워드라인선택신호(SG_S1)를 토대로 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 선택트랜지스터(STR)과 직렬 연결될 수 있다. 제1 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 메인워드라인(WL_1)으로부터 제3 전압으로 구동된 제1 합성워드라인선택신호(SG_S1)가 입력될 때, 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 모드에서 제1 선택트랜지스터(STR)가 턴온되고 메인프로그래밍라인(PL_1)으로부터 제1 전압으로 구동된 제1 퓨즈액세스신호(PG1)가 입력될 때, 퓨즈데이터(도 10의 FZD)를 저장할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제1 퓨즈액세스신호(PG1)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 10의 FZD)를 프로그래밍할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제2 모드에서 제1 선택트랜지스터(STR)가 턴온되고 메인프로그래밍라인(PL_1)으로부터 제2 전압으로 구동된 제1 퓨즈액세스신호(PG1)가 입력될 때, 저장된 퓨즈데이터(도 10의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
리던던시퓨즈셀(RFC11)은 제2 퓨즈트랜지스터(FTR) 및 제2 선택트랜지스터(STR)를 포함할 수 있다. 제2 퓨즈트랜지스터(FTR)는 구동된 제2 퓨즈액세스신호(PG2)를 토대로 퓨즈데이터(도 10의 FZD)를 저장 및 출력할 수 있다. 제2 선택트랜지스터(STR)는 구동된 제1 합성워드라인선택신호(SG_S1)를 토대로 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 선택트랜지스터(STR)과 직렬 연결될 수 있다. 리던던시퓨즈셀(RFC11)은 메인퓨즈셀(FC11)과 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 좀 더 구체적으로, 제2 선택트랜지스터(STR)는 제1 선택트랜지스터(STR)와 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 제2 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 리던던시워드라인(RWL_1)으로부터 제3 전압으로 구동된 제1 합성워드라인선택신호(SG_S1)가 입력될 때, 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 모드에서 제2 선택트랜지스터(STR)가 턴온되고 리던던시프로그래밍라인(RPL_1)으로부터 제1 전압으로 구동된 제2 퓨즈액세스신호(PG2)가 입력될 때, 퓨즈데이터(도 10의 FZD)를 저장할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제2 퓨즈액세스신호(PG2)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 10의 FZD)를 프로그래밍할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 모드에서 제2 선택트랜지스터(STR)가 턴온되고 리던던시프로그래밍라인(RPL_1)으로부터 제2 전압으로 구동된 제2 퓨즈액세스신호(PG2)가 입력될 때, 저장된 퓨즈데이터(도 10의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
도 13은 본 개시의 제5 실시예에 따른 전자장치(500)의 구성을 도시한 블록도이다. 도 13에 도시된 바와 같이, 전자장치(500)는 내부커맨드생성회로(ICMD GEN)(501), 내부어드레스생성회로(IADD GEN)(503), 리던던시신호생성회로(REDUN GEN)(504), 로우제어회로(ROW CTR)(505), 컬럼제어회로(COLUMN CTR)(507), 프로그래밍회로(509) 및 퓨즈데이터저장회로(FZD STORAGE CIRCUIT)(517)를 포함할 수 있다. 전자장치(500)는 반도체장치로 구현될 수 있다. 전자장치(500)는 컨트롤러(미도시)로부터 커맨드어드레스(CA)를 수신하여 럽쳐동작 및 부트업동작 등 다양한 내부동작들을 수행할 수 있다. 커맨드어드레스(CA)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
내부커맨드생성회로(501)는 커맨드어드레스(CA)를 토대로 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 생성할 수 있다. 제1 내부커맨드(RUP)는 제1 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제1 모드는 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC) 중 하나에 퓨즈데이터(FZD)를 저장하기 위한 럽쳐동작으로 설정될 수 있다. 제2 내부커맨드(BTU)는 제2 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제2 모드는 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력하기 위한 부트업동작으로 설정될 수 있다. 내부커맨드생성회로(501)는 도 1에 도시된 내부커맨드생성회로(101)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
내부어드레스생성회로(503)는 커맨드어드레스(CA)를 토대로 로우어드레스(RADD) 및 컬럼어드레스(CADD)를 생성할 수 있다. 내부어드레스생성회로(503)는 도 1에 도시된 내부어드레스생성회로(103)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
리던던시신호생성회로(504)는 로우어드레스(RADD) 및 퓨즈데이터(FZD)를 토대로 리던던시신호(REDUN)를 생성할 수 있다. 리던던시신호생성회로(504)는 도 10에 도시된 리던던시신호생성회로(404)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
로우제어회로(505)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)로부터 합성퓨즈액세스신호(PG_S) 및 워드라인선택신호(SG)를 생성할 수 있다. 로우제어회로(505)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)를 디코딩하여 합성퓨즈액세스신호(PG_S)를 선택적으로 활성화시킬 수 있다. 합성퓨즈액세스신호(PG_S)는 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 포함할 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 퓨즈셀 및 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 실시예에 따라, 제1 퓨즈셀은 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC) 중 하나로 설정될 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 모드를 수행할 때 제1 퓨즈셀 및 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제2 모드를 수행할 때 제1 퓨즈셀 및 제1 메인퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 퓨즈셀 및 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 실시예에 따라, 제2 퓨즈셀은 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC) 중 하나로 설정될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제1 모드를 수행할 때 제2 퓨즈셀 및 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 모드를 수행할 때 제2 퓨즈셀 및 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 로우제어회로(505)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)를 디코딩하여 워드라인선택신호(SG)를 선택적으로 활성화시킬 수 있다. 워드라인선택신호(SG)는 제1 워드라인선택신호(SG1) 및 제2 워드라인선택신호(SG2)를 포함할 수 있다. 제1 워드라인선택신호(SG1)는 제1 메인퓨즈셀(FC)을 인에이블시키기 위해 활성화될 수 있다. 제2 워드라인선택신호(SG2)는 제1 리던던시퓨즈셀(RFC)을 인에이블시키기 위해 활성화될 수 있다.
로우제어회로(505)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 리던던시신호(REDUN) 및 로우어드레스(RADD)의 로직레벨조합에 따라 제1 워드라인선택신호(SG1) 및 제1 합성퓨즈액세스신호(PG_S1)를 활성화시키거나 제2 워드라인선택신호(SG2) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(505)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 워드라인선택신호(SG1) 및 제1 합성퓨즈액세스신호(PG_S1)를 활성화시킬 수 있다. 로우제어회로(505)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제2 워드라인선택신호(SG2) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다.
로우제어회로(505)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 리던던시신호(REDUN) 및 로우어드레스(RADD)의 로직레벨조합에 따라 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(505)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)가 로직로우레벨로 비활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 로우제어회로(505)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)가 로직하이레벨로 활성화되고 로우어드레스(RADD)가 제2 퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 즉, 로우제어회로(505)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)의 로직레벨에 관계없이 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다.
이에 따라, 로우제어회로(505)는 제1 모드 및 제2 모드를 수행할 때 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위한 합성퓨즈액세스신호(PG_S)를 활성화시킴으로써, 합성퓨즈액세스신호(PG_S)를 구동시키는 액세스신호드라이버(511)의 면적을 줄이고, 어드레스 디코딩 방식을 효율적으로 설정할 수 있다. 로우제어회로(505)의 보다 구체적인 동작에 대한 설명은 도 14를 참고하여 후술한다.
컬럼제어회로(507)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 컬럼어드레스(CADD)를 디코딩하여 비트라인(도 15의 BL)을 선택적으로 활성화시킬 수 있다. 컬럼제어회로(507)는 도 1에 도시된 컬럼제어회로(107)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
프로그래밍회로(509)는 액세스신호드라이버(PG DRV)(511), 선택신호드라이버(SG DRV)(513) 및 퓨즈셀어레이(515)를 포함할 수 있다. 프로그래밍회로(509)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU), 합성퓨즈액세스신호(PG_S) 및 워드라인선택신호(SG)를 토대로 퓨즈셀에 퓨즈데이터(FZD)를 저장 및 출력할 수 있다.
프로그래밍회로(509)는 제1 내부커맨드(RUP), 합성퓨즈액세스신호(PG_S) 및 워드라인선택신호(SG)를 토대로 제1 모드를 수행할 때 퓨즈셀에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(509)는 제1 모드를 수행할 때 제1 워드라인선택신호(SG1), 제2 워드라인선택신호(SG2), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 토대로 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC) 중 하나에 퓨즈데이터(FZD)를 저장할 수 있다. 좀 더 구체적으로, 프로그래밍회로(509)는 제1 모드에서 제1 워드라인선택신호(SG1) 및 제1 합성퓨즈액세스신호(PG_S1)가 활성화될 때, 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(509)는 제1 모드에서 제2 워드라인선택신호(SG2) 및 제2 합성퓨즈액세스신호(PG_S2)가 활성화될 때, 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장할 수 있다.
프로그래밍회로(509)는 제2 내부커맨드(BTU), 워드라인선택신호(SG) 및 합성퓨즈액세스신호(PG_S)를 토대로 제2 모드를 수행할 때 퓨즈셀에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(509)는 제2 모드에서 제1 워드라인선택신호(SG1) 및 제1 합성퓨즈액세스신호(PG_S1)가 활성화될 때, 제1 메인퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(509)는 제2 모드에서 제2 워드라인선택신호(SG2) 및 제2 합성퓨즈액세스신호(PG_S2)가 활성화될 때, 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다.
액세스신호드라이버(511)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 활성화된 합성퓨즈액세스신호(PG_S)를 구동시킬 수 있다. 액세스신호드라이버(511)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 합성퓨즈액세스신호(PG_S)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(511)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 합성퓨즈액세스신호(PG_S)를 제2 전압으로 구동시킬 수 있다. 제1 전압은 제2 전압보다 크게 설정될 수 있다.
선택신호드라이버(513)는 활성화된 워드라인선택신호(SG)를 제3 전압으로 구동시킬 수 있다.
퓨즈셀어레이(515)는 다수의 퓨즈셀을 포함할 수 있다. 퓨즈셀은 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC) 중 하나로 설정될 수 있다. 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)은 구동된 합성퓨즈액세스신호(PG_S) 및 구동된 워드라인선택신호(SG)를 토대로 퓨즈데이터(FZD)를 저장 및 출력할 수 있다. 프로그래밍회로(509)의 보다 구체적인 동작에 대한 설명은 도 15를 참고하여 후술한다.
퓨즈데이터저장회로(517)는 퓨즈데이터(FZD)를 저장할 수 있다.
도 14는 도 13에 도시된 전자장치(500)에 포함된 로우제어회로(505)의 동작을 설명하기 위한 표이다. 도 14를 참고하면, 제1 모드(FIRST MODE), 제2 모드(SECOND MODE) 및 타겟 퓨즈셀(TARGET FUSE CELL)에 대한 설명은 도 11에서 구체적으로 설명하였으므로 생략한다.
로우제어회로(505)는 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1) 및 제1 워드라인선택신호(SG1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 모드(FIRST MODE)에서 메인퓨즈셀(FCZ1) 및 메인퓨즈셀(FC11)에 퓨즈데이터(도 13의 FZD)를 저장하기 위해 활성화될 수 있다. 제1 워드라인선택신호(SG1)는 메인퓨즈셀(FC11)을 인에이블시키기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11)은 퓨즈데이터(도 13의 FZD)를 저장할 수 있다.
로우제어회로(505)는 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1), 제2 합성퓨즈액세스신호(PG_S2), 제1 워드라인선택신호(SG1) 및 제2 워드라인선택신호(SG2)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제2 모드(SECOND MODE)에서 메인퓨즈셀(FCZ1) 및 메인퓨즈셀(FC11)에 저장된 퓨즈데이터(도 13의 FZD)를 출력하기 위해 활성화될 수 있다. 제2 퓨즈액세스신호(PG2)는 제2 모드(SECOND MODE)에서 리던던시퓨즈셀(RFC11) 및 리던던시퓨즈셀(RFC21)에 저장된 퓨즈데이터(도 13의 FZD)를 출력하기 위해 활성화될 수 있다. 제2 워드라인선택신호(SG2)는 리던던시퓨즈셀(RFC11)을 인에이블시키기 위해 활성화될 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11) 및 리던던시퓨즈셀(RFC11)은 저장된 퓨즈데이터(도 13의 FZD)를 출력할 수 있다.
로우제어회로(505)는 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제2 합성퓨즈액세스신호(PG_S2) 및 제2 워드라인선택신호(SG2)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제1 모드(FIRST MODE)에서 리던던시퓨즈셀(RFC11) 및 리던던시퓨즈셀(RFC21)에 퓨즈데이터(도 13의 FZD)를 저장하기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 리던던시퓨즈셀(RFC11)은 퓨즈데이터(도 13의 FZD)를 저장할 수 있다.
로우제어회로(505)는 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1), 제2 합성퓨즈액세스신호(PG_S2), 제1 워드라인선택신호(SG1) 및 제2 워드라인선택신호(SG2)를 로직하이레벨 'H'로 활성화시킬 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11) 및 리던던시퓨즈셀(RFC11)은 저장된 퓨즈데이터(도 13의 FZD)를 출력할 수 있다.
도 15는 도 13에 도시된 전자장치(500)에 포함된 프로그래밍회로(509)의 일 실시예에 따른 도면이다. 도 15에 도시된 바와 같이, 프로그래밍회로(509)는 액세스신호드라이버(PG DRV)(511_1~511_4), 선택신호드라이버(SG DRV)(513_Z, 513_1~513_7), 퓨즈셀어레이(515), 메인워드라인(WL_Z, WL_1~WL_3), 리던던시워드라인(RWL_1~RWL_4), 메인프로그래밍라인(PL_Z, PL_1~PL_3), 리던던시프로그래밍라인(RPL_Z, RPL_1~RPL_4) 및 비트라인(BL_1~BL_M)를 포함할 수 있다.
액세스신호드라이버(511_1)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 활성화된 제1 합성퓨즈액세스신호(PG_S1)를 구동시킬 수 있다. 액세스신호드라이버(511_1)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 제1 합성퓨즈액세스신호(PG_S1)를 제1 전압으로 구동시킬 수 있다. 제1 액세스신호드라이버(511_1)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 제1 합성퓨즈액세스신호(PG_S1)를 제2 전압으로 구동시킬 수 있다. 액세스신호드라이버(511_1)는 구동된 제1 합성퓨즈액세스신호(PG_S1)를 메인프로그래밍라인(PL_Z) 및 메인프로그래밍라인(PL_1)으로 출력할 수 있다.
액세스신호드라이버(511_2)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 활성화된 제2 합성퓨즈액세스신호(PG_S2)를 구동시킬 수 있다. 액세스신호드라이버(511_2)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 활성화된 제2 합성퓨즈액세스신호(PG_S2)를 제1 전압으로 구동시킬 수 있다. 액세스신호드라이버(511_2)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 활성화된 제2 합성퓨즈액세스신호(PG_S2)를 제2 전압으로 구동시킬 수 있다. 액세스신호드라이버(511_2)는 구동된 제2 합성퓨즈액세스신호(PG_S2)를 리던던시프로그래밍라인(RPL_1) 및 리던던시프로그래밍라인(RPL_2)으로 출력할 수 있다.
선택신호드라이버(513_1)는 활성화된 제1 워드라인선택신호(SG1)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(513_1)는 제3 전압으로 구동된 제1 워드라인선택신호(SG1)를 메인워드라인(WL_1)으로 출력할 수 있다.
선택신호드라이버(513_2)는 활성화된 제2 워드라인선택신호(SG2)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(513_2)는 제3 전압으로 구동된 제2 워드라인선택신호(SG2)를 리던던시워드라인(RWL_1)으로 출력할 수 있다.
퓨즈셀어레이(515)는 다수의 메인퓨즈셀(FC) 및 다수의 리던던시퓨즈셀(RFC)을 포함할 수 있다. 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)의 구성은 도 12에서 구체적으로 설명하였으므로 생략한다.
메인퓨즈셀(FC11)은 제1 퓨즈트랜지스터(FTR) 및 제1 선택트랜지스터(STR)를 포함할 수 있다. 제1 퓨즈트랜지스터(FTR)는 구동된 제1 합성퓨즈액세스신호(PG_S1)를 토대로 퓨즈데이터(도 13의 FZD)를 저장 및 출력할 수 있다. 제1 선택트랜지스터(STR)는 구동된 제1 워드라인선택신호(SG1)를 토대로 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 선택트랜지스터(STR)과 직렬 연결될 수 있다. 제1 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 메인워드라인(WL_1)으로부터 제3 전압으로 구동된 제1 워드라인선택신호(SG1)가 입력될 때, 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 모드에서 제1 선택트랜지스터(STR)가 턴온되고 메인프로그래밍라인(PL_1)으로부터 제1 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)가 입력될 때, 퓨즈데이터(도 13의 FZD)를 저장할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 13의 FZD)를 프로그래밍할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제2 모드에서 제1 선택트랜지스터(STR)가 턴온되고 메인프로그래밍라인(PL_1)으로부터 제2 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)가 입력될 때, 저장된 퓨즈데이터(도 13의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
리던던시퓨즈셀(RFC11)은 제2 퓨즈트랜지스터(FTR) 및 제2 선택트랜지스터(STR)를 포함할 수 있다. 제2 퓨즈트랜지스터(FTR)는 구동된 제2 합성퓨즈액세스신호(PG_S2)를 토대로 퓨즈데이터(도 13의 FZD)를 저장 및 출력할 수 있다. 제2 선택트랜지스터(STR)는 구동된 제2 워드라인선택신호(SG2)를 토대로 턴온될 수 있다.제2 퓨즈트랜지스터(FTR)는 제2 선택트랜지스터(STR)과 직렬 연결될 수 있다. 리던던시퓨즈셀(RFC11)은 메인퓨즈셀(FC11)과 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 좀 더 구체적으로, 제2 선택트랜지스터(STR)는 제1 선택트랜지스터(STR)와 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 제2 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 리던던시워드라인(RWL_1)으로부터 제3 전압으로 구동된 제1 워드라인선택신호(SG1)가 입력될 때, 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 모드에서 제2 선택트랜지스터(STR)가 턴온되고 리던던시프로그래밍라인(RPL_1)으로부터 제1 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)가 입력될 때, 퓨즈데이터(도 13의 FZD)를 저장할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 13의 FZD)를 프로그래밍할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 모드에서 제2 선택트랜지스터(STR)가 턴온되고 리던던시프로그래밍라인(RPL_1)으로부터 제2 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)가 입력될 때, 저장된 퓨즈데이터(도 13의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
도 16은 본 개시의 제6 실시예에 따른 전자장치(600)의 구성을 도시한 블록도이다. 도 16에 도시된 바와 같이, 전자장치(600)는 내부커맨드생성회로(ICMD GEN)(601), 내부어드레스생성회로(IADD GEN)(603), 리던던시신호생성회로(REDUN GEN)(604), 로우제어회로(ROW CTR)(605), 컬럼제어회로(COLUMN CTR)(607), 프로그래밍회로(609) 및 퓨즈데이터저장회로(FZD STORAGE CIRCUIT)(617)를 포함할 수 있다. 전자장치(600)는 반도체장치로 구현될 수 있다. 전자장치(600)는 컨트롤러(미도시)로부터 커맨드어드레스(CA)를 수신하여 럽쳐동작 및 부트업동작 등 다양한 내부동작들을 수행할 수 있다. 커맨드어드레스(CA)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
내부커맨드생성회로(601)는 커맨드어드레스(CA)를 토대로 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 생성할 수 있다. 제1 내부커맨드(RUP)는 제1 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제1 모드는 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC) 중 하나에 퓨즈데이터(FZD)를 저장하기 위한 럽쳐동작으로 설정될 수 있다. 제2 내부커맨드(BTU)는 제2 모드를 수행할 때 활성화될 수 있다. 실시예에 따라, 제2 모드는 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력하기 위한 부트업동작으로 설정될 수 있다. 내부커맨드생성회로(601)는 도 1에 도시된 내부커맨드생성회로(101)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
내부어드레스생성회로(603)는 커맨드어드레스(CA)를 토대로 로우어드레스(RADD) 및 컬럼어드레스(CADD)를 생성할 수 있다. 내부어드레스생성회로(603)는 도 1에 도시된 내부어드레스생성회로(103)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
리던던시신호생성회로(604)는 로우어드레스(RADD) 및 퓨즈데이터(FZD)를 토대로 리던던시신호(REDUN)를 생성할 수 있다. 리던던시신호생성회로(604)는 도 10에 도시된 리던던시신호생성회로(404)와 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
로우제어회로(605)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)로부터 합성퓨즈액세스신호(PG_S) 및 합성워드라인선택신호(SG_S)를 생성할 수 있다. 로우제어회로(605)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)를 디코딩하여 합성퓨즈액세스신호(PG_S)를 선택적으로 활성화시킬 수 있다. 합성퓨즈액세스신호(PG_S)는 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 포함할 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 퓨즈셀 및 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 실시예에 따라, 제1 퓨즈셀은 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC) 중 하나로 설정될 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 모드를 수행할 때 제1 퓨즈셀 및 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제2 모드를 수행할 때 제1 퓨즈셀 및 제1 메인퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 퓨즈셀 및 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위해 활성화될 수 있다. 실시예에 따라, 제2 퓨즈셀은 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC) 중 하나로 설정될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제1 모드를 수행할 때 제2 퓨즈셀 및 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 모드를 수행할 때 제2 퓨즈셀 및 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력하기 위해 활성화될 수 있다. 로우제어회로(605)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 리던던시신호(REDUN) 및 로우어드레스(RADD)를 디코딩하여 합성워드라인선택신호(SG_S)를 선택적으로 활성화시킬 수 있다. 합성워드라인선택신호(SG_S)는 제1 합성워드라인선택신호(SG_S1)를 포함할 수 있다. 제1 합성워드라인선택신호(SG_S1)는 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC)을 인에이블시키기 위해 활성화될 수 있다.
로우제어회로(605)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 리던던시신호(REDUN) 및 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2) 중 하나를 활성화시킬 수 있다. 로우제어회로(605)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 리던던시신호(REDUN) 및 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성워드라인선택신호(SG_S1)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(605)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1) 및 제1 합성퓨즈액세스신호(PG_S1)를 활성화시킬 수 있다. 로우제어회로(605)는 제1 내부커맨드(RUP)를 토대로 제1 모드에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다.
로우제어회로(605)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 리던던시신호(REDUN) 및 로우어드레스(RADD)의 로직레벨조합에 따라 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 좀 더 구체적으로, 로우제어회로(605)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)가 로직로우레벨로 비활성화되고 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 로우제어회로(605)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)가 로직하이레벨로 활성화되고 로우어드레스(RADD)가 제2 리던던시퓨즈셀(RFC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다. 즉, 로우제어회로(605)는 제2 내부커맨드(BTU)를 토대로 제2 모드에서 리던던시신호(REDUN)의 로직레벨에 관계없이 로우어드레스(RADD)가 제1 메인퓨즈셀(FC)에 대응되는 로직레벨조합을 가질 때, 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 활성화시킬 수 있다.
이에 따라, 로우제어회로(605)는 제1 모드 및 제2 모드를 수행할 때 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장 및 출력하기 위한 합성퓨즈액세스신호(PG_S)를 활성화시킴으로써, 액세스신호드라이버(611)의 면적을 줄이고, 어드레스 디코딩 방식을 효율적으로 설정할 수 있는 효과가 있다. 또한, 로우제어회로(605)는 제1 모드 및 제2 모드를 수행할 때 기 설정된 어드레스 디코딩 방식을 통해 ARE(Array Rupture E-Fuse)에 포함된 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)을 인에이블시키기 위한 합성워드라인선택신호(SG_S)를 활성화시킴으로써, 합성워드라인선택신호(SG_S)를 구동시키는 선택신호드라이버(613)의 면적을 줄이고, 어드레스 디코딩 방식을 효율적으로 설정할 수 있는 효과가 있다. 로우제어회로(605)의 보다 구체적인 동작에 대한 설명은 도 17을 참고하여 후술한다.
컬럼제어회로(607)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 컬럼어드레스(CADD)를 디코딩하여 비트라인(도 18의 BL)을 선택적으로 활성화시킬 수 있다. 컬럼제어회로(607)는 도 1에 도시된 컬럼제어회로(107)과 동일하게 구현되므로 동작에 대한 구체적인 설명은 생략한다.
프로그래밍회로(609)는 액세스신호드라이버(PG DRV)(611), 선택신호드라이버(SG DRV)(613) 및 퓨즈셀어레이(615)를 포함할 수 있다. 프로그래밍회로(609)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 합성퓨즈액세스신호(PG_S) 및 합성워드라인선택신호(SG_S)로부터 퓨즈셀에 퓨즈데이터(FZD)를 저장 및 출력할 수 있다.
프로그래밍회로(609)는 제1 내부커맨드(RUP)를 토대로 제1 모드를 수행할 때 합성워드라인선택신호(SG_S) 및 합성퓨즈액세스신호(PG_S)를 토대로 퓨즈셀에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(609)는 제1 모드를 수행할 때 제1 합성워드라인선택신호(SG_S1), 제1 합성퓨즈액세스신호(PG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)를 토대로 제1 메인퓨즈셀(FC) 및 제1 리던던시퓨즈셀(RFC) 중 하나에 퓨즈데이터(FZD)를 저장할 수 있다. 좀 더 구체적으로, 프로그래밍회로(609)는 제1 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제1 합성퓨즈액세스신호(PG_S1)가 활성화될 때, 제1 메인퓨즈셀(FC)에 퓨즈데이터(FZD)를 저장할 수 있다. 프로그래밍회로(609)는 제1 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)가 활성화될 때, 제1 리던던시퓨즈셀(RFC)에 퓨즈데이터(FZD)를 저장할 수 있다.
프로그래밍회로(609)는 제2 내부커맨드(BTU)를 토대로 제2 모드를 수행할 때 합성워드라인선택신호(SG_S) 및 합성퓨즈액세스신호(PG_S)를 토대로 퓨즈셀에 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(609)는 제2 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제1 합성퓨즈액세스신호(PG_S1)가 활성화될 때, 제1 메인퓨즈셀(FC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다. 프로그래밍회로(609)는 제2 모드에서 제1 합성워드라인선택신호(SG_S1) 및 제2 합성퓨즈액세스신호(PG_S2)가 활성화될 때, 제1 리던던시퓨즈셀(RFC)에 저장된 퓨즈데이터(FZD)를 출력할 수 있다.
액세스신호드라이버(611)는 제1 내부커맨드(RUP), 제2 내부커맨드(BTU)를 토대로 합성퓨즈액세스신호(PG_S)를 구동시킬 수 있다. 액세스신호드라이버(611)는 도 13의 액세스신호드라이버(511)와 동일하게 구현되므로 구체적인 동작에 대한 설명은 생략한다.
선택신호드라이버(613)는 합성워드라인선택신호(SG_S)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(613)는 도 10의 선택신호드라이버(413)와 동일하게 구현되므로 구체적인 동작에 대한 설명은 생략한다.
퓨즈셀어레이(615)는 다수의 퓨즈셀을 포함할 수 있다. 퓨즈셀은 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC) 중 하나로 설정될 수 있다. 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)은 구동된 합성퓨즈액세스신호(PG_S) 및 구동된 합성워드라인선택신호(SG_S)를 토대로 퓨즈데이터(FZD)를 저장 및 출력할 수 있다. 프로그래밍회로(609)의 보다 구체적인 동작에 대한 설명은 도 18을 참고하여 후술한다.
퓨즈데이터저장회로(617)는 퓨즈데이터(FZD)를 저장할 수 있다.
도 17은 도 16에 도시된 전자장치(600)에 포함된 로우제어회로(605)의 동작을 설명하기 위한 표이다. 도 17을 참고하면, 제1 모드(FIRST MODE), 제2 모드(SECOND MODE) 및 타겟 퓨즈셀(TARGET FUSE CELL)에 대한 설명은 도 11에서 구체적으로 설명하였으므로 생략한다.
로우제어회로(605)는 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제1 모드(FIRST MODE)에서 메인퓨즈셀(FCZ1) 및 메인퓨즈셀(FC11)에 퓨즈데이터(도 16의 FZD)를 저장하기 위해 활성화될 수 있다. 제1 합성워드라인선택신호(SG_S1)는 메인퓨즈셀(FC11) 및 리던던시퓨즈셀(RFC11)를 인에이블시키기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11)은 퓨즈데이터(도 16의 FZD)를 저장할 수 있다.
로우제어회로(605)는 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1), 제2 합성퓨즈액세스신호(PG_S2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제1 합성퓨즈액세스신호(PG_S1)는 제2 모드(SECOND MODE)에서 메인퓨즈셀(FCZ1) 및 메인퓨즈셀(FC11)에 저장된 퓨즈데이터(도 16의 FZD)를 출력하기 위해 활성화될 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제2 모드(SECOND MODE)에서 리던던시퓨즈셀(RFC11) 및 리던던시퓨즈셀(RFC21)에 저장된 퓨즈데이터(도 16의 FZD)를 출력하기 위해 활성화될 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 비활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11) 및 리던던시퓨즈셀(RFC11)은 저장된 퓨즈데이터(도 16의 FZD)를 출력할 수 있다.
로우제어회로(605)는 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제2 합성퓨즈액세스신호(PG_S2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 제2 합성퓨즈액세스신호(PG_S2)는 제1 모드(FIRST MODE)에서 리던던시퓨즈셀(RFC11) 및 리던던시퓨즈셀(RFC21)에 퓨즈데이터(도 16의 FZD)를 저장하기 위해 활성화될 수 있다. 이에 따라, 제1 모드(FIRST MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 리던던시퓨즈셀(RFC11)은 퓨즈데이터(도 16의 FZD)를 저장할 수 있다.
로우제어회로(605)는 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 제1 합성퓨즈액세스신호(PG_S1), 제2 합성퓨즈액세스신호(PG_S2) 및 제1 합성워드라인선택신호(SG_S1)를 로직하이레벨 'H'로 활성화시킬 수 있다. 이에 따라, 제2 모드(SECOND MODE)에서 리던던시신호(REDUN)가 활성화되고 로우어드레스(RADD)의 로직레벨조합이 메인퓨즈셀(FC11)에 대응될 때, 메인퓨즈셀(FC11) 및 리던던시퓨즈셀(RFC11)은 저장된 퓨즈데이터(도 16의 FZD)를 출력할 수 있다.
도 18은 도 16에 도시된 전자장치(600)에 포함된 프로그래밍회로(609)의 일 실시예에 따른 도면이다. 도 18에 도시된 바와 같이, 프로그래밍회로(609)는 액세스신호드라이버(PG DRV)(611_1~611_4), 선택신호드라이버(SG DRV)(613_Z, 613_1~613_4), 퓨즈셀어레이(615), 메인워드라인(WL_Z, WL_1~WL_3), 리던던시워드라인(RWL_1~RWL_4), 메인프로그래밍라인(PL_Z, PL_1~PL_3), 리던던시프로그래밍라인(RPL_Z, RPL_1~RPL_4) 및 비트라인(BL_1~BL_M)를 포함할 수 있다.
액세스신호드라이버(611_1)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 제1 합성퓨즈액세스신호(PG_S1)를 구동시킬 수 있다. 액세스신호드라이버(611_1)는 도 15에 도시된 액세스신호드라이버(511_1)와 동일하게 구현되므로 구체적인 동작에 대한 설명은 생략한다.
액세스신호드라이버(611_2)는 제1 내부커맨드(RUP) 및 제2 내부커맨드(BTU)를 토대로 제2 합성퓨즈액세스신호(PG_S2)를 구동시킬 수 있다. 액세스신호드라이버(611_2)는 도 15에 도시된 액세스신호드라이버(511_2)와 동일하게 구현되므로 구체적인 동작에 대한 설명은 생략한다.
선택신호드라이버(613_1)는 제1 합성워드라인선택신호(SG_S1)를 제3 전압으로 구동시킬 수 있다. 선택신호드라이버(613_1)는 구동된 제1 합성워드라인선택신호(SG_S1)를 메인워드라인(WL_1) 및 리던던시워드라인(RWL_1)으로 출력할 수 있다.
퓨즈셀어레이(615)는 다수의 메인퓨즈셀(FC) 및 다수의 리던던시퓨즈셀(RFC)을 포함할 수 있다. 메인퓨즈셀(FC) 및 리던던시퓨즈셀(RFC)의 구성은 도 12에서 구체적으로 설명하였으므로 생략한다.
메인퓨즈셀(FC11)은 제1 퓨즈트랜지스터(FTR) 및 제1 선택트랜지스터(STR)를 포함할 수 있다. 제1 퓨즈트랜지스터(FTR)는 구동된 제1 합성퓨즈액세스신호(PG_S1)를 토대로 퓨즈데이터(도 16의 FZD)를 저장 및 출력할 수 있다. 제1 선택트랜지스터(STR)는 구동된 제1 합성워드라인선택신호(SG_S1)를 토대로 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 선택트랜지스터(STR)과 직렬 연결될 수 있다. 제1 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 메인워드라인(WL_1)으로부터 제3 전압으로 구동된 제1 합성워드라인선택신호(SG_S1)가 입력될 때, 턴온될 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 모드에서 제1 선택트랜지스터(STR)가 턴온되고 메인프로그래밍라인(PL_1)으로부터 제1 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)가 입력될 때, 퓨즈데이터(도 16의 FZD)를 저장할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 16의 FZD)를 프로그래밍할 수 있다. 제1 퓨즈트랜지스터(FTR)는 제2 모드에서 제1 선택트랜지스터(STR)가 턴온되고 메인프로그래밍라인(PL_1)으로부터 제2 전압으로 구동된 제1 합성퓨즈액세스신호(PG_S1)가 입력될 때, 저장된 퓨즈데이터(도 16의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
리던던시퓨즈셀(RFC11)은 제2 퓨즈트랜지스터(FTR) 및 제2 선택트랜지스터(STR)를 포함할 수 있다. 제2 퓨즈트랜지스터(FTR)는 구동된 제2 합성퓨즈액세스신호(PG_S2)를 토대로 퓨즈데이터(도 16의 FZD)를 저장 및 출력할 수 있다. 제2 선택트랜지스터(STR)는 구동된 제1 합성워드라인선택신호(SG_S1)를 토대로 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 선택트랜지스터(STR)과 직렬 연결될 수 있다. 리던던시퓨즈셀(RFC11)은 메인퓨즈셀(FC11)과 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 좀 더 구체적으로, 제2 선택트랜지스터(STR)는 제1 선택트랜지스터(STR)와 비트라인(BL_1)을 공유하여 병렬 연결될 수 있다. 제2 선택트랜지스터(STR)는 비트라인(BL_1)이 활성화되고 리던던시워드라인(RWL_1)으로부터 제3 전압으로 구동된 제1 합성워드라인선택신호(SG_S1)가 입력될 때, 턴온될 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 모드에서 제2 선택트랜지스터(STR)가 턴온되고 리던던시프로그래밍라인(RPL_1)으로부터 제1 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)가 입력될 때, 퓨즈데이터(도 16의 FZD)를 저장할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제1 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)에 의해 게이트 절연막이 파괴됨으로써 퓨즈데이터(도 16의 FZD)를 프로그래밍할 수 있다. 제2 퓨즈트랜지스터(FTR)는 제2 모드에서 제2 선택트랜지스터(STR)가 턴온되고 리던던시프로그래밍라인(RPL_1)으로부터 제2 전압으로 구동된 제2 합성퓨즈액세스신호(PG_S2)가 입력될 때, 저장된 퓨즈데이터(도 16의 FZD)를 비트라인(BL_1)으로 출력할 수 있다.
100: 전자장치 101: 내부커맨드생성회로
103: 내부어드레스생성회로 105: 로우제어회로
107: 컬럼제어회로 109: 프로그래밍회로
111: 액세스신호드라이버 113: 선택신호드라이버
115: 퓨즈셀어레이 117: 퓨즈데이터저장회로

Claims (32)

  1. 제1 모드를 수행할 때 제1 및 제2 퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 상기 제1 퓨즈셀에 퓨즈데이터를 저장 및 출력하기 위한 제1 퓨즈액세스신호 및 상기 제2 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위한 제2 퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로; 및
    상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀 중 하나에 상기 퓨즈데이터를 저장하는 프로그래밍회로를 포함하는 전자장치.
  2. 제 1 항에 있어서,
    상기 로우제어회로는 상기 제1 모드에서 로우어드레스가 상기 제1 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제1 퓨즈액세스신호를 활성화시키고, 상기 제1 모드에서 상기 로우어드레스가 상기 제2 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제2 퓨즈액세스신호를 활성화시키는 전자장치.
  3. 제 1 항에 있어서,
    상기 프로그래밍회로는 상기 제1 모드에서 상기 합성워드라인선택신호 및 상기 제1 퓨즈액세스신호가 활성화될 때 상기 제1 퓨즈셀에 상기 퓨즈데이터를 저장하고, 상기 제1 모드에서 상기 합성워드라인선택신호 및 상기 제2 퓨즈액세스신호가 활성화될 때 상기 제2 퓨즈셀에 상기 퓨즈데이터를 저장하는 전자장치.
  4. 제 1 항에 있어서,
    상기 로우제어회로는 제2 모드를 수행할 때 상기 합성워드라인선택신호 및 상기 제1 및 제2 퓨즈액세스신호를 활성화시키고,
    상기 프로그래밍회로는 상기 제2 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
  5. 제 4 항에 있어서,
    상기 로우제어회로는 상기 제2 모드에서 로우어드레스가 상기 제1 퓨즈셀에 대응되는 로직레벨조합 및 상기 제2 퓨즈셀에 대응되는 로직레벨조합 중 하나를 가질 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 활성화시키는 전자장치.
  6. 제 4 항에 있어서,
    상기 프로그래밍회로는 상기 제2 모드에서 상기 합성워드라인선택신호 및 상기 제1 퓨즈액세스신호가 활성화될 때 상기 제1 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하고, 상기 제2 모드에서 상기 합성워드라인선택신호 및 상기 제2 퓨즈액세스신호가 활성화될 때 상기 제2 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
  7. 제 1 항에 있어서, 상기 프로그래밍회로는
    상기 제1 퓨즈액세스신호를 구동시키는 제1 액세스신호드라이버;
    상기 제2 퓨즈액세스신호를 구동시키는 제2 액세스신호드라이버;
    상기 합성워드라인선택신호를 구동시키는 선택신호드라이버;
    구동된 상기 제1 퓨즈액세스신호를 토대로 상기 퓨즈데이터가 저장 및 출력되는 제1 퓨즈트랜지스터 및 구동된 상기 합성워드라인선택신호를 토대로 턴온되는 제1 선택트랜지스터를 포함하는 상기 제1 퓨즈셀; 및
    구동된 상기 제2 퓨즈액세스신호를 토대로 상기 퓨즈데이터가 저장 및 출력되는 제2 퓨즈트랜지스터 및 구동된 상기 합성워드라인선택신호를 토대로 턴온되는 제2 선택트랜지스터를 포함하는 상기 제2 퓨즈셀을 포함하되,
    상기 제1 퓨즈트랜지스터는 상기 제1 선택트랜지스터와 직렬 연결되고, 상기 제2 퓨즈트랜지스터는 상기 제2 선택트랜지스터와 직렬 연결되며, 상기 제2 선택트랜지스터는 상기 제1 선택트랜지스터와 비트라인을 공유하여 병렬 연결되는 전자장치.
  8. 제1 모드를 수행할 때 제1 합성퓨즈액세스신호와 제1 퓨즈셀을 인에이블시키기 위한 제1 워드라인선택신호를 활성화시키거나 제2 합성퓨즈액세스신호와 제2 퓨즈셀을 인에이블시키기 위한 제2 워드라인선택신호를 활성화시키는 로우제어회로; 및
    상기 제1 모드를 수행할 때 상기 제1 및 제2 워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하되, 상기 제1 합성퓨즈액세스신호는 상기 제1 퓨즈셀 및 제3 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되고, 상기 제2 합성퓨즈액세스신호는 상기 제2 퓨즈셀 및 제4 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되는 전자장치.
  9. 제 8 항에 있어서,
    상기 로우제어회로는 상기 제1 모드에서 로우어드레스가 상기 제1 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제1 워드라인선택신호 및 상기 제1 합성퓨즈액세스신호를 활성화시키고, 상기 제1 모드에서 상기 로우어드레스가 상기 제2 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제2 워드라인선택신호 및 상기 제2 합성퓨즈액세스신호를 활성화시키는 전자장치.
  10. 제 9 항에 있어서,
    상기 로우제어회로는 상기 제1 모드에서 상기 로우어드레스가 상기 제3 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제1 합성퓨즈액세스신호를 활성화시키고, 상기 제1 모드에서 상기 로우어드레스가 상기 제4 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제2 합성퓨즈액세스신호를 활성화시키는 전자장치.
  11. 제 8 항에 있어서,
    상기 프로그래밍회로는 상기 제1 모드에서 상기 제1 워드라인선택신호 및 상기 제1 합성퓨즈액세스신호가 활성화될 때 상기 제1 퓨즈셀에 상기 퓨즈데이터를 저장하고, 상기 제1 모드에서 상기 제1 워드라인선택신호 및 상기 제2 합성퓨즈액세스신호가 활성화될 때 상기 제2 퓨즈셀에 상기 퓨즈데이터를 저장하는 전자장치.
  12. 제 8 항에 있어서,
    상기 로우제어회로는 제2 모드를 수행할 때 상기 제1 및 제2 워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 활성화시키고,
    상기 프로그래밍회로는 상기 제2 모드를 수행할 때 상기 제1 및 제2 워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
  13. 제 12 항에 있어서,
    상기 로우제어회로는 상기 제2 모드에서 로우어드레스가 상기 제1 퓨즈셀에 대응되는 로직레벨조합 및 상기 제2 퓨즈셀에 대응되는 로직레벨조합 중 하나를 가질 때 상기 제1 및 제2 워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 활성화시키는 전자장치.
  14. 제 13 항에 있어서,
    상기 프로그래밍회로는 상기 제2 모드에서 상기 제1 워드라인선택신호 및 상기 제1 합성퓨즈액세스신호가 활성화될 때 상기 제1 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하고, 상기 제2 모드에서 상기 제2 워드라인선택신호 및 상기 제2 합성퓨즈액세스신호가 활성화될 때 상기 제2 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
  15. 제 8 항에 있어서, 상기 프로그래밍회로는
    상기 제1 합성퓨즈액세스신호를 구동시키는 제1 액세스신호드라이버;
    상기 제2 합성퓨즈액세스신호를 구동시키는 제2 액세스신호드라이버;
    상기 제1 워드라인선택신호를 구동시키는 제1 선택신호드라이버;
    상기 제2 워드라인선택신호를 구동시키는 제2 선택신호드라이버;
    구동된 상기 제1 합성퓨즈액세스신호를 토대로 상기 퓨즈데이터가 저장 및 출력되는 제1 퓨즈트랜지스터 및 구동된 상기 제1 워드라인선택신호를 토대로 턴온되는 제1 선택트랜지스터를 포함하는 상기 제1 퓨즈셀; 및
    구동된 상기 제2 합성퓨즈액세스신호를 토대로 상기 퓨즈데이터가 저장 및 출력되는 제2 퓨즈트랜지스터 및 구동된 상기 제2 워드라인선택신호를 토대로 턴온되는 제2 선택트랜지스터를 포함하는 상기 제2 퓨즈셀을 포함하되,
    상기 제1 퓨즈트랜지스터는 상기 제1 선택트랜지스터와 직렬 연결되고, 상기 제2 퓨즈트랜지스터는 상기 제2 퓨즈트랜지스터는 상기 제2 선택트랜지스터와 직렬 연결되며, 상기 제2 선택트랜지스터는 상기 제1 선택트랜지스터와 비트라인을 공유하여 병렬 연결되는 전자장치.
  16. 제1 모드를 수행할 때 제1 및 제2 퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 제1 합성퓨즈액세스신호 및 제2 합성퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로; 및
    상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하되, 상기 제1 합성퓨즈액세스신호는 상기 제1 퓨즈셀 및 제3 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되고, 상기 제2 합성퓨즈액세스신호는 상기 제2 퓨즈셀 및 제4 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되는 전자장치.
  17. 제 16 항에 있어서,
    상기 로우제어회로는 상기 제1 모드에서 로우어드레스가 상기 제1 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제1 합성퓨즈액세스신호를 활성화시키고, 상기 제1 모드에서 상기 로우어드레스가 상기 제2 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제2 합성퓨즈액세스신호를 활성화시키는 전자장치.
  18. 제 17 항에 있어서,
    상기 로우제어회로는 상기 제1 모드에서 상기 로우어드레스가 상기 제3 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제1 합성퓨즈액세스신호를 활성화시키고, 상기 제1 모드에서 상기 로우어드레스가 상기 제4 퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제2 합성퓨즈액세스신호를 활성화시키는 전자장치.
  19. 제 16 항에 있어서,
    상기 프로그래밍회로는 상기 제1 모드에서 상기 합성워드라인선택신호 및 상기 제1 합성퓨즈액세스신호가 활성화될 때 상기 제1 퓨즈셀에 상기 퓨즈데이터를 저장하고, 상기 제1 모드에서 상기 합성워드라인선택신호 및 상기 제2 합성퓨즈액세스신호가 활성화될 때 상기 제2 퓨즈셀에 상기 퓨즈데이터를 저장하는 전자장치.
  20. 제 16 항에 있어서,
    상기 로우제어회로는 제2 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 활성화시키고,
    상기 프로그래밍회로는 상기 제2 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 제1 및 제2 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
  21. 제 16 항에 있어서,
    상기 로우제어회로는 상기 제2 모드에서 로우어드레스가 상기 제1 퓨즈셀에 대응되는 로직레벨조합 및 상기 제2 퓨즈셀에 대응되는 로직레벨조합 중 하나를 가질 때 상기 합성워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 활성화시키는 전자장치.
  22. 제 16 항에 있어서,
    상기 프로그래밍회로는 상기 제2 모드에서 상기 합성워드라인선택신호 및 상기 제1 합성퓨즈액세스신호가 활성화될 때 상기 제1 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하고, 상기 제2 모드에서 상기 합성워드라인선택신호 및 상기 제2 합성퓨즈액세스신호가 활성화될 때 상기 제2 퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
  23. 제 16 항에 있어서, 상기 프로그래밍회로는
    상기 제1 합성퓨즈액세스신호를 구동시키는 제1 액세스신호드라이버;
    상기 제2 합성퓨즈액세스신호를 구동시키는 제2 액세스신호드라이버;
    상기 합성워드라인선택신호를 구동시키는 선택신호드라이버;
    구동된 상기 제1 합성퓨즈액세스신호를 토대로 상기 퓨즈데이터가 저장 및 출력되는 제1 퓨즈트랜지스터 및 구동된 상기 합성워드라인선택신호를 토대로 턴온되는 제1 선택트랜지스터를 포함하는 상기 제1 퓨즈셀; 및
    구동된 상기 제2 합성퓨즈액세스신호를 토대로 상기 퓨즈데이터가 저장 및 출력되는 제2 퓨즈트랜지스터 및 구동된 상기 합성워드라인선택신호를 토대로 턴온되는 제2 선택트랜지스터를 포함하는 상기 제2 퓨즈셀을 포함하되,
    상기 제1 퓨즈트랜지스터는 상기 제1 선택트랜지스터와 직렬 연결되고, 상기 제2 퓨즈트랜지스터는 상기 제2 퓨즈트랜지스터는 상기 제2 선택트랜지스터와 직렬 연결되며, 상기 제2 선택트랜지스터는 상기 제1 선택트랜지스터와 비트라인을 공유하여 병렬 연결되는 전자장치.
  24. 제1 모드에서 로우어드레스가 기 설정된 로직레벨조합을 가질 때 리던던시신호를 생성하는 리던던시신호생성회로;
    상기 제1 모드를 수행할 때 상기 리던던시신호 및 상기 로우어드레스를 디코딩하여 메인퓨즈셀 및 리던던시퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 제1 및 제2 퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로; 및
    상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 메인퓨즈셀 및 상기 리던던시퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하는 전자장치.
  25. 제 24 항에 있어서,
    상기 로우제어회로는 상기 제1 모드에서 상기 리던던시신호가 비활성화되고 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제1 퓨즈액세스신호를 활성화시키고, 상기 제1 모드에서 상기 리던던시신호가 활성화되고 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제2 퓨즈액세스신호를 활성화시키는 전자장치.
  26. 제 24 항에 있어서,
    상기 리던던시신호생성회로는 제2 모드에서 상기 로우어드레스가 상기 기 설정된 로직레벨조합을 가질 때 상기 리던던시신호를 생성하고,
    상기 로우제어회로는 상기 제2 모드에서 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제1 및 제2 퓨즈액세스신호를 활성화시키며,
    상기 프로그래밍회로는 상기 제2 모드를 수행할 때 상기 합성워드라인선택신호 및 상기 제1 및 제2 퓨즈액세스신호를 토대로 상기 퓨즈셀 및 상기 리던던시퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
  27. 제1 모드에서 로우어드레스가 기 설정된 로직레벨조합을 가질 때 리던던시신호를 생성하는 리던던시신호생성회로;
    상기 제1 모드를 수행할 때 상기 리던던시신호 및 상기 로우어드레스를 디코딩하여 제1 합성퓨즈액세스신호 및 제1 워드라인선택신호를 활성화시키거나 제2 합성퓨즈액세스신호 및 제2 워드라인선택신호를 활성화시키는 로우제어회로; 및
    상기 제1 모드를 수행할 때 상기 제1 및 제2 워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 메인퓨즈셀 및 리던던시퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하되, 상기 제1 합성퓨즈액세스신호는 상기 메인퓨즈셀과 제1 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되고, 상기 제2 합성퓨즈액세스신호는 상기 리던던시퓨즈셀과 제2 퓨즈셀에 상기 퓨즈데이터를 저장 및 출력하기 위해 활성화되는 전자장치.
  28. 제 27 항에 있어서,
    상기 로우제어회로는 상기 제1 모드에서 상기 리던던시신호가 비활성화되고 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제1 워드라인선택신호 및 상기 제1 합성퓨즈액세스신호를 활성화시키고, 상기 제1 모드에서 상기 리던던시신호가 활성화되고 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제2 워드라인선택신호 및 상기 제2 퓨즈액세스신호를 활성화시키는 전자장치.
  29. 제 27 항에 있어서,
    상기 리던던시신호생성회로는 제2 모드에서 상기 로우어드레스가 상기 기 설정된 로직레벨조합을 가질 때 상기 리던던시신호를 생성하고,
    상기 로우제어회로는 상기 제2 모드에서 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 제1 워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 활성화시키며,
    상기 프로그래밍회로는 상기 제2 모드를 수행할 때 상기 제1 워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 상기 메인퓨즈셀 및 상기 리던던시퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
  30. 제1 모드에서 로우어드레스가 기 설정된 로직레벨조합을 가질 때 리던던시신호를 생성하는 리던던시신호생성회로;
    상기 제1 모드를 수행할 때 상기 리던던시신호 및 상기 로우어드레스를 디코딩하여 메인퓨즈셀 및 리던던시퓨즈셀을 인에이블시키기 위한 합성워드라인선택신호를 활성화시키고, 제1 및 제2 합성퓨즈액세스신호 중 하나를 활성화시키는 로우제어회로; 및
    상기 제1 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 상기 메인퓨즈셀 및 상기 리던던시퓨즈셀 중 하나에 퓨즈데이터를 저장하는 프로그래밍회로를 포함하는 전자장치.
  31. 제 30 항에 있어서,
    상기 로우제어회로는 상기 제1 모드에서 상기 리던던시신호가 비활성화되고 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제1 합성퓨즈액세스신호를 활성화시키고, 상기 제1 모드에서 상기 리던던시신호가 활성화되고 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호 및 상기 제2 합성퓨즈액세스신호를 활성화시키는 전자장치.
  32. 제 30 항에 있어서,
    상기 리던던시신호생성회로는 제2 모드에서 상기 로우어드레스가 상기 기 설정된 로직레벨조합을 가질 때 상기 리던던시신호를 생성하고,
    상기 로우제어회로는 상기 제2 모드에서 상기 로우어드레스가 상기 메인퓨즈셀에 대응되는 로직레벨조합을 가질 때 상기 합성워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 활성화시키며,
    상기 프로그래밍회로는 상기 제2 모드를 수행할 때 상기 합성워드라인선택신호와 상기 제1 및 제2 합성퓨즈액세스신호를 토대로 상기 메인퓨즈셀 및 상기 리던던시퓨즈셀에 저장된 상기 퓨즈데이터를 출력하는 전자장치.
KR1020200150573A 2020-11-11 2020-11-11 프로그래밍 동작을 수행하는 전자장치 KR20220064258A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200150573A KR20220064258A (ko) 2020-11-11 2020-11-11 프로그래밍 동작을 수행하는 전자장치
US17/244,267 US11551770B2 (en) 2020-11-11 2021-04-29 Electronic devices conducting a programming operation
CN202110481994.3A CN114550776A (zh) 2020-11-11 2021-04-30 进行编程操作的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200150573A KR20220064258A (ko) 2020-11-11 2020-11-11 프로그래밍 동작을 수행하는 전자장치

Publications (1)

Publication Number Publication Date
KR20220064258A true KR20220064258A (ko) 2022-05-18

Family

ID=81453568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200150573A KR20220064258A (ko) 2020-11-11 2020-11-11 프로그래밍 동작을 수행하는 전자장치

Country Status (3)

Country Link
US (1) US11551770B2 (ko)
KR (1) KR20220064258A (ko)
CN (1) CN114550776A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101901664B1 (ko) * 2012-04-02 2018-10-01 삼성전자주식회사 멀티 리딩 모드를 갖는 퓨즈 데이터 리딩 회로
KR20160074925A (ko) 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 퓨즈 셀 회로, 퓨즈 셀 어레이 및 이를 포함하는 메모리 장치
US9634015B2 (en) 2015-08-18 2017-04-25 Ememory Technology Inc. Antifuse-type one time programming memory cell and array structure with same

Also Published As

Publication number Publication date
US11551770B2 (en) 2023-01-10
US20220148666A1 (en) 2022-05-12
CN114550776A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US6956769B2 (en) Semiconductor memory device with a flexible redundancy scheme
US6704228B2 (en) Semiconductor memory device post-repair circuit and method
KR100722771B1 (ko) 반도체 메모리 장치의 리페어 회로 및 방법
US7760553B2 (en) Fuse circuit and flash memory device having the same
US20150043288A1 (en) Semiconductor memory device having fuse cell array
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
US8693270B2 (en) Semiconductor apparatus
KR20200000920A (ko) 안티퓨즈 메모리 장치 및 그의 동작 방법
US10020074B1 (en) Nonvolatile storage circuit and semiconductor memory device including the same
KR102253011B1 (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
CN103456369B (zh) 修复控制电路和使用修复控制电路的半导体集成电路
US9384859B2 (en) Repair circuit and semiconductor memory device including the same
JP2008269761A (ja) 半導体メモリ装置
KR102498988B1 (ko) 페일 어드레스들을 저장하는 레지스터들의 위치들이 병합된 메모리 장치
US7177209B2 (en) Semiconductor memory device and method of driving the same
US20120307578A1 (en) Semiconductor device having redundant select line to replace regular select line
US10629249B2 (en) Semiconductor device and semiconductor system
JP4514472B2 (ja) リペア効率に優れる半導体メモリ装置
US6178125B1 (en) Semiconductor memory device preventing repeated use of spare memory cell and repairable by cell substitution up to two times
KR20220064258A (ko) 프로그래밍 동작을 수행하는 전자장치
US9135969B2 (en) Semiconductor device
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法
US6275443B1 (en) Latched row or column select enable driver
US6944085B2 (en) Semiconductor memory device with reduced chip area and improved redundancy efficency
US20240079078A1 (en) Semiconductor devices for controlling refresh operations considering repair operations