KR20220057397A - 상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법 - Google Patents

상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법 Download PDF

Info

Publication number
KR20220057397A
KR20220057397A KR1020210041902A KR20210041902A KR20220057397A KR 20220057397 A KR20220057397 A KR 20220057397A KR 1020210041902 A KR1020210041902 A KR 1020210041902A KR 20210041902 A KR20210041902 A KR 20210041902A KR 20220057397 A KR20220057397 A KR 20220057397A
Authority
KR
South Korea
Prior art keywords
conductive
conductive pad
bump
dielectric layer
trace
Prior art date
Application number
KR1020210041902A
Other languages
English (en)
Other versions
KR102582488B1 (ko
Inventor
청-옌 리
치아-쿠에이 수
샹-룬 차이
밍-치 예우
포-야오 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220057397A publication Critical patent/KR20220057397A/ko
Application granted granted Critical
Publication of KR102582488B1 publication Critical patent/KR102582488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

방법은 유전체 층을 형성하는 단계, 오프닝을 형성하기 위해 유전체 층을 패터닝 하는 단계, 및 재분배 라인을 형성하는 단계를 포함하고, 상기 재분배 라인은 오프닝 내에 비아, 전도성 패드, 및 구부러진 트레이스를 포함한다. 비아는 전도성 패드로부터 수직으로 오프셋된다. 전도성 패드 및 구부러진 트레이스는 유전체 층 위에 있다. 구부러진 트레이스는 비아에 전도성 패드를 연결하며, 구부러진 트레이스는 서로 세로 방향들로 평행하지 않은 복수의 섹션들을 포함한다. 전도성 범프는 전도성 패드 상에 형성된다.

Description

상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법 {MULTI-BUMP CONNECTION TO INTERCONNECT STRUCTURE AND MANUFACTURING METHOD THEREOF}
우선권 주장 및 상호 참조
본 출원은, 2020년 10월 29일에 출원되어 발명의 명칭이 “A Novel Cu Multi-via Structure on Organic Interposer and manufacturing method thereof,”인 미국 특허 가출원 제63/107,055호에 대해 우선권을 주장하며, 이 가출원의 전체 개시내용은 본 명세서에 참고로 포함된다.
반도체 기술들이 발달하면서, 반도체 칩들/다이들이 점점 더 작아지고 있다. 그 동안에, 더 많은 기능들이 반도체 다이들에 집적되는 것이 요구된다. 특정 기능을 위해 각각 설계된 다수의 디바이스 다이들은 패키지를 형성하기 위해 함께 접합될 수 있다. 패키지들은 점점 더 크게 형성된다. 다른 한편으로, 인터포저들(interposers), 패키지 기판 등과 같은 패키지들 내의 전도성 피처들은 점점 더 작아지고 있다. 이것은 결함들을 줄이기 위해 제조 공정들을 신중하게 처리하는 것을 요구한다.
본 개시내용의 양상들은 첨부 도면들과 함께 읽을 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관행에 따라, 다양한 피처들이 축척대로 그려지지 않았다는 점을 강조한다. 실제로, 다양한 피처들의 치수들은 논의의 명확성을 위해 임의로 증가되거나 축소될 수 있다.
도 1 내지 10, 11a, 11b, 및 12 내지 16은 일부 실시예들에 따른 패키지의 형성 내에서 중간 단계들의 단면도들을 도시한다.
도 17 내지 30은 일부 실시예들에 따른 멀티-범프 (multi-bump) 접합 구조들을 도시한다.
도 31은 일부 실시예들에 따른 멀티-범프 (multi-bump) 접합 구조들을 포함하는 상호연결 구성요소 형성을 위한 공정 흐름도를 도시한다.
다음의 개시내용은 발명의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예들을 제공한다. 본 개시내용을 간략화 하기 위해 구성요소들 및 배열들의 특정 예들이 아래에 설명된다. 이들은 물론 단지 예들일 뿐이며 제한하려는 것은 아니다. 예를 들어, 이어지는 설명에서 제2피처 위의 또는 그 상의 제1피처의 형성은 제1 및 제2 피처들이 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 제1및 제2 피처들이 직접 접촉하지 않을 수 있도록, 제1 및 제2 피처들 사이에 부가적인 피처들이 형성될 수 있는 실시예들을 또한 포함할 수 있다. 추가적으로, 본 개시내용은 참조 번호들 및/또는 문자들을 다양한 예들에서 반복할 수 있다. 이러한 반복은 단순성 및 명확성의 목적을 위함이고, 그 자체로 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하지 않는다.
추가적으로, “아래 있는”, “아래”, “하위”, “위에 있는”, “상위” 등과 같은 공간적으로 관련된 용어들은 본원에서 설명의 용이함을 위해, 도면들에서 나타내어진 바와 같은 하나의 엘리먼트 또는 피처와 다른 엘리먼트(들) 또는 피처(들)에 대한 관계를 설명하는 데 이용될 수 있다. 공간적으로 관련된 용어들은, 도면들에 도시된 배향에 부가하여, 이용 중인 디바이스나 동작의 상이한 배향들을 포괄하도록 의도된다. 장치는 다른 방식으로 배향(90도 또는 다른 배향으로 회전)될 수 있고, 본원에서 이용되는 공간적으로 관련된 기술어들은 마찬가지로 상응하게 해석될 수 있다.
멀티-범프 (multi-bump) 접합 구조들을 포함하는 패키지 및 이것의 형성의 방법이 제공된다. 본 개시내용의 일부 실시예들에 따라, 디바이스 다이 (다이들)는 인터포저 (interposer), 패키지 구성요소 등을 포함할 수 있는 하부 패키지 구성요소에 접합된다. 디바이스 다이(다이들) 안의 복수의 범프들은 패키지 구성요소 내에서 비아에 전기적으로 연결된다. 패키지 구성요소 내의 구부러진 재배선 라인 (redistribution line)은 복수의 범프들과 비아 사이에 있고 이들을 상호연결한다. 복수의 범프들은 패키지 구성요소 내의 공통 금속 패드에 접합될 수 있으며, 비아는 공통 금속 패드로부터 수직으로 오프셋된다. 본 개시내용에서 논의된 실시예들은 본 개시내용의 주제를 만들거나 이용할 수 있는 예들을 제공하며, 당업계에서 통상적인 기술을 가진 사람은 상이한 실시예들의 예상된 범위들을 벗어나지 않고 이루어질 수 있는 수정들을 용이하게 이해할 것이다. 다양한 도면들 및 도시된 실시예들 전반에 걸쳐서, 같은 참조 번호들은 같은 엘리먼트들을 지정하는 데 이용된다. 비록 방법 실시예들은 특정한 순서로 수행되는 것으로 논의될 수 있지만, 다른 방법 실시예들은 임의의 논리적 순서로 수행될 수 있다.
도 1 내지 10, 11a, 11b, 및 12 내지 16은 본 개시내용의 일부 실시예들에 따른 멀티-범프 접합 구조들을 포함하는 상호연결 구성요소의 형성 내에서 중간 단계들의 단면도들을 도시한다. 도 31에 도시된 바와 같이 상응하는 공정들은 또한 공정 흐름도 (200)에 도식적으로 반영된다. 비록 멀티-범프 접합 구조들을 포함한 상호연결 구성요소가 캐리어로부터 시작하여 형성되지만, 또한 이것은 디바이스 다이들의 팬-아웃 (fan-out) 상호연결 구조, 디바이스 다이의 부분 또는 인터포저의 부분 등과 같은 다른 구성요소들로부터 시작하여 형성될 수 있다는 것이 인지될 것이다.
도 1 내지10, 11a, 11b, 및 12는 전기적인 연결들을 재배선하기 위한 패키지 구성 요소 (64 ; 도 12)의 형성 내에서 중간 단계들을 도시한다. 도시된 구조 및 형성 공정들은 예시들이며, 반면에 다른 구조들 및 형성 공정들도 또한 본 개시내용의 범위 내에 있는 것으로 인지된다. 예를 들어, 일부 실시예들에 따르면, 패키지 구성요소 (64)는 유기 인터포저이고, 이는 유기 유전체 층들 및 유기 유전체 층들 내에서 형성된 재배선 라인들 (redistribution lines)을 포함한다. 다른 실시예들에 따르면, 패키지 구성요소 (64)는 반도체 인터포저이고, 이는 반도체 (실리콘 같은 것) 기판, 반도체 기판내의 쓰루-실리콘 비아들 (through-silicon vias), 및 금속 선들/비아들 및/또는 재배선 라인들 (redistribution lines)을 포함할 수 있다. 또한 대안적 실시예들에 따르면, 패키지 구성요소 (64)는 패키지 기판을 포함하며, 이는 코어있는 (cored) 기판 또는 코어없는 (coreless) 기판일 수 있다. 일부 실시예들에 따르면, 도 1 내지 10, 11a, 11b, 및 12에 도시된 바와 같이, 패키지 구성요소 (64)는 캐리어 상에 형성된다. 대안적 실시예들에 따르면, 패키지 구성요소 (64)는 미리 형성되고, 캐리어 (20) 상에 배치되고 캐리어 (20)에 부착된다.
도 1은 캐리어 (20)와 캐리어 (20) 상에 형성된 릴리즈 막 (22 ; release film)을 도시한다. 캐리어 (20)는 유리 캐리어, 실리콘 웨이퍼, 유기 캐리어 등일 수 있다. 캐리어 (20)은 일부 실시예들에 따라 둥근 상면도 형상을 가질 수 있다. 릴리즈 막 (22 ; release film)은 폴리머-계열 재료 (예를 들어, 광-열 변환 (LTHC) 재료)로 형성될 수 있으며, 이는 레이저 빔과 같은 열 운반 방사선 (heat-carrying radiation) 하에서 분해될 수 있으며, 따라서 캐리어 (20)는 후속 공정들에서 형성될 상부 구조들로부터 분리될 수 있다. 본 개시내용의 일부 실시예들에 따르면, 릴리즈 막 (22)은 캐리어 (20) 상에 코팅되는 에폭시-계열 열-방출 재료로 형성된다.
도 1 내지 4에 도시된 바와 같이, 복수의 유전체 층들 및 복수의 RDL들은 릴리즈 막 (22) 상에 형성된다. 도 20에 도시된 바와 같이, 각 공정은 공정 흐름도 (200) 내의 공정 (202)으로 도시된다. 도 1을 참조하면, 유전체 층 (24)은 릴리즈 막 (22) 상에 형성된다. 본 개시내용의 일부 실시예들에 따르면, 유전체 층 (24)은 폴리머로 형성되며, 이는 또한 폴리벤조사졸 (PBO), 폴리이미드, 벤조시클로부텐(BCB) 등과 같은 감광성 재료일 수 있고, 이는 노광 공정 및 현상 공정을 포함하는 포토 리소그래피 공정을 이용하여 패터닝될 수 있다.
일부 실시예들에 따르면, 재배선 라인들 (RDL들 ; 26)은 유전체 층 (24) 위에 형성된다. RDL들 (26)의 형성은 유전체 층 (24) 위에 씨드 층 (도시되지 않음)을 형성하는 것, 씨드 층 위에 포토 레지스트 (photo resist)와 같은 패터닝된 마스크 (도시되지 않음)를 형성하는 것, 그리고나서 노출된 씨드 층 상에 금속 도금 공정을 수행하는 것을 포함할 수 있다. 도 1에서와 같이, 패터닝된 마스크 및 패터닝된 마스크로 덮인 씨드 층의 일부분들이 그 후 제거되고, RDL들 (26)을 남긴다. 본 개시내용의 일부 실시예들에 따르면, 씨드 층은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다. 씨드 층은, 예를 들어, 물리 기상 증착 (PVD) 또는 유사한 공정을 이용하여 형성될 수 있다. 도금은, 예를 들어, 무전해 도금을 이용하여 수행될 수 있다.
더 나아가 도 1을 참조하면, 유전체 층 (28)은 RDL들 (26) 상에 형성된다. 유전체 층 (28)의 하단 표면은 RDL들 (26) 및 유전체 층 (24)의 상단 표면들과 접촉한다. 본 개시내용의 일부 실시예들에 따르면, 유전체 층 (28)은 폴리머로 형성되며, 이는 PBO, 폴리이미드, BCB 등과 같은 감광성 재료일 수 있다. 대안적으로, 유전체 층 (28)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물 등과 같은 비-유기 유전체 재료를 포함할 수 있다. 유전체 층 (28)은 그 후 그 안에 오프닝들을 (30)를 형성하도록 패터닝된다. 따라서, RDL들 (26)의 일부 부분들은 유전체 층 (28) 내에서 오프닝들 (30)을 통해 노출된다.
다음으로 도 2를 참조하면, RDL들 (32)이 RDL들 (26)에 연결하도록 형성된다. RDL들 (32)은 유전체 층 (28) 위에 금속 트레이스들 (금속 선들)을 포함한다. RDL들 (32)은 또한 유전체 층 (28) 내의 오프닝들 (30) 안으로 확장하는 비아들도 포함한다. RDL들 (32)은 또한 도금 공정을 통해 형성될 수 있으며, 여기서 RDL들 (32) 각각은 씨드 층 (도시되지 않음) 및 씨드 층 위에 도금된 금속 재료를 포함한다. 일부 실시예들에 따르면, RDL들 (32)의 형성은 비아 오프닝들(via openings) 안으로 확장한 블랭킷 금속 씨드 층을 성막하는 것, 비아 오프닝들 위에 형성되고 비아 오프닝들에 결합되는 오프닝들을 갖는 도금 마스크 (예를 들어, 포토 레지스트)를 형성 및 패터닝하는 것을 포함할 수 있다. 그 후 도금 공정은 금속 재료를 도금하기 위해 수행되며, 이는 비아 오프닝들 (30)을 완전히 채우고, 유전체 층 (28)의 상단 표면보다 더 높은 일부 부분들을 갖는다. 그 후 도금 마스크는 제거되고, 이전에 도금 마스크로 덮여 있던 금속 씨드 층의 노출된 부분들을 제거하기 위해 에칭 공정이 이어진다. 금속 씨드 층과 도금된 금속 재료의 남은 부분들은 RDL들 (32)이다.
금속 씨드 층 및 도금된 재료는 동일한 재료 또는 상이한 재료들로 형성될 수 있다. RDL들 (32) 내의 금속 재료는 구리, 알루미늄, 텅스텐 또는 이들의 합금들을 포함하는 금속 또는 금속 합금을 포함할 수 있다. RDL들 (32)은 RDL 라인들 (트레이스들 또는 트레이스 부분들이라고도 지칭됨 ; 32L) 및 비아 부분들 (비아들 이라고도 지칭됨 ; 32V)를 포함하며, 트레이스 부분들 (32L)은 유전체 층 (28) 위에 있고, 비아 부분들 (32V)은 유전체 층 (28) 내에 있다. 트레이스 부분들 (32L)과 비아 부분들 (비아들이라고도 지칭됨 ; 32V)이 동일한 도금 공정에서 형성되기 때문에, 비아들 (32V)과 상응하는 상부 트레이스 부분 (32L) 사이에는 구별 가능한 계면이 없다. 또한, 비아들 (32V) 각각은 상위 부분들이 상응하는 하위 부분들보다 더 넓은 테이퍼드 프로파일 (tapered profile)을 가질 수 있다.
도 3을 참조하면, 유전체 층 (34)은 RDL들 (32) 및 유전체 층 (28) 위에 형성된다. 유전체 층 (34)은 폴리머를 이용하여 형성될 수 있으며, 이는 유전체 층 (28) 형성을 위한 것들과 동일한 후보 재료들의 집단으로부터 선택될 수 있다. 예를 들어, 유전체 층 (34)은 PBO, 폴리이미드, BCB 등으로 형성될 수 있다. 대안적으로, 유전체 층 (34)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물 등과 같은 비-유기 유전체 재료를 포함할 수 있다.
도 3은 RDL들 (36)의 형성을 더 도시하며, 이들은 RDL들 (32)에 전기적으로 연결된다. RDL들 (36)의 형성은 RDL들 (32)의 형성을 위한 것들과 유사한 방법들 및 재료들을 채택할 수 있다. RDL들 (36)은 트레이스 부분들 (RDL 라인들 ; 36L) 및 비아 부분들 (비아들 ; 36V)을 포함하며, 여기서 트레이스 부분들 (36L)은 유전체 층 (34) 위에 있고, 비아 부분들 (36V)은 유전체 층 (34) 안으로 확장된다. 또한, 비아들 (36V) 각각은 상위 부분들이 상응하는 하위 부분들보다 더 넓은 테이퍼드 프로파일을 가질 수 있다.
도 4는 유전체 층들 (38 및 42) 및 RDL들 (40 및 44)의 형성을 도시한다 본 개시내용의 일부 실시예들에 따르면, 유전체 층들 (38 및 42)은 유전체 층들 (34 및 28)의 형성을 위한 후보 재료들의 동일한 집단으로부터 선택된 재료들로 형성되며, 전술한 바와 같이 유기 재료들 또는 무기 재료들을 포함할 수 있다. 비록 도시된 예시 실시예들에서는 네 개의 유전체 층들 (28, 34, 38 및 42)과 이들 내에서 형성된 각각의 RDL들 (32, 36, 40 및 44)이 예로 논의되지만, 라우팅 요구사항에 따라 더 적거나 더 많은 유전체 층들과 RDL 층들이 채택될 수 있다는 점이 인지된다.
도 5 내지 10은 일부 실시예들에 따른, 비아들 (56 ; 도 10), 전도성 패드들 (58), 전도성 범프들 (60 ; 언더-범프 메탈러지들 (Under-Bump metallurgies ; UBM들) 이라고도 지칭됨)의 형성을 도시한다. 도 5를 참조하면, 유전체 층 (46)이 형성된다. 도 31에 도시된 바와 같이, 각 공정은 공정 흐름도 (200) 내에서 공정 (204)으로 도시된다. 일부 실시예들에 따르면, 유전체 층 (46)은 폴리머로 형성되며, 이는 PBO, 폴리이미드, BCB 등과 같은 감광성 재료일 수 있다. 유전체 층 (46)은 비아 오프닝들 (48)을 형성하기 위해 패터닝되고, 따라서 RDL 라인들 (44L)의 하부 패드 부분들이 노출된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (206)으로 도시된다.
도 6을 참조하면, 금속 씨드 층 (49)이 성막된다. 도 31에 도시된 바와 같이, 각 공정은 공정 흐름도 (200) 내에서 공정 (208)으로 도시된다. 일부 실시예들에 따르면, 금속 씨드 층 (49)은 티타늄 층 및 티타늄 층 위에 구리 층을 포함한다. 대체 실시예들에 따르면, 금속 씨드 층 (49)은 유전체 층 (46)과 물리적 접촉하는 단일 구리 층을 포함한다. 그 후 도금 마스크 (50)는 형성되고 패터닝되며, 오프닝들 (52)은 도금 마스크 (50) 내에 형성된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (210)으로 도시된다. 비아 오프닝들 (48)은 오프닝들 (52) 아래에 있고 오프닝들 (52)과 결합한다. 오프닝들 (52)의 상면도 형상은 원들 또는 육각 형상들, 팔각 형상들, 구부러진 스트립들 등의 다각형 형상들을 포함할 수 있다.
도 7을 참조하면, 금속 재료 (54)는 도금 공정을 통해 성막된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (212)으로 도시된다. 도금 공정은 전기화학 도금 공정, 무전해 도금 공정 등을 포함할 수 있다. 일부 실시예들에 따르면, 금속 재료 (54)는 구리 또는 구리 합금을 포함한다. 도금된 재료 (54)의 상단 표면이 평면이 될 수 있도록 공정 조건들이 조절될 수 있다. 대안적인 실시예들에 따라, 금속 재료 (54)의 상단 표면들의 부분들은 점선 (53)으로 도시된 바와 같이, 리세스들(recesses )을 가질 수 있으며, 여기서 리세스들은 비아 오프닝들 (48 ; 도 6)의 채워짐으로 인해 형성된다.
후속 공정들에서는, 포토 레지스트일 수도 있는 도금 마스크 (50)가, 예를 들어 애싱 (ashing) 공정 또는 에칭 공정을 통해 제거된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (214)으로 도시된다. 따라서, 금속 씨드 층 (49)의 하부 부분들이 노출된다.
도 8을 참조하면, 금속 씨드 층 (49)을 제거하지 않고, 도금 마스크 (55)는 금속 씨드 층 (49)과 도금된 재료 (54) 상에 형성되며, 도금된 재료 (54)를 드러내기 위해 오프닝들(52')이 형성된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (216)으로 도시된다.
다음으로, 도 9에 도시된 바와 같이, 전도성 범프들 (60)은 도금 공정을 통해 형성되며, 이는 예를 들어, 전기화학도금 공정들 또는 무전해 도금 공정일 수 있다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200)에서 공정 (218)으로 도시된다. 전도성 범프들 (60)의 전체는 구리 또는 구리 합금과 같은 균질한 재료로 형성될 수 있으며, 재료는 전도성 재료 (54)와 동일하거나 상이할 수 있다. 전도성 범프들 (60) 및 하부 도금된 재료 (54)는 그 사이에 구별가능한 계면들을 가질 수 있고, 또는 그 사이에 구별가능한 계면 없이 서로 병합될 수 있다 (예를 들어, 둘 다 구리로 형성되는 경우). 전도성 범프들 (60)은 그들의 형상들로 인해 금속 기둥들 또는 금속 막대들이라고도 지칭된다. 전도성 범프들 (60)은 둥근 상면도 형태들을 가질 수 있으며, 반면에 육각 형상들, 팔각 형상들 등과 같은 다른 형상들도 오프닝들 (52')의 상면도 형태들에 따라 채택될 수 있다. 도 9는 또한 일부 실시예에 따라 솔더 영역들 (62)의 성막을 도시하고, 이는 도금을 통해 성막된다. 솔더 영역들 (62)은 AgSn, AgSnCu, SnPb 등으로 형성되거나 이들을 포함할 수 있다. 대안적 실시예들에 따르면, 솔더 영역들 (62)은 형성되지 않는다.
후속 공정에서, 도금 마스크 (55)는 예를 들어 애싱 공정 또는 에칭 공정을 통해 제거된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (220)으로 도시된다. 결과 구조는 도 10에 도시된다.
다음으로, 습식 에칭 공정 및/또는 건식 에칭 공정을 포함할 수 있는 에칭 공정이 금속 씨드 층 (49)의 노출된 부분들을 제거하기 위해 수행된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (222)으로 도시된다. 도금된 금속 재료 (54) 바로 아래의 금속 씨드 층 (49)의 부분들은 남아 있다. 설명 전반에 걸쳐, 금속 재료 (54) 및 금속 씨드 층 (49)의 하부의 남아있는 부분들은 통칭하여 비아들 (56A 및 56B 포함)과 전도성 패드들 (58A, 58B 및 58C 포함)이라고 지칭된다. 전도성 패드들 (58) 및 비아들 (56)은 또한 결합하여 재배선 라인들을 형성한다. 결과적인 구조는 도 11a에 도시되어 있다. 비아들 (56)은 유전체 층 (46) 내의 재배선 라인들의 부분들이며, 반면에 전도성 패드들 (58)은 유전체 층 (46) 위의 재배선 라인들의 부분들이다. 비아들 (56) 및 전도성 패드들 (58)의 각각은 금속 씨드 층 (49)의 남아있는 부분과 도금된 재료 (54)의 부분을 포함할 수 있다.
도 11a에 도시된 바와 같이, 일부 전도성 패드들 (예를 들어, 58A)은 바로 하부에 놓이면서 그들에 결합하는 임의의 비아들을 갖지 않을 수 있다. 한편, 일부 전도성 패드들 (58 ; 예를 들어, 비아 58A)은 그들 바로 아래에 비아들을 갖지 않을 수 있다. 비아 (56A)는 구부러질 수 있는 전도성 트레이스 (69)를 통해 전도성 패드 (58A)에 전기적으로 연결되며, 도시된 평면 내에 없기 때문에 점선을 이용하여 도식적으로 도시된다. 전도성 트레이스 (69)는 도 17 내지 30을 참조하여 발견될 수 있다.
도 11a를 다시 참조하면, 본 개시내용의 일부 실시예들에 따르면, 2개 (이상)의 전도성 범프들 (60)의 하부에 놓이며 이들을 물리적으로 결합하는 연속적인 전도성 패드 (58A)가 있다. 대안적인 실시예들에 따라, 영역 (68A) 내의 전도성 패드 (58A)의 부분은 형성되지 않으며, 이에 따라, 전도성 패드들 (58A)은 불연속적인 전도성 패드들이며, 이들 각각은 그것의 상부에 놓이면서 그것과 물리적으로 접촉하는 대응하는 전도성 범프 (60)를 갖는다. 2개 이상의 전도성 범프들 (60) 하부에 놓이는 연속적인 전도성 패드 (58A)를 가진 접합 구조는 전도성 범프들 (60)의 각각의 하부에 놓이는 단일의 불연속적인 전도성 패드 (58)를 가진 접합 구조들과 동일한 패키지 내에 존재할 수 있음이 인지된다. 또한, 접합 구조들 둘 다는 동일한 디바이스 다이에 연결될 수 있다.
도 11a가 도 11b 내에 도시된 구조의 부분을 나타낸다는 점을 제외하면, 도 11b는 도 11a 내에 도시된 것과 동일한 구조를 도시한다. 도 11a 내의 유전체 층들 (34 및 38)과 같은 유전체 층들의 일부는 유전체 층들 (34/38)로 함께 도시되며, 상응하는 RDL들 (32 및 36) 또한 RDL들 (32/36)로 함께 도시된다.
도 12를 참조하면, 리플로우(reflow) 공정은 솔더 영역들 (62)을 리플로우하기 위해 수행된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (224)로 도시된다. 설명 전반에 걸쳐, 릴리즈 막 (22) 위의 구조는 상호연결 구성요소 (64)라고도 지칭되며, 패키지 구성요소 (64)라고도 지칭된다. 상호연결 구성요소 (64)는 복수의 동일한 상호연결 구성요소들 (64')을 포함할 수 있으며, 이는 후속 공정들에서 분리될 수 있다.
도 13은 상호연결 구성요소 (64)에 대한 패키지 구성요소들 (70)의 접합을 도시한다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (226)으로 도시된다. 각 상호연결 구성요소 (64')는 하나 또는 복수의 패키지 구성요소들 (예를 들어, 70A 및 70B 를 포함)에 접합된다. 일부 실시예들에 따르면, 패키지 구성요소들 (70)은 로직 다이를 포함하고, 이는 중앙 처리 유닛 (CPU) 다이, 그래픽 처리 유닛 (GPU) 다이, 모바일 애플리케이션 다이, 마이크로 컨트롤 유닛 (MCU) 다이, 입-출력 (IO) 다이, 베이스밴드 (BB) 다이, 애플리케이션 프로세서 (AP) 다이 등일 수 있다. 패키지 구성요소들 (70)은 동적 랜덤 액세스 메모리 (DRAM) 다이들, 정적 랜덤 액세스 메모리 (SRAM) 다이들 등과 같은 메모리 다이들을 또한 포함할 수 있다. 메모리 다이들은 개별 메모리 다이들이거나, 또는 복수의 적층된 메모리 다이들을 포함하는 다이 스택의 형태일 수 있다. 패키지 구성요소들 (70)은 또한 시스템-온-칩 (SOC) 다이들을 포함할 수 있다. 일부 실시예들에 따르면, 패키지 구성요소들 (70)은 패키지 구성요소들 (70A)을 포함하며, 이는 로직 다이 또는 SOC 다이일 수 있다. 일부 실시예들에 따르면, 패키지 구성요소 (70A)는 반도체 기판 상에 형성된 반도체 기판 및 집적 회로 디바이스들 (도시되지는 않았지만 예를들어, 트랜지스터들)을 포함한다. 패키지 구성요소들 (70)은 또한 패키지 구성요소 (70B)를 더 포함할 수 있으며, 이는 메모리 다이 또는 메모리 스택일 수 있다.
상호연결 구성요소들 (64')은 패키지들을 형성하는 데 이용될 수 있다. 일부 실시예들에 따르면, 패키지 구성요소들 (70)의 표면들 상에 있는 전기 커넥터들 (72)은 솔더된 영역들 (74)을 통해 상호연결 구성요소들 (64')에 접합된다. 도 12에 도시된 바와 같이 솔더 영역들 (74)은 솔더 영역들 (62)을 포함할 수 있다. 전기 커넥터들 (72)은 UBM들, 금속 기둥들, 본드 패드들 등 이거나 이들을 포함할 수 있다. 대안적인 실시예들에 따르면, 전기 커넥터들 (72)은 금속 기둥들이며, 직접 금속-금속 접합을 통해 전도성 범프들 (60)에 접합된다. 이들 실시예들에 따르면, 솔더 영역들 (62 ; 도 12)은 형성되지 않으며, 전도성 범프들 (60)은 전기 커넥터들 (72)에 물리적으로 결합된다. 또한 대안적인 실시예들에 따르면, 패키지 구성요소들 (70)은 하이브리드 접합 (금속-금속 접합 및 유전체-유전체 접합 두 개 모두 포함) 등을 통해 상호연결 구성요소들 (64')에 접합된다.
접합 공정 후, 언더필 (underfill ; 76)은 패키지 구성요소들 (70)과 상호연결 구성요소들 (64') 사이의 간극 안으로 제공된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (228)으로 도시된다. 언더필 (76)은 전도성 패드들 (58)의 확장 부분들의 상단 표면들 및 측벽들과 접촉하며, 확장 부분들은 상부에 놓인 전도성 범프들 (60)의 가장자리들을 넘어 측면으로 확장된다. 도 17 내지 30에 도시된 바와 같이, 확장 부분들은 트레이스들 (69)을 포함한다. 몰딩 화합물로 형성되거나 이를 포함할 수 있는 캡슐화제 (encapsulant ; 78)가 제공되고 경화된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (230)으로 도시된다. 평탄화 공정은 캡슐화제 (78)의 상단 표면과 패키지 구성요소 (70)의 상단 표면들을 평평하게 하기 위해 수행될 수 있다. 설명 전반에 걸쳐, 유전체 층 (24) 및 상부에 놓인 피처들을 포함하는 구조는 통칭하여 재구성된 웨이퍼 (80)라고 지칭된다.
이어서, 재구성된 웨이퍼(80)는 예를 들어, 릴리즈 막 (22) 상에 UV 빛 또는 레이저 빔을 투사하여, 릴리즈 막 (22)이 UV 빛또는 레이저 빔의 열 하에서 분해되도록, 캐리어 (20)로부터 분리된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (232)으로 도시된다. 따라서, 재구성된 웨이퍼(80)는 캐리어 (20)로부터 분리된다. 결과적인 재구성된 웨이퍼 (80)에서, 유전체 층 (24)이 노출될 수 있다.
도 14를 참조하면, 전기 커넥터들 (82)은 RDL들 (26)에 전기적으로 연결하도록 형성된다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (234)으로 도시된다. 일부 실시예들에 따르면, 전기 커넥터들 (82)은 UBM들이다. UBM들 (82)의 형성 공정은 또한 오프닝들을 형성하기 위해 유전체 층 924)을 패터닝 하는 것, 티타늄 층 및 티타늄 층 상에 구리 층을 포함할 수 있는 금속 씨드 층을 성막하는 것, 도금 마스크를 형성 및 패터닝하는 것, 전도성 재료를 도금하는 것, 도금 마스크를 제거하는 것, 및 금속 씨드 층을 에칭하는 것을 포함할 수있다. 일부 실시예들에 따르면, 솔더 영역들 (84)은 UBM들 (82) 상에 형성되며, 형성 공정은 솔더 볼들(solder balls)을 오프닝들 안으로 배치하는 것, 및 솔더 영역들을 리플로우하기 위해 리플로우 공정을 수행하는 것을 포함할 수 있다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (236)으로 도시된다.
후속 공정에서, 재구성된 웨이퍼 (80)는 프레임 (도시되지 않음) 상에 배치될 수 있으며, 솔더 영역들 (84) 또는 UBM들 (82)은 프레임에 부착된 테이프에 달라붙는다. 후속 공정에서, 싱귤레이션 (singulation) 공정이 수행되고, 재구성된 웨이퍼 (80)는 복수의 동일한 패키지들 (80')을 형성하기 위해 싱귤레이션 공정에서 분리되며, 이들 각각은 상호연결 구성요소들 (64' ; 패키지 구성요소들 (64')이라고도 지칭됨) 중 하나와 하나 이상의 패키지 구성요소들 (70)을 포함한다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200) 내에서 공정 (238)으로 도시된다. 싱귤레이션 공정은 스크라이브 선들 (scribe lines ; 81)을 따라 재구성된 웨이퍼 (80)를 분리함으로써 수행될 수 있다.
도 16은 패키지 (110)를 형성하기 위한 패키지 구성요소 (86)에의 패키지 (80')의 접합을 도시한다. 도 31에 도시된 바와 같이 각 공정은 공정 흐름도 (200)내에서 공정 (240)으로 도시된다. 일부 실시예들에 따르면, 패키지 구성요소 (86)은 인터포저, 패키지 기판, 인쇄된 회로 보드 (board) 등 이거나 이들을 포함한다. 접합은 솔더 영역들 (84)을 통해 달성될 수 있다. 언더필 (88)은 상호연결 구성요소 (64')와 패키지 구성요소 (86) 사이에 제공된다.
도 17 내지 30은 멀티-범프 접합 구조 (100)의 상면도들을 도시하며, 각각은 도 16에서 멀티-범프 접합 구조 (100A) 또는 멀티-범프 접합 구조 (100B) 일 수 있다. 도 17은 멀티-범프 접합 구조 (100)의 상면도를 도시하며, 이는 두 개의 전도성 범프들 (60A), 전도성 범프들 (60A)의 하부에 놓이고 접촉하는 전도성 패드 (58A), 구부러진 전도성 트레이스 (69), 및 전도성 트레이스 (69 ; RDL (69)라고도 지칭됨)의 하부에 놓이며 물리적으로 접촉하는 비아 (56A)를 포함한다. 구부러진 전도성 트레이스 (69)는 비아들 (56) 및 전도성 패드 (58A)를 형성하기 위한 동일한 도금 공정에 의해 형성된다. 도 17 내지 30에서, 구부러진 전도성 트레이스들 (69)은 균일한 폭 또는 실질적으로 균일한 폭을 가질 수 있으며, 예를 들어, 구부러진 트레이스의 상이한 부분의 폭들이 약 20% 미만의 변화를 가지고 있다.
일부 실시예들에 따르면, 구부러진 전도성 트레이스 (69)는 3개의 섹션들 (69-1, 69-2 및 69-3)을 포함하며, 이들의 세로 방향들은 동일한 직선에 정렬되지 않는다. 직선 (90)은 전도성 범프들 (60A)을 상호연결하도록 그려질 수 있다. 섹션들 (69-1, 69-2 및 69-3)은 각각 중간 (세로 방향) 선들 (92-1, 92-2 및 92-3)을 가지며, 이는 각 섹션들의 세로 방향으로 확장된다. 섹션 (69-1)은 스트레스(stress)를 줄이기 위해 전도성 패드 (58A)의 중간에 연결될 수 있지만, 전도성 패드 (58A)의 임의의 다른 부분에도 연결될 수 있다. 직선 (94)이 연결점 부터 선 (90)에 수직방향으로 그려질 때, 선들(92-1과 94) 사이의 각도 θ1을 섹션 (69-1)의 틸트(tilt) 각도라고 지칭한다. 일부 실시예들에 따르면, 틸트 각도 θ1은 (및 0도 포함) 및 약 90도 사이의 범위에 있다. 틸트 각도 θ1은 또한 (및 0도 포함) 및 약 45도 사이의 범위에 있을 수 있다. 틸트 각도 θ2는 섹션 (69-1)의 선 (92-1) 과 섹션 (69-2)의 선 (92-2) 사이에 형성된다. 틸트 각도 θ3는 섹션 (69-2)의 선 (92-2) 과 섹션 (69-3)의 선 (92-3) 사이에 형성된다. 틸트 각도들 θ2 및 θ3은 또한 (및 0도 포함) 및 약 90도 사이의 범위, 또는 (및 0도 포함) 및 약 45도 사이의 범위에있을 수 있다. 구부러진 전도성 트레이스 (69)를 구부러진 선이 되도록 형성하는 것은 구부러진 전도성 트레이스 (69) 내에서 스트레스를 유리하게 재분배할 수 있으며, 따라서 일부 실시예들에서는 원래 오직 한 방향으로만 존재하던 스트레스가 RDL의 가능한 손상을 방지하기 위해 X 및 Y 방향들로 재분배된다. 더욱이, 비아 (56)를 전도성 패드 (58A)로부터 수직으로 오프셋되게 (이는 직접 하부에 놓이지 않았다는 것을 의미함) 형성함으로써, 전도성 범프들 (60A) 및 전도성 패드 (58A)에 의해 가해지는 힘은 하부의 RDL (44L)에 직접 가해지지 않으며, RDL (44L)에의 손상은 더욱 감소된다.
도 18은 대안적인 실시예들에 따른 멀티-범프 접합 구조 (100)를 도시한다. 이들 실시예들은 도 17에서 전도성 패드 (58A)가 길어지는 반면, 도 18의 전도성 패드 (58A)는 원 형상을 가지는 것을 제외하고는, 도 17에 도시된 실시예들과 유사하다. 전도성 패드 (58A)는 직사각 형상, 육각 형상, 팔각 형상, 타원 형상 등을 포함하되 이에 국한되지 않는 임의의 적용 가능한 형상을 가질 수 있음이 인지된다.
도 19는 대안적인 실시예들에 따른 멀티-범프 접합 구조 (100)를 도시한다. 도 18에서는 동일한 전도성 패드 (58A) 위에 그리고 그에 접촉하는 두 개의 전도성 범프들 (60A)이 있는 반면, 도 19에서는 동일한 전도성 패드 (58A) 위에 및 접촉하는 3개 (또는 3개 초과)의 전도성 범프들 (60A)이 있는것을 제외하면, 이들 실시예들은 도 18에 도시된 실시예들과 유사하다.
도 20은 대안적인 실시예들에 따른 멀티-범프 접합 구조 (100)를 도시한다. 도 17에서는 구부러진 전도성 트레이스 (69)는 3개의 섹션들을 가지는 반면, 도 20에서는 구부러진 전도성 트레이스 (69)가 2개의 섹션들을 가지고 있다는 것을 제외하면, 이들 실시예들은 도 17에 도시된 실시예와 유사하다.
일부 실시예들에 따르면, 구부러진 전도성 트레이스 (69)는 전체적으로 호(arc) 형상을 가질 수 있으며, 호 형상은 복수의 섹션들을 통해 달성된다. 섹션들의 갯수는 2개 이상일 수 있으며, 더 많은 갯수 일수록 스트레스를 재분배하는 데 더 큰 효과를 가지는 반면, 총 섹션들 갯수가 3개 이상인 경우에는 스트레스를 재분배하는 효과는 점차 포화된다. 대안적인 실시예들에 따르면, 구부러진 전도성 트레이스 (69)가 직선 부분들 없이 지속적으로 굽어진다는 점을 제외하면, 구부러진 전도성 트레이스 (69)는 도 17 내지 20으로 도시된 것에 가까운 전체적인 형상을 가질 수 있다.
도 21 내지 24는 대안적인 실시예들에 따른 일부 멀티-범프 접합 구조 (100)를 도시한다. 도 17 내지 20에서는, 비아들 (56)은 구부러진 전도성 트레이스 (69) 바로 아래에 있고, 비아들 (56) 바로 위에 형성된 전도성 패드는 없는 반면, 도 21 내지 24에서는, 전도성 패드들 (58C)은 구부러진 전도성 트레이스 (69)에 상응하는 비아들 위에 형성된다는 것을 제외하면, 이들 실시예들은 도 17 내지 20에 각각 도시된 실시예들과 유사하다. 전도성 패드들 (58C)은 원들 (도 21 및 24), 타원형 형상들 (도 22 및 23), 직사각 형상들, 육각 형상들, 팔각 형상들 등을 포함하되 이에 국한되지 않는 다양한 적용 가능한 형상들을 가질 수 있다.
도 17 내지 24에 도시된 실시예에서, 동일한 전도성 패드 (58A)는 복수의 전도성 범프들 (60A)의 하부에 놓이며 그들과 물리적으로 접촉한다. 또한, 복수의 전도성 범프들 (60A) 각각은 그것에 접합한 상부에 놓인 전기 커넥터 (72 ; 도 16)를 갖는다. 이에 따라, 도 17 내지 24에 도시된 바와 같은 실시예들에서, 동일한 멀티-범프 접합 구조 (100) 내에서, 전도성 범프들 (60A)은 분리되는 반면, 전도성 패드 (58A), 구부러진 전도성 트레이스 (69), 전도성 패드 (58C ; 만약 있는 경우), 및 비아 (56A)는 분리된 전도성 범프들 (60A)에 의해 공유된다. 대안적인 실시예들에 따르면, 도 25 내지 30에 도시된 바와 같이, 멀티-범프 접합 구조 (100)에는 2개 이상의 전도성 경로들의 세트들이 있으며, 이들 각각은 전도성 범프 (60A), 전도성 패드 (58A), 구부러진 전도성 트레이스 (69), 및 비아 (58A)를 포함한다. 전도성 경로들의 각 세트에 전도성 패드 (58C)가 있을 수도 있고 없을 수도 있다. 복수의 전도성 경로들은 동일한 RDL (44)에 연결된다. 대안적으로, 도 25 내지 30에 도시된 바와 같은 실시예들에서, 동일한 멀티-범프 접합 구조 (100)에서, 전도성 범프들 (60A), 전도성 패드들 (58A), 구부러진 전도성 트레이스들 (69), 전도성 패드들 (58C ; 만약 있는 경우), 및 비아들 (56A)의 전부가 복제될 수 있고, 동일한 RDL (44)에 연결될 수 있다. 도 25 내지 30에 도시된 실시예들에서, 구부러진 전도성 트레이스들 (69)은 또한 스트레스 재분배의 기능을 갖는다.
일부 실시예들에 따르면, 도 25 내지 30에 도시된 바와 같이, 두 개의 도시된 구부러진 전도성 트레이스들 (69)은 서로 평행하고 동일한 방향으로 굽어있다. 두 개 이상의 구부러진 전도성 트레이스들 (69)의 상응하는 섹션들은 서로 평행할 수도 있고 그렇지 않을 수도 있다. 다른 실시예들에 따라, 동일한 멀티-범프 접합 구조 (100) 내의 복수의 구부러진 전도성 트레이스들 (69)은 상이한 형태들, 상이한 틸트 각도들, 상이한 굽어짐 방향들 등을 가질 수 있다.
도 25는 멀티-범프 접합 구조 (100)의 상면도를 도시하며, 여기서 구부러진 전도성 트레이스들 (69) 각각은 3개의 섹션들을 가지며, 비아들 (56) 바로 위에는 전도성 패드가 없다. 도 26은 도 25에 도시된 구조의 사시도를 도식적으로 도시한다. 도 27은 멀티-범프 접합 구조 (100)의 상면도를 도시하며, 여기서 전도성 패드 (58C)는 비아들 (56) 각각의 위에 형성된다. 도 28은 멀티-범프 접합 구조 (100)의 상면도를 도시하며, 여기서 전도성 패드들 (58A)은 타원 형상들을 갖는다. 도 29는 멀티-범프 접합 구조 (100)의 상면도를 도시하며, 여기서 구부러진 전도성 트레이스들 (69)은 2개의 섹션들을 가지고, 비아들 (56A) 위에는 전도성 패드가 없으며, 비아들 (56)은 하부에 놓이는 구부러진 전도성 트레이스들 (69)과 직접 접촉한다. 도 30은 멀티-범프 접합 구조 (100)의 상면도를 도시하며, 여기서 구부러진 전도성 트레이스 (69)는 두 개의 섹션들을 가지며, 비아들 (56A) 위에 전도성 패드들 (58C)이 있다.
도 16을 다시 참조하면, 일부 단일-범프 접합 구조들 (102)이 있으며, 여기서 비아들 (56)은 바로 하부에 놓이며 상부에 놓인 전도성 패드 (58B)에 의해 포개지며, 전도성 패드들 (58)에 상응하는 비아들 (56)을 연결하는 구부러진 RDL들은 없다. 이에 따라, 전도성 범프들 (60B) 및 전도성 패드들 (58B)로부터의 힘은 상응하는 하부에 놓인 RDL들 (44)에 직접 인가된다. 전도성 범프 (60B) 및 전도성 패드 (58B)의 단일한 세트가 있기 때문에, 인가된 힘은 더 작고, 따라서 어떤 굽어진 RDL도 스트레스를 감소시키기 위해 이용되지 않는다.
일부 실시예들에 따르면, 패키지 (80') 내의 멀티-범프 접합 구조들 (2개 이상의 전도성 범프들 포함) 전부는 본 개시내용의 실시예들을 채택할 것이며, 여기서 구부러진 전도성 트레이스들 (RDL들)이 스트레스를 재분배하기 위해 이용된다. 한편, 패키지 (80') 전반에서, 단일-범프 접합 구조들은 구부러진 전도성 트레이스들을 채택할 수도 있고 채택하지 않을 수도 있다.
일부 실시예들에 따르면, 멀티-범프 접합 구조들 (100)은 멀티-범프 접합 구조 (100A) 및 멀티-범프 접합 구조 (100B)를 포함한다. 멀티-범프 접합 구조 (100A) 내의 두 전도성 범프들 (60)은 동일한 패키지 구성요소 (70)의 바로 하부에 놓여있으며 그에 연결되어있고, 여기서 구부러진 전도성 트레이스(들) (69 ; 도 21 내지 30)가 채택된다. 멀티-범프 접합 구조 (100B) 내의 두 전도성 범프들 (60)은 두 이웃하는 패키지 구성요소 (70)의 바로 하부에 놓이며 그들에 연결되어 있고, 여기서 구부러진 전도성 트레이스(들) (69 ; 도 21 내지 30)가 채택된다. 그러나, 이러한 실시예들에 따른 단일-범프 접합 구조 (102)에서는, 구부러진 전도성 트레이스들 (69)이 채택되지 않으며, 비아(들) (56)는 상응하는 전도성 패드의 바로 하부에 놓인다.
위에 제공된 예시 실시예들에서, 멀티-범프 접합 구조들은 빌드-업 (build-up) 기판 내에서 형성된다. 대안적인 실시예들에 따르면, 멀티-범프 접합 구조들은 인터포저 내에 형성될 수 있으며, 이것은 반도체 기판 및 반도체 기판 내의 쓰루-비아들(through-vias)을 포함할 수 있다. 예를 들어, 쓰루-비아를 드러내기 위한 배면 폴리싱 (polishing) 후 인터포저에 대한 RDL들이 형성된 경우, 멀티-범프 접합 구조들이 인터포저의 RDL들의 일부분들로써 형성될 수 있다. 또한 대안적인 실시예들에 따르면, 멀티-범프 접합 구조들은 칩-온-웨이퍼-온-기판(CoWoS) 패키지 내에 형성될 수 있으며, 여기서 멀티-범프 접합 구조들은 웨이퍼 및 패키지 기판 중 하나 또는 둘 다에 형성될 수 있다. 또한 대안적인 실시예들에 따라, 멀티-범프 접합 구조들은 팬-아웃(fan-out) 패키지 내에 형성될 수 있으며, 여기서 멀티-범프 접합 구조들은 디바이스 다이들의 몰딩 후에 형성되는 팬-아웃 RDL들 내에 형성될 수 있다.
위에 도시된 실시예들에서, 일부 공정들 및 피처들은 3차원 (3D) 패키지를 형성하기 위해 본 개시내용의 일부 실시예들에 따라 논의된다. 다른 피처들 및 공정들도 포함될 수 있다. 예를 들어, 3D 패키징 또는 3DIC 디바이스들의 검증 테스팅을 돕기 위한 테스팅 구조들이 포함될 수 있다. 테스팅 구조들은 예를 들어3D 패키징 또는 3DIC의 테스팅, 프로브들 및/또는 프로브 카드들의 이용 등을 허락하는 재분배 층 안이나 기판 상에 형성된 테스트 패드들을 포함할 수 있다. 검증 테스팅은 최종 구조 상에서뿐만 아니라 중간 구조들 상에서도 수행될 수 있다. 추가적으로, 본 명세서에 개시된 구조들 및 방법들은 수율을 높이고 비용을 절감하기 위해서 공지된 양호한 다이들의 중간 검증을 통합하는 테스팅 방법들과 함께 이용될 수 있다.
본 개시내용의 실시예들은 일부 유리한 특징들을 가진다. 멀티-범프 접합 구조들 내에 구부러진 전도성 트레이스들(RDL들)을 형성함으로써, 다수의 전도성 범프들 및 전도성 패드들에 의해 가해지는 높은 힘은 구부러진 전도성 트레이스들에 의해 재분배될 수 있으며, RDL의 선 파괴 및 딜라미네이션 (delamination)의 가능성이 감소된다.
본 개시내용의 일부 실시예들에 따르면, 방법은 제1 패키지 구성요소를 형성하는 단계로서, 제1 유전체 층을 형성하는 단계; 오프닝을 형성하기 위해 제1 유전체 층을 패터닝하는 단계; 제1 재분배 선을 형성하는 단계로서, 제1 재분배 선은, 오프닝 내의 제1 비아; 제1 전도성 패드 - 제1 비아는 제1 전도성 패드로부터 수직으로 오프셋됨 -; 및 제1 구부러진 트레이스 - 제1 전도성 패드 및 제1 구부러진 트레이스는 제1 유전체 층 위에 있고, 제1 구부러진 트레이스는 제1 전도성 패드를 제1 비아와 연결하고, 제1 구부러진 트레이스는 서로 세로 방향들로 평행하지 않은 제1 복수의 섹션들을 포함함 - 를 포함하는 것인, 제1 재분배 선을 형성하는 단계; 및 제1 전도성 패드 상에 제1 전도성 범프를 형성하는 단계를 포함하는, 제1 패키지 구성요소를 형성하는 단계를 포함한다. 하나의 실시예에서, 제1 재분배 선 및 제1 전도성 범프는 동일한 씨드 층과 별개의 도금 마스크들을 이용하여 형성된다. 하나의 실시예에서, 방법은 제1 유전체 층 안으로 확장되는 제2 비아; 제2 전도성 패드 - 제2 비아는 제2 전도성 패드로부터 수직으로 오프셋됨 - ; 제2 전도성 패드를 제2 비아에 연결하는 제2 구부러진 트레이스 - 제2 구부러진 트레이스는 제2 복수의 섹션들을 포함하며, 제1 비아와 제2 비아 모두는 제1 유전체 층의 하부에 놓이는 제3 재분배 선의 상단 표면에 접촉함 -를 포함하는 제2 재분배 라인을 형성하는 단계 ; 및 제2 전도성 패드 상에 제2 전도성 범프를 형성하는 단계를 더 포함한다. 하나의 실시예에서, 방법은 제1 전도성 패드 상에 제2 전도성 범프를 형성하는 단계 - 제1 전도성 범프 및 제2 전도성 범프 둘 다는 제1 전도성 패드의 상단 표면에 접촉하는 하단 표면들을 가짐 - 를 더 포함한다. 하나의 실시예에서, 방법은 제1 패키지 구성요소에 제2 패키지 구성요소를 접합하는 단계를 더 포함하고, 제2 패키지 구성요소의 제1 전기 커넥터 및 제2 전기 커넥터는 각각 제1 전도성 범프와 제2 전도성 범프에 접합된다. 하나의 실시예에서, 방법은 제1 비아 위에 있으면서 그와 물리적으로 접촉하는 추가 전도성 패드를 형성하는 단계를 더 포함하고, 추가 전도성 패드, 제1 구부러진 트레이스, 및 제1 전도성 패드는 그들 사이에 구별 계면 없이 연속적으로 서로 연결된다. 하나의 실시예에서, 제1 구부러진 트레이스는 균일한 폭을 가지고, 제1 비아 바로 위로 그리고 그에 접촉하게 확장된다.
본 개시내용의 일부 실시예들에 따르면, 구조는 유전체 층; 유전체 층 안으로 확장되는 제1 비아; 유전체 층 위의 제1전도성 트레이스 - 제1 전도성 트레이스는 제1 복수의 섹션들을 포함하며, 복수의 섹션들 중 이웃한 섹션들의 세로 방향들은 0이 아닌 각도를 형성함 - ; 유전체 층 위의 제1 전도성 패드 - 제1 전도성 트레이스는 제1 비아에 제1 전도성 패드를 전기적으로 연결하며, 제1 전도성 패드, 제1 전도성 트레이스, 및 제1 비아는 연속적인 전도성 영역을 형성함 - ; 및 제1 전도성 패드 위에 그리고 그에 접촉하는 제1 전도성 범프를 포함한다. 하나의 실시예에서, 구조는 제1 전도성 패드 위에 그리고 그에 접촉하는 제2 전도성 범프를 더 포함하고, 제1 전도성 범프 및 제2 전도성 범프는 직선으로 정렬되며, 제1 전도성 트레이스의 제1 복수의 섹션들은 제1 전도성 패드를 결합하는 제1 섹션을 포함하며, 제1 섹션의 제1 길이 방향과 직선은 0도 초과 및 90도 미만의 제1 각도를 형성한다. 하나의 실시예에서, 제1 전도성 트레이스의 제1 복수의 섹션들은 제1 섹션과 결합한 제2 섹션을 더 포함하며, 제2 섹션의 제2 길이 방향과 제1 길이 방향은 제2 각을 형성하며, 제2 각의 여각은 0도 보다 크고 90도 보다 작다. 하나의 실시예에서, 제1 복수의 섹션들은 세개의 섹션들을 포함한다. 하나의 실시예에서, 구조는 제1 전도성 패드는 세장형이고, 제1 전도성 트레이스는 제1 전도성 트레이스의 중간 섹션에 연결된다. 하나의 실시예에서, 구조는 유전체 층 안으로 확장되는 제2 비아; 유전체 층 위의 제2 전도성 트레이스 - 제2 전도성 트레이스는 제2 복수의 섹션들을 포함함 - ; 유전체 층 위의 제2 전도성 패드 - 제2 전도성 트레이스는 제2 비아에 제2 전도성 패드를 전기적으로 연결함 - ; 제2 전도성 패드 위의 그리고 그에 접촉하는 제2 전도성 범프; 및 제1 비아와 제2 비아의 모두의 하부에 놓이며 그들에 접촉하는 추가적인 재분배 선을 더 포함한다. 하나의 실시예에서, 제1 복수의 섹션들은 각각의 제2 복수의 섹션들과 평행하다. 하나의 실시예에서, 제1 복수의 섹션들 중 적어도 2개는 직선에 평행하지도 않고 수직하지도 않는다.
본 개시내용의 일부 실시예들에 따르면, 구조는 제1 패키지 구성요소로서, 유전체 층; 및 멀티-범프 구조로서, 유전체 층 상부에 놓이고 그에 접촉하는 전도성 패드; 및 전도성 패드 위에 그리고 그에 접촉하는 제1 전도성 범프 및 제2 전도성 범프를 포함하는 멀티-범프 구조; 제1 유전체 층 안으로 확장되는 비아 - 비아는 전도성 패드로부터 수직으로 오프셋됨 -; 및 유전체 층 위에 있으며 비아에 전도성 패드를 전기적으로 연결하는 전도성 트레이스 - 전도성 트레이스는 구부러져있고, 복수의 섹션들을 포함하며, 이웃한 것들의 복수의 섹션들은 서로 평행하지도 않고 수직하지도 않음 - 를 포함하는, 제1 패키지 구성요소; 및 제2 패키지 구성요소로서, 제1 전도성 범프 위에 그리고 그에 접합하는 제1 전도성 패드; 및 제2 전도성 범프 위에 그리고 그에 접합하는 제2 전도성 패드를 포함하는, 제2 패키지 구성요소를 포함한다. 하나의 실시예에서, 구조는 전도성 패드 위에 그리고 그에 접촉하는 제3 전도성 범프를 더 포함하고, 제2 패키지 구성요소는 제3 전도성 범프 위에 그리고 그에 결합하는 제3 전도성 패드를 더 포함한다. 하나의 실시예에서, 구조는 멀티-범프 접합 구조를 포함하는 복수의 멀티-범프 접합 구조들을 더 포함하고, 제1 패키지 구성요소 내의 모든 멀티-범프 접합 구조들은 상응하는 전도성 패드들과 상응하는 비아들을 상호연결하는 구부러진 트레이스들을 포함하며, 상응하는 비아들은 상응하는 전도성 패드들로부터 수직으로 오프셋된다. 하나의 실시예에서, 제1 전도성 범프 및 제2 전도성 범프는 구별가능한 계면들을 형성하지 않고 전도성 패드에 물리적으로 결합된다. 하나의 실시예에서, 복수의 섹션들은 세개의 섹션들을 포함한다.
전술한 내용은 당업자들이 본 개시내용의 양상들을 더 잘 이해할 수 있도록 몇 개의 실시예들의 특징들을 약술하였다. 당업자들은 이들이 본 개시내용에서 소개된 실시예들 또는 예들의 동일한 이점들을 달성하고 및/또는 동일한 목적을 수행하기 위한 다른 공정들 및 구조들을 설계 또는 변형하기 위한 토대로서 본 개시내용을 쉽게 이용할 수 있다는 것을 인지해야 한다. 당업자들은 또한 이러한 등가의 구조들이 본 개시내용의 사상 및 범위로부터 벗어나지 않고, 이들이 본 개시내용의 사상 및 범위로부터 벗어남 없이 여기서 다양한 변경들, 교체들 및 변형들을 행할 수 있다는 것을 깨달아야 한다.
<부기>
1. 방법에 있어서,
제1 패키지 구성요소를 형성하는 단계를 포함하고, 상기 제1 패키지 구성요소를 형성하는 단계는,
제1 유전체 층을 형성하는 단계;
오프닝을 형성하기 위해 상기 제1 유전체 층을 패터닝하는 단계;
제1 재분배 선을 형성하는 단계 - 상기 제1 재분배 선은,
상기 오프닝 내의 제1 비아;
제1 전도성 패드 - 상기 제1 비아는 상기 제1 전도성 패드로부터 수직으로 오프셋됨 -; 및
제1 구부러진 트레이스를 포함하고, 상기 제1 전도성 패드 및 상기 제1 구부러진 트레이스는 상기 제1 유전체 층 위에 있고, 상기 제1 구부러진 트레이스는 상기 제1 전도성 패드를 상기 제1 비아와 연결하고, 상기 제1 구부러진 트레이스는 서로 세로 방향들로 평행하지 않은 제1 복수의 섹션들을 포함함 -; 및
상기 제1 전도성 패드 상에 제1 전도성 범프를 형성하는 단계
를 포함하는, 방법.
2. 제 1항에 있어서,
상기 제1 재분배 선 및 상기 제1 전도성 범프는 동일한 씨드 층과 별개의 도금 마스크들을 이용하여 형성되는, 방법.
3. 제 1항에 있어서,
제2 재분배 선을 형성하는 단계 - 상기 제2 재분배 선은,
상기 제1 유전체 층 안으로 확장되는 제2 비아;
제2 전도성 패드 - 상기 제2 비아는 상기 제2 전도성 패드로부터 수직으로 오프셋됨 - ;
상기 제2 전도성 패드를 상기 제2 비아에 연결하는 제2 구부러진 트레이스를 포함하고, 상기 제2 구부러진 트레이스는 제2 복수의 섹션들을 포함하며, 상기 제1 비아와 상기 제2 비아 모두는 상기 제1 유전체 층의 하부에 놓이는 제3 재분배 선의 상단 표면에 접촉함 - ; 및
상기 제2 전도성 패드 상에 제2 전도성 범프를 형성하는 단계
를 더 포함하는, 방법.
4. 제 1항에 있어서,
상기 제1 전도성 패드 상에 제2 전도성 범프를 형성하는 단계를 더 포함하고, 상기 제1 전도성 범프 및 상기 제2 전도성 범프 모두는 상기 제1 전도성 패드의 상단 표면에 접촉하는 하단 표면들을 갖는, 방법.
5. 제 4항에 있어서,
상기 제1 패키지 구성요소에 제2 패키지 구성요소를 접합하는 단계를 더 포함하고, 상기 제2 패키지 구성요소의 제1 전기 커넥터 및 제2 전기 커넥터는 각각 상기 제1 전도성 범프와 상기 제2 전도성 범프에 접합되는, 방법.
6. 제 1항에 있어서,
상기 제1 비아 위에 있으면서 그에 물리적으로 접촉하는 추가 전도성 패드를 형성하는 단계를 더 포함하고, 상기 추가 전도성 패드, 상기 제1 구부러진 트레이스, 및 상기 제1 전도성 패드는 그들 사이에 구별 계면들 없이 연속적으로 서로에게 연결되는, 방법.
7. 제 1항에 있어서,
상기 제1 구부러진 트레이스는 균일한 폭을 가지고, 상기 제1 비아 바로 위로 그리고 그에 접촉하게 확장되는, 방법.
8. 구조에 있어서,
유전체 층;
상기 유전체 층 안으로 확장되는 제1 비아;
상기 유전체 층 위의 제1 전도성 트레이스 - 상기 제1 전도성 트레이스는 제1 복수의 섹션들을 포함하며, 상기 복수의 섹션들 중 이웃한 섹션들의 세로 방향들은 0이 아닌 각도를 형성함 - ;
상기 유전체 층 위의 제1 전도성 패드 - 상기 제1 전도성 트레이스는 상기 제1 비아에 상기 제1 전도성 패드를 전기적으로 연결하며, 상기 제1 전도성 패드, 상기 제1 전도성 트레이스, 및 상기 제1 비아는 연속적인 전도성 영역을 형성함 - ; 및
상기 제1 전도성 패드 위에 있고 그에 접촉하는 제1 전도성 범프
를 포함하는, 구조.
9. 제 8항에 있어서,
상기 제1 전도성 패드 위에 있고 그에 접촉하는 제2 전도성 범프를 더 포함하고, 상기 제1 전도성 범프 및 상기 제2 전도성 범프는 직선으로 정렬되며, 상기 제1 전도성 트레이스의 상기 제1 복수의 섹션들은 상기 제1 전도성 패드를 결합하는 제1 섹션을 포함하며, 상기 제1 섹션의 제1 길이 방향과 상기 직선은 0도 초과 및 90도 미만의 제1 각도를 형성하는, 구조.
10. 제 9항에 있어서, 상기 제1 전도성 트레이스의 상기 제1 복수의 섹션들은 상기 제1 섹션과 결합한 제2 섹션을 더 포함하며, 상기 제2 섹션의 제2 길이 방향과 상기 제1 길이 방향은 제2 각을 형성하며, 상기 제2 각의 여각은 0도 보다 크고 90도 보다 작은, 구조.
11. 제 9항에 있어서,
상기 제1 복수의 섹션들은 세개의 섹션들을 포함하는, 구조.
12. 제 9항에 있어서,
상기 제1 전도성 패드는 세장형이고, 상기 제1 전도성 트레이스는 상기 제1 전도성 트레이스의 중간 섹션에 연결되는, 구조.
13. 제 9항에 있어서,
상기 유전체 층 안으로 확장되는 제2 비아;
상기 유전체 층 위의 제2 전도성 트레이스 - 상기 제2 전도성 트레이스는 제2 복수의 섹션들을 포함함 - ;
상기 유전체 층 위의 제2 전도성 패드 - 상기 제2 전도성 트레이스는 상기 제2 비아에 상기 제2 전도성 패드를 전기적으로 연결함 - ;
상기 제2 전도성 패드 위의 그리고 그에 접촉하는 제2 전도성 범프; 및
상기 제1 비아와 상기 제2 비아의 모두의 하부에 놓이며 그들에 접촉하는 추가적인 재분배 선
을 더 포함하는, 구조.
14. 제 13항에 있어서,
상기 제1 복수의 섹션들은 각각의 제2 복수의 섹션들과 평행한, 구조.
15. 제 9항에 있어서,
상기 제1 복수의 섹션들 중 적어도 2개는 상기 직선에 평행하지도 않고 수직하지도 않은, 구조.
16. 구조에 있어서,
제1 패키지 구성요소 - 상기 제1 패키지 구성요소는,
유전체 층; 및
멀티-범프 접합 구조 - 상기 멀티-범프 접합 구조는,
상기 유전체 층 상부에 놓이고 그에 접촉하는 전도성 패드; 및
상기 전도성 패드 위에 있고 그에 접촉하는 제1 전도성 범프 및 제2 전도성 범프를 포함함 -;
상기 유전체 층 안으로 확장되는 비아 - 상기 비아는 상기 전도성 패드로부터 수직으로 오프셋됨 -; 및
상기 유전체 층 위에 있으며 상기 비아에 상기 전도성 패드를 전기적으로 연결하는 전도성 트레이스를 포함하고, 상기 전도성 트레이스는 구부러져있고, 복수의 섹션들을 포함하며, 상기 복수의 섹션들 중 이웃하는 섹션들은 서로 평행하지도 않고 수직하지도 않음 -; 및
제2 패키지 구성요소를 포함하고, 상기 제2 패키지 구성요소는,
상기 제1 전도성 범프 위에 있고 그에 접합하는 제1 전도성 패드; 및
상기 제2 전도성 범프 위에 있고 그에 접합하는 제2 전도성 패드
를 포함하는, 구조.
17. 제 16항에 있어서,
상기 전도성 패드 위에 있고 그에 접촉하는 제3 전도성 범프를 더 포함하고, 상기 제2 패키지 구성요소는 상기 제3 전도성 범프 위에 있고 그에 접합하는 제3 전도성 패드를 더 포함하는, 구조.
18. 제 16항에 있어서,
상기 멀티-범프 접합 구조를 포함하는 복수의 멀티-범프 접합 구조들을 더 포함하고, 상기 제1 패키지 구성요소 내의 모든 상기 멀티-범프 접합 구조들은 상응하는 전도성 패드들과 상응하는 비아들을 상호연결하는 구부러진 트레이스들을 포함하며, 상기 상응하는 비아들은 상기 상응하는 전도성 패드들로부터 수직으로 오프셋되는, 구조.
19. 제 16항에 있어서,
상기 제1 전도성 범프 및 상기 제2 전도성 범프는 구별가능한 계면들을 형성하지 않고 상기 전도성 패드에 물리적으로 결합되는, 구조.
20. 제 16항에 있어서,
상기 복수의 섹션들은 세개의 섹션들을 포함하는, 구조.

Claims (10)

  1. 방법에 있어서,
    제1 패키지 구성요소를 형성하는 단계를 포함하고, 상기 제1 패키지 구성요소를 형성하는 단계는,
    제1 유전체 층을 형성하는 단계;
    오프닝을 형성하기 위해 상기 제1 유전체 층을 패터닝하는 단계;
    제1 재분배 선을 형성하는 단계 - 상기 제1 재분배 선은,
    상기 오프닝 내의 제1 비아;
    제1 전도성 패드 - 상기 제1 비아는 상기 제1 전도성 패드로부터 수직으로 오프셋됨 -; 및
    제1 구부러진 트레이스를 포함하고, 상기 제1 전도성 패드 및 상기 제1 구부러진 트레이스는 상기 제1 유전체 층 위에 있고, 상기 제1 구부러진 트레이스는 상기 제1 전도성 패드를 상기 제1 비아와 연결하고, 상기 제1 구부러진 트레이스는 서로 세로 방향들로 평행하지 않은 제1 복수의 섹션들을 포함함 -; 및
    상기 제1 전도성 패드 상에 제1 전도성 범프를 형성하는 단계
    를 포함하는, 방법.
  2. 제 1항에 있어서,
    상기 제1 재분배 선 및 상기 제1 전도성 범프는 동일한 씨드 층과 별개의 도금 마스크들을 이용하여 형성되는, 방법.
  3. 제 1항에 있어서,
    제2 재분배 선을 형성하는 단계 - 상기 제2 재분배 선은,
    상기 제1 유전체 층 안으로 확장되는 제2 비아;
    제2 전도성 패드 - 상기 제2 비아는 상기 제2 전도성 패드로부터 수직으로 오프셋됨 - ;
    상기 제2 전도성 패드를 상기 제2 비아에 연결하는 제2 구부러진 트레이스를 포함하고, 상기 제2 구부러진 트레이스는 제2 복수의 섹션들을 포함하며, 상기 제1 비아와 상기 제2 비아 모두는 상기 제1 유전체 층의 하부에 놓이는 제3 재분배 선의 상단 표면에 접촉함 - ; 및
    상기 제2 전도성 패드 상에 제2 전도성 범프를 형성하는 단계
    를 더 포함하는, 방법.
  4. 제 1항에 있어서,
    상기 제1 전도성 패드 상에 제2 전도성 범프를 형성하는 단계를 더 포함하고, 상기 제1 전도성 범프 및 상기 제2 전도성 범프 모두는 상기 제1 전도성 패드의 상단 표면에 접촉하는 하단 표면들을 갖는, 방법.
  5. 제 4항에 있어서,
    상기 제1 패키지 구성요소에 제2 패키지 구성요소를 접합하는 단계를 더 포함하고, 상기 제2 패키지 구성요소의 제1 전기 커넥터 및 제2 전기 커넥터는 각각 상기 제1 전도성 범프와 상기 제2 전도성 범프에 접합되는, 방법.
  6. 제 1항에 있어서,
    상기 제1 비아 위에 있으면서 그에 물리적으로 접촉하는 추가 전도성 패드를 형성하는 단계를 더 포함하고, 상기 추가 전도성 패드, 상기 제1 구부러진 트레이스, 및 상기 제1 전도성 패드는 그들 사이에 구별 계면들 없이 연속적으로 서로에게 연결되는, 방법.
  7. 제 1항에 있어서,
    상기 제1 구부러진 트레이스는 균일한 폭을 가지고, 상기 제1 비아 바로 위로 그리고 그에 접촉하게 확장되는, 방법.
  8. 구조에 있어서,
    유전체 층;
    상기 유전체 층 안으로 확장되는 제1 비아;
    상기 유전체 층 위의 제1 전도성 트레이스 - 상기 제1 전도성 트레이스는 제1 복수의 섹션들을 포함하며, 상기 복수의 섹션들 중 이웃한 섹션들의 세로 방향들은 0이 아닌 각도를 형성함 - ;
    상기 유전체 층 위의 제1 전도성 패드 - 상기 제1 전도성 트레이스는 상기 제1 비아에 상기 제1 전도성 패드를 전기적으로 연결하며, 상기 제1 전도성 패드, 상기 제1 전도성 트레이스, 및 상기 제1 비아는 연속적인 전도성 영역을 형성함 - ; 및
    상기 제1 전도성 패드 위에 있고 그에 접촉하는 제1 전도성 범프
    를 포함하는, 구조.
  9. 제 8항에 있어서,
    상기 제1 전도성 패드 위에 있고 그에 접촉하는 제2 전도성 범프를 더 포함하고, 상기 제1 전도성 범프 및 상기 제2 전도성 범프는 직선으로 정렬되며, 상기 제1 전도성 트레이스의 상기 제1 복수의 섹션들은 상기 제1 전도성 패드를 결합하는 제1 섹션을 포함하며, 상기 제1 섹션의 제1 길이 방향과 상기 직선은 0도 초과 및 90도 미만의 제1 각도를 형성하는, 구조.
  10. 구조에 있어서,
    제1 패키지 구성요소 - 상기 제1 패키지 구성요소는,
    유전체 층; 및
    멀티-범프 접합 구조 - 상기 멀티-범프 접합 구조는,
    상기 유전체 층 상부에 놓이고 그에 접촉하는 전도성 패드; 및
    상기 전도성 패드 위에 있고 그에 접촉하는 제1 전도성 범프 및 제2 전도성 범프를 포함함 -;
    상기 유전체 층 안으로 확장되는 비아 - 상기 비아는 상기 전도성 패드로부터 수직으로 오프셋됨 -; 및
    상기 유전체 층 위에 있으며 상기 비아에 상기 전도성 패드를 전기적으로 연결하는 전도성 트레이스를 포함하고, 상기 전도성 트레이스는 구부러져있고, 복수의 섹션들을 포함하며, 상기 복수의 섹션들 중 이웃하는 섹션들은 서로 평행하지도 않고 수직하지도 않음 -; 및
    제2 패키지 구성요소를 포함하고, 상기 제2 패키지 구성요소는,
    상기 제1 전도성 범프 위에 있고 그에 접합하는 제1 전도성 패드; 및
    상기 제2 전도성 범프 위에 있고 그에 접합하는 제2 전도성 패드
    를 포함하는, 구조.
KR1020210041902A 2020-10-29 2021-03-31 상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법 KR102582488B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063107055P 2020-10-29 2020-10-29
US63/107,055 2020-10-29
US17/178,460 US11705420B2 (en) 2020-10-29 2021-02-18 Multi-bump connection to interconnect structure and manufacturing method thereof
US17/178,460 2021-02-18

Publications (2)

Publication Number Publication Date
KR20220057397A true KR20220057397A (ko) 2022-05-09
KR102582488B1 KR102582488B1 (ko) 2023-09-22

Family

ID=80283151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210041902A KR102582488B1 (ko) 2020-10-29 2021-03-31 상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법

Country Status (5)

Country Link
US (2) US11705420B2 (ko)
KR (1) KR102582488B1 (ko)
CN (1) CN114078754A (ko)
DE (1) DE102021104194A1 (ko)
TW (1) TWI811752B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705420B2 (en) * 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof
CN117423663A (zh) * 2022-07-08 2024-01-19 长鑫存储技术有限公司 半导体封装结构及制备方法
CN115084048A (zh) * 2022-08-22 2022-09-20 成都复锦功率半导体技术发展有限公司 一种低应力Low-K半导体器件封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160113074A (ko) * 2016-08-31 2016-09-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20170020781A (ko) * 2014-06-12 2017-02-24 데카 테크놀로지 잉크 동적 비아 클리핑에 의한 패널식 패키징을 위한 적응적 패터닝 방법 및 반도체 디바이스
KR20190021127A (ko) * 2017-08-22 2019-03-05 삼성전자주식회사 반도체 소자
KR20200120408A (ko) * 2019-04-12 2020-10-21 삼성전자주식회사 재배선층을 가지는 반도체 칩

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329563B2 (en) 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US8008770B2 (en) 2005-11-02 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with bump pad
KR101366461B1 (ko) * 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101683972B1 (ko) * 2014-07-28 2016-12-07 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10763164B2 (en) 2016-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with inductor and method of forming thereof
US10276428B2 (en) * 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US11217555B2 (en) * 2017-09-29 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Aligning bumps in fan-out packaging process
DE102018124695A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10916519B2 (en) * 2018-06-08 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor package with connection structures including via groups
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density
US11532531B2 (en) * 2019-10-29 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11233022B2 (en) * 2020-01-06 2022-01-25 Advanced Semiconductor Engineering, Inc. Electrical connection placement of semiconductor device package and method of manufacturing the same
US11393746B2 (en) * 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
US11670601B2 (en) * 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US11705420B2 (en) * 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170020781A (ko) * 2014-06-12 2017-02-24 데카 테크놀로지 잉크 동적 비아 클리핑에 의한 패널식 패키징을 위한 적응적 패터닝 방법 및 반도체 디바이스
KR20160113074A (ko) * 2016-08-31 2016-09-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20190021127A (ko) * 2017-08-22 2019-03-05 삼성전자주식회사 반도체 소자
KR20200120408A (ko) * 2019-04-12 2020-10-21 삼성전자주식회사 재배선층을 가지는 반도체 칩

Also Published As

Publication number Publication date
US20230317661A1 (en) 2023-10-05
US11705420B2 (en) 2023-07-18
KR102582488B1 (ko) 2023-09-22
DE102021104194A1 (de) 2022-05-05
US20220139860A1 (en) 2022-05-05
TW202217989A (zh) 2022-05-01
CN114078754A (zh) 2022-02-22
TWI811752B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
KR102258947B1 (ko) 제어 가능한 스탠드오프를 갖는 팬-아웃 패키지
US11315805B2 (en) Cross-wafer RDLs in constructed wafers
KR102582488B1 (ko) 상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법
US10049986B2 (en) Package structures and methods of making the same
TWI618209B (zh) 封裝體
US20150206866A1 (en) Semiconductor Package and Methods of Forming Same
KR20200136489A (ko) 오프셋 3d 구조를 갖는 멀티-칩 패키지
KR102425696B1 (ko) 강화 패치를 사용한 강화 패키지 및 이를 제조하는 방법
TWI821704B (zh) 偏心接合結構及其製造方法
US10916519B2 (en) Method for manufacturing semiconductor package with connection structures including via groups
US11101214B2 (en) Package structure with dam structure and method for forming the same
US11769731B2 (en) Architecture for computing system package
US20220384287A1 (en) Packages with Multiple Encapsulated Substrate Blocks
TWI782616B (zh) 偏心接合結構及其製造方法
TW202349584A (zh) 半導體封裝

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant